CN107039435B - 鳍式场效应晶体管结构及其制造方法 - Google Patents

鳍式场效应晶体管结构及其制造方法 Download PDF

Info

Publication number
CN107039435B
CN107039435B CN201611116263.4A CN201611116263A CN107039435B CN 107039435 B CN107039435 B CN 107039435B CN 201611116263 A CN201611116263 A CN 201611116263A CN 107039435 B CN107039435 B CN 107039435B
Authority
CN
China
Prior art keywords
fin
fins
mask
dummy
lower portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611116263.4A
Other languages
English (en)
Other versions
CN107039435A (zh
Inventor
邱意为
许立德
黄仲帆
朱志祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107039435A publication Critical patent/CN107039435A/zh
Application granted granted Critical
Publication of CN107039435B publication Critical patent/CN107039435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

描述了包括衬底、鳍、绝缘物、至少一个栅极堆叠件和应变材料部分的一种鳍式场效应晶体管。绝缘物设置在衬底的沟槽中和鳍之间。鳍的上部高于绝缘物的顶面且上部具有基本上垂直的轮廓，而鳍的下部低于绝缘物的顶面且下部具有锥形轮廓。至少一个栅极堆叠件设置在鳍上方和在绝缘物上。应变材料部分设置在至少一个栅极堆叠件的相对两侧上。本发明的实施例还涉及场效应晶体管结构及其制造方法。

Description

鳍式场效应晶体管结构及其制造方法
技术领域
本发明的实施例涉及鳍式场效应晶体管结构及其制造方法。
背景技术
诸如鳍式场效应晶体管(FinFET)的三维多栅极结构已经发展以置换平面CMOS器件。FinFET的结构部件中的一个是从衬底表面垂直延伸的半导体鳍，并且包裹鳍的栅极在沟道上方进一步提供更好的电控制。
发明内容
本发明的实施例提供了一种鳍式场效应晶体管，包括：衬底，具有沟槽和在所述沟槽之间的鳍，其中，所述鳍包括上部和下部；绝缘物，设置在所述衬底的所述沟槽中和所述鳍之间，其中，所述鳍的所述上部高于所述绝缘物的顶面且所述上部具有基本上垂直的轮廓，而所述鳍的所述下部低于所述绝缘物的所述顶面且所述下部具有锥形轮廓；至少一个栅极堆叠件，设置在所述鳍上方以及设置在所述绝缘物上；以及应变材料部分，设置在所述至少一个栅极堆叠件的相对两侧上。
本发明的另一实施例提供了一种鳍式场效应晶体管，包括：衬底，具有沟槽和所述沟槽之间的鳍；绝缘物，设置在所述衬底的所述沟槽中和所述鳍之间，其中，所述鳍的低于所述绝缘物的顶面的下部夹在所述绝缘物之间且所述下部具有锥形轮廓；至少一个栅极堆叠件，设置在所述鳍上方和所述绝缘物上，其中，所述鳍的高于所述绝缘物的所述顶面的上部被所述至少一个栅极堆叠件覆盖，且所述上部具有基本上垂直的轮廓；以及应变材料部分，设置在所述至少一个栅极堆叠件的相对两侧上。
本发明的又一实施例提供了一种用于形成鳍式场效应晶体管的方法，包括：提供具有伪图案的衬底，所述伪图案具有第一开口；在所述伪图案的侧壁上和所述第一开口内形成双掩模间隔件；去除所述伪图案以形成第二开口，其中，所述第一开口的宽度基本上等于所述第二开口的宽度；通过使用所述双掩模间隔件作为蚀刻掩模，图案化所述衬底以在所述衬底中形成沟槽和在所述沟槽之间形成鳍；在所述衬底的所述沟槽中形成绝缘物；在所述衬底上方和所述绝缘物上形成堆叠结构，其中，所述堆叠结构覆盖所述鳍的部分；在所述绝缘物之间和在所述堆叠结构的相对两侧上形成应变材料部分；去除所述堆叠结构；以及在所述衬底上方和所述绝缘物上形成栅极堆叠件，其中，所述应变材料部分位于所述栅极堆叠件的相对两侧上。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。
图1是根据本发明的一些实施例示出的用于形成FinFET的制造方法的工艺步骤的示例性流程图。
图2A至图2L是根据本发明的一些实施例示出的在用于形成FinFET的制造方法的各个阶段中的FinFET的截面图和立体图。
图3示出了根据本发明的一些实施例的用于FinFET器件的鳍的一部分的示例性截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。
本发明的实施例描述了FinFET的示例性制造工艺及从这些制造工艺中制造的FinFET。在本发明的特定实施例中，FinFET可以形成在块状硅衬底上。此外，作为可选的方式，FinFET可以形成在绝缘体上硅(SOI)衬底上或者绝缘体上锗(GOI)衬底上。此外，根据一些实施例，硅衬底可以包括其他导电层或其他半导体元件，诸如晶体管、二极管等。这些实施例旨在说明目的，但是不旨在限制本发明的范围。
根据实施例，图1是示出了用于形成FinFET的制造方法的一些工艺步骤的示例性流程图。图1中示出的各个工艺步骤可以包括如以下讨论的多个工艺步骤。
虽然该方法的步骤被示出和描述为一系列的动作和事件，但是应当理解，这些动作和事件的所示出的顺序不应解释为限制意义。此外，并非所有示出的工艺或步骤必须实施本发明的一个或多个实施例。
参照图1，在步骤100中，提供了具有在其上形成伪图案的衬底。在一个实施例中，伪图案包括第一开口。在步骤102中，第一掩模间隔件形成在伪图案的侧壁上和第一开口内。在步骤104中，第二掩模间隔件形成在第一掩模间隔件的侧壁上和第一开口内。在一个实施例中，一个第一掩模间隔件和位于第一掩模间隔件的侧壁上的一个第二掩模间隔件构成一个双掩模间隔件。在步骤106中，去除伪图案以形成第二开口。在特定实施例中，第一开口的尺寸基本上等于第二开口的尺寸。换言之，双掩模间隔件的间隔基本上相同。在步骤108中，使用第一掩模间隔件和第二掩模间隔件作为蚀刻掩模来图案化衬底以形成沟槽和沟槽之间的鳍。在步骤110中，在衬底的沟槽中形成绝缘物。在步骤112中，在衬底上方和绝缘物上形成堆叠结构，并且堆叠结构覆盖鳍的部分。在步骤114中，在绝缘物之间和堆叠结构的相对两侧上形成应变材料部分。在步骤116中，在去除堆叠结构之后，在衬底上方和绝缘物上形成栅极堆叠件。应变材料部分位于栅极堆叠件的相对两侧上。
图2G是在制造方法的各个阶段的一个中的FinFET 20的立体图，并且图3是沿着图2G的线I-I'所截取的FinFET 20的截面图。
图2A至图2L是根据本发明的一些实施例示出的在用于形成FinFET的制造方法的各个阶段中的FinFET的截面图和立体图。应该注意，本文所述的工艺步骤覆盖用于制造FinFET器件的一部分工艺。
如图2A所示，提供了衬底100。在一些实施例中，衬底100是具有形成在其上方的衬垫层102的块状硅衬底。取决于设计的要求，块状硅衬底是p型衬底或n型衬底并且包括配置为n型FinFET或p型FinFET的不同的掺杂区域。在特定实施例中，衬垫层102是可选形成的且包括衬垫氧化物层或保护层。在一个实施例中，衬垫氧化物层是通过例如热氧化形成的原生氧化物层。然后，在一些实施例中，具有开口108的伪图案106形成在衬垫层102上和衬底100上方。在一个实施例中，伪图案106的材料包括多晶硅。在一个实施例中，伪图案106是通过沉积多晶硅层(未示出)且然后图案化多晶硅层形成的。在特定的实施例中，在形成伪图案106之后，在伪图案106的侧壁106b上形成第一掩模间隔件110。第一掩模间隔件110位于包括伪图案106的开口108内的侧壁106b的伪图案106的侧壁106b上且覆盖伪图案106的侧壁106b。在一个实施例中，第一掩模间隔件110通过在衬底100上方和伪图案106上方沉积共形的第一掩模层(未示出)且然后回蚀刻第一掩模层以在伪图案106的侧壁106b上形成第一掩模间隔件110来形成。第一掩模间隔件110的形成包括通过例如化学汽相沉积(CVD)或原子层沉积(ALD)形成第一掩模层且第一掩模层的蚀刻包括至少一个各向异性蚀刻工艺或各向同性蚀刻工艺。在一个实施例中，第一掩模间隔件110的材料包括氮化硅或氧化硅。在特定的实施例中，至少一个各向异性(干)蚀刻工艺用于回蚀刻第一掩模层且第一掩模层111对伪图案的蚀刻选择性较高。
在图2B中，在一些实施例中，在衬底100上方以及第一掩模间隔件110和伪图案106上形成第二掩模层111，并且第二掩模层111共形地覆盖第一掩模间隔件110和伪图案106(即，共形于伪图案110的轮廓)。在一个实施例中，第二掩模层111的材料包括氧化硅或氮化硅。在一些实施例中，第二掩模层111通过例如CVD或ALD来形成。
参照图2C，在一些实施例中，通过回蚀刻第二掩模层111在第一掩模间隔件110的侧壁110b上形成第二掩模间隔件112以暴露出伪图案106和衬垫层102。第二掩模间隔件112位于包括第一掩模间隔件110的开口108内的侧壁110b的第一掩模间隔件110的侧壁110b上且覆盖第一掩模间隔件110的侧壁110b。在特定实施例中，第二掩模层111的回蚀刻包括至少一个各向异性蚀刻工艺或各项同性蚀刻工艺。取决于蚀刻工艺的配方和条件，选择具有合适的蚀刻选择性的第一掩模间隔件110和第二掩模层111的材料。在一些实施例中，至少一个各向异性(干)蚀刻工艺用于蚀刻第二掩模层111且第二掩模层111的干蚀刻选择性较高。在一个实施例中，第二掩模层对第一掩模层或伪图案的蚀刻选择性大于1:1且可以为50:1或更高。在一个实施例中，第一掩模间隔件110的材料是氮化硅，而第二掩模间隔件112的材料是氧化硅。在一个实施例中，第一掩模间隔件110的材料是氧化硅，而第二掩模间隔件112的材料是氮化硅。一个第一掩模间隔件110和位于其上的相应的第二掩模间隔件112被认为是一个双掩模间隔件115。位于伪图案106的侧壁上的双掩模间隔件115还缩小了开口108的尺寸。由于在伪图案的侧壁上形成额外的双掩模间隔件115，可以改进伪图案的线宽或临界尺寸的公差以及用于形成伪图案的工艺窗口。
在图2D中，夹在第一掩模间隔件110之间的伪图案106被去除以在第一掩模间隔件110之间形成开口114。在一些实施例中，伪图案106的线宽、伪图案106的间距、第一掩模间隔件110的厚度和第二掩模间隔件112的厚度可小心地调节和选择，以使开口114的宽度d1(即，伪图案106的线宽)和剩余的开口108的宽度d2基本上相等或相同。换言之，双掩模间隔件(用作掩模图案)之间的距离是相同的或掩模图案的间隔是基本上相同的。
在图2E中，图案化衬底100以在衬底100中形成沟槽105，并且通过使用第一掩模间隔件110和第二掩模间隔件112作为蚀刻掩模蚀刻至衬底100中，在沟槽105之间形成鳍104。在一个实施例中，图案化衬底包括执行一个或多个各项异性蚀刻工艺、反应离子蚀刻工艺或它们的组合。在一些实施例中，沟槽105是带状的且平行地布置，以及两个邻近的沟槽105通过一个鳍104间隔开。通过调节用于图案化衬底100的蚀刻工艺的蚀刻条件，产生出的沟槽105具有基本上垂直的侧轮廓的上部和锥形侧轮廓的下部，以使沟槽105的顶部尺寸Dt大于产生出的沟槽105的底部尺寸Db。取决于工艺需要，凹槽105的深度是可调整的。在图2E中，示出了四个鳍且鳍104是有源鳍，但是诸如切割鳍或伪鳍的其它类型的鳍可包括在结构内以符合工艺要求，并且鳍的数量不受本文中描述的实施例的限制。
在图2E中，由于掩模尺寸的间隔是恒定的(开口114的宽度d1基本上等于剩余开口108的宽度d2)，产生出的鳍104很大程度上是均匀的且与基本上相等的间隔是一致的，因此避免了偶数/奇数问题或鳍弯曲问题以及提高了器件的产量。在一些实施例中，从衬底100笔直突出的鳍104具有锥形轮廓(即，鳍104的侧壁104b和沟槽105的底面105a之间的角度小于90度)。这可能是由于为形成高高宽比结构或具有小间距的结构调整的蚀刻条件。在一些实施例中，鳍104的高度(即，沟槽105的深度)在从约5nm至约500nm的范围内，而鳍104的间隔(或间距)在从约5nm至约150nm的范围内。在特定的实施例中，由于开口114的宽度d1和开口108的宽度d2基本上相等，产生出的沟槽105具有基本上相同的尺寸。也就是，两个最邻近的鳍104间隔开基本上相等的间隔(间距)。
用于形成双掩模间隔件的上述工艺还可用于形成一个或多个掩模图案，一个或多个掩模图案用于在半导体制造工艺中形成具有紧密间距或较小间隔的金属线、互连件或其它图案。双掩模间隔件的形成不限制于用于形成本文实施例中所述的鳍。
在图2F中，在特定的实施例中，在形成沟槽105和鳍104之后，去除剩余的第一掩模间隔件110和第二掩模间隔件112。在一个实施例中，第一掩模间隔件和第二掩模间隔件的去除包括执行至少一个各向异性蚀刻工艺或各向同性蚀刻工艺。在一个实施例中，使用稀释的氢氟酸或其它合适的清洗溶液可选地执行清洗工艺以去除剩余的衬垫层102a。
图2G是在制造方法的各个阶段的一个中的FinFET 20的立体图，并且图2H是沿着图2G的线I-I'所截取的FinFET 20的截面图。如图2G和图2H所示，形成填充在沟槽105内的绝缘物116。在一些实施例中，绝缘材料(未示出)形成在衬底100和鳍104上方且填充沟槽105。绝缘材料包括氧化硅、氮化硅、氮氧化硅，旋涂介电材料或低k介电材料。通过高密度等离子体化学汽相沉积(HDP-CVD)、次大气压CVD(SACVD)或通过旋涂形成绝缘材料。可选地，执行化学机械抛光工艺以去除鳍104之上的绝缘材料。在一个实施例中，填充在鳍104之间的沟槽105中的绝缘材料通过蚀刻工艺部分地去除，且保留在沟槽105内的绝缘材料变成具有低于鳍104的顶面104a的顶面116a的绝缘物116。在一些实施例中，鳍104的上部117从绝缘物116的顶面116a突出且鳍104的低于绝缘物116的顶面116a的下部118被绝缘物116覆盖。换言之，下部118被绝缘物116夹住且被绝缘物116覆盖，而上部117未被绝缘物116覆盖。取决于设计的要求，可以确定绝缘物116的高度。在一个实施例中，通过使用具有氢氟酸(HF)的湿蚀刻工艺执行用于部分地去除绝缘材料的蚀刻工艺。在另一实施例中，通过使用干蚀刻工艺执行蚀刻工艺。
图2I是在制造方法的各个阶段的一个中的FinFET 20的立体图，并且图2J是沿着图2I的线II-II'所截取的FinFET 20的截面图。如图2I和图2J所示，堆叠结构120形成在衬底100上方和绝缘物116上，并且横跨和位于鳍104的上部117上方。在图2I中，示出了两个堆叠结构，并且堆叠结构120的数量是用于说明的目的而不旨在限制本发明的结构。在一些实施例中，如图2I所示，堆叠结构120呈平行地布置。堆叠结构120的延伸方向垂直于鳍104的延伸方向。在特定的实施例中，堆叠结构120包括多晶硅带122和位于多晶硅带122上的硬掩模带124。间隔件126位于多晶硅带122和硬掩模带124的侧壁上。在一个实施例中，堆叠结构120覆盖鳍104的上部117。在一些实施例中，通过沉积多晶硅层(未示出)、多晶硅层上方的硬掩模层(未示出)以及然后图案化硬掩模层和多晶硅层以形成多晶硅带122和硬掩模带124，来形成堆叠结构120。可选地，在形成多晶硅层之前形成氧化物层(未示出)以保护鳍104。然后，在硬掩模带124和多晶硅带122的侧壁上形成间隔件126。在实施例中，例如，硬掩模带124由氮化硅、氧化硅或它们的组合形成。在一些实施例中，间隔件126由诸如氮化硅、SiCON或它们的组合的介电材料形成。间隔件126可以是单层或多层结构。
图2K是在制造方法的各个阶段的一个中的FinFET 20的立体图，并且图2L是沿着图2K的线III-III'所截取的FinFET 20的截面图。如图2K和2L中所示，在一些实施例中，在绝缘物116之间和堆叠结构120(图2I)的两侧上形成应变材料部分130。在一些实施例中，例如，应变材料部分130的材料包括硅锗(SiGe)、碳化硅(SiC)或磷化硅(SiP)。在一些实施例中，通过选择性地生长外延形成应变材料部分130。应变材料部分130用作源极区域和漏极区域。在特定的实施例中，又称为应变源极区域和应变漏极区域的应变材料部分130位于堆叠结构120的相对两侧上。在一个实施例中，通过硅化，应变的源极和漏极区域130可选地形成有硅化物顶层(未显示)。然后，在一些实施例中，在去除堆叠结构120之后，形成栅极堆叠件140。在一个实施例中，在去除间隔件126之间的多晶硅带122和位于多晶硅带122上的硬掩模带124之后，在间隔件126之间的凹槽内依次地形成栅极介电层142和栅电极层144。如图2L所示，栅电极层144和栅极介电层142覆盖鳍104的上部117，且上部117用作沟道区。在一些实施例中，栅极介电层142的材料包括氧化硅、氮化硅或它们的组合。在一些实施例中，栅极介电层142包括高k介电材料，并且高k介电材料具有大于约7.0的k值并且包括Hf、Al、Zr、La、Mg、Ba、Ti、Pb的金属氧化物或硅酸盐以及它们的组合。在一些实施例中，通过ALD、分子束沉积(MBD)、物理汽相沉积(PVD)或热氧化形成栅极介电层142。在一些实施例中，栅电极层144包括含金属材料，诸如Al、Cu、W、Co、Ti、Ta、Ru、TiN、TiAl、TiAlN、TaN、TaC、NiSi、CoSi或它们的组合。取决于FinFET 20是p型FinFET还是n型FinFET，选择栅极介电层142和/或栅电极层144的材料。可选地，执行化学机械抛光(CMP)工艺以去除栅极介电层142和栅电极层144的多余部分。间隔件126位于栅极介电层142和栅电极层144的侧壁上。也就是说，替代堆叠结构120和形成替代栅极堆叠件140。在本文描述的一些实施例中，栅极堆叠件140是替代栅极，但是栅极堆叠结构或其制造工艺不受这些实施例的限制。
在图2K和图2L中，在一些实施例中，栅极堆叠件140位于绝缘物116上并且应变材料部分130(源极和漏极区域)位于栅极堆叠件140的相对两侧上和绝缘物116之间。栅极堆叠件140覆盖鳍104的沟道区域(上部117)，并且产生的FinFET 20包括多个鳍104。
图3示出了根据本发明的一些实施例的用于FinFET器件的鳍104的一部分的示例性截面图。在一些实施例中，鳍104具有锥形轮廓且锥形鳍104具有从沟槽105的底部计算的高度h1。鳍104的锥形轮廓包括未被绝缘物116覆盖的上部117和被绝缘物116覆盖的下部118。鳍104的上部117具有基本上垂直的轮廓，而鳍104的下部118具有锥形轮廓。如图3所示，对于在高度h1(在最高点处)、h2(上部的一半处)、h3(在上部和下部的分离点处)、h4(在下部的2/3处)、h5(在下部的三分之一处)和底部(在最低点处)处的鳍104，鳍104分别具有宽度w1、w2、w3、w4、w5和w6。在特定实施例中，鳍宽度w1、w2、w3基本上相等，且鳍宽度w6约是鳍宽度w3的两倍。在特定的实施例中，使用鳍高度为120nm作为实例，当高度h1、h2、h3、h4、h5是120nm、100nm、70nm、50nm、20nm，对于宽度w1、w2、w3、w4和w5的宽度范围分别是21nm至24nm、21nm至24nm、21nm至24nm、20nm至25nm、25nm至30nm，并且鳍104在最低点的宽度范围w6是40nm至50nm。在一个实施例中，鳍宽度的比率w1:w3:w6可以为约1:1:2。在特定实施例中，在非中心位置或周边位置的一些鳍被切割作为伪鳍以用于避免负载效应。在图3中，具有高度h7和h6的伪鳍302、304位于鳍104的旁边。在特定实施例中，如果把高度h7的伪鳍302作为参照，鳍104的高度h1是高度h7的约20倍且切割伪鳍304的高度h6是高度h7的约1.5倍至4倍。沟槽105具有基本上垂直的侧轮廓的上部和锥形侧轮廓的下部，从而使得沟槽105的顶部尺寸Dt大于产生出的沟槽105的底部尺寸Db。由于鳍104通过沟槽105的形成限定，沟槽105的尺寸是鳍104之间的间隔，且通过使用具有恒定间隔的掩模图案，鳍104之间的间隔基本上相等。
在以上实施例中，位于伪图案的侧壁上的第一掩模间隔件和第二掩模间隔件(双掩模间隔件)缩小间隔且调节图案的线宽和间距，从而获得具有可控和均匀间隔(或间距)的图案。在衬底的图案化期间，通过使用具有不变间隔(或间距)的掩模图案作为蚀刻掩模可精确地控制沟槽的蚀刻和轮廓。因此，很好地控制了鳍的轮廓、鳍的临界尺寸以及鳍之间的间隔(鳍间距)。本发明中描述的制造方法适合于形成有密集的鳍(布置有紧密间隔的鳍)的区域，并且鳍的高度、轮廓和间隔可被严格控制。
在以上实施例中，由于沟槽的蚀刻深度和轮廓被准确地控制，产生的鳍具有基本上相等间隔的一致的轮廓，因此导致器件的电性能一致。
在本发明的一些实施例中，描述了包括衬底、绝缘物、至少一个栅极堆叠件和应变材料部分的鳍式场效应晶体管。衬底具有沟槽和沟槽之间的鳍。绝缘物设置在衬底的沟槽中和鳍之间。至少一个栅极堆叠件设置在鳍上方以及设置在绝缘物上。该鳍包括上部和下部。鳍的上部高于绝缘物的顶面且上部具有基本上垂直的轮廓，而鳍的下部低于绝缘物的顶面且下部具有锥形轮廓。应变材料部分设置在至少一个栅极堆叠件的相对两侧上。
在上述鳍式场效应晶体管中，其中，所述上部的在顶点处的鳍宽度基本上等于所述鳍在所述上部和所述下部的分离点处的鳍宽度，并且所述下部的底点处的鳍宽度大于所述鳍在所述上部和所述下部的所述分离点处的所述鳍宽度。
在上述鳍式场效应晶体管中，其中，所述上部的在顶点处的鳍宽度基本上等于所述鳍在所述上部和所述下部的分离点处的鳍宽度，并且所述下部的底点处的鳍宽度是所述鳍在所述上部和所述下部的所述分离点处的所述鳍宽度的两倍。
在上述鳍式场效应晶体管中，其中，还包括离所述鳍更远的至少一个第一伪鳍和离所述鳍更近的至少一个第二伪鳍，其中，所述至少一个第一伪鳍短于所述至少一个第二伪鳍。
在上述鳍式场效应晶体管中，其中，还包括离所述鳍更远的至少一个第一伪鳍和离所述鳍更近的至少一个第二伪鳍，其中，所述至少一个第一伪鳍短于所述至少一个第二伪鳍，其中，所述至少一个第二伪鳍的高度是所述至少一个第一伪鳍的高度的1.5倍至4倍，并且所述鳍的高度是所述至少一个第一伪鳍的所述高度的20倍。
在上述鳍式场效应晶体管中，其中，所述鳍之间的间隔基本上相等。
在上述鳍式场效应晶体管中，其中，所述应变材料部分的材料包括硅锗(SiGe)、碳化硅(SiC)或磷化硅(SiP)。
在上述鳍式场效应晶体管中，其中，所述至少一个栅极堆叠件包括：栅极介电层，覆盖所述鳍的部分并且设置在所述绝缘物上；栅电极层，设置在所述栅极介电层上；以及间隔件，设置在所述栅极介电层和所述栅电极层的侧壁上。
在本发明的一些实施例中，描述了包括衬底、绝缘物、至少一个栅极堆叠件和应变材料部分的鳍式场效应晶体管。衬底具有沟槽和沟槽之间的鳍。绝缘物设置在衬底的沟槽中和鳍之间。至少一个栅极堆叠件设置在鳍上方以及设置在绝缘物上。鳍的低于绝缘物的顶面的下部夹在绝缘物之间且下部具有锥形轮廓。鳍的高于绝缘物的顶面的上部被至少一个栅极堆叠件覆盖，且上部具有基本上垂直的轮廓。应变材料部分设置在至少一个栅极堆叠件的相对两侧上。
在上述鳍式场效应晶体管中，其中，所述上部的在顶点处的鳍宽度基本上等于所述鳍在所述上部和所述下部的分离点处的鳍宽度，并且所述下部的底点处的鳍宽度是所述鳍在所述上部和所述下部的所述分离点处的所述鳍宽度的两倍。
在上述鳍式场效应晶体管中，还包括离所述鳍更远的至少一个第一伪鳍和离所述鳍更近的至少一个第二伪鳍，其中，所述至少一个第一伪鳍短于所述至少一个第二伪鳍。
在上述鳍式场效应晶体管中，还包括离所述鳍更远的至少一个第一伪鳍和离所述鳍更近的至少一个第二伪鳍，其中，所述至少一个第一伪鳍短于所述至少一个第二伪鳍，其中，所述至少一个第二伪鳍的高度是所述至少一个第一伪鳍的高度的1.5倍至4倍，并且所述鳍的高度是所述至少一个第一伪鳍的所述高度的20倍。
在上述鳍式场效应晶体管中，所述鳍之间的间隔基本上相等。
在本发明的一些实施例中，描述了一种用于形成鳍式场效应晶体管的方法。提供了具有第一开口的伪图案的衬底。双掩模间隔件形成在伪图案的侧壁上和第一开口内。去除伪图案以形成第二开口。第一开口的宽度基本等于第二开口的宽度。然后，通过使用双掩模间隔件作为蚀刻掩模，衬底被图案化以在衬底中形成沟槽和沟槽之间的鳍。在衬底的沟槽中形成绝缘物。在衬底上方和绝缘物上形成堆叠结构，其中，堆叠结构覆盖鳍的部分和位于衬底上方。在绝缘物之间和堆叠结构的相对两侧上形成应变材料部分。在去除堆叠结构之后，在衬底上方和绝缘物上形成栅极堆叠件，并且应变材料部分位于栅极堆叠件的相对两侧上。
在上述方法中，其中，形成所述双掩模间隔件包括：在所述衬底上的所述伪图案的所述侧壁上和所述第一开口内形成第一掩模间隔件；以及在所述衬底上的所述第一掩模间隔件的侧壁上和所述第一开口内形成第二掩模间隔件。
在上述方法中，其中，形成所述双掩模间隔件包括：在所述衬底上的所述伪图案的所述侧壁上和所述第一开口内形成第一掩模间隔件；以及在所述衬底上的所述第一掩模间隔件的侧壁上和所述第一开口内形成第二掩模间隔件，形成所述第一掩模间隔件包括：在所述衬底上方形成覆盖所述伪图案的所述侧壁的共形第一掩模层，并且然后回蚀刻所述第一掩模层以在所述伪图案的所述侧壁上形成所述第一掩模间隔件，其中，所述第一掩模层是通过化学汽相沉积(CVD)或原子层沉积(ALD)形成的氧化硅层或氮化硅层。
在上述方法中，其中，形成所述双掩模间隔件包括：在所述衬底上的所述伪图案的所述侧壁上和所述第一开口内形成第一掩模间隔件；以及在所述衬底上的所述第一掩模间隔件的侧壁上和所述第一开口内形成第二掩模间隔件，形成所述第一掩模间隔件包括：在所述衬底上方形成覆盖所述伪图案的所述侧壁的共形第一掩模层，并且然后回蚀刻所述第一掩模层以在所述伪图案的所述侧壁上形成所述第一掩模间隔件，其中，所述第一掩模层是通过化学汽相沉积(CVD)或原子层沉积(ALD)形成的氧化硅层或氮化硅层，形成所述第二掩模间隔件包括：在所述衬底上方形成覆盖所述第一掩模间隔件的共形第二掩模层，并且然后回蚀刻所述第二掩模层以在所述伪图案的所述侧壁上形成所述第二掩模间隔件，其中，所述第二掩模层是通过化学汽相沉积(CVD)或原子层沉积(ALD)形成的氮化硅层或氧化硅层。
在上述方法中，其中，形成所述双掩模间隔件包括：在所述衬底上的所述伪图案的所述侧壁上和所述第一开口内形成第一掩模间隔件；以及在所述衬底上的所述第一掩模间隔件的侧壁上和所述第一开口内形成第二掩模间隔件，所述第一掩模间隔件的材料是氧化硅，且所述第二掩模间隔件的材料是氮化硅，以及所述第二掩模层对所述第一掩模层的蚀刻选择性是50或更大。
在上述方法中，其中，形成所述双掩模间隔件包括：在所述衬底上的所述伪图案的所述侧壁上和所述第一开口内形成第一掩模间隔件；以及在所述衬底上的所述第一掩模间隔件的侧壁上和所述第一开口内形成第二掩模间隔件，所述第一掩模间隔件的材料是氮化硅，且所述第二掩模间隔件的材料是氧化硅，以及所述第二掩模层对所述第一掩模层的蚀刻选择性是50或更大。
在上述方法中，其中，图案化所述衬底包括使用所述双掩模间隔件作为所述蚀刻掩模执行至少一种各向异性蚀刻工艺以形成具有锥形轮廓的所述鳍。
上面概述了若干实施例的部件、使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实现与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围、并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (21)

1.一种鳍式场效应晶体管，包括：
衬底，具有沟槽和在所述沟槽之间的鳍，其中，所述鳍包括上部和下部；
离所述鳍更远的至少一个第一伪鳍和离所述鳍更近的至少一个第二伪鳍，其中，所述至少一个第二伪鳍的高度是所述至少一个第一伪鳍的高度的1.5倍至4倍，并且所述鳍的高度是所述至少一个第一伪鳍的所述高度的20倍；
绝缘物，设置在所述衬底的所述沟槽中和所述鳍之间，其中，所述鳍的所述上部高于所述绝缘物的顶面且所述上部具有垂直的轮廓，而所述鳍的所述下部低于所述绝缘物的所述顶面且所述下部具有锥形轮廓，所述上部的所述垂直的轮廓改变为所述下部的所述锥形轮廓，并且斜率改变一次，其中，所述鳍的所述上部之间的间隔相等；
至少一个栅极堆叠件，设置在所述鳍上方以及设置在所述绝缘物上；以及
应变材料部分，设置在所述至少一个栅极堆叠件的相对两侧上。
2.根据权利要求1所述的鳍式场效应晶体管，其中，所述上部的在顶点处的鳍宽度等于所述鳍在所述上部和所述下部的分离点处的鳍宽度，并且所述下部的底点处的鳍宽度大于所述鳍在所述上部和所述下部的所述分离点处的所述鳍宽度。
3.根据权利要求1所述的鳍式场效应晶体管，其中，所述上部的在顶点处的鳍宽度等于所述鳍在所述上部和所述下部的分离点处的鳍宽度，并且所述下部的底点处的鳍宽度是所述鳍在所述上部和所述下部的所述分离点处的所述鳍宽度的两倍。
4.根据权利要求1所述的鳍式场效应晶体管，其中，相等的所述上部之间的间隔在从5nm至150nm的范围内。
5.根据权利要求1所述的鳍式场效应晶体管，其中，所述应变材料部分的材料包括硅锗(SiGe)、碳化硅(SiC)或磷化硅(SiP)。
6.根据权利要求1所述的鳍式场效应晶体管，其中，所述至少一个栅极堆叠件包括：
栅极介电层，覆盖所述鳍的部分并且设置在所述绝缘物上；
栅电极层，设置在所述栅极介电层上；以及
间隔件，设置在所述栅极介电层和所述栅电极层的侧壁上。
7.一种鳍式场效应晶体管，包括：
衬底，具有沟槽和所述沟槽之间的鳍；
绝缘物，设置在所述衬底的所述沟槽中和所述鳍之间，其中，所述鳍的低于所述绝缘物的顶面的下部夹在所述绝缘物之间且所述下部具有锥形轮廓；
离所述鳍更远的至少一个第一伪鳍和离所述鳍更近的至少一个第二伪鳍，其中，所述至少一个第二伪鳍的高度是所述至少一个第一伪鳍的高度的1.5倍至4倍，并且所述鳍的高度是所述至少一个第一伪鳍的所述高度的20倍；
至少一个栅极堆叠件，设置在所述鳍上方和所述绝缘物上，其中，所述鳍的高于所述绝缘物的所述顶面的上部被所述至少一个栅极堆叠件覆盖，且所述上部具有垂直的轮廓，所述上部的所述垂直的轮廓改变为所述下部的所述锥形轮廓，并且斜率改变一次，所述鳍的所述上部之间的间隔相等；以及
应变材料部分，设置在所述至少一个栅极堆叠件的相对两侧上。
8.根据权利要求7所述的鳍式场效应晶体管，其中，所述上部的在顶点处的鳍宽度等于所述鳍在所述上部和所述下部的分离点处的鳍宽度，并且所述下部的底点处的鳍宽度是所述鳍在所述上部和所述下部的所述分离点处的所述鳍宽度的两倍。
9.根据权利要求7所述的鳍式场效应晶体管，其中，相等的所述上部之间的间隔在从5nm至150nm的范围内。
10.一种用于形成鳍式场效应晶体管的方法，包括：
提供具有伪图案的衬底，所述伪图案具有第一开口；
在所述伪图案的侧壁上和所述第一开口内形成双掩模间隔件；
去除所述伪图案以形成第二开口，其中，选择所述双掩模间隔件的厚度以使得相邻的所述双掩模间隔件之间的间隔相等，所述第一开口的宽度等于所述第二开口的宽度；
通过使用间隔相等的所述双掩模间隔件作为蚀刻掩模，图案化所述衬底以在所述衬底中形成沟槽和在所述沟槽之间形成间隔相等的鳍；
在所述衬底的所述沟槽中形成绝缘物；
在所述衬底上方和所述绝缘物上形成堆叠结构，其中，所述堆叠结构覆盖所述鳍的部分；
在所述绝缘物之间和在所述堆叠结构的相对两侧上形成应变材料部分；
去除所述堆叠结构；以及
在所述衬底上方和所述绝缘物上形成栅极堆叠件，其中，所述应变材料部分位于所述栅极堆叠件的相对两侧上。
11.根据权利要求10所述的方法，其中，形成所述双掩模间隔件包括：
在所述衬底上的所述伪图案的所述侧壁上和所述第一开口内形成第一掩模间隔件；以及
在所述衬底上的所述第一掩模间隔件的侧壁上和所述第一开口内形成第二掩模间隔件。
12.根据权利要求11所述的方法，其中，形成所述第一掩模间隔件包括：
在所述衬底上方形成覆盖所述伪图案的所述侧壁的共形第一掩模层，并且然后回蚀刻所述第一掩模层以在所述伪图案的所述侧壁上形成所述第一掩模间隔件，其中，所述第一掩模层是通过化学汽相沉积(CVD)或原子层沉积(ALD)形成的氧化硅层或氮化硅层。
13.根据权利要求12所述的方法，其中，形成所述第二掩模间隔件包括：
在所述衬底上方形成覆盖所述第一掩模间隔件的共形第二掩模层，并且然后回蚀刻所述第二掩模层以在所述伪图案的所述侧壁上形成所述第二掩模间隔件，其中，所述第二掩模层是通过化学汽相沉积(CVD)或原子层沉积(ALD)形成的氮化硅层或氧化硅层。
14.根据权利要求11所述的方法，其中，所述第一掩模间隔件的材料是氧化硅，且所述第二掩模间隔件的材料是氮化硅，以及所述第二掩模层对所述第一掩模层的蚀刻选择性是50或更大。
15.根据权利要求11所述的方法，其中，所述第一掩模间隔件的材料是氮化硅，且所述第二掩模间隔件的材料是氧化硅，以及所述第二掩模层对所述第一掩模层的蚀刻选择性是50或更大。
16.根据权利要求10所述的方法，其中，图案化所述衬底包括使用所述双掩模间隔件作为所述蚀刻掩模执行至少一种各向异性蚀刻工艺以形成具有锥形轮廓的所述鳍。
17.一种鳍式场效应晶体管，包括：
衬底，具有沟槽和位于所述沟槽之间的鳍、伪鳍和额外的伪鳍，其中，所述伪鳍位于所述鳍的外侧处，所述鳍的高度是所述伪鳍的高度的5倍至13.3倍，所述额外的伪鳍离所述伪鳍更远并且所述额外的伪鳍短于所述伪鳍，并且所述鳍包括具有垂直的轮廓的上部和具有锥形轮廓的下部，并且其中，所述上部的所述垂直的轮廓改变为所述下部的所述锥形轮廓，并且斜率改变一次，所述鳍的所述上部之间的间隔相等；
绝缘物，设置在所述沟槽中和所述鳍之间并且覆盖所述伪鳍，其中，所述鳍的所述上部高于所述绝缘物的顶面并且所述鳍的所述下部低于所述绝缘物的所述顶面；
至少一个栅极堆叠件，设置在所述鳍和所述绝缘物上方；以及
应变材料部分，设置在所述至少一个栅极堆叠件的相对两侧上。
18.根据权利要求17所述的鳍式场效应晶体管，其中，所述上部的在顶点处的鳍宽度等于所述鳍在所述上部和所述下部的分离点处的鳍宽度，并且所述下部的底点处的鳍宽度大于所述鳍在所述上部和所述下部的所述分离点处的所述鳍宽度。
19.根据权利要求17所述的鳍式场效应晶体管，其中，所述上部的在顶点处的鳍宽度等于所述鳍在所述上部和所述下部的分离点处的鳍宽度，并且所述下部的底点处的鳍宽度是所述鳍在所述上部和所述下部的所述分离点处的所述鳍宽度的两倍。
20.根据权利要求17所述的鳍式场效应晶体管，其中，所述鳍是均匀的，具有相等的临界尺寸。
21.根据权利要求17所述的鳍式场效应晶体管，其中，所述鳍的高度是所述额外的伪鳍的高度的20倍。
CN201611116263.4A 2016-01-15 2016-12-07 鳍式场效应晶体管结构及其制造方法 Active CN107039435B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/996,236 2016-01-15
US14/996,236 US9899526B2 (en) 2016-01-15 2016-01-15 Fin-type field effect transistor structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN107039435A CN107039435A (zh) 2017-08-11
CN107039435B true CN107039435B (zh) 2021-04-16

Family

ID=59314028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611116263.4A Active CN107039435B (zh) 2016-01-15 2016-12-07 鳍式场效应晶体管结构及其制造方法

Country Status (3)

Country Link
US (1) US9899526B2 (zh)
CN (1) CN107039435B (zh)
TW (1) TWI740877B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032884B2 (en) * 2015-10-22 2018-07-24 International Business Machines Corporation Unmerged epitaxial process for FinFET devices with aggressive fin pitch scaling
US10256239B2 (en) 2016-10-18 2019-04-09 International Business Machines Corporation Spacer formation preventing gate bending
US10020379B2 (en) * 2016-11-18 2018-07-10 Taiwan Semiconuctor Manufacturing Co., Ltd. Method for forming semiconductor device structure using double patterning
US10243079B2 (en) 2017-06-30 2019-03-26 International Business Machines Corporation Utilizing multilayer gate spacer to reduce erosion of semiconductor fin during spacer patterning
US10658490B2 (en) * 2017-07-28 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of isolation feature of semiconductor device structure
KR102494918B1 (ko) * 2017-09-12 2023-02-02 삼성전자주식회사 반도체 소자
US10497778B2 (en) 2017-11-30 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10439047B2 (en) * 2018-02-14 2019-10-08 Applied Materials, Inc. Methods for etch mask and fin structure formation
US10529850B2 (en) 2018-04-18 2020-01-07 International Business Machines Corporation Vertical field-effect transistor including a fin having sidewalls with a tapered bottom profile
US10497796B1 (en) 2018-05-31 2019-12-03 International Business Machines Corporation Vertical transistor with reduced gate length variation
US10692776B2 (en) 2018-11-06 2020-06-23 International Business Machines Corporation Formation of VTFET fin and vertical fin profile
KR20210031248A (ko) 2019-09-11 2021-03-19 삼성전자주식회사 반도체 소자

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578988A (zh) * 2012-07-20 2014-02-12 中芯国际集成电路制造(上海)有限公司 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法
CN104465717A (zh) * 2013-09-12 2015-03-25 台湾积体电路制造股份有限公司 半导体布置中的多重深度蚀刻

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8603893B1 (en) * 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US8846490B1 (en) * 2013-03-12 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US20150214369A1 (en) * 2014-01-27 2015-07-30 Globalfoundries Inc. Methods of forming epitaxial semiconductor material on source/drain regions of a finfet semiconductor device and the resulting devices
US9391077B2 (en) * 2014-02-10 2016-07-12 International Business Machines Corporation SiGe and Si FinFET structures and methods for making the same
US9418899B1 (en) * 2015-02-02 2016-08-16 Globalfoundries Inc. Method of multi-WF for multi-Vt and thin sidewall deposition by implantation for gate-last planar CMOS and FinFET technology
CN105990149A (zh) * 2015-03-03 2016-10-05 联华电子股份有限公司 一种制作半导体元件的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103578988A (zh) * 2012-07-20 2014-02-12 中芯国际集成电路制造(上海)有限公司 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法
CN104465717A (zh) * 2013-09-12 2015-03-25 台湾积体电路制造股份有限公司 半导体布置中的多重深度蚀刻

Also Published As

Publication number Publication date
TW201725731A (zh) 2017-07-16
US9899526B2 (en) 2018-02-20
TWI740877B (zh) 2021-10-01
US20170207338A1 (en) 2017-07-20
CN107039435A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN107039435B (zh) 鳍式场效应晶体管结构及其制造方法
US11682697B2 (en) Fin recess last process for FinFET fabrication
US11699701B2 (en) Semiconductor device
US10868179B2 (en) Fin-type field effect transistor structure and manufacturing method thereof
CN106206308B (zh) 制造finfet器件的方法
US9666715B2 (en) FinFET transistor with epitaxial structures
US10872968B2 (en) Semiconductor device
US11367660B2 (en) Semiconductor method and device
CN111128887B (zh) 形成半导体器件的方法
US20210202718A1 (en) Fin-type field effect transistor
US20170250281A1 (en) Fin-type field effect transistor structure and manufacturing method thereof
US10727227B2 (en) Fin-type field effect transistor structure and manufacturing method thereof
US9530887B1 (en) Fin-type field effect transistor device and manufacturing method thereof
TW201729265A (zh) 鰭片型場效應電晶體
CN118039694A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant