TW201725731A - 鰭型場效電晶體結構及其製造方法 - Google Patents

鰭型場效電晶體結構及其製造方法 Download PDF

Info

Publication number
TW201725731A
TW201725731A TW105143148A TW105143148A TW201725731A TW 201725731 A TW201725731 A TW 201725731A TW 105143148 A TW105143148 A TW 105143148A TW 105143148 A TW105143148 A TW 105143148A TW 201725731 A TW201725731 A TW 201725731A
Authority
TW
Taiwan
Prior art keywords
fin
mask
fins
substrate
insulator
Prior art date
Application number
TW105143148A
Other languages
English (en)
Other versions
TWI740877B (zh
Inventor
邱意為
許立德
黃仲帆
朱志祥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201725731A publication Critical patent/TW201725731A/zh
Application granted granted Critical
Publication of TWI740877B publication Critical patent/TWI740877B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種鰭型場效電晶體，包括基底、鰭片、絕緣物、至少一個閘極堆疊以及應變材料部分。絕緣物配置於基底的溝渠中以及鰭片之間。鰭片的上部部分比絕緣物的頂面高且所述上部部分具有實質上垂直的輪廓，而鰭片的下部部分比絕緣物的頂面低且下部部分具有楔形輪廓。至少一個閘極堆疊配置於鰭片上方以及配置於絕緣物上。應變材料部分配置於至少一個閘極堆疊的兩個相對側。

Description

鰭型場效電晶體結構及其製造方法
本發明實施例是關於一種半導體結構與其製造方法，特別是關於一種鰭型場效電晶體結構及其製造方法。
目前正在開發三維立體多閘極結構（諸如鰭型場效電晶體（fin-type field effect transistor；FinFET））作為平面CMOS元件之替代方案。鰭型場效電晶體的結構特徵之一就是自基底表面垂直向上延伸的半導體鰭片，且鰭片周圍包覆的閘極可進一步提供對通道較佳電性控制。
本發明實施例揭露一種鰭型場效電晶體，其包括基底、絕緣物、至少一個閘極堆疊以及應變材料部分。所述基底具有溝渠以及在所述溝渠之間的鰭片，其中所述鰭片包括上部部分及下部部分。所述絕緣物配置於所述基底的所述溝渠中以及所述鰭片之間。所述鰭片的所述上部部分比所述絕緣物的頂面高且所述上部部分具有實質上垂直的輪廓，而所述鰭片的所述下部部分比所述絕緣物的所述頂面低且所述下部部分具有漸縮的楔形剖面輪廓。所述至少一個閘極堆疊配置於所述鰭片上方以及所述絕緣物上。所述應變材料部分配置於所述至少一個閘極堆疊的兩個相對側。
以下揭露內容提供用於實施所提供標的物的不同特徵的許多不同實施例或實例。下文描述組件及配置的特定實例以簡化本揭露內容。當然，此等組件及配置僅為實例且不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複參考數字及/或字母。此重複是出於簡化及清楚的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。
另外，諸如「在……下」、「在……下方」、「下部」、「在……之上」、「上部」及類似者的空間相對術語在本文中為易於描述而使用，以描述如圖中所說明的一個元件或特徵與另一元件或特徵的關係。除了諸圖中所描繪的定向以外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。裝置可以其他方式定向（旋轉90度或處於其他定向），且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
本發明的實施例描述鰭型場效電晶體的例示性製造製程及根據所述製造製程製造得到的鰭型場效電晶體。在本發明的某些實施例中，鰭型場效電晶體可形成於塊狀矽（bulk silicon）基底上。然而，作為替代方案，鰭型場效電晶體可形成於絕緣物上矽（silicon-on-insulator；SOI）基底或絕緣物上鍺（germanium-on-insulator；GOI）基底上。並且，根據實施例，矽基底可包含其他傳導層或其他半導體元件，諸如電晶體、二極體或類似物。實施例乃用於說明可能用途，但並不意欲限制本發明的範疇。
根據實施例，圖1為展示用於形成鰭型場效電晶體的製造方法的製程步驟的例示性流程圖。圖1中所說明的各種製程步驟可更包括如下所述的多個製程步驟。
儘管方法的步驟經說明且描述為一系列動作或事件，但應瞭解，不應以限制性意義來解譯此等動作或事件的所說明排序。另外，並不需要全部所說明的製程或步驟來實施本發明的一或多個實施例。
參看圖1，在步驟100中，提供基底，其上形成有虛設圖案。在一實施例中，虛設圖案包括第一開口。在步驟102中，在虛設圖案的側壁上以及在第一開口內形成第一罩幕間隔物。在步驟104中，在第一罩幕間隔物的側壁上以及在第一開口內形成第二罩幕間隔物。根據一實施例中，一個第一罩幕間隔物及位於第一罩幕間隔物的側壁上的一個第二罩幕間隔物構成一個雙罩幕間隔物。在步驟106中，移除虛設圖案以形成第二開口。在某些實施例中，第一開口的尺寸實質上等於第二開口的尺寸。亦即，雙罩幕間隔物的間隔實質上相等。在步驟108中，使用第一罩幕間隔物及第二罩幕間隔物作為蝕刻罩幕來圖案化基底以形成溝渠及溝渠之間的鰭片。在步驟110中，在基底的溝渠中形成絕緣物。在步驟112中，在基底上方以及在絕緣物上形成堆疊結構，且堆疊結構覆蓋鰭片的部分。在步驟114中，在絕緣物之間以及在堆疊結構的兩個相對側上形成應變材料部分。在步驟116中，在移除堆疊結構之後，在基底上方以及在絕緣物上形成閘極堆疊。應變材料部分位於閘極堆疊的兩個相對側上。
圖2A至圖2L為顯示在根據本發明的一些實施例形成鰭型場效電晶體的製造方法的不同階段鰭型場效電晶體的剖面圖及立體圖。應注意，本文中所描述的製程步驟可能涵蓋用以製造鰭型場效電晶體元件整體製程的部分。
如圖2A中所示，提供基底100。在一些實施例中，基底100為塊狀矽基底，其具有形成於基底100上方的襯墊層102。視設計要求而定，塊狀矽基底為p型基底或n型基底，且包括針對n型鰭型場效電晶體或p型鰭型場效電晶體組態的不同摻雜區。在某些實施例中，襯墊層102視情況形成且包含襯墊氧化物層或保護層。在一實施例中，襯墊氧化物層為透過例如熱氧化所形成的原生氧化物層。接著，在一些實施例中，在襯墊層102上以及在基底100上方形成具有開口108的虛設圖案106。開口數目可為多個而不受圖式限制。在一實施例中，虛設圖案106的材料包含多晶矽。在一實施例中，虛設圖案106藉由沈積多晶矽層（圖中未示）且接著圖案化所述多晶矽層而形成。在某些實施例中，在形成虛設圖案106之後，在虛設圖案106的側壁106b上形成第一罩幕間隔物110。第一罩幕間隔物110位於虛設圖案106的側壁106b上且覆蓋所述側壁，包含在開口108內的虛設圖案106的側壁106b。在一實施例中，第一罩幕間隔物110藉由進行以下步驟所形成：在基底100上方以及在虛設圖案106上方沈積共形的第一罩幕層（圖中未示），接著回蝕第一罩幕層以在虛設圖案106的側壁106b上形成第一罩幕間隔物110。第一罩幕間隔物110的形成包含透過進行例如化學氣相沈積（chemical vapor deposition；CVD）或原子層沈積（atomic layer deposition；ALD）製程來形成第一罩幕層，且第一罩幕層的蝕刻包含至少一個非等向性蝕刻製程或等向性蝕刻製程。在一實施例中，第一罩幕間隔物110的材料包含氮化矽或氧化矽。在某些實施例中，至少一個非等向性（乾式）蝕刻製程用以回蝕第一罩幕層，且第一罩幕層111相對虛設圖案的蝕刻選擇性高。
在圖2B中，在一些實施例中，第二罩幕層111形成於基底100上方以及第一罩幕間隔物110及虛設圖案106上，且第二罩幕層111共形地（conformally）覆蓋第一罩幕間隔物110及虛設圖案106（亦即，共形於虛設圖案106的輪廓）。在一實施例中，第二罩幕層111的材料包含氧化矽或氮化矽。在一些實施例中，第二罩幕層111透過進行例如CVD或ALD製程而形成。
參看圖2C，在一些實施例中，藉由回蝕第二罩幕層111而暴露虛設圖案106及襯墊層102，第二罩幕間隔物112形成於第一罩幕間隔物110的側壁110b上。第二罩幕間隔物112位於第一罩幕間隔物110的側壁110b上且覆蓋所述側壁110b，包括位在開口108內的第一罩幕間隔物110的側壁110b。在某些實施例中，第二罩幕層111的回蝕步驟包含至少一個非等向性蝕刻製程或等向性蝕刻製程。視蝕刻製程的配方及條件而定，選擇第一罩幕間隔物110及第二罩幕層111的材料使其彼此之間具有合適的蝕刻選擇性。在一些實施例中，至少一個非等向性（乾式）蝕刻製程用以蝕刻第二罩幕層111，且第二罩幕層111的乾式蝕刻選擇性高。在一實施例中，第二罩幕層相對第一罩幕層或虛設圖案的蝕刻選擇性大於1:1，且可為50:1或更高。在一實施例中，第一罩幕間隔物110的材料為氮化矽，而第二罩幕間隔物112的材料為氧化矽。在一實施例中，第一罩幕間隔物110的材料為氧化矽，而第二罩幕間隔物112的材料為氮化矽。一個第一罩幕間隔物110及位於其上的對應第二罩幕間隔物112被視為一個雙罩幕間隔物115。透過位於虛設圖案106的側壁上的雙罩幕間隔物115而使開口108的尺寸進一步變窄。虛設圖案的線寬或臨界尺寸的容限（tolenrance）及用於形成虛設圖案的製程裕度均可得到改良，因為額外的雙罩幕間隔物115形成於虛設圖案的側壁上。
在圖2D中，移除包夾在第一罩幕間隔物110之間的虛設圖案106，從而在第一罩幕間隔物110之間形成開口114。在一些實施例中，經由調整選擇虛設圖案106的線寬、虛設圖案106的間距、第一罩幕間隔物110的厚度以及第二罩幕間隔物112的厚度，可以設計使得開口114的寬度d1（亦即，虛設圖案106的線寬）及開口108的寬度d2實質上相等或相同。雙罩幕間隔物（充當罩幕圖案）之間的距離相同，亦即，罩幕圖案的間隔實質上相同。
在圖2E中，藉由使用第一罩幕間隔物110及第二罩幕間隔物112作為蝕刻罩幕而向下蝕刻至基底100之中，使基底100圖案化而在基底100中形成溝渠105，且鰭片104形成於溝渠105之間。在一實施例中，基底的圖案化步驟包含進行一或多個非等向性蝕刻製程、反應性離子蝕刻製程或其組合。在一些實施例中，溝渠105是呈條帶形狀且彼此平行地配置，兩個鄰近溝渠105由一個鰭片104隔開。藉由細調圖案化基底100所進行蝕刻製程的蝕刻條件，可以使得所得溝渠105具有上部部分（具有實質上垂直的側面輪廓）及下部部分（具有向下漸縮的錐形或楔形剖面輪廓），使得溝渠105的頂部尺寸Dt大於所得溝渠105的底部尺寸Db。溝渠105的深度視製程需要而可調整。在圖2E中顯示了四個鰭片104，且鰭片104作為主動鰭片（active fins），但其他類型的鰭片（諸如切割鰭片或虛設鰭片）亦可包含於所製得結構內以滿足製程要求，且鰭片的數目不受本文中所描述的實施例限制。
在圖2E中，由於罩幕尺寸的間隔是恆定的（開口114的寬度d1實質上等於剩餘開口108的寬度d2），因此所製得鰭片104大部分是均勻一致的且其實質上具有相等的間隔，因此避免偶數/奇數問題或者鰭片彎曲問題，並且能夠改良元件的良率。在一些實施例中，自基底100向上豎直站立的鰭片104具有漸縮的錐形或楔形輪廓（也就是說，鰭片104的側壁104b與溝渠105的底部表面105a之間的角度大於90度）。此可歸因於經調整以用於形成高縱橫比結構或具有小間距的結構的蝕刻條件。在一些實施例中，鰭片104的高度（亦即溝渠105的深度）範圍介於約5 nm至約500 nm，而鰭片104的間隔（或間距）範圍介於約5 nm至約150 nm。在某些實施例中，由於開口114的寬度d1與開口108的寬度d2實質上相等，因此所得溝渠105具有實質上相等的尺寸。亦即，兩個最鄰近的鰭片104以基本上相等的間隔（間距）隔開。
用於形成雙罩幕間隔物的上述製程亦可用以形成一或多個罩幕圖案，此類罩幕圖案可用於在半導體製造製程中形成具有緊密間距或小間隔的金屬線、互連結構或其他圖案。雙罩幕間隔物的形成並不限於僅應用於形成如本文實施例中所描述的鰭片結構。
在圖2F中，在某些實施例中，在溝渠105及鰭片104形成之後，移除剩餘第一罩幕間隔物110及第二罩幕間隔物112。在一實施例中，第一及第二罩幕間隔物的移除包含進行至少一個非等向性或等向性蝕刻製程。在一實施例中，可視情況進行清洗製程以使用經稀釋的氫氟酸或其他合適的清洗溶液來移除剩餘襯墊層102a。
圖2G為鰭型場效電晶體20在製造方法的各種階段中的一個階段的立體圖，且圖2H為沿著圖2G的線I-I'截取的鰭型場效電晶體20的剖面圖。如圖2G及圖2H中所示，形成絕緣物116填充於溝渠105內。在一些實施例中，形成絕緣材料（圖中未示）於基底100及鰭片104上方，從而填充溝渠105。絕緣材料包含氧化矽、氮化矽、氮氧化矽、旋塗介電材料或低介電常數（low-k）介電材料。絕緣材料可藉由高密度電漿化學氣相沈積（high-density-plasma chemical vapor deposition；HDP-CVD）、次大氣CVD（sub-atmospheric CVD；SACVD）或藉由旋塗方法而形成。視情況可進行化學機械研磨製程以移除鰭片104上方的絕緣材料。在一實施例中，可藉由蝕刻製程而部分地移除填充於鰭片104之間的溝渠105中的絕緣材料，而得到絕緣物116（亦即溝渠105內剩餘的絕緣材料），其具有低於鰭片104的頂面104a的頂面116a。在一些實施例中，鰭片104的上部部分117自絕緣物116的頂面116a向上突出，而鰭片104的下部部分118（其低於絕緣物116的頂面116a）被絕緣物116所覆蓋。亦即，下部部分118被絕緣物116包夾且被絕緣物116覆蓋其側面，而上部部分117沒有被絕緣物116覆蓋。絕緣物116的高度可視設計要求而決定。在一實施例中，用於部分地移除絕緣材料的蝕刻製程可以利用使用氫氟酸（hydrofluoric acid；HF）的濕式蝕刻製程來進行。在另一實施例中，蝕刻製程可使用乾式蝕刻製程來進行。
圖2I為鰭型場效電晶體20在製造方法的各種階段中的一個階段的立體圖，且圖2J為沿著圖2I的線II-II'截取的鰭型場效電晶體20的剖面圖。如圖2I及圖2J中所示，堆疊結構120形成於基底100上方以及絕緣物116上，且跨越鰭片104的上部部分117且在所述上部部分117上方。在圖2I中，展示了兩個堆疊結構，且堆疊結構120的數目乃用於說明性目的，而不欲限制本發明的結構。在一些實施例中，如圖2I中所示，堆疊結構120彼此平行地配置。堆疊結構120的延伸方向可垂直於鰭片104的延伸方向。在某些實施例中，堆疊結構120包括多晶矽條帶122及位於多晶矽條帶122上的硬式罩幕條帶124。間隔物126位於多晶矽條帶122及硬式罩幕條帶124的側壁上。在一實施例中，堆疊結構120覆蓋鰭片104的上部部分117。在一些實施例中，堆疊結構120可藉由進行以下步驟形成：沈積多晶矽層（圖中未示）、多晶矽層上方的硬式罩幕層（圖中未示），接著圖案化硬式罩幕層及多晶矽層以形成多晶矽條帶122及硬式罩幕條帶124。視情況，在形成多晶矽層之前形成氧化物層（圖中未示）以保護鰭片104。接著，間隔物126形成於硬式罩幕條帶124及多晶矽條帶122的側壁上。在一實施例中，硬式罩幕條帶124由例如氮化矽、氧化矽或其組合形成。在一些實施例中，間隔物126由介電材料（諸如氮化矽、SiCON或其組合）所形成。間隔物126可為單層或多層結構。
圖2K為鰭型場效電晶體20在製造方法的各種階段中的一個階段的立體圖，且圖2L為沿著圖2K的線III-III'截取的鰭型場效電晶體20的剖面圖。如圖2K及圖2L中所示，在一些實施例中，應變材料部分130形成於絕緣物116之間以及堆疊結構120（圖2I）的兩側。在一些實施例中，應變材料部分130的材料包括例如矽鍺（SiGe）、矽碳（SiC）或磷化矽（SiP）。在一些實施例中，應變材料部分130可透過選擇性磊晶生長製程而形成。應變材料部分130作為源極區及汲極區。在某些實施例中，應變材料部分130（亦稱作應變源極區及汲極區）位於堆疊結構120的相對側上。在一實施例中，應變源極區及汲極區130視情況藉由矽化而由矽化物頂層（圖中未示）形成。接著，在一些實施例中，閘極堆疊140在移除堆疊結構120之後形成。在一實施例中，在移除間隔物126之間的多晶矽條帶122及位於多晶矽條帶122上的硬式罩幕條帶124之後，閘極介電層142及閘極電極層144依序形成於間隔物126之間的凹陷內。如圖2L中所示，閘極電極層144及閘極介電層142覆蓋鰭片104的上部部分117，且上部部分117充當通道區。在一些實施例中，閘極介電層142的材料包括氧化矽、氮化矽或其組合。在一些實施例中，閘極介電層142包括高介電常數（high-k）介電材料，且高介電常數介電材料具有大於約7.0的k值且包含Hf、Al、Zr、La、Mg、Ba、Ti、Pb及其組合的金屬氧化物或矽酸鹽。在一些實施例中，閘極介電層142藉由ALD、分子束沈積（molecular beam deposition；MBD）、物理氣相沈積（physical vapor deposition；PVD）或熱氧化而形成。在一些實施例中，閘極電極層144包括含金屬的材料，諸如Al、Cu、W、Co、Ti、Ta、Ru、TiN、TiAl、TiAlN、TaN、TaC、NiSi、CoSi或其組合。視鰭型場效電晶體20為p型鰭型場效電晶體抑或n型鰭型場效電晶體，選擇閘極介電層142及/或閘極電極層144的材料。視情況，進行化學機械研磨（chemical mechanical polishing；CMP）製程以移除閘極介電層142及閘極電極層144的多餘部分。間隔物126位於閘極介電層142及閘極電極層144的側壁上。亦即，堆疊結構120被替換，且替換閘極堆疊140形成。在本文中所描述的一些實施例中，閘極堆疊140為替換閘極，但所述閘極堆疊結構或其製造製程不受此等實施例限制。
在圖2K及圖2L中，在一些實施例中，閘極堆疊140位於絕緣物116上，且應變材料部分130（源極區及汲極區）位於閘極堆疊140的兩個相對側上且在絕緣物116之間。閘極堆疊140覆蓋鰭片104的通道區（上部部分117），且所得鰭型場效電晶體20包含多個鰭片104。
圖3為根據本發明的一些實施例的鰭型場效電晶體元件之鰭片104的部分例示性剖面圖。在一些實施例中，由剖面觀之，鰭片104部分具有錐形或楔形輪廓(tapered profile)，且楔形鰭片104具有自溝渠105的底部算起的高度h1。鰭片104的楔形輪廓可包含未被絕緣物116覆蓋的上部部分117及被絕緣物116覆蓋的下部部分118。鰭片104的上部部分117具有實質上垂直的輪廓，而鰭片104的下部部分118具有向上漸縮的錐形輪廓。如圖3中所示，鰭片104分別在高度h1（在最高點）、h2（在上部部分的一半處）、h3（在上部部分與下部部分的分離點）、h4（在下部部分的2/3處）、h5（在下部部分的三分之一處）下以及在底部（在最低點），鰭片104分別具有寬度w1、w2、w3、w4、w5以及w6。在某些實施例中，鰭片寬度w1、w2、w3實質上相等，且鰭片寬度w6約為鰭片寬度w3的兩倍。在某些實施例中，使用120 nm的鰭片鰭作為一實例，當高度h1、h2、h3、h4、h5為120 nm、100 nm、70 nm、50 nm、20 nm時，寬度w1、w2、w3、w4以及w5的寬度範圍分別為21-24 nm、21-24 nm、21-24 nm、20-25 nm、25-30 nm，以及最低點處的鰭片104的寬度範圍w6為40-50 nm。在一實施例中，鰭片寬度w1:w3:w6的比可為約1:1:2。在某些實施例中，非中心位置或周邊位置處的某些鰭片經切割，作為用於避免負載效應（loading effect）的虛設鰭片（dummy fins）。在圖3中，具有高度h7及h6的虛設鰭片302、304位於鰭片104旁邊。在某些實施例中，若將具有高度h7的虛設鰭片302視為參照物，則鰭片104的高度h1約為高度h7的20倍，且切割虛設鰭片304的高度h6約為高端h7的1.5倍至4倍。溝渠105具有上部部分（具有實質上垂直的側面輪廓）及下部部分（具有向下漸縮錐形或楔形側面輪廓），使得溝渠105的頂部尺寸Dt大於所得溝渠105的底部尺寸Db。由於鰭片104藉由溝渠105的形成而界定，因此溝渠105的尺寸為鰭片104之間的間隔，且藉由使用具有固定間隔的罩幕圖案，鰭片104之間的間隔實質上相同。
在上述實施例中，位於虛設圖案的側壁上的第一及第二罩幕間隔物（雙罩幕間隔物）使間隔變窄，且進一步調整圖案的線寬及間距，以便獲得具有受控且均勻的間隔（或間距）的圖案。在基底的圖案化期間，藉由使用具有不變間隔（或間距）的罩幕圖案作為蝕刻罩幕，可準確地控制溝渠的蝕刻及輪廓。相應地，鰭片的輪廓、鰭片的臨界尺寸以及鰭片之間的間隔（鰭片間距）可以得到良好控制。本發明中所描述的製造方法適合於需要形成具有密集鰭片的區域（鰭片以小間隔緊密配置），且鰭片的高度、輪廓以及間隔可受到精密控制。
在上述實施例中，由於溝渠的蝕刻深度及輪廓被準確地控制，因此所得鰭片具有間隔實質上相等的一致鰭片輪廓，而使元件電性表現一致。
在本發明的一些實施例中，描述一種鰭型場效電晶體，包括基底、絕緣物、至少一個閘極堆疊以及應變材料部分。所述基底具有溝渠及在所述溝渠之間的鰭片。所述絕緣物配置於所述基底的所述溝渠中以及所述鰭片之間。所述至少一個閘極堆疊配置於所述鰭片上方以及配置於所述絕緣物上。所述鰭片包括上部部分及下部部分。所述鰭片的上部部分比所述絕緣物的頂面高且所述上部部分具有實質上垂直的輪廓，而所述鰭片的下部部分比所述絕緣物的頂面低且所述下部部分具有楔形輪廓。所述應變材料部分配置於所述至少一個閘極堆疊的兩個相對側。
根據本發明的一些實施例，所述上部部分在頂部點處的鰭片寬度實質上等於所述鰭片在所述上部部分與所述下部部分的分離點處的鰭片寬度，且所述下部部分在底部點處的鰭片寬度大於所述鰭片在所述上部部分與所述下部部分的所述分離點處的所述鰭片寬度。根據本發明的一些實施例，所述上部部分在頂部點處的鰭片寬度實質上等於所述鰭片在所述上部部分與所述下部部分的分離點處的鰭片寬度，且所述下部部分在底部點處的鰭片寬度約為所述鰭片在所述上部部分與所述下部部分的所述分離點處的所述鰭片寬度的兩倍。根據本發明的一些實施例，所述鰭型場效電晶體更包括離所述鰭片較遠定位的至少一個第一虛設鰭片，及較接近所述鰭片定位的至少一個第二虛設鰭片，其中所述至少一個第一虛設鰭片比所述至少一個第二虛設鰭片短。根據本發明的一些實施例，所述至少一個第二虛設鰭片的高度約為所述至少一個第一虛設鰭片的高度的1.5倍至4倍，且所述鰭片的高度約為所述至少一個第一虛設鰭片的所述高度的20倍。根據本發明的一些實施例，其中所述鰭片之間的間隔實質上相等。根據本發明的一些實施例，其中所述應變材料部分的材料包括矽鍺（SiGe）、矽碳（SiC）或磷化矽（SiP）。根據本發明的一些實施例，其中所述至少一個閘極堆疊包括：閘極介電層，覆蓋所述鰭片的部分且配置於所述絕緣物上；閘極電極層，配置於所述閘極介電層上；以及間隔物，配置於所述閘極介電層及所述閘極電極層的側壁上。
在本發明的一些實施例中，描述一種鰭型場效電晶體，包括基底、絕緣物、至少一個閘極堆疊以及應變材料部分。所述基底具有溝渠及在所述溝渠之間的鰭片。所述絕緣物配置於所述基底的所述溝渠中以及所述鰭片之間。所述至少一個閘極堆疊配置於所述鰭片上方以及配置於所述絕緣物上。所述鰭片的下部部分（低於所述絕緣物的頂面）被包夾在所述絕緣物之間，且所述下部部分具有錐形或楔形剖面輪廓。所述鰭片的上部部分（高於所述絕緣物的頂面）被所述至少一個閘極堆疊覆蓋，且所述上部部分具有實質上垂直的輪廓。所述應變材料部分配置於所述至少一個閘極堆疊的兩個相對側。
在本發明的一些實施例中，描述一種用於形成鰭型場效電晶體的方法。提供具有具第一開口的虛設圖案的基底。在所述虛設圖案的側壁上以及在所述第一開口內形成雙罩幕間隔物。移除所述虛設圖案以形成第二開口。所述第一開口的寬度實質上等於所述第二開口的寬度。接著圖案化所述基底，使用所述雙罩幕間隔物作為蝕刻罩幕而在所述基底中形成溝渠以及形成所述溝渠之間的鰭片。在所述基底的所述溝渠中形成絕緣物。在所述基底上方以及在所述絕緣物上形成堆疊結構，其中所述堆疊結構覆蓋所述鰭片的部分且在所述基底上方。在所述絕緣物之間以及在所述堆疊結構的兩個相對側上形成應變材料部分。在移除所述堆疊結構之後，在所述基底上方以及在所述絕緣物上形成閘極堆疊，且所述應變材料部分位於所述閘極堆疊的兩個相對側。
根據本發明的一些實施例，其中形成所述雙罩幕間隔物包括：在所述基底上以及在所述第一開口內在所述虛設圖案的所述側壁上形成第一罩幕間隔物；以及在所述基底上以及在所述第一開口內在所述第一罩幕間隔物的側壁上形成第二罩幕間隔物。根據本發明的一些實施例，其中形成所述第一罩幕間隔物包括：在所述基底上方形成共形第一罩幕層並覆蓋所述虛設圖案的所述側壁，接著回蝕所述第一罩幕層以在所述虛設圖案的所述側壁上形成所述第一罩幕間隔物，其中所述第一罩幕層為藉由化學氣相沈積（CVD）或原子層沈積（ALD）形成的氧化矽層或氮化矽層。根據本發明的一些實施例，其中形成所述第二罩幕間隔物包括：在所述基底上方形成共形第二罩幕層並覆蓋所述第一罩幕間隔物，接著回蝕所述第二罩幕層以在所述虛設圖案的所述側壁上形成所述第二罩幕間隔物，其中所述第二罩幕層為藉由化學氣相沈積（CVD）或原子層沈積（ALD）形成的氮化矽層或氧化矽層。根據本發明的一些實施例，其中所述第一罩幕間隔物的材料為氧化矽，且所述第二罩幕間隔物的材料為氮化矽，且所述第二罩幕層相對所述第一罩幕層的蝕刻選擇性為50或更大。根據本發明的一些實施例，其中所述第一罩幕間隔物的材料為氮化矽，且所述第二罩幕間隔物的材料為氧化矽，且所述第二罩幕層相對所述第一罩幕層的蝕刻選擇性為50或更大。根據本發明的一些實施例，其中圖案化所述基底包括使用所述雙罩幕間隔物作為所述蝕刻罩幕來進行至少一個非等向性蝕刻製程以形成具有楔形輪廓的所述鰭片。
前文概述若干實施例的特徵，使得熟習此項技術者可較好地理解本發明的態樣。熟習此項技術者應理解，熟習此項技術者可容易使用本發明作為設計或修改用於實現本文中所引入的實施例或實例的相同目的及/或達成相同優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不脫離本發明的精神及範疇，且熟習此項技術者可在不脫離本發明的精神及範疇的情況下在本文中進行作出改變、替代及更改。
20‧‧‧鰭型場效電晶體/FinFET
100‧‧‧基底
102、102a‧‧‧襯墊層
104‧‧‧鰭片
104a、116a‧‧‧頂面
104b、106b、110b‧‧‧側壁
105‧‧‧溝渠
105b‧‧‧底部表面
106‧‧‧虛設圖案
108、114‧‧‧開口
110‧‧‧第一罩幕間隔物
111‧‧‧第二罩幕層
112‧‧‧第二罩幕間隔物
115‧‧‧雙罩幕間隔物
116‧‧‧絕緣物
117‧‧‧上部部分
118‧‧‧下部部分
120‧‧‧堆疊結構
122‧‧‧多晶矽條帶
124‧‧‧硬式罩幕條帶
126‧‧‧間隔物
130‧‧‧應變材料部分
140‧‧‧閘極堆疊
142‧‧‧閘極介電層
144‧‧‧閘極電極層
302、304‧‧‧虛設鰭片
d1、d2‧‧‧寬度
Dt‧‧‧頂部尺寸
Db‧‧‧底部尺寸
I-I'、II-II'、III-III'‧‧‧剖面線
h1、h2、h3、h4、h5、h6、h7‧‧‧高度
S100、S102、S104、S108、S110、S112、S114、S116‧‧‧步驟
w1、w2、w3、w4、w5、w6‧‧‧寬度
當結合附圖閱讀時，自以下詳細描述最好地理解本發明的態樣。應注意，根據行業中的標準慣例，各種特徵未按比例繪製。實際上，為論述清楚起見，可任意地增大或減小各種特徵的尺寸。 圖1為根據本發明的一些實施例的形成鰭型場效電晶體的製造方法的製程步驟的例示性流程圖。 圖2A至圖2L為顯示在根據本發明的一些實施例形成鰭型場效電晶體的製造方法的不同階段鰭型場效電晶體的剖面圖及立體圖。 圖3為根據本發明的一些實施例的鰭型場效電晶體元件之鰭片的部分例示性剖面圖。
S100、S102、S104、S108、S110、S112、S114、S116‧‧‧步驟

Claims (1)

  1. 一種鰭型場效電晶體，包括： 基底，所述基底具有溝渠以及在所述溝渠之間的鰭片，其中所述鰭片包括上部部分及下部部分； 絕緣物，配置於所述基底的所述溝渠中以及所述鰭片之間，其中所述鰭片的所述上部部分比所述絕緣物的頂面高且所述上部部分具有實質上垂直的輪廓，而所述鰭片的所述下部部分比所述絕緣物的所述頂面低且所述下部部分具有楔形輪廓； 至少一個閘極堆疊，配置於所述鰭片上方以及所述絕緣物上；以及 應變材料部分，配置於所述至少一個閘極堆疊的兩個相對側。
TW105143148A 2016-01-15 2016-12-26 鰭型場效電晶體結構及其製造方法 TWI740877B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/996,236 US9899526B2 (en) 2016-01-15 2016-01-15 Fin-type field effect transistor structure and manufacturing method thereof
US14/996,236 2016-01-15

Publications (2)

Publication Number Publication Date
TW201725731A true TW201725731A (zh) 2017-07-16
TWI740877B TWI740877B (zh) 2021-10-01

Family

ID=59314028

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105143148A TWI740877B (zh) 2016-01-15 2016-12-26 鰭型場效電晶體結構及其製造方法

Country Status (3)

Country Link
US (1) US9899526B2 (zh)
CN (1) CN107039435B (zh)
TW (1) TWI740877B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032884B2 (en) * 2015-10-22 2018-07-24 International Business Machines Corporation Unmerged epitaxial process for FinFET devices with aggressive fin pitch scaling
US10032869B2 (en) * 2016-08-17 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device having position-dependent heat generation and method of making the same
US10256239B2 (en) 2016-10-18 2019-04-09 International Business Machines Corporation Spacer formation preventing gate bending
US10020379B2 (en) * 2016-11-18 2018-07-10 Taiwan Semiconuctor Manufacturing Co., Ltd. Method for forming semiconductor device structure using double patterning
US10243079B2 (en) 2017-06-30 2019-03-26 International Business Machines Corporation Utilizing multilayer gate spacer to reduce erosion of semiconductor fin during spacer patterning
US10658490B2 (en) * 2017-07-28 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of isolation feature of semiconductor device structure
KR102494918B1 (ko) * 2017-09-12 2023-02-02 삼성전자주식회사 반도체 소자
US10497778B2 (en) 2017-11-30 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10439047B2 (en) * 2018-02-14 2019-10-08 Applied Materials, Inc. Methods for etch mask and fin structure formation
US10529850B2 (en) * 2018-04-18 2020-01-07 International Business Machines Corporation Vertical field-effect transistor including a fin having sidewalls with a tapered bottom profile
US10497796B1 (en) 2018-05-31 2019-12-03 International Business Machines Corporation Vertical transistor with reduced gate length variation
US10692776B2 (en) 2018-11-06 2020-06-23 International Business Machines Corporation Formation of VTFET fin and vertical fin profile
KR20210031248A (ko) 2019-09-11 2021-03-19 삼성전자주식회사 반도체 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8603893B1 (en) * 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
CN103578988B (zh) * 2012-07-20 2016-03-16 中芯国际集成电路制造(上海)有限公司 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法
US8846490B1 (en) * 2013-03-12 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US9515184B2 (en) * 2013-09-12 2016-12-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with multiple-height fins and substrate trenches
US20150214369A1 (en) * 2014-01-27 2015-07-30 Globalfoundries Inc. Methods of forming epitaxial semiconductor material on source/drain regions of a finfet semiconductor device and the resulting devices
US9391077B2 (en) * 2014-02-10 2016-07-12 International Business Machines Corporation SiGe and Si FinFET structures and methods for making the same
US9418899B1 (en) * 2015-02-02 2016-08-16 Globalfoundries Inc. Method of multi-WF for multi-Vt and thin sidewall deposition by implantation for gate-last planar CMOS and FinFET technology
CN105990149A (zh) * 2015-03-03 2016-10-05 联华电子股份有限公司 一种制作半导体元件的方法

Also Published As

Publication number Publication date
US20170207338A1 (en) 2017-07-20
US9899526B2 (en) 2018-02-20
CN107039435A (zh) 2017-08-11
CN107039435B (zh) 2021-04-16
TWI740877B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
TWI740877B (zh) 鰭型場效電晶體結構及其製造方法
US10978355B2 (en) Multi-gate devices with replaced-channels and methods for forming the same
US11121213B2 (en) Fin recess last process for FinFET fabrication
US11699701B2 (en) Semiconductor device
TWI597848B (zh) 鰭式場效應電晶體結構及其製造方法
US10325852B2 (en) Self-aligned vertical transistor with local interconnect
TWI600159B (zh) 半導體元件及其製作方法
US20180096935A1 (en) Semiconductor devices and methods of manufacturing the same
US10903324B2 (en) Semiconductor device including fin-FET and etch stop layers
TW201926708A (zh) 半導體裝置
TW201731099A (zh) 鰭型場效電晶體及其製造方法
US11978805B2 (en) Semiconductor device
US10586852B2 (en) Semiconductor device
TW201733114A (zh) 鰭狀場效電晶體結構及其製造方法
TW201733015A (zh) 鰭狀場效電晶體及其製造方法
US10790282B2 (en) Semiconductor devices
US20240258415A1 (en) Semiconductor Devices and Methods of Manufacturing
TW201719770A (zh) 鰭式場效應電晶體的製造方法