TW201731099A - 鰭型場效電晶體及其製造方法 - Google Patents

鰭型場效電晶體及其製造方法 Download PDF

Info

Publication number
TW201731099A
TW201731099A TW105144026A TW105144026A TW201731099A TW 201731099 A TW201731099 A TW 201731099A TW 105144026 A TW105144026 A TW 105144026A TW 105144026 A TW105144026 A TW 105144026A TW 201731099 A TW201731099 A TW 201731099A
Authority
TW
Taiwan
Prior art keywords
fin
source
layer
drain regions
fins
Prior art date
Application number
TW105144026A
Other languages
English (en)
Inventor
蔡俊雄
楊懷德
張簡旭珂
陳科維
王英郎
子韋 方
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201731099A publication Critical patent/TW201731099A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種鰭型場效電晶體，所述鰭型場效電晶體包括基底、至少一個閘極結構、第一間隔壁、第二間隔壁以及源極及汲極區。所述基底具有鰭及配置於所述鰭之間的絕緣體。所述至少一個閘極結構配置於所述鰭之上且配置於所述絕緣體上。所述第一間隔壁配置於所述至少一個閘極結構的相對的側壁上。所述源極及汲極區配置於所述至少一個閘極結構的兩個相對側上且位於所述第一間隔壁旁邊。所述第二間隔壁配置於所述至少一個閘極結構的所述兩個相對側上且位於所述第一間隔壁旁邊。所述源極及汲極區夾置於所述相對的第二間隔壁之間。

Description

鰭型場效電晶體及其製造方法
本發明實施例是關於鰭型場效電晶體及其製造方法。
跟隨半導體裝置的大小按比例縮減的趨勢，與平面的金屬氧化物半導體（metal oxide semiconductor，MOS）結構相關的、各種新一代的三維鰭型場效電晶體（fin-type field effect transistor，FinFET）已得到積極地開發。由於閘電極通常位於平面電晶體的通道區的上方，因此從鰭型場效電晶體中的三個側面包裹於通道周圍的閘電極對所述通道提供更好的電性控制。在半導體裝置的大小不斷減小的同時，鰭排列變得緊湊且閘極節距得到減小。
根據本發明的一些實施例，提供了一種鰭型場效電晶體，所述鰭型場效電晶體包括基底、至少一個閘極結構、第一間隔壁、第二間隔壁以及源極及汲極區。所述基底具有鰭及配置於所述鰭之間的絕緣體。所述至少一個閘極結構配置於所述鰭之上且配置於所述絕緣體上。所述第一間隔壁配置於所述至少一個閘極結構的相對側壁上。所述源極及汲極區配置於所述至少一個閘極結構的兩個相對側上且位於所述第一間隔壁旁邊。所述第二間隔壁配置於所述至少一個閘極結構的所述兩個相對側上且位於所述第一間隔壁旁邊。所述源極及汲極區夾置於所述相對的第二間隔壁之間。
為讓本揭露的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下揭露內容提供用於實施所提供的標的之不同特徵的許多不同實施例或實例。以下所描述的構件及配置的具體實例是為了以簡化的方式傳達本揭露為目的。當然，這些僅僅為實例而非用以限制。舉例來說，於以下描述中，在第一特徵上方或在第一特徵上形成第二特徵可包括第二特徵與第一特徵形成為直接接觸的實施例，且亦可包括第二特徵與第一特徵之間可形成有額外特徵使得第二特徵與第一特徵可不直接接觸的實施例。此外，本揭露在各種實例中可使用相同的元件符號及/或字母來指代相同或類似的部件。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。
另外，為了易於描述附圖中所繪示的一個構件或特徵與另一組件或特徵的關係，本文中可使用例如「在...下」、「在...下方」、「下部」、「在…上」、「在…上方」、「上部」及類似術語的空間相對術語。除了附圖中所繪示的定向之外，所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向（旋轉90度或在其他定向），而本文所用的空間相對術語相應地作出解釋。
本發明的實施例描述了鰭型場效電晶體的示例性製造方法及透過所述製造方法製作而來的鰭型場效電晶體。在本發明的某些實施例中可在塊狀矽（bulk silicon）基底上形成鰭型場效電晶體。再者，作為替代形式，可在絕緣體上矽（silicon-on-insulator，SOI）基底或絕緣體上鍺（germanium-on-insulator，GOI）基底上形成鰭型場效電晶體。此外，根據實施例，所述矽基底可包括其他導電層或其他半導體元件（例如電晶體、二極體等）。所述實施例旨在提供進一步闡釋，而不是用於限制本發明的範圍。
圖1說明根據本發明某些實施例的示例性鰭型場效電晶體裝置的一部分的立體圖。在圖1中，鰭型場效電晶體裝置10包括：至少一個閘極結構150，形成於基底100上；第一間隔壁120，形成於閘極結構150的相對的側壁上；源極及汲極區135，位於第一間隔壁120旁邊且位於閘極結構150的兩個相對側處；以及第二間隔壁130，形成於源極及汲極區135的相對的側壁上。在某些實施例中，鰭型場效電晶體裝置10是p型鰭型場效電晶體裝置。在某些實施例中，鰭型場效電晶體裝置10是n型鰭型場效電晶體裝置。在某些實施例中，基底100包括絕緣體102以及位於絕緣體102之間的鰭104，且閘極結構150的延伸方向垂直於鰭104的延伸方向。在某些實施例中，位於第一間隔壁120及閘極結構150旁邊的源極及汲極區135是應變源極及汲極區。在某些實施例中，閘極結構150是替換性金屬閘極結構。
圖2A至圖2K說明根據本發明某些實施例的鰭型場效電晶體裝置10的一部分在形成鰭型場效電晶體裝置的製造方法的各個階段處的立體圖及剖視圖。在圖2A中，提供基底100。在基底100之上形成罩幕層108且在罩幕層108上及基底100之上形成感光性圖案109。在一個實施例中，罩幕層108是由例如化學氣相沉積（chemical vapor deposition，CVD）形成的氮化矽層。在某些實施例中，基底100是塊狀矽基底或塊狀鍺基底。根據設計要求，所述塊狀矽基底可為p型基底或n型基底且包括不同的摻雜區。所述摻雜區可被配置用於n型鰭型場效電晶體或p型鰭型場效電晶體。
圖2B是鰭型場效電晶體10在所述製造方法的各個階段中的一個階段處的立體圖。如圖2B中所示，將基底100圖案化以在基底100中形成溝槽106，且利用感光性圖案109及罩幕層108作為蝕刻罩幕、對基底100進行蝕刻來在溝槽106之間形成鰭104。在某些實施例中，溝槽106是帶條狀的且平行地排列。接著，在溝槽106內形成絕緣體102。在某些實施例中，以絕緣材料（圖中未示出）填充溝槽106且接著透過蝕刻製程局部地移除在鰭104之間的溝槽106中填充的絕緣材料。在某些實施例中，所述絕緣材料包括氧化矽、氮化矽、氮氧化矽、旋塗（spin-on）介電材料、或低k介電材料。所述絕緣材料是利用例如化學氣相沉積（CVD）或旋塗而形成。在一個實施例中，使用利用氫氟酸（hydrofluoric acid，HF）的濕蝕刻（wet etching）製程來進行所述蝕刻製程。在另一實施例中，使用乾蝕刻（dry etching）製程來進行所述蝕刻製程。在一個實施例中，移除餘留的罩幕層108及感光性圖案109。殘留於溝槽106內的絕緣材料變為絕緣體102，所述絕緣體102具有比鰭104的頂表面104a低的頂表面102a。鰭104的上部部分從絕緣體102的頂表面102a突出。
圖2C是鰭型場效電晶體10在所述製造方法的各個階段中的一個階段處的立體圖。此後，在圖2C中，在某些實施例中，可選擇性地在基底100之上形成接墊層110（pad layer），所述接墊層110共形地覆蓋鰭104且覆蓋鰭104的頂表面104a以及鰭104的突出部分的側壁104b，並且共形地覆蓋基底100中的絕緣體102。舉例來說，接墊層110包含以熱氧化（thermal oxidation）形成的氧化矽。
圖2D是鰭型場效電晶體10在所述製造方法的各個階段中的一個階段處的立體圖。在圖2D中，在基底100之上且在絕緣體102上、及跨越鰭104（在鰭104的上部部分之上）形成堆疊結構115。在圖2D中，示出了一個堆疊結構，且堆疊結構115的數目僅用於說明性目的，但根據本發明的裝置結構的設計，堆疊結構115的數目可為多於一個。在某些實施例中，堆疊結構115是帶條狀的且平行地排列，且所述帶條狀的堆疊結構的延伸方向垂直於鰭104的延伸方向（長度方向）。堆疊結構115包括多晶矽帶條112、位於多晶矽帶條112上的硬罩幕帶條114。在至少一個實施例中，堆疊結構115覆蓋鰭104的上部部分。在某些實施例中，堆疊結構115是透過以下步驟而形成：沉積多晶矽層（圖中未示出）；在所述多晶矽層之上形成硬罩幕層（圖中未示出）；以及接著將所述硬罩幕層及所述多晶矽層圖案化以形成多晶矽帶條112及硬罩幕帶條114。在一個實施例中，所述多晶矽層是例如以化學氣相沉積而形成。在一個實施例中，所述硬罩幕層的材料包括氧化矽、氮化矽、氮氧化矽或其組合。在一個實施例中，所述硬罩幕層是以化學氣相沉積或物理氣相沉積（physical vapor deposition，PVD）而形成。舉例來說，將所述硬罩幕層及所述多晶矽層圖案化包括進行一或多個各向異性蝕刻製程。在某些實施例中，堆疊結構115充當虛設帶條（dummy strip）結構，所述虛設帶條結構位置界定後續形成的替換性閘極結構的位置。
圖2E是鰭型場效電晶體10在所述製造方法的各個階段中的一個階段處的立體圖。在圖2E中，在接墊層110上依序形成第一間隔壁材料116、第二間隔壁材料117以及第三間隔壁材料118，且所述第一間隔壁材料116、第二間隔壁材料117以及第三間隔壁材料118被形成在基底100之上來作為毯覆層（blanket layer），所述毯覆層共形地覆蓋鰭104的突出部分及堆疊結構115。也就是說，第一間隔壁材料116、第二間隔壁材料117以及第三間隔壁材料118覆蓋鰭104的頂表面104a及側壁104b，且覆蓋堆疊結構115的頂表面115a及側壁115b。在某些實施例中，第一間隔壁材料116、第二間隔壁材料117以及第三間隔壁材料118的材料全部不同或部分不同。第一間隔壁材料116、第二間隔壁材料117以及第三間隔壁材料118的材料包括氮化矽、氧化矽、氮氧化矽、碳氮氧化矽（silicon carbon oxynitride，SiCON）、碳氮化矽（silicon carbonitride，SiCN）或其組合。第一間隔壁材料116、第二間隔壁材料117以及第三間隔壁材料118的多層式結構被視作介電間隔壁材料層119。儘管在本發明的某些實施例中將介電間隔壁材料層119描述為包括三層介電材料，但在本發明的替代實施例中，介電間隔壁材料層119可為單層或多層式結構。
圖2F是鰭型場效電晶體10在所述製造方法的各個階段中的一個階段處的立體圖。圖2G是圖2F的沿橫截面線I-I’的示例性剖視圖。在圖2F及圖2G中，在某些實施例中，進行選擇性蝕刻製程以形成第一間隔壁120及第二間隔壁130。在某些實施例中，單獨的第一間隔壁120或單獨的第二間隔壁130是包括密封間隔壁（seal spacer）、偏置間隔壁（offset spacer）及虛設間隔壁（dummy spacer）的三層式結構。在所述選擇性蝕刻製程期間，在某些實施例中，透過移除堆疊結構115的頂表面115a上的介電間隔壁材料層119（第一間隔壁材料116、第二間隔壁材料117以及第三間隔壁材料118）並使得殘留於堆疊結構115的側壁115b上的介電間隔壁材料層119變成第一間隔壁120而在堆疊結構115的側壁115b上（在硬罩幕帶條114的及多晶矽帶條112的側壁上）形成第一間隔壁120。在某些實施例中，在所述選擇性蝕刻製程期間，透過移除鰭104的頂表面104a上的介電間隔壁材料層119（第一間隔壁材料116、第二間隔壁材料117以及第三間隔壁材料118）並使得殘留於鰭104的側壁104b上的介電間隔壁材料層119變成第二間隔壁130而在鰭104旁邊同時形成第二間隔壁130。在一個實施例中，可以選擇性地形成於鰭104的頂表面104a上的接墊層110在所述選擇性蝕刻製程期間被移除，留下位於第二間隔壁130與鰭104的側壁104b之間的接墊層110。
在圖2F及圖2G中，在某些實施例中，在所述選擇性蝕刻製程期間，在移除接墊層110之後，暴露出鰭104的頂表面104a上的介電間隔壁材料層119（第一間隔壁材料116、第二間隔壁材料117以及第三間隔壁材料118）、鰭104，且移除鰭104的上部部分以在第二間隔壁130之間形成凹陷132。在某些實施例中，在所述選擇性蝕刻製程期間，對位於堆疊結構115旁邊（未被堆疊結構115覆蓋）且位於第二間隔壁130之間的鰭104進行凹陷。在一個實施例中，如圖2G中所示，餘留的鰭104（凹陷部分104R）的頂表面104a’略低於絕緣體102的頂表面102a。在替代實施例中，餘留的鰭104的頂表面104a’可與絕緣體102的頂表面102a實質上共面或略高於絕緣體102的頂表面102a。在某些實施例中，所述選擇性蝕刻製程包括至少一個原子層蝕刻（atomic layer etching，ALE）製程或至少一個準原子層蝕刻製程（quasi-ALE process）。在一個實施例中，進行所述原子層蝕刻製程或所述準原子層蝕刻製程，以將介電間隔壁材料層119剝除掉單原子層或剝除掉介電間隔壁材料層119的一個或若干個原子層。根據介電間隔壁材料層119的材料，可使用一種或多種蝕刻劑且可調整或改變所述原子層蝕刻製程或所述準原子層蝕刻製程的蝕刻劑來實現合適的蝕刻選擇性。在某些實施例中，所述原子層蝕刻製程或所述準原子層蝕刻製程包括使用氟碳化合物（fluorocarbon）作為所述蝕刻劑。在一個實施例中，所述原子層蝕刻製程或所述準原子層蝕刻製程包括使用氫氧化四甲基銨（tetra-methyl-ammonium hydroxide，TMAH）或氫氟酸（HF）來進行各向異性蝕刻製程。在某些實施例中，由於所述鰭的矽與介電間隔壁材料層119的材料之間的蝕刻選擇性，因此第二間隔壁130的高度可比介電間隔壁材料層119的最初高度（即，鰭104的最初高度）低了幾奈米（例如，2nm至5 nm）。可以選擇性地，可對餘留的鰭104進行梯度植入製程（gradient implantation process），以調整電阻。
圖2H是鰭型場效電晶體10在所述製造方法的各個階段中的一個階段處的立體圖。圖2I是圖2H的沿橫截面線I-I’的示例性剖視圖。在圖2H及圖2I中，在某些實施例中，在形成第二間隔壁130且移除鰭104的位於第二間隔壁130之間的部分以形成凹陷132之後，在凹陷132內且在相對的第二間隔壁130之間形成源極及汲極區135。如圖2H中所示，源極及汲極區135夾置於兩個相對的第二間隔壁130之間。換句話說，第二間隔壁130（及可選的接墊層110）位於源極及汲極區135的側壁137上。所形成的源極及汲極區135位於堆疊結構115的相對側處且在位於堆疊結構115的側壁115b上的第一間隔壁120旁邊。在某些實施例中，源極及汲極區135是透過向第二間隔壁130之間的凹陷132中填充磊晶材料而形成。也就是說，源極及汲極區135位於鰭104的凹陷部分104R上且位於第二間隔壁130之間。在某些實施例中，所述磊晶材料包括例如矽鍺（SiGe）、摻雜硼的矽鍺（boron-doped silicon germanium，SiGeB）等含鍺材料、或例如碳化矽（SiC）、摻雜磷的碳化矽（phosphorous-doped silicon carbide，SiCP）等含碳材料或者磷化矽（SiP）。在某些實施例中，源極及汲極區135是使用氣態或液態的前驅物（precursor）、以磊晶生長（epitaxial growth）技術而形成。舉例來說，所述磊晶生長技術包括液相磊晶（liquid phase epitaxy）、氫化物氣相磊晶（hydride vapor phase epitaxy）、循環沉積蝕刻（cyclic deposition-etch，CDE）磊晶、或選擇性磊晶生長（selective epitaxial growth，SEG）。在某些實施例中，與所述磊晶生長製程一起進行原位摻雜（in-situ doping）製程，以形成用於源極及汲極區135的具有高結晶品質的磊晶材料。在某些實施例中，透過利用原位摻雜進行選擇性磊晶生長製程、形成磊晶材料以填充凹陷132來形成源極及汲極區135。在某些實施例中，在填充於凹陷132中的原位摻雜磊晶材料內的摻雜劑擴散至鰭104中，由此提高所述鰭內的摻雜濃度。透過在所述源極及汲極區中形成具有合適的摻雜濃度的磊晶材料，所述鰭可得到恰當地摻雜，從而使所述鰭的摻雜濃度足以實現較低的電阻或足以用於調整所述鰭的電阻。
在圖2H及圖2I中，在某些實施例中，在所述凹陷內填充的源極及汲極區135的某些磊晶材料從第二間隔壁130的頂表面131突出出來。在某些實施例中，可以選擇性地，容許所述磊晶材料略微地過度生長（over-grow）且所述磊晶材料從第二間隔壁130的頂表面131突出達幾奈米（例如，2 nm至5 nm），從而補償在蝕刻介電間隔壁材料層119期間的高度損耗（height loss）。由於存在第二間隔壁130，因此如圖2I中所示，所述磊晶材料略微地過度生長，但在鄰近的凹陷132中填充的磊晶材料的突出部分135A將不會彼此合併或接觸，這會使得所述磊晶材料受控地且均勻地生長。由於源極及汲極區135夾置於第二間隔壁130之間，因此位於不同的鰭104上的源極及汲極區135彼此之間保持距離且彼此分離。由於在凹陷132內填充的所述磊晶材料或所述原位摻雜磊晶材料的晶格常數（lattice constant）不同於鰭104的材料，因此對通道區進行應變或對通道區施加應力來增大裝置的載流子遷移率（carrier mobility）並提高裝置性能。位於相對的第二間隔壁130之間且位於堆疊結構115的兩個相對側處的源極及汲極區135是應變源極及汲極區。在某些實施例中，可以選擇性地對源極及汲極區135進行離子植入及/或利用矽化（silicidation）形成矽化物層（圖中未示出）。
圖2J是鰭型場效電晶體10在所述製造方法的各個階段中的一個階段處的立體圖。圖2K是圖2J的沿橫截面線I-I’的示例性剖視圖。在圖2J及圖2K中，在某些實施例中，移除第一間隔壁120之間的堆疊結構115（硬罩幕帶條114及多晶矽帶條112）且在相對的第一間隔壁120之間的凹陷內形成閘極結構150。舉例來說，在一個實施例中，移除堆疊結構115包括進行一個或多個各向異性蝕刻製程。閘極結構150包括閘極介電層152及閘電極層154。在某些實施例中，透過以下步驟來形成閘極結構150：在第一間隔壁120之間的凹陷內且在鰭104（所述通道區）及絕緣體102之上沉積閘極介電層152；並且接著在閘極介電層152上形成閘電極層154，且閘電極層154填充第一間隔壁120之間的其餘的凹陷。在某些實施例中，閘極介電層152的材料包括氧化矽、氮化矽或其組合。在某些實施例中，閘極介電層152包含高介電常數（high-k）介電材料，且所述高介電常數介電材料具有大於約7.0的k值且包括Hf、Al、Zr、La、Mg、Ba、Ti、Pb及其組合的金屬氧化物或矽酸鹽。在某些實施例中，閘極介電層152是利用原子層沉積（atomic layered deposition，ALD）、分子束沉積（molecular beam deposition，MBD）、化學氣相沉積、物理氣相沉積或熱氧化而形成。在某些實施例中，閘電極層154包含含金屬材料，例如Al、Cu、W、Co、Ti、Ta、Ru、TiN、TiAl、TiAlN、TaN、TaC、NiSi、CoSi或其組合。根據鰭型場效電晶體10是p型鰭型場效電晶體還是n型鰭型場效電晶體，選擇閘極介電層152的及/或閘電極層154的材料。可以選擇性地，在某一實施例中，進行化學機械拋光（CMP）製程來移除閘極結構150的過量部分。第一間隔壁120得以餘留且位於閘極結構150的側壁上。在本文中描述的某些實施例中，閘極結構150是替換性金屬閘極。儘管在圖2J中所述閘極結構的數目被示出為一個，但應理解，可形成多個閘極結構，且所述閘極結構或其製造過程不受這些實施例限制。
在圖2J及圖2K中，在某些實施例中，在第二間隔壁130之間填充的源極及汲極區135的磊晶材料不從第二間隔壁130的頂表面131突出，但源極及汲極區135的頂表面136與第二間隔壁130的頂表面131實質上共面。在某些實施例中，在移除堆疊結構115及形成所述替換性閘極結構期間，源極及汲極區135中的磊晶材料的突出部分135A可被消耗，進而使得源極及汲極區135的頂表面136與第二間隔壁130的頂表面131實質上共面。在替代實施例中，源極及汲極區135中的磊晶材料的某些突出部分135A得以餘留，進而使得源極及汲極區135的頂表面136略高於第二間隔壁130的頂表面131。可以選擇性地，在形成閘極結構150之後，可移除接墊層110。隨後，可形成層間介電層，但在本文中將不對其予以贅述。
在本文中描述的某些實施例中，由於在第二間隔壁130之間填充的源極及汲極區135被第二間隔壁130約束，因此源極及汲極區135中的磊晶材料的磊晶生長是穩定的且不受過量地橫向磊晶過生長或磊晶合併的束縛。由於提供了均勻的應力，因此源極及汲極區135的穩定地形成的磊晶材料會產生更好的裝置性能。配置於不同的鰭104上的源極及汲極區135彼此分離，這對於單一鰭電晶體結構來說是合適的。此外，在以上實施例中描述的製造方法對於製作具有小的鰭節距或間距的裝置來說是合適的，這是因為所述源極及汲極區將不會在緊密排列的鰭之中進行合併。在某些實施例中，源極及汲極區135的原位摻雜磊晶材料進一步促進鰭104的摻雜，從而降低電阻。因此，所得的裝置可具有更好的良率及較少的故障率。
圖3是示出根據本發明某些實施例的形成鰭型場效電晶體的製造方法的某些製程步驟的示例性流程圖。在步驟300中，提供具有絕緣體及鰭的基底。在步驟302中，可以選擇性地在所述絕緣體及所述鰭之上形成氧化物層。在步驟304中，在所述基底之上、所述絕緣體上及跨越所述鰭形成堆疊結構。在步驟306中，形成介電間隔壁材料層，所述介電間隔壁材料層共形地覆蓋所述鰭及所述堆疊結構。在步驟308中，進行選擇性蝕刻製程，以移除所述介電間隔壁材料層來形成第一間隔壁及第二間隔壁，且移除所述鰭的部分以在所述第二間隔壁之間形成凹陷。在某些實施例中，選擇性地且局部地移除所述介電間隔壁材料層，以形成殘留於所述堆疊結構的側壁上的第一間隔壁並暴露出位於所述第二間隔壁之間的鰭，且所述選擇性蝕刻製程更移除了所述第二間隔壁之間的鰭。在步驟310中，在所述第二間隔壁之間的凹陷中形成源極及汲極區，且所述源極及汲極區位於所述堆疊結構的相對側處且位於所述第一間隔壁旁邊。在步驟312中，移除所述堆疊結構。在步驟314中，在所述基底之上、在所述絕緣體上及跨越所述鰭來形成閘極結構。
儘管將所述方法的步驟示出並描述為一系列的動作或事件，但應知道這類動作或事件的所示出的次序不應以限制意義進行解釋。另外，並不要求進行所有所示出的製程或步驟來實作本發明的一個或多個實施例。
在本發明的某些實施例中，描述了一種鰭型場效電晶體，所述鰭型場效電晶體包括基底、至少一個閘極結構、第一間隔壁、第二間隔壁以及源極及汲極區。所述基底具有鰭及配置於所述鰭之間的絕緣體。所述至少一個閘極結構配置於所述鰭之上且配置於所述絕緣體上。所述第一間隔壁配置於所述至少一個閘極結構的相對側壁上。所述源極及汲極區配置於所述至少一個閘極結構的兩個相對側上且位於所述第一間隔壁旁邊。所述第二間隔壁配置於所述至少一個閘極結構的所述兩個相對側上且位於所述第一間隔壁旁邊。所述源極及汲極區夾置於所述相對的第二間隔壁之間。
在本發明的某些實施例中，所述第一間隔壁及所述第二間隔壁是由同一種材料製成，且所述第一間隔壁及所述第二間隔壁的所述材料包括氮化矽、氧化矽、氮氧化矽、碳氮氧化矽（SiCON）、碳氮化矽（SiCN）或其組合。在本發明的某些實施例中，夾置於所述相對的第二間隔壁之間的所述源極及汲極區配置於所述鰭的凹陷部分上，且位於不同的鰭上的所述源極及汲極區彼此之間保持距離。在本發明的某些實施例中，所述源極及汲極區包含選自矽鍺（SiGe）、摻雜硼的矽鍺（SiGeB）、碳化矽（SiC）、摻雜磷的碳化矽（SiCP）或磷化矽（SiP）的磊晶材料。在本發明的某些實施例中，所述源極及汲極區的頂表面與所述第二間隔壁的頂表面實質上共面。或者，在本發明的某些實施例中，所述源極及汲極區的頂表面略高於所述第二間隔壁的頂表面。在本發明的某些實施例中，所述至少一個閘極結構是替換性金屬閘極。
在本發明的某些實施例中，描述了一種鰭型場效電晶體，所述鰭型場效電晶體包括基底、至少一個閘極結構、第一間隔壁、第二間隔壁以及源極及汲極區。所述基底具有鰭及配置於所述鰭之間的溝槽，且絕緣體位於所述溝槽中及所述鰭之間。所述至少一個閘極結構配置於所述鰭之上且配置於所述絕緣體上。所述第一間隔壁配置於所述至少一個閘極結構的相對的側壁上。所述源極及汲極區配置於所述至少一個閘極結構的兩個相對側上且位於所述第一間隔壁旁邊，並且配置於所述鰭上。所述第二間隔壁配置於所述至少一個閘極結構的所述兩個相對側上且位於所述第一間隔壁旁邊。所述第二間隔壁位於所述源極及汲極區的相對的側壁上以將所述源極及汲極區夾置於所述第二間隔壁之間，且位於不同的所述鰭上的所述源極及汲極區彼此分離。在本發明的某些實施例中，所述源極及汲極區是應變源極及汲極區。在本發明的某些實施例中，所述鰭型場效電晶體進一步包括位於所述第二間隔壁與所述源極及汲極區之間的接墊層。
在本發明的某些實施例中，描述了一種形成鰭型場效電晶體的方法。提供基底，所述基底具有鰭及位於所述鰭之間的絕緣體。在所述基底之上、所述絕緣體上及跨越所述鰭形成堆疊結構。形成介電間隔壁材料層，所述介電間隔壁材料層共形地覆蓋所述鰭及所述堆疊結構。進行選擇性蝕刻製程，以移除所述介電間隔壁材料層而在所述堆疊結構旁邊形成第一間隔壁及在所述鰭的側壁上形成第二間隔壁並移除所述鰭的部分以在所述第二間隔壁之間形成凹陷。在所述第二間隔壁之間的所述凹陷中形成源極及汲極區。所述源極及汲極區位於所述堆疊結構的相對側處並位於所述第一間隔壁旁邊。在移除所述第一間隔壁之間的所述堆疊結構之後，在所述第一間隔壁之間形成閘極結構。
在本發明的某些實施例中，進行所述選擇性蝕刻製程包括進行至少一個原子層蝕刻（ALE）製程，且進行所述原子層蝕刻製程是為了將所述介電間隔壁材料層剝除掉單原子層。在本發明的某些實施例中，進行所述選擇性蝕刻製程包括進行至少一個準原子層蝕刻（quasi-ALE）製程，且進行所述準原子層蝕刻製程是為了剝除掉所述介電間隔壁材料層的一個或若干個原子層。在本發明的某些實施例中，進行所述選擇性蝕刻製程以移除所述介電間隔壁材料層包括：選擇性地且局部地移除所述介電間隔壁材料層以在所述堆疊結構的側壁上形成所述第一間隔壁，移除所述鰭的頂表面上的所述介電間隔壁材料層以形成所述第二間隔壁，以及移除所述第二間隔壁之間的所述鰭以在所述第二間隔壁之間形成所述凹陷。在本發明的某些實施例中，形成源極及汲極區包括以原位摻雜進行選擇性磊晶生長製程來形成磊晶材料。在本發明的某些實施例中，所述磊晶材料包括矽鍺（SiGe）、摻雜硼的矽鍺（SiGeB）、碳化矽（SiC）、摻雜磷的碳化矽（SiCP）、或磷化矽（SiP）。在本發明的某些實施例中，形成所述介電間隔壁材料層包括在所述基底之上依序形成多於一種的介電材料，以共形地覆蓋所述鰭及所述堆疊結構。
以上概述了多個實施例的特徵，使本領域具有通常知識者可更佳了解本揭露的態樣。本領域具有通常知識者應理解，其可輕易地使用本揭露作為設計或修改其他製程與結構的依據，以實行本文所介紹的實施例的相同目的及/或達到相同優點。本領域具有通常知識者還應理解，這種等效的配置並不悖離本揭露的精神與範疇，且本領域具有通常知識者在不悖離本揭露的精神與範疇的情況下可對本文做出各種改變、置換以及變更。
10‧‧‧鰭型場效電晶體 100‧‧‧基底 102‧‧‧絕緣體 102a、104a、104a’、115a、131、136‧‧‧頂表面 104‧‧‧鰭 104R‧‧‧凹陷部分 104b、115b、137‧‧‧側壁 106‧‧‧溝槽 108‧‧‧罩幕層 109‧‧‧感光性圖案 110‧‧‧接墊層 112‧‧‧多晶矽帶條 114‧‧‧硬罩幕帶條 115‧‧‧堆疊結構 116‧‧‧第一間隔壁材料 117‧‧‧第二間隔壁材料 118‧‧‧第三間隔壁材料 119‧‧‧介電間隔壁材料層 120‧‧‧第一間隔壁 130‧‧‧第二間隔壁 132‧‧‧凹陷 135‧‧‧源極及汲極區 135A‧‧‧突出部分 150‧‧‧閘極結構 152‧‧‧閘極介電層 154‧‧‧閘電極層 I-I’‧‧‧剖面截線 S300、S302、S304、S306、S308、S310、S312、S314‧‧‧步驟
圖1是根據本發明某些實施例的示例性鰭型場效電晶體裝置的一部分的立體圖。 圖2A至圖2K是示出根據本發明某些實施例的鰭型場效電晶體的在形成鰭型場效電晶體的製造方法的各個階段處的立體圖及剖視圖。 圖3是示出根據本發明某些實施例的形成鰭型場效電晶體的製造方法的製程步驟的示例性流程圖。
S300、S302、S304、S306、S308、S310、S312、S314‧‧‧步驟

Claims (1)

  1. 一種鰭型場效電晶體，包括： 基底，具有鰭及位於所述鰭之間的絕緣體； 至少一個閘極結構，配置於所述鰭之上及所述絕緣體上； 第一間隔壁，配置於所述至少一個閘極結構的相對側壁上； 源極及汲極區，配置於所述至少一個閘極結構的兩個相對側上且位於所述第一間隔壁旁邊；以及 第二間隔壁，配置於所述至少一個閘極結構的所述兩個相對側上且位於所述第一間隔壁旁邊，其中所述源極及汲極區夾置於所述相對的第二間隔壁之間。
TW105144026A 2016-02-25 2016-12-30 鰭型場效電晶體及其製造方法 TW201731099A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15/054,089 US10573749B2 (en) 2016-02-25 2016-02-25 Fin-type field effect transistor structure and manufacturing method thereof

Publications (1)

Publication Number Publication Date
TW201731099A true TW201731099A (zh) 2017-09-01

Family

ID=59678994

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105144026A TW201731099A (zh) 2016-02-25 2016-12-30 鰭型場效電晶體及其製造方法

Country Status (3)

Country Link
US (1) US10573749B2 (zh)
CN (1) CN107123679A (zh)
TW (1) TW201731099A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754798B1 (en) 2016-09-28 2017-09-05 International Business Machines Corporation Hybridization fin reveal for uniform fin reveal depth across different fin pitches
US10319627B2 (en) * 2016-12-13 2019-06-11 Globalfoundries Inc. Air-gap spacers for field-effect transistors
US10079290B2 (en) * 2016-12-30 2018-09-18 United Microelectronics Corp. Semiconductor device having asymmetric spacer structures
US9972621B1 (en) * 2017-04-10 2018-05-15 Globalfoundries Inc. Fin structure in sublitho dimension for high performance CMOS application
CN109599365A (zh) * 2017-09-30 2019-04-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10680106B2 (en) * 2017-11-15 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming source/drain epitaxial stacks
CN109950312B (zh) * 2017-12-21 2022-03-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR102465356B1 (ko) * 2018-02-09 2022-11-10 삼성전자주식회사 반도체 소자
US11404423B2 (en) * 2018-04-19 2022-08-02 Taiwan Semiconductor Manufacturing Co., Ltd Fin-based strap cell structure for improving memory performance
US11482610B2 (en) * 2019-09-26 2022-10-25 Taiwan Semiconductor Manufacturing Co. Method of forming a gate structure
CN113903804A (zh) * 2020-07-06 2022-01-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20230052975A1 (en) * 2021-08-16 2023-02-16 Intel Corporation Multi-layered multi-function spacer stack

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041225B3 (de) * 2005-08-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung vertiefter verformter Drain/Source-Gebiete in NMOS- und PMOS-Transistoren
US9190498B2 (en) * 2012-09-14 2015-11-17 Varian Semiconductor Equipment Associates, Inc. Technique for forming a FinFET device using selective ion implantation
US9209302B2 (en) * 2013-03-13 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing the heights of source-drain sidewall spacers of FinFETs through etching
US20140264607A1 (en) * 2013-03-13 2014-09-18 International Business Machines Corporation Iii-v finfets on silicon substrate
US8927373B2 (en) * 2013-03-13 2015-01-06 Samsung Electronics Co, Ltd. Methods of fabricating non-planar transistors including current enhancing structures
US9299837B2 (en) * 2013-05-22 2016-03-29 Globalfoundries Inc. Integrated circuit having MOSFET with embedded stressor and method to fabricate same
US8963251B2 (en) * 2013-06-12 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with strain technique
US9391202B2 (en) * 2013-09-24 2016-07-12 Samsung Electronics Co., Ltd. Semiconductor device
US9245882B2 (en) * 2013-09-27 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with gradient germanium-containing channels
US9064890B1 (en) * 2014-03-24 2015-06-23 Globalfoundries Inc. Methods of forming isolation material on FinFET semiconductor devices and the resulting devices
WO2015147842A1 (en) * 2014-03-27 2015-10-01 Intel Corporation Confined epitaxial regions for semiconductor devices and methods of fabricating semiconductor devices having confined epitaxial regions
US9093478B1 (en) * 2014-04-11 2015-07-28 International Business Machines Corporation Integrated circuit structure with bulk silicon FinFET and methods of forming
US9953979B2 (en) * 2014-11-24 2018-04-24 Qualcomm Incorporated Contact wrap around structure
US9425318B1 (en) * 2015-02-27 2016-08-23 GlobalFoundries, Inc. Integrated circuits with fets having nanowires and methods of manufacturing the same
US9577101B2 (en) * 2015-03-13 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain regions for fin field effect transistors and methods of forming same
US10032910B2 (en) * 2015-04-24 2018-07-24 GlobalFoundries, Inc. FinFET devices having asymmetrical epitaxially-grown source and drain regions and methods of forming the same
US9613959B2 (en) * 2015-07-28 2017-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming metal gate to mitigate antenna defect
DE112015006971T5 (de) * 2015-09-25 2018-07-05 Intel Corporation Hochbeweglichkeits-Feldeffekttransistoren mit einer/einem retrogradierten Halbleiter-Source/Drain
US10910223B2 (en) * 2016-07-29 2021-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Doping through diffusion and epitaxy profile shaping

Also Published As

Publication number Publication date
CN107123679A (zh) 2017-09-01
US10573749B2 (en) 2020-02-25
US20170250281A1 (en) 2017-08-31

Similar Documents

Publication Publication Date Title
TW201731099A (zh) 鰭型場效電晶體及其製造方法
US9484348B2 (en) Structure and method to increase contact area in unmerged EPI integration for CMOS FinFETs
US10868179B2 (en) Fin-type field effect transistor structure and manufacturing method thereof
CN107039435B (zh) 鳍式场效应晶体管结构及其制造方法
US10644158B2 (en) Semiconductor device including fin field effect transistor and method of manufacturing the same
US11289479B2 (en) Fin-type field effect transistor structure and manufacturing method thereof
US10727227B2 (en) Fin-type field effect transistor structure and manufacturing method thereof
CN114121807A (zh) 用于形成晶体管结构的方法
CN112420838B (zh) 具有内埋σ形结构的半导体元件及其制造方法
US10153278B1 (en) Fin-type field effect transistor structure and manufacturing method thereof
US20230369502A1 (en) Semiconductor device and method
KR20220130845A (ko) 반도체 장치
TW201719770A (zh) 鰭式場效應電晶體的製造方法