CN114121807A - 用于形成晶体管结构的方法 - Google Patents

用于形成晶体管结构的方法 Download PDF

Info

Publication number
CN114121807A
CN114121807A CN202110982949.6A CN202110982949A CN114121807A CN 114121807 A CN114121807 A CN 114121807A CN 202110982949 A CN202110982949 A CN 202110982949A CN 114121807 A CN114121807 A CN 114121807A
Authority
CN
China
Prior art keywords
layer
sacrificial
channel
layers
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110982949.6A
Other languages
English (en)
Inventor
曾文德
J·博迈尔斯
B·布里格斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN114121807A publication Critical patent/CN114121807A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

用于形成第一和第二晶体管结构的方法，其中第一和第二晶体管结构由绝缘壁间隔开，包括：在衬底的半导体层上形成第一和第二半导体层堆叠，每个层堆叠在自底向上的方向上包括牺牲层和沟道层，其中层堆叠由延伸到半导体层衬底中的沟槽间隔开，沟槽填充有绝缘壁材料以形成绝缘壁；处理层堆叠以分别在第一和第二器件区中形成第一和第二晶体管结构，处理包括形成源极区和漏极区并形成栅极堆叠；还包括，在处理前：通过刻蚀去除每个层堆叠的牺牲层以在绝缘壁的任一侧上在第一和第二层堆叠的沟道层下面形成相应空腔，沟道层被绝缘壁支撑；在空腔中沉积底部绝缘材料；在处理后，底部绝缘材料在绝缘壁的任一侧上在源极区、漏极区和沟道区下形成底部绝缘层。

Description

用于形成晶体管结构的方法
技术领域
本发明构思涉及一种用于形成晶体管结构的方法。
背景技术
现代半导体集成电路技术包括水平沟道晶体管，其中具有跨接鳍状半导体沟道部分的栅极的FinFET是一个示例。其他示例包括水平或侧向纳米线FET(NWFET)和纳米片FET(NSHFET)。这些晶体管结构典型地包括源极、漏极、包括水平地(即，沿着衬底)延伸的一个或多个纳米线或纳米片状沟道部分的沟道、以及栅极堆叠。在全环绕栅极(GAA)设计中，沟道部分可以延伸穿过栅极堆叠，使得栅极堆叠全环绕这些沟道部分中的一个或多个沟道部分。
“叉片(forksheet)”器件是允许提供邻近于彼此的n型NSHFET和p型NSHFET的设计，其各自由叉形栅极结构控制并且由绝缘壁分离。在栅极图案化之前，可以在p型器件区和n型器件区之间形成绝缘壁。该壁可以将p栅极沟槽与n栅极沟槽分离，从而允许更紧密的n到p间隔。
在水平沟道晶体管结构(例如，NWFET、NSHFET和叉片)中，可能需要电绝缘(例如，“底部绝缘”)来减轻从例如源极、漏极或沟道到下层的半导体衬底中的电荷载流子泄漏。然而，现有的处理技术可能相对复杂且在更激进的器件尺寸下应用是具有挑战性的。
发明内容
本发明构思的目的是提供一种允许在水平沟道晶体管结构下面提供电绝缘的改进方法。可以从下文中进行理解另外的和替代性的目的。
根据本发明构思的一方面，提供了一种用于相应地在衬底的第一器件区和第二器件区中形成第一晶体管结构和第二晶体管结构的方法，每个晶体管结构包括源极区、漏极区、在沿着该衬底的第一方向上在该源极区与该漏极区之间延伸的沟道区、以及在该沟道区处的栅极堆叠，其中，该第一晶体管结构和该第二晶体管结构在横向于该第一方向的沿着该衬底的第二方向上由在该第一方向上延伸的绝缘壁间隔开，并且该方法包括：
在该衬底的半导体层上形成该第一器件区中的第一半导体层堆叠以及该第二器件区中的第二半导体层堆叠，每个层堆叠在自底向上的方向上包括牺牲层和沟道层，其中，这些层堆叠由延伸到该衬底的该半导体层中的沟槽间隔开，该沟槽填充有绝缘壁材料以形成该绝缘壁；以及
处理这些层堆叠以相应地在该第一器件区和该第二器件区中形成该第一晶体管结构和该第二晶体管结构，该处理包括形成这些源极区和这些漏极区并且形成这些栅极堆叠；
该方法进一步包括，在所述处理之前：
通过刻蚀来去除每个层堆叠的该牺牲层，从而在该绝缘壁的任一侧上在该第一层堆叠和该第二层堆叠的该沟道层下面形成相应的空腔，这些沟道层被该绝缘壁支撑；以及
在所述空腔中沉积底部绝缘材料；
其中，在对这些层堆叠的用于形成该第一晶体管结构和该第二晶体管结构的所述处理之后，该底部绝缘材料在该绝缘壁的任一侧上在该源极区、该漏极区和该沟道区下面形成底部绝缘层。
根据本发明的方法，在这些沟道层下面的这些牺牲层可以被底部绝缘层“替换”，该底部绝缘层用于将该半导体层与该第一晶体管结构和该第二晶体管结构的这些沟道区以及这些源极区和这些漏极区电绝缘。
由于这种替换过程是在源极/漏极区和栅极堆叠的形成之前执行的，所以这些底部绝缘层可以在这些源极区、漏极区和沟道区下面不间断地延伸。此外，该方法与常规上用于先进技术节点中的源极/漏极和栅极堆叠形成过程(比如，源极/漏极外延和替换金属栅极(RMG)过程)兼容。相关的优点在于，这些底部绝缘层中的每一个底部绝缘层可以在沿着该绝缘壁形成的多对第一晶体管结构和第二晶体管结构下面不间断地延伸。
通过延伸到该衬底的下层的半导体层中的该绝缘壁来促进替换过程。因此，该绝缘壁的高度(以及对应地该沟槽的深度)可以超过在该衬底的该半导体层(的上表面)上方的这些层堆叠的高度。因此，该绝缘壁的基底部分可以被锚定在下层的半导体层中。因此，当该牺牲层被去除时，该绝缘壁可以充当用于这些层堆叠的剩余层(例如，沟道层)的支撑结构。因而，这些剩余层可以通过该绝缘壁来悬置在这些空腔上方。
该绝缘壁可以另外赋予与该叉片器件的优点对应的优点，例如，提供这些晶体管结构与相应的栅极堆叠之间的物理和电隔离。更具体地，该绝缘壁可以简化栅极堆叠图案化并且使得能够降低对掩模边缘布置误差(EPE)的灵敏度，因为这些栅极堆叠可以与这些晶体管结构的相应沟道区自对准。对于互补晶体管对(其中，第一器件区可以是n型器件区并且第二器件区可以是p型器件区)，这可以在RMG过程中的功函数金属(WFM)填充和回蚀期间提供进一步的优点。此外，该绝缘壁可以降低例如在n-和n型外延期间的这些晶体管结构的源极/漏极的合并的风险。
这些晶体管结构的沟道区在沿着该衬底的第一方向上延伸。该第一方向和该第二方向可以被认为是“水平”方向(或同义的“侧向”方向)。因此，第一和第二(水平)方向在本文中应理解为沿着/平行于衬底或衬底的半导体层的主延伸平面或主表面的相应方向/取向。
术语“自底向上”或“竖直”可以用于指与支撑这些晶体管结构的衬底的主延伸平面、主表面正交的方向/取向。同时，比如“上方”、“上”、“顶部”、“向上”和“下方”、“下”、“底部”、“下面”、“向下”等术语可以用于指如沿着竖直方向来看的相对位置，并且因此不暗示衬底的绝对取向。
这些牺牲层和这些沟道层是不同半导体材料的层，其中，这些牺牲层可以对于这些沟道层选择性地去除。也就是说，这些牺牲层可以通过对于这些沟道层的材料(该沟道材料)选择性地刻蚀这些牺牲层的材料(该牺牲材料)来对于这些沟道层选择性地去除。因此，可以在保留沟道层/材料的刻蚀过程中去除牺牲层/材料。也就是说，对这些牺牲层的选择性去除可以包括以比沟道材料更大的速率来刻蚀该牺牲材料。
这些牺牲层以及这些沟道层可以相应地是例如牺牲材料和沟道材料的外延(例如，外延生长)的半导体层。这实现了对组成和尺寸具有有利的控制程度的高品质材料层。
这些牺牲层和这些沟道层可以是包括Si的层，其中，这些牺牲层具有比这些沟道层更大的Ge含量。这些牺牲层和这些沟道层可以各自是SiGe层。替代性地，这些牺牲层可以是SiGe层，并且这些沟道层可以由Si层形成。这些牺牲层可以由Si1-yGey形成，并且这些沟道层可以由Si1-zGez形成，其中，y>z。这些沟道层中的较低或零Ge含量(即，y>z≥0)可以促进对这些牺牲层的选择性处理(例如，去除)。这些牺牲层的Ge含量可以有利地比这些沟道层的Ge含量大至少20％(即，y≥z+0.2)。
去除每个层堆叠的该牺牲层可以包括从背离该绝缘壁的一侧(即，这些层堆叠的相应侧)同时地刻蚀这些层堆叠的这些牺牲层。
该底部绝缘材料可以以一定厚度共形地沉积在这些层堆叠之上，使得所述空腔填充有该底部绝缘材料，并且随后该方法可以包括在这些空腔的水平上方从这些层堆叠去除该底部绝缘材料。该底部绝缘材料因此可以形成覆盖这些层堆叠的衬垫层。共形沉积使得底部绝缘材料能够沉积在这些空腔内。当这些空腔被该底部绝缘材料闭合或“夹断(pinched-off)”时或之后，可以停止沉积。
在沉积该底部绝缘材料之后，可以沉积第二绝缘材料(例如，比如氧化硅等氧化物)。该第二绝缘材料可以覆盖这些层堆叠和在这些层堆叠上的该底部绝缘材料。之后，可以执行该第二绝缘材料和该底部绝缘材料的在自顶向下的方向上的同时回蚀，以暴露在这些空腔的水平上方的这些层堆叠。这些层堆叠的上部分(即，在这些空腔上方)因此可以从该底部绝缘材料(例如，衬垫)和该第二绝缘材料暴露，同时该底部绝缘材料被保留在这些空腔中。经回蚀的第二绝缘材料可以保持为嵌入这些层堆叠的下部分的绝缘层。可以保留该绝缘层以形成邻近于这些晶体管结构的浅沟槽绝缘(STI)。
该方法可以有利地用于形成包括纳米片沟道部分的堆叠的纳米片晶体管结构(例如，“叉片”FET结构)。然而，该方法不限于包括纳米片沟道部分的堆叠的晶体管结构，而是总体上适用于形成包括例如纳米线或纳米片状的一个或多个沟道层部分的晶体管结构，例如，场效应晶体管(FET)结构。
在用于形成各自包括多个沟道层部分的第一晶体管结构和第二晶体管结构的方法中，这些牺牲层可以被称为“第一”牺牲层，并且每个层堆叠可以包括该第一牺牲层、多个沟道层以及多个“第二”牺牲层。这些“第一”牺牲层可以被称为“底部”牺牲层，并且这些“第二”牺牲层可以被称为“上”牺牲层。这些第二牺牲层可以与这些沟道层交替。这些沟道层可以由与这些第一牺牲层和这些第二牺牲层不同的材料(沟道材料)形成。该方法可以包括：对于这些第二牺牲层和这些沟道层选择性地去除每个层堆叠的该第一牺牲层。对这些层堆叠的后续处理(除了源极和漏极的形成以及栅极堆叠的形成之外)可以包括通过对于这些沟道层选择性地刻蚀这些第二牺牲层来形成释放的沟道层部分。这些栅极堆叠可以随后沿着这些沟道层部分来形成。
换言之，这些第一牺牲层可以在第一刻蚀过程中去除，使得保留这些第二牺牲层和这些沟道层。第二牺牲层部分可以在第二刻蚀过程中去除，使得保留这些沟道层部分。
相应的器件区中的这些沟道层部分可以形成相应的晶体管结构的沟道区。这些沟道层部分可以由间隙或空间间隔开，即，因此被“释放”。
每个栅极堆叠可以部分地封闭该晶体管结构的这些沟道部分。这些栅极堆叠可以形成在相应的器件区中的释放的沟道部分之间(即，在间隙中)并且沿着这些释放的沟道部分。换言之，这些沟道层部分可以延伸穿过相应的栅极堆叠。
取决于这些层堆叠的配置，每个栅极堆叠可以沿着沟道层部分的至少两侧并在任何情况下至多三侧来形成。该绝缘壁的存在可以阻挡沿着这些沟道部分的面向该沟槽/绝缘壁的侧壁表面的栅极堆叠的形成。
存在用于对于这些第二牺牲层选择性地去除这些第一牺牲层的不同方式：
根据第一方式，这些第一牺牲层可以由第一牺牲材料形成。这些第二牺牲层可以由第二牺牲材料(不同于第一牺牲材料)形成。这些沟道层可以由沟道材料(不同于第一牺牲材料和第二牺牲材料)形成。由此，这些第一牺牲层可以通过对于该第二牺牲材料和该沟道材料选择性地刻蚀该第一牺牲材料来对于这些第二牺牲层和这些沟道层选择性地去除。因此，可以在保留第二牺牲层/材料和沟道层/材料的刻蚀过程中去除第一牺牲层/材料。也就是说，对这些第一牺牲层的选择性去除可以包括以比该第二牺牲材料和该沟道材料更大的速率来刻蚀该第一牺牲材料。以示例的方式，材料“A”(例如，该第一牺牲材料)相对于材料“B”(例如，该第二牺牲材料)的选择性刻蚀可以是10:1或更大。也就是说，材料“A”的去除速率可以比材料“B”的去除速率大至少一个数量级。
在每个层堆叠中，最底部的第二牺牲层可以被形成在该第一牺牲层上。因而，每个层堆叠可以包括该第一/底部牺牲层和在该第一/底部牺牲层上的第二/上牺牲层和在该第二/上牺牲层上的沟道层的重复序列。因此，也可以在每个器件区中的最底部的沟道层部分下面(即，在这些底部绝缘层与这些最底部的沟道层部分之间)形成间隙或空间。这种配置使得这些栅极堆叠也可以沿着这些最底部的沟道层部分的三侧形成。
该第一牺牲材料可以是Si1-xGex，该第二牺牲材料可以是Si1-yGey，并且该沟道材料可以是Si1-zGez，其中，x>y>z。在这些第一牺牲层中的高于这些第二牺牲层和这些沟道层的Ge含量可以促进对这些第一牺牲层的选择性处理(例如，刻蚀)。对应地，在这些第二牺牲层中的高于这些沟道层的Ge含量可以促进对这些第二牺牲层的选择性处理(例如，刻蚀)。这些第一牺牲层的Ge含量可以有利地比这些第一牺牲层的Ge含量大至少20％(即，x≥y+0.2)。这些第二牺牲层的Ge含量可以有利地比这些沟道层的Ge含量大至少20％(即，y≥z+0.2)。这些沟道层可以是Si层(即，z＝0)。
根据替代性的第二方式，每个第一牺牲层可以包括下厚度部分和上厚度部分，最底部的沟道层被形成在该上厚度部分上。该方法可以进一步包括：在该第一层堆叠和该第二层堆叠的背离该绝缘壁的侧壁表面上形成间隔物层，该间隔物层覆盖这些沟道层和这些第二牺牲层的侧壁表面；以及至少暴露这些第一牺牲层的该下厚度部分，并且其中，这些第一牺牲层是通过在使用该间隔物层作为刻蚀掩模时刻蚀这些第一牺牲层来对于这些第二牺牲层选择性地去除的。
因此，可以在保留这些第二牺牲层的刻蚀过程中去除这些第一牺牲层。也就是说，对这些第一牺牲层的选择性去除可以包括在掩蔽这些第二牺牲层时刻蚀该第一牺牲材料。如果对于这些第一牺牲层和这些第二牺牲层的材料的选择性刻蚀过程不可用的话，则采用间隔物层(例如，侧壁间隔物层)作为刻蚀掩模促进了这些第一牺牲层的选择性去除，即使这些第一牺牲层和这些第二牺牲层是由相同的材料形成的(即，该第一牺牲材料和该第二牺牲材料是相同的材料)。
每个第一牺牲层的下厚度部分可以具有比该上厚度部分更大的宽度，使得该下厚度部分的上表面邻近于该上厚度部分被暴露。形成该间隔物层可以包括：
在该第一层堆叠和该第二层堆叠之上共形地沉积间隔物材料；以及
在自顶向下的方向上回蚀所沉积的间隔物材料，使得这些下厚度部分的上表面被暴露，并且该间隔物层保持在该第一层堆叠和该第二层堆叠的侧壁表面上。
这可以促进形成具有期望的延伸的间隔物层，即，掩蔽这些沟道层和这些第二牺牲层(的侧壁表面部分)并且暴露这些第一牺牲层的至少一部分。
这些第一牺牲层和这些第二牺牲层可以由Si1-yGey形成，并且这些沟道层可以由Si1-zGez形成，其中，y>z。如以上所讨论的，在这些牺牲层中的高于这些沟道层的Ge含量可以促进对这些牺牲层的选择性处理(例如，刻蚀)。
根据本发明的方法方面，形成这些层堆叠可以包括：
外延生长牺牲材料层和沟道材料层，以及
将外延生长的牺牲材料层和沟道材料层图案化以形成该沟槽以及该第一层堆叠和该第二层堆叠。
如以上所讨论的，外延生长的层可以是包括Si的层，其中，该(多种)牺牲材料具有比该沟道材料更大的Ge含量。
可以将每个层堆叠图案化以形成沿着该第一方向延伸的长形(例如，鳍状)层堆叠。这些层堆叠可以在该衬底的该半导体层上方(例如，在竖直方向上)突出。
可以将每个层堆叠图案化，使得这些沟道层形成沟道纳米线或沟道纳米片。
该方法可以包括在形成该第一层堆叠和该第二层堆叠之前形成该沟槽并且该绝缘壁材料填充该沟槽。依序形成该沟槽和这些层堆叠可以促进形成该沟槽以延伸到该衬底的该半导体层中。此外，该绝缘壁材料可以在形成这些层堆叠时掩蔽该沟槽。
对这些层堆叠的处理可以进一步包括：
形成跨这些层堆叠和该绝缘壁延伸的牺牲栅极；
在该牺牲栅极的任一侧上刻蚀这些层堆叠；
通过外延在该牺牲栅极的任一侧上形成该第一晶体管结构和该第二晶体管结构的相应的源极区和漏极区，其中，这些源极区和这些漏极区被形成在该底部绝缘层上方；以及
在形成这些源极区和这些漏极区之后由这些栅极堆叠替换该牺牲栅极。
因此，这些栅极堆叠可以在RMG过程中形成。在这些源极区和这些漏极区的形成期间(例如，包括层堆叠刻蚀和外延)，该牺牲栅极可以充当掩模。因此，这些源极/漏极区可以相对于这些栅极堆叠/沟道区以自对准的方式形成，其中，该绝缘壁可以充当该第一晶体管结构与该第二晶体管结构的这些栅极堆叠之间的分隔物。此外，该绝缘壁可以促进将该第一晶体管结构的源极/漏极外延限定到该第一器件区，并且将该第一晶体管结构的源极/漏极外延限定到该第二器件区。
对这些层堆叠的刻蚀可以包括在该牺牲栅极的每一侧上回蚀这些层堆叠，在该底部绝缘层上停止。
该方法可以进一步包括：在所述外延之后，沉积覆盖材料，该覆盖材料覆盖这些源极区和这些漏极区并且围绕该牺牲栅极；以及
去除该牺牲栅极以相应地暴露第一栅极沟槽和第二栅极沟槽中的该第一层堆叠和该第二层堆叠，该第一栅极沟槽和该第二栅极沟槽是由该绝缘壁分离的；
其中，这些栅极堆叠之后可以被形成在该第一栅极沟槽和该第二栅极沟槽中。
这促进了形成用于该第一晶体管结构和该第二晶体管结构的不同组成的栅极堆叠。
该第一晶体管结构可以例如是p型晶体管结构，并且该第二晶体管结构可以是n型晶体管结构。
形成这些栅极堆叠可以包括：沿着该第一纳米片晶体管结构和该第二纳米片晶体管结构的这些沟道区在该第一栅极沟槽和该第二栅极沟槽中沉积p型有效功函数金属WFM；
在该第一栅极沟槽上方形成沟槽掩模，在该沟槽掩模和该绝缘壁充当该第一栅极沟槽中的该p型WFM的刻蚀掩模时通过刻蚀去除该第二栅极沟槽中的该p型WFM；以及
随后沿着该第二纳米片晶体管结构的该沟道区在至少该第二栅极沟槽中沉积n型WFM。
该绝缘壁促进了该p型WFM从该第二晶体管结构的该沟道区的选择性去除，因为该绝缘壁可以充当侧向刻蚀阻挡物，其抵抗在该第一沟道部分处的对该p型WFM的侧向过度刻蚀。此外，该绝缘壁可以物理地且电气地分离该p型WFM和该n型WFM。该n型WFM可以随后沉积在至少该第二栅极沟槽中，可选地还沉积在该p型WFM上的该第一栅极沟槽中。
在去除该牺牲栅极之后并且在形成这些栅极堆叠之前，通过刻蚀这些第二牺牲层的暴露于该第一栅极沟槽和该第二栅极沟槽中的部分来形成释放的沟道层部分，所述刻蚀对于这些沟道层是选择性的。因此，可以在这些栅极沟槽中形成释放的沟道层部分。
附图说明
通过参照附图进行的以下说明性且非限制性的详细描述，将更好地理解本发明构思的以上及附加的目的、特征和优点。在附图中，除非另有说明，否则相同的附图标记将用于相同的元件。
图1是用于形成第一晶体管结构和第二晶体管结构的方法的流程图。
图2至图12展示了用于形成纳米片FET结构的方法步骤，其中，底部绝缘层是根据第一方式形成的。
图13至图17展示了用于根据第二方式形成底部绝缘层的方法步骤。
具体实施方式
图1是用于形成第一晶体管结构和第二晶体管结构(例如，第一FET结构和第二FET结构)的方法10的流程图。
方法10包括步骤S12，该步骤包括形成第一半导体层堆叠和第二半导体层堆叠以及绝缘壁。这些层堆叠处于衬底的半导体层上。第一层堆叠可以形成在衬底的第一器件区(例如，p型器件区)中，并且第二层堆叠可以形成在衬底的第二器件区(例如，n型器件区)中。第一层堆叠和第二层堆叠可以具有相同的组成并且包括底部牺牲层和位于底部牺牲层上方的沟道层。这些层堆叠由延伸到半导体层衬底中的沟槽间隔开。沟槽填充有绝缘壁材料以形成绝缘壁。
方法10进一步包括步骤S14，该步骤包括刻蚀以去除每个层堆叠的底部牺牲层，从而在沟道层下面的绝缘壁的任一侧上形成相应的空腔。通过绝缘壁，层堆叠的剩余层可以被支撑在空腔上方。
方法10进一步包括步骤S16，该步骤包括在步骤S14中的形成在绝缘壁的每一侧上的空腔中沉积底部绝缘材料。因而，通过步骤S14和S16，底部牺牲层可以由底部绝缘材料替换，即，对于沟道层选择性地。底部绝缘材料可以在绝缘壁的每一侧上形成底部绝缘层。底部绝缘层可以在要形成在绝缘壁的任一侧上的晶体管结构的源极区和漏极区以及沟道区下面连续地延伸。以下将披露用于选择性替换沟道层下面的底部牺牲层的不同方式。
在形成底部绝缘层之后，该方法可以如所指示地继续进行对层堆叠的处理，从而形成第一晶体管结构和第二晶体管结构。在图1中，该处理被指示为“处理块”20，并且如所示出地可以包括：形成用于第一半导体结构和第二半导体结构的源极区和漏极区(步骤S22)；以及形成用于第一晶体管结构和第二晶体管结构的栅极堆叠(步骤S24)。
处理块20可以如由虚线框所指示地进一步包括一定数量的附加的处理步骤，这例如取决于层结构的组成、要形成的晶体管结构的类型等。例如，处理块20可以包括牺牲栅极的形成、沟道层部分的释放、替换金属栅极的形成以及各种掩蔽和刻蚀步骤，如可以在以下例示的。
底部牺牲层具有与沟道层不同的组成，即，由不同于沟道层的材料形成。因此，可以采用对于牺牲层的材料选择性的刻蚀过程(即，以比沟道层(和层堆叠的可选的另外的层)的材料更大的速率刻蚀底部牺牲层的材料)来对于沟道层选择性地去除底部牺牲层。可以采用任何合适的干法刻蚀过程或湿法刻蚀过程、或者干法刻蚀过程与湿法刻蚀过程的组合。根据示例，底部牺牲层可以是SiGe合金(例如，具有20％-35％的Ge含量)的外延层，并且沟道层可以是Si的外延层。底部牺牲材料可以更一般地是外延生长的Si1-yGey，并且沟道材料可以是外延生长的Si1-zGez，其中，y>z≥0。以示例的方式，在包括Si1-yGey层和Si1-zGez层的层堆叠(其中y≥z+0.2)中，基于HCl的干法刻蚀可以提供的Si1-yGey层的刻蚀速率超过Si1-zGez层的刻蚀速率至少一个数量级。另一个示例是氨过氧化物混合物(APM)湿法刻蚀。如可以理解的，Ge含量的较大差异可以增加底部牺牲材料相对于沟道材料的相对刻蚀速率。同时，较大的差异可能影响沟道层的材料品质，并且合适的组成可能因此典型地涉及一方面的相对刻蚀速率与另一方面的沟道材料品质之间的权衡。
尽管该方法适合于包括具有比沟道层更大的Ge含量的牺牲层的层堆叠，但是该方法不限于此，相反关系也是可能的。更一般地，可设想该方法适用于包括不同组成的牺牲层和沟道层的任何半导体层堆叠，使得允许对牺牲层的选择性去除。
层堆叠可以各自包括底部牺牲层和在该底部牺牲层上的单个沟道层，因此允许形成包括在底部绝缘层上的单个沟道层部分的晶体管结构。替代性地，层堆叠可以各自包括在底部/第一牺牲层上方的沟道层和上部/第二牺牲层的交替序列。这样的配置允许形成具有相应的沟道区的晶体管结构，该沟道区包括一定数量的竖直分布的沟道层部分，该数量对应于每个层堆叠中的沟道层的数量。在这种情况下，每个层堆叠的底部/第一牺牲层的去除可以对于上/第二牺牲层和沟道层两者是选择性的，以允许用底部绝缘材料选择性地替换底部牺牲层。如果底部牺牲层是由不同于上牺牲层和沟道层两者的材料形成的，则可以通过刻蚀选择性地去除底部牺牲层。例如，底部牺牲层可以由Si1-xGex形成，第二牺牲层可由Si1-yGey形成，并且沟道层可以由Si1-zGez形成，其中x>y>z，例如，x≥y+0.2并且y≥z+0.2。如果底部牺牲层和上牺牲层是由相同材料(例如，Si1-yGey)但不同于沟道层(例如，Si1-zGez，例如，y≥z+0.2)形成的，可以通过在刻蚀时掩蔽上牺牲层和沟道层来选择性地去除底部牺牲层。在任一情况下，处理块20可以进一步包括通过对于沟道层选择性地刻蚀第二牺牲层来形成释放的沟道层部分。
作为步骤S12的一部分，可以通过外延生长牺牲材料层和沟道材料层来形成层堆叠(例如，包括底部牺牲层和上牺牲层以及沟道层)。可以首先在衬底的半导体层上生长(底部/第一)牺牲材料层。之后可以顺序地生长沟道材料层和(上/第二)牺牲材料的交替序列。可以使用化学气相沉积(CVD)过程或任何其他常规的合适沉积方法。
衬底可以是常规类型的，比如，适合于互补金属氧化物半导体(CMOS)处理并且包括(作为最顶层)允许在其上形成层堆叠的组成的半导体层的衬底。衬底100可以例如是半导体块体衬底，比如，Si衬底、锗(Ge)衬底或硅锗(SiGe)衬底。其他示例包括绝缘体上半导体(SOI)类型的衬底，比如，绝缘体上Si衬底、绝缘体上Ge衬底或绝缘体上SiGe衬底。
在步骤S12中，可以进一步将外延生长的牺牲材料层和沟道材料层图案化，以形成沟槽(其将用绝缘壁材料填充)以及第一层堆叠和第二层堆叠。图案化可以包括在要形成层堆叠的区中掩蔽外延生长的材料层时刻蚀这些外延生长的材料层。可以采用单一或多重图案化技术，例如，自对准双重图案化(SADP)、四重图案化(SAQP)或一些其他的常规自对准多重图案化(SAMP)技术。可以将层堆叠图案化以形成鳍状(fin-shaped)层堆叠，包括例如呈沟道纳米片形式的沟道层(即，纳米片状的沟道层)，由此允许形成基于纳米片的晶体管结构。以示例的方式，纳米片可以具有在10nm至30nm的范围内的宽度(例如，如跨沟道区的长度看到的)和在3nm至10nm的范围内的厚度。还可以将层堆叠图案化，使得沟道层形成纳米线状的层。以示例的方式，纳米线可以具有类似于示例纳米片的厚度，然而具有较小的宽度，比如，3nm至10nm。
现在将参考图2至图12披露一种用于形成纳米片FET结构的方法，其中底部绝缘层是根据第一方式形成的。然而，该方法不限于包括纳米片沟道部分的堆叠的晶体管结构，而是总体上适用于形成包括例如纳米线或纳米片状的一个或多个沟道层部分的FET型的晶体管结构。
图2以截面示出了衬底的半导体层的一部分，在图中共同指定为100，并且为了简洁起见，在下文中称为“衬底层”。在图2中，方向X和Y相应地指示第一水平方向和第二水平方向(沿着衬底层100)。方向Z指示竖直或自底向上的方向(与衬底层100正交)。截面是沿着YZ平面截取的。
该方法包括在衬底层100上形成第一半导体层堆叠102和第二半导体层堆叠104，层堆叠102、104沿着Y方向被填充有绝缘材料的沟槽107间隔开以形成绝缘壁108(例如，图1的方法10的步骤S12)。沟槽107可以形成为沿着第一器件区118与第二器件区120之间的预期边界延伸。第一器件区118和第二器件区120可以是相应地要在其中形成p型器件和n型器件的区。因此，沟槽107的位置可以确定要形成的第一晶体管结构与第二晶体管结构之间的PN边界的位置。沟槽107可以例如被形成为具有在5nm至20nm的范围内的宽度。
以下描述将涉及一对层堆叠102、104的处理。然而，如图中所指示的，一定数量的这样的对可以在衬底层100上形成并且并行处理。如可以理解的，衬底层100可以典型地呈现比所示出的大得多的侧向/水平延伸，超出所展示的截面。可以进一步注意到，所示结构的相对尺寸(例如，层的相对厚度)仅是示意性的，并且为了说明清楚起见，可以不同于物理器件结构。
层堆叠102、104可以形成为在X方向上伸长的鳍状结构。如所示出的，每个层堆叠102、104可以在自底向上的方向上包括底部/第一牺牲层110、以及上/第二牺牲层112与沟道层114的交替序列。图2中所示的上牺牲层112和沟道层114的数量仅为示例，并且可以改变更大或更小数量的上牺牲层112和沟道层114。相同的附图标记用于指定第一层堆叠102和第二层堆叠104中的牺牲层110、112和沟道层114。然而，应理解，每个层堆叠102、104可以在绝缘壁108的任一侧上包括相应的牺牲层114和沟道层116。
如图2中所指示的，底部牺牲层110、上牺牲层112和沟道层114可以形成纳米片。如所示出的，最顶部的上牺牲层112b可以可选地形成为具有更大的厚度，以便在最顶部的沟道层114b上方延伸绝缘壁112b的高度。然而，以下描述更一般地也适用于其他层堆叠配置，比如，包括具有比形成为纳米片的沟道层更大厚度的牺牲层的层堆叠(使得能够增加沟道层的竖直间隔)，以及包括牺牲层和形成为纳米线的沟道层的层堆叠(使得能够形成纳米线晶体管结构)。作为另外的示例，底部牺牲层110的厚度总体上可以适于对应于要形成的底部绝缘层的期望厚度。
最底部的第二牺牲层112a可以形成在底部牺牲层110上(即，与其邻接)。这使得能够形成也在最底部的沟道层114a的沟道层部分下面延伸的栅极堆叠。然而，如果不期望这样的栅极堆叠配置，还可以在底部牺牲层110上形成最底部的沟道层114。如图进一步所示的，每个层堆叠102、104的最顶部的沟道层114b形成在最顶部的牺牲层112b下面。这使得能够形成也在最顶部的沟道层114b的沟道层部分上方延伸的栅极堆叠。然而，如果不期望这样的栅极堆叠配置，也可以省略最顶部的沟道层114b上的牺牲层。
底部牺牲层110可以由第一牺牲材料形成，上牺牲层112可以由第二牺牲材料形成，并且沟道层可以由沟道材料形成。材料的以上讨论的示例中的任一个都是可能的，例如，第一牺牲材料可以是Si0.35Ge0.65，第二牺牲材料可以是Si0.65Ge0.35，并且沟道材料可以是Si。
层堆叠102、104和沟槽107可以如上所讨论地通过将外延生长的材料层堆叠图案化来形成。用于形成层堆叠102、104和沟槽107的各种选项是可能的：沟槽107可以使用第一组刻蚀掩模在材料层堆叠中图案化，并且然后用绝缘壁材料填充以在其中形成绝缘壁108。随后可以使用第二组刻蚀掩模在绝缘壁的任一侧上将层堆叠102、104图案化。替代性地，可以首先采用第一组刻蚀掩模在材料层堆叠中将初步层堆叠图案化。随后可以使用第二组刻蚀掩模在初步层堆叠中将沟槽107图案化以将其划分成第一层堆叠102和第二层堆叠104。之后可以用绝缘壁材料填充沟槽以在其中形成绝缘壁108。附图标记116指示在图案化之后保持在层堆叠102、104上的(例如，基于氧化物、氮化物或碳化物的材料的)刻蚀掩模的部分。
在任一情况下，绝缘壁材料可以在各向同性或各向异性地(即，在自顶向下的方向上)刻蚀之前被共形地沉积以去除沟槽107外部的沉积的绝缘材料。绝缘壁材料可以沉积有一定厚度，使得在沟槽107的相应的侧壁处沉积的绝缘壁材料结合以“闭合”并因此填充沟槽107。通过刻蚀，绝缘材料可以在沟槽107外部被去除，但是保留在“闭合”的沟槽107中。如可以理解的，可以使填充沟槽107的绝缘壁材料经受回蚀(自顶向下)，回蚀的量对应于沟槽107外部的共形沉积的绝缘材料的厚度(假设当绝缘材料已经在沟槽107外部被去除时，各向同性的刻蚀停止)。绝缘壁材料例如可以是包括氮化物或氧化物的材料，有利地是高k的材料，比如，例如通过ALD或CVD沉积的SiN、SiCO、SiCN或SiOCN。
如图2所示，沟槽107可以被形成为延伸到衬底层110中。沟槽107因此可以形成为具有深度h1，该深度超过层堆叠102、104在衬底层110上方的高度h2。因此，绝缘壁108的基底部分可以嵌入在衬底层110中。这可以赋予结构稳定性，从而减轻在去除底部牺牲层110时层堆叠102、104塌陷的风险，如下所讨论的。
在图3中，已经通过刻蚀(例如，图1的方法10的步骤S14)去除了每个层堆叠102、104的底部牺牲层110。由此，已经在层堆叠102、104的最底部的沟道层114a下面在绝缘壁108的任一侧上形成了相应的空腔122。由于第一牺牲材料(即，底部牺牲层110的材料)不同于第二牺牲材料和沟道材料，因此可以通过选择性刻蚀过程来去除底部牺牲层110。如所示出的，对每个层堆叠102、104的底部牺牲层110的去除可以包括从层堆叠102、104的背离绝缘壁108的相应侧同时地刻蚀层堆叠102、104的牺牲层110。
在图4中，将底部绝缘材料124沉积在空腔122中(例如，图1的方法10的步骤S16)。如所示出的，底部绝缘材料可以以一定厚度共形地沉积在层堆叠102、104上，使得空腔122填充有底部绝缘材料。底部绝缘材料124可以例如选自对于绝缘壁材料提及的示例。
图5和图6示出了随后可以如何在空腔122的水平上方从层堆叠102、104去除底部绝缘材料124。
在图5中，已经沉积了第二绝缘材料126以覆盖层堆叠102、104和在这些层堆叠上的底部绝缘材料124。第二绝缘材料126可以是氧化物，比如，例如通过CVD(例如通过可流动CVD(FCVD))沉积的氧化硅。
在图6中，第二绝缘材料和底部绝缘材料124已经在自顶向下的方向上被同时回蚀以暴露在空腔122的水平上方的层堆叠102、104。例如，可以采用湿法刻蚀过程来刻蚀第二绝缘材料(例如，氧化硅)和底部绝缘材料124(例如，SiN)。在回蚀之前，可以应用化学机械抛光(CMP)以提供具有平坦上表面的第二绝缘材料126并且执行其初始厚度减小。可以继续进行CMP，从而也从层堆叠102、104去除剩余的掩模部分(例如，图2中所示的掩模部分116)。CMP可以例如停止在最顶部的牺牲层112b上。
如图6所示，底部绝缘材料124在回蚀之后保持在空腔122中并且因此可以形成底部绝缘层。在图6中，回蚀已经在凹陷122的水平的略微上方停止，与最底部的牺牲层112a的水平一致。然而，这仅表示示例，并且还可以进一步继续进行回蚀，例如到落入空腔122内的水平，因为层堆叠102、104的保持在空腔122上方的层可以遮蔽沉积在空腔122中的底部绝缘材料124。(经回蚀的)第二绝缘材料126可以在成对的第一FET结构与第二FET结构之间形成浅沟槽绝缘(STI)区的一部分。
该方法之后可以继续进行层堆叠102、104的处理以形成第一纳米片晶体管结构和第二纳米片晶体管结构(例如，图1的方法10的处理块20)。
在图7中，已经形成了牺牲栅极130(也被称为伪栅极)以跨层堆叠102、104和绝缘壁108延伸。牺牲栅极130因此可以在第一器件区118与第二器件区120之间不间断地延伸。可以形成一定数量的牺牲栅极130以跨层堆叠102、104平行地延伸，如沿着XZ平面截取的图8的另外的截面图中所示。图8可以仅示出穿过层堆叠102、104中的一个层堆叠的截面。然而，由于层堆叠102、104是相同的，图8可以被认为表示层堆叠102、104和器件区118、120中的任一个的视图。
牺牲栅极130可以以本领域本身已知的方式形成，即，通过将例如非晶Si的层图案化(例如，使用SADP或SAQP)。用于图案化的(例如，硬掩模材料的)掩模的部分可以作为栅极盖132保持在牺牲栅极130上。如图7中进一步所示的，可以例如通过共形栅极间隔物层沉积(例如，通过ALD沉积的SiC或SiBCN)之后进行(自顶向下的)各向异性刻蚀来沿着牺牲栅极130的侧壁形成栅极间隔物134。
牺牲栅极130(或包括牺牲栅极130、栅极盖132和栅极间隔物134的牺牲栅极结构)通过其与第一层堆叠102和第二层堆叠104的重叠来限定要形成的第一晶体管结构和第二晶体管结构的相应沟道区的位置。相应的源极区和漏极区的位置对应地被限定在相应的沟道区的任一侧上(即，未被牺牲栅极130/牺牲栅极结构覆盖的区)。
在图9中，已经在牺牲栅极130的任一侧上回蚀了层堆叠102、104，由此形成“切割”或“凹陷”区。随后，已经在牺牲栅极130的任一侧上(即，在凹陷区中)外延生长了相应的源极区136和漏极区138。
在回蚀期间，牺牲栅极结构130、132、134可以充当刻蚀掩模。如所示出的，可以继续进行回蚀，直到上表面已经凹陷至底部绝缘层124的水平并且然后停止。由此，可以在形成源极区136和漏极区138之前去除沟道材料和第二牺牲材料两者。比如RIE等干法刻蚀可以用于各向异性地回蚀要形成源极/漏极区136、138的凹陷区中的第一堆叠112和第二堆叠114。干法刻蚀可以适于在自顶向下的方向上各向异性地回蚀第一堆叠112和第二堆叠114，使得避免或至少最小化对牺牲栅极122的底切。
源极区136和漏极区138可以因此形成在底部绝缘层124上方。每个源极区136和漏极区138可以形成外延生长的半导体本体。源极/漏极130可以生长在回蚀期间暴露的沟道层114的暴露的端表面/侧壁表面上。如可以理解的，半导体材料的选择可以将沟道材料考虑在内。例如，可以在Si沟道层上执行Si选择性区域外延。源极区136和漏极区138可以根据期望的导电类型来掺杂，例如通过原位掺杂。然而，还可以采用注入掺杂或扩散掺杂。作为示例，第一器件区118中的源极区136和漏极区138可以掺杂有p型掺杂剂(以形成p型纳米片晶体管结构)。第二器件区120中的源极区136和漏极区138可以掺杂有n型掺杂剂(以形成n型纳米片晶体管结构)。可以顺序地形成n掺杂区和p掺杂区，使得在掩蔽p掺杂区时执行n外延，并且反之亦然。有利地，绝缘壁120可以促进n型源极/漏极区与p型源极/漏极区之间的分离。
如图中进一步所示的，该方法可以进一步包括形成所谓的“内间隔物”137的步骤。内间隔物可以覆盖上牺牲层112的面向凹陷区的端表面137。可以在形成凹陷区之后并且在形成源极区136和漏极区138之前形成内间隔物137。内间隔物可以以NWFETs/NSHFETs领域中本身已知的方式形成。例如，可以通过上牺牲层112的端表面相对于沟道层114的选择性侧向(水平)回蚀；共形间隔物材料沉积(例如，SiN、SiCO或一些其他合适的低k ALD电介质)；随后的间隔物材料的刻蚀来继续进行内间隔物空腔的形成，使得间隔物材料仅保持在内间隔物空腔中以形成内间隔物。
图10至图12示出了用于用替换金属栅极堆叠146、148来替换牺牲栅极130的后续过程步骤以及用于形成“释放的”沟道部分的附加过程步骤。
在图10中，已经沉积了覆盖材料以覆盖源极区136和漏极区138并且围绕牺牲栅极130。
覆盖材料140可以是绝缘材料，比如，例如通过CMP和/或回蚀来沉积、平面化和凹陷的氧化物(例如，氧化硅)或另一种间隙填充电介质材料。CMP和/或回蚀可以继续进行以同样去除栅极盖132，从而揭露牺牲栅极130的上表面。之后可以去除牺牲栅极122以暴露第一区118中的第一栅极沟槽142中的第一层堆叠102和第二区120中的对应的第二栅极沟槽144中的第二层堆叠104。如所示出的，在这个过程中可以保留栅极间隔物134。如可以理解的，第一栅极沟槽142和第二栅极沟槽144将由绝缘壁108分离。
在图11中，已经通过刻蚀在第一栅极沟槽142和第二栅极沟槽144中去除了上牺牲层112的部分。图11示出了共同标记为114a的所得到的“释放的”沟道层部分，例如，这些沟道层部分各自具有纳米片的形状。沟道层部分114a包括最底部的沟道层部分114aa和最顶部的沟道层部分114ab。如所示出的，沟道部分114a的上表面和下表面可以暴露在第一栅极沟槽142和第二栅极沟槽144以及第二栅极沟槽内。沟道层部分114a形成第一晶体管结构和第二晶体管结构的相应的沟道区的一部分。包括沟道层部分114a的沟道区沿着X方向在源极区136与漏极区138之间延伸。由于第二牺牲材料(即，上牺牲层112的材料)不同于沟道材料，因此可以通过选择性刻蚀过程来去除上牺牲层112。例如，可以使用基于HCl的干法刻蚀。然而，允许SiGe相对于Si的选择性刻蚀的其他适当的刻蚀过程(例如，湿法刻蚀过程)是本领域中本身已知的，并且也可以用于此目的。
如从图中可以看到的，沟道部分114a在以下意义上被“部分释放”：它们的上表面和下表面以及外侧壁表面是裸露的(laid bare)，而它们的内侧壁表面(即，面向绝缘壁108)不是裸露的而是邻接绝缘壁108(并因此被其覆盖)。
图12示出了与图2相同的截面(即，沿着YZ平面并且延伸穿过第一栅极沟槽142和第二栅极沟槽144)。如图12所示，第一FET结构150形成在第一器件区118中，并且第二FET结构152形成在第二器件区120中。已经在第一栅极沟槽142和第二栅极沟槽144中相应地形成了第一FET结构150和第二FET结构152的栅极堆叠146、148(包括替换金属栅极)。栅极堆叠146、148具有叉状形状，具有沿着沟道层部分114a并且在这些沟道层部分之间延伸的一定数量的叉齿(prongs)。
尽管被示出为单个结构，但是每个栅极堆叠142、144可以具有复合结构，该复合结构包括：在沟道部分114a上的栅极电介质层(比如，高k电介质，例如，HfO2、HfSiO、LaO、AlO或ZrO)；在栅极电介质层上的一个或多个有效功函数金属(WFM)层(例如，在第二器件区120/第二栅极沟槽144中的比如TiAl或TiAlC的n型WFM，以及在第一器件区118/第一栅极沟槽142中由n型WFM覆盖的比如TiN或TaN的p型WFM)；以及可选地，栅极填充金属(比如，W、Al、Co或Ru)。WFM层可以例如通过ALD来共形地沉积。栅极填充金属可以例如通过CVD或PVD来沉积。
更详细地，形成栅极堆叠可以包括在第一栅极沟槽142和第二栅极沟槽144中沉积栅极电介质层。随后，可以在第一栅极沟槽142和第二栅极沟槽144中沉积p型WFM(或n型WFM)。p型(或n型)WFM的沉积之后可以是在自顶向下的方向上的回蚀，其中p型(或n型)WFM凹陷到在绝缘壁108的上表面下方、该上表面处或该上表面略微上方的水平。掩模层可以沉积(比如，SoC或其他有机旋涂)和回蚀(例如通过干法刻蚀)到目标水平。然后，可以使用经回蚀的掩模层作为掩模，同时通过例如各向同性的刻蚀(例如，湿法金属刻蚀)来去除目标水平上方的表面(比如，栅极沟槽142、144外部的表面)上的p型(或n型)WFM。
随后可以在第一(或第二)栅极沟槽142上方形成沟槽掩模，其中，可以在沟槽掩模和绝缘壁108充当用于第一(或第二)栅极沟槽142中的p型(或n型)WFM的刻蚀掩模时通过刻蚀从第二(或第一)栅极沟槽144去除p型(或n型)WFM。
随后，可以将n型(或p型)WFM沉积在至少第二(或第一)栅极沟槽144中(可选地第一栅极沟槽142和第二栅极沟槽144两者中)。
随后可以沉积栅极填充金属以填充第一栅极沟槽142和第二栅极沟槽144中的剩余空间。可以(自顶向下)回蚀栅极填充金属以获得期望高度的最终栅极堆叠146、148。在图12中，已经执行了回蚀，使得栅极堆叠146和148形成由绝缘壁108分离的电断开的栅极堆叠。然而，还可以限制回蚀，使得栅极堆叠146、148保持跨绝缘壁108连接。因此，栅极堆叠146、148可以指定公共栅极堆叠的电连接部分。这可以是适合于例如CMOS反相器的配置。
该方法可以继续进行触点形成(用于栅极堆叠146、148和源极/漏极区136、138)和布线层形成，如本领域本身已知的，以将晶体管结构结合到功能电路中。
现在将参考图13至图17披露一种用于形成纳米片FET结构的方法，其中底部绝缘层是根据第二方式形成的。类似于上述第一方式，第二方式是参考纳米片FET结构来披露的，但是总体上适用于形成包括例如纳米线或纳米片状的一个或多个沟道层部分的FET型的晶体管结构。
第二方式以与第一方式类似的方式进行，然而不同之处在于其消除了对与上牺牲层的材料不同的底部牺牲层的需要。换言之，对于底部牺牲层和上牺牲层可以使用相同的材料。
图13类似于图2展示了第一半导体层堆叠202和第二半导体层堆叠204，其类似于层堆叠102、104，但是不同之处在于不存在第一牺牲材料的底部牺牲层110。而是，底部牺牲层220是由与上牺牲层112相同的牺牲材料形成的。牺牲层112(包括底部牺牲层220)可以由牺牲材料形成，并且沟道层114可以由沟道材料形成。可以使用结合图1的方法的材料所讨论的示例材料，例如，牺牲材料可以是Si0.65Ge0.35，并且沟道材料可以是Si。
底部牺牲层220包括下厚度部分220a和上厚度部分220b，最底部的沟道层114a形成在该上厚度部分上。
下厚度部分220a具有比上厚度部分220b更大的宽度(即，沿着Y方向)。因此，下厚度部分220a的上表面邻近于上厚度部分220b被暴露，并且换言之，在上厚度部分220b外部侧向地突出。底部牺牲层220的这种可能轮廓可以例如如下获得。牺牲材料和沟道材料的层可以交替地外延生长以在衬底层100上形成材料层堆叠。最底部的牺牲材料层可以形成为具有比随后生长的沟道材料层和牺牲材料层更大的厚度。然后可以使用第一刻蚀掩模(例如，图13中的掩模部分116)将材料层堆叠图案化以形成“初步”层堆叠202、204，包括刻蚀材料层堆叠并且在最底部的牺牲层内的水平处停止。由此，可以限定层堆叠202、204的上部分220b和较高水平的层的尺寸。之后，可以由第二刻蚀掩模以一定宽度覆盖初步层堆叠202、204，该宽度(沿着Y方向)超过初步层堆叠102、104的宽度。第二刻蚀掩模例如由使用光刻和刻蚀图案化的SoC形成。然后可以使用第二刻蚀掩模执行最底部的牺牲层的进一步图案化。刻蚀可以在衬底层100上停止，或者如图13所示，延伸到衬底层100中。通过进一步的图案化，可以限定底部牺牲层220的下部分220a的(更宽的)尺寸。之后可以去除第二刻蚀掩模。沟槽107可以如关于第一方式所讨论的那样在开始形成层堆叠202、204之前或之后形成并且用绝缘壁材料填充。
图14至图15展示了间隔物层222的形成，该间隔物层覆盖第一层堆叠202和第二层堆叠204的背离绝缘壁108的“外”侧壁表面并且暴露其水平定向的表面，包括底部牺牲层220的下厚度部分220a的上表面。形成间隔物层可以包括在第一层堆叠结构202和第二层堆叠结构204之上共形地沉积间隔物材料。间隔物材料可以是基于氧化物、氮化物或碳化物的材料，比如，例如通过ALD沉积的SiO2、SiN、SiCO、SiCN或SiOCN。间隔物材料之后可以被各向异性地刻蚀(自顶向下)以从水平定向的表面去除间隔物材料并且因此暴露这些水平定向的表面，这些水平定向的表面包括下厚度部分220b的上表面。
在图16中，通过在使用间隔物层222作为刻蚀掩模时刻蚀下厚度部分220a的暴露的上表面的牺牲材料，已经对于上牺牲层112和沟道层114选择性地去除了底部牺牲层220(例如，图1的方法10的步骤S14)。尽管存在间隔物层222，但是也可以有利地使用在沟道材料之上具有针对牺牲材料的选择性的刻蚀过程来抵消对最底部的沟道层114a的攻击(attack)。
在图17中，已经将底部绝缘材料124沉积在空腔224中(例如，图1的方法10的步骤S16)。类似于结合图4至图6所描述的，底部绝缘材料124可以共形地沉积并随后与第二绝缘材料126一起回蚀，使得底部绝缘材料124在凹陷224的水平上方从层堆叠202、204去除。该方法之后可以如上文结合图7所讨论并向前地继续进行(例如，图1的方法10的处理框20)。
在上文中，已经主要参考有限数量的示例描述了本发明构思。然而，如本领域技术人员容易理解的，在由所附权利要求限定的本发明构思的范围内，除以上披露的示例之外的其他示例同样是可能的。

Claims (17)

1.一种用于相应地在衬底的第一器件区和第二器件区中形成第一晶体管结构和第二晶体管结构的方法，每个晶体管结构包括源极区、漏极区、在沿着该衬底的第一方向上在该源极区与该漏极区之间延伸的沟道区、以及在该沟道区处的栅极堆叠，其中，该第一晶体管结构和该第二晶体管结构在横向于该第一方向的沿着该衬底的第二方向上由在该第一方向上延伸的绝缘壁间隔开，并且该方法包括：
在该衬底的半导体层上形成该第一器件区中的第一半导体层堆叠以及该第二器件区中的第二半导体层堆叠，每个层堆叠在自底向上的方向上包括牺牲层和沟道层，其中，这些层堆叠由延伸到该衬底的该半导体层中的沟槽间隔开，该沟槽填充有绝缘壁材料以形成该绝缘壁；以及
处理这些层堆叠以相应地在该第一器件区和该第二器件区中形成该第一晶体管结构和该第二晶体管结构，该处理包括形成这些源极区和这些漏极区并且形成这些栅极堆叠；
该方法进一步包括，在所述处理之前：
通过刻蚀来去除每个层堆叠的该牺牲层，从而在该绝缘壁的任一侧上在该第一层堆叠和该第二层堆叠的该沟道层下面形成相应的空腔，这些沟道层被该绝缘壁支撑；以及
在所述空腔中沉积底部绝缘材料；
其中，在所述处理之后，该底部绝缘材料在该绝缘壁的任一侧上在该源极区、该漏极区和该沟道区下面形成底部绝缘层。
2.根据权利要求1所述的方法，包括在这些层堆叠之上以一定厚度共形地沉积该底部绝缘材料，使得所述空腔填充有该底部绝缘材料，并且随后在这些空腔的水平上方从这些层堆叠去除该底部绝缘材料。
3.根据权利要求2所述的方法，进一步包括沉积第二绝缘材料，该第二绝缘材料覆盖这些层堆叠和在这些层堆叠上的该底部绝缘材料，并且之后在自顶向下的方向上同时地回蚀该第二绝缘材料和该底部绝缘材料，从而暴露在这些空腔的所述水平上方的这些层堆叠。
4.根据前述权利要求中任一项所述的方法，其中，这些牺牲层是第一牺牲层，并且每个层堆叠包括该第一牺牲层、多个沟道层以及多个第二牺牲层，这些第二牺牲层与这些沟道层交替，并且这些沟道层是由不同于该第一牺牲层和这些第二牺牲层的材料形成的，其中，该方法包括：
对于这些第二牺牲层和这些沟道层选择性地去除每个层堆叠的该第一牺牲层；并且
其中，所述处理进一步包括通过对于这些沟道层选择性地刻蚀这些第二牺牲层来形成释放的沟道层部分，并且其中，这些栅极堆叠是随后沿着这些沟道层部分形成的。
5.根据权利要求4所述的方法，其中，这些第一牺牲层是由第一牺牲材料形成的，这些第二牺牲层是由第二牺牲材料形成的，并且这些沟道层是由沟道材料形成的，其中，这些第一牺牲层是通过对于该第二牺牲材料和该沟道材料选择性地刻蚀该第一牺牲材料来对于这些第二牺牲层和这些沟道层选择性地去除的。
6.根据权利要求5所述的方法，其中，在每个层堆叠中，最底部的第二牺牲层被形成在该第一牺牲层上。
7.根据权利要求5所述的方法，其中，该第一牺牲材料是Si1-xGex，该第二牺牲材料是Si1-yGey，并且该沟道材料是Si1-zGez，其中，x>y>z。
8.根据权利要求4所述的方法，其中，每个第一牺牲层包括下厚度部分和上厚度部分，最底部的沟道层被形成在该上厚度部分上，该方法进一步包括：
在该第一层堆叠和该第二层堆叠的背离该绝缘壁的侧壁表面上形成间隔物层，该间隔物层覆盖这些沟道层和这些第二牺牲层的侧壁表面；以及至少暴露这些第一牺牲层的该下厚度部分，并且其中，这些第一牺牲层是通过在使用该间隔物层作为刻蚀掩模时刻蚀这些第一牺牲层来对于这些第二牺牲层选择性地去除的。
9.根据权利要求8所述的方法，其中，每个第一牺牲层的该下厚度部分具有比该上厚度部分更大的宽度，使得该下厚度部分的上表面邻近于该上厚度部分被暴露，其中，形成该间隔物层包括：
在该第一层堆叠和该第二层堆叠之上共形地沉积间隔物材料；以及
在自顶向下的方向上回蚀所沉积的间隔物材料，使得这些下厚度部分的上表面被暴露，并且该间隔物层保持在该第一层堆叠和该第二层堆叠的侧壁表面上。
10.根据权利要求8所述的方法，其中，该第一牺牲层和该第二牺牲层是由Si1-yGey形成的，并且这些沟道层是由Si1-zGez形成的，其中，y>z。
11.根据权利要求1所述的方法，其中，形成这些层堆叠包括：
外延生长牺牲材料层和沟道材料层，以及
将外延生长的牺牲材料层和沟道材料层图案化以形成该沟槽以及该第一层堆叠和该第二层堆叠。
12.根据权利要求11所述的方法，其中，该方法包括在形成该第一层堆叠和该第二层堆叠之前形成该沟槽并且用该绝缘壁材料填充该沟槽。
13.根据权利要求1至3中任一项所述的方法，其中，对这些层堆叠的处理进一步包括：
形成跨这些层堆叠和该绝缘壁延伸的牺牲栅极；
在该牺牲栅极的任一侧上刻蚀这些层堆叠；
通过外延在该牺牲栅极的任一侧上形成该第一晶体管结构和该第二晶体管结构的相应的源极区和漏极区，其中，这些源极区和这些漏极区被形成在该底部绝缘层上方；以及
在形成这些源极区和这些漏极区之后由这些栅极堆叠替换该牺牲栅极。
14.根据权利要求13所述的方法，进一步包括：
在所述外延之后，沉积覆盖材料，该覆盖材料覆盖这些源极区和这些漏极区并且围绕该牺牲栅极；以及
去除该牺牲栅极以相应地暴露第一栅极沟槽和第二栅极沟槽中的该第一层堆叠和该第二层堆叠，该第一栅极沟槽和该第二栅极沟槽是由该绝缘壁分离的；
其中，这些栅极堆叠之后被形成在该第一栅极沟槽和该第二栅极沟槽中。
15.根据权利要求14所述的方法，进一步包括在去除该牺牲栅极之后并且在形成这些栅极堆叠之前，通过刻蚀这些第二牺牲层的暴露于该第一栅极沟槽和该第二栅极沟槽中的部分来形成释放的沟道层部分，所述刻蚀对于这些沟道层是选择性的。
16.根据权利要求1至3中任一项所述的方法，其中，去除每个层堆叠的该牺牲层包括从背离该绝缘壁的一侧同时地刻蚀这些层堆叠的这些牺牲层。
17.一种用于相应地在衬底的第一器件区和第二器件区中形成第一晶体管结构和第二晶体管结构的方法，每个晶体管结构包括源极区、漏极区、在沿着该衬底的第一方向上在该源极区与该漏极区之间延伸的沟道区、以及在该沟道区处的栅极堆叠，其中，该第一晶体管结构和该第二晶体管结构在横向于该第一方向的沿着该衬底的第二方向上由在该第一方向上延伸的绝缘壁间隔开，并且该方法包括：
在该衬底的半导体层上形成该第一器件区中的第一半导体层堆叠以及该第二器件区中的第二半导体层堆叠，每个层堆叠在自底向上的方向上包括第一牺牲层、多个沟道层以及多个第二牺牲层，这些第二牺牲层与这些沟道层交替，并且这些沟道层是由不同于该第一牺牲层和这些第二牺牲层的材料形成的，其中，每个第一牺牲层包括下厚度部分和上厚度部分，最底部的沟道层被形成在该上厚度部分上，其中，每个第一牺牲层的该下厚度部分具有比该上厚度部分更大的宽度，使得该下厚度部分的上表面邻近于该上厚度部分被暴露，并且其中，这些层堆叠由延伸到该衬底的该半导体层中的沟槽间隔开，该沟槽填充有绝缘壁材料以形成该绝缘壁；以及
处理这些层堆叠以相应地在该第一器件区和该第二器件区中形成该第一晶体管结构和该第二晶体管结构，该处理包括通过对于这些沟道层选择性地刻蚀这些第二牺牲层来形成释放的沟道层部分、形成这些源极区和这些漏极区以及沿着这些沟道层部分形成这些栅极堆叠；
该方法进一步包括，在所述处理之前：
在该第一层堆叠和该第二层堆叠的背离该绝缘壁的侧壁表面上形成间隔物层，该间隔物层覆盖这些沟道层和这些第二牺牲层的侧壁表面；以及至少暴露这些第一牺牲层的该下厚度部分，其中，形成该间隔物层包括在该第一层堆叠和该第二层堆叠之上共形地沉积间隔物材料、以及在自顶向下的方向上回蚀所沉积的间隔物材料，使得这些下厚度部分的上表面被暴露，并且该间隔物层保持在该第一层堆叠和该第二层堆叠的侧壁表面上；
通过刻蚀来去除每个层堆叠的该第一牺牲层，从而在该绝缘壁的任一侧上在该第一层堆叠和该第二层堆叠的这些沟道层下面形成相应的空腔，这些沟道层被该绝缘壁支撑，其中，每个层堆叠的该第一牺牲层是通过在使用该间隔物层作为刻蚀掩模时刻蚀这些第一牺牲层来对于这些第二牺牲层和这些沟道层选择性地去除的；以及
在所述空腔中沉积底部绝缘材料；
其中，在所述处理之后，该底部绝缘材料在该绝缘壁的任一侧上在该源极区、该漏极区和该沟道区下面形成底部绝缘层。
CN202110982949.6A 2020-08-25 2021-08-25 用于形成晶体管结构的方法 Pending CN114121807A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20192545.0A EP3961688A1 (en) 2020-08-25 2020-08-25 Method for forming transistor structures
EP20192545.0 2020-08-25

Publications (1)

Publication Number Publication Date
CN114121807A true CN114121807A (zh) 2022-03-01

Family

ID=72242927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110982949.6A Pending CN114121807A (zh) 2020-08-25 2021-08-25 用于形成晶体管结构的方法

Country Status (3)

Country Link
US (1) US11682591B2 (zh)
EP (1) EP3961688A1 (zh)
CN (1) CN114121807A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023212863A1 (en) * 2022-05-05 2023-11-09 Huawei Technologies Co.,Ltd. A method for producing a fet structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230066979A1 (en) * 2021-08-31 2023-03-02 International Business Machines Corporation Forming dielectric sidewall and bottom dielectric isolation in fork-fet devices
US20230103437A1 (en) * 2021-09-28 2023-04-06 International Business Machines Corporation Late replacement bottom isolation for nanosheet devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9871099B2 (en) * 2015-11-09 2018-01-16 International Business Machines Corporation Nanosheet isolation for bulk CMOS non-planar devices
US10074575B1 (en) 2017-06-21 2018-09-11 International Business Machines Corporation Integrating and isolating nFET and pFET nanosheet transistors on a substrate
US9984936B1 (en) 2017-07-17 2018-05-29 Globalfoundries Inc. Methods of forming an isolated nano-sheet transistor device and the resulting device
US10103238B1 (en) 2017-07-18 2018-10-16 Globalfoundries Inc. Nanosheet field-effect transistor with full dielectric isolation
US10741641B2 (en) 2018-06-20 2020-08-11 International Business Machines Corporation Dielectric isolation and SiGe channel formation for integration in CMOS nanosheet channel devices
US10692991B2 (en) 2018-09-06 2020-06-23 Globalfoundries Inc. Gate-all-around field effect transistors with air-gap inner spacers and methods
US10714567B2 (en) * 2018-11-09 2020-07-14 Globalfoundries Inc. Nanosheet field-effect transistor with substrate isolation
US11062937B2 (en) * 2019-01-11 2021-07-13 International Business Machines Corporation Dielectric isolation for nanosheet devices
US10957761B2 (en) * 2019-03-26 2021-03-23 International Business Machines Corporation Electrical isolation for nanosheet transistor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023212863A1 (en) * 2022-05-05 2023-11-09 Huawei Technologies Co.,Ltd. A method for producing a fet structure

Also Published As

Publication number Publication date
US20220068725A1 (en) 2022-03-03
EP3961688A1 (en) 2022-03-02
US11682591B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
US10541303B2 (en) Nanowire FinFET Transistor
KR102399747B1 (ko) 나노 시트 전계 효과 트랜지스터 디바이스 및 형성 방법
US11164942B1 (en) Method for forming nanosheet transistor structures
US20130256799A1 (en) Cmos finfet device and method of forming the same
US10644158B2 (en) Semiconductor device including fin field effect transistor and method of manufacturing the same
US10903324B2 (en) Semiconductor device including fin-FET and etch stop layers
US11682591B2 (en) Method for forming transistor structures
TWI509710B (zh) 具有改良之閘極高度均勻性的半導體裝置及其製造方法
US11107812B2 (en) Method of fabricating stacked semiconductor device
US10283617B1 (en) Hybrid spacer integration for field-effect transistors
US10510867B2 (en) FinFETs and methods of forming the same
CN110634798A (zh) 半导体结构及其形成方法
US20220122895A1 (en) Method for forming a semiconductor device and a semiconductor device
US20220199809A1 (en) Fet device and a method for forming a fet device
US20220367683A1 (en) Structure and Method for Multigate Devices with Suppressed Diffusion
US11769821B2 (en) Semiconductor device having a corner spacer
US20220093734A1 (en) Method for forming a semiconductor device
EP4199113A1 (en) A method for forming a semiconductor device structure
US20230197831A1 (en) Method for Forming a Semiconductor Device
US11532628B2 (en) Semiconductor device and method
US11557518B2 (en) Gapfill structure and manufacturing methods thereof
US20230387261A1 (en) Semiconductor device and manufacturing method thereof
JP2024066427A (ja) 半導体装置およびその製造方法
CN116153963A (zh) 半导体结构及其形成方法
CN113764280A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination