TW201733015A - 鰭狀場效電晶體及其製造方法 - Google Patents

鰭狀場效電晶體及其製造方法 Download PDF

Info

Publication number
TW201733015A
TW201733015A TW105137574A TW105137574A TW201733015A TW 201733015 A TW201733015 A TW 201733015A TW 105137574 A TW105137574 A TW 105137574A TW 105137574 A TW105137574 A TW 105137574A TW 201733015 A TW201733015 A TW 201733015A
Authority
TW
Taiwan
Prior art keywords
strip
dielectric
work function
substrate
function metal
Prior art date
Application number
TW105137574A
Other languages
English (en)
Inventor
張哲誠
林志翰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201733015A publication Critical patent/TW201733015A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

一種鰭狀場效電晶體，其包括基底、至少一閘極結構、多個間隙物以及源極區與汲極區。所述基底具有多個鰭片以及多個絕緣體位於多個鰭片之間。源極區與汲極區設置於至少一閘極結構的兩個相對側邊。閘極結構設置並覆蓋於多個鰭片與多個絕緣體上方。所述閘極結構包括設置於基底上的堆疊條以及設置於堆疊條上的閘電極堆疊。所述多個間隙物設置於閘極結構的相對側壁上，且閘電極堆疊與相對設置的間隙物的側壁接觸。

Description

鰭狀場效電晶體及其製造方法
本發明實施例是有關於一種電晶體，且特別是有關於一種鰭狀場效電晶體及其製造方法。
隨著半導體裝置的尺寸有逐漸縮小的趨勢，目前，已積極地針對三維多閘極結構，例如鰭狀場效電晶體（FinFETs）進行開發。鰭狀場效電晶體中之半導體材料鰭片的窄條是用以形成電晶體的源極、汲極以及通道區域，且圍繞通道區域的閘極結構可進一步提供更佳的通道電性控制。當半導體裝置尺寸不斷縮小時，鰭片的配置會變的更為緊密且閘極間距亦會減小。
本發明實施例提供一種鰭狀場效電晶體及其製造方法。
本發明實施例提供一種鰭狀場效電晶體，其包括基底、至少一閘極結構、多個間隙物以及源極區與汲極區。所述基底具有多個鰭片以及多個絕緣體位於多個鰭片之間。源極區以及汲極區設置於至少一閘極結構的兩個相對側邊。閘極結構設置並覆蓋於多個鰭片與多個絕緣體上方。所述閘極結構包括設置於基底上的堆疊條以及設置於堆疊條上的閘電極堆疊。所述多個間隙物設置於閘極結構的相對側壁上，且閘電極堆疊與相對設置的間隙物的側壁接觸。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下揭露內容提供用於實施所提供的標的之不同特徵的許多不同實施例或實例。以下所描述的構件及配置的具體實例是為了以簡化的方式傳達本發明實施例為目的。當然，這些僅僅為實例而非用以限制。舉例來說，於以下描述中，在第一特徵上方或在第一特徵上形成第二特徵可包括第二特徵與第一特徵形成為直接接觸的實施例，且亦可包括第二特徵與第一特徵之間可形成有額外特徵使得第二特徵與第一特徵可不直接接觸的實施例。此外，本發明各種實施例中可使用相同的元件符號及/或字母來指代相同或類似的部件。元件符號的重複使用是為了簡單及清楚起見，且並不表示所欲討論的各個實施例及/或配置本身之間的關係。
另外，為了易於描述附圖中所繪示的一個構件或特徵與另一組件或特徵的關係，本文中可使用例如「在...下」、「在...下方」、「下部」、「在…上」、「在…上方」、「上部」及類似術語的空間相對術語。除了附圖中所繪示的定向之外，所述空間相對術語意欲涵蓋元件在使用或操作時的不同定向。設備可被另外定向（旋轉90度或在其他定向），而本文所用的空間相對術語相應地作出解釋。
本發明實施例用以描述鰭狀場效電晶體示例性的製造方法以及運用此方法所製造出的鰭狀場效電晶體。在本發明的一些實施例中，鰭狀場效電晶體可形成於大塊矽(bulk silicon)基底上。另外，鰭狀場效電晶體也可選擇性的形成在絕緣層上有矽（Silicon-on-Insulator；SOI）基底上，或是絕緣層上有鍺（Germanium-on-Insulator；GOI）基底上。另外，根據一些實施例，矽基底可包括其它的導電層或是半導體元件，例如電晶體、二極體等等。以下實施例意欲提供進一步的說明，但並非用以限制本發明實施例之範疇。
圖1為依照本發明一些實施例的鰭狀場效電晶體的一部分的立體示意圖。在圖1中，鰭狀場效電晶體裝置10包括至少一個形成在基底100上的閘極結構150，形成在閘極結構150的相對側邊的間隙物130，以及位於閘極結構150的兩個相對側邊的源極與汲極區域135。在一些實施例中，鰭狀場效電晶體裝置10為P型鰭狀場效電晶體裝置。在一些實施例中，鰭狀場效電晶體裝置10為N型鰭狀場效電晶體裝置。在特定的實施例中，基底100具有多個絕緣體102以及位於絕緣體102之間的鰭片104，且閘極結構150的延伸方向與鰭片104的延伸方向相互垂直。在一些實施例中，閘極結構150包括堆疊條112以及設置於堆疊條112上的閘電極堆疊140。在特定的實施例中，堆疊條112包括高介電係數介電條（high-k dielectric strip）108a以及功函數金屬材料條（work function metal material strip）110a。在一些實施例中，閘極結構150為替換性金屬閘極結構（replacement metal gate structure）。在一些實施例中，源極與汲極區域135位於間隙物130旁，且閘極結構150為應變型源極與汲極區域。
圖2A至圖2J為依照本發明一些實施例的鰭狀場效電晶體10的一部分的製造方法的各種階段之鰭狀場效電晶體之立體示意圖及剖面示意圖。在圖2A中，提供了形成有絕緣體102以及鰭片104的基底100。在一些實施例中，基底100為基體矽基底。根據設計的要求，基體矽基底可為P型基底或是N型基底，且包括不同的摻雜區。所述摻雜區可用以配合N型鰭狀場效電晶體或是P型鰭狀場效電晶體。在一些實施例中，透過在基底100中形成溝渠（未繪示），基底100可被圖案化並定義出鰭片104，並且絕緣體102是填入溝渠中。在一些實施例中，鰭片104為平行設置的窄條，且絕緣體102為條狀並且平行設置，且位於鰭片104之間做為隔離。在一些實施例中，絕緣體102的材料包括氧化矽、氮化矽、氮氧化矽、旋塗介電材料（spin-on dielectric material），或是低介電係數介電材料（low-k dielectric material）。絕緣體的形成方法例如可包括高密度電漿化學氣相沈積 （high-density-plasma chemical vapor deposition；HDP-CVD）、次常壓化學氣相沈積（sub-atmospheric chemical vapor deposition；SACVD）或是旋塗等方法。在一些實施例中，絕緣體102的上表面102a較鰭片104的上表面104a還低。也就是說，鰭片104從絕緣體102的上表面102a凸出。
接著，如圖2A所示，在一些實施例中，於絕緣體102與鰭片104以及基底100上依序形成高介電係數介電層108以及功函數金屬材料層110。在一些實施例中，在絕緣體102與鰭片104以及基底100上共形地(conformally)形成高介電係數介電層108之後，會在高介電係數介電層108上形成功函數金屬材料層110，且功函數金屬材料層110共形地覆蓋絕緣體102與鰭片104。在一些實施例中，高介電係數介電層108包括高介電係數介電材料，且所述高介電係數介電材料的K值大於7.0，並且包括金屬氧化物或金屬矽酸鹽例如是鉿（Hf）、鋁（Al）、鋯（Zr）、鑭（La）、鎂（Mg）、鋇（Ba）、鈦（Ti）、鉛（Pb）的矽酸鹽與上述的組合。舉例來說，高介電係數介電層108是藉由原子層沈積（atomic layer deposition；ALD）、分子束沈積（molecular beam deposition；MBD）或是物理氣相沈積（physical vapor deposition；PVD）所形成。在特定的實施例中，功函數金屬材料層110的材料包括TiN、TaC、TaCNO、TaCN、TiAl、TaN或是上述的組合。功函數金屬材料層110的形成方法是例如包括進行原子層沈積製程、化學氣相沈積製程或是物理氣相沈積製程。在一實施例中，高介電係數介電層108的材料為HfO2 且功函數金屬材料層110的材料為TiN。功函數金屬材料層110的材料選擇是取決於產品的需求，使其具有期望的功函數值，但不以上述所揭露的材料為限。在特定的實施例中，可在形成高介電係數介電層108之前，選擇性地形成絕緣材料層106並共形地覆蓋基底100，以便提高高介電係數介電層108與基底100之間的黏性。絕緣材料層106例如是包括藉由熱氧化所形成的氧化矽。在一些實施例中，絕緣材料層106、高介電係數介電層108以及功函數金屬材料層110共形地覆蓋鰭片104，且覆蓋鰭片104的上表面104a以及鰭片104的凸出部分之側壁104b。
如圖2B所示，在一些實施例中，是在功函數金屬材料層110上依序地形成多晶矽層120以及硬質罩幕圖案122。在特定的實施例中，硬質罩幕圖案122例如是包括一或多個平行排列的條狀圖案。多晶矽層120的形成方法例如是包括進行化學氣相沈積製程。在一實施例中，硬質罩幕圖案122的材料包括氧化矽、氮化矽或是氮氧化矽。硬質罩幕圖案122的形成方法例如是包括進行化學氣相沈積製程或是物理氣相沈積製程。
如圖2C所示，在一些實施例中，多晶矽層120是利用硬質罩幕圖案122做為罩幕以將其圖案化並形成多晶矽條120a，並局部地暴露出位於其下方的功函數金屬材料層110。在特定的實施例中，由於硬質罩幕圖案122包括多個平行排列的條狀圖案，因此，多晶矽層120經圖案化可形成多個平行排列的多晶矽條120a。多晶矽層120的圖案化例如是包括進行至少一非等向性蝕刻製程。在特定的實施例中，多晶矽條120a可做為虛擬條（dummy strips），以定義出後續形成的替換性閘極結構的位置。
如圖2D所示，在一些實施例中，可利用多晶矽條120a與硬質罩幕圖案122做為罩幕，以依序將功函數金屬材料層110與高介電係數介電層108圖案化並形成功函數金屬材料條110a與高介電係數介電條108a。其中一個高介電係數介電條108a與位於所述高介電係數介電條108a上方的其中一個功函數金屬材料條110a用以形成一個堆疊條112。功函數金屬材料條110a與高介電係數介電條108a圍繞鰭片104，且覆蓋鰭片104的上表面104a與側壁104b。在特定的實施例中，由於硬質罩幕圖案122包括多個平行排列且分離的條狀圖案，因此，位於其下方的功函數金屬材料層110與高介電係數介電層108經圖案化後會轉變成多個堆疊條112（高介電係數介電條108a與位於所述高介電係數介電條108a上方的功函數金屬材料條110a），且所述堆疊條112彼此分離且平行排列。功函數金屬材料層110與高介電係數介電層108的圖案化例如是包括進行一或多個非等向性蝕刻製程。在一實施例中，在功函數金屬材料層110與高介電係數介電層108的圖案化之後，會局部地暴露出絕緣材料層106。
接著，如圖2E所示，在一些實施例中，將硬質罩幕圖案122移除，其中，間隙物130是形成在絕緣材料層106上方以及多晶矽條120a與堆疊條112（高介電係數介電條108a與功函數金屬材料條110a）旁。在特定的實施例中，間隙物130是形成在絕緣材料層106上，且位於多晶矽條120a的相對側壁上。也就是說，間隙物130是設置在多晶矽條120a的相對側壁上，而位於多晶矽條120a下方的堆疊條112是夾層於間隙物130之間。在一實施例中，間隙物130是由介電材料所形成，且包括氮化矽、SiCON或其組合。間隙物130可為單一層或是多層結構。在一些實施例中，間隙物130的形成是藉由沈積為介電材料的毯覆層（未繪示），並進行非等向性蝕刻製程以及/或是平坦化製程以移除多餘的介電材料與硬質罩幕圖案122，進而，使間隙物130形成於多晶矽條120a的側壁與堆疊條112旁。硬質罩幕圖案122會是在形成間隙物130之前移除，或是形成的同時移除。
在一些實施例中，如圖2E所示，在多晶矽條120a的側壁與堆疊條112旁形成間隙物130之後，源極與汲極區域135是形成在位於晶矽條120a上的間隙物130的相對側。另外，層間介電層136（圖2I）是形成於基底100上，以做進一步隔離。在特定的實施例中，源極與汲極區域135為由應變材料（strained material）所形成的應變型源極與汲極區域。在一些實施例中，所述應變材料為含鍺的材料例如矽鍺（SiGe），或是含碳材料例如碳化矽（SiC）。在一些實施例中，源極與汲極區域135是藉由磊晶成長（epitaxial growth）技術所形成，例如循環沈積蝕刻（cyclic deposition-etch；CDE）磊晶成長或是選擇性磊晶生成長（selective epitaxial growth；SEG），以形成具有高結晶質量的應變材料。在特定的實施例中，一部分的源極與汲極區域135是凸出於基底100上面。在一些實施例中，源極與汲極區域135是選擇性的透過矽化物製程（silicidation）而形成有金屬矽化層（silicide layers）（未繪示）。在特定的實施例中，層間介電層136的材料包括含碳氧化物、矽酸鹽玻璃或是其它介電材料。
如圖2F所示，將多晶矽條120a移除，並且，形成位於相對設置的間隙物130之間的凹槽132以暴露出位於間隙物130之間的堆疊條112（高介電係數介電條108a與功函數金屬材料條110a）。多晶矽條120a的移除是例如包括進行一或多個非等向蝕刻。
圖2G與圖2I為依照本發明一些實施例的鰭狀場效電晶體10的非線端部（non-line-end portion）以及線路端部（line-end portion）之立體示意圖。圖2H與圖2J分別為圖2G與圖2I的剖面示意圖。線路端部是指鰭狀場效電晶體10中具有條狀閘極結構（亦即閘極線）的端部之部分。在一些實施例中，如圖2G至圖2H所示，閘電極堆疊140是形成於凹槽132中，且位於堆疊條112（高介電係數介電條108a與功函數金屬材料條110a）上方，以及位於間隙物130之間以形成閘極結構150。在特定的實施例中，閘極結構150是由閘電極堆疊140、高介電係數介電條108a與功函數金屬材料條110a所組成。在一實施例中，閘電極堆疊140是藉由形成閘電極材料（未繪示）以填入間隙物130之間的凹槽132所形成。選擇性地，可藉由進行平坦化製程來移除多餘的閘電極材料。如圖2G至圖2J所示，在特定的實施例中，填入凹槽132的閘電極堆疊140是與凹槽132的輪廓相對應，且閘電極堆疊140是覆蓋間隙物130的側壁130b以及位於線路端的層間介電層136的側壁136b。也就是說，填入凹槽132的閘電極堆疊140是與間隙物130的側壁130b以及位於閘極結構150的線路端的層間介電層136的側壁136b物理接觸。由於高介電係數介電條108a與功函數金屬材料條110a是在形成間隙物130與層間介電層136之前所定義出來的，因此，高介電係數介電條108a與功函數金屬材料條110a並不會共形地覆蓋間隙物130的側壁130b以及介電層136的側壁136b。在特定的實施例中，除了沿著堆疊條112的一小部分中，間隙物130的側壁130b以及層間介電層136的側壁136b大多並未被高介電係數介電條108a與功函數金屬材料條110a所覆蓋。由於高介電係數介電條108a與功函數金屬材料條110a是在形成間隙物130與凹槽132之前所形成，因此，閘電極材料的填充變的更為容易，且可擴大閘電極堆疊形成時的製程窗口。在特定的實施例中，如圖2H所示，功函數金屬材料條110a與高介電係數介電條108a是全面地位於閘電極堆疊140下方。在一些實施例中，閘電極堆疊140是在沒有高介電係數介電條108a以及/或是功函數金屬材料條110a夾層於其之間的情況下，與間隙物130以及層間介電層136物理性接觸。閘電極堆疊140與其下方的堆疊條112（高介電係數介電條108a與功函數金屬材料條110a）跨越並圍繞鰭片104（通道區）。選擇性地，可在形成閘電極材料之前，在間隙物130與閘電極堆疊140之間形成如氮化矽層的側壁介電層（未繪示）以強化間隙物結構。
在一些實施例中，閘電極堆疊140的閘電極材料包括含金屬材料，例如鋁（Al）、銅（Cu）、鎢（W）、鈷（Co）、鈦（Ti）、鉭（Ta）、釕（Ru）、TiN、TiAl、TiAlN、TaN、TaC、NiSi、CoSi或上述的組合。舉例來說，閘電極材料例如是藉由原子層沈積、化學氣相沈積、物理氣相沈積、電鍍或是上述方法的組合所形成。根據鰭狀場效電晶體20為P型鰭狀場效電晶體或是N型鰭狀場效電晶體，可依此針對高介電係數介電層、功函數金屬材料層以及/或是閘電極堆疊的材料進行選擇以達到理想的功函數。在特定的實施例中，會將虛擬的多晶矽條120a移除，且閘電極堆疊140會取代多晶矽條120a的位置，並配置於事先形成的堆疊條112上以形成替換性閘極結構150。雖然在本文的一些實施例中，閘極結構150是做為替換性閘極結構，但本發明實施例的閘極堆疊結構或是其製造過程並不限於上述的實施例。
在本文所述的一些實施例中，由於閘介電層以及/或是其它材料層是在形成間隙物之前形成，因此，在將閘電極材料填入溝渠之前，不需要設置與溝渠共形（亦即覆蓋間隙物的側壁）的閘介電材料以及/或是其它材料層，且後續形成的閘電極堆疊可與間隙物的側壁以及/或是層間介電層接觸。
針對具有較窄的閘極間距或是較密集的鰭片配置的鰭狀場效電晶體來說，由於長寬比變高與晶片面積縮小，閘電極材料以及/或是功函數金屬材料的填充變的更具有挑戰性。在本文所述的特定實施例中，高介電係數介電層與功函數金屬材料層是在形成間隙物之前形成並圖案化，因此，與填入間隙物之間的溝渠的層面相比，高介電係數介電層與功函數金屬材料層的製程窗口會變大。另外，在本文所揭露的特定實施例的製造方法之後，高介電係數介電層與功函數金屬材料層的厚度與均勻性的控制也變的更為容易。較佳均勻性以及較小厚度變化的高介電係數介電層與功函數金屬材料層能夠提升半導體裝置的可靠性，並且有助於裝置的臨界電壓控制。由於高介電係數介電層與功函數金屬材料層是在形成間隙物與溝渠之前形成並圖案化，因此，將閘電極材料填入溝渠的要求不高，填入閘電極材料的製程窗口變大且後續在溝渠中形成閘電極堆疊的均勻性較佳，進而，可使半導體裝置有良好的臨界電壓控制。
圖3為依據本發明一些實施例中形成鰭狀場效電晶體的製造方法的處理步驟的示例流程圖。在步驟300中，提供具有鰭片以及絕緣體的基底。在步驟302中，於絕緣體與鰭片以及基底上依序形成高介電係數介電層與功函數金屬材料層。在步驟304中，於功函數金屬材料層以及基底上依序形成多晶矽層與硬質罩幕圖案。在步驟306中，利用硬質罩幕圖案做為罩幕將多晶矽層圖案化以形成多晶矽條。在步驟308中，利用多晶矽條與硬質罩幕圖案做為罩幕，依序將高介電係數介電層與功函數金屬材料層圖案化以形成功函數金屬材料條與高介電係數介電條。在步驟310中，將間隙物形成於多晶矽條旁以及高介電係數介電條與功函數金屬材料條旁。源極與汲極區域是形成在位於多晶矽條的側壁的間隙物之相對側。在步驟312中，將多晶矽條移除並形成位於相對設置間隙物之間的溝渠，以暴露出高介電係數介電條與功函數金屬材料條。在步驟314中，透過在溝渠中以及高介電係數介電條與功函數金屬材料條上形成閘電極堆疊來獲得閘極結構。
雖然上述的步驟以及方法之描述是以一系列的動作或事件做為示例，但應當理解的是，所示的動作或事件的順序不應被解釋為具備任何限制性的意義。另外，並非所有示例之過程或步驟皆需實行本揭露的一或多個實施例。
在上述的實施例中，由於高介電係數介電層與功函數金屬材料層是在形成間隙物之前形成並圖案化，因此，高介電係數介電層與功函數金屬材料層的厚度與均勻性可獲得良好的控制，且將閘電極材料填入溝渠的過程較為完善並保有穩定性，進而，半導體裝置能具有均勻的電性性能和更佳的可靠性。基於上述，裝置的晶圓分析測試（wafer analysis test；WAT）結果以及均勻性能可被進一步提升。
在本發明的一些實施例中，提供一種鰭狀場效電晶體，包括：基底、至少一閘極結構、間隙物以及源極區與汲極區。基底具有多個鰭片以及多個絕緣體位於多個鰭片之間。所述至少一閘極結構是設置並覆蓋於多個鰭片與多個絕緣體上方。所述至少一閘極結構包括設置於基底上的堆疊條以及設置於堆疊條上的閘電極堆疊。所述多個間隙物設置於閘極結構的相對側壁上，且閘電極堆疊與相對設置的間隙物的側壁接觸。源極區以及汲極區設置於至少一閘極結構的兩個相對側邊。
在本發明的一些實施例中，堆疊條包括設置於基底上的高介電係數介電條以及設置於高介電係數介電條上的功函數金屬材料條，且高介電係數介電條與功函數金屬材料條共形地覆蓋多個鰭片的側壁與上表面。在本發明的一些實施例中，高介電係數介電條包括K值大於7.0的高介電係數介電材料，且所述高介電係數介電材料包括金屬氧化物或金屬矽酸鹽例如是Hf、Al、Zr、La、Mg、Ba、Ti、Pb的矽酸鹽或是上述的組合。在本發明的一些實施例中，功函數金屬材料條的材料包括TiN、TaC、TaCNO、TaCN、TiAl、TaN或是上述的組合。在本發明的一些實施例中，高介電係數介電條包括HfO2 且功函數金屬材料條包括TiN。在本發明的一些實施例中，鰭狀場效電晶體更包括層間介電層設置在基底上，位於間隙物之間，且與閘電極堆疊接觸。在本發明的一些實施例中，閘電極堆疊的材料包括Al、Cu、W、Co、Ti、Ta、Ru、TiN、TiAl、TiAlN、TaN、TaC、NiSi、CoSi或是上述的組合。
在本發明的一些實施例中，提供一種鰭狀場效電晶體的製造方法如下。提供具有鰭片以及位於鰭片之間的絕緣體的基底。在基底上形成圍繞鰭片的堆疊條，並且，於堆疊條上形成多晶矽條並覆蓋基底。在多晶矽條與堆疊條旁形成間隙物。移除多晶矽條以形成暴露出堆疊條的溝渠。將閘電極堆疊形成於溝渠中並配置於堆疊條上以形成閘極結構。
在本發明的一些實施例中，在基底上形成圍繞鰭片的堆疊條，並且，於堆疊條上形成多晶矽條並覆蓋基底的步驟包括：在絕緣體與鰭片以及基底上依序形成高介電係數介電層與功函數金屬材料層；在功函數金屬材料層與基底上形成多晶矽層；將多晶矽層圖案化以形成多晶矽條；以及，利用多晶矽條做為罩幕，將功函數金屬材料層與高介電係數介電層圖案化以形成堆疊條。在本發明的一些實施例中，高介電係數介電層包括進行原子層沈積、分子束沈積或是物理氣相沈積來形成，且高介電係數介電條是藉由K值大於7.0的高介電係數介電材料所形成，所述高介電係數介電材料為金屬氧化物或金屬矽酸鹽例如是Hf、Al、Zr、La、Mg、Ba、Ti、Pb的矽酸鹽或是上述的組合。在本發明的一些實施例中，鰭狀場效電晶體的製造方法更包括在形成高介電係數介電層之前，先形成共形地覆蓋鰭片與基底上方的介電材料層。在本發明的一些實施例中，鰭狀場效電晶體的製造方法更包括在間隙物的相對側邊及多晶矽條旁形成源極與汲極區。
在本發明的一些實施例中，提供一種鰭狀場效電晶體的製造方法如下。提供具有鰭片以及位於鰭片之間的絕緣體的基底。在絕緣體與鰭片以及基底上依序形成高介電係數介電層與功函數金屬材料層。在功函數金屬材料層以及基底上依序形成多晶矽層與硬質罩幕圖案。利用硬質罩幕圖案做為罩幕將多晶矽層圖案化以形成多晶矽條。利用多晶矽條與硬質罩幕圖案做為罩幕，依序將高介電係數介電層與功函數金屬材料層圖案化以形成功函數金屬材料條與高介電係數介電條。將間隙物形成於多晶矽條旁以及高介電係數介電條與功函數金屬材料條旁。源極與汲極區域是形成在位於多晶矽條的側壁的間隙物之相對側。將多晶矽條移除以形成暴露出高介電係數介電條與功函數金屬材料條的溝渠。透過在溝渠中以及高介電係數介電條與功函數金屬材料條上形成閘電極堆疊來形成閘極結構。
在本發明的一些實施例中，高介電係數介電層包括進行原子層沈積、分子束沈積或是物理氣相沈積來形成，且高介電係數介電條是藉由K值大於7.0的高介電係數介電材料所形成，所述高介電係數介電材料為金屬氧化物或金屬矽酸鹽例如是Hf、Al、Zr、La、Mg、Ba、Ti、Pb的矽酸鹽或是上述的組合。在本發明的一些實施例中，功函數金屬材料層包括進行原子層沈積、物理氣相沈積或是化學氣相沈積，且功函數金屬材料層的材料包括TiN、TaC、TaCNO、TaCN、TiAl、TaN或是上述的組合。在本發明的一些實施例中，鰭狀場效電晶體的製造方法更包括在透過熱氧化製程形成高介電係數介電層之前，先形成共形地覆蓋鰭片與基底上方的介電材料層。在本發明的一些實施例中，形成功函數金屬材料條與高介電係數介電條是藉由包括進行一非等向性蝕刻製程以移除部分功函數金屬材料層與高介電係數介電層。在本發明的一些實施例中，鰭狀場效電晶體的製造方法更包括在間隙物的相對側邊及多晶矽條旁形成源極與汲極區。在本發明的一些實施例中，鰭狀場效電晶體的製造方法更包括在基底上與間隙物之間形成層間介電層。
以上概述了多個實施例的特徵，使本領域具有通常知識者可更佳了解本發明實施例的態樣。本領域具有通常知識者應理解，其可輕易地使用本發明實施例作為設計或修改其他製程與結構的依據，以實行本文所介紹的實施例的相同目的及/或達到相同優點。本領域具有通常知識者還應理解，這種等效的配置並不悖離本發明實施例的精神與範疇，且本領域具有通常知識者在不悖離本發明實施例的精神與範疇的情況下可對本文做出各種改變、置換以及變更。
10‧‧‧鰭狀場效電晶體裝置
100‧‧‧基底
102‧‧‧絕緣體
102a‧‧‧上表面
104‧‧‧鰭片
104a‧‧‧上表面
104b‧‧‧側壁
106‧‧‧絕緣材料層
108‧‧‧高介電係數介電層
108a‧‧‧高介電係數介電條
110‧‧‧功函數金屬材料層
110a‧‧‧功函數金屬材料條
112‧‧‧堆疊條
120‧‧‧多晶矽層
120a‧‧‧多晶矽條
122‧‧‧硬質罩幕圖案
130‧‧‧間隙物
130b‧‧‧側壁
132‧‧‧溝渠
135‧‧‧源極與汲極區域
136‧‧‧層間介電層
136b‧‧‧側壁
140‧‧‧閘電極堆疊
150‧‧‧閘極結構
S300、S302、S304、S306、S308、S310、S312、S314‧‧‧步驟
為了更理解本發明，所附圖式併入並構成本說明書的一部分。圖式參酌實施方式說明本發明的實施例，並且用以理解本發明的原理。 圖1為依照本發明一些實施例的鰭狀場效電晶體的一部分的立體示意圖。 圖2A至圖2J為依照本發明一些實施例的鰭狀場效電晶體的製造方法的各種階段之鰭狀場效電晶體之立體示意圖及剖面示意圖。 圖3為依據本發明一些實施例中形成鰭狀場效電晶體的製造方法的處理步驟的示例流程圖。 所有圖式和詳細實施方式使用相同的參考數字以指示相同的元件。本發明將透過結合所附圖式及下列的詳細實施方式而更加淺顯易懂。
10‧‧‧鰭狀場效電晶體裝置
100‧‧‧基底
102‧‧‧絕緣體
104‧‧‧鰭片
108a‧‧‧高介電係數介電條
110a‧‧‧功函數金屬材料條
112‧‧‧堆疊條
130‧‧‧間隙物
135‧‧‧源極與汲極區域
140‧‧‧閘電極堆疊
150‧‧‧閘極結構

Claims (1)

  1. 一種鰭狀場效電晶體，包括： 一基底，該基底具有多個鰭片以及多個絕緣體位於該些鰭片之間； 至少一閘極結構，設置並覆蓋於該些鰭片與該些絕緣體上方，其中，該至少一閘極結構包括設置於該基底上的一堆疊條以及設置於該堆疊條上的一閘電極堆疊； 多個間隙物，設置於該至少一閘極結構的相對側壁上，其中，該閘電極堆疊與相對設置的該些間隙物的側壁接觸；以及 一源極與汲極區，設置於該至少一閘極結構的兩個相對側邊。
TW105137574A 2015-12-15 2016-11-17 鰭狀場效電晶體及其製造方法 TW201733015A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/968,917 US9768168B2 (en) 2015-12-15 2015-12-15 Fin-type field effect transistor structure and manufacturing method thereof

Publications (1)

Publication Number Publication Date
TW201733015A true TW201733015A (zh) 2017-09-16

Family

ID=59019417

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137574A TW201733015A (zh) 2015-12-15 2016-11-17 鰭狀場效電晶體及其製造方法

Country Status (3)

Country Link
US (4) US9768168B2 (zh)
CN (1) CN106981517A (zh)
TW (1) TW201733015A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768168B2 (en) * 2015-12-15 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
US9917154B2 (en) * 2016-06-29 2018-03-13 International Business Machines Corporation Strained and unstrained semiconductor device features formed on the same substrate
US10038079B1 (en) 2017-04-07 2018-07-31 Taiwan Semicondutor Manufacturing Co., Ltd Semiconductor device and manufacturing method thereof
US10665719B2 (en) * 2017-07-31 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device with asymmetrical drain/source feature

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361958B2 (en) * 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
DE102008030864B4 (de) * 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
US8310013B2 (en) * 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8278173B2 (en) * 2010-06-30 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating gate structures
US9768168B2 (en) * 2015-12-15 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof

Also Published As

Publication number Publication date
CN106981517A (zh) 2017-07-25
US11335681B2 (en) 2022-05-17
US9768168B2 (en) 2017-09-19
US20170170175A1 (en) 2017-06-15
US20200335499A1 (en) 2020-10-22
US10332879B2 (en) 2019-06-25
US20190326283A1 (en) 2019-10-24
US10727227B2 (en) 2020-07-28
US20180019240A1 (en) 2018-01-18

Similar Documents

Publication Publication Date Title
US10978355B2 (en) Multi-gate devices with replaced-channels and methods for forming the same
CN107039435B (zh) 鳍式场效应晶体管结构及其制造方法
US10868179B2 (en) Fin-type field effect transistor structure and manufacturing method thereof
CN103578954B (zh) 具有金属栅极的半导体集成电路
US9666715B2 (en) FinFET transistor with epitaxial structures
TW201926708A (zh) 半導體裝置
US20210202718A1 (en) Fin-type field effect transistor
TW201822263A (zh) 半導體元件及其製作方法
TW201731099A (zh) 鰭型場效電晶體及其製造方法
KR20190057992A (ko) 수직 채널을 가지는 반도체 소자
US11335681B2 (en) Fin-type field effect transistor structure and manufacturing method thereof
TW201729265A (zh) 鰭片型場效應電晶體
TWI711179B (zh) 鰭狀場效電晶體結構及其製造方法
TW201721764A (zh) 鰭狀場效電晶體元件
TWI744333B (zh) 半導體裝置及其製程
TW202006790A (zh) 半導體元件及其製作方法