TWI544608B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI544608B
TWI544608B TW099136939A TW99136939A TWI544608B TW I544608 B TWI544608 B TW I544608B TW 099136939 A TW099136939 A TW 099136939A TW 99136939 A TW99136939 A TW 99136939A TW I544608 B TWI544608 B TW I544608B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
oxide semiconductor
oxide
semiconductor layer
Prior art date
Application number
TW099136939A
Other languages
English (en)
Other versions
TW201133802A (en
Inventor
山崎舜平
宮永昭治
高橋正弘
岸田英幸
坂田淳一郎
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201133802A publication Critical patent/TW201133802A/zh
Application granted granted Critical
Publication of TWI544608B publication Critical patent/TWI544608B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Dram (AREA)

Description

半導體裝置及其製造方法
本發明係有關於一種使用氧化物半導體之半導體裝置，及其製造方法。
注意到，此說明書中之半導體裝置係指可以藉由使用半導體特性而操作的所有裝置，且光電裝置、半導體電路、及電子裝置皆為半導體裝置。
使用形成在具有絕緣表面之基板上的半導體薄膜來形成薄膜電晶體(TFT)之技術已受到注目。薄膜電晶體被使用在顯示裝置中，典型的代表為液晶電視。除了基於矽之半導體材料已被知道為可應用至薄膜電晶體之半導體薄膜之外，氧化物半導體己受到注目。
作為氧化物半導體材料，已知道有氧化鋅及含有氧化鋅作為成分之材料。此外，已揭露包含非晶型氧化物(一種氧化物半導體，其電子載子濃度低於1018/cm3)之薄膜電晶體(參考專利文件1至3)。
[參考文件]
[專利文件1]日本已公開專利申請案2006-165527號
[專利文件2]日本已公開專利申請案2006-165528號
[專利文件3]日本已公開專利申請案2006-165529號
然而，來自氧化物半導體中之化學計量組成的偏差會發生在薄膜形成製程中。例如，由於氧的過量及不足，氧化物半導體之導電性會改變。此外，在薄膜形成期間進入氧化物半導體薄膜之氫或濕氣會形成氫氧(O-H)鍵，且作用為電子施子，此為導電性改變的因素。此外，因為O-H為極性分子，其導致主動元件(例如使用氧化物半導體所形成的薄膜電晶體)特性的改變。
有鑑於此問題，本發明之一實施例的目的係為提供半導體裝置，其包含具有穩定電子特性之氧化物半導體。
為了防止包含氧化物半導體層之薄膜電晶體之電子特性的改變，會導致該改變的雜質(例如，氫、濕氣、氫氧基、或氫化物(亦指氫化合物))被從該氧化物半導體層移除。
以懸鍵為特徵之具有多個缺陷的絕緣層係形成於氧化物半導體層之上，且氧過量之混合區或氧過量之氧化物絕緣層係夾設其間，藉此，氧化物半導體層中之雜質(例如氫或濕氣(氫原子或包含氫原子之化合物，例如H2O))被移動通過氧過量之混合區或氧過量之氧化物絕緣層，且擴散進入具有缺陷的絕緣層。因此，氧化物半導體層之雜質濃度被減低。
由於具有多個缺陷的絕緣層擁有對於氫或濕氣(氫原子或包含氫原子之化合物，例如H2O)之高的束縛能，且這些雜質在具有多個缺陷的絕緣層中係穩定的，這些雜質可以從氧化物半導體層擴散進入具有缺陷的絕緣層，藉此，這些雜質可以從氧化物半導體層被移除。
此外，混合區或氧化物絕緣層(其係設於氧化物半導體層與具有缺陷的絕緣層之間)包含過量的氧，且因此具有許多氧懸鍵作為缺陷，且擁有對於雜質(氫或濕氣(氫原子或包含氫原子之化合物，例如H2O))之高的束縛能。因此，當雜質從氧化物半導體層擴散進入具有缺陷的絕緣層，氧過量之混合區或氧過量之氧化物絕緣層係作用以促進該擴散。另一方面，當已從氧化物半導體層移除且已擴散進入具有缺陷的絕緣層的雜質朝氧化物半導體層移動回去時，氧過量之混合區或氧過量之氧化物絕緣層係作用為保護層(障壁層)，其結合且穩定該雜質，以阻止雜質進入氧化物半導體層。
因此，氧化物半導體層中之雜質(例如氫或濕氣(氫原子或包含氫原子之化合物，例如H2O))擴散進入氧過量之混合區或氧過量之氧化物絕緣層。
因此，氧過量之混合區或氧過量之氧化物絕緣層從氧化物半導體層移除會導致變異的雜質(例如，氫、濕氣、氫氧基、或氫化物(亦指氫化合物))，且另外作用為障壁層，其阻止已經擴散進入具有缺陷的絕緣層之雜質再次進入氧化物半導體層。因此，氧化物半導體層之雜質濃度可以保持為低。
從上面可知，包含氧化物半導體層(其中，會導致變異的雜質(例如，氫、濕氣、氫氧基、或氫化物(亦指氫化合物))被減少)之薄膜電晶體具有穩定的電子特性，且包含該薄膜電晶體之半導體裝置可以實現高可靠度。
混合區係為包含在氧化物半導體層中與在重疊之具有缺陷之絕緣層中的材料的混合區。藉由設置該混合區，氧化物半導體層及具有缺陷之絕緣層間的交界未被清楚界定；因此，促進了從氧化物半導體層進入具有缺陷之絕緣層的氫擴散。例如，當氧化矽層係使用作為具有缺陷之絕緣層時，混合區包含氧、矽、及包括在氧化物半導體層中的至少一種金屬元素。關於氧過量之氧化物絕緣層，可以使用氧化矽層(SiO2+x，其中，x較佳為等於或大於0，且小於3)。混合區或氧化物絕緣層之厚度可為0.1nm至30nm(較佳地，2 nm至10nm)。
氧化物半導體層、氧過量之混合區、氧過量之氧化物絕緣層、及具有缺陷之絕緣層較佳地係形成於膜形成室(處理室)中，其中藉由捕獲式真空泵(例如低溫泵)之排空來降低雜質濃度。關於捕獲式真空泵，較佳地使用例如低溫泵、離子泵、或鈦昇華泵(titanium sublimation pump)。捕獲式真空泵係作用以減低氧化物半導體層、氧過量之混合區、氧過量之氧化物絕緣層、及具有缺陷之絕緣層中的氫、水、氫氧基、或氫化物之數量。
氧化物半導體層、氧過量之混合區、氧過量之氧化物絕緣層、及具有缺陷之絕緣層的形成中所使用的各個濺鍍氣體較佳地係為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減低到其濃度可以用ppm或ppb的單位來表示的程度。
在此說明書中所揭露的薄膜電晶體中，通道形成區係形成在氧化物半導體層中，其中氫係設定為等於或小於5×1019/cm3，較佳地等於或小於5×1018/cm3，且更佳地等於或小於5×1017/cm3；氫或O-H基被移除；且載子濃度係等於或小於5×1014/cm3，較佳地等於或小於5×1012/cm3。
氧化物半導體之能隙係設定為等於或大於2 eV，較佳地等於或大於2.5 eV，更佳地等於或大於3 eV，以盡量多地減少雜質(例如形成施子的氫)，且氧化物半導體之載子濃度係設定為等於或小於1×1014/cm3，較佳地等於或小於1×1012/cm3。
當因此純化之氧化物半導體被用於薄膜電晶體之通道形成區，甚至在通道寬度為10mm之情況中，在1V與10V之汲極電壓及-5V至-20V之閘極電壓範圍下可獲得等於或小於1×10-13A的汲極電流。
在此說明書中所揭露之本發明之一實施例係為半導體裝置，包含：基板上之閘極電極層；閘極電極層上之閘極絕緣層；閘極絕緣層上之氧化物半導體層；氧化物半導體層上之源極電極層及汲極電極層；以及氧化物半導體層、源極電極層、及汲極電極層上之具有缺陷的絕緣層，且其與部分之氧化物半導體層接觸；其中氧過量之氧化物絕緣層係設於氧化物半導體層及具有缺陷的絕緣層間。
在此說明書中所揭露之本發明之另一實施例係為半導體裝置，包含：基板上之閘極電極層；閘極電極層上之閘極絕緣層；閘極絕緣層上之氧化物半導體層；氧化物半導體層上之源極電極層及汲極電極層；以及源極電極層、及汲極電極層上之具有缺陷的絕緣層，且其與部分之氧化物半導體層接觸；其中氧過量之混合區係設置在氧化物半導體層及具有缺陷的絕緣層間之交界處；其中具有缺陷的絕緣層包含矽；且其中氧過量之混合區包含氧、矽、及包括在氧化物半導體層中的至少一種金屬元素。
在上述結構中，可設置覆蓋具有缺陷的絕緣層之保護絕緣層。
在此說明書中所揭露之本發明之另一實施例係為製造半導體裝置之方法，包含：於基板之上形成閘極電極層及覆蓋閘極電極層之閘極絕緣層，且將基板引進至處於低壓之處理室中；引進其中已移除氫及濕氣的濺鍍氣體，同時移除留在該處理室中的濕氣；使用設於已移除濕氣之處理室中的金屬氧化物靶，以在閘極絕緣層之上形成氧化物半導體層；形成源極電極層及汲極電極層於該氧化物半導體層之上；藉由濺鍍法，形成氧過量之氧化物絕緣層於源極電極層及汲極電極層之上，且氧過量之氧化物絕緣層與氧化物半導體層接觸；藉由濺鍍法，形成具有缺陷之絕緣層於氧過量之氧化物絕緣層之上；以及加熱該基板，以使包括在該氧化物半導體層中之氫或濕氣移動通過該氧過量之氧化物絕緣層，且擴散進入具有缺陷之該絕緣層。
在此說明書中所揭露之本發明之另一實施例係為製造半導體裝置之方法，包含：於基板之上形成閘極電極層及覆蓋閘極電極層之閘極絕緣層，且將基板引進至處於低壓之處理室中；引進其中已移除氫及濕氣的濺鍍氣體，同時移除留在該處理室中的濕氣；使用設於已移除濕氣之處理室中的金屬氧化物靶，以在閘極絕緣層之上形成氧化物半導體層；形成源極電極層及汲極電極層於該氧化物半導體層之上；藉由濺鍍法，形成氧過量之混合區(其與氧化物半導體層接觸)，及具有缺陷之絕緣層(其在源極電極層及汲極電極層之上，且與氧化物半導體層重疊)，而氧過量之混合區係設置在具有缺陷之絕緣層及氧化物半導體層之間；以及加熱該基板，以使包括在該氧化物半導體層中之氫或濕氣移動通過該氧過量之混合區，且擴散進入具有缺陷之該絕緣層。
在上述結構中，用以使包括在該氧化物半導體層中之雜質(例如氫或濕氣)通過該氧過量之混合區或氧過量之氧化物絕緣層而擴散進入具有缺陷之該絕緣層的加熱處理可於保護絕緣層形成在具有缺陷之該絕緣層之上以後執行或同時執行(至少在具有缺陷之該絕緣層之部分之上，其重疊於氧化物半導體層中之通道形成區)。加熱處理係執行於100℃至400℃(或150℃至400℃)。
在用以製造半導體裝置之上述方法中，關於用以形成氧化物半導體膜的靶，可使用包含氧化鋅作為主成分的靶。替代地，可使用包含銦、鎵、或鋅之金屬氧化物作為該靶。
在用以製造半導體裝置之上述方法中，具有缺陷之絕緣層可為氧化矽膜。關於用以形成氧化矽膜之包含矽的靶，可使用矽靶或合成石英靶。
有了上述結構之任何一個，可達成上述目的之至少一個。
注意到，InMO3(ZnO)m(m>0)之薄膜係使用作為氧化物半導體層，且使用該薄膜作為氧化物半導體層來形成薄膜電晶體。注意到，M代表選自Ga、Fe、Ni、Mn、及Co之一或多個金屬元素。例如，M可為Ga或可包含除了Ga之外的上面金屬元素的任一個；例如，M可為Ga及Ni或Ga及Fe。此外，在上述氧化物半導體中，在某些實例中，除了包含作為M之金屬元素之外，過渡金屬元素(例如Fe或Ni)或過渡金屬之氧化物係被包含以作為雜質元素。在此說明書中，在氧化物半導體層中(其組成化學式表示為InMO3(ZnO)m，(m>0))，包含Ga作為M之氧化物半導體係指基於In-Ga-Zn-O之氧化物半導體，且基於In-Ga-Zn-O之氧化物半導體之薄膜係指基於In-Ga-Zn-O之膜。
關於可應用於氧化物半導體層之金屬氧化物，除了上述之外，任何下面的氧化物半導體都可應用：基於In-Sn-O、基於In-Sn-Zn-O、基於In-Al-Zn-O、基於Sn-Ga-Zn-O、基於Al-Ga-Zn-O、基於Sn-Al-Zn-O、基於In-Zn-O、基於Sn-Zn-O、基於Al-Zn-O、基於In-O、基於Sn-O、基於Zn-O之金屬氧化物。矽可包含在使用上述金屬氧化物所形成之氧化物半導體層中。
氧化物半導體較佳地為含有In之氧化物半導體，更佳地為含有In及Ga之氧化物半導體。為了獲得i型(本質)氧化物半導體層，脫水或脫氫係有效的。
此外，氧化物導電層可形成於氧化物半導體層及源極電極層及汲極電極層之間。用以形成源極及汲極電極層之氧化物導電層及金屬層可相繼地形成。
因為薄膜電晶體由於靜電或類似者而容易損壞，用以保護用於像素部之薄膜電晶體的保護電路較佳地係設於相同的基板之上，以作為閘極線或源極線。保護電路較佳地係使用包含氧化物半導體層之非線性元件來形成。
注意到，序數(例如第一及第二)在此說明書中係為了方便而使用，且不表示步驟的順序及多個層的堆疊順序。此外，序數在此說明書中不表示指定本發明之具體名稱。
可提供具有穩定電子特性之包含氧化物半導體的半導體裝置。
此後，本發明之實施例將參照所附圖式而更詳細地敘述。注意到，本發明並不限於下面敘述，且本領域熟習技藝之人士可容易地理解到可以用各種方式來修改模式及細節。因此，本發明不該被理解為受限於下面所給之實施例的敘述。
(實施例1)
在此實施例中，將參照圖1A至1E而敘述一半導體裝置之實施例及其製造方法。此實施例中所敘述之半導體裝置為薄膜電晶體。
圖1A至1E說明半導體裝置之剖面結構之範例。圖1A至1E所說明之薄膜電晶體110具有底閘極(bottom-gate)結構型態，且亦稱為倒交錯(inverted staggered)薄膜電晶體。
圖1A至1E所說明之薄膜電晶體110包含：在基板100之上具有絕緣表面、閘極電極層111、閘極絕緣層102、氧化物半導體層112、氧過量之混合區119、源極電極層115a、及汲極電極層115b。此外，設置有具有缺陷之絕緣層116，其覆蓋薄膜電晶體110，且重疊於氧化物半導體層112(而氧過量之混合區119設於兩者間)，且於具有缺陷之絕緣層116之上另外設置有保護絕緣層103。
由於氧過量之混合區119及具有多個缺陷的絕緣層116擁有對於氫或濕氣(氫原子或包含氫原子之化合物，例如H2O)之高的束縛能，且這些雜質在氧過量之混合區119及具有多個缺陷的絕緣層116中係穩定的，這些雜質可以從氧化物半導體層擴散進入氧過量之混合區119及具有缺陷的絕緣層116，藉此，這些雜質可以從氧化物半導體層被移除。此外，氧過量之混合區119係作用為障壁層，以對抗已擴散進入具有缺陷的絕緣層116的雜質，以阻止雜質再次進入氧化物半導體層112；因此，氧化物半導體層112之雜質濃度可以保持為低。因此，包含氧化物半導體層112(其中，會導致變異的雜質(例如，氫、濕氣、氫氧基、或氫化物(亦指氫化合物))被減少)之薄膜電晶體110係為具有穩定的電子特性之高可靠度薄膜電晶體。
圖19為包含氧化物半導體之倒交錯薄膜電晶體的縱向剖面視圖。氧化物半導體層(OS)係設置於閘極電極(GE1)之上，其間插設有閘極絕緣膜(GI)，且源極電極(S)及汲極電極(D)係設於其上。
圖20A及20B為沿著圖19中所示之A-A’剖面的能帶圖(示意圖)。圖20A係說明施於源極之電壓電位等於施於汲極之電壓電位(VD=0)的實例，且圖20B說明相對於源極之正電位施於汲極(VD>0)的實例。
圖21A及21B為沿著圖19中所示之B-B’剖面的能帶圖(示意圖)。圖21A係說明導通狀態，其中正電位(+VG)施於閘極(G1)，且載子(電子)流動於源極及汲極之間。圖21B係說明關閉狀態，其中負電位(-VG)施於閘極(G1)，且少數載子不流動。
圖22顯示真空能階(vacuum level)與金屬之功函數(ΦM)間的關係，及真空能階與氧化物半導體之電子親和力(χ)間的關係。
因為金屬中之電子在室溫下會衰退，費米能階(Fermi level)係位於導通帶中。相反地，傳統之氧化物半導體通常為n型，且費米能階(Ef)在此實例中係位於較靠近導通帶，且遠離位於導通帶中央之本質費米能階(Ei)。注意到，已知的一個因素為部分之氫係為施子，其提供電子於氧化物半導體中，所以傳統之氧化物半導體為n型氧化物半導體。注意到，已知使傳統之氧化物半導體為n型氧化物半導體的一個因素為：氧化物半導體中之部分之氫變成施子，其提供電子。
另一方面，根據本發明之氧化物半導體為本質(i型)或實質上本質氧化物半導體，其係藉由從氧化物半導體移除氫(其為n型雜質)且高度純化氧化物半導體而獲得，使得非氧化物半導體之主成分的雜質儘可能地被防止包含於其中。換句話說，高度純化i型(本質)半導體或趨近於此的半導體並非藉由添加雜質而獲得，但卻藉由儘可能地移除雜質(例如氫或水)而獲得。此使得費米能階(Ef)可以位於與本質費米能階(Ei)相同之能階或實質上相同之能階。
在此實例中，氧化物半導體之電子親和力(χ)為4.3 eV，而其能隙(Eg)為3.15 eV。用以形成源極及汲極電極之鈦(Ti)的功函數實質上係等於氧化物半導體之電子親和力(χ)。在此實例中，電子之蕭特基障壁(Schottky barrier)並未形成於金屬與氧化物半導體間之交界處。
換句話說，在金屬之功函數(ΦM)與氧化物半導體之電子親和力(χ)彼此相等且金屬與氧化物半導體彼此相接觸的實例中，可獲得圖20A中所示之能帶圖(示意圖)。
在圖20B中，一個黑色圓形(‧)代表一個電子。當正電位施加於汲極時，電子越過障壁(h)射進氧化物半導體，且流向汲極。在此實例中，障壁(h)之高度改變係取決於閘極電壓與汲極電壓；在施加正的汲極電壓的實例中，障壁(h)之高度係小於圖20A中沒有施加電壓的障壁高度，亦即，能帶間隙(Eg)的1/2。
在此實例中，如圖21A所示，電子沿著氧化物半導體的最低部分移動，其在閘極絕緣膜與高純度氧化物半導體間之交界處係能量上穩定。
在圖21B中，當負電位(逆偏壓)施加於閘極(G1)，作為少數載子之電洞的數量實質上為零；因此，電流值變成極度靠近零的值。
例如，甚至當薄膜電晶體具有1×104μm之通道寬度W及3μm之通道長度，可獲得10-13A或更低之關閉電流及0.1V/dec.之次臨界值(S值)(閘極絕緣膜之厚度：100nm)。
如上所述，氧化物半導體係高度純化，使得非氧化物半導體之主成分的雜質儘可能地被防止包含於其中，藉此，可獲得薄膜電晶體之良好操作。
雖然薄膜電晶體110係描述為單閘極薄膜電晶體，但如果需要的話可以形成包含複數通道形成區之多閘極薄膜電晶體。
此後，將參照圖1A至1E描述用以製造基板100之上的薄膜電晶體110的製程。
首先，導電膜係形成於具有絕緣表面的基板100之上，且之後藉由第一光微影步驟形成閘極電極層111。較佳地，所形成之閘極電極層之一端部係漸縮，因為可以改進與形成於其上之閘極絕緣層的覆蓋。注意到，藉由噴墨方法可以形成抗蝕遮罩。藉由噴墨方法之抗蝕遮罩的形成並不使用光罩；因此，製造成本可以減低。
雖然對於可以使用作為具有絕緣表面之基板100的基板並沒有特別限制，但該基板需要具有足夠的耐熱性，以承受稍後執行之加熱處理。可使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或類似者之玻璃基板。
關於玻璃基板，如果稍後執行之加熱處理之溫度為高，則較佳地使用應變點為730℃或更高之玻璃基板。關於玻璃基板，例如，使用之玻璃材料可例如為鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。注意到，藉由含有比氧化硼數量更多的氧化鋇(BaO)，可獲得耐熱且較為實用之玻璃基板。因此，較佳地使用含有BaO較B2O3為多之玻璃基板。
注意到，除了上述玻璃基板，可使用絕緣材質所形成的基板，例如，陶瓷基板、石英基板、或藍寶石基板。替代地，可使用微晶玻璃或類似者。另外替代地，可適合使用塑膠基板或類似者。
作用為基底膜之絕緣膜可設於基板100與閘極電極層111之間。基底膜具有防止雜質元素從基板100擴散之功能，且可形成為具有單層或堆疊層結構，其包含氮化矽膜、氧化矽膜、氮化矽氧化物膜、及氮氧化矽膜之一或更多者。
閘極電極層111可形成為具有單層或堆疊層結構，其使用金屬材料(例如，鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧)、或合金材料(其包含任何的這些元素作為其主要成份)。
例如，關於閘極電極層111之兩層結構，較佳地為：鉬層係形成於鋁層之上的兩層結構、鉬層係形成於銅層之上的兩層結構、氮化鈦層或氮化鉭層係形成於銅層之上的兩層結構、或鉬層係形成於氮化鈦層之上的兩層結構。關於三層結構，較佳地為：堆疊有鎢層或氮化鎢層、鋁與矽之合金層或鋁與鈦之合金層、以及氮化鈦層或鈦層之堆疊結構。注意到，閘極電極層可使用透光導電膜來形成。關於透光導電膜之範例，可提供透光導電氧化物。
之後，閘極絕緣層102形成於閘極電極層111之上。
藉由電漿CVD方法、濺鍍法、或類似者，閘極絕緣層102可形成為具有單層或堆疊層結構，其包含氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、氧化鋁層、氮化鋁層、氮氧化鋁層、氮化鋁氧化物層、或氧化鉿層。為了防止閘極絕緣層102包含大量的氫，閘極絕緣層102較佳地係藉由濺鍍法形成。當氧化矽膜係藉由濺鍍法形成，使用矽靶或石英靶作為靶，且使用氧或氬與氧之混合氣體作為濺鍍氣體。
閘極絕緣層102可具有堆疊層結構，其中氮化矽層及氧化矽層係以此順序堆疊於閘極電極層111之上。例如，具有100nm厚度之閘極絕緣層係以此方式形成：藉由濺鍍法形成具有50nm(含)至200nm(含)厚度之氮化矽層(SiNy(y>0))以作為第一閘極絕緣層，且形成具有5nm(含)至300nm(含)厚度之氧化矽層(SiOx(x>0))於第一閘極絕緣層之上，以作為第二閘極絕緣層。閘極絕緣層之厚度可取決於薄膜電晶體之期望特性而適當地設定。該厚度可大約為350nm至400nm。
此外，為了使閘極絕緣層102及氧化物半導體膜120中所含之氫、氫氧基、及濕氣越少越好，較佳地，其上形成有閘極電極層111的基板100或其上形成有上至閘極絕緣層102之多個層的基板100係在濺鍍設備之預熱室中預熱，以作為膜形成之預處理，使得基板100所吸收之雜質(例如氫及濕氣)被移除且抽空。注意到，預熱之溫度為100℃(含)至400℃(含)，較佳為150℃(含)至300℃(含)。關於提供給預熱室之排空裝置，較佳為低溫泵。注意到，此預熱處理可省略。此外，在形成具有缺陷之絕緣層116之前，此預熱可相似地施行於其上形成有上至源極電極層115a及汲極電極層115b之多個層的基板100上。
然後，具有2nm(含)至200nm(含)厚度之氧化物半導體膜120被形成於閘極絕緣層102之上(見圖1A)。
注意到，在藉由濺鍍法形成氧化物半導體膜120之前，較佳地藉由逆濺鍍(其中引進氬氣且產生電漿)來移除附著於閘極絕緣層102之表面的灰塵。逆濺鍍係指一種方法：其中，沒有施加電壓至靶側，RF電源被用來施加電壓至在氬氣氛圍中之基板側，以在基板附近產生電漿來修飾表面。注意到，除了氬氣氛圍之外，可使用氮、氦、氧、或類似者。
氧化物半導體膜120係藉由濺鍍法而形成。關於氧化物半導體膜120，可使用基於In-Ga-Zn-O之膜、基於In-Sn-Zn-O之氧化物半導體膜、基於In-Al-Zn-O之氧化物半導體膜、基於Sn-Ga-Zn-O之氧化物半導體膜、基於Al-Ga-Zn-O之氧化物半導體膜、基於Sn-Al-Zn-O之氧化物半導體膜、基於In-Zn-O之氧化物半導體膜、基於Sn-Zn-O之氧化物半導體膜、基於Al-Zn-O之氧化物半導體膜、基於In-O之氧化物半導體膜、基於Sn-O之氧化物半導體膜、或基於Zn-O之氧化物半導體膜。在此實施例中，氧化物半導體膜120係藉由使用基於In-Ga-Zn-O之金屬氧化物靶之濺鍍法而形成。此外，氧化物半導體膜120可藉由在稀有氣體(通常為氬)氛圍、氧氣氛圍、或稀有氣體(通常為氬)與氧氣之氛圍中之濺鍍法而形成。在藉由濺鍍法之膜形成的實例中，可使用包含2wt%(含)至10wt%(含)之SiO2的靶。
氧化物半導體膜120的形成中所使用的濺鍍氣體較佳地係為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減低到其濃度可以用ppm或ppb的單位來表示的程度。
關於用於藉由濺鍍法來形成氧化物半導體膜120的靶，可使用包含氧化鋅作為其主成分之金屬氧化物靶。可使用的金屬氧化物靶的另一範例係為包含In、Ga、與Zn(具有組成比為In2O3:Ga2O3:ZnO=1:1:1[分子比])之金屬氧化物靶。關於包含In、Ga、與Zn之金屬氧化物靶，可使用具有組成比為In2O3:Ga2O3:ZnO=1:1:2[分子比])之靶或具有組成比為In2O3:Ga2O3:ZnO=1:1:4[分子比])之靶。金屬氧化物靶之填充係數(filling factor)為90%(含)至100%(含)，且較佳為95%(含)至99.9%(含)。當使用具有高填充係數之金屬氧化物靶，所形成之金屬氧化物靶具有高密度。
基板係置於處於減壓之處理室中，且加熱至低於400℃之溫度。當留在處理室中之濕氣被移除，其中移除了氫及濕氣的濺鍍氣體被引進，以使用金屬氧化物作為靶來形成氧化物半導體膜120於基板100之上。為了移除留在處理室中之濕氣，較佳地使用捕獲式真空泵。例如，較佳地使用低溫泵、離子泵、或鈦昇華泵。排空裝置可為設有冷捕集器(cold trap)之渦輪泵。在膜形成室中(其以低溫泵排空)，例如氫原子、包含氫原子之化合物(例如，H2O)、及包含碳原子之化合物被抽空。因此，形成在此膜形成室中之氧化物半導體膜中所包含的雜質濃度可被減低。
用於氧化物半導體膜之形成，不只在處理室中用於氧化物半導體膜之形成，但亦在處理室中用於與氧化物半導體膜相接觸的膜的形成之前及之後的步驟、以及用於氧化物半導體膜的形成之前及之後的步驟，較佳地使用例如低溫泵的排空裝置，以防止雜質(例如遺留在處理室中的濕氣)被混合入氧化物半導體膜中。
關於膜形成環境之範例，可使用下述環境：基板與靶間之距離為100mm；壓力為0.6 Pa；直流(DC)電源供應為0.5 kW；以及該氛圍係為氧氛圍(氧流動之比例為100%)。較佳地係為脈衝式直流(DC)電源供應，因為膜形成中所產生之粉末狀物質(亦稱為粒子或灰塵)可被減少，且膜厚度可為均勻。氧化物半導體膜較佳地具有5nm(含)至30nm(含)之厚度。注意到，氧化物半導體膜之合適厚度取決於材料而改變；因此，該厚度可取決於該材料而決定。
藉由上述濺鍍法形成氧化物半導體膜120，可獲得具有低的氫濃度的氧化物半導體膜。此說明書中所給的氫濃度係藉由二次離子質譜(SIMS)所獲得的量化結果。
濺鍍法之範例包含RF濺鍍法(其中使用高頻電源作為濺鍍電源)、DC濺鍍法(其中使用DC電源)、及脈衝DC濺鍍法(其中以脈衝方式施加偏壓)。RF濺鍍法主要用於形成絕緣膜之實例中，且DC濺鍍法主要用於形成金屬膜之實例中。
此外，亦有多來源濺鍍設備，其中可設定複數不同材料之靶。有了多來源濺鍍設備，不同材料之多個膜可被形成而堆疊在相同的室中，或者藉由在相同的時間在相同的室中的複數種材料之電子放電而形成一個膜。
此外，還有設有磁系統於室中且用於磁控電子管濺鍍法的濺鍍設備，以及用於ECR濺鍍法的濺鍍設備(其中使用微波所產生的電漿被使用，而不使用輝光放電)。
此外，關於使用濺鍍法的膜形成方法，可有反應濺鍍法(其中靶物質與濺鍍氣體成分在膜形成期間彼此化學反應，以形成其薄的化合物膜)、及偏壓濺鍍法(其中電壓在膜形成期間亦施加至基板)。
然後，藉由第二光微影步驟，氧化物半導體膜被處理成島狀氧化物半導體層121(見圖1B)。注意到，用以形成島狀氧化物半導體層121之抗蝕遮罩可藉由噴墨方法來形成。藉由噴墨方法之抗蝕遮罩的形成，並未使用光罩；因此，製造成本可降低。
在閘極絕緣層102中形成接觸孔之實例中，該步驟可施行於形成氧化物半導體層121的時點。
氧化物半導體膜120的蝕刻可藉由乾蝕刻、濕蝕刻、或濕蝕刻與乾蝕刻兩者來施行。
關於用於乾蝕刻的蝕刻氣體，較佳地使用含有氯之氣體(一種基於氯之氣體，例如氯氣(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、四氯化碳(CCl4))。
此外，可使用含有氟之氣體(一種基於氟之氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3))、溴化氫(HBr)、氧氣(O2)、添加有稀有氣體(例如氦(He)、氬(Ar))之任何這些氣體、或類似者。
關於乾蝕刻方法，可使用平行板反應離子蝕刻(RIE)法或感應耦合電漿(ICP)蝕刻法。為了蝕刻該膜至期望的形狀，蝕刻環境(施加至圈形電極之電力數量、施加至基板側上之電極的電力數量、基板側上之電極的溫度、及類似者)可被適當地調整。
關於用於濕蝕刻的蝕刻劑，例如，可使用藉由混合磷酸、醋酸、及硝酸、及過氧化氫氨混合物(31wt%之過氧化氫溶液：28wt%之氨水溶液：水=5：2：2)、或類似者所獲得之溶液。此外，可使用ITO-07N(由KANTO CHEMICAL CO.,INC.所生產)。
在濕蝕刻之後的蝕刻劑係與藉由清洗而蝕刻掉的材料一起移除。包含蝕刻劑與被蝕刻掉的材料之廢溶液可被純化，且該材料可被再使用。在蝕刻及再使用之後，包含於氧化物半導體層中之材料(例如銦)被從廢溶液收集，使得此資源可有效率地被使用，且製造成本可被降低。
蝕刻環境(例如蝕刻劑、蝕刻時間、及溫度)取決於材料而被適當地調整，使得該膜被蝕刻至期望的形狀。
注意到，在後續步驟中之形成導電膜之前，較佳地施行逆濺鍍，以移除附著於氧化物半導體層121與閘極絕緣層102之表面上的抗蝕殘留物或類似者。
之後，導電膜形成於閘極絕緣層102與氧化物半導體層121之上。導電膜可藉由濺鍍法或真空蒸鍍法來形成。關於第二導電膜之材料，可有下面材料：選自鋁(Al)、鉻(Cr)、銅(Cu)、鉭(Ta)、鈦(Ti)、鉬(Mo)、及鎢(W)之元素、包含任何這些元素作為成分之合金、包含任何這些元素之組合的合金、或類似者。此外，可使用選自錳(Mn)、鎂(Mg)、鋯(Zr)、鈹(Be)、及釷(Th)之一或更多材料。此外，金屬導電膜可具有單層結構或者二或更多層之堆疊層結構。例如，可以有：含矽之鋁膜的單層結構、鈦膜堆疊在鋁膜上之二層結構、依此順序堆疊之鈦膜、鋁膜、及鈦膜的三層結構。替代地，可使用含有鋁(Al)及選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、或鈧(Sc)之一或更多元素的膜、合金膜、或氮化膜。
藉由第三光微影步驟，抗蝕遮罩形成於導電膜之上，且蝕刻係選擇性地施行；因此，形成源極電極層115a與汲極電極層115b。然後，抗蝕遮罩被移除(見圖1C)。
紫外線、KrF雷射光、或ArF雷射光係用於曝光，以在第三光微影步驟中形成抗蝕遮罩。稍後將被形成之薄膜電晶體的通道長度L係取決於源極電極層之下部與汲極電極層之下部(兩者相鄰於彼此，且在氧化物半導體層121之上)間的間隔寬度。注意到，當曝光係被施行於通道長度L小於25nm時，該曝光係使用波長極端短的極紫外線(數奈米至數十奈米)，以形成抗蝕遮罩於第三光微影步驟中)。使用極紫外線的曝光導致高解析度與大的視野深度。因此，稍後將被形成之薄膜電晶體的通道長度L可設定為10nm(含)至1000nm(含)。因此，電路之操作速度可增加，且由於相當小的關閉狀態電流，可以達成較低的功率消耗。
注意到，各材料與蝕刻環境被適當地調整，使得氧化物半導體層121不藉由導電膜之蝕刻而被移除。
在此實施例中，Ti膜係使用作為導電膜，基於In-Ga-Zn-O之氧化物半導體係使用作為氧化物半導體層121，且過氧化氫氨(氨水、水、與過氧化氫之混合物)係使用作為蝕刻劑。
注意到，在第三光微影步驟中，氧化物半導體層121在某些實例中可被部分地蝕刻，以形成具有溝槽(凹處)之氧化物半導體層。用於形成源極電極層115a與汲極電極層115b之抗蝕遮罩可藉由噴墨方法來形成。藉由噴墨方法之抗蝕遮罩的形成，並未使用光罩；因此，製造成本可降低。
此外，為了減少光微影步驟中所用之光罩的數目以及減少光微影步驟的數目，蝕刻步驟可藉由使用多調(multi-tone)遮罩而施行，此多調遮罩為曝光遮罩，通過此多調遮罩，光傳輸而具有複數強度。使用多調遮罩所形成之抗蝕遮罩具有複數厚度，且藉由被蝕刻可進一步改變形狀，且因此可用於複數蝕刻步驟中，以提供不同的圖案。因此，對應於至少兩種不同圖案的抗蝕遮罩可使用一個多調遮罩來形成。因此，曝光遮罩的數目可被減少，且對應的光微影步驟亦可被減少，藉此可實現製程之簡化。
使用氣體(例如N2O、N2、或Ar)之電漿處理可被施行，以移除氧化物半導體層之曝露表面之吸附的水或類似者。使用氧與氬之混合氣體的電漿處理可被施行。
然後，具有缺陷之絕緣層116形成於氧化物半導體層121之上，而無曝露至空氣。在具有缺陷之絕緣層116的形成中，氧過量之混合區119係形成於氧化物半導體層121與具有缺陷之絕緣層116之間(見圖1D)。在此實施例中，具有缺陷之絕緣層116係形成以重疊於氧化物半導體層121，且氧過量之混合區119係設於兩者間，並且是設在氧化物半導體層121不與源極電極層115a及汲極電極層115b重疊的區域中。
混合區係為包含在氧化物半導體層中與重疊之具有缺陷之絕緣層中的材料之混合區。藉由提供混合區，氧化物半導體層與具有缺陷之絕緣層間的交界並未清楚界定；因此，可促進從氧化物半導體層至具有缺陷之絕緣層的氫擴散。例如，當氧化矽層被使用作為具有缺陷之絕緣層，混合區包含氧、矽、及包括在氧化物半導體層中的至少一種金屬元素。
如同在此實施例中，在氧化矽層被使用作為具有缺陷之絕緣層116且基於In-Ga-Zn-O之膜被使用作為氧化物半導體的實例中，混合區119包含氧、矽、及選自In、Ga、與Zn的至少一種金屬元素。氧化物半導體中的金屬可用多種狀態存在於混合區119中；包括在氧化物半導體中的金屬稱為M，混合區119中之金屬可表示為M-OH、M-H、M-O-Si-H、與M-O-Si-OH，具體地，Zn-H、Zn-OH、及類似者。
混合區119可具有0.1nm至30nm之厚度(較佳地，2nm至10nm)。混合區119之厚度可由形成具有缺陷之絕緣層116時之濺鍍法的膜形成條件來控制。如果濺鍍法中的電源供應設定得較高而且基板與靶間的距離設定得較短，則混合區119可被形成得較厚。當以較高的電源供應施行濺鍍法，吸附在氧化物半導體層121之表面上的水或類似者可被移除。
氧化物半導體層121與具有缺陷之絕緣層116間的混合區119的設置促進了包含在氧化物半導體層121中的氫原子、包含氫原子的化合物(例如H2O)、包含碳原子的化合物、與類似者進入具有缺陷之絕緣層116的擴散。
混合區119需要包含過量的氧，且因此係使用包含大量的氧的濺鍍氣體來形成，以提供氧過量之區，且在混合區119的形成之後，濺鍍氣體中之氧的數量可被調整，以用於具有缺陷之絕緣層116的形成。
除了氧化矽層之外，氮氧化矽層、氧化鋁層、氮氧化鋁層、或類似者可使用作為具有缺陷之絕緣層116。此外，氮化矽層、氮化矽氧化物層、氮化鋁層、氮化鋁氧化物層、或類似者可使用作為具有缺陷之絕緣層116。
在此實施例中，為了形成氧過量之混合區與氧化矽層，基板100(其上形成有島狀氧化物半導體層121、源極電極層115a、及汲極電極層115b等多個層)被加熱至室溫或低於100℃的溫度、引進包含高純度氧的濺鍍氣體(其中氫與濕氣被移除)、以及使用矽靶。
用於具有缺陷之絕緣層116的形成的濺鍍氣體較佳地為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減少至其濃度可用單位ppm或ppb來表示的程度。
例如，氧化矽膜係藉由脈衝DC濺鍍法在下述環境下形成：使用摻雜硼的矽靶(其具有純度6N(電阻率為0.01Ωcm))、基板與靶間的距離(T-S距離)為89mm、壓力為0.4Pa、直流(DC)電源為6kW、且該氛圍係為氧氛圍(氧流動之比例為100%)。膜厚度為300nm。注意到，除了矽靶之外，石英(較佳地為合成石英)可被使用作為用以形成氧化矽膜的靶。關於濺鍍氣體，可使用氧氣或氧與氬之混合氣體。
較佳地，混合區119與具有缺陷之絕緣層116係形成於處理室中遺留的濕氣被移除時，使得氫、氫氧基、或濕氣不包含於氧化物半導體層121、混合區119、或具有缺陷之絕緣層116中。
注意到，除了氧化矽之外，可使用氮氧化矽、氧化鋁、氮氧化鋁、或類似者來形成混合區119。
然後，在具有缺陷之絕緣層116與氧化物半導體層121彼此相接觸且氧過量之混合區119位於兩者間的狀態中，熱處理被施行於100℃至400℃。此熱處理可將包含於氧化物半導體層121中之氫或濕氣擴散進入氧過量之混合區119與具有缺陷之絕緣層116。由於氧過量之混合區119係設於具有缺陷之絕緣層116與氧化物半導體層121間，包含於島狀氧化物半導體層121中之雜質(例如氫、氫氧基、或濕氣)從氧化物半導體層121擴散進入氧過量之混合區119、或者通過氧過量之混合區119而擴散進入具有缺陷之絕緣層116。
設於具有缺陷之絕緣層116與氧化物半導體層121間的混合區119包含過量的氧，且因此具有許多氧懸鍵作為缺陷，且具有對於雜質(例如氫、濕氣、氫氧基、或氫化物)的高束縛能。氧過量之混合區119的設置促進了包含在氧化物半導體層121中的雜質(例如氫、濕氣、氫氧基、或氫化物)進入具有缺陷之絕緣層116的擴散與移動。
此外，當已從氧化物半導體層121移除且已擴散進入具有缺陷的絕緣層116的雜質朝氧化物半導體層121移動回去時，氧過量之混合區119係作用為保護層(障壁層)，其結合且穩定該雜質，以阻止雜質進入氧化物半導體層121。
如上所述，藉由從氧化物半導體層121移除會導致變異的雜質(例如氫、濕氣、氫氧基、或氫化物)，可提供具有減低的雜質的氧化物半導體層121。此外，作用為障壁層的氧過量之混合區119可阻止已擴散進入具有缺陷的絕緣層116的雜質再次進入氧化物半導體層121；因此，氧化物半導體層121之雜質濃度可被保持為低。
氧過量之混合區或氧過量之氧化物絕緣層(設於氧化物半導體層與具有缺陷的絕緣層之間)包含過量的氧，且因此具有許多氧懸鍵作為缺陷。考慮氫從氧化物半導體層至此種具有缺陷的絕緣層的擴散，所推測到的是，在氧化物半導體層(非結晶IGZO)與具有缺陷的絕緣層(非結晶SiOx)中，氫原子較可能存在。
氫原子之束縛能E_bind係定義如下，使得在環境中之氫原子之穩定性被估量。
E_bind={E(original structure)+E(H)}-E(structure with H)
此受束縛的E_bind變得越大，氫原子越有可能存在。E(original structure)、E(H)、與E(structure with H)分別代表原始結構之能量、氫原子之能量、與具有H之結構的能量。計算了四個樣本的束縛能：非結晶IGZO、沒有懸鍵(此後縮寫為DB)的非結晶SiO2、與兩種具有DB的非結晶SiOx。
用於計算，使用了CASTEP(用於密度函數理論的程式)。關於用於密度函數理論的方法，使用了平面波基礎贗勢方法(plane wave basis pseudopotential method)。關於函數，使用了LDA。截止能量為300eV。使用了2x2x2格K-點格(grid K-point grid)。
所計算之結構敘述於下。首先，敘述原始結構。非結晶IGZO之單元格(unit cell)包含總共84個原子：12個In原子、12個Ga原子、12個Zn原子、與48個O原子。沒有DB的非結晶SiO2之單元格包含總共48個原子：16個Si原子、與32個O原子。具有DB的非結晶SiOx(1)具有此結構：其中一個O原子從沒有DB的非結晶SiO2移除，且已鍵結至O原子的一個Si原子係鍵結至H原子；亦即，它包含總共48個原子：16個Si原子、31個O原子、與1個H原子。具有DB的非結晶SiOx(2)具有此結構：其中一個Si原子從沒有DB的非結晶SiO2移除，且已鍵結至Si原子的三個O原子係各自鍵結至H原子；亦即，它包含總共50個原子：15個Si原子、32個O原子、與3個H原子。具有H的結構係一種結構：其中H係附著至上述四種結構的每一個。注意到，H係附著至非結晶IGZO中之O原子、附著至沒有DB的非結晶SiO2中之Si原子、且附著至具有DB的非結晶SiOx中之具有DB的原子。其中計算了H的結構在一單元格中包含一個H原子。注意到，每一結構之格大小係顯示於表1。
計算結果係顯示於表2。
從上面可看出，具有DB的非結晶SiOx(2)(具有此結構：其中Si從沒有DB的非結晶SiO2移除，且已鍵結至Si原子的三個O原子係各自鍵結至H原子)具有最高的束縛能，之後為SiOx(1)(具有此結構：其中一個O原子從沒有DB的非結晶SiO2移除，且已鍵結至該一個O原子的一個Si原子係鍵結至H原子)，非結晶IGZO，且沒有DB的非結晶SiO2具有最低的束縛能。因此，當鍵結至具有DB的非結晶SiOx中之DB時，氫變成最穩定，此係導因自過量之氧。
因此，可假設下述製程。在非結晶SiOx中有大量的DB。藉由鍵結至非結晶SiOx中之DB，在非結晶IGZO與非結晶SiOx間之交界附近的氫原子變得穩定。因此，在非結晶IGZO中之氫原子移至非結晶SiOx中之DB。
此外，從具有DB的非結晶SiOx(2)(具有此結構：其中懸鍵係藉由移除Si而形成)含有比具有DB的非結晶SiOx(1)(具有此結構：其中懸鍵係藉由移除O而形成)更高的束縛能的事實看來，當鍵結至O時，SiOx中之氫原子較穩定。
如果具有缺陷之絕緣層係為具有很多氧懸鍵作為缺陷之絕緣層，其對於氫的束縛能為高；因此，更多氫原子或更多含氫的雜質可以從氧化物半導體層擴散進入具有缺陷之絕緣層。因此，與氧化物半導體層相接觸之混合區或氧化物絕緣層較佳地包含過量之氧，且較佳地以SiO2+x來表示，其中x等於或大於0，且小於3。
透過上述製程，可形成包含其中氫與氫化物之濃度被減低之氧化物半導體層112的薄膜電晶體110(見圖1E)。藉由減低雜質之濃度(例如氫或濕氣)，可抑制後通道側上(亦即，氧化物半導體層之表面部分中)的寄生通道的產生。
在薄膜電晶體110中，通道形成區可形成於氧化物半導體層中，其中氫係設定為等於或小於5×1019/cm3，較佳地等於或小於5×1018/cm3，且更佳地等於或小於5×1017/cm3；氧化物半導體中之氫或O-H基被移除；且載子濃度等於或小於5×1014/cm3，較佳地等於或小於5×1012/cm3。
氧化物半導體之能隙係設定為等於或大於2 eV，較佳為等於或大於2.5 eV，更佳為等於或大於3 eV，以盡可能地減少諸如氫(其形成施子)之雜質，且氧化物半導體之載子濃度係設定為等於或小於1×1014/cm3，較佳為等於或小於1×1012/cm3。
當因此純化之氧化物半導體被用於薄膜電晶體110之通道形成區時，甚至在通道寬度為10mm之情況中，在1V與10V之汲極電壓及-5V至-20V之閘極電壓範圍下可獲得等於或小於1×10-13A的汲極電流。
如上所述，藉由移除用於形成氧化物半導體膜之反應氛圍中的殘留濕氣，可減低氧化物半導體膜中之氫與氫化物之濃度。此外，藉由設置具有多個缺陷的絕緣層於氧化物半導體層之上，且氧過量之混合區係夾設其間，氧化物半導體層中之雜質(例如氫或濕氣)擴散進入具有缺陷的絕緣層，藉此可減低氧化物半導體層中之氫與氫化物之濃度。因此，氧化物半導體層可為穩定。
保護絕緣層可設置於具有缺陷的絕緣層之上。在此實施例中，保護絕緣層103係形成於具有缺陷的絕緣層116之上。關於保護絕緣層103，可使用氮化矽膜、氮化矽氧化物膜、氮化鋁膜、或類似者。
關於保護絕緣層103，氮化矽膜係藉由下述來形成：加熱基板100(其上形成有上達具有缺陷之絕緣層116之多個層)至100℃至400℃之溫度；引進含有高純度氮之濺鍍氣體(其中移除了氫及濕氣)；及使用矽靶。亦在此步驟中，較佳地保護絕緣層103係在移除了留在處理室中之濕氣時被形成，如同具有缺陷之絕緣層116的實例中。
在形成保護絕緣層103之實例中，如果在形成保護絕緣層103之時點時，基板100被加熱至100℃至400℃之溫度，則包含在氧化物半導體層中之雜質(例如氫或濕氣)可以擴散進入具有缺陷之絕緣層116。在此例中，在形成具有缺陷之絕緣層116之後，熱處理不必被施行。
在氧化矽層係形成作為具有缺陷之絕緣層116且氮化矽層係形成於其上以作為保護絕緣層103的實例中，氧化矽層與氮化矽層可使用共同的矽靶而形成於相同的處理室中。首先，引進包含氧之濺鍍氣體，且氧化矽層係使用設於處理室內之矽靶來形成，且然後濺鍍氣體切換成包含氮之濺鍍氣體，且氮化矽層使用相同的矽靶而形成。由於氧化矽層與氮化矽層可接續地形成而無曝露至空氣，可防止雜質(例如氫或濕氣)吸附至氧化矽層之表面上。在此例中，在氧化矽層係形成作為具有缺陷之絕緣層116且氮化矽層係形成於其上以作為保護絕緣層103之後，較佳地施行用以將氧化物半導體層中之氫或濕氣可以擴散進入具有缺陷之絕緣層的熱處理(在100℃至400℃之溫度)。
在形成保護絕緣層之後，熱處理可進一步在100℃(含)至200℃(含)、在空氣中施行達1小時(含)至30小時(含)。此熱處理可在固定的加熱溫度被施行，或者加熱溫度的下述改變可被重複施行數次：加熱溫度從室溫被增加至100℃(含)至200℃(含)的溫度，且然後減低至室溫。此外，此熱處理可在形成保護絕緣層之前被施行於減壓下。當處於減壓下時，熱處理時間可被縮短。藉由此熱處理，可獲得常關型(normally-off)之薄膜電晶體。因此，可改善半導體裝置之可靠度。
甚至如果雜質在擴散進入具有缺陷之絕緣層116之後，由於熱處理而朝氧化物半導體層112移回，則作用為障壁層之氧過量之混合區119可以防止雜質進入氧化物半導體層112。因此，氧化物半導體層112之雜質濃度可以保持為低。
上述製程可用以製造液晶顯示面板之背板(其上形成有薄膜電晶體之基板)、電致發光顯示面板、使用電子墨水之顯示裝置、及類似者。由於上述製程可施行於等於或小於400℃之溫度，該製程較佳地可施用至使用玻璃基板(具有長於1m之側邊，及等於或小於1mm之厚度)之製造製程。
如上所述，可提供具有穩定的電子特性，且包含薄膜電晶體(包含有氧化物半導體層)之高可靠度半導體裝置。
(實施例2)
在此實施例中，將敘述此說明書中所揭露之可施用至半導體裝置的薄膜電晶體的另一範例。與上述實施例相同的部分或具有相似功能的部分可用與上述實施例相似的方式來形成，且相似於上述實施例之步驟亦可用與上述實施例所述的相似方式來施行，且省略了重複的敘述。此外，相同部分的詳細敘述並未重複。
圖2A至2D說明半導體裝置的剖面結構的範例。說明於圖2A至2D中之薄膜電晶體130具有底閘極結構之形態，且亦稱為倒交錯薄膜電晶體。
圖2A至2D所說明之薄膜電晶體130包含：在基板100之上具有絕緣表面、閘極電極層111、閘極絕緣層102、氧化物半導體層132、源極電極層115a、及汲極電極層115b。此外，設置有氧過量之氧化物絕緣層139，其覆蓋薄膜電晶體130，且接觸於氧化物半導體層132，且具有缺陷之絕緣層116係形成於氧過量之氧化物絕緣層139之上。此外，保護絕緣層103係形成於具有缺陷之絕緣層116之上。
由於氧過量之氧化物絕緣層139及具有多個缺陷的絕緣層116擁有對於氫或濕氣(氫原子或包含氫原子之化合物，例如H2O)之高的束縛能，且這些雜質在氧過量之氧化物絕緣層139及具有多個缺陷的絕緣層116中係穩定的，這些雜質可以從氧化物半導體層132擴散進入氧過量之氧化物絕緣層139及具有缺陷的絕緣層116，藉此，這些雜質可以從氧化物半導體層132被移除。此外，氧過量之氧化物絕緣層139係作用為障壁層，以對抗已擴散進入具有缺陷的絕緣層116的雜質，以阻止雜質再次進入氧化物半導體層132；因此，氧化物半導體層132之雜質濃度可以保持為低。因此，包含氧化物半導體層132(其中，會導致變異的雜質(例如，氫、濕氣、氫氧基、或氫化物(亦指氫化合物))被減少)之薄膜電晶體130係為具有穩定的電子特性之高可靠度薄膜電晶體。
關於氧過量之氧化物絕緣層139，可使用氧化矽層(SiO2+x，其中x較佳地等於或大於0，且小於3)。氧過量之氧化物絕緣層139可具有0.1nm至30nm之厚度(較佳地，2nm至10nm)。
雖然薄膜電晶體130係描述為單閘極薄膜電晶體，但如果需要的話可以形成包含複數通道形成區之多閘極薄膜電晶體。
此後，將參照圖2A至2D描述用以製造基板100之上的薄膜電晶體130的製程。
首先，導電膜係形成於具有絕緣表面的基板100之上，且之後藉由第一光微影步驟形成閘極電極層111。
之後，閘極絕緣層102形成於閘極電極層111之上。閘極絕緣層102可具有堆疊層結構，其中氮化矽層及氧化矽層係以此順序堆疊於閘極電極層111之上。
之後，氧化物半導體膜被形成於閘極絕緣層102之上，且藉由第二光微影步驟，氧化物半導體膜被處理成島狀氧化物半導體層121。在此實施例中，藉由使用基於In-Ga-Zn-O之金屬氧化物靶的濺鍍法，形成氧化物半導體膜。
之後，導電膜形成於閘極絕緣層102與氧化物半導體層121之上。藉由第三光微影步驟，抗蝕遮罩形成於導電膜之上，且施行選擇性的蝕刻；因此，形成源極電極層115a與汲極電極層115b。然後，抗蝕遮罩被移除(見圖2A)。
然後，氧過量之氧化物絕緣層139係形成於閘極絕緣層102、氧化物半導體層121、源極電極層115a、及汲極電極層115b之上(見圖2B)。在此實施例中，氧過量之氧化物絕緣層139係形成以與氧化物半導體層121接觸於一區域，在該區域中，氧化物半導體層121不與源極電極層115a或汲極電極層115b重疊。
在此實施例中，為了形成氧化矽層(SiO2+x，其中x較佳地等於或大於0，且小於3)作為氧過量之氧化物絕緣層139，基板100(其上形成有源極電極層115a及汲極電極層115b等多個層)被加熱至室溫或低於100℃的溫度、引進包含高純度氧的濺鍍氣體(其中氫與濕氣被移除)、以及使用矽靶。氧過量之氧化物絕緣層139之厚度可為0.1nm至30nm(較佳地，2nm至10nm)。
氧過量之氧化物絕緣層139的形成所用的濺鍍氣體較佳地為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減少至其濃度可用單位ppm或ppb來表示的程度。
例如，氧化矽層係藉由脈衝DC濺鍍法在下述環境下形成：使用摻雜硼的矽靶(其具有純度6N(電阻率為0.01Ωcm))、基板與靶間的距離(S-T距離)為89mm、壓力為0.4Pa、直流(DC)電源為6kW、且該氛圍係為氧(氧流動之比例為100%)。注意到，除了矽靶之外，石英(較佳地為合成石英)可被使用作為用以形成氧化矽層的靶。關於濺鍍氣體，可使用氧氣或氧與氬之混合氣體。
注意到，除了氧化矽層之外，可使用氮氧化矽層、氧化鋁層、氮氧化鋁層、或類似者來作為氧過量之氧化物絕緣層139。
然後，具有缺陷之絕緣層116形成在氧過量之氧化物絕緣層139之上，而無曝露至空氣。
在此實施例中，為了形成具有缺陷之絕緣層116，基板100(其上形成有島狀氧化物半導體層121、源極電極層115a、汲極電極層115b、與氧過量之氧化物絕緣層139等多個層)被加熱至室溫或低於100℃的溫度、引進包含高純度氧的濺鍍氣體(其中氫與濕氣被移除)、以及使用矽靶。氧過量之氧化物絕緣層139與具有缺陷之絕緣層116係使用相同的靶而形成於相同的處理室中。
用於具有缺陷之絕緣層116的形成的濺鍍氣體較佳地為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減少至其濃度可用單位ppm或ppb來表示的程度。
較佳地，氧過量之氧化物絕緣層139與具有缺陷之絕緣層116係形成於處理室(氧過量之氧化物絕緣層139與具有缺陷之絕緣層116形成於其中)中遺留的濕氣被移除時，使得氫、氫氧基、或濕氣不包含於氧化物半導體層121、氧過量之氧化物絕緣層139、或具有缺陷之絕緣層116中。
具有缺陷之絕緣層116可為任何具有許多缺陷之絕緣層，且除了氧化矽層之外，可使用氮氧化矽層、氧化鋁層、氮氧化鋁層、或類似者。此外，氮化矽層、氮化矽氧化物層、氮化鋁層、氮化鋁氧化物層、或類似者可使用作為具有缺陷之絕緣層116。
然後，在具有缺陷之絕緣層116與氧化物半導體層121彼此相接觸且氧過量之氧化物絕緣層139位於兩者間的狀態中，熱處理被施行於100℃至400℃。此熱處理可將包含於氧化物半導體層121中之氫或濕氣擴散進入氧過量之氧化物絕緣層139與具有缺陷之絕緣層116。由於氧過量之氧化物絕緣層139係設於具有缺陷之絕緣層116與氧化物半導體層121間，包含於島狀氧化物半導體層121中之雜質(例如氫、氫氧基、或濕氣)從氧化物半導體層121擴散進入氧過量之氧化物絕緣層139、或者通過氧過量之氧化物絕緣層139而擴散進入具有缺陷之絕緣層116。
設於具有缺陷之絕緣層116與氧化物半導體層121間的氧化物絕緣層139包含過量的氧，且因此具有許多氧懸鍵作為缺陷，且具有對於雜質(例如氫、濕氣、氫氧基、或氫化物)的高束縛能。氧過量之氧化物絕緣層139的設置促進了包含在氧化物半導體層121中的雜質(例如氫、濕氣、氫氧基、或氫化物)進入具有缺陷之絕緣層116的擴散與移動。
此外，當已從氧化物半導體層121移除且已擴散進入具有缺陷的絕緣層116的雜質朝氧化物半導體層121移動回去時，氧過量之氧化物絕緣層139係作用為保護層(障壁層)，其結合且穩定該雜質，以阻止雜質進入氧化物半導體層。
如上所述，藉由從氧化物半導體層移除會導致變異的雜質(例如氫、濕氣、氫氧基、或氫化物)，可提供具有減低的雜質的氧化物半導體層121。此外，作用為障壁層的氧過量之氧化物絕緣層139可阻止已擴散進入具有缺陷的絕緣層116的雜質再次進入氧化物半導體層121；因此，氧化物半導體層121之雜質濃度可被保持為低。
然後，保護絕緣層103係形成於具有缺陷的絕緣層116之上。關於保護絕緣層103，可使用氮化矽層、氮化氧化矽層、氮化鋁層、氮化氧化鋁層、或類似者。在此實施例中，關於保護絕緣層103，氮化矽層係藉由下述來形成：加熱基板100(其上形成有上達具有缺陷之絕緣層116之多個層)至100℃至400℃之溫度；引進含有高純度氮之濺鍍氣體(其中移除了氫及濕氣)；及使用矽靶。
在上述製程中，雜質(例如氫或濕氣)被移除且那些雜質之濃度保持相當低，藉此可抑制氧化物半導體層之表面部分中之後通道側上的寄生通道的產生。
因此，包含了其中雜質(例如氫與氫化物)之濃度被減低之氧化物半導體層132的薄膜電晶體130可被形成(見圖2D)。
甚至如果雜質在擴散進入具有缺陷之絕緣層116之後，由於步驟中之熱處理而朝氧化物半導體層移回，則作用為障壁層之氧過量之氧化物絕緣層139可以防止雜質進入氧化物半導體層132。因此，氧化物半導體層132之雜質濃度可以保持為低。
在薄膜電晶體130中，通道形成區可形成於氧化物半導體層中，其中氫係設定為等於或小於5×1019/cm3，較佳地等於或小於5×1018/cm3，且更佳地等於或小於5×1017/cm3；氧化物半導體中之氫或O-H基被移除；且載子濃度等於或小於5×1014/cm3，較佳地等於或小於5×1012/cm3。
氧化物半導體之能隙係設定為等於或大於2 eV，較佳為等於或大於2.5 eV，更佳為等於或大於3 eV，以盡可能地減少諸如氫(其形成施子)之雜質，且氧化物半導體之載子濃度係設定為等於或小於1×1014/cm3，較佳為等於或小於1×1012/cm3。
當因此純化之氧化物半導體被用於薄膜電晶體130之通道形成區時，甚至在通道寬度為10mm之情況中，在1V與10V之汲極電壓及-5V至-20V之閘極電壓範圍下可獲得等於或小於1×10-13A的汲極電流。
如上所述，可提供具有穩定的電子特性，且包含薄膜電晶體(包含有氧化物半導體層)之高可靠度半導體裝置。
(實施例3)
在此實施例中，將敘述此說明書中所揭露之可施用至半導體裝置的薄膜電晶體的另一範例。
將參照圖3A至3E而敘述在此實施例中之半導體裝置及其製造方法。
圖3A至3E說明半導體裝置之剖面結構之範例。圖3A至3E所說明之薄膜電晶體160具有底閘極(bottom-gate)結構型態(稱為通道保護結構，亦稱為通道阻絕結構)，且亦稱為倒交錯(inverted staggered)薄膜電晶體。
雖然薄膜電晶體160係描述為單閘極薄膜電晶體，但如果需要的話可以形成包含複數通道形成區之多閘極薄膜電晶體。
此後，將參照圖3A至3D描述用以製造基板150之上的薄膜電晶體160的製程。
首先，導電膜係形成於具有絕緣表面的基板150之上，且之後藉由第一光微影步驟形成閘極電極層151。注意到，藉由噴墨方法可以形成抗蝕遮罩。藉由噴墨方法之抗蝕遮罩的形成並不使用光罩；因此，製造成本可以減低。
閘極電極層151可形成為具有單層或堆疊層結構，其使用金屬材料(例如，鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧)、或合金材料(其包含任何的這些元素作為其主要成份)。
之後，閘極絕緣層152形成於閘極電極層151之上。
在此實施例中，具有100nm厚度之氮氧化矽層係藉由電漿CVD方法來形成，以作為閘極絕緣層152。
之後，氧化物半導體膜被形成於閘極絕緣層152之上，且藉由第二光微影步驟，氧化物半導體膜被處理成島狀氧化物半導體層171。在此實施例中，藉由使用基於In-Ga-Zn-O之金屬氧化物靶的濺鍍法，形成氧化物半導體膜。
基板係置於處於減壓之處理室中，且加熱至低於400℃之溫度。當留在處理室中之濕氣被移除，其中移除了氫及濕氣的濺鍍氣體被引進，以使用金屬氧化物作為靶來形成氧化物半導體膜於基板150之上。為了移除留在處理室中之濕氣，較佳地使用捕獲式真空泵。例如，較佳地使用低溫泵、離子泵、或鈦昇華泵。排空裝置可為設有冷捕集器(cold trap)之渦輪泵。在膜形成室中(其以低溫泵排空)，例如氫原子、包含氫原子之化合物(例如，H2O)、及包含碳原子之化合物被抽空。因此，形成在此膜形成室中之氧化物半導體膜中所包含的雜質濃度可被減低。
關於膜形成環境之範例，可使用下述環境：基板與靶間之距離為100mm；壓力為0.6 Pa；直流(DC)電源供應為0.5 kW；以及該氛圍係為氧氛圍(氧流動之比例為100%)。較佳地係為脈衝式直流(DC)電源供應，因為膜形成中所產生之粉末狀物質(亦稱為粒子或灰塵)可被減少，且膜厚度可為均勻。氧化物半導體膜較佳地具有5nm(含)至30nm(含)之厚度。注意到，氧化物半導體膜之合適厚度取決於材料而改變；因此，該厚度可取決於該材料而適當地決定。
然後，具有缺陷之絕緣層173形成於閘極絕緣層152與氧化物半導體層171之上。在具有缺陷之絕緣層173的形成中，氧過量之混合區179係形成於氧化物半導體層171與具有缺陷之絕緣層173之間(見圖3B)。
混合區179係為包含在氧化物半導體層171中與重疊之具有缺陷之絕緣層173中的材料之混合區。藉由提供混合區，氧化物半導體層171與具有缺陷之絕緣層173間的交界並未清楚界定；因此，可促進從氧化物半導體層至具有缺陷之絕緣層的氫擴散。例如，當氧化矽層被使用作為具有缺陷之絕緣層173，混合區179包含氧、矽、及包括在氧化物半導體層中的至少一種金屬元素。
如同在此實施例中，在氧化矽被使用作為具有缺陷之絕緣層173且基於In-Ga-Zn-O之膜被使用作為氧化物半導體的實例中，混合區179包含氧、矽、及選自In、Ga、與Zn的至少一種金屬元素。
混合區179可具有0.1nm至30nm之厚度(較佳地，2nm至10nm)。混合區179之厚度可由形成具有缺陷之絕緣層173時之濺鍍法的膜形成條件來控制。如果濺鍍法中的電源供應設定得較高而且基板與靶間的距離設定得較短，則混合區179可被形成得較厚。當以較高的電源供應施行濺鍍法，吸附在氧化物半導體層171之表面上的水或類似者可被移除。
氧化物半導體層171與具有缺陷之絕緣層173間的混合區179的設置促進了包含在氧化物半導體層171中的氫原子、包含氫原子的化合物(例如H2O)、包含碳原子的化合物、與類似者進入具有缺陷之絕緣層173的擴散，且促進其移動。
混合區179需要包含過量的氧，且因此係使用包含大量的氧的濺鍍氣體來形成，且在混合區179的形成之後，濺鍍氣體中之氧的數量可被調整，以用於具有缺陷之絕緣層173的形成。
具有缺陷之絕緣層173可為任何具有很多缺陷之絕緣層，且除了氧化矽層之外，可使用氮氧化矽層、氧化鋁層、氮氧化鋁層、或類似者。此外，氮化矽層、氮化矽氧化物層、氮化鋁層、氮化鋁氧化物層、或類似者可使用作為具有缺陷之絕緣層173。
在此實施例中，為了形成氧過量之混合區與氧化矽層，基板100(其上形成有島狀氧化物半導體層171)被加熱至室溫或低於100℃的溫度、引進包含高純度氧的濺鍍氣體(其中氫與濕氣被移除)、以及使用矽靶。
用於具有缺陷之絕緣層173的形成的濺鍍氣體較佳地為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減少至其濃度可用單位ppm或ppb來表示的程度。
例如，氧化矽膜係藉由脈衝DC濺鍍法在下述環境下形成：使用摻雜硼的矽靶(其具有純度6N(電阻率為0.01Ωcm))、基板與靶間的距離(T-S距離)為89mm、壓力為0.4Pa、直流(DC)電源為6kW、且該氛圍係為氧(氧流動之比例為100%)。膜厚度為300nm。注意到，除了矽靶之外，石英(較佳地為合成石英)可被使用作為用以形成氧化矽膜的靶。關於濺鍍氣體，可使用氧氣或氧與氬之混合氣體。
較佳地，混合區179與具有缺陷之絕緣層173係形成於處理室中遺留的濕氣被移除時，使得氫、氫氧基、或濕氣不包含於氧化物半導體層171、混合區179、或具有缺陷之絕緣層173中。
注意到，除了氧化矽之外，可使用氮氧化矽、氧化鋁、氮氧化鋁、或類似者來形成混合區179。
然後，在具有缺陷之絕緣層173與氧化物半導體層171彼此相接觸且氧過量之混合區179位於兩者間的狀態中，熱處理被施行於100℃至400℃。此熱處理可將包含於氧化物半導體層171中之氫或濕氣擴散進入氧過量之混合區179與具有缺陷之絕緣層173。由於氧過量之混合區179係設於具有缺陷之絕緣層173與氧化物半導體層171間，包含於島狀氧化物半導體層171中之雜質(例如氫、氫氧基、或濕氣)從氧化物半導體層171擴散進入氧過量之混合區179、或者通過氧過量之混合區179而擴散進入具有缺陷之絕緣層173。
設於具有缺陷之絕緣層173與氧化物半導體層171間的混合區179包含過量的氧，且因此具有許多氧懸鍵作為缺陷，且具有對於雜質(例如氫、濕氣、氫氧基、或氫化物)的高束縛能。氧過量之混合區179的設置促進了包含在氧化物半導體層171中的雜質(例如氫、濕氣、氫氧基、或氫化物)進入具有缺陷之絕緣層173的擴散與移動。
此外，當已從氧化物半導體層171移除且已擴散進入具有缺陷的絕緣層173的雜質朝氧化物半導體層移動回去時，氧過量之混合區179係作用為保護層(障壁層)，其結合且穩定該雜質，以阻止雜質進入氧化物半導體層。
如上所述，藉由從氧化物半導體層移除會導致變異的雜質(例如氫、濕氣、氫氧基、或氫化物)，可提供具有減低的雜質的氧化物半導體層162。此外，作用為障壁層的氧過量之混合區179可阻止已擴散進入具有缺陷的絕緣層173的雜質再次進入氧化物半導體層162；因此，氧化物半導體層162之雜質濃度可被保持為低。
透過上述製程，其中減低了氫與氫化物之濃度之氧化物半導體層162可被形成。
如同實施例2中，可設置氧過量之氧化物絕緣層來取代氧過量之混合區。氧過量之氧化物絕緣層產生之功效係相似於氧過量之混合區產生之功效。
在第三光微影步驟中，抗蝕遮罩形成於具有缺陷的絕緣層173之上，且施行選擇性的蝕刻，以形成具有缺陷的絕緣層166。然後，抗蝕遮罩被移除(見圖3C)。
之後，導電膜形成於閘極絕緣層152、氧化物半導體層162、與具有缺陷的絕緣層166之上。在那之後，藉由第四光微影步驟，抗蝕遮罩被形成，且施行選擇性的蝕刻，以形成源極電極層165a與汲極電極層165b。然後，抗蝕遮罩被移除。
關於源極電極層165a與汲極電極層165b之材料，可有：選自鋁(Al)、鉻(Cr)、銅(Cu)、鉭(Ta)、鈦(Ti)、鉬(Mo)、及鎢(W)之元素、包含任何這些元素作為成分之合金、包含任何這些元素之組合的合金、或類似者。此外，金屬導電膜可具有單層結構或者二或更多層之堆疊層結構。
透過上述製程，包含其中減低了氫與氫化物之濃度之氧化物半導體層162的薄膜電晶體160可被形成(見圖3D)。
如上所述，藉由移除形成氧化物半導體膜時之反應氛圍中的殘留濕氣，可減低氧化物半導體膜中之氫與氫化物之濃度。此外，藉由設置具有缺陷的絕緣層於氧化物半導體層之上，且氧過量之混合區係夾設其間，氧化物半導體層中之雜質(例如氫或濕氣)擴散進入具有缺陷的絕緣層，藉此可減低氧化物半導體層中之氫與氫化物之濃度。因此，氧化物半導體層可為穩定。
甚至如果雜質在擴散進入具有缺陷之絕緣層173之後，由於步驟中之熱處理而朝氧化物半導體層162移回，則作用為障壁層之氧過量之混合區179可以防止雜質進入氧化物半導體層162。因此，氧化物半導體層162之雜質濃度可以保持為低。
保護絕緣層係設置於具有缺陷的絕緣層之上。在此實施例中，保護絕緣層153係形成於具有缺陷的絕緣層166、源極電極層165a、與汲極電極層165b之上。關於保護絕緣層153，可使用氮化矽膜、氮化矽氧化物膜、氮化鋁膜、或類似者。在此實施例中，保護絕緣層153，係使用氮化矽膜來形成(見圖3E)。
注意到，氧化物絕緣層可另外形成於源極電極層165a、汲極電極層165b、與具有缺陷的絕緣層166之上，且保護絕緣層153可形成於氧化物絕緣層之上。此外，平坦絕緣層可形成於保護絕緣層153之上。
此實施例可與其它實施例適當地組合來實施。
如上所述，可提供具有穩定的電子特性，且包含薄膜電晶體(包含有氧化物半導體層)之高可靠度半導體裝置。
(實施例4)
在此實施例中，將敘述此說明書中所揭露之可施用至半導體裝置的薄膜電晶體的另一範例。
將參照圖4A至4C而敘述在此實施例中之半導體裝置及其製造方法。
雖然薄膜電晶體190係描述為單閘極薄膜電晶體，但如果需要的話可以形成包含複數通道形成區之多閘極薄膜電晶體。
此後，將參照圖4A至4C描述用以製造基板140之上的薄膜電晶體190的製程。
首先，導電膜係形成於具有絕緣表面的基板140之上，且之後藉由第一光微影步驟形成閘極電極層181。在此實施例中，具有厚度150nm之鎢膜係藉由濺鍍法來形成，以作為閘極電極層181。
之後，閘極絕緣層142形成於閘極電極層181之上。在此實施例中，具有100nm厚度之氮氧化矽層係藉由電漿CVD方法來形成，以作為閘極絕緣層142。
之後，導電膜被形成於閘極絕緣層142之上。藉由第二光微影步驟，抗蝕遮罩形成於導電膜之上，且施行選擇性的蝕刻；因此，形成源極電極層195a與汲極電極層195b。然後，抗蝕遮罩被移除。
之後，氧化物半導體膜被形成，且藉由第三光微影步驟，氧化物半導體膜被處理成島狀氧化物半導體層141(見圖4A)。在此實施例中，藉由使用基於In-Ga-Zn-O之金屬氧化物靶的濺鍍法，形成氧化物半導體膜。
基板係置於處於減壓之處理室中，且加熱至低於400℃之溫度。當留在處理室中之濕氣被移除，其中移除了氫及濕氣的濺鍍氣體被引進，以使用金屬氧化物作為靶來形成氧化物半導體膜於基板140之上。為了移除留在處理室中之濕氣，較佳地使用捕獲式真空泵。例如，較佳地使用低溫泵、離子泵、或鈦昇華泵。排空裝置可為設有冷捕集器(cold trap)之渦輪泵。在膜形成室中(其以低溫泵排空)，例如氫原子、包含氫原子之化合物(例如，H2O)、及包含碳原子之化合物、與類似者被抽空。因此，形成在此膜形成室中之氧化物半導體膜中所包含的雜質濃度可被減低。
關於膜形成環境之範例，可使用下述環境：基板與靶間之距離為100mm；壓力為0.6Pa；直流(DC)電源供應為0.5 kW；以及該氛圍係為氧氛圍(氧流動之比例為100%)。較佳地係為脈衝式直流(DC)電源供應，因為膜形成中所產生之粉末狀物質(亦稱為粒子或灰塵)可被減少，且膜厚度可為均勻。氧化物半導體膜較佳地具有5nm(含)至30nm(含)之厚度。注意到，氧化物半導體膜之合適厚度取決於材料而改變；因此，該厚度可取決於該材料而適當地決定。
然後，具有缺陷之絕緣層196形成於閘極絕緣層142、氧化物半導體層141、源極電極層195a、與汲極電極層195b之上。在具有缺陷之絕緣層196的形成中，氧過量之混合區199係形成於氧化物半導體層141與具有缺陷之絕緣層196之間。
混合區係為包含在氧化物半導體層中與重疊之具有缺陷之絕緣層中的材料之混合區。藉由提供混合區，氧化物半導體層與具有缺陷之絕緣層間的交界並未清楚界定；因此，可促進從氧化物半導體層至具有缺陷之絕緣層的氫擴散。例如，當氧化矽層被使用作為具有缺陷之絕緣層，混合區包含氧、矽、及包括在氧化物半導體層中的至少一種金屬元素。
如同在此實施例中，在氧化矽被使用作為具有缺陷之絕緣層196且基於In-Ga-Zn-O之氧化物被使用作為氧化物半導體的實例中，混合區199包含氧、矽、及選自In、Ga、與Zn的至少一種金屬元素。
混合區199可具有0.1nm至30nm之厚度(較佳地，2nm至10nm)。混合區199之厚度可由形成具有缺陷之絕緣層196時之濺鍍法的膜形成條件來控制。如果濺鍍法中的電源供應設定得較高而且基板與靶間的距離設定得較短，則混合區199可被形成得較厚。當以較高的電源供應施行濺鍍法，吸附在氧化物半導體層141之表面上的水或類似者可被移除。
氧化物半導體層141與具有缺陷之絕緣層196間的混合區199的設置促進了包含在氧化物半導體層141中的氫原子、包含氫原子的化合物(例如H2O)、包含碳原子的化合物、與類似者進入具有缺陷之絕緣層196的擴散，且促進其移動。
混合區199需要包含過量的氧，且因此係使用包含大量的氧的濺鍍氣體來形成，且在混合區199的形成之後，濺鍍氣體中之氧的數量可被調整，以用於具有缺陷之絕緣層196的形成。
具有缺陷之絕緣層196可為任何具有很多缺陷之絕緣層，且除了氧化矽層之外，可使用氮氧化矽層、氧化鋁層、氮氧化鋁層、或類似者。此外，氮化矽層、氮化矽氧化物層、氮化鋁層、氮化鋁氧化物層、或類似者可使用作為具有缺陷之絕緣層196。
在此實施例中，為了形成氧過量之混合區與氧化矽層，基板140(其上形成有島狀氧化物半導體層141、源極電極層195a、與汲極電極層195b)被加熱至室溫或低於100℃的溫度、引進包含高純度氧的濺鍍氣體(其中氫與濕氣被移除)、以及使用矽靶。
用於具有缺陷之絕緣層196的形成的濺鍍氣體較佳地為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減少至其濃度可用單位ppm或ppb來表示的程度。
例如，氧化矽膜係藉由脈衝DC濺鍍法在下述環境下形成：使用摻雜硼的矽靶(其具有純度6N(電阻率為0.01Ωcm))、基板與靶間的距離(T-S距離)為89mm、壓力為0.4Pa、直流(DC)電源為6kW、且該氛圍係為氧(氧流動之比例為100%)。膜厚度為300nm。注意到，除了矽靶之外，石英(較佳地為合成石英)可被使用作為用以形成氧化矽膜的靶。關於濺鍍氣體，可使用氧氣或氧與氬之混合氣體。
較佳地，混合區199與具有缺陷之絕緣層196係形成於處理室中遺留的濕氣被移除時，使得氫、氫氧基、或濕氣不包含於氧化物半導體層141、具有缺陷之絕緣層196、或混合區199中。
注意到，除了氧化矽之外，可使用氮氧化矽、氧化鋁、氮氧化鋁、或類似者來形成混合區199。
然後，保護絕緣層183係形成於具有缺陷的絕緣層196之上。關於保護絕緣層183，可使用氮化矽膜、氮化矽氧化物膜、氮化鋁膜、或類似者。關於保護絕緣層183，氮化矽膜係藉由下述來形成：加熱基板140(其上形成有上達具有缺陷之絕緣層196之多個層)至100℃至400℃之溫度；引進含有高純度氮之濺鍍氣體(其中移除了氫及濕氣)；及使用矽靶。
在此實施例中，在保護絕緣層183之形成中，100℃至400℃之熱處理係施行於基板140。
此熱處理可將包含於氧化物半導體層141中之氫或濕氣擴散進入氧過量之混合區199與具有缺陷之絕緣層196。由於氧過量之混合區199係設於氧化物絕緣層196與島狀氧化物半導體層141間，包含於島狀氧化物半導體層141中之雜質(例如氫、氫氧基、或濕氣)從氧化物半導體層141擴散進入氧過量之混合區199、或者通過氧過量之混合區199而擴散進入氧化物絕緣層196。
設於具有缺陷之絕緣層196與氧化物半導體層141間的混合區199包含過量的氧，且因此具有許多氧懸鍵作為缺陷，且具有對於雜質(例如氫、濕氣、氫氧基、或氫化物)的高束縛能。氧過量之混合區199的設置促進了包含在氧化物半導體層141中的雜質(例如氫、濕氣、氫氧基、或氫化物)進入具有缺陷之絕緣層196的擴散與移動。
此外，當已從氧化物半導體層141移除且已擴散進入具有缺陷的絕緣層196的雜質朝氧化物半導體層移動回去時，氧過量之混合區199係作用為保護層(障壁層)，其結合且穩定該雜質，以阻止雜質進入氧化物半導體層。
如上所述，藉由從氧化物半導體層移除會導致變異的雜質(例如氫、濕氣、氫氧基、或氫化物)，可提供具有減低的雜質的氧化物半導體層192。此外，作用為障壁層的氧過量之混合區199可阻止已擴散進入具有缺陷的絕緣層196的雜質再次進入氧化物半導體層192；因此，氧化物半導體層192之雜質濃度可被保持為低。
透過上述製程，包含其中減低了氫與氫化物之濃度之氧化物半導體層192的薄膜電晶體190可被形成(見圖4C)。
如同實施例2中，可設置氧過量之氧化物絕緣層來取代氧過量之混合區。氧過量之氧化物絕緣層產生之功效係相似於氧過量之混合區產生之功效。
如上所述，藉由移除形成氧化物半導體膜時之反應氛圍中的殘留濕氣，可減低氧化物半導體膜中之氫與氫化物之濃度。此外，藉由設置具有缺陷的絕緣層於氧化物半導體層之上，且氧過量之混合區係夾設其間，氧化物半導體層中之雜質(例如氫或濕氣)擴散進入具有缺陷的絕緣層，藉此可減低氧化物半導體層中之氫與氫化物之濃度。因此，氧化物半導體層可為穩定。
甚至如果雜質在擴散進入具有缺陷之絕緣層196之後，由於步驟中之熱處理而朝氧化物半導體層192移回，則作用為障壁層之氧過量之混合區199可以防止雜質進入氧化物半導體層192。因此，氧化物半導體層192之雜質濃度可以保持為低。
此實施例可與其它實施例適當地組合來實施。
如上所述，可提供具有穩定的電子特性，且包含薄膜電晶體(包含有氧化物半導體層)之高可靠度半導體裝置。
(實施例5)
在此實施例中，將敘述此說明書中所揭露之可施用至半導體裝置的薄膜電晶體的另一範例。與上述實施例相同的部分或具有相似功能的部分可用與上述實施例相似的方式來形成，且相似於上述實施例之步驟亦可用與上述實施例所述的相似方式來施行，且省略了重複的敘述。此外，相同部分的詳細敘述並未重複。
將參照圖5A至5E而敘述在此實施例中之半導體裝置及其製造方法。
圖5A至5E說明半導體裝置的剖面結構的範例。說明於圖5A至5E中之薄膜電晶體310具有底閘極結構之形態，且亦稱為倒交錯薄膜電晶體。
雖然薄膜電晶體310係描述為單閘極薄膜電晶體，但如果需要的話可以形成包含複數通道形成區之多閘極薄膜電晶體。
此後，將參照圖5A至5E描述用以製造基板300之上的薄膜電晶體310的製程。
首先，導電膜係形成於具有絕緣表面的基板300之上，且之後藉由第一光微影步驟形成閘極電極層311。注意到，藉由噴墨方法可以形成抗蝕遮罩。藉由噴墨方法之抗蝕遮罩的形成並不使用光罩；因此，製造成本可以減低。
雖然對於可以使用作為具有絕緣表面之基板300的基板並沒有特別限制，但該基板至少需要具有足夠的耐熱性，以承受稍後執行之加熱處理。可使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或類似者之玻璃基板。
關於玻璃基板，如果稍後執行之加熱處理之溫度為高，則較佳地使用應變點為730℃或更高之玻璃基板。關於玻璃基板，例如，使用之玻璃材料可例如為鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃。注意到，藉由含有比氧化硼數量更多的氧化鋇(BaO)，可獲得耐熱且較為實用之玻璃基板。因此，較佳地使用含有BaO較B2O3為多之玻璃基板。
注意到，除了上述玻璃基板，可使用絕緣材質所形成的基板，例如，陶瓷基板、石英基板、或藍寶石基板。替代地，可使用微晶玻璃或類似者。
作用為基底膜之絕緣膜可設於基板300與閘極電極層311之間。基底膜具有防止雜質元素從基板300擴散之功能，且可形成為具有單層或堆疊層結構，其包含氮化矽層、氧化矽層、氮化矽氧化物層、及氮氧化矽層之一或更多者。
閘極電極層311可形成為具有單層或堆疊層結構，其使用金屬材料(例如，鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧)、或合金材料(其包含任何的這些元素作為其主要成份)。
例如，關於閘極電極層311之兩層結構，較佳地為：鉬層係形成於鋁層之上的兩層結構、鉬層係形成於銅層之上的兩層結構、氮化鈦層或氮化鉭層係形成於銅層之上的兩層結構、鉬層係形成於氮化鈦層之上的兩層結構、或鎢層係形成於氮化鎢層之上的兩層結構。關於三層結構，較佳地為：堆疊有鎢層或氮化鎢層、鋁與矽之合金層或鋁與鈦之合金層、以及氮化鈦層或鈦層之堆疊結構。
之後，閘極絕緣層302形成於閘極電極層311之上。
藉由電漿CVD方法、濺鍍法、或類似者，閘極絕緣層302可形成為具有單層或堆疊層結構，其包含氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、氧化鋁層、氮化鋁層、氮氧化鋁層、氧化鋁氮層、或氧化鉿層。例如，氮氧化矽層可藉由電漿CVD方法而使用含有SiH4、氧、與氮之沉積氣體來形成。閘極絕緣層302具有100nm(含)至500nm(含)之厚度。在堆疊層結構之實例中，具有50nm(含)至200nm(含)厚度之第一閘極絕緣層與具有5nm(含)至300nm(含)厚度之第二閘極絕緣層係以此順序堆疊。
在此實施例中，具有100nm厚度之氮氧化矽層係藉由電漿CVD方法來形成，以作為閘極絕緣層302。
之後，具有2nm(含)至200nm(含)厚度之氧化物半導體膜330被形成於閘極絕緣層302之上。
注意到，在藉由濺鍍法形成氧化物半導體膜330之前，較佳地藉由逆濺鍍(其中引進氬氣且產生電漿)來移除附著於閘極絕緣層302之表面的灰塵。注意到，除了氬氣氛圍之外，可使用氮、氦、氧、或類似者。
關於氧化物半導體膜330，可使用基於In-Ga-Zn-O之膜、基於In-Sn-Zn-O之氧化物半導體膜、基於In-Al-Zn-O之氧化物半導體膜、基於Sn-Ga-Zn-O之氧化物半導體膜、基於Al-Ga-Zn-O之氧化物半導體膜、基於Sn-Al-Zn-O之氧化物半導體膜、基於In-Zn-O之氧化物半導體膜、基於Sn-Zn-O之氧化物半導體膜、基於Al-Zn-O之氧化物半導體膜、基於In-O之氧化物半導體膜、基於Sn-O之氧化物半導體膜、或基於Zn-O之氧化物半導體膜。在此實施例中，氧化物半導體膜330係藉由使用基於In-Ga-Zn-O之金屬氧化物靶之濺鍍法而形成。圖5A所示為在此階段的剖面視圖。此外，氧化物半導體膜330可藉由在稀有氣體(通常為氬)氛圍、氧氣氛圍、或稀有氣體(通常為氬)與氧氣之氛圍中之濺鍍法而形成。在藉由濺鍍法之膜形成的實例中，可使用包含2wt%(含)至10wt%(含)之SiO2的靶。
關於用於藉由濺鍍法來形成氧化物半導體膜330的靶，可使用包含氧化鋅作為其主成分之金屬氧化物靶。可使用的金屬氧化物靶的另一範例係為包含In、Ga、與Zn(具有組成比為In2O3:Ga2O3:ZnO=1:1:1[分子比])之金屬氧化物靶。關於包含In、Ga、與Zn之金屬氧化物靶，可使用具有組成比為In2O3:Ga2O3:ZnO=1:1:2[分子比])之靶或具有組成比為In2O3:Ga2O3:ZnO=1:1:4[分子比])之靶。金屬氧化物靶之填充係數(filling factor)為90%(含)至100%(含)，且較佳為95%(含)至99.9%(含)。當使用具有高填充係數之金屬氧化物靶，所形成之金屬氧化物靶具有高密度。
氧化物半導體膜330的形成中所使用的濺鍍氣體較佳地係為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減低到其濃度可以用ppm或ppb的單位來表示的程度。
基板係置於處於減壓之處理室中，且基板溫度係設定為100℃(含)至600℃(含)，較佳地為200℃(含)至400℃(含)。藉由在加熱基板的同時來形成氧化物半導體膜，所形成之氧化物半導體膜之雜質濃度可被減低。此外，濺鍍所導致的損害可被減低。當留在處理室中之濕氣被移除，其中移除了氫及濕氣的濺鍍氣體被引進，以使用金屬氧化物作為靶來形成氧化物半導體膜330於基板300之上。為了移除留在處理室中之濕氣，較佳地使用捕獲式真空泵。例如，較佳地使用低溫泵、離子泵、或鈦昇華泵。排空裝置可為設有冷捕集器(cold trap)之渦輪泵。在膜形成室中(其以低溫泵排空)，例如氫原子、及包含氫原子之化合物(例如，H2O)(及較佳地包含碳原子之化合物)被抽空。因此，形成在此膜形成室中之氧化物半導體膜中所包含的雜質濃度可被減低。
關於膜形成環境之範例，可使用下述環境：基板與靶間之距離為100mm；壓力為0.6 Pa；直流(DC)電源供應為0.5 kW；以及該氛圍係為氧氛圍(氧流動之比例為100%)。較佳地係為脈衝式直流(DC)電源供應，因為膜形成中所產生之粉末狀物質(亦稱為粒子或灰塵)可被減少，且膜厚度可為均勻。氧化物半導體膜較佳地具有5nm(含)至30nm(含)之厚度。注意到，氧化物半導體膜之合適厚度取決於材料而改變；因此，該厚度可取決於該材料而適當地決定。
然後，藉由第二光微影步驟，氧化物半導體膜330被處理成島狀氧化物半導體層(見圖1B)。注意到，用以形成島狀氧化物半導體層之抗蝕遮罩可藉由噴墨方法來形成。藉由噴墨方法之抗蝕遮罩的形成，並未使用光罩；因此，製造成本可降低。
然後，第一熱處理被施於氧化物半導體層。藉由此第一熱處理，可施行氧化物半導體層之脫水或脫氫。第一熱處理施行之溫度為400℃(含)至750℃(含)，較佳地高於或等於400℃且低於基板之應變點。在此，基板被引置於電爐(其為一種熱處理設備)中，且氧化物半導體層在氮氣氛圍中、在450℃被施以熱處理達一個小時。在那之後，氧化物半導體層被防止曝露於空氣且防止再次地包含水或氫；因此，可獲得氧化物半導體層331(見圖5B)。
注意到，熱處理設備並不限於電爐，且可提供有用以加熱物體的裝置，該物體被來自加熱器(例如電阻加熱器)之熱傳導或熱照射所處理。例如，可使用快速熱退火(RTA，rapid thermal annealing)設備，例如氣體快速熱退火(GRTA，gas rapid thermal annealing)設備、或燈快速熱退火(LRTA，lamp rapid thermal annealing)設備。LRTA設備係一種設備，用以加熱物體，該物體被來自燈所發射之光(電磁波)照所處理，該燈例如鹵燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈。GRTA設備係一種設備，其中使用高溫氣體施行熱處理。關於該氣體，使用不與被熱處理所處理之物體起反應的惰性氣體，例如氮氣或稀有氣體(例如氬)。
例如，關於第一熱處理，GRTA可被施行如下：基板被移入加熱至高溫650℃至700℃之惰性氣體中，並加熱數分鐘，以及基板被從加熱至高溫之惰性氣體移出。藉由GRTA，使短時間內的高溫熱處理可達成。
注意到，在第一熱處理中，較佳地，濕氣、氫、及類似者並不包含於氮、或稀有氣體(例如氦、氖、或氬)中。或者，被引進熱處理設備之氮、或稀有氣體(例如氦、氖、或氬)的純度較佳地為6N(99.9999%)或更高，更佳為7N(99.99999%)或更高(亦即，雜質濃度為1 ppm或更低，較佳地為0.1 ppm或更低)。
此外，取決於在第一熱處理的環境或氧化物半導體層的材料，氧化物半導體層被結晶化，以變成微晶膜或複晶膜。例如，氧化物半導體層可被結晶化而成為具有結晶度90%或更多(或者80%或更多)之微晶氧化物半導體膜。此外，取決於第一熱處理的環境或氧化物半導體層的材料，氧化物半導體層可變成不含結晶成分之非結晶氧化物半導體層。氧化物半導體層可變成其中微晶部分(具有1nm(含)至20 nm(含)之粒子直徑，通常為2nm(含)至4nm(含))被混合入非結晶氧化物半導體的氧化物半導體膜。
在氧化物半導體膜330被處理成島狀氧化物半導體層之前，氧化物半導體層之第一熱處理可被施行於氧化物半導體膜330上。在此實例中，在第一熱處理之後，基板被從熱處理設備取出，且被施以光微影步驟。
對於氧化物半導體層具有脫水或脫氫之效果的熱處理可被施行於任何下面時點：氧化物半導體層形成之後、源極電極與汲極電極形成於氧化物半導體層之上以後、以及保護絕緣層形成於源極電極與汲極電極之上以後。
此外，在接觸孔係形成於閘極絕緣層302中之實例中，接觸孔之形成可施行在氧化物半導體膜330的脫水或脫氫之前或之後。
注意到，氧化物半導體膜的蝕刻並不限於濕蝕刻，且可為乾蝕刻。
蝕刻環境(例如蝕刻劑、蝕刻時間、及溫度)取決於材料而被適當地調整，使得該膜被蝕刻至期望的形狀。
之後，導電膜形成於閘極絕緣層302與氧化物半導體層331之上。導電膜可藉由濺鍍法或真空蒸鍍法來形成。關於第二導電膜之材料，可有下面材料：選自鋁(Al)、鉻(Cr)、銅(Cu)、鉭(Ta)、鈦(Ti)、鉬(Mo)、及鎢(W)之元素、包含任何這些元素作為成分之合金、包含任何這些元素之組合的合金、或類似者。此外，可使用選自錳(Mn)、鎂(Mg)、鋯(Zr)、鈹(Be)、及釷(Th)之一或更多材料。此外，導電膜可具有單層結構或者二或更多層之堆疊層結構。例如，可以有：含矽之鋁膜的單層結構、鈦膜堆疊在鋁膜上之二層結構、依此順序堆疊之鈦膜、鋁膜、及鈦膜的三層結構。替代地，可使用含有鋁(Al)及選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、或鈧(Sc)之一或更多元素的膜、合金膜、或氮化膜。
在熱處理係被施行於導電膜的形成之後的實例中，導電膜較佳地具有足夠的熱阻，以承受熱處理。
藉由第三光微影步驟，抗蝕遮罩形成於導電膜之上，且蝕刻係選擇性地施行；因此，形成源極電極層315a與汲極電極層315b。然後，抗蝕遮罩被移除(見圖5C)。
紫外線、KrF雷射光、或ArF雷射光係用於曝光，以在第三光微影步驟中形成抗蝕遮罩。稍後將被形成之薄膜電晶體的通道長度L係取決於源極電極層之下部與汲極電極層之下部(兩者相鄰於彼此，且在氧化物半導體層331之上)間的間隔寬度。注意到，當曝光係被施行於通道長度L小於25nm時，該曝光係使用波長極端短的極紫外線(數奈米至數十奈米)，以形成抗蝕遮罩於第三光微影步驟中。使用極紫外線的曝光導致高解析度與大的視野深度。因此，稍後將被形成之薄膜電晶體的通道長度L可設定為10nm(含)至1000nm(含)。因此，電路之操作速度可增加，且由於相當小的關閉狀態電流，可以達成較低的功率消耗。
注意到，各材料與蝕刻環境被適當地調整，使得氧化物半導體層331不藉由導電膜之蝕刻而被移除。
在此實施例中，Ti膜係使用作為導電膜，基於In-Ga-Zn-O之氧化物半導體係使用作為氧化物半導體層331，且過氧化氫氨(氨水、水、與過氧化氫之混合物)係使用作為蝕刻劑。
注意到，在第三光微影步驟中，氧化物半導體層331在某些實例中可被部分地蝕刻，以形成具有溝槽(凹處)之氧化物半導體層。用於形成源極電極層315a與汲極電極層315b之抗蝕遮罩可藉由噴墨方法來形成。藉由噴墨方法之抗蝕遮罩的形成，並未使用光罩；因此，製造成本可降低。
此外，氧化物導電層可形成於氧化物半導體層331及源極電極層315a及汲極電極層315b之間。用以形成源極及汲極電極層之氧化物導電層及金屬層可相繼地形成。氧化物導電層可作為源極區及汲極區。
當氧化物導電層被提供作為在氧化物半導體層331及源極電極層315a或汲極電極層315b之間的源極區或汲極區時，源極區及汲極區可具有較低電阻，且電晶體可操作在高速。
此外，為了減少光微影步驟中所用之光罩的數目以及減少光微影步驟的數量，蝕刻步驟可藉由使用多調(multi-tone)遮罩而施行，此多調遮罩為曝光遮罩，通過此多調遮罩，光傳輸而具有複數強度。使用多調遮罩所形成之抗蝕遮罩具有複數厚度，且藉由被蝕刻可進一步改變形狀，且因此可用於複數蝕刻步驟中，以提供不同的圖案。因此，對應於至少兩種不同圖案的抗蝕遮罩可使用一個多調遮罩來形成。因此，曝光遮罩的數目可被減少，且對應的光微影步驟數量亦可被減少，藉此可實現製程之簡化。
之後，使用氣體(例如N2O、N2、或Ar)之電漿處理可被施行。藉由此電漿處理，移除氧化物半導體層之曝露表面之吸附的水或類似者。使用氧與氬之混合氣體的電漿處理可被施行。
然後，氧過量之氧化物絕緣層319係形成於閘極絕緣層302、氧化物半導體層331、源極電極層315a、及汲極電極層315b之上。在此實施例中，氧過量之氧化物絕緣層319係形成以與氧化物半導體層331接觸於一區域，在該區域中，氧化物半導體層331不與源極電極層315a或汲極電極層315b重疊。
在此實施例中，為了形成氧化矽層(SiO2+x，其中x較佳地等於或大於0，且小於3)作為氧過量之氧化物絕緣層319，基板300(其上形成有源極電極層315a及汲極電極層315b等多個層)被加熱至室溫或低於100℃的溫度、引進包含高純度氧的濺鍍氣體(其中氫與濕氣被移除)、以及使用矽靶。氧過量之氧化物絕緣層319之厚度可為0.1nm至30nm(較佳地，2nm至10nm)。
氧過量之氧化物絕緣層319的形成所用的濺鍍氣體較佳地為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減少至其濃度可用單位ppm或ppb來表示的程度。
例如，氧化矽層係藉由脈衝DC濺鍍法在下述環境下形成：使用摻雜硼的矽靶(其具有純度6N(電阻率為0.01Ωcm))、基板與靶間的距離(S-T距離)為89mm、壓力為0.4Pa、直流(DC)電源為6kW、且該氛圍係為氧(氧流動之比例為100%)。注意到，除了矽靶之外，石英(較佳地為合成石英)可被使用作為用以形成氧化矽層的靶。關於濺鍍氣體，可使用氧氣或氧與氬之混合氣體。
注意到，除了氧化矽層之外，可使用氮氧化矽層、氧化鋁層、氮氧化鋁層、或類似者來作為氧過量之氧化物絕緣層319。
然後，具有缺陷之絕緣層316形成氧過量之氧化物絕緣層319之上，而無曝露至空氣。氧過量之氧化物絕緣層319與具有缺陷之絕緣層316係使用相同的靶而形成於相同的處理室中。
在此實施例中，藉由濺鍍法，200nm厚度之氧化矽層係形成作為具有缺陷之絕緣層316。在膜形成中之基板溫度可為室溫至300℃(含)。在此實施例中，基板溫度為100℃。藉由濺鍍法之氧化矽膜之形成可施行在稀有氣體(通常為氬)氛圍、氧氣氛圍、或稀有氣體(通常為氬)與氧氣之氛圍中。關於靶，可使用氧化矽靶或矽靶。例如，氧化矽層可藉由濺鍍法在氧氣與氮氣之氛圍中使用矽靶來形成。
具有缺陷之絕緣層316可為任何具有很多缺陷之絕緣層，但較佳地為無機絕緣膜，其不包含雜質(例如，濕氣、氫離子或OH-)，且其阻止該等雜質從外面進入。除了氧化矽層之外，通常可使用氮氧化矽層、氧化鋁層、氮氧化鋁層、或類似者。此外，氮化矽層、氮化矽氧化物層、氮化鋁層、氮化鋁氧化物層、或類似者可使用作為具有缺陷之絕緣層316。
較佳地，具有缺陷之絕緣層316係形成於處理室中遺留的濕氣被移除時，使得氫、氫氧基、或濕氣不包含於氧化物半導體層331、或具有缺陷之絕緣層316中。
為了移除留在處理室中之濕氣，較佳地使用捕獲式真空泵。例如，較佳地使用低溫泵、離子泵、或鈦昇華泵。排空裝置可為設有冷捕集器(cold trap)之渦輪泵。在膜形成室中(其以低溫泵排空)，例如氫原子、及包含氫原子之化合物(例如，H2O)被抽空。因此，形成在此膜形成室中之具有缺陷之絕緣層316中所包含的雜質濃度可被減低。
用於具有缺陷之絕緣層316的形成的濺鍍氣體較佳地為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減少至其濃度可用單位ppm或ppb來表示的程度。
之後，第二熱處理(較佳地在200℃(含)至400℃(含)，例如，250℃(含)至350℃(含))被施行於惰性氣體氛圍中或氧氣氛圍中。例如，第二熱處理係於氮氣氛圍中在250℃被施行達一小時。在第二熱處理中，氧化物半導體層的一部分(通道形成區)被加熱，同時與氧化物絕緣層319接觸。
此熱處理可將包含於氧化物半導體層331中之氫或濕氣擴散進入氧過量之氧化物絕緣層319與具有缺陷之絕緣層316。由於氧過量之氧化物絕緣層319係設於具有缺陷之絕緣層316與氧化物半導體層331間，包含於島狀氧化物半導體層331中之雜質(例如氫、氫氧基、或濕氣)從氧化物半導體層331擴散進入氧過量之氧化物絕緣層319、或者通過氧過量之氧化物絕緣層319而擴散進入具有缺陷之絕緣層316。
設於具有缺陷之絕緣層316與氧化物半導體層331間的氧化物絕緣層319包含過量的氧，且因此具有許多氧懸鍵作為缺陷，且具有對於雜質(例如氫、濕氣、氫氧基、或氫化物)的高束縛能。氧過量之氧化物絕緣層319的設置促進了包含在氧化物半導體層331中的雜質(例如氫、濕氣、氫氧基、或氫化物)進入具有缺陷之絕緣層316的擴散與移動。
此外，當已從氧化物半導體層331移除且已擴散進入具有缺陷的絕緣層316的雜質朝氧化物半導體層移動回去時，氧過量之氧化物絕緣層319係作用為保護層(障壁層)，其結合且穩定該雜質，以阻止雜質進入氧化物半導體層。
如上所述，藉由從氧化物半導體層移除會導致變異的雜質(例如氫、濕氣、氫氧基、或氫化物)，可提供具有減低的雜質的氧化物半導體層312。此外，作用為障壁層的氧過量之氧化物絕緣層319可阻止已擴散進入具有缺陷的絕緣層316的雜質再次進入氧化物半導體層；因此，氧化物半導體層312之雜質濃度可被保持為低。
注意到，用於將雜質(例如氫)從氧化物半導體層擴散進入具有缺陷的絕緣層的熱處理並不需要與第二熱處理組合，且可分開施行。
在上述步驟中，用於脫水或脫氫之熱處理係施行於所形成之氧化物半導體膜，藉此，氧化物半導體膜成為缺氧狀態且電阻減低，亦即，變成n型層，且之後氧化物絕緣層係形成而與氧化物半導體層相接觸，其使部分之氧化物半導體層成為氧過量狀態。因此，重疊於閘極電極層311之通道形成區313變成i型區。在此時，高電阻源極區314a(其具有高於至少通道形成區313之載子濃度，且與源極電極層315a重疊)與高電阻汲極區314b(其具有高於至少通道形成區313之載子濃度，且與汲極電極層315b重疊)係以自對準方式形成。透過上述步驟，形成薄膜電晶體310(見圖5D)。
雖然在此實施例中所述之範例為形成氧過量之氧化物絕緣層，但如同實施例1中，可提供氧過量之混合區來取代氧過量之氧化物絕緣層。氧過量之混合區產生之功效係相似於氧過量之氧化物絕緣層產生之功效。
熱處理可進一步在100℃(含)至200℃(含)、在空氣中施行達1小時(含)至30小時(含)。在此實施例中，熱處理係施行於150℃達10小時(含)。此熱處理可在固定的加熱溫度被施行。或者，加熱溫度的下述改變可被重複施行數次：加熱溫度從室溫被增加至100℃(含)至200℃(含)的溫度，且然後減低至室溫。此外，此熱處理可在形成具有缺陷的絕緣層之前被施行於減壓下。當處於減壓下時，熱處理時間可被縮短。藉由此熱處理，氫從氧化物半導體層被引進至具有缺陷的絕緣層；因此，可獲得常關型(normally-off)之薄膜電晶體。因此，可改善半導體裝置之可靠度。
藉由在部分之氧化物半導體層中形成高電阻汲極區314b(或高電阻源極區314a)，其與汲極電極層315b(或源極電極層315a)重疊，可改善薄膜電晶體之可靠度。具體地，藉由形成高電阻汲極區314b，導電性可從汲極電極層315b至高電阻汲極區314b與通道形成區313步階式地改變。因此，在薄膜電晶體係操作於汲極電極層315b被連接至用於供應高電源供應電位VDD之佈線的情況中，高電阻汲極區係作用為緩衝器，且甚至如果高電場被施於閘極電極層311與汲極電極層315b之間時，高電場並沒有局部地施加；因此，可改善電晶體之崩潰電壓。
此外，在氧化物半導體層之厚度等於或小於15nm之情況中，氧化物半導體層中之高電阻汲極區或高電阻源極區係形成於整個厚度方向。在氧化物半導體層之厚度為30nm(含)至50nm(含)之情況中，在部分之氧化物半導體層中(亦即，在氧化物半導體層與源極電極層或汲極電極層相接觸的區域，及其附近)，電阻被減低，且高電阻汲極區或高電阻源極區被形成，同時氧化物半導體層中之靠近閘極絕緣膜的區域可成為i型區。
保護絕緣層可額外設置於具有缺陷的絕緣層316之上。例如，氮化矽膜係藉由RF濺鍍法而形成。由於RF濺鍍法具有高產出，其較佳地係使用作為保護絕緣層之膜形成方法。保護絕緣層係使用無機絕緣膜而形成，無機絕緣膜不包含雜質(例如，濕氣、氫離子或OH-)，且其阻止該等雜質從外面進入；例如，可使用氮化矽膜、氧化鋁膜、氮化矽氧化物膜、氮化鋁氧化物膜、或類似者。在此實施例中，保護絕緣層303係形成作為使用氮化矽膜之保護絕緣層(見圖5E)。
在此實施例中，關於保護絕緣層303，氮化矽膜係藉由下述來形成：加熱基板300(其上形成有上達具有缺陷之絕緣層316之多個層)至100℃至400℃之溫度；引進含有高純度氮之濺鍍氣體(其中移除了氫及濕氣)；及使用矽靶。亦在此步驟中，較佳地保護絕緣層303係在移除了留在處理室中之濕氣時被形成，如同具有缺陷之絕緣層316的實例中。
用於平坦化之平坦絕緣層可設於保護絕緣層303之上。
如上所述，藉由移除形成氧化物半導體膜時之反應氛圍中的殘留濕氣，可減低氧化物半導體膜中之氫與氫化物之濃度。此外，藉由設置具有缺陷的絕緣層於氧化物半導體層之上，且氧過量之混合區係夾設其間，氧化物半導體層中之雜質(例如氫或濕氣)擴散進入具有缺陷的絕緣層，藉此可減低氧化物半導體層中之氫與氫化物之濃度。因此，氧化物半導體層可為穩定。
甚至如果雜質在擴散進入具有缺陷之絕緣層316之後，由於步驟中之熱處理而朝氧化物半導體層312移回，則作用為障壁層之氧過量之氧化物絕緣層319可以防止雜質進入氧化物半導體層312。因此，氧化物半導體層312之雜質濃度可以保持為低。
此實施例可與其它實施例適當地組合來實施。
如上所述，可提供具有穩定的電子特性，且包含薄膜電晶體(包含有氧化物半導體層)之高可靠度半導體裝置。
(實施例6)
在此實施例中，將敘述此說明書中所揭露之可施用至半導體裝置的薄膜電晶體的另一範例。與上述實施例相同的部分或具有相似功能的部分可用與上述實施例相似的方式來形成，且相似於上述實施例之步驟亦可用與上述實施例所述的相似方式來施行，且省略了重複的敘述。此外，相同部分的詳細敘述並未重複。
將參照圖6A至6D而敘述在此實施例中之半導體裝置及其製造方法。
圖6A至6D說明半導體裝置之剖面結構之範例。圖6A至6D所說明之薄膜電晶體360具有底閘極(bottom-gate)結構型態(稱為通道保護結構，亦稱為通道阻絕結構)，且亦稱為倒交錯薄膜電晶體。
雖然薄膜電晶體360係描述為單閘極薄膜電晶體，但如果需要的話可以形成包含複數通道形成區之多閘極薄膜電晶體。
此後，將參照圖6A至6D描述用以製造基板320之上的薄膜電晶體360的製程。
首先，導電膜係形成於具有絕緣表面的基板320之上，且之後藉由第一光微影步驟形成閘極電極層361。注意到，藉由噴墨方法可以形成抗蝕遮罩。藉由噴墨方法之抗蝕遮罩的形成並不使用光罩；因此，製造成本可以減低。
閘極電極層361可形成為具有單層或堆疊層結構，其使用金屬材料(例如，鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧)、或合金材料(其包含任何的這些元素作為其主要成份)。
之後，閘極絕緣層322形成於閘極電極層361之上。
在此實施例中，具有100nm厚度之氮氧化矽層係藉由電漿CVD方法來形成，以作為閘極絕緣層322。
之後，具有2nm(含)至200nm(含)厚度之氧化物半導體膜被形成於閘極絕緣層322之上，且藉由第二光微影步驟，氧化物半導體膜被處理成島狀氧化物半導體層171。在此實施例中，藉由使用基於In-Ga-Zn-O之金屬氧化物靶的濺鍍法，形成氧化物半導體膜。
較佳地，氧化物半導體膜係形成於處理室中遺留的濕氣被移除時，使得氫、氫氧基、或濕氣不包含於氧化物半導體膜中。
為了移除留在處理室中之濕氣，較佳地使用捕獲式真空泵。例如，較佳地使用低溫泵、離子泵、或鈦昇華泵。排空裝置可為設有冷捕集器(cold trap)之渦輪泵。在膜形成室中(其以低溫泵排空)，例如氫原子、與包含氫原子之化合物(例如，H2O)被抽空。因此，形成在此膜形成室中之氧化物半導體膜中所包含的雜質濃度可被減低。
氧化物半導體膜的形成所用的濺鍍氣體較佳地為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減少至其濃度可用單位ppm或ppb來表示的程度。
之後，施行氧化物半導體層之脫水或脫氫。用於脫水或脫氫之第一熱處理的溫度為400℃(含)至750℃(含)，較佳地高於或等於400℃且低於基板之應變點。在此，基板被引置於電爐(其為一種熱處理設備)中，且氧化物半導體層在氮氣氛圍中、在450℃被施以熱處理達一個小時。在那之後，氧化物半導體層被防止曝露於空氣且防止再次地包含水或氫；因此，可獲得氧化物半導體層332(見圖6A)。
之後，使用氣體(例如N2O、N2、或Ar)之電漿處理可被施行。藉由此電漿處理，移除氧化物半導體層之曝露表面之吸附的水或類似者。使用氧與氬之混合氣體的電漿處理可被施行。
然後，氧過量之氧化物絕緣層係形成於閘極絕緣層322與氧化物半導體層332上。
在此實施例中，使用包含高純度氧的濺鍍氣體(其中氫與濕氣被移除)以及矽靶，氧化矽層(SiO2+x，其中x較佳地等於或大於0，且小於3)被形成作為氧過量之氧化物絕緣層369。氧過量之氧化物絕緣層369之厚度可為0.1nm至30nm(較佳地，2nm至10nm)。
注意到，除了氧化矽層之外，氮氧化矽層、氧化鋁層、氮氧化鋁層、或類似者可使用作為氧過量之氧化物絕緣層。
然後，具有缺陷之絕緣層形成於氧過量之氧化物絕緣層之上，而無曝露至空氣。氧過量之氧化物絕緣層與具有缺陷之絕緣層係使用相同的靶而形成於相同的處理室中。
在此實施例中，藉由濺鍍法，200nm厚度之氧化矽層係形成作為具有缺陷之絕緣層。
較佳地，氧過量之氧化物絕緣層與具有缺陷之絕緣層係形成於處理室中遺留的濕氣被移除時，使得氫、氫氧基、或濕氣不包含於氧化物半導體層332、氧過量之氧化物絕緣層、或具有缺陷之絕緣層366中。
為了移除留在處理室中之濕氣，較佳地使用捕獲式真空泵。例如，較佳地使用低溫泵、離子泵、或鈦昇華泵。排空裝置可為設有冷捕集器(cold trap)之渦輪泵。在膜形成室中(其以低溫泵排空)，例如氫原子、與包含氫原子之化合物(例如，H2O)被抽空。因此，形成在此膜形成室中之具有缺陷之絕緣層366中所包含的雜質濃度可被減低。
氧過量之氧化物絕緣層與具有缺陷之絕緣層的形成所用的濺鍍氣體較佳地為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減少至其濃度可用單位ppm或ppb來表示的程度。
然後，在具有缺陷之絕緣層與氧化物半導體層彼此相接觸且氧過量之氧化物絕緣層位於兩者間的狀態中，熱處理被施行於100℃至400℃。此熱處理可將包含於氧化物半導體層332中之氫或濕氣擴散進入氧過量之氧化物絕緣層與具有缺陷之絕緣層。由於氧過量之氧化物絕緣層係設於具有缺陷之絕緣層與氧化物半導體層間，包含於島狀氧化物半導體層中之雜質(例如氫、氫氧基、或濕氣)從氧化物半導體層擴散進入氧過量之氧化物絕緣層、或者通過氧過量之氧化物絕緣層而擴散進入具有缺陷之絕緣層。
設於氧化物半導體層與具有缺陷之絕緣層間的氧化物絕緣層包含過量的氧，且因此具有許多氧懸鍵作為缺陷，且具有對於雜質(例如氫、濕氣、氫氧基、或氫化物)的高束縛能。氧過量之氧化物絕緣層的設置促進了包含在氧化物半導體層中的雜質(例如氫、濕氣、氫氧基、或氫化物)進入具有缺陷之絕緣層的擴散與移動。
此外，當已從氧化物半導體層移除且已擴散進入具有缺陷的絕緣層的雜質朝氧化物半導體層移動回去時，氧過量之氧化物絕緣層係作用為保護層(障壁層)，其結合且穩定該雜質，以阻止雜質進入氧化物半導體層。
藉由第三光微影步驟，抗蝕遮罩形成於氧過量之氧化物絕緣層與具有缺陷的絕緣層之上，且施行選擇性的蝕刻；因此，形成氧過量之氧化物絕緣層369與具有缺陷的絕緣層366。然後，抗蝕遮罩被移除。
如上所述，藉由從氧化物半導體層移除會導致變異的雜質(例如氫、濕氣、氫氧基、或氫化物)，可提供具有減低的雜質的氧化物半導體層362。此外，作用為障壁層的氧過量之氧化物絕緣層369可阻止已擴散進入具有缺陷的絕緣層366的雜質再次進入氧化物半導體層；因此，氧化物半導體層362之雜質濃度可被保持為低。
雖然在此實施例中所述之範例為形成氧過量之氧化物絕緣層，但如同實施例1或3中，可提供氧過量之混合區來取代氧過量之氧化物絕緣層。氧過量之混合區產生之功效係相似於氧過量之氧化物絕緣層產生之功效。
之後，第二熱處理(較佳地在200℃(含)至400℃(含)，例如，250℃(含)至350℃(含))被施行於惰性氣體氛圍中或氧氣氛圍中。例如，第二熱處理係於氮氣氛圍中在250℃被施行達一小時。在第二熱處理中，氧化物半導體層的一部分(通道形成區)被加熱，同時與氧化物絕緣層369接觸。注意到，用於將雜質(例如氫)從氧化物半導體層擴散進入具有缺陷的絕緣層的熱處理可與第二熱處理結合。
在此實施例中，氧化物半導體層(其上形成有氧化物絕緣層369與具有缺陷的絕緣層366，且其係部分地曝露)進一步在氮氣或惰性氣體氛圍中、或者處於減低之壓力下被施以熱處理。藉由在氮氣或惰性氣體氛圍中、或者處於減低之壓力下之熱處理，氧化物半導體層之曝露區域(未被氧化物絕緣層369或具有缺陷的絕緣層366覆蓋)成為缺氧狀態且電阻減低，亦即，該曝露區域變成n型層。例如，熱處理在氮氣氛圍中、在250℃被施行達一小時。
藉由在氧化物半導體層332(其上在氮氣氛圍中形成有氧化物絕緣層369與具有缺陷的絕緣層366)上的熱處理，氧化物半導體層之曝露區域之電阻減低；因此，形成包含具有不同電阻值之區域(圖6B中所示之陰影區域與白色區域)的氧化物半導體層362。
之後，導電膜形成於閘極絕緣層322、氧化物半導體層362、氧化物絕緣層369、與具有缺陷的絕緣層366之上。在那之後，藉由第四光微影步驟，抗蝕遮罩被形成，且施行選擇性的蝕刻，以形成源極電極層365a與汲極電極層365b。然後，抗蝕遮罩被移除(見圖6C)。
關於源極電極層365a與汲極電極層365b之材料，可有：選自鋁(Al)、鉻(Cr)、銅(Cu)、鉭(Ta)、鈦(Ti)、鉬(Mo)、及鎢(W)之元素、包含任何這些元素作為成分之合金、包含任何這些元素之組合的合金、或類似者。此外，金屬導電膜可具有單層結構或者二或更多層之堆疊層結構。
在上述步驟中，用於脫水或脫氫之熱處理係施行於所形成之氧化物半導體膜，藉此，氧化物半導體膜成為缺氧狀態且電阻減低，且之後氧化物絕緣層係形成而與氧化物半導體膜相接觸，其選擇性地使部分之氧化物半導體膜成為氧過量狀態。因此，重疊於閘極電極層361之通道形成區363變成i型區。在此時，源極區364a(其具有低於通道形成區363之電阻，且與源極電極層365a重疊)與汲極區364b(其具有低於通道形成區363之電阻，且與汲極電極層365b重疊)係以自對準方式形成。透過上述步驟，形成薄膜電晶體360。
熱處理可進一步在100℃(含)至200℃(含)、在空氣中施行達1小時(含)至30小時(含)。在此實施例中，熱處理係施行於150℃達10小時(含)。此熱處理可在固定的加熱溫度被施行。或者，加熱溫度的下述改變可被重複施行數次：加熱溫度從室溫被增加至100℃(含)至200℃(含)的溫度，且然後減低至室溫。此外，此熱處理可在形成氧化物絕緣層之前被施行於減壓下。當處於減壓下時，熱處理時間可被縮短。藉由此熱處理，氫從氧化物半導體層被引進至具有缺陷的絕緣層；因此，可獲得常關型之薄膜電晶體。因此，可改善半導體裝置之可靠度。
藉由在氧化物半導體層中形成高電阻汲極區364b(或高電阻源極區364a)，其與汲極電極層365b(或源極電極層365a)重疊，可改善薄膜電晶體之可靠度。具體地，藉由形成高電阻汲極區364b，導電性可從汲極電極層至高電阻汲極區364b與通道形成區363步階式地改變。因此，在薄膜電晶體係操作於汲極電極層365b被連接至用於供應高電源供應電位VDD之佈線的情況中，高電阻汲極區係作用為緩衝器，且甚至如果高電場被施於閘極電極層361與汲極電極層365b之間時，高電場並沒有局部地施加；因此，可改善電晶體之崩潰電壓。
保護絕緣層323可形成於源極電極層365a、汲極電極層365b、氧化物絕緣層369、與具有缺陷的絕緣層366之上。在此實施例中，保護絕緣層323係使用氮化矽層來形成(見圖6D)。
注意到，一氧化物絕緣層可另外形成於源極電極層365a、汲極電極層365b、氧化物絕緣層369、與具有缺陷的絕緣層366之上，且保護絕緣層323可形成於該氧化物絕緣層之上。
如上所述，藉由移除形成氧化物半導體膜時之反應氛圍中的殘留濕氣，可減低氧化物半導體膜中之氫與氫化物之濃度。此外，藉由設置具有缺陷的絕緣層於氧化物半導體層之上，且氧過量之混合區係夾設其間，氧化物半導體層中之雜質(例如氫或濕氣)擴散進入具有缺陷的絕緣層，藉此可減低氧化物半導體層中之氫與氫化物之濃度。因此，氧化物半導體層可為穩定。
甚至如果雜質在擴散進入具有缺陷之絕緣層366之後，由於步驟中之熱處理而朝氧化物半導體層362移回，則作用為障壁層之氧過量之氧化物絕緣層369可以防止雜質進入氧化物半導體層362。因此，氧化物半導體層362之雜質濃度可以保持為低。
此實施例可與其它實施例適當地組合來實施。
如上所述，可提供具有穩定的電子特性，且包含薄膜電晶體(包含有氧化物半導體層)之高可靠度半導體裝置。
(實施例7)
在此實施例中，將敘述此說明書中所揭露之可施用至半導體裝置的薄膜電晶體的另一範例。在此實施例中之薄膜電晶體380可使用作為在實施例1中之薄膜電晶體110。
在此實施例中，圖7顯示薄膜電晶體之範例，其製造製程部分不同於實施例5之製造製程。圖7係相同於圖5A至5E，除了該等步驟的部分之外。因此，與圖5A至5E相同的部分係以相同的參考符號標示，且此部分的詳細敘述被省略。
根據實施例5，閘極電極層381係形成於基板370之上，且第一閘極絕緣層372a與第二閘極絕緣層372b被堆疊。在此實施例中，閘極絕緣層具有二層結構：氮化物絕緣層係使用作為第一閘極絕緣層372a，且氧化物絕緣層係使用作為第二閘極絕緣層372b。
關於氧化物絕緣層，可使用氧化矽層、氮氧化矽層、氧化鋁層、氮氧化鋁層、氧化鉿層、或類似者。關於氮化物絕緣層，可使用氮化矽層、氮化矽氧化物層、氮化鋁層、氮化鋁氧化物層、或類似者。
在此實施例中，以此順序堆疊氮化矽層與氧化矽層於閘極電極層381之上。具有150nm厚度之閘極絕緣層係以此方式形成：藉由濺鍍法形成具有50nm(含)至200nm(含)(在此實施例中，50nm)厚度之氮化矽層(SiNy(y>0))以作為第一閘極絕緣層372a，且之後形成具有5nm(含)至300nm(含)(在此實施例中，100nm)厚度之氧化矽層(SiOx(x>0))於第一閘極絕緣層372a之上，以作為第二閘極絕緣層372b。
之後，形成氧化物半導體膜，且藉由光微影步驟，氧化物半導體膜被處理成島狀氧化物半導體層。在此實施例中，藉由使用基於In-Ga-Zn-O之金屬氧化物靶之濺鍍法，形成氧化物半導體膜。
較佳地，氧化物半導體膜係形成於處理室中遺留的濕氣被移除時，使得氫、氫氧基、或濕氣不包含於氧化物半導體膜中。
為了移除留在處理室中之濕氣，較佳地使用捕獲式真空泵。例如，較佳地使用低溫泵、離子泵、或鈦昇華泵。排空裝置可為設有冷捕集器之渦輪泵。在膜形成室中(其以低溫泵排空)，例如氫原子、與包含氫原子之化合物(例如，H2O)被抽空。因此，形成在此膜形成室中之氧化物半導體膜中所包含的雜質濃度可被減低。
氧化物半導體膜的形成所用的濺鍍氣體較佳地為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減少至其濃度可用單位ppm或ppb來表示的程度。
之後，施行氧化物半導體層之脫水或脫氫。用於脫水或脫氫之第一熱處理的溫度為400℃(含)至750℃(含)，較佳地高於或等於425℃且低於基板之應變點。注意到，在溫度高於或等於425℃之情況中，熱處理的時間可為一小時或更短，而在低於425℃之情況中，熱處理的時間長於一小時。在此，基板被引置於電爐(其為一種熱處理設備)中，且氧化物半導體層在氮氣氛圍中被施以熱處理。在那之後，氧化物半導體層被防止曝露於空氣且防止再次地包含水或氫。在那之後，高純度氧氣、高純度N2O氣體、或極乾的空氣(具有露點(dew point)等於或小於-40℃，較佳地等於或小於-60℃)被引進相同的電爐，且施行冷卻。較佳地，水、氫、或類似者並不包含於氧氣與N2O氣體中。或者，被引進熱處理設備之氧氣或N2O氣體較佳地具有6N(99.9999%)或更高的純度，更佳為7N(99.99999%)或更高(亦即，氧氣或N2O氣體之雜質濃度為1 ppm或更低，較佳地為0.1 ppm或更低)。
注意到，熱處理設備並不限於電爐。例如，可使用快速熱退火(RTA，rapid thermal annealing)設備，例如氣體快速熱退火(GRTA，gas rapid thermal annealing)設備、或燈快速熱退火(LRTA，lamp rapid thermal annealing)設備。LRTA設備係一種設備，用以加熱物體，該物體被來自燈所發射之光(電磁波)照所處理，該燈例如鹵燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈。此外，LRTA設備可提供有不僅是燈，但亦提供有一裝置，該裝置藉由來自加熱器(例如電阻加熱器)之熱傳導或熱照射來加熱物體。GRTA係一種方法，其中使用高溫氣體施行熱處理。關於該氣體，使用不與被熱處理所處理之物體起反應的惰性氣體，例如氮氣或稀有氣體(例如氬)。熱處理可在600℃至750℃藉由RTA方法被施行數分鐘。
此外，在用於脫水或脫氫之第一熱處理之後，熱處理可在氧氣或N2O氣體之氛圍中施行於200℃(含)至400℃(含)，較佳地200℃(含)至300℃(含)。
在氧化物半導體膜被處理成島狀氧化物半導體層之前，氧化物半導體層之第一熱處理可被施行於氧化物半導體膜上。在此實例中，在第一熱處理之後，基板被從熱處理設備取出，且被施以光微影步驟。
透過上述製程，整個氧化物半導體膜處於氧過量狀態且具有較高電阻，亦即，成為i型氧化物半導體膜。因此，形成整個區域為i型之氧化物半導體層382。
之後，藉由光微影步驟，抗蝕遮罩被形成於氧化物半導體層382之上，且施行選擇性的蝕刻，以形成源極電極層385a與汲極電極層385b。
在此實施例中，使用包含高純度氧的濺鍍氣體(其中氫與濕氣被移除)以及矽靶，氧化矽層(SiO2+x，其中x較佳地等於或大於0，且小於3)被形成作為氧過量之氧化物絕緣層389。氧過量之氧化物絕緣層389之厚度可為0.1nm至30nm(較佳地，2nm至10nm)。
注意到，除了氧化矽層之外，氮氧化矽層、氧化鋁層、氮氧化鋁層、或類似者可使用作為氧過量之氧化物絕緣層389。
然後，具有缺陷之絕緣層386形成於氧過量之氧化物絕緣層389之上，而無曝露至空氣。氧過量之氧化物絕緣層389與具有缺陷之絕緣層386係使用相同的靶而形成於相同的處理室中。
在此實施例中，藉由濺鍍法，200nm厚度之氧化矽層係形成作為具有缺陷之絕緣層386。
較佳地，氧過量之氧化物絕緣層389與具有缺陷之絕緣層386係形成於處理室中遺留的濕氣被移除時，使得氫、氫氧基、或濕氣不包含於氧化物半導體層382、氧過量之氧化物絕緣層389、或具有缺陷之絕緣層386中。
為了移除留在處理室中之濕氣，較佳地使用捕獲式真空泵。例如，較佳地使用低溫泵、離子泵、或鈦昇華泵。排空裝置可為設有冷捕集器之渦輪泵。在膜形成室中(其以低溫泵排空)，例如氫原子、與包含氫原子之化合物(例如，H2O)被抽空。因此，形成在此膜形成室中之具有缺陷之絕緣層386中所包含的雜質濃度可被減低。
氧過量之氧化物絕緣層389與具有缺陷之絕緣層386的形成所用的濺鍍氣體較佳地為高純度氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被減少至其濃度可用單位ppm或ppb來表示的程度。
然後，在具有缺陷之絕緣層386與氧化物半導體層彼此相接觸且氧過量之氧化物絕緣層389位於兩者間的狀態中，熱處理被施行於100℃至400℃。此熱處理可將包含於氧化物半導體層中之氫或濕氣擴散進入氧過量之氧化物絕緣層389與具有缺陷之絕緣層386。由於氧過量之氧化物絕緣層389係設於具有缺陷之絕緣層386與氧化物半導體層382間，包含於島狀氧化物半導體層中之雜質(例如氫、氫氧基、或濕氣)從氧化物半導體層擴散進入氧過量之氧化物絕緣層389、或者通過氧過量之氧化物絕緣層389而擴散進入具有缺陷之絕緣層386。
設於具有缺陷之絕緣層386與氧化物半導體層間的氧化物絕緣層389包含過量的氧，且因此具有許多氧懸鍵作為缺陷，且具有對於雜質(例如氫、濕氣、氫氧基、或氫化物)的高束縛能。氧過量之氧化物絕緣層389的設置促進了包含在氧化物半導體層中的雜質(例如氫、濕氣、氫氧基、或氫化物)進入具有缺陷之絕緣層386的擴散與移動。
此外，當已從氧化物半導體層移除且已擴散進入具有缺陷的絕緣層386的雜質朝氧化物半導體層移動回去時，氧過量之氧化物絕緣層389係作用為保護層(障壁層)，其結合且穩定該雜質，以阻止雜質進入氧化物半導體層。
如上所述，藉由從氧化物半導體層移除會導致變異的雜質(例如氫、濕氣、氫氧基、或氫化物)，可提供具有減低的雜質的氧化物半導體層382。此外，作用為障壁層的氧過量之氧化物絕緣層389可阻止已擴散進入具有缺陷的絕緣層386的雜質再次進入氧化物半導體層；因此，氧化物半導體層382之雜質濃度可被保持為低。
透過上述製程，可形成薄膜電晶體380。
之後，為了減低薄膜電晶體之電子特性的改變，熱處理(等於或大於150℃，且低於350℃)可施行於惰性氣體氛圍中或氮氣氣體氛圍中。例如，熱處理可在250℃、於氮氣氛圍中施行一小時。注意到，用於將雜質(例如氫)從氧化物半導體層擴散進入具有缺陷的絕緣層的熱處理可與此熱處理結合。
熱處理可進一步在100℃(含)至200℃(含)、在空氣中施行達1小時(含)至30小時(含)。在此實施例中，熱處理係施行於150℃達10小時(含)。此熱處理可在固定的加熱溫度被施行。或者，加熱溫度的下述改變可被重複施行數次：加熱溫度從室溫被增加至100℃(含)至200℃(含)的溫度，且然後減低至室溫。此外，此熱處理可在形成氧化物絕緣層之前被施行於減壓下。當處於減壓下時，熱處理時間可被縮短。藉由此熱處理，氫從氧化物半導體層被引進至氧化物絕緣層；因此，可獲得常關型之薄膜電晶體。因此，可改善半導體裝置之可靠度。
保護絕緣層373可形成於具有缺陷的絕緣層386之上。在此實施例中，藉由濺鍍法，形成100nm厚度之氮化矽層來作為保護絕緣層373。
使用氮化物絕緣層所形成之保護絕緣層373與第一閘極絕緣層372a係不包含雜質(例如濕氣、氫、氫氧基、或氫化物)，且其阻止該等雜質從外面進入。
因此，在保護絕緣層373之形成之後的製造製程中，可防止雜質(例如濕氣)從外面進入。此外，甚至在裝置已經完成而作為半導體裝置(例如液晶顯示裝置)之後，從長遠來看，可防止雜質(例如濕氣)從外面進入；因此，可改善裝置之長期的可靠度。
此外，設於保護絕緣層373(使用氮化物絕緣層所形成)與第一閘極絕緣層372a間的絕緣層可被移除，使得保護絕緣層373與第一閘極絕緣層372a彼此接觸。
因此，氧化物半導體層中之雜質(例如濕氣、氫、氫氧基、或氫化物)被盡可能地減少，且此種雜質被防止再進入，使得氧化物半導體層之雜質濃度保持為低。
用於平坦化之平坦絕緣層可設於保護絕緣層373之上。
如上所述，藉由移除形成氧化物半導體膜時之反應氛圍中的殘留濕氣，可減低氧化物半導體膜中之氫與氫化物之濃度。此外，藉由設置具有缺陷的絕緣層於氧化物半導體層之上，且氧過量之混合區係夾設其間，氧化物半導體層中之雜質(例如氫或濕氣)擴散進入具有缺陷的絕緣層，藉此可減低氧化物半導體層中之氫與氫化物之濃度。因此，氧化物半導體層可為穩定。
甚至如果雜質在擴散進入具有缺陷之絕緣層386之後，由於步驟中之熱處理而朝氧化物半導體層382移回，則作用為障壁層之氧過量之氧化物絕緣層389可以防止雜質進入氧化物半導體層382。因此，氧化物半導體層382之雜質濃度可以保持為低。
此實施例可與其它實施例適當地組合來實施。
如上所述，可提供具有穩定的電子特性，且包含薄膜電晶體(包含有氧化物半導體層)之高可靠度半導體裝置。
(實施例8)
在此實施例中，將敘述可施用至此說明書中所揭露之半導體裝置的薄膜電晶體的另一範例。
在此實施例中，將敘述使用透光導電材料以用於閘極電極層、源極電極層、與汲極電極層的範例。除了那些之外，薄膜電晶體可用與上述實施例相似之方式來形成；因此，相同構件或具有與上述實施例相似功能之構件的重複敘述以及相似製程的重複敘述將被省略。此外，相同部份的詳細敘述亦將被省略。
例如，關於閘極電極層、源極電極層、與汲極電極層的材料，可使用可見光可穿透的導電材料。例如，可應用基於In-Sn-O之金屬氧化物、基於In-Sn-Zn-O之金屬氧化物、基於In-Al-Zn-O之金屬氧化物、基於Sn-Ga-Zn-O之金屬氧化物、基於Al-Ga-Zn-O之金屬氧化物、基於Sn-Al-Zn-O之金屬氧化物、基於In-Zn-O之金屬氧化物、基於Sn-Zn-O之金屬氧化物、基於Al-Zn-O之金屬氧化物、基於In-O之金屬氧化物、基於Sn-O之金屬氧化物、或基於Zn-O之金屬氧化物。其厚度係適當地設定在50nm(含)至300nm(含)之範圍中。關於用於閘極電極層、源極電極層、與汲極電極層之金屬氧化物的膜形成方法，可使用濺鍍法、真空蒸鍍法(電子束蒸鍍法或類似者)、弧光放電離子電鍍法或噴霧法。在藉由濺鍍法之膜形成的情況中，可使用包含2wt%(含)至10wt%(含)之SiO2的靶。
注意到，透光導電膜之成分之百分比之單位為原子百分比，且成分之百分比係藉由使用電子微探儀(electron probe X-ray microanalyzer，EPMA)之分析來估計。
在設有薄膜電晶體之像素中，當像素電極層、另一電極層(例如電容器電極層)、或另一佈線層(例如電容器佈線層)係使用可見光可穿透的導電材料來形成時，可實現具有高孔徑比之顯示裝置。不消說，較佳地，閘極絕緣層、氧化物絕緣層、保護絕緣層、與平坦絕緣層係各使用可見光可穿透的膜來形成。
在此說明書中，可見光可穿透的膜係指具有此種厚度而具有可見光透射率75%至100%的膜。在該膜具有導電性的情況中，該膜係指透光導電膜。此外，可見光可半穿透的導電膜可使用作為金屬氧化物，以用於閘極電極層、源極電極層、汲極電極層、像素電極層、另一電極層、或另一佈線層。可見光可半穿透的導電膜係指具有可見光透射率50%至75%的膜。
當薄膜電晶體具有透光特性，則孔徑比可增加。特別是對於10吋或更小之小型液晶顯示面板，甚至當像素之尺寸被減低以例如藉由增加閘極佈線之數量來實現顯示影像之更高的解析度時，可達成高孔徑比。此外，藉由使用具有透光特性的膜以用於薄膜電晶體之構件，甚至當一個像素被分割成複數次像素以實現寬視角時，可達成高孔徑比。亦即，甚至當一組薄膜電晶體被緊密配置時，可達成高孔徑比，且因此顯示區域可具有足夠的區域。例如，在一個像素包含二至四個次像素的情況中，孔徑比可被改善，因為薄膜電晶體具有透光特性。此外，當儲存電容器係使用與薄膜電晶體相同之步驟與相同之材料來形成時，儲存電容器亦可具有透光特性；因此，孔徑比可進一步增加。
此實施例可與其它實施例適當地組合來實施。
(實施例9)
在此實施例中，將敘述可施用至此說明書中所揭露之半導體裝置的薄膜電晶體的另一範例。
在此實施例中，圖18係以剖面圖說明氧化物半導體層被氮化物絕緣膜所圍繞的範例。圖18係相同於圖1A至1E，除了氧化物半導體層之端部的位置與頂面形狀以及閘極絕緣層的結構之外；因此，相同的部分係以相同的參考符號標示，且相同部分的詳細敘述被省略。
圖18中之薄膜電晶體180為底閘極薄膜電晶體，且在具有絕緣表面之基板100之上包含：閘極電極層111、使用氮化物絕緣層所形成之閘極絕緣層142a、使用氧化物絕緣層所形成之閘極絕緣層142b、氧化物半導體層112、氧過量之混合區119、源極電極層115a、及汲極電極層115b。此外，設置有具有缺陷之絕緣層146，其覆蓋薄膜電晶體180，且重疊於氧化物半導體層112(而混合區119設於兩者間)。使用氮化物絕緣層所形成之保護絕緣層143另外設置於具有缺陷之絕緣層146之上。保護絕緣層143與閘極絕緣層142a接觸，閘極絕緣層142a為氮化物絕緣層。
由於氧過量之混合區119擁有對於氫或濕氣(氫原子或包含氫原子之化合物，例如H2O)之高的束縛能，且這些雜質在氧過量之混合區119及具有多個缺陷的絕緣層146中係穩定的，這些雜質可以從氧化物半導體層擴散進入氧過量之混合區119及具有缺陷的絕緣層146，藉此，這些雜質可以從氧化物半導體層被移除。此外，氧過量之混合區119係作用為障壁層，以對抗已擴散進入具有缺陷的絕緣層146的雜質，以阻止雜質再次進入氧化物半導體層112；因此，氧化物半導體層112之雜質濃度可以保持為低。因此，包含氧化物半導體層112(其中，會導致變異的雜質(例如，氫、濕氣、氫氧基、或氫化物(亦指氫化合物))被減少)之薄膜電晶體180係為具有穩定的電子特性之高可靠度薄膜電晶體。
在此實施例之薄膜電晶體180中，閘極絕緣層具有堆疊結構，其中氮化物絕緣層與氧化物絕緣層堆疊於閘極電極層之上。此外，在使用氮化物絕緣層所形成之保護絕緣層143被形成之前，具有缺陷的絕緣層146與閘極絕緣層142b被選擇性地移除，以曝露使用氮化物絕緣層所形成之閘極絕緣層142a。
至少具有缺陷的絕緣層146之頂面面積與閘極絕緣層142b之頂面面積係大於氧化物半導體層112之頂面面積，且較佳地，具有缺陷的絕緣層146覆蓋薄膜電晶體180。
此外，保護絕緣層143係使用氮化物絕緣層來形成，以覆蓋具有缺陷的絕緣層146之頂面、具有缺陷的絕緣層146之側面、與閘極絕緣層142b，且與使用氮化物絕緣層所形成之閘極絕緣層142a相接觸。
用於各使用氮化物絕緣層所形成之保護絕緣層143與第一閘極絕緣層142a，使用了無機絕緣膜，其不包含雜質(例如，濕氣、氫離子或OH-)，且其阻止該等雜質從外面進入：例如，使用藉由濺鍍法或電漿CVD法所獲得之氮化矽膜、氮氧化矽膜、氮化鋁膜、或氮氧化鋁膜。
在此實施例中，關於使用氮化物絕緣層所形成之保護絕緣層143，100nm厚度之氮化矽層係藉由RF濺鍍法而形成，以覆蓋氧化物半導體層112之頂面與側面。
藉由圖18所示之結構，由於閘極絕緣層142b與具有缺陷的絕緣層146(它們設置以圍繞並接觸於氧化物半導體層)，氧化物半導體層中之雜質(例如氫、濕氣、氫化物、或氫氧基)被減低，且因為氧化物半導體層另外被閘極絕緣層142a與保護絕緣層143圍繞(它們各使用氮化物絕緣層來形成)，可阻止在保護絕緣層143的形成之後的製造製程中濕氣從外面進入。此外，甚至在裝置已經完成而作為半導體裝置(例如顯示裝置)之後，從長遠來看，可防止濕氣從外面進入；因此，可改善裝置之長期的可靠度。
在此實施例中，一個薄膜電晶體被氮化物絕緣層所圍繞；然而，本發明之實施例並不限於此結構。複數薄膜電晶體可被氮化物絕緣層所圍繞，或者像素部中之複數薄膜電晶體可被氮化物絕緣層所圍繞。保護絕緣層143與閘極絕緣層142a彼此接觸之區域可被形成，以圍繞主動矩陣基板之像素部。
此實施例可與其它實施例適當地組合來實施。
(實施例10)
在此實施例中，將敘述用以製造根據實施例1至9之任一個的半導體裝置中之主動矩陣發光顯示裝置(使用薄膜電晶體)與發光元件(使用電致發光)的範例。
使用電致發光之發光元件係根據發光材料是否為有機化合物或無機化合物而加以分類。通常，前者係稱為有機EL元件，且後者係稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件，電子與電洞分別從一對電極射入含有發光有機化合物的層，且電流流動。之後，那些載子(亦即，電子與電洞)再結合，且發出光。由於此機制，此發光元件係稱為電流激發發光元件。
無機EL元件根據它們的元件結構而被分類為分散型無機EL元件與薄膜無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子係分散在結合劑(binder)中，且其發光機制係為利用施子能階與受子能階之施子-受子再結合型發光。薄膜無機EL元件具有一種結構，其中發光層係夾於介電層之間，介電層係進一步夾於電極之間，且其發光機制係為利用金屬離子之內殼層電子躍遷的局部型發光。注意到，在此所作之敘述係使用有機EL元件作為發光元件。
圖9說明像素結構之範例，以作為可藉由數位時間灰階方法(digital time grayscale method)來驅動的半導體裝置之範例。
將敘述可藉由施加數位時間灰階驅動來驅動的像素之結構與操作。在此範例中，一個像素包含兩個n通道電晶體，每一n通道電晶體包含氧化物半導體層以作為通道形成區。
像素6400包含切換電晶體6401、驅動器電晶體6402、發光元件6404、與電容器6403。切換電晶體6401之閘極連接至掃描線6406，切換電晶體6401之第一電極(源極電極與汲極電極之一者)連接至訊號線6405，且切換電晶體6401之第二電極(源極電極與汲極電極之另一者)連接至驅動器電晶體6402之閘極。驅動器電晶體6402之閘極經由電容器6403連接至電源供應線6407，驅動器電晶體6402之第一電極連接至電源供應線6407，且驅動器電晶體6402之第二電極連接至發光元件6404之第一電極(像素電極)。發光元件6404之第二電極對應於共同電極6408。共同電極6408電連接至設於相同基板之上的共同電位線。
注意到，發光元件6404之第二電極(共同電極6408)係設定為低電源供應電位。注意到，低電源供應電位係為低於供應至電源供應線6407之高電源供應電位的電位。例如，GND或0V可設定為低電源供應電位。高電源供應電位與低電源供應電位間之電位差係施加至發光元件6404，使得電流流經發光元件6404，藉此，發光元件6404發光。因此，各個電位係設定為使得高電源供應電位與低電源供應電位間之電位差大於或等於發光元件6404之順向臨界電壓。
當驅動器電晶體6402之閘極電容係使用作為電容器6403之替代物時，可省略電容器6403。驅動器電晶體6402之閘極電容可形成於通道區與閘極電極間。
在此，在使用電壓輸入電壓驅動法的實例中，視訊訊號被輸入至驅動器電晶體6402之閘極，使得驅動器電晶體6402完全導通或關閉。亦即，驅動器電晶體6402操作在線性區，且因此，高於電源供應線6407之電壓的電壓係施加於驅動器電晶體6402之閘極。注意到，大於或等於電源供應線電壓與驅動器電晶體6402之Vth兩者的和的電壓係施加於訊號線6405。
在使用類比灰階方法來取代數位時間灰階方法的情況中，藉由以不同的方式輸入訊號，可使用圖9中之相同像素結構。
在使用類比灰階方法的情況中，大於或等於發光元件6404之順向電壓與驅動器電晶體6402之Vth兩者的和的電壓係施加於驅動器電晶體6402之閘極。發光元件6404之順向電壓係指獲得期望的發光性的電壓，且大於至少順向臨界電壓。藉由輸入視訊訊號以使驅動器電晶體6402操作在飽和區，電流可供應至發光元件6404。為了使驅動器電晶體6402操作在飽和區，電源供應線6407之電位係設定為高於驅動器電晶體6402之閘極電位。當使用類比視訊訊號時，可能根據視訊訊號而饋送電流至發光元件6404，且施行類比灰階驅動。
注意到，像素結構並不限於圖9所示之像素結構。例如，圖9中之像素可另外包含開關、電阻器、電容器、電晶體、邏輯電路、或類似者。
之後，將參照圖10A至10C來敘述發光元件之結構。在此，將使用驅動器TFT為n通道TFT之範例來敘述像素之剖面結構。用於圖10A至10C中所示之半導體裝置的驅動器TFT 7011、7021、7001可用與實施例1-8之任一者中所述之薄膜電晶體的相似方法來製造，且係為各自包含氧化物半導體層之透光薄膜電晶體。
為了擷取從發光元件發出的光，陽極與陰極之至少一者須為透光。形成於相同基板之上以作為薄膜電晶體的發光元件可有下述結構：頂部發光結構(其中光係通過相對於基板之表面來擷取)、底部發光結構(其中光係通過基板之表面來擷取)、與雙發光結構(其中光係通過相對於基板之表面與基板之表面來擷取)。像素結構可施用於具有任何這些發光結構的發光元件。
將參照圖10A來敘述具有底部發光結構之發光元件。
圖10A為像素的剖面視圖，其中TFT 7011為n通道TFT，且光從發光元件7012射至第一電極7013側。在圖10A中，發光元件7012之第一電極7013係形成於透光導電膜7017之上，透光導電膜7017電連接汲極電極層至驅動器TFT 7011，且EL層7014與第二電極7015係以此順序堆疊於第一電極7013之上。
關於透光導電膜7017，例如可使用下述之透光導電膜：含氧化鎢之氧化銦、含氧化鎢之銦鋅氧化物、含氧化鈦之氧化銦、含氧化鈦之銦錫氧化物、銦錫氧化物、銦鋅氧化物、或添加有氧化矽之銦錫氧化物。
任何種類之材料都可用於發光元件之第一電極7013。例如，在第一電極7013係使用作為陰極的情況中，第一電極7013較佳地例如使用下述來形成：具有低的功函數之材料(例如鹼金屬(例如Li或Cs))、鹼土金屬(例如Mg、Ca、或Sr)、含有任何這些金屬(例如Mg：Ag或Al:Li)的合金、或稀土金屬(例如Yb或Er)。在圖10A中，第一電極7013之厚度係設定為使得光可以穿透(較佳地，5nm至30nm)。例如，具有20nm厚度之鋁膜係使用作為第一電極7013。
注意到，透光導電膜與鋁膜可被堆疊，且之後選擇性地蝕刻，以形成透光導電膜7017與第一電極7013；在此例中，透光導電膜7017與第一電極7013可用相同的遮罩來蝕刻，此係較佳的。
第一電極7013之週邊部分被隔間7019覆蓋。隔間7019係使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂、或類似者之有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成。特別較佳地，隔間7019係使用光感樹脂材料來形成，以具有開口於第一電極7013之上，且開口之側壁被形成作為具有連續彎曲之傾斜表面。在光感樹脂材料被用於隔間7019的情況中，可省略形成抗蝕遮罩的步驟。
形成於第一電極7013與隔間7019之上的EL層7014可包含至少發光層，且可形成作為單層或複數層之堆疊。當EL層7014係形成作為複數層之堆疊時，藉由依序堆疊電子射入層、電子輸送層、發光層、電洞輸送層、與電洞射入層於第一電極7013(其作用為陰極)之上而形成EL層7014。注意到，並非所有這些層都需要被設置。
堆疊順序並不限於上述堆疊順序。第一電極7013可使用作為陽極，且電洞射入層、電洞輸送層、發光層、電子輸送層、與電子射入層可依此順序堆疊於第一電極7013之上。然而，從功率消耗的觀點看來，較佳地第一電極7013係使用作為陰極，且電子射入層、電子輸送層、發光層、電洞輸送層、與電洞射入層可依此順序堆疊於第一電極7013之上，因為驅動器電路部中之電壓升高可被抑制，且功率消耗可被減低。
關於形成於EL層7014之上的第二電極7015，可使用各種材料。例如，在第二電極7015係使用作為陽極的情況中，第二電極7015較佳地例如使用下述來形成：具有高的功函數之材料(例如，ZrN、Ti、W、Ni、Pt、或Cr)、或透光導電材料(例如，ITO、IZO、或ZnO)。此外，阻擋膜7016(例如，阻擋光的金屬或反射光的金屬)係設於第二電極7015之上。在此實施例中，ITO膜係使用作為第二電極7015，且Ti膜係使用作為阻擋膜7016。
對應於EL層7014包含有發光層之區域的發光元件7012係夾於第一電極7013與第二電極7015之間。在圖10A所示之元件結構中，光從發光元件7012射至第一電極7013側，如箭頭所指。
注意到，在圖10A所示之範例中，透光導電膜係使用作為閘極電極層，且透光的此種膜係用於源極電極層與汲極電極層；因此，從發光元件7012射出的光通過彩色濾光層7033與基板而射出至外面。
彩色濾光層7033係藉由液滴放電法來形成，例如，噴墨法、印刷法、使用光微影技術之蝕刻法、或類似者。
彩色濾光層7033被過塗覆層7034所覆蓋，且另外被保護絕緣層7035所覆蓋。注意到，雖然過塗覆層7034在圖10A中具有小的厚度，過塗覆層7034具有將導因自彩色濾光層7033之粗糙平坦化之功能。
形成於保護絕緣層7035、絕緣層7032、與絕緣層7031中且到達汲極電極的接觸孔係被定位以重疊於隔間7019。
之後，具有雙發光結構之發光元件將參照圖10B而敘述。
在圖10B中，發光元件7022之第一電極7023係形成於透光導電膜7027之上，透光導電膜7027電連接汲極電極層至驅動器TFT 7021，且EL層7024與第二電極7025係以此順序堆疊於第一電極7023之上。
關於透光導電膜7027，例如可使用下述之透光導電膜：含氧化鎢之氧化銦、含氧化鎢之銦鋅氧化物、含氧化鈦之氧化銦、含氧化鈦之銦錫氧化物、銦錫氧化物、銦鋅氧化物、或添加有氧化矽之銦錫氧化物。
任何種類之材料都可用於第一電極7023。例如，在第一電極7023係使用作為陰極的情況中，第一電極7023較佳地例如使用下述來形成：具有低功函數之材料(例如鹼金屬(例如Li或Cs))、鹼土金屬(例如Mg、Ca、或Sr)、含有任何這些金屬(例如Mg：Ag或Al:Li)的合金、或稀土金屬(例如Yb或Er)。在此實施例中，第一電極7023係使用作為陰極，且第一電極7023之厚度係設定為使得光可以穿透(較佳地，5nm至30nm)。例如，具有20 nm厚度之鋁膜係使用作為第一電極。
注意到，透光導電膜與鋁膜可被堆疊，且之後選擇性地蝕刻，以形成透光導電膜7027與第一電極7023；在此例中，透光導電膜7027與第一電極7023可用相同的遮罩來蝕刻，此係較佳的。
第一電極7023之週邊部分被隔間7029覆蓋。隔間7029係使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂、或類似者之有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成。特別較佳地，隔間7029係使用光感樹脂材料來形成，以具有開口於第一電極7023之上，且開口之側壁被形成作為具有連續彎曲之傾斜表面。在光感樹脂材料被用於隔間7029的情況中，可省略形成抗蝕遮罩的步驟。
形成於第一電極7023與隔間7029之上的EL層7024可包含發光層，且可形成作為單層或複數層之堆疊。當EL層7024係形成作為複數層之堆疊時，藉由依序堆疊電子射入層、電子輸送層、發光層、電洞輸送層、與電洞射入層於第一電極7023(其作用為陰極)之上而形成EL層7024。注意到，並非所有這些層都需要被設置。
堆疊順序並不限於上述堆疊順序。第一電極7023可使用作為陽極，且電洞射入層、電洞輸送層、發光層、電子輸送層、與電子射入層可依此順序堆疊於第一電極7023之上。然而，從功率消耗的觀點看來，較佳地第一電極7023係使用作為陰極，且電子射入層、電子輸送層、發光層、電洞輸送層、與電洞射入層可依此順序堆疊於陰極之上，因為功率消耗可被減低。
關於形成於EL層7024之上的第二電極7025，可使用各種材料。例如，在第二電極7025係使用作為陽極的情況中，第二電極7025較佳地使用具有高的功函數之材料來形成，例如，透光導電材料(例如，ITO、IZO、或ZnO)。在此實施例中，第二電極7026係使用作為陽極，且包含氧化矽之ITO膜被形成。
對應於EL層7024包含有發光層之區域的發光元件7022係夾於第一電極7023與第二電極7025之間。在圖10B所示之元件結構中，光從發光元件7022射至第二電極7025側與第一電極7023側，如箭頭所指。
注意到，在圖10B所示之範例中，透光導電膜係使用作為閘極電極層，且透光的此種膜係用於源極電極層與汲極電極層；因此，從發光元件7022射至第一電極7023側的光通過彩色濾光層7043與基板而射出至外面。
彩色濾光層7043係藉由液滴放電法來形成，例如，噴墨法、印刷法、使用光微影技術之蝕刻法、或類似者。
彩色濾光層7043被過塗覆層7044所覆蓋，且另外被保護絕緣層7045所覆蓋。
形成於保護絕緣層7045、絕緣層7042、與絕緣層7041中且到達汲極電極的接觸孔係被定位以重疊於隔間7029。
注意到，當使用具有雙發光結構之發光元件且全彩顯示係施行於兩個顯示表面，從第二電極7025側射出的光並不通過彩色濾光層7043；因此，設有另一彩色濾光層之密封基板較佳地係設於第二電極7025之上。
將參照圖10C來敘述具有頂部發光結構之發光元件。
圖10C為像素的剖面視圖，其中驅動器TFT 7001為n通道TFT，且光從發光元件7002射至第二電極7005側。在圖10C中，驅動器TFT 7001之汲極電極層與第一電極7003彼此相接觸，且驅動器TFT 7001與發光元件7002之第一電極7003電連接至彼此。EL層7004與第二電極7005係以此順序堆疊於第一電極7003之上。
任何種類之材料都可用於發光元件之第一電極7003。例如，在第一電極7003係使用作為陰極的情況中，第一電極7003較佳地例如使用下述來形成：具有低的功函數之材料(例如鹼金屬(例如Li或Cs))、鹼土金屬(例如Mg、Ca、或Sr)、含有任何這些金屬(例如Mg：Ag或Al:Li)的合金、或稀土金屬(例如Yb或Er)。
第一電極7003之週邊部分被隔間7009覆蓋。隔間7009係使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂、或類似者之有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成。特別較佳地，隔間7009係使用光感樹脂材料來形成，以具有開口於第一電極7003之上，且開口之側壁被形成作為具有連續彎曲之傾斜表面。在光感樹脂材料被用於隔間7009的情況中，可省略形成抗蝕遮罩的步驟。
形成於第一電極7003與隔間7009之上的EL層7004可包含至少發光層，且可形成作為單層或複數層之堆疊。當EL層7004係形成作為複數層之堆疊時，藉由依序堆疊電子射入層、電子輸送層、發光層、電洞輸送層、與電洞射入層於第一電極7003(其作用為陰極)之上而形成EL層7004。注意到，並非所有這些層都需要被設置。
堆疊順序並不限於上述堆疊順序。電洞射入層、電洞輸送層、發光層、電子輸送層、與電子射入層可依此順序堆疊於第一電極7003之上，第一電極7003可使用作為陽極。
在圖10C中，電洞射入層、電洞輸送層、發光層、電子輸送層、與電子射入層可依此順序堆疊於堆疊膜之上(堆疊膜中依序堆疊有Ti膜、鋁膜、與Ti膜)，且Mg:Ag合金薄膜與ITO之堆疊層係形成於那之上。
在驅動器TFT 7001為n通道TFT的情況中，較佳地，電子射入層、電子輸送層、發光層、電洞輸送層、與電洞射入層可依此順序堆疊於第一電極7003之上，因為驅動器電路中之電壓升高可被抑制，且功率消耗可被減低。
第二電極7005係使用透光之透光導電材料來形成，且例如，可使用下述之透光導電膜：含氧化鎢之氧化銦、含氧化鎢之銦鋅氧化物、含氧化鈦之氧化銦、含氧化鈦之銦錫氧化物、銦錫氧化物、銦鋅氧化物、或添加有氧化矽之銦錫氧化物、或類似者。
對應於EL層7004包含有發光層之區域的發光元件7002係夾於第一電極7003與第二電極7005之間。在圖10C所示之元件結構中，光從發光元件7002射至第二電極7005側，如箭頭所指。
在圖10C中，驅動器TFT 7001之汲極電極層係通過形成於具有缺陷之絕緣層7051、保護絕緣層7052、平坦絕緣層7056、平坦絕緣層7053、與絕緣層7055中之接觸孔而電連接至第一電極7003。關於平坦絕緣層7036、7046、7053、與7056，可使用樹脂材料，例如聚醯亞胺、壓克力、苯並環丁烯、聚醯胺、或環氧樹脂。關於此樹脂材料之替代品，可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)、或類似者。注意到，平坦絕緣層7036、7046、7053、與7056可藉由堆疊由這些材料所形成之複數絕緣膜而形成。用於形成平坦絕緣層7036、7046、7053、與7056之方法並無特別限制。取決於材料，平坦絕緣層7036、7046、7053、與7056可藉由下述來形成：藉由一種方法(例如，濺鍍法、SOG法、旋塗法、浸漬法、噴塗法、或滴放電法(例如噴墨法、絲網印刷、或膠印))、或者使用一種工具(設備)(例如，刮刀、軋輥塗佈機、簾塗佈機、或刀塗佈機、或類似者)。
隔間7009係設置以隔離第一電極7003與相鄰像素之第一電極。隔間7009係使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂、或類似者之有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成。特別較佳地，隔間7009係使用光感樹脂材料來形成，以具有開口於第一電極7003之上，且開口之側壁被形成作為具有連續彎曲之傾斜表面。在光感樹脂材料被用於隔間7009的情況中，可省略形成抗蝕遮罩的步驟。
在圖10C中，當施行全彩顯示時，例如，發光元件7002係使用作為綠光發光元件，相鄰發光元件之一者係使用作為紅光發光元件，且另一者係使用作為藍光發光元件。替代的，能夠全彩顯示的發光顯示裝置可使用四種發光元件來製造，其包含白光發光元件與上述三種發光元件。
在圖10C之結構中，能夠全彩顯示的發光顯示裝置可用此方式來製造：被配置的所有複數發光元件係為白光發光元件，且具有彩色濾光片或類似者之密封基板係設於發光元件7002之上。當展現單色(例如白色)之材料被形成且之後與彩色濾光片或色彩轉換層相結合，則可實行全彩顯示。
實施例1至9中之任何薄膜電晶體可合適地使用作為用於半導體裝置之驅動器TFT 7001、7011與7021，且驅動器TFT 7001、7011與7021可使用相似於實施例1至9中之薄膜電晶體的步驟與材料來形成。驅動器TFT 7001、7011與7021包含氧過量之混合區於氧化物半導體層與具有缺陷之絕緣層7051、7031或7041之間。如同在實施例2中，氧過量之氧化物絕緣層可被提供來取代氧過量之混合區。氧過量之氧化物絕緣層產生之功效係相似於氧過量之混合區產生之功效。
由於氧過量之混合區與具有缺陷之絕緣層7031、7041與7051擁有對於氫或濕氣(氫原子或包含氫原子之化合物，例如H2O)之高的束縛能，且這些雜質在氧過量之混合區及具有多個缺陷的絕緣層中係穩定的，這些雜質可以從氧化物半導體層擴散進入氧過量之混合區及具有缺陷的絕緣層7031、7041與7051，藉此，這些雜質可以從氧化物半導體層被移除。此外，氧過量之混合區係作用為障壁層，以對抗已擴散進入具有缺陷的絕緣層7031、7041與7051的雜質，以阻止雜質再次進入氧化物半導體層；因此，氧化物半導體層之雜質濃度可以保持為低。因此，包含氧化物半導體層(其中，會導致變異的雜質(例如，氫、濕氣、氫氧基、或氫化物(亦指氫化合物))被減少)之驅動器TFT 7001、7011與7021係為具有穩定的電子特性之高可靠度薄膜電晶體。
不需說，亦可施行具有單色彩發光之顯示。例如，發光系統可以藉由使用白光發光來形成，或者區域色彩發光裝置可以藉由使用單色彩發光來形成。
如果需要的話，可提供光學膜，例如包含圓形偏光片之偏光膜。
雖然在此係敘述有機EL元件作為發光元件，但可替代地提供無機EL元件作為發光元件。
雖然已敘述了用以控制發光元件之驅動的薄膜電晶體(驅動器TFT)係電連接至發光元件的範例，但可使用用以控制電流之TFT係連接於驅動器TFT與發光元件間的結構。
此實施例可與其它實施例適當地組合來實施。
(實施例11)
在此實施例中，將參照圖11A與11B而敘述發光顯示面板(亦稱為發光面板)之剖面與外觀。圖11A為面板之平面視圖，其中形成於第一基板之上的薄膜電晶體與發光元件係以密封劑密封於第一基板與第二基板間。圖11B為沿著圖11A中之H-1線所取的剖面視圖。
密封劑4505被提供，以圍繞像素部4502、訊號線驅動器電路4503a與4503b、與掃描線驅動器電路4504a與4504b，它們設於第一基板4501之上。此外，第二基板4506設於像素部4502、訊號線驅動器電路4503a與4503b、與掃描線驅動器電路4504a與4504b之上。因此，藉由第一基板4501、密封劑4505、與第二基板4506，像素部4502、訊號線驅動器電路4503a與4503b、與掃描線驅動器電路4504a與4504b係以填充物4507密封在一起。較佳地，面板因此係以具有高氣密性與低脫氣性之覆蓋材料或保護膜(例如結合膜或紫外光可固化樹脂膜)來封裝(密封)，使得像素部4502、訊號線驅動器電路4503a與4503b、與掃描線驅動器電路4504a與4504b不曝露至空氣。
形成於第一基板4501之上的像素部4502、訊號線驅動器電路4503a與4503b、與掃描線驅動器電路4504a與4504b各包含複數薄膜電晶體。包含於像素部4502之薄膜電晶體4510與包含於訊號線驅動器電路4503a之薄膜電晶體4509係例示於圖11B中以作為範例。
實施例1至9中之任何薄膜電晶體可合適地使用作為薄膜電晶體4509與4510，且它們可使用相似於實施例1至9中之薄膜電晶體的步驟與材料來形成。薄膜電晶體4509與4510包含氧過量之混合區(未示)於氧化物半導體層與具有缺陷之絕緣層4542之間。如同在實施例2中，氧過量之氧化物絕緣層可被提供來取代氧過量之混合區。氧過量之氧化物絕緣層產生之功效係相似於氧過量之混合區產生之功效。
由於氧過量之混合區與具有缺陷之絕緣層擁有對於氫或濕氣(氫原子或包含氫原子之化合物，例如H2O)之高的束縛能，且這些雜質在氧過量之混合區及具有多個缺陷的絕緣層4542中係穩定的，這些雜質可以藉由熱處理而從氧化物半導體層擴散進入氧過量之混合區及具有缺陷的絕緣層4542，藉此，這些雜質可以從氧化物半導體層被移除。此外，氧過量之混合區係作用為障壁層，以對抗已擴散進入具有缺陷的絕緣層的雜質，以阻止雜質再次進入氧化物半導體層；因此，氧化物半導體層之雜質濃度可以保持為低。因此，包含氧化物半導體層(其中，會導致變異的雜質(例如，氫、濕氣、氫氧基、或氫化物(亦指氫化合物))被減少)之薄膜電晶體4509與4510係為具有穩定的電子特性之高可靠度薄膜電晶體。
注意到，用於驅動器電路之薄膜電晶體4509具有導電層在一位置，其重疊薄膜電晶體中之氧化物半導體層中之通道形成區。在此實施例中，薄膜電晶體4509與4510係為n通道薄膜電晶體。
導電層4540設於部分之具有缺陷的絕緣層4542之上，其重疊用於驅動器電路之薄膜電晶體4509中之氧化物半導體層中之通道形成區。導電層4540係設於與氧化物半導體層中之通道形成區相重疊的位置，藉此可減低在BT測試之前與之後的薄膜電晶體4509的臨界電壓改變數量。導電層4540之電位可相同或不同於薄膜電晶體4509之閘極電極層之電位。導電層4540亦可作用為第二閘極電極層。替代地，導電層4540之電位可為GND或0V，或者導電層4540可為浮接狀態。
此外，導電層4540係作用以阻擋外在電場，亦即，阻止外在電場(具體地，阻止靜電電力)影響裡頭(包含薄膜電晶體之電路部)。導電層4540之阻擋作用可阻止由於外在電場(例如靜電電力)之影響所導致的薄膜電晶體之電性特性變異。
此外，形成了覆蓋薄膜電晶體4510之氧化物半導體層的具有缺陷的絕緣層4542。薄膜電晶體4510之源極電極層或汲極電極層係電連接至一開口中之佈線層4550，該開口形成於設在薄膜電晶體之上的具有缺陷的絕緣層4542與絕緣層4551中。佈線層4550係形成以與第一電極4517接觸，且薄膜電晶體4510係透過佈線層4550而電連接至第一電極4517。
具有缺陷的絕緣層4542可使用相似於實施例1中所述之具有缺陷的絕緣層116的材料與方法來形成。
彩色濾光層4545形成於絕緣層4551之上，以重疊於發光元件4511之發光區。
此外，為了減低彩色濾光層4545之表面粗糙，彩色濾光層4545係以作用為平坦絕緣膜之過塗覆層4543覆蓋。
此外，絕緣層4544形成於過塗覆層4543之上。絕緣層4544可使用相似於實施例1中所述之保護絕緣層103的方式來形成，且氮化矽膜可例如藉由濺鍍法來形成。
此外，參考符號4511表示發光元件。第一電極4517(其為包含於發光元件4511中之像素電極)透過佈線層4550而電連接至薄膜電晶體4510之源極電極層或汲極電極層。注意到，雖然發光元件4511在此實施例中具有堆疊層結構(包含第一電極4517、電致發光層4512、與第二電極4513)，發光元件4511之結構並不限於此。發光元件4511之結構可適當地改變，例如取決於從發光元件4511擷取光的方向。
隔間4520係使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷來形成。特別較佳地，隔間係使用感光材料來形成，以具有開口於第一電極4517之上，且開口之側壁被形成作為具有連續彎曲之傾斜表面。
電致發光層4512可形成為單層或複數層之堆疊。
為了防止氧、氫、濕氣、二氧化碳、或類似者進入發光元件4511，保護膜係形成於第二電極4513與隔間4520之上。關於保護膜，可形成氮化矽膜、氮化矽氧化物膜、DLC膜、或類似者。
此外，多個訊號與電位從FPC 4518a與4518b供應至訊號線驅動器電路4503a與4503b、掃描線驅動器電路4504a與4504b、或像素部4502。
連接端子電極4515使用與包含在發光元件4511中之第一電極4517相同的導電膜來形成。端子電極4516使用與包含在薄膜電晶體4509中之源極與汲極電極層相同的導電膜來形成。
連接端子電極4515透過非均質的導電膜4519而電連接至包含在FPC 4518a中之端子。
如果第一基板或第二基板位於從發光元件4511擷取光的方向中，則它需要具有透光特性。在此例中，可使用透光材料，例如玻璃板、塑膠板、聚酯膜、或丙烯酸樹脂膜。
關於填充物4507，可使用紫外光可固化樹脂或熱固性樹脂、以及惰性氣體(例如氮氣或氬氣)。例如，可使用聚(乙烯基氯化物)(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、聚(乙烯縮丁醛)(PVB)、或乙烯與醋酸乙烯酯(EVA)。例如，氮氣可使用作為填充物。
如果需要的話，可適當地設置光學膜(例如偏光片、圓形偏光片(包含橢圓偏光板)、或波片(四分之一波片或半波片))於發光元件之發光表面上。此外，偏光片或圓形偏光片可設有抗反射膜。例如，可施行防眩光處理，藉由防眩光處理，反射光可藉由表面之凸起與凹陷而被漫射，以減少眩光。
密封劑可藉由絲網印刷方法、噴墨設備、或配藥設備來形成。關於密封劑，通常，可使用包含可見光可固化樹脂、紫外光可固化樹脂、或熱固性樹脂之材料。此外，可包含填充物。
關於訊號線驅動器電路4503a與4503b、以及掃描線驅動器電路4504a與4504b，可設置藉由使用單晶半導體膜或複晶半導體膜於基板之上個別製備所形成之驅動器電路。替代地，只有訊號線驅動器電路或其部分、或者掃描線驅動器電路或其部分可被個別形成且然後設置。該結構不限於圖11A與11B所示之結構。
透過上述步驟，可製造高可靠度發光顯示裝置(顯示面板)，以作為半導體裝置。
此實施例可與其它實施例適當地組合來實施。
(實施例12)
將參照圖8A、8B與8C而敘述液晶顯示面板(其為半導體裝置之實施例)之剖面與外觀。圖8A與8C為面板之平面視圖，其中薄膜電晶體4010、4011與液晶元件4013係以密封劑4005密封於第一基板4001與第二基板4006間。圖8B為沿著圖8A或圖8C中之M-N線所取的剖面視圖。
密封劑4005被提供，以圍繞像素部4002與掃描線驅動器電路4004，它們設於第一基板4001之上。第二基板4006設於像素部4002與掃描線驅動器電路4004之上。因此，藉由第一基板4001、密封劑4005、與第二基板4006，像素部4002與掃描線驅動器電路4004係與液晶層4008密封在一起。使用單晶半導體膜或複晶半導體膜於基板之上個別製備所形成之訊號線驅動器電路4003係設置於與由密封劑4005在第一基板4001之上所圍繞之區域不同的區域。
注意到，個別形成之驅動器電路的連接方法並無特別限制，且可使用COG法、打線接合法、TAB法、或類似者。圖8A例示藉由COG法來設置訊號線驅動器電路4003之範例。圖8C例示藉由TAB法來設置訊號線驅動器電路4003之範例。
設於第一基板4001之上的像素部4002與掃描線驅動器電路4004包含複數薄膜電晶體。包含於像素部4002之薄膜電晶體4010與包含於掃描線驅動器電路4004之薄膜電晶體4011係例示於圖8B中以作為範例。氧過量之氧化物絕緣層4043、具有缺陷之絕緣層4041、保護絕緣層4042、與絕緣層4021係設於薄膜電晶體4010與4011之上。
實施例1至9中之任何薄膜電晶體可合適地使用作為薄膜電晶體4010與4011，且它們可使用相似於實施例1至9中之薄膜電晶體的步驟與材料來形成。氧過量之氧化物絕緣層4043設於氧化物半導體層與具有缺陷之絕緣層之間。如同在實施例1中，氧過量之混合區可被提供來取代氧過量之氧化物絕緣層。氧過量之混合區產生之功效係相似於氧過量之氧化物絕緣層產生之功效。
由於氧過量之氧化物絕緣層4043與具有缺陷之絕緣層4041擁有對於氫或濕氣(氫原子或包含氫原子之化合物，例如H2O)之高的束縛能，且這些雜質在氧過量之氧化物絕緣層4043及具有多個缺陷的絕緣層4041中係穩定的，這些雜質可以從氧化物半導體層擴散進入氧過量之氧化物絕緣層4043及具有缺陷的絕緣層4041，藉此，這些雜質可以從氧化物半導體層被移除。此外，氧過量之氧化物絕緣層4043係作用為障壁層，以對抗已擴散進入具有缺陷的絕緣層4041的雜質，以阻止雜質再次進入氧化物半導體層；因此，氧化物半導體層之雜質濃度可以保持為低。因此，包含氧化物半導體層(其中，會導致變異的雜質(例如，氫、濕氣、氫氧基、或氫化物(亦指氫化合物))被減少)之薄膜電晶體4010與4011係為具有穩定的電子特性之高可靠度薄膜電晶體。在此實施例中，薄膜電晶體4010與4011係為n通道薄膜電晶體。
導電層4040設於部分之絕緣層4021之上，其重疊用於驅動器電路之薄膜電晶體4011中之氧化物半導體層中之通道形成區。導電層4040係設於與氧化物半導體層中之通道形成區相重疊的位置，藉此可減低在BT測試之前與之後的薄膜電晶體4011的臨界電壓改變數量。導電層4040之電位可相同或不同於薄膜電晶體4011之閘極電極層之電位。導電層4040亦可作用為第二閘極電極層。替代地，導電層4040之電位可為GND或0V，或者導電層4040可為浮接狀態。
此外，導電層4040係作用以阻擋外在電場，亦即，阻止外在電場(具體地，阻止靜電電力)影響裡頭(包含薄膜電晶體之電路部)。導電層4040之阻擋作用可阻止由於外在電場(例如靜電電力)之影響所導致的薄膜電晶體之電性特性變異。
包含於液晶元件4013中之像素電極層4030係電連接至薄膜電晶體4010之源極電極層或汲極電極層。液晶元件4013之相對電極層4031設於第二基板4006之上。像素電極層4030、相對電極層4031、與液晶層4008相互重疊的部分係對應於液晶元件4013。注意到，像素電極層4030與相對電極層4031各自設有絕緣層4032與絕緣層4033(作用為對準膜)，且液晶層4008夾於像素電極層4030與相對電極層4031之間，而絕緣層4032與絕緣層4033插設於那之間。
注意到，透光基板可使用作為第一基板4001與第二基板4006；可使用玻璃、陶瓷、或塑膠。塑膠可為玻璃纖維增強塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。
參考符號4035表示柱狀間隔，其藉由選擇性地蝕刻絕緣膜而獲得，且設置以控制像素電極層4030與相對電極層4031之間的距離(單元間隙)。注意到，可使用球形間隔。相對電極層4031係電連接至形成於基板(形成有薄膜電晶體4010)之上的共用電位線。相對電極層4031與共用電位線可透過配置在一對使用共用連接部之基板之間的導電粒子而電連接至彼此。注意到，導電粒子包含於密封劑4005中。
替代地，可使用展現出藍相(blue phase)之液晶，其不需對準膜。藍相為液晶相的其中之一個，其係在膽甾相(cholesteric phase)液晶之溫度增加時並且就在膽甾相轉變成等向性相(isotropic phase)之前所產生。由於藍相僅在窄範圍的溫度內產生，含有5wt%或更多之手性分子(Chiral agent)之液晶合成物係用於液晶層4008，以改善溫度範圍。包含展現藍相之液晶與手性分子的液晶合成物具有1ms或更少的短響應時間，且為光學上等向性的；因此，對準處理並不需要，且視角依靠度為低。此外，由於不需提供對準膜且不需摩擦處理，可防止摩擦處理所導致的靜電崩潰，且在製造製程中可減低液晶顯示裝置的缺陷與損害。因此，液晶顯示裝置的產量可增加。包含氧化物半導體層之薄膜電晶體特別具有一種可能性：薄膜電晶體之電子特性會因為靜電的影響而顯著地改變並從期望的範圍偏移。因此，較有效地係使用藍相液晶材料，以用於包含薄膜電晶體(包含氧化物半導體層)之液晶顯示裝置。
注意到，除了透射式液晶顯示裝置之外，本實施例亦可應用至傳輸反射型液晶顯示裝置。
雖然，在液晶顯示裝置之範例中，偏光片係設於基板之外表面上(在觀視者側)，且用於顯示元件之彩色層與電極層係依序設於基板之內表面上，但偏光片可設於基板之內表面上。偏光片與彩色層之堆疊層結構並不限於此實施例中之結構，且可取決於偏光片與彩色層之材料或製造製程之環境而設定為適當。此外，作用為黑色矩陣之阻光膜可設於除了顯示部之外的部分。
氧過量之氧化物絕緣層4043及具有缺陷的絕緣層4041被堆疊而與薄膜電晶體4011與4010之上的氧化物半導體層接觸。氧過量之氧化物絕緣層4043可使用相似於實施例2中所述之氧過量之氧化物絕緣層139的方法與材料來形成。具有缺陷的絕緣層4041可使用相似於實施例1中所述之具有缺陷的絕緣層116的方法與材料來形成。
此外，保護絕緣層4042形成於具有缺陷的絕緣層4041之上且接觸於具有缺陷的絕緣層4041。保護絕緣層4042可用相似於實施例1中所述之保護絕緣層103的方式來形成，且例如可使用氮化矽膜。此外，為了減低薄膜電晶體之表面粗糙度，保護絕緣層4042被作用為平坦絕緣膜之絕緣層4021覆蓋。
絕緣層4021係形成作為平坦絕緣膜。用於絕緣層4021，可使用耐熱有機材料，例如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺、或環氧樹脂。關於此有機材料之替代品，可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)、或類似者。注意到，絕緣層4021可藉由堆疊由這些材料所形成之複數絕緣膜而形成。
用於形成絕緣層4021之方法並無特別限制。取決於材料，絕緣層4021可藉由下述來形成：藉由一種方法(例如，濺鍍法、SOG法、旋塗法、浸漬法、噴塗法、或滴放電法(例如噴墨法、絲網印刷、或膠印))、或者使用一種工具(設備)(例如，刮刀、軋輥塗佈機、簾塗佈機、或刀塗佈機、或類似者)。當絕緣層4021之烘烤步驟與半導體層之退火相結合時，可有效率地製造半導體裝置。
像素電極層4030與相對電極層4031可使用下述之透光導電材料來形成：例如含氧化鎢之氧化銦、含氧化鎢之銦鋅氧化物、含氧化鈦之氧化銦、含氧化鈦之銦錫氧化物、銦錫氧化物(在此亦稱為ITO)、銦鋅氧化物、或添加有氧化矽之銦錫氧化物。
包含導電高分子之導電化合物(亦稱為導電聚合物)可用於像素電極層4030與相對電極層4031。使用導電化合物所形成之像素電極較佳地具有10000Ω/平方或更少之片電阻以及在550nm波長之70%或更高之透光率。此外，包含於導電化合物中之導電高分子之電阻率較佳地為0.1Ω‧cm或更少。
關於導電高分子，可使用所謂的π-電子共軛導電聚合物。範例包含聚苯胺與其衍生物、聚吡咯與其衍生物、聚噻吩與其衍生物、以及二或更多這些材料之共聚合物。
此外，多個訊號與電位從FPC 4018供應至訊號線驅動器電路4003(其係個別形成)、掃描線驅動器電路4004、或像素部4002。
連接端子電極4015使用與包含在液晶元件4013中之像素電極層4030相同的導電膜來形成。端子電極4016使用與包含在薄膜電晶體4510與4011中之源極與汲極電極層相同的導電膜來形成。
連接端子電極4015透過非均質的導電膜4019而電連接至包含在FPC 4518中之端子。
注意到，圖8A、8B與8C說明訊號線驅動器電路4003係個別形成且設於第一基板4001上之範例；然而，此實施例不限於此結構。掃描線驅動器電路可個別形成且然後設置，或者只有部份的訊號線驅動器電路或部份的掃描線驅動器電路可個別形成且然後設置。
可適當地設置黑色矩陣(擋光層)、光學構件(光學基板，例如偏光構件、阻滯構件、或抗反射構件)、與類似者。例如，藉由使用偏光基板與阻滯基板來獲得圓形偏光。此外，可使用背光、側光、或類似者作為光源。
在主動矩陣液晶顯示裝置中，配置在矩陣中之像素電極被驅動以在螢幕上顯示圖案。具體地，電壓施加於所選的像素電極與對應於該像素電極之相對電極之間，使得設於像素電極與相對電極之間的液晶層被光學地調變，且此光學的調變被觀看者視為顯示的圖案。
在顯示移動影像中，液晶顯示裝置具有一個問題：液晶分子的長響應時間會導致後像或移動影像之模糊。為了改善液晶顯示裝置之移動影像特性，使用了稱為黑色插入的驅動方法，其中黑色每隔訊框週期被顯示於整個螢幕上。
此外，可使用稱為雙倍訊框速率(double-frame rate)驅動的驅動方法，其中垂直同步頻率被設定為一般垂直同步頻率的1.5倍或更多、或者2倍或更多，以改善響應速度。
此外，替代地，為了改善液晶顯示裝置之移動影像特性，可使用一種驅動方法，其中複數LED(發光二極體)或複數EL光源被用於形成表面光源，以作為背光，且表面光源之每一光源係在一個訊框週期中以脈衝方式獨立地驅動。關於表面光源，可使用三或更多種LED，或者可使用發白光之LED。由於複數LED被獨立地控制，LED發光之時序可與液晶層被光學地調變之時序同步。在此驅動方法中，部分的LED可被關閉；因此，可獲得減低功率消耗之功效，特別是顯示具有大的黑色部分的影像之情況中。
藉由結合這些驅動方法，相較於傳統液晶顯示裝置之顯示特性，可改善液晶顯示裝置之顯示特性(例如移動影像特性)。
因為薄膜電晶體由於靜電或類似者而容易損壞，保護電路較佳地係設於與像素部及驅動電路相同的基板之上。保護電路較佳地係使用包含氧化物半導體層之非線性元件來形成。例如，保護電路較佳地係設於像素部與掃描線輸入端子之間、以及像素部與訊號線輸入端子之間。在此實施例中，複數保護電路被設置，以防止像素電晶體之損壞，此損壞係當由於靜電或類似者之湧電壓被施加於掃描線、訊號線、與電容器匯流排線時所導致。保護電路係形成以當湧電壓施加於保護電路時釋放電荷至共用佈線。此外，保護電路包含彼此並行配置的非線性元件，而掃描線在那之間。非線性元件為兩端子元件(例如二極體)、或三端子元件(例如電晶體)。例如，非線性元件可用與像素部中之薄膜電晶體相同之步驟來形成。例如，藉由連接閘極端子至非線性元件之汲極端子，可獲得相似於二極體之特性。
用於液晶顯示模組，可使用扭曲向列(TN)模式、平面方向切換(IPS)模式、邊緣場切換(FFS)模式、軸對稱校正微型原件(ASM)模式、光學補償雙折射(OCB)模式、鐵電性液晶(FLC)模式、反鐵電性液晶(AFLC)模式、或類似者。
此說明書中所揭露之半導體裝置並無特別限制，且可使用包含TN液晶、OCB液晶、STN液晶、VA液晶、ECB液晶、GH液晶、聚合物分散液晶、盤狀液晶、或類似者之液晶顯示裝置。具體地，較佳地為常黑液晶面板，例如使用垂直對齊(VA)模式之透射式液晶顯示裝置。舉出一些範例作為垂直對齊模式。例如，可使用多域垂直對齊(MVA)模式、圖像垂直對齊(PVA)模式、與ASV模式。
此外，此實施例亦可應用至VA液晶顯示裝置。液晶顯示裝置之VA模式為一種模式，其中控制了液晶顯示面板之液晶分子之對齊。在VA液晶顯示裝置中，當沒有施加電壓時，液晶分子相對於面板表面對齊於一垂直方向。此外，可使用所謂的多域方法或多域設計，其中像素被分為一些區域(次像素)，且液晶分子在它們的個別區域中對齊於不同的方向。
此實施例可與其它實施例適當地組合來實施。
(實施例13)
在此實施例中，將敘述電子紙之範例，以作為本發明之實施例之半導體裝置。
圖12說明主動矩陣電子紙，以作為施用了本發明之實施例的半導體裝置之範例。實施例1至9中之任何薄膜電晶體可合適地使用作為薄膜電晶體581，且薄膜電晶體581可使用相似於實施例1至9中之薄膜電晶體的步驟與材料來形成。薄膜電晶體581包含氧過量之混合區於氧化物半導體層與具有缺陷之絕緣層583之間。如同在實施例2中，氧過量之氧化物絕緣層可被提供來取代氧過量之混合區。氧過量之氧化物絕緣層產生之功效係相似於氧過量之混合區產生之功效。
由於氧過量之混合區與具有缺陷之絕緣層583擁有對於氫或濕氣(氫原子或包含氫原子之化合物，例如H2O)之高的束縛能，且這些雜質在氧過量之混合區及具有多個缺陷的絕緣層中係穩定的，這些雜質可以從氧化物半導體層擴散進入氧過量之混合區及具有缺陷的絕緣層583，藉此，這些雜質可以從氧化物半導體層被移除。此外，氧過量之混合區係作用為障壁層，以對抗已擴散進入具有缺陷的絕緣層583的雜質，以阻止雜質再次進入氧化物半導體層；因此，氧化物半導體層之雜質濃度可以保持為低。因此，包含氧化物半導體層(其中，會導致變異的雜質(例如，氫、濕氣、氫氧基、或氫化物(亦指氫化合物))被減少)之薄膜電晶體581係為具有穩定的電子特性之高可靠度薄膜電晶體。
圖12之電子紙為顯示裝置之範例，其中使用了扭球顯示系統。扭球顯示系統係指一種方法，其中球形粒子(各著色為黑與白)係配置在第一電極層與第二電極層(它們為用於顯示元件中之電極層)之間，且電位差產生於第一電極層與第二電極層之間，以控制球形粒子之方向，使得顯示被執行。
設於基板580之上的薄膜電晶體581係為底閘極薄膜電晶體。薄膜電晶體581之源極電極層或汲極電極層係接觸於且電連接至一開口中的第一電極層587，該開口形成於具有缺陷的絕緣層583、保護絕緣層584、與絕緣層585中。
在形成於基板596上之第一電極層587與第二電極層588之間，設有球形粒子，各具有黑色區590a、白色區590b、以及在該等區周圍且充滿液體之洞594。球形粒子周圍之空間填充有填充物595，例如樹脂(見圖12)。在此實施例中，第一電極層587對應於像素電極，且在相對基板596上之第二電極層588對應於共同電極。
此外，除了扭球之外，可使用電泳元件。使用具有大約10μm至200μm直徑之微膠囊，其中裝有透明液體、正電白色微粒子、與負電黑色微粒子。在設於第一電極層與第二電極層之間的微膠囊中，當由第一電極層與第二電極層施加電場時，白色微粒子與黑色微粒子朝彼此相對側移動，使得白色或黑色可被顯示。使用此原理之顯示元件為電泳顯示元件，且通常稱為電子紙。電泳顯示元件具有高於液晶顯示元件之反射率，且因此，不需輔助光，功率消耗為低，且在微暗環境中顯示部可被辨認出。此外，甚至當電力未供應至顯示部時，曾經已經顯示的影像可被維持。因此，甚至當具有顯示功能之半導體裝置(其可僅稱為顯示裝置或設有顯示裝置之半導體裝置)係遠離無線電波源時，顯示的影像可被儲存。
透過上述步驟，可製造高可靠的電子紙，以作為半導體裝置。
此實施例可與其它實施例適當地組合來實施。
(實施例14)
此說明書中所揭露之半導體裝置可應用至多種電子裝置(包含遊戲機)。此電子裝置之範例有：電視裝置(也稱為電視或電視接收器)、電腦之螢幕或類似者、照相機(例如數位相機或數位影像相機)、數位相框、手持行動電話(也稱為行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音訊播放裝置、大型遊戲機(例如彈鋼珠遊戲機)、與類似者。
圖13A例示手機1600。手機1600包含殼體1601(其中整併有顯示部1602)、操作鈕1603a與1603b、外部連接埠1604、揚聲器1605、和麥克風1606。
藉由以手指或類似者來觸碰顯示部1602，資訊可輸入至圖13A所示之手機1600。此外，藉由以手指或類似者來觸碰顯示部1602，可施行例如撥打電話與傳訊息的操作。
顯示部1602主要有三種螢幕模式。第一模式為顯示模式，主要用於顯示影像。第二模式為輸入模式，主要用於輸入資料，例如訊息。第三模式為顯示與輸入模式，其中結合了顯示模式與輸入模式這兩種模式。
例如，在撥打電話與傳訊息的情況中，顯示部1602處於主要用於輸入訊息的訊息輸入模式，且顯示於螢幕上的字元可被輸入。在此情況中，較佳地顯示鍵盤或數字鈕於顯示部1602之螢幕之幾乎整個區域上。
當偵測裝置(包含用以偵測傾斜之感測器，例如陀螺儀或加速度傳感器)被設於手機1600內時，藉由偵測手機1600之方向(手機1600是否處於水平或垂直，以用於橫向模式或縱向模式)，顯示部1602之螢幕上之顯示可自動地切換。
此外，藉由觸控顯示部1602或操作殼體1601之操作鈕1603，可切換螢幕模式。替代地，螢幕模式可根據顯示部1602上所顯示之影像的種類來切換。例如，當用於顯示部上所顯示之影像的訊號係為移動影像的資料時，螢幕模式可切換至顯示模式。當訊號係為訊息資料，螢幕模式可切換至輸入模式。
此外，在輸入模式中，藉由顯示部1602中之光學感測器來偵測訊號，且如果藉由觸控顯示部1602之輸入在一特定期間內未被施行，則螢幕模式可被控制而從輸入模式切換至顯示模式。
顯示部1602亦可作用為影像感測器。例如，藉由以手掌或手指來觸碰顯示部1602，可取得掌印、指印、或類似者之影像，藉此，可施行私人認證。此外，當發射近紅外光之背光或感測光源被設於顯示部中時，可取得手指靜脈、手掌靜脈、或類似者之影像。
上述實施例中所述之任何半導體裝置都可應用至顯示部1602。例如，上述實施例中所述之複數薄膜電晶體可被配置成像素中的切換元件。
圖13B例示手機之另一範例。例如圖13B所例示之可攜式資訊終端可具有複數功能。例如，除了電話功能之外，藉由整併計算機，此可攜式資訊終端可具有處理多種資料件之功能。
圖13B所例示之可攜式資訊終端包含殼體1800與殼體1801。殼體1800包含顯示面板1802、揚聲器1803、麥克風1804、指向裝置1806、相機透鏡1807、外部連接端子1808、和類似者。殼體1801包含鍵盤1810、外部記憶體插槽1811、和類似者。此外，天線係整併於殼體1801中。
此外，顯示面板1802作用為觸控螢幕。被顯示之複數操作鍵1805係藉由圖13B中之虛線來表示。
此外，除了上述結構之外，可整併非接觸式IC晶片、小型記憶體裝置、或類似者。
上述實施例中所述之任何半導體裝置都可用於顯示面板1802，且顯示的方位可根據應用模式而適當地改變。此外，相機透鏡1807設於與顯示面板1802相同之平面；因此，可攜式資訊終端可用於撥打視訊電話。揚聲器1803與麥克風1804可用於撥打視訊電話、錄製與播放聲音、與類似者，而不限於語音通話。此外，圖13B中展開之殼體1800與1801可滑動，使得一個重疊於另一個；因此，可攜式資訊終端之尺寸可被減小，此使得可攜式資訊終端可適於攜帶。
外部連接端子1808可連接至AC轉接器與各種纜線(例如USB纜線)，使得與個人電腦之充電和資料通訊、或類似者係可能的。此外，大量的資料可藉由插入至外部記憶體插槽1811之儲存媒介來儲存與移動。
除了上述功能之外，可攜式資訊終端可具有紅外線通訊功能、電視接受器功能、與類似者。
圖14A例示電視裝置9600。在電視裝置9600中，顯示部9603係整併於殼體9601中。顯示部9603可顯示影像。在此，殼體9601由台座9605支撐。
電視裝置9600可用殼體9601之操作開關或分離的遠端控制9610來操作。藉由遠端控制9610之操作鍵9609，可切換頻道且可控制音量，藉此控制顯示部9603上所顯示之影像。此外，遠端控制9610可設有顯示部9607，用於顯示從遠端控制9610輸出之資料。
注意到，電視裝置9600可設有接收器、數據機、與類似者。藉由接收器，可接收一般TV廣播。此外，當顯示裝置經由數據機而連接至有線或無線之通訊網路時，可施行單向(從發送器至接收器)或雙向(例如，在發送器與接收器間、或在多個接收器間)資訊通訊。
上述實施例中所述之任何半導體裝置都可應用於顯示部9603。例如，上述實施例中所述之複數薄膜電晶體可被配置成像素中的切換元件。
圖14B例示數位相框9700。例如，在數位相框9700中，顯示部9703係整併於殼體9701中。顯示部9703可顯示多種影像。例如，顯示部9703可顯示由數位相機或類似者所攝取的影像資料，且作用類似於普通的相框。
上述實施例中所述之任何半導體裝置都可應用於顯示部9703。例如，上述實施例中所述之複數薄膜電晶體可被配置成像素中的切換元件。
注意到，數位相框9700設有操作部、外部連接端子(USB端子，可連接至各種纜線(例如USB纜線)之端子)、儲存媒介插入部、與類似者。雖然這些組件可設於與顯示部相同的表面上，較佳地為了設計美學而將它們設於側面或背面上。例如，儲存有由數位相機所攝取之影像資料的儲存媒介被插入於數位相框之儲存媒介插入部，且資料被載入，藉此在顯示部9703上顯示該影像。
數位相框9700可配置成無線地傳送與接收資料。透過無線通訊，想要的影像資料可被載入，以供顯示。
圖15例示可攜式遊戲機，包含二個殼體，殼體9881與殼體9891，它們藉由結合部9893而結合，使得可攜式遊戲機可被打開或收合。顯示部9882與顯示部9883分別整併於殼體9881與殼體9891中。
上述實施例中所述之任何半導體裝置都可應用於顯示部9883。例如，上述實施例中所述之複數薄膜電晶體可被配置成像素中的切換元件。
此外，圖15所例示之可攜式遊戲機設有揚聲器部9884、儲存媒介插入部9886、LED燈9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(具有量測下述之功能：力、位移、位置、速度、加速度、角速度、轉數、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、徑向線、流率、濕度、梯度、振動、味道、或紅外光)、與麥克風9889)、與類似者。不需說，可攜式遊戲機之結構不限於上述，且可使用至少設有本說明書所揭露之薄膜電晶體的另一種結構。可攜式遊戲機可適當地包含其他配件。圖15所例示之可攜式遊戲機具有一種功能：讀取儲存於儲存媒介中之程式或資料以將其顯示於顯示部；且具有一種功能：藉由無線通訊而與另一可攜式遊戲機分享資料。注意到，圖15所例示之可攜式遊戲機之功能不限於上述那些，且可攜式遊戲機可具有多種功能。
圖17例示一範例，其中發光裝置(其為根據上述任何實施例所形成之半導體裝置的範例)係使用作為室內照明裝置3001。由於本說明書中所述之發光裝置具有大的面積，發光裝置可使用作為具有大的照射面積之照明裝置。此外，上述任何實施例所述之發光裝置亦可使用作為桌燈3002。注意到，發光設備在其種類包含：天花板燈、壁燈、交通工具內部燈、緊急出口燈、與類似者。
如上述，實施例1至9之任一個所述的半導體裝置可應用至上述多種電子裝置之顯示面板，且可提供高可靠之電子電器。
(實施例15)
此說明書中所揭露之半導體裝置可應用至電子紙。電子紙可用於用以顯示所有領域之資訊的電子裝置。例如，電子紙可應用至電子圖書閱讀器(e-book閱讀器)、海報、交通工具(例如火車)中之廣告、或各種卡(例如信用卡)之顯示。圖16例示此電子裝置之範例。
圖16例示電子圖書閱讀器2700。例如，電子圖書閱讀器2700包含二個殼體，殼體2701與殼體2703。殼體2701與殼體2703藉由樞紐2711而結合，使得電子圖書閱讀器2700可沿著樞紐2711而被打開與關閉。藉由此結構，電子圖書閱讀器2700可類似紙書來操作。
顯示部2705與顯示部2707係分別整併於殼體2701與殼體2703中。顯示部2705與顯示部2707可顯示一個影像或不同影像。在顯示部2705與顯示部2707顯示不同影像之情況中，例如，右邊的顯示部(圖16中之顯示部2705)可顯示文字，且左邊的顯示部(圖16中之顯示部2707)可顯示影像。
圖16例示殼體2701設有操作部與類似者的範例。例如，殼體2701設有電源供應開關2721、操作鍵2723、揚聲器2725、與類似者。藉由操作鍵2723可翻轉頁。注意到，鍵盤、指向裝置、與類似者可設於與殼體之顯示部相同之表面上。此外，外部連接端子(耳機端子、USB端子、可連接至各種纜線(例如AC轉接器與USB纜線)之端子)、儲存媒介插入部、與類似者可設於殼體之背面或側面。此外，電子圖書閱讀器2700可具有電子字典之功能。
電子圖書閱讀器2700可配置成無線地傳送與接收資料。透過無線通訊，想要的書資料或類似者可從電子書伺服器被購買與下載。
此實施例可與其它實施例適當地組合來實施。
此申請案係根據在2009年10月30日向日本專利局申請之日本專利申請案(案號2009-249876)，在此藉由參照將整個內容併入。
100．．．基板
102．．．閘極絕緣層
103．．．保護絕緣層
105．．．薄膜電晶體
110．．．薄膜電晶體
111．．．閘極電極層
112．．．氧化物半導體層
116．．．絕緣層
119．．．混合區
120．．．氧化物半導體膜
121．．．氧化物半導體層
130．．．薄膜電晶體
132．．．氧化物半導體層
139．．．氧化物絕緣層
140．．．基板
141．．．氧化物半導體層
142．．．閘極絕緣層
143．．．保護絕緣層
146．．．絕緣層
150．．．基板
151．．．閘極電極層
152．．．閘極絕緣層
153．．．保護絕緣層
160．．．薄膜電晶體
162．．．氧化物半導體層
166．．．絕緣層
171．．．氧化物半導體層
173．．．絕緣層
179．．．混合區
180．．．薄膜電晶體
181．．．閘極電極層
183．．．保護絕緣層
190．．．薄膜電晶體
192．．．氧化物半導體層
196．．．絕緣層
196．．．氧化物絕緣層
199．．．混合區
300．．．基板
302．．．閘極絕緣層
303．．．保護絕緣層
310．．．薄膜電晶體
311．．．閘極電極層
312．．．氧化物半導體層
313．．．通道形成區
316．．．絕緣層
319．．．氧化物絕緣層
320．．．基板
322．．．閘極絕緣層
323．．．保護絕緣層
330．．．氧化物半導體膜
331．．．氧化物半導體層
332．．．氧化物半導體層
360．．．薄膜電晶體
361．．．閘極電極層
362．．．氧化物半導體層
363．．．通道形成區
366．．．絕緣層
369．．．氧化物絕緣層
370．．．基板
373．．．保護絕緣層
380．．．薄膜電晶體
381．．．閘極電極層
382．．．氧化物半導體層
386．．．絕緣層
389．．．氧化物絕緣層
399．．．氧化物半導體層
403．．．保護絕緣層
430．．．保護絕緣層
431．．．氧化物半導體層
580．．．基板
581．．．薄膜電晶體
583．．．絕緣層
584．．．保護絕緣層
585．．．絕緣層
587．．．電極層
588．．．電極層
589．．．球形粒子
594．．．洞
595．．．填充物
596．．．相對基板
1102．．．顯示部
115a．．．源極電極層
115b．．．汲極電極層
142a．．．閘極絕緣層
142b．．．閘極絕緣層
1600．．．手機
1601．．．殼體
1602．．．顯示部
1603．．．操作鈕
1604．．．外部連接埠
1605．．．揚聲器
165a．．．源極電極層
166b．．．汲極電極層
1800．．．殼體
1801．．．殼體
1802．．．顯示面板
1803．．．揚聲器
1804．．．麥克風
1805．．．操作鍵
1806．．．指向裝置
1807．．．相機透鏡
1808．．．外部連接端子
1810．．．鍵盤
1811．．．外部記憶體插槽
195a．．．源極電極層
195b．．．汲極電極層
2700．．．電子圖書閱讀器
2701．．．殼體
2703．．．殼體
2705．．．顯示部
2707．．．顯示部
2711．．．樞紐
2721．．．電源供應開關
2723．．．操作鍵
2725．．．揚聲器
3001．．．照明裝置
3002．．．桌燈
314a．．．高電阻源極區
314b．．．高電阻汲極區
315a．．．源極電極層
315b．．．汲極電極層
364a．．．高電阻源極區
364b．．．高電阻汲極區
365a．．．源極電極層
365b．．．汲極電極層
372a．．．閘極絕緣層
372b．．．閘極絕緣層
385a．．．源極電極層
385b．．．汲極電極層
4001．．．基板
4002．．．像素部
4003．．．訊號線驅動器電路
4004．．．掃描線驅動器電路
4005．．．密封劑
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶層
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．非均質的導電膜
4021．．．絕緣層
4030．．．像素電極層
4031．．．相對電極層
4032．．．絕緣層
4040．．．導電層
4041．．．絕緣層
4042．．．保護絕緣層
4043．．．氧化物絕緣層
4360．．．薄膜電晶體
4501．．．基板
4502．．．像素部
4505．．．密封劑
4506．．．基板
4507．．．填充物
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．電致發光層
4513．．．電極
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極
4519．．．非均質的導電膜
4520．．．隔間
4540．．．導電層
4542．．．絕緣層
4543．．．過塗覆層
4544．．．絕緣層
4545．．．彩色濾光層
4550．．．佈線層
4551．．．絕緣層
590a．．．黑色區
590b．．．白色區
6106．．．麥克風
6400．．．像素
6401．．．切換電晶體
6402．．．驅動器電晶體
6403．．．電容器
6404．．．發光元件
6405．．．訊號線
6406．．．掃描線
6407．．．電源供應線
6408．．．共同電極
7001．．．驅動器TFT
7002．．．發光元件
7003．．．電極
7004．．．EL層
7005．．．電極
7009．．．隔間
7011．．．驅動器TFT
7012．．．發光元件
7013．．．電極
7014．．．EL層
7015．．．電極
7016．．．阻擋膜
7017．．．導電膜
7019．．．隔間
7021．．．驅動器TFT
7022．．．發光元件
7023．．．電極
7024．．．EL層
7025．．．電極
7026．．．電極
7027．．．導電膜
7029．．．隔間
7031．．．絕緣層
7032．．．絕緣層
7033．．．彩色濾光層
7034．．．過塗覆層
7035．．．保護絕緣層
7036．．．平坦絕緣層
7042．．．絕緣層
7043．．．彩色濾光層
7044．．．過塗覆層
7045．．．保護絕緣層
7051．．．絕緣層
7052．．．保護絕緣層
7053．．．平坦絕緣層
7055．．．絕緣層
7056．．．平坦絕緣層
9600．．．電視裝置
9601．．．殼體
9603．．．顯示部
9605．．．台座
9607．．．顯示部
9609．．．操作鍵
9610．．．遠端控制
9700．．．數位相框
9701．．．殼體
9703．．．顯示部
9881．．．殼體
9882．．．顯示部
9883．．．顯示部
9884．．．揚聲器部
9885．．．操作鍵
9886．．．儲存媒介插入部
9887．．．連接端子
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．殼體
9893．．．結合部
1603a．．．操作鈕
4503a．．．訊號線驅動器電路
4504a．．．掃描線驅動器電路
4518a．．．FPC
圖1A至1E說明半導體裝置及其製造方法。
圖2A至2D說明半導體裝置及其製造方法。
圖3A至3E說明半導體裝置及其製造方法。
圖4A至4C說明半導體裝置及其製造方法。
圖5A至5E說明半導體裝置及其製造方法。
圖6A至6D說明半導體裝置及其製造方法。
圖7說明半導體裝置。
圖8A至8C說明半導體裝置。
圖9係為半導體裝置之像素相等電路圖。
圖10A至10C各說明半導體裝置。
圖11A與11B說明半導體裝置。
圖12說明半導體裝置。
圖13A與13B各說明電子裝置。
圖14A與14B各說明電子裝置。
圖15說明電子裝置。
圖16說明電子裝置。
圖17說明電子裝置。
圖18說明半導體裝置。
圖19係為包含氧化物半導體之倒交錯薄膜電晶體的縱向剖面視圖。
圖20A及20B為沿著圖19中所示之A-A’剖面的能帶圖(示意圖)。
圖21A係顯示正電位(+VG)施於閘極(G1)之狀態，且圖21B係顯示負電位(-VG)施於閘極(G1)之狀態。
圖22顯示真空能階與金屬之功函數(ΦM)間的關係，及真空能階與氧化物半導體之電子親和力(χ)間的關係。
103．．．保護絕緣層
110．．．薄膜電晶體
112．．．氧化物半導體層

Claims (13)

  1. 一種半導體裝置，包含：閘極電極層，於基板之上；閘極絕緣層，於該閘極電極層之上；氧化物半導體層，於該閘極絕緣層之上；源極電極層及汲極電極層，與該氧化物半導體層作電接觸；及具有多個缺陷的絕緣層於該氧化物半導體層之上並與之接觸，其中氧過量之混合區係設置在該氧化物半導體層與該絕緣層之交界處；其中該絕緣層包含矽，及其中該氧過量之混合區包含氧、矽、及包括在該氧化物半導體層中之多個金屬元素的至少其中之一者。
  2. 一種半導體裝置，包含：閘極電極層，於基板之上；閘極絕緣層，於該閘極電極層之上；氧化物半導體層，於該閘極絕緣層之上；具有多個缺陷的絕緣層於該氧化物半導體層之上並與之接觸，及源極電極層與汲極電極層，於該氧化物半導體層與該絕緣層之上；其中氧過量之混合區係設置在該氧化物半導體層之頂面上， 其中該絕緣層包括矽，及其中該氧過量之混合區包含氧、矽、及包括在該氧化物半導體層中之多個金屬元素的至少其中一者。
  3. 根據申請專利範圍第1或2項之半導體裝置，其中，該絕緣層係配置成結合及穩定從該氧化物半導體層擴散之雜質。
  4. 根據申請專利範圍第3項之半導體裝置，其中，該雜質包含氫、濕氣、氫氧基、及氫化物之至少一者。
  5. 根據申請專利範圍第1或2項之半導體裝置，其中，該氧過量之混合區係配置成結合及穩定從該氧化物半導體層擴散之雜質。
  6. 根據申請專利範圍第5項之半導體裝置，其中，該雜質包含氫、濕氣、氫氧基、及氫化物之至少一者。
  7. 根據申請專利範圍第1或2項之半導體裝置，更包含一保護絕緣層，覆蓋具有多個缺陷之該絕緣層。
  8. 一種製造半導體裝置之方法，包含下述步驟：形成閘極電極層於基板之上；形成閘極絕緣層於該閘極電極層之上；將該基板設於減壓下之處理室內；當移除留在該處理室中的濕氣時，引進其中已移除氫及濕氣的濺鍍氣體，以形成氧化物半導體層於該閘極絕緣層之上； 形成源極電極層及汲極電極層於該氧化物半導體層之上；形成氧過量之氧化物絕緣層於該源極電極層、該汲極電極層、及該氧化物半導體層之上；藉由濺鍍法，形成具有多個缺陷之絕緣層於該氧過量之氧化物絕緣層之上；以及加熱該基板，以使包括在該氧化物半導體層中之雜質移動通過該氧過量之氧化物絕緣層，且擴散進入具有多個缺陷之該絕緣層。
  9. 根據申請專利範圍第8項之製造半導體裝置之方法，其中，該氧過量之氧化物絕緣層及具有多個缺陷之該絕緣層形成於其中的該處理室係以低溫泵排空，以移除遺留的濕氣。
  10. 一種製造半導體裝置之方法，包含下述步驟：形成閘極電極層於基板之上；形成閘極絕緣層於該閘極電極層之上；將該基板設於減壓下之處理室內；當移除留在該處理室中的濕氣時，引進其中已移除氫及濕氣的濺鍍氣體，以形成氧化物半導體層於該閘極絕緣層之上；形成源極電極層及汲極電極層於該氧化物半導體層之上；藉由濺鍍法，形成具有多個缺陷之絕緣層於該氧化物 半導體層之上，藉此形成氧過量之混合區，該氧過量之混合區係設置在該氧化物半導體層及該絕緣層間之交界處；以及加熱該基板，以使包括在該氧化物半導體層中之雜質移動通過該氧過量之混合區，且擴散進入具有多個缺陷之該絕緣層。
  11. 根據申請專利範圍第8或10項之製造半導體裝置之方法，其中，該雜質包含氫、濕氣、氫氧基、及氫化物之至少一者。
  12. 根據申請專利範圍第10項之製造半導體裝置之方法，其中，具有多個缺陷之該絕緣層形成於其中的該處理室係以低溫泵排空，以移除遺留的濕氣。
  13. 根據申請專利範圍第8或10項之製造半導體裝置之方法，更包含形成保護絕緣層於具有多個缺陷之該絕緣層之上的步驟。
TW099136939A 2009-10-30 2010-10-28 半導體裝置及其製造方法 TWI544608B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009249876 2009-10-30

Publications (2)

Publication Number Publication Date
TW201133802A TW201133802A (en) 2011-10-01
TWI544608B true TWI544608B (zh) 2016-08-01

Family

ID=43921810

Family Applications (2)

Application Number Title Priority Date Filing Date
TW105114941A TWI605574B (zh) 2009-10-30 2010-10-28 半導體裝置及其製造方法
TW099136939A TWI544608B (zh) 2009-10-30 2010-10-28 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW105114941A TWI605574B (zh) 2009-10-30 2010-10-28 半導體裝置及其製造方法

Country Status (7)

Country Link
US (3) US20110101335A1 (zh)
EP (1) EP2494601A4 (zh)
JP (5) JP5639850B2 (zh)
KR (3) KR20120102653A (zh)
CN (2) CN104867982B (zh)
TW (2) TWI605574B (zh)
WO (1) WO2011052384A1 (zh)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101809759B1 (ko) * 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101435970B1 (ko) * 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
WO2011158703A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
KR101995851B1 (ko) 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5917035B2 (ja) 2010-07-26 2016-05-11 株式会社半導体エネルギー研究所 半導体装置
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
CN103270601B (zh) * 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
AT12749U1 (de) 2011-04-01 2012-10-15 Austria Tech & System Tech Leiterplattenelement mit wenigstens einer led
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP5827045B2 (ja) * 2011-06-29 2015-12-02 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP4982619B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 半導体素子の製造方法及び電界効果型トランジスタの製造方法
KR101920712B1 (ko) * 2011-08-26 2018-11-22 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
WO2013036311A1 (en) 2011-09-07 2013-03-14 Afton Chemical Corporation Airborne engine additive delivery system
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8772094B2 (en) * 2011-11-25 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
US9735280B2 (en) 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
KR102069158B1 (ko) * 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
KR20200019269A (ko) * 2012-06-29 2020-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR20220013471A (ko) * 2012-06-29 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 디바이스
KR20230003262A (ko) * 2012-07-20 2023-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
JP2014074908A (ja) * 2012-09-13 2014-04-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
CN103066017A (zh) * 2012-12-28 2013-04-24 北京京东方光电科技有限公司 一种阵列基板的制备方法
CN103915508B (zh) * 2013-01-17 2017-05-17 上海天马微电子有限公司 一种底栅结构的氧化物薄膜晶体管及其制作方法
CN103117224A (zh) * 2013-01-21 2013-05-22 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板的制作方法
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
WO2014149682A1 (en) 2013-03-19 2014-09-25 Applied Materials, Inc. Multilayer passivation or etch stop tft
KR102373396B1 (ko) 2013-05-21 2022-03-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 휴대 전화, 및 디지털 스틸 카메라
DE102014111140B4 (de) * 2014-08-05 2019-08-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit Feldeffektstrukturen mit verschiedenen Gatematerialien und Verfahren zur Herstellung davon
JP6598436B2 (ja) * 2014-08-08 2019-10-30 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
KR102524983B1 (ko) * 2014-11-28 2023-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10205008B2 (en) 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US10629473B2 (en) * 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
KR102593485B1 (ko) 2016-12-02 2023-10-24 삼성디스플레이 주식회사 표시 장치
US10692994B2 (en) * 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
JP2017108161A (ja) * 2017-02-20 2017-06-15 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
CN107664889B (zh) * 2017-09-14 2020-05-22 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
KR102599124B1 (ko) * 2019-09-03 2023-11-07 한국전자통신연구원 메모리 소자
KR20210086342A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치
CN111403425B (zh) * 2020-03-31 2023-04-14 成都京东方显示科技有限公司 阵列基板及其制作方法、显示面板
US11961854B2 (en) 2020-12-29 2024-04-16 Sywe Neng Lee Semiconductor device
TWI751867B (zh) * 2020-12-29 2022-01-01 李學能 半導體裝置

Family Cites Families (238)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US704190A (en) * 1902-04-15 1902-07-08 Thomas Huberdeau Rail-joint.
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
US5210050A (en) 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05331619A (ja) 1992-05-29 1993-12-14 Matsushita Electric Ind Co Ltd 薄膜作製方法および薄膜作製装置
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
TW302525B (zh) 1995-02-28 1997-04-11 Hitachi Ltd
JPH08298260A (ja) * 1995-02-28 1996-11-12 Hitachi Ltd 誘電体及びその製造方法並びに半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2780673B2 (ja) 1995-06-13 1998-07-30 日本電気株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JPH0990331A (ja) * 1995-09-26 1997-04-04 Toshiba Corp 液晶表示装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11274504A (ja) 1998-03-20 1999-10-08 Advanced Display Inc Ｔｆｔおよびその製法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4246298B2 (ja) 1998-09-30 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶ディスプレイパネルの製造方法
US7141821B1 (en) 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP4678933B2 (ja) 2000-11-07 2011-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3501793B2 (ja) 2001-05-16 2004-03-02 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4016178B2 (ja) 2001-11-06 2007-12-05 ソニー株式会社 表示装置及び反射防止用基体
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003264148A (ja) * 2002-03-07 2003-09-19 Nec Corp 薄膜製造方法、半導体デバイス製造方法、非晶質半導体薄膜、絶縁体薄膜、及び半導体装置
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
CN1678961B (zh) 2002-08-22 2010-05-05 大金工业株式会社 剥离液
US7605023B2 (en) 2002-08-29 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device and heat treatment method therefor
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3807550B2 (ja) * 2002-10-21 2006-08-09 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US20040099926A1 (en) 2002-11-22 2004-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and light-emitting device, and methods of manufacturing the same
JP3878545B2 (ja) * 2002-12-13 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US20040112735A1 (en) * 2002-12-17 2004-06-17 Applied Materials, Inc. Pulsed magnetron for sputter deposition
KR100528326B1 (ko) * 2002-12-31 2005-11-15 삼성전자주식회사 가요성 기판 상에 보호캡을 구비하는 박막 반도체 소자 및 이를 이용하는 전자장치 및 그 제조방법
KR20080106361A (ko) * 2003-02-05 2008-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
KR100470155B1 (ko) 2003-03-07 2005-02-04 광주과학기술원 아연산화물 반도체 제조방법
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004288864A (ja) 2003-03-20 2004-10-14 Seiko Epson Corp 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7323358B1 (en) * 2003-08-13 2008-01-29 Hewlett-Packard Development Company, L.P. Method and system for sizing a load plate
WO2005048354A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same
JP4710224B2 (ja) * 2003-12-24 2011-06-29 ソニー株式会社 電界効果型トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100953596B1 (ko) * 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7253061B2 (en) 2004-12-06 2007-08-07 Tekcore Co., Ltd. Method of forming a gate insulator in group III-V nitride semiconductor devices
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
TWI271866B (en) 2005-05-18 2007-01-21 Au Optronics Corp Thin film transistor and process thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073698A (ja) 2005-09-06 2007-03-22 Canon Inc トランジスタ
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007115808A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5224676B2 (ja) 2005-11-08 2013-07-03 キヤノン株式会社 表示装置の製造方法
KR101112655B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5244295B2 (ja) 2005-12-21 2013-07-24 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
WO2007080672A1 (ja) 2006-01-12 2007-07-19 Sharp Kabushiki Kaisha 半導体装置及び表示装置
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5084160B2 (ja) 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101321251B1 (ko) 2006-05-09 2013-10-25 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
US7960218B2 (en) 2006-09-08 2011-06-14 Wisconsin Alumni Research Foundation Method for fabricating high-speed thin-film transistors
US20080076653A1 (en) * 2006-09-08 2008-03-27 Shaw Kenneth L Cushioning product, machine and method
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
KR20080029100A (ko) 2006-09-28 2008-04-03 삼성전자주식회사 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008121034A (ja) 2006-11-08 2008-05-29 Kochi Prefecture Sangyo Shinko Center 酸化亜鉛薄膜の成膜方法及び成膜装置
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069162A1 (en) 2006-12-05 2008-06-12 Semiconductor Energy Laboratory Co., Ltd. Anti-reflection film and display device
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
WO2008088199A1 (en) 2007-01-18 2008-07-24 Terasemicon Corporation. Method for fabricating semiconductor device
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
EP2141742A1 (en) 2007-04-25 2010-01-06 Sharp Kabushiki Kaisha Semiconductor device, and its manufacturing method
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
WO2008139859A1 (en) 2007-04-27 2008-11-20 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
CN101681928B (zh) 2007-05-31 2012-08-29 佳能株式会社 使用氧化物半导体的薄膜晶体管的制造方法
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP5331407B2 (ja) 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5393058B2 (ja) 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP5311955B2 (ja) 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101516034B1 (ko) 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
JP5291928B2 (ja) 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
US8148245B2 (en) 2007-12-27 2012-04-03 Jx Nippon Mining & Metals Corporation Method for producing a-IGZO oxide thin film
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
US8704217B2 (en) 2008-01-17 2014-04-22 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI834207B (zh) * 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI450399B (zh) 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101644406B1 (ko) 2008-09-12 2016-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN102160105B (zh) 2008-09-19 2014-06-11 株式会社半导体能源研究所 显示装置及其制造方法
CN103985718B (zh) 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN102509736B (zh) * 2008-10-24 2015-08-19 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101592201B1 (ko) * 2008-11-06 2016-02-05 삼성전자 주식회사 발광 장치 및 그 제조 방법
KR101980167B1 (ko) 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102163686B1 (ko) 2008-11-21 2020-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI749283B (zh) 2008-11-28 2021-12-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP5615540B2 (ja) 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4752925B2 (ja) 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8247812B2 (en) * 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
KR102157249B1 (ko) * 2009-09-16 2020-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102009813B1 (ko) 2009-09-16 2019-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011037213A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011036981A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101809759B1 (ko) 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
WO2011037008A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20170024130A (ko) * 2009-10-21 2017-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2507823B1 (en) * 2009-12-04 2018-09-26 Semiconductor Energy Laboratory Co. Ltd. Manufacturing method for semiconductor device
WO2011142467A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Also Published As

Publication number Publication date
KR20180000744A (ko) 2018-01-03
JP6953570B2 (ja) 2021-10-27
WO2011052384A1 (en) 2011-05-05
TW201631746A (zh) 2016-09-01
EP2494601A1 (en) 2012-09-05
US20180053857A1 (en) 2018-02-22
JP2015057832A (ja) 2015-03-26
KR102142450B1 (ko) 2020-08-10
JP2011119706A (ja) 2011-06-16
CN104867982A (zh) 2015-08-26
CN102668096A (zh) 2012-09-12
JP5639850B2 (ja) 2014-12-10
JP2016197735A (ja) 2016-11-24
JP2020115544A (ja) 2020-07-30
JP2018107454A (ja) 2018-07-05
JP6277228B2 (ja) 2018-02-07
KR20180132979A (ko) 2018-12-12
US20110101335A1 (en) 2011-05-05
CN104867982B (zh) 2018-08-03
JP5963825B2 (ja) 2016-08-03
KR101928402B1 (ko) 2018-12-12
KR20120102653A (ko) 2012-09-18
US20140367682A1 (en) 2014-12-18
JP6674482B2 (ja) 2020-04-01
TW201133802A (en) 2011-10-01
US10566459B2 (en) 2020-02-18
EP2494601A4 (en) 2016-09-07
TWI605574B (zh) 2017-11-11
CN102668096B (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
JP6953570B2 (ja) 半導体装置の作製方法
JP6612941B2 (ja) 半導体装置の作製方法
JP6329303B2 (ja) 半導体装置
KR101847656B1 (ko) 반도체 장치 및 그 제조 방법
TWI590467B (zh) 邏輯電路及半導體裝置