TWI590467B - 邏輯電路及半導體裝置 - Google Patents

邏輯電路及半導體裝置 Download PDF

Info

Publication number
TWI590467B
TWI590467B TW104137890A TW104137890A TWI590467B TW I590467 B TWI590467 B TW I590467B TW 104137890 A TW104137890 A TW 104137890A TW 104137890 A TW104137890 A TW 104137890A TW I590467 B TWI590467 B TW I590467B
Authority
TW
Taiwan
Prior art keywords
layer
terminal
oxide semiconductor
transistor
electrically connected
Prior art date
Application number
TW104137890A
Other languages
English (en)
Other versions
TW201608727A (zh
Inventor
山崎舜平
小山潤
津吹將志
野田耕生
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201608727A publication Critical patent/TW201608727A/zh
Application granted granted Critical
Publication of TWI590467B publication Critical patent/TWI590467B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

邏輯電路及半導體裝置
本發明的一方面有關包括使用氧化物半導體形成之場效電晶體的邏輯電路。此外，本發明的另一方面有關包括該邏輯電路的半導體裝置。
應注意的是，在本說明書中的半導體裝置表示所有可以藉由使用半導體特性操作的裝置，且光電裝置、半導體電路、及電子設備全都包含在半導體裝置的範疇中。
藉由使用形成於基底上具有絕緣表面之半導體薄膜，形成薄膜電晶體(TFT)的技術已被賦予許多關注。薄膜電晶體係用於典型為液晶電視之顯示裝置。矽基半導體材料已知為適用於薄膜電晶體之半導體薄膜的材料。除了矽基半導體材料，氧化物半導體已引起關注。
作為用於該氧化物半導體的材料，已知有氧化鋅和含有氧化鋅作為其成分的材料。此外，揭示使用非晶氧化物(氧化物半導體)形成之薄膜電晶體，該非晶氧化物具有少於1018/cm3之電子載體密度(專利文獻1至3)。
[參考文獻] [專利文獻]
[專利文獻1]日本公告專利申請案第2006-165527號
[專利文獻2]日本公告專利申請案第2006-165528號
[專利文獻3]日本公告專利申請案第2006-165529號
然而，在薄膜形成過程中產生來自氧化物半導體中的化學計量組成差異。例如，氧化物半導體的電導度因為氧氣的過量或不足而改變。此外，在薄膜形成期間進入氧化物半導體薄膜的氫氣形成氧-氫(O-H)鍵，並作為改變電導度之因素的電子供體。而且，因為O-H鍵為極性分子，其作為改變主動元件諸如使用氧化物半導體製造的薄膜電晶體之特性的因素。
即使當具有少於1018/cm3之電子載體密度時，氧化物半導體實質上為n型氧化物半導體。因此，已獲得揭示於專利文獻中的薄膜電晶體之約103的通斷比(on-off ratio)。這樣低的薄膜電晶體的通斷比是因為大的截止狀態電流。
通斷比係用來衡量開關特性。操作包括具有低通斷比的薄膜電晶體的電路變得不穩定。此外，電流因為大的截止狀態電流而過量流動；因此，增加電力消耗。
有鑑於上述問題，本發明之實施例的目的為抑制包含 使用氧化物半導體所形成的薄膜電晶體的邏輯電路的故障。
並且，本發明之實施例的目的為降低包含使用氧化物半導體所形成的薄膜電晶體的邏輯電路的電力消耗。
根據本發明的實施例，邏輯電路包括具有使用氧化物半導體形成的通道形成區的薄膜電晶體，該氧化物半導體係藉由移除具有成為電子供體(或供體)的雜質(例如，氫氣或水)而成為本質(intrinsic)或實質本質，並具有大於矽半導體能隙的能隙。
具體地，邏輯電路包括具有使用氧化物半導體形成的通道形成區的薄膜電晶體，該氧化物半導體中，氫濃度被設定為5×1019/cm3或更少，較佳為5×1018/cm3或更少，更佳為5×1017/cm3或更少，以移除氫氣或包含在氧化物半導體中的O-H鍵，並且載體密度被設定為5×1014/cm3或更少，較佳為5×1012/cm3或更少。
氧化物半導體的能隙被設定為2eV或更多，較佳為2.5eV或更多，更佳為3eV或更多，以減少盡可能多的形成供體的雜質(例如，氫氣)。此外，氧化物半導體的載體密度被設定為1×1014/cm3或更少，較佳為1×1012/cm3或更少。
如此純淨的氧化物半導體被使用為薄膜電晶體的通道形成區。因此，即使在通道寬度為10mm的情況中，在1V和10V的汲極電壓和在範圍-5V至-20V的閘極電壓獲得1×10-13[A]或更少的汲極電流。
即，本發明的實施例為包括薄膜電晶體及電容器的邏輯電路，該電容器具有端子，該端子其中之一電連接到藉由關閉該薄膜電晶體而進入浮接狀態的節點。薄膜電晶體的通道形成區係使用具有5×1019(atoms/cm3)之氫濃度的氧化物半導體所形成。
應注意的是在此說明書中，濃度係由二次離子質譜法(下文稱SIMS)所量測。然而，並沒有限制，特別是有其他量測方法的說明時。
並且，包括邏輯電路的半導體裝置亦是本發明之一實施例。
根據本發明的實施例，邏輯電路包括具有使用氧化物半導體形成的通道形成區的薄膜電晶體；及電容器，其具有端子，該端子其中之一藉由關閉該薄膜電晶體而進入浮接狀態。該氧化物半導體係具有減少的氫濃度的氧化物半導體。具體地，該氧化物半導體的氫濃度為5×1019(atoms/cm3)或更少，且當無電場時，該氧化物半導體作為絕緣體或接近絕緣體的半導體(接近絕緣體的半導體係實質地為絕緣體)。因此，可減少薄膜電晶體的截止狀態電流。因此，可抑制經由薄膜電晶體儲存在電容器中的電荷洩漏。因此，可防止邏輯電路的故障。並且，可增長電容器的一端子在浮接狀態中的期間。換句話說，可減少資料重寫進電容器(亦指更新)的次數。
此外，經由減少薄膜電晶體的截止狀態電流可減少流進邏輯電路的過量電流。因此，可減少邏輯電路的電力消 耗。
11‧‧‧薄膜電晶體
12‧‧‧薄膜電晶體
13‧‧‧薄膜電晶體
14‧‧‧薄膜電晶體
15‧‧‧電容器
21‧‧‧薄膜電晶體
22‧‧‧薄膜電晶體
23‧‧‧薄膜電晶體
24‧‧‧薄膜電晶體
25‧‧‧電容器
31‧‧‧薄膜電晶體
41‧‧‧薄膜電晶體
101‧‧‧薄膜電晶體
102‧‧‧薄膜電晶體
103‧‧‧薄膜電晶體
104‧‧‧薄膜電晶體
105‧‧‧電容器
110‧‧‧脈衝輸出電路
111‧‧‧薄膜電晶體
112‧‧‧薄膜電晶體
113‧‧‧薄膜電晶體
114‧‧‧薄膜電晶體
115‧‧‧電容器
120‧‧‧脈衝輸出電路
121‧‧‧薄膜電晶體
122‧‧‧薄膜電晶體
123‧‧‧薄膜電晶體
124‧‧‧薄膜電晶體
125‧‧‧電容器
130‧‧‧脈衝輸出電路
201‧‧‧薄膜電晶體
202‧‧‧薄膜電晶體
203‧‧‧薄膜電晶體
204‧‧‧薄膜電晶體
205‧‧‧電容器
210‧‧‧脈衝輸出電路
211‧‧‧薄膜電晶體
212‧‧‧薄膜電晶體
213‧‧‧薄膜電晶體
214‧‧‧薄膜電晶體
215‧‧‧電容器
220‧‧‧脈衝輸出電路
221‧‧‧薄膜電晶體
222‧‧‧薄膜電晶體
223‧‧‧薄膜電晶體
224‧‧‧薄膜電晶體
225‧‧‧電容器
230‧‧‧脈衝輸出電路
300‧‧‧基板
302‧‧‧閘極絕緣層
303‧‧‧保護絕緣層
310‧‧‧薄膜電晶體
311‧‧‧閘極電極層
313‧‧‧通道形成區
314a‧‧‧高電阻源極區域
314b‧‧‧高電阻汲極區域
315a‧‧‧源極電極層
315b‧‧‧汲極電極層
316‧‧‧氧化物絕緣層
320‧‧‧基板
322‧‧‧閘極絕緣層
323‧‧‧保護絕緣層
330‧‧‧氧化物半導體層
331‧‧‧氧化物半導體層
332‧‧‧氧化物半導體層
340‧‧‧基板
342‧‧‧閘極絕緣層
343‧‧‧保護絕緣層
345‧‧‧氧化物半導體層
346‧‧‧氧化物半導體層
350‧‧‧薄膜電晶體
351‧‧‧閘極電極層
352‧‧‧氧化物半導體層
355a‧‧‧源極電極層
355b‧‧‧汲極電極層
356‧‧‧氧化物絕緣層
360‧‧‧薄膜電晶體
361‧‧‧閘極電極層
362‧‧‧氧化物半導體層
363‧‧‧通道形成區
364a‧‧‧高電阻源極區域
364b‧‧‧高電阻汲極區域
365a‧‧‧源極電極層
365b‧‧‧汲極電極層
366‧‧‧氧化物絕緣層
370‧‧‧基板
372a‧‧‧第一閘極絕緣層
372b‧‧‧第二閘極絕緣層
373‧‧‧保護絕緣層
380‧‧‧薄膜電晶體
381‧‧‧閘極電極層
382‧‧‧氧化物半導體層
385a‧‧‧源極電極層
385b‧‧‧汲極電極層
386‧‧‧氧化物絕緣層
390‧‧‧薄膜電晶體
391‧‧‧閘極電極層
392‧‧‧氧化物半導體層
393‧‧‧氧化物半導體層
394‧‧‧基板
395a‧‧‧源極電極層
395b‧‧‧汲極電極層
396‧‧‧氧化物絕緣層
397‧‧‧閘極絕緣層
398‧‧‧保護絕緣層
399‧‧‧氧化物半導體層
400‧‧‧基板
402‧‧‧閘極絕緣層
407‧‧‧絕緣層
410‧‧‧薄膜電晶體
411‧‧‧閘極電極層
412‧‧‧氧化物半導體層
414a‧‧‧佈線層
414b‧‧‧佈線層
415a‧‧‧源極或汲極電極層
415b‧‧‧源極或汲極電極層
420‧‧‧矽基板
421a‧‧‧開孔
421b‧‧‧開孔
422‧‧‧絕緣層
423‧‧‧開孔
424‧‧‧導電層
425‧‧‧薄膜電晶體
426‧‧‧薄膜電晶體
427‧‧‧導電層
450‧‧‧基板
452‧‧‧閘極絕緣層
457‧‧‧絕緣層
460‧‧‧薄膜電晶體
461‧‧‧閘極電極層
461a‧‧‧閘極電極層
461b‧‧‧閘極電極層
462‧‧‧氧化物半導體層
464‧‧‧佈線層
465a‧‧‧源極或汲極電極層
465a1‧‧‧源極或汲極電極層
465a2‧‧‧源極或汲極電極層
465b‧‧‧源極或汲極電極層
468‧‧‧佈線層
580‧‧‧基板
581‧‧‧薄膜電晶體
583‧‧‧氧化矽層
584‧‧‧保護絕緣層
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧孔穴
595‧‧‧填充材
596‧‧‧反向基板
1600‧‧‧行動電話
1601‧‧‧外殼
1602‧‧‧顯示部分
1603a‧‧‧操作按鈕
1603b‧‧‧操作按鈕
1604‧‧‧外部連接埠
1605‧‧‧揚聲器
1606‧‧‧麥克風
1800‧‧‧外殼
1801‧‧‧外殼
1802‧‧‧顯示面板
1803‧‧‧揚聲器
1804‧‧‧麥克風
1805‧‧‧操作鍵
1806‧‧‧指向裝置
1807‧‧‧相機鏡頭
1808‧‧‧外部連接端子
1810‧‧‧鍵盤
1811‧‧‧外部記憶體插槽
2700‧‧‧電子書閱讀器
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部分
2707‧‧‧顯示部分
2711‧‧‧樞紐
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧基板
4002‧‧‧像素部分
4003‧‧‧信號線驅動器電路
4004‧‧‧掃描線驅動器電路
4005‧‧‧填封材
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧軟性電路板(FPC)
4019‧‧‧異向性導電薄膜
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧相對電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4040‧‧‧導電層
4041‧‧‧絕緣層
4042‧‧‧絕緣層
4501‧‧‧基板
4502‧‧‧像素部分
4503a‧‧‧信號線驅動器電路
4503b‧‧‧信號線驅動器電路
4504a‧‧‧掃描線驅動器電路
4504b‧‧‧掃描線驅動器電路
4505‧‧‧填封材
4506‧‧‧基板
4507‧‧‧填充材
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧電極
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧電極
4518a‧‧‧軟性電路板(FPC)
4518b‧‧‧軟性電路板(FPC)
4519‧‧‧異向性導電層
4520‧‧‧分隔壁
4540‧‧‧導電層
4542‧‧‧氧化矽層
4543‧‧‧外套層
4544‧‧‧絕緣層
4545‧‧‧彩色濾光層
4550‧‧‧佈線層
4551‧‧‧絕緣層
6400‧‧‧像素
6401‧‧‧切換電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電源供應線
6408‧‧‧共同電位線
7001‧‧‧驅動TFT
7002‧‧‧發光元件
7003‧‧‧電極
7004‧‧‧EL層
7005‧‧‧電極
7009‧‧‧分隔壁
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧電極
7014‧‧‧EL層
7015‧‧‧電極
7016‧‧‧屏蔽膜
7017‧‧‧導電層
7019‧‧‧分隔壁
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧電極
7024‧‧‧EL層
7025‧‧‧電極
7026‧‧‧電極
7027‧‧‧導電層
7029‧‧‧分隔壁
7031‧‧‧絕緣層
7032‧‧‧絕緣層
7033‧‧‧彩色濾光層
7034‧‧‧外套層
7035‧‧‧保護絕緣層
7036‧‧‧平坦化絕緣層
7041‧‧‧絕緣層
7042‧‧‧絕緣層
7043‧‧‧彩色濾光層
7044‧‧‧外套層
7045‧‧‧保護絕緣層
7046‧‧‧平坦化絕緣層
7051‧‧‧氧化矽層
7052‧‧‧保護絕緣層
7053‧‧‧平坦化絕緣層
7055‧‧‧絕緣層
7056‧‧‧平坦化絕緣層
9600‧‧‧電視機
9601‧‧‧外殼
9603‧‧‧顯示部分
9605‧‧‧腳座
9607‧‧‧顯示部分
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧外殼
9703‧‧‧顯示部分
9881‧‧‧外殼
9882‧‧‧顯示部分
9883‧‧‧顯示部分
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧外殼
9893‧‧‧接合部
圖1A及1C為表示反相器範例之電路圖，及圖1B及1D為表示反相器範例之時序圖。
圖2A至2D為表示反相器範例之電路圖。
圖3A為表示移位暫存器範例之電路圖，及圖3B為表示移位暫存器範例之時序圖。
圖4A為表示移位暫存器之電路圖，及圖4B為表示移位暫存器範例之時序圖。
圖5A為表示薄膜電晶體範例之平面圖，及圖5B為表示薄膜電晶體範例之橫截面圖。
圖6A至6E為表示用於製造薄膜電晶體之方法範例的橫截面圖。
圖7A為表示薄膜電晶體範例之平面圖，及圖7B為表示薄膜電晶體範例之橫截面圖。
圖8A至8E為表示用於製造薄膜電晶體之方法範例的橫截面圖。
圖9A及9B為表示薄膜電晶體範例之橫截面圖。
圖10A至10E為表示用於製造薄膜電晶體之方法範例的橫截面圖。
圖11A至11E為表示用於製造薄膜電晶體之方法範例的橫截面圖。
圖12A至12D為表示用於製造薄膜電晶體之方法範 例的橫截面圖。
圖13A至13D為表示用於製造薄膜電晶體之方法範例的橫截面圖。
圖14為表示薄膜電晶體範例之橫截面圖。
圖15A及15C為表示半導體裝置範例之平面圖，及圖15B為表示半導體裝置之任何範例的橫截面圖。
圖16為表示半導體裝置之像素等效電路範例的示意圖。
圖17A至17C為表示半導體裝置範例之橫截面圖。
圖18A為表示半導體裝置範例之平面圖，及圖18B為表示半導體裝置範例之橫截面圖。
圖19為表示半導體裝置範例之橫截面圖。
圖20A及20B表示半導體裝置之範例。
圖21A及21B表示半導體裝置之範例。
圖22表示半導體裝置之範例。
圖23表示半導體裝置之範例。
圖24表示介於使用氧化物半導體形成之MOS電晶體的源極與汲極之間的部位的能帶結構。
圖25表示施加正電壓位於圖24中之汲極側的狀態。
圖26A及26B為使用氧化物半導體形成之MOS電晶體的MOS結構的能帶圖，施加正閘極電壓於該處(圖26A)或施加負閘極電壓於該處(圖26B)。
圖27表示介於矽MOS電晶體的源極與汲極之間的部位的能帶結構。
圖28為表示薄膜電晶體範例之初始特性的圖。
圖29A及29B為用於評估之元件的頂視圖，其為薄膜電晶體之範例。
圖30A及30B為表示用於評估之元件的Vg-Id特性的圖，其為薄膜電晶體之範例。
下文將參考圖式詳細說明本發明之實施例。應注意的是本發明並不侷限於以下的說明，且熟習此技藝者將可輕易瞭解各式改變及修改可在沒有偏離本發明的精神及範圍下被實施。因此，本發明不應受限於下面的實施例之描述。
應注意的是因為電晶體的源極端子和汲極端子依據電晶體的架構、操作條件和類此者改變，很難定義哪一個是源極端子或汲極端子。因此，在本說明書中，為了區別，以下將源極端子和汲極端子其中之一者稱為第一端子，而另一者稱為第二端子。
應注意的是在某些例子中，在實施例中顯示於圖式中的層的尺寸和厚度，或每個架構的範圍，或類此者為了簡化而被誇大。因此，本發明的實施例並不侷限於此規模。並且，在此說明書中，為了避免元件間的混淆，使用例如”第一”、”第二”和”第三”之序數詞，該等詞並不使用數字表示地限制該等元件。
(實施例1)
在此實施例中，說明邏輯電路的範例。具體地，參考圖1A至1D和圖2A至2D，說明每個包含具有使用氧化物半導體形成之通道形成區的薄膜電晶體之反相器的範例。
圖1A為表示此實施例之反相器範例的電路圖。示於圖1A中之反相器包含薄膜電晶體11至14和電容器15。此處，該薄膜電晶體11係空乏型電晶體，且該等薄膜電晶體12至14係增強型電晶體。應注意的是在此說明書中，臨界值電壓為正的n-通道電晶體係指增強型電晶體，且臨界值電壓為負的n-通道電晶體係指空乏型電晶體。
薄膜電晶體11的第一端子係電連接至用來供應高電源供應電位(VDD)的佈線(以下，此佈線亦被稱為高電源供應電位線)。
薄膜電晶體12的閘極端子係電連接至用來供應輸入信號(IN)的佈線(以下，此佈線亦被稱為輸入信號線)，且薄膜電晶體12的第一端子係電連接至閘極端子和薄膜電晶體11的第二端子。
薄膜電晶體13的閘極端子係電連接至用來供應脈衝信號(PS)的佈線(以下，此佈線亦被稱為脈衝信號線)，薄膜電晶體13的第一端子係電連接至薄膜電晶體12的第二端子，且薄膜電晶體13的第二端子係電連接至用來供應低電源供應電位(VSS)的佈線(以下，此佈線亦被稱為低電源供應電位線)。
薄膜電晶體14的閘極端子係電連接至脈衝信號線，薄膜電晶體14的第一端子係電連接至閘極端子和薄膜電晶體11的第二端子及薄膜電晶體12的第一端子，且薄膜電晶體14的第二端子係電連接至用來輸出一輸出信號的佈線(以下，此佈線亦被稱為輸出信號線)。
電容器15的一端子係電連接至薄膜電晶體14的第二端子及輸出信號線，電容器15的另一端子係電連接至低電源供應電位線。
應注意的是，薄膜電晶體11係空乏型電晶體，其中該第一端子係電連接至高電源供應電位線，且該閘極端子係電連接至該第二端子。即，薄膜電晶體11係在任何期間被維持在開啟(on)的狀態。換句話說，薄膜電晶體11係作為電阻器。
並且，在此說明書中，高電源供應電位(VDD)和低電源供應電位(VSS)可為任意電位，只要高電源供應電位(VDD)高於低電源供應電位(VSS)。例如，可使用接地電位0V或類此者作為低電源供應電位(VSS)，並且可使用給定正電位或類此者作為高電源供應電位(VDD)。
接著，參考圖1B中的時序圖說明示於圖1A中的的電路操作。應注意的是圖1B同時說明了薄膜電晶體11的閘極端子和第二端子、薄膜電晶體12的第一端子及薄膜電晶體14的第一端子彼此電連接的節點被視為一節點A。
在T1期間，輸入信號(IN)和脈衝信號(PS)的電 位被增加至高位準。因此，薄膜電晶體12至14被開啟。因此，節點A和電容器的一端子被電連接至低電源供應電位線；亦即，節點A的電位和反相器的輸出信號(OUT)被降低至低位準。電荷並未被儲存在電容器15中。
在T2期間，脈衝信號(PS)的電位被降低至低位準。因此，薄膜電晶體13和14被關閉。當薄膜電晶體13被關閉時，節點A的電位被增加至高位準。當薄膜電晶體14被關閉時，電容器15的一端子進入浮接狀態。因此，反相器的輸出信號(OUT)被維持在低位準。
在T3期間，輸入信號(IN)的電位被降低至低位準，且脈衝信號(PS)的電位被增加至高位準。因此，薄膜電晶體12被關閉，且薄膜電晶體13和14被開啟。因此，節點A和電容器15的一端子經由薄膜電晶體11被電連接至高電源供應電位線；亦即，節點A的電位和反相器的輸出信號(OUT)被增加至高位準。正電荷被儲存在電容器15的一端子中。
在包含於本實施例之反相器中的複數個薄膜電晶體的每一個中，通道形成區係使用氧化物半導體形成。該氧化物半導體係具有減少的氫濃度的氧化物半導體。具體地，該氧化物半導體的氫濃度為5×1019(atoms/cm3)或更少，且當無電場時，該氧化物半導體作為絕緣體或接近絕緣體的半導體(接近絕緣體的半導體係實質地為絕緣體)。因此，可減少具有使用該氧化物半導體所形成的通道形成區的薄膜電晶體的截止狀態電流。因此，可抑制經 由薄膜電晶體的電荷洩漏。
例如，藉由薄膜電晶體14的通道形成區(其使用該氧化物半導體所形成)，可抑制在電容器15的一端子處於浮接狀態期間(亦即，T2期間)的電位的位準變化，例如在T2期間的電位增加。因此，可防止反相器的故障。並且，可增長電容器15的一端子處於浮接狀態的期間。換句話說，可減少資料重寫進電容器15(亦指更新)的次數。
並且，薄膜電晶體13的通道形成區(其使用該氧化物半導體所形成)可減少在輸入信號(IN)的電位位於高位準且脈衝信號(PS)的電位位於低位準的期間(亦即，T2期間)，由高電源供應電位線流向低電源供應電位線的通過電流。因此，可減少反相器的電力消耗。
應注意的是本實施例的反相器並不侷限於圖1A中所示之反相器。以下參考圖1C說明一反相器範例，其不同於圖1A中所示之反相器。
圖1C中所示的反相器包括薄膜電晶體21至24和電容器25。此處，該薄膜電晶體21係空乏型電晶體且該等薄膜電晶體22至24為增強型電晶體。
薄膜電晶體21的第一端子係電連接至高電源供應電位線。
薄膜電晶體22的閘極端子係電連接至脈衝信號線，且薄膜電晶體22的第一端子係電連接至閘極端子及薄膜電晶體21的第二端子。
薄膜電晶體23的閘極端子係電連接至輸入信號線，薄膜電晶體23的第一端子係電連接至薄膜電晶體22的第二端子，且薄膜電晶體23的第二端子係電連接至低電源供應電位線。
薄膜電晶體24的閘極端子係電連接至脈衝信號線，薄膜電晶體24的第一端子係電連接至薄膜電晶體22的第二端子和薄膜電晶體23的第一端子，且薄膜電晶體24的第二端子係電連接至輸出信號線。
電容器25的一端子係電連接至薄膜電晶體24的第二端子及輸出信號線，且電容器25的另一端子係電連接至低電源供應電位線。
簡而言之，示於圖1C中的反相器係其中以薄膜電晶體22取代圖1A中的薄膜電晶體13的電路。
接著，參考圖1D中的時序圖說明示於圖1C中的電路操作。應注意的是圖1D同時說明了薄膜電晶體22的第二端子、薄膜電晶體23的第一端子及薄膜電晶體24的第一端子彼此電連接的節點被視為一節點B。
在T4期間，輸入信號(IN)和脈衝信號(PS)的電位被增加至高位準。因此，薄膜電晶體22至24被開啟。因此，節點B和電容器25的一端子被電連接至低電源供應電位線；亦即，節點B的電位和反相器的輸出信號(OUT)被降低至低位準。電荷並未被儲存在電容器25中。
在T5期間，脈衝信號(PS)的電位被降低至低位 準。因此，薄膜電晶體22及24被關閉。當薄膜電晶體24被關閉時，電容器25的一端子進入浮接狀態。因此，反相器的輸出信號(OUT)被維持在低位準。應注意的是節點B的電位位於低位準。
在T6期間，輸入信號(IN)的電位被降低至低位準，且脈衝信號(PS)的電位被增加至高位準。因此，薄膜電晶體23被關閉，且薄膜電晶體22和24被關啟。因此，節點B和電容器25的一端子經由薄膜電晶體21被電連接至高電源供應電位線；亦即，節點B的電位和反相器的輸出信號(OUT)被增加至高位準。正電荷被積累在電容器25的一端子中。
在包含於示於圖1C中之反相器中的複數個薄膜電晶體的每一個中，通道形成區係使用氧化物半導體形成。該氧化物半導體係具有減少的氫濃度的氧化物半導體。具體地，該氧化物半導體的氫濃度為5×1019(atoms/cm3)或更少，且當無電場時，該氧化物半導體作為絕緣體或接近絕緣體的半導體(接近絕緣體的半導體係實質地為絕緣體)。因此，可減少具有使用該氧化物半導體所形成的通道形成區的薄膜電晶體的截止狀態電流。因此，可抑制經由薄膜電晶體的電荷洩漏。
例如，藉由薄膜電晶體24的通道形成區(其使用該氧化物半導體所形成)，可抑制在電容器25的一端子處於浮接狀態期間的電位的位準變化。因此，可防止反相器的故障。並且，可增長節點B處於浮接狀態的期間。換句 話說，可減少資料重寫進電容器25(亦指更新)的次數。
並且，薄膜電晶體22的通道形成區(其使用該氧化物半導體所形成)可減少在輸入信號(IN)的電位位於高位準且脈衝信號(PS)的電位位於低位準的期間(亦即，T5期間)，由高電源供應電位線流向低電源供應電位線的通過電流。因此，可減少反相器的電力消耗。
雖然被電連接至反相器中的高電源供應電位線的薄膜電晶體使用空乏型電晶體，但薄膜電晶體可使用增強型電晶體。圖2A為係其中以薄膜電晶體31(其為增強型電晶體)取代包含在示於圖1A中之反相器中的薄膜電晶體11的電路圖。相似地，圖2B為其中以薄膜電晶體41(其為增強型電晶體)取代包含在示於圖1C中之反相器中的薄膜電晶體21的電路圖。應注意的是閘極端子和薄膜電晶體31及41各者的第一端子被電連接至高電源供應電位線。
雖然各個反相器包含電容器，但也可操作各個反相器而不需要電容器。圖2C顯示一電路圖，其中自示於圖2A中的反相器中移除電容器15。相似地，圖2D顯示一電路圖，其中自示於圖2B中的反相器中移除電容器25。
可以與任何其他實施例的適當結合來實施此實施例。
(實施例2)
在此實施例中，說明邏輯電路的範例。具體地，參考 圖3A和3B及圖4A和4B說明移位暫存器的範例，該等移位暫存器各者包含實施例1中的反相器。
本實施例的移位暫存器包括複數個脈衝輸出電路；用於提供第一時脈信號(CK1)的佈線，其電連接至複數個脈衝輸出電路的奇數脈衝輸出電路(以下，此佈線亦被稱為第一時脈信號線)；及用於提供第二時脈信號(CK2)的佈線，其電連接至複數個脈衝輸出電路的偶數脈衝輸出電路(以下，此佈線亦被稱為第二時脈信號線)。並且，各個脈衝輸出電路的輸入端子係電連接至用於提供啟動脈衝信號(SP)的佈線(以下，此佈線亦被稱為啟動脈衝線)或前階段的脈衝輸出電路的輸出端子。
參考圖3A說明脈衝輸出電路的電路組態之一具體範例。應注意的是，於圖3A中顯示脈衝輸出電路110、120和130。
脈衝輸出電路110包括薄膜電晶體101至104及電容器105。此處，薄膜電晶體101為空乏型電晶體，且薄膜電晶體102至104為增強型電晶體。
薄膜電晶體101的第一端子係電連接至高電源供應電位線。
薄膜電晶體102的閘極端子係電連接至啟動脈衝線，且薄膜電晶體102的第一端子係電連接至薄膜電晶體101的閘極端子及第二端子。
薄膜電晶體103的閘極端子係電連接至第一時脈信號線，薄膜電晶體103的第一端子係電連接至薄膜電晶體 102的第二端子，且薄膜電晶體103的第二端子係電連接至低電源供應電位線。
薄膜電晶體104的閘極端子係電連接至第一時脈信號線，且薄膜電晶體104的第一端子係電連接至薄膜電晶體101的閘極端子及第二端子和薄膜電晶體102的第一端子。
電容器105的一端子係電連接至薄膜電晶體104的第二端子，且電容器105的另一端子係電連接至低電源供應電位線。
即，示於圖3A中的脈衝輸出電路110係使用示於圖1A中的反相器所形成。
應注意的是"脈衝輸出電路110的輸入端子"意指輸入啟動脈衝信號(SP)或前階段的脈衝輸出電路的輸出信號至其的一端子，且"脈衝輸出電路110的輸出端子"意指信號從其輸出至次階段的脈衝輸入端子的一端子。即，此處，薄膜電晶體102的閘極端子係電連接至脈衝輸出電路的輸入端子，且薄膜電晶體104的第二端子和電容器105的一端子被電連接至輸出端子。在沒有給定對應於輸出端子和輸入端子的元件的情況中，薄膜電晶體102的閘極端子可被視為脈衝輸出電路的輸入端子，且薄膜電晶體104的第二端子及電容器105的一端子可被視為脈衝輸出電路的輸出端子。
脈衝輸出電路120的一具體電路組態相似於脈衝輸出電路110的電路組態；因此，該說明將參考此處。應注意 的是，脈衝輸出電路120和脈衝輸出電路110的不同處在於脈衝輸出電路120的輸入端子係電連接至脈衝輸出電路110的輸出端子，且第二時脈信號(CK2)被輸入至對應於脈衝輸出電路110中第一時脈信號(CK1)被輸入至其之端子的一端子。
在脈衝輸出電路120之後的脈衝輸出電路的電路組態相同於脈衝輸出電路110和120的電路組態。因此，該說明將參考此處。並且，如上所述，奇數脈衝輸出電路被電連接至第一時脈信號線且偶數脈衝輸出電路被電連接至第二時脈信號線。
接著，參考圖3B的時序圖說明示於圖3A中的電路操作。應注意的是，為了方便，將圖3A中的電路的具體節點標示為C至G，並且依序參考各個節點的電位變化以說明圖3B的時序圖。
在t1期間，啟動脈衝信號(SP)的電位被增加至高位準。因此，薄膜電晶體102被開啟。薄膜電晶體101為空乏型電晶體，其中閘極端子係電連接至第二端子。即，薄膜電晶體101在任何期間被維持在開啟(on)狀態。換句話說，薄膜電晶體101係作為電阻器。
在t2期間，啟動脈衝信號(SP)的電位被維持在高位準。因此，薄膜電晶體102被維持在開啟狀態。
在t3期間，第一時脈信號(CK1)的電位被增加至高位準。因此，薄膜電晶體103和104被開啟。並且，啟動脈衝信號(SP)的電位被維持在高位準。因此，薄膜電晶 體102被維持在開啟狀態。因此，節點C和D被電連接至低電源供應電位線；亦即，節點C和D的電位被降低至低位準。
在t4期間，第一時脈信號(CK1)的電位被降低至低位準。因此，薄膜電晶體103和104被關閉。因此，節點C係經由薄膜電晶體101被電連接至高電源供應電位線，且節點D進入浮接狀態。即，節點C的電位被增加至高位準，且節點D的電位被維持在低位準。
在t5期間，啟動脈衝信號(SP)的電位被降低至低位準。因此，薄膜電晶體102被關閉。並且，第二時脈信號(CK2)的電位被增加至高位準。因此，薄膜電晶體113和114被開啟。因此，節點F經由薄膜電晶體111被電連接至高電源供應電位線；亦即，節點F的電位被增加至高位準。因此，薄膜電晶體122被開啟。
在t6期間，第二時脈信號(CK2)的電位被降低至低位準。因此，薄膜電晶體113和114被關閉。因此，節點F進入浮接狀態；亦即，節點E和F的電位被維持在高位準。
在t7期間，第一時脈信號(CK1)的電位被增加至高位準。因此，薄膜電晶體103、104、123及124被開啟。當薄膜電晶體104被開啟時，節點D係經由薄膜電晶體101電連接至高電源供應電位線；亦即，節點D的電位被增加至高位準。因此，薄膜電晶體112被開啟。節點F的電位被維持在高位準；因此，薄膜電晶體122被維持在開 啟狀態。因此，節點G係電連接至低電源供應電位線；亦即，節點G的電位被降低至低位準。
在t8期間，第一時脈信號(CK1)的電位被降低至低位準。因此，薄膜電晶體103、104、123及124被關閉。當薄膜電晶體104被關閉時，節點C係經由薄膜電晶體101電連接至高電源供應電位線，且節點D進入浮接狀態。因此，節點C和D被維持在高位準。當薄膜電晶體123被關閉時，節點G係經由薄膜電晶體121電連接至高電源供應電位線；亦即，節點G的電位被增加至高位準。
在t9期間，第二時脈信號(CK2)的電位被增加至高位準。因此，薄膜電晶體113和114被開啟。節點D的電位被維持在高位準，使得薄膜電晶體112被維持在開啟狀態。因此，節點E和F被電連接至低電源供應電位線：亦即，節點E和F的電位被降低至低位準。因此，薄膜電晶體122被關閉。並且，啟動脈衝(SP)的電位再次被增加至高位準。應注意的是，在該期間之後的期間中伴隨啟動脈衝(SP)的電位增加的操作相同於在t1期間之後的期間中的操作。因此，該說明將參考此處。
在t10期間，第二時脈信號(CK2)的電位被降低至低位準。因此，薄膜電晶體113和114被關閉。因此，節點F進入浮接狀態；亦即，節點F的電位被維持在低位準。並且，節點E係經由薄膜電晶體111電連接至高電源供應電位線；亦即，節點E的電位被增加至高位準。
關於接在t10期間之後的期間中的操作，重複前述的 操作。因此，該說明將參考此處。
應注意的是，包含在脈衝輸出電路中的電容器(例如，電容器105、115和125)依序被提供以維持各個脈衝輸出電路的輸出信號。
在包含於本實施例之移位暫存器中的複數個薄膜電晶體的每一個中，通道形成區係使用氧化物半導體形成。該氧化物半導體係具有減少的氫濃度的氧化物半導體。具體地，該氧化物半導體的氫濃度為5×1019(atoms/cm3)或更少，且當無電場時，該氧化物半導體作為絕緣體或接近絕緣體的半導體(接近絕緣體的半導體係實質地為絕緣體)。因此，可減少具有使用該氧化物半導體所形成的通道形成區的薄膜電晶體的截止狀態電流。因此，可抑制經由薄膜電晶體的電荷洩漏。
例如，藉由薄膜電晶體104的通道形成區(其使用該氧化物半導體所形成)，可抑制在節點D處於浮接狀態期間(亦即，t4至t6期間)的電位的位準變化，例如在t4至t6期間的電位增加。因此，可防止移位暫存器的故障。並且，可增長節點D處於浮接狀態的期間。換句話說，可減少資料重寫進電容器105(亦指更新)的次數。
並且，薄膜電晶體103的通道形成區(其使用該氧化物半導體所形成)可減少在啟動脈衝(SP)的電位位於高位準且第一時脈信號(CK1)的電位位於低位準的期間(亦即，t1、t2及t4期間)，由高電源供應電位線流向低電源供應電位線的通過電流。因此，可減少移位暫存器 的電力消耗。
應注意的是本實施例的移位暫存器並不侷限於示於圖3A中的移位暫存器。參考圖4A和4B說明移位暫存器的一範例，該移位暫存器不同於示於圖3A和3B中的移位暫存器。
示於圖4A中的移位暫存器包括脈衝輸出電路210、220及230。脈衝輸出電路210包括薄膜電晶體201至204及電容器205。此處，薄膜電晶體201為空乏型電晶體，薄膜電晶體202至204為增強型電晶體。
薄膜電晶體的第一端子201係電連接至高電源供應電位線。
薄膜電晶體202的閘極端子係電連接至第一時脈信號線，薄膜電晶體202的第一端子係電連接至薄膜電晶體201的閘極端子和第二端子。
薄膜電晶體203的閘極端子係電連接至啟動脈衝線，薄膜電晶體203的第一端子係電連接至薄膜電晶體202的第二端子，薄膜電晶體203的第二端子係電連接至低電源供應電位線。
薄膜電晶體204的閘極端子係電連接至第一時脈信號線，薄膜電晶體204的第一端子係電連接至薄膜電晶體202的第二端子和薄膜電晶體203的第一端子。
電容器205的一端子係電連接至薄膜電晶體204的第二端子，電容器205的另一端子係電連接至低電源供應電位線。
簡而言之，示於圖4A中的脈衝輸出電路210係其中以薄膜電晶體202取代圖3A中包含於脈衝輸出電路110中的薄膜電晶體103的電路。
圖4B為一時序圖，顯示圖4A中的電路操作。應注意的是，為了方便，將圖4A中的電路的具體節點標示為H至L，並且依序參考各個節點的電位變化以說明圖4B的時序圖。
在t11的期間，啟動脈衝信號(SP)的電位被增加至高位準。因此，薄膜電晶體203被開啟。因此，節點H係電連接至低電源供應電位線；亦即，節點H的電位被降低至低位準。
在t12的期間，啟動脈衝信號(SP)的電位被維持在高位準。即，節點H的電位被維持在低位準。
在t13的期間，第一時脈信號(CK1)的電位被增加至高位準。因此，薄膜電晶體202和204被開啟。並且，啟動脈衝信號(SP)的電位被維持在高位準，使得薄膜電晶體203被維持在開啟狀態。因此，節點I係電連接至低電源供應電位線；亦即，節點I的電位被降低至低位準。
在t14的期間，第一時脈信號(CK1)的電位被降低至低位準。因此，薄膜電晶體202和204被關閉。因此，節點I進入浮接狀態，使得節點I的電位被維持在低位準。
在t15的期間，啟動脈衝信號(SP)的電位被降低至低位準。因此，薄膜電晶體203被關閉。因此，節點H進 入浮接狀態，使得節點H的電位被維持在低位準。並且，第二時脈信號(CK2)的電位被增加至高位準。因此，薄膜電晶體212和214被開啟。因此，節點J和K經由薄膜電晶體211被電連接至高電源供應電位線；亦即，節點J和K的電位被增加至高位準。因此，薄膜電晶體223被開啟。因此，節點L係電連接至低電源供應電位線；亦即，節點L的電位被降低至低位準。
在t16的期間，第二時脈信號(CK2)的電位被降低至低位準。因此，薄膜電晶體212和214被關閉，使得節點J和K進入浮接狀態。因此，節點J和K的電位被維持在高位準，節點L的電位被維持在低位準。
在t17的期間，第一時脈信號(CK1)的電位被增加至高位準。因此，薄膜電晶體202、204、222及224被開啟。當薄膜電晶體202和204被開啟時，節點H和I經由薄膜電晶體201被電連接至高電源供應電位線；亦即，節點H和I的電位被增加至高位準。因此，薄膜電晶體213被開啟。因此，節點J係電連接至低電源供應電位線；亦即，節點J的電位被降低至低位準。
在t18的期間，第一時脈信號(CK1)的電位被降低至低位準。因此，薄膜電晶體202、204、222及224被關閉。當薄膜電晶體202和204被關閉時，節點H和I進入浮接狀態。因此，節點H和I的電位被維持在高位準。
在t19的期間，第二時脈信號(CK2)的電位被增加至高位準。因此，薄膜電晶體212和214被開啟。並且， 節點I的電位被維持在高位準，使得薄膜電晶體213被維持在開啟狀態。因此，節點J和K被電連接至低電源供應電位線；亦即，節點J的電位被維持在低位準，節點K的電位被降低至低位準。因此，薄膜電晶體223被關閉。因此，節點L係電連接至低電源供應電位線；亦即，節點L的電位被維持在低位準。並且，啟動脈衝(SP)的電位再次被增加至高位準。應注意的是，在該期間之後的期間中伴隨啟動脈衝(SP)的電位增加的操作相同於在t11期間之後的期間中的操作。因此，該說明將參考此處。
在t20的期間，第二時脈信號(CK2)的電位被降低至低位準。因此，薄膜電晶體212和214被關閉。因此，節點J和K進入浮接狀態。因此，節點J和K的電位被維持在低位準。
關於接在t20期間之後的期間中的操作，重複前述的操作。因此，該說明將參考此處。
應注意的是，包含在脈衝輸出電路中的電容器(例如，電容器205、215及225)依序被提供以維持各個脈衝輸出電路的輸出信號。
在包含於示於圖4A中之移位暫存器中的複數個薄膜電晶體的每一個中，通道形成區係使用氧化物半導體形成。該氧化物半導體係具有減少的氫濃度的氧化物半導體。具體地，該氧化物半導體的氫濃度為5×1019(atoms/cm3)或更少，且當無電場時，該氧化物半導體作為絕緣體或接近絕緣體的半導體(接近絕緣體的半導體 係實質地為絕緣體)。因此，可減少具有使用該氧化物半導體所形成的通道形成區的薄膜電晶體的截止狀態電流。因此，可抑制經由薄膜電晶體的電荷洩漏。
例如，藉由薄膜電晶體204的通道形成區(其使用該氧化物半導體所形成)，可抑制在節點I處於浮接狀態期間(亦即，t11、t12、t14至t16及t18至t20期間)的電位的位準變化，例如在t11、t12、t19、t20等期間的電位降低。因此，可防止移位暫存器的故障。並且，可增長節點I處於浮接狀態的期間。換句話說，可減少資料重寫進電容器205(亦指更新)的次數。
並且，薄膜電晶體202的通道形成區(其使用該氧化物半導體所形成)可減少在啟動脈衝(SP)的電位位於高位準且第一時脈信號(CK1)的電位位於低位準的期間(亦即，t11、t12、t14至t16及t18至t20期間)，由高電源供應電位線流向低電源供應電位線的通過電流。因此，可減少移位暫存器的電力消耗。
雖然被電連接至上述移位暫存器中的高電源供應電位線的薄膜電晶體使用空乏型電晶體，但薄膜電晶體可替代地使用增強型電晶體。即，本實施例的脈衝輸出電路可使用示於圖2A和2B中的反相器。
雖然各個移位暫存器的脈衝輸出電路包含電容器，但也可操作各個移位暫存器而不需要電容器。即，本實施例的脈衝輸出電路可使用示於圖2C和2D中的反相器。
可以與任何其他實施例的適當結合來實施此實施例。
(實施例3)
在此實施例中，說明包含在實施例1或實施例2的邏輯電路中的薄膜電晶體之範例。
參考圖5A和5B及圖6A至6E說明薄膜電晶體的一實施例及此實施例的薄膜電晶體的製造方法。
圖5A和5B顯示薄膜電晶體的平面結構和橫截面結構的一範例。示於圖5A和5B中的薄膜電晶體410為頂閘極薄膜電晶體之一。
圖5A為具有頂閘極結構的薄膜電晶體410的平面圖，圖5B為沿著圖5A中的線C1-C2所擷取的橫截面圖。
薄膜電晶體410包括於具有絕緣表面的基板400上的絕緣層407、氧化物半導體層412、源極或汲極電極層415a、源極或汲極電極層415b、閘極絕緣層402及閘極電極層411。提供佈線層414a和佈線層414b使得各別連接及電連接至源極或汲極電極層415a和源極或汲極電極層415b。
雖然說明係使用單一閘極薄膜電晶體作為薄膜電晶體410，但可視需求形成包含有複數個通道形成區的多閘極薄膜電晶體。
參考圖6A至6E於以下說明在基板400上的薄膜電晶體410的製造過程。
可被使用作為具有絕緣表面的基板400的基板並沒有 特別限制，只要其具有耐熱性以承受稍後實施的熱處理。可使用以鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或類此者形成的玻璃基板。
當稍後實施的熱處理的溫度係高的時，玻璃基板較佳使用具有730℃或更高的應變點的基板。例如，使用玻璃材料例如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃作為玻璃基板的材料。應注意的是，藉由含有氧化鋇(BaO)和氧化硼(B2O3)使得BaO的量大於B2O3的量，玻璃基板係耐熱的且有很多實際用途。因此，較佳使用含有BaO(相較於B2O3)以致BaO的量大於B2O3的量的玻璃基板。
應注意的是，取代上述的玻璃基板，可使用以絕緣體形成的基板，例如陶瓷基板、石英基板、或藍寶石基板做為基板。或者，可使用微晶玻璃或類此者。再或者，可適當地使用塑膠基板或類此者。
首先，作為基底膜的絕緣層407係形成於具有絕緣表面的基板400上。較佳使用氧化物絕緣層例如氧化矽層、氮氧化矽層、氧化鋁層或氮氧化鋁層作為與該氧化物半導體層接觸的絕緣層407。雖然可使用電漿CVD法、濺鍍法或類此者作為形成絕緣層407的方法，但較佳使用濺鍍法形成絕緣層407，使得絕緣層407中含有盡可能少的氫氣。
在此實施例中，使用濺鍍法形成氧化矽層作為絕緣層407。基板400被轉送至處理室，並且導入其中氫氣和水 氣被移除且含有高純度氧氣的濺鍍氣體，藉以使用矽半導體靶材於基板400上形成氧化矽層作為絕緣層407。基板400可處於室溫或被加熱。
例如，於以下條件使用RF濺鍍法形成氧化矽層：使用石英(較佳為合成石英)作為靶材；基板溫度為108℃；介於基板和靶材之間的距離(T-S距離)為60mm；壓力為0.4Pa；高頻電源的電功率為1.5kW；且氣體氛圍為包含氧氣和氬氣的氣體氛圍(氧氣對氬氣的流量比為1：1(各個流量為25sccm)。氧化矽層的厚度為100nm。應注意的是，取代石英(較佳為合成石英)，可使用矽靶材作為當形成氧化矽層時使用的靶材。使用氧氣或氧氣和氬氣的混合氣體作為濺鍍氣體。
在此情況中，絕緣層407較佳於移除剩餘在處理室中的水氣時形成。這是為了防止氫氣、羥基和水氣被包含於絕緣層407中。
為了移除剩餘在處理室中的水氣，較佳使用誘捕真空泵。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，抽空氫原子、包含氫原子，例如水(H2O)等的化合物，從而可減少在沉積室中形成的絕緣層407中的雜質濃度。
較佳使用高純度氣體作為當形成絕緣層407時使用的濺鍍氣體，從該高純度氣體中移除雜質例如氫氣、水、羥基或氫化物至以ppm或ppb標準表示之濃度。
濺鍍法的例子包括RF濺鍍法，其中使用高頻電源作為濺鍍電源；DC濺鍍法，其中使用DC電源及脈衝DC濺鍍法，其中以脈衝方式施加一偏壓。在形成絕緣膜的情況中，主要使用RF濺鍍法，在形成金屬膜的情況中，主要使用DC濺鍍法。
此外，亦有一多源濺鍍設備，其中可設置複數個不同材料的靶材。使用該多源濺鍍設備，可於相同腔室中形成不同材料的薄膜以堆疊，或可釋放複數種材料用於在相同腔室中同時間的薄膜形成。
此外，有設置有磁鐵系統於腔室內的濺鍍設備，其用於磁控濺鍍法；及有用於ECR濺鍍法的濺鍍設備，其中不使用輝光放電而使用由使用微波而產生的電漿。
此外，作為使用濺鍍法的沉積方法，亦有反應濺鍍法，其中靶材物質和濺鍍氣體成分於沉積期間彼此化學反應以形成其之薄化合物膜；及有偏壓濺鍍法，其中於沉積期間亦施加電壓於基板。
並且，絕緣層407可具有層狀結構，其中例如從基板400側依序堆疊諸如氮化矽層、氧化氮化矽層、氮化鋁層或氧化氮化鋁層的氮化物絕緣層及氧化物絕緣層。
例如，引入其中移除氫氣和水氣且包含高純度氮氣的濺鍍氣體，並且使用矽靶材，藉以在氧化矽層和基板之間形成氮化矽層。在此情況中，當移除剩餘在處理室中的水氣時，較佳形成氮化矽層，和氧化矽層相同。
在形成氮化矽層的情況中，可在薄膜形成中加熱基 板。
在提供氮化矽層和氧化矽層的疊層作為絕緣層407的情況中，氮化矽層和氧化矽層可在相同處理室中使用共同矽靶材形成。在首先引入包含氮氣的濺鍍氣體之後，使用安置在處理室中的矽靶材形成氮化矽層，然後，濺鍍氣體轉換成包含氧氣的濺鍍氣體且使用相同的矽靶材以形成氧化矽層。因為氮化矽層和氧化矽層可不暴露在空氣中連續被形成，因此可防止諸如氫氣和水氣的雜質被吸附到氮化矽層的表面。
然後，形成包含厚度2nm至200nm的氧化物半導體膜於閘極絕緣層407上。
並且，為了讓該氧化物半導體層盡可能少地含有氫氣、羥基和水氣，較佳為在濺鍍設備的預熱室中預熱絕緣層407形成於其上的基板400作為薄膜形成的預熱，使得吸附於基板400的例如氫氣和水氣的雜質被排除和排空。應注意的是，低溫泵係較佳作為設置於預熱室中的抽空單元。應注意的是此預熱處理可被省略。並且，此預熱可同樣實施於閘極絕緣層402並未被形成於其上的基板400上和同樣實施於高達源極或汲極電極層415a和源極或汲極電極層415b的層已被形成於其上的基板400上。
應注意的是在以濺鍍法形成該氧化物半導體層之前，較佳以反向濺鍍移除吸附於絕緣層407表面的灰塵，該反向濺鍍中導入氬氣氣體且產生電漿。反向濺鍍意指沒有施加電壓於靶材側，而於氬氣氛圍中使用高頻電源施加電壓 於基板側，使得電漿被產生以修改基板表面的方法。應注意的是，可使用氮氣氛圍、氦氣氛圍、氧氣氛圍或類此者替代氬氣氛圍。
使用濺鍍法形成該氧化物半導體層。該氧化物半導體層使用以In-Ga-Zn-O為基質的氧化物半導體層、以In-Sn-Zn-O為基質的氧化物半導體層、以In-Al-Zn-O為基質的氧化物半導體層、以Sn-Ga-Zn-O為基質的氧化物半導體層、以Al-Ga-Zn-O為基質的氧化物半導體層、以Sn-Al-Zn-O為基質的氧化物半導體層、以In-Zn-O為基質的氧化物半導體層、以Sn-Zn-O為基質的氧化物半導體層、以Al-Zn-O為基質的氧化物半導體層、以In-O為基質的氧化物半導體層、以Sn-O為基質的氧化物半導體層或以Zn-O為基質的氧化物半導體層形成。在此實施例中，該氧化物半導體層藉由使用以In-Ga-Zn-O為基質的氧化物金屬靶材的濺鍍法形成。並且，該氧化物半導體層可在稀有氣體氛圍(典型為氬氣)、氧氣氛圍或含有稀有氣體(典型為氬氣)和氧氣的混合氛圍中以濺鍍法形成。在使用濺鍍法的例子中，薄膜形成可使用包含在2wt%至10wt%之內的SiO2的靶材。
較佳使用高純度氣體作為當形成該氧化物半導體層時使用的濺鍍氣體，從該高純度氣體中移除雜質例如氫氣、水、羥基或氫化物至以ppm或ppb標準表示之濃度。
可使用包含氧化鋅作為其主要成分的金屬氧化物靶材，作為使用濺鍍法形成該氧化物半導體層的靶材。作為 金屬氧化物靶材的另一範例，可使用包含In、Ga和Zn的金屬氧化物靶材(成分比例為In2O3：Ga2O3：ZnO=1：1：1[mol]，In：Ga：Zn=1：1：0.5[atom])。替代地，可使用包含In、Ga和Zn的金屬氧化物靶材(成分比例為In：Ga：Zn=1：1：1或1：1：2[atom])。除了被關於已形成的金屬氧化物靶材之總量的空間等所佔有的區域之外的部份的量的比例(亦稱為金屬氧化物靶材的填充率)為90%至100%，較佳為95%至99.9%。藉由使用具有高填充率的金屬氧化物靶材，形成緻密的氧化物半導體層。
基板被保持在維持於減低壓力之下的處理室中，將其中氫氣和水氣被移除的濺鍍氣體導入至其中剩餘水氣將被移除的處理室，且使用金屬氧化物作為靶材，形成該氧化物半導體層於基板400上。較佳使用誘捕真空泵以移除剩餘在處理室中的水氣。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，排空氫原子、包含氫原子的化合物，例如水(H2O)，(較佳的亦有包含碳原子的化合物)等，從而可減少形成於沉積室中的該氧化物半導體層中的雜質濃度。當形成該氧化物半導體層時，可加熱基板。
沉積條件之範例如下：基板溫度為室溫，基板和靶材之間的距離為60mm，壓力為0.4Pa，DC電源的電功率為0.5kW，且氣體氛圍為包含氧氣和氬氣的氣體氛圍(氧氣對氬氣的流量比為15sccm：30sccm)。較佳係使用脈衝 DC電源，因為可減少於薄膜形成中產生的粉末物質(亦指粒子或塵埃)，且可均勻化薄膜厚度。該氧化物半導體層較佳具有包含5nm至30nm的厚度。應注意的是，適當厚度係依據使用的氧化物半導體材料，且可依據材料選擇該厚度。
然後，在第一微影製程中，該氧化物半導體層被蝕刻成島型氧化物半導體層412(見圖6A)。可使用噴墨法形成用於形成該島型氧化物半導體層412的抗蝕遮罩。當使用噴墨法形成抗蝕遮罩時，不使用光罩；因此，可降低製造成本。
應注意的是，該氧化物半導體層的蝕刻可為乾蝕刻、濕蝕刻或乾蝕刻和濕蝕刻兩者。
作為乾蝕刻的蝕刻氣體，較佳使用包含氯(以氯為基質的氣體，例如氯氣(Cl2)、氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4))的氣體。
替代地，可使用包含氟的氣體(以氟為基質的氣體，例如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)或三氟甲烷(CHF3))；溴化氫(HBr)；氧氣(O2)；加入稀有氣體例如氦氣(He)或氬氣(Ar)的任何這些氣體或類此者。
作為乾蝕刻法，可使用平行板RIE(反應性離子蝕刻)法或ICP(電感式耦合電漿)蝕刻法。為了將薄膜蝕刻成想要的形狀，適當調整蝕刻條件(施加於線圈狀電極的電量、施加於基板側上電極的電量、基板側上電極的溫 度或類此者)。
作為用於濕蝕刻的蝕刻劑，可使用磷酸、醋酸和硝酸的混合溶液。替代地，可使用ITO07N(由KANTO CHEMICAL CO.,INC.所生產)。
濕蝕刻中所使用的蝕刻劑和被蝕刻掉的材料一起藉由清潔而被移除。可淨化包含蝕刻劑和被蝕刻掉的材料的廢液且可再使用該材料。當蒐集蝕刻後來自廢液的例如包含於該氧化物半導體層中的銦的材料並且再使用該材料，可有效使用資源和降低成本。
依據該材料適當調整蝕刻條件(例如蝕刻劑、蝕刻時間和溫度)，使得可蝕刻該氧化物半導體層以具有想要的形狀。
在此實施例中，使用磷酸、醋酸和硝酸的混合溶液作為蝕刻劑，使用濕蝕刻法將該氧化物半導體層蝕刻成島型氧化物半導體層412。
在此實施例中，該氧化物半導體層412接受第一熱處理。第一熱處理的溫度係高於或等於400℃且低於或等於750℃，較佳為高於或等於400℃且低於基板的應變點。此處，導入基板於熱處理設備之一的電爐，在氮氣氛圍中於450℃在該氧化物半導體層上實施熱處理一小時，然後，該氧化物半導體層並不暴露於空氣中，使得可防止水和氫氣進入該氧化物半導體層中；因此，可獲得該氧化物半導體層。經由第一熱處理，可實施該氧化物半導體層412的脫水或脫氫。
用於熱處理的設備並不侷限於電爐，且可為設置有用於加熱將被處理之對象的裝置之一者，使用來自加熱元件例如電阻加熱元件的熱傳導或熱輻射。例如，可使用RTA(快速熱退火)設備，例如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備。LRTA設備係用於加熱將藉由發射自燈(例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈)的光輻射(電磁波)所處理的對象的設備。GRTA設備係用於使用高溫氣體之熱處理的設備。作為氣體，使用因為熱處理而難以與將被處理的對象產生反應的惰性氣體，例如氮氣或稀有氣體，例如氬氣。
例如，作為第一熱處理，可實施GRTA如下。轉移基板並置於已被加熱至650℃至700℃高溫的惰性氣體中，加熱數分鐘，轉移並從已被加熱至高溫的惰性氣體中取出。GRTA在短時間內致能高溫熱處理。
應注意的是在第一熱處理中，水、氫氣等不被包含於氮氣或稀有氣體(例如氦氣、氖氣或氬氣)中係較佳的。替代地，較佳為導入設備用於熱處理的氮氣或稀有氣體(例如氦氣、氖氣或氬氣)具有6N(99.9999%)或更高的純度，較佳為7N(99.99999%)或更高(即，雜質濃度被設定為1ppm或更低，較佳為0.1ppm或更低)。
並且，依據第一熱處理的條件或氧化物半導體層412的材料，該氧化物半導體層可能被結晶化為微晶薄膜或多晶薄膜。例如，可結晶化該氧化物半導體層成為具有結晶 度90%或更多、或80%或更多的微晶氧化物半導體層。並且，依據第一熱處理的條件或氧化物半導體層412的材料，該氧化物半導體層可成為不包含結晶元件的非晶氧化物半導體層。該氧化物半導體層可成為其中將微晶部分(具有晶粒直徑大於或等於1nm且小於或等於20nm，典型地大於或等於2nm且小於或等於4nm)混合入非晶氧化物半導體的氧化物半導體層。
替代地，第一熱處理可在尚未被處理成島型氧化物半導體層412的氧化物半導體層上實施。在此情況中，在第一熱處理之後，將基板自熱處理設備中移除且實施微影製程。
可於下列任何時間點在該氧化物半導體層上實施具有脫水或脫氫效果的熱處理：在形成該氧化物半導體層之後；在該氧化物半導體層412上形成源極電極層和汲極電極層之後；和在該源極電極層和該汲極電極層上形成閘極絕緣層之後。
接著，在絕緣層407和該氧化物半導體層412上形成導電層。該導電層可利用例如濺鍍法或真空蒸發法形成。可使用選自Al、Cr、Cu、Ta、Ti、Mo或W的元素；包含上述任何元素的合金等作為導電層的材料。並且，可使用選自錳、鎂、鋯、鈹和釷的一或多個材料。該導電層可具有單層結構或二或多層的層狀結構。可提供例如，包含矽的鋁層的單層結構，其中鈦層疊層於鋁層上的兩層結構，其中依鈦層、鋁層和鈦層順序疊層的三層結構，和類 此者。替代地，可使用一層、一合金層、或鋁(Al)和一或多個選自下列元素之組合的氮化層：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)。
實施第二微影製程。形成抗蝕遮罩於導電層上且實施選擇性蝕刻，以形成源極或汲極電極層415a和源極或汲極電極層415b。然後，移除抗蝕遮罩(見圖6B)。應注意的是該源極電極層和該汲極電極層較佳具有錐形形狀，因為可改善層疊於其上之閘極絕緣層的覆蓋率。
在此實施例中，使用濺鍍法形成厚度達150nm的鈦層成為該源極或汲極電極層415a和該源極或汲極電極層415b。
應注意的是適當調整材料和蝕刻條件，使得該氧化物半導體層412不被移除，且當蝕刻該導電層時，在該氧化物半導體層412下的絕緣層407不被曝露。
在此實施例中，使用鈦層作為該導電薄膜，使用以In-Ga-Zn-O為基質的氧化物半導體作為氧化物半導體層412，並且使用氨雙氧水(氨、水和過氧化氫溶液的混合)作為蝕刻劑。
應注意的是在第二微影製程中，只有該氧化物半導體層412的部份被蝕刻，藉此可能形成具有凹槽(低陷部分)的氧化物半導體層。可使用噴墨法形成用於形成該源極或汲極電極層415a及該源極或汲極電極層415h的抗蝕遮罩。當使用噴墨法形成抗蝕遮罩時，不使用光罩；因 此，可降低製造成本。
於第二微影製程中使用紫外線、KrF雷射光或ArF雷射光於形成抗蝕遮罩的曝光。將於稍後形成的薄膜電晶體的通道長度L取決於在氧化物半導體層412上彼此相鄰之該源極電極層的底部部分和該汲極電極層的底部部分之間的間隔寬度。應注意的是當在該通道長度L係短於25nm的情況下實施曝光時，於第二微影製程中使用具有數奈米至數十奈米之極短波長的極紫外線於形成抗蝕遮罩的曝光。使用極紫外線的曝光導致高解析度和大焦點深度。因此，將於稍後形成的薄膜電晶體的通道長度L可被設定為10nm至1000nm之間。因此，可增加電路的操作速度，並且進一步，截止狀態電流可顯著地較小以達成低功率消耗。
接著，形成閘極絕緣層402於絕緣層407，氧化物半導體層412，源極或汲極電極層415a和源極或汲極電極層415b之上(見圖6C)。
閘極絕緣層402可以電漿CVD法、濺鍍法或類此者，使用氧化矽層、氮化矽層、氮氧化矽層、氧化氮化矽層和氧化鋁層之任一者以單層結構或層狀結構形成。應注意的是閘極絕緣層402較佳係使用濺鍍法形成，以使閘極絕緣層402盡可能包含較少的氫氣。在氧化矽層係以濺鍍法形成的情況中，使用矽靶材或石英靶材作為靶材且使用氧氣或氧氣和氬氣的混合氣體作為濺鍍氣體。
閘極絕緣層402可具有氧化矽層和氮化矽層自源極或 汲極電極層415a和源極或汲極電極層415b之側堆疊的結構。例如，形成厚度達5nm至300nm之間的氧化矽層(SiOx(x>0))作為第一閘極絕緣層，並於該第一閘極絕緣層上堆疊厚度達50nm至200nm之間的氮化矽層(SiNy(y>0))作為第二閘極絕緣層；因此，可形成具有厚度為100nm的閘極絕緣層。在此實施例中，於以下條件使用RF濺鍍法形成厚度達100nm的氧化矽層：壓力為0.4Pa；高頻電源的電功率為1.5kW；且氣體氛圍為包含氧氣和氬氣的氣體氛圍(氧氣對氬氣的流量比為1：1(各個流量為25sccm))。
然後，實施第三微影製程。形成抗蝕遮罩且實施選擇性蝕刻以移除部份的閘極絕緣層402，以形成分別接觸源極或汲極電極層415a和源極或汲極電極層415b的開口421a和421b(見圖6D)。
然後，在閘極絕緣層402上和開口421a和421b中形成導電層之後，於第四微影製程中形成閘極電極層411和佈線層414a和414b。應注意的是可使用噴墨法形成抗蝕遮罩。當使用噴墨法形成抗蝕遮罩時，不使用光罩；因此，可降低製造成本。
並且，閘極電極層411和佈線層414a和414b可使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧之任何金屬材料、和包含上述任何材料作為主成分的合金材料，以單層結構或層狀結構形成。
作為閘極電極層411和佈線層414a和414b之各者的 兩層結構，例如，其中鉬層堆疊於鋁層上的兩層結構、其中鉬層堆疊於銅層上的兩層結構、其中氮化鈦層或氮化鉭層堆疊於銅層上的兩層結構、或其中堆疊氮化鈦層和鉬層的兩層結構係較佳的。作為三層結構，鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層及氮化鈦層或鈦層的堆疊係較佳的。應注意的是可使用透光導電層形成閘極電極層。可提供透光導電氧化物作為該透光導電層的範例。
在此實施例中，以濺鍍法形成厚度達150nm的鈦層成為閘極電極層411及佈線層414a和414b。
接著，在惰性氣體氛圍或氧氣氣體氛圍中實施第二熱處理(較佳為200℃至400℃之間，例如，250℃至350℃之間)。在此實施例中，於氮氣氛圍中在250℃實施第二熱處理一小時。可於保護絕緣層或平坦化絕緣層形成於薄膜電晶體410上之後，實施第二熱處理。
並且，可於100℃至200℃在空氣中實施熱處理一小時至30小時。此熱處理可以固定的加熱溫度實施。替代地，下列之加熱溫度的改變可被重複進行複數次：加熱溫度係從室溫增加到100℃至200℃之間的溫度，然後降低至室溫。並且，可在減壓下實施此熱處理。在減壓下，可縮短加熱時間。
經由上述步驟，可形成包含氧化物半導體層412的薄膜電晶體410，氧化物半導體層412中之氫氣、水氣、氫化物或氫氧化物的濃度係減少的(見圖6E)。可使用薄膜電晶體410作為包含於實施例1或實施例2中的邏輯電 路中的薄膜電晶體。
保護絕緣層或用於平坦化的平坦化絕緣層可被設置於薄膜電晶體410之上。例如，該保護絕緣層可以單層結構或使用氧化矽層、氮化矽層、氮氧化矽層、氧化氮化矽層及氧化鋁層之任一者的層狀結構所形成。
雖然未圖示，可使用耐熱有機材料，例如聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺或環氧樹脂來形成平坦化絕緣層。除了這些有機材料以外，亦可能使用低介電常數材料(low-k材料)、矽氧烷基樹脂、PSG(矽酸磷玻璃)、BPSG(硼磷矽玻璃)等。應注意的是平坦化絕緣層可以堆疊利用上述任何材料所形成之複數個絕緣層來形成。
應注意的是矽氧烷基樹脂對應於使用以矽氧烷為基質的材料作為起始原料所形成的包含Si-O-Si鍵結的樹脂。矽氧烷基樹脂可包含有機基(例如，烷基或芳基)或氟基作為取代基。此外，有機基可包含氟基。
形成平坦化絕緣層的方法並沒有特殊的限制，並且可依據該材料施用下列方法或機構：例如濺鍍法、SOG法、旋轉塗佈法、浸漬法、噴塗法或液滴放電法(例如，噴墨法、網版印刷或平版印刷)之方法，或例如刮刀、輥式塗佈機、幕簾式塗佈機或刮刀塗佈機之工具(器具)。
在形成該氧化物半導體層中，如上述移除剩餘在反應氛圍中的水氣，藉以可減少該氧化物半導體層中的氫氣及氧化物。因此，該氧化物半導體層可為穩定的。
實施例1和2中的包含上述薄膜電晶體的邏輯電路可具有穩定的電器特性和高可靠性。
此實施例可適當結合其他實施例來實施。
(實施例4)
在此實施例中，說明包含於實施例1或實施例2中之邏輯電路中的薄膜電晶體的另一範例。和實施例3中相同的部分，及具有與實施例3中之該等部分相同功能的部份，及和實施例3中相同之步驟，可如同於實施例3中被處理，且將省略重複的說明。此外，亦將省略相同部分之詳細說明。
參考圖7A和7B及圖8A至8E說明薄膜電晶體之一實施例及此實施例之薄膜電晶體的製造方法。
圖7A和7B表示薄膜電晶體之平面結構和橫截面結構的範例。示於圖7A和7B中的薄膜電晶體460係頂閘極薄膜電晶體之一。
圖7A係具有頂閘結構的薄膜電晶體460之平面圖，圖7B為圖7A中沿著線D1-D2所取的橫截面圖。
薄膜電晶體460包含絕緣層457、源極或汲極電極層465a(465a1和465a2)、氧化物半導體層462、源極或汲極電極層465b、佈線層468、閘極絕緣層452及閘極電極層461(461a和461b)於具有絕緣表面的基板450之上。源極或汲極電極層465a(465a1和465a2)係經由佈線層468電連接至佈線層464。雖然未圖示，源極或汲極 電極層465b係經由形成於閘極絕緣層452中的開口電連接至佈線層。
參考圖8A至8E於下列說明在基板450之上製造薄膜電晶體460的過程。
首先，形成作為基底膜的絕緣層457於具有絕緣表面的基板450之上。
在此實施例中，以濺鍍法形成氧化矽層作為絕緣層457。傳送基板450至處理室，並導入其中氫氣和水氣被移除且包含高純度氧氣的濺鍍氣體，藉以使用矽靶材或石英(較佳為合成石英)形成氧化矽層作為絕緣層457於基板450之上。使用氧氣或氧氣和氬氣的混合氣體作為濺鍍氣體。
例如，於以下條件使用RF濺鍍法形成氧化矽層：濺鍍氣體的純度為6N；使用石英(較佳為合成石英)；基板溫度為108℃；介於基板和靶材之間的距離(T-S距離)為60mm；壓力為0.4Pa；高頻電源的電功率為1.5kW；且氣體氛圍為包含氧氣和氬氣的氣體氛圍(氧氣對氬氣的流量比為1：1(各個流量為25sccm))。氧化矽層的厚度為100nm。應注意的是取代石英(較佳為合成石英)，當形成氧化矽層時可使用矽靶材作為使用的靶材。
在此情況中，絕緣層457較佳於移除剩餘在處理室中的水氣時形成。這是為了防止氫氣、羥基和水氣被包含於絕緣層457中。在使用低溫泵抽空的沉積室中，抽空氫原子、包含氫原子，例如水(H2O)等的化合物，從而可減 少在沉積室中形成的絕緣層457中的雜質濃度。
較佳使用高純度氣體作為當形成絕緣層457時使用的濺鍍氣體，從該高純度氣體中移除雜質例如氫氣、水、羥基或氫化物至以ppm或ppb標準表示之濃度。
並且，絕緣層457可具有層狀結構，其中例如從基板450側依序堆疊諸如氮化矽層、氧化氮化矽層、氮化鋁層或氧化氮化鋁層的氮化物絕緣層及氧化物絕緣層。
例如，引入其中移除氫氣和水氣且包含高純度氮氣的濺鍍氣體，並且使用矽靶材，藉以在氧化矽層和基板之間形成氮化矽層。在此情況中，較佳於移除處理室中的剩餘水氣的同時形成該氮化矽層，相似於該氧化矽層。
接著，形成導電層於絕緣層457之上且實施第一微影製程。形成抗蝕遮罩於導電層上且實施選擇性蝕刻，以形成源極或汲極電極層465a1和465a2。然後，移除抗蝕遮罩(見圖8A)。於橫截面看起來源極或汲極電極層465a1和465a2好像被分開；然而，該源極或汲極電極層465a1和465a2係連續層。應注意的是該源極電極層和該汲極電極層較佳具有錐形形狀，因為可改善層疊於其上之閘極絕緣層的覆蓋率。
可使用選自Al、Cr、Cu、Ta、Ti、Mo或W的元素；包含上述任何元素的合金等作為源極或汲極電極層465a1和465a2的材料。並且，可使用選自錳、鎂、鋯、鈹和釷的一或多個材料。該導電層可具有單層結構或二或多層的層狀結構。可提供例如，包含矽的鋁層的單層結 構，其中鈦層疊層於鋁層上的兩層結構，其中依鈦層、鋁層和鈦層順序疊層的三層結構，和類此者。替代地，可使用一層、一合金層、或鋁(Al)和一或多個選自下列元素之組合的氮化層：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)。
在此實施例中，以濺鍍法形成厚度達150nm的鈦層成為源極或汲極電極層465a1和465a2。
然後，形成包含厚度2nm至200nm的氧化物半導體層於閘極絕緣層457和源極或汲極電極層465a1和465a2上。
然後，形成氧化物半導體層且在第二微影製程中，該氧化物半導體層被處理成為島型氧化物半導體層462(見圖8B)。在此實施例中，該氧化物半導體層藉由使用以In-Ga-Zn-O為基質的氧化物金屬靶材的濺鍍法形成。
基板被保持在維持於減低壓力之下的處理室中，將其中氫氣和水氣被移除的濺鍍氣體導入至其中剩餘水氣將被移除的處理室，且使用金屬氧化物作為靶材，沉積該氧化物半導體層於基板450上。較佳使用誘捕真空泵以移除剩餘在處理室中的水氣。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，排空氫原子、包含氫原子的化合物，例如水(H2O)，(較佳的亦有包含碳原子的化合物)等，從而可減少形成於沉積室中的該氧化物半導體層中的雜質濃度。當形成該氧化物半導體層時，可 加熱基板。
較佳使用高純度氣體作為當形成該氧化物半導體層時使用的濺鍍氣體，從該高純度氣體中移除雜質例如氫氣、水、羥基或氫化物至以ppm或ppb標準表示之濃度。
沉積條件之範例如下：基板溫度為室溫，基板和靶材之間的距離為60mm，壓力為0.4Pa，DC電源的電功率為0.5kW，且氣體氛圍為包含氧氣和氬氣的氣體氛圍(氧氣對氬氣的流量比為15sccm：30sccm)。較佳係使用脈衝DC電源，因為可減少於薄膜形成中產生的粉末物質(亦指粒子或塵埃)，且可均勻化薄膜厚度。該氧化物半導體層較佳具有包含5nm至30nm的厚度。應注意的是，適當厚度係依據使用的氧化物半導體材料，且可依據材料選擇該厚度。
在此實施例中，使用磷酸、醋酸和硝酸的混合溶液作為蝕刻劑，使用濕蝕刻法將該氧化物半導體層蝕刻成島型氧化物半導體層462。
接著，該氧化物半導體層462接受第一熱處理。用於第一熱處理的第一熱處理的溫度係高於或等於400℃且低於或等於750℃，較佳為高於或等於400℃且低於基板的應變點。此處，導入基板於熱處理設備之一的電爐，在氮氣氛圍中於450℃在該氧化物半導體層上實施熱處理一小時，然後，該氧化物半導體層並不暴露於空氣中，使得可防止水和氫氣進入該氧化物半導體層中；因此，可獲得該氧化物半導體層。經由第一熱處理，可實施該氧化物半導 體層462的脫水或脫氫。
用於熱處理的設備並不侷限於電爐，且可為設置有用於加熱將被處理之對象的裝置之一者，使用來自加熱元件例如電阻加熱元件的熱傳導或熱輻射。例如，可使用RTA(快速熱退火)設備，例如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備。例如，作為第一熱處理，可實施GRTA如下。轉移基板並置於已被加熱至650℃至700℃高溫的惰性氣體中，加熱數分鐘，轉移並從已被加熱至高溫的惰性氣體中取出。GRTA在短時間內致能高溫熱處理。
應注意的是在第一熱處理中，水、氫氣等不被包含於氮氣或稀有氣體(例如氦氣、氖氣或氬氣)中係較佳的。替代地，較佳為導入設備用於熱處理的氮氣或稀有氣體(例如氦氣、氖氣或氬氣)具有6N(99.9999%)或更高的純度，較佳為7N(99.99999%)或更高(即，雜質濃度被設定為1ppm或更低，較佳為0.1ppm或更低)。
並且，依據第一熱處理的條件或氧化物半導體層的材料，該氧化物半導體層可能被結晶化為微晶層或多晶層。
替代地，該氧化物半導體層的第一熱處理可在尚未被處理成島型氧化物半導體層的氧化物半導體層上實施。在此情況中，在第一熱處理之後，將基板自熱處理設備中移除且實施微影製程。
該熱處理具有在該氧化物半導體層上脫水或脫氫的效果，可在下列任一時間點實施：在形成該氧化物半導體層 之後；在源極電極層和汲極電極層形成於該氧化物半導體層上之後；及在閘極絕緣層形成於該源極電極層和該汲極電極層上之後。
接著，形成導電層於絕緣層457和氧化物半導體層462之上，且實施第三微影製程。形成抗蝕遮罩於導電層上且實施選擇性蝕刻，使形成該源極或汲極電極層465b和該佈線層468。然後，移除抗蝕遮罩(見圖8C)。該源極或汲極電極層465b和該佈線層468可使用相同於形成源極或汲極電極層465a1及465a2之材料和步驟來形成。
在此實施例中，以濺鍍法形成厚度達150nm的鈦層成為源極或汲極電極層465b和佈線層468。在此實施例中，使用相同的鈦層作為源極或汲極電極層465a1及465a2和源極或汲極電極層465b，使得源極或汲極電極層465a1及465a2的蝕刻選擇性相同於或大致相同於源極或汲極電極層465b的蝕刻選擇型。因此，設置佈線層468於源極或汲極電極層465a2之一部分上，其未被該氧化物半導體層462所覆蓋，當蝕刻源極或汲極電極層465b時，防止源極或汲極電極層465a1及465a2被蝕刻。在使用不同材料的例子中(該等材料在蝕刻步驟中提供源極或汲極電極層465b之高選擇性比至源極或汲極電極層465a1及465a2)，不一定設置在蝕刻中保護源極或汲極電極層465a2之佈線層468。
應注意的是適當調整材料和蝕刻條件，使得當蝕刻該導電層時，該氧化物半導體層462不被移除。
在此實施例中，使用鈦層作為該導電薄膜，使用以In-Ga-Zn-O為基質的氧化物半導體作為氧化物半導體層462，並且使用氨雙氧水(氨、水和過氧化氫溶液的混合)作為蝕刻劑。
應注意的是在第三微影製程中，只有該氧化物半導體層462的部份被蝕刻，藉此可能形成具有凹槽(低陷部分)的氧化物半導體層。可使用噴墨法形成用於形成該源極或汲極電極層465b及該佈線層468的抗蝕遮罩。當使用噴墨法形成抗蝕遮罩時，不使用光罩；因此，可降低製造成本。
接著，閘極絕緣層452形成於絕緣層457、氧化物半導體層462、源極或汲極電極層465a1和465a2、源極或汲極電極層465b和佈線層468之上。
閘極絕緣層452可以電漿CVD法、濺鍍法或類此者，使用氧化矽層、氮化矽層、氮氧化矽層、氧化氮化矽層和氧化鋁層之任一者以單層結構或層狀結構形成。應注意的是閘極絕緣層452較佳係使用濺鍍法形成，以使閘極絕緣層452盡可能包含較少的氫氣。在氧化矽薄膜係以濺鍍法形成的情況中，使用矽靶材或石英靶材作為靶材且使用氧氣和氬氣的混合氣體作為濺鍍氣體。
閘極絕緣層452可具有其中氧化矽層和氮化矽層自源極或汲極電極層465a1及465a2和源極或汲極電極層465b之側堆疊的結構。在此實施例中，於以下條件使用RF濺鍍法形成厚度達100nm的氧化矽層：壓力為0.4Pa；高頻 電源的電功率為1.5kW；且氣體氛圍為包含氧氣和氬氣的氣體氛圍(氧氣對氬氣的流量比為1：1(各個流量為25sccm))。
接著，實施第四微影製程。形成抗蝕遮罩且實施選擇性蝕刻以移除部份閘極絕緣層452，使形成到達佈線層468的開口423(見圖8D)。雖然未圖示，在形成開口423中，可形成到達源極或汲極電極層465b的開口。在此實施例中，在層間絕緣層進一步堆疊之後，形成到達源極或汲極電極層465b的開口，且用於電連接的佈線層形成於開口中。
然後，在閘極絕緣層452上和開口423中形成導電層之後，於第五微影製程中形成閘極電極層461(461a和461b)及佈線層464。應注意的是可使用噴墨法形成抗蝕遮罩。當使用噴墨法形成抗蝕遮罩時，不使用光罩；因此，可降低製造成本。
並且，閘極電極層461(461a和461b)及佈線層464可使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧之任何金屬材料、和包含上述任何材料作為主成分的合金材料，以單層結構或層狀結構形成。
在此實施例中，以濺鍍法形成厚度達150nm的鈦層成為閘極電極層461(461a和461b)及佈線層464。
接著，在惰性氣體氛圍或氧氣氣體氛圍中實施第二熱處理(較佳為200℃至400℃之間，例如，250℃至350℃之間)。在此實施例中，於氮氣氛圍中在250℃實施第二 熱處理一小時。可於保護絕緣層或平坦化絕緣層形成於薄膜電晶體460上之後，實施第二熱處理。
並且，可於100℃至200℃在空氣中實施熱處理一小時至30小時。此熱處理可以固定的加熱溫度實施。替代地，下列之加熱溫度的改變可被重複進行複數次：加熱溫度係從室溫增加到100℃至200℃之間的溫度，然後降低至室溫。並且，可在減壓下實施此熱處理。在減壓下，可縮短加熱時間。
經由上述步驟，可形成包含氧化物半導體層462的薄膜電晶體460，氧化物半導體層462中之氫氣、水氣、氫化物或氫氧化物的濃度係減少的(見圖8E)。
保護絕緣層或用於平坦化的平坦化絕緣層可被設置於薄膜電晶體460之上。雖然未圖示，可形成到達源極或汲極電極層465b的開口。在此實施例中，到達源極或汲極電極層465b的開口形成於閘極絕緣層452、保護絕緣層及平坦化層之中，且用於電連接至源極或汲極電極層465b的佈線層形成於開口之中。
在形成該氧化物半導體膜中，如上述移除剩餘在反應氛圍中的水氣，藉以可減少該氧化物半導體層中的氫氣及氧化物。因此，該氧化物半導體層可為穩定的。
實施例1和2中的包含上述薄膜電晶體的邏輯電路可具有穩定的電器特性和高可靠性。
此實施例可適當結合其他實施例來實施。
(實施例5)
在此實施例中，說明包含於實施例1或實施例2中之邏輯電路中的薄膜電晶體的另一範例。和實施例3或實施例4中相同的部分，及具有與實施例3或實施例4中之該等部分相同功能的部份，及和實施例3或實施例4中相同之步驟，可如同於實施例3或實施例4中被處理，且將省略重複的說明。此外，亦將省略相同部分之詳細說明。
參考圖9A和9B說明此實施例的薄膜電晶體。
圖9A和9B表示薄膜電晶體之橫截面結構的範例。圖9A和9B中的薄膜電晶體425及426之各者為薄膜電晶體之一，其中氧化物半導體層係夾層於導電層及閘極電極層之間。
此外，在圖9A和9B中，使用矽基板作為基板，且設置薄膜電晶體425及426於絕緣層422之上，該絕緣層422形成於矽基板420之上。
在圖9A中，導電層427形成於矽基板420上之絕緣層422及絕緣層407之間，以使至少與全部的氧化物半導體層412重疊。
應注意的是圖9B表示藉由蝕刻處理於絕緣層422及絕緣層407之間的導電層，如同導電層424，且與至少包含通道形成區之該氧化物半導體層412之部分重疊的範例。
該導電層427和424之各者可使用能抵抗於稍後步驟中實施的熱處理之溫度的金屬材料形成：選自鈦(Ti)、 鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)的元素，包含上述任何元素組合的合金薄膜，包含上述任何元素作為其成分的氮化物，或類此者。並且，該導電層427和424之各者可具有單層結構或層狀結構之任一者，例如，可使用鎢層的單層，或氮化鎢層和鎢層的疊層。
導電層427和424的電位可相同於或不同於薄膜電晶體425和426的閘極電極層411的電位。導電層427和424之各者亦可作用如同第二閘極電極層。導電層427和424的電位可為固定電位，例如GND或0V。
可藉由導電層427及424控制薄膜電晶體425及426的電特性。
此實施例可適當結合其他實施例來實施。
(實施例6)
在此實施例中，說明包含在實施例1或實施例2的邏輯電路中的薄膜電晶體之範例。
參考圖10A至10E說明薄膜電晶體之一實施例及此實施例之薄膜電晶體的製造方法。
圖10E說明薄膜電晶體之橫截面結構的範例。圖示於圖10E中的薄膜電晶體390係為底閘薄膜電晶體之一且亦被稱為倒交錯薄膜電晶體。
雖然說明中使用單一閘薄膜電晶體作為薄膜電晶體390，但可視需要形成具有複數通道形成區的多閘極薄膜 電晶體。
參考圖10A至10E於下列說明於基板394上製造薄膜電晶體390的過程。
首先，在具有絕緣表面的基板394上形成導電層之後，在第一微影製程中形成閘極電極層391。該閘極電極層較佳具有錐形形狀，因為可改善層疊於其上之閘極絕緣層的覆蓋率。應注意的是可使用噴墨法形成抗蝕遮罩。當使用噴墨法形成抗蝕遮罩時，不使用光罩；因此，可降低製造成本。
可被使用作為具有絕緣表面的基板394的基板並沒有特別限制，只要其至少具有耐熱性以承受稍後實施的熱處理。可使用以鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或類此者形成的玻璃基板。
當稍後實施的熱處理的溫度係高的時，玻璃基板較佳使用具有730℃或更高的應變點的基板。例如，使用玻璃材料例如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃作為玻璃基板的材料。應注意的是，通常，藉由含有較氧化硼(B2O3)之量大的氧化鋇(BaO)，玻璃基板係耐熱的且有很多實際用途。因此，較佳使用含有較B2O3量大的BaO的玻璃基板。
應注意的是，取代上述的玻璃基板，可使用以絕緣體形成的基板，例如陶瓷基板、石英基板、或藍寶石基板做為基板394。或者，可使用微晶玻璃基板或類此者。再或者，可適當地使用塑膠基板或類此者。
作為基層的絕緣層可被設置於基板394和閘極電極層391之間。該基層具有防止雜質元素自基板394擴散的功能，且可以單層結構或使用氮化矽層、氧化矽層、氧化氮化矽層及氮氧化矽層之任一者的層狀結構所形成。
並且，閘極電極層391可使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧之任何金屬材料、和包含上述任何材料作為主成分的合金材料，以單層結構或層狀結構形成。
作為閘極電極層391的兩層結構，例如，其中鉬層堆疊於鋁層上的兩層結構、其中鉬層堆疊於銅層上的兩層結構、其中氮化鈦層或氮化鉭層堆疊於銅層上的兩層結構、其中堆疊氮化鈦層和鉬層的兩層結構、或其中堆疊氮化鎢層和鎢層的兩層結構係較佳的。作為三層結構，鎢層或氮化鎢層、鋁和矽的合金層或鋁和鈦的合金層及氮化鈦層或鈦層的堆疊係較佳的。應注意的是可使用透光導電層形成閘極電極層。可提供透光導電氧化物作為該透光導電層的範例。
然後，形成閘極絕緣層397於閘極電極層391上。
閘極絕緣層397可以電漿CVD法、濺鍍法或類此者，使用氧化矽層、氮化矽層、氮氧化矽層、氧化氮化矽層和氧化鋁層之任一者以單層結構或層狀結構形成。應注意的是閘極絕緣層397較佳係使用濺鍍法形成，以使閘極絕緣層397盡可能包含較少的氫氣。在氧化矽層係以濺鍍法形成的情況中，使用矽靶材或石英靶材作為靶材且使用氧氣或氧氣和氬氣的混合氣體作為濺鍍氣體。
閘極絕緣層397可具有氮化矽層和氧化矽層自閘極電極層391之側堆疊的結構。例如，以濺鍍法形成厚度達50nm至200nm之間的氮化矽層(SiNy(y>0))作為第一閘極絕緣層，並於該第一閘極絕緣層上堆疊厚度達5nm至300nm之間的氧化矽層(SiOx(x>0))作為第二閘極絕緣層；因此，可形成具有厚度為100nm的閘極絕緣層。
並且，為了使將於稍後形成的閘極絕緣層397和氧化物半導體層393中包含盡可能少的氫氣、羥基和水氣，較佳係在濺鍍設備的預熱室中，預加熱其上形成有閘極電極層391的基板394或其上形成有高達閘極絕緣層397之層的基板394作為薄膜形成的預熱處理，使得吸附於基板394的例如氫氣和水氣的雜質被排除和排空。預熱的溫度為100℃至400℃之間，較佳為150℃至300℃之間。應注意的是低溫泵係較佳作為設置於預熱室中的抽空單元。應注意的是此預熱處理可被省略。並且，此預熱可同樣實施於氧化物絕緣層396並未被形成於其上的基板394上和同樣實施於高達源極電極層395a和汲極電極層395b的層已被形成於其上的基板394上。
然後，於閘極絕緣層397上形成厚度達2nm至200nm的氧化物半導體層393(見圖10A)。
應注意的是在以濺鍍法形成該氧化物半導體層393之前，較佳以反向濺鍍移除吸附於閘極絕緣層397表面的灰塵，該反向濺鍍中導入氬氣氣體且產生電漿。反向濺鍍意 指沒有施加電壓於靶材側，而於氬氣氛圍中使用RF電源施加電壓於基板側以修改表面的方法。應注意的是，可使用氮氣氛圍、氦氣氛圍、氧氣氛圍或類此者替代氬氣氛圍。
該氧化物半導體層393使用濺鍍法形成。該氧化物半導體層393使用以In-Ga-Zn-O為基質的氧化物半導體層、以In-Sn-Zn-O為基質的氧化物半導體層、以In-Al-Zn-O為基質的氧化物半導體層、以Sn-Ga-Zn-O為基質的氧化物半導體層、以Al-Ga-Zn-O為基質的氧化物半導體層、以Sn-Al-Zn-O為基質的氧化物半導體層、以In-Zn-O為基質的氧化物半導體層、以Sn-Zn-O為基質的氧化物半導體層、以Al-Zn-O為基質的氧化物半導體層、以In-O為基質的氧化物半導體層、以Sn-O為基質的氧化物半導體層或以Zn-O為基質的氧化物半導體層形成。在此實施例中，該氧化物半導體層393藉由使用以In-Ga-Zn-O為基質的氧化物金屬靶材的濺鍍法形成。並且，該氧化物半導體層393可在稀有氣體氛圍(典型為氬氣)、氧氣氛圍或含有稀有氣體(典型為氬氣)和氧氣的混合氛圍中以濺鍍法形成。在使用濺鍍法的例子中，薄膜形成可使用包含在2wt%至10wt%之內的SiO2的靶材。
可使用包含氧化鋅作為其主要成分的金屬氧化物靶材，作為使用濺鍍法形成該氧化物半導體層393的靶材。作為金屬氧化物靶材的另一範例，可使用包含In、Ga和Zn的氧化物半導體膜形成靶材(成分比例為In2O3： Ga2O3：ZnO=1：1：1[mol]，In：Ga：Zn=1：1：0.5[atom])。替代地，可使用包含In、Ga和Zn的金屬氧化物靶材(成分比例為In：Ga：Zn=1：1：1或1：1：2[atom])。金屬氧化物靶材的填充率為90%至100%，較佳為95%至99.9%。藉由使用具有高填充率的金屬氧化物靶材，形成緻密的氧化物半導體層。
基板被保持在維持於減低壓力之下的處理室中，且加熱基板至室溫或低於400℃的溫度。然後，將其中氫氣和水氣被移除的濺鍍氣體導入至其中剩餘水氣將被移除的處理室，且使用金屬氧化物作為靶材，形成該氧化物半導體層393於基板394上。較佳使用誘捕真空泵以移除剩餘在處理室中的水氣。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，排空氫原子、包含氫原子的化合物，例如水(H2O)，(較佳的亦有包含碳原子的化合物)等，從而可減少形成於沉積室中的該氧化物半導體層中的雜質濃度。當使用低溫泵移除剩餘在處理室中的水氣時，藉由以濺鍍實施沉積，當形成該氧化物半導體層393時的基板溫度可為高於或等於室溫且低於400℃。
沉積條件之範例如下：介於基板和靶材之間的距離為100mm，壓力為0.6Pa，DC電源的電功率為0.5kW，且氣體氛圍為氧氣氛圍(氧氣的流量為100%)。較佳係使用脈衝DC電源，因為可減少在薄膜形成中產生的粉末物質，且可均勻化薄膜厚度。該氧化物半導體層較佳具有 5nm至30nm之間的厚度。應注意的是，適當厚度係依據使用的氧化物半導體材料，且可依據材料選擇該厚度。
濺鍍法的例子包括RF濺鍍法(其中使用高頻電源作為濺鍍電源)，DC濺鍍法(其中使用DC電源)及脈衝DC濺鍍法(其中以脈衝方式施加一偏壓)。在形成絕緣膜的情況中，主要使用RF濺鍍法，而在形成金屬膜的情況中主要使用DC濺鍍法。
此外，亦有一多源濺鍍設備，其中可設置複數個不同材料的靶材。使用該多源濺鍍設備，可於相同腔室中形成不同材料的薄膜以堆疊，或可釋放複數種材料用於在相同腔室中同時間的薄膜形成。
此外，有設置有磁鐵系統於腔室內的濺鍍設備，其用於磁控濺鍍法；及有用於ECR濺鍍法的濺鍍設備，其中不使用輝光放電而使用由使用微波而產生的電漿。
此外，作為使用濺鍍法的沉積方法，亦有反應濺鍍法，其中靶材物質和濺鍍氣體成分於沉積期間彼此化學反應以形成其之薄化合物膜；及有偏壓濺鍍法，其中於沉積期間亦施加電壓於基板。
然後，在第二微影製程中，該氧化物半導體層393被處理成島型氧化物半導體層399(見圖10B)。可使用噴墨法形成用於形成島型氧化物半導體層399的抗蝕遮罩。當使用噴墨法形成抗蝕遮罩時，不使用光罩；因此，可降低製造成本。
在閘極絕緣層397中形成接觸孔的情況中，可實施形 成該氧化物半導體層399的步驟。
應注意的是，該氧化物半導體層393的蝕刻可為乾蝕刻、濕蝕刻或乾蝕刻和濕蝕刻兩者。
作為乾蝕刻的蝕刻氣體，較佳使用包含氯(以氯為基質的氣體，例如氯氣(Cl2)、氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4))的氣體。
替代地，可使用包含氟的氣體(以氟為基質的氣體，例如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)或三氟甲烷(CHF3))；溴化氫(HBr)；氧氣(O2)；加入稀有氣體例如氦氣(He)或氬氣(Ar)的任何這些氣體或類此者。
作為乾蝕刻法，可使用平行板RIE(反應性離子蝕刻)法或ICP(電感式耦合電漿)蝕刻法。為了將層蝕刻成想要的形狀，適當調整蝕刻條件(施加於線圈狀電極的電量、施加於基板側上電極的電量、基板側上電極的溫度或類此者)。
作為用於濕蝕刻的蝕刻劑，可使用磷酸、醋酸和硝酸的混合溶液。替代地，可使用ITO07N(由KANTO CHEMICAL CO.,INC.所生產)。
濕蝕刻中所使用的蝕刻劑和被蝕刻掉的材料一起藉由清潔而被移除。可淨化包含蝕刻劑和被蝕刻掉的材料的廢液且可再使用該材料。當蒐集蝕刻後來自廢液的例如包含於該氧化物半導體層中的銦的材料並且再使用該材料，可有效使用資源和降低成本。
依據該材料適當調整蝕刻條件(例如蝕刻劑、蝕刻時間和溫度)，使得可蝕刻該氧化物半導體層以具有想要的形狀。
應注意的是較佳為在下列步驟中，在形成導電層之前實施反向濺鍍，使得附著於氧化物半導體層399和閘極絕緣層397之表面的光阻殘餘等可被移除。
接著，在閘極絕緣層397和該氧化物半導體層399上形成導電層。該導電層可利用例如濺鍍法或真空蒸發法形成。可使用選自Al、Cr、Cu、Ta、Ti、Mo或W的元素；包含上述任何元素之組合的合金層等作為導電層的材料。並且，可使用選自錳、鎂、鋯、鈹和釷的一或多個材料。該金屬導電層可具有單層結構或二或多層的層狀結構。可提供例如，包含矽的鋁薄膜的單層結構，其中鈦層疊層於鋁層上的兩層結構，其中依鈦層、鋁層和鈦層順序疊層的三層結構，和類此者。替代地，可使用一層、一合金層、或鋁(Al)和一或多個選自下列元素之組合的氮化層：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)。
實施第三微影製程。形成抗蝕遮罩於導電層上且實施選擇性蝕刻，以形成該源極電極層395a和該汲極電極層395b。然後，移除抗蝕遮罩(見圖10C)。
於第三微影製程中使用紫外線、KrF雷射光或ArF雷射光於形成抗蝕遮罩的曝光。將於稍後形成的薄膜電晶體的通道長度L取決於在氧化物半導體層399上彼此相鄰之 該源極電極層的底部部分和該汲極電極層的底部部分之間的間隔寬度。應注意的是當在該通道長度L係短於25nm的情況下實施曝光時，於第三微影製程中使用具有數奈米至數十奈米之極短波長的極紫外線於形成抗蝕遮罩的曝光。使用極紫外線的曝光導致高解析度和大焦點深度。因此，將於稍後形成的薄膜電晶體的通道長度L可被設定為10nm至1000nm之間。因此，可增加電路的操作速度，並且進一步，截止狀態電流可顯著地較小以達成低功率消耗。
應注意的是適當調整材料和蝕刻條件，使得當蝕刻該導電層時，該氧化物半導體層399不被移除。
在此實施例中，使用鈦層作為該導電薄膜，使用以In-Ga-Zn-O為基質的氧化物半導體作為氧化物半導體層399，並且使用氨雙氧水(氨、水和過氧化氫溶液的混合)作為蝕刻劑。
應注意的是在第三微影製程中，只有該氧化物半導體層399的部份被蝕刻，藉此可能形成具有凹槽(低陷部分)的氧化物半導體層。可使用噴墨法形成用於形成該源極電極層395a及該汲極電極層395b的抗蝕遮罩。當使用噴墨法形成抗蝕遮罩時，不使用光罩；因此，可降低製造成本。
為了減少在微影步驟中的光罩數目和步驟，可使用以多段式調整光罩(multi-tone mask)形成的抗蝕遮罩實施蝕刻，使得具有複數強度，該多段式調整光罩係曝光遮罩 (light-exposure mask)，經由該光罩傳輸光。因為使用多段式調整光罩形成的抗蝕遮罩具有複數厚度，且可進一步藉由實施蝕刻來改變形狀，在複數蝕刻步驟中可使用該抗蝕遮罩以提供不同的圖案。因此，可使用多段式調整光罩形成對應於至少兩種不同圖案的抗蝕遮罩。因此，可減少曝光遮罩的數目，亦可減少對應的微影步驟的數目，藉以實現製程的簡化。
藉由使用氣體例如N2O、N2或Ar的電漿處理，可以移除附著於該氧化物半導體層的曝光部分的表面的水。或者，可以使用氧氣和氬氣的混合氣體來實施電漿處理。
在實施電漿處理的情況中，形成氧化物絕緣層396為作為保護絕緣層氧化物絕緣層而不需暴露於空氣中，且與氧化物半導體層396之部分接觸(見圖10D)。在此實施例中，在氧化物半導體層399不與源極電極層395a及汲極電極層395b重疊的區域中，形成氧化物絕緣層396與氧化物半導體層399接觸。
在此實施例中，於其上層疊形成有島型氧化物半導體層399、源極電極層395a、汲極電極層395b的基板394被加熱至室溫或低於100℃的溫度，並導入其中移除氫氣和水氣並包含高純度氧氣的濺鍍氣體，且使用矽靶材，藉以形成具有缺陷的氧化矽層作為氧化物絕緣層396。
例如，以脈衝DC濺鍍法形成氧化矽層，其中濺鍍氣體的純度為6N，使用摻硼矽靶材(電阻率為0.01Ω．cm)，介於基板和靶材之間的距離(T-S距離)為89mm，壓力 為0.4Pa，DC電源的電功率為6kW，且氣體氛圍為氧氣氛圍(氧氣流量為100%)。氧化矽層的厚度為300nm。應注意的是取代矽靶材，當形成氧化矽層時可使用石英(較佳為合成石英)作為靶材。使用氧氣或氧氣和氬氣的混合氣體作為濺鍍氣體。
在此情況中，氧化物絕緣層396較佳於移除剩餘在處理室中的水氣時形成。這是為了避免氫氣、羥基和水氣被包含於氧化物半導體層399和氧化物絕緣層396之中。
為了移除剩餘在處理室中的水氣，較佳使用誘捕真空泵。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，抽空氫原子、包含氫原子，例如水(H2O)等的化合物，從而可減少在沉積室中形成的氧化物絕緣層396中的雜質濃度。
應注意的是作為氧化物絕緣層396，可使用氮氧化矽層、氧化鋁層、氮氧化鋁層或類此者替代氧化矽層。
並且，當氧化物絕緣層396和氧化物半導體層399彼此接觸時，可在100℃至400℃實施熱處理。因為在此實施例中的氧化物絕緣層396具有很多缺陷，藉由熱處理，可將包含於氧化物半導體層399中的例如氫氣、水氣、羥基或氫化物的雜質擴散至氧化物絕緣層396，使得氧化物半導體層399中的雜質可進一步被減少。
經由上述步驟，可形成包含氧化物半導體層392的薄膜電晶體390，氧化物半導體層392中之氫氣、水氣、氫 化物或氫氧化物的濃度係減少的(見圖10E)。
在形成該氧化物半導體層中，如上述移除剩餘在反應氛圍中的水氣，藉以可減少該氧化物半導體層中的氫氣及氧化物。因此，該氧化物半導體層可為穩定的。
可設置保護絕緣層於氧化物絕緣層之上。在此實施例中，形成保護絕緣層398於氧化物絕緣層396之上。作為保護絕緣層398，可使用氮化矽層、氧化氮化矽層、氮化鋁層、氧化氮化鋁層等。
於其上層疊形成有氧化物絕緣層396的基板394被加熱至100℃至400℃的溫度，導入其中移除氫氣和水氣並包含高純度氮氣的濺鍍氣體，且使用矽半導體靶材，藉以形成氮化矽層作為保護絕緣層398。在此情況中，較佳於移除剩餘在處理室中的水氣時形成保護絕緣層398，相同於氧化物絕緣層396之形成。
在形成保護絕緣層398的情況中，於形成保護絕緣層398中，將基板394加熱至100℃至400℃，藉以可將包含於該氧化物半導體層中的氫氣或水擴散至該氧化物絕緣層。在此情況中，在形成氧化物絕緣層396之後，不必然需要實施熱處理。
在形成氧化矽層作為氧化物絕緣層396且於其上堆疊氮化矽層作為保護絕緣層398的情況中，可在相同處理室中使用共同矽靶材形成該氧化矽層和該氮化矽層。在首先引入包含氧氣的濺鍍氣體之後，使用安置在處理室中的矽靶材形成氧化矽層，然後，濺鍍氣體轉換成包含氮氣的濺 鍍氣體且使用相同的矽靶材以形成氮化矽層。因為氧化矽層和氮化矽層可不暴露在空氣中連續被形成，因此可防止諸如氫氣和水氣的雜質被吸附到氧化矽層的表面。在此情況中，在形成氧化矽層作為氧化物絕緣層396且堆疊氮化矽層於其上作為保護絕緣層398之後，較佳實施用於將包含於該氧化物半導體層中的氫氣或水氣擴散至該氧化物絕緣層的熱處理(於100℃至400℃的溫度)。
在形成保護絕緣層之後，可進一步於100℃至200℃空氣中實施熱處理一小時至30小時。此熱處理可以固定的加熱溫度實施。替代地，下列之加熱溫度的改變可被重複進行複數次：加熱溫度係從室溫增加到100℃至200℃之間的溫度，然後降低至室溫。並且，在形成氧化物絕緣層之前，可在減壓下實施此熱處理。在減壓下，可縮短加熱時間。經此熱處理，薄膜電晶體可正常關閉。因此，可改善薄膜電晶體的可靠性。
在形成該氧化物半導體層(其包含通道形成區於閘極絕緣層上)中，移除剩餘在反應氛圍中的水氣，藉以可減少該氧化物半導體層中的氫氣及氧化物。
可將上述步驟使用於製造液晶顯示面板、電致發光顯示面板、使用電子墨水之顯示裝置等的背板(其上形成有薄膜電晶體的基板)。因為可於400℃或較低的溫度實施上述步驟，該等步驟亦可適用於其中使用具有1mm或更小厚度且具有長於1m之側邊的玻璃基板的製造步驟。此外，因為可於400℃或更低處理溫度實施上述所有步驟， 因此不需要耗費較多能量即可製造顯示面板。
實施例1和2中的包含上述薄膜電晶體的邏輯電路可具有穩定的電器特性和高可靠性。
此實施例可適當結合其他實施例來實施。
(實施例7)
在此實施例中，說明包含在實施例1或實施例2的邏輯電路中的薄膜電晶體之範例。
參考圖11A至11E說明薄膜電晶體之一實施例及此實施例之薄膜電晶體的製造方法。
圖11A至11E說明薄膜電晶體之橫截面結構的範例。圖示於圖11D中的薄膜電晶體310係為底閘薄膜電晶體之一且亦被稱為倒交錯薄膜電晶體。
雖然說明係使用單一閘極薄膜電晶體作為薄膜電晶體310，但可視需求形成包含有複數個通道形成區的多閘極薄膜電晶體。
參考圖11A至11E於下列說明在基板300之上製造薄膜電晶體310的過程。
首先，在具有絕緣表面的基板300上形成導電層之後，在第一微影製程中形成閘極電極層311。應注意的是可使用噴墨法形成抗蝕遮罩。當使用噴墨法形成抗蝕遮罩時，不使用光罩；因此，可降低製造成本。
可被使用作為具有絕緣表面的基板300的基板並沒有特別限制，只要其至少具有耐熱性足以承受稍後實施的熱 處理。可使用以鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或類此者形成的玻璃基板。
當稍後實施的熱處理的溫度係高的時，玻璃基板較佳使用具有730℃或更高的應變點的基板。例如，使用玻璃材料例如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃作為玻璃基板的材料。應注意的是，藉由含有較氧化硼(B2O3)之量大的氧化鋇(BaO)，玻璃基板係耐熱的且有很多實際用途。因此，較佳使用含有較B2O3量大的BaO的玻璃基板。
應注意的是，取代上述的玻璃基板，可使用以絕緣體形成的基板，例如陶瓷基板、石英基板、或藍寶石基板做為基板。或者，可使用微晶玻璃基板或類此者。
作為基層的絕緣層可被設置於基板300和閘極電極層311之間。該基層具有防止雜質元素自基板300擴散的功能，且可以單層結構或使用氮化矽層、氧化矽層、氧化氮化矽層及氮氧化矽層之任一者的層狀結構所形成。
並且，閘極電極層311可使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧之任何金屬材料、和包含上述任何材料作為主成分的合金材料，以單層結構或層狀結構形成。
作為閘極電極層311的兩層結構，例如，其中鉬層疊層於鋁層上的兩層結構、其中鉬層疊層於銅層上的兩層結構、其中氮化鈦層或氮化鉭層疊層於銅層上的兩層結構、其中疊層氮化鈦層和鉬層的兩層結構、或其中疊層氮化鎢層和鎢層的兩層結構係較佳的。作為三層結構，鎢層或氮 化鎢層、鋁和矽的合金層或鋁和鈦的合金層、及氮化鈦層或鈦層的疊層係較佳的。
然後，閘極絕緣層302形成於閘極電極層311之上。
閘極絕緣層302可以電漿CVD法、濺鍍法或類此者，使用氧化矽層、氮化矽層、氮氧化矽層、氧化氮化矽層和氧化鋁層之任一者以單層結構或層狀結構形成。例如，氮氧化矽層可使用SiH4、氧氣及氮氣作為沉積氣體，以電漿CVD法形成。例如，閘極絕緣層302的厚度為100nm至500nm之間，且例如在閘極絕緣層302具有層狀結構的情況中，疊層具有5nm至300nm厚度的第二閘極絕緣層於具有50nm至200nm厚度的第一閘極絕緣層之上。
在此實施例中，使用電漿CVD法形成具有厚度小於或等於100nm的氮氧化矽層作為閘極絕緣層302。
然後，於閘極絕緣層302上形成厚度達2nm至200nm之間的氧化物半導體層330。
應注意的是在以濺鍍法形成該氧化物半導體層330之前，較佳以反向濺鍍移除吸附於閘極絕緣層302表面的灰塵，該反向濺鍍中導入氬氣氣體且產生電漿。應注意的是，可使用氮氣氛圍、氦氣氛圍、氧氣氛圍或類此者替代氬氣氛圍。
使用以In-Ga-Zn-O為基質的氧化物半導體層、以In-Sn-Zn-O為基質的氧化物半導體層、以In-Al-Zn-O為基質的氧化物半導體層、以Sn-Ga-Zn-O為基質的氧化物 半導體層、以Al-Ga-Zn-O為基質的氧化物半導體層、以Sn-Al-Zn-O為基質的氧化物半導體層、以In-Zn-O為基質的氧化物半導體層、以Sn-Zn-O為基質的氧化物半導體層、以Al-Zn-O為基質的氧化物半導體層、以In-O為基質的氧化物半導體層、以Sn-O為基質的氧化物半導體層、或以Zn-O為基質的氧化物半導體層形成氧化物半導體層330。在此實施例中，使用以In-Ga-Zn-O為基質的氧化物半導體靶材，以濺鍍法形成氧化物半導體層330。圖11A對應於在此階段的橫截面圖。並且，氧化物半導體層330可在稀有氣體氛圍(典型為氬氣)、氧氣氛圍或含有稀有氣體(典型為氬氣)和氧氣的混合氛圍中以濺鍍法形成。在使用濺鍍法的例子中，薄膜形成可使用包含在2wt%至10wt%之內的SiO2的靶材。
可使用包含氧化鋅作為其主要成分的金屬氧化物靶材，作為使用濺鍍法形成該氧化物半導體層330的靶材。作為金屬氧化物靶材的另一範例，可使用包含In、Ga和Zn的金屬氧化物靶材(成分比例為In2O3：Ga2O3：ZnO=1：1：1[mol]，In：Ga：Zn=1：1：0.5[atom])。替代地，可使用包含In、Ga和Zn的金屬氧化物靶材(成分比例為In：Ga：Zn=1：1：1或1：1：2[atom])。金屬氧化物靶材的填充率為90%至100%，較佳為95%至99.9%。藉由使用具有高填充率的金屬氧化物靶材，形成緻密的氧化物半導體層。
較佳使用高純度氣體作為當形成該氧化物半導體層 330時使用的濺鍍氣體，從該高純度氣體中移除雜質例如氫氣、水、羥基或氫化物至以ppm或ppb標準表示之濃度。
基板被保持在維持於減低壓力之下的處理室中，且基板溫度被設定為100℃至600℃，較佳為200℃至400℃。當加熱基板時執行薄膜形成，藉以可減低包含於形成的該氧化物半導體層中的雜質濃度。並且，可減少因為濺鍍造成的損害。然後，將其中氫氣和水氣被移除的濺鍍氣體導入至其中剩餘水氣將被移除的處理室，且使用金屬氧化物作為靶材，形成該氧化物半導體層330於基板300上。較佳使用誘捕真空泵以移除剩餘在處理室中的水氣。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，排空氫原子、包含氫原子的化合物，例如水(H2O)，(較佳的亦有包含碳原子的化合物)等，從而可減少形成於沉積室中的該氧化物半導體層中的雜質濃度。
沉積條件之範例如下：介於基板和靶材之間的距離為100mm，壓力為0.6Pa，DC電源的電功率為0.5kW，且氣體氛圍為氧氣氛圍(氧氣流量為100%)。較佳係使用脈衝DC電源，因為可減少於薄膜形成中產生的粉末物質且可均勻化薄膜厚度。該氧化物半導體層較佳具有5nm至30nm之間的厚度。應注意的是，適當厚度係依據使用的氧化物半導體材料，且可依據材料選擇該厚度。
然後，在第二微影製程中，氧化物半導體層330被處理成為島型氧化物半導體層。可以噴墨法形成用於形成該島型氧化物半導體層的抗蝕遮罩。當使用噴墨法形成抗蝕遮罩時，不使用光罩；因此，可降低製造成本。
接著，該氧化物半導體層接受第一熱處理。藉由第一熱處理，可實施該氧化物半導體層的脫水或脫氫。第一熱處理的溫度係高於或等於400℃且低於或等於750℃，較佳為高於或等於400℃且低於基板的應變點。此處，導入基板於熱處理裝置之一的電爐，在氮氣氛圍中於450℃在該氧化物半導體層上實施熱處理一小時，然後，該氧化物半導體層並不暴露於空氣中，使得可防止水和氫氣進入該氧化物半導體層中；因此，可獲得該氧化物半導體層331(見圖11B)。
用於熱處理的設備並不侷限於電爐，且可為設置有用於加熱將被處理之對象的裝置之一者，使用來自加熱元件例如電阻加熱元件的熱傳導或熱輻射。例如，可使用RTA(快速熱退火)設備，例如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備。LRTA設備係用於加熱將藉由發射自燈(例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈)的光輻射(電磁波)所處理的對象的設備。GRTA設備係用於使用高溫氣體之熱處理的設備。作為氣體，使用因為熱處理而不與將被處理的對象產生反應的惰性氣體，例如氮氣或稀有氣體，例如氬氣。
例如，作為第一熱處理，可實施GRTA如下。傳送基板並置於已被加熱至650℃至700℃之高溫的惰性氣體中，加熱數分鐘，然後傳送並從已被加熱至高溫的惰性氣體中取出。GRTA可於短時間內致能高溫熱處理。
應注意的是在第一熱處理中，水、氫氣等不被包含於氮氣或稀有氣體(例如氦氣、氖氣或氬氣)中係較佳的。替代地，較佳為導入設備用於熱處理的氮氣或稀有氣體(例如氦氣、氖氣或氬氣)具有6N(99.9999%)或更高的純度，較佳為7N(99.99999%)或更高(即，雜質濃度被設定為1ppm或更低，較佳為0.1ppm或更低)。
並且，依據第一熱處理的條件或氧化物半導體層的材料，該氧化物半導體層可能被結晶化為微晶層或多晶層。例如，可結晶化該氧化物半導體層成為具有結晶度90%或更多、或80%或更多的微晶氧化物半導體層。並且，依據第一熱處理的條件或氧化物半導體層的材料，該氧化物半導體層可成為不包含結晶元件的非晶氧化物半導體層。該氧化物半導體層可成為其中將微晶部分(具有晶粒直徑大於或等於1nm且小於或等於20nm，典型地大於或等於2nm且小於或等於4nm)混合入非晶氧化物半導體的氧化物半導體層。
替代地，該氧化物半導體層的第一熱處理可在尚未被處理成島型氧化物半導體層的氧化物半導體層330上實施。在此情況中，在第一熱處理之後，將基板自熱處理設備中移除且實施微影製程。
可於下列任何時間點在該氧化物半導體層上實施具有脫水或脫氫效果的熱處理：在形成該氧化物半導體層之後；在該氧化物半導體層上形成源極電極層和汲極電極層之後；和在該源極電極層和該汲極電極層上形成保護絕緣層之後。
在閘極絕緣層302中形成接觸孔的情況中，可在該氧化物半導體層的脫水或脫氫之前或之後實施該步驟。
應注意的是氧化物半導體膜的蝕刻並不局限於濕蝕刻，且可為乾蝕刻。
依據該材料適當調整蝕刻條件(例如蝕刻劑、蝕刻時間和溫度)，使得可蝕刻該材料以具有想要的形狀。
接著，在閘極絕緣層302和該氧化物半導體層331上形成導電層。該導電層可利用例如濺鍍法或真空蒸發法形成。可使用選自Al、Cr、Cu、Ta、Ti、Mo或W的元素；包含上述任何元素之組合的合金層等作為導電層的材料。並且，可使用選自錳、鎂、鋯、鈹和釷的一或多個材料。該導電薄膜可具有單層結構或二或多層的層狀結構。可提供例如，包含矽的鋁薄膜的單層結構，其中鈦層疊層於鋁層上的兩層結構，其中依鈦層、鋁層和鈦層順序疊層的三層結構，和類此者。替代地，可使用一層、一合金層、或鋁(Al)和一或多個選自下列元素之組合的氮化層：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)。
如在形成該導電層之後實施熱處理，較佳為該導電層 具有足以承受該熱處理的耐熱性。
實施第三微影製程。形成抗蝕遮罩於導電層上且實施選擇性蝕刻，以形成源極電極層315a和汲極電極層315b。然後，移除抗蝕遮罩(見圖11C)。
於第三微影製程中使用紫外線、KrF雷射光或ArF雷射光於形成抗蝕遮罩的曝光。將於稍後形成的薄膜電晶體的通道長度L取決於在氧化物半導體層331上彼此相鄰之該源極電極層的底部部分和該汲極電極層的底部部分之間的間隔寬度。應注意的是當在該通道長度L係短於25nm的情況下實施曝光時，於第三微影製程中使用具有數奈米至數十奈米之極短波長的極紫外線於形成抗蝕遮罩的曝光。使用極紫外線的曝光導致高解析度和大焦點深度。因此，將於稍後形成的薄膜電晶體的通道長度L可被設定為10nm至1000nm之間。因此，可增加電路的操作速度，並且進一步，截止狀態電流可顯著地較小以達成低功率消耗。
應注意的是適當調整材料和蝕刻條件，使得當蝕刻該導電層時，該氧化物半導體層331不被移除。
在此實施例中，使用鈦層作為該導電薄膜，使用以In-Ga-Zn-O為基質的氧化物半導體作為氧化物半導體層331，並且使用氨雙氧水(氨、水和過氧化氫溶液的混合)作為蝕刻劑。
應注意的是在第三微影製程中，只有該氧化物半導體層331的部份被蝕刻，藉此可能形成具有凹槽(低陷部 分)的氧化物半導體層。可使用噴墨法形成用於形成源極電極層315a及汲極電極層315b的抗蝕遮罩。當使用噴墨法形成抗蝕遮罩時，不使用光罩；因此，可降低製造成本。
並且，氧化物導電層可形成於該氧化物半導體層和源極及汲極電極層之間。可連續形成該氧化物導電層和用於形成源極及汲極電極層的金屬層。該氧化物導電層可作用為源極區域和汲極區域。
當於該氧化物半導體層和源極及汲極電極層之間設置該氧化物導電層作為源極區域和汲極區域時，源極區域和汲極區域可具有較低電阻，且電晶體可於高速操作。
為了減少在微影步驟中的光罩數目和步驟，可使用以多段式調整光罩(multi-tone mask)形成的抗蝕遮罩實施蝕刻，使得具有複數強度，該多段式調整光罩係曝光遮罩(light-exposure mask)，經由該光罩傳輸光。因為使用多段式調整光罩形成的抗蝕遮罩具有複數厚度，且可進一步藉由實施蝕刻來改變形狀，在複數蝕刻步驟中可使用該抗蝕遮罩以提供不同的圖案。因此，可使用多段式調整光罩形成對應於至少兩種不同圖案的抗蝕遮罩。因此，可減少曝光遮罩的數目，亦可減少對應的微影步驟的數目，藉以實現製程的簡化。
接著，實施使用氣體例如N2O、N2或Ar的電漿處理。藉由此電漿處理，移除附著於該氧化物半導體層的曝光部分的表面的水。或者，可以使用氧氣和氬氣的混合氣 體來實施電漿處理。
在實施電漿處理之後，形成作為保護絕緣層並與該氧化物半導體層之部分接觸的氧化物絕緣層316而不需暴露於空氣中。
可適當地以濺鍍法或類此者(該方法讓例如水或氫氣的雜質不會進入氧化物絕緣層316)形成厚度長於或等於1nm的氧化物絕緣層316。當氧化物絕緣層316中包含氫氣時，造成氫氣進入該氧化物半導體層或藉由氫氣提取該氧化物半導體層中的氧氣，藉以該氧化物半導體層的反向通道將成為n型(具有較低電阻)，並且因此可能形成寄生通道。因此，採用其中不使用氫氣的形成方法係重要的，使得形成包含盡可能少的氫氣的氧化物絕緣層316。
在此實施例中，以濺鍍法形成厚度達200nm的氧化矽層作為氧化物絕緣層316。薄膜形成中的基板溫度可高於或等於室溫且低於或等於300℃，在此實施例中為100℃。可在稀有氣體(典型為氬氣)氛圍、氧氣氛圍或混合稀有氣體(典型為氬氣)和氧氣的氛圍中，以濺鍍法形成該氧化矽層。並且，可使用氧化矽靶材或矽靶材作為靶材。例如，可在包含氧氣和氮氣的氛圍中，以濺鍍法使用矽靶材形成該氧化矽層。使用典型為氧化矽層、氮氧化矽層、氧化鋁層或氮氧化鋁層的無機絕緣層形成氧化物絕緣層316；該氧化物絕緣層係在處於缺氧狀態中的區域中被形成與該氧化物半導體層接觸，並因此為n型；該無機絕緣層不包含例如水氣、氫離子及OH-的雜質，並阻擋此些 雜質自外部進入。
在此情況中，氧化物絕緣層316較佳於移除剩餘在處理室中的水氣時形成。這是為了避免氫氣、羥基和水氣被包含於氧化物半導體層331和氧化物絕緣層316之中。
為了移除剩餘在處理室中的水氣，較佳使用誘捕真空泵。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，抽空氫原子、包含氫原子，例如水(H2O)等的化合物，從而可減少在沉積室中形成的氧化物絕緣層316中的雜質濃度。
較佳使用高純度氣體作為當形成氧化物絕緣層316時使用的濺鍍氣體，從該高純度氣體中移除雜質例如氫氣、水、羥基或氫化物至以ppm或ppb標準表示之濃度。
接著，在惰性氣體氛圍或氧氣氣體氛圍中實施第二熱處理(較佳為200℃至400℃之間，例如，250℃至350℃之間)。例如，於氮氣氛圍中在250℃實施第二熱處理一小時。當該氧化物半導體層之部分(通道形成區)與氧化物絕緣層316接觸時，於該第二熱處理施加熱。
經由上述步驟，當在已形成的氧化物半導體層上實施用於脫水或脫氫的熱處理時，該氧化物半導體層具有低電阻，即，成為n型。然後，形成該氧化物絕緣層與該氧化物半導體層接觸。因此，該氧化物半導體層之部分係選擇性地處於氧氣過量狀態。因此，與閘極電極層311重疊的通道形成區313成為i型。在那時，以自我校正方式形成 高電阻源極區域314a和高電阻汲極區域314b，該高電阻源極區域314a具有至少比通道形成區313較高的載子濃度，且與源極電極層315a重疊，該高電阻汲極區域314b具有至少比通道形成區313較高的載子濃度，且與汲極電極層315b重疊。經由上述步驟，形成薄膜電晶體310(見圖11D)。
並且，可於100℃至200℃在空氣中實施熱處理一小時至30小時。在此實施例中，於150℃實施熱處理10小時。此熱處理可以固定的加熱溫度實施。替代地，下列之加熱溫度的改變可被重複進行複數次：加熱溫度係從室溫增加到100℃至200℃之間的溫度，然後降低至室溫。並且，在形成氧化物絕緣層之前，可在減壓下實施此熱處理。在減壓下，可縮短加熱時間。經此熱處理，自該氧化物半導體層導入氫氣至該氧化物絕緣層；因此，薄膜電晶體可正常關閉。因此，可改善薄膜電晶體的可靠性。當具有很多缺陷的氧化矽層被使用作為該氧化物絕緣層時，經此熱處理，包含於該氧化物半導體層中的例如氫氣、水氣、羥基或氫化物的雜質可被擴散到該氧化物絕緣層，使得該氧化物半導體層中的雜質可進一步被減少。
應注意的是，藉由在該氧化物半導體層中形成與汲極電極層315b(及源極電極層315a)重疊的高電阻汲極區域314b(及高電阻源極區域314a)，可改善薄膜電晶體的可靠性。具體地，藉由形成高電阻汲極區域314b，可獲得其中汲極電極層315b、高電阻汲極區域314b和通道 形成區313的導電率以分段式不相同的結構。因此，在薄膜電晶體以連接至佈線用以供應高電源電位VDD的汲極電極層315b操作的情況中，高電阻汲極區域充作緩衝區，且即使在閘極電極層311和汲極電極層315b之間施加高電壓，區域性不施加電場；因此，可增加薄膜電晶體的耐受電壓。
並且，在該氧化物半導體層的厚度為15nm或更小的情況中，在整個厚度方向形成該氧化物半導體層中的高電阻源極區域或高電阻汲極區域。在該氧化物半導體層的厚度為30nm或更大及50nm或更小的情況中，在部分該氧化物半導體層中，即在該氧化物半導體層中與源極電極層或汲極電極層接觸的區域中及其鄰近區域，減少電阻且形成高電阻源極區域或高電阻汲極區域，同時該氧化物半導體層中接近該閘極絕緣膜的區域可被製成i型。
另外可形成保護絕緣層於氧化物絕緣層316之上。例如，以RF濺鍍法形成氮化矽層。由於高生產率，因此RF濺鍍法較佳為形成保護絕緣層的方法。使用不包含例如水氣、氫離子及OH-之雜質且阻擋該些雜質自外部進入的無機絕緣層形成保護絕緣層：可使用例如，氮化矽層、氮化鋁層、氧化氮化矽層、氧化氮化鋁層等。在此實施例中，作為保護絕緣層，使用氮化矽層形成保護絕緣層303(見圖11E)。
於其上層疊形成有氧化物絕緣層316的基板300加熱至100℃至400℃的溫度，導入其中移除氫氣和水氣並包 含高純度氮氣的濺鍍氣體，且使用矽半導體靶材，藉以形成氮化矽層作為保護絕緣層303。在此情況中，較佳於移除剩餘在處理室中的水氣時形成保護絕緣層303，相同於氧化物絕緣層316之形成。
雖然未圖示，但可設置用於平坦化的平坦化絕緣層於保護絕緣層303之上。
包含上述薄膜電晶體的實施例1和2中的邏輯電路可具有穩定的電氣特性和高可靠性。
此實施例可適當結合其他實施例來實施。
(實施例8)
在此實施例中，說明包含在實施例1或實施例2的邏輯電路中的薄膜電晶體之範例。
參考圖12A至12D說明薄膜電晶體之一實施例及此實施例之薄膜電晶體的製造方法。
圖12D說明薄膜電晶體之橫截面結構的範例。圖示於圖12D中的薄膜電晶體360係為底閘薄膜電晶體之一，其被稱為通道保護薄膜電晶體(亦被稱為通道阻絕薄膜電晶體)，且亦被稱為倒交錯薄膜電晶體。
雖然說明係使用單一閘極薄膜電晶體作為薄膜電晶體360，但可視需求形成包含有複數個通道形成區的多閘極薄膜電晶體。
參考圖12A至12D於下列說明在基板320之上製造薄膜電晶體360的過程。
首先，在具有絕緣表面的基板320上形成導電層之後，在第一微影製程中形成閘極電極層361。應注意的是可使用噴墨法形成抗蝕遮罩。當使用噴墨法形成抗蝕遮罩時，不使用光罩；因此，可降低製造成本。
並且，閘極電極層361可使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧之任何金屬材料、和包含上述任何材料作為主成分的合金材料，以單層結構或層狀結構形成。
然後，閘極絕緣層322形成於閘極電極層361之上。
在此實施例中，以電漿CVD法形成具有厚度小於或等於100nm的氮氧化矽層作為閘極絕緣層322。
然後，於閘極絕緣層322上形成厚度達2nm至200nm之間的氧化物半導體層，並於第二微影製程中被處理成為島型氧化物半導體層。在此實施例中，該氧化物半導體層藉由使用以In-Ga-Zn-O為基質的氧化物金屬靶材的濺鍍法形成。
在此情況中，該氧化物半導體層較佳於移除剩餘在處理室中的水氣時形成。這是為了避免氫氣、羥基和水氣被包含於該氧化物半導體層中。
為了移除剩餘在處理室中的水氣，較佳使用誘捕真空泵。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，氫原子、包含氫原子的化合物，例如水(H2O)等，及此類者被抽空從而可減少在沉積室中形成的該氧化物半導體層中的雜質濃度。
較佳使用高純度氣體作為當形成該氧化物半導體層時使用的濺鍍氣體，從該高純度氣體中移除雜質例如氫氣、水、羥基或氫化物至以ppm或ppb標準表示之濃度。
接著，該氧化物半導體層接受脫水或脫氫。用於脫水或脫氫的第一熱處理的溫度係高於或等於400℃且低於或等於750℃，較佳為高於或等於400℃且低於基板的應變點。此處，導入基板至電爐(其為熱處理設備之一)，在氮氣氛圍中於450℃在該氧化物半導體層上實施熱處理一小時，然後，該氧化物半導體層並不暴露於空氣中以防止水和氫氣進入該氧化物半導體層；因此，獲得氧化物半導體層332(見圖12A)。
接著，實施使用氣體例如N2O、N2或Ar的電漿處理。藉由此電漿處理，可以移除附著於該氧化物半導體層的曝光部分的表面的水。或者，可以使用氧氣和氬氣的混合氣體來實施電漿處理。
接著，於閘極絕緣層322和氧化物半導體層332上形成氧化物絕緣層之後，在第三微影製程中形成抗蝕遮罩。實施選擇性蝕刻，以形成氧化物絕緣層366。然後，移除抗蝕遮罩。
在此實施例中，以濺鍍法形成厚度達200nm的氧化矽層作為氧化物絕緣層366。薄膜形成中的基板溫度可高於或等於室溫且低於或等於300℃，在此實施例中為100℃。可在稀有氣體(典型為氬氣)氛圍、氧氣氛圍或混合稀有氣體(典型為氬氣)和氧氣的氛圍中，以濺鍍法形成 該氧化矽層。並且，可使用氧化矽靶材或矽靶材作為靶材。例如，可在包含氧氣和氮氣的氛圍中，以濺鍍法使用矽靶材形成該氧化矽層。
在此情況中，氧化物絕緣層366較佳於移除剩餘在處理室中的水氣時形成。這是為了避免氫氣、羥基和水氣被包含於氧化物半導體層332和氧化物絕緣層366之中。
為了移除剩餘在處理室中的水氣，較佳使用誘捕真空泵。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，氫原子、包含氫原子的化合物，例如水(H2O)等，及類此者被抽空，從而可減少在沉積室中形成的氧化物絕緣層366中的雜質濃度。
較佳使用高純度氣體作為當形成該氧化物絕緣層366時使用的濺鍍氣體，從該高純度氣體中移除雜質例如氫氣、水、羥基或氫化物至以ppm或ppb標準表示之濃度。
接著，在惰性氣體氛圍或氧氣氣體氛圍中實施第二熱處理(較佳為200℃至400℃之間，例如，250℃至350℃之間)。例如，於氮氣氛圍中在250℃實施第二熱處理一小時。當該氧化物半導體層之部分(通道形成區)與氧化物絕緣層366接觸時，於該第二熱處理施加熱。
在此實施例中，進一步在其上設置有氧化物絕緣層366的氧化物半導體層332上實施熱處理，因此暴露氧化物半導體層332之部分在氮氣氛圍、惰性氣體氛圍或在減 少的壓力之下。藉由在氮氣氛圍、惰性氣體氛圍或在減少的壓力之下實施熱處理，可以增加氧化物半導體層332之未被氧化物絕緣層366覆蓋因而被暴露的區域的電阻。例如，在250℃氮氣氛圍中實施熱處理一小時。
藉由在氮氣氛圍中針對設置有氧化物絕緣層366的氧化物半導體層332的熱處理，可減少氧化物半導體層332之暴露區域的電阻。因此，形成包括具有不同電阻的區域的氧化物半導體層362(在圖12B中以陰影區域和白色區域表示)。
接著，於閘極絕緣層322、氧化物半導體層362和氧化物絕緣層366上形成導電層之後，在第四微影製程中形成抗蝕遮罩。實施選擇性蝕刻，以形成源極電極層365a和汲極電極層365b。然後，移除抗蝕遮罩(見圖12C)。
作為源極電極層365a和汲極電極層365b的材料，有選自Al、Cr、Cu、Ta、Ti、Mo或W的元素；包含上述任何元素之組合的合金層等。金屬導電層可具有單層結構或二或多層的層狀結構。
經由上述步驟，當在已形成的氧化物半導體層上實施用於脫水或脫氫的熱處理時，該氧化物半導體層將處於缺氧狀態中，因此其電阻被減少，即，成為n型。然後，形成氧化物絕緣層與該氧化物半導體層接觸。因此，該氧化物半導體層之部分係選擇性地處於氧氣過量狀態。因此，與閘極電極層361重疊的通道形成區363成為i型。以自我校正方式形成高電阻源極區域364a和高電阻汲極區域 364b，該高電阻源極區域364a具有至少比通道形成區363較高的載子濃度，且與源極電極層365a重疊，該高電阻汲極區域364b具有至少比通道形成區363較高的載子濃度，且與汲極電極層365b重疊。經由上述步驟，形成薄膜電晶體360。
並且，可於100℃至200℃在空氣中實施熱處理一小時至30小時。在此實施例中，於150℃實施熱處理10小時。此熱處理可以固定的加熱溫度實施。替代地，下列之加熱溫度的改變可被重複進行複數次：加熱溫度係從室溫增加到100℃至200℃之間的溫度，然後降低至室溫。並且，在形成氧化物絕緣層之前，可在減壓下實施此熱處理。在減壓下，可縮短加熱時間。經此熱處理，自該氧化物半導體層導入氫氣至該氧化物絕緣層；因此，薄膜電晶體可正常關閉。因此，可改善薄膜電晶體的可靠性。
應注意的是，藉由在該氧化物半導體層中形成與汲極電極層365b(及源極電極層365a)重疊的高電阻汲極區域364b(及高電阻源極區域364a)，可改善薄膜電晶體的可靠性。具體地，藉由形成高電阻汲極區域364b，可獲得其中汲極電極層365b、高電阻汲極區域364b和通道形成區363的導電率以分段式不相同的結構。因此，在薄膜電晶體以連接至佈線用以供應高電源電位VDD的汲極電極層365b操作的情況中，高電阻汲極區域充作緩衝區，且即使在閘極電極層361和汲極電極層365b之間施加高電壓，區域性不施加電場；因此，可增加薄膜電晶體的耐 受電壓。
保護絕緣層323形成於源極電極層365a、汲極電極層365b和氧化物絕緣層366之上。在此實施例中，使用氮化矽層形成保護絕緣層323(見圖12D)。
應注意的是氧化物絕緣層可進一步形成於源極電極層365a、汲極電極層365b和氧化物絕緣層366之上，且保護絕緣層323可疊層於該氧化物絕緣層之上。
實施例1和2中的包含上述薄膜電晶體的邏輯電路可具有穩定的電器特性和高可靠性。
此實施例可適當結合其他實施例來實施。
(實施例9)
在此實施例中，說明包含在實施例1或實施例2的邏輯電路中的薄膜電晶體之範例。
參考圖13A至13D說明薄膜電晶體之一實施例及此實施例之薄膜電晶體的製造方法。
雖然說明係使用單一閘極薄膜電晶體作為圖13D中的薄膜電晶體350，但可視需求形成包含有複數個通道形成區的多閘極薄膜電晶體。
參考圖13A至13D於下列說明於基板340上製造薄膜電晶體350的過程。
首先，在具有絕緣表面的基板340上形成導電層之後，在第一微影製程中形成閘極電極層351。在此實施例中，形成厚度達150nm之鎢層作為該閘極電極層351。
然後，形成閘極絕緣層342於該閘極電極層351之上。在此實施例中，使用電漿CVD法形成厚度達小於或等於100nm的氮氧化矽層作為該閘極絕緣層342。
接著，於閘極絕緣層342上形成導電層之後，在第二微影製程中形成抗蝕遮罩。實施選擇性蝕刻，以形成源極電極層355a和汲極電極層355b。然後，移除抗蝕遮罩(見圖13A)。
然後，形成氧化物半導體層345(參見圖13B)。在此實施例中，該氧化物半導體層345藉由使用以In-Ga-Zn-O為基質的氧化物金屬靶材的濺鍍法形成。在第三微影製程中，該氧化物半導體層345被處理成島型氧化物半導體層。
在此情況中，該氧化物半導體層345較佳於移除剩餘在處理室中的水氣時形成。這是為了防止氫氣、羥基和水氣被包含於該氧化物半導體層345中。
為了移除剩餘在處理室中的水氣，較佳使用誘捕真空泵。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，抽空氫原子、包含氫原子例如水(H2O)等的化合物，從而可減少形成於沉積室中的該氧化物半導體層345中的雜質濃度。
較佳使用高純度氣體作為當形成該氧化物半導體層345時使用的濺鍍氣體，從該高純度氣體中移除雜質例如氫氣、水、羥基或氫化物至以ppm或ppb標準表示之濃 度。
接著，該氧化物半導體層接受脫水或脫氫。用於脫水或脫氫的第一熱處理的溫度係高於或等於400℃且低於或等於750℃，較佳為高於或等於400℃且低於基板的應變點。此處，導入基板至電爐(其為熱處理設備之一)，在氮氣氛圍中於450℃在該氧化物半導體層上實施熱處理一小時，然後，該氧化物半導體層並不暴露於空氣中以防止水和氫氣進入該氧化物半導體層；因此，獲得氧化物半導體層346(見圖13C)。
例如，作為第一熱處理，可實施GRTA如下。傳送基板並置於已被加熱至650℃至700℃之高溫的惰性氣體中，加熱數分鐘，然後傳送並從已被加熱至高溫的惰性氣體中取出。GRTA可於短時間內致能高溫熱處理。
形成氧化物絕緣層356，其作為保護絕緣層且與氧化物半導體層346接觸。
可適當地以濺鍍法或類此者(該方法讓例如水或氫氣的雜質不會進入氧化物絕緣層356)形成厚度長於或等於1nm的氧化物絕緣層356。當氧化物絕緣層356中包含氫氣時，造成氫氣進入該氧化物半導體層或藉由氫氣提取該氧化物半導體層中的氧氣，藉以該氧化物半導體層的反向通道達成具有較低電阻(將成為n型)，並且因此可能形成寄生通道。因此，採用其中不使用氫氣的形成方法係重要的，使得形成包含盡可能少的氫氣的氧化物絕緣層356。
在此實施例中，以濺鍍法形成厚度達200nm的氧化矽層作為氧化物絕緣層356。薄膜形成中的基板溫度可高於或等於室溫且低於或等於300℃，在此實施例中為100℃。可在稀有氣體(典型為氬氣)氛圍、氧氣氛圍或混合稀有氣體(典型為氬氣)和氧氣的氛圍中，以濺鍍法形成該氧化矽層。並且，可使用氧化矽靶材或矽靶材作為靶材。例如，可在包含氧氣和氮氣的氛圍中，以濺鍍法使用矽靶材形成該氧化矽層。使用典型為氧化矽層、氮氧化矽層、氧化鋁層或氮氧化鋁層的無機絕緣層形成氧化物絕緣層356；該氧化物絕緣層係在處於缺氧狀態中的區域中被形成與該氧化物半導體層接觸，並因此具有較低電阻；該無機絕緣層不包含例如水氣、氫離子及OH-的雜質，並阻擋此些雜質自外部進入。
在此情況中，氧化物絕緣層356較佳於移除剩餘在處理室中的水氣時形成。這是為了避免氫氣、羥基和水氣被包含於氧化物半導體層346和氧化物絕緣層356之中。
為了移除剩餘在處理室中的水氣，較佳使用誘捕真空泵。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，抽空氫原子、包含氫原子，例如水(H2O)等的化合物，從而可減少在沉積室中形成的氧化物絕緣層356中的雜質濃度。
較佳使用高純度氣體作為當形成該氧化物絕緣層356時使用的濺鍍氣體，從該高純度氣體中移除雜質例如氫 氣、水、羥基或氫化物至以ppm或ppb標準表示之濃度。
接著，在惰性氣體氛圍或氧氣氣體氛圍中實施第二熱處理(較佳為200℃至400℃之間，例如，250℃至350℃之間)。例如，於氮氣氛圍中在250℃實施第二熱處理一小時。當該氧化物半導體層之部分(通道形成區)與氧化物絕緣層356接觸時，於該第二熱處理施加熱。
經由上述步驟，處於缺氧狀態且因此具有低電阻的該氧化物半導體層經由脫水或脫氫而進入氧氣過量狀態。因此，形成具有高電阻的i型氧化物半導體層352。經由上述步驟，形成薄膜電晶體350。
並且，可於100℃至200℃在空氣中實施熱處理一小時至30小時。在此實施例中，於150℃實施熱處理10小時。此熱處理可以固定的加熱溫度實施。替代地，下列之加熱溫度的改變可被重複進行複數次：加熱溫度係從室溫增加到100℃至200℃之間的溫度，然後降低至室溫。並且，可在減壓下實施此熱處理。在減壓下，可縮短加熱時間。經此熱處理，自該氧化物半導體層導入氫氣至該氧化物絕緣層；因此，薄膜電晶體可正常關閉。因此，可改善薄膜電晶體的可靠性。
另外可形成保護絕緣層343於氧化物絕緣層356上。例如，以RF濺鍍法形成氮化矽層。在此實施例中，作為該保護絕緣層，使用氮化矽層形成保護絕緣層343(見圖13D)。
應注意的是，可設置用於平坦化的平坦化絕緣層於保護絕緣層343之上。
包含上述薄膜電晶體的實施例1和2中的邏輯電路可具有穩定的電氣特性和高可靠性。
此實施例可適當結合其他實施例來實施。
(實施例10)
在此實施例中，說明包含在實施例1或實施例2的邏輯電路中的薄膜電晶體之範例。
在此實施例中，將參考圖14說明薄膜電晶體之製造過程與實施例7部分不同的範例。因為除了部份步驟之外，圖14相同於圖11A至11E，相同部份使用共同參考標號，且省略相同部份的細節說明。
首先，依據實施例7形成閘極電極層381於基板370上，且層疊第一閘極絕緣層372a和第二閘極絕緣層372b於其上。在此實施例中，閘極絕緣層具有兩層結構，其中分別使用氮化物絕緣層及氧化物絕緣層作為該第一閘極絕緣層372a及該第二閘極絕緣層372b。
作為氧化物絕緣層，可使用氧化矽層、氮氧化矽層、氧化鋁層、氮氧化鋁層或類此者。作為氮化物絕緣層，可使用氮化矽層、氧化氮化矽層、氮化鋁層、氧化氮化鋁層或類此者。
在此實施例中，閘極絕緣層可具有氮化矽層和氧化矽層自閘極電極層381之側堆疊的結構。以濺鍍法形成厚度 達50nm至200nm之間的氮化矽層(SiNy(y>0))作為第一閘極絕緣層372a，並於該第一閘極絕緣層372a上堆疊厚度達5nm至300nm之間(此實施例中為100nm)的氧化矽層(SiOx(x>0))作為第二閘極絕緣層372b；因此，可形成閘極絕緣層。
接著，形成該氧化物半導體層，然後於微影製程中處理成為島型氧化物半導體層，在此實施例中，該氧化物半導體層藉由使用以In-Ga-Zn-O為基質的氧化物金屬靶材的濺鍍法形成。
在此情況中，該氧化物半導體層較佳於移除剩餘在處理室中的水氣時形成。這是為了避免氫氣、羥基和水氣被包含於該氧化物半導體層中。
為了移除剩餘在處理室中的水氣，較佳使用誘捕真空泵。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，抽空氫原子、包含氫原子，例如水(H2O)等的化合物，從而可減少在沉積室中形成的該氧化物半導體層中的雜質濃度。
較佳使用高純度氣體作為當形成該氧化物半導體層時使用的濺鍍氣體，從該高純度氣體中移除雜質例如氫氣、水、羥基或氫化物至以ppm或ppb標準表示之濃度。
接著，將該氧化物半導體層脫水或脫氫。用於脫水或脫氫的第一熱處理的溫度係高於或等於400℃且低於或等於750℃，較佳為高於或等於425℃。應注意的是在溫度 係425℃或更高的情況中，熱處理的時間可為一小時或更少，而在溫度小於425℃的情況中，熱處理的時間係長於一小時。此處，導入基板至熱處理設備之一的電爐中，在氮氣氛圍中在該氧化物半導體層上實施熱處理，然後，該氧化物半導體層並不暴露於空氣中，使得可防止水和氫氣進入該氧化物半導體層中。因此，獲得該氧化物半導體層。之後，導入高純度氧氣氣體、高純度N2O氣體或超乾燥空氣(具有-40℃或更低的露點，較佳為-60℃或更低)至相同電爐且實施冷卻。較佳為水、氫氣等不被包含於氧氣氣體或N2O氣體中。或者，導入熱處理設備的氧氣氣體或N2O氣體的純度較佳為6N(99.9999%)或更高，更佳為7N(99.99999%)或更高(亦即，氧氣氣體或N2O氣體的雜質濃度係較佳為1ppm或更低，更佳為0.1ppm或更低)。
應注意的是熱處理的設備並不侷限於電爐，且可為例如，RTA(快速熱退火)設備，例如GRTA(氣體快速熱退火)設備或LRTA(燈快速熱退火)設備。LRTA設備係用於加熱將藉由發射自燈(例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈)的光輻射(電磁波)所處理的對象的設備。LRTA設備不僅可具備有燈亦可具備有用於加熱藉由來自例如電阻加熱器之加熱器的熱傳導或熱輻射所處理的對象的裝置。GRTA係使用高溫氣體實施熱處理的方法。作為氣體，使用因為熱處理而不與將被處理的對象產生反應的惰性氣體，例如氮氣或 稀有氣體，例如氬氣。或者，可以RTA法，於600℃至750℃，實施熱處理數分鐘。
並且，在用於脫水或脫氫的第一熱處理之後，可於200℃至400℃之間，較佳為200℃至300℃之間，在氧氣氣體氛圍或N2O氣體氛圍中實施熱處理。
該氧化物半導體層的第一熱處理可在該氧化物半導體層被處理成島型氧化物半導體層之前實施。在此情況中，在第一熱處理之後，將基板自熱處理設備中移除且實施微影製程。
經由上述過程，該氧化物半導體層的全部區域將處於氧氣過量狀態；因此，該氧化物半導體層具有較高電阻，即，該氧化物半導體層成為i型。因此，獲得氧化物半導體層382，其全部區域為i型。
接著，導電層形成於氧化物半導體層382之上。於微影製程中形成抗蝕遮罩。選擇性地實施蝕刻，藉以形成源極電極層385a和汲極電極層385b。然後，以濺鍍法形成氧化物絕緣層386。
在此情況中，氧化物絕緣層386較佳於移除剩餘在處理室中的水氣時形成。這是為了避免氫氣、羥基和水氣被包含於氧化物半導體層382和氧化物絕緣層386之中。
為了移除剩餘在處理室中的水氣，較佳使用誘捕真空泵。例如，較佳使用低溫泵、離子泵或鈦昇華泵。並且，抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的沉積室中，抽空氫原子、包含氫原子，例如水 (H2O)等的化合物，從而可減少在沉積室中形成的氧化物絕緣層386中的雜質濃度。
較佳使用高純度氣體作為當形成該氧化物絕緣層386時使用的濺鍍氣體，從該高純度氣體中移除雜質例如氫氣、水、羥基或氫化物至以ppm或ppb標準表示之濃度。
經由上述步驟，可形成薄膜電晶體380。
接著，為了減少薄膜電晶體之電特性的變化，可在惰性氣體氛圍或氮氣氣體氛圍中實施熱處理(較佳在150℃或更高且低於350℃)。例如，在氮氣氛圍中於250℃實施熱處理一小時。
並且，可於100℃至200℃在空氣中實施熱處理一小時至30小時。在此實施例中，於150℃實施熱處理10小時。此熱處理可以固定的加熱溫度實施。替代地，下列之加熱溫度的改變可被重複進行複數次：加熱溫度係從室溫增加到100℃至200℃之間的溫度，然後降低至室溫。並且，可在減壓下實施此熱處理。在減壓下，可縮短加熱時間。經此熱處理，自該氧化物半導體層導入氫氣至該氧化物絕緣層；因此，薄膜電晶體可正常關閉。因此，可改善薄膜電晶體的可靠性。
保護絕緣層373形成於氧化物絕緣層386之上。在此實施例中，以濺鍍法使用氮化矽層來形成厚度達100nm的保護絕緣層373。
各者使用氮化物絕緣層來形成的保護絕緣層373及第 一閘極絕緣層372a並不包含例如水氣、氫氣、氫化物及氫氧化物的雜質，且具有阻擋其自外面進入的功效。
因此，在形成保護絕緣層373之後的製造過程中，可防止例如水氣的雜質自外面進入。並且，甚至在完成一裝置作為例如液晶顯示裝置的半導體裝置之後，可長期防止例如水氣的雜質自外面進入；因此，可達成該裝置的長期可靠度。
並且，在保護絕緣層373之間的以氮化物絕緣層形成的部分絕緣層和第一閘極絕緣層372a可被移除，使得保護絕緣層373和第一閘極絕緣層372a可互相接觸。
因此，在氧化物半導體層中的雜質，例如水氣、氫氣、氫化物及氫氧化物，被盡可能地減少，並防止該等雜質的進入，使得該氧化物半導體層中的雜質濃度可被維持在低濃度。
雖然未圖示，但可設置用於平坦化的平坦化絕緣層於保護絕緣層373之上。
包含上述薄膜電晶體的實施例1和2中的邏輯電路可具有穩定的電氣特性和高可靠性。
此實施例可適當結合其他實施例來實施。
(實施例11)
在此實施例中，說明半導體裝置之各者包含實施例1或實施例2中的邏輯電路之範例。具體地，參考圖15A至15C說明液晶顯示面板之外觀及橫截面，其各者中包含實 施例1或實施例2中的邏輯電路。圖15A及15C係面板的平面圖，各面板中之薄膜電晶體4010和4011及液晶元件4013以填封材4005被密封在第一基板4001和第二基板4006之間。圖15B係圖15A或15C中沿著線M-N所截的橫截面圖。
設置填封材4005以圍繞設置於第一基板4001之上的像素部分4002及掃描線驅動器電路4004。設置第二基板4006於像素部分4002和掃描線驅動器電路4004之上。因此，藉由第一基板4001、填封材4005及第二基板4006，將像素部分4002及掃描線驅動器電路4004與液晶層4008一起被密封。使用單晶半導體薄膜或多晶半導體薄膜於另外準備的基板上形成的信號線驅動器電路4003被安裝在與第一基板4001上被填封材4005所圍繞的區域不同的區域中。
應注意的是單獨形成的驅動器電路的連接方法並無特別限制，可使用COG方法、引線結合(wire bonding)法、TAB方法等。圖15A顯示以COG方法安裝信號線驅動器電路4003的範例。圖15C顯示以TAB方法安裝信號線驅動器電路4003的範例。
設置在第一基板4001上的像素部分4002及掃描線驅動器電路4004包括複數的薄膜電晶體。例如，圖15B顯示包含在像素部分4002之中的薄膜電晶體4010和包含在掃描線驅動器電路4004之中的薄膜電晶體4011。設置絕緣層4041、4042和4021於薄膜電晶體4010和4011之 上。
實施例3至10的任何薄膜電晶體可作為適當的薄膜電晶體4010及4011，且彼等可使用相同於形成實施例3至10的薄膜電晶體的步驟和材料來形成。減少在薄膜電晶體4010及4011的氧化物半導體層中的氫氣或水。因此，薄膜電晶體4010及4011係高度可靠的薄膜電晶體。在此實施例中，薄膜電晶體4010及4011係n通道薄膜電晶體。
設置導電層4040於部分絕緣層4021之上，其與薄膜電晶體4011中的氧化物半導體層的通道形成區重疊。設置導電層4040於與氧化物半導體層的通道形成區重疊的位置，藉以可減少在BT測試之前和之後的薄膜電晶體4011的門檻電壓變化量。導電層4040的電位可能與薄膜電晶體4011的閘極電極層的電位相同或不同。導電層4040亦可作用如同第二閘極電極層。並且，導電層4040的電位可為GND，0V，或導電層4040可處於浮接狀態。應注意的是並不一定需要設置導電層4040。
包含於液晶元件4013中的像素電極層4030係電連接至薄膜電晶體4010的源極或汲極電極層。液晶元件4013的相對電極層4031係形成於第二基板4006之上。像素電極層4030、相對電極層4031、及液晶層4008彼此重疊的部分對應於液晶元件4013。應注意的是像素電極層4030及相對電極層4031係分別設置有絕緣層4032及絕緣層4033作為校正薄膜，並且液晶層4008被夾在該等電極層 之間，其中間有絕緣層4032及4033。
應注意的是可使用透光基板作為第一基板4001及第二基板4006；可使用玻璃、陶瓷或塑膠。該塑膠可為玻璃纖維增強塑料(FRP)板、聚氟乙烯(PVF)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。
參考標號4035標示由絕緣膜的選擇性蝕刻所獲得的柱狀間隔，且設置該柱狀間隔以控制像素電極層4030及相對電極層4031之間的距離(間隔距)。替代地，可使用球形間隔作為該間隔4035。相對電極層4031係電連接至共同電位線，該共同電位線係形成於形成有薄膜電晶體4010的基板之上。相對電極層4031及共同電位線可經由設置於該對基板之間的導電粒子，使用共同連接部份彼此電連接。應注意的是導電粒子係包含於填封材4005之中。
替代地，可使用不需要校正薄膜之表現出藍相的液晶。藍相係液晶相之一，其於當膽固醇液晶的溫度增加時，膽固醇相改變成為均質相之前產生。因為藍相僅在狹窄的溫度範圍內產生，液晶層4008係使用包含5wt%或更多的手性分子(chiral agent)的液晶組成，以改善溫度範圍。包含表現出藍相的液晶及手性分子(chiral agent)的液晶組成具有1msec或更短的短反應時間且為光學等相性；因此，並不需要校正處理，並且視角依賴性較小。此外，因為不需要設置校正薄膜且不需要摩擦處理，在製造過程中可防止由摩擦處理造成的靜電破壞，並減少液晶顯 示裝置的缺陷和損壞。因此，可增加液晶顯示裝置的生產率。使用氧化物半導體層形成的薄膜電晶體尤其具有薄膜電晶體的電特性因靜電影響和偏離設計範圍而大幅波動的可能性。因此，針對包含使用氧化物半導體層形成的薄膜電晶體的液晶顯示裝置，使用藍相液晶材料係更有效的。
應注意的是，除了透射式液晶顯示裝置，此實施例亦可施用於反射式液晶顯示裝置。
雖然在液晶顯示裝置中的範例中，偏光板設置於基板的外表面上(在觀看者側)，且用於顯示元件的著色層及電極層依序地設置於基板的內表面上，但偏光板可設置於基板的內表面上。偏光板及著色層的疊層結構並不侷限於此實施例中的結構，可依據偏光板及著色層的材料或製程的條件適當地設置。並且，充作黑色矩陣的阻光薄膜可被設置於顯示部分以外的部分中。
在薄膜電晶體4011及4010之上，形成絕緣層4041與該等氧化物半導體層接觸。可使用相同於形成在任何實施例中所描述的氧化物絕緣層的材料和方法來形成絕緣層4041。此處，以濺鍍法形成氧化矽層作為絕緣層4041。並且，形成保護絕緣層4042於絕緣層4041之上並與其接觸。例如，可使用氮化矽層形成保護絕緣層4042。為了減少由薄膜電晶體造成的表面粗糙度，形成絕緣層4021作為平坦化絕緣層。
形成絕緣層4021作為平坦化絕緣層。可使用具有耐熱性的有機材料，例如聚醯亞胺、丙烯酸、苯並環丁烯、 聚醯胺或環氧作為絕緣層4021。除了這些有機材料以外，亦可能使用低介電常數材料(low-k材料)、矽氧烷基樹脂、PSG(矽酸磷玻璃)、BPSG(硼磷矽玻璃)等。應注意的是絕緣層4021可以堆疊利用上述任何材料所形成之複數個絕緣層來形成。
形成絕緣層4021的方法並沒有特殊的限制。可依據該材料以例如濺鍍法、SOG法、旋轉塗佈法、浸漬法、噴塗法或液滴放電法(例如，噴墨法、網版印刷或平版印刷)之方法，或例如刮刀、輥式塗佈機、幕簾式塗佈機或刮刀塗佈機之工具(器具)形成絕緣層4021。絕緣層4021的烘烤步驟亦作為半導體層的退火，藉以可有效率地製造半導體裝置。
可使用透光導電材料形成像素電極層4030和相對電極層4031，該透光導電材料例如銦錫氧化物(ITO)、將氧化鋅(ZnO)混入氧化銦中的氧化銦鋅(IZO)、將氧化矽(SiO2)混入氧化銦中的導電材料、有機銦、有機錫、包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的銦錫氧化物或類此者。並且，在反射式液晶顯示裝置中不需要透光性質或需要反射性質的情況中，可使用一或多種選自例如鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)及銀(Ag)之金屬；上述金屬合金及上述金屬之氮化物的材料形成像素電極層4030 和相對電極層4031。
針對像素電極層4030及相對電極層4031，可使用包含導電高分子(亦稱為導電聚合物)的導電組成。使用導電組成形成的像素電極較佳具有少於或等於每平方10000ohms的表面電阻，及在波長550nm處具有大於或等於70%的透光率。並且，包含於導電組成中的導電高分子的電阻率係較佳小於或等於0.1Ω．cm。
可使用亦稱為π-電子共軛導電聚合物作為導電高分子。例如，可給定聚苯胺或其衍生物、聚吡咯或其衍生物、聚塞吩或其衍生物、其二或多種之共聚合物等。
並且，自軟性電路板(FPC)4018供應各種信號和電位至單獨形成的信號線驅動器電路4003、掃描線驅動器電路4004或像素部分4002。
使用和包含於液晶元件4013中的像素電極層4030相同的導電薄膜形成連接端子電極4015，並且使用和薄膜電晶體4010及4011之源極及汲極電極層相同的電薄膜形成端子電極4016。
連接端子電極4015係經由異向性導電薄膜4019電連接至包含於軟性電路板(FPC)4018中的端子。
應注意的是圖15A至15C顯示其中單獨形成信號線驅動器電路4003並安裝至第一基板4001上的各範例；然而，本發明並不侷限於此結構。可單獨形成然後安裝該掃描線驅動器電路，或僅單獨形成然後安裝部分的信號線驅動器電路或部份的掃描線驅動器電路。
可適當地設置黑色矩陣(阻光層)、光學元件(光學基板)，例如偏光元件、延遲元件、或抗反射元件等。例如，藉由使用偏光基板及延遲基板來採用圓偏光作用。此外，可使用背光、側光等作為光源。
在主動矩陣液晶顯示裝置中，藉由驅動排列於矩陣中的像素電極於螢幕上形成顯示圖案。具體地，對應該像素電極施加電壓於被選擇的像素電極和相對電極之間，因此，設置於像素電極和相對電極之間的液晶層係光學調變的。觀看者將此光學調變視為顯示圖案。
液晶顯示裝置具有當顯示移動影像時，因為液晶分子本身的反應速度低而造成影像殘留或模糊的移動影像的間題。作為用於改善液晶顯示裝置之移動影像特性的技術，使用每隔一圖框顯示一全黑影像之稱為黑插入(black insertion)的驅動技術。
或者，可採用稱為雙倍幀速率驅動的驅動方法，其中垂直同步頻率為高達傳統垂直同步頻率的1.5倍或更多，較佳為2倍或更多，藉以改善反應速度。
此外，用於改善液晶顯示裝置之移動影像特性的技術，有另一種驅動技術，其中使用包含複數個LED(發光二極體)光源或複數個EL光源的表面光源作為背光，且包含於表面光源中的各光源係獨立驅動的，使得在一個圖框期間實施間歇發光。可使用三或更多種LED，或可使用白光發光LED作為表面光源。因為可獨立地控制複數個LED，可將LED發光的時序與液晶層之光學調變轉換的時 序同步化。在此驅動技術中，可關閉部分的LED。因此，尤其在一螢幕中顯示其中黑色影像區域之比例係高的情況中，可以低電力消耗的驅動液晶顯示裝置。
當組合任何這些驅動技術時，液晶顯示裝置可具有比傳統液晶顯示裝置更佳的顯示特性，例如移動影像特性。
因為薄膜電晶體很容易因為靜電等而損壞，因此較佳為設置保護電路於和像素部分及驅動器電路部份相同的基板之上。較佳係使用包含氧化物半導體層的非線性元件來形成保護電路。例如，在像素部分和掃描線輸入端子及信號線輸入端子之間設置保護電路。在此實施例中，設置複數個保護電路，使得當靜電等造成的突波電壓被施加於掃描線、信號線或電容器匯流排線時，像素電晶體等不會損壞。因此，該保護電路具有當施加突波電壓於保護電路時釋放電荷至共同佈線的結構。保護電路包括與掃描線並聯排列的非線性元件。非線性元件之各者包括二端元件，例如二極體，或三端元件，例如電晶體。例如，可經由與像素部分的薄膜電晶體相同的步驟形成非線性元件。例如，可藉由連接閘極端子至汲極端子來達成相同於二極體的特性。
並且，針對液晶顯示模組，可使用扭曲向列(TN)模式、平面轉換(IPS)模式、邊界電場切換(FFS)模式、軸對稱排列微胞型(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式等。
本說明說中所述的半導體裝置並沒有特別的限制，可使用包括TN液晶、OCB液晶、STN液晶、VA液晶、ECB液晶、GH液晶、聚合物分散液晶、盤狀液晶等的液晶顯示裝置。特別是，常態黑液晶面板，例如使用垂直配向(VA)模式的透射式液晶顯示裝置係較佳的。給定一些範例作為垂直配向模式。例如，可採用MVA(多域垂直配向)模式、PVA(圖案垂直配向)模式、ASV模式等。
並且，此實施例亦可適用於VA液晶顯示裝置。VA液晶顯示裝置具有液晶顯示面板中液晶分子的配向係受到控制的一種型式。在VA液晶顯示裝置中，當不施加電壓時，在關於面板表面的垂直方向中排列液晶分子。並且，可使用稱為多域或多域設計的方法，藉由此方法，將像素分成幾個區域(次像素)，且將液晶分子在該等個別區域中排列在不同方向。
可以與任何其他實施例的適當結合來實施此實施例。
(實施例12)
在此實施例中，說明半導體裝置的範例，半導體裝置各者包括實施例1或實施例2中的邏輯電路。具體地，說明製造主動矩陣發光顯示裝置的範例，在主動矩陣發光顯示裝置之各者中，驅動器電路包括實施例1或實施例2中的邏輯電路。應注意的是在此實施例中，將說明發光顯示裝置範例，發光顯示裝置包括使用電致發光的發光元件。
依據發光材料係有機化合物或無機化合物來將使用電致發光的發光元件分類。通常，前者稱為有機EL元件，後者稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件，將電子及電洞分別自一對電極注入一包含發光有機化合物的層，接著電流流動。然後，重結合載子(電子及電洞)，因此發光。由於此機制，此發光元件稱為電流激發發光元件。
無機EL元件依據其元件結構被分類成分散型無機EL元件和薄膜無機EL元件。分散型無機EL元件具有發光材料的粒子在黏合劑中分散的發光層，且其發光機制為利用施子能階和受子能階的施子-受子重結合型發光。薄膜無機EL元件具有發光層夾在介電層之間，且該等介電層夾在電極之間的結構，其發光機制為利用金屬離子之內殼層電子躍遷的侷限型發光。應注意的是此處說明有機EL元件作為發光元件的範例。
圖16顯示像素結構的範例作為半導體裝置的範例，數位時間灰階驅動可適用於該像素結構。
說明像素的結構及操作，數位時間灰階驅動可適用於該像素。此處，一個像素包括兩個n-通道電晶體，其各者包括氧化物半導體層作為通道形成區。
像素6400包括切換電晶體6401、驅動電晶體6402、發光元件6404和電容器6403。切換電晶體6401的閘極係連接至掃描線6406，切換電晶體6401的第一電極(源 極電極和汲極電極之一者)係連接至信號線6405，且切換電晶體6401的第二電極(源極電極和汲極電極之另一者)係連接至驅動電晶體6402的閘極。驅動電晶體6402的閘極係經由電容器6403連接至電源供應線6407，驅動電晶體6402的第一電極係連接至電源供應線6407，且驅動電晶體6402的第二電極係連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極。共同電極係電連接至設置於相同基板上的共同電位線6408作為共同電極。
將發光元件6404的第二電極(共同電極)設為低電源供應電位。應注意的是低電源供應電位係滿足低電源供應電位<高電源供應電位的電位，關於高電源供應電位，其設至電源供應線6407。作為低電源供應電位，可採用例如GND、0V等。施加高電源供應電位和低電源供應電位之間的電位差至發光元件6404，且提供電流至發光元件6404，使得發光元件6404發光。此處，為了使發光元件6404發光，設定各電位，使得高電源供應電位和低電源供應電位之間的電位差高於發光元件6404的順向電壓降。
當使用驅動電晶體6402的閘極電容作為電容器6403的替代時，可省略電容器6403。可在通道形成區和閘極電極之間形成驅動電晶體6402的閘極電容。
此處，在使用電壓輸入電壓驅動方式的情況中，將致能驅動電晶體6402以完全開啟或關閉的視訊信號輸入至 驅動電晶體6402的閘極。即，在線性區域中操作驅動電晶體6402。因為線性區域中操作驅動電晶體6402，將高於電源供應線6407之電壓的電壓施加至驅動電晶體6402的閘極。應注意的是，將大於或等於(電源供應線電壓+驅動電晶體6402的Vth)的電壓施加至信號線6405。
並且，在使用類比灰階驅動取代數位時間比灰階驅動的情況中，可藉由以不同方式輸入信號採用相同於圖16之像素結構的像素結構。
在使用類比灰階法的情況中，將大於或等於發光元件6404的順向電壓+驅動電晶體6402的Vth的電壓施加至驅動電晶體6402的閘極。發光元件6404的順向電壓係指獲得所欲亮度的電壓。藉由輸入視訊信號以致能驅動電晶體6402在飽和區中操作，可提供電流至發光元件6404。為了使驅動電晶體6402可在飽和區中操作，設定電源供應線6407的電位高於驅動電晶體6402的閘極電位。當使用類比視訊信號時，依照該視訊信號反饋電流至發光元件6404並實施類比灰階驅動係可能的。
應注意的是示於圖16中的像素結構並不侷限於此。例如，可將開關、電阻器、電容器、電晶體、邏輯電路或類此者加入示於圖16中的像素。
接著，將參考圖17A至17C說明發光元件的結構。此處，將以n通道驅動TFT作為範例來說明像素的橫截面結構。示於圖17A、17B及17C中的用於半導體裝置的驅動TFT 7011、7021及7001可以相同於製造任何實施例 中所述之薄膜電晶體的方法來製造，且如範例，為各者包含氧化物半導體層的薄膜電晶體。
為了從發光元件提取發光，節點和陰極之至少一者需為透明的。在基板上形成薄膜電晶體和發光元件。發光元件可具有其中經由相對於該基板的表面提取發光的頂發射結構；其中經由基板側上的表面提取發光的底發射結構；或其中經由相對於該基板的表面和基板側上的表面提取發光的雙發射結構。像素結構可適用於具有這些發光結構之任一者的發光元件。
接著，參考圖17A說明具有底發射結構的發光元件。
圖17A係在驅動TFT 7011係n型且自發光元件7012發射光至第一電極7013側的情形中像素的橫截面圖。在圖17A中，發光元件7012的第一電極7013形成於透光導電層7017上，透光導電層7017係電連接至驅動TFT 7011的汲極電極層，且EL層7014和第二電極7015係依此順序堆疊於第一電極7013上。
可使用添加氧化矽的包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之銦錫氧化物、銦錫氧化物、氧化銦鋅、銦錫氧化物或類此者的透光導電層作為透光導電層7017。
發光元件的第一電極7013可使用各種材料。例如，在使用第一電極7013作為陰極的情況中，較佳係使用，例如具有低功函數的材料，例如鹼金屬(例如Li或Cs)；鹼土金屬(例如Mg、Ca或Sr)；包含任何這些金 屬(例如，Mg：Ag或Al：Li)的合金；或稀土金屬(例如Yb或Er)，來形成第一電極7013。在圖17A中，第一電極7013大約形成一個以便傳輸光的厚度(較佳係大約5nm至30nm)。例如，將具有厚度20nm的鋁層用於第一電極7013。
應注意的是，可藉由堆疊透光導電層和鋁層然後實施選擇性蝕刻來形成透光導電層7017及第一電極7013。在此情況中，可使用相同遮罩來實施該蝕刻，其係較佳的。
並且，以分隔壁7019覆蓋第一電極7013的週邊。使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等的有機樹脂薄膜；無機絕緣薄膜；或有機聚矽氧烷來形成分隔壁7019。特別較佳的是，使用光敏樹脂材料來形成分隔壁7019以使第一電極7013之上具有開孔，使得開孔的側璧被形成以具有連續曲度的斜面。在分隔壁7019使用光敏樹脂材料的情況中，可省略形成光阻遮罩的步驟。
作為形成於第一電極7013和分隔壁7019之上的EL層7014，至少包括發光層的EL層係可接受的。並且，該EL層7014可被形成具有單層結構或疊層結構。當使用複數層形成EL層7014時，電子注入層、電子傳輸層、發光層、電洞傳輸層及電洞注入層依此順序堆疊於第一電極7013之上作用如同陰極。應注意的是，除了發光層以外，並非需要提供所有這些層。
堆疊順序並不侷限於上述的順序。第一電極7013可作為節點，並且電洞注入層、電洞傳輸層、發光層、電子 傳輸層及電子注入層可依此順序堆疊於第一電極7013之上。然而，考慮到電力消耗，較佳係將第一電極7013作為陰極，且電子注入層、電子傳輸層、發光層、電洞傳輸層及電洞注入層依此順序堆疊於第一電極7013之上，因為可防止驅動器電路部的電壓增加，並且可比使用第一電極7013作為節點的情況更有效地減少電力消耗。
並且，形成於EL層7014之上的第二電極7015可使用各種材料。例如，在使用第二電極7015作為節點的情況中，具有高功函數的材料，例如，ZrN、Ti、W、Ni、Pt、Cr等；或透明導電材料例如ITO、IZO或ZnO係較佳的。並且，於第二電極7015之上設置屏蔽膜7016，例如，阻擋光的材料，反射光的材料等。在此實施例中，使用ITO薄膜作為第二電極7015，並使用Ti層作為屏蔽膜7016。
發光元件7012對應於包含發光層的EL層7014被夾於第一電極7013和第二電極7015之間的區域。在圖17A中所示的元件結構的情況中，發射自發光元件7012的光被射出至第一電極7013側如箭頭所指。
應注意的是在圖17A所示的範例中，使用透光導電層作為閘極電極層，並且使用透光薄膜作為源極及汲極電極層。發射自發光元件7012的光通過彩色濾光層7033，並且可經由基板射出。
藉由液滴放電法例如噴墨法、印刷法、使用光刻技術的蝕刻法等形成彩色濾光層7033。
彩色濾光層7033以外套層7034覆蓋，並以保護絕緣層7035覆蓋。應注意的是，雖然圖17A中顯示具有較小厚度的外套層7034，但外套層7034具有平坦化由彩色濾光層7033造成的表面粗糙度的功能。
形成於平坦化絕緣層7036、絕緣層7032及絕緣層7031中且接觸汲極電極層的接觸孔被設置於與分隔壁7019重疊的部分。
參考圖17B說明具有雙發射結構的發光元件。
在圖17B中，發光元件7022之第一電極7023係形成於透光導電層7027之上，其電連接至驅動TFT 7021之汲極電極層，且EL層7024和第二電極7025係依此順序堆疊於第一電極7023之上。
可使用添加氧化矽的包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之銦錫氧化物、銦錫氧化物、氧化銦鋅、銦錫氧化物或類此者的透光導電層作為透光導電層7027。
發光元件的第一電極7023可使用各種材料。例如，在使用第一電極7023作為陰極的情況中，較佳係使用，例如具有低功函數的材料，例如鹼金屬(例如Li或Cs)；鹼土金屬(例如Mg、Ca或Sr)；包含任何這些金屬(例如，Mg：Ag或Al：Li)的合金；或稀土金屬(例如Yb或Er)，來形成第一電極7023。在此實施例中，使用第一電極7023作為陰極，且第一電極7023大約形成一個以便傳輸光的厚度(較佳係大約5nm至30nm)。例 如，使用具有厚度20nm的鋁層作為用於陰極。
應注意的是，可藉由堆疊透光導電層和鋁層然後實施選擇性蝕刻來形成透光導電層7027及第一電極7023。在此情況中，可使用相同遮罩來實施該蝕刻，其係較佳的。
並且，以分隔壁7029覆蓋第一電極7023的週邊。使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等的有機樹脂薄膜；無機絕緣薄膜；或有機聚矽氧烷來形成分隔壁7029。特別較佳的是，使用光敏樹脂材料來形成分隔壁7029以使第一電極7023之上具有開孔，使得開孔的側璧被形成以具有連續曲度的斜面。在分隔壁7029使用光敏樹脂材料的情況中，可省略形成光阻遮罩的步驟。
作為形成於第一電極7023和分隔壁7029之上的EL層7024，包括發光層的EL層係可接受的。並且，該EL層7024可被形成具有單層結構或疊層結構。當使用複數層形成EL層7024時，電子注入層、電子傳輸層、發光層、電洞傳輸層及電洞注入層依此順序堆疊於第一電極7023之上作用如同陰極。應注意的是，除了發光層以外，並非需要提供所有這些層。
堆疊順序並不侷限於上述的順序。第一電極7023可作為節點，並且電洞注入層、電洞傳輸層、發光層、電子傳輸層及電子注入層可依此順序堆疊於第一電極7023之上。然而，考慮到電力消耗，較佳係使用第一電極7023作為陰極，且電子注入層、電子傳輸層、發光層、電洞傳輸層及電洞注入層依此順序堆疊於陰極之上，因為可比使 用第一電極7023作為節點的情況更有效地減少電力消耗。
並且，形成於EL層7024之上的第二電極7025可使用各種材料。例如，在使用第二電極7025作為節點的情況中，具有高功函數的材料，例如，透明導電材料例如ITO、IZO或ZnO係較佳的。在此實施例中，使用包含氧化矽的ITO層形成第二電極7025，並使用第二電極7025作為節點。
發光元件7022對應於包含發光層的EL層7024被夾於第一電極7023和第二電極7025之間的區域。在圖17B中所示的元件結構的情況中，發射自發光元件7022的光被射出至第二電極7025側和第一電極7023側如箭頭所指。
應注意的是在圖17B所示的範例中，使用透光導電層作為閘極電極層，並且使用透光薄膜作為源極及汲極電極層。自發光元件7022發射至第一電極7023的光通過彩色濾光層7043，並且可經由基板射出。
藉由液滴放電法例如噴墨法、印刷法、使用光刻技術的蝕刻法等形成彩色濾光層7043。
彩色濾光層7043以外套層7044覆蓋，並以保護絕緣層7045覆蓋。
形成於平坦化絕緣層7046、絕緣層7042及絕緣層7041中且接觸汲極電極層的接觸孔被設置於與分隔壁7029重疊的部分。
應注意的是，藉由使用具有雙發射結構的發光元件在兩顯示表面上實現全彩顯示的情況中，發射自第二電極7025側的光並不通過彩色濾光層7043；因此，較佳係進一步在第二電極7025之上設置具有彩色濾光層的密封基板。
接著，參考圖17C說明具有頂發射結構的發光元件。
圖17C係在驅動TFT 7001係n型且發射自發光元件7002的光通過第二電極7005的情形中像素的橫截面圖。在圖17C中，驅動TFT 7001的汲極電極層和第一電極7003彼此連接，且驅動TFT 7001和發光元件7002的第一電極7003彼此電連接。EL層7004和第二電極7005以此順序堆疊於第一電極7003之上。
並且，第一電極7003可使用各種材料。例如，在使用第一電極7003作為陰極的情況中，較佳係使用，例如具有低功函數的材料，例如鹼金屬(例如Li或Cs)；鹼土金屬(例如Mg、Ca或Sr)；包含任何這些金屬(例如，Mg：Ag或Al：Li)的合金；或稀土金屬(例如Yb或Er)，來形成第一電極7003。
並且，以分隔壁7009覆蓋第一電極7003的週邊。使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等的有機樹脂薄膜；無機絕緣薄膜；或有機聚矽氧烷來形成分隔壁7009。特別較佳的是，使用光敏樹脂材料來形成分隔壁7009以使第一電極7003之上具有開孔，使得開孔的側璧被形成以具有連續曲度的斜面。在分隔壁7009使用光敏 樹脂材料的情況中，可省略形成光阻遮罩的步驟。
作為形成於第一電極7003和分隔壁7009之上的EL層7004，至少包括發光層的EL層係可接受的。並且，該EL層7004可被形成具有單層結構或疊層結構。當使用複數層形成EL層7004時，電子注入層、電子傳輸層、發光層、電洞傳輸層及電洞注入層依此順序堆疊於使用作為陰極的第一電極7003之上。應注意的是，除了發光層以外，並非需要提供所有這些層。
堆疊順序並不侷限於上述的順序，電洞注入層、電洞傳輸層、發光層、電子傳輸層及電子注入層可依此順序堆疊於作為節點的第一電極7003之上。
在圖17C中，電洞注入層、電洞傳輸層、發光層、電子傳輸層及電子注入層依此順序堆疊於堆積層膜之上，該堆積層膜中Ti層、鋁層及Ti層依此順序堆疊，並且在其上形成薄Mg：Ag合金膜和ITO的疊層。
然而，在驅動TFT 7001係n型的情況中，較佳為電子注入層、電子傳輸層、發光層、電洞傳輸層及電洞注入層依此順序堆疊於第一電極7003之上，因為可防止驅動器電路的電壓增加，並且可比在使用上述順序疊層該等層的情況更有效地減少電力消耗。
使用透光導電材料形成第二電極7005。例如，可使用添加氧化矽的包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之銦錫氧化物、銦錫氧化物、氧化銦鋅、或銦錫氧化物的透光導電層。
發光元件7002對應於包含發光層的EL層7004被夾於第一電極7003和第二電極7005之間的區域。在圖17C中所示的像素的例子中，發射自發光元件7002的光被射出至第二電極7005側如箭頭所指。
在圖17C中，驅動TFT 7001的汲極電極層係經由形成於氧化矽層7051、保護絕緣層7052、平坦化絕緣層7056、平坦化絕緣層7053及絕緣層7055中的接觸孔電連接至第一電極7003。平坦化絕緣層7036、7046、7053及7056可使用樹脂材料，例如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧來形成。除了這些有機材料以外，亦可能使用低介電常數材料(low-k材料)、矽氧烷基樹脂、矽酸磷玻璃(PSG)、硼磷矽玻璃(BPSG)等。應注意的是平坦化絕緣層7036、7046、7053及7056可以堆疊利用上述任何材料所形成之複數個絕緣層來形成。依據該材料，平坦化絕緣層7036、7046、7053及7056可以例如濺鍍法、SOG法、旋轉塗佈法、浸漬法、噴塗法或液滴放電法(例如，噴墨法、網版印刷或平版印刷)之方法，或例如刮刀、輥式塗佈機、幕簾式塗佈機或刮刀塗佈機之工具(器具)來形成。
設置分隔壁7009以自相鄰像素的第一電極絕緣第一電極7003。使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等的有機樹脂薄膜；無機絕緣薄膜；或有機聚矽氧烷形成分隔壁7009。特別較佳的是，使用光敏樹脂材料來形成分隔壁7009以使第一電極7003之上具有開孔，使得開孔 的側璧被形成以具有連續曲度的斜面。在分隔壁7009使用光敏樹脂材料的情況中，可省略形成光阻遮罩的步驟。
在圖17C所示的結構中，為了實現全彩顯示，發光元件7002，相鄰發光元件其中之一和相鄰發光元件之其他係分別為，例如，綠色發光的發光元件，紅色發光的發光元件，和藍色發光的發光元件。或者，可以使用四種發光元件(除了三種發光元件之外還包括白色發光元件)製造可以全彩顯示的發光顯示裝置。
在圖17C的結構中，可以所有被設置的複數個發光元件係白色發光元件且於發光元件7002之上設置具有彩色濾光片等的密封基板的方法，製造可以全彩顯示的發光顯示裝置。形成顯示單一色彩例如白色的材料，並與彩色濾光片或色彩轉換層組合，藉以實行全彩顯示。
實施例的任何薄膜電晶體可作為適當的用於半導體裝置的驅動TFT 7001、7011及7021，且彼等可使用相同於形成實施例的TFT的步驟和材料來形成。減少在驅動TFT 7001、7011及7021的氧化物半導體層中的氫氣或水。因此，驅動TFT 7001、7011及7021係高度可靠的薄膜電晶體。
當然地亦可實施單色光的顯示。例如，可使用白色發光形成發光系統，或使用單色發光形成區域多彩發光裝置。
如果需要，可設置光學薄膜，例如具有圓偏光板的偏光膜。
應注意的是，雖然此處說明有機EL元件作為發光元件，亦可提供無機EL元件作為發光元件。
應注意的是，說明其中控制發光元件之驅動的薄膜電晶體(驅動TFT)係電連接至發光元件的範例；然而，可採用其中用於電流控制的TFT係連接於驅動TFT和發光元件之間的結構。
圖18A和18B顯示發光顯示面板(亦稱為發光面板)的外觀和橫截面。圖18A係面板的平面圖，其中形成於第一基板上的薄膜電晶體和發光元件係以填封材密封於該第一基板和第二基板之間。圖18B係沿著圖18A中的線H-I所擷取的橫截面圖。
設置填封材4505以圍繞設置於第一基板4501之上的像素部分4502、信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及4504b。此外，設置第二基板4506於像素部分4502、信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及4504b之上。因此，藉由第一基板4501、填封材4505和第二基板4506，以填充材4507將像素部分4502、信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及4504b密封在一起。以此方式，較佳係以保護膜(例如積層膜或紫外光固化樹脂膜)或具有高氣密性及少脫氣作用的覆蓋材料封裝(密封)面板，使得該面板不暴露於外部空氣。
形成於第一基板4501之上的像素部分4502、信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及 4504b之各者包括複數個薄膜電晶體。於圖18B中顯示包含於像素部分4502中的薄膜電晶體4510及包含於信號線驅動器電路4503a中的薄膜電晶體4509作為範例。
可適當地使用實施例中的任何薄膜電晶體作為薄膜電晶體4509及4510，且可使用和實施例之薄膜電晶體相同的步驟和材料來形成。減少在薄膜電晶體4509及4510的該等氧化物半導體層中的氫氣或水。因此，薄膜電晶體4509及4510係高度可靠性的薄膜電晶體。
在薄膜電晶體4509中，設置導電層於與氧化物半導體層的通道形成區重疊的部分上。在此實施例中，薄膜電晶體4509及4510係n通道薄膜電晶體。
設置導電層4540於部分氧化矽層4542之上，其與薄膜電晶體4509中的氧化物半導體層的通道形成區重疊。設置導電層4540於與氧化物半導體層的通道形成區重疊的位置，藉以可減少在BT測試之前和之後的薄膜電晶體4509的門檻電壓變化量。導電層4540的電位可能與薄膜電晶體4509的閘極電極層的電位相同或不同。導電層4540亦可作用如同第二閘極電極層。或者，導電層4540的電位可為GND，0V，或導電層4540可處於浮接狀態。
並且，形成氧化矽層4542以覆蓋薄膜電晶體4510的氧化物半導體層。薄膜電晶體4510的源極或汲極電極層係電連接開孔中的佈線層4550，該開孔形成於氧化矽層4542和形成於薄膜電晶體上的絕緣層4551中。形成佈線層4550與第一電極4517接觸，且薄膜電晶體4510係經 由佈線層4550電連接至第一電極4517。
形成彩色濾光層4545於絕緣層4551之上，以重疊發光元件4511的發光區域。
並且，為了減少彩色濾光層4545的表面粗糙度，以作用如同平坦絕緣膜的外套層4543覆蓋彩色濾光層4545。
形成絕緣層4544於外套層4543之上。例如，可以濺鍍法形成氮化矽層作為絕緣層4544。
參考標號4511標示一發光元件。包含於發光元件4511中的像素電極的第一電極4517係經由佈線層4550電連接至薄膜電晶體4510的源極電極層或汲極電極層。應注意的是發光元件4511具有第一電極4517、電致發光層4512及第二電極4513的疊層結構，並且該結構並無特別限制。可依據自發光元件4511提取光的方向等來適當地改變發光元件4511的結構。
使用有機樹脂薄膜、無機絕緣薄膜或有機聚矽氧烷形成分隔壁4520。特別較佳的是使用光敏材料形成分隔壁4520以於第一電極4517之上具有開孔部，使得開孔部的側璧形成為具有連續曲度的傾斜表面。
可形成電致發光層4512以具有單層結構或疊層結構。
為了防止氧氣、氫氣、水氣、二氧化碳等進入發光元件4511，可將保護層形成於第二電極4513和分隔壁4520之上。可形成氮化矽層、氧化氮化矽層、DLC層等作為該 保護層。
此外，自軟性電路板(FPC)4518a及4518b提供各種信號和電位至信號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b或像素部分4502。
使用相同於包含在發光元件4511中的第一電極4517的導電層形成連接端子電極4515，且使用相同於包含在薄膜電晶體4509中的源極及汲極電極層的導電層形成端子電極4516。
連接端子電極4515係經由異向性導電層4519電連接至包含於軟性電路板(FPC)4518a中的端子。
位於自發光元件4511提取光的方向的第二基板應具有透光性。在此情況中，第二基板4506使用透光材料，例如玻璃板、塑膠板、聚酯薄膜或丙烯酸膜。
作為填充材4507，可使用紫外光固化樹脂或或熱固性樹脂，並可使用惰性氣體例如氮氣或氬氣。例如，可使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯醋酸乙烯酯)。例如，該填充材可使用氮氣。
此外，若需要，可適當地在發光元件的發光表面上設置光學膜，例如偏光板、圓形偏光板(包括橢圓形偏光板)或阻滯板(四分之一波片或半波片)。並且，偏光板或圓形偏光板可設置有抗反射膜。例如，可實施防眩光處理，藉由該處理可以表面上的凸起和凹陷擴散反射光以減少眩光。
可使用網版印刷法、噴墨設備或分配設備形成填封材。典型地，可使用包含可見光固化樹脂、紫外光固化樹脂或熱固性樹脂的材料作為填封材。並且，可包含填封材。
作為信號線驅動器電路4503a及4503b和掃描線驅動器電路4504a及4504b，可使用及安裝分別準備的驅動器電路，其使用單晶半導體薄膜或多晶半導體薄膜形成於基板上。或者，可以分別形成及安裝僅有信號線驅動器電路或其部分，或僅有掃描線驅動器電路或其部分。實施例並不侷限於示於圖18A和18B中的結構。
經由上述過程，可製造作為半導體裝置之高度可靠的發光顯示裝置(顯示面板)。
可以與任何其他實施例的適當結合來實施此實施例。
(實施例13)
在此實施例中，說明半導體裝置的範例，半導體裝置包括實施例1或實施例2中的邏輯電路。具體地，說明電子紙的範例，在電子紙中，驅動器電路包括實施例1或實施例2中的邏輯電路。
圖19係顯示主動矩陣電子紙的橫截面圖。可以適當地使用實施例的任何薄膜電晶體作為用於電子紙的薄膜電晶體581，且其可使用相同於實施例的薄膜電晶體的步驟及材料形成。在此實施例中，使用例如於實施例6中說明的薄膜電晶體作為薄膜電晶體581。減少薄膜電晶體581 的氧化物半導體層中的氫氣或水。因此，薄膜電晶體581係高度可靠的薄膜電晶體。
在圖19中的電子紙係使用扭球顯示系統的顯示裝置的範例。該扭球顯示系統指的是其中於第一電極層和第二電極層之間排列各者染成黑色和白色的球形顆粒的系統，該第一電極層和該第二電極層係用於顯示元件的電極層，且在該第一電極層和該第二電極層之間產生電位差以控制球形顆粒的定向，以致顯示被實行。
形成於基板580上的薄膜電晶體581具有底閘極結構，該結構中源極及汲極電極層經由開孔被電連接至第一電極層587，該開孔形成於氧化矽層583、保護絕緣層584和絕緣層585中。
在第一電極層587和第二電極層588之間設置球形顆粒。各球形顆粒包括黑色區590a及白色區590b，且圍繞黑色區590a和白色區590b的孔穴594填滿液體。球形顆粒的四周填滿填充材595，例如樹脂(見圖19)。在此實施例中，第一電極層587對應於像素電極，且設置於反向基板596上的第二電極層588對應於共同電極。
並且，亦可使用電泳元件取代扭球。使用具有直徑約10μm至200μm的微膠囊，其中將透明液體，帶正或負電荷的白色微粒，和帶有與白色微粒之極性相反極性的黑色微粒封裝。在設置於第一電極層和第二電極層之間的微膠囊中，當藉由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒朝彼此相反的方向移動，使得白色和黑色 可被顯示。使用此原理的顯示元件係電泳顯示元件，一般稱為電子紙。電泳顯示元件具有較液晶顯示元件高的反射率，因此，不需要輔助光，電力消耗為低，且可在暗處識別顯示部分。此外，即使當不提供電力至顯示部分時，可維持曾被顯示的影像。因此，即使具有顯示功能的半導體裝置(可簡稱為顯示裝置或設置有顯示裝置的半導體裝置)遠離電波源，仍可儲存顯示的影像。
此實施例中的電子紙係反射式顯示裝置，其中藉由以驅動器電路控制施加至扭球的電壓來實現顯示。
可以與任何其他實施例的適當結合來實施此實施例。
(實施例14)
在此實施例中，說明半導體裝置的範例，半導體裝置各者包括實施例1或實施例2中的邏輯電路。具體地，說明電子裝置(在其類目中包括遊戲機)的範例，在電子裝置中，驅動器電路包括實施例1或實施例2中的邏輯電路。電子裝置的範例包括電視機(亦稱為電視或電視接收器)、電腦螢幕等、數位相機、數位視訊攝影機、數位相框、行動電話(亦稱為行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、大型遊戲機例如彈珠台等。
圖20A顯示行動電話的範例。行動電話1600設置有顯示部分1602，其併入外殼1601中、操作按鈕1603a和1603b、外部連接埠1604、揚聲器1605、麥克風1606 等。
當用手指等觸碰顯示於圖20A中的行動電話1600的顯示部分1602時，可將資料輸入至行動電話1600。並且，可藉由以手指等觸碰顯示部分1602來執行例如打電話或寫信的操作。
顯示部分1602大致上有三種螢幕模式。第一種模式係顯示模式，主要用來顯示影像。第二種模式係輸入模式，主要用來輸入例如文字等資料。第三種模式係顯示與輸入模式，其中結合顯示模式與輸入模式之兩種模式。
例如，在打電話或寫信的情況中，針對顯示部分1602選擇主要用於輸入文字的文字輸入模式，使得顯示在螢幕上的文字可以被輸入。在此情況中，較佳係在顯示部分1602之螢幕的幾乎所有區域上顯示鍵盤或數字按鍵。
當在行動電話1600中設置包括用於偵測傾斜度之感測器(例如陀螺儀或加速度感測器)的偵測裝置時，可藉由確定行動電話1600的方向(行動電話1600係水平放置的橫向模式或垂直放置的肖像模式)，自動切換在顯示部分1602上的螢幕顯示。
藉由觸碰顯示部分1602或操作外殼1601的操作按鈕1603a及1603b切換螢幕模式。或者，依據顯示於顯示部分1602上的影像種類切換螢幕模式。例如，當顯示部分中顯示影像的訊號為移動影像的資料時，將螢幕模式切換至顯示模式。當訊號為文字資料時，將螢幕模式切換至輸 入模式。
並且，在輸入模式中，當一段時間不執行藉由觸碰顯示部分1602的輸入且偵測到藉由顯示部分1602中的光學感測器所偵測的訊號時，可控制螢幕模式以將其從輸入模式切換至顯示模式。
顯示部分1602可充當影像感測器。例如，以手掌或手指觸碰顯示部分1602取得掌紋、指紋等的影像，藉以執行個人身份驗證。並且，藉由提供顯示部分背光或發出近紅外光的感應光源，可取得手指靜脈、手掌靜脈等的影像。
實施例中所述之任何半導體裝置可適用於顯示部分1602。例如，可配置實施例中所述之複數個薄膜電晶體作為像素中的開關元件。
圖20B亦顯示行動電話的範例。於圖20B中顯示其範例的可攜式資訊終端可具有複數功能。例如，除了電話功能，此種可攜式資訊終端藉由結合電腦可具有處理各種資料片段的功能。
示於圖20B中的可攜式資訊終端具有外殼1800和外殼1801。外殼1801包括顯示面板1802、揚聲器1803、麥克風1804、指向裝置1806、相機鏡頭1807、外部連接端子1808等。外殼1800包括鍵盤1810、外部記憶體插槽1811等。此外，外殼1801中包含天線。
顯示面板1802設置有觸控面板。顯示如影像的複數個操作鍵1805係由圖20B中的虛線所表示。
並且，除了上述結構，可結合非接觸式IC晶片、小型記憶體裝置或類此者。
在顯示面板1802中，依據應用模式適當地改變顯示的方向。並且，可攜式資訊終端在與顯示面板1802相同的表面上設置有相機鏡頭1807，因此可使用其作為視訊電話。揚聲器1803和麥克風1804可用於視訊電話通話，錄音、播放聲音等以及語音通話。此外，如示於圖20B中之狀態的外殼1800和1801可滑動，使得一者重疊於另一者之上；因此，可降低可攜式資訊終端的大小，其使得可攜式資訊終端適合攜帶。
外部連接端子1808可連接至AC轉換器和各種種類的線，例如USB線，充電及與個人電腦的資料通訊係可能的。此外，可將儲存媒體插入外部記憶體插槽1811，使得大量資料可被儲存且可被移除。
並且，除了上述功能，可提供紅外線通訊功能、電視接收功能或類此者。
圖21A顯示電視機的範例。在電視機9600中，外殼9601中包含顯示部分9603。顯示部分9603可顯示影像。此處，以腳座9605支撐外殼9601。
可以外殼9601的操作開關或單獨的遙控器9610操作電視機9600。可以遙控器9610的操作鍵9609切換頻道及控制音量，以此可控制顯示於顯示部分9603上的影像。此外，遙控器9610可設置有顯示部分9607用於顯示輸出自遙控器9610的資料。
應注意的是，電視機9600設置有接收器、數據機等。使用該接收器，可接收一般電視節目。此外，當顯示裝置經由數據機以有線或無線連接至通訊網路時，可執行單向(自傳送器至接收器)或雙向(傳送器與接收器之間，或接收器之間)的資訊通訊。
在顯示部分9603中，可設置在任一實施例中描述的複數個薄膜電晶體作為像素的開關元件。
圖21B顯示數位相框的範例。例如，在數位相框9700中，結合顯示部分9703於外殼9701中。顯示部分9703可顯示各種影像。例如，顯示部分9703可顯示數位相機等所拍攝的影像資料及作用如同一般相框。
在顯示部分9703中，可設置在任一實施例中描述的複數個薄膜電晶體作為像素的開關元件。
應注意的是數位相框9700設置有操作部、外部連接端子(USB端子、可連接至例如USB線等各種線的端子)、記錄媒體插入部等。雖然這些元件可被設置在與顯示部分相同的表面上，為了設計美學，較佳係將該等元件設置在側面或背面。例如，將儲存由數位相機所拍攝之影像資料的記憶體插入至數位相框的記錄媒體插入部，並載入資料，以此可將影像顯示於顯示部分9703上。
可組態數位相框9700以無線傳輸及接收資料。經由無線通訊，可載入所欲之影像以顯示。
圖22係可攜式遊戲機，且由外殼9881及外殼9891之兩外殼所組成，該兩外殼與接合部9893連接以打開或 摺疊該可攜式遊戲機。外殼9881及外殼9891分別包含顯示部分9882及顯示部分9883。
在顯示部分9883中，可設置在任一實施例中描述的複數個薄膜電晶體作為像素的開關元件。
此外，示於圖22中的可攜式遊戲機設置有揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入方式(操作鍵9885、連接端子9887、感測器9888(具有測量力、位移、位置、速度、加速度、角速度、旋轉數、距離、光線、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流速、溼度、傾斜度、震動、氣味或紅外線的功能)及麥克風9889)等。當然，可攜式遊戲機的結構並不侷限於上述結構，並且可採用至少設置有在此說明書中所述之薄膜電晶體的其他結構。可攜式遊戲機可適當地包括其他配件。示於圖22中的可攜式遊戲機具有讀取儲存於記錄媒體中的程式或資料以將其顯示於顯示部分上的功能，以及具有可藉由無線通訊與其他可攜式遊戲機共享資料的功能。應注意的是，示於圖22中的可攜式遊戲機的功能並不侷限於此些功能，可攜式遊戲機可具有各種功能。
如上述，實施例1或實施例2中的邏輯電路可適用於各種電子裝置的顯示面板，因此，可提供具有高可靠度的電子裝置。
(實施例15)
在此實施例中，說明包含實施例1或實施例2中的邏輯電路的半導體裝置的範例。具體地，其中驅動器電路包含實施例1或實施例2中的邏輯電路的電子紙可被用於各領域中的電子裝置，只要能顯示資訊。例如，電子紙可適用於電子書閱讀器(電子書)、海報、交通工具例如火車中的廣告，或各種卡例如信用卡的顯示器。圖23中顯示此種電子裝置的範例。
圖23顯示電子書閱讀器的範例。例如，電子書閱讀器2700包括外殼2701及外殼2703之兩外殼。外殼2701及外殼2703以樞紐2711結合，使得電子書閱讀器2700可以樞紐2711作為轉軸來開啟及關閉。此種結構致能電子書閱讀器2700如同紙質書一般操作。
外殼2701及外殼2703中分別包括顯示部分2705及顯示部分2707。顯示部分2705及顯示部分2707可顯示一個影像或不同的影像。在顯示部分2705及顯示部分2707顯示不同影像的情況中，例如，在右側的顯示部分(圖23中的顯示部分2705)可顯示文字，且在左側的顯示部分(圖23中的顯示部分2707)可顯示圖像。
圖23顯示其中外殼2701設置有操作部等的範例。例如，外殼2701設置有電源開關2721、操作鍵2723、揚聲器2725等。藉由操作鍵2723可翻頁。應注意的是，鍵盤、指向裝置等亦可設置於外殼的表面上，該表面上設置有顯示部分。此外，外部連接端子(耳機端子、USB端子、可連接至例如AC轉換器及USB線等各種線的端 子)、記錄媒體插入部等可設置於外殼地背面或側面。此外，電子書閱讀器2700可具有電子字典的功能。
電子書閱讀器2700可具有能夠無線傳輸及接收資料的組態。經由無線通訊，可從電子書伺服器下載所欲的圖書資料等。
可以與任何其他實施例的適當結合來實施此實施例。
(實施例16)
依據本發明的實施例，將成為氧化物半導體中的載子(受子或施子)的供應者的雜質減少至一非常低的程度，藉此形成本質或實質本質氧化物半導體，且薄膜電晶體使用該氧化物半導體。
圖24係此種電晶體之源極及汲極之間部分的能帶結構。為了高純度氧化物半導體，於理想狀態下費米能階係位於禁帶的中間。
在此情況中，在結合面，若滿足方程式(其中係功函數，且χ係氧化物半導體的電子親合力)，一電極之金屬費米能階係相同於氧化物半導體之導電帶的能階。當方程式之右側係大於左側時，提供一歐姆接觸。假設氧化物半導體具有3.15eV的能帶隙和4.3eV的電子親合力，並且於本質狀態中(載子濃度：大約1×10-7/cm3)，且使用具有4.3eV之功函數的鈦(Ti)形成源極電極及汲極電極。在此提件下，不形成關於電子的蕭特基屏障(Shottky barrier)，如圖24所示。
圖25顯示施加正電壓至使用氧化物半導體形成的電晶體中的汲極側的狀態。因為氧化物半導體的能帶隙是寬的，高純度氧化物半導體(其係本質或實質本質氧化物半導體)的本質載子濃度為0或接近0。然而，當於源極及汲極之間施加電壓時，可能從源極側注入載子(電子)並流入汲極側。
圖26A係使用氧化物半導體形成的MOS電晶體的能帶圖，施加正閘極電壓至該電晶體。在此情況中，幾乎沒有熱激發載子存在於高純度氧化物半導體中。因此，即使在閘極絕緣膜的周圍中，也不會累積載子。然而，如圖25所示，從源極側注入的載子(電子)的傳輸係可能的。
圖26B係使用氧化物半導體形成的MOS電晶體的能帶圖，施加負閘極電壓至該電晶體。在氧化物半導體中幾乎沒有少數載子(電洞)；因此，即使在閘極絕緣膜的周圍中，也不會累積載子。這表示截止狀態電流係小的。
圖27係使用矽半導體形成的電晶體的能待圖。針對矽半導體，能帶隙為1.12eV且本質載子濃度為1.45×1010/cm3(300K)。即使在室溫，熱激發載子並非可被忽視的。因此，截止狀態電流依據溫度而有不同。
在此方法中，不只單純藉由使用電晶體之具有寬能帶隙的氧化物半導體，亦藉由減少成為施子的雜質，例如氫氣，因此將載子濃度設定為1×1014/cm3或更少，較佳為1×1012/cm3或更少，在實際操作溫度的熱激發載子可被移 除，使得可僅由從源極側注入的載子來操作電晶體。因此，可能獲得電晶體，其截止狀態電流被降低至1×10-13[A]或更少，且很難因為溫度改變而改變，藉此電晶體可在極度穩定中被操作。
(實施例17)
在此實施例中，將於下文說明使用測試元件組(亦稱為TEG)之截止狀態電流的測量值。
圖28顯示具有有效L/W=3μm/10000μm之薄膜電晶體的初始特性，其中平行連接200個薄膜電晶體，各者具有L/W=3μm/50μm。此外，圖29A中顯示頂視圖，圖29B中顯示該圖之部份放大的頂視圖。圖29B中以虛線圍住的區域為具有L/W=3μm/50μm且Lov=1.5μm之一階段的薄膜電晶體。為了測量薄膜電晶體的初始特性，在將基板溫度設為室溫，將源極及汲極之間的電壓(以下稱為汲極電壓或Vd)設為10V，且將源極及閘極之間的電壓(以下稱為閘極電壓或Vg)從-20V改變為+20V的條件下，測量源極-汲極電流(以下稱為汲極電流或Id)的轉移特性，亦即，Vg-Id特性。應注意的是圖28顯示在-20V至+5V範圍中的Vg。
如圖28中所示，具有10000μm之通道寬度W的薄膜電晶體在1V和10V之Vd具有1×10-13A或更少的截止狀態電流，其小於或等於測量裝置(導體參數分析儀，由安捷倫科技公司所製造之Agilent 4156C)的解析度(100 fA)。
說明製造用於量測的薄膜電晶體的方法。
首先，藉由CVD法形成作為基層的氮化矽層於玻璃基板上，且氮氧化矽層已形成於該氮化矽層之上。以濺鍍法形成作為閘極電極層的鎢層於該氮氧化矽層之上。此處，藉由選擇性地蝕刻該鎢層形成該閘極電極層。
然後，以CVD法形成具有厚度100nm的氮氧化矽層於該閘極電極層之上，以作為閘極絕緣層。
然後，具有厚度50nm的氧化物半導體層藉由使用以In-Ga-Zn-O為基質的氧化物金屬靶材(In2O3：Ga2O3：ZnO的摩爾比=1：1：2)的濺鍍法形成於閘極絕緣層上。此處，藉由選擇性地蝕刻該氧化物半導體形成島型氧化物半導體層。
然後，在氮氣氛圍中，於潔淨的烘箱中，在450℃於該氧化物半導體層上實施第一熱處理1小時。
然後，以濺鍍法於該氧化物半導體層之上形成鈦層(具有150nm的厚度)作為源極電極層及汲極電極層。此處，以選擇性蝕刻形成源極電極層及汲極電極層，使得各者具有3μm之通道長度L及50μm之通道寬度W的200薄膜電晶體被平行連接，以有效獲得具有L/W=3μm/10000μm的薄膜電晶體。
然後，以反應濺鍍法形成具有300nm厚度的氧化矽層作為保護絕緣層，與氧化物半導體層接觸。此處，形成開孔部於閘極電極層、源極電極層和汲極電極層之上藉由 選擇性地蝕刻氧化矽層，其係保護層。之後，在250℃氮氣氛圍中實施第二熱處理1小時。
然後，在量測Vg-Id特性之前，於150℃實施熱處理10小時。
經由上述過程，製造底閘薄膜電晶體。
薄膜電晶體具有大約1×10-13A的截止狀態電流(如圖28所示)之原因為在氧化物半導體層中的氫氣濃度可在製程中被充分降低。氧化物半導體層中的氫氣濃度為5×1019/cm3或更少，較佳為5×1018/cm3或更少，更佳為5×1017/cm3或更少。應注意的是氧化物半導體層中的氫氣濃度係以二次離子質譜法(SIMS)來測量。
雖然說明使用以In-Ga-Zn-O為基質的氧化物半導體之範例，此實施例並不侷限於此。亦可使用其它氧化物半導體材料，例如以In-Sn-Zn-O為基質的氧化物半導體、以Sn-Ga-Zn-O為基質的氧化物半導體、以Al-Ga-Zn-O為基質的氧化物半導體、以Sn-Al-Zn-O為基質的氧化物半導體、以In-Zn-O為基質的氧化物半導體、以In-Sn-O為基質的氧化物半導體、以Sn-Zn-O為基質的氧化物半導體、以Al-Zn-O為基質的氧化物半導體、以In-O為基質的氧化物半導體、以Sn-O為基質的氧化物半導體或以Zn-O為基質的氧化物半導體。此外，作為氧化物半導體材料，可使用混合有2.5wt%至10wt%的AlOx之以In-Al-Zn-O為基質的氧化物半導體，或混合有2.5wt%至10wt%的SiOx之以In-Zn-O為基質的氧化物半導體。
由載子測量裝置所測量的氧化物半導體層的載子濃度較佳為少於或等於1.45×1010/cm3，其為矽的本質載子密度。具體地，載子濃度係5×1014/cm3，較佳為5×1012/cm3。換句話說，氧化物半導體層的載子濃度儘可能的接近零。
薄膜電晶體亦可具有10nm至1000nm的通道長度L，其致能電路操作速度的增加，且截止狀態電流極小，其進一步致能電力的減少。
此外，在電路設計中，當薄膜電晶體在關閉狀態時，該氧化物半導體層可被視為絕緣體。
在那之後，評估在此實施例中製造的薄膜電晶體的截止狀態電流的溫度特性。溫度特性重要的是考慮使用薄膜電晶體之產品的耐候性、維修性等。須了解的是小量的變化是較佳的，其增加產品設計的自由度。
關於溫度特性，在設置有薄膜電晶體的基板被保持在-30℃、0℃、25℃、40℃、60℃、80℃、100℃及120℃之各個恆溫、汲極電壓被設定至6V及閘極電壓從-20V改變至+20V的狀況下，使用恆溫室獲得Vg-Id特性。
圖30A顯示於上述溫度測量的Vg-Id特性且相互疊加，圖30B顯示由圖30A中的虛線所包圍之截止狀態電流範圍的放大圖。圖中箭頭所示之最右邊的曲線為在-30℃所獲得的曲線；最左邊的曲線為在120℃所獲得的曲線；在其他溫度所獲得的曲線則位於這兩者之間。開啟狀態電流的溫度相關性很難被察覺。另一方面，如圖30B之放大視圖中亦清楚顯示，截止狀態電流在除了-20V的閘 極電壓的周圍的所有溫度係少於或等於1×10-12A(其接近測量裝置的解析度)，且並未觀察到其溫度相關性。換句話說，即使在120℃的高溫，截止狀態電流倍保持在少於或等於1×10-12A，且進一步考慮有效通道寬度W為10000μm，可見截止狀態電流係顯著微小。
如上所述之包含純化氧化物半導體(純化OS)的薄膜電晶體，顯示截止狀態電流在溫度上幾乎沒有相關性。這來自於氧化物半導體具有3eV或更高的能隙且包括非常少的本質載子之事實。此外，源極區域及汲極區域係處於退化狀態，其亦為顯示無溫度相關性的一因素。薄膜電晶體主要與從退化的源極區域注入至氧化物半導體的載子一起操作，且可由載子密度在溫度上的獨立性來解釋上述特性(截止狀態電流在溫度上的獨立性)。
在使用具有此種極小截止狀態電流的薄膜電晶體製造記憶體電路(記憶體元件)或類此者的狀況中，因為小的截止狀態電流而有非常小的漏洩。因此，記憶體資料可保持較長的一段時間。
本申請案係以於2009年10月16日向日本專利局申請之日本專利申請案第2009-238914號為基礎，藉由參照納入該申請案之全部內容。
11‧‧‧薄膜電晶體
12‧‧‧薄膜電晶體
13‧‧‧薄膜電晶體
14‧‧‧薄膜電晶體
15‧‧‧電容器
VSS‧‧‧低電源供應電位
VDD‧‧‧高電源電位
PS‧‧‧脈衝信號
A‧‧‧節點
IN‧‧‧輸入信號
OUT‧‧‧輸出信號

Claims (16)

  1. 一種半導體裝置，包含：電晶體，包含第一端子、第二端子和閘極端子；邏輯電路，包含第一輸出端子，該第一輸出端子電連接至該第一端子；以及電容器，其中該閘極端子電連接至線，其中該電容器之一端子電連接至該第二端子和第二輸出端子，其中該電晶體之通道形成區包含氧化物半導體，其中該氧化物半導體包括複數個晶體，其中該電晶體中該氧化物半導體的載子密度為5×1012/cm3或更少，以及其中該氧化物半導體的氫濃度為5×1019原子每立方公分或更少。
  2. 一種半導體裝置，包含：電晶體，包含第一端子、第二端子和閘極端子；暫存器，包含第一輸出端子，該第一輸出端子電連接至該第一端子；以及電容器，其中該閘極端子電連接至線，其中該電容器之一端子電連接至該第二端子和第二輸出端子，其中該電晶體的通道形成區包含氧化物半導體， 其中該氧化物半導體包括複數個晶體，以及其中該電晶體中該氧化物半導體的載子密度為5×1012/cm3或更少。
  3. 一種半導體裝置，包含：第一電晶體，包含電連接至高電源供應電位線之第一端子；第二電晶體，包含電連接至輸入端子之閘極端子、及電連接至該第一電晶體的閘極端子和第二端子之第一端子；第三電晶體，包含電連接至脈衝信號線之閘極端子、電連接至該第二電晶體的第二端子之第一端子、及電連接至低電源供應電位線之第二端子；第四電晶體，包含電連接至該脈衝信號線之閘極端子、電連接至該第一電晶體的該閘極端子和該第二端子和該第二電晶體的該第一端子之第一端子、及電連接至輸出端子之第二端子；以及電容器，其中該電容器之一端子電連接至該第四電晶體的該第二端子和該輸出端子，其中該第四電晶體的通道形成區包含氧化物半導體；其中該氧化物半導體包括複數個晶體，以及其中該第四電晶體中該氧化物半導體的載子密度為5×1012/cm3或更少。
  4. 一種半導體裝置，包含： 第一電晶體，包含電連接至高電源供應電位線之第一端子；第二電晶體，包含電連接至脈衝信號線之閘極端子、及電連接至該第一電晶體的閘極端子和第二端子之第一端子；第三電晶體，包含電連接至輸入端子之閘極端子、電連接至該第二電晶體的第二端子之第一端子、及電連接至低電源供應電位線之第二端子；第四電晶體，包含電連接至該脈衝信號線之閘極端子、電連接至該第二電晶體的該第二端子和該第三電晶體的該第一端子之第一端子、及電連接至輸出端子之第二端子；以及電容器，其中該電容器之一端子電連接至該第四電晶體的該第二端子和該輸出端子，其中該第四電晶體的通道形成區包含氧化物半導體；其中該氧化物半導體包括複數個晶體，以及其中該第四電晶體中該氧化物半導體的載子密度為5×1012/cm3或更少。
  5. 一種半導體裝置，包含：第一電晶體，包含電連接至高電源供應電位線之閘極端子及第一端子；第二電晶體，包含電連接至輸入端子之閘極端子、及電連接至該第一電晶體的第二端子之第一端子； 第三電晶體，包含電連接至脈衝信號線之閘極端子、電連接至該第二電晶體的第二端子之第一端子、及電連接至低電源供應電位線之第二端子；第四電晶體，包含電連接至該脈衝信號線之閘極端子、電連接至該第一電晶體的該第二端子和該第二電晶體的該第一端子之第一端子、及電連接至輸出端子之第二端子；以及電容器，其中該電容器之一端子電連接至該第四電晶體的該第二端子和該輸出端子，其中該第四電晶體的通道形成區包含氧化物半導體；其中該氧化物半導體包括複數個晶體，以及其中該第四電晶體中該氧化物半導體的載子密度為5×1012/cm3或更少。
  6. 一種半導體裝置，包含：第一電晶體，包含電連接至高電源供應電位線之閘極端子及第一端子；第二電晶體，包含電連接至脈衝信號線之閘極端子、及電連接至該第一電晶體的第二端子之第一端子；第三電晶體，包含電連接至輸入端子之閘極端子、電連接至該第二電晶體的第二端子之第一端子、及電連接至低電源供應電位線之第二端子；第四電晶體，包含電連接至該脈衝信號線之閘極端子、電連接至該第一電晶體的該第二端子和該第三電晶體 的該第一端子之第一端子、及電連接至輸出端子之第二端子；以及電容器，其中該電容器之一端子電連接至該第四電晶體的該第二端子和該輸出端子，其中該第四電晶體的通道形成區包含氧化物半導體；其中該氧化物半導體包括複數個晶體，以及其中該第四電晶體中該氧化物半導體的載子密度為5×1012/cm3或更少。
  7. 如申請專利範圍第1項之半導體裝置，其中該邏輯電路包含第二電晶體，以及其中該第二電晶體的該通道形成區包含氧化物半導體。
  8. 如申請專利範圍第2項之半導體裝置，其中該暫存器包含第二電晶體，以及其中該第二電晶體的該通道形成區包含氧化物半導體。
  9. 如申請專利範圍第1或2項之半導體裝置，其中該電容器之另一端子電連接至低電源供應電位線。
  10. 如申請專利範圍第1或2項之半導體裝置，其中當該電晶體之源極和汲極之間的電壓為10V時，該電晶體之截止狀態電流為1×10-13[A]或更少。
  11. 如申請專利範圍第1、2、3、4、5或6項之半導體裝置，其中該氧化物半導體包含In-Ga-Zn-O為基質的 氧化物半導體。
  12. 一種包含如申請專利範圍第1、2、3、4、5或6項之半導體裝置的電子裝置。
  13. 如申請專利範圍第2、3、4、5或6項之半導體裝置，其中該氧化物半導體的氫濃度為5×1019原子每立方公分或更少。
  14. 如申請專利範圍第1、2、3、4、5或6項之半導體裝置，其中該氧化物半導體包含至少銦和鎵之其中一者。
  15. 如申請專利範圍第3、4、5或6項之半導體裝置，其中該第一至第三電晶體的各個通道形成區包含具有5×1019原子每立方公分或更少之氫濃度的氧化物半導體。
  16. 如申請專利範圍第3、4、5或6項之半導體裝置，其中當該第四電晶體之源極和汲極之間的電壓為10V時，該第四電晶體之截止狀態電流為1×10-13[A]或更少。
TW104137890A 2009-10-16 2010-10-13 邏輯電路及半導體裝置 TWI590467B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009238914 2009-10-16

Publications (2)

Publication Number Publication Date
TW201608727A TW201608727A (zh) 2016-03-01
TWI590467B true TWI590467B (zh) 2017-07-01

Family

ID=43876076

Family Applications (4)

Application Number Title Priority Date Filing Date
TW106113111A TWI623107B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW099134889A TWI429088B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW102145351A TWI520350B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW104137890A TWI590467B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW106113111A TWI623107B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW099134889A TWI429088B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW102145351A TWI520350B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置

Country Status (10)

Country Link
US (8) US8400187B2 (zh)
EP (1) EP2489075A4 (zh)
JP (10) JP2011103454A (zh)
KR (2) KR101903918B1 (zh)
CN (4) CN113903796A (zh)
IN (1) IN2012DN01823A (zh)
MY (1) MY158956A (zh)
SG (1) SG178057A1 (zh)
TW (4) TWI623107B (zh)
WO (1) WO2011046025A1 (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG178057A1 (en) 2009-10-16 2012-03-29 Semiconductor Energy Lab Logic circuit and semiconductor device
KR20130130879A (ko) 2009-10-21 2013-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101801959B1 (ko) 2009-10-21 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기
KR101293261B1 (ko) 2009-10-21 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
KR101978106B1 (ko) 2010-01-20 2019-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101950364B1 (ko) 2010-02-26 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US8624239B2 (en) * 2010-05-20 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI562142B (en) * 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US8878174B2 (en) 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
US8446171B2 (en) 2011-04-29 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing unit
TWI568181B (zh) 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
KR101874144B1 (ko) 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
KR102093909B1 (ko) 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
US8581625B2 (en) * 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP5951351B2 (ja) 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
US8508256B2 (en) 2011-05-20 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
US9336845B2 (en) 2011-05-20 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Register circuit including a volatile memory and a nonvolatile memory
JP5912844B2 (ja) * 2011-05-31 2016-04-27 株式会社半導体エネルギー研究所 プログラマブルロジックデバイス
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US9105744B2 (en) * 2012-03-01 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having inactive fin field effect transistor (FinFET) structures and manufacturing and design methods thereof
US10515956B2 (en) 2012-03-01 2019-12-24 Taiwan Semiconductor Manufacturing Company Semiconductor devices having Fin Field Effect Transistor (FinFET) structures and manufacturing and design methods thereof
US9786793B2 (en) * 2012-03-29 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements
JP6126419B2 (ja) 2012-04-30 2017-05-10 株式会社半導体エネルギー研究所 半導体装置、電子機器
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
US9048265B2 (en) * 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP2014057298A (ja) 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
JP2014057296A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
TWI581404B (zh) 2012-08-10 2017-05-01 半導體能源研究所股份有限公司 半導體裝置以及該半導體裝置的驅動方法
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6396671B2 (ja) 2013-04-26 2018-09-26 株式会社半導体エネルギー研究所 半導体装置
JP6013397B2 (ja) * 2013-05-10 2016-10-25 サムソン エレクトロ−メカニックス カンパニーリミテッド． タッチセンサ
US9575352B2 (en) 2013-07-23 2017-02-21 3M Innovative Properties Company Addressable switchable transparent display
KR102114751B1 (ko) * 2013-10-29 2020-05-26 엘지디스플레이 주식회사 내장형 게이트 드라이버
KR102159684B1 (ko) * 2014-02-17 2020-09-25 삼성디스플레이 주식회사 박막 트랜지스터
US9515661B2 (en) * 2014-05-09 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, and clock tree
CN104241392B (zh) * 2014-07-14 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板和显示设备
JP2016111677A (ja) 2014-09-26 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、無線センサ、及び電子機器
JP6615565B2 (ja) 2014-10-24 2019-12-04 株式会社半導体エネルギー研究所 半導体装置
CN104599630B (zh) * 2014-12-16 2017-04-19 上海天马有机发光显示技术有限公司 一种驱动电路及发光控制电路、显示面板、显示装置
US9559682B2 (en) * 2015-01-12 2017-01-31 Infineon Technologies Ag Protected switching element
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
CN105097548A (zh) * 2015-06-23 2015-11-25 京东方科技集团股份有限公司 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
JP2017117594A (ja) * 2015-12-22 2017-06-29 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
US10334196B2 (en) 2016-01-25 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10371129B2 (en) * 2016-02-26 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and sensor system
CN109565280B (zh) 2016-08-19 2023-02-17 株式会社半导体能源研究所 半导体装置的电源控制方法
CN108172625B (zh) * 2016-12-07 2020-09-29 清华大学 一种逻辑电路
US10440298B2 (en) * 2016-12-23 2019-10-08 Bae Systems Information And Electronic Systems Integration Inc. Extended dynamic range cis pixel achieving ultra-low noise
WO2018203175A1 (ja) * 2017-05-03 2018-11-08 株式会社半導体エネルギー研究所 半導体装置
US10340267B1 (en) 2017-12-29 2019-07-02 Micron Technology, Inc. Semiconductor devices including control logic levels, and related memory devices, control logic assemblies, electronic systems, and methods
US10366983B2 (en) * 2017-12-29 2019-07-30 Micron Technology, Inc. Semiconductor devices including control logic structures, electronic systems, and related methods
US10297290B1 (en) 2017-12-29 2019-05-21 Micron Technology, Inc. Semiconductor devices, and related control logic assemblies, control logic devices, electronic systems, and methods
CN107958656B (zh) * 2018-01-08 2019-07-02 武汉华星光电技术有限公司 Goa电路
JP7000187B2 (ja) * 2018-02-08 2022-01-19 エイブリック株式会社 基準電圧回路及び半導体装置
US11831309B2 (en) * 2018-04-20 2023-11-28 Texas Instruments Incorporated Stress reduction on stacked transistor circuits
US10777153B1 (en) * 2019-05-16 2020-09-15 Himax Display, Inc. Method for calculating pixel voltage for liquid crystal on silicon display device
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US11335552B2 (en) * 2020-04-17 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with oxide semiconductor channel
JP2021196397A (ja) * 2020-06-09 2021-12-27 武漢天馬微電子有限公司 表示装置

Family Cites Families (240)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4610222Y1 (zh) 1966-03-01 1971-04-09
JPS446940Y1 (zh) 1966-11-24 1969-03-14
JPS4959543A (zh) * 1972-10-05 1974-06-10
JPS4968634A (zh) * 1972-11-06 1974-07-03
JPS5091233A (zh) * 1973-12-11 1975-07-21
JPS5717380B2 (zh) 1974-02-13 1982-04-10
US3929558A (en) 1974-03-11 1975-12-30 Ontario Paper Co Ltd Method of adding a soluble aluminum salt to chemically softened wood chips followed by mechanical refining
US4449224A (en) 1980-12-29 1984-05-15 Eliyahou Harari Dynamic merged load logic (MLL) and merged load memory (MLM)
JPS57122562A (en) 1981-01-22 1982-07-30 Toshiba Corp Semiconductor integrated circuit
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0262797A (ja) * 1988-08-29 1990-03-02 Matsushita Electric Ind Co Ltd ダイナミック形シフトレジスタ
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW329558B (en) 1996-09-20 1998-04-11 Taiwan Semiconductor Mfg Co Ltd The method & apparatus for manufacturing DRAM & SRAM on single semiconductor chip
KR100265692B1 (ko) * 1997-07-03 2000-09-15 윤덕용 에이에프엠을이용한비휘발성메모리소자와해당메모리소자의운영방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1020839A3 (en) * 1999-01-08 2002-11-27 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and driving circuit therefor
JP4801238B2 (ja) 1999-03-23 2011-10-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6281552B1 (en) 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001175198A (ja) 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001338990A (ja) 2000-05-26 2001-12-07 Fujitsu Ltd 半導体装置
TWI245957B (en) 2000-08-09 2005-12-21 Hitachi Ltd Active matrix display device
US6828950B2 (en) 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP4884609B2 (ja) 2000-08-10 2012-02-29 株式会社半導体エネルギー研究所 表示装置及びその駆動方法、並びに電子機器
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002110551A (ja) * 2000-09-27 2002-04-12 Yamanashiken Shokokai Rengokai 半導体薄膜の形成方法及び装置
JP3866070B2 (ja) * 2000-10-20 2007-01-10 株式会社 日立ディスプレイズ 表示装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TW483117B (en) 2001-03-07 2002-04-11 United Microelectronics Corp Memory structure with thin film transistors and the manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP4831895B2 (ja) 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
US7218349B2 (en) * 2001-08-09 2007-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4397555B2 (ja) * 2001-11-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置、電子機器
US6933520B2 (en) 2002-02-13 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
JP2004022736A (ja) 2002-06-14 2004-01-22 Nec Electronics Corp 不揮発性ラッチ回路および半導体装置
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
TWI272641B (en) * 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2004079696A (ja) * 2002-08-14 2004-03-11 Renesas Technology Corp 半導体記憶装置
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4052923B2 (ja) 2002-10-25 2008-02-27 株式会社ルネサステクノロジ 半導体装置
EP1445802A1 (en) * 2003-02-06 2004-08-11 Centre National De La Recherche Scientifique (Cnrs) Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4174737B2 (ja) 2003-03-26 2008-11-05 株式会社半導体エネルギー研究所 発光装置及び素子基板
EP1607931B1 (en) 2003-03-26 2014-01-08 Semiconductor Energy Laboratory Co., Ltd. Device substrate and light-emitting device
JP2004303609A (ja) 2003-03-31 2004-10-28 Tohoku Pioneer Corp カラー表示用有機ｅｌディスプレイ
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
JP4619050B2 (ja) 2003-06-30 2011-01-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4877866B2 (ja) 2003-10-28 2012-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7928937B2 (en) 2004-04-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
CN100520874C (zh) * 2004-08-03 2009-07-29 株式会社半导体能源研究所 显示装置及其驱动方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4610285B2 (ja) 2004-09-30 2011-01-12 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4583878B2 (ja) 2004-10-29 2010-11-17 富士通セミコンダクター株式会社 半導体装置の製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
GB0424342D0 (en) 2004-11-03 2004-12-08 Avecia Ltd Process and device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US20060118869A1 (en) * 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7888702B2 (en) 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
JP4817946B2 (ja) 2005-04-15 2011-11-16 株式会社半導体エネルギー研究所 表示装置の作製方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4800700B2 (ja) 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
DE102005046624B3 (de) 2005-09-29 2007-03-22 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2006126855A (ja) 2005-11-15 2006-05-18 Semiconductor Energy Lab Co Ltd 表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5386084B2 (ja) 2005-11-18 2014-01-15 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
US20070161165A1 (en) * 2006-01-12 2007-07-12 Toppoly Optoelectronics Corp. Systems and methods involving thin film transistors
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7443202B2 (en) * 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008053617A (ja) * 2006-08-28 2008-03-06 Canon Inc 電流モデル作成方法および電子回路
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
WO2008029544A1 (en) 2006-09-08 2008-03-13 Sharp Kabushiki Kaisha Semiconductor device, method for fabricating the same and electronic device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101533221B1 (ko) 2006-10-13 2015-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스형 표시장치
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101374891B1 (ko) * 2007-02-09 2014-03-25 삼성디스플레이 주식회사 표시장치
TW200838902A (en) 2007-02-09 2008-10-01 Teijin Ltd Method for producing polylactic acid
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) * 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
CN101679036A (zh) 2007-05-07 2010-03-24 出光兴产株式会社 半导体薄膜、半导体薄膜的制备方法和半导体元件
JPWO2008136505A1 (ja) 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR20080099084A (ko) 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5261979B2 (ja) 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2008299928A (ja) 2007-05-30 2008-12-11 Elpida Memory Inc 半導体記憶装置
JP5242083B2 (ja) 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
EP2158608A4 (en) * 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
JP5388500B2 (ja) * 2007-08-30 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8349671B2 (en) 2007-09-03 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
WO2009050916A1 (ja) 2007-10-19 2009-04-23 Sharp Kabushiki Kaisha 照明装置、表示装置、テレビ受信装置
JP5528667B2 (ja) 2007-11-28 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の制御方法
TWI481029B (zh) * 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101516034B1 (ko) 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5191247B2 (ja) * 2008-02-06 2013-05-08 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4626659B2 (ja) 2008-03-13 2011-02-09 ソニー株式会社 表示装置
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100941843B1 (ko) * 2008-04-14 2010-02-11 삼성모바일디스플레이주식회사 인버터 및 이를 구비한 표시장치
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR102042037B1 (ko) * 2008-07-10 2019-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP2010056541A (ja) 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5525778B2 (ja) 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
SG178057A1 (en) 2009-10-16 2012-03-29 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101865546B1 (ko) 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102235725B1 (ko) 2009-10-16 2021-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101499494B1 (ko) 2009-10-30 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
WO2011074408A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Non-volatile latch circuit and logic circuit, and semiconductor device using the same
KR101769970B1 (ko) 2010-03-12 2017-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8994439B2 (en) * 2012-04-19 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, image display device, storage device, and electronic device

Also Published As

Publication number Publication date
US8400187B2 (en) 2013-03-19
EP2489075A1 (en) 2012-08-22
US10593810B2 (en) 2020-03-17
JP6371456B2 (ja) 2018-08-08
JP6802336B2 (ja) 2020-12-16
KR20170063999A (ko) 2017-06-08
JP6010177B2 (ja) 2016-10-19
JP2011103454A (ja) 2011-05-26
CN113903796A (zh) 2022-01-07
US10211344B2 (en) 2019-02-19
JP6581255B2 (ja) 2019-09-25
US20160064570A1 (en) 2016-03-03
KR101745747B1 (ko) 2017-06-27
US20130200370A1 (en) 2013-08-08
JP2017028304A (ja) 2017-02-02
KR101903918B1 (ko) 2018-10-02
US20230395726A1 (en) 2023-12-07
TW201731114A (zh) 2017-09-01
CN110061144A (zh) 2019-07-26
IN2012DN01823A (zh) 2015-06-05
EP2489075A4 (en) 2014-06-11
US20190386141A1 (en) 2019-12-19
JP2018037663A (ja) 2018-03-08
US11742432B2 (en) 2023-08-29
WO2011046025A1 (en) 2011-04-21
US10770597B2 (en) 2020-09-08
TWI520350B (zh) 2016-02-01
TW201131782A (en) 2011-09-16
SG178057A1 (en) 2012-03-29
US11302824B2 (en) 2022-04-12
US20220123149A1 (en) 2022-04-21
US20200176608A1 (en) 2020-06-04
JP2013243367A (ja) 2013-12-05
TW201608727A (zh) 2016-03-01
US10490671B2 (en) 2019-11-26
CN104992980B (zh) 2018-11-20
TW201413980A (zh) 2014-04-01
JP7101743B2 (ja) 2022-07-15
JP2015181167A (ja) 2015-10-15
TWI623107B (zh) 2018-05-01
US20200335628A1 (en) 2020-10-22
JP2021061405A (ja) 2021-04-15
MY158956A (en) 2016-11-30
CN102576738A (zh) 2012-07-11
JP6216852B2 (ja) 2017-10-18
KR20120084766A (ko) 2012-07-30
JP7308336B2 (ja) 2023-07-13
JP2023139009A (ja) 2023-10-03
JP2020016889A (ja) 2020-01-30
CN102576738B (zh) 2015-06-03
TWI429088B (zh) 2014-03-01
JP2018195835A (ja) 2018-12-06
CN104992980A (zh) 2015-10-21
JP5734349B2 (ja) 2015-06-17
JP2022141737A (ja) 2022-09-29
US20110089975A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
JP7308336B2 (ja) 表示装置
JP6203974B2 (ja) 半導体装置の作製方法
KR101928402B1 (ko) 반도체 장치 및 반도체 장치의 제작방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees