JP6802336B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP6802336B2 JP6802336B2 JP2019156482A JP2019156482A JP6802336B2 JP 6802336 B2 JP6802336 B2 JP 6802336B2 JP 2019156482 A JP2019156482 A JP 2019156482A JP 2019156482 A JP2019156482 A JP 2019156482A JP 6802336 B2 JP6802336 B2 JP 6802336B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film transistor
- oxide semiconductor
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 455
- 229910052738 indium Inorganic materials 0.000 claims description 14
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims 4
- 239000010410 layer Substances 0.000 description 1558
- 239000010409 thin film Substances 0.000 description 476
- 239000000758 substrate Substances 0.000 description 210
- 239000010408 film Substances 0.000 description 184
- 238000010438 heat treatment Methods 0.000 description 181
- 238000000034 method Methods 0.000 description 131
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 118
- 229910001868 water Inorganic materials 0.000 description 118
- 239000007789 gas Substances 0.000 description 117
- 239000001257 hydrogen Substances 0.000 description 109
- 229910052739 hydrogen Inorganic materials 0.000 description 109
- 238000004544 sputter deposition Methods 0.000 description 109
- 239000000463 material Substances 0.000 description 102
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 102
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 96
- 229910052814 silicon oxide Inorganic materials 0.000 description 86
- 229910052760 oxygen Inorganic materials 0.000 description 77
- 239000010936 titanium Substances 0.000 description 77
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 74
- 239000001301 oxygen Substances 0.000 description 74
- 229910052581 Si3N4 Inorganic materials 0.000 description 70
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 70
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 69
- 239000012298 atmosphere Substances 0.000 description 62
- 238000005530 etching Methods 0.000 description 60
- 239000012535 impurity Substances 0.000 description 56
- 239000004973 liquid crystal related substance Substances 0.000 description 56
- 230000001681 protective effect Effects 0.000 description 55
- 229910007541 Zn O Inorganic materials 0.000 description 49
- 229910052786 argon Inorganic materials 0.000 description 48
- 230000015572 biosynthetic process Effects 0.000 description 48
- 230000006870 function Effects 0.000 description 48
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 47
- 229910052719 titanium Inorganic materials 0.000 description 47
- 238000000206 photolithography Methods 0.000 description 44
- 229910052710 silicon Inorganic materials 0.000 description 42
- 239000010703 silicon Substances 0.000 description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 41
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 41
- 150000002431 hydrogen Chemical class 0.000 description 38
- 239000011521 glass Substances 0.000 description 36
- 238000004519 manufacturing process Methods 0.000 description 36
- 229910052782 aluminium Inorganic materials 0.000 description 33
- 229910052721 tungsten Inorganic materials 0.000 description 33
- 238000009413 insulation Methods 0.000 description 32
- 238000002347 injection Methods 0.000 description 29
- 239000007924 injection Substances 0.000 description 29
- 229910044991 metal oxide Inorganic materials 0.000 description 29
- 150000004706 metal oxides Chemical class 0.000 description 29
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 28
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical class [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 27
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 27
- 229920005989 resin Polymers 0.000 description 27
- 239000011347 resin Substances 0.000 description 27
- 239000010937 tungsten Substances 0.000 description 27
- 229910052757 nitrogen Inorganic materials 0.000 description 26
- 238000005192 partition Methods 0.000 description 26
- 229910052750 molybdenum Inorganic materials 0.000 description 25
- 239000002356 single layer Substances 0.000 description 25
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 23
- 238000007667 floating Methods 0.000 description 23
- -1 for example Substances 0.000 description 23
- 238000012545 processing Methods 0.000 description 22
- 239000011651 chromium Substances 0.000 description 21
- 150000001875 compounds Chemical class 0.000 description 21
- 150000004678 hydrides Chemical class 0.000 description 21
- 230000008569 process Effects 0.000 description 21
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 21
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 20
- 239000000956 alloy Substances 0.000 description 20
- 239000011261 inert gas Substances 0.000 description 20
- 239000011733 molybdenum Substances 0.000 description 20
- 239000012212 insulator Substances 0.000 description 19
- 239000012299 nitrogen atmosphere Substances 0.000 description 19
- 125000004429 atom Chemical group 0.000 description 18
- 239000010453 quartz Substances 0.000 description 18
- 239000010949 copper Substances 0.000 description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 229910052715 tantalum Inorganic materials 0.000 description 16
- 229910045601 alloy Inorganic materials 0.000 description 15
- 229910052804 chromium Inorganic materials 0.000 description 15
- 239000011701 zinc Substances 0.000 description 15
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 14
- 239000000203 mixture Substances 0.000 description 14
- 108010083687 Ion Pumps Proteins 0.000 description 13
- 238000001179 sorption measurement Methods 0.000 description 13
- 238000000859 sublimation Methods 0.000 description 13
- 230000008022 sublimation Effects 0.000 description 13
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 239000000969 carrier Substances 0.000 description 12
- 238000006356 dehydrogenation reaction Methods 0.000 description 12
- 239000000243 solution Substances 0.000 description 12
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 11
- 230000008859 change Effects 0.000 description 11
- 238000000151 deposition Methods 0.000 description 11
- 230000008021 deposition Effects 0.000 description 11
- 229910052734 helium Inorganic materials 0.000 description 11
- 239000001307 helium Substances 0.000 description 11
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 11
- 239000011777 magnesium Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000001552 radio frequency sputter deposition Methods 0.000 description 11
- 239000003566 sealing material Substances 0.000 description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 11
- 239000011787 zinc oxide Substances 0.000 description 11
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 10
- 229910052799 carbon Inorganic materials 0.000 description 10
- 239000000460 chlorine Substances 0.000 description 10
- 230000018044 dehydration Effects 0.000 description 10
- 238000006297 dehydration reaction Methods 0.000 description 10
- 229910001882 dioxygen Inorganic materials 0.000 description 10
- 230000005525 hole transport Effects 0.000 description 10
- 229910003437 indium oxide Inorganic materials 0.000 description 10
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 10
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 10
- 238000010030 laminating Methods 0.000 description 10
- 239000007788 liquid Substances 0.000 description 10
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 10
- 238000009832 plasma treatment Methods 0.000 description 10
- 229910052706 scandium Inorganic materials 0.000 description 10
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 10
- 229910052779 Neodymium Inorganic materials 0.000 description 9
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 9
- 239000005388 borosilicate glass Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- 239000002245 particle Substances 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 9
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 8
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 8
- 229910021529 ammonia Inorganic materials 0.000 description 8
- 238000011049 filling Methods 0.000 description 8
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 230000005855 radiation Effects 0.000 description 8
- 229910001930 tungsten oxide Inorganic materials 0.000 description 8
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 8
- 239000004952 Polyamide Substances 0.000 description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 239000002585 base Substances 0.000 description 7
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 239000000428 dust Substances 0.000 description 7
- 239000005038 ethylene vinyl acetate Substances 0.000 description 7
- 229910052749 magnesium Inorganic materials 0.000 description 7
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 6
- 229910052788 barium Inorganic materials 0.000 description 6
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 6
- 229910052801 chlorine Inorganic materials 0.000 description 6
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 6
- 229910052754 neon Inorganic materials 0.000 description 6
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 229920002647 polyamide Polymers 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 239000012300 argon atmosphere Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 229920001940 conductive polymer Polymers 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 239000010419 fine particle Substances 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 239000013081 microcrystal Substances 0.000 description 5
- 229920003023 plastic Polymers 0.000 description 5
- 239000004033 plastic Substances 0.000 description 5
- 229920001296 polysiloxane Polymers 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 4
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910020923 Sn-O Inorganic materials 0.000 description 4
- 229910052776 Thorium Inorganic materials 0.000 description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 229910052790 beryllium Inorganic materials 0.000 description 4
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 4
- 150000001721 carbon Chemical group 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- 229910017604 nitric acid Inorganic materials 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000012798 spherical particle Substances 0.000 description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 4
- 239000002699 waste material Substances 0.000 description 4
- 229910052726 zirconium Inorganic materials 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052691 Erbium Inorganic materials 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 3
- 229910000676 Si alloy Inorganic materials 0.000 description 3
- 229910001069 Ti alloy Inorganic materials 0.000 description 3
- 229910052769 Ytterbium Inorganic materials 0.000 description 3
- 239000000370 acceptor Substances 0.000 description 3
- 229910052783 alkali metal Inorganic materials 0.000 description 3
- 150000001340 alkali metals Chemical class 0.000 description 3
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 3
- 150000001342 alkaline earth metals Chemical class 0.000 description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 3
- 239000005407 aluminoborosilicate glass Substances 0.000 description 3
- 239000005354 aluminosilicate glass Substances 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 229910052791 calcium Inorganic materials 0.000 description 3
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 229910052736 halogen Inorganic materials 0.000 description 3
- 150000002367 halogens Chemical class 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052744 lithium Inorganic materials 0.000 description 3
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 3
- 229910052753 mercury Inorganic materials 0.000 description 3
- 229910001507 metal halide Inorganic materials 0.000 description 3
- 150000005309 metal halides Chemical class 0.000 description 3
- 238000007645 offset printing Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052761 rare earth metal Inorganic materials 0.000 description 3
- 150000002910 rare earth metals Chemical class 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 229910052708 sodium Inorganic materials 0.000 description 3
- 239000011734 sodium Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229910052712 strontium Inorganic materials 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 108091006149 Electron carriers Proteins 0.000 description 2
- 244000228957 Ferula foetida Species 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 2
- 150000004679 hydroxides Chemical class 0.000 description 2
- 230000009545 invasion Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000003094 microcapsule Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 239000012788 optical film Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920006267 polyester film Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 description 2
- 239000013076 target substance Substances 0.000 description 2
- 230000008685 targeting Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- 210000003462 vein Anatomy 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- NNJPGOLRFBJNIW-HNNXBMFYSA-N (-)-demecolcine Chemical compound C1=C(OC)C(=O)C=C2[C@@H](NC)CCC3=CC(OC)=C(OC)C(OC)=C3C2=C1 NNJPGOLRFBJNIW-HNNXBMFYSA-N 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910017107 AlOx Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 239000004985 Discotic Liquid Crystal Substance Substances 0.000 description 1
- 206010052128 Glare Diseases 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020994 Sn-Zn Inorganic materials 0.000 description 1
- 229910009069 Sn—Zn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910008322 ZrN Inorganic materials 0.000 description 1
- QXCPKOVYHBLWCU-UHFFFAOYSA-N [O-2].[Ti+4].[Sn+2]=O.[In+3] Chemical compound [O-2].[Ti+4].[Sn+2]=O.[In+3] QXCPKOVYHBLWCU-UHFFFAOYSA-N 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000004815 dispersion polymer Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005274 electronic transitions Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 125000001424 substituent group Chemical group 0.000 description 1
- KUAZQDVKQLNFPE-UHFFFAOYSA-N thiram Chemical compound CN(C)C(=S)SSC(=S)N(C)C KUAZQDVKQLNFPE-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
関する。また、該論理回路を有する半導体装置に関する。
置全般を指し、電気光学装置、半導体回路及び電気機器は全て半導体装置である。
を構成する技術が注目されている。薄膜トランジスタは液晶テレビに代表されるような表
示装置に用いられている。薄膜トランジスタに適用可能な半導体薄膜としてシリコン系半
導体材料が公知であるが、その他の材料として酸化物半導体が注目されている。
。そして、電子キャリア密度が1018/cm3未満である非晶質酸化物(酸化物半導体
)からなるもので形成された薄膜トランジスタが開示されている(特許文献1乃至3)。
てしまう。例えば、酸素の過不足によって酸化物半導体の電気伝導度が変化してしまう。
また、酸化物半導体の薄膜形成中に混入する水素が酸素(O)−水素(H)結合を形成し
て電子供与体となり、電気伝導度を変化させる要因となる。さらにO−Hは極性分子なの
で、酸化物半導体によって作製される薄膜トランジスタのような能動デバイスに対して特
性の変動要因となる。
はn型であり、前記特許文献に開示される薄膜トランジスタのオン・オフ比は103しか
得られていない。このような薄膜トランジスタのオン・オフ比が低い理由はオフ電流が高
いことによるものである。
ンジスタによって構成される回路は、回路動作が不安定になる。また、オフ電流が高いこ
とにより、無駄に電流が流れ消費電力が増加するという問題がある。
ジスタによって構成される論理回路の誤動作を低減することを課題の一とする。
構成される論理回路の消費電力を低減することを課題の一とする。
は水など)を除去することで、真性又は実質的に真性な半導体であって、シリコン半導体
よりもエネルギーギャップが大きい酸化物半導体でチャネル形成領域が形成される薄膜ト
ランジスタによって論理回路を構成するものである。
×1018/cm3以下、より好ましくは5×1017/cm3以下として、酸化物半導
体に含まれる水素若しくはOH結合を除去し、キャリア密度を5×1014/cm3以下
、好ましくは5×1012/cm3以下とした酸化物半導体でチャネル形成領域が形成さ
れる薄膜トランジスタによって論理回路が構成されるものである。
より好ましくは3eV以上として、ドナーを形成する水素等の不純物を極力低減し、キャ
リア密度を1×1014/cm3以下、好ましくは1×1012/cm3以下となるよう
にする。
いることで、チャネル幅が10mmの場合でさえも、ドレイン電圧が1V及び10Vの場
合において、ゲート電圧が−5Vから−20Vの範囲において、ドレイン電流は1×10
−13[A]以下となるように作用する。
によって、一方の端子が電気的に接続されたノードの電位が浮遊状態となる容量素子と、
を有し、薄膜トランジスタのチャネル形成領域は、水素濃度が5×1019(atoms
/cm3)以下の酸化物半導体によって構成されることを特徴とする論理回路である。
Mass Spectrometry。以下、SIMSともいう。)によるものである
。ただし、他の計測法が挙げられている場合など、特に記載がある場合にはこの限りでは
ない。
膜トランジスタと、該薄膜トランジスタがオフすることによって、一方の端子の電位が浮
遊状態となる容量素子とを有する。該酸化物半導体は、水素濃度が低減された酸化物半導
体である。具体的には、当該酸化物半導体の水素濃度は、5×1019(atoms/c
m3)以下である。また、当該酸化物半導体は、無電界中においては、絶縁体又は絶縁体
に近い半導体(実質的には絶縁体)として機能する。そのため、当該薄膜トランジスタの
オフ電流を低減することができる。これにより、当該容量素子に蓄積された電荷の当該薄
膜トランジスタを介したリークを抑制することができる。その結果、当該論理回路の誤動
作を防止することができる。また、当該容量素子の一方の端子の電位が浮遊状態にある期
間を長くすることもできる。別言すると、当該容量素子への情報の再書き込み(リフレッ
シュともいう)の頻度を低減することができる。
無駄な電流を低減することができる。これにより、当該論理回路の消費電力を低減するこ
とができる。
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、
本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
等によって替わるため、いずれがソース端子又はドレイン端子であるかを特定することが
困難である。そこで、本明細書においては、ソース端子及びドレイン端子の一方を第1端
子、ソース端子及びドレイン端子の他方を第2端子と表記し、区別することとする。
明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限
定されない。また、本明細書にて用いる「第1」、「第2」、「第3」などの序数は、構
成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記
する。
本実施の形態では、論理回路の一例について説明する。具体的には、チャネル形成領域
が酸化物半導体によって構成される薄膜トランジスタを有するインバータの一例について
図1及び図2を用いて説明する。
したインバータは、薄膜トランジスタ11乃至薄膜トランジスタ14と、容量素子15と
を有する。ここでは、薄膜トランジスタ11は、デプレッション型トランジスタであり、
薄膜トランジスタ12乃至薄膜トランジスタ14はエンハンスメント型トランジスタであ
るとする。なお、本明細書においては、nチャネル型であり且つしきい値電圧が正の場合
は、エンハンスメント型トランジスタと呼び、nチャネル型であり且つしきい値電圧が負
の場合は、デプレッション型トランジスタと呼ぶこととする。
電源電位線ともいう)に電気的に接続される。
信号線ともいう)に電気的に接続され、第1端子が薄膜トランジスタ11のゲート端子及
び第2端子に電気的に接続される。
ルス信号線ともいう)に電気的に接続され、第1端子が薄膜トランジスタ12の第2端子
に電気的に接続され、第2端子が低電源電位(VSS)を供給する配線(以下、低電源電
位線ともいう)に電気的に接続される。
薄膜トランジスタ11のゲート端子及び第2端子並びに薄膜トランジスタ12の第1端子
に電気的に接続され、第2端子が出力信号を出力する配線(以下、出力信号線ともいう)
に電気的に接続される。
的に接続され、他方の端子が低電源電位線に電気的に接続される。
端子と第2端子が電気的に接続されたデプレッション型トランジスタである。つまり、薄
膜トランジスタ11は、期間によらずオン状態を維持する。別言すると、薄膜トランジス
タ11は、抵抗素子として利用されている。
ぞれを比較したときに高電源電位(VDD)が低電源電位(VSS)より高くなればどの
ような電位であってもよい。例えば、低電源電位(VSS)として、接地電位又は0Vな
どを適用し、高電源電位(VDD)として、任意の正電位を適用することなどができる。
トを参照しながら説明する。なお、図1(B)では、便宜上、薄膜トランジスタ11のゲ
ート端子及び第2端子、薄膜トランジスタ12の第1端子並びに薄膜トランジスタ14の
第1端子が電気的に接続するノードをノードAとして説明する。
加する。そのため、薄膜トランジスタ12、薄膜トランジスタ13、薄膜トランジスタ1
4がオンする。これにより、ノードA及び容量素子の一方の端子が低電源電位線に電気的
に接続する。つまり、ノードAの電位及びインバータの出力信号(OUT)がロウレベル
に低下する。また、容量素子15には、電荷が蓄積されない。
膜トランジスタ13及び薄膜トランジスタ14がオフする。薄膜トランジスタ13のオフ
に伴い、ノードAの電位がハイレベルに増加する。また、薄膜トランジスタ14のオフに
伴い、容量素子15の一方の端子の電位は浮遊状態となる。そのため、インバータの出力
信号(OUT)はロウレベルに維持される。
)の電位がハイレベルに増加する。そのため、薄膜トランジスタ12がオフし、薄膜トラ
ンジスタ13及び薄膜トランジスタ14がオンする。これにより、ノードA及び容量素子
15の一方の端子が、薄膜トランジスタ11を介して高電源電位線に電気的に接続する。
つまり、ノードAの電位及びインバータの出力信号(OUT)がハイレベルに増加する。
また、容量素子15の一方の端子には、正電荷が蓄積される。
化物半導体によって構成される。該酸化物半導体は、水素濃度が低減された酸化物半導体
である。具体的には、当該酸化物半導体の水素濃度は、5×1019(atoms/cm
3)以下であり、無電界中においては、絶縁体又は絶縁体に近い半導体(実質的には絶縁
体)として機能する。そのため、当該酸化物半導体によってチャネル形成領域が構成され
る薄膜トランジスタのオフ電流を低減することができる。これにより、当該薄膜トランジ
スタを介した電荷のリークを抑制することができる。
れることによって、容量素子15の一方の端子の電位が浮遊状態にある期間(期間T2)
における電位の変化量(期間T2における電位の増加など)を低減することができる。こ
れにより、当該インバータの誤動作を防止することができる。また、容量素子15の一方
の端子の電位が浮遊状態にある期間を長くすることもできる。別言すると、容量素子15
への情報の再書き込み(リフレッシュともいう)の頻度を低減することができる。
ることによって、入力信号(IN)の電位がハイレベルであり且つパルス信号(PS)の
電位がロウレベルである期間(期間T2)に高電源電位線から低電源電位線に流れる貫通
電流を低減することができる。これにより、当該インバータの消費電力を低減することが
できる。
以下に、図1(C)を参照しながら、図1(A)に示したインバータと異なるインバータ
の一例について説明する。
容量素子25とを有する。ここでは、薄膜トランジスタ21は、デプレッション型トラン
ジスタであり、薄膜トランジスタ22乃至薄膜トランジスタ24はエンハンスメント型ト
ランジスタであるとする。
薄膜トランジスタ21のゲート端子及び第2端子に電気的に接続される。
膜トランジスタ22の第2端子に電気的に接続され、第2端子が低電源電位線に電気的に
接続される。
薄膜トランジスタ22の第2端子及び薄膜トランジスタ23の第1端子に電気的に接続さ
れ、第2端子が出力信号線に電気的に接続される。
的に接続され、他方の端子が低電源電位線に電気的に接続される。
13を薄膜トランジスタ22に置換した回路である。
トを参照しながら説明する。なお、図1(D)では、便宜上、薄膜トランジスタ22の第
2端子、薄膜トランジスタ23の第1端子及び薄膜トランジスタ24の第1端子が電気的
に接続するノードをノードBとして説明する。
加する。そのため、薄膜トランジスタ22、薄膜トランジスタ23、薄膜トランジスタ2
4がオンする。これにより、ノードB及び容量素子25の一方の端子が低電源電位線に電
気的に接続する。つまり、ノードBの電位及びインバータの出力信号(OUT)がロウレ
ベルに低下する。また、容量素子25には、電荷が蓄積されない。
膜トランジスタ22及び薄膜トランジスタ24がオフする。薄膜トランジスタ24のオフ
に伴い、容量素子25の一方の端子の電位は浮遊状態となる。そのため、インバータの出
力信号(OUT)はロウレベルに維持される。なお、ノードBの電位は、ロウレベルであ
る。
)の電位がハイレベルに増加する。そのため、薄膜トランジスタ23がオフし、薄膜トラ
ンジスタ22及び薄膜トランジスタ24がオンする。これにより、ノードB及び容量素子
25の一方の端子が、薄膜トランジスタ21を介して高電源電位線に電気的に接続する。
つまり、ノードBの電位及びインバータの出力信号(OUT)がハイレベルに増加する。
また、容量素子25の一方の端子には、正電荷が蓄積される。
が酸化物半導体によって構成される。該酸化物半導体は、水素濃度が低減された酸化物半
導体である。具体的には、当該酸化物半導体の水素濃度は、5×1019(atoms/
cm3)以下であり、無電界中においては、絶縁体又は絶縁体に近い半導体(実質的には
絶縁体)として機能する。そのため、当該酸化物半導体によってチャネル形成領域が構成
される薄膜トランジスタのオフ電流を低減することができる。これにより、当該薄膜トラ
ンジスタを介した電荷のリークを抑制することができる。
れることによって、容量素子25の一方の端子の電位が浮遊状態にある期間における電位
の変化量を低減することができる。これにより、当該インバータの誤動作を防止すること
ができる。また、ノードBが浮遊状態にある期間を長くすることもできる。別言すると、
容量素子25への情報の再書き込み(リフレッシュともいう)の頻度を低減することがで
きる。
ることによって、入力信号(IN)の電位がハイレベルであり且つパルス信号(PS)の
電位がロウレベルである期間(期間T5)に高電源電位線から低電源電位線に流れる貫通
電流を低減することができる。これにより、当該インバータの消費電力を低減することが
できる。
デプレション型トランジスタを適用したが、当該薄膜トランジスタをエンハンスメント型
トランジスタとすることもできる。図2(A)には、図1(A)に示したインバータが有
する薄膜トランジスタ11をエンハンスメント型トランジスタである薄膜トランジスタ3
1に置換した図を示す。同様に、図2(B)には、図1(C)に示したインバータが有す
る薄膜トランジスタ21をエンハンスメント型トランジスタである薄膜トランジスタ41
に置換した図を示す。なお、薄膜トランジスタ31及び薄膜トランジスタ41は、ゲート
端子及び第1端子が高電源電位線に電気的に接続される。
子がなくても、当該インバータは機能し得る。図2(C)には、図2(A)に示したイン
バータから容量素子15を削除した図を示す。同様に、図2(D)には、図2(B)に示
したインバータから容量素子25を削除した図を示す。
本実施の形態では、論理回路の一例について説明する。具体的には、実施の形態1に示
したインバータを有するシフトレジスタの一例について、図3及び図4を用いて説明する
。
の奇数番目に電気的に接続された、第1のクロック信号(CK1)を供給する配線(以下
、第1のクロック信号線ともいう)と、該複数のパルス出力回路の偶数番目に電気的に接
続された、第2のクロック信号(CK2)を供給する配線(以下、第2のクロック信号線
ともいう)と、を有する。さらに、各パルス出力回路の入力端子は、スタートパルス信号
(SP)を供給する配線(以下、スタートパルス線ともいう)又は前段のパルス出力回路
の出力端子に電気的に接続される。
お、図3(A)では、パルス出力回路110、120、130を図示している。
量素子105とを有する。ここでは、薄膜トランジスタ101は、デプレッション型トラ
ンジスタであり、薄膜トランジスタ102乃至薄膜トランジスタ104はエンハンスメン
ト型トランジスタであるとする。
端子が薄膜トランジスタ101のゲート端子及び第2端子に電気的に接続される。
第1端子が薄膜トランジスタ102の第2端子に電気的に接続され、第2端子が低電源電
位線に電気的に接続される。
第1端子が薄膜トランジスタ101のゲート端子及び第2端子並びに薄膜トランジスタ1
02の第1端子に電気的に接続される。
れ、他方の端子が低電源電位線に電気的に接続される。
タによって構成される。
、スタートパルス信号(SP)又は前段のパルス出力回路の出力信号が入力される端子を
指し、該出力端子は、後段のパルス入力端子に対して信号を出力する端子を指すこととす
る。つまり、ここでは、薄膜トランジスタ102のゲート端子がパルス出力回路の入力端
子と電気的に接続され、薄膜トランジスタ104の第2端子及び容量素子105の一方の
端子が出力端子に電気的に接続されている。また、当該出力端子及び当該入力端子に該当
するものがない場合は、薄膜トランジスタ102のゲート端子がパルス出力回路の入力端
子であり、薄膜トランジスタ104の第2端子及び容量素子105の一方の端子が出力端
子であると表現することができる。
、ここでは前述の説明を援用することとする。ただし、パルス出力回路120においては
、入力端子がパルス出力回路110の出力端子に電気的に接続される点及びパルス出力回
路110において第1のクロック信号(CK1)が入力されていた端子に第2のクロック
信号(CK2)が入力される点がパルス出力回路110とは異なる。
10及びパルス出力回路120と同じである。そのため、ここでは前述の説明を援用する
こととする。また、上記したように、奇数番目に設けられたパルス出力回路は、第1のク
ロック信号線に電気的に接続され、偶数番目に設けられたパルス出力回路は、第2のクロ
ック信号線に電気的に接続される。
トを参照しながら説明する。なお、図3(B)では、便宜上、図3(A)中の回路の特定
のノードにC〜Gの符号を付し、当該各ノードの電位の変化を参照しながら説明する。
ため、薄膜トランジスタ102がオンする。また、薄膜トランジスタ101は、ゲート端
子と第2端子が電気的に接続されたデプレッション型トランジスタである。つまり、薄膜
トランジスタ101は、期間によらずオン状態を維持する。別言すると、薄膜トランジス
タ101は、抵抗素子として利用されている。
ため、薄膜トランジスタ102がオン状態を維持する。
のため、薄膜トランジスタ103及び薄膜トランジスタ104がオンする。また、スター
トパルス信号(SP)の電位がハイレベルを維持する。そのため、薄膜トランジスタ10
2はオン状態を維持する。これにより、ノードC及びノードDが低電源電位線に電気的に
接続する。つまり、ノードC及びノードDの電位がロウレベルに低下する。
のため、薄膜トランジスタ103及び薄膜トランジスタ104がオフする。これにより、
ノードCは、薄膜トランジスタ101を介して、高電源電位線に電気的に接続され、ノー
ドDは、浮遊状態になる。つまり、ノードCの電位はハイレベルに増加し、ノードDの電
位はロウレベルを維持する。
ため、薄膜トランジスタ102がオフする。また、第2のクロック信号(CK2)の電位
がハイレベルに増加する。そのため、薄膜トランジスタ113及び薄膜トランジスタ11
4がオンする。これにより、ノードFは、薄膜トランジスタ111を介して、高電源電位
線に電気的に接続される。つまり、ノードFの電位がハイレベルに増加する。これにより
、薄膜トランジスタ122がオンする。
のため、薄膜トランジスタ113及び薄膜トランジスタ114がオフする。これにより、
ノードFは、浮遊状態になる。つまり、ノードE及びノードFの電位は、ハイレベルを維
持する。
のため、薄膜トランジスタ103、薄膜トランジスタ104、薄膜トランジスタ123及
び薄膜トランジスタ124がオンする。薄膜トランジスタ104のオンに伴い、ノードD
は、薄膜トランジスタ101を介して、高電源電位線に電気的に接続される。つまり、ノ
ードDの電位はハイレベルに増加する。これにより、薄膜トランジスタ112がオンする
。また、ノードFの電位はハイレベルを維持する。そのため、薄膜トランジスタ122は
オン状態を維持する。これにより、ノードGは、低電源電位線に電気的に接続される。つ
まり、ノードGの電位がロウレベルに低下する。
のため、薄膜トランジスタ103、薄膜トランジスタ104、薄膜トランジスタ123及
び薄膜トランジスタ124がオフする。薄膜トランジスタ104のオフに伴い、ノードC
は、薄膜トランジスタ101を介して、高電源電位線に電気的に接続され、ノードDは、
浮遊状態になる。そのため、ノードC及びノードDの電位がハイレベルを維持する。また
、薄膜トランジスタ123のオフに伴い、ノードGは、薄膜トランジスタ121を介して
、高電源電位線に電気的に接続される。つまり、ノードGの電位がハイレベルに増加する
。
のため、薄膜トランジスタ113及び薄膜トランジスタ114がオンする。また、ノード
Dの電位はハイレベルを維持している。そのため、薄膜トランジスタ112がオン状態を
維持する。これにより、ノードE及びノードFは、低電源電位線に電気的に接続される。
つまり、ノードE及びノードFの電位がロウレベルに低下する。そのため、薄膜トランジ
スタ122がオフする。また、スタートパルス(SP)の電位が再度ハイレベルに増加す
る。なお、当該期間以降におけるスタートパルス(SP)の電位の増加に伴う動作は、期
間t1以降における動作と同じである。そのため、ここでは、前述の説明を援用すること
とする。
そのため、薄膜トランジスタ113及び薄膜トランジスタ114がオフする。これにより
、ノードFは、浮遊状態になる。つまり、ノードFの電位がロウレベルを維持する。また
、ノードEは、薄膜トランジスタ111を介して、高電源電位線に電気的に接続される。
つまり、ノードEの電位がハイレベルに増加する。
は前述の説明を援用することとする。
、各パルス出力回路の出力信号を保持するために設けられる。
が酸化物半導体によって構成される。該酸化物半導体は、水素濃度が低減された酸化物半
導体である。具体的には、当該酸化物半導体の水素濃度は、5×1019(atoms/
cm3)以下であり、無電界中においては、絶縁体又は絶縁体に近い半導体(実質的には
絶縁体)として機能する。そのため、当該酸化物半導体によってチャネル形成領域が構成
される薄膜トランジスタのオフ電流を低減することができる。これにより、当該薄膜トラ
ンジスタを介した電荷のリークを抑制することができる。
されることによって、ノードDが浮遊状態にある期間(期間t4〜期間t6など)におけ
るノードDの電位の変化量(期間t4〜期間t6における電位の増加など)を低減するこ
とができる。これにより、当該シフトレジスタの誤動作を防止することができる。また、
ノードDが浮遊状態にある期間を長くすることもできる。別言すると、容量素子105へ
の情報の再書き込み(リフレッシュともいう)の頻度を低減することができる。
れることによって、スタートパルス(SP)の電位がハイレベルであり且つ第1のクロッ
ク信号(CK1)の電位がロウレベルである期間(期間t1、期間t2、期間t4など)
に高電源電位線から低電源電位線に流れる貫通電流を低減することができる。これにより
、当該シフトレジスタの消費電力を低減することができる。
れない。以下に、図4を参照しながら、図3のシフトレジスタと異なるシフトレジスタの
一例について説明する。
を有する。パルス出力回路210は、薄膜トランジスタ201乃至薄膜トランジスタ20
4と、容量素子205とを有する。ここでは、薄膜トランジスタ201は、デプレッショ
ン型トランジスタであり、薄膜トランジスタ202乃至薄膜トランジスタ204はエンハ
ンスメント型トランジスタであるとする。
第1端子が薄膜トランジスタ201のゲート端子及び第2端子に電気的に接続される。
端子が薄膜トランジスタ202の第2端子に電気的に接続され、第2端子が低電源電位線
に電気的に接続される。
第1端子が薄膜トランジスタ202の第2端子及び薄膜トランジスタ203の第1端子に
電気的に接続される。
れ、他方の端子が低電源電位線に電気的に接続される。
出力回路110が有する薄膜トランジスタ103を薄膜トランジスタ202に置換した回
路である。
お、図4(B)では、便宜上、図4(A)中の回路の特定のノードにH〜Lの符号を付し
、当該各ノードの電位の変化を参照しながら説明する。
のため、薄膜トランジスタ203がオンする。これにより、ノードHが低電源電位線に電
気的に接続する。つまり、ノードHの電位がロウレベルに低下する。
まり、ノードHの電位がロウレベルを維持する。
そのため、薄膜トランジスタ202及び薄膜トランジスタ204がオンする。また、スタ
ートパルス信号(SP)の電位がハイレベルを維持する。そのため、薄膜トランジスタ2
03はオン状態を維持する。これにより、ノードIが低電源電位線に電気的に接続する。
つまり、ノードIの電位がロウレベルに低下する。
そのため、薄膜トランジスタ202及び薄膜トランジスタ204がオフする。これにより
、ノードIは、浮遊状態になる。そのため、ノードIの電位がロウレベルを維持する。
のため、薄膜トランジスタ203がオフする。これにより、ノードHは、浮遊状態になる
。そのため、ノードHの電位がロウレベルを維持する。また、第2のクロック信号(CK
2)の電位がハイレベルに増加する。そのため、薄膜トランジスタ212及び薄膜トラン
ジスタ214がオンする。これにより、ノードJ及びノードKは、薄膜トランジスタ21
1を介して、高電源電位線に電気的に接続される。つまり、ノードJ及びノードKの電位
がハイレベルに増加する。そのため、薄膜トランジスタ223がオンする。これにより、
ノードLは、低電源電位線に電気的に接続される。つまり、ノードLの電位がロウレベル
に低下する。
そのため、薄膜トランジスタ212及び薄膜トランジスタ214がオフする。これにより
、ノードJ及びノードKは、浮遊状態になる。そのため、ノードJ及びノードKの電位は
、ハイレベルを維持し、ノードLの電位はロウレベルを維持する。
そのため、薄膜トランジスタ202、薄膜トランジスタ204、薄膜トランジスタ222
及び薄膜トランジスタ224がオンする。薄膜トランジスタ202及び薄膜トランジスタ
204のオンに伴い、ノードH及びノードIは、薄膜トランジスタ201を介して、高電
源電位線に電気的に接続される。つまり、ノードH及びノードIの電位はハイレベルに増
加する。そのため、薄膜トランジスタ213がオンする。これにより、ノードJは、低電
源電位線に電気的に接続される。つまり、ノードJの電位がロウレベルに低下する。
そのため、薄膜トランジスタ202、薄膜トランジスタ204、薄膜トランジスタ222
及び薄膜トランジスタ224がオフする。薄膜トランジスタ202及び薄膜トランジスタ
204のオフに伴い、ノードH及びノードIは、浮遊状態になる。そのため、ノードH及
びノードIの電位がハイレベルを維持する。
そのため、薄膜トランジスタ212及び薄膜トランジスタ214がオンする。また、ノー
ドIの電位はハイレベルを維持している。そのため、薄膜トランジスタ213がオン状態
を維持する。これにより、ノードJ及びノードKは、低電源電位線に電気的に接続される
。つまり、ノードJの電位がロウレベルを維持し、ノードKの電位がロウレベルに低下す
る。そのため、薄膜トランジスタ223がオフする。これにより、ノードLが低電源電位
線に電気的に接続される。つまり、ノードLの電位がロウレベルを維持する。また、スタ
ートパルス(SP)の電位が再度ハイレベルに増加する。なお、当該期間以降におけるス
タートパルス(SP)の電位の増加に伴う動作は、期間t11以降における動作と同じで
ある。そのため、ここでは、前述の説明を援用することとする。
そのため、薄膜トランジスタ212及び薄膜トランジスタ214がオフする。これにより
、ノードJ及びノードKは、浮遊状態になる。その結果、ノードJ及びノードKの電位が
ロウレベルを維持する。
は前述の説明を援用することとする。
、各パルス出力回路の出力信号を保持するために設けられる。
酸化物半導体によって構成される。該酸化物半導体は、水素濃度が低減された酸化物半導
体である。具体的には、当該酸化物半導体の水素濃度は、5×1019(atoms/c
m3)以下であり、無電界中においては、絶縁体又は絶縁体に近い半導体(実質的には絶
縁体)として機能する。そのため、当該酸化物半導体によってチャネル形成領域が構成さ
れる薄膜トランジスタのオフ電流を低減することができる。これにより、当該薄膜トラン
ジスタを介した電荷のリークを抑制することができる。
されることによって、ノードIが浮遊状態にある期間(期間t11、期間t12、期間t
14〜期間t16、期間t18〜期間t20など)における電位の変化量(期間t11、
期間t12、期間t19、期間t20などにおける電位の低下)を低減することができる
。これにより、当該シフトレジスタの誤動作を防止することができる。また、ノードIが
浮遊状態にある期間を長くすることもできる。別言すると、容量素子205への情報の再
書き込み(リフレッシュともいう)の頻度を低減することができる。
れることによって、スタートパルス(SP)の電位がハイレベルであり且つ第1のクロッ
ク信号(CK1)の電位がロウレベルである期間(期間t11、期間t12、期間t14
〜期間t16、期間t18〜期間t20など)に高電源電位線から低電源電位線に流れる
貫通電流を低減することができる。これにより、当該シフトレジスタの消費電力を低減す
ることができる。
タにデプレション型トランジスタを適用したが、当該薄膜トランジスタをエンハンスメン
ト型トランジスタとすることもできる。すなわち、図2(A)及び図2(B)に示したイ
ンバータを本実施の形態のパルス出力回路として適用することが可能である。
て示したが、当該容量素子がなくても、当該シフトレジスタは機能し得る。すなわち、図
2(C)及び図2(D)に示したインバータを本実施の形態のパルス出力回路として適用
することが可能である。
本実施の形態では、実施の形態1又は2に示した論理回路が有する薄膜トランジスタの
一例について示す。
説明する。
、(B)に示す薄膜トランジスタ410は、トップゲート構造の薄膜トランジスタの一つ
である。
は図5(A)の線C1−C2における断面図である。
半導体層412、ソース電極層又はドレイン電極層415a、及びソース電極層又はドレ
イン電極層415b、ゲート絶縁層402、ゲート電極層411を含み、ソース電極層又
はドレイン電極層415a、ソース電極層又はドレイン電極層415bにそれぞれ配線層
414a、配線層414bが接して設けられ電気的に接続している。
したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジ
スタも形成することができる。
る工程を説明する。
くとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウム
ホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、
アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられてい
る。一般に、酸化ホウ素(B2O3)と比較して酸化バリウム(BaO)を多く含ませる
ことで、より実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多く含む
ガラス基板を用いることが好ましい。
絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。ま
た、プラスチック基板等も適宜用いることができる。
半導体層と接する絶縁層407は、酸化シリコン層、酸化窒化シリコン層、酸化アルミニ
ウム層、または酸化窒化アルミニウム層などの酸化物絶縁層を用いると好ましい。絶縁層
407の成膜方法としては、プラズマCVD法又はスパッタリング法等を用いることがで
きるが、絶縁層407中に水素が多量に含まれないようにするためには、スパッタリング
法で絶縁層407を成膜することが好ましい。
膜する。基板400を処理室へ搬送し、水素及び水分が除去された高純度酸素を含むスパ
ッタガスを導入しシリコン半導体のターゲットを用いて、基板400に絶縁層407とし
て、酸化シリコン層を成膜する。また基板400は室温でもよいし、加熱されていてもよ
い。
板とターゲットの間との距離(T−S間距離)を60mm、圧力0.4Pa、高周波電源
電力1.5kW、酸素及びアルゴン(酸素流量25sccm:アルゴン流量25sccm
=1:1)雰囲気下でRFスパッタリング法により酸化シリコン層を成膜する。膜厚は1
00nmとする。なお、石英(好ましくは合成石英)に代えてシリコンターゲットを酸化
シリコン層を成膜するためのターゲットとして用いることができる。なお、スパッタガス
として酸素又は、酸素及びアルゴンの混合ガスを用いている。
ましい。絶縁層407に水素、水酸基又は水分が含まれないようにするためである。
。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いること
が好ましい。また、排気手段としては、ターボポンプにコールドトラップを取り付けたも
のであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水
(H2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜し絶縁層4
07に含まれる不純物の濃度を低減できる。
の不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いることが
好ましい。
流電源を用いるDCスパッタリング法、さらにパルス的にバイアスを与えるパルスDCス
パッタリング法がある。RFスパッタリング法は主に絶縁膜を成膜する場合に用いられ、
DCスパッタリング法は主に金属膜を成膜する場合に用いられる。
タ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数
種類の材料を同時に放電させて成膜することもできる。
ッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECR
スパッタリング法を用いるスパッタ装置がある。
ガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング
法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶
縁層と、上記酸化物絶縁層との積層構造としてもよい。
ーゲットを用いて、酸化シリコン層と基板との間に窒化シリコン層を成膜する。この場合
においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層
を成膜することが好ましい。
層と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成膜する
ことができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコン
ターゲットを用いて窒化シリコン層を形成し、次にスパッタガスを酸素を含むスパッタガ
スに切り替えて同じシリコンターゲットを用いて酸化シリコン層を成膜する。窒化シリコ
ン層と酸化シリコン層とを大気に曝露せずに連続して形成することができるため、窒化シ
リコン層表面に水素や水分などの不純物が吸着することを防止することができる。
る。
、成膜の前処理として、スパッタリング装置の予備加熱室で絶縁層407が形成された基
板400を予備加熱し、基板400に吸着した水素、水分などの不純物を脱離し排気する
ことが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお
、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲー
ト絶縁層402の成膜前の基板400に行ってもよいし、後に形成するソース電極層又は
ドレイン電極層415a及びソース電極層又はドレイン電極層415bまで形成した基板
400にも同様に行ってもよい。
た状態でプラズマを発生させて逆スパッタを行い、絶縁層407の表面に付着しているゴ
ミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アル
ゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板上にプラズマを形成して
表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを
用いてもよい。
Zn−O系、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O
系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn
−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の酸化物半導体層を用
いる。本実施の形態では、酸化物半導体層をIn−Ga−Zn−O系金属酸化物ターゲッ
トを用いてスパッタリング法により成膜する。また、酸化物半導体層は、希ガス(代表的
にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはアルゴン)及び酸素雰
囲気下においてスパッタリング法により形成することができる。また、スパッタリング法
を用いる場合、SiO2を2重量%以上10重量%以下含むターゲットを用いて成膜を行
ってもよい。
などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いるこ
とが好ましい。
成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲッ
トの他の例としては、In、Ga、及びZnを含む金属酸化物ターゲット(組成比として
、In2O3:Ga2O3:ZnO=1:1:1[mol]、In:Ga:Zn=1:1
:0.5[atom])を用いることができる。また、In、Ga、及びZnを含む金属
酸化物ターゲットとして、In:Ga:Zn=1:1:1[atom]、又はIn:Ga
:Zn=1:1:2[atom]の組成比を有するターゲットを用いることもできる。金
属酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以上99.9
%である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導
体層は緻密な膜となる。
分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲッ
トとして基板400上に酸化物半導体層を成膜する。処理室内の残留水分を除去するため
には、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポ
ンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては
、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用い
て排気した成膜室は、例えば、水素原子、水(H2O)など水素原子を含む化合物(より
好ましくは炭素原子を含む化合物も)等が排気されるため、当該成膜室で成膜した酸化物
半導体層に含まれる不純物の濃度を低減できる。また、酸化物半導体層成膜時に基板を加
熱してもよい。
圧力0.4Pa、直流(DC)電源電力0.5kW、酸素及びアルゴン(酸素流量15s
ccm:アルゴン流量30sccm)雰囲気下の条件が適用される。なお、パルス直流(
DC)電源を用いると、成膜時に発生する粉状物質(パーティクル、ゴミともいう)が軽
減でき、膜厚分布も均一となるために好ましい。酸化物半導体層は好ましくは5nm以上
30nm以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料
に応じて適宜厚みを選択すればよい。
412に加工する(図6(A)参照)。また、島状の酸化物半導体層412を形成するた
めのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェ
ット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
ングでもよく、両方を用いてもよい。
えば塩素(Cl2)、塩化硼素(BCl3)、塩化珪素(SiCl4)、四塩化炭素(C
Cl4)など)が好ましい。
F6)、弗化窒素(NF3)、トリフルオロメタン(CHF3)など)、臭化水素(HB
r)、酸素(O2)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガス
を添加したガス、などを用いることができる。
hing)法や、ICP(Inductively Coupled Plasma:誘
導結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度等)を適宜調節する。
どを用いることができる。また、ITO07N(関東化学社製)を用いてもよい。
って除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料
を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム
等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができ
る。
グ液、エッチング時間、温度等)を適宜調節する。
トエッチング法により、酸化物半導体層を島状の酸化物半導体層412に加工する。
の温度は、400℃以上750℃以下、好ましくは400℃以上基板の歪み点未満とする
。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して
窒素雰囲気下450℃において1時間の加熱処理を行った後、当該基板を大気にさらすこ
となく、酸化物半導体層への水や水素の混入を防ぐ。この第1の加熱処理によって酸化物
半導体層412の脱水化または脱水素化を行うことができる。
熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas
Rapid Thermal Anneal)装置、LRTA(Lamp Rapid
Thermal Anneal)装置等のRTA(Rapid Thermal Ann
eal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置で
ある。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。当該高温のガス
としては、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物とほ
とんど反応しない不活性気体が用いられる。
基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス
中から出すGRTAを行ってもよい。GRTAを用いると短時間での高温加熱処理が可能
となる。
スに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素
、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以
上、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好
ましくは0.1ppm以下)とすることが好ましい。
半導体層が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が9
0%以上、または80%以上の微結晶の酸化物半導体層となる場合もある。また、第1の
加熱処理の条件、または酸化物半導体層412の材料によっては、結晶成分を含まない非
晶質の酸化物半導体層となる場合もある。また、非晶質の酸化物半導体の中に微結晶部(
粒径1nm以上20nm以下(代表的には2nm以上4nm以下))が混在する酸化物半
導体層となる場合もある。
に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し
、フォトリソグラフィ工程を行う。
成膜後、酸化物半導体層412上にソース電極層及びドレイン電極層を積層させた後、ソ
ース電極層及びドレイン電極層上にゲート絶縁層を形成した後、のいずれで行っても良い
。
パッタリング法や真空蒸着法で成膜すればよい。導電層の材料としては、Al、Cr、C
u、Ta、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分とする合金
等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウム
のいずれか一または複数から選択された材料を用いてもよい。また、導電層は、単層構造
でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単層
構造、アルミニウム層上にチタン層を積層する2層構造、Ti層と、そのTi層上に重ね
てアルミニウム層を積層し、さらにその上にTi層を成膜する3層構造などが挙げられる
。また、Alに、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン
(Mo)、クロム(Cr)、Nd(ネオジム)、Sc(スカンジウム)から選ばれた元素
を単数もしくは複数組み合わせた層又はそれらの合金層もしくは窒化層を用いてもよい。
ッチングを行ってソース電極層又はドレイン電極層415a、ソース電極層又はドレイン
電極層415bを形成した後、レジストマスクを除去する(図6(B)参照)。なお、形
成されたソース電極層、ドレイン電極層の端部はテーパ形状であると、上に積層するゲー
ト絶縁層の被覆性が向上するため好ましい。
ン電極層415bとしてスパッタリング法により膜厚150nmのチタン層を形成する。
層407が露出しないようにそれぞれの材料及びエッチング条件を適宜調節する。
a−Zn−O系酸化物半導体を用いて、エッチャントとしてアンモニア過水(アンモニア
、水、過酸化水素水の混合液)を用いる。
ングされ、溝部(凹部)を有する酸化物半導体層となることもある。また、ソース電極層
又はドレイン電極層415a、ソース電極層又はドレイン電極層415bを形成するため
のレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェッ
ト法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
レーザ光やArFレーザ光を用いる。酸化物半導体層412上で隣り合うソース電極層の
下端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタの
チャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、
数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviol
et)を用いて第2のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。
超紫外線による露光においては、解像度が高く焦点深度も大きい。従って、後に形成され
る薄膜トランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能で
あり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さくすることができる
ため、低消費電力化も図ることができる。
5a、ソース電極層又はドレイン電極層415b上にゲート絶縁層402を形成する(図
6(C)参照)。
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニ
ウム層の単層又は積層を適用することができる。なお、ゲート絶縁層402中に水素が多
量に含まれないようにするためには、スパッタリング法でゲート絶縁層402を成膜する
ことが好ましい。スパッタリング法により酸化シリコン層を成膜する場合には、ターゲッ
トとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、
酸素及びアルゴンの混合ガスを用いる。
ドレイン電極層415b側から酸化シリコン層と窒化シリコン層を積層した構造とするこ
ともできる。例えば、第1のゲート絶縁層として膜厚5nm以上300nm以下の酸化シ
リコン層(SiOx(x>0))を形成し、第1のゲート絶縁層上に第2のゲート絶縁層
としてスパッタリング法により膜厚50nm以上200nm以下の窒化シリコン層(Si
Ny(y>0))を積層して、膜厚100nmのゲート絶縁層としてもよい。本実施の形
態では、圧力0.4Pa、高周波電源電力1.5kW、酸素及びアルゴン(酸素流量25
sccm:アルゴン流量25sccm=1:1)雰囲気下でRFスパッタリング法により
膜厚100nmの酸化シリコン層を形成する。
チングを行ってゲート絶縁層402の一部を除去して、ソース電極層又はドレイン電極層
415a、ソース電極層又はドレイン電極層415bに達する開口421a、421bを
形成する(図6(D)参照)。
4のフォトリソグラフィ工程によりゲート電極層411、配線層414a、414bを形
成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクを
インクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる
。
ム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料
又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる
。
アルミニウム層上にモリブデン層が積層された2層の積層構造、または銅層上にモリブデ
ン層を積層した2層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層し
た2層構造、窒化チタン層とモリブデン層とを積層した2層構造とすることが好ましい。
3層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムと
シリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層
とを積層した積層とすることが好ましい。なお、透光性を有する導電層を用いてゲート電
極層を形成することもできる。透光性を有する導電層としては、透光性導電性酸化物等を
その例に挙げることができる。
グ法により膜厚150nmのチタン層を形成する。
200℃以上400℃以下、例えば250℃以上350℃以下)を行う。本実施の形態で
は、窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。また、第2の加熱処理は
、薄膜トランジスタ410上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、1
00℃以上200℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回く
りかえして行ってもよい。また、この加熱処理を減圧下で行ってもよい。減圧下で加熱処
理を行うと、加熱時間を短縮することができる。
12を有する薄膜トランジスタ410を作製することができる(図6(E)参照)。薄膜
トランジスタ410は、実施の形態1及び2に示した論理回路を構成する薄膜トランジス
タとして適用することができる。
てもよい。例えば、保護絶縁層として酸化シリコン層、窒化シリコン層、酸化窒化シリコ
ン層、窒化酸化シリコン層、若しくは酸化アルミニウム層の単層又は積層を適用すること
ができる。
ロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いること
ができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹
脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。な
お、これらの材料で形成される絶縁層を複数積層させることで、平坦化絶縁層を形成して
もよい。
−Si結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばア
ルキル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有し
ていても良い。
、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン
印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。
で、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。それにより
酸化物半導体層の安定化を図ることができる。
って、安定な電気特性を有し信頼性の高い論理回路を提供することができる。
本実施の形態では、実施の形態1又は2に示した論理回路が有する薄膜トランジスタの
一例について示す。なお、実施の形態3と同一部分又は同様な機能を有する部分、及び工
程は、実施の形態3と同様とすればよく、その繰り返しの説明は省略する。また同じ箇所
の詳細な説明も省略する。
説明する。
、(B)に示す薄膜トランジスタ460は、トップゲート構造の薄膜トランジスタの一つ
である。
は図7(A)の線D1−D2における断面図である。
電極層又はドレイン電極層465a(465a1、465a2)、酸化物半導体層462
、ソース電極層又はドレイン電極層465b、配線層468、ゲート絶縁層452、ゲー
ト電極層461(461a、461b)を含み、ソース電極層又はドレイン電極層465
a(465a1、465a2)は配線層468を介して配線層464と電気的に接続して
いる。また、図示していないが、ソース電極層又はドレイン電極層465bもゲート絶縁
層452に設けられた開口において配線層と電気的に接続する。
る工程を説明する。
膜する。基板450を処理室へ搬送し、水素及び水分が除去された高純度酸素を含むスパ
ッタガスを導入しシリコンターゲット又は石英(好ましくは合成石英)を用いて、基板4
50に絶縁層457として、酸化シリコン層を成膜する。なお、スパッタガスとして酸素
又は、酸素及びアルゴンの混合ガスを用いる。
温度108℃、基板とターゲットの間との距離(T−S間距離)を60mm、圧力0.4
Pa、高周波電源電力1.5kW、酸素及びアルゴン(酸素流量25sccm:アルゴン
流量25sccm=1:1)雰囲気下でRFスパッタリング法により酸化シリコン層を成
膜する。膜厚は100nmとする。なお、石英(好ましくは合成石英)に代えてシリコン
ターゲットを酸化シリコン層を成膜するためのターゲットとして用いることができる。
ましい。絶縁層457に水素、水酸基又は水分が含まれないようにするためである。クラ
イオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H2O)など水素原子
を含む化合物等が排気されるため、当該成膜室で成膜し絶縁層457に含まれる不純物の
濃度を低減できる。
の不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いることが
好ましい。
窒化酸化シリコン層、窒化アルミニウム層、窒化酸化アルミニウム層などの窒化物絶縁層
と、上記酸化物絶縁層との積層構造としてもよい。
ーゲットを用いて、酸化シリコン層と基板との間に窒化シリコン層を成膜する。この場合
においても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層
を成膜することが好ましい。
電層上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層又はドレイ
ン電極層465a1、465a2を形成した後、レジストマスクを除去する(図8(A)
参照)。ソース電極層又はドレイン電極層465a1、465a2は断面図では分断され
て示されているが、連続した層である。なお、形成されたソース電極層、ドレイン電極層
の端部はテーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好まし
い。
、Cu、Ta、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分とする
合金等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリ
ウムから選択されたいずれか一または複数を用いてもよい。また、金属導電層は、単層構
造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム層の単
層構造、アルミニウム層上にチタン層を積層する2層構造、Ti層と、そのTi層上に重
ねてアルミニウム層を積層し、さらにその上にTi層を成膜する3層構造などが挙げられ
る。また、Alに、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデ
ン(Mo)、クロム(Cr)、Nd(ネオジム)、Sc(スカンジウム)から選ばれた元
素を単数、又は複数組み合わせた層、合金層、もしくは窒化層を用いてもよい。
ッタリング法により膜厚150nmのチタン層を成膜する。
に、膜厚2nm以上200nm以下の酸化物半導体層を成膜する。
2に加工する(図8(B)参照)。本実施の形態では、酸化物半導体層をIn−Ga−Z
n−O系金属酸化物ターゲットを用いてスパッタリング法により成膜する。
分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲッ
トとして基板450上に酸化物半導体層を成膜する。処理室内の残留水分を除去するため
には、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポ
ンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては
、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用い
て排気した成膜室は、例えば、水素原子、水(H2O)など水素原子を含む化合物(より
好ましくは炭素原子を含む化合物も)等が排気されるため、当該成膜室で成膜した酸化物
半導体層に含まれる不純物の濃度を低減できる。また、酸化物半導体層成膜時に基板を加
熱してもよい。
などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いるこ
とが好ましい。
圧力0.4Pa、直流(DC)電源電力0.5kW、酸素及びアルゴン(酸素流量15s
ccm:アルゴン流量30sccm)雰囲気下の条件が適用される。なお、パルス直流(
DC)電源を用いると、成膜時に発生する粉状物質(パーティクル、ゴミともいう)が軽
減でき、膜厚分布も均一となるために好ましい。酸化物半導体層は好ましくは5nm以上
30nm以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料
に応じて適宜厚みを選択すればよい。
トエッチング法により、酸化物半導体層を島状の酸化物半導体層462に加工する。
の温度は、400℃以上750℃以下、好ましくは400℃以上基板の歪み点未満とする
。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して
窒素雰囲気下450℃において1時間の加熱処理を行った後、大気に触れることなく、酸
化物半導体層への水や水素の混入を防ぎ、酸化物半導体層を得る。この第1の加熱処理に
よって酸化物半導体層462の脱水化または脱水素化を行うことができる。
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Ga
s Rapid Thermal Anneal)装置、LRTA(Lamp Rapi
d Thermal Anneal)装置等のRTA(Rapid Thermal A
nneal)装置を用いることができる。例えば、第1の加熱処理として、650℃〜7
00℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板
を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。GRTAを
用いると短時間での高温加熱処理が可能となる。
スに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素
、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以
上、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好
ましくは0.1ppm以下)とすることが好ましい。
層が結晶化し、微結晶層または多結晶層となる場合もある。
物半導体層に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板
を取り出し、フォトリソグラフィ工程を行う。
成膜後、酸化物半導体層上にさらにソース電極層及びドレイン電極層を積層させた後、ソ
ース電極層及びドレイン電極層上にゲート絶縁層を形成した後、のいずれで行っても良い
。
リソグラフィ工程により導電層上にレジストマスクを形成し、選択的にエッチングを行っ
てソース電極層又はドレイン電極層465b、配線層468を形成した後、レジストマス
クを除去する(図8(C)参照)。ソース電極層又はドレイン電極層465b、配線層4
68はソース電極層又はドレイン電極層465a1、465a2と同様な材料及び工程で
形成すればよい。
ッタリング法により膜厚150nmのチタン層を形成する。本実施の形態は、ソース電極
層又はドレイン電極層465a1、465a2とソース電極層又はドレイン電極層465
bに同じチタン層を用いる例のため、ソース電極層又はドレイン電極層465a1、46
5a2とソース電極層又はドレイン電極層465bとはエッチングにおいて選択比がとれ
ない。よって、ソース電極層又はドレイン電極層465a1、465a2が、ソース電極
層又はドレイン電極層465bのエッチング時にエッチングされないように、酸化物半導
体層462に覆われないソース電極層又はドレイン電極層465a2上に配線層468を
設けている。ソース電極層又はドレイン電極層465a1、465a2とソース電極層又
はドレイン電極層465bとにエッチング工程において高い選択比を有する異なる材料を
用いる場合には、エッチング時にソース電極層又はドレイン電極層465a2を保護する
配線層468は必ずしも設けなくてもよい。
れの材料及びエッチング条件を適宜調節する。
a−Zn−O系酸化物半導体を用いて、エッチャントとしてアンモニア過水(アンモニア
、水、過酸化水素水の混合液)を用いる。
され、溝部(凹部)を有する酸化物半導体層となることもある。また、ソース電極層又は
ドレイン電極層465b、配線層468を形成するためのレジストマスクをインクジェッ
ト法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを
使用しないため、製造コストを低減できる。
5a1、465a2、ソース電極層又はドレイン電極層465b、及び配線層468上に
ゲート絶縁層452を形成する。
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニ
ウム層の単層又は積層を適用することができる。なお、ゲート絶縁層452中に水素が多
量に含まれないようにするためには、スパッタリング法でゲート絶縁層452を成膜する
ことが好ましい。スパッタリング法により酸化シリコン層を成膜する場合には、ターゲッ
トとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、
酸素及びアルゴンの混合ガスを用いる。
ース電極層又はドレイン電極層465b側から酸化シリコン層と窒化シリコン層を積層し
た構造とすることもできる。本実施の形態では、圧力0.4Pa、高周波電源電力1.5
kW、酸素及びアルゴン(酸素流量25sccm:アルゴン流量25sccm=1:1)
雰囲気下でRFスパッタリング法によりスパッタリング法により膜厚100nmの酸化シ
リコン層を形成する。
チングを行ってゲート絶縁層452の一部を除去して、配線層468に達する開口423
を形成する(図8(D)参照)。図示しないが開口423の形成時にソース電極層又はド
レイン電極層465bに達する開口を形成してもよい。本実施の形態では、ソース電極層
又はドレイン電極層465bへの開口はさらに層間絶縁層を積層した後に形成し、電気的
に接続する配線層を開口に形成する例とする。
ソグラフィ工程によりゲート電極層461(461a、461b)、配線層464を形成
する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをイ
ンクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
タン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等
の金属材料又はこれらを主成分とする合金材料の単層又は積層を適用することができる。
パッタリング法により膜厚150nmのチタン層を成膜する。
200℃以上400℃以下、例えば250℃以上350℃以下)を行う。本実施の形態で
は、窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。また、第2の加熱処理は
、薄膜トランジスタ460上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい。
ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、1
00℃以上200℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回く
りかえして行ってもよい。また、この加熱処理を減圧下で行ってもよい。減圧下で加熱処
理を行うと、加熱時間を短縮することができる。
62を有する薄膜トランジスタ460を形成することができる(図8(E)参照)。
てもよい。なお、図示しないが、ゲート絶縁層452、保護絶縁層や平坦化絶縁層にソー
ス電極層又はドレイン電極層465bに達する開口を形成し、その開口に、ソース電極層
又はドレイン電極層465bと電気的に接続する配線層を形成する。
で、該酸化物半導体膜中の水素及び水素化物の濃度を低減することができる。それにより
酸化物半導体膜の安定化を図ることができる。
って、安定な電気特性を有し信頼性の高い論理回路を提供することができる。
本実施の形態では、実施の形態1又は2に示した論理回路が有する薄膜トランジスタの
一例について示す。なお、実施の形態3又は4と同一部分又は同様な機能を有する部分、
及び工程は、実施の形態3又は4と同様とすればよく、その繰り返しの説明は省略する。
また同じ箇所の詳細な説明も省略する。
に示す薄膜トランジスタ425、426は、酸化物半導体層を導電層とゲート電極層とで
挟んだ構造の薄膜トランジスタの一つである。
420上に設けられた絶縁層422上に薄膜トランジスタ425、426がそれぞれ設け
られている。
の間に少なくとも酸化物半導体層412全体と重なるように導電層427が設けられてい
る。
ようにエッチングにより加工され、酸化物半導体層412の少なくともチャネル形成領域
を含む一部と重なる例である。
よく、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、
クロム(Cr)、Nd(ネオジム)、スカンジウム(Sc)から選ばれた元素、または上
述した元素を成分とする合金、または上述した元素を成分とする窒化物などを用いること
ができる。また、単層構造でも積層構造でもよく、例えばタングステン層単層、又は窒化
タングステン層とタングステン層との積層構造などを用いることができる。
層411と同じでもよいし、異なっていても良く、第2のゲート電極層として機能させる
こともできる。また、導電層427、424の電位がGND、0Vという固定電位であっ
てもよい。
ることができる。
本実施の形態では、実施の形態1又は2に示した論理回路が有する薄膜トランジスタの
一例について示す。
る。
ランジスタ390は、ボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともい
う。
するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジ
スタも形成することができる。
する工程を説明する。
ィ工程によりゲート電極層391を形成する。形成されたゲート電極層391の端部はテ
ーパ形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、
レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット
法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
くとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、
基板394としてバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基
板を用いることができる。
上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、
アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられてい
る。なお、一般に、酸化ホウ素(B2O3)と比較して酸化バリウム(BaO)を多く含
ませることで、より実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多
く含むガラス基板を用いることが好ましい。
絶縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用いることができる
。また、プラスチック基板等も適宜用いることができる。
は、基板394からの不純物元素の拡散を防止する機能があり、窒化シリコン層、酸化シ
リコン層、窒化酸化シリコン層、又は酸化窒化シリコン層から選ばれた一又は複数の膜に
よる積層構造により形成することができる。
、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合
金材料の単層又は積層を適用することができる。
ン層が積層された2層の積層構造、銅層上にモリブデン層が積層された2層構造、銅層上
に窒化チタン層若しくは窒化タンタル層が積層された2層構造、窒化チタン層とモリブデ
ン層とが積層された2層構造、又は窒化タングステン層とタングステン層とが積層された
2層構造とすることが好ましい。3層の積層構造としては、タングステン層または窒化タ
ングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層
と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。なお、透光性
を有する導電層を用いてゲート電極層を形成することもできる。透光性を有する導電層と
しては、透光性導電性酸化物等をその例に挙げることができる。
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、又は酸化アルミニ
ウム層の単層又は積層を適用することができる。なお、ゲート絶縁層397中に水素が多
量に含まれないようにするためには、スパッタリング法でゲート絶縁層397を成膜する
ことが好ましい。スパッタリング法により酸化シリコン層を成膜する場合には、ターゲッ
トとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、
酸素及びアルゴンの混合ガスを用いて行う。
積層した構造とすることもできる。例えば、第1のゲート絶縁層としてスパッタリング法
により膜厚50nm以上200nm以下の窒化シリコン層(SiNy(y>0))を形成
し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の
酸化シリコン層(SiOx(x>0))を積層して、膜厚100nmのゲート絶縁層とす
る。
分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の
予備加熱室でゲート電極層391が形成された基板394、又はゲート絶縁層397まで
が形成された基板394を予備加熱し、基板394に吸着した水素、水分などの不純物を
脱離し排気することが好ましい。なお、予備加熱の温度としては、100℃以上400℃
以下好ましくは150℃以上300℃以下である。なお、予備加熱室に設ける排気手段は
クライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこ
の予備加熱は、後に形成する酸化物絶縁層396の成膜前に行ってもよいし、後に形成す
るソース電極層395a及びドレイン電極層395bまで形成した基板394にも同様に
行ってもよい。
93を形成する(図10(A)参照)。
導入した状態でプラズマを発生させて逆スパッタを行い、ゲート絶縁層397の表面に付
着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加
せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板にプラズマを
形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸
素などを用いてもよい。
In−Ga−Zn−O系、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−G
a−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系
、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の酸化物
半導体を用いる。本実施の形態では、酸化物半導体層393をIn−Ga−Zn−O系金
属酸化物ターゲットを用いてスパッタリング法により成膜する。また、酸化物半導体層3
93は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的に
はアルゴン)及び酸素混合雰囲気下においてスパッタリング法により成膜することができ
る。また、スパッタリング法を用いる場合、SiO2を2重量%以上10重量%以下含む
ターゲットを用いて成膜を行ってもよい。
鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のタ
ーゲットの他の例としては、In、Ga、及びZnを含む酸化物半導体ターゲット(組成
比として、In2O3:Ga2O3:ZnO=1:1:1[mol]、In:Ga:Zn
=1:1:0.5[atom])を用いることができる。また、In、Ga、及びZnを
含む金属酸化物ターゲットとして、In:Ga:Zn=1:1:1[atom]、又はI
n:Ga:Zn=1:1:2[atom]の組成比を有するターゲットを用いることもで
きる。金属酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以上
99.9%である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸
化物半導体層は緻密な膜となる。
加熱する。そして、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタ
ガスを導入し、金属酸化物をターゲットとして基板394上に酸化物半導体層393を成
膜する。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好
ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用い
ることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えた
ものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水
(H2O)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排
気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不純物の濃度を低減でき
る。また、クライオポンプにより処理室内に残留する水分を除去しながらスパッタ成膜を
行うことで、酸化物半導体層393を成膜する際の基板温度は室温から400℃未満とす
ることができる。
a、直流(DC)電源電力0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が
適用される。なお、パルス直流(DC)電源を用いると、成膜時に発生する粉状物質(パ
ーティクル、ゴミともいう)が軽減でき、膜厚分布も均一となるために好ましい。酸化物
半導体層は好ましくは5nm以上30nm以下とする。なお、適用する酸化物半導体材料
により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
流電源を用いるDCスパッタリング法、さらにパルス的にバイアスを与えるパルスDCス
パッタリング法がある。RFスパッタリング法は主に絶縁膜を成膜する場合に用いられ、
DCスパッタリング法は主に金属膜を成膜する場合に用いられる。
タ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数
種類の材料を同時に放電させて成膜することもできる。
ッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECR
スパッタリング法を用いるスパッタ装置がある。
ガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング
法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
導体層399に加工する(図10(B)参照)。また、島状の酸化物半導体層399を形
成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをイ
ンクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
体層399の形成時に行うことができる。
エッチングでもよく、両方を用いてもよい。
えば塩素(Cl2)、塩化硼素(BCl3)、塩化珪素(SiCl4)、四塩化炭素(C
Cl4)など)が好ましい。
F6)、弗化窒素(NF3)、トリフルオロメタン(CHF3)など)、臭化水素(HB
r)、酸素(O2)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガス
を添加したガス、などを用いることができる。
hing)法や、ICP(Inductively Coupled Plasma:誘
導結合型プラズマ)エッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度等)を適宜調節する。
どを用いることができる。また、ITO07N(関東化学社製)を用いてもよい。
って除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料
を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム
等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができ
る。
グ液、エッチング時間、温度等)を適宜調節する。
ート絶縁層397の表面に付着しているレジスト残渣などを除去することが好ましい。
電層は、スパッタリング法や真空蒸着法で成膜すればよい。導電層の材料としては、Al
、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分
とする合金等が挙げられる。また、マンガン、マグネシウム、ジルコニウム、ベリリウム
、トリウムのいずれか一または複数から選択された材料を用いてもよい。また、金属導電
層は、単層構造でも、2層以上の積層構造としてもよい。例えば、シリコンを含むアルミ
ニウム層の単層構造、アルミニウム層上にチタン層を積層する2層構造、Ti層と、その
Ti層上に重ねてアルミニウム層を積層し、さらにその上にTi層を成膜する3層構造な
どが挙げられる。また、Alに、チタン(Ti)、タンタル(Ta)、タングステン(W
)、モリブデン(Mo)、クロム(Cr)、ネオジム(Nd)、スカンジウム(Sc)か
ら選ばれた元素を単数、又は複数組み合わせた層、合金層、もしくは窒化層を用いてもよ
い。
ッチングを行ってソース電極層395a、ドレイン電極層395bを形成した後、レジス
トマスクを除去する(図10(C)参照)。
レーザ光やArFレーザ光を用いる。酸化物半導体層399上で隣り合うソース電極層の
下端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタの
チャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、
数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviol
et)を用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。
超紫外線による露光においては、解像度が高く焦点深度も大きい。従って、後に形成され
る薄膜トランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能で
あり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さくすることができる
ため、低消費電力化も図ることができる。
れの材料及びエッチング条件を適宜調節する。
a−Zn−O系酸化物半導体を用いて、エッチャントとしてアンモニア過水(アンモニア
、水、過酸化水素水の混合液)を用いる。
ングされ、溝部(凹部)を有する酸化物半導体層となることもある。また、ソース電極層
395a、ドレイン電極層395bを形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジスト
マスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジスト
マスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
物半導体層の表面に付着した吸着水などを除去してもよい。また、酸素とアルゴンの混合
ガスを用いてプラズマ処理を行ってもよい。
護絶縁層として酸化物絶縁層396を形成する(図10(D)参照)。本実施の形態では
、酸化物半導体層399がソース電極層395a、ドレイン電極層395bと重ならない
領域において、酸化物半導体層399と酸化物絶縁層396とが接するように形成する。
電極層395a、ドレイン電極層395bまで形成された基板394を室温又は100℃
未満の温度に加熱し、水素及び水分が除去された高純度酸素を含むスパッタガスを導入し
シリコンターゲットを用いて、欠陥を含む酸化シリコン層を成膜する。
(抵抗値0.01Ω・cm)を用い、基板とターゲットの間との距離(T−S間距離)を
89mm、圧力0.4Pa、直流(DC)電源電力6kW、酸素(酸素流量比率100%
)雰囲気下でパルスDCスパッタリング法により酸化シリコン層を成膜する。膜厚は30
0nmとする。なお、シリコンターゲットに代えて石英(好ましくは合成石英)を酸化シ
リコン層を成膜するためのターゲットとして用いることができる。なお、スパッタガスと
して酸素又は、酸素及びアルゴンの混合ガスを用いて行う。
とが好ましい。酸化物半導体層399及び酸化物絶縁層396に水素、水酸基又は水分が
含まれないようにするためである。
。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いること
が好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたもので
あってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H
2O)など水素原子を含む化合物を含む化合物等が排気されるため、当該成膜室で成膜し
た酸化物絶縁層396に含まれる不純物の濃度を低減できる。
化アルミニウム層、または酸化窒化アルミニウム層などを用いることもできる。
00℃で加熱処理を行ってもよい。本実施の形態における酸化物絶縁層396は欠陥を多
く含むため、この加熱処理によって酸化物半導体層399中に含まれる水素、水分、水酸
基又は水素化物などの不純物を酸化物絶縁層396に拡散させ、酸化物半導体層399中
に含まれる該不純物をより低減させることができる。
92を有する薄膜トランジスタ390を形成することができる(図10(E)参照)。
とで、該酸化物半導体層中の水素及び水素化物の濃度を低減することができる。それによ
り酸化物半導体層の安定化を図ることができる。
酸化物絶縁層396上に形成する。保護絶縁層398としては、窒化シリコン層、窒化酸
化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などを用いる。
400℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導
入しシリコンターゲットを用いて窒化シリコン層を成膜する。この場合においても、酸化
物絶縁層396と同様に、処理室内の残留水分を除去しつつ保護絶縁層398を成膜する
ことが好ましい。
基板394を加熱することで、酸化物半導体層中に含まれる水素若しくは水分を酸化物絶
縁層に拡散させることができる。この場合上記酸化物絶縁層396の形成後に加熱処理を
行わなくてもよい。
コン層を積層する場合、酸化シリコン層と窒化シリコン層を同じ処理室において、共通の
シリコンターゲットを用いて成膜することができる。先に酸素を含むスパッタガスを導入
して、処理室内に装着されたシリコンターゲットを用いて酸化シリコン層を形成し、次に
スパッタガスを窒素を含むスパッタガスに切り替えて同じシリコンターゲットを用いて窒
化シリコン層を成膜する。酸化シリコン層と窒化シリコン層とを大気に曝露せずに連続し
て形成することができるため、酸化シリコン層表面に水素や水分などの不純物が吸着する
ことを防止することができる。この場合、酸化物絶縁層396として酸化シリコン層を形
成し、保護絶縁層398として窒化シリコン層を積層した後、酸化物半導体層中に含まれ
る水素若しくは水分を酸化物絶縁層に拡散させるための加熱処理(温度100℃乃至40
0℃)を行うとよい。
以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱しても
よいし、室温から、100℃以上200℃以下の加熱温度への昇温と、加熱温度から室温
までの降温を複数回くりかえして行ってもよい。また、この加熱処理を、酸化物絶縁層の
形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮すること
ができる。この加熱処理によって、ノーマリーオフとなる薄膜トランジスタを得ることが
できる。よって半導体装置の信頼性を向上できる。
応雰囲気中の残留水分を除去することで、該酸化物半導体層中の水素及び水素化物の濃度
を低減することができる。
いた表示装置などのバックプレーン(薄膜トランジスタが形成された基板)の製造に用い
ることができる。上記の工程は、400℃以下の温度で行われるため、厚さが1mm以下
で、一辺が1mを超えるガラス基板を用いる製造工程にも適用することができる。また、
400℃以下の処理温度で全ての工程を行うことができるので、表示パネルを製造するた
めに多大なエネルギーを消費しないで済む。
って、安定な電気特性を有し信頼性の高い論理回路を提供することができる。
本実施の形態では、実施の形態1又は2に示した論理回路が有する薄膜トランジスタの
一例について示す。
。
スタ310は、ボトムゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジ
スタも形成することができる。
する工程を説明する。
ィ工程によりゲート電極層311を形成する。なお、レジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
くとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。バリウム
ホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、
アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられてい
る。なお、一般に、酸化ホウ素(B2O3)と比較して酸化バリウム(BaO)を多く含
ませることで、より実用的な耐熱ガラスが得られる。このため、B2O3よりBaOを多
く含むガラス基板を用いることが好ましい
絶縁体でなる基板を用いても良い。他にも、結晶化ガラス基板などを用いることができる
。
は、基板300からの不純物元素の拡散を防止する機能があり、窒化珪素層、酸化珪素層
、窒化酸化珪素層、又は酸化窒化珪素層から選ばれた一又は複数の層による積層構造によ
り形成することができる。
、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合
金材料の単層又は積層を適用することができる。
ン層が積層された2層の積層構造、銅層上にモリブデン層が積層された2層の積層構造、
銅層上に窒化チタン層若しくは窒化タンタルが積層された2層の積層構造、窒化チタン層
とモリブデン層との2層の積層構造、又は窒化タングステン層とタングステン層との2層
の積層構造とすることが好ましい。3層の積層構造としては、タングステン層または窒化
タングステンと、アルミニウムと珪素の合金層またはアルミニウムとチタンの合金層と、
窒化チタン層またはチタン層とを積層した積層とすることが好ましい。
層、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、又は酸化アルミニウム層の単層又は
積層を適用することができる。例えば、成膜ガスとして、SiH4、酸素及び窒素を用い
てプラズマCVD法により酸化窒化珪素層を形成すればよい。ゲート絶縁層302の膜厚
は、100nm以上500nm以下とし、積層の場合は、例えば、膜厚50nm以上20
0nm以下の第1のゲート絶縁層と、第1のゲート絶縁層上に膜厚5nm以上300nm
以下の第2のゲート絶縁層の積層とする。
以下の酸化窒化珪素層を形成する。
30を形成する。
た状態でプラズマを発生させて逆スパッタを行い、ゲート絶縁層302の表面に付着して
いるゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸
素などを用いてもよい。
Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Z
n−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn
−O系、Zn−O系の酸化物半導体を用いる。本実施の形態では、酸化物半導体層330
としてIn−Ga−Zn−O系金属酸化物ターゲットを用いてスパッタ法により成膜する
。この段階での断面図が図11(A)に相当する。また、酸化物半導体層330は、希ガ
ス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはアルゴン)
及び酸素混合雰囲気下においてスパッタ法により成膜することができる。また、スパッタ
リング法を用いる場合、SiO2を2重量%以上10重量%以下含むターゲットを用いて
成膜を行ってもよい。
鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のタ
ーゲットの他の例としては、In、Ga、及びZnを含む金属酸化物ターゲット(組成比
として、In2O3:Ga2O3:ZnO=1:1:1[mol]、In:Ga:Zn=
1:1:0.5[atom])を用いることができる。また、In、Ga、及びZnを含
む金属酸化物ターゲットとして、In:Ga:Zn=1:1:1[atom]、又はIn
:Ga:Zn=1:1:2[atom]の組成比を有するターゲットを用いることもでき
る。金属酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以上9
9.9%である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化
物半導体層は緻密な膜となる。
素化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用
いることが好ましい。
好ましくは200℃以上400℃以下とする。基板を加熱しながら成膜することにより、
成膜した酸化物半導体層に含まれる不純物濃度を低減することができる。また、スパッタ
リングによる損傷が軽減される。そして、処理室内の残留水分を除去しつつ水素及び水分
が除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板300上に酸化
物半導体層330を成膜する。処理室内の残留水分を除去するためには、吸着型の真空ポ
ンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメ
ーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコー
ルドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、
例えば、水素原子、水(H2O)など水素原子を含む化合物(より好ましくは炭素原子を
含む化合物も)等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる不
純物の濃度を低減できる。
a、直流(DC)電源電力0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が
適用される。なお、パルス直流(DC)電源を用いると、成膜時に発生する粉状物質(パ
ーティクル、ゴミともいう)が軽減でき、膜厚分布も均一となるために好ましい。酸化物
半導体層は好ましくは5nm以上30nm以下とする。なお、適用する酸化物半導体材料
により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをイン
クジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォト
マスクを使用しないため、製造コストを低減できる。
半導体層の脱水化または脱水素化を行うことができる。第1の加熱処理の温度は、400
℃以上750℃以下、好ましくは400℃以上基板の歪み点未満とする。ここでは、加熱
処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下45
0℃において1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への
水や水素の混入を防ぎ、酸化物半導体層331を得る(図11(B)参照)。
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Ga
s Rapid Thermal Anneal)装置、LRTA(Lamp Rapi
d Thermal Anneal)装置等のRTA(Rapid Thermal A
nneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装
置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス
中から出すGRTAを行ってもよい。GRTAを用いると短時間での高温加熱処理が可能
となる。
スに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素
、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以
上、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好
ましくは0.1ppm以下)とすることが好ましい。
層が結晶化し、微結晶または多結晶となる場合もある。例えば、結晶化率が90%以上、
または80%以上の微結晶の酸化物半導体層となる場合もある。また、第1の加熱処理の
条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導
体層となる場合もある。また、非晶質の酸化物半導体の中に微結晶部(粒径1nm以上2
0nm以下(代表的には2nm以上4nm以下))が混在する酸化物半導体層となる場合
もある。
物半導体層330に行うこともできる。その場合には、第1の加熱処理後に、加熱装置か
ら基板を取り出し、フォトリソグラフィ工程を行う。
成膜後、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電
極層及びドレイン電極層上に保護絶縁層を形成した後、のいずれで行っても良い。
体層に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
イエッチングを用いてもよい。
グ液、エッチング時間、温度等)を適宜調節する。
電層は、スパッタ法や真空蒸着法によって成膜すればよい。導電層の材料としては、Al
、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分
とする合金か、上述した元素を組み合わせた合金層等が挙げられる。また、マンガン、マ
グネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択され
た材料を用いてもよい。また、導電層は、単層構造でも、2層以上の積層構造としてもよ
い。例えば、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層が
積層された2層構造、Ti層と、そのTi層上に重ねてアルミニウム層を積層し、さらに
その上にTi層が成膜された3層構造などが挙げられる。また、Alに、チタン(Ti)
、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、Nd
(ネオジム)、Sc(スカンジウム)から選ばれた元素を単数、又は複数組み合わせた層
、合金層、もしくは窒化層を用いてもよい。
せることが好ましい。
ッチングを行ってソース電極層315a、ドレイン電極層315bを形成した後、レジス
トマスクを除去する(図11(C)参照)。
レーザ光やArFレーザ光を用いる。酸化物半導体層331上で隣り合うソース電極層の
下端部とドレイン電極層の下端部との間隔幅によって後に形成される薄膜トランジスタの
チャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、
数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviol
et)を用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う。
超紫外線による露光においては、解像度が高く焦点深度も大きい。従って、後に形成され
る薄膜トランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能で
あり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さくすることができる
ため、低消費電力化も図ることができる。
れの材料及びエッチング条件を適宜調節する。
a−Zn−O系酸化物半導体を用いて、エッチャントとしてアンモニア過水(アンモニア
、水、過酸化水素水の混合液)を用いる。
ングされ、溝部(凹部)を有する酸化物半導体層となることもある。また、ソース電極層
315a、ドレイン電極層315bを形成するためのレジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
してもよい。酸化物導電層とソース電極層及びドレイン電極層を形成するための金属層は
、連続成膜が可能である。酸化物導電層はソース領域及びドレイン領域として機能しうる
。
びドレイン電極層との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図る
ことができ、トランジスタを高速動作させることができる。
過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジスト
マスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジスト
マスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よってマスク数を削減することができ、
対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
ズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。
また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
絶縁層となる酸化物絶縁層316を形成する。
縁層316に水、水素等の不純物を混入させない方法を適宜用いて成膜することができる
。酸化物絶縁層316に水素が含まれると、その水素の酸化物半導体層への侵入、又は水
素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが
低抵抗化(N型化)してしまい、寄生チャネルが形成されるおそれがある。よって、酸化
物絶縁層316はできるだけ水素を含まない層になるように、成膜方法に水素を用いない
ことが重要である。
法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施
の形態では100℃とする。酸化珪素層のスパッタ法による成膜は、希ガス(代表的には
アルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアルゴン)及び酸素雰囲
気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素
ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰
囲気下でスパッタ法により酸化珪素層を形成することができる。酸素欠乏状態となり低抵
抗化、即ちN型化した酸化物半導体層に接して形成され酸化物絶縁層316は、水分、水
素イオン、OH−などの不純物を含まず、これらが外部から侵入することをブロックする
無機絶縁層を用い、代表的には酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム
層、または酸化窒化アルミニウム層などを用いる。
とが好ましい。酸化物半導体層331及び酸化物絶縁層316に水素、水酸基又は水分が
含まれないようにするためである。
。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いること
が好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたもので
あってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H
2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁
層316に含まれる不純物の濃度を低減できる。
物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いる
ことが好ましい。
200℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰
囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半
導体層の一部(チャネル形成領域)が酸化物絶縁層316と接した状態で加熱される。
化のための加熱処理を行うと同時に酸化物半導体層が低抵抗化、即ちN型化する。その後
、酸化物半導体層に接する酸化物絶縁層を成膜することにより酸化物半導体層の一部を選
択的に酸素過剰な状態とする。その結果、ゲート電極層311と重なるチャネル形成領域
313はI型となる。この時、少なくともチャネル形成領域313に比べてキャリア密度
が高く、ソース電極層315aに重なる高抵抗ソース領域314aと、少なくともチャネ
ル形成領域313に比べてキャリア密度が高く、ドレイン電極層315bに重なる高抵抗
ドレイン領域314bとが自己整合的に形成される。以上の工程で薄膜トランジスタ31
0が形成される(図11(D)参照)。
ってもよい。本実施の形態では150℃で10時間加熱処理を行う。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、100℃以上200℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、
この加熱処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を
行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から
酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ること
ができる。よって半導体装置の信頼性を向上できる。また、酸化物絶縁層に欠陥を多く含
む酸化シリコン層を用いると、この加熱処理によって酸化物半導体層中に含まれる水素、
水分、水酸基又は水素化物などの不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に
含まれる該不純物をより低減させる効果を奏する。
層において高抵抗ドレイン領域314b(及び高抵抗ソース領域314a)を形成するこ
とにより、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ド
レイン領域314bを形成することで、ドレイン電極層315bから高抵抗ドレイン領域
314b、チャネル形成領域313にかけて、導電性を段階的に変化させうるような構造
とすることができる。そのため、ドレイン電極層315bに高電源電位VDDを供給する
配線に接続して動作させる場合、ゲート電極層311とドレイン電極層315bとの間に
高電圧が印加されても高抵抗ドレイン領域がバッファとなり局所的な電界集中が生じにく
く、トランジスタの耐圧を向上させた構成とすることができる。
導体層の膜厚が15nm以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物
半導体層の膜厚が30nm以上50nm以下とより厚い場合は、酸化物半導体層の一部、
ソース電極層又はドレイン電極層と接する領域及びその近傍が低抵抗化し高抵抗ソース領
域又は高抵抗ドレイン領域が形成され、酸化物半導体層においてゲート絶縁膜に近い領域
はI型とすることもできる。
を用いて窒化珪素層を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層の成
膜方法として好ましい。保護絶縁層は、水分、水素イオン、OH−などの不純物を含まず
、これらが外部から侵入することをブロックする無機絶縁層を用い、窒化シリコン層、窒
化アルミニウム層、窒化酸化シリコン層、窒化酸化アルミニウム層などを用いる。本実施
の形態では、保護絶縁層として保護絶縁層303を、窒化シリコン層を用いて形成する(
図11(E)参照)。
℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシ
リコンターゲットを用いて、保護絶縁層303として窒化シリコン層を成膜する。この場
合においても、酸化物絶縁層316と同様に、処理室内の残留水分を除去しつつ保護絶縁
層303を成膜することが好ましい。
って、安定な電気特性を有し信頼性の高い論理回路を提供することができる。
本実施の形態では、実施の形態1又は2に示した論理回路が有する薄膜トランジスタの
一例について示す。
る。
ランジスタ360は、チャネル保護型(チャネルストップ型ともいう)と呼ばれるボトム
ゲート構造の一つであり逆スタガ型薄膜トランジスタともいう。
するが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジ
スタも形成することができる。
する工程を説明する。
ィ工程によりゲート電極層361を形成する。なお、レジストマスクをインクジェット法
で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用
しないため、製造コストを低減できる。
、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合
金材料の単層又は積層を適用することができる。
以下の酸化窒化珪素層を形成する。
形成し、第2のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。本実施
の形態では、酸化物半導体層はIn−Ga−Zn−O系金属酸化物ターゲットを用いてス
パッタ法により成膜する。
好ましい。酸化物半導体層に水素、水酸基又は水分が含まれないようにするためである。
。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いること
が好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたもので
あってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H
2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導
体層に含まれる不純物の濃度を低減できる。
などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いるこ
とが好ましい。
第1の加熱処理の温度は、400℃以上750℃以下、好ましくは400℃以上基板の歪
み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半
導体層に対して窒素雰囲気下450℃において1時間の加熱処理を行った後、大気に触れ
ることなく、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層332を得る(
図12(A)参照)。
ズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。
また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
た後、第3のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチン
グを行って酸化物絶縁層366を形成した後、レジストマスクを除去する。
法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施
の形態では100℃とする。酸化珪素層のスパッタ法による成膜は、希ガス(代表的には
アルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアルゴン)及び酸素混合
雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは
珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒
素雰囲気下でスパッタ法により酸化珪素を形成することができる。
とが好ましい。酸化物半導体層332及び酸化物絶縁層366に水素、水酸基又は水分が
含まれないようにするためである。
。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いること
が好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたもので
あってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H
2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁
層366に含まれる不純物の濃度を低減できる。
物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いる
ことが好ましい。
200℃以上400℃以下、例えば250℃以上350℃以下)を行ってもよい。例えば
、窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、
酸化物半導体層の一部(チャネル形成領域)が酸化物絶縁層366と接した状態で加熱さ
れる。
体層332を、窒素、不活性ガス雰囲気下、又は減圧下で加熱処理を行う。酸化物絶縁層
366によって覆われていない露出された酸化物半導体層332の領域を、窒素、不活性
ガス雰囲気下、又は減圧下で加熱処理を行うことで、低抵抗化することができる。例えば
、窒素雰囲気下で250℃、1時間の加熱処理を行う。
理によって、酸化物半導体層332の露出領域は低抵抗化し、抵抗の異なる領域(図12
(B)においては斜線領域及び白地領域で示す)を有する酸化物半導体層362となる。
導電層を成膜した後、第4のフォトリソグラフィ工程によりレジストマスクを形成し、選
択的にエッチングを行ってソース電極層365a、ドレイン電極層365bを形成した後
、レジストマスクを除去する(図12(C)参照)。
Ta、Ti、Mo、Wからから選ばれた元素、または上述した元素を成分とする合金等が
挙げられる。また、金属導電層は、単層構造でも、2層以上の積層構造としてもよい。
化のための加熱処理を行うと同時に酸素欠乏状態となり低抵抗化、即ちN型化する。その
後、酸化物半導体層に接する酸化物絶縁層を成膜することにより、酸化物半導体層の一部
を選択的に酸素過剰な状態とする。その結果、ゲート電極層361と重なるチャネル形成
領域363は、I型となる。この時、少なくともチャネル形成領域363に比べてキャリ
ア密度が高く、ソース電極層365aに重なる高抵抗ソース領域364aと、少なくとも
チャネル形成領域363に比べてキャリア密度が高く、ドレイン電極層365bに重なる
高抵抗ドレイン領域364bとが自己整合的に形成される。以上の工程で薄膜トランジス
タ360が作製される。
ってもよい。本実施の形態では150℃で10時間加熱処理を行う。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、100℃以上200℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、
この加熱処理を、酸化物絶縁層の形成前に、減圧下で行ってもよい。減圧下で加熱処理を
行うと、加熱時間を短縮することができる。この加熱処理によって、酸化物半導体層から
酸化物絶縁層中に水素がとりこまれ、ノーマリーオフとなる薄膜トランジスタを得ること
ができる。よって半導体装置の信頼性を向上できる。
層において高抵抗ドレイン領域364b(及び高抵抗ソース領域364a)を形成するこ
とにより、薄膜トランジスタの信頼性の向上を図ることができる。具体的には、高抵抗ド
レイン領域364bを形成することで、ドレイン電極層から高抵抗ドレイン領域364b
、チャネル形成領域363にかけて、導電性を段階的に変化させうるような構造とするこ
とができる。そのため、ドレイン電極層365bに高電源電位VDDを供給する配線に接
続して動作させる場合、ゲート電極層361とドレイン電極層365bとの間に高電圧が
印加されても高抵抗ドレイン領域がバッファとなり局所的な電界集中が生じにくく、トラ
ンジスタの耐圧を向上させた構成とすることができる。
323を形成する。本実施の形態では、保護絶縁層323を、窒化珪素層を用いて形成す
る(図12(D)参照)。
に酸化物絶縁層を形成し、該酸化物絶縁層上に保護絶縁層323を積層してもよい。
って、安定な電気特性を有し信頼性の高い論理回路を提供することができる。
本実施の形態では、実施の形態1又は2に示した論理回路が有する薄膜トランジスタの
一例について示す。
る。
ジスタであるが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜
トランジスタも形成することができる。
する工程を説明する。
ィ工程によりゲート電極層351を形成する。本実施の形態では、ゲート電極層351と
して、膜厚150nmのタングステン層を、スパッタ法を用いて成膜する。
ゲート絶縁層342としてプラズマCVD法により膜厚100nm以下の酸化窒化珪素層
を成膜する。
より導電層上にレジストマスクを形成し、選択的にエッチングを行ってソース電極層35
5a、ドレイン電極層355bを形成した後、レジストマスクを除去する(図13(A)
参照)。
化物半導体層345をIn−Ga−Zn−O系金属酸化物ターゲットを用いてスパッタ法
により成膜する。酸化物半導体層345を第3のフォトリソグラフィ工程により島状の酸
化物半導体層に加工する。
ことが好ましい。酸化物半導体層345に水素、水酸基又は水分が含まれないようにする
ためである。
。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いること
が好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたもので
あってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H
2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導
体層345に含まれる不純物の濃度を低減できる。
化物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用い
ることが好ましい。
第1の加熱処理の温度は、400℃以上750℃以下、好ましくは400℃以上基板の歪
み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半
導体層に対して窒素雰囲気下450℃において1時間の加熱処理を行った後、大気に触れ
ることなく、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層346を得る(
図13(C)参照)。
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すGRTAを行ってもよい。GRTAを用いると短時間での高温加熱処理が可能と
なる。
る。
縁層356に水、水素等の不純物を混入させない方法を適宜用いて成膜することができる
。酸化物絶縁層356に水素が含まれると、その水素の酸化物半導体層への侵入、又は水
素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが
低抵抗化(N型化)してしまい、寄生チャネルが形成されるおそれがある。よって、酸化
物絶縁層356はできるだけ水素を含まない層になるように、成膜方法に水素を用いない
ことが重要である。
法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施
の形態では100℃とする。酸化珪素層のスパッタ法による成膜は、希ガス(代表的には
アルゴン)雰囲気下、酸素雰囲気下、または希ガス(代表的にはアルゴン)及び酸素混合
雰囲気下において行うことができる。また、ターゲットとして酸化珪素ターゲットまたは
珪素ターゲットを用いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒
素雰囲気下でスパッタ法により酸化珪素層を成膜することができる。酸素欠乏状態となり
低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層356は、水分、水素イオン
、OH−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁
層を用い、代表的には酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、また
は酸化窒化アルミニウム層などを用いる。
とが好ましい。酸化物半導体層346及び酸化物絶縁層356に水素、水酸基又は水分が
含まれないようにするためである。
。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いること
が好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたもので
あってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H
2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁
層356に含まれる不純物の濃度を低減できる。
物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いる
ことが好ましい。
200℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰
囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半
導体層の一部(チャネル形成領域)が酸化物絶縁層356と接した状態で加熱される。
抵抗化していた酸化物半導体層を酸素過剰な状態とする。その結果、高抵抗なI型の酸化
物半導体層352が形成される。以上の工程で薄膜トランジスタ350が形成される。
ってもよい。本実施の形態では150℃で10時間加熱処理を行う。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、100℃以上200℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、
この加熱処理を減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮する
ことができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素がとり
こまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置
の信頼性を向上できる。
ッタ法を用いて窒化珪素層を形成する。本実施の形態では、保護絶縁層343として、窒
化珪素層を用いて形成する(図13(D)参照)。
って、安定な電気特性を有し信頼性の高い論理回路を提供することができる。
本実施の形態では、実施の形態1又は2に示した論理回路が有する薄膜トランジスタの
一例について示す。
14に示す。図14は、図11と工程が一部異なる点以外は同じであるため、同じ箇所に
は同じ符号を用い、同じ箇所の詳細な説明は省略する。
縁層372a、第2のゲート絶縁層372bを積層する。本実施の形態では、ゲート絶縁
層を2層構造とし、第1のゲート絶縁層372aに窒化物絶縁層を、第2のゲート絶縁層
372bに酸化物絶縁層を用いる。
層、又は酸化窒化アルミニウム層などを用いることができる。また、窒化絶縁層としては
、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウ
ム層などを用いることができる。
層した構造とする。第1のゲート絶縁層372aとしてスパッタリング法により膜厚50
nm以上200nm以下(本実施の形態では50nm)の窒化シリコン層(SiNy(y
>0))を成膜し、第1のゲート絶縁層372a上に第2のゲート絶縁層372bとして
膜厚5nm以上300nm以下(本実施の形態では100nm)の酸化シリコン層(Si
Ox(x>0))を積層して、のゲート絶縁層とする。
島状の酸化物半導体層に加工する。本実施の形態では、酸化物半導体層をIn−Ga−Z
n−O系金属酸化物ターゲットを用いてスパッタ法により成膜する。
好ましい。酸化物半導体層に水素、水酸基又は水分が含まれないようにするためである。
。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いること
が好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたもので
あってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H
2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物半導
体層に含まれる不純物の濃度を低減できる。
どの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いること
が好ましい。
第1の加熱処理の温度は、400℃以上750℃以下、好ましくは425℃以上とする。
なお、425℃以上であれば加熱処理時間は1時間以下でよいが、425℃未満であれば
加熱処理時間は、1時間よりも長時間行うこととする。ここでは、加熱処理装置の一つで
ある電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行
った後、大気に触れることなく、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導
体層を得る。その後、同じ炉に高純度の酸素ガス、高純度のN2Oガス、又は超乾燥エア
(露点が−40℃以下、好ましくは−60℃以下)を導入して冷却を行う。酸素ガスまた
はN2Oガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導
入する酸素ガスまたはN2Oガスの純度を、6N(99.9999%)以上、好ましくは
7N(99.99999%)以上、(即ち酸素ガスまたはN2Oガス中の不純物濃度を1
ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
hermal Anneal)装置、LRTA(Lamp Rapid Thermal
Anneal)装置等のRTA(Rapid Thermal Anneal)装置を
用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノ
ンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどの
ランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。また、L
RTA装置、ランプだけでなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によ
って、被処理物を加熱する装置を用いてもよい。GRTAとは高温のガスを用いて加熱処
理を行う方法である。ガスには、アルゴンなどの希ガス、または窒素のような、加熱処理
によって被処理物とほとんど反応しない不活性気体が用いられる。RTA法を用いて、6
00℃〜750℃で数分間加熱処理を行ってもよい。
ましくは200℃以上300℃以下の温度で酸素ガスまたはN2Oガス雰囲気下での加熱
処理を行ってもよい。
物半導体層に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板
を取り出し、フォトリソグラフィ工程を行う。
型化、即ち高抵抗化させる。よって、全体がI型化した酸化物半導体層382を得る。
ソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってソース電極
層385a、ドレイン電極層385bを形成し、スパッタ法で酸化物絶縁層386を成膜
する。
とが好ましい。酸化物半導体層382及び酸化物絶縁層386に水素、水酸基又は水分が
含まれないようにするためである。
。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いること
が好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたもので
あってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H
2O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜した酸化物絶縁
層386に含まれる不純物の濃度を低減できる。
物などの不純物が、濃度ppm程度、濃度ppb程度まで除去された高純度ガスを用いる
ことが好ましい。
下、または窒素ガス雰囲気下で加熱処理(好ましくは150℃以上350℃未満)を行っ
てもよい。例えば、窒素雰囲気下で250℃、1時間の加熱処理を行う。
ってもよい。本実施の形態では150℃で10時間加熱処理を行う。この加熱処理は一定
の加熱温度を保持して加熱してもよいし、室温から、100℃以上200℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、
この加熱処理を減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮する
ことができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層中に水素がとり
こまれ、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置
の信頼性を向上できる。
373として、スパッタリング法を用いて膜厚100nmの窒化珪素層を形成する。
水素や、水素化物、水酸化物などの不純物を含まず、これらが外部から侵入することをブ
ロックする効果がある。
物の侵入を防ぐことができる。また、半導体装置、例えば液晶表示装置としてデバイスが
完成した後にも長期的に、外部からの水分などの不純物の侵入を防ぐことができデバイス
の長期信頼性を向上することができる。
に設けられる絶縁層を除去し、保護絶縁層373と、第1のゲート絶縁層372aとが接
する構造としてもよい。
にまで低減し、かつ該不純物の混入を防止し、酸化物半導体層中の不純物濃度を低く維持
することができる。
って、安定な電気特性を有し信頼性の高い論理回路を提供することができる。
本実施の形態では、実施の形態1又は2に示した論理回路を有する半導体装置の一例に
ついて説明する。具体的には、駆動回路が実施の形態1又は2に示した論理回路を有する
液晶表示パネルの外観及び断面について、図15を用いて説明する。図15(A)、(C
)は、薄膜トランジスタ4010、4011、及び液晶素子4013を、第1の基板40
01と、第2の基板4006との間にシール材4005によって封止した、パネルの平面
図であり、図15(B)は、図15(A)または図15(C)のM−Nにおける断面図に
相当する。
むようにして、シール材4005が設けられている。また、画素部4002と、走査線駆
動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、
走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板40
06とによって、液晶層4008と共に封止されている。また第1の基板4001上のシ
ール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単
結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路4003が実装されている
。
ワイヤボンディング法、或いはTAB法などを用いることができる。図15(A)は、C
OG法により信号線駆動回路4003を実装する例であり、図15(C)は、TAB法に
より信号線駆動回路4003を実装する例である。
は、薄膜トランジスタを複数有しており、図15(B)では、画素部4002に含まれる
薄膜トランジスタ4010と、走査線駆動回路4004に含まれる薄膜トランジスタ40
11とを例示している。薄膜トランジスタ4010、4011上には絶縁層4041、4
042、4021が設けられている。
スタのいずれか一を適宜用いることができ、同様な工程及び材料で形成することができる
。薄膜トランジスタ4010、4011の酸化物半導体層は水素や水が低減されている。
従って、薄膜トランジスタ4010、4011は信頼性の高い薄膜トランジスタである。
本実施の形態において、薄膜トランジスタ4010、4011はnチャネル型薄膜トラン
ジスタである。
成領域と重なる位置に導電層4040が設けられている。導電層4040を酸化物半導体
層のチャネル形成領域と重なる位置に設けることによって、BT試験前後における薄膜ト
ランジスタ4011のしきい値電圧の変化量を低減することができる。また、導電層40
40は、電位が薄膜トランジスタ4011のゲート電極層と同じでもよいし、異なってい
ても良く、第2のゲート電極層として機能させることもできる。また、導電層4040の
電位がGND、0V、或いはフローティング状態であってもよい。なお、当該導電層40
40はなくてもよい。
ソース電極層又はドレイン電極層と電気的に接続されている。そして液晶素子4013の
対向電極層4031は第2の基板4006上に形成されている。画素電極層4030と対
向電極層4031と液晶層4008とが重なっている部分が、液晶素子4013に相当す
る。なお、画素電極層4030、対向電極層4031はそれぞれ配向膜として機能する絶
縁層4032、4033が設けられ、絶縁層4032、4033を介して液晶層4008
を挟持している。
でき、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとして
は、FRP(Fiberglass−Reinforced Plastics)板、P
VF(ポリビニルフルオライド)フィルム、ポリエステルフィルム、またはアクリル樹脂
フィルムを用いることができる。
り、画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御する
ために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層40
31は、薄膜トランジスタ4010と同一基板上に設けられる共通電位線と電気的に接続
される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層
4031と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材
4005に含有される。
であり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する
直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改
善するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層4008
に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1mse
c以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によっ
て引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破
損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる
。特に、酸化物半導体層を用いる薄膜トランジスタは、静電気の影響により薄膜トランジ
スタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導
体層を用いる薄膜トランジスタを有する液晶表示装置にブルー相の液晶材料を用いること
はより効果的である。
素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。
また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料
や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスと
して機能する遮光膜を設けてもよい。
が形成されている。絶縁層4041は上記実施の形態で示した酸化物絶縁層と同様な材料
及び方法で形成すればよい。ここでは、絶縁層4041として、スパッタリング法により
酸化シリコン層を形成する。また、絶縁層4041上に接して絶縁層4042を形成する
。また、絶縁層4042としては、例えば窒化シリコン層を用いることができる。また、
絶縁層4042上には薄膜トランジスタ起因の表面凹凸を低減するため平坦化絶縁層とし
て機能する絶縁層4021が設けられる構成となっている。
イミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有
機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料
)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用い
ることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁
層4021を形成してもよい。
SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、ス
クリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコータ
ー、ナイフコーター等を用いることができる。絶縁層4021の焼成工程と半導体層のア
ニールを兼ねることで効率よく半導体装置を作製することが可能となる。
ンジウムに酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide
)、酸化インジウムに酸化珪素(SiO2)を混合した導電材料、有機インジウム、有機
スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜
鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、
などの透光性を有する導電性材料を用いることができる。または反射型の液晶表示装置に
おいて、透光性を有する必要がない、または反射性を有する必要がある場合は、タングス
テン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジ
ウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、
ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)
、銀(Ag)等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を
用いて形成することができる。
ーともいう)を含む導電性組成物を用いて形成することができる。導電性組成物を用いて
形成した画素電極は、シート抵抗が10000Ω/□以下、波長550nmにおける透光
率が70%以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵
抗率が0.1Ω・cm以下であることが好ましい。
えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェン
またはその誘導体、若しくはこれらの2種以上の共重合体などがあげられる。
部4002に与えられる各種信号及び電位は、FPC4018から供給されている。
から形成され、端子電極4016は、薄膜トランジスタ4010、4011のソース電極
層及びドレイン電極層と同じ導電膜で形成されている。
して電気的に接続されている。
に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成し
て実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成
して実装しても良い。
学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を
用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画
素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電
極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パター
ンとして観察者に認識される。
たは動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全
面黒表示を1フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
する、所謂、倍速駆動と呼ばれる駆動技術もある。
光ダイオード)光源または複数のEL光源などを用いて面光源を構成し、面光源を構成し
ている各光源を独立して1フレーム期間内で間欠点灯駆動する駆動技術もある。面光源と
して、3種類以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。独立し
て複数のLEDを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてL
EDの発光タイミングを同期させることもできる。この駆動技術は、LEDを部分的に消
灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合
には、消費電力の低減効果が図れる。
性を従来よりも改善することができる。
駆動回路と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層
を用いた非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走
査線入力端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護
回路を配設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され
、画素トランジスタなどが破壊されないように構成されている。そのため、保護回路には
サージ電圧が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回
路は、走査線に対して並列に配置された非線形素子によって構成されている。非線形素子
は、ダイオードのような二端子素子又はトランジスタのような三端子素子で構成される。
例えば、画素部の薄膜トランジスタと同じ工程で形成することも可能であり、例えばゲー
ト端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることがで
きる。
PS(In−Plane−Switching)モード、FFS(Fringe Fie
ld Switching)モード、ASM(Axially Symmetric a
ligned Micro−cell)モード、OCB(Optically Comp
ensated Birefringence)モード、FLC(Ferroelect
ric Liquid Crystal)モード、AFLC(AntiFerroele
ctric Liquid Crystal)などを用いることができる。
OCB液晶、STN液晶、VA液晶、ECB型液晶、GH液晶、高分子分散型液晶、ディ
スコティック液晶などを用いることができるが、中でもノーマリーブラック型の液晶パネ
ル、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置とすることが好まし
い。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−D
omain Vertical Alignment)モード、PVA(Pattern
ed Vertical Alignment)モード、ASVモードなどを用いること
ができる。
液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向
に液晶分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計とい
われる方法を用いることができる。
本実施の形態では、実施の形態1又は2に示した論理回路を有する半導体装置の一例に
ついて説明する。具体的には、駆動回路が実施の形態1又は2に示した論理回路を有する
アクティブマトリクス型の発光表示装置を作製する一例を示す。なお、本実施の形態では
、エレクトロルミネッセンスを利用する発光素子を有する発光表示装置の一例について説
明する。
機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素
子と呼ばれている。
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア(電子および正孔)が再結合することにより発光する。このようなメカニズムから
、このような発光素子は、電流励起型の発光素子と呼ばれる。
分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明
する。
示す図である。
では酸化物半導体層をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画
素に2つ用いる例を示す。
、発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ6
401はゲートが走査線6406に接続され、第1の電極(ソース電極及びドレイン電極
の一方)が信号線6405に接続され、第2の電極(ソース電極及びドレイン電極の他方
)が駆動用トランジスタ6402のゲートに接続されている。駆動用トランジスタ640
2は、ゲートが容量素子6403を介して電源線6407に接続され、第1の電極が電源
線6407に接続され、第2の電極が発光素子6404の第1の電極(画素電極)に接続
されている。発光素子6404の第2の電極は共通電極に相当する。共通電極は、同一基
板上に形成される共通電位線6408と電気的に接続される。
なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源電位
<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定さ
れていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加して
、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位と低
電源電位との電位差が発光素子6404の順方向電圧降下以上となるようにそれぞれの電
位を設定する。
ることも可能である。駆動用トランジスタ6402のゲート容量については、チャネル形
成領域とゲート電極との間で容量が形成されていてもよい。
、駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるよう
なビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる
。駆動用トランジスタ6402は線形領域で動作させるため、電源線6407の電圧より
も高い電圧を駆動用トランジスタ6402のゲートにかける。なお、信号線6405には
、(電源線電圧+駆動用トランジスタ6402のVth)以上の電圧をかける。
ならせることで、図16と同じ画素構成を用いることができる。
4の順方向電圧+駆動用トランジスタ6402のVth以上の電圧をかける。発光素子6
404の順方向電圧とは、所望の輝度とする場合の電圧を指している。なお、駆動用トラ
ンジスタ6402が飽和領域で動作するようなビデオ信号を入力することで、発光素子6
404に電流を流すことができる。駆動用トランジスタ6402を飽和領域で動作させる
ため、電源線6407の電位は、駆動用トランジスタ6402のゲート電位よりも高くす
る。ビデオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電流を
流し、アナログ階調駆動を行うことができる。
たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
n型の場合を例に挙げて、画素の断面構造について説明する。図17(A)、(B)、(
C)の半導体装置に用いられる駆動用TFT7001、7011、7021は、上記実施
の形態に示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む薄膜トランジス
タを用いる例を示す。
そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を
取り出す上面射出構造や、基板側の面から発光を取り出す下面射出構造や、基板側及び基
板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射
出構造の発光素子にも適用することができる。
13側に射出する場合の、画素の断面図を示す。図17(A)では、駆動用TFT701
1のドレイン電極層と電気的に接続された透光性を有する導電層7017上に、発光素子
7012の第1の電極7013が形成されており、第1の電極7013上にEL層701
4、第2の電極7015が順に積層されている。
酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸
化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化
ケイ素を添加したインジウム錫酸化物などの透光性を有する導電層を用いることができる
。
1の電極7013を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例
えば、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、お
よびこれらを含む合金(Mg:Ag、Al:Liなど)の他、YbやEr等の希土類金属
等が好ましい。図17(A)では、第1の電極7013の膜厚は、光を透過する程度(好
ましくは、5nm〜30nm程度)とする。例えば20nmの膜厚を有するアルミニウム
層を、第1の電極7013として用いる。
して透光性を有する導電層7017と第1の電極7013を形成してもよく、この場合、
同じマスクを用いてエッチングすることができるため、好ましい。
ミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロ
キサンを用いて形成する。隔壁7019は、特に感光性の樹脂材料を用い、第1の電極7
013上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面
となるように形成することが好ましい。隔壁7019として感光性の樹脂材料を用いる場
合、レジストマスクを形成する工程を省略することができる。
も発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。EL層7014が複数の層で構成されている場合、陰極と
して機能する第1の電極7013上に電子注入層、電子輸送層、発光層、ホール輸送層、
ホール注入層の順に積層する。なおこれらの層の内、発光層以外の層を全て設ける必要は
ない。
極7013上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積
層してもよい。ただし、消費電力を比較する場合、第1の電極7013を陰極として機能
させ、第1の電極7013上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール
注入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくでき
るため好ましい。
ことができる。例えば、第2の電極7015を陽極として用いる場合、仕事関数が大きい
材料、例えば、ZrN、Ti、W、Ni、Pt、Cr等や、ITO、IZO、ZnOなど
の透明導電性材料が好ましい。また、第2の電極7015上に遮蔽膜7016、例えば光
を遮光する金属、光を反射する金属等を用いる。本実施の形態では、第2の電極7015
としてITO膜を用い、遮蔽膜7016としてTi層を用いる。
いる領域が発光素子7012に相当する。図17(A)に示した素子構造の場合、発光素
子7012から発せられる光は、矢印で示すように第1の電極7013側に射出する。
電極層及びドレイン電極層に透光性を有するような薄膜を用いる例を示しており、発光素
子7012から発せられる光は、カラーフィルタ層7033を通過し、基板を通過して射
出させることができる。
ソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
縁層7035によって覆う。なお、図17(A)ではオーバーコート層7034は薄い膜
厚で図示したが、オーバーコート層7034は、カラーフィルタ層7033に起因する凹
凸を平坦化する機能を有している。
、ドレイン電極層に達するコンタクトホールは、隔壁7019と重なる位置に配置する。
性を有する導電層7027上に、発光素子7022の第1の電極7023が形成されてお
り、第1の電極7023上にEL層7024、第2の電極7025が順に積層されている
。
酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸
化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化
ケイ素を添加したインジウム錫酸化物などの透光性を有する導電層を用いることができる
。
023を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、LiやC
s等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、およびこれらを含
む合金(Mg:Ag、Al:Liなど)の他、YbやEr等の希土類金属等が好ましい。
本実施の形態では、第1の電極7023を陰極として用い、その膜厚は、光を透過する程
度(好ましくは、5nm〜30nm程度)とする。例えば20nmの膜厚を有するアルミ
ニウム層を、陰極として用いる。
して透光性を有する導電層7027と第1の電極7023を形成してもよく、この場合、
同じマスクを用いてエッチングすることができ、好ましい。
ミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロ
キサンを用いて形成する。隔壁7029は、特に感光性の樹脂材料を用い、第1の電極7
023上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面
となるように形成することが好ましい。隔壁7029として感光性の樹脂材料を用いる場
合、レジストマスクを形成する工程を省略することができる。
含めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていて
もどちらでも良い。EL層7024が複数の層で構成されている場合、陰極として機能す
る第1の電極7023上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入
層の順に積層する。なお、これらの層の内、発光層以外の層を全て設ける必要はない。
ル注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただ
し、消費電力を比較する場合、第1の電極7023を陰極として用い、陰極上に電子注入
層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が
少ないため好ましい。
ことができる。例えば、第2の電極7025を陽極として用いる場合、仕事関数が大きい
材料、例えば、ITO、IZO、ZnOなどの透明導電性材料を好ましく用いることがで
きる。本実施の形態では、第2の電極7025を陽極として用い、酸化シリコンを含むI
TO層を形成する。
いる領域が発光素子7022に相当する。図17(B)に示した素子構造の場合、発光素
子7022から発せられる光は、矢印で示すように第2の電極7025側と第1の電極7
023側の両方に射出する。
電極層及びドレイン電極層に透光性を有するような薄膜を用いる例を示しており、発光素
子7022から第1の電極7023側に発せられる光は、カラーフィルタ層7043を通
過し、基板を通過して射出させることができる。
ソグラフィ技術を用いたエッチング方法などでそれぞれ形成する。
縁層7045によって覆う。
、ドレイン電極層に達するコンタクトホールは、隔壁7029と重なる位置に配置する。
、第2の電極7025側からの光はカラーフィルタ層7043を通過しないため、別途カ
ラーフィルタ層を備えた封止基板を第2の電極7025上方に設けることが好ましい。
が第2の電極7005側に抜ける場合の、画素の断面図を示す。図17(C)では、駆動
用TFT7001のドレイン電極層と第1の電極7003と接しており、駆動用TFT7
001と発光素子7002の第1の電極7003とを電気的に接続している。第1の電極
7003上にEL層7004、第2の電極7005が順に積層されている。
003を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、LiやC
s等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、およびこれらを含
む合金(Mg:Ag、Al:Liなど)の他、YbやEr等の希土類金属等が好ましい。
ミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロ
キサンを用いて形成する。隔壁7009は、特に感光性の樹脂材料を用い、第1の電極7
003上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面
となるように形成することが好ましい。隔壁7009として感光性の樹脂材料を用いる場
合、レジストマスクを形成する工程を省略することができる。
も発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。EL層7004が複数の層で構成されている場合、陰極と
して用いる第1の電極7003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホ
ール注入層の順に積層する。なおこれらの層の内、発光層以外の層を全て設ける必要はな
い。
層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。
注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にMg:
Ag合金薄膜とITOとの積層を形成する。
子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路におけ
る電圧上昇を抑制することができ、消費電力を少なくできるため好ましい。
酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化
物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジ
ウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの
透光性を有する導電層を用いても良い。
る領域が発光素子7002に相当する。図17(C)に示した画素の場合、発光素子70
02から発せられる光は、矢印で示すように第2の電極7005側に射出する。
ン層7051、保護絶縁層7052、平坦化絶縁層7056、平坦化絶縁層7053、及
び絶縁層7055に設けられたコンタクトホールを介して第1の電極7003と電気的に
接続する。平坦化絶縁層7036、7046、7053、7056は、ポリイミド、アク
リル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。
また上記樹脂材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG
(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これら
の材料で形成される絶縁層を複数積層させることで、平坦化絶縁層7036、7046、
7053、7056を形成してもよい。平坦化絶縁層7036、7046、7053、7
056の形成法は、特に限定されず、その材料に応じて、スパッタリング法、SOG法、
スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印
刷、オフセット印刷等)、ドクターナイフ、ロールコーター、カーテンコーター、ナイフ
コーター等を用いることができる。
09を設ける。隔壁7009は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機
樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁7009は、特に
感光性の樹脂材料を用い、第1の電極7003上に開口部を形成し、その開口部の側壁が
連続した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁70
09として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略するこ
とができる。
002として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方
の発光素子を青色発光素子とする。また、3種類の発光素子だけでなく白色素子を加えた
4種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
して、発光素子7002上方にカラーフィルタなどを有する封止基板を配置する構成とし
、フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す
材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行
うことができる。
施の形態に示した薄膜トランジスタのいずれか一を適宜用いることができ、同様な工程及
び材料で形成することができる。駆動用TFT7001、7011、7021の酸化物半
導体層は水素や水が低減されている。従って、駆動用TFT7001、7011、702
1は信頼性の高い薄膜トランジスタである。
てもよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
。
EL素子を設けることも可能である。
的に接続されている例を示したが、駆動用TFTと発光素子との間に電流制御用TFTが
接続されている構成であってもよい。
て説明する。図18は、第1の基板上に形成された薄膜トランジスタ及び発光素子を、第
2の基板との間にシール材によって封止した、パネルの平面図であり、図18(B)は、
図18(A)のH−Iにおける断面図に相当する。
03b、及び走査線駆動回路4504a、4504bを囲むようにして、シール材450
5が設けられている。また画素部4502、信号線駆動回路4503a、4503b、及
び走査線駆動回路4504a、4504bの上に第2の基板4506が設けられている。
よって画素部4502、信号線駆動回路4503a、4503b、及び走査線駆動回路4
504a、4504bは、第1の基板4501とシール材4505と第2の基板4506
とによって、充填材4507と共に密封されている。このように外気に曝されないように
気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィ
ルム等)やカバー材でパッケージング(封入)することが好ましい。
、4503b、及び走査線駆動回路4504a、4504bは、薄膜トランジスタを複数
有しており、図18(B)では、画素部4502に含まれる薄膜トランジスタ4510と
、信号線駆動回路4503aに含まれる薄膜トランジスタ4509とを例示している。
いずれか一を適宜用いることができ、同様な工程及び材料で形成することができる。薄膜
トランジスタ4509、4510の酸化物半導体層は水素や水が低減されている。従って
、薄膜トランジスタ4509、4510は信頼性の高い薄膜トランジスタである。
ネル形成領域と重なる位置に導電層を設けた構造とする。本実施の形態において、薄膜ト
ランジスタ4509、4510はnチャネル型薄膜トランジスタである。
ネル形成領域と重なる位置に導電層4540が設けられている。導電層4540を酸化物
半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後における
薄膜トランジスタ4509のしきい値電圧の変化量を低減することができる。また、導電
層4540は、電位が薄膜トランジスタ4509のゲート電極層と同じでもよいし、異な
っていても良く、第2のゲート電極層として機能させることもできる。また、導電層45
40の電位がGND、0V、或いはフローティング状態であってもよい。
成されている。薄膜トランジスタ4510のソース電極層又はドレイン電極層は薄膜トラ
ンジスタ上に設けられた酸化シリコン層4542及び絶縁層4551に形成された開口に
おいて配線層4550と電気的に接続されている。配線層4550は第1の電極4517
と接して形成されており、薄膜トランジスタ4510と第1の電極4517とは配線層4
550を介して電気的に接続されている。
51上に形成される。
るオーバーコート層4543で覆う構成となっている。
4としては、例えば窒化シリコン層をスパッタリング法で成膜すればよい。
電極4517は、薄膜トランジスタ4510のソース電極層またはドレイン電極層と配線
層4550を介して電気的に接続されている。なお発光素子4511の構成は、第1の電
極4517、電界発光層4512、第2の電極4513の積層構造であるが、示した構成
に限定されない。発光素子4511から取り出す光の方向などに合わせて、発光素子45
11の構成は適宜変えることができる。
。特に感光性の材料を用い、第1の電極4517上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
成されていてもどちらでも良い。
4513及び隔壁4520上に保護層を形成してもよい。保護層としては、窒化シリコン
層、窒化酸化シリコン層、DLC層等を形成することができる。
b、または画素部4502に与えられる各種信号及び電位は、FPC4518a、451
8bから供給されている。
から形成され、端子電極4516は、薄膜トランジスタ4509のソース電極層及びドレ
イン電極層と同じ導電層から形成されている。
介して電気的に接続されている。
らない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリ
ルフィルムのような透光性を有する材料を用いる。
樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル
、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはE
VA(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用
いればよい。
、位相差板(λ/4板、λ/2板)などの光学フィルムを適宜設けてもよい。また、偏光
板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し
、映り込みを低減できるアンチグレア処理を施すことができる。
形成することができる。シール材は、代表的には可視光硬化性、紫外線硬化性または熱硬
化性の樹脂を含む材料を用いることができる。また、フィラーを含んでもよい。
は、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動
回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動
回路のみ、或いは一部のみを別途形成して実装しても良く、図18の構成に限定されない
。
することができる。
本実施の形態では、実施の形態1又は2に示した論理回路を有する半導体装置の一例に
ついて説明する。具体的には、駆動回路が実施の形態1又は2に示した論理回路を有する
電子ペーパーの一例を示す。
いられる薄膜トランジスタ581としては、上記実施の形態に示した薄膜トランジスタの
いずれか一を適宜用いることができ、同様な工程及び材料で形成することができる。本実
施の形態では、薄膜トランジスタ581として実施の形態6に示した薄膜トランジスタを
適用する例を示す。薄膜トランジスタ581の酸化物半導体層は水素や水が低減されてい
る。従って、薄膜トランジスタ581は信頼性の高い薄膜トランジスタである。
ストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用い、電極層で
ある第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位
差を生じさせての球形粒子の向きを制御することにより、表示を行う方式である。
スタであり、ソース電極層又はドレイン電極層は、酸化シリコン層583、保護絶縁層5
84、絶縁層585に形成される開口において第1の電極層587と接して電気的に接続
されている。
90bを有し、周りに液体で満たされているキャビティ594を含む球形粒子が設けられ
ており、球形粒子の周囲は樹脂等の充填材595で充填されている(図19参照)。本実
施の形態においては、第1の電極層587が画素電極に相当し、対向基板596に設けら
れる第2の電極層588が共通電極に相当する。
体と、正または負に帯電した白い微粒子と、白い微粒子と逆の極性に帯電した黒い微粒子
とを封入した直径10μm〜200μm程度のマイクロカプセルを用いる。第1の電極層
と第2の電極層との間に設けられるマイクロカプセルは、第1の電極層と第2の電極層に
よって、電場が与えられると、白い微粒子と、黒い微粒子が互いに逆の方向に移動し、白
または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であ
り、一般に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反
射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示
部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一
度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置
(単に表示装置、又は表示装置を具備する半導体装置ともいう)を遠ざけた場合であって
も、表示された像を保存しておくことが可能となる。
圧を制御することによって、表示を行う反射型の表示装置である。
本実施の形態では、実施の形態1又は2に示した論理回路を有する半導体装置の一例に
ついて説明する。具体的には、駆動回路が実施の形態1又は2に示した論理回路を有する
電子機器(遊技機も含む)の一例を示す。なお、電子機器としては、例えば、テレビジョ
ン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、
デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電
話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ
機などの大型ゲーム機などが挙げられる。
1に組み込まれた表示部1602の他、操作ボタン1603a、1603b、外部接続ポ
ート1604、スピーカ1605、マイク1606などを備えている。
情報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、
表示部1602を指などで触れることにより行うことができる。
表示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表
示モードと入力モードの2つのモードが混合した表示+入力モードである。
を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場
合、表示部1602の画面のほとんどにキーボードまたは番号ボタンを表示させることが
好ましい。
を有する検出装置を設けることで、携帯電話機1600の向き(縦か横か)を判断して、
表示部1602の画面表示を自動的に切り替えるようにすることができる。
作ボタン1603a、1603bの操作により行われる。また、表示部1602に表示さ
れる画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する
画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り
替える。
示部1602のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モー
ドから表示モードに切り替えるように制御してもよい。
602に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことが
できる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセン
シング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
画素のスイッチング素子として、上記他の実施の形態に示す薄膜トランジスタを複数配置
することができる。
、複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、
様々なデータ処理機能を備えることもできる。
構成されている。筐体1801には、表示パネル1802、スピーカ1803、マイクロ
フォン1804、ポインティングデバイス1806、カメラ用レンズ1807、外部接続
端子1808などを備え、筐体1800には、キーボード1810、外部メモリスロット
1811などを備えている。また、アンテナは筐体1801内部に内蔵されている。
れている複数の操作キー1805を点線で示している。
。
ル1802と同一面上にカメラ用レンズ1807を備えているため、テレビ電話が可能で
ある。スピーカ1803及びマイクロフォン1804は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体1800と筐体1801は、スライドし、図
20(B)のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外
部メモリスロット1811に記録媒体を挿入し、より大量のデータ保存及び移動に対応で
きる。
もよい。
、筐体9601に表示部9603が組み込まれている。表示部9603により、映像を表
示することが可能である。また、ここでは、スタンド9605により筐体9601を支持
した構成を示している。
モコン操作機9610により行うことができる。リモコン操作機9610が備える操作キ
ー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示さ
れる映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作
機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方
向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である
。
ランジスタを複数配置することができる。
トフレーム9700は、筐体9701に表示部9703が組み込まれている。表示部97
03は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画
像データを表示させることで、通常の写真立てと同様に機能させることができる。
ランジスタを複数配置することができる。
SBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える
構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面
に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録
媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デ
ータを取り込み、取り込んだ画像データを表示部9703に表示させることができる。
い。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
おり、連結部9893により、開閉可能に連結されている。筐体9881には表示部98
82が組み込まれ、筐体9891には表示部9883が組み込まれている。
ランジスタを複数配置することができる。
886、LEDランプ9890、入力手段(操作キー9885、接続端子9887、セン
サ9888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温
度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度
、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を
備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明
細書に開示する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設け
られた構成とすることができる。図22に示す携帯型遊技機は、記録媒体に記録されてい
るプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線
通信を行って情報を共有する機能を有する。なお、図22に示す携帯型遊技機が有する機
能はこれに限定されず、様々な機能を有することができる。
の表示パネルに適用することができ、信頼性の高い電子機器を提供することができる。
本実施の形態では、実施の形態1又は2に示した論理回路を有する半導体装置の一例に
ついて説明する。具体的には、駆動回路が実施の形態1又は2に示した論理回路を有する
電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可
能である。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車な
どの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用すること
ができる。電子機器の一例を図23に示す。
および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は
、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うこと
ができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
み込まれている。表示部2705および表示部2707は、続き画面を表示する構成とし
てもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とする
ことで、例えば右側の表示部(図23では表示部2705)に文章を表示し、左側の表示
部(図23では表示部2707)に画像を表示することができる。
2701において、電源2721、操作キー2723、スピーカ2725などを備えてい
る。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキ
ーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSB
ケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成とし
てもよい。
、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とするこ
とも可能である。
本発明の一形態は、酸化物半導体中でキャリアの供与体(ドナー又はアクセプタ)とな
り得る不純物を極めて少ないレベルにまで除去することで、真性又は実質的に真性な酸化
物半導体を作製し、当該酸化物半導体を薄膜トランジスタに適用するものである。
。高純度化が図られた酸化物半導体のフェルミ準位は、理想的な状態では禁制帯の中央に
位置している。
ば、接合面において電極メタルのフェルミレベルと酸化物半導体の伝導帯のレベルが一致
する。この等式を境目として、右辺が大きい場合はオーミック接触となる。バンドギャッ
プ3.15eV、電子親和力4.3eV、真性状態(キャリア密度約1×10−7/cm
3)であると仮定し、ソース電極及びドレイン電極として仕事関数4.3eVのチタン(
Ti)を用いたときには、図24で示すように電子に対してショットキー障壁は形成され
ない。
れた状態を示す図である。酸化物半導体はバンドギャップが広いため、高純度化され真性
若しくは実質的に真性な酸化物半導体の真性キャリア密度はゼロ又は限りなくゼロに近い
状態であるが、ソース−ドレイン間に電圧が印加されれば、ソース側からキャリア(電子
)が注入され、ドレイン側に流れ得ることが理解される。
酸化物半導体を用いたトランジスタにおけるものを示している。この場合、高純度化され
た酸化物半導体には熱励起キャリアがほとんど存在しないことから、ゲート絶縁膜近傍に
もキャリアは蓄積されない。しかし、図25で示すように、ソース側から注入されたキャ
リア(電子)が伝搬することはできる。
、酸化物半導体を用いたトランジスタにおけるものを示している。酸化物半導体中に少数
キャリア(正孔)はほとんど存在しないので、ゲート絶縁膜近傍にもキャリアは蓄積され
ない。このことは、オフ電流が小さいことを意味している。
ン半導体のバンドギャップは1.12eVであり、真性キャリア密度は1.45×101
0/cm3(300K)である。室温においても熱励起キャリアが無視できず、温度に依
存してオフ電流が大きく変動することとなる。
はなく、ドナーを形成する水素等の不純物を極力低減し、キャリア密度を1×1014/
cm3以下、好ましくは1×1012/cm3以下となるようにすることで、実用的な動
作温度で熱的に励起されるキャリアを排除して、ソース側から注入されるキャリアのみに
よってトランジスタを動作させることができる。それにより、オフ電流を1×10−13
[A]以下にまで下げると共に、温度変化によってオフ電流がほとんど変化しない極めて
安定に動作するトランジスタを得ることができる。
本実施の形態では、評価用素子(TEGとも呼ぶ)でのオフ電流の測定値について以下
に説明する。
的にはL/W=3μm/10000μmの薄膜トランジスタの初期特性を示す。また、上
面図を図29(A)に示し、その一部を拡大した上面図を図29(B)に示す。図29(
B)の点線で囲んだ領域がL/W=3μm/50μm、Lov=1.5μmの1段分の薄
膜トランジスタである。薄膜トランジスタの初期特性を測定するため、基板温度を室温と
し、ソース−ドレイン間電圧(以下、ドレイン電圧またはVdという)を10Vとし、ソ
ース−ゲート間電圧(以下、ゲート電圧またはVgという)を−20V〜+20Vまで変
化させたときのソース−ドレイン電流(以下、ドレイン電流またはIdという)の変化特
性、すなわちVg−Id特性を測定した。なお、図28では、Vgを−20V〜+5Vま
での範囲で示している。
及び10Vにおいてオフ電流は1×10−13[A]以下となっており、測定機(半導体
パラメータ・アナライザ、Agilent 4156C;Agilent社製)の分解能
(100fA)以下となっている。
上に酸化窒化珪素層を形成した。酸化窒化珪素層上にゲート電極層としてスパッタ法によ
りタングステン層を形成した。ここで、タングステン層を選択的にエッチングしてゲート
電極層を形成した。
珪素層を形成した。
ット(モル数比で、In2O3:Ga2O3:ZnO=1:1:2)を用いて、厚さ50
nmの酸化物半導体層を形成した。ここで、酸化物半導体層を選択的にエッチングし、島
状の酸化物半導体層を形成した。
の熱処理を行った。
0nm)をスパッタ法により成膜した。ここで、ソース電極層及びドレイン電極層を選択
的にエッチングし、1つの薄膜トランジスタのチャネル長Lが3μm、チャネル幅Wが5
0μmとし、200個を並列とすることで、実効的にL/W=3μm/10000μmと
なるようにした。
酸化珪素層を膜厚300nmで形成した。ここで、保護層である酸化珪素層を選択的にエ
ッチングし、ゲート電極層、ソース電極層及びドレイン電極層上に開口部を形成した。そ
の後、窒素雰囲気下、250℃で1時間、第2の熱処理を行った。
作製工程において酸化物半導体層中における水素濃度を十分に低減できたためである。酸
化物半導体層中の水素濃度は、5×1019(atoms/cm3)以下、好ましくは5
×1018(atoms/cm3)以下、さらに好ましくは5×1017(atoms/
cm3)以下とする。なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析法
(SIMS:Secondary Ion Mass Spectrometry)で行
う。
他の酸化物半導体材料、例えば、In−Sn−Zn−O系、Sn−Ga−Zn−O系、A
l−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、In−Sn−O系
、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系などを用
いることができる。また、酸化物半導体材料として、AlOxを2.5〜10wt%混入
したIn−Al−Zn−O系や、SiOxを2.5〜10wt%混入したIn−Zn−O
系を用いることもできる。
キャリア密度1.45×1010/cm3と同等、もしくはそれ以下であることが好まし
い、具体的には、5×1014/cm3以下、好ましくは5×1012/cm3以下であ
る。即ち、酸化物半導体層のキャリア密度は、限りなくゼロに近くすることができる。
可能であり、回路の動作速度を高速化でき、オフ電流値が極めて小さいため、さらに低消
費電力化も図ることができる。
設計を行うことができる。
した。温度特性は、薄膜トランジスタが使われる最終製品の耐環境性や、性能の維持など
を考慮する上で重要である。当然ながら、変化量が小さいほど好ましく、製品設計の自由
度が増す。
0℃のそれぞれの温度で薄膜トランジスタを形成した基板を一定温度とし、ドレイン電圧
を6V、ゲート電圧を−20V〜+20Vまで変化させてVg−Id特性を取得した。
たものであり、点線で囲むオフ電流の領域を拡大したものを図30(B)に示す。図中の
矢印で示す右端の曲線が−30℃、左端が120℃で取得した曲線で、その他の温度で取
得した曲線は、その間に位置する。オン電流の温度依存性はほとんど見られない。一方、
オフ電流は拡大図の図30(B)においても明らかであるように、ゲート電圧が−20V
近傍を除いて、全ての温度で測定機の分解能近傍の1×10−12[A]以下となってお
り、温度依存性も見えていない。すなわち、120℃の高温においても、オフ電流が1×
10−12[A]以下を維持しており、実効的なチャネル幅Wが10000μmであるこ
とを考慮すると、オフ電流が非常に小さいことがわかる。
、オフ電流の温度依存性がほとんど現れない。これは、酸化物半導体のエネルギーギャッ
プが3eV以上であり、真性キャリアが極めて少ないことに起因する。また、ソース領域
及びドレイン領域は縮退した状態にあるのでやはり温度依存性が現れない要因となってい
る。薄膜トランジスタの動作は、縮退したソース領域から酸化物半導体に注入されたキャ
リアによるものがほとんどであり、キャリア密度の温度依存性がないことから上記特性(
オフ電流の温度依存性無し)を説明することができる。
)などを作製した場合、オフ電流値が小さくほとんどリークがないため、記憶データを保
持する時間を長くすることができる。
12 薄膜トランジスタ
13 薄膜トランジスタ
14 薄膜トランジスタ
15 容量素子
21 薄膜トランジスタ
22 薄膜トランジスタ
23 薄膜トランジスタ
24 薄膜トランジスタ
25 容量素子
31 薄膜トランジスタ
41 薄膜トランジスタ
101 薄膜トランジスタ
102 薄膜トランジスタ
103 薄膜トランジスタ
104 薄膜トランジスタ
105 容量素子
110 パルス出力回路
111 薄膜トランジスタ
112 薄膜トランジスタ
113 薄膜トランジスタ
114 薄膜トランジスタ
115 容量素子
120 パルス出力回路
121 薄膜トランジスタ
122 薄膜トランジスタ
123 薄膜トランジスタ
124 薄膜トランジスタ
125 容量素子
130 パルス出力回路
201 薄膜トランジスタ
202 薄膜トランジスタ
203 薄膜トランジスタ
204 薄膜トランジスタ
205 容量素子
210 パルス出力回路
211 薄膜トランジスタ
212 薄膜トランジスタ
213 薄膜トランジスタ
214 薄膜トランジスタ
215 容量素子
220 パルス出力回路
221 薄膜トランジスタ
222 薄膜トランジスタ
223 薄膜トランジスタ
224 薄膜トランジスタ
225 容量素子
230 パルス出力回路
300 基板
302 ゲート絶縁層
303 保護絶縁層
310 薄膜トランジスタ
311 ゲート電極層
313 チャネル形成領域
314a 高抵抗ソース領域
314b 高抵抗ドレイン領域
315a ソース電極層
315b ドレイン電極層
316 酸化物絶縁層
320 基板
322 ゲート絶縁層
323 保護絶縁層
330 酸化物半導体層
331 酸化物半導体層
332 酸化物半導体層
340 基板
342 ゲート絶縁層
343 保護絶縁層
345 酸化物半導体層
346 酸化物半導体層
350 薄膜トランジスタ
351 ゲート電極層
352 酸化物半導体層
355a ソース電極層
355b ドレイン電極層
356 酸化物絶縁層
360 薄膜トランジスタ
361 ゲート電極層
362 酸化物半導体層
363 チャネル形成領域
364a 高抵抗ソース領域
364b 高抵抗ドレイン領域
365a ソース電極層
365b ドレイン電極層
366 酸化物絶縁層
370 基板
372a 第1のゲート絶縁層
372b 第2のゲート絶縁層
373 保護絶縁層
380 薄膜トランジスタ
381 ゲート電極層
382 酸化物半導体層
385a ソース電極層
385b ドレイン電極層
386 酸化物絶縁層
390 薄膜トランジスタ
391 ゲート電極層
392 酸化物半導体層
393 酸化物半導体層
394 基板
395a ソース電極層
395b ドレイン電極層
396 酸化物絶縁層
397 ゲート絶縁層
398 保護絶縁層
399 酸化物半導体層
400 基板
402 ゲート絶縁層
407 絶縁層
410 薄膜トランジスタ
411 ゲート電極層
412 酸化物半導体層
414a 配線層
414b 配線層
415a ソース電極層又はドレイン電極層
415b ソース電極層又はドレイン電極層
420 シリコン基板
421a 開口
421b 開口
422 絶縁層
423 開口
424 導電層
425 薄膜トランジスタ
426 薄膜トランジスタ
427 導電層
450 基板
452 ゲート絶縁層
457 絶縁層
460 薄膜トランジスタ
461 ゲート電極層
461a ゲート電極層
461b ゲート電極層
462 酸化物半導体層
464 配線層
465a ソース電極層又はドレイン電極層
465a1 ソース電極層又はドレイン電極層
465a2 ソース電極層又はドレイン電極層
465b ソース電極層又はドレイン電極層
468 配線層
580 基板
581 薄膜トランジスタ
583 酸化シリコン層
584 保護絶縁層
585 絶縁層
587 電極層
588 電極層
590a 黒色領域
590b 白色領域
594 キャビティ
595 充填材
596 対向基板
1600 携帯電話機
1601 筐体
1602 表示部
1603a 操作ボタン
1603b 操作ボタン
1604 外部接続ポート
1605 スピーカ
1606 マイク
1800 筐体
1801 筐体
1802 表示パネル
1803 スピーカ
1804 マイクロフォン
1805 操作キー
1806 ポインティングデバイス
1807 カメラ用レンズ
1808 外部接続端子
1810 キーボード
1811 外部メモリスロット
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカ
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 薄膜トランジスタ
4011 薄膜トランジスタ
4013 液晶素子
4015 接続端子電極
4016 端子電極
4018 FPC
4019 異方性導電膜
4021 絶縁層
4030 画素電極層
4031 対向電極層
4032 絶縁層
4033 絶縁層
4040 導電層
4041 絶縁層
4042 絶縁層
4501 基板
4502 画素部
4503a 信号線駆動回路
4503b 信号線駆動回路
4504a 走査線駆動回路
4504b 走査線駆動回路
4505 シール材
4506 基板
4507 充填材
4509 薄膜トランジスタ
4510 薄膜トランジスタ
4511 発光素子
4512 電界発光層
4513 電極
4515 接続端子電極
4516 端子電極
4517 電極
4518a FPC
4518b FPC
4519 異方性導電層
4520 隔壁
4540 導電層
4542 酸化シリコン層
4543 オーバーコート層
4544 絶縁層
4545 カラーフィルタ層
4550 配線層
4551 絶縁層
6400 画素
6401 スイッチング用トランジスタ
6402 駆動用トランジスタ
6403 容量素子
6404 発光素子
6405 信号線
6406 走査線
6407 電源線
6408 共通電位線
7001 駆動用TFT
7002 発光素子
7003 電極
7004 EL層
7005 電極
7009 隔壁
7011 駆動用TFT
7012 発光素子
7013 電極
7014 EL層
7015 電極
7016 遮蔽膜
7017 導電層
7019 隔壁
7021 駆動用TFT
7022 発光素子
7023 電極
7024 EL層
7025 電極
7026 電極
7027 導電層
7029 隔壁
7031 絶縁層
7032 絶縁層
7033 カラーフィルタ層
7034 オーバーコート層
7035 保護絶縁層
7036 平坦化絶縁層
7041 絶縁層
7042 絶縁層
7043 カラーフィルタ層
7044 オーバーコート層
7045 保護絶縁層
7046 平坦化絶縁層
7051 酸化シリコン層
7052 保護絶縁層
7053 平坦化絶縁層
7055 絶縁層
7056 平坦化絶縁層
9600 テレビジョン装置
9601 筐体
9603 表示部
9605 スタンド
9607 表示部
9609 操作キー
9610 リモコン操作機
9700 デジタルフォトフレーム
9701 筐体
9703 表示部
9881 筐体
9882 表示部
9883 表示部
9884 スピーカ部
9885 操作キー
9886 記録媒体挿入部
9887 接続端子
9888 センサ
9889 マイクロフォン
9890 LEDランプ
9891 筐体
9893 連結部
Claims (3)
- 駆動用トランジスタと、前記駆動用トランジスタと電気的に接続された発光素子と、を有し、
前記駆動用トランジスタのチャネル形成領域は、酸化物半導体を有し、
前記駆動用トランジスタのオフ電流は、チャネル長方向において、測定温度120℃及びドレイン電圧6Vのとき、(1/3)×10−12A/μm以下であり、
前記駆動用トランジスタのオフ電流は、チャネル長方向において、測定温度−30℃及びドレイン電圧6Vのとき、(1/3)×10−12A/μm以下である表示装置。 - 駆動用トランジスタと、前記駆動用トランジスタと電気的に接続された発光素子と、カラーフィルタ層を有し、
前記カラーフィルタ層は、前記駆動用トランジスタの上方、且つ、前記発光素子の下方に位置し、
前記駆動用トランジスタのチャネル形成領域は、酸化物半導体を有し、
前記駆動用トランジスタのオフ電流は、チャネル長方向において、測定温度120℃及びドレイン電圧6Vのとき、(1/3)×10−12A/μm以下であり、
前記駆動用トランジスタのオフ電流は、チャネル長方向において、測定温度−30℃及びドレイン電圧6Vのとき、(1/3)×10−12A/μm以下である表示装置。 - 請求項1又は2において、
前記酸化物半導体は、Inと、Gaと、Znと、を有する表示装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009238914 | 2009-10-16 | ||
JP2009238914 | 2009-10-16 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018132035A Division JP6581255B2 (ja) | 2009-10-16 | 2018-07-12 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020195944A Division JP7101743B2 (ja) | 2009-10-16 | 2020-11-26 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020016889A JP2020016889A (ja) | 2020-01-30 |
JP6802336B2 true JP6802336B2 (ja) | 2020-12-16 |
Family
ID=43876076
Family Applications (10)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010229576A Withdrawn JP2011103454A (ja) | 2009-10-16 | 2010-10-12 | 論理回路及び半導体装置 |
JP2013120648A Expired - Fee Related JP5734349B2 (ja) | 2009-10-16 | 2013-06-07 | 半導体装置の作製方法 |
JP2015082620A Active JP6010177B2 (ja) | 2009-10-16 | 2015-04-14 | 半導体装置の作製方法 |
JP2016180623A Active JP6216852B2 (ja) | 2009-10-16 | 2016-09-15 | 表示装置 |
JP2017183272A Expired - Fee Related JP6371456B2 (ja) | 2009-10-16 | 2017-09-25 | 半導体装置 |
JP2018132035A Active JP6581255B2 (ja) | 2009-10-16 | 2018-07-12 | 表示装置 |
JP2019156482A Active JP6802336B2 (ja) | 2009-10-16 | 2019-08-29 | 表示装置 |
JP2020195944A Active JP7101743B2 (ja) | 2009-10-16 | 2020-11-26 | 表示装置 |
JP2022108308A Active JP7308336B2 (ja) | 2009-10-16 | 2022-07-05 | 表示装置 |
JP2023109110A Pending JP2023139009A (ja) | 2009-10-16 | 2023-07-03 | 表示装置 |
Family Applications Before (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010229576A Withdrawn JP2011103454A (ja) | 2009-10-16 | 2010-10-12 | 論理回路及び半導体装置 |
JP2013120648A Expired - Fee Related JP5734349B2 (ja) | 2009-10-16 | 2013-06-07 | 半導体装置の作製方法 |
JP2015082620A Active JP6010177B2 (ja) | 2009-10-16 | 2015-04-14 | 半導体装置の作製方法 |
JP2016180623A Active JP6216852B2 (ja) | 2009-10-16 | 2016-09-15 | 表示装置 |
JP2017183272A Expired - Fee Related JP6371456B2 (ja) | 2009-10-16 | 2017-09-25 | 半導体装置 |
JP2018132035A Active JP6581255B2 (ja) | 2009-10-16 | 2018-07-12 | 表示装置 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020195944A Active JP7101743B2 (ja) | 2009-10-16 | 2020-11-26 | 表示装置 |
JP2022108308A Active JP7308336B2 (ja) | 2009-10-16 | 2022-07-05 | 表示装置 |
JP2023109110A Pending JP2023139009A (ja) | 2009-10-16 | 2023-07-03 | 表示装置 |
Country Status (10)
Country | Link |
---|---|
US (8) | US8400187B2 (ja) |
EP (1) | EP2489075A4 (ja) |
JP (10) | JP2011103454A (ja) |
KR (2) | KR101903918B1 (ja) |
CN (4) | CN113903796A (ja) |
IN (1) | IN2012DN01823A (ja) |
MY (1) | MY158956A (ja) |
SG (1) | SG178057A1 (ja) |
TW (4) | TWI623107B (ja) |
WO (1) | WO2011046025A1 (ja) |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG178057A1 (en) | 2009-10-16 | 2012-03-29 | Semiconductor Energy Lab | Logic circuit and semiconductor device |
KR20130130879A (ko) | 2009-10-21 | 2013-12-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
KR101801959B1 (ko) | 2009-10-21 | 2017-11-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 그 액정 표시 장치를 구비하는 전자기기 |
KR101293261B1 (ko) | 2009-10-21 | 2013-08-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 표시 장치를 갖는 전자 기기 |
KR101978106B1 (ko) | 2010-01-20 | 2019-05-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101950364B1 (ko) | 2010-02-26 | 2019-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
US8624239B2 (en) * | 2010-05-20 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI562142B (en) * | 2011-01-05 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Storage element, storage device, and signal processing circuit |
US9960278B2 (en) * | 2011-04-06 | 2018-05-01 | Yuhei Sato | Manufacturing method of semiconductor device |
US8878174B2 (en) | 2011-04-15 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit |
US8446171B2 (en) | 2011-04-29 | 2013-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Signal processing unit |
TWI568181B (zh) | 2011-05-06 | 2017-01-21 | 半導體能源研究所股份有限公司 | 邏輯電路及半導體裝置 |
KR101874144B1 (ko) | 2011-05-06 | 2018-07-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기억 장치 |
TWI536502B (zh) | 2011-05-13 | 2016-06-01 | 半導體能源研究所股份有限公司 | 記憶體電路及電子裝置 |
KR102093909B1 (ko) | 2011-05-19 | 2020-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 회로 및 회로의 구동 방법 |
KR102081792B1 (ko) | 2011-05-19 | 2020-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 연산회로 및 연산회로의 구동방법 |
US8581625B2 (en) * | 2011-05-19 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
JP5951351B2 (ja) | 2011-05-20 | 2016-07-13 | 株式会社半導体エネルギー研究所 | 加算器及び全加算器 |
US8508256B2 (en) | 2011-05-20 | 2013-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit |
US9336845B2 (en) | 2011-05-20 | 2016-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Register circuit including a volatile memory and a nonvolatile memory |
JP5912844B2 (ja) * | 2011-05-31 | 2016-04-27 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイス |
US8736315B2 (en) | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6099372B2 (ja) | 2011-12-05 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
US9105744B2 (en) * | 2012-03-01 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices having inactive fin field effect transistor (FinFET) structures and manufacturing and design methods thereof |
US10515956B2 (en) | 2012-03-01 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company | Semiconductor devices having Fin Field Effect Transistor (FinFET) structures and manufacturing and design methods thereof |
US9786793B2 (en) * | 2012-03-29 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements |
JP6126419B2 (ja) | 2012-04-30 | 2017-05-10 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
US8658444B2 (en) | 2012-05-16 | 2014-02-25 | International Business Machines Corporation | Semiconductor active matrix on buried insulator |
US9048265B2 (en) * | 2012-05-31 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device comprising oxide semiconductor layer |
US9135182B2 (en) | 2012-06-01 | 2015-09-15 | Semiconductor Energy Laboratory Co., Ltd. | Central processing unit and driving method thereof |
US20140027762A1 (en) * | 2012-07-27 | 2014-01-30 | Semiconductor Energy Laboratory Co. Ltd. | Semiconductor device |
JP2014057298A (ja) | 2012-08-10 | 2014-03-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
JP2014057296A (ja) * | 2012-08-10 | 2014-03-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の駆動方法 |
TWI581404B (zh) | 2012-08-10 | 2017-05-01 | 半導體能源研究所股份有限公司 | 半導體裝置以及該半導體裝置的驅動方法 |
WO2014103901A1 (en) | 2012-12-25 | 2014-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP6396671B2 (ja) | 2013-04-26 | 2018-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6013397B2 (ja) * | 2013-05-10 | 2016-10-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | タッチセンサ |
US9575352B2 (en) | 2013-07-23 | 2017-02-21 | 3M Innovative Properties Company | Addressable switchable transparent display |
KR102114751B1 (ko) * | 2013-10-29 | 2020-05-26 | 엘지디스플레이 주식회사 | 내장형 게이트 드라이버 |
KR102159684B1 (ko) * | 2014-02-17 | 2020-09-25 | 삼성디스플레이 주식회사 | 박막 트랜지스터 |
US9515661B2 (en) * | 2014-05-09 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Circuit, semiconductor device, and clock tree |
CN104241392B (zh) * | 2014-07-14 | 2017-07-14 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、显示基板和显示设备 |
JP2016111677A (ja) | 2014-09-26 | 2016-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置、無線センサ、及び電子機器 |
JP6615565B2 (ja) | 2014-10-24 | 2019-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN104599630B (zh) * | 2014-12-16 | 2017-04-19 | 上海天马有机发光显示技术有限公司 | 一种驱动电路及发光控制电路、显示面板、显示装置 |
US9559682B2 (en) * | 2015-01-12 | 2017-01-31 | Infineon Technologies Ag | Protected switching element |
US9633710B2 (en) | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
CN105097548A (zh) * | 2015-06-23 | 2015-11-25 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置 |
JP2017117594A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社ジャパンディスプレイ | 有機el表示装置 |
US10334196B2 (en) | 2016-01-25 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10371129B2 (en) * | 2016-02-26 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and sensor system |
CN109565280B (zh) | 2016-08-19 | 2023-02-17 | 株式会社半导体能源研究所 | 半导体装置的电源控制方法 |
CN108172625B (zh) * | 2016-12-07 | 2020-09-29 | 清华大学 | 一种逻辑电路 |
US10440298B2 (en) * | 2016-12-23 | 2019-10-08 | Bae Systems Information And Electronic Systems Integration Inc. | Extended dynamic range cis pixel achieving ultra-low noise |
WO2018203175A1 (ja) * | 2017-05-03 | 2018-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10340267B1 (en) | 2017-12-29 | 2019-07-02 | Micron Technology, Inc. | Semiconductor devices including control logic levels, and related memory devices, control logic assemblies, electronic systems, and methods |
US10366983B2 (en) * | 2017-12-29 | 2019-07-30 | Micron Technology, Inc. | Semiconductor devices including control logic structures, electronic systems, and related methods |
US10297290B1 (en) | 2017-12-29 | 2019-05-21 | Micron Technology, Inc. | Semiconductor devices, and related control logic assemblies, control logic devices, electronic systems, and methods |
CN107958656B (zh) * | 2018-01-08 | 2019-07-02 | 武汉华星光电技术有限公司 | Goa电路 |
JP7000187B2 (ja) * | 2018-02-08 | 2022-01-19 | エイブリック株式会社 | 基準電圧回路及び半導体装置 |
US11831309B2 (en) * | 2018-04-20 | 2023-11-28 | Texas Instruments Incorporated | Stress reduction on stacked transistor circuits |
US10777153B1 (en) * | 2019-05-16 | 2020-09-15 | Himax Display, Inc. | Method for calculating pixel voltage for liquid crystal on silicon display device |
US11379231B2 (en) | 2019-10-25 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Data processing system and operation method of data processing system |
US11335552B2 (en) * | 2020-04-17 | 2022-05-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of semiconductor device with oxide semiconductor channel |
JP2021196397A (ja) * | 2020-06-09 | 2021-12-27 | 武漢天馬微電子有限公司 | 表示装置 |
Family Cites Families (240)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4610222Y1 (ja) | 1966-03-01 | 1971-04-09 | ||
JPS446940Y1 (ja) | 1966-11-24 | 1969-03-14 | ||
JPS4959543A (ja) * | 1972-10-05 | 1974-06-10 | ||
JPS4968634A (ja) * | 1972-11-06 | 1974-07-03 | ||
JPS5091233A (ja) * | 1973-12-11 | 1975-07-21 | ||
JPS5717380B2 (ja) | 1974-02-13 | 1982-04-10 | ||
US3929558A (en) | 1974-03-11 | 1975-12-30 | Ontario Paper Co Ltd | Method of adding a soluble aluminum salt to chemically softened wood chips followed by mechanical refining |
US4449224A (en) | 1980-12-29 | 1984-05-15 | Eliyahou Harari | Dynamic merged load logic (MLL) and merged load memory (MLM) |
JPS57122562A (en) | 1981-01-22 | 1982-07-30 | Toshiba Corp | Semiconductor integrated circuit |
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0262797A (ja) * | 1988-08-29 | 1990-03-02 | Matsushita Electric Ind Co Ltd | ダイナミック形シフトレジスタ |
EP0445535B1 (en) | 1990-02-06 | 1995-02-01 | Sel Semiconductor Energy Laboratory Co., Ltd. | Method of forming an oxide film |
JP2585118B2 (ja) | 1990-02-06 | 1997-02-26 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
US6242289B1 (en) * | 1995-09-08 | 2001-06-05 | Semiconductor Energy Laboratories Co., Ltd. | Method for producing semiconductor device |
JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
US5847410A (en) | 1995-11-24 | 1998-12-08 | Semiconductor Energy Laboratory Co. | Semiconductor electro-optical device |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
TW374196B (en) | 1996-02-23 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same |
TW329558B (en) | 1996-09-20 | 1998-04-11 | Taiwan Semiconductor Mfg Co Ltd | The method & apparatus for manufacturing DRAM & SRAM on single semiconductor chip |
KR100265692B1 (ko) * | 1997-07-03 | 2000-09-15 | 윤덕용 | 에이에프엠을이용한비휘발성메모리소자와해당메모리소자의운영방법 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
EP1020839A3 (en) * | 1999-01-08 | 2002-11-27 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and driving circuit therefor |
JP4801238B2 (ja) | 1999-03-23 | 2011-10-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6281552B1 (en) | 1999-03-23 | 2001-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having ldd regions |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP2001175198A (ja) | 1999-12-14 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2001338990A (ja) | 2000-05-26 | 2001-12-07 | Fujitsu Ltd | 半導体装置 |
TWI245957B (en) | 2000-08-09 | 2005-12-21 | Hitachi Ltd | Active matrix display device |
US6828950B2 (en) | 2000-08-10 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
JP4884609B2 (ja) | 2000-08-10 | 2012-02-29 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動方法、並びに電子機器 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
JP2002110551A (ja) * | 2000-09-27 | 2002-04-12 | Yamanashiken Shokokai Rengokai | 半導体薄膜の形成方法及び装置 |
JP3866070B2 (ja) * | 2000-10-20 | 2007-01-10 | 株式会社 日立ディスプレイズ | 表示装置 |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
TW483117B (en) | 2001-03-07 | 2002-04-11 | United Microelectronics Corp | Memory structure with thin film transistors and the manufacturing method thereof |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP2002368226A (ja) | 2001-06-11 | 2002-12-20 | Sharp Corp | 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器 |
JP4831895B2 (ja) | 2001-08-03 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US7218349B2 (en) * | 2001-08-09 | 2007-05-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
WO2003040441A1 (en) | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4397555B2 (ja) * | 2001-11-30 | 2010-01-13 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
US6933520B2 (en) | 2002-02-13 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7189992B2 (en) | 2002-05-21 | 2007-03-13 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures having a transparent channel |
US7339187B2 (en) * | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
JP2004022736A (ja) | 2002-06-14 | 2004-01-22 | Nec Electronics Corp | 不揮発性ラッチ回路および半導体装置 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
TWI272641B (en) * | 2002-07-16 | 2007-02-01 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
JP2004079696A (ja) * | 2002-08-14 | 2004-03-11 | Renesas Technology Corp | 半導体記憶装置 |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4052923B2 (ja) | 2002-10-25 | 2008-02-27 | 株式会社ルネサステクノロジ | 半導体装置 |
EP1445802A1 (en) * | 2003-02-06 | 2004-08-11 | Centre National De La Recherche Scientifique (Cnrs) | Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4174737B2 (ja) | 2003-03-26 | 2008-11-05 | 株式会社半導体エネルギー研究所 | 発光装置及び素子基板 |
EP1607931B1 (en) | 2003-03-26 | 2014-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Device substrate and light-emitting device |
JP2004303609A (ja) | 2003-03-31 | 2004-10-28 | Tohoku Pioneer Corp | カラー表示用有機elディスプレイ |
CN1806322A (zh) * | 2003-06-20 | 2006-07-19 | 夏普株式会社 | 半导体装置及其制造方法以及电子设备 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7384862B2 (en) | 2003-06-30 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor device and display device |
JP4619050B2 (ja) | 2003-06-30 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
JP4877866B2 (ja) | 2003-10-28 | 2012-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
KR20070116889A (ko) | 2004-03-12 | 2007-12-11 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | 아몰퍼스 산화물 박막의 기상성막방법 |
US7928937B2 (en) | 2004-04-28 | 2011-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006005116A (ja) | 2004-06-17 | 2006-01-05 | Casio Comput Co Ltd | 膜形成方法、半導体膜、及び積層絶縁膜 |
CN100520874C (zh) * | 2004-08-03 | 2009-07-29 | 株式会社半导体能源研究所 | 显示装置及其驱动方法 |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
JP4610285B2 (ja) | 2004-09-30 | 2011-01-12 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP4583878B2 (ja) | 2004-10-29 | 2010-11-17 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
GB0424342D0 (en) | 2004-11-03 | 2004-12-08 | Avecia Ltd | Process and device |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
JP5126730B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
BRPI0517568B8 (pt) | 2004-11-10 | 2022-03-03 | Canon Kk | Transistor de efeito de campo |
JP5138163B2 (ja) | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
JP5118810B2 (ja) | 2004-11-10 | 2013-01-16 | キヤノン株式会社 | 電界効果型トランジスタ |
JP5126729B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
KR100889796B1 (ko) | 2004-11-10 | 2009-03-20 | 캐논 가부시끼가이샤 | 비정질 산화물을 사용한 전계 효과 트랜지스터 |
JP5053537B2 (ja) | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
US7829444B2 (en) * | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US20060118869A1 (en) * | 2004-12-03 | 2006-06-08 | Je-Hsiung Lan | Thin-film transistors and processes for forming the same |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US7888702B2 (en) | 2005-04-15 | 2011-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the display device |
JP4817946B2 (ja) | 2005-04-15 | 2011-11-16 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP4800700B2 (ja) | 2005-08-01 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いた半導体集積回路 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4560502B2 (ja) | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
CN101258607B (zh) * | 2005-09-06 | 2011-01-05 | 佳能株式会社 | 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
DE102005046624B3 (de) | 2005-09-29 | 2007-03-22 | Atmel Germany Gmbh | Verfahren zur Herstellung einer Halbleiteranordnung |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
JP2006126855A (ja) | 2005-11-15 | 2006-05-18 | Semiconductor Energy Lab Co Ltd | 表示装置 |
KR101397571B1 (ko) | 2005-11-15 | 2014-05-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제조방법 |
JP5386084B2 (ja) | 2005-11-18 | 2014-01-15 | 出光興産株式会社 | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ |
JP5395994B2 (ja) | 2005-11-18 | 2014-01-22 | 出光興産株式会社 | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
US20070161165A1 (en) * | 2006-01-12 | 2007-07-12 | Toppoly Optoelectronics Corp. | Systems and methods involving thin film transistors |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
JP5110803B2 (ja) | 2006-03-17 | 2012-12-26 | キヤノン株式会社 | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
KR100785038B1 (ko) | 2006-04-17 | 2007-12-12 | 삼성전자주식회사 | 비정질 ZnO계 TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
US7443202B2 (en) * | 2006-06-02 | 2008-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus having the same |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP2008053617A (ja) * | 2006-08-28 | 2008-03-06 | Canon Inc | 電流モデル作成方法および電子回路 |
US7663165B2 (en) | 2006-08-31 | 2010-02-16 | Aptina Imaging Corporation | Transparent-channel thin-film transistor-based pixels for high-performance image sensors |
WO2008029544A1 (en) | 2006-09-08 | 2008-03-13 | Sharp Kabushiki Kaisha | Semiconductor device, method for fabricating the same and electronic device |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
US7507998B2 (en) * | 2006-09-29 | 2009-03-24 | Tpo Displays Corp. | System for displaying images and method for fabricating the same |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
KR101533221B1 (ko) | 2006-10-13 | 2015-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브 매트릭스형 표시장치 |
JP5116290B2 (ja) | 2006-11-21 | 2013-01-09 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR101374891B1 (ko) * | 2007-02-09 | 2014-03-25 | 삼성디스플레이 주식회사 | 표시장치 |
TW200838902A (en) | 2007-02-09 | 2008-10-01 | Teijin Ltd | Method for producing polylactic acid |
US8436349B2 (en) | 2007-02-20 | 2013-05-07 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
WO2008105347A1 (en) * | 2007-02-20 | 2008-09-04 | Canon Kabushiki Kaisha | Thin-film transistor fabrication process and display device |
JP5196870B2 (ja) | 2007-05-23 | 2013-05-15 | キヤノン株式会社 | 酸化物半導体を用いた電子素子及びその製造方法 |
KR100858088B1 (ko) | 2007-02-28 | 2008-09-10 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
WO2008117739A1 (ja) | 2007-03-23 | 2008-10-02 | Idemitsu Kosan Co., Ltd. | 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法 |
JP2008276212A (ja) | 2007-04-05 | 2008-11-13 | Fujifilm Corp | 有機電界発光表示装置 |
JP5197058B2 (ja) | 2007-04-09 | 2013-05-15 | キヤノン株式会社 | 発光装置とその作製方法 |
WO2008126879A1 (en) | 2007-04-09 | 2008-10-23 | Canon Kabushiki Kaisha | Light-emitting apparatus and production method thereof |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
WO2008133345A1 (en) | 2007-04-25 | 2008-11-06 | Canon Kabushiki Kaisha | Oxynitride semiconductor |
CN101679036A (zh) | 2007-05-07 | 2010-03-24 | 出光兴产株式会社 | 半导体薄膜、半导体薄膜的制备方法和半导体元件 |
JPWO2008136505A1 (ja) | 2007-05-08 | 2010-07-29 | 出光興産株式会社 | 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法 |
KR20080099084A (ko) | 2007-05-08 | 2008-11-12 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
JP5261979B2 (ja) | 2007-05-16 | 2013-08-14 | 凸版印刷株式会社 | 画像表示装置 |
KR101334182B1 (ko) * | 2007-05-28 | 2013-11-28 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터의 제조방법 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP2008299928A (ja) | 2007-05-30 | 2008-12-11 | Elpida Memory Inc | 半導体記憶装置 |
JP5242083B2 (ja) | 2007-06-13 | 2013-07-24 | 出光興産株式会社 | 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ |
US7935964B2 (en) | 2007-06-19 | 2011-05-03 | Samsung Electronics Co., Ltd. | Oxide semiconductors and thin film transistors comprising the same |
EP2158608A4 (en) * | 2007-06-19 | 2010-07-14 | Samsung Electronics Co Ltd | OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH |
JP5388500B2 (ja) * | 2007-08-30 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8349671B2 (en) | 2007-09-03 | 2013-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Methods for manufacturing thin film transistor and display device |
JP4759598B2 (ja) | 2007-09-28 | 2011-08-31 | キヤノン株式会社 | 薄膜トランジスタ、その製造方法及びそれを用いた表示装置 |
JP2009099887A (ja) | 2007-10-19 | 2009-05-07 | Hitachi Displays Ltd | 表示装置 |
WO2009050916A1 (ja) | 2007-10-19 | 2009-04-23 | Sharp Kabushiki Kaisha | 照明装置、表示装置、テレビ受信装置 |
JP5528667B2 (ja) | 2007-11-28 | 2014-06-25 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の制御方法 |
TWI481029B (zh) * | 2007-12-03 | 2015-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
KR101518091B1 (ko) * | 2007-12-13 | 2015-05-06 | 이데미쓰 고산 가부시키가이샤 | 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
KR101516034B1 (ko) | 2007-12-25 | 2015-05-04 | 이데미쓰 고산 가부시키가이샤 | 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법 |
JP5213458B2 (ja) | 2008-01-08 | 2013-06-19 | キヤノン株式会社 | アモルファス酸化物及び電界効果型トランジスタ |
JP5264197B2 (ja) | 2008-01-23 | 2013-08-14 | キヤノン株式会社 | 薄膜トランジスタ |
US20100295042A1 (en) | 2008-01-23 | 2010-11-25 | Idemitsu Kosan Co., Ltd. | Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device |
JP2009206508A (ja) | 2008-01-31 | 2009-09-10 | Canon Inc | 薄膜トランジスタ及び表示装置 |
JP5191247B2 (ja) * | 2008-02-06 | 2013-05-08 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
JP4626659B2 (ja) | 2008-03-13 | 2011-02-09 | ソニー株式会社 | 表示装置 |
KR101490112B1 (ko) | 2008-03-28 | 2015-02-05 | 삼성전자주식회사 | 인버터 및 그를 포함하는 논리회로 |
KR100941843B1 (ko) * | 2008-04-14 | 2010-02-11 | 삼성모바일디스플레이주식회사 | 인버터 및 이를 구비한 표시장치 |
JP5704790B2 (ja) | 2008-05-07 | 2015-04-22 | キヤノン株式会社 | 薄膜トランジスタ、および、表示装置 |
JP5319961B2 (ja) | 2008-05-30 | 2013-10-16 | 富士フイルム株式会社 | 半導体素子の製造方法 |
US8314765B2 (en) * | 2008-06-17 | 2012-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, display device, and electronic device |
KR102042037B1 (ko) * | 2008-07-10 | 2019-11-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광장치 및 전자기기 |
JP2010056541A (ja) | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
TWI500159B (zh) | 2008-07-31 | 2015-09-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
TWI469354B (zh) | 2008-07-31 | 2015-01-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
US9666719B2 (en) | 2008-07-31 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5525778B2 (ja) | 2008-08-08 | 2014-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8129718B2 (en) * | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
US9082857B2 (en) * | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
KR101291395B1 (ko) | 2009-06-30 | 2013-07-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
WO2011007677A1 (en) * | 2009-07-17 | 2011-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP5663231B2 (ja) * | 2009-08-07 | 2015-02-04 | 株式会社半導体エネルギー研究所 | 発光装置 |
SG178057A1 (en) | 2009-10-16 | 2012-03-29 | Semiconductor Energy Lab | Logic circuit and semiconductor device |
KR101865546B1 (ko) | 2009-10-16 | 2018-06-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기 |
KR101772639B1 (ko) | 2009-10-16 | 2017-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR102235725B1 (ko) | 2009-10-16 | 2021-04-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101499494B1 (ko) | 2009-10-30 | 2015-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 논리 회로 및 반도체 장치 |
KR101825345B1 (ko) | 2009-11-28 | 2018-02-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법 |
WO2011068028A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, semiconductor device, and method for manufacturing the same |
WO2011074408A1 (en) * | 2009-12-18 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Non-volatile latch circuit and logic circuit, and semiconductor device using the same |
KR101769970B1 (ko) | 2010-03-12 | 2017-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8994439B2 (en) * | 2012-04-19 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, image display device, storage device, and electronic device |
-
2010
- 2010-09-24 SG SG2012003760A patent/SG178057A1/en unknown
- 2010-09-24 CN CN202110982134.8A patent/CN113903796A/zh active Pending
- 2010-09-24 CN CN201080047701.0A patent/CN102576738B/zh active Active
- 2010-09-24 WO PCT/JP2010/067195 patent/WO2011046025A1/en active Application Filing
- 2010-09-24 EP EP10823293.5A patent/EP2489075A4/en not_active Withdrawn
- 2010-09-24 CN CN201510217808.XA patent/CN104992980B/zh active Active
- 2010-09-24 IN IN1823DEN2012 patent/IN2012DN01823A/en unknown
- 2010-09-24 KR KR1020177014882A patent/KR101903918B1/ko active IP Right Grant
- 2010-09-24 KR KR1020127012536A patent/KR101745747B1/ko active IP Right Grant
- 2010-09-24 CN CN201811233695.2A patent/CN110061144A/zh active Pending
- 2010-09-24 MY MYPI2012000358A patent/MY158956A/en unknown
- 2010-10-08 US US12/901,057 patent/US8400187B2/en active Active
- 2010-10-12 JP JP2010229576A patent/JP2011103454A/ja not_active Withdrawn
- 2010-10-13 TW TW106113111A patent/TWI623107B/zh not_active IP Right Cessation
- 2010-10-13 TW TW099134889A patent/TWI429088B/zh not_active IP Right Cessation
- 2010-10-13 TW TW102145351A patent/TWI520350B/zh not_active IP Right Cessation
- 2010-10-13 TW TW104137890A patent/TWI590467B/zh not_active IP Right Cessation
-
2013
- 2013-03-18 US US13/845,424 patent/US10211344B2/en active Active
- 2013-06-07 JP JP2013120648A patent/JP5734349B2/ja not_active Expired - Fee Related
-
2015
- 2015-04-14 JP JP2015082620A patent/JP6010177B2/ja active Active
- 2015-11-09 US US14/936,305 patent/US10490671B2/en active Active
-
2016
- 2016-09-15 JP JP2016180623A patent/JP6216852B2/ja active Active
-
2017
- 2017-09-25 JP JP2017183272A patent/JP6371456B2/ja not_active Expired - Fee Related
-
2018
- 2018-07-12 JP JP2018132035A patent/JP6581255B2/ja active Active
-
2019
- 2019-08-29 JP JP2019156482A patent/JP6802336B2/ja active Active
- 2019-08-29 US US16/555,275 patent/US10593810B2/en active Active
-
2020
- 2020-02-11 US US16/787,562 patent/US10770597B2/en active Active
- 2020-07-02 US US16/919,441 patent/US11302824B2/en active Active
- 2020-11-26 JP JP2020195944A patent/JP7101743B2/ja active Active
-
2021
- 2021-12-30 US US17/565,771 patent/US11742432B2/en active Active
-
2022
- 2022-07-05 JP JP2022108308A patent/JP7308336B2/ja active Active
-
2023
- 2023-07-03 JP JP2023109110A patent/JP2023139009A/ja active Pending
- 2023-08-24 US US18/237,431 patent/US20230395726A1/en active Pending
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6802336B2 (ja) | 表示装置 | |
JP6773823B2 (ja) | 半導体装置 | |
JP5963825B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6802336 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |