KR20100014677A - 관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩 - Google Patents

관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩 Download PDF

Info

Publication number
KR20100014677A
KR20100014677A KR1020097020378A KR20097020378A KR20100014677A KR 20100014677 A KR20100014677 A KR 20100014677A KR 1020097020378 A KR1020097020378 A KR 1020097020378A KR 20097020378 A KR20097020378 A KR 20097020378A KR 20100014677 A KR20100014677 A KR 20100014677A
Authority
KR
South Korea
Prior art keywords
conductive
semiconductor element
front surface
contact
microelectronic
Prior art date
Application number
KR1020097020378A
Other languages
English (en)
Other versions
KR101460141B1 (ko
Inventor
벨가셈 하바
케네스 알렌 호너
데이비드 비. 터커맨
베이그 오가네시안
Original Assignee
테세라, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테세라, 인코포레이티드 filed Critical 테세라, 인코포레이티드
Publication of KR20100014677A publication Critical patent/KR20100014677A/ko
Application granted granted Critical
Publication of KR101460141B1 publication Critical patent/KR101460141B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 요소(100)의 전면(102) 및 배면(114)이 제1 두께를 갖는 얇은 영역(105) 및 제1 두께의 대략 2배 이상의 두께를 갖는 두꺼운 영역을 형성하는 미소전자 유닛이 제공된다. 반도체 소자(112)가 전면에 제공될 수 있으며, 전면에 있는 복수의 제1 도전성 컨택트(116)가 반도체 소자에 접속된다. 복수의 도전성 비아(125)가 배면으로부터 반도체 요소의 얇은 영역(105)을 통하여 제1 도전성 컨택트(116)까지 연장할 수 있다. 복수의 제2 도전성 컨택트(134)가 반도체 요소(100)의 외부에 배치될 수 있다. 복수의 도전성 트레이스(126)가 제2 도전성 컨택트(134)를 도전성 비아(125)에 접속시킬 수 있다.

Description

관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩{CHIPS HAVING REAR CONTACTS CONNECTED BY THROUGH VIAS TO FRONT CONTACTS}
본 출원은 2007년 3월 5일자로 출원된 미국 가출원 번호 60/905,096호를 우선권으로 주장하며, 상기 특허 출원은 그 개시 내용이 본 명세서에 원용되어 있다.
본 발명은 미소전자 소자의 패키징에 관한 것으로, 보다 구체적으로는 반도체 소자의 패키징에 관한 것이다.
특정 유형의 미소전자 소자 및 반도체칩은 음향 트랜스듀서(acoustic transducer), 무선 주파수 에미터, 무선 주파수 검출기, 광전 소자, 또는 이들 소자의 조합 등의 소자를 포함한다. 이러한 소자는 통상적으로 음향, 무선 주파수 또는 광파장 에너지를 반도체칩의 면에 있는 소자에 통과시키고 또한 반도체칩의 면에 있는 소자로부터 음향, 무선 주파수 또는 광파장 에너지를 통과시킬 수 있는 패키징을 필요로 한다.
이러한 소자가 미소전자 소자의 전면에서 노출되는 경우도 있기 때문에, 이들 소자들은 일반적으로 먼지, 다른 입자, 오염물 또는 습기 등의 요소로부터 보호할 필요가 있다. 이러한 이유로, 초기 처리 단계에서 이러한 미소전자 소자의 전면을 덮는 리드(lid) 또는 다른 구성요소와 함께 미소전자 소자를 조립하는 것이 이롭다.
일부 유형의 미소전자 시스템에서는 칩 및 매우 작은 패키지, 즉 칩 스케일 패키지를 갖는 패키징된 칩을 회로 패널에 탑재하는 것이 바람직하다. 일부 경우에는, 하나의 칩 위에 다른 칩이 위치하도록 칩을 서로 적층 및 상호접속시켜 조립체의 회로 밀도를 증가시키는 것이 요망된다.
일부 유형의 대량 생산 칩은 또한 패키징 비용을 엄격하게 통제할 필요가 있다. 이러한 반도체칩을 패키징하기 위해 사용되는 처리는 칩을 웨이퍼 또는 웨이퍼의 일부분의 형태로 서로에 대해 부착된 상태를 유지하면서 다수의 칩에 대해 동시에 수행될 수 있다. 이러한 "웨이퍼 레벨" 처리는 통상적으로 전체 웨이퍼에 가해지는 일련의 공정에 의해 수행되며, 그 후에 웨이퍼가 개별 칩으로 다이싱(dicing)된다. 웨이퍼 레벨 패키징 공정은 원래의 반도체칩과 동일한 면적 치수를 갖는 패키징된 칩을 생성하므로, 회로 패널 등의 위의 이들의 상호접속부를 소형화한다.
본 발명의 특징에 따라, 미소전자 유닛은 전면 및 전면으로부터 떨어져 있는 배면을 갖는 반도체 요소가 제공된다. 전면 및 배면은 제1 두께를 갖는 얇은 영역 및 제1 두께의 대략 2배 이상인 제2 두께를 갖는 두꺼운 영역을 형성할 수 있다. 이러한 미소전자 유닛에서, 반도체 요소는 전면에 있는 반도체 소자 및 전면에서 반도체 소자에 연결되는 복수의 제1 도전성 컨택트를 포함할 수 있다. 배면으로부터 반도체 요소의 얇은 영역을 관통하여 제1 도전성 컨택트까지 복수의 도전성 비아(via)가 연장할 수도 있다. 복수의 제2 도전성 컨택트가 반도체 요소의 외부에 노출될 수 있으며, 복수의 도전성 트레이스가 제2 도전성 컨택트를 도전성 비아에 연결할 수 있다.
본 발명의 다른 특징에 따라 미소전자 유닛이 제공된다. 이러한 미소전자 유닛에서, 반도체 요소는 전면, 전면에 있는 반도체 소자, 및 전면으로부터 떨어져 있는 배면을 갖는다. 전면에는 제1 도전성 컨택트가 제공될 수도 있다. 반도체 요소는 또한 배면으로부터 부분적으로 반도체 요소를 관통하여 전면을 향해 연장하는 제1 깊이의 제1 구멍부를 가질 수도 있다. 제2 구멍부는 제1 구멍부로부터 제1 도전성 컨택트까지 연장하는 제2 깊이를 가질 수 있다. 복수의 제1 도전성 비아는 제2 구멍부의 벽부를 따라 연장하여 제1 도전성 컨택트에 접촉할 것이다. 제1 도전성 비아에는 복수의 도전성 상호접속부가 접속될 것이다. 일실시예에서, 이러한 도전성 상호접속부는 제1 구멍부의 벽부를 따라 연장할 수도 있다. 복수의 제2 도전성 컨택트가 도전성 상호접속부에 접속될 수도 있다. 일례에서, 제2 컨택트는 반도체 요소의 외부에서 노출될 수도 있다.
본 발명의 특징에 따라, 전면, 전면에 있는 반도체 소자, 및 전면에서 반도체 소자에 연결되는 복수의 제1 도전성 컨택트를 갖는 반도체 요소를 포함하는 미소전자 유닛이 제공된다. 반도체 요소의 전면을 마주보는 내부면 및 내부면으로부터 떨어져 있는 외부면을 갖는 리드가 제공될 수도 있다. 제1 깊이를 갖는 제1 구멍부는 외부면으로부터 적어도 부분적으로 리드를 관통하여 내부면을 향해 연장할 수도 있다. 반도체 요소의 전면 위에서 리드의 내부면을 지지하는 지지 구조가 제공될 수도 있다. 일례에서, 지지 구조는 제1 구멍부와 정렬되는 제2 구멍부를 갖는다. 제2 구멍부는 지지 구조를 통해 제1 도전성 컨택트까지 연장할 수도 있다. 복수의 제1 도전성 비아가 제2 구멍부의 벽부를 따라 연장하여 제1 도전성 컨택트에 접촉할 수도 있다. 복수의 제2 도전성 비아가 제1 구멍부의 벽부를 따라 연장할 수도 있다. 복수의 제2 도전성 컨택트가 리드의 외부에서 노출될 수도 있다. 일례에서, 복수의 도전성 트레이스가 이러한 제2 도전성 컨택트를 도전성 비아에 연결한다.
본 발명의 특징에 따라, 전면 및 전면에 있는 반도체 소자를 갖는 반도체 요소를 포함하는 미소전자 유닛이 제공된다. 반도체 소자에 연결되는 복수의 제1 도전성 컨택트가 전면에 제공될 수도 있다. 미소전자 유닛은, 또한, 반도체 요소의 전면을 마주보는 내부면 및 이 내부면으로부터 떨어져 있는 외부면을 갖는 리드를 포함할 수도 있다. 리드의 내부면 및 외부면은 제1 두께를 갖는 얇은 영역과 제1 두께의 대략 2배인 제2 두께를 갖는 두꺼운 영역을 형성할 수도 있다. 이러한 리드는, 또한, 외부면으로부터 리드의 얇은 영역을 통해 연장하여 제1 도전성 컨택트에 접속하는 복수의 도전성 비아를 포함할 수도 있다. 이러한 미소전자 유닛은 또한 복수의 제2 도전성 컨택트를 포함할 수 있다. 복수의 도전성 트레이스가 제2 도전성 컨택트를 도전성 비아에 접속시킬 수도 있다.
본 발명의 특징에 따라, 반도체 요소의 전면을 마주보는 내부면 및 내부면으로부터 떨어져 있는 외부면을 갖는 리드를 포함하는 미소전자 유닛이 제공된다. 복수의 도전성 비아는 리드를 통해 연장하여 제1 도전성 컨택트에 접촉할 수도 있다. 이러한 미소전자 유닛은 또한 리드의 외부면 위에 위치하는 복수의 제2 도전성 컨택트를 포함할 수 있다. 복수의 도전성 트레이스는 제2 도전성 컨택트를 도전성 비아에 연결할 수 있다.
본 발명의 특징에 따라, 전면, 전면에 있는 반도체 소자, 및 전면으로부터 떨어져 있는 배면을 갖는 반도체 요소를 포함하는 미소전자 유닛이 제공된다. 전면에는 도전성 전면 컨택트가 노출될 수도 있다. 배면에는 도전성 배면 컨택트가 노출될 수도 있다. 도전성 전면 컨택트에는, 전면으로부터 하방향으로 연장하는 복수의 도전성 비아가 접속될 수도 있다. 하나 이상의 도전성 비아와 정합(registration)하여 배면으로부터 하방향으로 개구가 연장할 수 있다. 개구의 벽부를 따라 하나 이상의 도전성 비아로부터 상방향으로 도전성 트레이스가 연장할 수 있다. 이러한 도전성 트레이스는 도전성 배면 컨택트 중의 하나 이상에 접속될 수 있다.
본 발명의 특징에 따라, 전면, 전면에 있는 반도체 소자, 및 전면으로부터 떨어져 있는 배면을 갖는 반도체 요소를 포함하는 미소전자 유닛이 제공된다. 배면에는 도전성 배면 컨택트가 노출될 수도 있다. 이러한 미소전자 유닛에서, 복수의 도전성 비아가 전면으로부터 하방향으로 연장할 수도 있다. 하나 이상의 도전성 비아와 정합하여 배면으로부터 하방향으로 개구가 연장할 수 있다. 개구 내의 도전성 비아 중의 하나에 도전성 범프가 결합(join)될 수 있다. 이러한 경우, 도전성 범프는 도전성 비아로부터 배면에 의해 정해진 평면 위의 위치까지 연장할 것이다.
본 발명의 특징에 따라, 전면, 전면에 있는 반도체 소자, 및 전면으로부터 떨어져 있는 배면을 갖는 반도체 요소를 포함하는 미소전자 유닛이 제공된다. 배면에는 도전성 배면 컨택트가 노출될 수도 있다. 복수의 도전성 비아가 전면으로부터 하방향으로 연장할 수 있다. 도전성 비아의 적어도 하나와 정합하여 배면으로부터 하방향으로 개구가 연장할 수 있다. 전면에 있는 도전성 비아 중의 하나에 도전성 범프가 결합될 수 있다. 도전성 범프는 예컨대 전면으로부터 상방향으로 연장할 것이다.
본 발명의 다른 특징에 따라 미소전자 유닛을 제조하는 방법이 제공된다. 이러한 방법은, 전면, 전면으로부터 떨어져 있는 배면, 및 전면에 있는 반도체 소자를 갖는 반도체 요소를 제공하는 단계를 포함할 것이다. 반도체 소자에 접속되는 제1 도전성 컨택트는 반도체 요소의 전면에 제공될 것이다. 복수의 도전성 비아가 배면으로부터 반도체 요소를 통해 제1 도전성 컨택트까지 연장할 것이다. 이러한 방법은, 배면 위에 위치하는 복수의 제2 도전성 컨택트와, 제2 도전성 컨택트를 도전성 비아에 접속시키는 복수의 도전성 트레이스를 형성하는 단계를 더 포함할 것이다.
본 발명의 다른 특징에 따라, 전면 및 전면에 있는 반도체 소자를 포함하는 반도체 요소가 제공되는 미소전자 유닛을 제조하는 방법이 제공된다. 전면에 있는 제1 도전성 컨택트는 반도체 소자에 접속될 것이다. 반도체 요소는 또한 전면으로부터 떨어져 있는 배면 및 배면에 노출되어 있는 반도체 재료를 더 포함할 것이다. 배면으로부터 반도체 요소를 통하여 제1 도전성 컨택트까지 복수의 관통 구멍부가 연장할 수도 있다. 배면에 노출되어 있는 반도체 재료 상으로, 관통 구멍부의 벽부 또는 양자를 따라, 배면 유전체층이 전해도금(electrodeposition)될 수도 있다. 제2 도전성 컨택트가 배면 상에 위치할 수도 있다. 관통 구멍부 내에는, 제1 도전성 컨택트와 접촉하는 복수의 도전성 비아가 형성될 수도 있다. 제2 도전성 컨택트를 도전성 비아에 접속시키는 복수의 도전성 트레이스가 형성될 수도 있다.
본 발명의 다른 실시예에 따라 미소전자 유닛을 제조하는 방법이 제공된다. 이러한 방법은, 반도체 요소를 반도체 요소의 전면 위에 위치하는 커버 요소와 함께 조립하여 유닛을 형성하는 단계를 포함할 것이다. 반도체 요소는 또한 전면에서 반도체 소자에 접속된 제1 도전성 컨택트를 가질 것이다. 전면으로부터 떨어져 있는 배면이 제공될 수 있다. 배면으로부터 반도체 요소를 통하여 제1 도전성 컨택트까지 복수의 관통 구멍부가 연장할 수도 있다. 일실시예에서는, 배면 및 관통 구멍부의 벽부에서 반도체 재료가 노출된다.
유전체층이 배면에 노출되어 있고 또한 관통 구멍부를 따라 노출되어 있는 반도체 재료 상에 위치하도록 전해도금될 수 있다. 또한, 유전체층이 그 유전체층 위에 전해도금될 수 있으며, 이로써 제1 도전성 컨택트와 접촉하는 도전성 비아가 관통 구멍부 내에 형성된다. 복수의 제2 도전성 컨택트가 배면 위에 위치할 수도 있으며, 복수의 도전성 트레이스가 도전성 비아를 제2 도전성 컨택트에 접속시킬 수도 있다.
도 1은 본 발명의 실시예에 따른 패키징된 반도체칩을 예시하는 단면도이다.
도 2는 본 발명의 실시예에 따른 복수의 패키징된 반도체칩의 동시 제조 방법에서의 단계를 예시하는 단면도이다.
도 3a 및 도 3b는 본 발명의 실시예에 따른 제조 단계를 예시하는 단면도와 그에 대응하는 하향(top-down) 평면도이다.
도 3c 및 도 3d는 본 발명의 실시예에 따른 제조 단계에서의 리드 부재의 설치를 예시하는 단면도와 그에 대응하는 평면도이다.
도 4는 본 발명의 실시예에 따른 제조 방법에서의 단계를 예시하는 단면도이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 제조 단계를 예시하는 단면도 및 그에 대응하는 하향 평면도이다.
도 6a는 본 발명의 실시예에 따른 제조 단계를 예시하는 평면도이다.
도 6b는 본 발명의 다른 실시예에 따른 제조 단계를 예시하는 평면도이다.
도 7a, 도 7b 및 도 7c는 각각 본 발명의 실시예에 따른 제조 단계를 예시하는 단면도, 그에 대응하는 하향 평면도, 및 확대도이다.
도 8a 및 도 8b는 본 발명의 실시예에 따른 제조 단계를 예시하는 단면도 및 그에 대응하는 하향 평면도이다.
도 9a 및 도 9b는 본 발명의 실시예에 따른 제조 단계를 예시하는 단면도 및 하향 평면도이다.
도 10a 및 도 10b는 본 발명의 실시예에 따른 제조 단계를 예시하는 단면도 및 하향 평면도이다.
도 11은 본 발명의 실시예에 따른 카메라 모듈 등의 광전자 소자 모듈을 예시하는 단면도이다.
도 12 및 도 13은 본 발명의 실시예에 따른 카메라 모듈 등의 다른 광전 소자 모듈을 예시하는 단면도 및 그에 대응하는 사시도이다.
도 14는 본 발명의 실시예에 따른 카메라 모듈 등의 또 다른 광전 소자 모듈을 예시하는 단면도이다.
도 15는 본 발명의 실시예에 따른 패키징된 반도체칩을 포함하는 조립체를 예시하는 단면도이다.
도 16a는 본 발명의 다른 실시예에 따른 패키징된 반도체칩을 포함하는 단면도이다.
도 16b는 도 16a에 도시된 패키징된 반도체칩을 예시하는 평면도이다.
도 17은 본 발명의 다른 실시예에 따른 패키징된 반도체칩을 예시하는 단면도이다.
도 18은 본 발명의 또 다른 실시예에 따른 패키징된 반도체칩을 예시하는 단면도이다.
도 19a는 본 발명의 또 다른 실시예에 따른 패키징된 반도체칩을 예시하는 부분 단면도이다.
도 19b는 도 19a에 도시된 본 발명의 실시예에 따른 패키징된 반도체칩을 예시하는 평면도이다.
도 19c는 도 19a에 도시된 본 발명의 실시예의 변형예에 따른 패키징된 반도 체칩을 예시하는 평면도이다.
도 19d는 도 19a에 도시된 바와 같은 복수의 패키징된 반도체칩을 포함하는 적층 조립체를 예시하는 단면도이다.
도 19e는 도 19a에 도시된 본 발명의 실시예의 변형예에 따른 패키징된 반도체칩을 예시하는 부분 단면도이다.
도 19f는 도 19a에 도시된 바와 같은 복수의 패키징된 반도체칩을 포함하는 적층 조립체를 예시하는 부분 단면도이다.
도 20a는 도 19a에 도시된 본 발명의 실시예의 변형예에 따른 패키징된 반도체칩을 예시하는 단면도이다.
도 20b는 도 20a에 도시된 바와 같은 복수의 패키징된 반도체칩을 포함하는 적층 조립체를 예시하는 단면도이다.
도 21a는 본 발명의 실시예에 따른 패키징된 반도체칩을 예시하는 단면도이다.
도 21b는 도 21a에 도시된 패키징된 반도체칩을 예시하는 상세 확대도이다.
도 22a는 본 발명의 실시예에 따른 패키징된 반도체칩을 예시하는 단면도이다.
도 22b는 도 22a에 도시된 패키징된 반도체칩을 예시하는 상세 확대도이다.
도 23a, 도 23b 및 도 23c는 본 발명의 실시예에 따른 변형예를 예시하는 패키징된 반도체칩을 도시하는 단면도이다.
도 23d, 도 23e 및 도 23f는 본 발명의 실시예에 따른 변형예를 예시하는 패 키징된 반도체칩을 도시하는 단면도이다.
도 24a는 본 발명의 실시예에 따른 패키징된 반도체칩을 예시하는 단면도이다.
도 24b는 도 24a에 도시된 패키징된 반도체칩을 예시하는 상세 확대도이다.
도 25a는 본 발명의 실시예에 따른 패키징된 반도체칩을 예시하는 단면도이다.
도 25b는 도 25a에 도시된 바와 같은 복수의 패키징된 반도체칩을 포함하는 적층 조립체를 예시하는 단면도이다.
도 26a는 본 발명의 실시예에 따른 패키징된 반도체칩을 예시하는 단면도이다.
도 26b는 도 26a에 도시된 바와 같은 복수의 패키징된 반도체칩을 포함하는 적층 조립체를 예시하는 단면도이다.
도 27a는 본 발명의 실시예에 따른 패키징된 반도체칩을 예시하는 단면도이다.
도 27b는 도 27a에 도시된 바와 같은 복수의 패키징된 반도체칩을 포함하는 적층 조립체를 예시하는 단면도이다.
도 28a는 본 발명의 실시예에 따른 패키징된 반도체칩을 예시하는 단면도이다.
도 28b는 도 28a에 도시된 바와 같은 복수의 패키징된 반도체칩을 포함하는 적층 조립체를 예시하는 단면도이다.
도 1은 본 발명의 실시예에 따른 패키징된 반도체칩(10)의 단면도이다. 도 1에 예시된 바와 같이, 패키징된 반도체칩은 반도체칩의 전면(102)이 아래로 향하는 배향으로 도시되어 있다. 도 1에 예시된 바와 같이, 패키징된 반도체칩은 전면(102) 및 전면으로부터 떨어져 있는 배면(114)을 갖는 반도체칩(100)을 포함한다. 반도체칩(100)의 전면은 반도체칩(100)과 함께 조립되는 리드 또는 커버(104)에 의해 덮여져, 패키징된 반도체칩(10)을 형성한다. 도 1에 예시된 바와 같이, 반도체칩(100)의 전면(102)은 리드(104)의 상방향으로 향하는 내부면(105)을 향해 하방향으로 지향된다. 반도체칩(100)은 통상적으로 하나 또는 복수의 반도체 소자(112)가 전면(102) 아래에 있는 소자 영역에 배치되는 반도체 기판을 포함한다. 반도체칩(100)은 또한 기판 위에 위치하는 복수의 유전체층을 포함하며, 그 안에 도전성 금속 배선층 및 비아(도시하지 않음)가 배치된다. 반도체 소자(112)는 반도체칩의 전면에 및/또는 반도체칩의 전면과 배면 사이에 배치된다. 패키징된 반도체칩(10)의 외부 측면 치수(예컨대, 화살표 102의 방향에서의)가 패키징되지 않은 반도체칩에 대한 외부 측면 치수와 대략 동일하기 때문에, 패키징된 반도체칩은 칩-스케일 패키지("CSP")로도 지칭될 수 있다.
반도체칩(100)은 통상적으로 접착제, 무기 또는 유기 재료, 및/또는 결합 금속(joining metal)을 포함할 수도 있는 하나 이상의 스탠드오프 구조(standoff structure)(124)를 통해 리드(104)에 접속된다. 반도체칩으로부터 일정한 이격을 두고 리드를 지지하기 위한 구조는, 2006년 1월 23일자로 출원되어 공동 소유된 US 가출원 번호 60/761,171, 및 2006년 2월 21일자로 출원된 US 가출원 60/775,068에 개시되어 있으며, 상기 특허 출원의 개시 내용은 본 명세서에 원용되어 있다. 패키징된 반도체칩은, 도 1에 예시된 바와 같이, 반도체칩의 전면(102)과 리드(104)의 내부면(105) 사이에 내부 캐비티(106)를 포함할 수도 있다. 이와 달리, 패키징된 반도체칩(10)은 내부 캐비티 없이 구성될 수도 있다. 캐비티가 존재할 때, 캐비티의 높이(108)와 측면 치수(110)를 포함한 측면 치수들은 예컨대 리드(104)와 반도체칩(100)을 조립하기 위해 사용된 스탠드오프 구조(124)의 높이 및 치수에 의해 결정된다. 특정의 실시예에서, 리드(104)는 글래스 또는 중합성 재료로 구성될 필요가 있으며, 대상으로 하는 주파수에서의 전자기 스펙트럼에 적어도 부분적으로 투명하다. 리드(104)는 필터 기능을 제공하기 위해 부분적으로만 투명하게 될 수도 있고, 또는 대상으로 하는 주파수의 범위에 대해 필수적으로 투명하게 될 수도 있다.
반도체칩(100) 내의 반도체 소자(112)는 통상적으로 전자기 방사를 검출하거나 출력하는 중의 하나를 행하는 전자기 소자 또는 전자-광학 소자와 같은 전자기 트랜스듀서 소자를 포함한다. 반도체 소자는 무선 주파수 및/또는 광파장을 방출하거나 수신하도록 설계될 수도 있으며, 이러한 광파장으로는 적외선, 가시광선 및/또는 자외선의 광파장, 또는 x-선 파장(이것으로만 한정되지는 않음)을 포함하는 더 높은 파장 스펙트럼의 광파장이 있다. 이와 달리, 반도체 소자(112)는 예컨대 공기 및/또는 다른 유체 매질(기체 또는 액체)을 통해 수신된 음압파(sound pressure wave)를 하나 이상의 전기 신호로 변환하거나 또는 하나 이상의 전기 신 호를 음압파로 변환하도록 설계되는 음향 트랜스듀서 소자를 포함할 수 있다.
특정의 실시예에서, 패키징된 반도체칩은 반도체칩(100)의 반도체 소자(112)가 이미지 캡쳐를 위한 촬상 영역(107)을 포함하는 센서 유닛이다. 반도체칩(100) 내의 전자 회로(도시하지 않음)는 촬상 영역(107)에 의해 캡쳐된 이미지를 나타내는 하나 이상의 전기 신호를 생성하기 위한 촬상 영역(107) 내의 반도체 소자에 접속된다. 이러한 용도를 위해 촬상 분야에는 다수의 전기 회로가 널리 알려져 있다. 예컨대, 반도체칩(100)으로는 클록킹 회로(clocking circuit) 및 전하-전압 변환 회로와 같은 종래의 회로를 갖는 일반적인 종래의 전하 결합 소자(CCD)가 가능하다.
도 1에 도시된 바와 같이, 반도체칩은 반도체칩의 전면에 있는 복수의 전면 접촉 패드(116)를 포함한다. 도 1에 구체적으로 도시하지는 않았지만, 소자 영역 내의 반도체 소자(112)는 전면 접촉 패드(116)에 도전 가능하게 접속된다. 그러므로, 반도체 소자는 반도체칩(100)의 하나 이상의 유전체층 내에 또는 그 위에 연장하는 통합된 배선을 통해 도전 가능하게 액세스될 수 있다.
반도체칩은 배면으로부터 떨어져 각도를 이루며 설정되는 표면(120)을 갖는다. 도 1에 예시된 바와 같이, 표면(120)은 직각이 아닌 각도로 배면으로부터 멀어지도록 경사질 수 있으며, 이 경사는 예컨대 배면의 법선에 대하여 45°미만의 각도와 같은 완만한 경사일 수도 있고, 또는 이러한 각도가 법선에 대하여 45°보다 큰 더욱 급격한 경사일 수도 있다. 이와 달리, 표면(120)은 배면에 대해 직각을 이룰 수도 있다. 표면(120)은 하위 배면(lowered rear surface)(115)에서 종료 한다. 하위 배면(115)은 전면(102)으로부터 떨어져 바라보며, 반도체칩(100)의 박막화된 영역(105)에 의해 전면으로부터 이격된다.
도전성 비아(125)는 반도체칩(100)의 전면(102)과 하위 배면(115) 사이에 연장한다. 도전성 비아는, 하위 배면(115) 및 표면(120) 상에 위치하는 도전성 트레이스(126)와 전면 접촉 패드(116) 간의 도전성 상호접속을 제공한다. 도전성 비아(125)는 전면과 하위 배면 사이에 연장하는 구멍부(127) 내에 배치된 유전체층(122) 위에 위치하는 도전층을 포함한다. 전면(102)과 하위 배면 사이에는, 구멍부(127)의 벽부가 수직으로, 즉 전면에 대하여 직각으로 연장할 수 있다. 이와 달리, 구멍부(127)는, 구멍부가 하위 배면으로부터의 거리가 증가함에 따라 더 작게 되도록, 하위 배면으로부터 전면을 향하는 방향으로 테이퍼될 수 있다. 또 다른 실시예에서, 구멍부(127)는, 구멍부가 전면으로부터의 깊이가 증가함에 따라 더 작게 되도록, 전면으로부터 하위 배면을 향해 테이퍼될 수 있다. 이하에 개시되는 각각의 실시예는 이들 이용 가능한 구멍부 지오메트리 중의 어느 하나의 지오메트리를 갖는 구멍부를 포함할 수 있다.
도 1에 도시된 예에서, 도전성 비아(125)는 반도체칩의 접촉 패드(116)로부터 구멍부(127)의 벽부를 따라 상방향으로 연장하는 도전성 트레이스의 형태이며, 이 트레이스는 벽부(120)를 따라 배면(114) 상으로 상방향으로 연속된다. 이와 달리, 도전성 비아(125)는 도전성 재료, 예컨대 금속으로 충전된 구멍부(127)의 형태로 될 수 있다. 이러한 경우, 트레이스(126)는 비아의 개별 비아로부터 벽부(120)를 따라 연장하는 동시에 배면(114) 상으로 연장할 수 있다.
유전체층(122)은 등각 코팅된 유전체 재료(conformally coated dielectric material)를 포함하는 것이 바람직하다. 등각 코팅에 결함(break)이 없으며, 유전체층(122)이 반도체칩(100)에 대하여 우수한 유전성 고립(dielectric isolation)을 제공하는 것이 바람직하다. 유전체층(122)은, 충분히 낮은 탄성 계수 및 충분한 두께를 갖고, 이 탄성 계수와 두께의 곱(product)이 컴플라이언스(compliance)를 제공하는, 컴플라이언트 층(compliant layer)인 것이 바람직하다. 구체적으로, 이러한 컴플라이언트 층은 여기에 부착된 컨택트(128) 및 트레이스(126)가 다소 휘도록 할 수 있다. 이로써, 패키징된 반도체칩(10)의 외부 도전성 범프(134)와 회로 패널(도시하지 않음)의 단자 간의 접합이, 패키징된 반도체칩(10)과 회로 패널(도시하지 않음) 간의 열팽창 계수("CTE")의 부조화로 인한 열적 스트레인(thermal strain)을 더 우수하게 견뎌낼 수 있게 된다. 유전체층(122)의 두께와 그 탄성 계수의 곱에 의해 제공된 컴플라이언스의 정도는, 반도체칩(100)과 회로 패널 간의 열팽창 부조화로 인해 도전성 범프에 가해지는 스트레인을 보상하기에 충분한 것이 바람직하다. 유전체층(130)의 노출 표면과 이러한 회로 패널 사이에는, 열팽창 계수 부조화로 인해 열적 스트레인에 대한 저항을 향상시키기 위해, 언더필(underfill)(도시하지 않음)이 제공될 수 있다.
도 1을 참조하면, 도전성 트레이스(126)는 도전성 비아(125)를 패키징된 반도체칩(10)의 외표면 상에 위치하는 대응하는 패키지 접촉 패드(128)에 도전 가능하게 접속시킨다. 도 1에 구체적으로 도시된 바와 같이, 패키지 접촉 패드(128)는 반도체칩(100)의 배면(114) 상에 위치한다. 도전성 트레이스(126)는 제2 유전체 층(122) 상에 위치하고, 반도체칩의 배면(114) 및 표면(120)의 일부분 위에 연장한다. 도전성 트레이스(126)는 개별적으로 반도체칩(100)의 전면 접촉 패드(116)와 이에 대응하는 개별 패키지 접촉 패드(128)를 접속시키는 것이 바람직하다. 도전성 범프(134)가 접촉 패드(128) 상에 제공될 수도 있다. 통상적으로 전면과 배면 사이의 미소전자 장치(100)의 두께(160)는 예컨대 130 ㎚, 70 ㎚ 또는 그 미만과 같이 현저하게 작게 될 수 있다. 하위 표면(115)과 전면(102) 사이의 미소전자 장치의 두께(162)는 통상적으로 두께(160)의 절반 이하로 될 것이다. 하위 표면에서의 미소전자 요소의 두께(162)는 두께(160)의 절반보다 훨씬 작은 것이 바람직하다. 일례에서, 두께(162)는 대략 10 ㎛이다.
도 1에 도시된 바와 같이, 제2 유전체층(130)은 도전성 트레이스(126) 상에 위치하고, 도전성 트레이스에 대한 외부 고립을 제공한다. 이 층은 패키징된 반도체칩(10)의 "외부 패시베이션층(external passivation layer)"(130)으로서 지칭될 수 있다. 제2 유전체층은 유기 또는 무기 유전체 재료 또는 이들 양자를 포함할 수 있다. 제2 유전체는 전해도금된 등각 코팅, 또는 예컨대 솔더 마스크 재료와 같은 포토이미지어블 중합성 재료(photoimageable polymeric material) 등의 다른 유전체 재료를 포함할 수 있다. 포토이미지어블 솔더 마스크 재료는 다른 것 중에서도 "Shipley" 및 "Toyo"를 포함한 여러 제조업체로부터 획득될 수 있다.
특정의 실시예에서, 금속층을 포함하는 금속 구조체(132) 또는 습윤 가능한 금속층을 포함하는 금속층의 적층체가 패키지 접촉 패드(128) 상에 위치하고, 도전성 범프(134)가 금속 구조체(132) 상에 위치한다. 통상적으로, 도전성 범프(134) 는 땜납, 주석 등의 비교적 낮은 용융 온도를 갖는 가융 금속(fusible metal), 또는 복수의 금속을 포함하는 공융 혼합물(eutectic mixture)을 포함한다. 이와 달리, 도전성 범프(134)는 땜납 또는 다른 가융 금속보다 높은 용융 온도를 갖는 구리, 기타 희금속, 또는 비희금속과 같은 습윤 가능한 금속을 포함한다. 이러한 습윤 가능한 금속은 예컨대 회로 패널과 같은 상호접속 요소의 가융 금속의 외형적 특징(fusible metal feature)과 같은 대응하는 외형적 특징과 결합되어, 패키징된 반도체칩(10)을 이러한 상호접속 요소에 외부적으로 상호접속시킬 수 있다. 다른 예에서, 도전성 범프(134)는 예컨대 금속 충전 페이스트(metal-filled paste), 땜납 충전 페이스트, 등방성의 도전성 접착제, 또는 이방성의 도전성 접착제와 같은 도전성 페이스트 등의 매개물(medium)에 분산된 도전성 물질을 포함한다.
도 2를 참조하면, 반도체칩(100)은 웨이퍼-레벨 가공에 의해, 즉 복수의 반도체칩(100)을 웨이퍼의 일부분으로서 또는 전체 반도체 소자 웨이퍼(101)로서 함께 연결된 채로 유지하면서 복수의 반도체칩(100)에 대해 동시에 수행되는 가공에 의해 동시에 패키징된다. 도 2에 예시된 제조 단계에 도달한 후, 부착된 리드(104)를 갖는 웨이퍼의 조립체는 다이싱 레인(dicing lane)(12) 또는 도 2의 도면에 보이지 않는 다른 다이싱 레인을 따라 개별 패키징된 반도체칩으로 절단된다.
이하에서는 도 3a 내지 도 10b를 참조하여 복수의 반도체칩(100)(도 1)을 동시에 제조하는 방법에 대하여 설명한다. 도 3a에 도시된 바와 같이, 소자 영역(112) 및 전면 컨택트(116)를 그 위에 갖는 반도체칩(100)의 전면(102)이 리드 부재(111)를 마주보도록, 반도체 소자 웨이퍼 또는 복수의 반도체칩(100)을 포함하 는 소자 웨이퍼의 부분이 리드 부재(111)에 탑재된다. 리드 부재(111)는 반도체 소자 웨이퍼(101)의 측면 방향의 치수와 동일한 측면 방향(내부면(105)에 의해 정해진 평면으로 연장하는 방향)의 치수를 갖는 것이 바람직하다. 도면부호 "12"는 개별 반도체칩(100)들 사이의 경계에 있는 다이싱 레인의 위치를 나타낸다. 웨이퍼의 다이싱 레인(12)은 매우 넓을 필요는 없다. 반도체칩(100)의 접착 패드(116)의 위치는 특별하게 정해질 필요는 없으며, 접착 패드는 일반적으로 다이싱 레인으로부터 떨어져 있는 것이 좋다. 다이싱 레인의 대표적인 폭은 대략 40 ㎛이다. 도 3b에 평면도로 예시된 바와 같이, 소자 웨이퍼의 배면(101A)은 반도체칩(100)의 전면(102) 상에 위치한다. 이 제조 단계에서, 배면(101A)은 소자 웨이퍼의 초기 두께(272)만큼 반도체칩(100)의 전면(102)으로부터 균일하게 이격되는 것이 바람직하다. 접합 패드(116) 및 그 아래의 소자 웨이퍼와 다이싱 레인(12)의 위치는 소자 웨이퍼의 배면(101A)을 향해 바라보는 대응 평면도(도 3b)에 나타내어져 있다.
또한 도 3a에 예시된 바와 같이, 스탠드오프 구조(206)는 리드 부재(111)의 내부면(105) 위에 일정 간격(108)을 두고 소자 웨이퍼(101)를 지지한다. 도 3c는 다이싱 레인(12)에서 함께 부착된 개별 리드 요소(104)를 포함하는 리드 부재(111)의 주표면으로부터 외측으로 연장하는 복수의 스탠드오프 구조(206)가 형성될 수 있는 사전 제조 단계를 예시하고 있다. 도 3d에서 명확하게 볼 수 있는 바와 같이, 각각의 스탠드오프 구조(206)는 통상적으로 수직으로 지향된 다이싱 레인(12) 및 원래의 리드 부재(111)로부터 절단될 개별 리드들 사이의 경계에 놓여 있는 수평으로 지향된 다이싱 레인(14)으로 정렬된 직사각 형상을 갖는다. 도 3d에 예시 된 바와 같이, 스탠드오프 구조(206)는 "픽처 프레임 링 형상"으로서 기술될 수 있는 형태를 갖는다. 전술한 바와 같이, 스탠드오프 구조는 하나 이상의 무기 유전체 재료, 유기 유전체 재료, 반도체, 하나 이상의 금속과 같은 도체, 금속 화합물, 또는 이러한 물질의 조합을 포함할 수 있다. 스탠드오프 구조는 예컨대 2004년 9월 24일자로 출원된 미국 특허 출원 번호 10/949,674 또는 미국 가출원 번호 60/761,171에 개시된 바와 같은 추가 공정(additive processing) 또는 제거 공정(subtractive processing)에 의해 제조될 수 있으며, 이들 특허는 그 개시 내용이 본 명세서에 원용되어 있다. 스탠드오프 구조는, 금속을 포함하는 경우, 금속 박층을 스퍼터링한 후에 제거 패터닝을 행하는 단계와, 그리고나서 잔류하는 구조를 최종 금속으로 전해도금하는 단계의 조합에 의해 제조될 수 있다. 이와 달리, 스탠드오프 구조는 무전해 도금(electroless plating)과 이에 후속되는 제거 패터닝 및 전해 도금에 의해 형성될 수도 있다. 특정의 실시예에서, 스탠드오프 구조(206)는, 본 명세서에서 원용하고 있는 미국 가출원 번호 60/775,086에 기술된 바와 같은 방식으로, 이미 존재하고 있는 스퍼터링되거나 도금된 도전층 상에의 폴리머의 전기 영동 증착(electrophoretic deposition)에 의해 제조된다.
도 3a에 예시된 바와 같이 소자 웨이퍼(101)를 리드 요소(111)에 결합한 후, 이 소자 웨이퍼의 두께는 배면(101A)으로부터 감소될 수 있다. 두께를 감소시키기 위해 배면으로부터의 그라인딩, 랩핑, 폴리싱 또는 이들의 조합이 이용될 수 있다. 두께를 감소시키기 위해 수행된 공정 동안, 반도체칩의 전면 상에 위치하는 리드 요소(104)는 반도체칩에 대한 구조적인 지지를 제공하여, 패키징된 반도체칩의 두 께를 원하는 만큼 더 작은 두께로 감소시킬 수 있도록 강성을 증가시키는 것에 도움을 준다. 이 단계 동안, 예로서, 소자 웨이퍼의 두께는 약 700 ㎚에서 약 130 ㎚ 이하로 감소될 수 있다.
그 후, 그 결과의 소자 웨이퍼는 도 4에 도시된 바와 같이 감소된 두께(274)를 가지며, 배면(114)이 두께(274)만큼 각각의 반도체칩(100)의 전면(102)으로부터 분리된다. 다음에, 도 5a에 도시된 바와 같이, 배면(114)으로부터 소자 웨이퍼의 전면(102)을 향해 하방향으로 연장하는 리세스(276)가 소자 웨이퍼에 형성된다. 리세스는 예컨대 반도체칩의 배면(114)의 일부분을 잔류 상태로 보존하기 위해 요구되는 마스크층을 형성한 후에 소자 웨이퍼를 선택적으로 에칭함으로써 형성될 수 있다. 예컨대, 포토이미지어블층, 예컨대 포토레지스트층이 증착되고, 배면의 일부분만을 덮도록 패터닝될 수 있으며, 그 후에 시간이 정해진 에칭 공정(timed etch process)이 리세스(276)를 형성하기 위해 행해질 수 있다. 리세스는 다이싱 레인(12)과 정렬되어 소자 웨이퍼 위에 직선 방향(280)으로 연장하는 스트라이프(stripe)(278)로서 형성될 수 있다. 도 6a에 명확하게 도시되어 있는 바와 같이, 수직으로 연장하는 다이싱 레인과 정렬되어 소자 웨이퍼의 수직 레이아웃 방향(280)으로 연장하는 가늘고 긴 리세스(elongated recess)(276)들이 동시에 형성되는 것이 바람직하다. 수직으로 연장하는 리세스(276)는 각각의 반도체칩의 쌍의 다이싱 레인을 따라서만 연장하도록 형성될 수 있다. 이러한 경우, 리세스는 수직 다이싱 레인(12)과 소자 웨이퍼의 수평 레이아웃 방향으로 연장하는 수평 다이싱 레인(14)과의 사이의 교차부에 있는 반도체칩(100)의 모서리부 위에 위치하지 않을 수도 있다. 다른 예에서, 수평으로 연장하는 리세스(284)가 각각의 칩의 수평 다이싱 레인(14)에 인접한 접착 패드 상에 위치하도록 형성될 수 있다. 수직으로 연장하는 리세스(276) 및 수평으로 연장하는 리세스(284) 양자는 소자 웨이퍼 내에 형성될 수 있다. 특정의 예에서, 반도체칩의 경계를 정하는 다이싱 레인들 중의 하나의 다이싱 레인에만 인접한 접착 패드 상위 위치하는 리세스가 형성될 수 있다. 다른 예에서, 반도체칩의 2개의 다이싱 레인 상에만 위치하거나 또는 반도체칩의 경계를 정하는 3개 이상의 다이싱 레인 상에만 위치하는 리세스가 형성될 수 있다. 일례에서, 도 6a에 도시된 바와 같이, 리세스가 소자 웨이퍼(101)의 다이싱 레인(12)에 인접하여 놓여 있는 접착 패드의 행의 일부 접착 패드 상에만 위치하도록, 리세스가 더 작게 될 수 있다. 도 6b에 예시된 바와 같은 또 다른 예에서, 다이싱 레인(12)에 정렬된 리세스(286)는 소자 웨이퍼(101)의 각각의 에지(288, 290) 사이의 스트라이프로서 연장할 수 있다.
도 5a에 구체적으로 도시된 바와 같이, 각각의 리세스(276)는, 평탄하고 전면(102)으로부터 동등한 거리에 있는 하위 표면(502)을 갖는다. 배면(114)으로부터 하위 표면을 향해 하방향으로 연장하는 리세스의 벽부(504)는 경사질 수도 있다. 즉, 이 벽부는 도 5a에 구체적으로 예시된 바와 같이 배면(114)에 대해 법선 각도(직각)가 아닌 각도로 연장할 수도 있다. 도 5a에 예시된 바와 같은 경사진 벽부(504)를 갖는 리세스를 형성하기 위해 예컨대 등방성 에칭 공정과 같은 습식 에칭 공정 및 다른 것 중에서도 테이퍼된 블레이드를 이용한 소잉(sawing)이 이용될 수 있다. 또한, 경사진 벽부를 갖는 리세스를 형성하기 위해 다른 것 중에서도 레이저 다이싱, 기계식 밀링이 이용될 수 있다. 이와 달리, 경사지게 하는 대신, 벽부가 배면(114)으로부터 배면(114)에 대해 직각으로 수직 하방향으로 연장할 수도 있다. 근본적으로 수직의 벽부를 갖는 리세스를 형성하기 위해, 다른 것 중에서도, 이방성 에칭 공정, 레이저 다이싱, 레이저 드릴링, 소잉 또는 밀링 등의 기계식 제거 공정, 초음파 가공이 이용될 수 있다. 소자 웨이퍼에 리세스를 형성한 후, 포토레지스트와 같은 포토이미지어블층이 소자 웨이퍼의 배면 상에 증착되어, 접착 패드(116)와 정합하여 하위 표면(502) 상에 위치하는 마스크 개구(506)를 형성하도록 패터닝된다.
그 후, 도 7a에 예시된 바와 같이, 마스크 개구 아래에 있는 반도체 재료를 제거하기 위해 마스크 개구 내에 노출되어 있는 하위 표면(502)의 부분에 에칭 공정이 가해진다. 그 결과, 하위 표면 사이에 연장하여 전면 컨택트(116)와 접촉하는 비아(708)가 형성된다. 에칭 공정은 예컨대 실리콘과 같은 반도체 재료를 선택적으로 에칭하지만 산화물 재료는 잔류시키는 방식으로 행해지는 것이 바람직하다. 통상적으로, 반도체칩의 접착 패드(116)와 같은 전면 컨택트가, 패시베이션(passivation)을 위해 층간 유전체층(interlevel dielectric layer) 또는 반도체칩의 절연 또는 고립을 제공하는 다른 용도로서 이용되는, 산화물 재료 또는 다른 유전체 재료로 이루어진 하나 이상의 산화물 재료의 층 상에 위치한다. 유전체를 잔류시키는 선택적 방식으로 반도체 재료를 에칭함으로써, 필요에 따라 과에칭(over-etching)을 수행하여, 소자 웨이퍼에 걸쳐 충분한 공정 간격(process window)을 유지하면서 소자 웨이퍼의 모든 위치에 있는 반도체 재료의 두께를 관통 하여 에칭할 수 있다. 선택적 에칭 공정이 이용될 때, 도 7b의 확대 단면도로 나타낸 바와 같이, 비아(708)를 형성한 후의 위치에 유전체층(710), 예컨대 산화물층이 잔류한다. 이와 달리, 비아(708)를 형성하기 위해 레이저 드릴링 또는 기계식 밀링이 이용될 수 있으며, 그 경우에는 비아 내에서 전면 접촉 패드의 표면이 노출될 수 있다.
그 후, 도 8a에 예시된 제조 단계에서, 비아의 벽부(806), 반도체칩의 벽부(504) 및 배면(114) 상에 유전체층(820)이 형성된다. 이러한 유전체층을 형성하기 위해 다양한 방법이 이용될 수 있다. 일례에서, 반도체칩(100)을 포함하고 있는 웨이퍼(101)의 배면(114)에 유동 가능한 유전체 재료가 가해지며, 이러한 유동 가능한 유전체 재료는 그 후 "스핀-코팅" 동작 동안 웨이퍼의 배면에 걸쳐 더욱 균일하게 분포되며, 그 후에 가열을 포함할 수도 있는 건조 기간이 후속된다. 다른 예에서, 유전체 재료의 열가소성막이 소자 웨이퍼(101)의 배면에 가해질 수 있으며, 그 후 웨이퍼 및 리드 요소를 포함하는 조립체가 가열되어, 열가소성막이 하위 표면(115) 상으로 및 비아(708) 내로 하방향으로 흐르게 된다. 다른 예에서, 유전체층을 형성하기 위해 증기 증착이 이용될 수 있다.
다른 예에서, 리드 요소가 부착된 소자 웨이퍼를 포함하는 조립체가 등각 유전체 코팅 또는 등각 유전체층(820)을 형성하기 위해 유전체 증착 배쓰(dielectric depostion bath)에 침지된다. 등각 유전체 코팅이 조립체의 노출된 도전성 및 반도전성 표면 상에만 증착되도록, 등각 유전체 코팅을 형성하기 위해 전기 영동 증착 기술이 이용되는 것이 바람직하다. 증착 동안, 반도체 소자 웨이퍼는 요구된 전기 전위로 유지되고, 배쓰를 여러 요구된 전위로 유지하기 위해 전극이 배쓰 내에 침지된다. 조립체는 그 후 충분한 시간 동안 적합한 조건 하에서 배쓰 내에 유지되어, 배면(114)과 함께 리세스의 벽부(504), 하위 표면(502) 및 비아(708)의 벽부(806)(이들로만 한정되지는 않음)를 포함하는 도전성이거나 또는 반도전성이 되는 소자 웨이퍼의 노출 표면 상에 전해도금된 등각 유전체 코팅(820)을 형성한다. 코팅될 표면과 배쓰 간에 충분히 강한 전계가 유지되는 한 전기 영동 증착이 발생한다. 전기 영동 방식으로 증착된 코팅은, 그 코팅이 이러한 증착의 파라미터, 예컨대 전압, 농도 등에 의해 좌우되는 특정 두께에 도달한 후에는, 증착이 정지된다는 점에서 자체 제한(self-limiting)적인 것이 된다. 전기 영동 증착은 조립체의 도전성 및/또는 반도전성 외측 표면 상에 연속적이고 균일한 두께의 등각 코팅을 형성한다. 또한, 전기 영동 방식으로 증착된 코팅은, 컨택트(116) 상에 위치하는 잔류 유전체층(710)의 유전(비도전성) 특성으로 인해 그 유전체층(710) 상에는 형성되지 않는다. 달리 말하면, 전기 영동 증착의 특성은, 도체 위에 위치하는 유전체 재료의 층이 충분한 두께를 가짐으로써 그 유전 특성을 제공하는 경우에는, 그 유전체 재료층 상에는 코팅이 형성되지 않는다는 점이다. 통상적으로, 전기 영동 증착은 약 10 ㎛ 보다 크고 수십 ㎛까지의 두께를 갖는 유전체층 상에서는 발생하지 않을 것이다.
등각 유전체층(820)은 음극성 에폭시 증착 선구체(cathodic epoxy deposition precusor)로 형성되는 것이 바람직하다. 이와 달리, 폴리우레탄 또는 아크릴 증착 선구체가 사용될 수 있다. 다양한 전기 영동 코팅 선구체 조성물 및 그 공급원이 아래의 표 1에 나열되어 있다.
표 1
Figure 112009059878202-PCT00001
Figure 112009059878202-PCT00002
도 8b는 접착 패드 위의 비아(710)가 전기 영동 증착 후에 개방 상태를 유지하고 있다는 것을 나타내고 있다. 등각 유전체 코팅을 전기 영동 방식으로 증착한 후, 반도체칩의 전면 접촉 패드를 패키징된 반도체칩의 외부 컨택트에 접속시키는 도전성 트레이스를 형성하기 위한 처리가 개시된다.
다음으로, 도 9a 및 도 9b를 참조하면, 도전성 트레이스(126) 및 랜드(land)(128)를 형성하는 처리를 위해 기판이 준비된다. 이전의 처리가 유전체층(820)에 의해 반도체칩의 전면 접촉 패드(116)를 차단하는 결과를 초래한다면, 이 단계에서는 전면 접촉 패드에 인접한 비아의 저부를 개방시키기 위해 레이저 드릴링, 기계식 밀링 또는 다른 적합한 기술이 이용될 수 있다. 또한, 반도체칩의 기존의 유전체층(710)의 어떠한 부분이 컨택트(116)와 정렬되어 잔류한다면, 이러한 층이 이 단계에서 제거될 수 있다. 이러한 제거는 예컨대 레이저 드릴링, 기계식 밀링, 또는 다른 적합한 기술에 의해 달성될 수 있다. 다른 적합한 제거 기술 은 본질적으로 등방성이거나 또는 이방성일 수 있는 다양한 선택적 에칭 기술을 포함한다. 이방성 에칭 공정은, 이온의 스트림이 에칭될 표면을 향해 지향되는 반응성 이온 에칭 공정을 포함한다. 반응성 이온 에칭 공정은 일반적으로 이방성 에칭 공정보다 덜 선택적이어서, 이온이 커다란 입사각으로 때리는 표면이 이온의 스트림으로 배향된 표면보다 더 큰 정도로 에칭되게 된다. 반응성 이온 에칭 공정이 사용될 때, 마스크층이 등각 유전체 코팅(820) 상에 위치하도록 증착되고, 비아(708)와 정렬되는 개구가 그 안에 형성되는 것이 바람직하다. 이로써, 에칭 공정은 비아(708) 내에 놓여있는 것 이외의 유전체 코팅(820) 부분을 제거하는 것을 방지한다.
이어서, 등각 유전체 코팅(820) 상에 위치하도록 도전성 트레이스(126) 및 랜드(128)가 형성된다. 트레이스 및 랜드를 형성하는 일례의 방법은, 금속층을 등각 유전체 코팅(220) 상에 위치하도록 증착하는 단계를 포함한다. 이와 달리, 증착은 이들 표면의 일부분이 마스킹층에 의해 보호되면서 행해질 수 있다. 금속층은 조립체의 노출 표면 상으로 1차 금속층을 스퍼터링함으로써 또는 무전해 증착에 의해 증착된다. 이 단계는 예컨대 소자 웨이퍼의 배면, 벽부 및 하위 표면 상으로의 비선택적 증착(blanket deposition)에 의해 수행될 수 있다. 일실시예에서, 1차 금속층은 알루미늄을 포함하거나 또는 본질적으로 알루미늄으로 이루어진다. 다른 특정의 실시예에서, 1차 금속층은 구리를 포함하거나 본질적으로 구리로 이루어진다. 또 다른 실시예에서, 1차 금속층은 티타늄을 포함하거나 본질적으로 티타늄으로 이루어진다. 1차 금속층을 형성하기 위한 공정에서는 하나 이상의 다른 예 의 금속이 이용될 수 있다.
그 후, 1차 금속층 상에 위치하도록 포토이미지어블층이 증착되며, 1차 금속층을 패터닝하기 위해 "Badehi"에게 허여된 미국 특허 번호 5,716,759호에 개시된 공정과 같은 3차원 포토리소그래피 패터닝 공정이 이용되며, 상기 특허에 개시된 내용은 본 명세서에 원용되어 있다. 그 후, 포토이미지어블층의 나머지 부분이 제거된다. 그 결과, 그 위에 형성될 도전성 트레이스의 치수에 대응하는 개별 도전성 패턴이 형성된다. 개개의 라인으로의 1차 금속층의 패터닝에 후속하여, 포토이미지어블층이 소자 웨이퍼로부터 제거되고, 2차 금속층을 1차 금속층 상에 도금하여 전면 접촉 패드(116)로부터 벽부(120)를 따라 또한 반도체칩의 배면(114) 상으로 연장하는 개별 도전성 트레이스(126)를 형성하기 위해 전해 도금 공정이 이용된다. 2차 금속은 니켈 또는 다른 희금속을 포함할 수도 있다. 일실시예에서, 1차 금속층 상의 전해 도금된 2차 금속은 도전성 트레이스를 완성한다. 이와 달리, 도전성 트레이스를 완성하기 위한 내부식성을 제공하기 위해 금, 백금, 또는 팔라듐과 같은 제3의 금속층이 2차 금속층 상에 도금될 수도 있다.
후속하는 일례의 공정에서, 배면(114) 및 벽부(120)를 따라 연장하는 각각의 도전성 트레이스(226) 상에 위치하도록 추가의 유전체층(230)이 증착된다. 추가의 유전체층(230)은 도 8a 및 도 8b를 참조하여 전술한 바와 같은 전기 영동 증착 공정에 의해 증착되는 것이 바람직하다. 포토레지스트, 산화물 마스크 등을 포함하는 패터닝된 마스크층이 컨택트(128) 상에 형성된다. 그 후, 전기 영동 증착 공정 동안, 그 결과의 유전체층(230)이 패터닝된 마스크층에 의해 컨택트(128) 상에 형 성되는 것이 방지된다. 그 후, 패터닝된 마스크층이 제거되어, 유전체층(230)에 있는 개구 내의 컨택트(128)를 노출시킨다.
이와 달리, 전기 영동 증착에 의해 유전체층(230)을 증착하는 대신, 봉지재(encapsulant) 또는 솔더 마스크 재료와 같은 포토이미지어블 유전체를 소자 웨이퍼의 배면(114) 및 벽부(120)를 향해 스핀 코팅 또는 스프레이 코팅하여 상대적으로 균일하게 두꺼운 코팅을 형성함으로써 유전체층을 형성할 수 있다. 그 후, 포토리소그래피 공정에 의해 컨택트(128)와 정합하여 등각 유전체층(230)에 개구가 형성될 수 있다. 포토이미지어블 재료의 초기 증착 후에 유전체층(230)이 경화되도록 하기 위해 예컨대 가열 등의 하나 이상의 공정이 행해질 수도 있다.
다음으로, 예컨대 "하부 범프 금속화" 또는 "UBM"과 같은 습윤 가능 금속층(132)이 유전체층(230)에 있는 개구 내에 형성되며, 습윤 가능 금속층은 각각의 컨택트(128)와 접촉된다. 일례의 공정에서, 예컨대 티타늄, 텅스텐, 탄탈 또는 다른 유사 금속을 포함하는 도전층과 같은 확산 장벽층이 컨택트(128)와 접촉하여 형성된다. 그 후, 제1 습윤 가능 금속을 포함하는 층이 장벽층 상에 위치하도록 증착될 수 있으며, 이러한 층은 니켈, 구리 또는 바람직하게는 희금속을 포함하는 다른 금속 등의 금속을 포함한다. 내부식성을 향상시키기 위해, 일반적으로 예컨대 0.1 ㎛의 매우 얇은 금으로 이루어진 층이 습윤 가능 금속의 최종적인 층으로서 증착될 수 있다. 습윤 가능 금속층을 형성한 후, 도전성 범프(134)가 각각의 컨택트 위에서 습윤 가능 금속층과 접촉하여 형성될 수 있다. 땜납, 주석 또는 공융 조성물 등의 융합 가능 금속을 포함하거나 또는 예컨대 땜납 충전 페이스트 또는 은 충 전 페이스트 등의 도전성 페이스트를 포함하는 도전성 범프가 형성될 수 있다. 도전성 범프는 하나 이상의 도전성 재료를 포함할 수 있다. 특정의 예에서, 도전성 범프는 예컨대 구리, 니켈 등의 하나 이상의 희금속을 포함할 수 있다. 일례에서, 도전성 범프는, 땜납, 주석 또는 공융 금속 등의 융합 가능 금속을 포함하는 구체(sphere)를 습윤 가능 금속층(232) 상에 위치키고, 그 후 도전성 범프를 가열하여 이들을 습윤 가능 금속층(232)에 융합되도록 함으로써 형성될 수 있다.
최종적으로, 패키징된 반도체칩은 도 10a 및 도 10b에 예시된 바와 같이 개별 패키징된 반도체칩(10)을 형성하기 위해 소잉 또는 다른 다이싱 방법에 의해 다이싱 레인(12)을 따라 서로 절단된다. 패키징된 반도체칩을 개별 유닛으로 절단하기 위한 다양한 예의 공정이 본 명세서에 원용되어 있는 공동 소유의 미국 가출원 번호 60/761,171 및 60/775,086에 개시되어 있으며, 이들 중의 어떠한 것도 패키징된 반도체칩을 절단하여 도 10a 및 도 10b에 도시된 바와 같이 개별 패키징된 반도체칩을 형성하는 데 이용될 수 있다.
본 발명의 실시예에 따른 카메라 모듈(1030)(도 11)은, 센서 유닛의 배면 상에, 즉 촬상 영역(1026)을 보유하는 반도체칩(1000) 전면(1028)의 반대측의 표면 상에 증착된 컨택트(1042)를 갖는 센서 유닛(1020)을 포함한다. 센서 유닛은 도 1을 참조하여 도시 및 설명된 유닛일 수도 있다. 유사 센서 유닛 및 카메라 모듈이, 각각 대리인 문서 번호 TESSERA 3.0-381 CIP 및 3.0-464로 식별되어 있는, 공동 소유의 2005년 11월 2일자로 출원된 미국 특허 출원 번호 11/265,727 및 2005년 12월 30일자로 출원된 미국 특허 출원 번호 11/322,617에 개시되어 있으며, 상기 특허 출원은 그 개시 내용이 본 명세서에 원용되어 있다. 센서 유닛의 컨택트(1042)는 땜납과 같은 융합 가능 도전성 재료의 매쓰(1082)에 의해 회로 패널(1070)의 단자(1080)에 연결된다.
이러한 구성의 광학 유닛(1050)은 하나 이상의 렌즈 또는 다른 광학 요소(1058)를 유지하도록 배치된 탑재부(1052)를 갖는 터렛(turret) 또는 지지 구조체(1051)를 포함한다. 지지 구조체(1051)는 또한 탑재부(1052)로부터 배면 방향으로 돌출하는 가늘고 긴 포스트(1062) 형태의 복수의 배면 요소(1062)를 포함한다. 이들 포스트는 센서 유닛에 대해 광학 유닛을 위치시키기 위해 센서 유닛 내의 기준 평면과 맞닿거나 또는 기계적인 방식으로 계합하는 배면(1054)을 갖는다. 도 11에 예시된 예에서, 배면(1054)은 촬상 영역(1026) 상에 위치하는 투명 커버(1034)의 전면에 맞닿고 있다. 이와 달리, 터렛 또는 지지 구조체는, 반도체칩(1000)에 대하여 터렛의 기울어짐을 제한하면서 반도체칩(1000)에 대하여 광학 유닛(1050)의 높이를 기계적인 방식으로 설정하기 위해 예컨대 포스트, 핀, 리세스 등의 정합 특징부(registration feature)를 포함한다.
포스트(1062)의 배면과 전면(1034) 간의 접속을 평평하고 두께가 균일하게 하는 것이 바람직하다. 이러한 목적을 달성하기 위한 다른 방식으로, 예컨대 확산 접착을 통해 포스트(1062)의 배면(1054)에 있는 금속성 특징부에 야금학적으로 접착되는 금속성의 부착 특징부 또는 패드(1055)가 커버(1034)의 외부면(1036)에 제공될 수 있다. 이와 달리, 포스트의 배면을 커버에 접착시키기 위해 다소 얇은 접착제가 사용될 수 있다.
다른 실시예에서는, 포스트의 위치에서, 터렛 또는 지지 구조체(1051)가, 원통형 또는 다면체 형상을 갖는 체적을 둘러싸거나 또는 실질적으로 둘러싸는 배면 요소를 포함한다. 원통형 벽부 또는 다면체 형상(예컨대, 상자 형상)의 벽부를 갖는 이러한 배면 요소가 제공될 수 있으며, 배면 요소의 후위 표면이 커버(1034)의 외측 표면(1036)에 제공된 바와 같은 센서 유닛의 기준 평면에 대해 맞닿게 된다.
도 12에 도시된 상기 실시예의 변형예에서, 센서 유닛(1020)은 센서 유닛의 앞에 탑재되며, 그에 따라 전방을 바라보는 촬상 영역(1028)이 회로 패널(1070)의 배면 또는 저면을 향하게 된다. 센서 유닛의 컨택트(1042)는 적합한 리드선(lead) 또는 와이어 본드(1002)에 의해 회로 패널의 도전체(1076)에 접속된다. 본 실시예에서, 광학 유닛(1050)의 배면 요소(1062)는 촬상 영역(1028)과 정렬된 회로 패널 내의 구멍부(1072)를 통과하여 돌출한다. 달리 말하면, 구멍부(1072)는 광학 요소로부터 촬상 영역까지의 광경로를 수용하고 또한 배면 요소(1062)를 수용하기에 충분할 정도로 크다. 전술한 바와 같이 전면 상에 컨택트를 갖는 센서 유닛을 포함하는 유사 구성이 이용될 수 있다.
본 발명의 다른 실시예에 따른 카메라 모듈(도 13)은 회로 패널(970)의 저면 또는 배면측 상에 위치된 점선으로 도시된 센서 유닛(920)을 포함한다. 여기에서도, 센서 유닛 내의 칩의 촬상 영역은 회로 패널 내의 구멍부(972)와 정렬된다. 이러한 구성에서의 광학 유닛(950)은 하나 이상의 렌즈 또는 다른 광학 요소(958)를 유지하도록 배치된 탑재부(902)를 갖는 터렛 또는 지지 구조체(952)를 포함한다. 지지 구조체(952)는 또한 탑재부(902)로부터 후방으로 돌출하는 가늘고 긴 포 스트 형태의 복수의 배면 요소(962)를 포함한다. 이들 포스트는 회로 패널 내의 애퍼처(974)를 통해 연장하고, 전술한 바와 같이 센서 유닛에 관련하여 광학 유닛을 위치시키기 위해 센서 유닛과 기계적으로 계합한다. 여기에서도, 포스트는 예컨대 포스트 "962a"와 "962b" 사이의 갭(963a)과 같은 이들 사이의 갭을 형성한다. 여기에서도, 회로 패널(970)은 갭 내로 연장할 수도 있으며, 그에 따라 센서 유닛과 광학 유닛 사이에 연장할 수도 있어, 전술한 바와 같이 센서 유닛에 대한 접속의 구축을 용이하게 한다. 도 13의 실시예에서, 갭은 상당한 높이를 갖는다. 완성된 조립체에서의 갭의 높이 HG는 회로 패널(970)의 전면(901) 위의 탑재부(902)의 높이와 동등하다. 높이 HG는 대략 2 ㎜ 이상 정도인 것이 바람직하며, 5 ㎜ 이상인 것이 더욱 바람직하며, 1 ㎝ 이상인 것이 가장 바람직하다. 각각의 갭의 폭(즉, 회로 패널에 평행한, 배면 요소(962a, 962b) 간의 수평 거리)은 대략 2 ㎜ 이상 정도인 것이 바람직하며, 대략 5 ㎜ 이상인 것이 더욱 바람직하며, 대략 1 ㎝ 이상인 것이 가장 바람직하다. 아래에 추가로 설명되는 바와 같이, 이러한 갭의 설치에 의해, 완성된 조립체에 대한 조작을 수행하기 위해 광학 요소와 구멍부(972) 사이의 영역에의 액세스가 가능하게 된다. 그러나, 조립체의 전체적인 높이를 증가시키지 않고서도 커다란 갭이 제공될 수 있다. 렌즈(958)와 같은 광학 요소와 센서 유닛 간의 거리는 예컨대 렌즈(958)의 초점 거리와 같은 시스템의 광학 특성에 의해 설정된다. 따라서, 렌즈는 어떠한 경우에도 회로 패널의 전방에 상당한 거리로 지지될 수 있을 것이다.
도 13의 실시예에 따른 모듈 또는 조립체는 갭을 통해 및 바람직하게는 회로 패널 내의 구멍부(972)를 통해서도 센서 유닛에 대한 조작을 수행함으로써 조립 후에 처리될 수 있다. 예컨대, 조립체는 세정 작업 시에 갭 중의 하나 이상의 갭 내로 및 구멍부(972)를 통해 세정액, 세정 기구 또는 이들 모두가 삽입되어 센서 모듈의 표면을 청소할 수 있다. 예컨대, 센서 모듈이 회로 패널의 배면 또는 저면을 향해 전방으로 바라보는 커버를 통합하는 경우, 센서 칩의 촬상 영역과 정렬된 영역을 포함하는 구멍부에 정렬된 커버의 영역을 청소할 수 있다. 완성된 조립체에 대해 이러한 세정 작업을 수행할 수 있는 성능은 조립 공정 동안의 오염물의 영향을 상쇄한다. 그 결과, 이에 의해 더 높은 품질의 카메라 유닛을 제공할 수 있게 되고, 또한 조립 동안에 적용되는 조건을 어느 정도는 오염물을 제공하는 정도로 완화시킬 수 있게 된다. 예컨대, "클린 룸" 환경이 불필요하게 되거나, 또는 저렴한 낮은 품질의 클린 룸이 이용될 수도 있게 된다. 다른 예에서, 센서 유닛은 별도의 커버를 통합하지 않는 대신에, 촬상 영역을 갖는 동시에 조립 공정 동안의 화학적 또는 기계적 손상으로부터 덮개 없는 칩(bare chip)의 요소를 보호하는 효과가 있는 얇은 코팅의 형태로 패시베이션층을 갖는 "덮개 없는" 반도체칩으로만 구성될 수도 있다. 이러한 덮개 없는 촬상 칩은 통상적으로 하나 이상의 촬상 요소 위에 먼지가 침적하는 것을 방지하기 위해 취급 동안 매우 엄격한 주의를 필요로 한다. 커버를 통합하고 있는 센서 유닛에 대한 요구사항은 다소 덜 엄격하다. 그러나, 조립 후의 세정에 의하여, 커버를 포함하지 않는 센서 유닛의 조립체에는 덜 엄격한 요구사항이 적용될 것이다.
본 발명의 다른 실시예에 따른 방법에서, 센서 유닛은 예컨대 커버를 포함하는 센서 유닛에서의 커버의 외부면 상에 위치하는 희생층, 또는 커버를 포함하지 않는 센서 유닛에서의 칩의 촬상 영역 상에 위치하는 희생층과 같은, 센서 유닛의 전면 상에 위치하는 희생층을 포함할 수도 있다. 조립체는 정위치에 있는 희생층을 포함하여 제조된다. 완성된 조립체는 그 후 희생층 또는 센서 유닛의 촬상 영역에 정렬된 희생층의 적어도 일부분을 구멍부(972)를 통해 및 지지 구조체(952) 내의 하나 이상의 갭(963)을 통해 제거하는 작업에 놓이게 된다. 예컨대, 희생층은 용해에 의해 제거되거나, 또는 희생층을 기계적으로 계합하여 센서 유닛으로부터 박리시킴으로써 제거될 것이다. 희생층의 제거에 의해 그 희생층 상에 축적되어 있을 수도 있는 어떠한 오염물이 제거된다.
갭을 통해 다른 조작 또한 수행될 수 있다. 예컨대, 회로 패널의 도전체를 계합하여 이들을 센서 유닛의 컨택트에 접착시키기 위한 공구가 갭 내에 삽입될 수도 있다. 이와 달리, 구멍부(972), 하나 이상의 추가의 애퍼처(974), 또는 이러한 용도로 회로 패널에 제공된 다른 애퍼처(도시하지 않음)를 통해, 도전체와 센서 유닛 사이에 연장하는 와이어 본드를 제공하기 위해 와이어-본딩 공구가 이용될 수도 있다.
전술한 바와 같이 커다란 갭을 제공하기 위해 포스트 형상의 배면 요소를 설치하는 것은 반드시 필수적인 것은 아니다. 예컨대, 배면 요소는 플레이트 또는 리브의 형태가 될 수도 있다. 또한, 복수의 갭을 제공하지 않고, 여러 조작을 위해 단지 하나의 갭으로 충분할 수도 있다.
도 14는 본 발명의 다른 실시예에 따른 광학 유닛 또는 카메라 모듈을 예시한다. 본 실시예에서, 센서 유닛(1120)은 예컨대 솔더 매쓰(1146)를 통해 커버(1128)의 외부면(1138) 상에 위치하는 회로 패널의 단자(1144)에 도전 가능하게 접속된 컨택트(1142)를 갖는다. 커버의 벽부(1130)는, 벽부의 에지(1132)에서의 편심거리(radius)가 경사가 완만하고, 바람직하게는 반도체칩의 전면(1102) 상에 제공된 제1 컨택트(1134)의 세트와 벽부(1130) 간의 원활한 전환을 제공하도록, 경사지는 것이 바람직하다. 도전성 트레이스(1156)의 세트가 제1 컨텍트(1134)로부터 벽부(1130)를 따라 또한 커버(1128)의 외부면(1138) 상으로 연장하며, 이들은 컨택트(1128)에 도전 가능하게 접속된다. 바람직하게는 전기 영동 증착을 통해 증착된 에폭시 또는 다른 중합성 재료와 같은 유전체 코팅(1158)이 도전성 트레이스(1156) 상에 위치하고, 예컨대 컨택트(1142) 상에 노출된 개구를 갖는 솔더 마스크와 같은 패시베이션층으로서 이용된다.
도 12를 참조하여 도시 및 설명된 예에서와 같이, 광학 유닛(1150)은 예컨대 렌즈 또는 다른 것 중에서 굴절성 또는 회절성 요소, 필터, 반사기 및 산란기로부터 선택된 다른 광학 소자와 같은 광학 요소(1158)를 지지하는 구조로부터 후방으로 연장하는 배면 요소(1162)의 세트를 갖는다. 여기에서도, 배면 요소의 배면(1164)은 회로 패널 내의 구멍부(1172)를 통해 연장하도록 구성되어, 커버(1128)의 외부면(1138) 또는 센서 유닛(1120)의 다른 기준 평면과 맞닿거나 계합한다.
전술한 실시예에서, 회로 패널은 센서 유닛의 촬상 영역과 정렬하여 회로 패널을 관통하여 연장하는 구멍부를 갖는다. 이러한 구멍부는 회로 패널 내의 투명 영역을 형성한다. 다른 실시예에서, 회로 패널은 센서 유닛의 촬상 영역과 정렬하여 강성이지만 투명한 영역을 포함한다. 예컨대, 회로 패널은 투명 유전체 재료로부터 형성될 수 있으며, 그 경우 회로 패널의 투명 영역은 단순히 회로 패널의 도전체가 투명 영역을 교차하지 않도록 도전체를 배정함으로써 제공될 수 있다.
도 15는 패키징된 반도체칩(10)(도 1)의 변형예에 따른 패키징된 반도체칩(1500)을 예시하는 단면도이다. 도 15에 도시된 바와 같이, 패키징된 반도체칩의 외부 컨택트(1528)는 패키징된 반도체칩의 하위 표면에 의해 형성된 패키징된 반도체칩의 레그(1515)에서 노출되어 있으며, 외부 컨택트(1528)는 반도체칩의 에지(1502)에 인접하여 배치되어 있다. 회로 패널과 같은 외부 요소에 대한 상호접속은 제1 단부에 있는 외부 컨택트(1528) 및 제2 단부에 있는 회로 패널(1540)의 단자(1532)에 접속된 본드 와이어(1530)를 형성함으로써 이루어질 수 있으며, 회로 패널은 패키징된 반도체칩의 광전 요소(1512), 예컨대 이미지 센서와 정합하여 개구(1542)를 갖는다. 이와 달리, 와이어 본드 대신에, 컨택트(1528)를 패키징된 반도체칩의 배면(114) 상에 노출된 외부 요소에 상호접속시키기 위해 예컨대 솔더 매쓰 등과 같은 도전성 매쓰가 사용될 수 있다.
도 16a는 패키징된 반도체칩(10)(도 1)의 변형예에 따른 패키징된 반도체칩(1600)을 예시하는 단면도이다. 본 실시예에서, 반도체칩(1602)에서의 커다란 개구(1604)가 반도체칩의 두께(1606)의 대부분을 통해 연장하며, 비아(1608)가 커다란 개구 내에서 전면 도전성 컨택트(116)까지 연장한다. 커다란 개구(1604)는 비아(1608) 중의 개별 비아 상에 위치하는 구멍부 형태로 제공될 수 있거나, 이와 달리 도 6a에 도시된 바와 같은 각각의 개별 칩의 접착 패드의 행(row)의 형태로 제공되거나, 또는 칩을 포함하는 웨이퍼의 길이를 연장하는 채널의 형태로 제공될 수 있다(도 6b). 웨이퍼 형태로 있는 동안의 칩의 두께(1606)는 도 16a에 도시된 패키징된 반도체칩을 형성하기 위한 단계들을 수행하기 전에 원래의 두께로부터 감소된다. 예컨대, 칩을 포함하고 있는 소자 웨이퍼는 소자 웨이퍼를 대응하는 리드 요소에 접착시키기 전에 약 200 ㎛의 두께를 갖도록 배면으로부터 그라인딩 또는 랩핑에 의해 얇게 될 수 있다. 웨이퍼를 리드 요소에 접착한 후에 그라인딩이 수행되면, 두께는 예컨대 50 ㎛ 까지 더욱 감소될 수 있다.
도 16a에 도시된 예에서, 도전성 트레이스(1610)는 비아(1608) 및 개구(1604)의 벽부를 따라 칩의 접착 패드(116)로부터 상방향으로 연장한다. 이와 달리, 비아(1608)는 도전성 재료로 채워질 수 있다. 이러한 경우에, 트레이스(1610)는 몇몇 비아에 의해 공유된 개구(1604)의 벽부를 따라 상방향으로 비아 중의 개별 비아로부터 연장할 수 있다(배면을 향해 바라본 평면도(도 16b)를 참조). 트레이스(1610)는 반도체칩(1602)의 배면(1614) 상의 위치에서 외부 컨택트(1628)에 연결된다. 도 1 및 도 15∼24b는 채워진 작은 비아(1908)(예컨대, 도 19a) 또는 비아(예컨대 1608)를 따라 연장하는 트레이스를 갖는 실시예를 도시하고 있지만, 각각의 경우에서 도전성 비아의 다른 구조가 상호 변경 가능하다.
이와 달리, 각각의 커다란 개구(1604)가 그 안에 하나의 비아만을 갖고 있을 때, 비아(1608) 및 커다란 개구(1604)는 비아(1608) 및 개구(1604)의 벽부 상에 배치된 유전체층(1620) 상에 위치하는 도전성 재료로 채워질 수 있다.
도 17은 도 15를 참조하여 도시 및 설명된 실시에의 변형예에 따른 패키징된 반도체칩을 예시하고 있다. 이 예는 칩보다는 광학적으로 투광성의 리드가 그 에지에 인접한 하위 표면에 의해 정해진 레그(1715) 및 레그 상에 배치된 컨택트(1728)를 갖는다. 도 17은 예컨대 스핀 코팅된 유전체, 솔더 마스크 등과 같은 하나 이상의 유전체층(1720, 1722)이 리드의 상면 상에 연장할 수도 있는 실시예를 예시하고 있다. 그러나, 리드(1704)가 통상적으로 유전체 특성을 갖는다면, 이러한 유전체층은 반드시 필요하지는 않을 것이며, 일반적으로 생략될 수 있다. 또한, 도 17에 도시된 바와 같이, 리드의 내부면(1706)은 지지 구조체(1710)에 의해 반도체칩의 전면(1702)으로부터 이격된다. 비아는, 리드를 포함하고 있는 리드 웨이퍼가 칩(1700)을 포함하고 있는 소자 웨이퍼에 소자 웨이퍼와 리드 웨이퍼 사이의 지지 구조체(1710)를 두고 결합된 후에, 형성되는 것이 바람직하다. 리드 및 지지 구조체(1710) 내에 구멍부(1714)를 형성하여 컨택트(1716)를 노출시킨 후에, 비아를 금속화하고, 컨택트(1728), 트레이스 등을 형성하기 위해, 전술한 바와 같은 각종 에칭, 밀링, 레이저 드릴링 또는 기계식 드릴링 공정이 이용될 수 있다.
도 18은 도 17에 도시된 실시예의 변형예에 따른 패키징된 반도체칩을 예시하고 있으며, 이 변형예는 도 16a 및 도 16b에 도시된 실시예와 유사성을 갖는다. 본 실시예에서, 리드 내의 커다른 개구(1804)의 벽부를 따라 연장하는 트레이스(1824)는 제1 단부에서는 금속화된 비아(1808)에 접속되고, 제2 단부에서는 리드(1820)의 상면(1844) 상에 위치하는 외부 컨택트(1828)에 접속된다. 비아는 지지 구조체(1810)를 통해 반도체칩의 도전성 컨택트(1816)까지 연장한다. 외부 요 소에 대한 전기적인 상호접속은, 외부 컨택트(1828)에 부착된 본드 와이어를 통해 또는 예컨대 솔더 볼, 범프 등과 같은 솔더 매쓰를 통해 제공될 수 있다.
도 19a는 본 발명의 다른 실시예에 따른 적층 가능한 칩-스케일 패키징된 반도체칩(1910)을 예시하는 단면도이다. 패키징된 반도체칩은 동적 랜덤 액세스 메모리("DRAM")와 같은 특정 유형의 미소전자 소자를 포함할 수 있다. 반도체칩(1901)의 전면(1902)으로부터 내측으로 연장하는 도전성 비아(1908)가 반도체칩의 배면(1914) 내의 커다란 개구의 벽부를 따라 연장하는 트레이스(1924)에 접속한다는 점에서, 패키징된 반도체칩(1910)은 패키징된 반도체칩(1600)(도 16a)과 유사한 특징을 갖는다. 그러나, 패키징된 반도체칩(1910)은 전면 상에 위치하지 않는 리드를 포함하지 않으며, 도전성 비아(1908)가 반도체칩(1901)의 전면을 따라 연장하는 재분배 트레이스(redistribution trace)(1912)를 통해 접착 패드(1909)에 접속된다. 도 19b는 패키징된 반도체칩의 배면(1914a)을 향해 바라본 대응 평면도이다. 도 19a의 도면은 도 19b의 라인 19A-19A'을 따라 절취된 것이다. 도 19b에 예시된 바와 같이, 트레이스(1924)는 비아(1908)로부터 커다란 개구(1904)의 벽부(1926)를 따라 또한 배면(1914) 상으로 상방향으로 연장한다. 트레이스(1924)는 반도체칩의 배면(1914) 상에 위치하는 외부 컨택트(1928)에 접속한다. 도 19c를 참조하면, 반도체칩(1901)의 전면을 향해 바라본 평면도가 도시되어 있으며, 이 반도체칩은 예컨대 DRAM을 포함하고 있다. DRAM에서는, 통상적으로 접착 패드(1909)가 메모리 회로(1920) 사이에 행으로 제공된다. 도 19a는 도 19c의 라인 19A-19A'을 따라 절취된 것이다. 전면(1902) 상의 재분배 트레이스(1912)는 접착 패 드(1909)를 도전성 비아(1908)에 접속시킨다. 일부 트레이스가 도전성 비아로부터 떨어진 제1 방향으로 연장하고, 다른 트레이스가 비아로부터 떨어진 제2 방향으로 연장하도록, 트레이스가 도 19b 및 도 19c에 도시된 바와 같이 배치될 수 있으며, 여기서 제2 방향과 제1 방향은 서로 반대 방향이다. 이로써, 도전성 비아의 좌측편에 대한 접착 패드는 일부 도전성 비아에 접속되며, 도전성 비아의 우측편에 대한 접착 패드는 다른 도전성 비아에 접속된다.
다시 도 19a를 참조하면, 도전성 비아(1908)는 이들이 전면(1902)으로부터 반도체칩의 배면(1914)을 향하는 방향으로 작아지게 되도록 테이퍼된다. 도전성 비아는 유전체층(1922)에 의해 반도체칩의 반도체 재료로부터 절연된다. 패시베이션층(1924)은 도전성 비아(1908)를 포함하는 반도체칩의 전면(1902) 상에 위치한다. 유전체층 내의 구멍부(1934)는 반도체칩의 전면에 있는 컨택트(1936)를 노출시킨다. 전면 컨택트(1936)는 접착 패드(1909)와 정합될 수 있지만 정합되지 않는 것이 바람직하다.
유전체 충전 재료(1940)가 패키징된 칩(1901)에 대한 기계적 지지뿐만 아니라 트레이스 간의 전기적 고립을 제공하기 위해 커다란 개구(1904) 내의 트레이스(1924) 상에 위치하는 것이 바람직하다. 예컨대 솔더 마스크와 같은 유전체층(1942)이 트레이스(1924) 상에 위치하는 것이 바람직하다. 유전체층 내의 개구(1944)는 칩의 배면 컨택트(1946)를 노출시킨다.
전면 컨택트(1936) 및 배면 컨택트(1946) 모두를 제공함으로써, 여러 개의 패키징된 칩이 하나 위에 다른 하나가 적층되어, 패키징된 칩의 적층 조립체(1950) 를 형성할 수 있다(도 19d). 이러한 구성에서, 전면 컨택트는 배면 컨택트와 정렬된다. 적층 조립체에서의 패키징된 칩의 각각의 인접 패키징된 칩 간의 연결은 도전성 매쓰를 통해 이루어진다. 전면 상의 유전체층(1930) 및 배면 상의 유전체층(1942)은 상호접속이 제공된 곳을 제외하고는 조립체 내의 인접 패키징된 칩(1910) 간의 전기적 고립을 제공한다.
적층된 조립체(1950)의 이점은, 전면 컨택트 및 배면 컨택트가 패키징된 칩 내의 커다란 개구(1904)로부터 오프셋된다는 점이다. 따라서, 패키징된 칩을 상호접속할 때의 적층된 조립체에 가해지는 압력은 커다란 개구로부터 떨어진 지점에 있는 이들 컨택트에서 주로 느껴지게 된다. 이러한 구성은 반도체칩이 커다란 개구를 형성하기 위한 반도체 재료의 제거에 의해 약화될 가능성이 있는 곳에서 커다란 개구에 있는 패키징된 칩에 압력을 가하는 것을 방지하는데 도움을 준다.
오프셋 컨택트를 채용함에 따른 한 가지 가능한 이점은, 칩의 실제 접착 패드와 전면 및 배면 컨택트 간에 재분배 트레이스를 제공할 수 있다는 것이다. 예컨대 DRAM과 같은 특정 유형의 메모리의 칩 선택 특징은, 칩의 어떠한 접착 패드가 이들 칩 위에 위치하는 다른 칩의 접착 패드에 연결되지 않는 것을 요구할 수도 있다.
도 19e는 도 19a 내지 도 19c에 예시된 실시예의 변형예를 예시하는 단면도이다. 이 경우, 배면 컨택트(1946')는 커다란 개구(1904)의 좌측편과 우측편 양측에서 배면에 노출된다. 마찬가지로, 전면 컨택트(1936')는 개구(1904)의 좌측편과 우측편 양측에서 전면에 노출된다. 트레이스(1926')는 2개의 배면 컨택트(1946') 를 동일한 도전성 비아(1908)에 접속시킨다. 도 10f는 도전성 매스(1952')가 커다란 개구의 각각의 좌측편과 우측편 상의 전면 컨택트를 커다란 개구의 각각의 좌측편과 우측편 상의 전면 컨택트에 결합시키고 있는 대응하는 적층 조립체를 예시하는 단면도이다. 도 19e 및 도 19f에 도시된 구성의 또 다른 가능한 이점은, 인접한 칩들 간에 흐르는 전류가 이제는 각각의 신호 마다에 대해 좌측 컨택트와 우측 컨택트의 세트를 통해 흐르기 때문에 패키징된 칩 간의 인덕턴스가 감소된다는 점이다.
도 20a는 칩이 DRAM을 포함할 때의 적층 가능한 패키징된 칩(1910)의 장점을 예시하는 단면도이다. DRAM을 포함한 특정 유형의 반도체칩은 칩의 전면으로부터 하방향으로 연장하는 높은 종횡비의 트렌치(1960)에 형성된 커패시터를 포함한다. 간혹, 칩의 접착 패드가 이러한 트렌치 커패시터의 어레이(1962)에 근접하게 배치되는 경우가 있다. 패키징된 칩(1910)에서, 전면 컨택트와 배면 컨택트 간의 상호접속은 트렌치 커패시터 어레이(1962)로부터 약간의 거리에 있는 커다란 개구를 통해 이루어진다. 도 20b를 참조하면, 적층체 내의 인접한 칩(1910)들 간의 상호접속은 트렌치 커패시터 어레이의 배치 또는 기능과 간섭하지 않는 칩을 통해 연장하는 상호접속을 이용하여 제공될 수 있다.
커다란 개구 내의 트레이스와 도전성 비아 간의 상호접속은, 상이한 방식으로 달성될 수 있다. 도 21a는 상호접속의 일례를 나타낸다. 도 21b에 확대도로 도시된 바와 같이, 칩의 전면(2102)으로부터 하방향으로 연장하도록 형성된 도전성 비아(2108)는 금속으로 채워진다. 예컨대, 전면으로부터 구멍부를 에칭한 후, 비 교적 얇은 금속층이 구멍부의 벽부 및 저부를 덮도록 스퍼터링될 수 있다. 그 후, 금속 충전을 형성하기 위해 전해 도금이 이용될 수 있다. 도 21b에 예시된 바와 같이, 커다란 개구(2104)는, 예컨대 도전성 비아를 형성하고 있는 금속을 유지하면서 반도체 재료를 선택적으로 에칭하는 화학적 에칭에 의해 형성된다. 개구(2104)의 과에칭은 도전성 비아의 상면(2170)을 완전히 노출시키는 결과로 나타난다. 그 후, 유전체층(2122)이 형성되고, 개구가 예컨대 레이저를 사용하여 비아(2108) 상에 위치하는 유전체층 내에 형성된다. 레이저는 비아가 커다란 개구의 저부(2106) 상에 위치하는 유전체층과는 상이한 초점 평면에 있기 때문에 비아의 상면 위에서부터 유전체층을 선택적으로 제거할 수 있다. 후속하여, 도전성 트레이스(2124)가 형성될 때, 트레이스는 비아(2108)의 전체 상면(2170)과 접촉한다.
도 22a는 다른 예의 상호접속을 예시하고 있다. 도 22b에 확대도로 예시된 바와 같이, 커다란 개구(2204)는 도전성 비아를 형성한 후에 소잉함으로써 형성된다. 그리고나서, 유전체층(2222)을 형성한 후, 예컨대 레이저를 이용하여 유전체층 내에 개구를 형성한다. 이 예에서, 레이저 개구는 유전체층이 개구(2206)의 저부에 있는 반도체 재료를 접촉하는 개구를 형성하는 것을 방지하기 위해 크기가 축소된다.
도 23a 내지 도 23f는 칩의 커다란 개구에 도전성 트레이스를 형성한 후에 그 개구를 채우기 위한 다양한 대안을 예시하는 단면도이다. 도 23a에 예시된 바와 같이, 도전성 트레이스를 형성한 후, 유동 가능한 유전체 충전 재료(2330)가 커다란 개구 내에 또는 칩의 배면 상에 증착되거나 분배된다. 유동 가능한 유전체 재료는, 충전 재료가 개구(2304)를 충전하고 또한 배면(2314)과 대략 동일한 높이의 표면을 제공하도록, 예컨대 스핀 코팅 또는 열처리에 의해 개구 내로 분배되도록 된다. 그리고나서, 충전 재료(2330) 및 트레이스(2328) 상에 위치하도록 솔더 마스크(2332)가 증착되며, 솔더 마스크 내의 개구는 배면 컨택트(2346)를 노출시킨다. 도 23b는 충전 재료(2340)가 커다란 개구보다 큰 체적을 가져 배면(2304) 위로 튀어나오도록 하는 대안을 예시하고 있다. 이와 달리, 충전 재료(2340)가 균일하게 분포되지 않을 때, 충전 재료는 배면(2314) 위로 튀어나올 수도 있다. 도 23c는 충전 재료(2350)의 체적이 개구(2304)의 체적보다 작을 때 또는 충전 재료(2350)가 균일하게 분포되지 않을 때의 다른 예를 도시하고 있다.
도 23d는 도 23a에 도시된 것과 유사하지만, 충전 재료(2370)를 증착하기 전에 솔더 마스크층(2372)이 증착되는 다른 대안을 예시하고 있다. 도 23e는 도 23b에 도시된 것과 유사하지만, 충전 재료(2380)를 증착하기 전에 솔더 마스크층(2382)이 증착되는 다른 예를 도시하고 있다. 마지막으로, 도 23f는 도 23c에 도시된 것과 유사하지만, 충전 재료(2390)를 증착하기 전에 솔더 마스크층(2392)이 증착되는 다른 예를 도시하고 있다.
도 24a는 도 19a 내지 도 19c에 예시된 패키징된 칩의 변형예를 예시하는 단면도이다. 도 24b는 패키징된 칩의 도전성 비아(2408)를 나타내는 확대도이다. 본 변형예에서, 도전성 비아(2408)는 칩의 전면(2402)을 향하는 방향으로 커다란 개구를 통해 가해지는 압력으로부터 형성된다. 이 경우, 그 공정은 도 16a 및 도 16b를 참조하여 설명한 것과 유사하다. 제조하는 동안, 칩(2400)을 포함하는 소자 웨이퍼는 전면 상에 전면 컨택트(2436), 트레이스(2432) 및 유전체층(2422)을 형성한 후에 캐리어 웨이퍼(도시하지 않음) 상에 전면을 아래로 하여 일시적으로 탑재될 수 있다. 커다란 개구를 형성한 후, 구멍부는 레이저 드릴링, 에칭, 기계적 밀링 등에 의해 커다란 개구 내에서부터 비아용으로 형성될 수 있다. 구멍부가 형성된 후, 캐리어 웨이퍼는 도전성 트레이스(2402)를 구멍부의 저부에 있는 정위치에 유지하는데 도움을 주기 위해 도전성 트레이스(2402에 대한 기계적 지지를 제공할 수 있다. 후속하여, 비아 및 커다란 개구는, 비아 및 커다란 개구 내에 및 배면(2414) 상으로 연장하는 도전성 트레이스(2442)를 형성하기 위한 동시 가공에 의해 금속화될 수 있다.
도 19a 내지 도 19c를 참조하여 전술된 패키징된 칩(1910)의 다른 변형에서, 도 25a는 솔더 볼(2550) 형태의 노출된 칩간(chip-to-chip) 상호접속부를 갖는 칩(2510)을 예시하고 있다. 본 실시예에서, 솔더 볼(2550)은 커다란 개구(2504) 내의 도전성 비아(2508)의 상면에 결합된다. 도전성 비아는 예컨대 도전성 트레이스를 통해 칩(2510)의 전면(2502) 상의 접착 패드(2509) 또는 다른 컨택트에 도전 가능하게 접속될 수 있다. 도전성 비아(2508)에 정합하는 개구를 갖는 패시베이션층(2522)이 도전성 트레이스(2512) 및 접착 패드(2509) 상에 위치한다. 도 25b는, 도 25a에 예시된 칩(2510)의 복수 개를 포함하고, 이 칩의 각각이 다음의 인접 칩과의 사이에 있는 솔더 볼(2550)을 통해 상호접속되는 적층 조립체를 예시하고 있다.
도 26a는 도 25a에 도시된 실시예의 변형예로, 솔더 볼(2650)이 칩의 전 면(2602) 아래에서 하방향으로 돌출하도록 도전성 비아(2608)의 저면(2628)에 결합되는 예를 예시하고 있다. 도 26b는 인접 칩(2610) 간의 솔더 볼(2650)을 통해 서로 도전 가능하게 결합되어 있는 복수의 칩(2610)을 포함하는 적층 조립체를 예시하고 있다.
도 27a는 도 25a에 도시된 실시예의 변형예로, 금 또는 기타 금속으로 구성되는 스터드 범프(2750)가 도전성 비아(2708)의 상면(2718)에 결합되는 예를 예시하고 있다. 도 27b는 스터드 범프(2750)가 인접 칩을 도전 가능하게 상호접속시키는 대응하는 적층 조립체를 예시하고 있다.
도 28a는 도 26a에 도시된 변형예와 유사한 다른 변형예로, 스터드 범프가 칩의 전면(2802)으로부터 하방향으로 돌출하도록 도전성 비아의 저면에 결합되는 예를 예시하고 있다. 도 28b는 도 28a에 도시된 것과 같은 칩(2810)이 스터드 범프(2850)에 의해 도전 가능하게 상호접속되는 대응하는 적층 조립체를 예시하고 있다.
본 발명을 특정의 실시예를 참조하여 설명하였지만, 이들 실시예는 단지 본 발명의 원리 및 응용에 대한 예시를 위한 것이다. 따라서, 이러한 예시 실시예에 대해 다수의 수정이 이루어질 수도 있으며, 첨부된 청구범위에 의해 한정된 바와 같은 본 발명의 사상 및 범위로부터 일탈함이 없이 다른 구성이 고려될 수도 있다.
예컨대, 본 발명의 특정 실시예에서, 도전성 트레이스는 반도체칩의 전면에 있는 도전성 특징부로부터 리드의 에지를 따라 또는 반도체칩을 덮고 있는 리드에 형성된 개구의 벽부를 따라 커버 요소의 외부면 상으로 연장한다.

Claims (46)

  1. 미소전자 유닛에 있어서,
    전면 및 전면으로부터 떨어져 있는 배면을 가지며, 상기 전면 및 상기 배면이 제1 두께를 갖는 얇은 영역 및 제1 두께의 대략 2배 이상인 제2 두께를 갖는 두꺼운 영역을 형성하는 반도체 요소로서, 상기 전면에 있는 반도체 소자, 상기 전면에서 상기 반도체 소자에 연결되어 있는 복수의 제1 도전성 컨택트, 및 상기 배면으로부터 상기 반도체 요소의 얇은 영역을 통해 상기 제1 도전성 컨택트까지 연장하는 복수의 도전성 비아(via)를 반도체 요소;
    상기 반도체 요소의 외부에 노출된 복수의 제2 도전성 컨택트; 및
    상기 제2 도전성 컨택트를 상기 도전성 비아에 접속시키는 복수의 도전성 트레이스
    를 포함하는 미소전자 유닛.
  2. 제1항에 있어서,
    상기 제2 도전성 컨택트는 상기 배면에서 상기 두꺼운 영역 상에 위치하는, 미소전자 유닛.
  3. 제2항에 있어서,
    상기 반도체 소자가 위치되는 상기 전면의 적어도 일부분 상에 위치하는 커 버 요소를 더 포함하는, 미소전자 유닛.
  4. 제3항에 있어서,
    상기 배면 상에 위치하는 유전체층을 더 포함하며, 상기 제2 도전성 컨택트 및 상기 도전성 트레이스가 상기 유전체층 상에 위치하는, 미소전자 유닛.
  5. 제4항에 있어서,
    상기 유전체층은 컴플라이언트 특성(compliant property)을 갖는, 미소전자 유닛.
  6. 청구항 5에서 청구된 바와 같은 미소전자 유닛, 및 상기 제2 도전성 컨택트에 결합되는 단자를 갖는 회로 패널을 포함하는 조립체로서, 상기 유전체층의 탄성 계수와 상기 유전체층의 두께의 곱(product)이 상기 미소전자 유닛과 상기 회로 패널 간의 열팽창 불일치를 보상하기에 충분한,
    조립체.
  7. 제6항에 있어서,
    상기 커버 요소는 상기 반도체 요소의 상기 전면으로부터 떨어져 있는 외부면을 가지며, 상기 커버 요소는 상기 외부면에서 노출된 유전체 재료를 포함하는, 미소전자 유닛.
  8. 제1항에 있어서,
    상기 복수의 제2 도전성 컨택트는 복수의 금속성 범프(bump)를 포함하는, 미소전자 유닛.
  9. 청구항 3에 청구된 바와 같은 미소전자 유닛을 포함하는 카메라 모듈로서, 상기 반도체 소자가 촬상 영역을 포함하며, 상기 카메라 모듈이 상기 촬상 영역에 정합하여 상기 커버 요소에 탑재된 광학 요소를 갖는 광학 유닛을 더 포함하는, 카메라 모듈.
  10. 제1항에 있어서,
    상기 반도체 요소는 복수의 다이싱 레인(dicing lane)에서 함께 결합된 복수의 칩을 포함하는, 미소전자 유닛.
  11. 제1항에 있어서,
    상기 반도체 요소는 하나의 칩을 포함하는, 미소전자 유닛.
  12. 제1항에 있어서,
    상기 반도체 요소는 상기 전면과 상기 배면 사이에 연장하는 주변 에지 표면을 가지며, 상기 제2 도전성 컨택트는 상기 에지 표면에 인접하여 배치되는, 미소 전자 유닛.
  13. 전면, 상기 전면에 있는 반도체 소자, 상기 전면에 있는 제1 도전성 컨택트, 및 상기 전면으로부터 떨어져 있는 배면을 갖는 반도체 요소로서, 상기 배면으로부터 부분적으로 상기 반도체 요소를 거쳐 상기 전면을 향해 연장하는 제1 깊이의 제1 구멍부, 및 상기 제1 구멍부로부터 상기 제1 도전성 컨택트까지 연장하는 제2 깊이의 제2 구멍부를 포함하는 반도체 요소;
    상기 제2 구멍부의 벽부를 따라 연장하여 상기 제1 도전성 컨택트에 접촉하는 복수의 제1 도전성 비아;
    상기 제1 도전성 비아에 접속되고, 상기 제1 구멍부의 벽부를 따라 연장하는 복수의 도전성 상호접속부; 및
    상기 복수의 도전성 상호접속부에 접속되고, 상기 반도체 요소의 외부에 노출되어 있는 복수의 제2 도전성 컨택트
    를 포함하는 미소전자 유닛.
  14. 제13항에 있어서,
    상기 제2 깊이는 상기 제1 깊이보다 작은, 미소전자 유닛.
  15. 제13항에 있어서,
    상기 반도체 요소의 상기 전면 상에 위치하는 리드(lid)를 더 포함하는, 미 소전자 유닛.
  16. 전면, 상기 전면에 있는 반도체 소자, 및 상기 전면에서 상기 반도체 소자에 연결되어 있는 복수의 제1 도전성 컨택트를 갖는 반도체 요소;
    상기 반도체 요소의 상기 전면을 마주보는 내부면, 상기 내부면으로부터 떨어져 있는 외부면, 및 상기 외부면으로부터 적어도 부분적으로 리드를 관통하여 상기 내부면을 향해 연장하는 제1 깊이를 갖는 제1 구멍부를 갖는 리드(lid);
    상기 반도체 요소의 전면 위에서 상기 리드의 내부면을 지지하며, 상기 제1 구멍부와 정렬되고 또한 지지 구조를 통해 제1 도전성 컨택트까지 연장하는 제2 구멍부를 갖는 지지 구조;
    상기 제2 구멍부의 벽부를 따라 연장하여 상기 제1 도전성 컨택트에 접촉하는 복수의 제1 도전성 비아;
    상기 제1 구멍부의 벽부를 따라 연장하는 복수의 제2 도전성 비아;
    상기 리드의 외부에서 노출되는 복수의 제2 도전성 컨택트; 및
    상기 제2 도전성 컨택트를 상기 도전성 비아에 연결하는 복수의 도전성 트레이스
    를 포함하는 미소전자 유닛.
  17. 전면, 전면에 있는 반도체 소자, 및 상기 전면에서 상기 반도체 소자에 연결되어 있는 복수의 제1 도전성 컨택트를 갖는 반도체 요소;
    상기 반도체 요소의 상기 전면을 마주보는 내부면 및 상기 내부면으로부터 떨어져 있는 외부면을 가지며, 상기 내부면 및 상기 외부면이 제1 두께를 갖는 얇은 영역과 제1 두께의 대략 2배인 제2 두께를 갖는 두꺼운 영역을 형성하며, 추가로 상기 외부면으로부터 리드의 상기 얇은 영역을 통해 연장하여 상기 제1 도전성 컨택트에 접속하는 복수의 도전성 비아를 포함하는 리드;
    복수의 제2 도전성 컨택트; 및
    상기 복수의 제2 도전성 컨택트를 상기 도전성 비아에 접속시키는 복수의 도전성 트레이스
    를 포함하는 미소전자 유닛.
  18. 반도체 요소의 전면을 마주보는 내부면, 상기 내부면으로부터 떨어져 있는 외부면, 및 리드를 통해 연장하여 제1 도전성 컨택트에 접촉하는 복수의 도전성 비아를 갖는 리드;
    상기 리드의 상기 외부면 상에 위치하는 복수의 제2 도전성 컨택트; 및
    상기 복수의 제2 도전성 컨택트를 상기 도전성 비아에 접속시키는 복수의 도전성 트레이스
    를 포함하는 미소전자 유닛.
  19. 전면, 상기 전면에 있는 반도체 소자, 상기 전면에서 노출되어 있는 도전성 전면 컨택트, 상기 전면으로부터 떨어져 있는 배면, 및 상기 배면에서 노출되어 있 는 도전성 배면 컨택트를 갖는 반도체 요소;
    상기 도전성 전면 컨택트에 접속되고, 상기 전면으로부터 하방향으로 연장하는 복수의 도전성 비아;
    하나 이상의 상기 도전성 비아와 정합(registration)하여 상기 배면으로부터 하방향으로 연장하는 개구; 및
    상기 개구의 벽부를 따라 하나 이상의 상기 도전성 비아로부터 상방향으로 연장하고, 하나 이상의 상기 도전성 배면 컨택트에 접속되는 도전성 트레이스
    를 포함하는 미소전자 유닛.
  20. 제19항에 있어서,
    상기 전면으로부터의 상기 복수의 도전성 비아의 최대 깊이는 상기 배면으로부터의 상기 개구의 최대 깊이보다 작은, 미소전자 유닛.
  21. 제19항에 있어서,
    상기 개구는 상기 복수의 도전성 비아와 정합하고 있으며, 상기 미소전자 유닛은 복수의 도전성 트레이스를 포함하며, 각각의 상기 도전성 트레이스는 상기 복수의 도전성 비아 중의 하나를 상기 복수의 도전성 배면 컨택트 중의 하나에 접속시키는, 미소전자 유닛.
  22. 청구항 19에서 청구된 바와 같은 미소전자 유닛을 복수 개로 포함하는 적층 된 미소전자 조립체로서, 상기 미소전자 유닛의 일부의 미소전자 유닛의 도전성 전면 컨택트가 상기 미소전자 유닛의 다른 미소전자 유닛의 도전성 배면 컨택트에 도전 가능하게 접속되는, 적층된 미소전자 조립체.
  23. 제19항에 있어서,
    상기 도전성 트레이스 및 상기 개구의 벽부 상에 위치하는 유전체 재료를 더 포함하는, 미소전자 유닛.
  24. 제19항에 있어서,
    상기 반도체 요소는 상기 전면으로부터 하방향으로 연장하는 트렌치 커패시터의 어레이를 포함하며, 상기 개구는 상기 어레이와 정합하지 않는, 미소전자 유닛.
  25. 제19항에 있어서,
    좌측 도전성 트레이스 및 우측 도전성 트레이스를 갖는 복수의 도전성 트레이스를 더 포함하며, 각각의 상기 좌측 도전성 트레이스는 상기 도전성 비아를 좌측의 도전성 배면 컨택트에 접속시키고, 각각의 우측 도전성 트레이스는 상기 도전성 비아를 우측의 도전성 배면 컨택트에 접속시키는, 미소전자 유닛.
  26. 전면, 상기 전면에 있는 반도체 소자, 상기 전면으로부터 떨어져 있는 배면, 및 상기 배면에서 노출되어 있는 도전성 배면 컨택트를 갖는 반도체 요소;
    상기 전면으로부터 하방향으로 연장하는 복수의 도전성 비아;
    하나 이상의 상기 복수의 도전성 비아와 정합하여 상기 배면으로부터 하방향으로 연장하는 개구; 및
    상기 개구 내의 상기 복수의 도전성 비아 중의 하나에 결합(join)되고, 상기 도전성 비아로부터 상기 배면에 의해 정해진 평면 위의 위치까지 연장하는 도전성 범프
    를 포함하는 미소전자 유닛.
  27. 제26항에 있어서,
    상기 도전성 범프는 솔더 범프를 포함하는, 미소전자 유닛.
  28. 제26항에 있어서,
    상기 도전성 범프는 스터드 범프(stud bump)를 포함하는, 미소전자 유닛.
  29. 청구항 26에서 청구된 바와 같은 미소전자 유닛을 복수 개로 포함하는 적층된 미소전자 조립체로서, 상기 미소전자 유닛의 일부의 미소전자 유닛의 도전성 범프가, 상기 일부의 미소전자 유닛의 전면에 있는 도전성 비아를 상기 미소전자 유닛의 다른 미소전자 유닛의 개구 내의 도전성 비아에 접속시키는, 적층된 미소전자 조립체.
  30. 전면, 상기 전면에 있는 반도체 소자, 상기 전면으로부터 떨어져 있는 배면, 및 상기 배면에 노출되어 있는 도전성 배면 컨택트를 갖는 반도체 요소;
    상기 전면으로부터 하방향으로 연장하는 복수의 도전성 비아;
    하나 이상의 상기 도전성 비아와 정합하여 상기 배면으로부터 하방향으로 연장하는 개구; 및
    상기 전면에서 상기 도전성 비아 중의 하나에 결합되고, 상기 전면으로부터 상방향으로 연장하는 도전성 범프
    를 포함하는 미소전자 유닛.
  31. 청구항 30에서 청구된 바와 같은 미소전자 유닛을 복수 개로 포함하는 적층된 미소전자 조립체로서, 상기 미소전자 유닛의 일부의 미소전자 유닛의 도전성 범프가, 상기 일부의 미소전자 유닛의 전면에 있는 도전성 비아를 상기 미소전자 유닛의 다른 미소전자 유닛의 개구 내의 도전성 비아에 접속시키는, 적층된 미소전자 조립체.
  32. 미소전자 유닛을 제조하는 방법에 있어서,
    전면, 상기 전면으로부터 떨어져 있는 배면, 상기 전면에 있는 반도체 소자, 상기 전면에서 상기 반도체 소자에 접속되는 제1 도전성 컨택트, 및 상기 배면으로부터 반도체 요소를 통해 상기 제1 도전성 컨택트까지 연장하는 복수의 도전성 비 아를 갖는 반도체 요소를 제공하는 단계; 및
    상기 배면 상에 위치하는 복수의 제2 도전성 컨택트와, 상기 제2 도전성 컨택트를 상기 도전성 비아에 접속시키는 복수의 도전성 트레이스를 형성하는 단계
    를 포함하는 미소전자 유닛의 제조 방법.
  33. 제32항에 있어서,
    상기 반도체 요소는, 상기 제1 도전성 컨택트 상에 위치하는 제1 두께를 갖는 얇은 영역과, 상기 제1 두께의 대략 2배 이상인 제2 두께를 갖는 두꺼운 영역을 포함하는, 미소전자 유닛의 제조 방법.
  34. 제33항에 있어서,
    상기 제2 도전성 컨택트를 형성하기 전에, 상기 반도체 요소를 상기 전면 상에 위치하는 커버 요소와 함께 조립하는 단계를 더 포함하는, 미소전자 유닛의 제조 방법.
  35. 제34항에 있어서,
    상기 제2 도전성 컨택트 및 상기 도전성 트레이스를 형성하기 전에 상기 배면 상에 위치하는 유전체층을 형성하는 단계를 더 포함하며, 상기 제2 도전성 컨택트 및 상기 도전성 트레이스는 상기 유전체층 상에 위치하도록 형성되는, 미소전자 유닛의 제조 방법.
  36. 미소전자 유닛을 제조하는 방법에 있어서,
    전면, 상기 전면에 있는 반도체 소자, 상기 전면에서 상기 반도체 소자에 접속되는 제1 도전성 컨택트, 상기 전면으로부터 떨어져 있는 배면, 상기 배면에서 노출되어 있는 반도체 재료, 및 상기 배면으로부터 반도체 요소를 통하여 상기 제1 도전성 컨택트까지 연장하는 복수의 관통 구멍부를 갖는 반도체 요소를 제공하는 단계;
    상기 배면에 노출되어 있는 상기 반도체 재료 상에 또한 상기 관통 구멍부를 따라 배면 유전체층을 전해도금(electrodeposition)하는 단계; 및
    상기 배면 상에 위치하는 제2 도전성 컨택트를 형성하고, 상기 관통 구멍부 내에 상기 제1 도전성 컨택트와 접촉하는 복수의 도전성 비아를 형성하며, 상기 제2 도전성 컨택트를 상기 도전성 비아에 접속시키는 복수의 도전성 트레이스를 형성하는 단계
    를 포함하는 미소전자 유닛의 제조 방법.
  37. 미소전자 유닛을 제조하는 방법에 있어서,
    (a) 반도체 요소의 전면에서 반도체 소자에 접속되는 제1 도전성 컨택트, 상기 전면으로부터 떨어져 있는 배면, 상기 배면으로부터 상기 반도체 요소를 통하여 상기 제1 도전성 컨택트까지 연장하는 복수의 관통 구멍부, 및 상기 배면 및 상기 관통 구멍부의 벽부에 노출되어 있는 반도체 재료를 갖는 반도체 요소의 전면 상에 위치하는 커버 요소와 함께 상기 반도체 요소를 조립하여, 유닛을 형성하는 단계;
    (b) 상기 배면에 노출되어 있는 상기 반도체 재료 상에 또한 상기 관통 구멍부의 벽부를 따라 유전체층을 전해도금(electrodeposition)하는 단계; 및
    (c) 상기 유전체층 위에, (ⅰ) 상기 관통 구멍부 내에서 상기 제1 도전성 컨택트와 접촉하는 도전성 비아, (ⅱ) 상기 배면 상에 위치하는 복수의 제2 도전성 컨택트, 및 (ⅲ) 상기 도전성 비아를 상기 제2 도전성 컨택트에 접속시키는 복수의 도전성 트레이스를 형성하는 단계
    를 포함하는 미소전자 유닛의 제조 방법.
  38. 제37항에 있어서,
    상기 커버 요소는 상기 반도체 요소의 상기 전면으로부터 떨어져 있는 외부면을 가지며, 상기 커버 요소는 상기 외부면에 노출된 유전체 재료를 포함하는, 미소전자 유닛의 제조 방법.
  39. 제37항에 있어서,
    상기 반도체 요소는 상기 전면과 상기 배면 사이에 제1 두께를 갖는 제1 부분을 포함하며,
    상기 미소전자 유닛의 제조 방법은, 상기 제1 부분보다 얇은 박막화 부분을 형성하기 위해 상기 제1 도전성 컨택트 상에 위치하는 상기 반도체 요소의 부분을 박막화하는 단계를 더 포함하며,
    상기 관통 구멍부가 상기 박막화 부분을 관통하여 연장하는,
    미소전자 유닛의 제조 방법.
  40. 제39항에 있어서,
    (d) 상기 미소전자 유닛을 복수의 다이싱 레인을 따라 복수의 피복된 칩 단위로 절단하는 단계를 더 포함하는, 미소전자 유닛의 제조 방법.
  41. 제39항에 있어서,
    상기 박막화 부분을 형성하기 위한 박막화하는 단계를 수행하기 전에, 상기 제1 부분의 두께를 감소시키기 위해 상기 배면으로부터 상기 반도체 요소를 그라인딩하는 단계를 더 포함하는, 미소전자 유닛의 제조 방법.
  42. 제41항에 있어서,
    상기 반도체 요소는 제1 도전성 컨택트와 상기 반도체 요소의 반도체 재료 사이에 배치된 전면 유전체층을 포함하며,
    상기 미소전자 유닛의 제조 방법은, 상기 (c) 단계를 수행하기 전에, 상기 전면 유전체층이 노출될 때까지 상기 반도체 요소를 에칭하고, 상기 관통 구멍부 내의 상기 제1 도전성 컨택트 상에 위치하는 상기 전면 유전체층의 부분을 제거함으로써, 복수의 관통 구멍부를 형성하는 단계를 더 포함하는,
    미소전자 유닛의 제조 방법.
  43. 제42항에 있어서,
    상기 전면 유전체층의 부분은 상기 (b) 단계 후에 제거되는, 미소전자 유닛의 제조 방법.
  44. 제40항에 있어서,
    복수의 외부 컨택트를 형성하는 단계는 복수의 금속성 범프를 형성하는 단계를 포함하는, 미소전자 유닛의 제조 방법.
  45. 제37항에 있어서,
    상기 배면 유전체층을 전해도금하는 단계는, 상기 미소전자 유닛의 외부면을 유체 중합성 조성물과 접촉시키고, 상기 배면 유전체층을 전기 영동 방식으로 증착시키기 위해 상기 유체 중합성 조성물을 통해 전류를 인가하는 단계를 포함하는, 미소전자 유닛의 제조 방법.
  46. 제39항에 있어서,
    반도체칩은 촬상 영역을 포함하며,
    상기 미소전자 유닛의 제조 방법은, 카메라 모듈을 형성하기 위해 상기 촬상 영역과 정합하여 광학 요소를 갖는 광학 유닛과 함께 상기 유닛을 조립하는 단계를 더 포함하며, 상기 광학 요소는 커버 요소에 의해 상기 반도체 요소로부터 분리되 는, 미소전자 유닛의 제조 방법.
KR1020097020378A 2007-03-05 2008-02-26 관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩 KR101460141B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US90509607P 2007-03-05 2007-03-05
US60/905,096 2007-03-05

Publications (2)

Publication Number Publication Date
KR20100014677A true KR20100014677A (ko) 2010-02-10
KR101460141B1 KR101460141B1 (ko) 2014-12-02

Family

ID=39493622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097020378A KR101460141B1 (ko) 2007-03-05 2008-02-26 관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩

Country Status (6)

Country Link
US (3) US8405196B2 (ko)
EP (2) EP2575166A3 (ko)
JP (2) JP5584474B2 (ko)
KR (1) KR101460141B1 (ko)
CN (1) CN101675516B (ko)
WO (1) WO2008108970A2 (ko)

Families Citing this family (194)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US7767589B2 (en) * 2007-02-07 2010-08-03 Raytheon Company Passivation layer for a circuit device and method of manufacture
US8173906B2 (en) * 2007-02-07 2012-05-08 Raytheon Company Environmental protection coating system and method
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
JP4380718B2 (ja) * 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
JP2010535427A (ja) * 2007-07-31 2010-11-18 テッセラ，インコーポレイテッド 貫通シリコンビアを使用する半導体実装プロセス
KR101533663B1 (ko) 2007-08-03 2015-07-03 테세라, 인코포레이티드 재구성된 웨이퍼를 이용한 스택 패키지
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US20100053407A1 (en) * 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US20090212381A1 (en) * 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
EP2308087B1 (en) 2008-06-16 2020-08-12 Tessera, Inc. Stacking of wafer-level chip scale packages having edge contacts
DE102008028757B4 (de) * 2008-06-17 2017-03-16 Epcos Ag Verfahren zur Herstellung einer Halbleiterchipanordnung
KR20100039686A (ko) 2008-10-08 2010-04-16 주식회사 하이닉스반도체 이미지 센서 모듈 및 이의 제조 방법
US7943428B2 (en) * 2008-12-24 2011-05-17 International Business Machines Corporation Bonded semiconductor substrate including a cooling mechanism
KR20120068985A (ko) 2009-03-13 2012-06-27 테세라, 인코포레이티드 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
US8280080B2 (en) * 2009-04-28 2012-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Microcap acoustic transducer device
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2010138493A1 (en) 2009-05-28 2010-12-02 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
WO2014011232A1 (en) 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2010141311A1 (en) * 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010147934A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
WO2010141316A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
WO2012061008A1 (en) * 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
US8955216B2 (en) 2009-06-02 2015-02-17 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor package
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9231328B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc Resilient conductive electrical interconnect
US8610265B2 (en) 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US8618649B2 (en) * 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US8525346B2 (en) 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
WO2010141264A1 (en) 2009-06-03 2010-12-09 Hsio Technologies, Llc Compliant wafer level probe assembly
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
WO2010141318A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor test socket
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US8952519B2 (en) * 2010-01-13 2015-02-10 Chia-Sheng Lin Chip package and fabrication method thereof
WO2011102134A1 (ja) * 2010-02-18 2011-08-25 株式会社村田製作所 部品内蔵基板
TW201137960A (en) * 2010-04-20 2011-11-01 Raydium Semiconductor Corp Integrated circuit wafer dicing method
CN105244330B (zh) * 2010-05-11 2019-01-22 精材科技股份有限公司 晶片封装体
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8791575B2 (en) * 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) * 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9640437B2 (en) * 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8435835B2 (en) * 2010-09-02 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming base leads from base substrate as standoff for stacking semiconductor die
US8541262B2 (en) * 2010-09-02 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Die edge contacts for semiconductor devices
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) * 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
KR101059490B1 (ko) 2010-11-15 2011-08-25 테세라 리써치 엘엘씨 임베드된 트레이스에 의해 구성된 전도성 패드
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8742541B2 (en) 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8486758B2 (en) 2010-12-20 2013-07-16 Tessera, Inc. Simultaneous wafer bonding and interconnect joining
KR101095945B1 (ko) 2011-02-03 2011-12-19 테쎄라 노쓰 아메리카, 아이엔씨. 상이한 파장을 균일하게 수광하기 위한 흡광 재료를 포함하는 이면 조사 센서 패키지
KR101133154B1 (ko) 2011-02-03 2012-04-06 디지털옵틱스 코포레이션 이스트 상이한 파장을 균일하게 수광하기 위한 차등 높이 실리콘을 포함하는 이면 조사 센서 패키지
US8841765B2 (en) 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US8975751B2 (en) 2011-04-22 2015-03-10 Tessera, Inc. Vias in porous substrates
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8546951B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8723049B2 (en) 2011-06-09 2014-05-13 Tessera, Inc. Low-stress TSV design using conductive particles
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8604576B2 (en) 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US8816505B2 (en) 2011-07-29 2014-08-26 Tessera, Inc. Low stress vias
US9018725B2 (en) 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
US8847364B2 (en) * 2011-10-03 2014-09-30 Marvell World Trade Ltd. Removing conductive material to form conductive features in a substrate
CN102339844A (zh) * 2011-10-08 2012-02-01 江阴长电先进封装有限公司 无硅通孔低成本图像传感器封装结构的实现方法
CN102339843A (zh) * 2011-10-08 2012-02-01 江阴长电先进封装有限公司 无硅通孔低成本图像传感器封装结构
CN102339841A (zh) * 2011-10-08 2012-02-01 江阴长电先进封装有限公司 无硅通孔高可靠性图像传感器封装结构
CN102339842A (zh) * 2011-10-08 2012-02-01 江阴长电先进封装有限公司 无硅通孔高可靠性图像传感器封装结构的实现方法
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
CN102376733A (zh) * 2011-11-07 2012-03-14 江阴长电先进封装有限公司 铆钉互联结构的图像传感器封装结构
CN102376734A (zh) * 2011-11-07 2012-03-14 江阴长电先进封装有限公司 铆钉互联结构的图像传感器封装结构及实现方法
CN102420211B (zh) * 2011-11-14 2014-04-16 江阴长电先进封装有限公司 微凸点互联结构的图像传感器封装结构及实现方法
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
US8570669B2 (en) 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
US9335500B2 (en) 2012-01-31 2016-05-10 Hewlett Packard Enterprise Development Lp Hybrid electro-optical package for an opto-electronic engine
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8692344B2 (en) 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
US9233511B2 (en) 2012-05-10 2016-01-12 Optiz, Inc. Method of making stamped multi-layer polymer lens
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US8772946B2 (en) 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US8921759B2 (en) 2012-07-26 2014-12-30 Optiz, Inc. Integrated image sensor package with liquid crystal lens
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8846447B2 (en) 2012-08-23 2014-09-30 Invensas Corporation Thin wafer handling and known good die test method
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
US8963335B2 (en) 2012-09-13 2015-02-24 Invensas Corporation Tunable composite interposer
JP2014082291A (ja) * 2012-10-16 2014-05-08 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9076785B2 (en) 2012-12-11 2015-07-07 Invensas Corporation Method and structures for via substrate repair and assembly
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
JP6054188B2 (ja) * 2013-01-30 2016-12-27 株式会社東芝 半導体パッケージおよびその製造方法
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9190443B2 (en) 2013-03-12 2015-11-17 Optiz Inc. Low profile image sensor
US9219091B2 (en) 2013-03-12 2015-12-22 Optiz, Inc. Low profile sensor module and method of making same
US9142695B2 (en) 2013-06-03 2015-09-22 Optiz, Inc. Sensor package with exposed sensor array and method of making same
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9496247B2 (en) 2013-08-26 2016-11-15 Optiz, Inc. Integrated camera module and method of making same
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9461190B2 (en) 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
TWI525673B (zh) * 2013-10-08 2016-03-11 精材科技股份有限公司 晶圓級晶片封裝體的製造方法
MA36343B1 (fr) * 2013-10-14 2016-04-29 Nemotek Technologies Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US9667900B2 (en) 2013-12-09 2017-05-30 Optiz, Inc. Three dimensional system-on-chip image sensor package
US9588291B2 (en) * 2013-12-31 2017-03-07 Medlumics, S.L. Structure for optical waveguide and contact wire intersection
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9454177B2 (en) * 2014-02-14 2016-09-27 Apple Inc. Electronic devices with housing-based interconnects and coupling structures
CN103871972A (zh) * 2014-03-31 2014-06-18 华为技术有限公司 法兰、半导体功率器件和集成电路板
US9985063B2 (en) 2014-04-22 2018-05-29 Optiz, Inc. Imaging device with photo detectors and color filters arranged by color transmission characteristics and absorption coefficients
US9524917B2 (en) 2014-04-23 2016-12-20 Optiz, Inc. Chip level heat dissipation using silicon
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9666730B2 (en) 2014-08-18 2017-05-30 Optiz, Inc. Wire bond sensor package
TWI569427B (zh) * 2014-10-22 2017-02-01 精材科技股份有限公司 半導體封裝件及其製法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9543347B2 (en) 2015-02-24 2017-01-10 Optiz, Inc. Stress released image sensor package structure and method
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
FR3041147B1 (fr) * 2015-09-14 2018-02-02 3Dis Tech Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN205752132U (zh) * 2016-05-19 2016-11-30 深圳市汇顶科技股份有限公司 硅通孔芯片、指纹识别传感器和终端设备
KR102624624B1 (ko) * 2016-06-15 2024-01-12 삼성디스플레이 주식회사 집적 회로 및 그 제조 방법
US10650593B2 (en) 2016-07-12 2020-05-12 Tyco Fire & Security Gmbh Holographic technology implemented security solution
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10283445B2 (en) 2016-10-26 2019-05-07 Invensas Corporation Bonding of laminates with electrical interconnects
US9996725B2 (en) 2016-11-03 2018-06-12 Optiz, Inc. Under screen sensor assembly
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10199333B2 (en) * 2017-07-05 2019-02-05 Omnivision Technologies, Inc. Delamination-resistant semiconductor device and associated method
US10325952B2 (en) * 2017-07-07 2019-06-18 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
DE102017212763A1 (de) 2017-07-25 2019-01-31 Infineon Technologies Ag Eine Vorrichtung und ein Verfahren zum Herstellen einer Vorrichtung
CN107888812A (zh) * 2017-11-27 2018-04-06 维沃移动通信有限公司 一种电子设备及电子设备的摄像模组
CN108417540B (zh) * 2018-03-26 2020-10-16 合肥源康信息科技有限公司 一种指纹识别芯片装置
JP7021021B2 (ja) * 2018-07-25 2022-02-16 日産自動車株式会社 半導体装置及びその製造方法
DE102018131386A1 (de) * 2018-12-07 2020-06-10 Osram Opto Semiconductors Gmbh Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
FR3093592B1 (fr) * 2019-03-04 2021-05-07 St Microelectronics Tours Sas Circuit intégré comportant un condensateur tridimensionnel
US11605576B2 (en) * 2019-06-25 2023-03-14 Semiconductor Components Industries, Llc Via for semiconductor devices and related methods
US11276724B2 (en) * 2019-06-27 2022-03-15 Semiconductor Components Industries, Llc Electrical interconnection of image sensor package
US11408589B2 (en) 2019-12-05 2022-08-09 Optiz, Inc. Monolithic multi-focus light source device

Family Cites Families (230)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160645A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 積層半導体集積回路装置
NL8403613A (nl) * 1984-11-28 1986-06-16 Philips Nv Elektronenbundelinrichting en halfgeleiderinrichting voor een dergelijke inrichting.
US4765864A (en) * 1987-07-15 1988-08-23 Sri International Etching method for producing an electrochemical cell in a crystalline substrate
JPH0817177B2 (ja) * 1987-11-16 1996-02-21 日産自動車株式会社 半導体装置
EP0316799B1 (en) 1987-11-13 1994-07-27 Nissan Motor Co., Ltd. Semiconductor device
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5322816A (en) * 1993-01-19 1994-06-21 Hughes Aircraft Company Method for forming deep conductive feedthroughs
IL106892A0 (en) 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
IL110261A0 (en) * 1994-07-10 1994-10-21 Schellcase Ltd Packaged integrated circuit
GB2292015B (en) * 1994-07-29 1998-07-22 Plessey Semiconductors Ltd Trimmable inductor structure
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
JP3186941B2 (ja) * 1995-02-07 2001-07-11 シャープ株式会社 半導体チップおよびマルチチップ半導体モジュール
US5703408A (en) * 1995-04-10 1997-12-30 United Microelectronics Corporation Bonding pad structure and method thereof
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US5686762A (en) * 1995-12-21 1997-11-11 Micron Technology, Inc. Semiconductor device with improved bond pads
TW343210B (en) * 1996-01-12 1998-10-21 Matsushita Electric Works Ltd Process for impregnating a substrate, impregnated substrate and products thereof
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
JP3620936B2 (ja) * 1996-10-11 2005-02-16 浜松ホトニクス株式会社 裏面照射型受光デバイスおよびその製造方法
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
JP3725300B2 (ja) 1997-06-26 2005-12-07 松下電器産業株式会社 Ａｃｆ接合構造
US6573609B2 (en) * 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
EP0926723B1 (en) * 1997-11-26 2007-01-17 STMicroelectronics S.r.l. Process for forming front-back through contacts in micro-integrated electronic devices
US6620731B1 (en) 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
JP3447941B2 (ja) 1998-01-05 2003-09-16 株式会社東芝 半導体装置及びその製造方法
JP4651815B2 (ja) * 1998-01-23 2011-03-16 ローム株式会社 ダマシン配線および半導体装置
US6982475B1 (en) * 1998-03-20 2006-01-03 Mcsp, Llc Hermetic wafer scale integrated circuit structure
US5986343A (en) 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
US6103552A (en) * 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
US6261865B1 (en) * 1998-10-06 2001-07-17 Micron Technology, Inc. Multi chip semiconductor package and method of construction
JP2000195896A (ja) * 1998-12-25 2000-07-14 Nec Corp 半導体装置
US6181016B1 (en) * 1999-06-08 2001-01-30 Winbond Electronics Corp Bond-pad with a single anchoring structure
US6368410B1 (en) * 1999-06-28 2002-04-09 General Electric Company Semiconductor processing article
US6168965B1 (en) * 1999-08-12 2001-01-02 Tower Semiconductor Ltd. Method for making backside illuminated image sensor
JP4139533B2 (ja) 1999-09-10 2008-08-27 大日本印刷株式会社 半導体装置とその製造方法
US6277669B1 (en) * 1999-09-15 2001-08-21 Industrial Technology Research Institute Wafer level packaging method and packages formed
JP2001127243A (ja) * 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
JP3399456B2 (ja) * 1999-10-29 2003-04-21 株式会社日立製作所 半導体装置およびその製造方法
US6507113B1 (en) * 1999-11-19 2003-01-14 General Electric Company Electronic interface structures and methods of fabrication
JP3684978B2 (ja) 2000-02-03 2005-08-17 セイコーエプソン株式会社 半導体装置およびその製造方法ならびに電子機器
US6498387B1 (en) * 2000-02-15 2002-12-24 Wen-Ken Yang Wafer level package and the process of the same
US6586955B2 (en) * 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
JP3879816B2 (ja) * 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
US6472247B1 (en) * 2000-06-26 2002-10-29 Ricoh Company, Ltd. Solid-state imaging device and method of production of the same
US6399892B1 (en) 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
JP3433193B2 (ja) 2000-10-23 2003-08-04 松下電器産業株式会社 半導体チップおよびその製造方法
US6693358B2 (en) * 2000-10-23 2004-02-17 Matsushita Electric Industrial Co., Ltd. Semiconductor chip, wiring board and manufacturing process thereof as well as semiconductor device
EP1207015A3 (en) * 2000-11-17 2003-07-30 Keltech Engineering, Inc. Raised island abrasive, method of use and lapping apparatus
JP2002162212A (ja) 2000-11-24 2002-06-07 Foundation Of River & Basin Integrated Communications Japan 堤体ひずみ計測センサ
US20020098620A1 (en) * 2001-01-24 2002-07-25 Yi-Chuan Ding Chip scale package and manufacturing method thereof
KR100352236B1 (ko) * 2001-01-30 2002-09-12 삼성전자 주식회사 접지 금속층을 갖는 웨이퍼 레벨 패키지
WO2002063681A1 (en) * 2001-02-08 2002-08-15 Hitachi, Ltd. Semiconductor integrated circuit device and its manufacturing method
KR100364635B1 (ko) * 2001-02-09 2002-12-16 삼성전자 주식회사 칩-레벨에 형성된 칩 선택용 패드를 포함하는 칩-레벨3차원 멀티-칩 패키지 및 그 제조 방법
US6498381B2 (en) * 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002359347A (ja) 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002373957A (ja) 2001-06-14 2002-12-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2003020404A (ja) 2001-07-10 2003-01-24 Hitachi Ltd 耐熱性低弾性率材およびそれを用いた装置
US6531384B1 (en) 2001-09-14 2003-03-11 Motorola, Inc. Method of forming a bond pad and structure thereof
US20030059976A1 (en) * 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
JP2003124393A (ja) * 2001-10-17 2003-04-25 Hitachi Ltd 半導体装置およびその製造方法
US6727576B2 (en) * 2001-10-31 2004-04-27 Infineon Technologies Ag Transfer wafer level packaging
US20040051173A1 (en) * 2001-12-10 2004-03-18 Koh Philip Joseph High frequency interconnect system using micromachined plugs and sockets
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
JP2003282791A (ja) 2002-03-20 2003-10-03 Fujitsu Ltd 接触型センサ内蔵半導体装置及びその製造方法
JP2003318178A (ja) 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
US6716737B2 (en) 2002-07-29 2004-04-06 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
US7030010B2 (en) * 2002-08-29 2006-04-18 Micron Technology, Inc. Methods for creating electrophoretically insulated vias in semiconductive substrates and resulting structures
US6903442B2 (en) 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US7329563B2 (en) * 2002-09-03 2008-02-12 Industrial Technology Research Institute Method for fabrication of wafer level package incorporating dual compliant layers
EP2996148B1 (en) 2002-09-24 2018-11-07 Hamamatsu Photonics K. K. Photodiode array
JP4440554B2 (ja) 2002-09-24 2010-03-24 浜松ホトニクス株式会社 半導体装置
JP2004128063A (ja) 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US20040104454A1 (en) * 2002-10-10 2004-06-03 Rohm Co., Ltd. Semiconductor device and method of producing the same
TW569395B (en) 2002-10-30 2004-01-01 Intelligent Sources Dev Corp Method of forming a stacked-gate cell structure and its NAND-type flash memory array
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
JP3918935B2 (ja) 2002-12-20 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
JP4072677B2 (ja) * 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004356618A (ja) 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
SG137651A1 (en) * 2003-03-14 2007-12-28 Micron Technology Inc Microelectronic devices and methods for packaging microelectronic devices
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
EP1519410A1 (en) 2003-09-25 2005-03-30 Interuniversitair Microelektronica Centrum vzw ( IMEC) Method for producing electrical through hole interconnects and devices made thereof
JP4373695B2 (ja) * 2003-04-16 2009-11-25 浜松ホトニクス株式会社 裏面照射型光検出装置の製造方法
DE10319538B4 (de) * 2003-04-30 2008-01-17 Qimonda Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
EP1482553A3 (en) 2003-05-26 2007-03-28 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US6927156B2 (en) * 2003-06-18 2005-08-09 Intel Corporation Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
WO2004114397A1 (en) * 2003-06-20 2004-12-29 Koninklijke Philips Electronics N.V. Electronic device, assembly and methods of manufacturing an electronic device
JP2005026405A (ja) 2003-07-01 2005-01-27 Sharp Corp 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置
JP2005045073A (ja) 2003-07-23 2005-02-17 Hamamatsu Photonics Kk 裏面入射型光検出素子
JP4499386B2 (ja) 2003-07-29 2010-07-07 浜松ホトニクス株式会社 裏面入射型光検出素子の製造方法
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP2005093486A (ja) 2003-09-12 2005-04-07 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2005101268A (ja) * 2003-09-25 2005-04-14 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2007516602A (ja) * 2003-09-26 2007-06-21 テッセラ，インコーポレイテッド 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法
JP4948756B2 (ja) * 2003-09-30 2012-06-06 アギア システムズ インコーポレーテッド 集積回路内に形成されたインダクタ及びその製造方法
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
TWI259564B (en) * 2003-10-15 2006-08-01 Infineon Technologies Ag Wafer level packages for chips with sawn edge protection
TWI234244B (en) 2003-12-26 2005-06-11 Intelligent Sources Dev Corp Paired stack-gate flash cell structure and its contactless NAND-type flash memory arrays
US20050156330A1 (en) * 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
JP2005216921A (ja) * 2004-01-27 2005-08-11 Hitachi Maxell Ltd 半導体装置製造用のメタルマスク及び半導体装置の製造方法
US7026175B2 (en) 2004-03-29 2006-04-11 Applied Materials, Inc. High throughput measurement of via defects in interconnects
US7368695B2 (en) * 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
US20050248002A1 (en) * 2004-05-07 2005-11-10 Michael Newman Fill for large volume vias
KR100618837B1 (ko) * 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
JP4343044B2 (ja) 2004-06-30 2009-10-14 新光電気工業株式会社 インターポーザ及びその製造方法並びに半導体装置
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
KR100605314B1 (ko) * 2004-07-22 2006-07-28 삼성전자주식회사 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
JP2006041148A (ja) * 2004-07-27 2006-02-09 Seiko Epson Corp 半導体装置の製造方法、半導体装置、及び電子機器
US7750487B2 (en) * 2004-08-11 2010-07-06 Intel Corporation Metal-metal bonding of compliant interconnect
US7598167B2 (en) 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US7378342B2 (en) * 2004-08-27 2008-05-27 Micron Technology, Inc. Methods for forming vias varying lateral dimensions
US7129567B2 (en) * 2004-08-31 2006-10-31 Micron Technology, Inc. Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
KR100604049B1 (ko) * 2004-09-01 2006-07-24 동부일렉트로닉스 주식회사 반도체 칩 패키지 및 그 제조방법
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
JP4139803B2 (ja) * 2004-09-28 2008-08-27 シャープ株式会社 半導体装置の製造方法
JP4246132B2 (ja) * 2004-10-04 2009-04-02 シャープ株式会社 半導体装置およびその製造方法
US7819119B2 (en) * 2004-10-08 2010-10-26 Ric Investments, Llc User interface having a pivotable coupling
TWI273682B (en) 2004-10-08 2007-02-11 Epworks Co Ltd Method for manufacturing wafer level chip scale package using redistribution substrate
US7081408B2 (en) 2004-10-28 2006-07-25 Intel Corporation Method of creating a tapered via using a receding mask and resulting structure
JP4873517B2 (ja) 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20060278997A1 (en) * 2004-12-01 2006-12-14 Tessera, Inc. Soldered assemblies and methods of making the same
JP4795677B2 (ja) 2004-12-02 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP4290158B2 (ja) 2004-12-20 2009-07-01 三洋電機株式会社 半導体装置
KR20060087273A (ko) * 2005-01-28 2006-08-02 삼성전기주식회사 반도체 패키지및 그 제조방법
TWI313914B (en) * 2005-01-31 2009-08-21 Sanyo Electric Co Semiconductor device and a method for manufacturing thereof
US7675153B2 (en) 2005-02-02 2010-03-09 Kabushiki Kaisha Toshiba Semiconductor device having semiconductor chips stacked and mounted thereon and manufacturing method thereof
US7538032B2 (en) * 2005-06-23 2009-05-26 Teledyne Scientific & Imaging, Llc Low temperature method for fabricating high-aspect ratio vias and devices fabricated by said method
TWI244186B (en) 2005-03-02 2005-11-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
TWI264807B (en) 2005-03-02 2006-10-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
US20060264029A1 (en) * 2005-05-23 2006-11-23 Intel Corporation Low inductance via structures
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP4694305B2 (ja) 2005-08-16 2011-06-08 ルネサスエレクトロニクス株式会社 半導体ウエハの製造方法
US20070049470A1 (en) * 2005-08-29 2007-03-01 Johnson Health Tech Co., Ltd. Rapid circuit training machine with dual resistance
US7772115B2 (en) 2005-09-01 2010-08-10 Micron Technology, Inc. Methods for forming through-wafer interconnects, intermediate structures so formed, and devices and systems having at least one solder dam structure
US20070052050A1 (en) 2005-09-07 2007-03-08 Bart Dierickx Backside thinned image sensor with integrated lens stack
JP2007157844A (ja) 2005-12-01 2007-06-21 Sharp Corp 半導体装置、および半導体装置の製造方法
US20070126085A1 (en) 2005-12-02 2007-06-07 Nec Electronics Corporation Semiconductor device and method of manufacturing the same
US7456479B2 (en) 2005-12-15 2008-11-25 United Microelectronics Corp. Method for fabricating a probing pad of an integrated circuit chip
JP4826248B2 (ja) 2005-12-19 2011-11-30 Ｔｄｋ株式会社 Ｉｃ内蔵基板の製造方法
KR100714310B1 (ko) 2006-02-23 2007-05-02 삼성전자주식회사 변압기 또는 안테나를 구비하는 반도체 패키지들
US20080002460A1 (en) 2006-03-01 2008-01-03 Tessera, Inc. Structure and method of making lidded chips
JP4659660B2 (ja) 2006-03-31 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2007311676A (ja) 2006-05-22 2007-11-29 Sony Corp 半導体装置とその製造方法
KR100837269B1 (ko) 2006-05-22 2008-06-11 삼성전자주식회사 웨이퍼 레벨 패키지 및 그 제조 방법
JP4950559B2 (ja) 2006-05-25 2012-06-13 パナソニック株式会社 スルーホール電極の形成方法
US7605019B2 (en) 2006-07-07 2009-10-20 Qimonda Ag Semiconductor device with stacked chips and method for manufacturing thereof
KR100750741B1 (ko) 2006-09-15 2007-08-22 삼성전기주식회사 캡 웨이퍼, 이를 구비한 반도체 칩, 및 그 제조방법
US7531445B2 (en) 2006-09-26 2009-05-12 Hymite A/S Formation of through-wafer electrical interconnections and other structures using a thin dielectric membrane
US20080079779A1 (en) 2006-09-28 2008-04-03 Robert Lee Cornell Method for Improving Thermal Conductivity in Micro-Fluid Ejection Heads
JP2008091632A (ja) 2006-10-02 2008-04-17 Manabu Bonshihara 半導体装置の外部回路接続部の構造及びその形成方法
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7719121B2 (en) * 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
US7759166B2 (en) 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
KR100830581B1 (ko) 2006-11-06 2008-05-22 삼성전자주식회사 관통전극을 구비한 반도체 소자 및 그 형성방법
US7781781B2 (en) 2006-11-17 2010-08-24 International Business Machines Corporation CMOS imager array with recessed dielectric
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US20080136038A1 (en) * 2006-12-06 2008-06-12 Sergey Savastiouk Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate
FR2911006A1 (fr) 2007-01-03 2008-07-04 St Microelectronics Sa Puce de circuit electronique integre comprenant une inductance
JP2008177249A (ja) 2007-01-16 2008-07-31 Sharp Corp 半導体集積回路のボンディングパッド、その製造方法、半導体集積回路、並びに電子機器
US7518226B2 (en) 2007-02-06 2009-04-14 Stats Chippac Ltd. Integrated circuit packaging system with interposer
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
JP4380718B2 (ja) 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
KR100845006B1 (ko) 2007-03-19 2008-07-09 삼성전자주식회사 적층 칩 패키지 및 그 제조 방법
JP2008258258A (ja) 2007-04-02 2008-10-23 Sanyo Electric Co Ltd 半導体装置
US7977155B2 (en) 2007-05-04 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level flip-chip assembly methods
US20080284041A1 (en) 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP4937842B2 (ja) 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7767497B2 (en) * 2007-07-12 2010-08-03 Tessera, Inc. Microelectronic package element and method of fabricating thereof
US7932179B2 (en) 2007-07-27 2011-04-26 Micron Technology, Inc. Method for fabricating semiconductor device having backside redistribution layers
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
JP2010535427A (ja) 2007-07-31 2010-11-18 テッセラ，インコーポレイテッド 貫通シリコンビアを使用する半導体実装プロセス
KR101387701B1 (ko) 2007-08-01 2014-04-23 삼성전자주식회사 반도체 패키지 및 이의 제조방법
US7902069B2 (en) 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
KR100885924B1 (ko) 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
WO2009023462A1 (en) 2007-08-10 2009-02-19 Spansion Llc Semiconductor device and method for manufacturing thereof
KR100905784B1 (ko) 2007-08-16 2009-07-02 주식회사 하이닉스반도체 반도체 패키지용 관통 전극 및 이를 갖는 반도체 패키지
KR101213175B1 (ko) 2007-08-20 2012-12-18 삼성전자주식회사 로직 칩에 층층이 쌓인 메모리장치들을 구비하는반도체패키지
JP2009088201A (ja) 2007-09-28 2009-04-23 Nec Electronics Corp 半導体装置
JP2009129953A (ja) 2007-11-20 2009-06-11 Hitachi Ltd 半導体装置
US20090127667A1 (en) 2007-11-21 2009-05-21 Powertech Technology Inc. Semiconductor chip device having through-silicon-via (TSV) and its fabrication method
US7998524B2 (en) 2007-12-10 2011-08-16 Abbott Cardiovascular Systems Inc. Methods to improve adhesion of polymer coatings over stents
US7446036B1 (en) 2007-12-18 2008-11-04 International Business Machines Corporation Gap free anchored conductor and dielectric structure and method for fabrication thereof
WO2009104668A1 (ja) 2008-02-21 2009-08-27 日本電気株式会社 配線基板及び半導体装置
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US7791174B2 (en) 2008-03-07 2010-09-07 Advanced Inquiry Systems, Inc. Wafer translator having a silicon core isolated from signal paths by a ground plane
US7842548B2 (en) 2008-04-22 2010-11-30 Taiwan Semconductor Manufacturing Co., Ltd. Fixture for P-through silicon via assembly
US20090267183A1 (en) 2008-04-28 2009-10-29 Research Triangle Institute Through-substrate power-conducting via with embedded capacitance
US7939449B2 (en) 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
US7863721B2 (en) 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
US20100013060A1 (en) 2008-06-22 2010-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a conductive trench in a silicon wafer and silicon wafer comprising such trench
JP5183340B2 (ja) 2008-07-23 2013-04-17 日本電波工業株式会社 表面実装型の発振器およびこの発振器を搭載した電子機器
KR20100020718A (ko) 2008-08-13 2010-02-23 삼성전자주식회사 반도체 칩, 그 스택 구조 및 이들의 제조 방법
US20100117242A1 (en) 2008-11-10 2010-05-13 Miller Gary L Technique for packaging multiple integrated circuits
US7906404B2 (en) 2008-11-21 2011-03-15 Teledyne Scientific & Imaging, Llc Power distribution for CMOS circuits using in-substrate decoupling capacitors and back side metal layers
US7939926B2 (en) 2008-12-12 2011-05-10 Qualcomm Incorporated Via first plus via last technique for IC interconnects
JP5308145B2 (ja) 2008-12-19 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
US20100159699A1 (en) 2008-12-19 2010-06-24 Yoshimi Takahashi Sandblast etching for through semiconductor vias
TWI366890B (en) 2008-12-31 2012-06-21 Ind Tech Res Inst Method of manufacturing through-silicon-via and through-silicon-via structure
KR20100087566A (ko) 2009-01-28 2010-08-05 삼성전자주식회사 반도체 소자 패키지의 형성방법
US8158515B2 (en) 2009-02-03 2012-04-17 International Business Machines Corporation Method of making 3D integrated circuits
US7998860B2 (en) 2009-03-12 2011-08-16 Micron Technology, Inc. Method for fabricating semiconductor components using maskless back side alignment to conductive vias
KR20120068985A (ko) * 2009-03-13 2012-06-27 테세라, 인코포레이티드 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
TWI466258B (zh) 2009-04-10 2014-12-21 Nanya Technology Corp 電性通透連接及其形成方法
US8263434B2 (en) 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
JP5715334B2 (ja) 2009-10-15 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
US8519538B2 (en) 2010-04-28 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Laser etch via formation
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8796135B2 (en) * 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip

Also Published As

Publication number Publication date
WO2008108970A3 (en) 2008-12-24
JP2010520641A (ja) 2010-06-10
EP2575166A3 (en) 2014-04-09
JP5584474B2 (ja) 2014-09-03
CN101675516A (zh) 2010-03-17
US8310036B2 (en) 2012-11-13
US8735205B2 (en) 2014-05-27
JP2015008296A (ja) 2015-01-15
WO2008108970A2 (en) 2008-09-12
US20080246136A1 (en) 2008-10-09
KR101460141B1 (ko) 2014-12-02
EP2135280A2 (en) 2009-12-23
CN101675516B (zh) 2012-06-20
EP2575166A2 (en) 2013-04-03
US8405196B2 (en) 2013-03-26
US20130065390A1 (en) 2013-03-14
US20100225006A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
KR101460141B1 (ko) 관통 비아에 의해 전면 컨택트에 연결되는 배면 컨택트를 갖는 칩
US9054013B2 (en) Method of making 3D integration microelectronic assembly for integrated circuit devices
US9230947B2 (en) Method of forming 3D integrated microelectronic assembly with stress reducing interconnects
US7807508B2 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7935568B2 (en) Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US8791575B2 (en) Microelectronic elements having metallic pads overlying vias
KR100909773B1 (ko) 패키징된 마이크로일렉트로닉 이미저 및마이크로일렉트로닉 이미저의 패키징 방법
US8035179B2 (en) Packaged microelectronic imagers and methods of packaging microelectronic imagers
KR20060087273A (ko) 반도체 패키지및 그 제조방법
JP2009094540A (ja) コンタクトを形成するための方法およびプリント回路パッケージ

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee