JP2016192573A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016192573A
JP2016192573A JP2016137899A JP2016137899A JP2016192573A JP 2016192573 A JP2016192573 A JP 2016192573A JP 2016137899 A JP2016137899 A JP 2016137899A JP 2016137899 A JP2016137899 A JP 2016137899A JP 2016192573 A JP2016192573 A JP 2016192573A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
film
light
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016137899A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
坂倉　真之
Masayuki Sakakura
真之 坂倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016192573A publication Critical patent/JP2016192573A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Shift Register Type Memory (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】高い開口率を有し、安定した電気的特性を有する薄膜トランジスタを有する、信頼性のよい表示装置を作製し、提供することを課題の一とする。【解決手段】チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体膜の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、ゲート電極層、ソース電極層、及びドレイン電極層を透光性の導電膜を用いて作製し、開口率を向上させる。【選択図】図９

Description

薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置および
その作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素
子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
電気光学素子の透明電極に対する金属補助配線の配線方法として、透明電極の上下どち
らかで、透明電極と導通がとれるように金属補助配線と透明電極が重なるように配線され
るものが知られている（特許文献１参照）。
アクティブマトリクス基板に設けられる付加容量用電極をＩＴＯ、ＳｎＯ２等の透光性
を有する導電膜からなるものとし、付加容量用電極の電気抵抗を小さくするために、金属
膜から成る補助配線を付加容量用電極に接して設ける構成が知られている（特許文献２参
照）。
非晶質酸化物半導体膜を用いた電界効果型トランジスタにおいて、ゲート電極、ソ−ス
電極及びドレイン電極の各電極を形成する材料は、インジウム錫酸化物（ＩＴＯ），イン
ジウム亜鉛酸化物，ＺｎＯ，ＳｎＯ２などの透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ
，Ａｕ，Ｔｉ，Ｔａなどの金属電極、又はこれらを含む合金の金属電極などを用いること
ができ、それらを２層以上積層して接触抵抗を低減し、界面強度を向上させてもよいこと
が知られている（特許文献３参照）。
アモルファス酸化物半導体を用いるトランジスタのソース電極、ドレイン電極およびゲ
ート電極、補助容量電極の材料として、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、金
（Ａｕ）、銀（Ａｇ）等の金属や、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２
）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（Ｃｄ
Ｉｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ４）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４
）等の酸化物材料を用いることができ、ゲート電極、ソース電極及びドレイン電極の材料
は、全て同じでもよく、異なっても良いことが知られている（特許文献４、特許文献５参
照）。
特開平２−８２２２１号公報 特開平２−３１０５３６号公報 特開２００８−２４３９２８号公報 特開２００７−１０９９１８号公報 特開２００７−１１５８０７号公報
しかしながら、従来の酸化物半導体を用いた表示パネルは、単に電極材料として透光性を
有する導電膜を用いたのみであった。そのため、開口率を向上させることができなかった
。また、金属酸化物を用いて表示装置を構成するに当たり、信頼性について考慮されてい
なかった。
そこで、本発明の一態様は、金属酸化物を用いて構成される表示装置において、開口率を
向上させつつ、信頼性を向上させることを目的の一とする。
チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導
体装置の作製方法において、酸化物半導体膜の純度を高め、不純物である水分などを低減
する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、酸化物半導体膜
中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上下に接して設け
られる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。
本明細書で開示する本発明の一態様は、絶縁表面を有する基板上に金属酸化物からなるゲ
ート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物
半導体層を形成し、酸化物半導体層を脱水化または脱水素化し、脱水化または脱水素化さ
せた酸化物半導体層上に金属酸化物からなるソース電極層及びドレイン電極層を形成し、
ゲート絶縁層、酸化物半導体層、ソース電極層、及びドレイン電極層上に酸化物半導体層
の一部と接する保護絶縁層を形成し、保護絶縁層上に金属酸化物からなる画素電極層を形
成することを特徴とする半導体装置の作製方法である。
脱水化または脱水素化は、酸素雰囲気下、窒素または希ガス（アルゴン、ヘリウムなど）
の不活性気体雰囲気下、或いは減圧下での３５０℃以上、好ましくは４００℃以上基板の
歪み点未満の加熱処理を行い、酸化物半導体層の含有水分などの不純物を低減する。
脱水化または脱水素化を行った酸化物半導体層は、脱水化または脱水素化後の酸化物半導
体層に対して昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓ
ｐｅｃｔｒｏｓｃｏｐｙ）で４５０℃まで測定を行っても、水の２つのピークのうち少な
くとも３００℃付近に現れる１つのピークは検出されない程度の熱処理条件とする。従っ
て、脱水化または脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対して
ＴＤＳで４５０℃まで測定を行っても少なくとも３００℃付近に現れる水のピークは検出
されない。
そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから、再び水が
入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下げ、好まし
くは１００℃以下まで徐冷を行う。
また、加熱温度Ｔから温度を下げる際のガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲
気と異なるガス雰囲気に切り替えてもよい。
脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含
まない雰囲気（露点が−４０℃以下、好ましくは−６０℃以下）下で徐冷（または冷却）
した酸化物半導体膜を用いて、薄膜トランジスタの電気的特性を向上させるとともに、量
産性と高性能の両方を備えた薄膜トランジスタを実現する。
本明細書では、酸素雰囲気下、窒素または希ガス（アルゴン、ヘリウムなど）の不活性気
体雰囲気下、或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ
。本明細書では、この加熱処理によってＨ２として脱離させていることのみを脱水素化と
呼んでいるわけではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と
便宜上呼ぶこととする。
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下で
の加熱処理を行った場合、Ｉ型であった酸化物半導体層は加熱処理により酸素欠乏型とな
って低抵抗化、即ちＮ型化（Ｎ−、Ｎ＋など）させ、その後、酸化物半導体層に接する酸
化物絶縁膜の形成を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗
化、即ちＩ型化させているとも言える。これにより、電気的特性が良好で信頼性のよい薄
膜トランジスタを有する半導体装置を作製し、提供することが可能となる。
窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下で
の加熱処理を行った後、雰囲気を切り替えて酸素雰囲気で徐冷を行う場合、酸化物半導体
層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（Ｎ−、Ｎ＋など）させ、
その後、酸素雰囲気での徐冷により酸化物半導体層を酸素過剰な状態とすることで高抵抗
化、即ちＩ型化させることができる。
また、酸素雰囲気で脱水化または脱水素化のための加熱処理を行なう場合、酸化物半導体
層中の水分が抜け、同時に酸素過剰な状態とすることができる。
また、本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記さ
れ、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、
Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す
。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ
以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして
含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該
遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ
）ｍ（ｍ＞０）で表記される構造の酸化物半導体のうち、ＭとしてＧａを含む構造の酸化
物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−
Ｏ系非単結晶膜とも呼ぶ。
また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ
系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属
酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、
Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金
属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物
を適用することができる。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ま
せてもよい。
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及
びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水
化または脱水素化の工程を経ることは有効である。
また、酸化物半導体層の形成後に脱水化または脱水素化のための加熱処理を行った場合、
加熱処理の条件または酸化物半導体層の材料によっては、酸化物半導体層が非晶質な状態
から微結晶膜または多結晶膜となる場合もある。また、酸化物半導体層が一部結晶化、例
えば非晶質構造の中に結晶粒（ナノクリスタル）を含む場合もある。微結晶膜または多結
晶膜となる場合であっても、酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即
ちＩ型化させることができるのであれば、ＴＦＴとしてスイッチング特性を得ることがで
きる。
ただし、ＴＦＴのオフ電流を低減して低消費電力化を図るには、酸化物半導体層は非晶質
な状態（アモルファス状態とも呼ぶ）であることが好ましい。
また、酸化物半導体層の形成後に脱水化または脱水素化のための加熱処理を行っても酸化
物半導体層を非晶質な状態とするため、膜厚を５０ｎｍ以下と薄くすることが好ましい。
酸化物半導体層の膜厚を薄くすることで酸化物半導体層の形成後に加熱処理した場合に、
結晶化してしまうのを抑制することができる。
また、酸化物半導体層の形成後に脱水化または脱水素化のための加熱処理を行っても酸化
物半導体層を非晶質な状態とするため、酸化物半導体層に結晶化を阻害する酸化珪素（Ｓ
ｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形成後
に加熱処理した場合に、結晶化してしまうのを抑制することができる。
なお、本明細書中で用いるオフ電流とは、トランジスタがオフ状態のときに、ソース電極
とドレイン電極の間に流れる電流をいう。例えば、ｎ型のトランジスタの場合には、ゲー
ト電圧がトランジスタのしきい値電圧よりも低いときにソース電極とドレイン電極との間
に流れる電流である。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に適用する金属酸化物としては、スパッタ法や真空蒸着法（電子ビ
ーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用い、可視光
に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−
Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚ
ｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属
酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の
金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用することができる
。また上記金属酸化物からなる配線層または電極層に酸化珪素を含ませてもよい。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に適用する他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単
結晶膜、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＺｎ−Ｏ−Ｎ系非単結
晶膜や、窒素を含ませたＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用いてもよい。なお、Ａｌ−
Ｚｎ−Ｏ−Ｎ系酸化物半導体膜の亜鉛の組成比（原子％）は、４７原子％以下とし、酸化
物半導体膜中のアルミニウムの組成比（原子％）より大きく、酸化物半導体膜中のアルミ
ニウムの組成比（原子％）は、透光性を有する導電膜中の窒素の組成比（原子％）より大
きい。なお、透光性を有する導電膜の組成比の単位は原子％とし、電子線マイクロアナラ
イザー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ−ｒａｙ ＭｉｃｒｏＡｎａｌｙ
ｚｅｒ）を用いた分析により評価するものとする。
ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、
その他の配線層に可視光に対して透光性を有する導電膜を用いることによって表示装置の
開口率を向上させることができる。また、酸化物半導体層も透光性を有する材料を用いれ
ば、さらなる開口率の向上を図ることができる。薄膜トランジスタの構成部材（配線及び
半導体層）に透光性を有する膜を用いることで、特に小型の液晶表示装置において、走査
線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化しても、高
い開口率を実現することができる。また、薄膜トランジスタの構成部材に透光性を有する
膜を用いることで、広視野角を実現するため、１画素を複数のサブピクセルに分割しても
高い開口率を実現することができる。即ち、高密度の薄膜トランジスタ群を配置しても開
口率を大きくとることができ、表示領域の面積を十分に確保することができる。例えば、
一つの画素内に２〜４個のサブピクセルを有する場合、薄膜トランジスタが透光性を有し
ていることに加え、それぞれの保持容量も透光性を有するため、開口率を向上させること
ができる。
また、発光表示装置においても、薄膜トランジスタの構成部材（配線及び半導体層）に透
光性を有する膜を用いることで、１つの画素に複数の薄膜トランジスタを配置しても、高
い開口率を実現することができる。発光素子を用いた発光表示装置においては、画素部に
複数の薄膜トランジスタを有し、画素部においてもある薄膜トランジスタのゲート電極と
他のトランジスタのソース配線、或いはドレイン配線を電気的に接続させる箇所を有して
いる。例えば、発光表示装置においても一つの画素に２〜７個の薄膜トランジスタ、さら
に保持容量を有していても、薄膜トランジスタ及び保持容量が透光性を有しているため、
高い開口率を実現することができる。
また、ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極
層や、その他の配線層に同じ材料を用いれば共通のスパッタターゲットや共通の製造装置
を用いることができ、その材料コスト及びエッチング時に使用するエッチャント（または
エッチングガス）に要するコストを低減することができ、結果として製造コストを削減す
ることができる。
本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５〜１００
％である膜厚を有する膜を指し、その膜は透明の導電膜とも呼ぶ。また、ゲート電極層、
ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、その他の配線層
に適用する金属酸化物として、可視光に対して半透明の導電膜を用いてもよい。可視光に
対して半透明とは可視光の透過率が５０〜７５％であることを指す。
ゲート電極層、ソース電極層、ドレイン電極層、画素電極層、またはその他の電極層や、
その他の配線層の膜厚は、膜厚３０ｎｍ以上２００ｎｍ以下とし、可視光に対して透光性
を有する、または半透明である膜厚を選択すればよい。
また、ゲート絶縁層、及び酸化物半導体膜を大気に触れさせることなく連続的に処理（連
続処理、インサイチュ（ｉｎｓｉｔｕ）工程、連続成膜とも呼ぶ）してもよい。大気に触
れさせることなく連続処理することで、ゲート絶縁層と酸化物半導体膜の界面が、水やハ
イドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく、
ゲート絶縁層と酸化物半導体膜を形成することができるので、薄膜トランジスタ特性のば
らつきを低減することができる。
本明細書中で連続処理とは、ＰＣＶＤ法またはスパッタ法で行う第１の処理工程からＰＣ
ＶＤ法またはスパッタ法で行う第２の処理工程までの一連のプロセス中、被処理基板の置
かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中、不活性ガス雰囲
気（窒素雰囲気または希ガス雰囲気）、または酸素雰囲気で制御されていることを言う。
連続処理を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜な
どの処理を行うことができる。
同一チャンバー内で第１の処理工程から第２の処理工程までの一連のプロセスを行うこと
は本明細書における連続処理の範囲にあるとする。
また、異なるチャンバーで第１の処理工程から第２の処理工程までの一連のプロセスを行
う場合、第１の処理工程を終えた後、大気にふれることなくチャンバー間を基板搬送して
第２の処理を施すことも本明細書における連続処理の範囲にあるとする。
なお、第１の処理工程と第２の処理工程の間に、基板搬送工程、アライメント工程、徐冷
工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有し
ても、本明細書における連続処理の範囲にあるとする。
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１
の処理工程と第２の処理工程の間にある場合、本明細書でいう連続処理の範囲には当ては
まらないとする。
また、上記作製方法で得られる構成は、絶縁表面を有する基板上にゲート電極層と、ゲー
ト電極層上にゲート絶縁層と、ゲート絶縁層上に酸化物半導体層と、酸化物半導体層上に
ソース電極層及びドレイン電極層と、ゲート絶縁層、酸化物半導体層、ソース電極層、及
びドレイン電極層上に酸化物半導体層の一部と接する保護絶縁層と、保護絶縁層上に金属
酸化物からなる画素電極層とを有し、ゲート電極層、ゲート絶縁層、酸化物半導体層、ソ
ース電極層、ドレイン電極層、保護絶縁層、及び画素電極層は透光性を有し、画素電極層
は、酸化物半導体層及びゲート電極層と重なる半導体装置である。
上記構成は、上記課題の少なくとも一つを解決する。
上記構成において、画素電極層は、酸化物半導体層及びゲート電極層と重なるが、重なっ
た領域も表示領域として利用することができ、高い開口率を実現する。また、酸化物半導
体層及びゲート電極層と重なる画素電極層は、隣接する画素の画素電極層であってもよい
。即ち、酸化物半導体層が、ソース電極層及びドレイン電極層を介して電気的に接続する
画素電極層は、酸化物半導体層のチャネル形成領域と重なっておらず、隣接する画素の画
素電極層が重なる構成とすることができる。
また、ＦＰＣなどの外部端子と接続する端子電極が複数並べて配置される端子部には、端
子電極をゲート電極層、ソース電極層、ドレイン電極層、または画素電極層と同じ材料、
同じ工程で形成することができる。
また、液晶表示装置または発光表示装置の画素部の保持容量は、ゲート絶縁層を誘電体と
して、可視光に対して透光性を有する導電材料からなる容量配線層と、可視光に対して透
光性を有する導電材料からなる容量電極層とで形成する。なお、この場合の容量配線層は
、ゲート電極層と同じ材料、同じ工程で形成することができる。また、容量電極層は、ソ
ース電極層またはドレイン電極層と同じ材料、同じ工程で形成することができる。
また、液晶表示装置または発光表示装置の画素部の保持容量は、保護絶縁層を誘電体とし
て可視光に対して透光性を有する導電材料からなる容量配線層と、可視光に対して透光性
を有する導電材料からなる画素電極層とで形成してもよい。この場合の容量配線層は、ソ
ース電極層またはドレイン電極層と同じ材料、同じ工程で形成することができる。
また、薄膜トランジスタを有する表示装置としては、液晶表示装置の他に、発光素子を用
いた発光表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙
げられる。
また、上述した液晶表示装置としては、特に限定されず、ＴＮ液晶、ＩＰＳ液晶、ＯＣＢ
液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、ディスコテ
ィック液晶などを用いることができるが、中でもノーマリーブラック型の液晶パネル、例
えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置とすることが好ましい。垂
直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ− Ｄｏｍ
ａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることがで
きる。具体的には、１画素を複数のサブピクセルに分割し、各サブピクセルの中央に位置
する対向基板の箇所に凸部を設けることで１画素をマルチドメイン化する。１画素を複数
のサブピクセルとし、各サブピクセルの中央に位置する対向基板に凸部を設けることで、
１画素を配向分割（マルチドメイン化）し、広視野角を実現する駆動方法は、サブピクセ
ル駆動と呼ばれる。なお、凸部は、対向基板または素子基板の一方または両方に設けても
よく、放射状に液晶分子を配向させ、配向規制力を向上させる。
また、液晶駆動用の電極、即ち画素電極の上面形状を櫛歯状やジグザグ状として、電圧の
かかる方向を多様化させてもよい。また、光配向を用いて１画素をマルチドメイン化して
もよい。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好まし
い。
表示装置の画素部において、薄膜トランジスタの構成部材に透光性を有する膜を用いるこ
とで、走査線の本数を増やすなどして表示画像の高精細化を図るため、画素寸法を微細化
しても、高い開口率を実現することができる。また、薄膜トランジスタの構成部材に透光
性を有する膜を用いることで、広視野角を実現するため、１画素を複数のサブピクセルに
分割しても高い開口率を実現することができる。
本発明の一態様を示す工程断面図である。 本発明の一態様を示す平面図及び断面図である。 本発明の一態様を示す工程断面図である。 本発明の一態様を示す工程断面図である。 本発明の一態様を示す工程断面図である。 本発明の一態様を示す平面図及び断面図である。 本発明の一態様を示す工程断面図及び平面図である。 本発明の一態様を示す工程断面図である。 本発明の一態様を示す工程断面図である。 本発明の一態様を示す平面図である。 本発明の一態様を示す平面図である。 本発明の一態様を示す断面図及び平面図である。 本発明の一態様を示す斜視図である。 本発明の一態様を示すブロック図である。 本発明の一態様を示すタイミングチャートである。 半導体装置の画素等価回路を説明する図である。 半導体装置を説明する図である。 半導体装置を説明する図である。 半導体装置を説明する図である。 半導体装置を説明する図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
半導体装置及び半導体装置の作製方法を図１及び図２を用いて説明する。図２（Ｂ）に示
す薄膜トランジスタ４７０は、チャネルエッチ型と呼ばれる構造の一つである。
図２（Ａ）は半導体装置の有する薄膜トランジスタ４７０の平面図であり、図２（Ｂ）は
図２（Ａ）の線Ｃ１−Ｃ２における断面図である。薄膜トランジスタ４７０はボトムゲー
ト型の薄膜トランジスタであり、絶縁表面を有する基板４００上に、ゲート電極層４０１
、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電
極層４０５ｂを含む。また、薄膜トランジスタ４７０を覆い、酸化物半導体層４０３に接
する酸化物絶縁膜４０７が設けられている。
また、絶縁表面を有する基板４００、ゲート電極層４０１、ゲート絶縁層４０２、酸化物
半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、及び酸化物絶縁膜４
０７は、全て可視光に対して透光性を有する材料で構成される。従って、薄膜トランジス
タ４７０は透光性を有し、表示装置の画素部において薄膜トランジスタ４７０を配置する
場合、開口率を向上させることができる。
酸化物半導体層４０３は、少なくとも酸化物半導体膜の成膜後に不純物である水分などを
低減する加熱処理（脱水化または脱水素化のための加熱処理）が行われる。脱水化または
脱水素化のための加熱処理及び徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形
成などを行って酸化物半導体層のキャリア濃度を低減することが、薄膜トランジスタ４７
０の信頼性の向上に繋がる。
また、酸化物半導体層４０３内だけでなく、ゲート絶縁層４０２内、及び酸化物半導体層
４０３の上下に接して設けられる膜と酸化物半導体層４０３の界面、具体的にはゲート絶
縁層４０２と酸化物半導体層４０３の界面、及び酸化物絶縁膜４０７と酸化物半導体層４
０３の界面に存在する水分などの不純物を低減する。
以下、図１（Ａ）乃至（Ｃ）に図２（Ｂ）に示した薄膜トランジスタ４７０の作製工程の
断面図を示す。
図１（Ａ）において、絶縁表面を有する基板４００上にゲート電極層４０１を設ける。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。絶縁表面を
有する基板４００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラ
ス基板を用いることができる。
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐
熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いること
が好ましい。
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの
絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
また、下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。下地
膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素
膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造に
より形成することができる。
ゲート電極層４０１の材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓ
ｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ
−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の
金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚ
ｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系
の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜
選択する。ゲート電極層４０１に用いる金属酸化物の成膜方法は、スパッタ法や真空蒸着
法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用
いる。
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することが
できる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法に
より酸化窒化珪素層を形成すればよい。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜を形
成する。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改
質する方法である。なお、アルゴンに代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法
により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸
素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法に
より形成することができる。
ゲート絶縁層４０２、及び酸化物半導体膜を大気に触れさせることなく連続的に形成して
もよい。大気に触れさせることなく連続成膜することで、ゲート絶縁層４０２及び酸化物
半導体膜の界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元
素に汚染されることなくゲート絶縁層４０２及び酸化物半導体膜を形成することができる
ので、薄膜トランジスタ特性のばらつきを低減することができる。
酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸化物半導
体層（第１の酸化物半導体層４３０）に加工する（図１（Ａ）参照。）。
次いで、第１の酸化物半導体層４３０の脱水化または脱水素化を行う。脱水化または脱水
素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００
℃以上とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、第１の酸化
物半導体層４３０に対して酸素雰囲気下において加熱処理を行った後、酸素雰囲気下で徐
冷を行い、第２の酸化物半導体層４３１とする（図１（Ｂ）参照。）。酸化物半導体層の
脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な温度まで、
具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。または、後の工程で行わ
れる第２の加熱処理よりも低い温度まで徐冷を行い、加熱処理装置から基板を取り出す。
酸化物半導体層を酸素雰囲気下で加熱処理することで、酸化物半導体層に含まれる水など
の不純物を除去することができ、同時に第２の酸化物半導体層４３１を酸素過剰な状態と
する。第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結
晶膜または多結晶膜となる場合もある。
なお、第１の加熱処理においては、酸素ガスに、水、水素などが含まれないことが好まし
い。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以
下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
第１の加熱処理は０．５時間以上１０時間以下の範囲内で行い、電気炉の昇温特性を０．
１℃／ｍｉｎ以上２０℃／ｍｉｎ以下とすることが好ましい。また、電気炉の降温特性を
０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが好ましい。
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
また、第１の加熱処理は、電気炉を用いた加熱方法の他に、加熱した気体を用いるＧＲＴ
Ａ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬ
ＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法
などを用いることができる。
また、加熱処理装置がマルチチャンバー方式の場合、第１の加熱処理と冷却処理を異なる
チャンバーで行うことができる。代表的には、酸素ガスが充填され、且つ４００℃以上、
基板の歪み点未満に加熱された第１のチャンバーにおいて、基板上の酸化物半導体層を加
熱する。次に、酸素ガスが導入された搬送室を経て、酸素が充填され、且つ１００℃以下
、好ましくは室温である第２のチャンバーに、上記第１の加熱処理が行われた基板を移動
し、冷却処理を行う。以上の工程により、スループットを向上させることができる。
また、酸素雰囲気下における酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層
に加工する前の酸化物半導体膜に行うこともできる。その場合には、酸化物半導体膜の第
１の加熱処理と冷却処理の後に、加熱装置から基板を取り出し、フォトリソグラフィ工程
を行う。
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴ
ン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基
板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁
層としてもよい。
次いで、ゲート絶縁層４０２、及び第２の酸化物半導体層４３１上に導電膜を形成する。
導電膜の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電
イオンプレーティング法や、スプレー法を用いる。
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚ
ｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸
化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ
系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属
酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択す
る。
次いで、第２の酸化物半導体層４３１、及び導電膜をフォトリソグラフィ工程により選択
的にエッチングし、酸化物半導体層４０３、ソース電極層４０５ａ、及びドレイン電極層
４０５ｂを形成する。なお、酸化物半導体層は一部のみがエッチングされ、溝部（凹部）
を有する酸化物半導体層となる。また、ここでのフォトリソグラフィ工程で用いるレジス
トマスクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域
に酸素が導入される。
次いで、酸化物半導体層４０３の一部に接する保護絶縁層となる酸化物絶縁膜４０７を形
成し、薄膜トランジスタ４７０を作製することができる（図１（Ｃ）参照。）。酸化物絶
縁膜４０７は、少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ法、スパッタリング法など、酸
化物絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することが
できる。ここでは、酸化物絶縁膜４０７は、スパッタリング法を用いて形成する。低抵抗
化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、水素イオンや、
ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜
を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化
アルミニウム膜などを用いる。また、酸化物絶縁膜４０７の上に接する窒化珪素膜や窒化
アルミニウム膜を積層してもよい。窒化珪素膜は水分や、水素イオンや、ＯＨ−などの不
純物を含まず、これらが外部から侵入することをブロックする。
本実施の形態では、酸化物絶縁膜４０７として膜厚３００ｎｍの酸化珪素膜を成膜する。
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃と
する。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲
気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行
うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用
いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッ
タリング法により酸化珪素膜を形成することができる。
また、酸化物絶縁膜４０７の形成後、窒素雰囲気下、または酸素雰囲気下において薄膜ト
ランジスタ４７０に第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を行っても
よい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処
理を行うと、酸化物半導体層４０３が酸化物絶縁膜４０７と接した状態で加熱されること
になり、薄膜トランジスタ４７０の電気的特性のばらつきを軽減することができる。
（実施の形態２）
実施の形態１と異なる半導体装置及び半導体装置の作製方法を図３を用いて説明する。実
施の形態１と同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様
に行うことができ、繰り返しの説明は省略する。
図３（Ａ）乃至（Ｄ）に薄膜トランジスタ４８０の作製工程の断面図を示す。図３（Ｄ）
に示す薄膜トランジスタ４８０は、逆コプラナ型（ボトムコンタクト型）とも呼ばれる構
造の一つである。
実施の形態１と同様に、絶縁表面を有する基板４００上にゲート電極層４０１を設ける。
また、下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。
次いで、実施の形態１と同様に、ゲート電極層４０１上にゲート絶縁層４０２を形成する
。次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸
化物半導体層（第１の酸化物半導体層４３０）に加工する（図３（Ａ）参照。）。なお、
図３（Ａ）は、図１（Ａ）と同一である。
次いで、第１の酸化物半導体層４３０の脱水化または脱水素化を行う。脱水化または脱水
素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００
℃以上とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、第１の酸化
物半導体層４３０に対して不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希
ガス）雰囲気下或いは減圧下において加熱処理を行い、第２の酸化物半導体層４４２とす
る（図３（Ｂ）参照。）。酸化物半導体層は不活性ガス雰囲気下或いは減圧下における加
熱処理によって、低抵抗化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以
上）し、低抵抗化した酸化物半導体層（第２の酸化物半導体層４４２）とすることができ
る。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好ましくは７Ｎ以上
、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好まし
い。本実施の形態では、基板を導入した電気炉内を窒素雰囲気下で、３５０℃以上６００
℃以下、好ましくは４００℃以上に加熱して脱水化または脱水素化を行った後、窒素また
は希ガスのチャンバーへの導入を止めると共に、ヒーターをオフ状態にする。
加熱後は、酸素雰囲気下で徐冷を行い、第３の酸化物半導体層４８１とする（図３（Ｃ）
参照。）。酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入ら
ないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで酸素雰
囲気下で徐冷する。または、後の工程で行われる第２の加熱処理よりも低い温度まで酸素
雰囲気下で徐冷を行い、加熱処理装置から基板を取り出す。本実施の形態では、電気炉の
ヒーターをオフ状態とした後、酸素を電気炉内に導入し、徐々に冷却する。導入する酸素
に、水、水素などの不純物が含まれないことが好ましい。または、ガス供給源からチャン
バー内に導入する酸素の純度を６Ｎ以下、好ましくは７Ｎ以下、（即ち、酸素中の不純物
濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
なお、減圧下で第１の加熱処理を行った場合は、加熱処理後に電気炉内に酸素を流して圧
力を大気圧に戻して冷却すればよい。
また、加熱処理装置がマルチチャンバー方式の場合、第１の加熱処理と冷却処理を異なる
チャンバーで行うことができる。代表的には、窒素または希ガスが充填され、且つ４００
℃以上、基板の歪み点未満に加熱された第１のチャンバーにおいて、基板上の酸化物半導
体層を加熱温度Ｔで加熱し、再び水が入らないような十分な温度まで、具体的には加熱温
度Ｔよりも１００℃以上下がるまで徐冷する。次に、窒素または希ガスが導入された搬送
室を経て、酸素が充填され、且つ１００℃以下、好ましくは室温である第２のチャンバー
に、上記第１の加熱処理が行われた基板を移動し、冷却処理を行う。以上の工程により、
スループットを向上させることができる。
また、不活性ガス雰囲気下或いは減圧下における酸化物半導体層の第１の加熱処理は、島
状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、
第１の加熱処理と冷却処理の後に、加熱装置から基板を取り出し、フォトリソグラフィ工
程を行う。
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴ
ン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基
板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁
層としてもよい。
次いで、ゲート絶縁層４０２、第３の酸化物半導体層４８１上に導電膜を形成する。
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚ
ｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸
化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ
系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属
酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択す
る。
次いで、第３の酸化物半導体層４８１、及び導電膜をフォトリソグラフィ工程により選択
的にエッチングし、酸化物半導体層４８３、ソース電極層４０５ａ、及びドレイン電極層
４０５ｂを形成する。なお、酸化物半導体層は一部のみがエッチングされ、溝部（凹部）
を有する酸化物半導体層となる。また、ここでのフォトリソグラフィ工程で用いるレジス
トマスクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域
に酸素が導入される。
次いで、酸化物半導体層４８３の一部に接する保護絶縁層となる酸化物絶縁膜４０７を形
成し、薄膜トランジスタ４８０を作製することができる（図３（Ｄ）参照。）。酸化物絶
縁膜４０７は、少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ法、スパッタリング法など、酸
化物絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成することが
できる。ここでは、酸化物絶縁膜４０７は、スパッタリング法を用いて形成する。低抵抗
化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、水素イオンや、
ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜
を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、または酸化窒化
アルミニウム膜などを用いる。また、酸化物絶縁膜４０７の上に接する窒化珪素膜または
窒化アルミニウム膜を積層してもよい。窒化珪素膜は水分や、水素イオンや、ＯＨ−など
の不純物を含まず、これらが外部から侵入することをブロックする。
本実施の形態では、酸化物絶縁膜４０７として膜厚３００ｎｍの酸化珪素膜を成膜する。
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃と
する。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲
気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行
うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用
いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッ
タリング法により酸化珪素膜を形成することができる。
また、酸化物絶縁膜４０７の形成後、窒素雰囲気下、または酸素雰囲気下において薄膜ト
ランジスタ４８０に第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を行っても
よい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処
理を行うと、酸化物半導体層４８３が酸化物絶縁膜４０７と接した状態で加熱されること
になり、薄膜トランジスタ４８０の電気的特性のばらつきを軽減することができる。
本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
実施の形態１及び実施の形態２と異なる半導体装置及び半導体装置の作製方法を図４を用
いて説明する。実施の形態１及び実施の形態２と同一部分または同様な機能を有する部分
、及び工程は、実施の形態１及び実施の形態２と同様に行うことができ、繰り返しの説明
は省略する。
図４（Ａ）乃至（Ｃ）に薄膜トランジスタ４４０の作製工程の断面図を示す。図４（Ｃ）
に示す薄膜トランジスタ４４０は、チャネルストップ型と呼ばれる構造の一つである。
実施の形態１と同様に、絶縁表面を有する基板４００上にゲート電極層４０１を設ける。
また、下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。
次いで、実施の形態１と同様に、ゲート電極層４０１上にゲート絶縁層４０２を形成する
。次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸
化物半導体層（第１の酸化物半導体層４３０）に加工する（図４（Ａ）参照。）。なお、
図４（Ａ）は、図１（Ａ）と同一である。
次いで、第１の酸化物半導体層４３０の脱水化または脱水素化を行う。脱水化または脱水
素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４００
℃以上とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、第１の酸化
物半導体層４３０に対して不活性ガス（窒素、またはヘリウム、ネオン、アルゴン等の希
ガス）雰囲気下或いは減圧下において加熱処理及び徐冷を行い、第２の酸化物半導体層４
４４とする（図４（Ｂ）参照。）。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。本実施の形態では、基板を導入した電
気炉内を窒素雰囲気下で、３５０℃以上６００℃以下、好ましくは４００℃以上に加熱し
て脱水化または脱水素化を行った後、ヒーターをオフ状態にし、徐々に冷却する。酸化物
半導体層は不活性ガス雰囲気下或いは減圧下における加熱処理及び徐冷によって、低抵抗
化（キャリア濃度が高まる、好ましくは１×１０１８／ｃｍ３以上）し、低抵抗化した酸
化物半導体層（第２の酸化物半導体層４４４）とすることができる。
なお、減圧下で加熱処理を行った場合は、加熱処理後に電気炉内に不活性ガスを流して圧
力を大気圧に戻して冷却すればよい。
また、加熱処理装置がマルチチャンバー方式の場合、加熱処理と冷却処理を異なるチャン
バーで行うことができる。代表的には、窒素または希ガスが充填され、且つ２００℃以上
６００℃以下、好ましくは４００℃以上４５０℃以下に加熱された第１のチャンバーにお
いて、基板上の酸化物半導体層を加熱温度Ｔで加熱し、再び水が入らないような十分な温
度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷する。次に、窒素また
は希ガスが導入された搬送室を経て、窒素または希ガスが充填され、且つ１００℃以下、
好ましくは室温である第２のチャンバーに、上記加熱処理された基板を移動し、冷却処理
を行う。以上の工程により、スループットを向上させることができる
また、不活性ガス雰囲気下或いは減圧下における酸化物半導体層の加熱処理は、島状の酸
化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、不活性
ガス雰囲気下或いは減圧下における酸化物半導体膜の加熱処理後に室温以上１００℃未満
まで徐冷を行い、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴ
ン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基
板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁
層としてもよい。
次いで、ゲート絶縁層４０２、第２の酸化物半導体層４４４上に導電膜を形成する。
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚ
ｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸
化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ
系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属
酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択す
る。
次いで、第２の酸化物半導体層４４４、及び導電膜をフォトリソグラフィ工程により選択
的にエッチングし、酸化物半導体層、ソース電極層４０５ａ、及びドレイン電極層４０５
ｂを形成する。なお、酸化物半導体層は一部のみがエッチングされ、溝部（凹部）を有す
る酸化物半導体層となる。また、ここでのフォトリソグラフィ工程で用いるレジストマス
クを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域に酸素
が導入される。
次いで、酸化物半導体層の一部に接する保護絶縁層となる酸化物絶縁膜４０７を形成する
。酸化物絶縁膜４０７は、少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ法、スパッタリング
法など、酸化物絶縁膜４０７に水、水素等の不純物を混入させない方法を適宜用いて形成
することができる。ここでは、酸化物絶縁膜４０７は、スパッタリング法を用いて形成す
る。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜４０７は、水分や、水素
イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする
無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、また
は酸化窒化アルミニウム膜などを用いる。また、酸化物絶縁膜４０７の上に接する窒化珪
素膜または窒化アルミニウム膜を積層してもよい。窒化珪素膜は水分や、水素イオンや、
ＯＨ−などの不純物を含まず、これらが外部から侵入することをブロックする。
低抵抗化した第２の酸化物半導体層４４４に接してスパッタ法またはＰＣＶＤ法などによ
り酸化物絶縁膜４０７を形成すると、低抵抗化した酸化物半導体層４４４において少なく
とも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低まる、好ましくは１
×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。また、ソ
ース電極層４０５ａ及びドレイン電極層４０５ｂと重なる領域は、低抵抗化されたままで
あり、高抵抗化酸化物半導体領域を間に挟んで２つの低抵抗化酸化物半導体領域となる。
半導体装置の作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、徐冷及び
酸化物絶縁膜の形成などによって酸化物半導体層のキャリア濃度を増減させることが重要
である。酸化物半導体層４４４は、高抵抗化酸化物半導体領域及び低抵抗化酸化物半導体
領域を有する酸化物半導体層４４３（第３の酸化物半導体層）となり、薄膜トランジスタ
４４０を作製することができる。なお、高抵抗化酸化物半導体領域は薄膜トランジスタ４
４０のチャネル形成領域となる。
なお、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層４４３において低
抵抗化酸化物半導体領域を形成することにより、駆動回路を形成した際の信頼性の向上を
図ることができる。具体的には、低抵抗化酸化物半導体領域を形成することで、ドレイン
電極層から低抵抗化酸化物半導体領域、チャネル形成領域にかけて、導電性を段階的に変
化させうるような構造とすることができる。そのため、ドレイン電極層に高電源電位ＶＤ
Ｄを供給する配線を接続して動作させる場合、ゲート電極層とドレイン電極層との間に高
電界が印加されても低抵抗化酸化物半導体領域がバッファとなり局所的な高電界が印加さ
れず、トランジスタの耐圧を向上させた構成とすることができる。
また、ドレイン電極層（及びソース電極層）と重畳した酸化物半導体層４４３において低
抵抗化酸化物半導体領域を形成することにより、駆動回路を形成した際のチャネル形成領
域でのリーク電流の低減を図ることができる。具体的には、低抵抗化酸化物半導体領域を
形成することで、ドレイン電極層とソース電極層との間に流れるトランジスタのリーク電
流の経路として、ドレイン電極層、ドレイン電極層側の低抵抗化酸化物半導体領域、チャ
ネル形成領域、ソース電極層側の低抵抗化酸化物半導体領域、ソース電極層の順となる。
このときチャネル形成領域では、ドレイン電極層側の低抵抗化酸化物半導体領域よりチャ
ネル形成領域に流れるリーク電流を、トランジスタがオフ時に高抵抗となるゲート絶縁層
とチャネル形成領域の界面近傍に集中させることができ、バックチャネル部（ゲート電極
層から離れているチャネル形成領域の表面の一部）でのリーク電流を低減することができ
る。
また、酸化物絶縁膜４０７の形成後、窒素雰囲気下、または酸素雰囲気下において薄膜ト
ランジスタ４４０に第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を行っても
よい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処
理を行うと、酸化物半導体層４４３が酸化物絶縁膜４０７と接した状態で加熱されること
になり、薄膜トランジスタ４４０の電気的特性のばらつきを軽減することができる。
本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。
（実施の形態４）
半導体装置及び半導体装置の作製方法を図５及び図６を用いて説明する。
図６（Ａ）は半導体装置の有する薄膜トランジスタ４６０の平面図であり、図６（Ｂ）は
図６（Ａ）の線Ｄ１−Ｄ２における断面図である。薄膜トランジスタ４６０はボトムゲー
ト型の薄膜トランジスタであり、絶縁表面を有する基板４５０上に、ゲート電極層４５１
、ゲート絶縁層４５２、ソース電極層４５５ａ、ドレイン電極層４５５ｂ、及び酸化物半
導体層４５３を含む。また、薄膜トランジスタ４６０を覆い、酸化物半導体層４５３に接
する酸化物絶縁膜４５７が設けられている。酸化物半導体層４５３は、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系非単結晶膜を用いる。
薄膜トランジスタ４６０は、薄膜トランジスタ４６０を含む領域全てにおいてゲート絶縁
層４５２が存在し、ゲート絶縁層４５２と絶縁表面を有する基板である基板４５０の間に
ゲート電極層４５１が設けられている。ゲート絶縁層４５２上にはソース電極層４５５ａ
及びドレイン電極層４５５ｂが設けられている。そして、ゲート絶縁層４５２、及びソー
ス電極層４５５ａ及びドレイン電極層４５５ｂ上に酸化物半導体層４５３が設けられてい
る。また、図示しないが、ゲート絶縁層４５２上にはソース電極層４５５ａ及びドレイン
電極層４５５ｂに加えて配線層を有し、該配線層は酸化物半導体層４５３の外周部より外
側に延在している。
また、絶縁表面を有する基板４５０、ゲート電極層４５１、ゲート絶縁層４５２、酸化物
半導体層４５３、ソース電極層４５５ａ、ドレイン電極層４５５ｂ、及び酸化物絶縁膜４
５７は、全て可視光に対して透光性を有する材料で構成される。従って、薄膜トランジス
タ４６０は透光性を有し、表示装置の画素部において薄膜トランジスタ４６０を配置する
場合、開口率を向上させることができる。
酸化物半導体層４５３は、少なくとも酸化物半導体膜の成膜後に不純物である水分などを
低減する加熱処理（脱水化または脱水素化のための加熱処理）及び徐冷処理が行われた後
、酸化物絶縁膜４５７を接して形成することにより、酸化物半導体膜をチャネル形成領域
として用いる。
図５（Ａ）乃至（Ｃ）に図６（Ｂ）に示した薄膜トランジスタ４６０の作製工程の断面図
を示す。
絶縁表面を有する基板である基板４５０上にゲート電極層４５１を設ける。また、下地膜
となる絶縁膜を基板４５０とゲート電極層４５１の間に設けてもよい。下地膜は、基板４
５０からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒化酸化
珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造により形成する
ことができる。
ゲート電極層４５１の材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓ
ｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ
−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の
金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚ
ｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系
の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜
選択する。
次いで、ゲート電極層４５１上にゲート絶縁層４５２を形成する。
ゲート絶縁層４５２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することが
できる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法に
より酸化窒化珪素層を形成すればよい。
次いで、ゲート絶縁層４５２上に、導電膜を形成し、フォトリソグラフィ工程により島状
のソース電極層４５５ａ及びドレイン電極層４５５ｂに加工する（図５（Ａ）参照。）。
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚ
ｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸
化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ
系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属
酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択す
る。
次に、ゲート絶縁層４５２、ソース電極層４５５ａ、及びドレイン電極層４５５ｂ上に酸
化物半導体膜を形成し、フォトリソグラフィ工程により島状の酸化物半導体層４８３（第
１の酸化物半導体層）に加工する（図５（Ｂ）参照。）。また、ここでのフォトリソグラ
フィ工程で用いるレジストマスクを除去する際、酸素アッシングを行うと、酸化物半導体
層の露呈されている領域に酸素が導入される。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層４５２の表面に付着しているゴミを除去
することが好ましい。
酸化物半導体層４８３に脱水化または脱水素化のための第１の加熱処理を行う。脱水化ま
たは脱水素化を行う第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましく
は４００℃以上とする。
脱水化または脱水素化のための第１の加熱処理としては、不活性ガス（窒素、またはヘリ
ウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気下、或いは減圧下において加
熱処理を行う。その後、酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔから、
再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上下が
るまで徐冷する。または、後の工程で行われる第２の加熱処理よりも低い温度まで徐冷を
行い、加熱処理装置から基板を取り出す。
本実施の形態では、実施の形態１と同様に酸素雰囲気下で第１の加熱処理を行い、酸素雰
囲気下で徐冷を行い、層中の水分などの不純物が低減された酸化物半導体層４５３を形成
する。第１の加熱処理及び徐冷の組み合わせは、特に限定されず、実施の形態１、実施の
形態２、または実施の形態３のうち、いずれか一の組み合わせ及び手順を用いることがで
きる。
なお、第１の加熱処理においては、不活性ガス（窒素、またはヘリウム、ネオン、アルゴ
ン等の希ガス）雰囲気、または酸素雰囲気に、水、水素などが含まれないことが好ましい
。または、加熱処理装置に導入するガスの純度を、６Ｎ（９９．９９９９％）以上、好ま
しくは７Ｎ（９９．９９９９９％）以上、（即ち雰囲気中の不純物濃度を１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下）とすることが好ましい。
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
また、酸素雰囲気下における酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層
に加工する前の酸化物半導体膜に行うこともできる。その場合には、酸化物半導体膜の第
１の加熱処理と冷却処理の後に、加熱装置から基板を取り出し、フォトリソグラフィ工程
を行う。
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴ
ン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基
板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁
層としてもよい。
次いで、酸化物半導体層４５３に接してスパッタ法またはＰＣＶＤ法により酸化物絶縁膜
４５７を形成して薄膜トランジスタ４６０を作製することができる（図５（Ｃ）参照。）
。本実施の形態では、酸化物絶縁膜４５７として膜厚３００ｎｍの酸化珪素膜を成膜する
。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃
とする。
また、酸化物絶縁膜４５７の形成後、窒素雰囲気下、または酸素雰囲気下において薄膜ト
ランジスタ４６０に第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を行っても
よい。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処
理を行うと、酸化物半導体層４５３が酸化物絶縁膜４５７と接した状態で加熱されること
になり、薄膜トランジスタ４６０の電気的特性のばらつきを軽減することができる。
本実施の形態は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせる
ことができる。
（実施の形態５）
本実施の形態では、チャネルストップ型の薄膜トランジスタ１４３０の一例について図７
（Ａ）、図７（Ｂ）及び図７（Ｃ）に説明する。また、図７（Ｃ）は薄膜トランジスタの
平面図の一例であり、図中Ｚ１―Ｚ２の鎖線で切断した断面図が図７（Ｂ）に相当する。
また、薄膜トランジスタ１４３０の酸化物半導体層にガリウムを含まない酸化物半導体材
料を用いる例を示す。
まず、基板１４００上にゲート電極層１４０１を設ける。
また、下地膜となる絶縁膜を基板１４００とゲート電極層１４０１の間に設けてもよい。
下地膜は、基板１４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸
化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層
構造により形成することができる。
ゲート電極層１４０１の材料は、可視光に対して透光性を有する導電材料、例えばＩｎ−
Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚ
ｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系
の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−
Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ
系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適
宜選択する。
次いで、ゲート電極層１４０１を覆うゲート絶縁層１４０２上を形成する。ゲート絶縁層
１４０２上には、酸化物半導体層を形成する。
本実施の形態では、酸化物半導体層としてスパッタ法を用いたＳｎ−Ｚｎ−Ｏ系の酸化物
半導体を用いる。酸化物半導体層にガリウムを用いないことによって、価格の高いターゲ
ットを用いずに済むためコストを低減できる。
酸化物半導体膜の成膜直後、または酸化物半導体層を島状に加工した後に脱水化または脱
水素化を行う。
脱水化または脱水素化のための第１の加熱処理としては、不活性ガス（窒素、またはヘリ
ウム、ネオン、アルゴン等の希ガス）雰囲気下、酸素雰囲気下、或いは減圧下において加
熱処理を行う。第１の加熱処理の温度は、３５０℃以上基板の歪み点未満、好ましくは４
００℃以上とする。その後、酸化物半導体層の脱水化または脱水素化を行う加熱温度Ｔか
ら、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃以上
下がるまで徐冷する。または、後の工程で行われる第２の加熱処理よりも低い温度まで徐
冷を行い、加熱処理装置から基板を取り出す。
本実施の形態では、実施の形態１と同様に酸素雰囲気下で第１の加熱処理を行い、酸素雰
囲気下で徐冷を行い、層中の水分などの不純物が低減された酸化物半導体層１４０３を得
る（図７（Ａ）参照。）。第１の加熱処理及び徐冷の組み合わせは、特に限定されず、実
施の形態１、実施の形態２、または実施の形態３のうち、いずれか一の組み合わせ及び手
順を用いることができる。
なお、第１の加熱処理においては、不活性ガス（窒素、またはヘリウム、ネオン、アルゴ
ン等の希ガス）雰囲気、または酸素雰囲気に、水、水素などが含まれないことが好ましい
。または、加熱処理装置に導入するガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、（即
ち雰囲気中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好
ましい。
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
また、酸素雰囲気下における酸化物半導体層の第１の加熱処理は、酸化物半導体層を島状
に加工する前の酸化物半導体膜に行うこともできる。その場合には、酸化物半導体膜の第
１の加熱処理と冷却処理の後に、加熱装置から基板を取り出し、フォトリソグラフィ工程
を行う。
また、酸化物半導体膜の成膜前に、不活性ガス（窒素、またはヘリウム、ネオン、アルゴ
ン等の希ガス）雰囲気下、酸素雰囲気、或いは減圧下において加熱処理（４００℃以上基
板の歪み点未満）を行い、層内に含まれる水素及び水などの不純物を除去したゲート絶縁
層としてもよい。
次いで、酸化物半導体層１４０３上にはチャネル保護層１４１８を接して設ける。チャネ
ル保護層１４１８を設けることによって、酸化物半導体層１４０３のチャネル形成領域に
対する工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りな
ど）を防ぐことができる。従って薄膜トランジスタ１４３０の信頼性を向上させることが
できる。
また、脱水化または脱水素化のための加熱処理の後、大気に触れることなく連続的にチャ
ネル保護層１４１８を形成することもできる。大気に触れさせることなく連続的に処理す
ることで、界面が、水やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元
素に汚染されることなく、酸化物半導体層１４０３及びチャネル保護層１４１８を形成す
ることができるので、薄膜トランジスタ特性のばらつきを低減することができる。
チャネル保護層１４１８としては、酸素を含む無機材料（酸化珪素、酸化窒化珪素、窒化
酸化珪素など）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法
などの気相成長法やスパッタリング法を用いることができる。チャネル保護層１４１８は
成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形
成し、フォトリソグラフィ工程によるマスクを用いてエッチング加工することでチャネル
保護層１４１８を形成する。また、ここでのフォトリソグラフィ工程で用いるレジストマ
スクを除去する際、酸素アッシングを行うと、酸化物半導体層の露呈されている領域に酸
素が導入される。
次いで、チャネル保護層１４１８及び酸化物半導体層１４０３上に導電膜を形成する。
導電膜の材料としては、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚ
ｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸
化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ
系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属
酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択す
る。
次いで、フォトリソグラフィ工程によるマスクを用いて導電膜を選択的にエッチングして
、チャネル保護層１４１８及び酸化物半導体層１４０３上にソース電極層１４０５ａ及び
ドレイン電極層１４０５ｂをそれぞれ形成して薄膜トランジスタ１４３０を作製する（図
７（Ｂ）参照）。
本実施の形態は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせる
ことができる。
（実施の形態６）
本実施の形態では、実施の形態１に示す薄膜トランジスタを画素部に配置する液晶表示装
置の作製例を図８、図９、図１０、図１１、図１２、図１３、図１４、及び図１５を用い
て以下に説明する。
図８（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどのガラス基板を用いることができる。透光性を有する基板１００
は、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３０
０ｍｍのような大面積基板を用いてもよい。大面積基板を用いることで１枚の基板を用い
て複数の液晶表示装置を作製することができ、製造コストを低減できる。本実施の形態で
は、６００ｍｍ×７２０ｍｍのガラス基板を用いる。
次いで、可視光に対して透光性を有する導電膜を基板１００全面に形成した後、第１のフ
ォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を
除去して配線及び電極（ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第
１の端子１２１）を形成する。このとき少なくともゲート電極層１０１の端部にテーパー
形状が形成されるようにエッチングする。
大面積基板を用いる場合、フォトリソグラフィ工程を行うためのフォトマスクは高価であ
るため、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインク
ジェット法で形成すると製造コストを低減できる。なお、製造コスト削減のため、以降の
フォトリソグラフィ工程の少なくとも一つの工程でレジストマスクをインクジェット法で
形成してもよい。
ゲート電極層１０１を含むゲート配線、容量配線１０８、及び端子部の第１の端子１２１
は、可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化
物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ
−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−
Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉ
ｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、Ｚｎ−Ｏ系の金属酸化物を適用するこ
とができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範囲内で適宜選択する。導電膜は、スパ
ッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や
、スプレー法、やインクジェット法で形成する。インクジェット法で形成する場合には、
フォトリソグラフィ工程が不要となり、さらなる低コスト化が実現できる。
本実施の形態では、導電膜として、Ｉｎ−Ｓｎ−Ｏ系ターゲットを用いたスパッタ法によ
って形成するＩｎ−Ｓｎ−Ｏ系導電膜を用いる。導電膜を成膜後、低抵抗な導電膜とする
ために加熱処理を行ってもよい。ターゲットはターゲット材をバッキングプレート（ター
ゲットを貼り付けるための基板）に貼り付けて作製されるが、バッキングプレートにター
ゲットを貼り付ける際、ターゲットを分割して一枚のバッキングプレートにボンディング
してもよい。ターゲットを分割するとバッキングプレートに貼り付ける際のターゲットの
反りを緩和することができる。このような分割したターゲットは、大面積基板に上記薄膜
を成膜する場合、それに伴って大型化するターゲットに特に好適に用いることができる。
もちろん、一枚のバッキングプレートに一枚のターゲットを貼り付けてもよい。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１
０２はスパッタ法、またはＰＣＶＤ法などを用い、膜厚を５０ｎｍ以上２５０ｎｍ以下と
する。ゲート絶縁層１０２は酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜
、窒化シリコン膜、酸化タンタル膜などの無機絶縁膜を用い、これらの材料から成る単層
または積層構造として形成する。
本実施の形態では、高密度プラズマ装置のチャンバーに材料ガスとしてモノシランガス（
ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガスを導入し、１０Ｐａ〜３０Ｐａの圧力下で高
密度プラズマを発生させてゲート電極層１０１上に膜厚１００ｎｍのゲート絶縁層１０２
を形成する。このゲート絶縁層１０２は、酸化窒化シリコン膜である。本実施の形態では
、高密度プラズマ装置は、１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を
指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマを発生させて
、絶縁膜の成膜を行う。絶縁膜の形成の際、チャンバーに導入するモノシランガス（Ｓｉ
Ｈ４）と亜酸化窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。ま
た、チャンバーに導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノン
などを用いることができるが、中でも安価であるアルゴンを用いることが好ましい。
また、高密度プラズマ装置により得られるゲート絶縁層１０２は、膜厚が一定であるため
段差被覆性に優れている。また、高密度プラズマ装置により絶縁膜を形成することで、膜
の厚みを精密に制御することができる。
高密度プラズマ装置により得られる絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られ
る絶縁膜とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した
場合において、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２
０％以上遅く、高密度プラズマ装置により得られる絶縁膜は緻密な膜と言える。
次に、ゲート絶縁層１０２上に、酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）
を成膜する。プラズマ処理後、大気に曝すことなくＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を
成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させない点で有用で
ある。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１
：１：１（モル数比））を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０
．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸
素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜
厚分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、２ｎ
ｍ〜２００ｎｍとする。酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体タ
ーゲットを用いてスパッタ法により膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を
成膜する。非晶質の状態を保つために膜厚５０ｎｍ以下とすることが好ましい。特にチャ
ネルエッチ型の薄膜トランジスタにおいては、さらにエッチングされ、膜厚の薄い領域、
即ちチャネル形成領域の膜厚は３０ｎｍ以下となり、最終的に作製された薄膜トランジス
タの膜厚の薄い領域の膜厚は５ｎｍ以上２０ｎｍ以下とする。また、最終的に作製された
薄膜トランジスタのチャネル幅は０．５μｍ以上１０μｍ以下とすることが好ましい。
また、ターゲットはターゲット材をバッキングプレート（ターゲットを貼り付けるための
基板）に貼り付け、真空包装される。酸化物半導体層を成膜する上で、良好な薄膜トラン
ジスタの電気的特性を得るためには、できるだけ大気の水分などに触れさせることなく、
ターゲット材が貼り付けられたバッキングプレートをスパッタ装置に設置することが好ま
しい。スパッタ装置への設置に限らず、ターゲット製造の際や、ターゲットをバッキング
プレートにボンディングする際や、真空包装するまでの間に極力大気の水分などにターゲ
ットが触れないようにすることが好ましい。
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物半導体膜
をエッチングする。例えば燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングに
より、不要な部分を除去して第１の酸化物半導体層１３３を形成する（図８（Ａ）参照）
。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用
いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、酸素（Ｏ２）、こ
れらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを
用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウエットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウエットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次に、第１の酸化物半導体層１３３に脱水化または脱水素化のための第１の加熱処理を行
う。第１の酸化物半導体層１３３に酸素雰囲気下において第１の加熱処理を行った後、酸
素雰囲気下で徐冷を行う。
第１の加熱処理は、例えば、酸素雰囲気下で６５０℃、１時間の加熱処理を行う。酸化物
半導体層の脱水化または脱水素化を行う加熱温度Ｔから、再び水が入らないような十分な
温度まで、具体的には加熱温度Ｔよりも１００℃以上下がるまで徐冷し、第２の酸化物半
導体層１３４を形成する。または、後の工程で行われる第２の加熱処理よりも低い温度ま
で徐冷を行い、加熱処理装置から基板を取り出す。酸化物半導体層を酸素雰囲気下で加熱
処理することで、酸化物半導体層に含まれる水などの不純物を除去することができ、同時
に第２の酸化物半導体層１３４を酸素過剰な状態とする（図８（Ｂ）参照。）。第１の加
熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結晶膜または多結
晶膜となる場合もある。
次に、第２の酸化物半導体層１３４上に透光性を有する導電膜１３２をスパッタ法や真空
蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法
、やインクジェット法で形成する（図８（Ｃ）参照。）。
透光性を有する導電膜１３２の材料としては、可視光に対して透光性を有する材料、例え
ばＩｎ−Ｓｎ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−
Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ａｌ−Ｚ
ｎ−Ｏ系の金属酸化物、Ｉｎ−Ｚｎ−Ｏ系の金属酸化物、Ｓｎ−Ｚｎ−Ｏ系の金属酸化物
、Ａｌ−Ｚｎ−Ｏ系の金属酸化物、Ｉｎ−Ｏ系の金属酸化物、Ｓｎ−Ｏ系の金属酸化物、
Ｚｎ−Ｏ系の金属酸化物を適用することができ、膜厚は３０ｎｍ以上２００ｎｍ以下の範
囲内で適宜選択する。
本実施の形態では、透光性を有する導電膜１３２の形成前に脱水化または脱水素化のため
の第１の加熱処理を行う例を示したが、特に限定されず、透光性を有する導電膜１３２の
形成後に第１の加熱処理を行ってもよい。透光性を有する導電膜１３２の形成後に第１の
加熱処理を行なうことにより、酸化物半導体層の脱水化または脱水素化と同時に、透光性
を有する導電膜１３２の結晶性を改善して低抵抗化する熱処理を兼ねてもよい。
次に、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去してソース電極層１０５ａ、ドレイン電極層１０５ｂ、容量電極１３
５、及び第２の端子１２２を形成する。この際のエッチング方法としてウェットエッチン
グまたはドライエッチングを用いる。このエッチング工程において、酸化物半導体層の露
出領域も一部エッチングされ、凹部を有する酸化物半導体層１０３となる。よってソース
電極層１０５ａ及びドレイン電極層１０５ｂと重ならない酸化物半導体層１０３の領域は
膜厚の薄い領域となる。図８（Ｄ）においては、ソース電極層１０５ａ、ドレイン電極層
１０５ｂ、及び酸化物半導体層のエッチングをドライエッチングによって一度に行うため
、ソース電極層１０５ａ、ドレイン電極層１０５ｂ及び酸化物半導体層１０３の端部（ゲ
ート電極層１０１上方に位置する端部）は一致し、連続的な構造となっている。
また、この第３のフォトリソグラフィ工程において、ソース電極層１０５ａ又はドレイン
電極層１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１
２２はソース配線（ソース電極層１０５ａを含むソース配線）と電気的に接続されている
。
また、この第３のフォトリソグラフィ工程において、ソース電極層１０５ａ又はドレイン
電極層１０５ｂと同じ材料である容量電極１３５は、ゲート絶縁層１０２を誘電体として
、容量配線１０８と保持容量を形成する。
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジ
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低
コスト化が図れる。
次に、レジストマスクを除去する。レジストマスクを除去する際、酸素アッシングを行う
と、酸化物半導体層１０３の露呈されている領域に酸素が導入される。次いで、酸化物半
導体層１０３の一部に接する保護絶縁層となる第１の保護絶縁層１０７を形成する。第１
の保護絶縁層１０７は、代表的には酸化珪素膜、酸化窒化珪素膜、酸化アルミニウム膜、
または酸化窒化アルミニウム膜などを用いる。勿論、第１の保護絶縁層１０７は透光性を
有する絶縁膜である。
次いで、第１の保護絶縁層１０７を形成した後、加熱処理を行ってもよい。加熱処理は酸
素雰囲気下、又は窒素雰囲気下において、１５０℃以上３５０℃未満で行えばよい。該加
熱処理を行うと、酸化物半導体層１０３が第１の保護絶縁層１０７と接した状態で加熱さ
れることになり、さらに酸化物半導体層１０３を高抵抗化させてトランジスタの電気的特
性の向上および、電気的特性のばらつきを軽減することができる。この加熱処理（好まし
くは１５０℃以上３５０℃未満）は、第１の保護絶縁層１０７の形成後であれば特に限定
されず、他の工程、例えば樹脂膜形成時の加熱処理や、透光性を有する導電膜を低抵抗化
させるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
以上の工程で薄膜トランジスタ１７０が作製できる。
次いで、第２の保護絶縁層１３１を形成する（図９（Ａ）参照。）。第２の保護絶縁層１
３１は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部から侵入す
ることをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化酸化珪
素膜、酸化窒化アルミニウム膜などを用いる。勿論、第２の保護絶縁層１３１は透光性を
有する絶縁膜である。
また、第２の保護絶縁層１３１は、第２の保護絶縁層１３１の下方に設けるゲート絶縁層
１０２または下地となる絶縁膜と接する構成とすることが好ましく、基板の側面からの水
分や、水素イオンや、ＯＨ−などの不純物が侵入することをブロックする。特に、第２の
保護絶縁層１３１と接するゲート絶縁層１０２または下地となる絶縁膜を窒化珪素膜とす
ると有効である。
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、第１の保護絶縁
層１０７、第２の保護絶縁層１３１、及びゲート絶縁層１０２のエッチングによりドレイ
ン電極層１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチン
グにより第２の端子１２２に達するコンタクトホール１２７、第１の端子１２１に達する
コンタクトホール１２６も形成する。この段階での断面図を図９（Ｂ）に示す。なお、こ
の段階での平面図が図１０に相当し、図１０の線Ａ１−Ａ２、線Ｂ１−Ｂ２の鎖線で切断
した断面図が図９（Ｂ）に対応する。また、図１０に示すように、ここでのエッチングに
より容量電極１３５に達するコンタクトホール１２４も形成する。
次いで、レジストマスクを除去した後、透光性を有する導電膜を成膜する。透光性を有す
る導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金
（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用い
て形成する。導電膜の他の材料として、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶膜、即
ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶膜や、窒素を含ませたＺｎ−Ｏ−Ｎ系非単結晶膜や、窒
素を含ませたＳｎ−Ｚｎ−Ｏ−Ｎ系非単結晶膜を用いてもよい。なお、Ａｌ−Ｚｎ−Ｏ−
Ｎ系酸化物半導体膜の亜鉛の組成比（原子％）は、４７原子％以下とし、酸化物半導体膜
中のアルミニウムの組成比（原子％）より大きく、酸化物半導体膜中のアルミニウムの組
成比（原子％）は、透光性を有する導電膜中の窒素の組成比（原子％）より大きい。この
ような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチン
グは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜
鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。また、透光性を有する導電膜を低抵抗化
させるための加熱処理を行う場合、酸化物半導体層１０３を高抵抗化させてトランジスタ
の電気的特性の向上および、電気的特性のばらつきを軽減する熱処理と兼ねることができ
る。
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層１１０を形成する。なお、画素電極層１１０は、第１
の保護絶縁層１０７、及び第２の保護絶縁層１３１に形成されたコンタクトホールを介し
て容量電極１３５と電気的に接続する。
また、この第５のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１
２２をレジストマスクで覆い端子部に形成された透光性を有する導電膜１２８、１２９を
残す。透光性を有する導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配
線となる。第１の端子１２１上に形成された透光性を有する導電膜１２８は、ゲート配線
の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された透
光性を有する導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極で
ある。
次いで、レジストマスクを除去し、この段階での断面図を図９（Ｃ）に示す。なお、この
段階での平面図が図１１に相当し、図１１の線Ａ１−Ａ２、線Ｂ１−Ｂ２の鎖線で切断し
た断面図が図９（Ｃ）に対応する。また、本実施の形態では、画素電極層１１０が電気的
に接続されている薄膜トランジスタ１７０のチャネル形成領域及びゲート電極層１０１と
重なる例を示したが特に限定されず、薄膜トランジスタ１７０のチャネル形成領域が電気
的に接続されていない隣の画素の画素電極層と重なる構成としてもよい。薄膜トランジス
タ１７０のチャネル形成領域上に重なるように、透光性を有する導電膜、ここでは画素電
極層１１０を形成することによって、薄膜トランジスタの信頼性を調べるためのバイアス
−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴ試験前後における薄膜トラン
ジスタ１７０のしきい値電圧の変化量を低減することができる。
また、図１２（Ａ）、図１２（Ｂ）は、この段階でのゲート配線端子部の平面図及び断面
図をそれぞれ図示している。図１２（Ａ）は図１２（Ｂ）中のＥ１−Ｅ２線に沿った断面
図に相当する。図１２（Ａ）において、第１の保護絶縁層１５４及び第２の保護絶縁層１
５７上に形成される透光性を有する導電膜１５５は、入力端子として機能する接続用の端
子電極である。また、図１２（Ａ）において、端子部では、ゲート配線と同じ材料で形成
される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極層１５３とがゲ
ート絶縁層１５２を介して重なり、透光性を有する導電膜１５５で導通させている。なお
、図９（Ｃ）に図示した透光性を有する導電膜１２８と第１の端子１２１とが接触してい
る部分が、図１２（Ａ）の透光性を有する導電膜１５５と第１の端子１５１が接触してい
る部分に対応している。
また、図１２（Ｃ）、及び図１２（Ｄ）は、図９（Ｃ）に示すソース配線端子部とは異な
るソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図１２（Ｃ）は
図１２（Ｄ）中のＦ１−Ｆ２線に沿った断面図に相当する。図１２（Ｃ）において、第１
の保護絶縁層１５４及び第２の保護絶縁層１５７上に形成される透光性を有する導電膜１
５５は、入力端子として機能する接続用の端子電極である。また、図１２（Ｃ）において
、端子部では、ゲート配線と同じ材料で形成される電極層１５６が、ソース配線と電気的
に接続される第２の端子１５０の下方にゲート絶縁層１５２を介して重なる。電極層１５
６は第２の端子１５０とは電気的に接続しておらず、電極層１５６を第２の端子１５０と
異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のため
の容量または静電気対策のための容量を形成することができる。また、第２の端子１５０
は、第１の保護絶縁層１５４及び第２の保護絶縁層１５７を介して透光性を有する導電膜
１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、ボトム
ゲート型の薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄膜トランジス
タ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマト
リクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作
製するための一方の基板とすることができる。本明細書では便宜上このような基板をアク
ティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
また、保持容量の構成は、本実施の形態に示す構成に限定されず、例えば容量配線を設け
ず、画素電極層を隣り合う画素のゲート配線と保護絶縁層及びゲート絶縁層を介して重ね
て保持容量を形成してもよい。
また、アクティブマトリクス基板と対向基板との間に液晶層を設けて封止する方法は液晶
滴下法や液晶注入法などがある。アクティブマトリクス基板と対向基板との間に液晶層を
設け、ＦＰＣ１９２４を貼り付けた液晶表示パネルの例を図１３に示す。図１３（Ａ）に
おいて、表示パネル１９０８は、画素電極層が設けられた第１の基板１９２０と、第１の
基板１９２０と対向する第２基板１９２３をシール材１９２２で貼り合わせている。また
、シール材１９２２は表示部１９２１を囲むように形成されていて、第１の基板１９２０
と第２基板１９２３とシール材１９２２で囲まれた領域に液晶層が設けられている。図１
３（Ａ）に示す表示パネル１９０８の液晶封止方法は、液晶滴下法を用い、減圧下での基
板貼り合わせを行っている。一対の基板間隔は、間隙材、具体的には、球状スペーサや柱
状スペーサ、またはシール材に含ませたフィラーなどによって保持される。なお、間隙材
は、表示パネル１９０８を駆動させる液晶モード（ＴＮモード、ＶＡモード、ＩＰＳモー
ドなど）によって適宜選択すればよい。ただし、ＩＰＳモードは第２の基板に電極を設け
なくともよいが、その他の液晶モードで第２の基板に対向電極を設ける場合が多く、その
場合、一対の基板を貼り付ける際に、対向電極と、第１の基板に設けられた端子電極との
導通を取るための接続も行う。
また、図１３（Ｂ）に図１３（Ａ）とは異なる液晶封止方法を用いて作製したパネルの構
成例を示す。なお、図１３（Ｂ）において、図１３（Ａ）と共通な部分には同じ符号を用
いる。図１３（Ｂ）に示す表示パネルは、第１のシール材１９２５で形成された液晶注入
口から液晶注入法などを用いて液晶を注入した後、液晶注入口を第２のシール材１９２６
で封止している。
また、図１３（Ｃ）に図１３（Ａ）とは異なるパネル構成の例を示す。なお、図１３（Ｃ
）において、図１３（Ａ）と共通な部分には同じ符号を用いる。図１３（Ｃ）のパネルは
、表示部を駆動させるための駆動ＩＣ１９２７が第１の基板１９２０に搭載されている。
駆動ＩＣ１９２７を第１の基板１９２０に搭載することで回路の集積化を行っている。
また、必要であれば、図１３（Ａ）、図１３（Ｂ）、図１３（Ｃ）で示した表示パネルに
所望の光学フィルム、例えば、偏光子、反射防止フィルム、カラーフィルタなどを適宜設
ける。
図１３（Ｃ）に対応するアクティブマトリクス型の液晶表示装置のブロック図の構成につ
いて図１４に示す。図１４（Ａ）には、基板１３００上に設けられた表示部１３０１及び
基板１３００外部より接続された駆動部１３０２の構成について示している。駆動部１３
０２は、信号線駆動回路１３０３、走査線駆動回路１３０４などから構成されている。表
示部１３０１には、複数の画素１３０５がマトリクス状に配置されている。
図１４（Ａ）において、走査線駆動回路１３０４は、外部接続端子１３０９を介して、走
査線１３０６に走査信号を供給する。また信号線駆動回路１３０３は、外部接続端子１３
０９を介して、信号線１３０８にデータを供給する。この走査線１３０６からの走査信号
によって、画素１３０５が走査線１３０６の一行目から順に選択状態となるように走査信
号を供給する。
なお、本実施の形態は、駆動部１３０２が基板１３００外部に形成される場合であり、駆
動部１３０２は、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式によっ
てＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）に実装されることが可
能である。または、駆動部１３０２は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によ
って基板１３００に実装することが可能である。
なお、本実施の形態は、駆動部１３０２が基板１３００外部に形成される場合であり、駆
動部１３０２は、単結晶半導体を用いたトランジスタで形成する。したがって、駆動部１
３０２は、駆動周波数の向上、駆動電圧の低減による低消費電力化、出力信号のばらつき
の低減等の効果が得られる。なお、走査線駆動回路１３０４、信号線駆動回路１３０３か
らは外部接続端子１３０９を介して信号、電圧、又は電流などが入力されることとなる。
なお図１４（Ａ）において、走査線駆動回路１３０４には、Ｇ１乃至Ｇｎのｎ本の走査線
１３０６が接続される。また信号線駆動回路１３０３には、画像の最小単位をＲＧＢ（Ｒ
：赤、Ｇ：緑、Ｂ：青）の３つの画素で構成する場合を考えたとき、Ｒに対応する信号線
ＳＲ１乃至ＳＲｍのｍ本と、Ｇに対応する信号線ＳＧ１乃至信号線ＳＧｍのｍ本と、Ｂに
対応するＳＢ１乃至ＳＢｍのｍ本の、計３ｍ本の信号線が接続される。すなわち、図１４
（Ｂ）に示すように画素１３０５は、色要素毎に信号線を配設し、各色要素を対応した画
素に信号線よりデータを供給することで所望の色を再現することが可能になる。
また、図１５に示すタイミングチャートは、１フレーム期間、行選択期間（表示装置の画
素１行のスキャン時間）に応じた期間に走査線１３０６（代表して、Ｇ１、Ｇｎ）を選択
するための走査信号、及び信号線１３０８（代表して、ＳＲ１）のデータ信号、について
示している。
なお、図１４に示すブロック図において、各画素が具備するトランジスタは、薄膜トラン
ジスタ１７０であり、ｎチャネル型トランジスタである。そして、図１５における説明に
おいてもｎチャネル型トランジスタのオンまたはオフを制御する場合の画素の駆動につい
て説明するものである。
図１５のタイミングチャートにおいて、１画面分の画像を表示する期間に相当する１フレ
ーム期間を、画像を見る人が動画表示時の残像感を感じないように少なくとも１／１２０
秒（≒８．３ｍｓ）とし（より好ましくは１／２４０秒）、走査線の本数をｎ本として考
えると、１／（１２０×ｎ）秒が行選択期間に相当するものとなる。ここで、走査線の本
数を２０００本（４０９６×２１６０画素、３８４０×２１６０画素等のいわゆる４ｋ２
ｋ映像を想定）を有する表示装置を考えると、配線に起因する信号の遅延等を考慮しない
場合には、１／２４００００秒（≒４．２μｓ）が行選択期間に相当する。
このように、走査線の本数を増やす、例えば２０００本とする場合でも、各画素に配置す
る薄膜トランジスタ１７０は透光性を有しているため、高い開口率を実現することができ
る。
アクティブマトリクス型の液晶表示装置（例えばＴＮ方式）においては、マトリクス状に
配置された画素電極層を駆動することによって、画面上に表示パターンが形成される。詳
しくは選択された画素電極層と該画素電極層に対応する対向電極との間に電圧が印加され
ることによって、画素電極層と対向電極との間に配置された液晶層の光学変調が行われ、
この光学変調が表示パターンとして観察者に認識される。
ＴＮ方式の液晶表示装置は、一対の基板間で液晶が９０°捻れて配向されており、偏光素
子の吸収軸方向をラビング方向とほぼ平行、またはほぼ直交となるように配置する。この
ようなＴＮ方式の液晶表示装置は、画素電極層への電圧無印加時でバックライトなどの光
源からの入射光は光源側の偏光素子で直線偏光となり、この直線偏光は液晶層の捻れに沿
って伝播し、もう一方の偏光素子の透過軸が直線偏光の方位角と一致している場合は、直
線偏光は全て射出して白表示（ノーマリーホワイト表示）となる。
また、フルカラー表示の液晶表示装置とする場合、カラーフィルタを設け、画素電極層へ
の電圧無印加時でカラー表示となる。また、画素電極層への電圧印加時は、光源からの入
射光は光源側の偏光素子で直線偏光となり、液晶層に含まれる液晶分子軸の平均的な配向
方向を示す単位ベクトルの向きは基板面とほぼ垂直な方向を向いているため、光源側の直
線偏光の方位角は変わらずに伝播し、もう一方の偏光素子の吸収軸と一致するため黒表示
となる。
また、本実施の形態ではＴＮ方式の液晶表示装置の一例を示したが、特に限定されず、様
々なモードの液晶表示装置に応用することができる。例えば、視野角特性を改善する方法
として、基板主表面に対して水平方向の電界を液晶層に印加する横電界方式（ＩＰＳとも
呼ぶ）に応用することができる。また、液晶材料として負の誘電率異方性を有するネマチ
ック液晶材料を用い、配向膜として垂直配向膜を用いる方法に応用することができる。こ
の垂直配向膜を用いる方法は、電圧制御複屈折（ＥＣＢとも呼ぶ）方式の一つであり、液
晶分子の複屈折性を利用して透過率を制御するものである。
また、応答速度を改善する方法として、強誘電性液晶や反強誘電性液晶を用いて、動画表
示に対応できるように、液晶層の応答速度を向上させてもよい。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
また、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）
モードを採用した透過型液晶表示装置に応用することもできる。ＯＣＢモードは、一対の
基板間の液晶層をベンド配向とよばれる状態とすることで液晶層の応答速度を向上させる
ものである。液晶層に接する第１の配向膜のプレチルト角と、液晶層に接する第２の配向
膜のプレチルト角を逆向きとしてベンド配向とする。なお、このＯＣＢモードは、液晶層
を初期のスプレイ配向からベンド配向とよばれる状態に転移させる必要がある。
また、垂直配向モードを採用した透過型液晶表示装置に応用することもできる。垂直配向
モードを採用した透過型液晶表示装置において、１画素を複数のサブピクセルとし、各サ
ブピクセルの中央に位置する対向基板に凸部を設けることで、１画素を配向分割（マルチ
ドメイン化）し、広視野角を実現する駆動方法としてもよい。この駆動方法はサブピクセ
ル駆動と呼ばれる。
広視野角を実現するため、サブピクセル駆動を用い、１画素を複数のサブピクセルに分割
しても各画素に配置する薄膜トランジスタ１７０は透光性を有しているため、高い開口率
を実現することができる。
また、液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる
、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため
、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、垂直同期周波数を１．５倍若しくは２倍以上にすることで動画特性を改善する、所
謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本明細書に開示するｎチャネル型のトランジスタは、酸化物半導体膜をチャネル形成領域
に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができ
る。
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減するこ
とができる。特に、脱水化または脱水素化のための加熱処理によって、不純物である水分
などを低減して酸化物半導体膜の純度を高めるため、成膜チャンバー内の露点を下げた特
殊なスパッタ装置や超高純度の酸化物半導体ターゲットを用いなくとも、電気的特性が良
好で信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
チャネル形成領域の酸化物半導体層は高抵抗化領域であるので、薄膜トランジスタの電気
的特性は安定化し、オフ電流の増加などを防止することができる。よって、電気的特性が
良好で信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１６は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極層）に接続されている
。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同
一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル形成
領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１６と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１６に示す画素構成は、これに限定されない。例えば、図１６に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１７を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１７（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１で
示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トラン
ジスタである。また、実施の形態２又は実施の形態３で示す薄膜トランジスタを駆動用Ｔ
ＦＴ７００１、７０１１、７０２１として適用することもできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図１７（Ａ）を用いて説明する。
図１７（Ａ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が
陽極７００５側に抜ける場合の、画素の断面図を示す。図１７（Ａ）では、発光素子７０
０２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上
に発光層７００４、陽極７００５が順に積層されている。また、駆動用ＴＦＴ７００１は
窒化珪素膜や窒化アルミニウム膜である保護絶縁層７００６で覆われ、さらに平坦化絶縁
膜７００７で覆われている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導
電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬ
ｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積
層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極
７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層
する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有
する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化
タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チ
タンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジ
ウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜
を用いても良い。
また、陰極７００３は隣り合う画素の陰極７００８と、隔壁７００９で絶縁されている。
また、隣り合う画素の陰極７００８が駆動用ＴＦＴ７００１の酸化物半導体層とゲート絶
縁層と重なっている構成となっている。駆動用ＴＦＴ７００１のチャネル形成領域上に重
なるように、隣り合う画素の陰極７００８を形成することによって、薄膜トランジスタの
信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、Ｂ
Ｔ試験前後における駆動用ＴＦＴ７００１のしきい値電圧の変化量を低減することができ
る。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１７（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１７（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図１７（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図１７（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図１７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
１７（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
また、陰極７０１３は隣り合う画素の陰極７０１８と、隔壁７０１９で絶縁されている。
また、隣り合う画素の陰極７０１８が駆動用ＴＦＴ７０１１の酸化物半導体層とゲート絶
縁層と重なっている構成となっている。駆動用ＴＦＴ７０１１のチャネル形成領域上に重
なるように、隣り合う画素の陰極７０１８を形成することによって、薄膜トランジスタの
信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、Ｂ
Ｔ試験前後における駆動用ＴＦＴ７０１１のしきい値電圧の変化量を低減することができ
る。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１７（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
また、駆動用ＴＦＴ７０１１は透光性を有しているため、発光素子７０１２の隣の画素の
発光素子から発せられる光は、矢印で示すように駆動用ＴＦＴ７０１１を通過して陰極７
０１３側に射出する。
次に、両面射出構造の発光素子について、図１７（Ｃ）を用いて説明する。図１７（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図１７（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図１７（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図１７（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができ
る。
また、陰極７０２３は隣り合う画素の陰極７０２８と、隔壁７０２９で絶縁されている。
また、隣り合う画素の陰極７０２８が駆動用ＴＦＴ７０２１の酸化物半導体層とゲート絶
縁層と重なっている構成となっている。駆動用ＴＦＴ７０２１のチャネル形成領域上に重
なるように、隣り合う画素の陰極７０２８を形成することによって、薄膜トランジスタの
信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、Ｂ
Ｔ試験前後における駆動用ＴＦＴ７０２１のしきい値電圧の変化量を低減することができ
る。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１７（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
また、駆動用ＴＦＴ７０２１は透光性を有しているため、発光素子７０２２の隣の画素の
発光素子から発せられる光は、矢印で示すように駆動用ＴＦＴ７０２１を通過して陰極７
０２３側に射出する。
また、本実施の形態では、画素電極層である陰極が隣り合う画素のＴＦＴのチャネル形成
領域と重なる例を示したが特に限定されず、陰極が電気的に接続されているＴＦＴのチャ
ネル形成領域と重なる構成としてもよい。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。
なお半導体装置は、図１７に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
実施の形態１乃至７のいずれか一に示す工程により作製される薄膜トランジスタを含む半
導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器と
しては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コ
ンピュータ用などのモニタ、デジタルカメラやデジタルビデオカメラなどのカメラ、デジ
タルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機
、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図１８（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体
１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１０
０４、スピーカー１００５、マイク１００６などを備えている。
図１８（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表
示部１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２に触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れて、掌紋、指紋等を撮像することで、本人認証を行うことができる。
また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用
光源を用いれば、指静脈、掌静脈などを撮像することもできる。
表示部１００２には、実施の形態１に示す薄膜トランジスタを複数配置するが、薄膜トラ
ンジスタ及び配線は透光性を有しているため、表示部１００２に光センサを設ける場合に
は入射光を薄膜トランジスタ及び配線が妨げないため有効である。また、表示部に近赤外
光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いる場合にお
いても薄膜トランジスタ及び配線が遮光しないため、好ましい。
図１８（Ｂ）も携帯電話機の一例である。図１８（Ｂ）を一例とした携帯型情報端末は、
複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様
々なデータ処理機能を備えることもできる。
図１８（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で
構成されている。筐体１８００には、表示パネル１８０２、スピーカー１８０３、マイク
ロフォン１８０４、ポインティングデバイス１８０６、カメラ用レンズ１８０７、外部接
続端子１８０８などを備え、筐体１８０１には、キーボード１８１０、外部メモリスロッ
ト１８１１などを備えている。また、アンテナは筐体１８０１内部に内蔵されている。
また、表示パネル１８０２はタッチパネルを備えており、図１８（Ｂ）には映像表示され
ている複数の操作キー１８０５を点線で示している。
また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい
。
表示装置は、表示パネル１８０２に用いることができ、使用形態に応じて表示の方向が
適宜変化する。また、表示パネル１８０２と同一面上にカメラ用レンズ１８０７を備えて
いるため、テレビ電話が可能である。スピーカー１８０３及びマイクロフォン１８０４は
音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１８００と
筐体１８０１は、スライドし、図１８（Ｂ）のように展開している状態から重なり合った
状態とすることができ、携帯に適した小型化が可能である。
外部接続端子１８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット１８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図１９（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
表示部９６０３には、実施の形態１に示す透光性を有する薄膜トランジスタを複数配置す
るため、走査線の本数を増やす、例えば、走査線の本数を２０００本（４０９６×２１６
０画素、３８４０×２１６０画素等のいわゆる４ｋ２ｋ映像を想定）として表示画像の高
精細化を図る場合においても開口率を高くすることができる。ただし、表示部９６０３の
サイズが１０インチを超え、６０インチ、さらには１２０インチとする場合には透光性を
有する配線の配線抵抗が問題となる恐れがあるため、走査線またはソース線に低抵抗な金
属配線を補助配線として設けることが好ましい。
図１９（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２０は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されてお
り、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８
２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２０に
示す携帯型遊技機は、その他、スピーカー部９８８４、記録媒体挿入部９８８６、ＬＥＤ
ランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力
、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、
音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい
又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。も
ちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書に開示する
半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすること
ができる。図２０に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデー
タを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共
有する機能を有する。なお、図２０に示す携帯型遊技機が有する機能はこれに限定されず
、様々な機能を有することができる。
以上のように、透光性を有する薄膜トランジスタは、上記のような様々な電子機器の表
示部又は表示パネルに配置することができる。透光性を有する薄膜トランジスタを表示パ
ネルのスイッチング素子として用いることにより、高い開口率を有する表示部を備えた信
頼性の高い電子機器を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
１０７ 第１の保護絶縁層
１０８ 容量配線
１１０ 画素電極層
１２１ 端子
１２２ 端子
１２４ コンタクトホール
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 透光性を有する導電膜
１２９ 透光性を有する導電膜
１３１ 第２の保護絶縁層
１３２ 透光性を有する導電膜
１３３ 第１の酸化物半導体層
１３４ 第２の酸化物半導体層
１３５ 容量電極
１５０ 端子
１５１ 端子
１５２ ゲート絶縁層
１５３ 接続電極層
１５４ 第１の保護絶縁層
１５５ 透光性を有する導電膜
１５６ 電極層
１５７ 第２の保護絶縁層
１７０ 薄膜トランジスタ
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０５ａ ソース電極層
４０５ｂ ドレイン電極層
４０７ 酸化物絶縁膜
４３０ 第１の酸化物半導体層
４３１ 第２の酸化物半導体層
４４０ 薄膜トランジスタ
４４２ 第２の酸化物半導体層
４４３ 酸化物半導体層
４４４ 第２の酸化物半導体層
４５０ 基板
４５１ ゲート電極層
４５２ ゲート絶縁層
４５３ 酸化物半導体層
４５５ａ ソース電極層
４５５ｂ ドレイン電極層
４５７ 酸化物絶縁膜
４６０ 薄膜トランジスタ
４７０ 薄膜トランジスタ
４８０ 薄膜トランジスタ
４８１ 酸化物半導体層
４８３ 酸化物半導体層
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカー
１００６ マイク
１３００ 基板
１３０１ 表示部
１３０２ 駆動部
１３０３ 信号線駆動回路
１３０４ 走査線駆動回路
１３０５ 画素
１３０６ 走査線
１３０８ 信号線
１３０９ 外部接続端子
１４００ 基板
１４０１ ゲート電極層
１４０２ ゲート絶縁層
１４０３ 酸化物半導体層
１４０５ａ ソース電極層
１４０５ｂ ドレイン電極層
１４１８ チャネル保護層
１４３０ 薄膜トランジスタ
１８００ 筐体
１８０１ 筐体
１８０２ 表示パネル
１８０３ スピーカー
１８０４ マイクロフォン
１８０５ 操作キー
１８０６ ポインティングデバイス
１８０７ カメラ用レンズ
１８０８ 外部接続端子
１８１０ キーボード
１８１１ 外部メモリスロット
１９０８ 表示パネル
１９２０ 基板
１９２１ 表示部
１９２２ シール材
１９２３ 基板
１９２４ ＦＰＣ
１９２５ 第１のシール材
１９２６ 第２のシール材
１９２７ 駆動ＩＣ
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７００６ 保護絶縁層
７００７ 平坦化絶縁膜
７００８ 陰極
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 透光性を有する導電膜
７０１８ 陰極
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 透光性を有する導電膜
７０２８ 陰極
７０２９ 隔壁
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカー部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部

Claims (2)

  1. 画素部と端子部とを有し、
    前記端子部は、
    第１の導電膜と、
    前記第１の導電膜上の第１の絶縁膜と、
    前記第１の絶縁膜上の第２の導電膜と、
    前記第２の導電膜上の第２の絶縁膜と、
    前記第２の絶縁膜上の第３の導電膜とを有し、
    前記端子部において、
    前記第１の導電膜は前記第２の導電膜と重なる領域を有し、
    前記第３の導電膜は、前記第１の導電膜と電気的に接続され、且つ前記第２の導電膜と電気的に接続され、
    前記画素部は、ゲート電極と、ゲート絶縁層と、多結晶半導体層と、前記多結晶半導体層と電気的に接続される第４の導電膜と、前記第４の導電膜上の第５の導電膜と、を有し、
    前記第５の導電膜は、前記第４の導電膜を経由して前記多結晶半導体層と電気的に接続され、
    前記第５の導電膜はＩＴＯを有し、
    前記第５の導電膜と前記第３の導電膜とは、同じ材料を有し、且つ同一層であり、
    前記第２の導電膜と前記第４の導電膜とは、同じ材料を有し、且つ同一層であり、
    前記第１の導電膜と前記ゲート電極とは、同じ材料を有し、且つ同一層であることを特徴とする半導体装置。
  2. 請求項１において、
    前記半導体装置は液晶表示装置であることを特徴とする半導体装置。
JP2016137899A 2009-07-10 2016-07-12 半導体装置 Withdrawn JP2016192573A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009164265 2009-07-10
JP2009164265 2009-07-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015003539A Division JP5973004B2 (ja) 2009-07-10 2015-01-09 発光表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017233346A Division JP6525443B2 (ja) 2009-07-10 2017-12-05 液晶表示パネル

Publications (1)

Publication Number Publication Date
JP2016192573A true JP2016192573A (ja) 2016-11-10

Family

ID=43426798

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2010156779A Active JP5681401B2 (ja) 2009-07-10 2010-07-09 半導体装置
JP2013268521A Active JP5651769B2 (ja) 2009-07-10 2013-12-26 半導体装置
JP2015003539A Active JP5973004B2 (ja) 2009-07-10 2015-01-09 発光表示装置
JP2016137899A Withdrawn JP2016192573A (ja) 2009-07-10 2016-07-12 半導体装置
JP2017233346A Active JP6525443B2 (ja) 2009-07-10 2017-12-05 液晶表示パネル
JP2019087042A Withdrawn JP2019140409A (ja) 2009-07-10 2019-04-30 半導体装置
JP2020173066A Withdrawn JP2021015983A (ja) 2009-07-10 2020-10-14 半導体装置、発光表示装置
JP2022139284A Pending JP2022184860A (ja) 2009-07-10 2022-09-01 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2010156779A Active JP5681401B2 (ja) 2009-07-10 2010-07-09 半導体装置
JP2013268521A Active JP5651769B2 (ja) 2009-07-10 2013-12-26 半導体装置
JP2015003539A Active JP5973004B2 (ja) 2009-07-10 2015-01-09 発光表示装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2017233346A Active JP6525443B2 (ja) 2009-07-10 2017-12-05 液晶表示パネル
JP2019087042A Withdrawn JP2019140409A (ja) 2009-07-10 2019-04-30 半導体装置
JP2020173066A Withdrawn JP2021015983A (ja) 2009-07-10 2020-10-14 半導体装置、発光表示装置
JP2022139284A Pending JP2022184860A (ja) 2009-07-10 2022-09-01 半導体装置

Country Status (5)

Country Link
US (11) US8324027B2 (ja)
JP (8) JP5681401B2 (ja)
KR (10) KR101857405B1 (ja)
TW (8) TWI521605B (ja)
WO (1) WO2011004755A1 (ja)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR102501183B1 (ko) 2009-06-30 2023-02-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101857405B1 (ko) * 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011043215A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device and driving method thereof
KR101803554B1 (ko) * 2009-10-21 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101818265B1 (ko) * 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101876470B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101995704B1 (ko) 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6126775B2 (ja) 2010-06-25 2017-05-10 株式会社半導体エネルギー研究所 表示装置
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101731047B1 (ko) 2010-12-01 2017-05-12 삼성디스플레이 주식회사 적외선 감지 트랜지스터, 이를 포함하는 표시 장치의 제조 방법
KR101459307B1 (ko) * 2010-12-24 2014-11-07 그래핀스퀘어 주식회사 그래핀을 이용한 압력 및 위치 동시감지 터치센서
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
JP5616252B2 (ja) * 2011-02-23 2014-10-29 太平洋セメント株式会社 スパッタリングターゲット及びその製造方法
WO2012117439A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101781532B1 (ko) * 2011-03-14 2017-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치와 그 제조방법
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140086954A (ko) * 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
KR102078213B1 (ko) * 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102004398B1 (ko) 2012-07-24 2019-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2014021356A1 (en) * 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
TWI467301B (zh) * 2012-10-24 2015-01-01 Au Optronics Corp 顯示面板
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR102459007B1 (ko) 2012-12-25 2022-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI809225B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102657220B1 (ko) * 2013-05-20 2024-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI649606B (zh) 2013-06-05 2019-02-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102100880B1 (ko) * 2013-06-26 2020-04-14 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
WO2015105124A1 (ja) * 2014-01-08 2015-07-16 三菱マテリアル株式会社 抵抗器及び抵抗器の製造方法
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
JP6558007B2 (ja) * 2015-03-20 2019-08-14 大日本印刷株式会社 反射防止フィルム、該反射防止フィルムを用いた表示装置、及び反射防止フィルムの選択方法
JP6986831B2 (ja) * 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
DE112016004928B4 (de) * 2015-10-29 2020-08-06 Mitsubishi Electric Corporation Dünnschichttransistor-Substrat
US20170168333A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device and separation method
US10114263B2 (en) 2015-12-18 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2017162852A (ja) * 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
JP6776931B2 (ja) * 2016-03-23 2020-10-28 三菱マテリアル株式会社 積層反射電極膜、積層反射電極パターン、積層反射電極パターンの製造方法
JP6888318B2 (ja) * 2016-03-23 2021-06-16 三菱マテリアル株式会社 積層透明導電膜、積層配線膜及び積層配線膜の製造方法
CN109716421B (zh) * 2016-09-14 2021-05-04 夏普株式会社 安装基板及显示面板
KR101980780B1 (ko) * 2016-10-31 2019-05-21 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN110462842B (zh) * 2017-04-07 2022-05-17 夏普株式会社 Tft基板、具备tft基板的扫描天线以及tft基板的制造方法
CN107275339B (zh) * 2017-04-20 2020-06-12 惠科股份有限公司 主动开关阵列基板及制造方法与应用的显示面板
US20180308876A1 (en) * 2017-04-20 2018-10-25 HKC Corporation Limited Active switch array substrate, manufacturing method therefor, and display panel using the same
KR102516699B1 (ko) 2017-11-29 2023-03-30 엘지디스플레이 주식회사 조명 장치용 oled 패널 및 그 제조 방법
CN108154863B (zh) * 2018-02-28 2019-09-17 深圳市华星光电技术有限公司 像素驱动电路、像素驱动方法和液晶显示装置
CN108807423B (zh) * 2018-06-13 2020-11-10 京东方科技集团股份有限公司 柔性电子器件及其制造方法、柔性显示装置
TWI662353B (zh) * 2018-07-13 2019-06-11 松翰科技股份有限公司 光學影像感測模組
WO2020047914A1 (zh) * 2018-09-07 2020-03-12 武汉华星光电技术有限公司 背光结构
CN117316973A (zh) * 2018-09-07 2023-12-29 株式会社半导体能源研究所 显示装置、显示模块及电子设备
JPWO2021124006A1 (ja) * 2019-12-20 2021-06-24
US11387213B2 (en) 2020-06-05 2022-07-12 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package
US11646262B2 (en) * 2021-06-21 2023-05-09 Nanya Technology Corporation Semiconductor device with horizontally arranged capacitor and method for fabricating the same
CN115058695B (zh) * 2022-08-11 2022-11-04 广州粤芯半导体技术有限公司 溅射方法及半导体器件的制造方法
CN116435417B (zh) * 2023-06-13 2023-08-29 安徽大学 具有栅极自发光功能的氮化镓器件和制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09160076A (ja) * 1995-10-05 1997-06-20 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JPH10293321A (ja) * 1997-04-17 1998-11-04 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP2000131720A (ja) * 1998-10-29 2000-05-12 Hyundai Electronics Ind Co Ltd 液晶表示装置の製造方法
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002006773A (ja) * 2000-06-19 2002-01-11 Advanced Display Inc アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP2004247533A (ja) * 2003-02-14 2004-09-02 Casio Comput Co Ltd アクティブマトリックスパネル
JP2008015226A (ja) * 2006-07-06 2008-01-24 Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法及び電子機器
JP2008286911A (ja) * 2007-05-16 2008-11-27 Toppan Printing Co Ltd 画像表示装置

Family Cites Families (244)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2008100A (en) 1933-05-16 1935-07-16 Ford Henry Pipe cleaning apparatus
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0282221A (ja) 1988-09-20 1990-03-22 Seiko Epson Corp 電気光学素子の配線方法
US5162901A (en) 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JPH07113728B2 (ja) 1989-05-26 1995-12-06 シャープ株式会社 アクティブマトリクス基板
FR2679057B1 (fr) 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3098345B2 (ja) 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3683643B2 (ja) 1996-05-09 2005-08-17 矢崎総業株式会社 ソレノイドユニット
JP3634089B2 (ja) 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
DE69734054T8 (de) * 1996-09-26 2006-06-08 Seiko Epson Corp. Anzeigevorrichtung
JP4130490B2 (ja) 1997-10-16 2008-08-06 三菱電機株式会社 液晶表示装置
JP3819590B2 (ja) * 1998-05-07 2006-09-13 三菱電機株式会社 液晶表示素子ならびに該素子を用いた液晶表示装置、および反射型液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
DE69942442D1 (de) 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW483287B (en) * 1999-06-21 2002-04-11 Semiconductor Energy Lab EL display device, driving method thereof, and electronic equipment provided with the EL display device
JP4627822B2 (ja) * 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
US6661096B1 (en) * 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6812493B2 (en) * 2000-04-04 2004-11-02 Matsushita Electric Industrial Co., Ltd. Thin-film semiconductor element and method of producing same
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR100695303B1 (ko) 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4646420B2 (ja) 2001-02-28 2011-03-09 三菱電機株式会社 薄膜トランジスタアレイ基板およびそれを用いた表示装置
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002289589A (ja) 2001-03-27 2002-10-04 Fujitsu Ltd エッチング方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
KR100391157B1 (ko) 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US6822264B2 (en) * 2001-11-16 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003179233A (ja) * 2001-12-13 2003-06-27 Fuji Xerox Co Ltd 薄膜トランジスタ、及びそれを備えた表示素子
KR100484591B1 (ko) 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
US6835954B2 (en) 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
TWI255432B (en) * 2002-06-03 2006-05-21 Lg Philips Lcd Co Ltd Active matrix organic electroluminescent display device and fabricating method thereof
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100846581B1 (ko) 2002-09-19 2008-07-16 삼성에스디아이 주식회사 듀얼형 유기전자발광소자와 그 제조방법
CN101685028B (zh) * 2002-09-20 2011-09-21 矢崎总业株式会社 连接器组件以及使用了该组件的仪表
JP4067090B2 (ja) * 2002-10-03 2008-03-26 シャープ株式会社 Ｔｆｔ基板およびその製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
CN100593472C (zh) * 2002-10-23 2010-03-10 精工爱普生株式会社 液体存储包和液体喷射装置
TWI233760B (en) * 2003-02-20 2005-06-01 Sanyo Electric Co Color light emitting display device
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7333072B2 (en) * 2003-03-24 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device
JP2004302466A (ja) * 2003-03-29 2004-10-28 Lg Philips Lcd Co Ltd 水平電界印加型液晶表示装置及びその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
JP4974452B2 (ja) * 2003-10-28 2012-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
KR100958246B1 (ko) 2003-11-26 2010-05-17 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
CN1890698B (zh) * 2003-12-02 2011-07-13 株式会社半导体能源研究所 显示器件及其制造方法和电视装置
TWI226712B (en) 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4661076B2 (ja) * 2004-04-16 2011-03-30 三菱電機株式会社 Ｔｆｔアレイ基板、液晶表示パネル及び液晶表示装置
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7834948B2 (en) 2004-06-11 2010-11-16 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101160824B1 (ko) * 2004-07-08 2012-07-02 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
TWI382264B (zh) * 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7470604B2 (en) 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP5110785B2 (ja) * 2004-10-08 2012-12-26 株式会社半導体エネルギー研究所 表示装置の作製方法
KR20060032034A (ko) * 2004-10-11 2006-04-14 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
WO2006041027A1 (ja) * 2004-10-13 2006-04-20 Sharp Kabushiki Kaisha 機能基板
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100661725B1 (ko) * 2004-12-30 2006-12-26 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
JP4522872B2 (ja) * 2005-01-27 2010-08-11 シャープ株式会社 ガラス基板の修復方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4777078B2 (ja) * 2005-01-28 2011-09-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR20060100872A (ko) * 2005-03-18 2006-09-21 삼성전자주식회사 반투과 액정 표시 장치 패널 및 그 제조 방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4306654B2 (ja) * 2005-07-26 2009-08-05 カシオ計算機株式会社 トランジスタアレイパネル
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR101240656B1 (ko) 2005-08-01 2013-03-08 삼성디스플레이 주식회사 평판표시장치와 평판표시장치의 제조방법
KR101158903B1 (ko) * 2005-08-05 2012-06-25 삼성전자주식회사 표시장치용 기판, 그 제조방법 및 이를 갖는 표시장치
KR20070019458A (ko) 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2007109918A (ja) 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007115807A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP4492528B2 (ja) 2005-12-02 2010-06-30 カシオ計算機株式会社 液晶表示装置
JP2007183629A (ja) 2005-12-29 2007-07-19 Samsung Electronics Co Ltd 薄膜トランジスタ表示基板及びその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
KR101381365B1 (ko) * 2006-01-26 2014-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 전계효과 트랜지스터 및 반도체장치
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4930704B2 (ja) 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4215068B2 (ja) * 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP5312728B2 (ja) * 2006-04-28 2013-10-09 凸版印刷株式会社 表示装置およびその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5250944B2 (ja) * 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP2007334297A (ja) * 2006-05-10 2007-12-27 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101297358B1 (ko) * 2006-06-30 2013-08-14 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR100920118B1 (ko) * 2006-06-30 2009-10-01 엘지디스플레이 주식회사 백라이트 어셈블리 및 이를 구비한 액정표시장치
US8570468B2 (en) * 2006-06-30 2013-10-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7927991B2 (en) * 2006-08-25 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
KR20080028042A (ko) * 2006-09-26 2008-03-31 삼성전자주식회사 박막트랜지스터 기판 및 그 제조 방법
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4934599B2 (ja) 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置
US7777224B2 (en) 2007-01-30 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008227316A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 半導体装置、半導体装置の製造方法および電子機器
TWI487118B (zh) 2007-03-23 2015-06-01 Idemitsu Kosan Co Semiconductor device
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR20080101237A (ko) 2007-05-16 2008-11-21 삼성전자주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
KR101484297B1 (ko) 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
TWI357530B (en) 2007-09-11 2012-02-01 Au Optronics Corp Pixel structure and liquid crystal display panel
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI627757B (zh) 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP5608347B2 (ja) 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010029866A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101874327B1 (ko) * 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101659925B1 (ko) * 2008-10-03 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172804B1 (en) * 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
CN101719493B (zh) * 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
US8330156B2 (en) 2008-12-26 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with a plurality of oxide clusters over the gate insulating layer
KR101810699B1 (ko) * 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101857405B1 (ko) * 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102386147B1 (ko) * 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
KR101716918B1 (ko) 2009-07-31 2017-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101832698B1 (ko) 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068033A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011108381A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101779510B1 (ko) * 2010-11-11 2017-09-19 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN102116982B (zh) * 2010-11-26 2012-08-22 深圳市华星光电技术有限公司 液晶显示面板及其制造方法
US8928010B2 (en) * 2011-02-25 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
KR101976057B1 (ko) * 2011-08-19 2019-05-07 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그의 제조방법
KR101894328B1 (ko) * 2011-10-06 2018-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
CN102651342B (zh) * 2012-03-13 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法
CN103928453B (zh) * 2013-01-11 2016-09-28 北京京东方光电科技有限公司 一种阵列基板及其制造方法
CN108598087B (zh) * 2018-04-26 2021-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、电子装置
CN117316973A (zh) * 2018-09-07 2023-12-29 株式会社半导体能源研究所 显示装置、显示模块及电子设备
CN112640107A (zh) * 2018-09-07 2021-04-09 株式会社半导体能源研究所 摄像装置及电子设备
CN113016090A (zh) * 2018-11-02 2021-06-22 株式会社半导体能源研究所 半导体装置
KR20210083269A (ko) * 2018-11-02 2021-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JPWO2020121110A1 (ja) * 2018-12-14 2020-06-18
KR20220094259A (ko) * 2020-12-28 2022-07-06 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20230073378A (ko) * 2021-11-18 2023-05-26 삼성디스플레이 주식회사 표시패널 및 그 제조방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09160076A (ja) * 1995-10-05 1997-06-20 Toshiba Corp 表示装置用アレイ基板及びその製造方法
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JPH10293321A (ja) * 1997-04-17 1998-11-04 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP2000131720A (ja) * 1998-10-29 2000-05-12 Hyundai Electronics Ind Co Ltd 液晶表示装置の製造方法
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002006773A (ja) * 2000-06-19 2002-01-11 Advanced Display Inc アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
US20020113934A1 (en) * 2000-06-19 2002-08-22 Hironori Aoki Array substrate and display unit using it and production method for array substrate
JP2004247533A (ja) * 2003-02-14 2004-09-02 Casio Comput Co Ltd アクティブマトリックスパネル
JP2008015226A (ja) * 2006-07-06 2008-01-24 Epson Imaging Devices Corp 電気光学装置、電気光学装置の製造方法及び電子機器
US20080042137A1 (en) * 2006-07-06 2008-02-21 Epson Imaging Devices Corporation Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus
JP2008286911A (ja) * 2007-05-16 2008-11-27 Toppan Printing Co Ltd 画像表示装置

Also Published As

Publication number Publication date
US20130049001A1 (en) 2013-02-28
TW202247297A (zh) 2022-12-01
TW201338055A (zh) 2013-09-16
JP2019140409A (ja) 2019-08-22
US10916566B2 (en) 2021-02-09
KR20180105263A (ko) 2018-09-27
TWI591732B (zh) 2017-07-11
KR102416978B1 (ko) 2022-07-05
JP5973004B2 (ja) 2016-08-17
US8441011B2 (en) 2013-05-14
US20200075635A1 (en) 2020-03-05
KR20220100086A (ko) 2022-07-14
KR20210018551A (ko) 2021-02-17
US10522568B2 (en) 2019-12-31
US9754974B2 (en) 2017-09-05
JP2021015983A (ja) 2021-02-12
US20220278136A1 (en) 2022-09-01
KR101422362B1 (ko) 2014-07-22
JP2011035388A (ja) 2011-02-17
JP2014102512A (ja) 2014-06-05
US11374029B2 (en) 2022-06-28
KR20180045058A (ko) 2018-05-03
TW201730983A (zh) 2017-09-01
TWI644366B (zh) 2018-12-11
KR101900653B1 (ko) 2018-09-19
KR101643835B1 (ko) 2016-07-28
US20150004745A1 (en) 2015-01-01
KR101493662B1 (ko) 2015-02-13
TW201611126A (zh) 2016-03-16
KR102011614B1 (ko) 2019-08-16
KR20140054458A (ko) 2014-05-08
US20170365626A1 (en) 2017-12-21
KR20170130621A (ko) 2017-11-28
TWI487040B (zh) 2015-06-01
KR102216028B1 (ko) 2021-02-16
US9490277B2 (en) 2016-11-08
TWI772680B (zh) 2022-08-01
US8835920B2 (en) 2014-09-16
JP5681401B2 (ja) 2015-03-11
US9054138B2 (en) 2015-06-09
US20110006302A1 (en) 2011-01-13
TW201907487A (zh) 2019-02-16
JP5651769B2 (ja) 2015-01-14
TWI502650B (zh) 2015-10-01
KR101857405B1 (ko) 2018-05-11
TWI521605B (zh) 2016-02-11
JP2018046296A (ja) 2018-03-22
JP2015135493A (ja) 2015-07-27
US20130221350A1 (en) 2013-08-29
US20190088687A1 (en) 2019-03-21
US8324027B2 (en) 2012-12-04
US20210104556A1 (en) 2021-04-08
WO2011004755A1 (en) 2011-01-13
TW201947670A (zh) 2019-12-16
JP6525443B2 (ja) 2019-06-05
TW201133640A (en) 2011-10-01
KR101801500B1 (ko) 2017-11-24
KR20160087401A (ko) 2016-07-21
KR20190096445A (ko) 2019-08-19
JP2022184860A (ja) 2022-12-13
US20170148824A1 (en) 2017-05-25
TW201338056A (zh) 2013-09-16
TWI679706B (zh) 2019-12-11
KR20140148483A (ko) 2014-12-31
KR20120031059A (ko) 2012-03-29
US20150270294A1 (en) 2015-09-24
US10157936B2 (en) 2018-12-18

Similar Documents

Publication Publication Date Title
JP5973004B2 (ja) 発光表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170905

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20171205