KR20210083269A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20210083269A
KR20210083269A KR1020217012635A KR20217012635A KR20210083269A KR 20210083269 A KR20210083269 A KR 20210083269A KR 1020217012635 A KR1020217012635 A KR 1020217012635A KR 20217012635 A KR20217012635 A KR 20217012635A KR 20210083269 A KR20210083269 A KR 20210083269A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
region
film
metal oxide
Prior art date
Application number
KR1020217012635A
Other languages
English (en)
Inventor
마사타카 나카다
타카히로 이구치
야스하루 호사카
타쿠미 시게노부
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20210083269A publication Critical patent/KR20210083269A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H01L51/0097—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

전기 특성이 양호한 반도체 장치를 제공한다. 신뢰성이 높은 반도체 장치를 제공한다. 전기 특성이 안정된 반도체 장치를 제공한다. 반도체 장치는 반도체층과, 제 1 절연층과, 금속 산화물층과, 도전층과, 절연 영역을 가진다. 제 1 절연층은 반도체층의 상면 및 측면을 덮고, 도전층은 제 1 절연층 위에 위치한다. 금속 산화물층은 제 1 절연층과 도전층 사이에 위치하고, 금속 산화물층의 단부는 도전층의 단부보다 내측에 위치한다. 절연 영역은 금속 산화물층과 인접하고, 또한 제 1 절연층과 도전층 사이에 위치한다. 또한, 반도체층은 제 1 영역과, 한 쌍의 제 2 영역과, 한 쌍의 제 3 영역을 가진다. 제 1 영역은 금속 산화물층 및 도전층과 중첩된다. 제 2 영역은 제 1 영역을 끼우고, 절연 영역 및 도전층과 중첩된다. 제 3 영역은 제 1 영역 및 한 쌍의 제 2 영역을 끼우고, 또한 도전층과 중첩되지 않는다. 제 3 영역은 제 1 영역보다 저항이 낮은 부분을 포함하는 것이 바람직하다. 제 2 영역은 제 3 영역보다 저항이 높은 부분을 포함하는 것이 바람직하다.

Description

반도체 장치
본 발명의 일 형태는 반도체 장치 및 그 제작 방법에 관한 것이다. 본 발명의 일 형태는 표시 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로서 들 수 있다. 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.
트랜지스터에 적용 가능한 반도체 재료로서 금속 산화물을 사용한 산화물 반도체가 주목을 받고 있다. 예를 들어 특허문헌 1에서는, 복수의 산화물 반도체층을 적층하고, 상기 복수의 산화물 반도체층 중 채널이 되는 산화물 반도체층이 인듐 및 갈륨을 포함하고, 또한 인듐의 비율을 갈륨의 비율보다 높게 함으로써 전계 효과 이동도(단순히 이동도 또는 μFE라고 하는 경우가 있음)를 높인 반도체 장치가 개시되어 있다.
반도체층에 사용할 수 있는 금속 산화물은 스퍼터링법 등을 사용하여 형성할 수 있기 때문에, 대형 표시 장치를 구성하는 트랜지스터의 반도체층에 사용할 수 있다. 또한 다결정 실리콘이나 비정질 실리콘을 사용한 트랜지스터의 생산 설비의 일부를 개량하여 이용할 수 있기 때문에, 설비 투자를 억제할 수 있다. 또한 금속 산화물을 사용한 트랜지스터는 비정질 실리콘을 사용한 경우에 비하여 전계 효과 이동도가 높기 때문에, 구동 회로가 제공된 고성능의 표시 장치를 실현할 수 있다.
일본 공개특허공보 특개2014-7399호
본 발명의 일 형태는 전기 특성이 양호한 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 전기 특성이 안정된 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신규 표시 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
본 발명의 일 형태는 반도체층과, 제 1 절연층과, 금속 산화물층과, 도전층과, 절연 영역을 가지는 반도체 장치이다. 제 1 절연층은 반도체층의 상면 및 측면을 덮고, 도전층은 제 1 절연층 위에 위치한다. 금속 산화물층은 제 1 절연층과 도전층 사이에 위치하고, 금속 산화물층의 단부는 도전층의 단부보다 내측에 위치한다. 절연 영역은 금속 산화물층과 인접하고, 또한 제 1 절연층과 도전층 사이에 위치한다. 또한, 반도체층은 제 1 영역과, 한 쌍의 제 2 영역과, 한 쌍의 제 3 영역을 가진다. 제 1 영역은 금속 산화물층 및 도전층과 중첩된다. 제 2 영역은 제 1 영역을 끼우고, 또한 절연 영역 및 도전층과 중첩된다. 제 3 영역은 제 1 영역 및 한 쌍의 제 2 영역을 끼우고, 또한 도전층과 중첩되지 않는다. 제 3 영역은 제 1 영역보다 저항이 낮은 부분을 포함하는 것이 바람직하다. 제 2 영역은 제 3 영역보다 저항이 높은 부분을 포함하는 것이 바람직하다.
상술한 반도체 장치에 있어서, 절연 영역과 제 1 절연층은 비유전율이 상이한 것이 바람직하다.
상술한 반도체 장치에 있어서, 절연 영역은 공극을 가지는 것이 바람직하다.
상술한 반도체 장치에 있어서, 제 2 절연층을 더 가지고, 제 2 절연층은 제 1 절연층의 상면과 접하고, 절연 영역은 제 2 절연층을 포함하는 것이 바람직하다.
상술한 반도체 장치에 있어서, 제 1 절연층은 산화물 또는 질화물을 포함하고, 제 2 절연층은 산화물 또는 질화물을 포함하는 것이 바람직하다.
상술한 반도체 장치에 있어서, 제 1 절연층은 실리콘 및 산소를 포함하고, 제 2 절연층은 실리콘 및 산소를 포함하는 것이 바람직하다.
상술한 반도체 장치에 있어서, 제 1 절연층은 실리콘 및 산소를 포함하고, 제 2 절연층은 실리콘 및 질소를 포함하는 것이 바람직하다.
상술한 반도체 장치에 있어서, 제 3 절연층을 더 가지고, 제 3 절연층은 제 2 절연층의 상면과 접하고, 제 3 절연층은 질화물을 포함하는 것이 바람직하다.
상술한 반도체 장치에 있어서, 제 3 절연층은 실리콘 및 질소를 포함하는 것이 바람직하다.
상술한 반도체 장치에 있어서, 제 3 영역은 제 1 원소를 포함하고, 제 1 원소는 붕소, 인, 알루미늄, 및 마그네슘 중에서 선택되는 하나 이상인 것이 바람직하다.
상술한 반도체 장치에 있어서, 반도체층 및 금속 산화물층은 각각 인듐을 포함하고, 반도체층과 금속 산화물층은 인듐의 함유율이 실질적으로 같은 것이 바람직하다.
본 발명의 일 형태에 따르면, 전기 특성이 양호한 반도체 장치를 제공할 수 있다. 또는, 신뢰성이 높은 반도체 장치를 제공할 수 있다. 또는, 전기 특성이 안정된 반도체 장치를 제공할 수 있다. 또는, 신규 반도체 장치를 제공할 수 있다. 또는, 신뢰성이 높은 표시 장치를 제공할 수 있다. 또는, 신규 표시 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 추출할 수 있다.
도 1의 (A)는 트랜지스터의 구성예를 나타낸 상면도이다. 도 1의 (B), (C)는, 트랜지스터의 구성예를 나타낸 단면도이다.
도 2의 (A), (B)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 3의 (A), (B)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 4의 (A), (B)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 5의 (A)는 트랜지스터의 구성예를 나타낸 상면도이다. 도 5의 (B), (C)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 6의 (A), (B)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 7의 (A), (B)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 8의 (A), (B), (C), (D), (E)는 트랜지스터의 제작 방법을 설명하는 단면도이다.
도 9의 (A), (B), (C)는 트랜지스터의 제작 방법을 설명하는 단면도이다.
도 10의 (A), (B), (C)는 트랜지스터의 제작 방법을 설명하는 단면도이다.
도 11의 (A), (B), (C)는 트랜지스터의 제작 방법을 설명하는 단면도이다.
도 12의 (A), (B), (C)는 표시 장치의 상면도이다.
도 13은 표시 장치의 단면도이다.
도 14는 표시 장치의 단면도이다.
도 15는 표시 장치의 단면도이다.
도 16은 표시 장치의 단면도이다.
도 17의 (A)는 표시 장치의 블록도이다. 도 17의 (B), (C)는 표시 장치의 회로도이다.
도 18의 (A), (C), (D)는 표시 장치의 회로도이다. 도 18의 (B)는 표시 장치의 타이밍 차트이다.
도 19의 (A), (B)는 표시 모듈의 구성예이다.
도 20의 (A), (B)는 전자 기기의 구성예이다.
도 21의 (A), (B), (C), (D), (E)는 전자 기기의 구성예이다.
도 22의 (A), (B), (C), (D), (E), (F), (G)는 전자 기기의 구성예이다.
도 23의 (A), (B), (C), (D)는 전자 기기의 구성예이다.
도 24는 단면의 STEM상이다.
도 25는 트랜지스터의 Id-Vg 특성을 나타낸 도면 및 단면의 STEM상이다.
도 26은 트랜지스터의 Id-Vg 특성을 나타낸 도면 및 단면의 STEM상이다.
도 27은 트랜지스터의 Id-Vg 특성을 나타낸 도면 및 단면의 STEM상이다.
도 28은 트랜지스터의 신뢰성 시험 결과를 나타낸 도면이다.
도 29는 시료의 단면 구조를 나타낸 도면이다.
도 30은 시료의 시트 저항을 나타낸 도면이다.
도 31은 단면의 STEM상이다.
이하에서, 실시형태에 대하여 도면을 참조하여 설명한다. 다만 실시형태는 많은 상이한 형태에서 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
본 명세서에서 설명하는 각 도면에 있어서, 각 구성의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다.
본 명세서 등에서 사용하는 '제 1', '제 2', '제 3'이라는 서수사는, 구성 요소의 혼동을 피하기 위하여 붙인 것이며, 수적으로 한정하는 것이 아니다.
본 명세서 등에서 '위에', '아래에' 등의 배치를 나타내는 말은 각 구성의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하였다. 또한, 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화되는 것이다. 그러므로 명세서에서 설명한 어구에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
본 명세서 등에서, 트랜지스터가 가지는 소스와 드레인의 기능은 트랜지스터의 극성이나 회로 동작에 있어서 전류의 방향이 변화하는 경우 등에는 바뀌는 경우가 있다. 그러므로, 소스나 드레인이라는 용어는 서로 바꿔 사용할 수 있는 것으로 한다.
또한 본 명세서 등에서 트랜지스터의 채널 길이 방향이란, 소스 영역과 드레인 영역 사이를 최단 거리로 연결하는 직선에 평행한 방향 중 하나를 말한다. 즉, 채널 길이 방향은 트랜지스터가 온 상태일 때 반도체층을 흐르는 전류의 방향 중 하나에 상당한다. 또한 채널 폭 방향이란, 상기 채널 길이 방향과 직교하는 방향을 말한다. 또한 트랜지스터의 구조나 형상에 따라서는 채널 길이 방향 및 채널 폭 방향은 하나에 정해지지 않는 경우가 있다.
본 명세서 등에 있어서, '전기적으로 접속'에는 '어떠한 전기적 작용을 가지는 것'을 통하여 접속되어 있는 경우가 포함된다. 여기서 '어떠한 전기적 작용을 가지는 것'은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별히 제한을 받지 않는다. 예를 들어 '어떠한 전기적 작용을 가지는 것'에는 전극이나 배선을 비롯하여 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 커패시터, 이들 외 각종 기능을 가지는 소자 등이 포함된다.
또한 본 명세서 등에서, '막'이라는 용어와 '층'이라는 용어를 서로 바꿀 수 있다. 예를 들어, '도전층'이나 '절연층'이라는 용어는 '도전막'이나 '절연막'이라는 용어로 상호적으로 교환할 수 있는 경우가 있다.
또한 본 명세서 등에서 '상면 형상이 대략 일치'란, 적층한 층과 층 사이에서 적어도 윤곽의 일부가 중첩되는 것을 말한다. 예를 들어 위층과 아래층이 동일한 마스크 패턴, 또는 일부가 동일한 마스크 패턴을 사용하여 가공된 경우를 포함한다. 다만 엄밀하게 말하면, 윤곽이 중첩되지 않고 위층이 아래층의 내측에 위치하거나, 위층이 아래층의 외측에 위치하는 경우도 있고, 이 경우에도 '상면 형상이 대략 일치'라고 한다.
본 명세서 등에서는, 특별히 언급이 없는 경우, 오프 전류란 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)일 때의 드레인 전류를 말한다. 오프 상태란 특별히 언급이 없는 경우, n채널형 트랜지스터에서는 게이트와 소스 간의 전압 Vgs가 문턱 전압 Vth보다 낮은(p채널형 트랜지스터에서는 Vth보다 높은) 상태를 말한다.
본 명세서 등에서 표시 장치의 일 형태인 표시 패널은 표시면에 화상 등을 표시(출력)하는 기능을 가지는 것이다. 따라서 표시 패널은 출력 장치의 일 형태이다.
본 명세서 등에서는, 표시 패널의 기판에 예를 들어 FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 것, 또는 기판에 COG(Chip On Glass) 방식 등에 의하여 IC가 실장된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
또한 본 명세서 등에서 표시 장치의 일 형태인 터치 패널은 표시면에 화상 등을 표시하는 기능과, 표시면에 손가락이나 스타일러스 등의 피검지체가 접촉되거나, 가압하거나, 또는 근접되는 것 등을 검출하는 터치 센서로서의 기능을 가진다. 따라서 터치 패널은 입출력 장치의 일 형태이다.
터치 패널은 예를 들어 터치 센서를 구비한 표시 패널(또는 표시 장치), 터치 센서 기능을 구비한 표시 패널(또는 표시 장치)이라고도 부를 수 있다. 터치 패널은 표시 패널과 터치 센서 패널을 가지는 구성으로 할 수도 있다. 또는, 표시 패널의 내부 또는 표면에 터치 센서로서의 기능을 가지는 구성으로 할 수도 있다.
본 명세서 등에서는 터치 패널의 기판에, 커넥터나 IC가 실장된 것을 터치 패널 모듈, 표시 모듈, 또는 단순히 터치 패널 등이라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 반도체 장치 및 그 제작 방법에 대하여 설명한다. 특히 본 실시형태에서는 반도체 장치의 일례로서, 채널이 형성되는 반도체층에 산화물 반도체를 사용한 트랜지스터에 대하여 설명한다.
본 발명의 일 형태는 피형성면 위의 채널이 형성되는 반도체층과, 반도체층 위의 절연층과, 절연층 위의 금속 산화물층과, 도전층을 가지는 트랜지스터이다. 또한, 본 발명의 일 형태인 트랜지스터는 금속 산화물층과 인접한 절연 영역을 가지는 것이 바람직하다. 절연 영역은 게이트 절연층과 도전층 사이에 위치한다. 반도체층은 반도체 특성을 나타내는 금속 산화물(이후, 산화물 반도체라고도 함)을 포함하여 구성되는 것이 바람직하다.
금속 산화물층의 단부는 도전층의 단부보다 내측에 위치하도록 제공되어 있는 것이 바람직하다. 환언하면, 도전층은 금속 산화물층의 단부보다 외측으로 돌출된 부분을 가지는 것이 바람직하다. 금속 산화물층 및 도전층의 일부는 게이트 전극으로서 기능한다.
절연 영역은 절연층과 비유전율이 상이한 것이 바람직하다. 예를 들어, 절연 영역은 공극을 포함하여도 좋다. 또한, 절연층은 반도체층의 상면 및 측면을 덮어 제공되는 것이 바람직하다. 절연층 및 절연 영역의 일부는 게이트 절연층으로서 기능한다.
반도체층은 금속 산화물층 및 도전층과 중첩되는 제 1 영역과, 절연 영역 및 도전층과 중첩되는 제 2 영역과, 도전층과 중첩되지 않는 제 3 영역을 가진다. 제 1 영역은 채널 형성 영역으로서 기능하는 영역이다. 제 3 영역은 제 1 영역보다 저항이 낮은 영역이고, 소스 영역 또는 드레인 영역으로서 기능하는 영역이다. 또한, 제 2 영역은 제 3 영역보다 저항이 높은 영역인 것이 바람직하다.
제 2 영역은 절연 영역을 끼우고 게이트 전극으로서 기능하는 도전층과 중첩되기 때문에, 오버랩 영역(Lov 영역)이라고도 부를 수 있다. 또한, 제 2 영역은 게이트의 전계가 인가되지 않거나, 또는 제 1 영역보다 인가되기 어려운 버퍼 영역으로서 기능한다. 본 발명의 일 형태인 트랜지스터는, 반도체층 내의 채널 형성 영역인 제 1 영역과, 소스 영역 또는 드레인 영역으로서 기능하는 제 3 영역 사이에 제 2 영역을 가진다. 제 2 영역을 가짐으로써, 트랜지스터의 소스-드레인 내압을 향상시킬 수 있어, 고전압으로 구동하는 경우에도 신뢰성이 높은 트랜지스터를 실현할 수 있다.
이하에서는 더 구체적인 예에 대하여 도면을 참조하여 설명한다.
<구성예 1>
도 1의 (A)는 트랜지스터(100)의 상면도이고, 도 1의 (B)는 도 1의 (A)에 나타낸 일점쇄선 A1-A2에서의 절단면의 단면도에 상당하고, 도 1의 (C)는 도 1의 (A)에 나타낸 일점쇄선 B1-B2에서의 절단면의 단면도에 상당한다. 또한, 도 1의 (A)에서, 트랜지스터(100)의 구성 요소의 일부(게이트 절연층 등)를 생략하여 도시하였다. 또한 일점쇄선 A1-A2 방향은 채널 길이 방향에 상당하고, 일점쇄선 B1-B2 방향은 채널 폭 방향에 상당한다. 또한 트랜지스터의 상면도에 대해서는 이후의 도면에서도 도 1의 (A)와 마찬가지로 구성 요소의 일부를 생략하여 도시한 것으로 한다.
트랜지스터(100)는 기판(102) 위에 제공되고, 절연층(103), 반도체층(108), 절연층(110), 금속 산화물층(114), 도전층(112), 절연층(118) 등을 가진다. 섬 형상의 반도체층(108)은 절연층(103) 위에 제공된다. 절연층(110)은 절연층(103)의 상면, 반도체층(108)의 상면 및 측면에 접하여 제공된다. 금속 산화물층(114) 및 도전층(112)은 절연층(110) 위에 이 순서대로 적층되어 제공되고, 반도체층(108)과 중첩되는 부분을 가진다. 절연층(118)은 절연층(110)의 상면, 그리고 도전층(112)의 상면 및 측면을 덮어 제공되어 있다. 도 1의 (B) 내의 일점쇄선으로 둘러싼 영역(P)의 확대도를 도 2의 (A)에 도시하였다.
도 2의 (A)에 도시된 바와 같이, 트랜지스터(100)는 금속 산화물층(114)과 인접한 절연 영역(150)을 가진다. 절연 영역(150)은, 절연층(110)과 도전층(112) 사이에 위치한다.
금속 산화물층(114)으로서 도전성 재료를 사용할 수 있다. 도전층(112) 및 금속 산화물층(114)의 일부는, 게이트 전극으로서 기능한다. 절연층(110) 및 절연 영역(150)의 일부는, 게이트 절연층으로서 기능한다. 트랜지스터(100)는, 반도체층(108) 위에 게이트 전극이 제공된, 소위 톱 게이트형 트랜지스터이다.
금속 산화물층(114)의 단부는 절연층(110) 위에 있어서, 도전층(112)의 단부보다 내측에 위치한다. 환언하면, 도전층(112)은 절연층(110) 위에 있어서, 금속 산화물층(114)의 단부보다 외측으로 돌출된 부분을 가진다.
반도체층(108)은 반도체 특성을 나타내는 금속 산화물(이하, 산화물 반도체라고도 함)을 포함하여 구성된다. 반도체층(108)은 적어도 인듐과 산소를 포함하는 것이 바람직하다. 반도체층(108)이 인듐의 산화물을 포함함으로써, 캐리어 이동도를 높일 수 있고, 예를 들어 비정질 실리콘보다 큰 전류를 흘릴 수 있는 트랜지스터를 실현할 수 있다. 또한, 반도체층(108)은 이들에 더하여 아연을 포함하여도 좋다. 또한, 반도체층(108)은 갈륨을 포함하여도 좋다.
반도체층(108)으로서, 대표적으로는 산화 인듐, 인듐 아연 산화물(In-Zn 산화물), 인듐 갈륨 아연 산화물(In-Ga-Zn 산화물, IGZO라고도 표기함) 등을 사용할 수 있다. 또한, 인듐 주석 산화물(In-Sn 산화물), 또는 실리콘을 포함하는 인듐 주석 산화물 등을 사용할 수도 있다. 또한, 반도체층(108)에 사용할 수 있는 재료의 자세한 내용에 대해서는 후술한다.
여기서, 반도체층(108)의 조성은 트랜지스터(100)의 전기적 특성이나 신뢰성에 크게 영향을 미친다. 예를 들어, 반도체층(108) 내의 인듐의 함유량을 늘림으로써, 캐리어 이동도가 향상되고, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다.
반도체층(108)은 영역(108C)과, 영역(108C)을 끼우는 한 쌍의 영역(108L)과, 그 외측의 한 쌍의 영역(108N)을 가진다.
영역(108C)은 도전층(112) 및 금속 산화물층(114)과 중첩되고, 채널 형성 영역으로서 기능한다.
영역(108L)은 도전층(112) 및 절연 영역(150)과 중첩된다. 또한, 영역(108L)은 도전층(112)과 중첩되고, 또한 금속 산화물층(114)과 중첩되지 않는다고도 할 수 있다. 영역(108L)은 도전층(112)에 게이트 전압이 인가된 경우에, 채널이 형성될 수 있는 영역이다. 그러나, 영역(108L)은 절연 영역(150)을 개재(介在)하여 도전층(112)과 중첩하기 때문에, 영역(108L)에 인가되는 전계는 영역(108C)에 인가되는 전계보다 약해진다. 그 결과, 영역(108L)은 영역(108C)보다 저항이 높은 영역이 되고, 드레인 전계를 완화시키기 위한 버퍼 영역으로서 기능한다. 또한, 예를 들어 영역(108L)의 캐리어 농도가 매우 낮고, 영역(108C)과 동일한 정도인 경우에도, 도전층(112)의 전계에 의하여 채널이 형성될 수 있다.
이와 같이, 채널 형성 영역인 영역(108C)과, 소스 영역 또는 드레인 영역인 영역(108N) 사이에 영역(108L)을 제공함으로써, 높은 드레인 내압과 높은 온 전류를 겸비하고, 신뢰성이 높은 트랜지스터를 실현할 수 있다.
영역(108N)은 도전층(112) 및 금속 산화물층(114) 중 어느 것과도 중첩되지 않고, 소스 영역 또는 드레인 영역으로서 기능한다.
도 2의 (A)에서는, 트랜지스터(100)의 채널 길이 방향에서의 도전층(112)의 폭, 즉 영역(108C) 및 영역(108L)의 폭을 L1로 나타내었다. 또한, 트랜지스터(100)의 채널 길이 방향에서의 절연 영역의 폭, 즉 영역(108L)의 폭을 L2로 나타내었다.
저저항 영역(108N)은 영역(108C)보다 캐리어 농도가 높은 영역이고, 소스 영역 및 드레인 영역으로서 기능한다. 영역(108N)은 영역(108C)보다 저항이 낮은 영역, 캐리어 농도가 높은 영역, 산소 결손량이 많은 영역, 수소 농도가 높은 영역, 또는 불순물 농도가 높은 영역이라고도 할 수 있다.
영역(108N)의 전기 저항은 낮을수록 바람직하고, 예를 들어 영역(108N)의 시트 저항은, 1Ω/□ 이상 1Х103Ω/□ 미만, 바람직하게는 1Ω/□ 이상 8Х102Ω/□ 이하로 하는 것이 바람직하다. 또한, 채널이 형성되지 않은 상태에서의 영역(108C)의 전기 저항은 높을수록 바람직하고, 예를 들어 영역(108C)의 시트 저항은 1Х109Ω/□ 이상, 바람직하게는 5Х109Ω/□ 이상, 더 바람직하게는 1Х1010Ω/□ 이상으로 하는 것이 바람직하다.
영역(108L)은 영역(108C)과 비교하여 저항이 같은 정도 또는 낮은 영역, 캐리어 농도가 같은 정도 또는 높은 영역, 산소 결손 밀도가 같은 정도 또는 높은 영역, 불순물 농도가 같은 정도 또는 높은 영역이라고도 할 수 있다.
영역(108L)은 영역(108N)과 비교하여, 저항이 같은 정도 또는 높은 영역, 캐리어 농도가 같은 정도 또는 낮은 영역, 산소 결손 밀도가 같은 정도 또는 낮은 영역, 불순물 농도가 같은 정도 또는 낮은 영역이라고 할 수도 있다.
영역(108L)의 시트 저항은 1Х103Ω/□ 이상 1Х109Ω/□ 이하가 바람직하고, 1Х103Ω/□ 이상 1Х108Ω/□ 이하가 더 바람직하고, 1Х103Ω/□ 이상 1Х107Ω/□ 이하가 더욱 바람직하다. 상술한 저항의 범위로 함으로써, 전기 특성이 양호하고 또한 신뢰성이 높은 트랜지스터로 할 수 있다. 또한, 시트 저항은 저항의 값으로부터 산출할 수 있다. 이와 같은 영역(108L)을 영역(108N)과 영역(108C) 사이에 제공함으로써, 트랜지스터(100)의 소스-드레인 내압을 높일 수 있다.
또한, 영역(108L) 내의 캐리어 농도는 균일하지 않아도 되고, 영역(108N) 측으로부터 영역(108C) 측을 향하여 작아지는 기울기를 가지는 경우가 있다. 예를 들어, 영역(108L) 내의 수소 농도 및 산소 결손의 농도 중 어느 한쪽 또는 양쪽이 영역(108N) 측으로부터 영역(108C) 측을 향하여 작아지는 기울기를 가져도 좋다.
후술하지만, 영역(108L)을 자기 정합(self-aligned)적으로 형성하는 것이 가능하므로, 영역(108L)을 형성하기 위한 포토마스크가 필요하지 않아 제작 비용을 저감할 수 있다. 또한, 자기 정합적으로 영역(108L)을 형성함으로써, 영역(108L)과 도전층(112)의 상대적인 위치 어긋남이 생기지 않기 때문에 반도체층(108) 내의 영역(108L)의 폭을 대략 일치시킬 수 있다.
반도체층(108) 내의 영역(108C)과 영역(108N) 사이에 게이트의 전계가 인가되지 않거나, 또는 영역(108C)보다 인가되기 어려운 오프셋 영역으로서 기능하는 영역(108L)을 편차없이 안정적으로 형성할 수 있다. 그 결과, 트랜지스터의 소스-드레인 내압을 향상시킬 수 있어, 신뢰성이 높은 트랜지스터를 실현할 수 있다.
영역(108L)의 폭 L2는 5nm 이상 2μm 이하가 바람직하고, 10nm 이상 1μm 이하가 더 바람직하고, 15nm 이상 500nm 이하가 더욱 바람직하다. 영역(108L)을 제공함으로써, 드레인 부근에 전계가 집중되는 것이 완화되고, 특히 드레인 전압이 높은 상태에서의 트랜지스터의 열화를 억제할 수 있다. 또한, 특히 영역(108L)의 폭 L2를 크게 함으로써, 효과적으로 드레인 부근으로의 전계 집중을 억제할 수 있다. 한편, 폭 L2가 500nm보다 길면 소스-드레인 저항이 높아져, 트랜지스터의 구동 속도가 느려지는 경우가 있다. 폭 L2를 상술한 범위로 함으로써, 신뢰성이 높고 또한 구동 속도가 빠른 트랜지스터, 반도체 장치로 할 수 있다. 또한, 영역(108L)의 폭 L2는 반도체층(108)의 두께, 절연층(110)의 두께, 트랜지스터(100)를 구동할 때의 소스-드레인 간에 인가하는 전압의 크기에 따라 결정할 수 있다.
영역(108C)과 영역(108N) 사이에 영역(108L)을 제공함으로써, 영역(108C)과 영역(108N)의 경계에서의 전류 밀도를 완화할 수 있고, 채널과 소스 또는 드레인의 경계에서의 발열을 억제할 수 있어, 신뢰성이 높은 트랜지스터, 반도체 장치로 할 수 있다.
트랜지스터(100)는 절연 영역(150)이 공극(130)을 포함하여도 좋다. 또는, 절연 영역(150)이 공극(130) 및 절연층(118) 중 어느 하나 이상을 포함하여도 좋다. 도 2의 (A)는 절연 영역(150)이 공극(130)을 포함하고, 또한 절연층(118)을 포함하지 않는 예를 나타낸 것이다. 또한, 도 2의 (A)는 절연층(118)이 금속 산화물층(114)의 측면과 접촉되지 않고 제공되는 예를 나타낸 것이다. 도 2의 (B)는 절연 영역(150)이 공극(130) 및 절연층(118)을 포함하는 예를 나타낸 것이다. 또한, 도 2의 (B)는 절연층(118)이 금속 산화물층(114)의 측면의 일부와 접촉하여 제공되는 예를 나타낸 것이다. 도 3의 (A)는 절연 영역(150)이 절연층(118)을 포함하고, 또한 공극(130)을 포함하지 않는 예를 나타낸 것이다. 또한, 도 3의 (A)는 절연층(118)이 금속 산화물층(114)의 측면과 접촉하여 제공되는 예를 나타낸 것이다.
또한, 도 2의 (A)에 나타낸 바와 같이 절연 영역(150)이 공극(130)을 포함하고, 또한 절연층(118)을 포함하지 않는 경우, 절연 영역(150)은 공기를 가지고, 절연 영역(150)의 비유전율 εr는 공기와 마찬가지로 대략 1이 된다. 이에 비하여, 예를 들어 절연층(110)으로서 사용할 수 있는 산화 실리콘의 비유전율 εr는 대략 4.0 내지 4.5, 질화 실리콘의 비유전율 εr는 대략 7.0이고, 절연층(110)의 비유전율 εr는 1보다 크다. 또한, 도 2의 (B)에 도시된 바와 같이 절연 영역(150)이 공극(130) 및 절연층(118)을 포함하는 경우, 단면에서의 공극(130) 및 절연층(118)의 면적비로부터 절연 영역(150)의 비유전율 εr를 산출할 수 있고, 절연 영역(150)의 비유전율 εr는 1보다 커진다. 따라서, 절연 영역(150)이 공극(130)을 포함하는 경우, 절연 영역(150)과 절연층(110)의 비유전율이 상이하다.
또한, 본 명세서 등에서 '비유전율이 상이하다'란, 2개의 비유전율 중, 한쪽의 작은 비유전율에 대한 다른 쪽의 큰 비유전율의 비율이 2.0 이상인 것을 가리킨다.
도 1의 (A) 및 (B)에 도시된 바와 같이, 트랜지스터(100)는 절연층(118) 위에 도전층(120a) 및 도전층(120b)을 가져도 좋다. 도전층(120a) 및 도전층(120b)은 소스 전극 또는 드레인 전극으로서 기능한다. 도전층(120a) 및 도전층(120b)은 각각 절연층(118) 및 절연층(110)에 제공된 개구부(141a) 또는 개구부(141b)를 통하여 영역(108N)에 전기적으로 접속된다.
도전층(112)으로서 금속 또는 합금을 포함하는 도전막을 사용하면, 전기 저항을 억제할 수 있기 때문에 바람직하다. 또한, 도전층(112)에 산화물 도전막을 사용하여도 좋다.
금속 산화물층(114)은 절연층(110) 내에 산소를 공급하는 기능을 가진다. 또한, 절연층(110)과 도전층(112) 사이에 위치하는 금속 산화물층(114)은 절연층(110)에 포함되는 산소가 도전층(112) 측으로 확산되는 것을 방지하는 배리어막으로서 기능한다. 또한 금속 산화물층(114)은 도전층(112)에 포함되는 수소나 물이 절연층(110) 측으로 확산되는 것을 방지하는 배리어막으로서도 기능한다. 금속 산화물층(114)은, 예를 들어 적어도 절연층(110)보다 산소 및 수소를 투과시키기 어려운 재료를 사용하는 것이 바람직하다.
도전층(112)에 알루미늄이나 구리 등 산소를 흡인하기 쉬운 금속 재료를 사용한 경우에도, 절연층(110)으로부터 도전층(112)으로 산소가 확산되는 것을 금속 산화물층(114)에 의하여 방지할 수 있다. 또한 도전층(112)이 수소를 포함하는 경우에도, 절연층(110)을 통하여 도전층(112)으로부터 반도체층(108)으로 수소가 확산되는 것을 방지할 수 있다. 그 결과, 반도체층(108)의 채널 형성 영역에서의 캐리어 밀도를 매우 낮게 할 수 있다.
금속 산화물층(114)으로서, 금속 산화물을 사용할 수 있다. 예를 들어, 산화 인듐, 인듐 아연 산화물, 인듐 주석 산화물(ITO), 실리콘을 함유한 인듐 주석 산화물(ITSO) 등의 인듐을 가지는 산화물을 사용할 수 있다. 인듐을 포함하는 도전성 산화물은 도전성이 높기 때문에 바람직하다. 또한, ITSO는 실리콘을 함유함으로써 결정화되기 어렵고, 평탄성이 높아 ITSO 위에 형성되는 막과의 밀착성이 높아진다. 또한, 금속 산화물층(114)으로서 산화 아연, 갈륨을 함유한 산화 아연 등의 금속 산화물을 사용할 수 있다. 금속 산화물층(114)으로서 이들을 적층한 구조를 사용하여도 좋다.
금속 산화물층(114)으로서 반도체층(108)과 동일한 원소를 하나 이상 포함하는 산화물 재료를 사용하는 것이 바람직하다. 특히, 상기 반도체층(108)에 적용할 수 있는 산화물 반도체 재료를 사용하는 것이 바람직하다. 이때, 금속 산화물층(114)으로서 반도체층(108)과 같은 스퍼터링 타깃을 사용하여 형성한 금속 산화물막을 적용함으로써, 장치를 공통되는 것으로 할 수 있기 때문에 바람직하다.
금속 산화물층(114)은 스퍼터링 장치를 사용하여 형성하는 것이 바람직하다. 예를 들어 스퍼터링 장치를 사용하여 산화물막을 형성하는 경우, 산소 가스를 포함하는 분위기에서 형성함으로써 절연층(110)이나 반도체층(108) 내에 산소를 적합하게 첨가할 수 있다.
반도체층(108)의 영역(108N)은 불순물 원소를 포함하는 영역이다. 상기 불순물 원소로서, 예를 들어 수소, 붕소, 탄소, 질소, 플루오린, 인, 황, 비소, 알루미늄, 또는 희가스 등을 들 수 있다. 또한, 희가스의 대표적인 예로서는 헬륨, 네온, 아르곤, 크립톤, 및 제논 등이 있다. 특히, 붕소 또는 인을 포함하는 것이 바람직하다. 또한, 이들 불순물 원소를 2종류 이상 포함하여도 좋다.
후술하는 바와 같이, 영역(108N)에 불순물을 첨가하는 처리는 도전층(112)을 마스크로서 사용하여 절연층(110)을 통하여 수행할 수 있다.
영역(108N)은, 불순물 농도가, 1Х1019atoms/cm3 이상 1Х1023atoms/cm3 이하, 바람직하게는 5Х1019atoms/cm3 이상 5Х1022atoms/cm3 이하, 더 바람직하게는 1Х1020atoms/cm3 이상 1Х1022atoms/cm3 이하인 영역을 포함하는 것이 바람직하다.
영역(108N)에 포함되는 불순물의 농도는, 예를 들어 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)이나, X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy) 등의 분석법에 의하여 분석할 수 있다. XPS 분석을 사용하는 경우에는 표면 측 또는 이면 측으로부터의 이온 스퍼터링과 XPS 분석을 조합함으로써 깊이 방향의 농도 분포를 알 수 있다.
영역(108N)에서, 불순물 원소는 산화된 상태로 존재하는 것이 바람직하다. 예를 들어 불순물 원소로서 붕소, 인, 마그네슘, 알루미늄, 실리콘 등 산화되기 쉬운 원소를 사용하는 것이 바람직하다. 이러한 산화되기 쉬운 원소는, 반도체층(108) 내의 산소와 결합되어 산화된 상태로 안정적으로 존재할 수 있기 때문에, 추후의 공정에서 높은 온도(예를 들어 400℃ 이상, 600℃ 이상, 또는 800℃ 이상)가 가해진 경우에도, 이탈되는 것이 억제된다. 또한, 불순물 원소가 반도체층(108) 내의 산소를 빼앗음으로써 영역(108N) 내에 많은 산소 결손이 생성된다. 이 산소 결손과 막 내의 수소가 결합되어 캐리어 공급원이 되기 때문에, 영역(108N)은 매우 저항이 낮은 상태가 된다.
예를 들어, 불순물 원소로서 붕소를 사용한 경우, 영역(108N)에 포함되는 붕소는 산소와 결합된 상태로 존재할 수 있다. 이것은 XPS 분석에서 B2O3 결합에 기인하는 스펙트럼 피크가 관측되는 것으로부터 확인할 수 있다. 또한, XPS 분석에 있어서, 붕소 원소가 단체로 존재하는 상태에 기인하는 스펙트럼 피크가 관측되지 않거나, 또는 측정 하한 부근에 관측되는 백 그라운드 노이즈에 매몰될 정도까지 피크 강도가 매우 작아진다.
또한, 제작 공정 중에 가해지는 열의 영향 등으로 인하여, 영역(108N)에 포함되는 상기 불순물 원소의 일부가 영역(108L) 및 영역(108C)으로 확산되는 경우가 있다. 영역(108L) 및 영역(108C) 내의 불순물 원소의 농도는 각각, 영역(108N) 내의 불순물 원소의 농도의 10분의 1 이하인 것이 바람직하고, 100분의 1 이하인 것이 더 바람직하다.
반도체층(108)의 채널 형성 영역과 접하는 절연층(103)과 절연층(110)에는 산화물막을 사용하는 것이 바람직하다. 예를 들어 산화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등의 산화물막을 사용할 수 있다. 이에 의하여, 트랜지스터(100)의 제작 공정에서의 열처리 등에 의하여, 절연층(103)이나 절연층(110)으로부터 이탈된 산소를 반도체층(108)의 채널 형성 영역에 공급하여 반도체층(108) 내의 산소 결손을 저감할 수 있다.
또한, 본 명세서 등에서, 산화질화물이란 그 조성으로서 질소보다 산소의 함유량이 많은 물질을 가리키고, 산화질화물은 산화물에 포함된다. 질화산화물이란 그 조성으로서 산소보다 질소의 함유량이 많은 물질을 가리키고, 질화산화물은 질화물에 포함된다.
반도체층(108)과 접하는 절연층(110)은 화학량론적 조성보다 과잉으로 산소를 함유하는 영역을 가지는 것이 더 바람직하다. 환언하면, 절연층(110)은 산소를 방출할 수 있는 절연막을 가진다. 예를 들어, 산소 분위기하에서 절연층(110)을 형성하거나, 성막 후의 절연층(110)에 대하여 산소 분위기하에서의 열처리, 플라스마 처리 등을 수행하거나, 또는 절연층(110) 위에 산소 분위기하에서 산화물막을 성막함으로써, 절연층(110) 내에 산소를 공급할 수도 있다.
예를 들어, 절연층(110)은 스퍼터링법, 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 원자층 퇴적(ALD: Atomic Layer Deposition)법 등을 사용하여 형성할 수 있다. 또한, CVD법으로서는, 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced CVD)법이나, 열 CVD법 등이 있다.
특히, 절연층(110)은 플라스마 CVD법으로 형성하는 것이 바람직하다.
절연층(110)은 반도체층(108) 위에 성막되기 때문에, 가능한 한 반도체층(108)에 대미지를 주지 않는 조건으로 성막된 막인 것이 바람직하다. 예를 들어, 성막 속도(성막 레이트라고도 함)가 충분히 느린 조건으로 성막할 수 있다.
산화질화 실리콘막의 성막에 사용하는 성막 가스에는, 예를 들어 실레인, 다이실레인 등의 실리콘을 포함하는 퇴적성 가스와, 산소, 오존, 일산화이질소, 이산화 질소 등의 산화성 가스를 포함하는 원료 가스를 사용할 수 있다. 또한, 원료 가스에 더하여 아르곤, 헬륨, 질소 등의 희석 가스를 포함하여도 좋다.
절연층(110)은 반도체층(108)의 영역(108C)과 접하는 영역, 즉 도전층(112) 및 금속 산화물층(114)과 중첩되는 영역을 가진다. 또한, 절연층(110)은 반도체층(108)의 영역(108L)과 접하고, 또한 금속 산화물층(114)과 중첩되지 않는 영역을 가진다. 또한, 절연층(110)은 반도체층(108)의 영역(108N)과 접하고, 또한 도전층(112)과 중첩되지 않는 영역을 가진다.
절연층(110)의 영역(108N)과 중첩되는 영역(110i)에는 상술한 불순물 원소가 포함되는 경우가 있다. 이때, 영역(108N)과 마찬가지로, 절연층(110) 내의 불순물 원소가 산소와 결합한 상태로 존재하는 것이 바람직하다. 이러한 산화되기 쉬운 원소는 절연층(110) 내의 산소와 결합되어 산화된 상태로 안정적으로 존재할 수 있기 때문에, 추후의 공정에서 높은 온도가 가해진 경우에도 이탈이 억제된다. 또한, 특히 절연층(110) 내에 가열에 의하여 이탈될 수 있는 산소(과잉 산소라고도 함)가 포함되는 경우에는, 상기 과잉 산소와 불순물 원소가 결합되어 안정화하기 때문에, 절연층(110)으로부터 영역(108N)에 산소가 공급되는 것을 억제할 수 있다. 또한, 산화된 상태의 불순물 원소가 포함되는 절연층(110)의 일부는 산소가 확산되기 어려운 상태가 되기 때문에, 절연층(110)보다 위쪽으로부터 상기 절연층(110)을 통하여 영역(108N)에 산소가 공급되는 것이 억제되어, 영역(108N)의 저항이 높아지는 것을 억제할 수 있다.
절연층(103)은 도 1의 (B) 및 (C)에 도시된 바와 같이, 절연층(110)과 접하는 계면 또는 그 근방에 상술한 불순물 원소를 포함하는 영역(103i)을 가진다. 또한, 도 2의 (A)에 도시된 바와 같이, 영역(103i)은 영역(108N)과 접하는 계면 또는 그 근방에도 제공되어 있어도 좋다. 이때, 영역(108N)과 중첩되는 부분의 불순물 농도는 절연층(110)과 접하는 부분보다 낮은 농도가 된다.
절연층(110) 및 절연층(103)은 각각, 적층 구조를 가져도 좋다. 절연층(110) 및 절연층(103)이 각각 적층 구조를 가지는 예를 도 3의 (B)에 도시하였다. 절연층(110)은 반도체층(108) 측으로부터 절연층(110a), 절연층(110b), 및 절연층(110c)이 적층된 적층 구조를 가진다. 또한, 절연층(103)은 기판(102) 측으로부터 절연층(103a), 절연층(103b), 절연층(103c), 및 절연층(103d)이 적층된 적층 구조를 가진다. 또한, 도 3의 (B)에서는 명료화를 위하여 영역(110i) 및 영역(103i)을 생략하여 도시하였다.
적층 구조를 가지는 절연층(110)의 일례에 대하여 설명한다.
절연층(110a)은 반도체층(108)과 접하는 영역을 가진다. 절연층(110c)은 금속 산화물층(114)과 접하는 영역을 가진다. 절연층(110b)은 절연층(110a)과 절연층(110c) 사이에 위치한다.
절연층(110a), 절연층(110b), 및 절연층(110c)은 각각 산화물을 포함하는 절연막인 것이 바람직하다. 이때, 절연층(110a), 절연층(110b), 및 절연층(110c)은 각각 같은 성막 장치로 연속적으로 성막되는 것이 바람직하다.
예를 들어, 절연층(110a), 절연층(110b), 및 절연층(110c)으로서는 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막을 1종류 이상 포함하는 절연층을 사용할 수 있다.
반도체층(108)과 접하는 절연층(110)은 산화물 절연막의 적층 구조를 가지는 것이 바람직하고, 화학량론적 조성보다 과잉으로 산소를 함유하는 영역을 가지는 것이 더 바람직하다. 환언하면, 절연층(110)은 산소를 방출할 수 있는 절연막을 가진다. 예를 들어, 산소 분위기하에서 절연층(110)을 형성하거나, 성막 후의 절연층(110)에 대하여 산소 분위기하에서의 열처리, 플라스마 처리 등을 수행하거나, 또는 절연층(110) 위에 산소 분위기하에서 산화물막을 성막함으로써, 절연층(110) 내에 산소를 공급할 수도 있다.
예를 들어, 절연층(110a), 절연층(110b), 및 절연층(110c)은 스퍼터링법, 화학 기상 퇴적(CVD)법, 진공 증착법, 펄스 레이저 퇴적(PLD)법, 원자층 퇴적(ALD)법 등을 사용하여 형성할 수 있다. 또한, CVD법으로서는 플라스마 화학 기상 퇴적(PECVD)법이나 열 CVD법 등이 있다.
특히, 절연층(110a), 절연층(110b), 및 절연층(110c)은 플라스마 CVD법으로 형성하는 것이 바람직하다.
절연층(110a)은 반도체층(108) 위에 성막되기 때문에, 가능한 한 반도체층(108)에 대미지를 주지 않는 조건으로 성막된 막인 것이 바람직하다. 예를 들어, 성막 속도(성막 레이트라고도 함)가 충분히 느린 조건으로 성막할 수 있다.
예를 들어, 절연층(110a)으로서 플라스마 CVD법으로 산화질화 실리콘막을 형성하는 경우, 전력이 낮은 조건으로 형성함으로써, 반도체층(108)에 주는 대미지를 매우 작게 할 수 있다. 본 발명의 일 형태의 트랜지스터(100)는 반도체층(108)의 상면에 접하는 절연층(110a)으로서 반도체층(108)에 주는 대미지가 저감된 성막 방법으로 형성된 막이 사용되어 있다. 그러므로, 반도체층(108)과 절연층(110)의 계면에서의 결함 준위 밀도가 저감되어, 높은 신뢰성을 가지는 트랜지스터(100)로 할 수 있다.
산화질화 실리콘막의 성막에 사용하는 성막 가스에는, 예를 들어 실레인, 다이실레인 등의 실리콘을 포함하는 퇴적성 가스와, 산소, 오존, 일산화이질소, 이산화 질소 등의 산화성 가스를 포함하는 원료 가스를 사용할 수 있다. 또한, 원료 가스에 더하여 아르곤, 헬륨, 질소 등의 희석 가스를 포함하여도 좋다.
예를 들어, 성막 가스의 총 유량에 대한 퇴적성 가스의 유량의 비율(이하, 단순히 유량비라고도 함)을 작게 함으로써, 성막 속도를 느리게 할 수 있고, 치밀하고 결함이 적은 막을 성막할 수 있다.
절연층(110b)은 절연층(110a)보다 성막 속도가 빠른 조건으로 성막된 막인 것이 바람직하다. 이로써, 생산성을 향상시킬 수 있다.
예를 들어, 절연층(110b)은 절연층(110a)보다 퇴적성 가스의 유량비를 증가시킨 조건으로 함으로써, 성막 속도를 빠르게 한 조건으로 성막할 수 있다.
절연층(110c)은 그 표면의 결함이 저감되어, 물 등 대기 중에 포함되는 불순물이 흡착되기 어려운, 매우 치밀한 막인 것이 바람직하다. 예를 들어, 절연층(110a)과 마찬가지로, 성막 속도가 충분히 느린 조건으로 성막할 수 있다.
절연층(110c)은 절연층(110b) 위에 성막하기 때문에, 절연층(110a)과 비교하여 절연층(110c)의 성막 시에 반도체층(108)에 미치는 영향은 작다. 그러므로, 절연층(110c)은 절연층(110a)보다 높은 전력의 조건으로 성막할 수 있다. 퇴적성 가스의 유량비를 줄이고, 비교적 높은 전력으로 성막함으로써, 치밀하고 표면의 결함이 저감된 막으로 할 수 있다.
즉, 성막 속도가 빠른 쪽으로부터, 절연층(110b), 절연층(110a), 절연층(110c)의 순서가 되는 조건으로 성막된 적층막을 절연층(110)에 사용할 수 있다. 또한, 동일 조건하에서, 절연층(110)의 웨트 에칭 또는 드라이 에칭의 속도는 절연층(110b), 절연층(110a), 절연층(110c)의 순서로 빠르다.
절연층(110b)은 절연층(110a) 및 절연층(110c)보다 두껍게 형성하는 것이 바람직하다. 성막 속도가 가장 빠른 절연층(110b)을 두껍게 형성함으로써, 절연층(110)의 성막 공정에 따른 시간을 단축할 수 있다.
여기서, 절연층(110a)과 절연층(110b)의 경계 및 절연층(110b)과 절연층(110c)의 경계는 불분명한 경우가 있기 때문에, 도 3의 (B)에서는 이들 경계를 파선으로 명시하였다. 또한, 절연층(110a)과 절연층(110b)은 막 밀도가 상이하기 때문에, 절연층(110)의 단면에서의 투과형 전자 현미경(TEM: Transmission Electron Microscopy) 상 등에 있어서, 이들 경계를 콘트라스트의 차이로서 관찰할 수 있는 경우가 있다. 마찬가지로, 절연층(110b)과 절연층(110c)의 경계도 관찰할 수 있는 경우가 있다.
적층 구조를 가지는 절연층(103)의 일례에 대하여 설명한다.
절연층(103)은 기판(102) 측으로부터, 절연층(103a), 절연층(103b), 절연층(103c), 및 절연층(103d)이 적층된 적층 구조를 가진다. 절연층(103a)은 기판(102)과 접한다. 또한, 절연층(103d)은 반도체층(108)과 접한다.
제 2 게이트 절연층으로서 기능하는 절연층(103)은 내압이 높은 것, 막의 응력이 작은 것, 수소나 물을 방출하기 어려운 것, 막 내의 결함이 적은 것, 기판(102)에 포함되는 불순물의 확산을 억제하는 것 중 하나 이상을 충족시키는 것이 바람직하고, 이들 모두를 충족시키는 것이 가장 바람직하다.
절연층(103)이 가지는 4개의 절연막 중, 기판(102) 측에 위치하는 절연층(103a), 절연층(103b), 및 절연층(103c)에는 질소를 포함하는 절연막을 사용하는 것이 바람직하다. 한편, 반도체층(108)과 접하는 절연층(103d)에는 산소를 포함하는 절연막을 사용하는 것이 바람직하다. 또한, 절연층(103)이 가지는 4개의 절연막은 각각 플라스마 CVD 장치를 사용하여 대기에 접촉하지 않고 연속적으로 성막하는 것이 바람직하다.
절연층(103a), 절연층(103b), 및 절연층(103c)으로서는, 예를 들어 질화 실리콘막, 질화산화 실리콘막, 질화 알루미늄막, 질화 하프늄막 등의 질소를 포함하는 절연막을 사용할 수 있다. 또한, 절연층(103c)으로서, 상기 절연층(110)에 사용할 수 있는 절연막을 원용할 수 있다.
절연층(103a)과 절연층(103c)은 이보다 아래 측으로부터의 불순물의 확산을 방지할 수 있는, 치밀한 막인 것이 바람직하다. 절연층(103a)은 기판(102)에 포함되는 불순물을, 절연층(103c)은 절연층(103b)에 포함되는 수소나 물을, 각각 블록할 수 있는 막인 것이 바람직하다. 그러므로, 절연층(103a) 및 절연층(103c)에는 절연층(103b)보다 성막 속도가 느린 조건으로 성막된 절연막을 적용할 수 있다.
한편, 절연층(103b)에는, 응력이 작고, 성막 속도가 빠른 조건으로 성막된 절연막을 사용하는 것이 바람직하다. 또한, 절연층(103b)은 절연층(103a) 및 절연층(103c)보다 두껍게 형성되어 있는 것이 바람직하다.
예를 들어, 절연층(103a), 절연층(103b), 및 절연층(103c)의 각각에 플라스마 CVD법으로 성막된 질화 실리콘막을 사용한 경우에도, 절연층(103b)이 다른 2개의 절연막보다 막 밀도가 작은 막이 된다. 따라서, 절연층(103)의 단면에서의 투과형 전자 현미경 상 등에 있어서, 콘트라스트의 차이로서 관찰할 수 있는 경우가 있다. 또한, 절연층(103a)과 절연층(103b)의 경계 및 절연층(103b)과 절연층(103c)의 경계는 불분명한 경우가 있기 때문에, 도 3의 (B)에서는 이들 경계를 파선으로 명시하였다.
반도체층(108)과 접하는 절연층(103d)은 그 표면에 물 등의 불순물이 흡착되기 어려운, 치밀한 절연막으로 하는 것이 바람직하다. 또한, 가능한 한 결함이 적고, 물이나 수소 등의 불순물이 저감된 절연막을 사용하는 것이 바람직하다. 예를 들어, 절연층(103d)으로서 상기 절연층(110)이 가지는 절연층(110c)과 같은 절연막을 사용할 수 있다.
이와 같은 적층 구조를 가지는 절연층(103)에 의하여, 매우 신뢰성이 높은 트랜지스터를 실현할 수 있다.
절연층(118)은 트랜지스터(100)를 보호하는 보호층으로서 기능한다. 절연층(110)으로서, 예를 들어 산화물 또는 질화물 등의 무기 절연 재료를 사용할 수 있다. 더 구체적인 예로서는, 산화 실리콘, 산화질화 실리콘, 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화 알루미늄, 산화 하프늄, 하프늄 알루미네이트 등의 무기 절연 재료를 사용할 수 있다.
절연층(118)에는 단차 피복성이 높은 재료를 사용하는 것이 바람직하다. 또는, 절연층(118)은 단차 피복성이 높은 성막 방법을 사용하여 형성하는 것이 바람직하다. 절연층(118)의 형성에는, 예를 들어 PECVD법을 적합하게 사용할 수 있다. 또한, 도전층(112)과 절연층(110)의 단차로 인하여, 상기 층 위에 제공되는 절연층(118)의 피복성이 저하되어, 절연층(118)의 단절이나 저밀도 영역(공동이라고도 함)이 형성되는 경우가 있다. 절연층(118)의 단절이나 저밀도 영역(공동이라고도 함)이 형성되면, 외부로부터 물, 수소 등의 불순물이 침입되어, 트랜지스터의 신뢰성의 저하로 이어질 우려가 있다. 단차 피복성이 높은 절연층(118)을 사용함으로써, 신뢰성이 높은 트랜지스터로 할 수 있다.
도전층(112) 및 금속 산화물층(114)을 형성할 때, 절연층(110)의 일부의 막 두께가 얇아지는 경우가 있다. 금속 산화물층(114)과 중첩되지 않는 영역의 절연층(110)의 막 두께가, 금속 산화물층(114)과 중첩되는 영역의 절연층(110)의 막 두께보다 얇은 예를 도 4의 (A)에 도시하였다. 또한, 도전층(112)과 중첩되지 않는 영역의 절연층(110)의 막 두께가 도전층(112)과 중첩되는 영역의 절연층(110)의 막 두께보다 얇은 예를 도 4의 (B)에 도시하였다. 또한, 도 3의 (B)에 도시된 바와 같이, 절연층(110)을 적층 구조로 하는 경우는, 금속 산화물층(114)과 중첩되지 않는 영역에 절연층(110c)이 잔존하는 것이 바람직하다. 중첩되지 않는 영역에 절연층(110c)이 잔존하는 구성으로 함으로써, 절연층(110)에 물이 흡착되는 것을 효율적으로 억제할 수 있다. 도전층(112)과 중첩되는 영역의 절연층(110c)의 두께는 1nm 이상 50nm 이하, 바람직하게는 2nm 이상 40nm 이하, 더 바람직하게는 3nm 이상 30nm 이하로 한다.
<구성예 2>
도 5의 (A)는 트랜지스터(100A)의 상면도이고, 도 5의 (B)는 트랜지스터(100A)의 채널 길이 방향의 단면도이고, 도 5의 (C)는 트랜지스터(100A)의 채널 폭 방향의 단면도이다.
트랜지스터(100A)는 기판(102)과 절연층(103) 사이에 도전층(106)을 가진다는 점에서 구성예 1과 주로 다르다. 도전층(106)은 반도체층(108) 및 도전층(112)과 중첩되는 영역을 가진다.
트랜지스터(100A)에서, 도전층(112)은 제 2 게이트 전극(톱 게이트 전극이라고도 함)으로서의 기능을 가지고, 도전층(106)은 제 1 게이트 전극(보텀 게이트 전극이라고도 함)으로서의 기능을 가진다. 또한, 절연층(110)의 일부는 제 2 게이트 절연층으로서 기능하고, 절연층(103)의 일부는 제 1 게이트 절연층으로서 기능한다.
반도체층(108)의, 도전층(112) 및 도전층(106) 중 적어도 한쪽과 중첩되는 부분은 채널 형성 영역으로서 기능한다. 또한, 이하에서는 용이하게 설명하기 위하여 반도체층(108)의 도전층(112)과 중첩되는 부분을 채널 형성 영역이라고 부르는 경우가 있지만, 실제로는 도전층(112)과 중첩되지 않고 도전층(106)과 중첩되는 부분(영역(108N)을 포함하는 부분)에도 채널이 형성될 수 있다.
도 5의 (C)에 도시된 바와 같이, 도전층(106)은 금속 산화물층(114), 절연층(110), 및 절연층(103)에 제공된 개구부(142)를 통하여 도전층(112)과 전기적으로 접속되어 있어도 좋다. 이 경우, 도전층(106) 및 도전층(112)에는 같은 전위를 공급할 수 있다.
도전층(106)에는 도전층(112), 도전층(120a), 또는 도전층(120b)과 같은 재료를 사용할 수 있다. 특히 도전층(106)에 구리를 포함하는 재료를 사용하면 배선 저항을 저감할 수 있어 바람직하다.
도 5의 (A) 및 (C)에 도시된 바와 같이, 채널 폭 방향에 있어서 도전층(112) 및 도전층(106)이 반도체층(108)의 단부보다 외측으로 돌출되어 있는 것이 바람직하다. 이때, 도 5의 (C)에 도시된 바와 같이, 반도체층(108)의 채널 폭 방향의 전체가 절연층(110)과 절연층(103)을 개재하여 도전층(112)과 도전층(106)으로 덮인 구성이 된다.
이와 같은 구성으로 함으로써 반도체층(108)을 한 쌍의 게이트 전극에 의하여 발생하는 전계로 전기적으로 둘러쌀 수 있다. 이때 특히 도전층(106)과 도전층(112)에 같은 전위를 공급하는 것이 바람직하다. 이로써, 채널을 유발시키기 위한 전계를 반도체층(108)에 효과적으로 인가할 수 있기 때문에 트랜지스터(100A)의 온 전류를 증대시킬 수 있다. 그러므로 트랜지스터(100A)를 미세화할 수도 있다.
또한 도전층(112)과 도전층(106)이 접속되지 않는 구성으로 하여도 좋다. 이때 한 쌍의 게이트 전극 중 한쪽에 정전위를 공급하고, 다른 쪽에 트랜지스터(100A)를 구동시키기 위한 신호를 공급하여도 좋다. 이때, 한쪽의 게이트 전극에 공급하는 전위에 의하여, 트랜지스터(100A)를 다른 쪽의 게이트 전극으로 구동할 때의 문턱 전압을 제어할 수도 있다.
절연층(103)은 적층 구조를 가지는 것이 바람직하다. 예를 들어, 절연층(103)을 도전층(106) 측으로부터, 절연층(103a), 절연층(103b), 절연층(103c), 및 절연층(103d)이 적층된 적층 구조로 할 수 있다(도 3의 (B) 참조). 도전층(106)과 접하는 절연층(103a)은 도전층(106)에 포함되는 금속 원소를 블록할 수 있는 막인 것이 바람직하다. 절연층(103a), 절연층(103b), 절연층(103c), 및 절연층(103d)에 대해서는 상술한 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다.
또한, 도전층(106)으로서, 절연층(103)으로 확산되기 어려운 금속막 또는 합금막을 사용하는 경우 등에는, 절연층(103a)을 제공하지 않고, 절연층(103b), 절연층(103c), 및 절연층(103d)의 3개의 절연막이 적층된 구성으로 하여도 좋다.
이와 같은 적층 구조를 가지는 절연층(103)에 의하여, 매우 신뢰성이 높은 트랜지스터를 실현할 수 있다.
<구성예 3>
도 6의 (A)는 트랜지스터(100B)의 채널 길이 방향의 단면도이고, 도 6의 (B)는 트랜지스터(100B)의 채널 폭 방향의 단면도이다. 트랜지스터(100B)의 상면도는 도 5의 (A)를 참조할 수 있기 때문에, 기재를 생략한다.
트랜지스터(100B)는, 구성예 2에서 예시한 트랜지스터(100A)와 비교하여, 절연층(118) 위에 절연층(116)을 가지는 점에서 주로 상이하다.
절연층(116)은 절연층(110)의 상면을 덮어 제공되어 있다. 절연층(116)은 절연층(116)보다 위로부터의 불순물이 반도체층(108)으로 확산되는 것을 억제하는 기능을 가진다. 도전층(120a) 및 도전층(120b)은 각각 절연층(116), 절연층(118), 및 절연층(110)에 제공된 개구부(141a) 또는 개구부(141b)를 통하여 영역(108N)에 전기적으로 접속된다.
절연층(116)으로서는, 예를 들어 질화 실리콘, 질화산화 실리콘, 산화질화 실리콘, 질화 알루미늄, 질화산화 알루미늄 등의, 질화물을 포함하는 절연막을 적합하게 사용할 수 있다. 특히 질화 실리콘은, 수소나 산소에 대한 블로킹성을 가지기 때문에, 외부로부터 반도체층으로의 수소의 확산과, 반도체층으로부터 외부로의 산소의 이탈 양쪽을 방지할 수 있고, 신뢰성이 높은 트랜지스터를 실현할 수 있다.
절연층(116)으로서 금속 질화물을 사용하는 경우, 알루미늄, 타이타늄, 탄탈럼, 텅스텐, 크로뮴, 또는 루테늄의 질화물을 사용하는 것이 바람직하다. 특히, 알루미늄 또는 타이타늄을 포함하는 것이 바람직하다. 예를 들어, 알루미늄을 스퍼터링 타깃에 사용하고, 성막 가스로서 질소를 포함하는 가스를 사용한 반응 스퍼터링법으로 형성한 질화 알루미늄막은, 성막 가스의 유량 전체에 대한 질소 가스의 유량을 적절히 제어함으로써, 극히 높은 절연성과, 수소나 산소에 대한 극히 높은 블로킹성을 겸비한 막으로 할 수 있다. 그러므로, 이와 같은 금속 질화물을 포함하는 절연막을 반도체층(108)에 접하여 제공함으로써, 반도체층(108)의 저항을 낮게 하면서, 반도체층(108)으로부터 산소가 이탈되는 것, 및 반도체층(108)으로 수소가 확산되는 것을 적합하게 방지할 수 있다.
금속 질화물로서, 질화 알루미늄을 사용한 경우, 상기 질화 알루미늄을 포함하는 절연층의 두께를 5nm 이상으로 하는 것이 바람직하다. 이와 같이 얇은 막이어도, 수소 및 산소에 대한 높은 블로킹성과, 반도체층의 저항을 낮추는 기능을 양립할 수 있다. 또한 상기 절연층의 두께는 얼마나 두꺼워도 좋지만, 생산성을 고려하여, 500nm 이하, 바람직하게는 200nm 이하, 더 바람직하게는 50nm 이하로 하는 것이 바람직하다.
절연층(116)에 질화 알루미늄막을 사용하는 경우, 조성식이 AlNx(x는 0보다 크고 2 이하의 실수(實數), 바람직하게는, x는 0.5보다 크고 1.5 이하의 실수)를 충족시키는 막을 사용하는 것이 바람직하다. 이로써, 절연성이 우수하고, 또한 열전도성이 우수한 막으로 할 수 있기 때문에, 트랜지스터(100B)를 구동하였을 때 생기는 열의 방열성을 높일 수 있다.
절연층(116)으로서 질화 알루미늄 타이타늄막, 질화 타이타늄막 등을 사용할 수 있다.
절연층(118) 위에 절연층(116)을 제공하는 구성으로 함으로써, 온 전류가 높은 트랜지스터로 할 수 있다. 또한, 문턱 전압을 제어할 수 있는 트랜지스터로 할 수 있다. 또한, 신뢰성이 높은 트랜지스터로 할 수 있다.
<구성예 4>
도 7의 (A)는 트랜지스터(100C)의 채널 길이 방향의 단면도이고, 도 7의 (B)는 트랜지스터(100C)의 채널 폭 방향의 단면도이다. 트랜지스터(100C)의 상면도는 도 5의 (A)를 참조할 수 있기 때문에, 기재를 생략한다.
트랜지스터(100C)는 구성예 2에서 예시한 트랜지스터(100A)와 비교하여, 절연층(118)과 절연층(110) 사이에 절연층(116)을 가지는 점에서 주로 상이하다.
절연층(116)은 절연층(118)의 상면, 그리고 도전층의 상면 및 측면을 덮어 제공되어 있다. 또한, 절연층(116)은 금속 산화물층(114)의 측면과 접촉하여 제공되어도 좋다. 또한, 절연층(116)은 금속 산화물층(114)의 측면의 일부와 접촉하여 제공되어도 좋다. 절연층(116)은 절연층(116)보다 위로부터의 불순물이 반도체층(108)으로 확산되는 것을 억제하는 기능을 가진다.
절연층(118)과 절연층(110) 사이에 절연층(116)을 제공하는 구성으로 함으로써, 온 전류가 높은 트랜지스터로 할 수 있다. 또한, 문턱 전압을 제어할 수 있는 트랜지스터로 할 수 있다. 또한, 신뢰성이 높은 트랜지스터로 할 수 있다.
<제작 방법예>
아래에서는 본 발명의 일 형태의 트랜지스터의 제작 방법의 예에 대하여 설명한다. 여기서는, 구성예 2에서 예시한 트랜지스터(100A)를 예로 들어 설명한다.
또한, 반도체 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스퍼터링법, 화학 기상 퇴적(CVD)법, 진공 증착법, 펄스 레이저 퇴적(PLD)법, 원자층 퇴적(ALD)법 등을 사용하여 형성할 수 있다. CVD법으로서는 플라스마 화학 기상 퇴적(PECVD)법이나 열 CVD법 등이 있다. 또한 열 CVD법의 하나에 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법이 있다.
반도체 장치를 구성하는 박막(절연막, 반도체막, 도전막 등)은 스핀 코팅, 딥 코팅, 스프레이 도포, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프, 슬릿 코팅, 롤 코팅, 커튼 코팅, 나이프 코팅 등의 방법에 의하여 형성할 수 있다.
반도체 장치를 구성하는 박막을 가공할 때, 포토 리소그래피법 등을 사용하여 가공할 수 있다. 이 외에, 나노 임프린트법, 샌드블라스트법(sandblasting method), 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 또한 메탈 마스크 등 차폐 마스크를 사용하는 성막 방법에 의하여 섬 형상의 박막을 직접 형성하여도 좋다.
포토리소그래피법에는 대표적으로는 이하의 2개의 방법이 있다. 하나는 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 에칭 등에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법이다. 다른 하나는 감광성을 가지는 박막을 성막한 후에, 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이다.
포토리소그래피법에서, 노광에 사용되는 광에는 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 이 외에, 자외선, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한 노광에 사용하는 광으로서는 극단 자외(EUV: Extreme Ultra-violet)광이나 X선을 사용하여도 좋다. 또한, 노광에 사용하는 광 대신에 전자 빔을 사용할 수도 있다. 극단 자외광, X선, 또는 전자 빔을 사용하면, 매우 미세하게 가공할 수 있기 때문에 바람직하다. 또한 전자 빔 등의 빔을 주사하여 노광을 수행하는 경우에는, 포토마스크는 불필요하다.
박막의 에칭에는, 드라이 에칭법, 웨트 에칭법, 샌드블라스트법 등을 사용할 수 있다.
도 8의 (A) 내지 도 11의 (C)는 트랜지스터(100A)의 제작 공정의 각 단계에서의 채널 길이 방향 및 채널 폭 방향의 단면도를 나란히 도시하였다.
[도전층(106)의 형성]
기판(102) 위에 도전막을 성막하고, 이를 에칭에 의하여 가공하여, 게이트 전극으로서 기능하는 도전층(106)을 형성한다(도 8의 (A)).
이때, 도 8의 (A)에 도시된 바와 같이, 도전층(106)의 단부가 테이퍼 형상이 되도록 가공하는 것이 바람직하다. 이로써, 다음으로 형성하는 절연층(103)의 단차 피복성을 높일 수 있다.
도전층(106)이 되는 도전막으로서 구리를 포함하는 도전막을 사용함으로써, 배선 저항을 작게 할 수 있다. 예를 들어, 대형의 표시 장치에 적용하는 경우나, 해상도가 높은 표시 장치로 하는 경우에는, 구리를 포함하는 도전막을 사용하는 것이 바람직하다. 또한, 도전층(106)에 구리를 포함하는 도전막을 사용한 경우에도, 절연층(103)에 의하여 구리가 반도체층(108) 측으로 확산되는 것이 억제되기 때문에, 신뢰성이 높은 트랜지스터를 실현할 수 있다.
[절연층(103)의 형성]
이어서, 기판(102) 및 도전층(106)을 덮어 절연층(103)을 형성한다. 절연층(103)은 PECVD법, ALD법, 스퍼터링법 등을 사용하여 형성할 수 있다.
여기서는, 절연층(103)으로서 절연층(103a), 절연층(103b), 절연층(103c), 및 절연층(103d)을 적층하여 형성한다.
특히, 절연층(103)을 구성하는 각 절연층은 PECVD법으로 형성하는 것이 바람직하다. 절연층(103)의 형성 방법은 상기 구성예 1의 기재를 원용할 수 있다.
절연층(103)을 형성한 후에 절연층(103)에 대하여 산소를 공급하는 처리를 수행하여도 좋다. 예를 들어 산소 분위기하에서의 플라스마 처리 또는 가열 처리 등을 수행할 수 있다. 또는 플라스마 이온 도핑법이나 이온 주입법에 의하여 절연층(103)에 산소를 공급하여도 좋다.
[반도체층(108)의 형성]
이어서, 절연층(103) 위에 금속 산화물막(108f)을 성막한다(도 8의 (B)).
금속 산화물막(108f)은 금속 산화물 타깃을 사용한 스퍼터링법으로 형성하는 것이 바람직하다.
금속 산화물막(108f)은 가능한 한 결함이 적고 치밀한 막으로 하는 것이 바람직하다. 또한, 금속 산화물막(108f)은 가능한 한 수소나 물 등의 불순물이 저감되고, 순도가 높은 막인 것이 바람직하다. 특히, 금속 산화물막(108f)으로서 결정성을 가지는 금속 산화물막을 사용하는 것이 바람직하다.
금속 산화물막(108f)을 성막할 때, 산소 가스와, 불활성 가스(예를 들어, 헬륨 가스, 아르곤 가스, 제논 가스 등)를 혼합시켜도 좋다. 또한, 금속 산화물막(108f)을 성막할 때의 성막 가스 전체에 차지하는 산소 가스의 비율(이하, 산소 유량비라고도 함)이 높을수록 금속 산화물막(108f)의 결정성을 높일 수 있고, 신뢰성이 높은 트랜지스터를 실현할 수 있다. 한편, 산소 유량비가 낮을수록 금속 산화물막(108f)의 결정성이 낮아지고, 온 전류가 높아진 트랜지스터로 할 수 있다.
금속 산화물막(108f)을 성막할 때, 기판 온도가 높을수록, 결정성이 높고 치밀한 금속 산화물막으로 할 수 있다. 한편, 기판 온도가 낮을수록, 결정성이 낮고 전기 전도성이 높은 금속 산화물막으로 할 수 있다.
금속 산화물막(108f)의 성막 조건은 기판 온도를 실온 이상 250℃ 이하, 바람직하게는 실온 이상 200℃ 이하, 더 바람직하게는 실온 이상 140℃ 이하로 하면 좋다. 예를 들어, 기판 온도를 실온 이상 140℃ 미만으로 하면 생산성이 높아져 바람직하다. 또한, 기판 온도를 실온으로 하거나, 또는 기판을 가열하지 않는 상태로 금속 산화물막(108f)을 성막함으로써, 결정성을 낮출 수 있다.
금속 산화물막(108f)을 성막하기 전에, 절연층(103)의 표면에 흡착된 물이나 수소, 유기물 등을 이탈시키기 위한 처리, 및 절연층(103) 내에 산소를 공급하는 처리 중 어느 하나 이상을 수행하는 것이 바람직하다. 예를 들어, 감압 분위기하에서 70℃ 이상 200℃ 이하의 온도에서 가열 처리를 수행할 수 있다. 또는 산소를 포함하는 분위기하에서 플라스마 처리를 수행하여도 좋다. 또는, 일산화이질소(N2O) 등의 산화성 기체를 포함하는 분위기하에서의 플라스마 처리에 의하여, 절연층(103)에 산소를 공급하여도 좋다. 일산화이질소 가스를 포함하는 플라스마 처리를 수행하면, 절연층(103)의 표면의 유기물을 적합하게 제거하면서 산소를 공급할 수 있다. 이와 같은 처리 후, 절연층(103)의 표면을 대기에 노출시키지 않고, 연속적으로 금속 산화물막(108f)을 성막하는 것이 바람직하다.
또한, 반도체층(108)으로서, 복수의 반도체층을 적층한 적층 구조로 하는 경우에는, 먼저 형성하는 금속 산화물막을 성막한 후에, 그 표면을 대기에 노출시키지 않고 연속적으로, 다음의 금속 산화물막을 성막하는 것이 바람직하다.
이어서, 금속 산화물막(108f)의 일부를 에칭함으로써, 섬 형상의 반도체층(108)을 형성한다(도 8의 (C)).
금속 산화물막(108f)의 가공에는, 웨트 에칭법 또는 드라이 에칭법 중 어느 한쪽 또는 양쪽을 사용하면 좋다. 이때 반도체층(108)과 중첩되지 않은 절연층(103)의 일부가 에칭되어 얇아지는 경우가 있다. 예를 들어, 절연층(103) 중 절연층(103d)이 에칭에 의하여 소실되어, 절연층(103c)의 표면이 노출되는 경우도 있다.
여기서, 금속 산화물막(108f)의 성막 후, 또는 반도체층(108)으로의 가공 후에, 가열 처리를 수행하는 것이 바람직하다. 가열 처리에 의하여, 금속 산화물막(108f) 또는 반도체층(108) 내에 포함되거나, 또는 표면에 흡착된 수소 또는 물을 제거할 수 있다. 또한, 가열 처리에 의하여, 금속 산화물막(108f) 또는 반도체층(108)의 막질이 향상되는(예를 들어 결함의 저감, 결정성의 향상 등) 경우가 있다.
가열 처리에 의하여, 절연층(103)으로부터 금속 산화물막(108f) 또는 반도체층(108)에 산소를 공급할 수도 있다. 이때, 반도체층(108)으로 가공하기 전에 가열 처리를 수행하는 것이 더 바람직하다.
가열 처리의 온도는 대표적으로는 150℃ 이상 기판의 변형점 미만, 또는 200℃ 이상 500℃ 이하, 또는 250℃ 이상 450℃ 이하, 또는 300℃ 이상 450℃ 이하로 할 수 있다.
가열 처리는 희가스 또는 질소를 포함하는 분위기에서 수행할 수 있다. 또는 상기 분위기에서 가열한 후, 산소를 포함하는 분위기에서 가열하여도 좋다. 또는, 건조 공기 분위기에서 가열하여도 좋다. 또한, 상기 가열 처리의 분위기에 수소, 물 등이 가능한 한 포함되지 않는 것이 바람직하다. 상기 가열 처리에는 전기로 또는 RTA(Rapid Thermal Anneal) 장치 등을 사용할 수 있다. RTA 장치를 사용함으로써 가열 처리 시간을 단축할 수 있다.
또한, 상기 가열 처리는 불필요하면 수행하지 않아도 된다. 또한, 여기서는 가열 처리는 수행하지 않고, 추후의 공정에서 수행되는 가열 처리가, 이를 겸하여도 좋다. 또한, 추후의 공정에서의 고온하의 처리(예를 들어 성막 공정 등) 등에서, 상기 가열 처리를 겸할 수 있는 경우도 있다.
[절연층(110)의 형성]
이어서, 절연층(103) 및 반도체층(108)을 덮어 절연층(110)을 형성한다(도 8의 (D)).
특히, 절연층(110)을 구성하는 각 절연층은 PECVD법으로 형성하는 것이 바람직하다. 절연층(110)을 구성하는 각 층의 형성 방법은 상기 구성예 1의 기재를 원용할 수 있다.
절연층(110)의 성막 전에, 반도체층(108)의 표면에 대하여 플라스마 처리를 수행하는 것이 바람직하다. 상기 플라스마 처리에 의하여, 반도체층(108)의 표면에 흡착되는 물 등의 불순물을 저감할 수 있다. 이로써, 반도체층(108)과 절연층(110)의 계면에서의 불순물을 저감할 수 있기 때문에, 신뢰성이 높은 트랜지스터를 실현할 수 있다. 특히, 반도체층(108)의 형성으로부터 절연층(110)의 성막 사이에, 반도체층(108)의 표면이 대기에 노출되는 경우에는 적합하다. 플라스마 처리로서, 예를 들어 산소, 오존, 질소, 일산화이질소, 아르곤 등의 분위기하에서 수행할 수 있다. 또한, 플라스마 처리와 절연층(110)의 성막은 대기에 노출시키지 않고 연속적으로 수행되는 것이 바람직하다.
여기서, 절연층(110)을 성막한 후에, 가열 처리를 수행하는 것이 바람직하다. 가열 처리에 의하여, 절연층(110) 내에 포함되거나, 또는 표면에 흡착된 수소 또는 물을 제거할 수 있다. 또한, 절연층(110) 내의 결함을 저감할 수 있다.
가열 처리의 조건은 상기 기재를 원용할 수 있다.
또한, 상기 가열 처리는 불필요한 경우에는 수행하지 않아도 된다. 또한, 여기서는 가열 처리는 수행하지 않고, 추후의 공정에서 수행되는 가열 처리가, 이를 겸하여도 좋다. 또한, 추후의 공정에서의 고온하의 처리(예를 들어 성막 공정 등) 등에서, 상기 가열 처리를 겸할 수 있는 경우도 있다.
[금속 산화물막(114f)의 형성]
이어서, 절연층(110) 위에 금속 산화물막(114f)을 형성한다(도 8의 (E)).
금속 산화물막(114f)은 예를 들어 산소를 포함하는 분위기하에서 성막하는 것이 바람직하다. 특히 산소를 포함하는 분위기하에서 스퍼터링법으로 형성하는 것이 바람직하다. 이로써, 금속 산화물막(114f)의 성막 시에 절연층(110)에 산소를 공급할 수 있다.
금속 산화물막(114f)을 상기 반도체층(108)의 경우와 같은 금속 산화물을 포함하는 산화물 타깃을 사용한 스퍼터링법으로 형성하는 경우에는, 상기 기재를 원용할 수 있다.
예를 들어 금속 산화물막(114f)의 성막 조건으로서, 성막 가스로서 산소를 사용하고 금속 타깃을 사용한 반응성 스퍼터링법으로 금속 산화물막을 형성하여도 좋다. 금속 타깃에 예를 들어 알루미늄을 사용한 경우에는, 산화 알루미늄막을 성막할 수 있다.
금속 산화물막(114f)의 막 두께가 두꺼울수록, 추후의 금속 산화물층(114) 형성 시에 영역(108L)의 폭 L2를 작게 할 수 있다. 금속 산화물막(114f)의 막 두께가 얇을수록, 추후의 금속 산화물층(114) 형성 시에 영역(108L)의 폭 L2를 크게 할 수 있다. 이와 같이, 금속 산화물막(114f)의 막 두께를 조정함으로써, 영역(108L)의 폭 L2를 제어할 수 있다.
금속 산화물막(114f)의 성막 조건을 조정함으로써, 영역(108L)의 폭 L2를 제어할 수 있다. 예를 들어, 금속 산화물막(114f)의 성막 시에 성막 장치의 성막실 내의 압력이 낮을수록 금속 산화물막(114f)의 결정성이 높아지고, 추후의 금속 산화물층(114) 형성 시에 영역(108L)의 폭 L2를 작게 할 수 있다. 성막실 내의 압력이 높을수록 금속 산화물막(114f)의 결정성이 낮아지고, 추후의 금속 산화물층(114) 형성 시에 영역(108L)의 폭 L2를 크게 할 수 있다. 이와 같이, 금속 산화물막(114f)의 성막 시의 성막실 내의 압력을 조정함으로써, 영역(108L)의 폭 L2를 제어할 수 있다.
금속 산화물막(114f)의 성막 시에 전원 전력이 높을수록 금속 산화물막(114f)의 결정성이 높아지고, 추후의 금속 산화물층(114) 형성 시에 영역(108L)의 폭 L2를 작게 할 수 있다. 전원 전력이 낮을수록 금속 산화물막(114f)의 결정성이 낮아지고, 추후의 금속 산화물층(114) 형성 시에 영역(108L)의 폭 L2를 크게 할 수 있다. 이와 같이, 금속 산화물막(114f)의 성막 시의 전원 전력을 조정함으로써, 영역(108L)의 폭 L2를 제어할 수 있다.
금속 산화물막(114f)의 성막 시의 기판 온도가 높을수록 금속 산화물막(114f)의 결정성이 높아지고, 추후의 금속 산화물층(114) 형성 시에 영역(108L)의 폭 L2를 작게 할 수 있다. 기판 온도가 낮을수록 금속 산화물막(114f)의 결정성이 낮아지고, 추후의 금속 산화물층(114) 형성 시에 영역(108L)의 폭 L2를 크게 할 수 있다. 이와 같이, 금속 산화물막(114f)의 성막 시의 기판 온도를 조정함으로써, 영역(108L)의 폭 L2를 제어할 수 있다.
금속 산화물층(114)으로서, 반도체층(108)과 동일한 원소를 하나 이상 포함하는 산화물 재료를 사용하는 경우, 금속 산화물막(108f)의 성막 시의 기판 온도와, 금속 산화물막(114f)의 성막 시의 기판 온도를 동일하게 하는 것이 바람직하다. 이때, 금속 산화물막(114f)으로서, 금속 산화물막(108f)과 같은 스퍼터링 타깃, 같은 기판 온도를 사용하여 형성한 금속 산화물막을 적용함으로써, 장치를 공통적으로 사용할 수 있기 때문에 바람직하다.
금속 산화물막(114f)의 성막 시에 성막 장치의 성막실 내에 도입되는 성막 가스의 총 유량에 대한 산소 유량의 비율(산소 유량비), 또는 성막실 내의 산소 분압이 높을수록 금속 산화물막(114f)의 결정성이 높아지고, 추후의 금속 산화물층(114) 형성 시에 영역(108L)의 폭 L2를 작게 할 수 있다. 성막실 내의 산소 유량비 또는 성막실 내의 산소 분압이 낮을수록 금속 산화물막(114f)의 결정성이 낮아지고, 추후의 금속 산화물층(114) 형성 시에 영역(108L)의 폭 L2를 크게 할 수 있다. 이와 같이, 금속 산화물막(114f)의 성막 시의 성막실 내의 산소 유량비 또는 성막실 내의 산소 분압을 조정함으로써, 영역(108L)의 폭 L2를 제어할 수 있다.
또한, 금속 산화물막(114f)의 성막 시에, 성막 장치의 성막실 내에 도입되는 성막 가스의 총 유량에 대한 산소 유량의 비율(산소 유량비), 또는 성막실 내의 산소 분압이 높을수록 절연층(110) 내에 공급되는 산소를 늘릴 수 있어 바람직하다. 산소 유량비 또는 산소 분압은, 예를 들어 0%보다 높고 100% 이하, 바람직하게는 10% 이상 100% 이하, 더 바람직하게는 20% 이상 100% 이하, 더 바람직하게는 30% 이상 100% 이하, 더 바람직하게는 40% 이상 100% 이하로 한다. 특히, 산소 유량비를 100%로 하고, 산소 분압을 가능한 한 100%에 가깝게 하는 것이 바람직하다.
이와 같이 산소를 포함하는 분위기하에서 스퍼터링법으로 금속 산화물막(114f)을 형성함으로써, 금속 산화물막(114f)의 성막 시에 절연층(110)에 산소를 공급할 수 있고, 절연층(110)으로부터의 산소의 이탈을 방지할 수 있다. 그 결과, 절연층(110)에 매우 많은 산소를 가둘 수 있다.
상술한 금속 산화물막(114f)의 막 두께, 성막 조건(압력 등)을 각각 조합함으로써, 영역(108L)의 폭 L2를 제어하는 것이 바람직하다.
금속 산화물막(114f)의 성막 후에, 가열 처리를 수행하는 것이 바람직하다. 가열 처리에 의하여, 절연층(110)에 포함되는 산소를 반도체층(108)에 공급할 수 있다. 금속 산화물막(114f)이 절연층(110)을 덮은 상태로 가열함으로써, 절연층(110)으로부터 외부로 산소가 이탈되는 것을 방지하고, 반도체층(108)에 많은 산소를 공급할 수 있다. 그 결과, 반도체층(108) 내의 산소 결손을 저감할 수 있고 신뢰성이 높은 트랜지스터를 실현할 수 있다.
가열 처리의 조건은 상기 기재를 원용할 수 있다.
또한, 상기 가열 처리는 불필요한 경우에는 수행하지 않아도 된다. 또한, 여기서는 가열 처리는 수행하지 않고, 추후의 공정에서 수행되는 가열 처리가, 이를 겸하여도 좋다. 또한, 추후의 공정에서의 고온하의 처리(예를 들어 성막 공정 등) 등에서, 상기 가열 처리를 겸할 수 있는 경우도 있다.
[개구부(142), 도전막(112f)의 형성]
이어서, 금속 산화물막(114f), 절연층(110), 및 절연층(103)의 일부를 에칭함으로써, 도전층(106)에 도달하는 개구부(142)를 형성한다. 이로써, 나중에 형성하는 도전층(112)과 도전층(106)을, 개구부(142)를 통하여 전기적으로 접속할 수 있다.
이어서, 금속 산화물막(114f) 위에 도전층(112)이 되는 도전막(112f)을 성막한다(도 9의 (A)).
도전막(112f)은 저항이 낮은 금속 또는 합금 재료를 사용하는 것이 바람직하다. 또한, 도전막(112f)으로서, 수소를 방출하기 어려운 재료이고, 또한 수소가 확산되기 어려운 재료를 사용하는 것이 바람직하다. 또한, 도전막(112f)으로서, 산화되기 어려운 재료를 사용하는 것이 바람직하다.
예를 들어 도전막(112f)은 금속 또는 합금을 포함하는 스퍼터링 타깃을 사용한 스퍼터링법으로 성막하는 것이 바람직하다.
예를 들어, 도전막(112f)으로서, 산화되기 어렵고 수소가 확산되기 어려운 도전막과, 저항이 낮은 도전막을 적층한 적층막으로 하는 것이 바람직하다.
[도전층(112), 금속 산화물층(114)의 형성 1]
이어서, 도전막(112f) 위에 레지스트 마스크(115)를 형성한다(도 9의 (B)). 그 후, 레지스트 마스크(115)로 덮이지 않은 영역에 있어서, 도전막(112f) 및 금속 산화물막(114f)을 제거하여, 도전층(112) 및 금속 산화물층(114)을 형성한다(도 9의 (C)).
도전층(112) 및 금속 산화물층(114)의 형성에는, 웨트 에칭법을 적합하게 사용할 수 있다. 웨트 에칭법에는, 예를 들어 옥살산, 인산, 아세트산, 질산, 염산, 및 황산 중 어느 하나 이상을 가지는 에천트를 사용할 수 있다. 특히, 도전층(112)에 구리를 가지는 재료를 사용하는 경우에는, 인산, 아세트산, 및 질산을 가지는 에천트를 적합하게 사용할 수 있다.
금속 산화물층(114)의 에칭 속도가 도전층(112)의 에칭 속도보다 빠른 구성으로 함으로써, 동일한 공정에서 금속 산화물층(114) 및 도전층(112)을 형성할 수 있다. 또한, 도전층(112)의 단부보다 금속 산화물층(114)의 단부를 내측으로 할 수 있다. 또한, 에칭 시간을 조정함으로써, 영역(108L)의 폭 L2를 제어할 수 있다. 또한, 동일한 공정에서 형성할 수 있기 때문에, 공정을 간략화할 수 있어, 생산성을 높일 수 있다.
도전층(112) 및 금속 산화물층(114)의 형성에 웨트 에칭법을 사용하는 경우, 도 9의 (C)에 도시된 바와 같이, 도전층(112) 및 금속 산화물층(114)의 단부가 레지스트 마스크(115)의 윤곽보다 내측에 위치하는 경우가 있다. 그 경우에는, 레지스트 마스크(115)의 폭보다 도전층(112)의 폭 L1이 작아지기 때문에, 원하는 도전층(112)의 폭 L1이 되도록 레지스트 마스크(115)의 폭을 크게 하면 좋다.
이어서, 레지스트 마스크(115)를 제거한다.
이와 같이, 절연층(110)을 에칭하지 않고, 반도체층(108)의 상면 및 측면, 그리고 절연층(103)을 덮은 구조로 함으로써, 도전층(112) 등의 형성 시, 반도체층(108)이나 절연층(103)의 일부가 에칭되어 박막화되는 것을 방지할 수 있다.
[도전층(112), 금속 산화물층(114)의 형성 2]
도 9의 (B) 및 (C)에 도시된 도전층(112), 금속 산화물층(114)의 형성 방법과 상이한 방법에 대하여 설명한다.
도전막(112f) 위에 레지스트 마스크(115)를 형성한다(도 10의 (A)).
이어서, 이방성 에칭을 사용하여 도전막(112f)을 에칭하여, 도전층(112)을 형성한다(도 10의 (B)). 이방성 에칭으로서, 드라이 에칭을 적합하게 사용할 수 있다.
이어서, 웨트 에칭을 사용하여 금속 산화물막(114f)을 에칭하여, 금속 산화물층(114)을 형성한다(도 10의 (C)). 이때, 도전층(112)의 단부보다 금속 산화물층(114)의 단부를 내측이 되도록 에칭 시간을 조정한다. 또한, 에칭 시간을 조정함으로써, 영역(108L)의 폭 L2를 제어할 수 있다.
도전층(112) 및 금속 산화물층(114)의 형성은, 이방성의 에칭법을 사용하여 도전막(112f) 및 금속 산화물막(114f)을 에칭한 후에, 등방성의 에칭법을 사용하여 도전막(112f) 및 금속 산화물막(114f)의 측면을 에칭하여, 단부 면을 후퇴시켜도 좋다(사이드 에칭이라고도 함). 이로써, 평면에서 보았을 때, 도전층(112)보다 내측에 위치하는 금속 산화물층(114)을 형성할 수 있다.
또한, 도전층(112) 및 금속 산화물층(114)의 형성에는 상이한 에칭 조건 또는 상이한 에칭법을 사용하여, 적어도 두 번으로 나누어 에칭하여도 좋다. 예를 들어, 도전막(112f)을 먼저 에칭하고, 이어서 상이한 에칭 조건으로 금속 산화물막(114f)을 에칭하여도 좋다.
도전층(112) 및 금속 산화물층(114)의 형성 시에, 금속 산화물층(114)과 접하지 않는 영역의 절연층(110)의 막 두께가 얇아지는 경우가 있다(도 2의 (A), 도 2의 (B), 도 3의 (A), 도 3의 (B) 참조).
이어서, 레지스트 마스크(115)를 제거한다.
[불순물 원소의 공급 처리]
이어서, 도전층(112)을 마스크로서 사용하여, 절연층(110)을 통하여 반도체층(108)에 불순물 원소(140)를 공급(첨가 또는 주입이라고도 함)하는 처리를 수행한다(도 11의 (A)). 이로써, 반도체층(108)의 도전층(112)에 덮이지 않는 영역에 영역(108N)을 형성할 수 있다. 이때, 반도체층(108) 중 도전층(112)과 중첩되는 영역에는 도전층(112)이 마스크가 되어 불순물 원소(140)는 공급되지 않는다.
불순물 원소(140)의 공급에는 플라스마 이온 도핑법 또는 이온 주입법을 적합하게 사용할 수 있다. 이들 방법은 깊이 방향의 농도 프로파일을 이온의 가속 전압과 도즈양 등에 의하여 높은 정밀도로 제어할 수 있다. 플라스마 이온 도핑법을 사용함으로써 생산성을 높일 수 있다. 또한 질량 분리를 사용한 이온 주입법을 사용함으로써, 공급되는 불순물 원소의 순도를 높일 수 있다.
불순물 원소(140)의 공급 처리에서, 반도체층(108)과 절연층(110)의 계면, 또는 반도체층(108) 내에서 계면에 가까운 부분, 또는 절연층(110) 내에서 상기 계면에 가까운 부분이 가장 높은 농도가 되도록 처리 조건을 제어하는 것이 바람직하다. 이로써 한 번의 처리에서 반도체층(108)과 절연층(110) 양쪽에 최적 농도의 불순물 원소(140)를 공급할 수 있다.
불순물 원소(140)로서는 수소, 붕소, 탄소, 질소, 플루오린, 인, 황, 비소, 알루미늄, 마그네슘, 실리콘, 또는 희가스 등을 들 수 있다. 또한 희가스의 대표적인 예로서는 헬륨, 네온, 아르곤, 크립톤, 및 제논 등이 있다. 특히, 붕소, 인, 알루미늄, 마그네슘, 또는 실리콘을 사용하는 것이 바람직하다.
불순물 원소(140)의 원료 가스로서, 상기 불순물 원소를 포함하는 가스를 사용할 수 있다. 붕소를 공급하는 경우, 대표적으로는 B2H6 가스나 BF3 가스 등을 사용할 수 있다. 또한 인을 공급하는 경우에는, 대표적으로는 PH3 가스를 사용할 수 있다. 또한 이들 원료 가스를 희가스로 희석한 혼합 가스를 사용하여도 좋다.
그 외에, 원료 가스로서는 CH4, N2, NH3, AlH3, AlCl3, SiH4, Si2H6, F2, HF, H2, (C5H5)2Mg, 및 희가스 등을 사용할 수 있다. 또한 이온원은 기체에 한정되지 않고, 고체나 액체를 가열하여 기화시킨 것을 사용하여도 좋다.
불순물 원소(140)의 첨가는, 절연층(110) 및 반도체층(108)의 조성이나 밀도, 두께 등을 고려하여 가속 전압이나 도즈양 등의 조건을 설정함으로써 제어할 수 있다.
예를 들어 이온 주입법 또는 플라스마 이온 도핑법에 의하여 붕소의 첨가를 수행하는 경우, 가속 전압은 예를 들어 5kV 이상 100kV 이하, 바람직하게는 7kV 이상 70kV 이하, 더 바람직하게는 10kV 이상 50kV 이하의 범위로 할 수 있다. 또한 도즈양은 예를 들어 1Х1013ions/cm2 이상 1Х1017ions/cm2 이하, 바람직하게는 1Х1014ions/cm2 이상 5Х1016ions/cm2 이하, 더 바람직하게는 1Х1015ions/cm2 이상 3Х1016ions/cm2 이하의 범위로 할 수 있다.
이온 주입법 또는 플라스마 이온 도핑법으로 인 이온의 첨가를 수행하는 경우, 가속 전압은, 예를 들어 10kV 이상 100kV 이하, 바람직하게는 30kV 이상 90kV 이하, 더 바람직하게는 40kV 이상 80kV 이하의 범위로 할 수 있다. 또한 도즈양은 예를 들어 1Х1013ions/cm2 이상 1Х1017ions/cm2 이하, 바람직하게는 1Х1014ions/cm2 이상 5Х1016ions/cm2 이하, 더 바람직하게는 1Х1015ions/cm2 이상 3Х1016ions/cm2 이하의 범위로 할 수 있다.
또한, 불순물 원소(140)의 공급 방법은 이에 한정되지 않고, 예를 들어 플라스마 처리나, 가열로 인한 열 확산을 이용한 처리 등을 사용하여도 좋다. 플라스마 처리법의 경우, 첨가하는 불순물 원소를 포함하는 가스 분위기에서 플라스마를 발생시키고 플라스마 처리를 수행함으로써, 불순물 원소를 첨가할 수 있다. 상기 플라스마를 발생시키는 장치로서는 드라이 에칭 장치, 애싱 장치, 플라스마 CVD 장치, 고밀도 플라스마 CVD 장치 등을 사용할 수 있다.
본 발명의 일 형태에서는 절연층(110)을 통하여 불순물 원소(140)를 반도체층(108)에 공급할 수 있다. 그러므로, 반도체층(108)이 결정성을 가지는 경우에도, 불순물 원소(140)의 공급 시에 반도체층(108)이 받을 대미지가 경감되므로, 결정성이 손실되는 것을 억제할 수 있다. 따라서 이는 결정성의 저하로 인하여 전기 저항이 증대되는 경우에 적합하다.
[절연층(118)의 형성]
이어서, 절연층(110), 금속 산화물층(114), 및 도전층(112)을 덮어 절연층(118)을 형성한다(도 11의 (B)).
절연층(118)을 플라스마 CVD법으로 형성하는 경우, 성막 온도가 지나치게 높으면, 영역(108N) 등에 포함되는 불순물이 반도체층(108)의 채널 형성 영역을 포함하는 주변부로 확산되거나, 영역(108N)의 전기 저항이 상승될 우려가 있기 때문에, 절연층(118)의 성막 온도는 이들을 고려하여 결정하면 좋다.
예를 들어, 절연층(118)의 성막 온도로서는, 예를 들어 150℃ 이상 400℃ 이하, 바람직하게는 180℃ 이상 360℃ 이하, 더 바람직하게는 200℃ 이상 250℃ 이하로 하는 것이 바람직하다. 절연층(118)을 저온에서 성막함으로써, 채널 길이가 짧은 트랜지스터이어도, 양호한 전기 특성을 부여할 수 있다.
절연층(118)의 형성 후, 가열 처리를 수행하여도 좋다. 상기 가열 처리에 의하여, 더 안정적으로 저저항 영역(108N)을 형성할 수 있는 경우가 있다. 예를 들어, 가열 처리를 수행함으로써, 불순물 원소(140)가 적절히 확산되어 국소적으로 균일화되어, 이상적인 불순물 원소의 농도 기울기를 가지는 영역(108N)이 형성될 수 있다. 또한 가열 처리의 온도가 지나치게 높으면(예를 들어 500℃ 이상), 불순물 원소(140)가 채널 형성 영역 내까지 확산되어, 트랜지스터의 전기 특성이나 신뢰성의 악화를 초래할 우려가 있다.
가열 처리의 조건은 상기 기재를 원용할 수 있다.
또한, 상기 가열 처리는 불필요한 경우에는 수행하지 않아도 된다. 또한, 여기서는 가열 처리는 수행하지 않고, 추후의 공정에서 수행되는 가열 처리가, 이를 겸하여도 좋다. 또한, 추후의 공정에서의 고온하의 처리(예를 들어 성막 공정 등)가 있는 경우에는, 상기 가열 처리를 겸할 수 있는 경우도 있다.
[개구부(141a), 개구부(141b)의 형성]
이어서, 절연층(118) 및 절연층(110)의 일부를 에칭함으로써, 영역(108N)에 도달하는 개구부(141a) 및 개구부(141b)를 형성한다.
[도전층(120a), 도전층(120b)의 형성]
이어서, 개구부(141a) 및 개구부(141b)를 덮도록 절연층(118) 위에 도전막을 성막하고, 상기 도전막을 원하는 형상으로 가공함으로써, 도전층(120a) 및 도전층(120b)을 형성한다(도 11의 (C)).
상술한 공정을 거쳐 트랜지스터(100A)를 제작할 수 있다. 예를 들어 트랜지스터(100A)를 표시 장치의 화소에 적용하는 경우에는, 이 후에 보호 절연층, 평탄화층, 화소 전극, 및 배선 중 하나 이상을 형성하는 공정을 추가하면 좋다.
이상이 제작 방법예 1에 대한 설명이다.
또한, 구성예 1에서 예시한 트랜지스터(100)를 제작하는 경우에는, 상기 제작 방법예 1에서의 도전층(106)의 형성 공정, 및 개구부(142)의 형성 공정을 생략하면 좋다. 또한, 트랜지스터(100)와 트랜지스터(100A)는, 같은 공정을 거쳐 동일 기판 위에 형성할 수 있다.
<반도체 장치의 구성 요소>
이하에서는, 본 실시형태의 반도체 장치에 포함되는 구성 요소에 대하여 설명한다.
[기판]
기판(102)의 재질 등에 큰 제한은 없지만 적어도 추후의 열처리에 견딜 수 있을 정도의 내열성을 가질 필요가 있다. 예를 들어 실리콘이나 탄소화 실리콘을 재료로 한 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 저마늄 등으로 이루어지는 화합물 반도체 기판, SOI 기판, 유리 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등을 기판(102)으로서 사용하여도 좋다. 또한 이들 기판 위에 반도체 소자가 제공된 것을 기판(102)으로서 사용하여도 좋다.
기판(102)으로서, 가요성 기판을 사용하고, 가요성 기판 위에 직접, 반도체 장치를 형성하여도 좋다. 또는, 기판(102)과 반도체 장치 사이에 박리층을 제공하여도 좋다. 박리층은 그 위에 반도체 장치를 일부 또는 전부 완성시킨 후, 기판(102)으로부터 분리하고, 다른 기판으로 전치(轉置)하는 데 사용할 수 있다. 그 때, 반도체 장치는 내열성이 떨어진 기판이나 가요성 기판에도 전치할 수 있다.
[도전막]
게이트 전극으로서 기능하는 도전층(112) 및 도전층(106), 그리고 소스 전극 및 드레인 전극 중 한쪽으로서 기능하는 도전층(120a) 및 다른 쪽으로서 기능하는 도전층(120b)은 크로뮴, 구리, 알루미늄, 금, 은, 아연, 몰리브데넘, 탄탈럼, 타이타늄, 텅스텐, 망가니즈, 니켈, 철, 코발트에서 선택된 금속 원소, 상술한 금속 원소를 성분으로 하는 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용하여 각각 형성할 수 있다.
도전층(112), 도전층(106), 도전층(120a), 및 도전층(120b)에는 In-Sn 산화물, In-W 산화물, In-W-Zn 산화물, In-Ti 산화물, In-Ti-Sn 산화물, In-Zn 산화물, In-Sn-Si 산화물, In-Ga-Zn 산화물 등의 산화물 도전체 또는 금속 산화물막을 적용할 수도 있다.
여기서, 산화물 도전체(OC: Oxide Conductor)에 대하여 설명한다. 예를 들어 반도체 특성을 가지는 금속 산화물에 산소 결손을 형성하고 상기 산소 결손에 수소를 첨가하면, 전도대 근방에 도너 준위가 형성된다. 결과적으로 금속 산화물은 도전성이 높아져 도전체화된다. 도전체화된 금속 산화물을 산화물 도전체라고 할 수 있다.
도전층(112) 등으로서, 상기 산화물 도전체(금속 산화물)를 포함하는 도전막과, 금속 또는 합금을 포함하는 도전막의 적층 구조로 하여도 좋다. 금속 또는 합금을 포함하는 도전막을 사용함으로써 배선 저항을 낮게 할 수 있다. 이때 게이트 절연막으로서 기능하는 절연층과 접하는 측에는 산화물 도전체를 포함하는 도전막을 적용하는 것이 바람직하다.
도전층(112), 도전층(106), 도전층(120a), 도전층(120b)에는 상술한 금속 원소 중에서도, 특히 타이타늄, 텅스텐, 탄탈럼, 및 몰리브데넘 중에서 선택되는 어느 하나 또는 복수를 가지는 것이 적합하다. 특히 질화 탄탈럼막을 사용하는 것이 바람직하다. 상기 질화 탄탈럼막은 도전성을 가지고, 구리, 산소, 또는 수소에 대하여 높은 배리어성을 가지고, 또한 그 자체부터의 수소의 방출이 적기 때문에, 반도체층(108)과 접하는 도전막 또는 반도체층(108)의 근방의 도전막으로서 적합하게 사용할 수 있다.
[반도체층]
반도체층(108)은 금속 산화물을 포함하는 것이 바람직하다.
예를 들어 반도체층(108)은 인듐과, M(M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘에서 선택된 1종류 또는 복수 종류)과, 아연을 가지는 것이 바람직하다. 특히 M은 알루미늄, 갈륨, 이트륨, 및 주석 중에서 선택된 1종류 또는 복수 종류인 것이 바람직하다.
반도체층(108)이 In-M-Zn 산화물인 경우, In-M-Zn 산화물을 성막하기 위하여 사용하는 스퍼터링 타깃의 금속 원소의 원자수비로서 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=1:3:2, In:M:Zn=1:3:4, In:M:Zn=1:3:6, In:M:Zn=2:2:1, In:M:Zn=2:1:3, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8, In:M:Zn=6:1:6, In:M:Zn=5:2:5 등을 들 수 있다.
스퍼터링 타깃으로서, 다결정의 산화물을 포함하는 타깃을 사용하면, 결정성을 가지는 반도체층(108)을 형성하기 쉬워지기 때문에 바람직하다. 또한 성막되는 반도체층(108)의 원자수비는 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다. 예를 들어, 반도체층(108)에 사용하는 스퍼터링 타깃의 조성이 In:Ga:Zn=4:2:4.1[원자수비]인 경우, 성막되는 반도체층(108)의 조성은 In:Ga:Zn=4:2:3[원자수비]의 근방이 되는 경우가 있다.
또한, 원자수비가 In:Ga:Zn=4:2:3 또는 그 근방이라고 기재된 경우, In을 4로 하였을 때, Ga가 1 이상 3 이하이고, Zn이 2 이상 4 이하인 경우를 포함한다. 또한, 원자수비가 In:Ga:Zn=5:1:6 또는 그 근방이라고 기재된 경우, In을 5로 하였을 때, Ga가 0.1보다 크고 2 이하이고, Zn이 5 이상 7 이하인 경우를 포함한다. 또한 원자수비가 In:Ga:Zn=1:1:1 또는 그 근방이라고 기재된 경우, In을 1로 하였을 때, Ga가 0.1보다 크고 2 이하이고, Zn이 0.1보다 크고 2 이하인 경우를 포함한다.
반도체층(108)은 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상이다. 이와 같이 실리콘보다 에너지 갭이 넓은 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다.
반도체층(108)에는 캐리어 농도가 낮은 금속 산화물을 사용하는 것이 바람직하다. 금속 산화물의 캐리어 농도를 낮추는 경우에는 금속 산화물 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한, 금속 산화물 내의 불순물로서는 예를 들어 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
특히, 금속 산화물에 포함되는 수소는 금속 원자와 결합되는 산소와 반응하여 물이 되기 때문에, 금속 산화물 내에 산소 결손을 형성하는 경우가 있다. 금속 산화물 내의 채널 형성 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성이 되는 경우가 있다. 또한 산소 결손에 수소가 들어간 결함은 도너로서 기능하고, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자가 생성되는 경우가 있다. 따라서 수소가 많이 포함되는 금속 산화물을 사용한 트랜지스터는 노멀리 온 특성이 되기 쉽다.
산소 결손에 수소가 들어간 결함은 금속 산화물의 도너로서 기능할 수 있다. 그러나 상기 결함을 정량적으로 평가하는 것은 어렵다. 그러므로 금속 산화물에서는 도너 농도가 아니라 캐리어 농도로 평가되는 경우가 있다. 따라서 본 명세서 등에서는 금속 산화물의 파라미터로서 도너 농도가 아니라 전계가 인가되지 않는 상태를 상정한 캐리어 농도를 사용하는 경우가 있다. 즉 본 명세서 등에 기재된 '캐리어 농도'는 '도너 농도'라고 바꿔 말할 수 있는 경우가 있다.
따라서 금속 산화물 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 금속 산화물에서 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)으로 얻어지는 수소 농도를 1Х1020atoms/cm3 미만, 바람직하게는 1Х1019atoms/cm3 미만, 더 바람직하게는 5Х1018atoms/cm3 미만, 더 바람직하게는 1Х1018atoms/cm3 미만으로 한다. 수소 등 불순물이 충분히 저감된 금속 산화물을 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
채널 형성 영역의 금속 산화물의 캐리어 농도는 1Х1018cm-3 이하인 것이 바람직하고, 1Х1017cm-3 미만인 것이 더 바람직하고, 1Х1016cm-3 미만인 것이 더 바람직하고, 1Х1013cm-3 미만인 것이 더 바람직하고, 1Х1012cm-3 미만인 것이 더 바람직하다. 또한, 채널 형성 영역의 금속 산화물의 캐리어 농도의 하한값에 대해서는 특별히 한정되지 않지만, 예를 들어 1Х10-9cm-3로 할 수 있다.
반도체층(108)은 비단결정 구조인 것이 바람직하다. 비단결정 구조는 예를 들어 후술하는 CAAC 구조, 다결정 구조, 미결정 구조, 또는 비정질 구조를 포함한다. 비단결정 구조 중에서, 비정질 구조는 결함 준위 밀도가 가장 높고, CAAC 구조는 결함 준위 밀도가 가장 낮다.
이하에서는 CAAC(c-axis aligned crystal)에 대하여 설명한다. CAAC는 결정 구조의 일례를 나타낸다.
CAAC 구조란 복수의 나노 결정(최대 직경이 10nm 미만인 결정 영역)을 가지는 박막 등의 결정 구조의 하나이고, 각 나노 결정은 c축이 특정의 방향으로 배향하고, 또한 a축 및 b축은 배향성을 가지지 않고, 나노 결정들이 입계를 형성하지 않고 연속적으로 연결된다는 특징을 가지는 결정 구조이다. 특히 CAAC 구조를 가지는 박막은 각 나노 결정의 c축이 박막의 두께 방향, 피형성면의 법선 방향, 또는 박막의 표면의 법선 방향으로 배향하기 쉽다는 특징을 가진다.
CAAC-OS(Oxide Semiconductor)는 결정성이 높은 산화물 반도체이다. 한편으로, CAAC-OS는 명확한 결정립계를 확인할 수 없기 때문에, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한, 산화물 반도체의 결정성은 불순물의 혼입이나 결함의 생성 등에 의하여 저하되는 경우가 있기 때문에, CAAC-OS는 불순물이나 결함(산소 결손 등)이 적은 산화물 반도체라고도 할 수 있다. 따라서, CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다.
여기서, 결정학에서 단위 격자를 구성하는 a축, b축, 및 c축의 3개의 축(결정축)에 대하여 특이적인 축을 c축으로 한 단위 격자를 취하는 것이 일반적이다. 특히 층상 구조를 가지는 결정에서는 층의 면 방향에 평행한 2개의 축을 a축 및 b축으로 하고, 층과 교차하는 축을 c축으로 하는 것이 일반적이다. 이와 같은 층상 구조를 가지는 결정의 대표적인 예로서 육방정계로 분류되는 그래파이트가 있고, 그 단위 격자의 a축 및 b축은 벽개(劈開)면에 평행하고, c축은 벽개면과 직교한다. 예를 들어 층상 구조인 YbFe2O4형의 결정 구조를 가지는 InGaZnO4의 결정은 육방정계로 분류될 수 있고, 그 단위 격자의 a축 및 b축은 층의 면 방향에 평행하고, c축은 층(즉 a축 및 b축)과 직교한다.
미결정 구조를 가지는 산화물 반도체막(미결정 산화물 반도체막)은 TEM에 의한 관찰 이미지에서는 결정부를 명확히 확인할 수 없는 경우가 있다. 미결정 산화물 반도체막에 포함되는 결정부는 1nm 이상 100nm 이하, 또는 1nm 이상 10nm 이하의 크기인 경우가 많다. 특히, 1nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하의 미결정인 나노 결정(nc: nanocrystal)을 가지는 산화물 반도체막을 nc-OS(nanocrystalline Oxide Semiconductor)막이라고 부른다. 또한 nc-OS막은 예를 들어 TEM에 의한 관찰 이미지에서는 결정립계를 명확히 확인할 수 없는 경우가 있다.
nc-OS막은, 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 또한 nc-OS막은 상이한 결정부들 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서, nc-OS막은 분석 방법에 따라서는 비정질 산화물 반도체막과 구별하지 못하는 경우가 있다. 예를 들어 nc-OS막에 대하여 결정부보다 큰 직경의 X선을 사용하는 XRD 장치를 사용하여 구조 해석을 수행하면, out-of-plane법에 의한 해석에서는 결정면을 나타내는 피크가 검출되지 않는다. 또한 결정부보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 nc-OS막에 대하여 수행하면 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여, 결정부의 크기에 가깝거나 결정부보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자선 회절(나노 빔 전자선 회절이라고도 함)을 수행하면, 원을 그리듯이(링 형상으로) 휘도가 높은 영역이 관측되고, 상기 링 형상의 영역 내에 복수의 스폿이 관측되는 경우가 있다.
nc-OS막은 비정질 산화물 반도체막보다 결함 준위 밀도가 낮다. 다만, nc-OS막은 상이한 결정부들 사이에서 결정 방위에 규칙성이 보이지 않는다. 그러므로, nc-OS막은 CAAC-OS막에 비하여 결함 준위 밀도가 높아진다. 따라서, nc-OS막은 CAAC-OS막에 비하여 캐리어 밀도가 높고 전자 이동도가 높아지는 경우가 있다. 따라서, nc-OS막을 사용한 트랜지스터는 높은 전계 효과 이동도를 나타내는 경우가 있다.
nc-OS막은 CAAC-OS막과 비교하여 성막 시의 산소 유량비를 작게 함으로써 형성할 수 있다. 또한 nc-OS막은 CAAC-OS막과 비교하여 성막 시의 기판 온도를 낮게 하는 것에 의해서도 형성할 수 있다. 예를 들어, nc-OS막은 기판 온도를 비교적 저온(예를 들어 130℃ 이하의 온도)으로 한 상태, 또는 기판을 가열하지 않은 상태에서도 성막할 수 있기 때문에, 대형의 유리 기판이나 수지 기판 등을 사용하는 경우에 적합하므로, 생산성을 높일 수 있다.
금속 산화물의 결정 구조의 일례에 대하여 설명한다. In-Ga-Zn 산화물 타깃(In:Ga:Zn=4:2:4.1[원자수비])을 사용하여, 기판 온도를 100℃ 이상 130℃ 이하로 하여, 스퍼터링법으로 형성한 금속 산화물은 nc(nano crystal) 구조 및 CAAC 구조 중 어느 한쪽의 결정 구조 또는 이들이 혼재한 구조를 취하기 쉽다. 한편, 기판 온도를 실온(R.T.)으로 하여 형성한 금속 산화물은 nc의 결정 구조를 취하기 쉽다. 또한 여기서 실온(R.T.)은 기판을 가열하지 않는 경우의 온도를 포함한다.
[금속 산화물의 구성]
이하에서는, 본 발명의 일 형태에 개시된 트랜지스터에 사용할 수 있는 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
또한, CAAC(c-axis aligned crystal)는 결정 구조의 일례를 나타내고, CAC(Cloud-Aligned Composite)는 기능 또는 재료의 구성의 일례를 나타낸다.
CAC-OS 또는 CAC-metal oxide는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료 전체에서는 반도체로서의 기능을 가진다. 또한 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 활성층에 사용하는 경우, 도전성의 기능은 캐리어가 되는 전자(또는 홀)를 흘리는 기능이고, 절연성의 기능은 캐리어가 되는 전자를 흘리지 않는 기능이다. 도전성의 기능과 절연성의 기능을 각각 상보적으로 작용시킴으로써, 스위칭 기능(On/Off 기능)을 CAC-OS 또는 CAC-metal oxide에 부여할 수 있다. CAC-OS 또는 CAC-metal oxide에서, 각각의 기능을 분리시킴으로써 양쪽의 기능을 최대한 높일 수 있다.
CAC-OS 또는 CAC-metal oxide는 도전성 영역 및 절연성 영역을 가진다. 도전성 영역은 상술한 도전성 기능을 가지고, 절연성 영역은 상술한 절연성 기능을 가진다. 또한 재료 내에서 도전성 영역과 절연성 영역은 나노 입자 레벨로 분리되어 있는 경우가 있다. 또한 도전성 영역과 절연성 영역은 각각 재료 내에 편재(偏在)하는 경우가 있다. 또한 도전성 영역은 경계가 흐릿해져 클라우드상(cloud-like)으로 연결되어 관찰되는 경우가 있다.
CAC-OS 또는 CAC-metal oxide에서 도전성 영역과 절연성 영역은 각각 0.5nm 이상 10nm 이하, 바람직하게는 0.5nm 이상 3nm 이하의 크기로 재료 내에 분산되어 있는 경우가 있다.
CAC-OS 또는 CAC-metal oxide는 상이한 밴드 갭을 가지는 성분으로 구성된다. 예를 들어 CAC-OS 또는 CAC-metal oxide는 절연성 영역에 기인하는 와이드 갭을 가지는 성분과, 도전성 영역에 기인하는 내로 갭을 가지는 성분으로 구성된다. 이 구성의 경우, 캐리어를 흘릴 때에 내로 갭을 가지는 성분에서 주로 캐리어가 흐른다. 또한 내로 갭을 가지는 성분이 와이드 갭을 가지는 성분에 상보적으로 작용되고, 내로 갭을 가지는 성분과 연동하여 와이드 갭을 가지는 성분에도 캐리어가 흐른다. 이에 의하여 상기 CAC-OS 또는 CAC-metal oxide를 트랜지스터의 채널 형성 영역에 사용하는 경우, 트랜지스터의 온 상태에서 높은 전류 구동력, 즉 큰 온 전류 및 높은 전계 효과 이동도를 얻을 수 있다.
즉, CAC-OS 또는 CAC-metal oxide는 매트릭스 복합재(matrix composite) 또는 금속 매트릭스 복합재(metal matrix composite)라고 부를 수도 있다.
이상이 금속 산화물의 구성에 대한 설명이다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은, 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는, 앞의 실시형태에서 예시한 트랜지스터를 가지는 표시 장치의 일례에 대하여 설명한다.
<구성예>
도 12의 (A)에 표시 장치(700)의 상면도를 도시하였다. 표시 장치(700)는 밀봉재(712)에 의하여 접합된 제 1 기판(701)과 제 2 기판(705)을 가진다. 또한 제 1 기판(701), 제 2 기판(705), 및 밀봉재(712)로 밀봉되는 영역에서, 제 1 기판(701) 위에 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 제공된다. 또한 화소부(702)에는 복수의 표시 소자가 제공된다.
제 1 기판(701)에서 제 2 기판(705)과 중첩되지 않은 부분에, FPC(716)(FPC: Flexible printed circuit)가 접속되는 FPC 단자부(708)가 제공된다. FPC(716)에 의하여, FPC 단자부(708) 및 신호선(710)을 통하여 화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706) 각각에 각종 신호 등이 공급된다.
게이트 드라이버 회로부(706)는 복수로 제공되어도 좋다. 또한 게이트 드라이버 회로부(706) 및 소스 드라이버 회로부(704)는 각각 반도체 기판 등에 별도로 형성되고 패키징된 IC칩의 형태이어도 좋다. 상기 IC칩은 제 1 기판(701) 위 또는 FPC(716)에 실장할 수 있다.
화소부(702), 소스 드라이버 회로부(704), 및 게이트 드라이버 회로부(706)가 가지는 트랜지스터에 본 발명의 일 형태의 반도체 장치인 트랜지스터를 적용할 수 있다.
화소부(702)에 제공되는 표시 소자로서는 액정 소자, 발광 소자 등을 들 수 있다. 액정 소자로서는 투과형 액정 소자, 반사형 액정 소자, 반투과형 액정 소자 등을 사용할 수 있다. 또한 발광 소자로서는 LED(Light Emitting Diode), OLED(Organic LED), QLED(Quantum-dot LED), 반도체 레이저 등의 자발광형 발광 소자를 들 수 있다. 또한 셔터 방식 또는 광 간섭 방식의 MEMS(Micro Electro Mechanical Systems) 소자나, 마이크로캡슐 방식, 전기 영동 방식, 일렉트로 웨팅 방식, 또는 전자 분류체(電子粉流體, Electronic Liquid Powder)(등록 상표) 방식 등을 적용한 표시 소자 등을 사용할 수도 있다.
도 12의 (B)에 도시된 표시 장치(700A)는 제 1 기판(701) 대신에 가요성을 가지는 수지층(743)이 적용되고, 플렉시블 디스플레이로서 사용할 수 있는 표시 장치의 예이다.
표시 장치(700A)에서 화소부(702)는 직사각형이 아니라 그 코너부가 원호 형상을 가진다. 또한, 도 12의 (B) 중의 영역(P1)에 도시된 바와 같이, 화소부(702) 및 수지층(743)의 일부가 잘린 노치부(notch portion)를 가진다. 한 쌍의 게이트 드라이버 회로부(706)는 화소부(702)를 사이에 두고 양측에 제공된다. 또한 게이트 드라이버 회로부(706)는 화소부(702)의 코너부에서 원호 형상의 윤곽을 따라 제공된다.
수지층(743)은 FPC 단자부(708)가 제공된 부분이 돌출된 형상을 가진다. 또한 수지층(743)의 FPC 단자부(708)를 포함한 일부는 도 12의 (B) 중의 영역(P2)에서 뒤쪽으로 접을 수 있다. 수지층(743)의 일부를 접음으로써, FPC(716)를 화소부(702)의 이면과 겹쳐 배치한 상태로 표시 장치(700A)를 전자 기기에 실장할 수 있어 전자 기기의 크기 축소를 도모할 수 있다.
표시 장치(700A)에 접속되는 FPC(716)에는 IC(717)가 실장된다. IC(717)는 예를 들어 소스 드라이버 회로로서의 기능을 가진다. 이때 표시 장치(700A)의 소스 드라이버 회로부(704)는 보호 회로, 버퍼 회로, 디멀티플렉서 회로 등 중 적어도 하나를 포함하는 구성으로 할 수 있다.
도 12의 (C)에 도시된 표시 장치(700B)는 대형 화면을 가지는 전자 기기에 적합하게 사용할 수 있는 표시 장치이다. 예를 들어 텔레비전 장치, 모니터 장치, 퍼스널 컴퓨터(노트북형 또는 데스크톱형을 포함함), 태블릿 단말, 디지털 사이니지 등에 적합하게 사용할 수 있다.
표시 장치(700B)는 복수의 소스 드라이버 IC(721)와, 한 쌍의 게이트 드라이버 회로부(722)를 가진다.
복수의 소스 드라이버 IC(721)는 각각 FPC(723)에 장착된다. 또한 복수의 FPC(723)는 한쪽 단자가 제 1 기판(701)에, 다른 쪽 단자가 인쇄 기판(724)에 각각 접속된다. FPC(723)를 접음으로써, 인쇄 기판(724)을 화소부(702)의 이면에 배치하여 전자 기기에 실장할 수 있어 전자 기기의 크기 축소를 도모할 수 있다.
한편, 게이트 드라이버 회로부(722)는 제 1 기판(701) 위에 형성된다. 이에 의하여 슬림 베젤의 전자 기기를 실현할 수 있다.
이와 같은 구성으로 함으로써, 대형이며 해상도가 높은 표시 장치를 실현할 수 있다. 예를 들어 화면 크기가 대각선 30인치 이상, 40인치 이상, 50인치 이상, 또는 60인치 이상의 표시 장치를 실현할 수 있다. 또한 해상도가 4K2K 또는 8K4K 등으로 매우 높은 표시 장치를 실현할 수 있다.
<단면 구성예>
이하에서는 표시 소자로서 액정 소자를 사용하는 구성 및 EL 소자를 사용하는 구성에 대하여 도 13 내지 도 16을 사용하여 설명한다. 또한 도 13 내지 도 15는 각각 도 12의 (A)에 나타낸 일점쇄선 Q-R에서의 단면도이다. 또한 도 16은 도 12의 (B)에 도시된 표시 장치(700A) 중의 일점쇄선 S-T에서의 단면도이다. 도 13 및 도 14는 표시 소자로서 액정 소자를 사용한 구성이고, 도 15 및 도 16은 EL 소자를 사용한 구성이다.
<표시 장치의 공통 부분에 관한 설명>
도 13 내지 도 16에 도시된 표시 장치는 리드 배선부(711)와, 화소부(702)와, 소스 드라이버 회로부(704)와, FPC 단자부(708)를 가진다. 리드 배선부(711)는 신호선(710)을 가진다. 화소부(702)는 트랜지스터(750) 및 용량 소자(790)를 가진다. 소스 드라이버 회로부(704)는 트랜지스터(752)를 가진다. 도 14에는 용량 소자(790)가 없는 경우를 나타내었다.
트랜지스터(750) 및 트랜지스터(752)에는 실시형태 1에서 예시한 트랜지스터를 적용할 수 있다.
본 실시형태에서 사용하는 트랜지스터는 고순도화되고, 산소 결손의 형성이 억제된 산화물 반도체막을 가진다. 상기 트랜지스터는 오프 전류를 낮게 할 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 화상 신호 등의 기록 간격도 길게 설정할 수 있다. 그러므로 리프레시 동작의 빈도를 적게 할 수 있기 때문에 소비 전력을 저감시키는 효과를 가진다.
본 실시형태에서 사용되는 트랜지스터는, 비교적 높은 전계 효과 이동도를 얻을 수 있기 때문에, 고속 구동이 가능하다. 예를 들어 이러한 고속 구동이 가능한 트랜지스터를 표시 장치에 사용함으로써, 화소부의 스위칭 트랜지스터와 구동 회로부에 사용되는 드라이버 트랜지스터를 동일 기판 위에 형성할 수 있다. 즉, 실리콘 웨이퍼 등으로 형성된 구동 회로를 적용하지 않는 구성도 가능하기 때문에 표시 장치의 부품 점수를 삭감할 수 있다. 또한, 화소부에서도, 고속 구동이 가능한 트랜지스터를 사용함으로써, 고화질의 화상을 제공할 수 있다.
도 13, 도 15, 및 도 16에 나타낸 용량 소자(790)는 트랜지스터(750)가 가지는 제 1 게이트 전극과 동일한 막을 가공하여 형성되는 하부 전극과, 반도체층과 동일한 금속 산화물을 가공하여 형성되는 상부 전극을 가진다. 상부 전극은 트랜지스터(750)의 소스 영역 및 드레인 영역과 마찬가지로 저저항화되어 있다. 또한 하부 전극과 상부 전극 사이에는, 트랜지스터(750)의 제 1 게이트 절연층으로서 기능하는 절연막의 일부가 제공된다. 즉, 용량 소자(790)는 한 쌍의 전극 사이에 유전체막으로서 기능하는 절연막이 끼워진 적층형 구조이다. 또한 상부 전극에는 트랜지스터의 소스 전극 및 드레인 전극과 동일한 막을 가공하여 얻어지는 배선이 접속된다.
트랜지스터(750), 트랜지스터(752), 및 용량 소자(790) 위에는 평탄화 절연막(770)이 제공된다.
화소부(702)가 가지는 트랜지스터(750)와 소스 드라이버 회로부(704)가 가지는 트랜지스터(752)에는 상이한 구조의 트랜지스터를 사용하여도 좋다. 예를 들어 이들 중 어느 한쪽에 톱 게이트형 트랜지스터를 적용하고 다른 쪽에 보텀 게이트형 트랜지스터를 적용한 구성으로 하여도 좋다. 또한, 상기 게이트 드라이버 회로부(706)에 대해서도 소스 드라이버 회로부(704)와 마찬가지로, 트랜지스터(750)와 같은 구조의 트랜지스터를 사용하여도 좋고, 상이한 구조의 트랜지스터를 사용하여도 좋다.
신호선(710)은 트랜지스터(750)나 트랜지스터(752)의 소스 전극 및 드레인 전극 등과 같은 도전막으로 형성되어 있다. 이때 구리 원소를 포함하는 재료 등 저항이 낮은 재료를 사용하면, 배선 저항에 기인하는 신호 지연 등이 적고 대화면 표시가 가능하게 되므로 바람직하다.
FPC 단자부(708)는 일부가 접속 전극으로서 기능하는 배선(760), 이방성 도전막(780), 및 FPC(716)를 가진다. 배선(760)은 이방성 도전막(780)을 통하여 FPC(716)가 가지는 단자와 전기적으로 접속된다. 여기서, 배선(760)은 트랜지스터(750)나 트랜지스터(752)의 소스 전극 및 드레인 전극 등과 같은 도전막으로 형성되어 있다.
제 1 기판(701) 및 제 2 기판(705)으로서, 예를 들어 유리 기판, 또는 플라스틱 기판 등의 가요성을 가지는 기판을 사용할 수 있다. 제 1 기판(701)에 가요성을 가지는 기판을 사용하는 경우에는, 제 1 기판(701)과 트랜지스터(750) 등 사이에 물이나 수소에 대한 배리어성을 가지는 절연층을 제공하는 것이 바람직하다.
제 2 기판(705) 측에는 차광막(738), 착색막(736), 이들과 접하는 절연막(734)이 제공된다.
<액정 소자를 사용하는 표시 장치의 구성예>
도 13에 도시된 표시 장치(700)는 액정 소자(775)와 스페이서(778)를 가진다. 액정 소자(775)는 도전층(772), 도전층(774), 및 이들 사이의 액정층(776)을 가진다. 도전층(774)은 제 2 기판(705) 측에 제공되고, 공통 전극으로서의 기능을 가진다. 또한 도전층(772)은 트랜지스터(750)가 가지는 소스 전극 또는 드레인 전극에 전기적으로 접속된다. 도전층(772)은 평탄화 절연막(770) 위에 형성되고 화소 전극으로서 기능한다.
도전층(772)에는 가시광에 대하여 투광성을 가지는 재료 또는 반사성을 가지는 재료를 사용할 수 있다. 투광성을 가지는 재료로서, 예를 들어 인듐, 아연, 주석 등을 포함하는 산화물 재료를 사용하는 것이 좋다. 반사성을 가지는 재료로서, 예를 들어 알루미늄, 은 등을 포함하는 재료를 사용하는 것이 좋다.
도전층(772)에 반사성 재료를 사용하면, 표시 장치(700)는 반사형 액정 표시 장치가 된다. 한편으로 도전층(772)에 투광성 재료를 사용하면, 투과형 액정 표시 장치가 된다. 반사형 액정 표시 장치의 경우, 시인 측에 편광판을 제공한다. 한편, 투과형 액정 표시 장치의 경우, 액정 소자를 끼우도록 한 쌍의 편광판을 제공한다.
도 14에 도시된 표시 장치(700)는 횡전계 방식(예를 들어 FFS 모드)의 액정 소자(775)를 사용한 예를 나타낸 것이다. 도전층(772) 위에 절연층(773)을 개재하여 공통 전극으로서 기능하는 도전층(774)이 제공된다. 도전층(772)과 도전층(774) 사이에 생기는 전계에 의하여 액정층(776)의 배향 상태를 제어할 수 있다.
도 14에서 도전층(774), 절연층(773), 도전층(772)의 적층 구조로 저장 용량 소자(storage capacitor)를 구성할 수 있다. 그러므로 용량 소자를 별도로 제공할 필요가 없으므로 개구율을 높일 수 있다.
도 13 및 도 14에 도시하지 않았지만, 액정층(776)과 접하는 배향막을 제공하는 구성으로 하여도 좋다. 또한 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판), 그리고 백라이트, 사이드 라이트 등의 광원을 적절히 제공할 수 있다.
액정층(776)에는 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정(PDLC: Polymer Dispersed Liquid Crystal), 고분자 네트워크형 액정(PNLC: Polymer Network Liquid Crystal), 강유전성 액정, 반강유전성 액정 등을 사용할 수 있다. 또한 횡전계 방식을 채용하는 경우, 배향막을 사용하지 않는 블루상을 나타내는 액정을 사용하여도 좋다.
액정 소자의 모드로서는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, ECB(Electrically Controlled Birefringence) 모드, 게스트 호스트 모드 등을 사용할 수 있다.
액정층(776)에 고분자 분산형 액정이나, 고분자 네트워크형 액정 등을 사용한, 산란형 액정을 사용할 수도 있다. 이때, 착색막(736)을 제공하지 않고 흑백 표시를 수행하는 구성으로 하여도 좋고, 착색막(736)을 사용하여 컬러 표시를 수행하는 구성으로 하여도 좋다.
액정 소자의 구동 방법으로서 계시 가법 혼색법에 의거하여 컬러 표시를 수행하는 시간 분할 표시 방식(필드 시??셜 구동 방식이라고도 함)을 적용하여도 좋다. 이 경우, 착색막(736)을 제공하지 않는 구성으로 할 수 있다. 시간 분할 표시 방식을 사용한 경우, 예를 들어 R(적색), G(녹색), B(청색) 각각의 색을 나타내는 부화소를 제공할 필요가 없기 때문에, 화소의 개구율을 향상시키거나, 정세도를 높일 수 있다는 등의 이점이 있다.
<발광 소자를 사용하는 표시 장치>
도 15에 나타낸 표시 장치(700)는 발광 소자(782)를 가진다. 발광 소자(782)는 도전층(772), EL층(786), 및 도전막(788)을 가진다. EL층(786)은 유기 화합물 또는 무기 화합물 등의 발광 재료를 가진다.
발광 재료로서는, 형광 재료, 인광 재료, 열 활성화 지연 형광(Thermally activated delayed fluorescence: TADF) 재료, 무기 화합물(퀀텀닷(quantum dot) 재료 등) 등을 사용할 수 있다.
도 15에 도시된 표시 장치(700)에는, 평탄화 절연막(770) 위에 도전층(772)의 일부를 덮는 절연막(730)이 제공된다. 여기서 발광 소자(782)는 투광성의 도전막(788)을 가지는 톱 이미션형 발광 소자이다. 또한 발광 소자(782)는 도전층(772) 측으로 광을 사출하는 보텀 이미션 구조나, 도전층(772) 측 및 도전막(788) 측 양쪽으로 광을 사출하는 듀얼 이미션 구조로 하여도 좋다.
착색막(736)은 발광 소자(782)와 중첩되는 위치에 제공되어 있다. 차광막(738)은 절연막(730)과 중첩되는 위치, 리드 배선부(711), 및 소스 드라이버 회로부(704)에 제공되어 있다. 또한 착색막(736) 및 차광막(738)은 절연막(734)으로 덮여 있다. 또한 발광 소자(782)와 절연막(734) 사이는 밀봉막(732)으로 충전되어 있다. 또한 EL층(786)을 화소마다 섬 형상으로 또는 화소열마다 줄무늬 형상으로 형성하는 경우, 즉 개별 도포하여 형성하는 경우에는, 착색막(736)을 제공하지 않는 구성으로 하여도 좋다.
도 16에는 플렉시블 디스플레이에 적합하게 적용할 수 있는 표시 장치의 구성을 도시하였다. 도 16은 도 12의 (B)에 도시된 표시 장치(700A) 중의 일점쇄선 S-T에서의 단면도이다.
도 16에 도시된 표시 장치(700A)는 도 15에 도시된 제 1 기판(701) 대신에 지지 기판(745), 접착층(742), 수지층(743), 및 절연층(744)이 적층된 구성을 가진다. 트랜지스터(750)나 용량 소자(790) 등은 수지층(743) 위에 제공된 절연층(744) 위에 제공된다.
지지 기판(745)은 유기 수지나 유리 등을 포함하고, 가요성을 가질 정도로 얇은 기판이다. 수지층(743)은 폴리이미드나 아크릴 등의 유기 수지를 포함하는 층이다. 절연층(744)은 산화 실리콘, 산화질화 실리콘, 질화 실리콘 등의 무기 절연막을 포함한다. 수지층(743)과 지지 기판(745)은 접착층(742)에 의하여 접합된다. 수지층(743)은 지지 기판(745)보다 얇은 것이 바람직하다.
도 16에 도시된 표시 장치(700A)는, 도 15에 도시된 제 2 기판(705) 대신에 보호층(740)을 가진다. 보호층(740)은 밀봉막(732)과 접합된다. 보호층(740)으로서, 유리 기판이나 수지 필름 등을 사용할 수 있다. 또한 보호층(740)으로서는 편광판, 산란판 등의 광학 부재나, 터치 센서 패널 등의 입력 장치, 또는 이들을 2개 이상 적층한 구성을 적용하여도 좋다.
발광 소자(782)가 가지는 EL층(786)은 절연막(730) 및 도전층(772) 위에 섬 형상으로 제공된다. EL층(786)을 부화소마다 발광색이 상이하게 되도록 구분하여 형성함으로써, 착색막(736)을 사용하지 않고 컬러 표시를 실현할 수 있다. 또한 발광 소자(782)를 덮어 보호층(741)이 제공된다. 보호층(741)은 발광 소자(782)로 물 등의 불순물이 확산되는 것을 방지하는 기능을 가진다. 보호층(741)에는 무기 절연막을 사용하는 것이 바람직하다. 또한 무기 절연막과 유기 절연막을 각각 하나 이상 포함하는 적층 구조로 하는 것이 더 바람직하다.
도 16에 접을 수 있는 영역(P2)을 도시하였다. 영역(P2)은 지지 기판(745), 접착층(742) 외에, 절연층(744) 등의 무기 절연막이 제공되지 않은 부분을 가진다. 또한 영역(P2)에서, 배선(760)을 덮어 수지층(746)이 제공된다. 접을 수 있는 영역(P2)에 가능한 한 무기 절연막을 제공하지 않고, 또한 금속 또는 합금을 포함하는 도전층과 유기 재료를 포함하는 층만을 적층시킨 구성으로 함으로써, 접었을 때 크랙이 생기는 것을 방지할 수 있다. 또한 영역(P2)에 지지 기판(745)을 제공하지 않는 것에 의하여, 표시 장치(700A)의 일부를 매우 작은 곡률 반경으로 접을 수 있다.
<표시 장치에 입력 장치를 제공하는 구성예>
도 13 내지 도 16에 도시된 표시 장치(700) 또는 표시 장치(700A)에 입력 장치를 제공하여도 좋다. 상기 입력 장치는, 예를 들어 터치 센서 등을 들 수 있다.
예를 들어 센서의 방식으로서는 정전 용량 방식, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 감압 방식 등 다양한 방식을 사용할 수 있다. 또는 이들 중 2개 이상을 조합하여 사용하여도 좋다.
또한, 터치 패널의 구성은 입력 장치를 한 쌍의 기판 사이에 형성되는 소위 인셀형 터치 패널, 입력 장치를 표시 장치(700) 위에 형성되는 소위 온셀형 터치 패널, 또는 입력 장치를 표시 장치(700)에 접합하여 사용하는 소위 아웃셀형 터치 패널 등이 있다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은, 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 반도체 장치를 가지는 표시 장치에 대하여 도 17을 사용하여 설명한다.
도 17의 (A)에 도시된 표시 장치는 화소부(502)와, 구동 회로부(504)와, 보호 회로(506)와, 단자부(507)를 가진다. 또한 보호 회로(506)를 제공하지 않는 구성으로 하여도 좋다.
화소부(502)나 구동 회로부(504)가 가지는 트랜지스터로서, 본 발명의 일 형태의 트랜지스터를 적용할 수 있다. 또한 보호 회로(506)에도 본 발명의 일 형태의 트랜지스터를 적용하여도 좋다.
화소부(502)는 X행 Y열(X, Y는 각각 독립적으로 2 이상의 자연수임)로 배치된 복수의 표시 소자를 구동시키는 복수의 화소 회로(501)를 가진다.
구동 회로부(504)는 게이트선(GL_1) 내지 게이트선(GL_X)에 주사 신호를 출력하는 게이트 드라이버(504a), 데이터선(DL_1) 내지 데이터선(DL_Y)에 데이터 신호를 공급하는 소스 드라이버(504b) 등의 구동 회로를 가진다. 게이트 드라이버(504a)는 적어도 시프트 레지스터를 가지는 구성으로 하면 좋다. 또한, 소스 드라이버(504b)는 예를 들어 복수의 아날로그 스위치 등을 사용하여 구성된다. 또한 시프트 레지스터 등을 사용하여 소스 드라이버(504b)를 구성하여도 좋다.
단자부(507)란 외부의 회로로부터 표시 장치에 전원, 제어 신호, 및 화상 신호 등을 입력하기 위한 단자가 제공된 부분을 말한다.
보호 회로(506)는, 이 자체가 접속되는 배선에 일정한 범위 외의 전위가 공급되었을 때, 상기 배선과 다른 배선을 도통 상태로 하는 회로이다. 도 17의 (A)에 도시된 보호 회로(506)는, 예를 들어 게이트 드라이버(504a)와 화소 회로(501) 사이의 배선인 게이트선(GL), 또는 소스 드라이버(504b)와 화소 회로(501) 사이의 배선인 데이터선(DL) 등의 각종 배선에 접속된다.
게이트 드라이버(504a)와 소스 드라이버(504b)는 각각 화소부(502)와 같은 기판 위에 제공되어 있어도 좋고, 게이트 드라이버 회로 또는 소스 드라이버 회로가 별도로 형성된 기판(예를 들어, 단결정 반도체막 또는 다결정 반도체막으로 형성된 구동 회로 기판)을 COG나 TAB(Tape Automated Bonding)에 의하여 화소부(502)가 제공되는 기판에 실장하는 구성으로 하여도 좋다.
도 17의 (A)에 도시된 복수의 화소 회로(501)는, 예를 들어 도 17의 (B) 또는 (C)에 도시된 구성으로 할 수 있다.
도 17의 (B)에 도시된 화소 회로(501)는 액정 소자(570)와, 트랜지스터(550)와, 용량 소자(560)를 가진다. 또한, 화소 회로(501)에는 데이터선(DL_n), 게이트선(GL_m), 전위 공급선(VL) 등이 접속되어 있다.
액정 소자(570)의 한 쌍의 전극 중 한쪽의 전위는 화소 회로(501)의 사양에 따라 적절히 설정된다. 액정 소자(570)는 기록되는 데이터에 따라 배향 상태가 설정된다. 또한 복수의 화소 회로(501) 각각이 가지는 액정 소자(570)의 한 쌍의 전극 중 한쪽에 공통 전위(코먼 전위)를 공급하여도 좋다. 또한 각 행의 화소 회로(501)의 액정 소자(570)의 한 쌍의 전극 중 한쪽에 상이한 전위를 공급하여도 좋다.
도 17의 (C)에 도시된 화소 회로(501)는 트랜지스터(552)와, 트랜지스터(554)와, 용량 소자(562)와, 발광 소자(572)를 가진다. 또한, 화소 회로(501)에는 데이터선(DL_n), 게이트선(GL_m), 전위 공급선(VL_a), 및 전위 공급선(VL_b) 등이 접속되어 있다.
또한, 전위 공급선(VL_a) 및 전위 공급선(VL_b) 중 한쪽에는 고전원 전위 VDD가 공급되고, 다른 쪽에는 저전원 전위 VSS가 공급된다. 트랜지스터(554)의 게이트에 공급되는 전위에 따라 발광 소자(572)를 흐르는 전류가 제어됨으로써 발광 소자(572)로부터의 발광 휘도가 제어된다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은, 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합하여 실시할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 4)
이하에서는, 화소에 표시되는 계조를 보정하기 위한 메모리를 가지는 화소 회로와, 이를 가지는 표시 장치에 대하여 설명한다. 실시형태 1에서 예시한 트랜지스터는, 아래에서 예시하는 화소 회로에 사용되는 트랜지스터에 적용할 수 있다.
<회로 구성>
도 18의 (A)에 화소 회로(400)의 회로도를 나타내었다. 화소 회로(400)는 트랜지스터(M1), 트랜지스터(M2), 용량 소자(C1), 및 회로(401)를 가진다. 또한 화소 회로(400)에는 배선(S1), 배선(S2), 배선(G1), 및 배선(G2)이 접속된다.
트랜지스터(M1)는 게이트가 배선(G1)에 접속되고, 소스 및 드레인 중 한쪽이 배선(S1)에 접속되고, 다른 쪽이 용량 소자(C1)의 한쪽 전극과 접속된다. 트랜지스터(M2)는 게이트가 배선(G2)에 접속되고, 소스 및 드레인 중 한쪽이 배선(S2)에 접속되고, 다른 쪽이 용량 소자(C1)의 다른 쪽 전극 및 회로(401)에 접속된다.
회로(401)는 적어도 하나의 표시 소자를 포함하는 회로이다. 표시 소자로서 다양한 소자를 사용할 수 있지만, 대표적으로는 유기 EL 소자나 LED 소자 등의 발광 소자, 액정 소자, 또는 MEMS(Micro Electro Mechanical Systems) 소자 등을 적용할 수 있다.
트랜지스터(M1)와 용량 소자(C1)를 접속시키는 노드를 노드(N1)로 하고, 트랜지스터(M2)와 회로(401)를 접속시키는 노드를 노드(N2)로 한다.
화소 회로(400)는 트랜지스터(M1)를 오프 상태로 함으로써 노드(N1)의 전위를 유지할 수 있다. 또한 트랜지스터(M2)를 오프 상태로 함으로써 노드(N2)의 전위를 유지할 수 있다. 또한 트랜지스터(M2)를 오프 상태로 한 상태에서 트랜지스터(M1)를 통하여 노드(N1)에 소정의 전위를 기록함으로써, 용량 소자(C1)를 통한 용량 결합에 의하여 노드(N1)의 전위의 변위에 따라 노드(N2)의 전위를 변화시킬 수 있다.
여기서 트랜지스터(M1) 및 트랜지스터(M2) 중 한쪽 또는 양쪽에 실시형태 1에서 예시한 산화물 반도체가 적용된 트랜지스터를 적용할 수 있다. 그러므로, 오프 전류가 매우 낮기 때문에, 노드(N1) 또는 노드(N2)의 전위를 장기간에 걸쳐 유지할 수 있다. 또한 각 노드의 전위를 유지하는 기간이 짧은 경우(구체적으로는 프레임 주파수가 30Hz 이상인 경우 등)에는 실리콘 등의 반도체를 적용한 트랜지스터를 사용하여도 좋다.
<구동 방법예>
이어서, 도 18의 (B)를 사용하여 화소 회로(400)의 동작 방법의 일례를 설명한다. 도 18의 (B)는 화소 회로(400)의 동작에 따른 타이밍 차트이다. 또한 여기서는 설명을 용이하게 하기 위하여 배선 저항 등의 각종 저항, 트랜지스터나 배선 등의 기생 용량, 및 트랜지스터의 문턱 전압 등의 영향은 고려하지 않는다.
도 18의 (B)에 도시된 동작에서는, 1프레임 기간을 기간(T1)과 기간(T2)으로 나눈다. 기간(T1)은 노드(N2)에 전위를 기록하는 기간이고, 기간(T2)은 노드(N1)에 전위를 기록하는 기간이다.
[기간T1]
기간(T1)에서는, 배선(G1) 및 배선(G2) 양쪽에 트랜지스터를 온 상태로 하는 전위를 공급한다. 또한 배선(S1)에는 고정 전위인 전위 Vref를 공급하고, 배선(S2)에는 제 1 데이터 전위 Vw를 공급한다.
노드(N1)에는 트랜지스터(M1)를 통하여 배선(S1)으로부터 전위 Vref가 공급된다. 또한 노드(N2)에는 트랜지스터(M2)를 통하여 제 1 데이터 전위 Vw가 공급된다. 따라서, 용량 소자(C1)에 전위차(Vw-Vref)가 유지된 상태가 된다.
[기간T2]
이어서, 기간(T2)에서는, 배선(G1)에 트랜지스터(M1)를 온 상태로 하는 전위를 공급하고, 배선(G2)에 트랜지스터(M2)를 오프 상태로 하는 전위를 공급한다. 또한 배선(S1)에는 제 2 데이터 전위 Vdata를 공급한다. 배선(S2)에는 소정의 정전위를 공급하거나 또는 부유 상태로 하여도 좋다.
노드(N1)에는 트랜지스터(M1)를 통하여 제 2 데이터 전위 Vdata가 공급된다. 이때 용량 소자(C1)에 의한 용량 결합에 의하여 제 2 데이터 전위 Vdata에 따라 노드(N2)의 전위가 전위 dV만큼 변화된다. 즉 회로(401)에는 제 1 데이터 전위 Vw와 전위 dV를 합한 전위가 입력된다. 또한 도 18의 (B)에서는 전위 dV를 양의 값으로 나타내었지만, 음의 값이어도 좋다. 즉, 제 2 데이터 전위 Vdata가 전위 Vref보다 낮아도 좋다.
여기서 전위 dV는 용량 소자(C1)의 용량값과 회로(401)의 용량값에 따라 대략 결정된다. 용량 소자(C1)의 용량값이 회로(401)의 용량값보다 충분히 큰 경우, 전위 dV는 제 2 데이터 전위 Vdata에 가까운 전위가 된다.
이와 같이, 화소 회로(400)는 2종류의 데이터 신호를 조합하여, 표시 소자를 포함한 회로(401)에 공급하는 전위를 생성할 수 있으므로, 화소 회로(400) 내에서 계조의 보정을 수행할 수 있다.
화소 회로(400)는 배선(S1) 및 배선(S2)에 접속되는 소스 드라이버가 공급할 수 있는 최대 전위를 넘는 전위를 생성하는 것도 가능하게 된다. 예를 들어, 발광 소자를 사용한 경우에는, 하이 다이내믹 레인지(HDR) 표시 등을 수행할 수 있다. 또한 액정 소자를 사용한 경우에는, 오버드라이브 구동 등을 실현할 수 있다.
<적용예>
[액정 소자를 사용한 예]
도 18의 (C)에 나타낸 화소 회로(400LC)는 회로(401LC)를 가진다. 회로(401LC)는 액정 소자(LC)와 용량 소자(C2)를 가진다.
액정 소자(LC)는 한쪽 전극이 노드(N2) 및 용량 소자(C2)의 한쪽 전극에 접속되고, 다른 쪽 전극이 전위 Vcom2가 공급되는 배선에 접속된다. 용량 소자(C2)는 다른 쪽 전극이 전위 Vcom1이 공급되는 배선과 접속된다.
용량 소자(C2)는 유지 용량 소자로서 기능한다. 또한 용량 소자(C2)는 불필요하면 생략할 수 있다.
화소 회로(400LC)는 액정 소자(LC)에 높은 전압을 공급할 수 있으므로, 예를 들어 오버드라이브 구동에 의하여 고속 표시를 실현하는 것, 구동 전압이 높은 액정 재료를 적용하는 것 등이 가능하다. 또한 배선(S1) 또는 배선(S2)에 보정 신호를 공급함으로써 사용 온도나 액정 소자(LC)의 열화 상태 등에 따라 계조를 보정할 수도 있다.
[발광 소자를 사용한 예]
도 18의 (D)에 나타낸 화소 회로(400EL)는 회로(401EL)를 가진다. 회로(401EL)는 발광 소자(EL), 트랜지스터(M3), 및 용량 소자(C2)를 가진다.
트랜지스터(M3)는 게이트가 노드(N2) 및 용량 소자(C2)의 한쪽 전극에 접속되고, 소스 및 드레인 중 한쪽이 전위 VH가 공급되는 배선에 접속되고, 다른 쪽이 발광 소자(EL)의 한쪽 전극에 접속된다. 용량 소자(C2)는 다른 쪽 전극이 전위 Vcom이 공급되는 배선에 접속된다. 발광 소자(EL)는 다른 쪽 전극이 전위 VL이 공급되는 배선에 접속된다.
트랜지스터(M3)는 발광 소자(EL)에 공급되는 전류를 제어하는 기능을 가진다. 용량 소자(C2)는 유지 용량 소자로서 기능한다. 용량 소자(C2)는 불필요하면 생략할 수 있다.
또한 여기서는 발광 소자(EL)의 애노드 측이 트랜지스터(M3)에 접속되는 구성을 나타내었지만, 캐소드 측이 트랜지스터(M3)에 접속되어도 좋다. 이때, 전위 VH와 전위 VL의 값을 적절히 변경할 수 있다.
화소 회로(400EL)는 트랜지스터(M3)의 게이트에 높은 전위를 공급함으로써 발광 소자(EL)에 큰 전류를 흘릴 수 있기 때문에 예를 들어 HDR 표시 등을 실현할 수 있다. 또한, 배선(S1) 또는 배선(S2)에 보정 신호를 공급함으로써, 트랜지스터(M3)나 발광 소자(EL)의 전기 특성의 편차를 보정할 수도 있다.
또한 도 18의 (C) 및 (D)에서 예시한 회로에 한정되지 않고, 트랜지스터나 용량 소자 등을 별도로 추가한 구성으로 하여도 좋다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태를 사용하여 제작할 수 있는 표시 모듈에 대하여 설명한다.
도 19의 (A)에 도시된 표시 모듈(6000)은 상부 커버(6001)와 하부 커버(6002) 사이에 FPC(6005)가 접속된 표시 장치(6006), 프레임(6009), 인쇄 기판(6010), 및 배터리(6011)를 가진다.
예를 들어 본 발명의 일 형태를 사용하여 제작된 표시 장치를 표시 장치(6006)에 사용할 수 있다. 표시 장치(6006)에 의하여 소비 전력이 매우 낮은 표시 모듈을 실현할 수 있다.
상부 커버(6001) 및 하부 커버(6002)는 표시 장치(6006)의 크기에 맞추어 형상이나 치수를 적절히 변경할 수 있다.
표시 장치(6006)는 터치 패널로서의 기능을 가져도 좋다.
프레임(6009)은 표시 장치(6006)의 보호 기능, 인쇄 기판(6010)의 동작에 의하여 발생하는 전자기파를 차단하는 기능, 방열판으로서의 기능 등을 가져도 좋다.
인쇄 기판(6010)은 전원 회로, 비디오 신호 및 클록 신호를 출력하기 위한 신호 처리 회로, 배터리 제어 회로 등을 가진다.
도 19의 (B)는 광학식 터치 센서를 구비한 표시 모듈(6000)의 단면 개략도이다.
표시 모듈(6000)은 인쇄 기판(6010)에 제공된 발광부(6015) 및 수광부(受光部)(6016)를 가진다. 또한 상부 커버(6001)와 하부 커버(6002)로 둘러싸인 영역에 한 쌍의 도광부(導光部)(도광부(6017a), 도광부(6017b))를 가진다.
표시 장치(6006)는 프레임(6009)을 개재하여 인쇄 기판(6010)이나 배터리(6011)와 중첩하여 제공된다. 표시 장치(6006)와 프레임(6009)은 도광부(6017a), 도광부(6017b)에 고정된다.
발광부(6015)로부터 방출된 광(6018)은 도광부(6017a)를 통하여 표시 장치(6006) 상부를 경유하고 도광부(6017b)를 통하여 수광부(6016)에 도달한다. 예를 들어 손가락이나 스타일러스 등의 피검지체에 의하여 광(6018)이 차단됨으로써 터치 조작을 검출할 수 있다.
발광부(6015)는, 예를 들어 표시 장치(6006)의 인접한 2변을 따라 복수로 제공된다. 수광부(6016)는 발광부(6015)와 대향하는 위치에 복수로 제공된다. 이로써 터치 조작이 수행된 위치의 정보를 취득할 수 있다.
발광부(6015)에는, 예를 들어 LED 소자 등의 광원을 사용할 수 있고, 특히 적외선을 발하는 광원을 사용하는 것이 바람직하다. 수광부(6016)에는 발광부(6015)가 발하는 광을 받고 전기 신호로 변환하는 광전 소자를 사용할 수 있다. 바람직하게는 적외선을 수광할 수 있는 포토다이오드를 사용할 수 있다.
광(6018)을 투과시키는 도광부(6017a), 도광부(6017b)를 사용함으로써, 발광부(6015)와 수광부(6016)를 표시 장치(6006) 아래쪽에 배치할 수 있어, 외광이 수광부(6016)에 도달하여 터치 센서가 오동작하는 것을 억제할 수 있다. 특히 가시광을 흡수하고 적외선을 투과시키는 수지를 사용하면 터치 센서의 오동작을 효과적으로 억제할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태의 표시 장치를 적용할 수 있는 전자 기기의 예에 대하여 설명한다.
도 20의 (A)에 도시된 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508) 등을 가진다. 표시부(6502)는 터치 패널 기능을 가진다.
표시부(6502)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 20의 (B)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함한 단면 개략도이다.
하우징(6501)의 표시면 측에는 투광성을 가지는 보호 부재(6510)가 제공되고, 하우징(6501)과 보호 부재(6510)로 둘러싸인 공간 내에 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 인쇄 기판(6517), 배터리(6518) 등이 배치된다.
보호 부재(6510)에는 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 도시되지 않은 접착층에 의하여 고정되어 있다.
표시부(6502)보다 외측의 영역에서 표시 패널(6511)의 일부가 접혀 있다. 또한 이 접힌 부분에 FPC(6515)가 접속된다. FPC(6515)에는 IC(6516)가 실장되어 있다. 또한 FPC(6515)는 인쇄 기판(6517)에 제공된 단자에 접속된다.
표시 패널(6511)에는 본 발명의 일 형태의 플렉시블 디스플레이 패널을 적용할 수 있다. 그러므로 매우 가벼운 전자 기기를 실현할 수 있다. 또한 표시 패널(6511)이 매우 얇기 때문에 전자 기기의 두께를 얇게 하면서 대용량 배터리(6518)를 탑재할 수도 있다. 또한 표시 패널(6511)의 일부를 접어 화소부의 이면 측에 FPC(6515)와의 접속부를 배치함으로써 슬림 베젤의 전자 기기를 실현할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는, 본 발명의 일 형태를 사용하여 제작된 표시 장치를 가지는 전자 기기에 대하여 설명한다.
이하에서 예시하는 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 구비한 것이다. 따라서 높은 해상도가 실현된 전자 기기이다. 또한 높은 해상도와 큰 화면이 양립된 전자 기기로 할 수 있다.
본 발명의 일 형태의 전자 기기의 표시부에는, 예를 들어 풀 하이비전, 4K2K, 8K4K, 16K8K, 또는 그 이상의 해상도를 가지는 영상을 표시할 수 있다.
전자 기기로서는, 예를 들어 텔레비전 장치, 노트북형 퍼스널 컴퓨터, 모니터 장치, 디지털 사이니지, 파칭코기, 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 음향 재생 장치 등이 있다.
본 발명의 일 형태가 적용된 전자 기기는 가옥 또는 빌딩의 내벽 또는 외벽, 자동차 등의 내장 또는 외장 등의 평면 또는 곡면을 따라 제공할 수 있다.
도 21의 (A)는 파인더(8100)가 장착된 상태의 카메라(8000)의 외관을 도시한 도면이다.
카메라(8000)는 하우징(8001), 표시부(8002), 조작 버튼(8003), 셔터 버튼(8004) 등을 가진다. 또한 카메라(8000)에는 탈착 가능한 렌즈(8006)가 장착된다.
또한 카메라(8000)는 렌즈(8006)와 하우징이 일체화되어도 좋다.
카메라(8000)는 셔터 버튼(8004)을 누르거나 터치 패널로서 기능하는 표시부(8002)를 터치함으로써 촬상할 수 있다.
하우징(8001)은 전극을 가지는 마운트를 가지고, 파인더(8100) 외에 스트로보 장치 등을 접속할 수 있다.
파인더(8100)는 하우징(8101), 표시부(8102), 버튼(8103) 등을 가진다.
하우징(8101)은 카메라(8000)의 마운트와 결합하는 마운트에 의하여 카메라(8000)에 장착되어 있다. 파인더(8100)는 카메라(8000)로부터 수신한 영상 등을 표시부(8102)에 표시시킬 수 있다.
버튼(8103)은 전원 버튼 등으로서의 기능을 가진다.
카메라(8000)의 표시부(8002) 및 파인더(8100)의 표시부(8102)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 또한 파인더가 내장된 카메라(8000)이어도 좋다.
도 21의 (B)는 헤드 마운트 디스플레이(8200)의 외관을 도시한 도면이다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 케이블(8205) 등을 가진다. 또한 장착부(8201)에는 배터리(8206)가 내장된다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기 등을 가지고, 수신한 영상 정보를 표시부(8204)에 표시시킬 수 있다. 또한 본체(8203)는 카메라를 가지고, 사용자의 안구나 눈꺼풀의 움직임의 정보를 입력 수단으로서 사용할 수 있다.
장착부(8201)는 사용자와 접하는 위치에 사용자의 안구의 움직임에 따라 흐르는 전류를 검지할 수 있는 복수의 전극이 제공되고, 시선을 인식하는 기능을 가져도 좋다. 또한 상기 전극을 흐르는 전류에 의하여 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한 장착부(8201)는 온도 센서, 압력 센서, 가속도 센서 등의 각종 센서를 가져도 좋고, 사용자의 생체 정보를 표시부(8204)에 표시하는 기능이나, 사용자의 머리의 움직임에 맞추어 표시부(8204)에 표시되는 영상을 변화시키는 기능을 가져도 좋다.
표시부(8204)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 21의 (C), (D), 및 (E)는 헤드 마운트 디스플레이(8300)의 외관을 나타낸 도면이다. 헤드 마운트 디스플레이(8300)는 하우징(8301)과, 표시부(8302)와, 밴드상의 고정구(8304)와, 한 쌍의 렌즈(8305)를 가진다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 시인할 수 있다. 또한 표시부(8302)를 만곡시켜 배치하면, 사용자가 높은 임장감을 느낄 수 있어 바람직하다. 또한 표시부(8302)의 다른 영역에 표시된 다른 화상을 렌즈(8305)를 통하여 시인함으로써 시차를 사용한 3차원 표시 등을 할 수도 있다. 또한 하나의 표시부(8302)를 제공하는 구성에 한정되지 않고, 2개의 표시부(8302)를 제공하고 사용자의 한쪽 눈마다 하나의 표시부를 배치하여도 좋다.
또한 표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 반도체 장치를 가지는 표시 장치는 정세도가 매우 높기 때문에, 도 21의 (E)와 같이 렌즈(8305)를 사용하여 확대하여도, 사용자에게 화소가 시인되지 않고, 더 현실감이 더 높은 영상을 표시할 수 있다.
도 22의 (A) 내지 (G)에 도시된 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9008) 등을 가진다.
도 22의 (A) 내지 (G)에 도시된 전자 기기는 다양한 기능을 가진다. 예를 들어, 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 기록 매체에 기록되는 프로그램 또는 데이터를 판독하여 처리하는 기능 등을 가질 수 있다. 또한 전자 기기의 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. 전자 기기는 복수의 표시부를 가져도 좋다. 또한, 전자 기기에 카메라 등을 제공하여 정지 화상, 동영상을 촬영하고, 기록 매체(외부 또는 카메라에 내장)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 22의 (A) 내지 (G)에 도시된 전자 기기의 자세한 사항에 대하여 이하에서 설명한다.
도 22의 (A)는 텔레비전 장치(9100)를 나타낸 사시도이다. 텔레비전 장치(9100)에는 대화면, 예를 들어 50인치 이상 또는 100인치 이상의 표시부(9001)를 포함시킬 수 있다.
도 22의 (B)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 센서(9007) 등을 제공하여도 좋다. 또한 휴대 정보 단말기(9101)는 문자나 화상 정보를 그 복수의 면에 표시할 수 있다. 도 22의 (B)에는 3개의 아이콘(9050)을 표시한 예를 나타내었다. 또한 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수도 있다. 정보(9051)의 일례로서, 전자 메일, SNS, 전화 등의 착신의 알림, 전자 메일이나 SNS 등의 제목, 송신자명, 일시, 시각, 배터리의 잔량, 안테나 수신의 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에는 아이콘(9050) 등을 표시하여도 좋다.
도 22의 (C)는 휴대 정보 단말기(9102)를 나타낸 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 가진다. 여기서는 정보(9052), 정보(9053), 정보(9054)가 각각 상이한 면에 표시되어 있는 예를 나타내었다. 예를 들어, 사용자는 옷의 가슴 주머니에 휴대 정보 단말기(9102)를 수납한 상태에서, 휴대 정보 단말기(9102) 위쪽에서 볼 수 있는 위치에 표시된 정보(9053)를 확인할 수도 있다. 사용자는 휴대 정보 단말기(9102)를 주머니에서 꺼내지 않고 표시를 확인하고, 예를 들어 전화를 받을지 여부를 판단할 수 있다.
도 22의 (D)는 손목시계형 휴대 정보 단말기(9200)를 나타낸 사시도이다. 휴대 정보 단말기(9200)는 예를 들어 스마트 워치로서 사용할 수 있다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 할 수 있다. 또한 휴대 정보 단말기(9200)는, 예를 들어 무선 통신 가능한 헤드세트와 상호 통신함으로써 핸즈프리로 통화할 수도 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)에 의하여 다른 정보 단말기와 상호로 데이터를 주고받거나 충전할 수도 있다. 또한 충전 동작은 무선 급전에 의하여 수행하여도 좋다.
도 22의 (E), 도 21의 (F) 및 (G)는 접을 수 있는 휴대 정보 단말기(9201)를 도시한 사시도이다. 또한 도 22의 (E)는 휴대 정보 단말기(9201)를 펼친 상태의 사시도이고, 도 22의 (G)는 접은 상태의 사시도이고, 도 22의 (F)는 도 22의 (E)와 (G) 중 한쪽으로부터 다른 쪽으로 변화되는 도중의 상태의 사시도이다. 휴대 정보 단말기(9201)는 접은 상태에서는 가반성이 우수하고, 펼친 상태에서는 이음매가 없고 넓은 표시 영역에 의하여 표시의 일람성이 우수하다. 휴대 정보 단말기(9201)가 가지는 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지된다. 예를 들어, 표시부(9001)는 곡률 반경 1mm 이상 150mm 이하로 구부릴 수 있다.
도 23의 (A)에 텔레비전 장치의 일례를 도시하였다. 텔레비전 장치(7100)는 하우징(7101)에 표시부(7500)가 포함되어 있다. 여기서는 스탠드(7103)에 의하여 하우징(7101)을 지지한 구성을 나타내었다.
도 23의 (A)에 도시된 텔레비전 장치(7100)의 조작은 하우징(7101)이 구비하는 조작 스위치나, 별체의 리모트 컨트롤러(7111)에 의하여 수행할 수 있다. 또는 표시부(7500)에 터치 패널을 적용하고 이를 터치함으로써 텔레비전 장치(7100)를 조작하여도 좋다. 리모트 컨트롤러(7111)는 조작 버튼 외에 표시부를 가져도 좋다.
또한 텔레비전 장치(7100)는 텔레비전 방송의 수신기나, 네트워크 접속을 위한 통신 장치를 가져도 좋다.
도 23의 (B)에 노트북형 퍼스널 컴퓨터(7200)를 도시하였다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 외부 접속 포트(7214) 등을 가진다. 하우징(7211)에 표시부(7500)가 포함된다.
도 23의 (C) 및 (D)에 디지털 사이니지(Digital Signage: 전자 간판)의 일례를 도시하였다.
도 23의 (C)에 도시된 디지털 사이니지(7300)는 하우징(7301), 표시부(7500), 및 스피커(7303) 등을 가진다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 마이크로폰 등을 가질 수 있다.
도 23의 (D)는 원기둥 형상의 기둥(7401)에 제공된 디지털 사이니지(7400)이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7500)를 가진다.
표시부(7500)가 넓을수록 한번에 제공할 수 있는 정보량을 늘릴 수 있고, 또한 사람의 눈에 띄기 쉽기 때문에, 예를 들어 광고의 선전 효과를 높이는 효과가 있다.
표시부(7500)에 터치 패널을 적용하여, 사용자가 조작할 수 있는 구성으로 하는 것이 바람직하다. 이로써, 광고 용도뿐만 아니라, 노선 정보나 교통 정보, 상업 시설의 안내 정보 등, 사용자가 요구하는 정보를 제공하기 위한 용도로 사용할 수도 있다.
도 23의 (C) 및 (D)에 도시된 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 소유하는 스마트폰 등의 정보 단말기(7311)와 무선 통신에 의하여 연계할 수 있는 것이 바람직하다. 예를 들어, 표시부(7500)에 표시되는 광고의 정보를 정보 단말기(7311)의 화면에 표시하거나 정보 단말기(7311)를 조작함으로써, 표시부(7500)의 표시를 전환할 수 있다.
디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311)를 조작 수단(컨트롤러)으로 한 게임을 실행시킬 수도 있다. 이에 의하여, 불특정 다수의 사용자가 동시에 게임에 참가하여 즐길 수 있다.
도 23의 (A) 내지 (D)에서의 표시부(7500)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
본 실시형태의 전자 기기는 표시부를 가지는 구성을 가지지만, 표시부를 가지지 않는 전자 기기에도 본 발명의 일 형태를 적용할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재된 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시예 1)
본 실시예에서는, 금속 산화물층(114)에 사용할 수 있는 재료의 에칭 속도를 평가하였다.
평가에는 유리 기판 위에 금속 산화물막을 형성한 시료(sample A1 내지 sample A4)를 사용하였다.
금속 산화물막으로서 In-Ga-Zn 산화물 타깃(In:Ga:Zn=1:1:1[원자수비])을 사용한 스퍼터링법으로 성막하였다. 성막 시의 기판 온도는 100℃로 하고, 성막 가스로서 산소 가스(산소 유량비 100%)를 사용하였다. 여기서, 금속 산화물막의 성막 시의 전원 전력 및 압력을 달리한 4개의 시료(sample A1 내지 sample A4)를 제작하였다.
sample A1은 전원 전력을 2.5kW(교류)로 하고, 압력을 0.3Pa로 하였다. sample A2는 전원 전력을 2.5kW(교류)로 하고, 압력을 0.6Pa로 하였다. sample A3은 전원 전력을 4.5kW(교류)로 하고, 압력을 0.3Pa로 하였다. sample A4는 전원 전력을 4.5kW(교류)로 하고, 압력을 0.6Pa로 하였다.
에칭 속도는 웨트 에칭법으로 평가하였다. 에천트로서, 옥살산(5% 이하), 첨가제(농도 비공개), 물(95% 이상)의 혼합액을 사용하였다. 에칭 시의 에천트 온도는 45℃로 하였다. 에칭 속도는 광 간섭식 막 두께 측정에 의하여 얻어진 막 두께로부터 산출하였다. 또한, 본 실시예에서 나타내는 에칭 속도는 금속 산화물막의 막 두께 방향의 에칭 속도를 의미한다.
각 시료의 에칭 속도(ER)를 표 1에 나타내었다. 표 1에는 금속 산화물막의 성막 속도(DR)도 나타내었다.
[표 1]
Figure pct00001
표 1에 나타낸 바와 같이, 금속 산화물막의 성막 시의 전원 전력(Power)을 높이면, 금속 산화물막의 에칭 속도가 느려지는 경향을 확인할 수 있었다. 또한, 금속 산화물막의 성막 시의 압력(Pressure)을 낮추면, 금속 산화물막의 에칭 속도가 느려지는 경향을 확인할 수 있었다. 금속 산화물막의 성막 시의 전원 전력을 높이거나, 또는 압력을 낮춤으로써 금속 산화물막의 결정성이 높아져, 에칭 속도가 느려진 것으로 생각된다. 또한, 금속 산화물막의 성막 시의 전원 전력을 높이면 성막 속도가 빨라지는 경향을 확인할 수 있었다. 금속 산화물막의 성막 시의 압력에 따른, 성막 속도의 큰 차이는 보이지 않았다.
(실시예 2)
본 실시예에서는, 도 1에 도시된 트랜지스터(100)에 상당하는 시료(sample B1 내지 sample B4)를 제작하고, 단면 형상을 평가하였다.
평가에는 유리 기판 위에 절연층, 금속 산화물층, 및 도전층을 형성한 시료를 사용하였다.
<시료의 제작>
우선, 유리 기판 위에 두께 150nm의 절연층을 성막하였다. 절연층으로서 두께 약 5nm의 제 1 산화질화 실리콘막, 두께 약 140nm의 제 2 산화질화 실리콘막, 및 두께 약 5nm의 제 3 산화질화 실리콘막을, 각각 플라스마 CVD법으로 성막하였다.
제 1 산화질화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 24sccm, 18000sccm로 하고, 압력을 200Pa, 성막 전력을 130W, 기판 온도를 350℃로 하였다.
제 2 산화질화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 200sccm, 4000sccm로 하고, 압력을 300Pa, 성막 전력을 750W, 기판 온도를 350℃로 하였다.
제 3 산화질화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 20sccm, 3000sccm로 하고, 압력을 40Pa, 성막 전력을 500W, 기판 온도를 350℃로 하였다.
이어서, 절연층 위에 스퍼터링법으로 두께 약 20nm의 금속 산화물막을 성막하였다. 금속 산화물막의 성막은 In-Ga-Zn 산화물 타깃(In:Ga:Zn=1:1:1[원자수비])을 사용한 스퍼터링법으로 수행하였다. 성막 시의 기판 온도를 100℃로 하고, 성막 가스로서 산소 가스(산소 유량비 100%)를 사용하였다. 여기서, 금속 산화물막의 성막 시의 전원 전력 및 압력을 달리한 4개의 시료(sample B1 내지 sample B4)를 제작하였다.
sample B1은 전원 전력을 2.5kW(교류)로 하고, 압력을 0.3Pa로 하였다. sample B2는 전원 전력을 2.5kW(교류)로 하고, 압력을 0.6Pa로 하였다. sample B3은 전원 전력을 4.5kW(교류)로 하고, 압력을 0.3Pa로 하였다. sample B4는 전원 전력을 4.5kW(교류)로 하고, 압력을 0.6Pa로 하였다.
이어서, 질소를 포함하는 분위기하에서 350℃, 1시간의 가열 처리를 수행하였다.
이어서, 금속 산화물막 위에 도전막을 성막하였다. 도전막으로서 두께 약 100nm의 몰리브데넘막을 스퍼터링법으로 성막하였다.
이어서, 도전막 위에 레지스트 패턴을 형성하였다.
이어서, 레지스트 패턴을 마스크로서 사용하여 도전막을 에칭하여, 도전층을 얻었다. 에칭에는 드라이 에칭법을 사용하고, 에칭 가스로서 SF6 가스를 사용하였다.
이어서, 금속 산화물막을 에칭하여 금속 산화물층을 얻었다. 에칭에는 웨트 에칭법을 사용하였다. 에천트는 실시예 1의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다. 또한, 에칭 처리 시간은 sample B1 내지 sample B4 모두 75초로 하였다.
<시료의 단면 관찰>
다음으로, sample B1 내지 sample B4를 집속 이온 빔(FIB: Focused Ion Beam)에 의하여 박편화하고, 단면을 주사 투과 전자 현미경법(STEM: Scanning Transmission Electron Microscopy)으로 관찰하였다.
sample B1 내지 sample B4의 단면의 STEM상을 도 24에 나타내었다. 도 24는 배율 10만배의 투과 전자상(TE상)이고, 세로 방향으로 금속 산화물층의 성막 시의 전원 전력(Power)을 나타내고, 가로 방향으로 금속 산화물층의 성막 시의 압력(Pressure)을 나타내었다. 또한, 도 24에 있어서, 유리 기판을 Glass로, 절연층을 SiON으로, 금속 산화물층을 IGZO로, 도전층을 Mo로, 단면 관찰용 대전 방지막으로서 사용한 백금 코팅을 Pt로, 보호막으로서 사용한 카본 코팅을 C로 나타내었다. 또한, 도전층(Mo)의 단부와 금속 산화물층(IGZO)의 단부의 위치의 차인 폭 L2의 값을 나타내었다.
도 24에 나타낸 바와 같이, 어느 시료에서도 도전층(Mo)의 단부보다 금속 산화물층(IGZO)의 단부가 내측에 위치하는 것을 확인할 수 있었다. 또한, 금속 산화물막의 성막 시의 전원 전력을 높이면, 폭 L2가 작아지는 경향을 확인할 수 있었다. 금속 산화물막의 성막 시의 압력을 낮추면, 폭 L2가 작아지는 경향을 확인할 수 있었다. 또한, 실시예 1에 나타낸 금속 산화물막의 에칭 속도와, 폭 L2는 거의 선형의 상관관계에 있다는 것도 확인할 수 있었다.
이상에서 설명한 바와 같이, 금속 산화물의 성막 조건을 달리함으로써, 폭 L2를 제어할 수 있다는 것을 알 수 있었다.
(실시예 3)
본 실시예에서는, 도 5에 도시된 트랜지스터(100A)에 상당하는 시료(sample C1 내지 sample C3)를 제작하고, 전기 특성 및 단면 형상을 평가하였다.
<시료의 제작>
제작한 트랜지스터의 구성은 실시형태 1에서 예시한 트랜지스터(100A)를 원용할 수 있다.
우선, 유리 기판 위에 두께 약 100nm의 텅스텐막을 스퍼터링법으로 형성하고, 이를 가공하여 제 1 게이트 전극을 얻었다. 이어서, 제 1 게이트 절연층으로서 두께 약 240nm의 제 1 질화 실리콘막과, 두께 약 60nm의 제 2 질화 실리콘막과, 두께 약 3nm의 산화질화 실리콘막을 플라스마 CVD법으로 적층하여 형성하였다.
제 1 질화 실리콘막의 성막은 실레인 가스, 질소 가스, 암모니아 가스의 유량을 각각 290sccm, 2000sccm, 2000sccm로 하고, 압력을 200Pa, 성막 전력을 3000W, 기판 온도를 350℃로 하였다.
제 2 질화 실리콘막의 성막은 실레인 가스, 질소 가스, 암모니아 가스의 유량을 각각 200sccm, 2000sccm, 100sccm로 하고, 압력을 100Pa, 성막 전력을 2000W, 기판 온도를 350℃로 하였다.
산화질화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 20sccm, 3000sccm로 하고, 압력을 40Pa, 성막 전력을 3000W, 기판 온도를 350℃로 하였다.
이어서, 제 1 게이트 절연층 위에 두께 40nm의 금속 산화물막을 성막하고, 이를 가공하여 반도체층을 얻었다. 금속 산화물막의 성막은 In-Ga-Zn 산화물 타깃(In:Ga:Zn=1:1:1[원자수비])을 사용한 스퍼터링법으로 수행하였다. 성막 시의 기판 온도는 100℃로 하였다. 성막 가스로서 산소 가스 및 아르곤 가스의 혼합 가스를 사용하고, 산소 유량비를 50%로 하였다. 또한, 전원 전력을 2.5kW(교류)로 하고, 압력을 0.6Pa로 하였다.
반도체층의 형성 후, 질소 가스 분위기하에서 350℃, 1시간의 가열 처리를 수행한 후, 질소 가스와 산소 가스의 혼합 분위기하에서 350℃, 1시간의 가열 처리를 수행하였다.
이어서, 제 2 게이트 절연층으로서 두께 약 5nm의 제 1 산화질화 실리콘막, 두께 약 140nm의 제 2 산화질화 실리콘막, 및 두께 약 5nm의 제 3 산화질화 실리콘막을, 각각 플라스마 CVD법으로 성막하였다.
제 1 산화질화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 24sccm, 18000sccm로 하고, 압력을 200Pa, 성막 전력을 130W, 기판 온도를 350℃로 하였다.
제 2 산화질화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 200sccm, 4000sccm로 하고, 압력을 300Pa, 성막 전력을 750W, 기판 온도를 350℃로 하였다.
제 3 산화질화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 20sccm, 3000sccm로 하고, 압력을 40Pa, 성막 전력을 500W, 기판 온도를 350℃로 하였다.
이어서, 제 2 게이트 절연층 위에 스퍼터링법으로, 금속 산화물막을 성막하였다. 금속 산화물막의 성막은 In-Ga-Zn 산화물 타깃(In:Ga:Zn=1:1:1[원자수비])을 사용한 스퍼터링법으로 수행하였다. 성막 시의 기판 온도는 100℃로 하였다. 성막 가스로서 산소 가스(산소 유량비 100%)를 사용하였다. 또한, 전원 전력을 4.5kW(교류)로 하고, 압력을 0.3Pa로 하였다. 여기서, 금속 산화물막의 두께를 달리한 3개의 시료(sample C1 내지 sample C3)를 제작하였다.
sample C1은 금속 산화물막의 두께를 20nm로 하였다. sample C2는 금속 산화물막의 두께를 30nm로 하였다. sample C3은 금속 산화물막의 두께를 40nm로 하였다.
그 후, 질소를 포함하는 분위기하에서 350℃, 1시간의 가열 처리를 수행하였다.
이어서, 도전막으로서 금속 산화물막 위에 두께 약 100nm의 몰리브데넘막을 스퍼터링법으로 성막하였다.
이어서, 도전막 위에 레지스트 패턴을 형성하였다.
이어서, 레지스트 패턴을 마스크로서 사용하여 도전막을 에칭하여, 도전층을 얻었다. 에칭에는 드라이 에칭법을 사용하고, 에칭 가스로서 SF6 가스를 사용하였다.
이어서, 금속 산화물막을 에칭하여 금속 산화물층을 얻었다. 에칭에는 웨트 에칭법을 사용하였다. 에천트는 실시예 1의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다. 또한, 에칭 처리 시간은 sample C1 내지 sample C3 모두 75초로 하였다.
이어서, 도전층을 마스크로서 사용하여, 불순물 원소로서 붕소의 첨가 처리를 수행하였다. 불순물의 첨가에는 플라스마 이온 도핑 장치를 사용하였다. 붕소를 공급하기 위한 가스에는 B2H6 가스를 사용하였다.
이어서, 트랜지스터를 덮는 보호 절연층으로서 두께가 약 300nm인 산화질화 실리콘막을 플라스마 CVD법으로 성막하였다.
보호 절연층의 성막은 실레인 가스, 질소 가스의 유량을 각각 290sccm, 4000sccm로 하고, 압력을 133Pa, 성막 전력을 1000W, 기판 온도를 350℃로 하였다.
이어서, 보호 절연층 및 제 2 게이트 절연층의 일부에 에칭에 의하여 개구를 형성하고, 몰리브데넘막을 스퍼터링법으로 성막한 후, 이를 가공하여 소스 전극 및 드레인 전극을 얻었다. 그 후, 평탄화층으로서 두께 약 1.5μm의 아크릴막을 형성하고, 질소 분위기하, 온도 250℃, 1시간의 조건으로 가열 처리를 수행하였다.
이상의 공정에 의하여, 각각 유리 기판 위에 형성된 트랜지스터를 가지는 sample C1 내지 sample C3을 얻었다.
<시료의 단면 관찰>
이어서, 위에서 제작한 sample C1 내지 sample C3을 집속 이온 빔(FIB: Focused Ion Beam)에 의하여 박편화하고, 단면을 주사 투과형 전자 현미경(STEM: Scanning Transmission Electron Microscope)으로 관찰하였다.
<트랜지스터의 Id-Vg 특성>
이어서, 위에서 제작한 트랜지스터의 Id-Vg 특성을 측정하였다.
트랜지스터의 Id-Vg 특성의 측정은 게이트 전극에 인가하는 전압(이하, 게이트 전압(Vg)이라고도 함)을 -15V로부터 +20V까지 0.25V의 스텝으로 인가하였다. 또한 소스 전극에 인가하는 전압(이하, 소스 전압(Vs)이라고도 함)을 0V(comm)로 하고, 드레인 전압에 인가하는 전압(이하, 드레인 전압(Vd)이라고도 함)을 0.1V 및 10V로 하였다.
<트랜지스터의 신뢰성>
이어서, 상기 트랜지스터를 사용하여, 신뢰성의 평가로서 게이트 바이어스 스트레스 시험(GBT: Gate Bias Stress Test)을 수행하였다.
여기서, 게이트 바이어스 스트레스 시험(GBT)은 트랜지스터의 신뢰성을 평가하는 지표의 하나로서, 게이트에 전계를 인가한 상태로 유지하고, 트랜지스터의 특성 변동을 평가한다. 게이트 바이어스 스트레스 시험(GBT) 중에서도, 소스 전위 및 드레인 전위에 대하여, 게이트에 양의 전위를 공급한 상태로 고온하에서 유지하는 시험을 PBTS(Positive Bias Temperature Stress) 시험, 게이트에 음의 전위를 공급한 상태로 고온하에서 유지하는 시험을 NBTS(Negative Bias Temperature Stress) 시험이라고 부른다. 또한, 백색 LED광 등의 광을 조사한 상태로 수행하는 PBTS 시험 및 NBTS 시험을, 각각 PBTIS(Positive Bias Temperature Illumination Stress) 시험, NBTIS(Negative Bias Temperature Illumination Stress) 시험이라고 부른다.
특히, 산화물 반도체를 사용한 n형 트랜지스터에 있어서는 트랜지스터를 온 상태(전류를 흘리는 상태)로 할 때 게이트에 양의 전위가 공급되기 때문에, PBTS 시험에서의 문턱 전압의 변동량이 트랜지스터의 신뢰성의 지표로서 주목해야 할 중요한 항목 중 하나가 된다.
본 실시예에서는, PBTS 시험 및 NBTIS 시험에 대하여 나타낸다. PBTS 시험 및 NBTIS 시험은 트랜지스터가 형성되어 있는 기판을 60℃로 유지하고, 트랜지스터의 소스와 드레인에 0V, 게이트에는 20V 또는 -20V의 전압을 인가하고, 이 상태를 1시간 유지하였다. 또한, NBTIS 시험에서의 광의 조사는 약 10000lx의 백색 LED광을 사용하였다.
sample C1에서의 트랜지스터의 Id-Vg 특성 및 단면의 STEM상을 도 25에 나타내었다. sample C2에서의 트랜지스터의 Id-Vg 특성 및 단면의 STEM상을 도 26에 나타내었다. sample C3에서의 트랜지스터의 Id-Vg 특성 및 단면의 STEM상을 도 27에 나타내었다. 도 25 내지 도 27에서는 세로 방향으로 트랜지스터의 채널 길이가 상이한 조건의 Id-Vg 특성을 나타내고, 채널 길이가 2μm, 3μm, 채널 폭이 50μm의 2종류의 트랜지스터에 대하여 나타내었다. 도 25 내지 도 27의 Id-Vg 특성에 있어서, 가로축에 게이트 전압(Vg)을 나타내고, 세로축에 드레인 전류(Id)를 나타내었다. 또한, 각각의 시료에서 10개의 트랜지스터의 Id-Vg 특성을 측정하고, 도 25 내지 도 27에서는 10개의 트랜지스터의 Id-Vg 특성 결과를 각각 중첩시켜 나타내었다. 또한, 도 25 내지 도 27 각각의 최하단에 단면의 STEM상을 나타내었다. STEM상에 있어서, 질화 실리콘층을 SiN, 산화질화 실리콘층을 SiON, 금속 산화물층을 IGZO, 도전층을 Mo로 나타내었다. 또한, 도전층(Mo)의 단부와 금속 산화물층(IGZO)의 단부의 위치의 차인 폭 L2의 값을 나타내었다.
도 25 내지 도 27에 나타낸 바와 같이, 금속 산화물층이 두꺼워지면 폭 L2가 작아지는 경향을 보였다. 즉, 금속 산화물의 막 두께를 달리함으로써, 폭 L2를 제어할 수 있다는 것을 알 수 있었다.
도 25 내지 도 27에 나타낸 바와 같이, 어느 시료에서도 양호한 전기 특성이 얻어지는 것을 확인할 수 있었다.
sample C1 내지 sample C3에서의 PBTS 시험 및 NBTIS 시험 전후에서의 문턱 전압의 변동량(△Vth)을 도 28에 나타내었다. 도 28에 있어서, 가로축에 금속 산화물층의 두께를 나타내고, 세로축에 문턱 전압의 변동량(△Vth)을 나타내었다.
도 28에 나타낸 바와 같이, 어느 시료에서도, 문턱 전압의 변동량(△Vth)은 작고, 신뢰성이 양호하다는 것을 확인할 수 있었다. 또한, 금속 산화물층의 막 두께에 따라 문턱 전압의 변동량(△Vth)에 차이는 보이지 않았다.
(실시예 4)
본 실시예에서는 금속 산화물막의 저항을 평가하였다.
평가에는 유리 기판 위에 금속 산화물막을 형성한 시료(sample D)를 사용하였다. sample D의 단면 구조를 도 29에 나타내었다.
<시료의 제작>
우선, 유리 기판(200) 위에 두께 100nm의 금속 산화물막(214)을 성막하였다. 금속 산화물막(214)의 성막은 In-Ga-Zn 산화물 타깃(In:Ga:Zn=1:1:1[원자수비])을 사용한 스퍼터링법으로 수행하였다. 성막 시의 기판 온도를 100℃로 하였다. 성막 가스로서 산소 가스(산소 유량비 100%)를 사용하였다. 또한, 전원 전력을 4.5kW(교류)로 하고, 압력을 0.3Pa로 하였다.
그 후, 질소를 포함하는 분위기하에서 350℃, 1시간의 가열 처리를 수행하였다.
이어서, 금속 산화물막(214) 위에 도전막(212)을 성막하였다. 도전막(212)으로서 두께 약 50nm의 몰리브데넘막을 스퍼터링법으로 성막하였다.
이어서, 도전막(212) 위에 절연막(218)을 성막하였다. 절연막(218)으로서 두께 약 300nm의 산화질화 실리콘막을 플라스마 CVD법으로 성막하였다. 절연막(218)의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 290sccm, 4000sccm로 하고, 압력을 133Pa, 성막 전력을 1000W, 기판 온도를 350℃로 하였다.
이어서, 절연막(218) 및 도전막(212)을 드라이 에칭법에 의하여 제거하였다. 에칭에는 SF6 가스를 사용하였다.
이상의 공정에 의하여 sample D를 얻었다.
<저항 측정>
본 실시예에서는, 금속 산화물막(214)의 막 두께 방향의 저항을 평가하였다. 구체적으로는, 금속 산화물막(214)의 막 두께 및 저항을 측정하고, 그 후, 금속 산화물막(214)의 표면 측의 일부를 에칭에 의하여 제거하여 막 두께를 얇게 하고, 막 두께 및 저항을 다시 측정하는 것을 반복하였다.
금속 산화물막(214)의 시트 저항을 도 30에 나타내었다. 도 30에 있어서, 가로축에 금속 산화물막(214)의 막 감소량을 나타내고, 세로축에 시트 저항을 나타내었다.
도 30에 나타낸 바와 같이, 금속 산화물막(214)의 표면으로부터 깊이 약 80nm 정도까지는, 시트 저항이 1Х103Ω/□이하로 저항이 낮다는 것을 알 수 있었다. 금속 산화물막(214)을 약 80nm 정도로 두껍게 한 경우에도, 도전막으로서 기능한다는 것을 확인할 수 있었다.
(실시예 5)
본 실시예에서는, 도 1에 도시된 트랜지스터(100)에 상당하는 시료(sample E1 내지 sample E4)를 제작하고, 단면 형상을 평가하였다. 여기서는, 보호 절연층인 절연층(118)에 상당하는 절연층의 막 종류, 성막 조건을 달리하였다.
평가에는 유리 기판 위에 절연층, 금속 산화물층, 도전층, 및 보호 절연층을 형성한 시료를 사용하였다.
<시료의 제작>
우선, 유리 기판 위에 두께 150nm의 절연층을 성막하였다. 절연층으로서 두께 약 5nm의 제 1 산화질화 실리콘막, 두께 약 140nm의 제 2 산화질화 실리콘막, 및 두께 약 5nm의 제 3 산화질화 실리콘막을, 각각 플라스마 CVD법으로 성막하였다.
제 1 산화질화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 24sccm, 18000sccm로 하고, 압력을 200Pa, 성막 전력을 130W, 기판 온도를 350℃로 하였다.
제 2 산화질화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 200sccm, 4000sccm로 하고, 압력을 300Pa, 성막 전력을 750W, 기판 온도를 350℃로 하였다.
제 3 산화질화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 20sccm, 3000sccm로 하고, 압력을 40Pa, 성막 전력을 500W, 기판 온도를 350℃로 하였다.
이어서, 절연층 위에 스퍼터링법으로 두께 약 20nm의 금속 산화물막을 성막하였다. 금속 산화물막의 성막은 In-Ga-Zn 산화물 타깃(In:Ga:Zn=1:1:1[원자수비])을 사용한 스퍼터링법으로 수행하였다. 성막 시의 기판 온도는 100℃로 하고, 성막 가스로서 산소 가스(산소 유량비 100%)를 사용하였다. 또한, 전원 전력을 4.5kW(교류)로 하고, 압력을 0.3Pa로 하였다.
이어서, 질소를 포함하는 분위기하에서 350℃, 1시간의 가열 처리를 수행하였다.
이어서, 금속 산화물막 위에 도전막을 성막하였다. 도전막으로서 두께 약 100nm의 몰리브데넘막을 스퍼터링법으로 성막하였다.
이어서, 도전막 위에 레지스트 패턴을 형성하였다.
이어서, 레지스트 패턴을 마스크로서 사용하여 도전막을 에칭하여, 도전층을 얻었다. 에칭에는 드라이 에칭법을 사용하고, 에칭 가스로서 SF6 가스를 사용하였다.
이어서, 금속 산화물막을 에칭하여 금속 산화물층을 얻었다. 에칭에는 웨트 에칭법을 사용하였다. 에천트는 실시예 1의 기재를 참조할 수 있기 때문에, 자세한 설명은 생략한다. 또한, 에칭 처리 시간은 sample E1 내지 sample E4 모두 75초로 하였다.
이어서, 보호 절연층으로서 두께 약 300nm의 절연막을 플라스마 CVD법으로 성막하였다. 여기서, 보호 절연층의 막 종류 및 성막 조건을 달리한 4개의 시료(sample E1 내지 sample E4)를 제작하였다.
sample E1은 보호 절연층으로서 산화질화 실리콘막을 성막하였다. 산화질화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 290sccm, 4000sccm로 하고, 압력을 133Pa, 성막 전력을 1000W, 기판 온도를 350℃로 하였다.
sample E2는 보호 절연층으로서 산화질화 실리콘막을 성막하였다. 산화질화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스의 유량을 각각 150sccm, 1000sccm로 하고, 압력을 200Pa, 성막 전력을 2000W, 기판 온도를 350℃로 하였다.
sample E3은 보호 절연층으로서 질화산화 실리콘막을 성막하였다. 질화산화 실리콘막의 성막은 실레인 가스, 일산화이질소 가스, 질소 가스, 암모니아 가스의 유량을 각각 150sccm, 1000sccm, 5000sccm, 100sccm로 하고, 압력을 200Pa, 성막 전력을 2000W, 기판 온도를 350℃로 하였다.
sample E4는 보호 절연층으로서 질화 실리콘막을 성막하였다. 질화 실리콘막의 성막은 실레인 가스, 질소 가스, 암모니아 가스의 유량을 각각 150sccm, 5000sccm, 100sccm로 하고, 압력을 200Pa, 성막 전력을 2000W, 기판 온도를 350℃로 하였다.
이상의 공정에 의하여, sample E1 내지 sample E4를 얻었다.
<시료의 단면 관찰>
다음으로, sample E1 내지 sample E4를 집속 이온 빔(FIB: Focused Ion Beam)에 의하여 박편화하고, 단면을 주사 투과 전자 현미경법(STEM: Scanning Transmission Electron Microscopy)으로 관찰하였다.
sample E1 내지 sample E4의 단면의 STEM상을 도 31에 나타내었다. 도 31은, 배율 10만배의 투과 전자상(TE상)이다. 또한, 도 31에서는 유리 기판을 Glass로, 절연층을 SiON1로, 도전층을 Mo로, 금속 산화물층을 IGZO로 나타내었다. 또한, 보호 절연층은 산화질화 실리콘막을 SiON2로, 질화산화 실리콘막을 SiNO로, 질화 실리콘막을 SiN으로 나타내었다.
도 31에 있어서, 도전층(Mo)과 금속 산화물층(IGZO) 사이에 관찰되는 담색의 영역은 공극인 것을 나타낸다. 보호 절연층으로서 산화질화 실리콘을 사용한 sample E1과 sample E2에 있어서, sample E1에 비하여 sample E2는 공극이 작고, 도전층(Mo)과 금속 산화물층(IGZO) 사이에 보호 절연층(SiON2)이 형성되어 있다는 것을 알 수 있었다. 보호 절연층의 성막 조건을 달리함으로써, 도전층(Mo)과 금속 산화물층(IGZO) 사이의 공극의 크기를 제어할 수 있다는 것을 알 수 있었다.
sample E1에 비하여, 보호 절연층으로서 질화산화 실리콘을 사용한 sample E3은 공극이 작은 경향을 보였다. 보호 절연층의 막 종류를 달리함으로써, 도전층(Mo)과 금속 산화물층(IGZO) 사이의 공극의 크기를 제어할 수 있다는 것을 알 수 있었다.
보호 절연층으로서 질화 실리콘을 사용한 sample E4에서는, 보호 절연층에 공동(도 31 중의 화살표)이 관찰되었다.
C1: 용량, C2: 용량, DL_1: 데이터선, G1: 배선, G2: 배선, GL_1: 게이트선, M1: 트랜지스터, M2: 트랜지스터, M3: 트랜지스터, N1: 노드, N2: 노드, P1: 영역, P2: 영역, S1: 배선, S2: 배선, T1: 기간, T2: 기간, 100: 트랜지스터, 100A: 트랜지스터, 100B: 트랜지스터, 100C: 트랜지스터, 102: 기판, 103: 절연층, 103a: 절연층, 103b: 절연층, 103c: 절연층, 103d: 절연층, 103i: 영역, 106: 도전층, 108: 반도체층, 108C: 영역, 108f: 금속 산화물막, 108L: 영역, 108N: 영역, 110: 절연층, 110a: 절연층, 110b: 절연층, 110c: 절연층, 110i: 영역, 112: 도전층, 112f: 도전막, 114: 금속 산화물층, 114f: 금속 산화물막, 115: 레지스트 마스크, 116: 절연층, 118: 절연층, 120a: 도전층, 120b: 도전층, 130: 공극, 140: 불순물 원소, 141a: 개구부, 141b: 개구부, 142: 개구부, 150: 절연 영역, 200: 유리 기판, 212: 도전막, 214: 금속 산화물막, 218: 절연막, 400: 화소 회로, 400EL: 화소 회로, 400LC: 화소 회로, 401: 회로, 401EL: 회로, 401LC: 회로, 501: 화소 회로, 502: 화소부, 504: 구동 회로부, 504a: 게이트 드라이버, 504b: 소스 드라이버, 506: 보호 회로, 507: 단자부, 550: 트랜지스터, 552: 트랜지스터, 554: 트랜지스터, 560: 용량 소자, 562: 용량 소자, 570: 액정 소자, 572: 발광 소자, 700: 표시 장치, 700A: 표시 장치, 700B: 표시 장치, 701: 기판, 702: 화소부, 704: 소스 드라이버 회로부, 705: 기판, 706: 게이트 드라이버 회로부, 708: FPC 단자부, 710: 신호선, 711: 배선부, 712: 실재, 716: FPC, 717: IC, 721: 소스 드라이버 IC, 722: 게이트 드라이버 회로부, 723: FPC, 724: 인쇄 기판, 730: 절연막, 732: 밀봉막, 734: 절연막, 736: 착색막, 738: 차광막, 740: 보호층, 741: 보호층, 742: 접착층, 743: 수지층, 744: 절연층, 745: 지지 기판, 746: 수지층, 750: 트랜지스터, 752: 트랜지스터, 760: 배선, 770: 평탄화 절연막, 772: 도전층, 773: 절연층, 774: 도전층, 775: 액정 소자, 776: 액정층, 778: 스페이서, 780: 이방성 도전막, 782: 발광 소자, 786: EL층, 788: 도전막, 790: 용량 소자, 6000: 표시 모듈, 6001: 상부 커버, 6002: 하부 커버, 6005: FPC, 6006: 표시 장치, 6009: 프레임, 6010: 인쇄 기판, 6011: 배터리, 6015: 발광부, 6016: 수광부, 6017a: 도광부, 6017b: 도광부, 6018: 광, 6500: 전자 기기, 6501: 하우징, 6502: 표시부, 6503: 전원 버튼, 6504: 버튼, 6505: 스피커, 6506: 마이크로폰, 6507: 카메라, 6508: 광원, 6510: 보호 부재, 6511: 표시 패널, 6512: 광학 부재, 6513: 터치 센서 패널, 6515: FPC, 6516: IC, 6517: 인쇄 기판, 6518: 배터리, 7100: 텔레비전 장치, 7101: 하우징, 7103: 스탠드, 7111: 리모트 컨트롤러, 7200: 노트북형 퍼스널 컴퓨터, 7211: 하우징, 7212: 키보드, 7213: 포인팅 디바이스, 7214: 외부 접속 포트, 7300: 디지털 사이니지, 7301: 하우징, 7303: 스피커, 7311: 정보 단말기, 7400: 디지털 사이니지, 7401: 기둥, 7500: 표시부, 8000: 카메라, 8001: 하우징, 8002: 표시부, 8003: 조작 버튼, 8004: 셔터 버튼, 8006: 렌즈, 8100: 파인더, 8101: 하우징, 8102: 표시부, 8103: 버튼, 8200: 헤드 마운트 디스플레이, 8201: 장착부, 8202: 렌즈, 8203: 본체, 8204: 표시부, 8205: 케이블, 8206: 배터리, 8300: 헤드 마운트 디스플레이, 8301: 하우징, 8302: 표시부, 8304: 고정구, 8305: 렌즈, 9000: 하우징, 9001: 표시부, 9003: 스피커, 9005: 조작 키, 9006: 접속 단자, 9007: 센서, 9008: 마이크로폰, 9050: 아이콘, 9051: 정보, 9052: 정보, 9053: 정보, 9054: 정보, 9055: 힌지, 9100: 텔레비전 장치, 9101: 휴대 정보 단말기, 9102: 휴대 정보 단말기, 9200: 휴대 정보 단말기, 9201: 휴대 정보 단말기

Claims (11)

  1. 반도체 장치로서,
    반도체층과, 제 1 절연층과, 금속 산화물층과, 도전층과, 절연 영역을 가지고,
    상기 제 1 절연층은 상기 반도체층의 상면 및 측면을 덮고,
    상기 도전층은 상기 제 1 절연층 위에 위치하고,
    상기 금속 산화물층은 상기 제 1 절연층과 상기 도전층 사이에 위치하고,
    상기 금속 산화물층의 단부는 상기 도전층의 단부보다 내측에 위치하고,
    상기 절연 영역은 상기 금속 산화물층과 인접하고, 또한 상기 제 1 절연층과 상기 도전층 사이에 위치하고,
    상기 반도체층은 제 1 영역과, 한 쌍의 제 2 영역과, 한 쌍의 제 3 영역을 가지고,
    상기 제 1 영역은 상기 금속 산화물층 및 상기 도전층과 중첩되고,
    상기 제 2 영역은 상기 제 1 영역을 끼우고, 또한 상기 절연 영역 및 상기 도전층과 중첩되고,
    상기 제 3 영역은 상기 제 1 영역 및 한 쌍의 상기 제 2 영역을 끼우고, 또한 상기 도전층과 중첩되지 않고,
    상기 제 3 영역은 상기 제 1 영역보다 저항이 낮은 부분을 포함하고,
    상기 제 2 영역은 상기 제 3 영역보다 저항이 높은 부분을 포함하는, 반도체 장치.
  2. 제 1 항에 있어서,
    상기 절연 영역과 상기 제 1 절연층은 비유전율이 상이한, 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 절연 영역은 공극을 가지는, 반도체 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    제 2 절연층을 더 가지고,
    상기 제 2 절연층은 상기 제 1 절연층의 상면과 접하고,
    상기 절연 영역은 상기 제 2 절연층을 포함하는, 반도체 장치.
  5. 제 4 항에 있어서,
    상기 제 1 절연층은 산화물 또는 질화물을 포함하고,
    상기 제 2 절연층은 산화물 또는 질화물을 포함하는, 반도체 장치.
  6. 제 4 항에 있어서,
    상기 제 1 절연층은 실리콘 및 산소를 포함하고,
    상기 제 2 절연층은 실리콘 및 산소를 포함하는, 반도체 장치.
  7. 제 4 항에 있어서,
    상기 제 1 절연층은 실리콘 및 산소를 포함하고,
    상기 제 2 절연층은 실리콘 및 질소를 포함하는, 반도체 장치.
  8. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,
    제 3 절연층을 더 가지고,
    상기 제 3 절연층은 상기 제 2 절연층의 상면과 접하고,
    상기 제 3 절연층은 질화물을 포함하는, 반도체 장치.
  9. 제 8 항에 있어서,
    상기 제 3 절연층은 실리콘 및 질소를 포함하는, 반도체 장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 3 영역은 제 1 원소를 포함하고,
    상기 제 1 원소는 붕소, 인, 알루미늄, 및 마그네슘에서 선택되는 하나 이상인, 반도체 장치.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반도체층 및 상기 금속 산화물층은 각각 인듐을 포함하고,
    상기 반도체층과 상기 금속 산화물층은 인듐의 함유율이 실질적으로 동일한, 반도체 장치.
KR1020217012635A 2018-11-02 2019-10-21 반도체 장치 KR20210083269A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-207226 2018-11-02
JP2018207226 2018-11-02
PCT/IB2019/058935 WO2020089726A1 (ja) 2018-11-02 2019-10-21 半導体装置

Publications (1)

Publication Number Publication Date
KR20210083269A true KR20210083269A (ko) 2021-07-06

Family

ID=70463449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217012635A KR20210083269A (ko) 2018-11-02 2019-10-21 반도체 장치

Country Status (6)

Country Link
US (1) US20220013667A1 (ko)
JP (1) JPWO2020089726A1 (ko)
KR (1) KR20210083269A (ko)
CN (1) CN112997335A (ko)
TW (2) TW202410452A (ko)
WO (1) WO2020089726A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101493662B1 (ko) * 2009-07-10 2015-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기 및 표시 패널
US20240097042A1 (en) * 2021-06-25 2024-03-21 Boe Technology Group Co., Ltd. Oxide thin film transistor and preparation method thereof, and display device
WO2023156876A1 (ja) * 2022-02-17 2023-08-24 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2023243073A1 (ja) * 2022-06-17 2023-12-21 シャープディスプレイテクノロジー株式会社 半導体装置、半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007399A (ja) 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101221951B1 (ko) * 2005-12-28 2013-01-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP6112886B2 (ja) * 2013-02-01 2017-04-12 三菱電機株式会社 薄膜トランジスタアレイ基板およびその製造方法
US10361290B2 (en) * 2014-03-14 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising adding oxygen to buffer film and insulating film
JP2016025100A (ja) * 2014-07-16 2016-02-08 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP2016200698A (ja) * 2015-04-09 2016-12-01 Jsr株式会社 液晶表示素子、感放射線性樹脂組成物、層間絶縁膜、層間絶縁膜の製造方法および液晶表示素子の製造方法
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017137869A1 (en) * 2016-02-12 2017-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10008583B1 (en) * 2017-05-08 2018-06-26 Samsung Electronics Co., Ltd. Gate-all-around nanosheet field-effect transistors and methods of manufacturing the same
CN112385021A (zh) * 2018-06-29 2021-02-19 株式会社半导体能源研究所 半导体装置的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007399A (ja) 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
WO2020089726A1 (ja) 2020-05-07
US20220013667A1 (en) 2022-01-13
JPWO2020089726A1 (ja) 2021-11-18
CN112997335A (zh) 2021-06-18
TW202101759A (zh) 2021-01-01
TW202410452A (zh) 2024-03-01

Similar Documents

Publication Publication Date Title
JP7462391B2 (ja) 半導体装置
KR20210083269A (ko) 반도체 장치
JP7344707B2 (ja) 半導体装置の作製方法
JP7344869B2 (ja) 半導体装置の作製方法
KR20200097727A (ko) 반도체 장치
JP2023017043A (ja) 半導体装置
KR20200102470A (ko) 반도체 장치의 제작 방법
JP7475282B2 (ja) 半導体装置
KR20220044557A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7504801B2 (ja) 半導体装置
WO2020089762A1 (ja) 半導体装置
KR20210134695A (ko) 반도체 장치
US11799034B2 (en) Semiconductor device
JP7275112B2 (ja) 半導体装置
KR20200134262A (ko) 반도체 장치
JP2024086738A (ja) 半導体装置
WO2020012276A1 (ja) 半導体装置
KR20230117207A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination