CN1808902A - 输出电路、半导体器件和调整输出电路的特性的方法 - Google Patents

输出电路、半导体器件和调整输出电路的特性的方法 Download PDF

Info

Publication number
CN1808902A
CN1808902A CNA2006100036244A CN200610003624A CN1808902A CN 1808902 A CN1808902 A CN 1808902A CN A2006100036244 A CNA2006100036244 A CN A2006100036244A CN 200610003624 A CN200610003624 A CN 200610003624A CN 1808902 A CN1808902 A CN 1808902A
Authority
CN
China
Prior art keywords
circuit
output
buffer
calibration
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100036244A
Other languages
English (en)
Other versions
CN1808902B (zh
Inventor
藤泽宏树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longitudinal Authorization Co ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=36683221&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN1808902(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1808902A publication Critical patent/CN1808902A/zh
Application granted granted Critical
Publication of CN1808902B publication Critical patent/CN1808902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

公开了一种输出电路、半导体器件和调整输出电路的特性的方法，以减小校准输出电路所需的电路规模，以及减少校准操作所需的时间，本发明包括与数据引脚相连的第一输出缓冲器和第二输出缓冲器、以及与校准引脚相连的校准电路。第一输出缓冲器和第二输出缓冲器包括多个单位缓冲器。单位缓冲器彼此具有相同的电路结构。利用此结构，可以利用校准电路，根据校准操作，共同设置第一输出缓冲器和第二输出缓冲器的阻抗。结果，可以减小校准操作所需的电路规模和校准操作所需的时间。

Description

输出电路、半导体器件和调整输出电路的特性的方法
技术领域
本发明涉及一种半导体器件的输出电路和一种具有此输出电路的半导体器件。具体地，本发明涉及一种输出电路，具有能够调整其阻抗的输出缓冲器，以及一种具有此输出电路的半导体器件。本发明还涉及一种调整输出电路的特性的方法和一种调整包括在输出电路中的输出缓冲器的阻抗的方法。
背景技术
近年来，需要非常高的数据传送速率在半导体器件之间传送数据，例如，在CPU和主存储器之间。为此，逐年使输入和输出信号的幅度更小。当使输入和输出信号的幅度更小时，输出缓冲器的阻抗的所需精度变得相当苛刻。输出缓冲器的阻抗根据制造时的工艺条件而变化。此外，阻抗还受到实际使用半导体器件时周围温度的变化以及电源电压的变化的影响。
因此，当对于阻抗，需要高精度时，采用具有阻抗调整功能的输出缓冲器(参见日本专利申请未审公开No.2002-152032和2004-32070)。通常，利用被称为校准电路的电路，来实现输出缓冲器的阻抗调整。
另一方面，当类似DRAM(动态随机存取存储器)那样，多个芯片并联在外部总线上时，其输出缓冲器处于高阻状态(Hi-Z)的芯片有时反射信号。当发生信号反射时，降低了外部总线上的信号质量。因此，在需要高数据传送速率的半导体器件中，如DDR2型SDRAM(同步动态随机存取存储器)等，提供了用于使输出电路用作端接电阻器的ODT(片上端接)功能(参见日本专利申请未审公开No.2003-133943)。
当半导体器件具有ODT功能时，主板上不再需要端接电阻器。因此，可以减少部件的数据，并且可以有效地防止信号反射。因此，能够提高外部总线上的信号质量。
但是，通常在ODT操作期间，需要与数据输出时的阻抗不同的阻抗。因此，当输出电路具有ODT功能时，需要两个用于阻抗调整的校准电路，即，用于在数据输出时调整阻抗的校准电路和用于在ODT操作时调整阻抗的校准电路。这样做的问题在于电路规模变大。
在校准操作期间，需要分别执行数据输出时的阻抗调整和ODT操作时的阻抗调整。因此，问题在于校准需要时间。当只在加电或复位时执行校准时，此问题并不严重。但是，当在实际使用时周期性地执行校准时，此问题变得严重。
发明内容
本发明用于解决上述问题，并且本发明的目的是减小校准操作所需的电路规模。
本发明的另一目的是减少校准时间。
可以通过以下方案实现本发明的上述和其他目的：一种半导体器件的输出电路，包括：第一输出缓冲器，与数据引脚相连，并至少在数据输出时被激活；第二输出缓冲器，与数据引脚相连，并至少在ODT操作时被激活；以及校准电路，与校准引脚相连，用于共同控制第一输出缓冲器和第二输出缓冲器的阻抗。
优选地，第一和第二输出缓冲器中的每一个均包括一个或并联的两个或多个单位缓冲器，并且单位缓冲器彼此具有实质上相同的电路结构。进一步优选地，校准电路包括实质上具有与单位缓冲器相同电路结构的复制缓冲器。
也可以通过以下方案实现本发明的上述和其他目的：一种调整输出电路的特性的方法，所述输出电路具有至少在数据输出时被激活的第一输出缓冲器和至少在ODT操作时被激活的第二输出缓冲器，所述方法包括：利用校准电路，根据校准操作，产生阻抗控制信号；以及将阻抗控制信号共同施加于第一和第二输出缓冲器。
根据本发明，可以根据校准操作，共同设置第一和第二输出缓冲器的阻抗。因此，不必分离地提供用于在数据输出时调整阻抗的校准电路和用于在ODT操作时调整阻抗的校准电路。因此，可以减小校准电路的电路规模。
因为可以在一次校准操作中同时完成数据输出时的阻抗调整和ODT操作时的阻抗调整，可以减少校准操作所需的时间。
附图说明
通过结合附图，参阅以下对本发明的详细描述，本发明的上述和其他目的、特征和优点将变得更加显而易见，其中：
图1是根据本发明优选实施例的半导体器件的输出电路的结构的方框图；
图2是单位缓冲器的电路图；
图3是校准电路的电路图；
图4是上拉电路的电路图；
图5是下拉电路的电路图；
图6是前级电路(pre-stage circuit)的电路图；
图7是用于解释校准操作的流程图；
图8是示出了在校准操作期间校准引脚处的电位变化的曲线图；
图9是示出了在校准操作期间触点处的电位变化的曲线图；
图10是用于解释由输出控制电路执行的操作的表格；以及
图11是示出了电路内部的单位缓冲器的相互连接的示例的电路图。
具体实施方式
现在，将参照附图，对本发明的优选实施例进行详细的解释。
图1是根据本发明优选实施例的半导体器件的输出电路(输入和输出电路)100的结构的方框图。
如图1所示，根据本实施例的输出电路100包括与数据引脚DQ相连的第一输出缓冲器110和第二输出缓冲器120、与校准引脚ZQ相连的校准电路130、以及与数据引脚DQ相连的输入缓冲器170。
除了普通的数据输入和输出功能以外，根据本实施例的输出电路(输入和输出电路)100还具有ODT功能。ODT功能是当其他半导体器件正在与数据引脚DQ相连的外部总线上进行数据传送时，通过使输出电路用作端接电阻器来防止信号反射的功能。
在根据本实施例的输出电路100中，在数据输出时，激活第一输出缓冲器110和第二输出缓冲器120，而在ODT操作时，只激活第二输出缓冲器120。换句话说，在ODT操作时，停用第一输出缓冲器110。尽管在数据输入时，激活输入缓冲器170，但输入缓冲器170的结构细节和数据输入操作并不与本发明的主旨直接相关。因此，将在本说明书中省略对其的解释。
如图1所示，第一输出缓冲器110包括并联连接的三个单位缓冲器111到113，以及第二输出缓冲器120包括并联连接的三个单位缓冲器121到123。这些单位缓冲器111到113以及121到123彼此具有相同的电路结构。例如，在本实施例中，每个单位缓冲器具有240(调整后)的阻抗。因此，当激活全部单位缓冲器111到113以及121到123时，从数据引脚DQ看，输出电路100的阻抗变为40Ω(＝240Ω/6)。
当只激活构成第二输出缓冲器120的三个单位缓冲器121到123中的两个单位缓冲器121和122时，从数据引脚DQ看，输出电路100的阻抗变为120Ω(＝240Ω/2)。当只激活一个单位缓冲器123时，从数据引脚DQ看，输出电路100的阻抗变为240Ω。
根据从前级电路161提供的操作信号161P和161N来控制单位缓冲器111到113的操作。根据从前级电路162提供的操作信号162P和162N来控制单位缓冲器121和122的操作。根据从前级电路163提供的操作信号163P和163N来控制单位缓冲器123的操作。如图1所示，将由校准电路130提供的阻抗控制信号DRZQ共同施加于前级电路161到163。
图2是单位缓冲器111的电路图。
如图2所示，单位缓冲器111包括并联连接的多个(本实施例中为五个)P沟道MOS晶体管211到215、并联连接的多个(本实施例中为五个)N沟道MOS晶体管221到225、以及串联连接在晶体管211到215与晶体管221到225之间的电阻器231和232。电阻器231和电阻器232之间的触点与数据引脚DQ相连。在单位缓冲器111中，包括P沟道MOS晶体管211到215和电阻器231在内的部分构成上拉电路PU。包括N沟道MOS晶体管221到225和电阻器232在内的部分构成下拉电路PD。
将构成了操作信号161P的五个操作信号161P1到161P5提供给晶体管211到215的栅极。将构成了操作信号161N的五个操作信号161N1到161N5提供给晶体管221到225的栅极。根据此结构，可以根据包括操作信号161P1到161P5和操作信号161N1到161N5在内的十个操作控制信号，单独地对包括在单位缓冲器111中的十个晶体管进行开/关控制。
将包括晶体管211到215在内的并联电路和包括晶体管221到225在内的并联电路设计为在导通时具有120Ω的电阻。
但是，晶体管的导通电阻根据制造条件而变化，并且根据操作时的环境温度和电源电压而变化。因此，并不总是获得所需的阻抗。为了将阻抗设置为120Ω，需要调整被导通的晶体管的数量。因此，使用包括多个晶体管的并联电路。
为了精细且在较宽的范围内调整阻抗，优选地，使构成并联电路的多个晶体管的W/L比(栅极宽度与栅极长度的比)彼此不同。优选地，使用2的幂作为权重。考虑到这一点，根据本实施例，当晶体管211的W/L比为“1”时，将晶体管212到215的W/L比分别设置为“2”、“4”、“8”和“16”(W/L比的数值是相对值，并不表示实际的W/L比。这同样适用于以下解释)。通过根据操作信号161P1到161P5和操作信号161N1到161N5，适当地选择要导通的晶体管，可以将并联电路的导通电阻实质上固定为120Ω，而与由于制造条件和温度改变而引起的变化无关。
将电阻器231和232的电阻分别设置为120Ω。利用这种结构，当包括晶体管211到215在内的并联电路和包括晶体管221到225在内的并联电路中的至少一个处于导通状态时，从数据引脚DQ看，单位缓冲111的阻抗变为240Ω。钨(W)电阻器可以用于电阻器231和232。
构成第一输出缓冲器110的其他单位缓冲器112和113也具有与图2所示的单位缓冲器111相同的电路结构，并由相同的操作信号161P1到161P5和操作信号161N1到161N5控制。另一方面，构成第二输出缓冲器120的其他单位缓冲器121到123具有与图2所示的单位缓冲器111相同的电路结构。但是，由操作信号162P和162N控制单位缓冲器121和122的操作，以及根据操作信号163P和163N，控制单位缓冲器123的操作。操作信号162P、162N、163P和163N也分别具有五个操作信号，并用于控制相应的上拉电路PU或下拉电路PD。
图3是校准电路130的电路图。
如图3所示，校准电路130包括上拉电路131和132、下拉电路133、控制上拉电路131和132的操作的计数器134、控制下拉电路133的操作的计数器135、控制计数器134的比较器136、和控制计数器135的比较器137。
图4是上拉电路131的电路图。
如图4所示，上拉电路131具有实质上与分别包括在单位缓冲器111到113和121到123中的上拉电路PU相同的电路结构。换句话说，上拉电路131包括并联连接的五个P沟道MOS晶体管311到315以及一端与这些晶体管的漏极相连的电阻器331。电阻器331的另一端与校准引脚ZQ相连。
包括在上拉电路131中的晶体管311到315对应于图2所示的晶体管211到215，并分别具有相同的阻抗。因此，类似于晶体管211到215的W/L比，将晶体管311到315的W/L比也分别设置为“1”、“2”、“4”、“8”和“16”。但是，只要阻抗实质上相同，包括在上拉电路131中的晶体管311到315的晶体管大小不必与图2所示的晶体管211到215的晶体管大小完全相同，也可以使用缩减晶体管(shrunktransistor)。
电阻器331也对应于图2所示的电阻器231。因此，也将电阻器331的电阻设置为120Ω。
计数134分别向晶体管311到315的栅极提供阻抗控制信号DRZQP1到DRZQP5，从而控制上拉电路131的操作。阻抗控制信号DRZQP1到DRZQP5对应于操作信号161P1到161P5。
上拉电路132也具有与图4所示的上拉电路131相同的电路结构。也将阻抗控制信号DRZQP1到DRZQP5提供给包括在上拉电路132中的五个晶体管的栅极。
图5是下拉电路133的电路图。
如图5所示，下拉电路133具有实质上与分别包括在单位缓冲器111到113和121到123中的下拉电路PD相同的电路结构。换句话说，下拉电路133包括并联连接的五个N沟道MOS晶体管321到325以及一端与这些晶体管的漏极相连的电阻器332。
包括在下拉电路133中的晶体管321到325对应于图2所示的晶体管221到225，并分别具有相同的阻抗。在这一点上，下拉电路133的结构类似于上拉电路131的结构。电阻器332也对应于图2所示的电阻器232。因此，也将电阻器332的电阻设置为120Ω。
计数器135分别向晶体管321到325的栅极提供阻抗控制信号DRZQN1到DRZQN5，从而控制下拉电路133的操作。阻抗控制信号DRZQN1到DRZQN5对应于操作信号161N1到161N5。
如上所述，上拉电路131和132具有实质上与分别包括在单位缓冲器111到113和121到123中的上拉电路PU相同的电路结构。下拉电路133具有实质上与包括在单位缓冲器111到113和121到123中的下拉电路PD相同的电路结构。
因此，在调整后，上拉电路131和132以及下拉电路133的阻抗均为240Ω。在这些电路中，上拉电路132和下拉电路133分别构成了“复制缓冲器(replica buffer)”。因此，复制缓冲器具有实质上与单位缓冲器111到113和121到123相同的电路结构。复制缓冲器具有“实质上相同的”电路结构表示当对其进行缩减时，将复制缓冲器看作相同。作为复制缓冲器的输出端的触点A与比较器137的同相输入端(+)相连，如图3所示。
计数器134在控制信号ACT1被激活时进行递增计数或递减计数。当从比较器136输出的比较信号COMP1为高电平时，计数器134继续递增计数，以及当信号COMP1为低电平时，计数器134继续递减计数。比较器136的同相输入端(+)与校准引脚ZQ相连，以及反相输入端(-)与位于与电源电位(VDD)和地电位(GND)相连的电阻器138和139之间的中间点相连。
根据此结构，比较器136将校准引脚ZQ的电位与中间电压(VDD/2)进行比较。当前一电位较高时，将输出比较信号COMP1设置为高电平。当后一电位较高时，将比较信号COMP1设置为低电平。
另一方面，计数器135在控制信号ACT2被激活时进行递增计数或递减计数。当从比较器137输出的比较信号COMP2为高电平时，计数器135继续递增计数，以及当信号COMP2为低电平时，计数器135继续递减计数。比较器137的同相输入端(+)与作为复制缓冲器的输出端的触点A相连，以及反相输入端(-)与位于电阻器138和139之间的中间点相连。
根据此结构，比较器137将复制缓冲器的输出电位与中间电压(VDD/2)进行比较。当前一电位较高时，将输出比较信号COMP2设置为高电平。当后一电位较高时，将比较信号COMP2设置为低电平。
当停用控制信号ACT1和ACT2时，计数器134和135停止计数操作，并保持当前的计数值。如上所述，将计数器134的计数值用于阻抗控制信号DRZQP，以及将计数器135的计数值用于阻抗控制信号DRZQN。将全部阻抗控制信号DRZQ共同提供给如图1所示的前级电路161到163。
图6是前级电路161的电路图。
如图6所示，前级电路161包括五个或电路411到415和五个与电路421到425。输出控制电路150将选择信号151P共同提供给或电路411到415，以及校准电路130将阻抗控制信号DRZQP1到DRZQP5提供给或电路411到415。另一方面，输出控制电路150将选择信号151N共同提供给与电路421到425，以及校准电路130将阻抗控制信号DRZQN1到DRZQN5提供给与电路421到425。
将形成了从或电路411到415输出的操作信号161P的操作信号161P1到161P5以及形成了从与电路421到425输出的操作信号161N的操作信号161N1到161N5共同提供给单位缓冲器111到113，如图1所示，由此控制相应的晶体管。
其他的前级电路162和163也具有类似于图6所示的前级电路161的电路结构。在这种情况下，将来自输出控制电路150的选择信号152P和152N分别共同提供给包括在前级电路162中的或电路和与电路。将来自输出控制电路150的选择信号153P和153N分别共同提供给包括在前级电路163中的或电路和与电路。
上面已经对根据本实施例的输出电路100的结构进行了解释。接下来，将按照校准操作、数据输出操作和ODT操作的顺序，对根据本实施例的输出电路100的操作进行解释。
首先，将解释校准操作。
如上所述，校准操作用于调整输出缓冲器110和120的阻抗。执行校准操作，以校正由于制造时的工艺条件所引起的阻抗变化，以及校正由于环境温度的变化和电源电压的变化所引起的阻抗变化。
因此，当需要高精度时，优选的是在实际操作期间周期性地执行校准操作，来代替只在上电时或初始化时(如复位时等)执行一次校准操作。当如上所述，在实际操作期间，周期性地执行校准操作时，根据本实施例的输出电路100尤为有效。下面，将详细解释校准操作。
在执行校准操作时，首先，需要将外部电阻器R与校准引脚ZQ(参见图1和图3)相连。外部电阻器R需要具有与单位缓冲器111到113和121到123所需的阻抗(即，复制缓冲器的阻抗)相同的阻抗。因此，在本实施例中，使用具有240Ω的外部电阻器R。
图7是用于解释校准操作的流程图。
首先，当通过外部命令指示校准操作时(步骤S11：是)，激活控制信号ACT1，以及包括在校准电路130中的计数器134开始计数操作(步骤S12)。在接通电源之后的初始化状态下，将计数器134的计数值全部复位为1(在此示例中为“11111”)。因此，阻抗控制信号DRZQP1到DRZQP5均处于高电平。结果，包括在上拉电路131中的晶体管311到315均处于截止状态。结果，作为比较器136的输出的比较信号COMP1处于低电平。
因此，计数器134继续递减计数。与递减计数相关联地切换晶体管311到315的导通/截止状态。具体地，因为晶体管311到315的W/L比被分别设置为“1”、“2”、“4”、“8”和“16”，将计数器134的最低有效位(LSB)分配给阻抗控制信号DRZQP1，以及将计数器134的最高有效位(MSB)分配给阻抗控制信号DRZQP5。利用此结构，能够以最小的间隔改变上拉电路131的阻抗。
当递减计数继续时，上拉电路131的阻抗逐渐减小，以及校准引脚ZQ的电位逐渐上升。当上拉电路131的阻抗减小到小于目标阻抗240Ω时，校准引脚ZQ的电位超过中间电压(VDD/2)。因此，将从比较器136输出的比较信号COMP1反转为高电平。作为响应，计数器134继续递增计数，由此增加上拉电路131的阻抗。
通过重复此操作，校准引脚ZQ的电位稳定在中间电压(VDD/2)附近。之后，停用控制信号ACT1，由此停止计数器134的计数操作(步骤S13)。结果，固定计数器134的计数值，并固定阻抗控制信号DRZQP1到DRZQP5的电平。
根据上述操作，将上拉电路131和132的阻抗调整为240Ω。在这种情况下，可以将计数器134的初始值设置为240Ω的数值，而不是全部为1，并且可以通过根据比较信号COMP1的电平，进行递增计数或递减计数，来调整此数值。
然后，激活控制信号ACT2，由此启动包括在校准电路130中的计数器135的计数操作(步骤S14)。作为示例，在初始状态下，将计数器135的计数值全部复位为0(在此示例中为“00000”)。因此，从计数器135输出的阻抗控制信号DRZQN1到DRZQN5均处于低电平。结果，包括在下拉电路133中的晶体管321到325均处于截止状态。结果，从比较器137输出的比较信号COMP2变为高电平。
作为响应，计数器135继续递增计数。与此递增计数相关联地切换晶体管321到325的导通/截止状态。在这种情况下，将晶体管321到325的W/L比分别设置为“1”、“2”、“4”、“8”和“16”。对应于这些W/L比，将计数器135的最低有效位(LSB)分配给阻抗控制信号DRZQN1，以及将计数器135的最高有效位(MSB)分配给阻抗控制信号DRZQN5。利用此结构，能够以最小的间隔改变下拉电路133的阻抗。
当递增计数继续时，下拉电路133的阻抗逐渐减小，以及如图9所示，触点A的电位逐渐减小。当下拉电路133的阻抗减小到小于目标阻抗240Ω时，触点A的电位变得低于中间电压(VDD/2)。因此，将从比较器137输出的比较信号COMP2反转为低电平。作为响应，计数器135继续递减计数，由此增加下拉电路133的阻抗。
通过重复此操作，触点A的电位稳定在中间电压(VDD/2)附近。之后，停用控制信号ACT2，由此停止计数器135的计数操作(步骤S15)。结果，固定计数器135的计数值，并固定阻抗控制信号DRZQN1到DRZQN5的电平。
根据上述操作，将下拉电路133的阻抗调整为240Ω。在这种情况下，可以将计数器135的初始值设置为240Ω的数值，而不是全部为1，并且可以通过根据比较信号COMP2的电平，进行递增计数或递减计数，来调整此数值。
处理返回到步骤S11，并等待基于外部命令的校准操作指令。当指示校准操作时(步骤S11：是)，再次执行以上一系列操作。
以上为校准操作。将通过校准操作固定的阻抗控制信号DRZQ共同提供给图1所示的前级电路161到163。因此，由前级电路161到163控制的单位缓冲器111到113和121到123也能够以240Ω的阻抗精确地进行操作。换句话说，可以集体校准多个单位缓冲器。接下来，将解释数据输出操作和ODT操作。
需要在至少执行一次上述校准操作之后，执行数据输出操作和ODT操作。利用此结构，单位缓冲器能够以正确的阻抗进行操作。
通过以高电平或低电平驱动数据引脚DQ，经由与数据引脚DQ相连的外部总线(未示出)来执行数据输出操作。
当以高电平驱动数据引脚DQ时，输出控制电路150将所有选择信号151P到153P和151N到153N均设置为低电平。利用此结构，在包括在图6所示的前级电路161到163中的或电路中，其中相应的阻抗控制信号DRZQP1到DRZQP5处于低电平的或电路输出低电平的操作信号，以及其中相应的阻抗控制信号DRZQP1到DRZQP5处于高电平的或电路输出高电平的操作信号。
另一方面，包括在前级电路161到163中的与电路均输出低电平的操作信号，而与阻抗控制信号DRZQN1到DRZQN5的电平无关。结果，以与包括在校准电路130中的上拉电路131和132相同的阻抗240，导通包括在单位缓冲器111到113和121到123中的上拉电路PU，以及下拉电路PD全部截止。即，以240Ω，精确地导通包括在六个单位缓冲器111到113和121到123中的全部上拉电路PU。因此，以高电平(VDD电位)、40Ω(＝240Ω/6)的阻抗，精确地驱动数据引脚DQ。
类似地，当以低电平驱动数据引脚DQ时，输出控制电路150将所有选择信号151P到153P和151N到153N均设置为高电平，如图10所示。利用此结构，在包括在图6所示的前级电路161到163中的与电路中，其中相应的阻抗控制信号DRZQN1到DRZQN5处于低电平的与电路输出低电平的操作信号，以及其中相应的阻抗控制信号DRZQN1到DRZQN5处于高电平的与电路输出高电平的操作信号。
另一方面，包括在前级电路161到163中的或电路均输出高电平的操作信号，而与阻抗控制信号DRZQP1到DRZQP5的电平无关。结果，以与包括在校准电路130中的下拉电路133相同的阻抗240，截止包括在单位缓冲器111到113和121到123中的下拉电路PD，以及上拉电路PU全部截止。因此，以240Ω，精确地导通包括在六个单位缓冲器111到113和121到123中的全部下拉电路PD。因此，以低电平(GND电位)、40Ω(＝240/6)的阻抗，精确地驱动数据引脚DQ。
另一方面，根据规范，通常需要将ODT操作中的阻抗切换为多种阻抗。根据本实施例的输出电路100满足此要求，并能够设置为120和240中的至少任意一个。
首先，在以120执行ODT操作时，输出控制电路150将选择信号151P、152N和153P设置为高电平，以及将选择信号151N、152P和153N设置为低电平，如图10所示。结果，从前级电路161和163输出的操作信号161P、161N、163P和163N用于截止包括在单位缓冲器111到113和123中的全部晶体管，由此将单位缓冲器111到113和123设置为停用状态。另一方面，从前级电路162输出的操作信号162P(162P1到162P5)和162N(162N1到162N5)与相应的阻抗控制信号DRZQP1到DRZQP5和DRZQN1到DRZQN5的电平一致。
结果，以与包括在校准电路130中的上拉电路131和132相同的阻抗240Ω，导通包括在单位缓冲器121和122中的上拉电路PU，以及以与包括在校准电路130中的下拉电路133相同的阻抗240Ω，导通下拉电路PD。因此，以VDD/2电平、120Ω(＝240Ω/2)的阻抗，精确地驱动数据引脚DQ。
在以240Ω执行ODT操作时，输出控制电路150将选择信号151P、152P和153N设置为高电平，以及将选择信号151N、152N和153P设置为低电平，如图10所示。结果，从前级电路161和163输出的操作信号161P、161N、162P和162N用于截止包括在单位缓冲器111到113、121和122中的全部晶体管，由此将单位缓冲器111到113、121和122设置为停用状态。另一方面，从前级电路163输出的操作信号163P(163P1到163P5)和163N(163N1到163N5)与相应的阻抗控制信号DRZQP1到DRZQP5和DRZQN1到DRZQN5的电平一致。
结果，以与包括在校准电路130中的上拉电路131和132相同的阻抗240Ω，导通包括在单位缓冲器123中的上拉电路PU，以及以与包括在校准电路130中的下拉电路133相同的阻抗240Ω，导通下拉电路PD。因此，以VDD/2电平、240Ω的阻抗，精确地驱动数据引脚DQ。
例如，当根据规范，需要80Ω的ODT操作时，可以激活全部单位缓冲器121到123。
如上所述，根据本实施例的输出电路100具有多个单位缓冲器111到113和121到123(彼此具有相同的电路结构，并联连接)，并且选择在数据输出时或ODT操作时要激活的单位缓冲器。利用此结构，输出电路100调整数据引脚DQ的阻抗。因此，校准电路130可以共同地执行校准。因此，不再分别需要用于在数据输出时调整阻抗的校准电路和用于在ODT时调整阻抗的校准电路。结果，可以减小校准电路的电路规模。
因为可以根据一次校准，同时完成数据输出时的阻抗调整和ODT时的阻抗调整，可以减少校准所需的时间。因此，即使在实际使用时周期性地执行校准时，也能够使校准的开销最小。
本发明绝不局限于前述实施例，在如权利要求所述的本发明的范围内，多种修改都是可能的，自然地，这些修改包括在本发明的范围内。
例如，根据本实施例的输出电路100具有六个单位缓冲器。在执行数据输出操作时，激活全部六个单位缓冲器，以及在执行ODT操作时，激活一个或两个单位缓冲器。但是，并不具体限制单位缓冲器的总数，该总数是至少两个。同样，并不具体限定在数据输出时或在ODT操作时激活的单位缓冲器的数量。
在根据本实施例的输出电路100中，构成了第一输出缓冲器110的三个单位缓冲器111到113中的每一个均具有独立的电路。类似地，构成了第二输出缓冲器120的两个输出缓冲器121和122中的每一个也具有独立的电路。但是，这些电路不必彼此完全独立。只要可以将各个单位缓冲器看作与复制缓冲器相同，这些单位缓冲器可以在输出缓冲器内彼此相连，如图11所示。
图11示出了构成了第一输出缓冲器110、并且在第一输出缓冲器110内部彼此相连的三个单位缓冲器111到113。在此示例中，包括在上拉电路PU中的P沟道MOS晶体管与电阻的触点彼此相连。包括在下拉电路PD中的N沟道MOS晶体管与电阻的触点彼此相连。在这种情况下，将各个单位缓冲器111到113看作与复制缓冲器相同。因此，在本实施例中，“单位缓冲器的并联连接”也包括这种情况。

Claims (12)

1.一种半导体器件的输出电路，包括：
第一输出缓冲器，与数据引脚相连，并至少在数据输出时被激活；
第二输出缓冲器，与数据引脚相连，并至少在ODT操作时被激活；以及
校准电路，与校准引脚相连，用于共同控制第一输出缓冲器和第二输出缓冲器的阻抗。
2.根据权利要求1所述的半导体器件的输出电路，其特征在于在数据输出时，也激活所述第二输出缓冲器。
3.根据权利要求1或2所述的半导体器件的输出电路，其特征在于至少在ODT操作时，停用所述第一输出缓冲器。
4.根据权利要求1或2所述的半导体器件的输出电路，其特征在于第一和第二输出缓冲器中的每一个均包括一个或并联的两个或多个单位缓冲器，并且单位缓冲器彼此具有实质上相同的电路结构。
5.根据权利要求3所述的半导体器件的输出电路，其特征在于第一和第二输出缓冲器中的每一个均包括一个或并联的两个或多个单位缓冲器，并且单位缓冲器彼此具有实质上相同的电路结构。
6.根据权利要求4所述的半导体器件的输出电路，其特征在于校准电路包括实质上具有与单位缓冲器相同电路结构的复制缓冲器。
7.根据权利要求5所述的半导体器件的输出电路，其特征在于校准电路包括实质上具有与单位缓冲器相同电路结构的复制缓冲器。
8.一种半导体器件的输出电路，包括：
第一输出缓冲器，至少在数据输出时被激活，并具有一个或并联的两个或多个单位缓冲器；以及
第一输出缓冲器，至少在ODT操作时被激活，并具有一个或并联的两个或多个单位缓冲器，其中
单位缓冲器彼此具有实质上相同的电路结构。
9.根据权利要求8所述的半导体器件的输出电路，其特征在于在数据输出时，也激活所述第二输出缓冲器。
10.根据权利要求8或9所述的半导体器件的输出电路，其特征在于至少在ODT操作时，停用所述第一输出缓冲器。
11.一种半导体器件，具有输出电路，所述输出电路包括：
第一输出缓冲器，与数据引脚相连，并至少在数据输出时被激活；
第二输出缓冲器，与数据引脚相连，并至少在ODT操作时被激活；以及
校准电路，与校准引脚相连，用于共同控制第一输出缓冲器和第二输出缓冲器的阻抗。
12.一种调整输出电路的特性的方法，所述输出电路具有至少在数据输出时被激活的第一输出缓冲器和至少在ODT操作时被激活的第二输出缓冲器，所述方法包括：
利用校准电路，根据校准操作，产生阻抗控制信号；以及
将阻抗控制信号共同施加于第一和第二输出缓冲器。
CN2006100036244A 2005-01-19 2006-01-09 输出电路、半导体器件和调整输出电路的特性的方法 Active CN1808902B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005011272A JP4159553B2 (ja) 2005-01-19 2005-01-19 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
JP2005-011272 2005-01-19
JP2005011272 2005-01-19

Publications (2)

Publication Number Publication Date
CN1808902A true CN1808902A (zh) 2006-07-26
CN1808902B CN1808902B (zh) 2011-05-04

Family

ID=36683221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100036244A Active CN1808902B (zh) 2005-01-19 2006-01-09 输出电路、半导体器件和调整输出电路的特性的方法

Country Status (3)

Country Link
US (8) US7215128B2 (zh)
JP (1) JP4159553B2 (zh)
CN (1) CN1808902B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8085061B2 (en) 2006-08-29 2011-12-27 Elpida Memory, Inc. Output circuit of semiconductor device
CN101131867B (zh) * 2006-08-21 2012-07-18 尔必达存储器股份有限公司 校准电路
CN103777047A (zh) * 2012-10-23 2014-05-07 基思利仪器公司 阻抗源量程调节设备和方法
CN106158006A (zh) * 2015-04-14 2016-11-23 中芯国际集成电路制造(上海)有限公司 输出缓冲器

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7227402B2 (en) * 2004-08-23 2007-06-05 Micron Technology, Inc. System and method for controlling input buffer biasing current
JP4159553B2 (ja) * 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
JP4577689B2 (ja) * 2005-05-25 2010-11-10 エルピーダメモリ株式会社 終端回路、および終端回路を備える半導体装置
JP4916699B2 (ja) 2005-10-25 2012-04-18 エルピーダメモリ株式会社 Ｚｑキャリブレーション回路及びこれを備えた半導体装置
JP4205744B2 (ja) 2006-08-29 2009-01-07 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、半導体装置の出力特性調整方法
JP4282713B2 (ja) 2006-11-28 2009-06-24 エルピーダメモリ株式会社 キャリブレーション回路を有する半導体装置及びキャリブレーション方法
KR100862316B1 (ko) * 2007-03-08 2008-10-13 주식회사 하이닉스반도체 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
JP5495477B2 (ja) * 2007-04-23 2014-05-21 ピーエスフォー ルクスコ エスエイアールエル 出力インピーダンス調節回路を備えた半導体装置及び出力インピーダンスの試験方法
JP4934522B2 (ja) 2007-06-22 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4920512B2 (ja) 2007-07-04 2012-04-18 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、データ処理システム
JP4939327B2 (ja) 2007-07-10 2012-05-23 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、メモリモジュール
JP5465376B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置、およびドライバ制御方法
US7888948B2 (en) * 2008-02-05 2011-02-15 Qimonda Ag Controlling an analog signal in an integrated circuit
JP2009246725A (ja) * 2008-03-31 2009-10-22 Renesas Technology Corp インピーダンスの調整が可能な出力バッファを備えた半導体装置
US20090298457A1 (en) * 2008-06-02 2009-12-03 Andreas Jakobs Output driver calibration
US8064250B2 (en) 2008-12-16 2011-11-22 Micron Technology, Inc. Providing a ready-busy signal from a non-volatile memory device to a memory controller
JP2010166299A (ja) * 2009-01-15 2010-07-29 Elpida Memory Inc キャリブレーション回路及びキャリブレーション方法
JP5407524B2 (ja) 2009-04-27 2014-02-05 富士通株式会社 伝送装置、受信回路及び伝送装置の制御方法
KR20110013704A (ko) 2009-08-03 2011-02-10 삼성전자주식회사 Ｚｑ 캘리브레이션 회로를 포함하는 반도체 장치 및 그 캘리브레이션 동작 방법
JP2011040983A (ja) * 2009-08-11 2011-02-24 Renesas Electronics Corp 半導体集積回路、半導体記憶装置、及びインピーダンス調整方法
JP5578820B2 (ja) * 2009-09-11 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2011081893A (ja) * 2009-09-11 2011-04-21 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム
KR101699033B1 (ko) * 2009-11-30 2017-01-24 에스케이하이닉스 주식회사 출력 드라이버
JP2011124683A (ja) * 2009-12-09 2011-06-23 Toshiba Corp 出力バッファ回路、入力バッファ回路、及び入出力バッファ回路
KR101047062B1 (ko) * 2010-04-30 2011-07-06 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
JP2012049838A (ja) * 2010-08-27 2012-03-08 Elpida Memory Inc 半導体装置およびその特性調整方法
JP6084764B2 (ja) 2011-02-22 2017-02-22 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP5635459B2 (ja) * 2011-07-11 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2013074562A (ja) 2011-09-29 2013-04-22 Elpida Memory Inc 半導体装置
JP2013074561A (ja) 2011-09-29 2013-04-22 Elpida Memory Inc 半導体装置
JP2013074564A (ja) 2011-09-29 2013-04-22 Elpida Memory Inc 半導体装置及びその制御方法
JP2013085078A (ja) * 2011-10-07 2013-05-09 Elpida Memory Inc 半導体装置及びこれを備える半導体モジュール
JP2013085126A (ja) 2011-10-11 2013-05-09 Elpida Memory Inc 半導体装置
JP2013090100A (ja) 2011-10-17 2013-05-13 Elpida Memory Inc 半導体装置
US9093412B2 (en) * 2011-12-20 2015-07-28 Intel Corporation Apparatus and method for testing pad capacitance
JP5978700B2 (ja) * 2012-03-27 2016-08-24 富士通株式会社 ドライバ回路及び半導体装置
JP2013223189A (ja) * 2012-04-18 2013-10-28 Elpida Memory Inc 半導体装置
KR101894470B1 (ko) * 2012-05-21 2018-09-03 에스케이하이닉스 주식회사 출력드라이버회로
WO2014042183A1 (ja) 2012-09-14 2014-03-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
WO2014072769A1 (en) * 2012-11-07 2014-05-15 Freescale Semiconductor, Inc. Method and Apparatus for Maintaining an Accurate I/O Calibration cell
US9343165B2 (en) * 2012-12-31 2016-05-17 Sandisk Technologies Inc. Dynamic drive strength optimization
WO2014125938A1 (ja) * 2013-02-13 2014-08-21 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2014187162A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置とそのトリミング方法
JP2015023308A (ja) 2013-07-16 2015-02-02 マイクロン テクノロジー， インク． 半導体装置、及び出力回路のインピーダンス調整方法
JP2015216513A (ja) 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
JP2015219936A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置及びこれを備える半導体システム
US9621160B2 (en) * 2015-03-05 2017-04-11 Micron Technology, Inc. Circuits for impedance adjustment having multiple termination devices with switchable resistances and methods of adjusting impedance
US9912498B2 (en) * 2015-03-05 2018-03-06 Micron Technology, Inc. Testing impedance adjustment
KR20170013465A (ko) * 2015-07-27 2017-02-07 에스케이하이닉스 주식회사 반도체 장치 및 이를 이용한 패키지
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
US9665462B2 (en) 2015-10-14 2017-05-30 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
KR20170064777A (ko) * 2015-12-02 2017-06-12 삼성전자주식회사 Ｚｑ 핀 없이 캘리브레이션 동작을 수행하는 메모리 장치
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US9767921B1 (en) 2016-12-30 2017-09-19 Micron Technology, Inc. Timing based arbiter systems and circuits for ZQ calibration
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10720191B2 (en) 2017-12-21 2020-07-21 Samsung Electronics Co., Ltd. Storage device including calibration device
US10205451B1 (en) 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device
KR102517713B1 (ko) * 2018-04-17 2023-04-05 에스케이하이닉스 주식회사 터미네이션 회로, 반도체 장치 및 그의 동작 방법
US10530324B1 (en) * 2018-08-21 2020-01-07 Xilinx, Inc. On-die resistor measurement
US10630289B1 (en) * 2019-03-01 2020-04-21 Realtek Semiconductor Corp. On-die-termination circuit and control method for of the same
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
US11196418B1 (en) * 2020-04-07 2021-12-07 Xilinx, Inc. Calibration of transmitter output impedance and receiver termination impedance using a single reference pin
KR20220005813A (ko) 2020-07-07 2022-01-14 삼성전자주식회사 캘리브레이션 제어 회로 및 이를 포함하는 메모리 장치
KR20220049395A (ko) * 2020-10-14 2022-04-21 삼성전자주식회사 히든 최하위 비트(hlsb)를 이용하는 고 레졸루션 zq 캘리브레이션 방법

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0339165B1 (en) * 1988-04-29 1995-07-12 International Business Machines Corporation GaAs MESFET logic circuits including push pull output buffers
US5371457A (en) * 1991-02-12 1994-12-06 Lipp; Robert J. Method and apparatus to test for current in an integrated circuit
US5675824A (en) * 1992-09-30 1997-10-07 Intel Corporation Programmable logic having selectable output voltages
KR960007258B1 (ko) * 1993-09-03 1996-05-29 금성일렉트론 주식회사 출력 버퍼
JPH07142985A (ja) 1993-11-16 1995-06-02 Mitsubishi Electric Corp 出力回路
JPH0832435A (ja) 1994-07-18 1996-02-02 Hitachi Ltd 半導体装置
JP3518562B2 (ja) * 1995-02-17 2004-04-12 株式会社ルネサステクノロジ 半導体装置
US5774544A (en) * 1996-03-28 1998-06-30 Advanced Micro Devices, Inc. Method an apparatus for encrypting and decrypting microprocessor serial numbers
JP3022777B2 (ja) 1996-08-06 2000-03-21 新潟日本電気株式会社 メモリコントローラ
JP3588953B2 (ja) 1997-02-03 2004-11-17 富士通株式会社 半導体集積回路装置
JPH1185345A (ja) 1997-09-02 1999-03-30 Toshiba Corp 入出力インターフェース回路及び半導体システム
US6326821B1 (en) 1998-05-22 2001-12-04 Agere Systems Guardian Corp. Linearly-controlled resistive element apparatus
US6064224A (en) 1998-07-31 2000-05-16 Hewlett--Packard Company Calibration sharing for CMOS output driver
JP2000134084A (ja) 1998-10-23 2000-05-12 Hitachi Ltd 出力回路
US6305005B1 (en) * 1999-01-14 2001-10-16 Xilinx, Inc. Methods to securely configure an FPGA using encrypted macros
JP4116176B2 (ja) 1999-01-14 2008-07-09 富士通株式会社 半導体装置
JP2001085986A (ja) 1999-09-13 2001-03-30 Hitachi Ltd バッファ回路
JP3475870B2 (ja) 1999-09-20 2003-12-10 日本電気株式会社 インピーダンス調整回路
JP3557974B2 (ja) 1999-12-09 2004-08-25 株式会社日立製作所 インピーダンス調整機能付き制御回路
US6347850B1 (en) * 1999-12-23 2002-02-19 Intel Corporation Programmable buffer circuit
US6549036B1 (en) * 2000-05-31 2003-04-15 Micron Technology, Inc. Simple output buffer drive strength calibration
US6484293B1 (en) * 2000-07-14 2002-11-19 Sun Microsystems, Inc. Method for determining optimal configuration for multinode bus
JP3670563B2 (ja) * 2000-09-18 2005-07-13 株式会社東芝 半導体装置
US7058806B2 (en) * 2000-10-17 2006-06-06 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for secure leveled access control
JP2002152032A (ja) 2000-11-16 2002-05-24 Hitachi Ltd 出力回路および半導体集積回路
US6420899B1 (en) * 2000-12-29 2002-07-16 Intel Corporation Dynamic impedance matched driver for improved slew rate and glitch termination
US6347580B1 (en) * 2001-08-14 2002-02-19 Atom Technology Inc. Juice maker
JP3721117B2 (ja) 2001-10-29 2005-11-30 エルピーダメモリ株式会社 入出力回路と基準電圧生成回路及び半導体集積回路
US7162644B1 (en) * 2002-03-29 2007-01-09 Xilinx, Inc. Methods and circuits for protecting proprietary configuration data for programmable logic devices
KR100468728B1 (ko) 2002-04-19 2005-01-29 삼성전자주식회사 반도체 집적회로의 온-칩 터미네이터, 그 제어 회로 및 그제어 방법
KR100422451B1 (ko) * 2002-05-24 2004-03-11 삼성전자주식회사 온-다이 터미네이션 제어방법 및 그에 따른 제어회로
KR100465759B1 (ko) * 2002-06-14 2005-01-13 삼성전자주식회사 반도체 장치
US6965529B2 (en) * 2002-06-21 2005-11-15 Intel Coproration Memory bus termination
JP3807351B2 (ja) 2002-06-21 2006-08-09 日本電気株式会社 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路
KR100495660B1 (ko) * 2002-07-05 2005-06-16 삼성전자주식회사 온-다이 종결 회로를 구비한 반도체 집적 회로 장치
US6998875B2 (en) * 2002-12-10 2006-02-14 Ip-First, Llc Output driver impedance controller
JP4428504B2 (ja) * 2003-04-23 2010-03-10 株式会社ルネサステクノロジ 半導体集積回路装置
JP4201128B2 (ja) * 2003-07-15 2008-12-24 株式会社ルネサステクノロジ 半導体集積回路装置
KR100583636B1 (ko) * 2003-08-19 2006-05-26 삼성전자주식회사 단일의 기준 저항기를 이용하여 종결 회로 및 오프-칩구동 회로의 임피던스를 제어하는 장치
JP2005072375A (ja) * 2003-08-26 2005-03-17 Renesas Technology Corp 半導体集積回路
US20050071730A1 (en) * 2003-09-30 2005-03-31 Lattice Semiconductor Corporation Continuous self-verify of configuration memory in programmable logic devices
US6980020B2 (en) * 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100596781B1 (ko) * 2004-04-28 2006-07-04 주식회사 하이닉스반도체 온 다이 터미네이션의 종단 전압 조절 장치
US8255700B2 (en) * 2004-06-29 2012-08-28 Qualcomm Incorporated Lockstep mechanism to ensure security in hardware at power-up
US7227376B2 (en) * 2004-11-05 2007-06-05 Ati Technologies Inc. Dynamic impedance compensation circuit and method
JP2006130217A (ja) 2004-11-09 2006-05-25 Marutaka Techno:Kk 電位治療器
US7164600B2 (en) 2004-12-10 2007-01-16 Micron Technology Inc Reducing DQ pin capacitance in a memory device
JP4159553B2 (ja) * 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
US7389194B2 (en) * 2005-07-06 2008-06-17 Rambus Inc. Driver calibration methods and circuits
JP4618600B2 (ja) * 2005-10-17 2011-01-26 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備えた半導体装置
JP4199789B2 (ja) * 2006-08-29 2008-12-17 エルピーダメモリ株式会社 半導体装置の出力回路調整方法
KR100930399B1 (ko) * 2007-05-10 2009-12-08 주식회사 하이닉스반도체 반도체 장치의 데이터 출력 드라이빙 회로
US7906983B2 (en) * 2008-12-08 2011-03-15 Intuitive Research And Technology Programmable logic device having an embedded test logic with secure access control
JP5635459B2 (ja) * 2011-07-11 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2013081079A (ja) * 2011-10-04 2013-05-02 Elpida Memory Inc 半導体装置
KR101893182B1 (ko) * 2012-01-31 2018-10-05 에스케이하이닉스 주식회사 데이터 출력 회로
KR20160104544A (ko) * 2013-03-15 2016-09-05 비다케어 엘엘씨 골내 디바이스 핸들, 시스템, 및 방법
JP2015023308A (ja) * 2013-07-16 2015-02-02 マイクロン テクノロジー， インク． 半導体装置、及び出力回路のインピーダンス調整方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101131867B (zh) * 2006-08-21 2012-07-18 尔必达存储器股份有限公司 校准电路
US8085061B2 (en) 2006-08-29 2011-12-27 Elpida Memory, Inc. Output circuit of semiconductor device
CN103777047A (zh) * 2012-10-23 2014-05-07 基思利仪器公司 阻抗源量程调节设备和方法
CN103777047B (zh) * 2012-10-23 2019-09-10 基思利仪器公司 阻抗源量程调节设备和方法
CN106158006A (zh) * 2015-04-14 2016-11-23 中芯国际集成电路制造(上海)有限公司 输出缓冲器
CN106158006B (zh) * 2015-04-14 2019-05-17 中芯国际集成电路制造(上海)有限公司 输出缓冲器

Also Published As

Publication number Publication date
JP2006203405A (ja) 2006-08-03
US7808270B2 (en) 2010-10-05
US9047986B2 (en) 2015-06-02
US20110001511A1 (en) 2011-01-06
US20070194798A1 (en) 2007-08-23
US20150263727A1 (en) 2015-09-17
JP4159553B2 (ja) 2008-10-01
US20120217992A1 (en) 2012-08-30
US8198911B2 (en) 2012-06-12
CN1808902B (zh) 2011-05-04
US9641175B2 (en) 2017-05-02
US20170207770A1 (en) 2017-07-20
US20160359484A1 (en) 2016-12-08
US7215128B2 (en) 2007-05-08
US20090146756A1 (en) 2009-06-11
US20060158198A1 (en) 2006-07-20
US7495453B2 (en) 2009-02-24
US9391612B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
CN1808902A (zh) 输出电路、半导体器件和调整输出电路的特性的方法
US7148721B2 (en) Semiconductor integrated circuit device capable of controlling impedance
CN1288843C (zh) 大范围负载信号的通用阻抗控制
JP5053656B2 (ja) 半導体記憶装置のデータ出力ドライブ回路
US8085061B2 (en) Output circuit of semiconductor device
CN1606095A (zh) 能调节数据输出驱动器的阻抗的半导体存储器件
CN1622462A (zh) 半导体器件
US10083763B2 (en) Impedance calibration circuit and semiconductor memory device including the same
CN1540756A (zh) 控制输出阻抗和转换速率的半导体集成电路
CN1591683A (zh) 数据输出驱动器
US7982494B2 (en) Systems and methods for detecting terminal state and setting output driver impedance
JPH06260922A (ja) 自己調節式インピーダンス整合ドライバ
KR102185284B1 (ko) 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법
JP5584401B2 (ja) 半導体装置及びこれを備えるデータ処理システム
US10580466B2 (en) Transmitting device using calibration circuit, semiconductor apparatus and system including the same
TWI513187B (zh) 半導體電路
CN1822502A (zh) 接收器电路
JP6142087B2 (ja) スルーレート較正を有する出力ドライバ
CN1992072A (zh) 用于半导体存储器件的片上终端电路与方法
JP6162331B2 (ja) 強化された信頼性及び密度を有する較正出力ドライバ
KR100933670B1 (ko) 캘리브래이션 회로 및 집적회로
JP4618602B2 (ja) 半導体装置
KR20220011226A (ko) 메모리 판정 피드백 등화기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: ELPIDA MEMORY INC.

Effective date: 20130829

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130829

Address after: Luxemburg Luxemburg

Patentee after: PS4 Russport Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Elpida Memory, Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Luxemburg Luxemburg

Patentee after: Longitude Semiconductor Co.,Ltd.

Address before: Luxemburg Luxemburg

Patentee before: PS5 Laskou Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171114

Address after: Luxemburg Luxemburg

Patentee after: PS5 Laskou Co.,Ltd.

Address before: Luxemburg Luxemburg

Patentee before: PS4 Russport Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181220

Address after: Dublin, Ireland

Patentee after: Longitudinal Authorization Co.,Ltd.

Address before: Luxemburg Luxemburg

Patentee before: Longitude Semiconductor Co.,Ltd.