KR960007258B1 - 출력 버퍼 - Google Patents

출력 버퍼 Download PDF

Info

Publication number
KR960007258B1
KR960007258B1 KR1019930017662A KR930017662A KR960007258B1 KR 960007258 B1 KR960007258 B1 KR 960007258B1 KR 1019930017662 A KR1019930017662 A KR 1019930017662A KR 930017662 A KR930017662 A KR 930017662A KR 960007258 B1 KR960007258 B1 KR 960007258B1
Authority
KR
South Korea
Prior art keywords
transistor
gate
drain
input signal
source
Prior art date
Application number
KR1019930017662A
Other languages
English (en)
Other versions
KR950010372A (ko
Inventor
장성진
전영현
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019930017662A priority Critical patent/KR960007258B1/ko
Priority to US08/294,715 priority patent/US5517142A/en
Priority to DE4431183A priority patent/DE4431183C2/de
Priority to JP6210075A priority patent/JP2704246B2/ja
Publication of KR950010372A publication Critical patent/KR950010372A/ko
Application granted granted Critical
Publication of KR960007258B1 publication Critical patent/KR960007258B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Abstract

내용 없음.

Description

출력 버퍼
제1도 및 제2도는 종래 출력 버퍼의 회로도.
제3도는 출력 버퍼 다단 구성도.
제4도는 본 발명 출력 버퍼 회로도.
제5도는 제4도에 있어서, 신호 파형도.
제6도는 본 발명에 다른 실시예를 보인 회로도.
제7도는 본 발명의 또 다른 실시예를 보인 회로도.
* 도면의 주요부분에 대한 부호의 설명
P1, P11, P12: 피모스 트랜지스터 N1∼N3, N11∼N22: 엔모스 트랜지스터
MC1∼MC4: 모스 콘덴서 R : 저항
본 발명은 출력 버퍼에 관한 것으로 특히 Vss, Vcc 바운싱(bouncing)을 감소시켜 동작 속도를 향상시킴과 아울러 오동작을 방지하는 출력 버퍼에 관한 것이다.
제1도는 종래 출력 버퍼 회로도로서 이에 도시한 바와같이, 입력신호(Vi)를 소스에 전압(Vcc)이 접속된 피모스 트랜지스터(P1)의 게이트와 소스가 접지(Vss)된 엔모스 트랜지스터(N1)의 게이트에 공통 접속하며 상기 트랜지스터(P1)(N1)의 드레인을 접속하여 그 접속점에서 출력(Vo)이 발생하게 구성된다.
제2도는 종래 출력 버퍼의 다른 실시예 회로도로서 이에 도시된 바와같이, 드레인에 전압(Vcc)이 접속된 엔모스 트랜지스터(N2)의 게이트에 입력신호(VA)를 접속하고 소스가 접지(Vss)된 엔모스 트랜지스터(N3)의 드레인을 접속하여 그 접속점에서 출력(Vo)이 발생하게 구성된다.
제2도는 종래 출력 버퍼의 다른 실시예 회로도로서 이에 도시된 바와같이, 드레인에 전압(Vcc)이 접속된 엔모스 트랜지스터(N2)의 게이트에 입력신호(VA)를 접속하고 소스가 접지(Vss)된 엔모스 트랜지스터(N3)의 게이트에 입력신호(VB)를 접속하며, 상기 엔모스 트랜지스터(N2)의 소스와 엔모스 트랜지스터(N3)의 드레인을 접속하여 그 접속점에서 출력(Vo)이 발생하게 구성된다.
이와같은 종래 회로의 동작 과정을 제3도 다단 구성도를 참조하여 설명하면 다음과 같다.
제1도에서 입력신호(V1)가 고전위이면 피모스 트랜지스터(P1)가 턴오프됨과 아울러 엔모스 트랜지스터(N1)가 턴온됨으로 출력(Vo)이 저전위(Vss)가 되고 입력신호(V1)가 저전위이면 피모스 트랜지스터(P1)가 턴온됨과 아울러 엔모스 트랜지스터(N2)가 턴오프됨으로 출력(Vo)이 고전위(Vcc)가 된다.
제2도에서 입력신호(VA)가 고전위(Vcc)일때 입력신호(VB)는 저전위(Vss)임으로 엔모스 트랜지스터(N2)가 턴온됨과 아울러 엔모스 트랜지스터(N2)가 턴오프됨에 의해 출력(Vo)이 고전위(Vcc)가 되고 입력신호(VA)가 저전위(Vss)일때 입력신호(VB)가 고전위(Vcc)임으로 엔모스 트랜지스터(N2)가 턴오프됨과 아울러 엔모스 트랜지스터(N3)가 턴온됨에 의해 출력(Vo)이 저전위(Vss)가 된다.
그러나, 이와같은 종래 회로는 제3도와 같이 전원(Vcc)과 접지(Vss)라인에 대하여 병렬로 접속된 여러개의 출력 버퍼가 동시에 동작되면 Vcc, Vss 바운싱(bouncing)이 발생되어 동작속도가 늦어지고 전원 라인의 저항에 의해 전압 강하가 발생도면 전압 전위(Vcc)의 레벨이 낮아짐과 어울러 접지 전위(Vss)의 레벨이 상승되어 출력 특성이 저하되는 문제점이 있었다.
본 발명은 이러한 종래의 문제점을 해결하기 위하여 출력 레벨 변화 시점에서 전압(Vcc)가 접지(Vss)로 흐르는 전류를 감소시킴에 따라 동작속도를 향상시키는 출력버퍼를 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제4도는 본 발명 출력 버퍼 회로도로서 이에 도시한 바와같이, 게이트에 제어신호(CTL1)가 접속됨과 아울러 소스에 접속된 전압(Vpp)이 그 게이트에 공통 접속된 피모스 프랜지스터(P11)의 드레인을 모스 콘덴서(MC1)를 통해 접지(Vss)에 접속함과 어울러 게이트에 입력신호(Vi1)가 접속된 엔모스 트랜지스터(N11)의 드레인에 접속하고, 게이트에 제어신호(CTL2)가 접속됨과 아울러 드레인에 접속된 바이어스 전압(VBBO)이 그 게이트에 공통 접속된 엔모스 트랜지스터(N15)의 소스를 모스 콘덴서(MC2)를 통해 전압(Vcc)에 접속함과 아울러 게이트에 입력신호(Vi4)가 접속된 엔모스 트랜지스터(N14)의 소스에 접속하며 드레인에 전압(Vcc)이 접속된 엔모스 트랜지스터(N12)의 게이트에 입력신호(Vi2)를 접속하고 소스가 접지(Vss)된 엔모스 트랜지스터(N13)의 게이트에 입력신호(Vi3)를 접속하며 상기 엔모스 트랜지스터(N11)(N12)의 소스와 엔모스 트랜지스터(N13)(N14)의 드레인을 공통 접속하여 그 접속점에서 출력(Vo)이 발생하게 구성한다.
제6도는 본 발명의 다른 실시예로서 이에 도시한 바와 같이, 게이트에 제어신호(CTL2)가 접속됨과 아울러 드레인에 접속된 바이어스 전압(VBB)을 그 게이트에 공통 접속한 엔모스 트랜지스터(N19)의 소스를 모스 콘덴서(MC3)를 통해 전압(Vcc)에 접속함과 아울러 게이트에 입력신호(Vi4)가 접속된 엔모스 트랜지스터(N18)의 소스에 접속하고 드레인에 전압(Vcc)이 접속된 엔모스 트랜지스터(N16)의 게이트에 입력신호(Vi2)를 접속하며 접지된 엔모스 트랜지스터(N17)의 게이트에 입력신호(Vi3)를 접속하고 상기 엔모스 트랜지스터(N16)의 소스와 엔모스 트랜지스터(N17)(N18)의 드레인을 공통 접속하여 그 접속점에서 출력(Vo)이 발생하게 구성한다.
제7도는 본 발명의 또 다른 실시예로서 이에 도시한 바와같이, 게이트에 제어신호(CTL1)가 접속됨과 아울러 소스에 접속된 전압(Vpp)을 그 게이트에 공통 접속된 피모스 트랜지스터(P12)의 드레인을 모스 콘덴서(MC4)를 통해 접지시킴과 아울러 게이트에 입력신호(Vi1)가 접속된 엔모스 트랜지스터(N20)의 드레인에 접속하고 드레인에 전압(Vcc)이 접속된 엔모스 트랜지스터(N21)의 게이트에 입력신호(Vi2)를 접속하며 소스가 접지된 엔모스 트랜지스터(N22)의 게이트에 입력신호(Vi3)를 접속하고 상기 엔모스 트랜지스터(N22)의 드레인과 엔모스 트랜지스터(N20)(N21)의 소스를 공통 접속하여 그 접속점에서 출력(Vo)이 발생하게 구성한다.
상기에서 Vpp〉Vcc, VBB〈Vss이다.
이와같이 구성한 본 발명 출력 버퍼의 동작 및 작용효과를 제5도 신호 파형도를 참조하여 상세히 설명하면 다음과 같다.
제어신호(CTL1)가 저전위(Vss)이고 제어신호(CTL2)가 고전위이면 피모스 트랜지스터(P11)의 턴온에 의해 모스 콘덴서(MC1)가 전압(Vpp)레벨로 프리차지되고 엔모스 트랜지스터(N15)의 턴온에 의해 모스 콘덴서(MC2)가 내부 전압(VBB)의 레벨로 프리차지되는데, 출력(Vo)은 하이 임피던스 상태를 유지한다.
이때, 출력(Vo)을 고전위(Vcc)로 발생시키는 경우 제5도(가)와 같이 제어신호(CTL1)를 고전위(Vpp)로 하여 피모스 트랜지스터(P11)를 턴오프시킨 후 제5도 (나)(다)와 같이 입력신호 (Vi2)(Vi1)를 고전위(Vpp)로 하여 엔모스 트랜지스터(N11)(N12)를 턴온시킴으로써 제5도(사)와 같이 출력(Vo)을 고전위(Vcc)로 발생시킨다.
여기서, 엔모스 트랜지스터(N11)의 턴온에 의해 모스 콘덴서(MC1)의 프리차지 전압(Vpp)이 출력(Vo)으로 인가되어 출력 레벨을 빠른 시간에 고전위(Vcc)로 상승시키며 상기 엔모스 트랜지스터(N11)의 게이트에 인가되는 입력신호(Vi1)는 제5도 (다)와 같이 상기 모스 콘덴서(MC1)의 프리차지 전압이 소모될 동안만 고전위(Vpp)를 유지하고 엔모스 트랜지스터(N12)(N14)는 턴오프 상태를 유지한다.
또한, 출력(Vo)을 저전위(Vss)로 발생시키는 경우 제5도 (라)와 같이 제어신호(CTL2)를 저전위(VBB)로 하여 엔모스 트랜지스터(N15)를 턴오프시킨 후 제5도 (마)(바)와 같이 입력신호(Vi3)(Vi4)를 고전위(Vcc)로 하여 엔모스 트랜지스터(N13)(N14)를 턴온시킴으로써 제5도(사)와 같이 출력(Vo)를 저전위(Vss)로 발생시킨다.
여기서, 엔모스 트랜지스터(N14)의 턴온에 의해 몬스 콘덴서(MC2)의 프리차지 전압(VBB)이 출력(Vo)에 인가되어 출력 레벨을 빠른 시간에 저전위(Vss)로 하강시키며 상기 엔모스 트랜지스터(N14)의 게이트에 인가되는 입력신호(N14)는 제5도 (바)와 같이 상기 모스 콘덴서(MC2)의 프리차지 전압이 소모될 동안만 고전위(Vcc)로 유지하고 엔모스 트랜지스터(N11)(N12)는 턴오프 상태를 유지한다.
한편, 출력(Vo)의 한 특성만을 개선시키기 위하여 제6도 및 제7도와 같이 구성하게 된다.
제6도의 회로는 제어신호(CTL2)를 고전위(Vcc)로 하여 엔모스 트랜지스터(N19)를 턴온시킴에 의해 모스 콘덴서(MC3)를 내부전압(VBB)으로 프리차지시키고 상기 엔모스 트랜지스터(N19)를 턴오프시킨 후 입력신호(Vi3)(Vi4)를 고전위(Vcc)로 하여 엔모스 트랜지스터(N17)(N18)를 턴온시킴으로써 출력(Vo)이 빠른 시간에 저전위(Vss)가 되도록 한다.
또한, 제7도의 회로는 제어신호(CTL1)를 고전위(VBB)로 하여 피모스 트랜지스텨(P12)를 턴온시킴에 의해 모스 콘덴서(MC4)를 전압(Vpp)로 하여 엔모스 트랜지스터(N20)(N21)를 턴온시킴으로써 출력(Vo)이 빠른 시간에 고전위(Vcc)가 되게 한다.
상기에서 상세히 설명한 바와같이 본 발명 출력 버퍼는 출력 레벨 변환시점에서 Vcc, Vss 라인에 흐르는 전류의 양을 줄임으로서 여러개의 출력버퍼가 동작할 때에도 라인의 전압 강하를 감소시킴과 아울러 Vcc, Vss라인의 바운싱(Bouncing)을 감소시켜 동작 속도를 향상시킬 수 있는 효과가 있다.

Claims (3)

  1. 게이트에 제어신호(CTL1)가 접속됨과 아울러 소스에 접속된 전압(Vpp)이 그 게이트에 공통 접속된 트랜지스터(P11)의 드레인을 모스 콘덴서(MC1)를 통해 접지함과 아울러 게이트에 입력신호(Vi1)가 접속된 트랜지스터(N11)의 드레인에 접속하고, 게이트에 제어신호(CTL2)가 접속됨과 아울러 드레인에 접속된 전압(VBB)이 그 게이트에 공통 접속된 트랜지스터(N15)의 소스를 모스 콘덴서(MC2)를 통해 전압(Vcc)에 접속함과 아울러 게이트에 입력신호(Vi4)가 접속된 트랜지스터(N14)의 소스에 접속하며, 드레인에 전압(Vcc)이 접속된 트랜지스터(N12)의 게이트에 입력신호(Vi2)를 접속하고, 소스가 접지(Vss)된 트랜지스터(N13)된 트랜지스터(N13)의 게이트에 입력신호(Vi3)를 접속하며, 상기 트랜지스터(N11)(N12)의 소스와 트랜지스터(N13)(N14)의 드레인을 공통접속하여 그 접속점에서 출력(Vo)이 발생되게 구성함을 특징으로 하는 출력 버퍼.
  2. 게이트에 제어신호(CTL2)가 접속됨과 아울러 드레인에 접속된 전압(VBB)이 그 게이트에 공통 접속된 트랜지스터(N19)의 소스를 모스 콘덴서(MC3)를 통해 전압(Vcc)에 접속함과 아울러 게이트에 입력신호(Vi4)가 접속된 트랜지스터(N18)의 소스에 접속하고, 드레인에 전압(Vcc)이 접속된 트랜지스터(N16)의 게이트에 입력신호(Vi2)를 접속하며, 소스가 접지(Vss)된 트랜지스터(N18)의 게이트에 입력신호(Vi3)를 접속하고, 상기 트랜지스터(N16)의 소스와 트랜지스터(N17)(N18)의 드레인을 공통 접속하여 그 접속점에서 출력(Vo)이 발생되게 구성함을 특징으로 하는 출력 버퍼.
  3. 게이트 제어신호(CTL1)가 접속됨과 아울러 소스에 접속된 전압(Vpp)이 그 게이트에 공통 접속된 트랜지스터(P12)의 드레인을 모스 콘덴서(MC4)를 통해 접지(Vss)함과 아울러 게이트에 입력신호(Vi1)가 접속된 트랜지스터(N20)의 드레인에 접속하고, 드레인에 전압(Vcc)이 접속된 트랜지스터(N21)의 게이트에 입력신호(Vi2)를 접속하며, 소스가 접지된 트랜지스터(N22)의 게이트에 입력신호(V13)를 접속하고, 상기 트랜지스터(N20)(N21)의 소스와 트랜지스터(N22)의 드레인을 공통 접속하여 그 접속점에서 출력(Vo)이 발생되게 구성함을 특징으로 하는 출력 버퍼.
KR1019930017662A 1993-09-03 1993-09-03 출력 버퍼 KR960007258B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930017662A KR960007258B1 (ko) 1993-09-03 1993-09-03 출력 버퍼
US08/294,715 US5517142A (en) 1993-09-03 1994-08-23 Output buffer with a reduced transient bouncing phenomenon
DE4431183A DE4431183C2 (de) 1993-09-03 1994-09-01 Ausgangspuffer
JP6210075A JP2704246B2 (ja) 1993-09-03 1994-09-02 出力バッファ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930017662A KR960007258B1 (ko) 1993-09-03 1993-09-03 출력 버퍼

Publications (2)

Publication Number Publication Date
KR950010372A KR950010372A (ko) 1995-04-28
KR960007258B1 true KR960007258B1 (ko) 1996-05-29

Family

ID=19362860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930017662A KR960007258B1 (ko) 1993-09-03 1993-09-03 출력 버퍼

Country Status (4)

Country Link
US (1) US5517142A (ko)
JP (1) JP2704246B2 (ko)
KR (1) KR960007258B1 (ko)
DE (1) DE4431183C2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729158A (en) * 1995-07-07 1998-03-17 Sun Microsystems, Inc. Parametric tuning of an integrated circuit after fabrication
US5734279A (en) * 1996-11-07 1998-03-31 Northern Telecom Limited Charge Pump Circuit
US5870146A (en) * 1997-01-21 1999-02-09 Multilink, Incorporated Device and method for digital video transcoding
US5894238A (en) * 1997-01-28 1999-04-13 Chien; Pien Output buffer with static and transient pull-up and pull-down drivers
US6307399B1 (en) * 1998-06-02 2001-10-23 Integrated Device Technology, Inc. High speed buffer circuit with improved noise immunity
US6242942B1 (en) 1998-11-13 2001-06-05 Integrated Device Technology, Inc. Integrated circuit output buffers having feedback switches therein for reducing simultaneous switching noise and improving impedance matching characteristics
US6356102B1 (en) 1998-11-13 2002-03-12 Integrated Device Technology, Inc. Integrated circuit output buffers having control circuits therein that utilize output signal feedback to control pull-up and pull-down time intervals
US6091260A (en) * 1998-11-13 2000-07-18 Integrated Device Technology, Inc. Integrated circuit output buffers having low propagation delay and improved noise characteristics
US6191628B1 (en) * 1999-01-04 2001-02-20 International Business Machines Corporation Circuit for controlling the slew rate of a digital signal
JP3877673B2 (ja) * 2002-11-28 2007-02-07 株式会社東芝 出力バッファ回路およびそれを用いた半導体メモリ
JP4159553B2 (ja) * 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
KR100741978B1 (ko) * 2005-09-16 2007-07-23 삼성에스디아이 주식회사 클럭신호 발생장치 및 이를 포함하는 유기 전계발광표시장치
KR102163263B1 (ko) * 2014-03-27 2020-10-12 에스케이하이닉스 주식회사 반도체 장치의 데이터 출력 회로
US9553587B2 (en) * 2014-03-27 2017-01-24 SK Hynix Inc. Data output circuit of a semiconductor apparatus
US9729122B2 (en) * 2015-02-18 2017-08-08 Reno Technologies, Inc. Switching circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214520A (ja) * 1985-07-12 1987-01-23 Sony Corp メモリの出力バツフア回路
JPS63116517A (ja) * 1986-11-04 1988-05-20 Nec Ic Microcomput Syst Ltd 信号出力回路
JPH0616584B2 (ja) * 1986-11-28 1994-03-02 株式会社東芝 出力バツフア回路
US5023472A (en) * 1988-09-09 1991-06-11 Texas Instruments Incorporated Capacitor-driven signal transmission circuit
US5198699A (en) * 1988-09-09 1993-03-30 Texas Instruments Incorporated Capacitor-driven signal transmission circuit
JPH02185114A (ja) * 1989-01-12 1990-07-19 Fujitsu Ltd 半導体装置のノイズ低減回路
KR930003929B1 (ko) * 1990-08-09 1993-05-15 삼성전자 주식회사 데이타 출력버퍼
JP2915625B2 (ja) * 1991-06-26 1999-07-05 株式会社沖マイクロデザイン宮崎 データ出力回路

Also Published As

Publication number Publication date
KR950010372A (ko) 1995-04-28
DE4431183A1 (de) 1995-03-09
DE4431183C2 (de) 1997-04-30
JPH07106944A (ja) 1995-04-21
JP2704246B2 (ja) 1998-01-26
US5517142A (en) 1996-05-14

Similar Documents

Publication Publication Date Title
KR960007258B1 (ko) 출력 버퍼
US4346310A (en) Voltage booster circuit
KR0179793B1 (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
JP3476514B2 (ja) 入力バッファ
CA2096627C (en) Reference voltage generator for dynamic random access memory
US5786723A (en) Voltage switching circuit for a semiconductor memory device
KR910007740B1 (ko) 비트라인 안정화를 위한 전원전압 추적회로
US6489815B2 (en) Low-noise buffer circuit that suppresses current variation
US6356148B1 (en) Systems and methods for enhancing charge transfer amplifier gain
KR960003531B1 (ko) 고속 전류 감지 증폭기
US4859882A (en) Sense amplifier
KR960002334B1 (ko) 반도체 메모리 장치의 입력버퍼
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR100519537B1 (ko) 기준 전압 발생 회로
KR20070076112A (ko) 레벨 쉬프터
JPH0529910A (ja) 論理回路
KR100237627B1 (ko) 문턱전압 둔감회로
KR100287876B1 (ko) 지연회로
KR100281146B1 (ko) 씨모스 낸드회로
JPS5994298A (ja) 半導体メモリ装置
KR100186345B1 (ko) 레벨시프트 회로
KR0147469B1 (ko) 출력 노이즈 감소회로
JPH07130187A (ja) レベルシフト回路
JPH0319192A (ja) 昇圧信号発生回路
JPH05274882A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 17

EXPY Expiration of term