JPS63116517A - 信号出力回路 - Google Patents
信号出力回路Info
- Publication number
- JPS63116517A JPS63116517A JP61263310A JP26331086A JPS63116517A JP S63116517 A JPS63116517 A JP S63116517A JP 61263310 A JP61263310 A JP 61263310A JP 26331086 A JP26331086 A JP 26331086A JP S63116517 A JPS63116517 A JP S63116517A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- output terminal
- level
- output
- vcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- QCWQUWUCARNNRI-UHFFFAOYSA-N 3-ethyl-5,5,8,8-tetramethyl-6,7-dihydronaphthalene-2-carbaldehyde Chemical compound CC1(C)CCC(C)(C)C2=C1C=C(C=O)C(CC)=C2 QCWQUWUCARNNRI-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号出力回路に関し、特に半導体集積回路にお
ける信号出力回路に関する。
ける信号出力回路に関する。
従来、この種の信号出力回路では、出力しない電位の電
源と出力端子との間のスイッチに相当する素子を導通さ
ぜることによって出力端子を所望の電位にしていた。
源と出力端子との間のスイッチに相当する素子を導通さ
ぜることによって出力端子を所望の電位にしていた。
上述した従来の信号出力回路では、出力端子と出力しな
い電位の電源との間にスイッチに相当する素子があるだ
けなので、出力電位の立ち」二かり又は立ち下がり時間
をより短くするためには、このスイッチに相当する素子
の抵抗を小さくして大きな電流を流さなければならない
。しかし、この時電源とスイッチに相当する素子を結ぶ
配線の抵抗により大きな電流が流れると電位降下が大き
くなるので、同じ配線により接続されている回路や、こ
の配線と容量を介して接続されている回路に影響を及ぼ
すという欠点がある。
い電位の電源との間にスイッチに相当する素子があるだ
けなので、出力電位の立ち」二かり又は立ち下がり時間
をより短くするためには、このスイッチに相当する素子
の抵抗を小さくして大きな電流を流さなければならない
。しかし、この時電源とスイッチに相当する素子を結ぶ
配線の抵抗により大きな電流が流れると電位降下が大き
くなるので、同じ配線により接続されている回路や、こ
の配線と容量を介して接続されている回路に影響を及ぼ
すという欠点がある。
〔問題点を解決するための手段）
本発明の信号出力回路は、出力端子と、電位■ｃに充電
可能な容量と、スイッチ素子とを備え、前記容量を前記
スイッチ素子を介して前記出力端子に接続してなり、前
記出力端子の電位を電位■八から電位Ｖ５、（たたし前
記電位ＶＩＴ、ＶＣは共に前記電位ＶＡより高電位又は
低電位〉に変えるとき前記スイッチ素子を導通させるよ
うに構成される。
可能な容量と、スイッチ素子とを備え、前記容量を前記
スイッチ素子を介して前記出力端子に接続してなり、前
記出力端子の電位を電位■八から電位Ｖ５、（たたし前
記電位ＶＩＴ、ＶＣは共に前記電位ＶＡより高電位又は
低電位〉に変えるとき前記スイッチ素子を導通させるよ
うに構成される。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の回路図である。
ここでは半導体装置、特に電解効果（〜ランジスタ（以
下Ｆ ＥＴと記ず）で構成された回路を例示する。同図
において、本実施例は従来の信号出力回路に破線内に図
示した部分が付加されてなる。図中、ＦＥＴｐ 、ＦＥ
ＴＮはそれぞれＰチャンネル。
下Ｆ ＥＴと記ず）で構成された回路を例示する。同図
において、本実施例は従来の信号出力回路に破線内に図
示した部分が付加されてなる。図中、ＦＥＴｐ 、ＦＥ
ＴＮはそれぞれＰチャンネル。
ＮチャンネルＦＥＴを表わす。即ち、従来回路はＰＥＴ
ｐ ］−＋ ＦＥＴＮ２及び出力端子１０から構成され
、ＦＥＴｐｌ及びＦＥＴＮ２のトレインは出力端子１０
に接続され、ＦＥＴｐｌの／−スには電源電圧（以下■
。Ｃ）が与えられ、ＦＥＴＮ ２のソースは地気に接続
されている。出力する電位はＶＣＣレベルと地気レベル
（ここでＶＣＣレベル〉地気レベル）であり、ＶＣＣレ
ベルを出力する時はＦＥＴＰｌ及びＦＦ、ＴＮ２のゲー
１−ａ、ｂに地気レベルを加えることにより、Ｆ ＥＴ
ｐ １を導通させＦ Ｅ Ｔ Ｎ ２をしゃ断する。
ｐ ］−＋ ＦＥＴＮ２及び出力端子１０から構成され
、ＦＥＴｐｌ及びＦＥＴＮ２のトレインは出力端子１０
に接続され、ＦＥＴｐｌの／−スには電源電圧（以下■
。Ｃ）が与えられ、ＦＥＴＮ ２のソースは地気に接続
されている。出力する電位はＶＣＣレベルと地気レベル
（ここでＶＣＣレベル〉地気レベル）であり、ＶＣＣレ
ベルを出力する時はＦＥＴＰｌ及びＦＦ、ＴＮ２のゲー
１−ａ、ｂに地気レベルを加えることにより、Ｆ ＥＴ
ｐ １を導通させＦ Ｅ Ｔ Ｎ ２をしゃ断する。
また、地気レベルを出力する時？１ＦＥＴｐ］及びＦＥ
ＴＮ２（７）ゲートａ、ｂに■。Ｃレベルを加えること
により、ＦＥＴ、１をしゃ断しＦＦ、ＴＮ２を導通させ
る。この従来回路にイ］加される回路はＦＥＴｐ ３，
５．ＦＥＴＮ４．６及び容ｆｆ１（以下Ｃ１，Ｃ２）７
．８で構成され、Ｆ Ｅ Ｔ ｐ ３ 、 Ｆ Ｅ Ｔ
Ｎ ４ （１） ドレインは出力端子１０に接続され
、Ｆ Ｅ Ｔ ｐ ３のソースとＦ Ｅ Ｔ ｐ ５の
ドレインは共にＣ，７の一方の電極に接続され、ＦＥＴ
ｐ５のソースにはＶＣＣが与えられ、Ｃ＋７の残りの一
方の電極は地気に接続され、ＦＥＴＮ４のソースとＦＥ
ＴＮ ６のトレインはＣ２８の一方の電極に接続され、
Ｆ’ Ｅ Ｔ” Ｎ ６のソースは地気に接続され、Ｃ
２８の残りの一方の電極にＶＣＣが供給されている。
ＴＮ２（７）ゲートａ、ｂに■。Ｃレベルを加えること
により、ＦＥＴ、１をしゃ断しＦＦ、ＴＮ２を導通させ
る。この従来回路にイ］加される回路はＦＥＴｐ ３，
５．ＦＥＴＮ４．６及び容ｆｆ１（以下Ｃ１，Ｃ２）７
．８で構成され、Ｆ Ｅ Ｔ ｐ ３ 、 Ｆ Ｅ Ｔ
Ｎ ４ （１） ドレインは出力端子１０に接続され
、Ｆ Ｅ Ｔ ｐ ３のソースとＦ Ｅ Ｔ ｐ ５の
ドレインは共にＣ，７の一方の電極に接続され、ＦＥＴ
ｐ５のソースにはＶＣＣが与えられ、Ｃ＋７の残りの一
方の電極は地気に接続され、ＦＥＴＮ４のソースとＦＥ
ＴＮ ６のトレインはＣ２８の一方の電極に接続され、
Ｆ’ Ｅ Ｔ” Ｎ ６のソースは地気に接続され、Ｃ
２８の残りの一方の電極にＶＣＣが供給されている。
本実施例において、出力電位と地気レベルからＶＣＣレ
ベルに変える時には、ＦＥＩ−Ｐ３のゲーＩ・Ｃに低電
位を加えてこれを導通させ、予めＶＣＣレベルに充電し
ておいたＣ、７から出力端子１０へ電流を流すことによ
ってＦＥＴＴ、１を通して■。Ｃの電源から出力端子１
０へ流れる電流を少なくすることができる。ＦＥＴＰ
３は出力端子１０の電位がＦＥＴｐ３のソース側の電位
より高くなる前にしゃ断する。またＦＥＴｐｌを流れる
電流が最大となるのはＦＥＴｐｌが導通した直後なので
、ＦＥＴｐｌが導通する前にＦＥＴｐ３を導通させて出
力端子１０の電位がある程度上がってからＦＥＴｐｌを
導通さぜると、ソース・ドレイン間の電位差が小さくな
るので、流れる電流の最大値が小さくなる。
ベルに変える時には、ＦＥＩ−Ｐ３のゲーＩ・Ｃに低電
位を加えてこれを導通させ、予めＶＣＣレベルに充電し
ておいたＣ、７から出力端子１０へ電流を流すことによ
ってＦＥＴＴ、１を通して■。Ｃの電源から出力端子１
０へ流れる電流を少なくすることができる。ＦＥＴＰ
３は出力端子１０の電位がＦＥＴｐ３のソース側の電位
より高くなる前にしゃ断する。またＦＥＴｐｌを流れる
電流が最大となるのはＦＥＴｐｌが導通した直後なので
、ＦＥＴｐｌが導通する前にＦＥＴｐ３を導通させて出
力端子１０の電位がある程度上がってからＦＥＴｐｌを
導通さぜると、ソース・ドレイン間の電位差が小さくな
るので、流れる電流の最大値が小さくなる。
また、出力電位をＶＣＣレベルから地気レベルに変える
時には、ＦＥＴＮ４のゲー１− ｄに高電位を加えてこ
れを導通さぜ、予め地気レベルに充電しておいたＣ２８
に出力端子１０から電流を流すことによってＦＥＴＮ２
を通して出力端子１０から地気へ流れる電流を少なくす
ることができる。
時には、ＦＥＴＮ４のゲー１− ｄに高電位を加えてこ
れを導通さぜ、予め地気レベルに充電しておいたＣ２８
に出力端子１０から電流を流すことによってＦＥＴＮ２
を通して出力端子１０から地気へ流れる電流を少なくす
ることができる。
ＦＥＴｐ ５はＣ＋７をＶ。ｏレベルに、Ｆ Ｅ Ｔ
Ｎ６はＣ２８を地気レベルに充電するだめのもので、出
力端子１０の電位を変える前にしゃ断するか、相互コン
ダクタンスｇ１を小さくしておけば良い。
Ｎ６はＣ２８を地気レベルに充電するだめのもので、出
力端子１０の電位を変える前にしゃ断するか、相互コン
ダクタンスｇ１を小さくしておけば良い。
以上説明したように本発明は、出力端子の電位を■４か
ら■８に変えるとすると、ｖＡに較べＶＢ、Ｖ、が共に
高電圧であるか共に低電圧であるような電位■。に充電
可能な容量をスイッチ素子を介して出力端子と接続し、
出力端子の電位をＶＡからＶ １１に変えるときスイッ
チ素子を導通させることにより、出力端子の電位■＾か
らＶＢへの変化時の電源と出力端子との間に流れる電流
を少なくすることができるので、電源供給端子と出力回
路の電源端子とを結ぶ配線の抵抗による電位降下が小さ
くなり、同じ配線によって接続されている回路やこの配
線と容量を介して接続されている回路に及ぼす影響を少
なくできる効果がある。
ら■８に変えるとすると、ｖＡに較べＶＢ、Ｖ、が共に
高電圧であるか共に低電圧であるような電位■。に充電
可能な容量をスイッチ素子を介して出力端子と接続し、
出力端子の電位をＶＡからＶ １１に変えるときスイッ
チ素子を導通させることにより、出力端子の電位■＾か
らＶＢへの変化時の電源と出力端子との間に流れる電流
を少なくすることができるので、電源供給端子と出力回
路の電源端子とを結ぶ配線の抵抗による電位降下が小さ
くなり、同じ配線によって接続されている回路やこの配
線と容量を介して接続されている回路に及ぼす影響を少
なくできる効果がある。
第１図は本発明の一実施例の回路図である。
６一
１．３．５・・Ｐチャンネル電界効果トランジスタ（Ｆ
ＥＴｐ ） 、２．４．６・・・Ｎヂャンネル電界効果
１ヘランジスタ（ＦＥＴＮ ） 、７．８・・・容量（
ＣＩ 、Ｃ２＞、１０・・・出力端子。
ＥＴｐ ） 、２．４．６・・・Ｎヂャンネル電界効果
１ヘランジスタ（ＦＥＴＮ ） 、７．８・・・容量（
ＣＩ 、Ｃ２＞、１０・・・出力端子。
Claims (1)
- 出力端子と、電位Ｖ＿Ｃに充電可能な容量と、スイッチ
素子とを備え、前記容量を前記スイッチ素子を介して前
記出力端子に接続してなり、前記出力端子の電位を電位
Ｖ＿Ａから電位Ｖ＿Ｂ（ただし前記Ｖ＿Ｂ、Ｖ＿Ｃは共
に前記電位Ｖ＿Ａより高電位又は低電位）に変えるとき
前記スイッチ素子を導通させることを特徴とする信号出
力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61263310A JPS63116517A (ja) | 1986-11-04 | 1986-11-04 | 信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61263310A JPS63116517A (ja) | 1986-11-04 | 1986-11-04 | 信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63116517A true JPS63116517A (ja) | 1988-05-20 |
Family
ID=17387701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61263310A Pending JPS63116517A (ja) | 1986-11-04 | 1986-11-04 | 信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63116517A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136715A (ja) * | 1986-11-28 | 1988-06-08 | Toshiba Corp | 出力バツフア回路 |
| JPH07106944A (ja) * | 1993-09-03 | 1995-04-21 | Goldstar Electron Co Ltd | 出力バッファ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58133038A (ja) * | 1982-02-03 | 1983-08-08 | Nec Corp | インバ−タ回路 |
-
1986
- 1986-11-04 JP JP61263310A patent/JPS63116517A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58133038A (ja) * | 1982-02-03 | 1983-08-08 | Nec Corp | インバ−タ回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136715A (ja) * | 1986-11-28 | 1988-06-08 | Toshiba Corp | 出力バツフア回路 |
| JPH07106944A (ja) * | 1993-09-03 | 1995-04-21 | Goldstar Electron Co Ltd | 出力バッファ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0119297B2 (ja) | ||
| JPS58151124A (ja) | レベル変換回路 | |
| US5095230A (en) | Data output circuit of semiconductor device | |
| KR940003448A (ko) | 반도체 기억장치 | |
| KR940020669A (ko) | 바이어스 회로(bias circuit) | |
| JPS63116517A (ja) | 信号出力回路 | |
| JP3540401B2 (ja) | レベルシフト回路 | |
| KR910003604B1 (ko) | 차아지업 및 디스차아지 회로를 이용한 기준전압 발생회로 | |
| JPH09191578A (ja) | 集積回路出力バッファ | |
| JP2637773B2 (ja) | 相補型ｍｏｓ集積回路 | |
| JP2871309B2 (ja) | 電源電圧検知回路 | |
| JP2541289B2 (ja) | 出力回路 | |
| EP0464667A2 (en) | Power-on-clear signal generating circuit | |
| JPH0354903B2 (ja) | ||
| JPH0737385A (ja) | 内部電源用降圧回路 | |
| JPH0263219A (ja) | チャージポンプ回路 | |
| JPS6182532A (ja) | インバ−タ回路 | |
| JPH01272230A (ja) | 半導体回路装置 | |
| JP3482026B2 (ja) | イクスクルーシブ否定論理和ゲート | |
| JP2979627B2 (ja) | 差動回路 | |
| JP2751265B2 (ja) | 入力回路 | |
| JPH02301321A (ja) | 集積回路 | |
| JPH0338919A (ja) | 差動増幅回路 | |
| JPS62145916A (ja) | 半導体集積回路 | |
| JPH0231896B2 (ja) |