JP4116176B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4116176B2 JP4116176B2 JP00776399A JP776399A JP4116176B2 JP 4116176 B2 JP4116176 B2 JP 4116176B2 JP 00776399 A JP00776399 A JP 00776399A JP 776399 A JP776399 A JP 776399A JP 4116176 B2 JP4116176 B2 JP 4116176B2
- Authority
- JP
- Japan
- Prior art keywords
- ringing
- output
- output signal
- impedance
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、詳しくは、半導体装置の出力回路の出力インピーダンスまたは駆動能力を可変とする半導体装置に関するものである。
【０００２】
【従来技術】
パソコンのマザーボード等の半導体装置を用いたシステムでは、年々動作周波数が上がる傾向にあり、システムの負荷を考慮した半導体出力回路の設計が重要になっている。しかし、システムの負荷を半導体装置の設計時から正確に見積もることは難しく、時には、システムの構築後に半導体出力回路の改造が必要となる場合がある。つまり、半導体出力回路の駆動能力または出力インピーダンスがミスマッチングとなり、該出力回路から出力される信号が遷移するとき、その出力信号にリンギングが発生する。そのリンギングによって、半導体出力回路からの出力信号により動作する装置の誤動作が懸念される。
【０００３】
上記問題の対策として、出力回路の出力インピーダンスまたは駆動能力の変更をソフト的に対処する方法がある。具体的には、ソフト的に書き換え可能なレジスタ値により出力回路の出力インピーダンスや駆動能力を変更できる構成としてボードを完成させる。その後、ボードにおける出力波形を観測しリンギングが観測された場合、レジスタ値を変更して最適な出力波形となるように半導体出力回路の出力インピーダンスまたは駆動能力が調整される。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の方法では、所定のボードに対して調整されたレジスタ値に基づき半導体出力回路の出力インピーダンスまたは駆動能力が変更される。このため、ボードに搭載される各チップの出来上がりのばらつきに伴う駆動能力または出力インピーダンスのミスマッチングを十分に吸収することができなかった。また、製造時等において出力回路の出力インピーダンスまたは駆動能力が調整されるため、使用状況により変化する外部温度等の外的要因を吸収することができない。さらには、メモリ増設等のエンドユーザによる負荷の変更にも対応できなかった。
【０００５】
本発明は上記問題点を解決するためになされたものであって、その目的は、出力回路から出力される信号が遷移したとき、その出力信号に発生するリンギングを抑制することができる半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明によれば、出力回路の出力信号が遷移したとき、リンギング検出手段により該出力信号に発生するリンギングが検出される。そして、リンギングの検出結果に基づいてインピーダンス制御手段がインピーダンス可変手段を制御することで出力回路の出力インピーダンスが調整される。従って、出力インピーダンスのミスマッチを防止することが可能となり、出力信号に発生するリンギングが防止される。その結果、出力回路からの出力信号が入力される他の装置の誤動作が防止される。
また、リンギング検出手段において、出力回路の出力信号が遷移する前にフリップフロップがリセットされる。そして、出力信号が遷移したとき、その遷移とは逆方向の出力信号の電圧変化に基づいてフリップフロップがセットされて出力信号のリンギングが検出される。このようにフリップフロップを用いてリンギングを検出することで本半導体装置の簡素化及び高速化が可能となる。
【０００７】
出力インピーダンスが大きすぎると出力信号の波形なまりが懸念される。このため、請求項２の発明によれば、リンギングが無いと判定される最小の出力インピーダンスに出力回路の出力インピーダンスが調整される。その結果、出力信号の波形がなまることなくリンギングが抑制されるので、出力信号の波形が好適なものとなる。
【０００８】
請求項３に記載の発明によれば、半導体装置に電源が印加されたとき、その際の初期設定動作により出力回路の出力インピーダンスが変更される。従って、出力インピーダンスの変更後の通常動作時では、出力信号におけるリンギングの発生が防止される。
【０００９】
請求項４に記載の発明によれば、第１のリンギング検出手段の検出信号に基づいて第１のインピーダンス可変手段が制御され、第２のリンギング検出手段の検出信号に基づいて第２のインピーダンス可変手段が制御される。その結果、出力回路の出力インピーダンスを、出力信号がローレベルからハイレベルに遷移する場合と、ハイレベルからローレベルに遷移する場合とでそれぞれ独立に調整することが可能となる。
【００１０】
請求項５に記載の発明によれば、出力回路の出力信号が遷移したとき、リンギング検出手段により該出力信号に発生するリンギングが検出される。そして、リンギングの検出結果に基づいて駆動能力制御手段が駆動能力可変手段を制御することで出力回路の駆動能力が調整される。従って、出力回路の駆動能力を最適に調整することが可能となり、出力信号に発生するリンギングが防止される。その結果、出力回路からの出力信号が入力される他の装置の誤動作が防止される。
また、リンギング検出手段において、出力回路の出力信号が遷移する前にフリップフロップがリセットされる。そして、出力信号が遷移したとき、その遷移とは逆方向の出力信号の電圧変化に基づいてフリップフロップがセットされて出力信号のリンギングが検出される。このようにフリップフロップを用いてリンギングを検出することで本半導体装置の簡素化及び高速化が可能となる。
【００１１】
駆動能力が小さすぎると出力信号の波形なまりが懸念される。このため、請求項６の発明によれば、リンギング無と判定される最大の駆動能力に出力回路の駆動能力が調整される。その結果、出力信号の波形がなまることなくリンギングが抑制されるので、出力信号の波形が好適なものとなる。
【００１２】
請求項７に記載の発明によれば、半導体装置に電源が印加されたとき、その際の初期設定動作により出力回路の駆動能力が変更される。従って、出力回路の駆動能力の変更後における通常動作時では、出力信号にリンギングが発生することが防止される。
【００１３】
請求項８に記載の発明によれば、第１のリンギング検出手段の検出信号に基づいて第１の駆動能力可変手段が制御され、第２のリンギング検出手段の検出信号に基づいて第２の駆動能力可変手段が制御される。その結果、出力回路の駆動能力を、出力信号がローレベルからハイレベルに遷移する場合と、ハイレベルからローレベルに遷移する場合とでそれぞれ独立に調整することが可能となる。
【００１５】
出力信号が入力される機能動作のための入力回路は、そのしきい値電圧により信号レベルを判定する。従って、出力信号がローレベルからハイレベルに遷移するとき、リンギングに伴い入力回路のしきい値電圧よりも出力信号の電圧レベルが低下すると機能誤動作の原因となる。このため、請求項９に記載の発明によれば、出力信号がローレベルからハイレベルに遷移するとき、出力信号が入力される入力回路のしきい値電圧よりも高い電圧でリンギングが検出される。つまり、リンギングが厳しく判定されることになる。その結果、出力信号は、リンギングの発生に伴い入力回路のしきい値電圧より低下することが確実に防止される。
従って、より良好な出力信号が入力回路に入力されることとなり誤動作が防止される。
【００１６】
出力信号がハイレベルからローレベルに遷移するとき、リンギングに伴い入力回路のしきい値電圧よりも出力信号の電圧レベルが低下すると機能誤動作の原因となる。このため、請求項１０に記載の発明によれば、出力信号がハイレベルからローレベルに遷移するとき、出力回路と接続される入力回路のしきい値電圧よりも低い電圧でリンギングが検出される。つまり、リンギングが厳しく判定されることになる。その結果、出力信号は、リンギングの発生に伴い入力回路のしきい値電圧より上昇することが確実に防止される。従って、より良好な出力信号が入力回路に入力されることとなり誤動作が防止される。
【００１７】
請求項１１に記載の発明によれば、他の半導体素子から入力される信号が遷移したとき、その入力信号に発生するリンギングがリンギング検出手段により検出される。そして、その検出結果に基づくリンギング検出信号がリンギング検出手段により前記半導体素子に出力される。
【００１９】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を具体化した第１の実施形態を図面に従って説明する。
【００２０】
図１は、本実施形態における半導体装置としての集積回路装置（以下、ＬＳＩという）１の概略構成図である。ＬＳＩ１は、出力バッファ２とリンギング検出回路３とコントロール回路４とを備え、図示しないマザーボード上に実装される。なお、本実施形態では、出力バッファ２が出力回路に相当し、リンギング検出回路３がリンギング検出手段に相当する。また、コントロール回路４がインピーダンス制御手段に相当する。
【００２１】
出力バッファ２は、ＬＳＩ１の内部で生成された信号Ｖｉに基づいてＬＳＩ５の入力バッファ６に信号Ｖｏを出力する。さらに、同信号Ｖｏはリンギング検出回路３に入力され、リンギング検出回路３は信号Ｖｏの遷移時に発生するリンギングを検出する。そして、リンギング検出回路３は、リンギング検出信号Ｒｄをコントロール回路４に出力し、該検出信号Ｒｄに基づいてコントロール回路４が出力バッファ２の出力インピーダンスを変更する。
【００２２】
詳述すると、図２に示すように、リンギング検出回路３は、第１のリンギング検出手段としての第１の検出回路１１と、第２のリンギング検出手段としての第２の検出回路１２とを備える。リンギング検出信号Ｒｄは、第１検出信号Ｒｄ１と第２検出信号Ｒｄ２からなる。第１の検出回路１１は、出力バッファ２からの出力信号ＶｏがＬレベルからＨレベルに遷移したときに発生するリンギングを検出し、その検出結果に基づく第１検出信号Ｒｄ１を出力する。第２の検出回路１２は、出力バッファ２からの出力信号ＶｏがＬレベルからＨレベルに遷移したときに発生するリンギングを検出し、その検出結果に基づく第２検出信号Ｒｄ２を出力する。
【００２３】
第１の検出回路１１は、インバータ回路１３及びＤ型フリップフロップ１４から構成される。フリップフロップ１４の端子Ｄは高電位電源Ｖｄｄと接続されるとともに、リセット端子Ｒにはリセット信号ＲＳＴ１が入力される。出力信号Ｖｏはインバータ回路１３を介してフリップフロップ１４のクロック端子ＣＫに入力され、フリップフロップ１４の端子Ｑから第１検出信号Ｒｄ１がコントロール回路４に出力される。なお、フリップフロップ１４は、クロック端子ＣＫに立ち上がりパルスが入力されると、端子Ｄの入力、即ちＨレベルの信号をラッチして端子ＱからＨレベルの第１検出信号Ｒｄ１を出力する。
【００２４】
出力信号ＶｏがＬレベルからＨレベルに遷移したとき、インバータ回路１３の出力は、ＨレベルからＬレベルとなる。その際にリンギングが発生し、出力信号Ｖｏがインバータ回路１３のしきい値電圧よりも低下した場合には、インバータ回路１３の出力はＬレベルからＨレベルとなる。その結果、フリップフロップ１４は、クロック端子ＣＫに入力される立ち上がりパルスに応答して、端子ＱからＨレベルの第１検出信号Ｒｄ１を出力する。
【００２５】
第２の検出回路１２は、バッファ回路１５及びＤ型フリップフロップ１６から構成される。フリップフロップ１６の端子Ｄは高電位電源Ｖｄｄと接続されるとともに、リセット端子Ｒにはリセット信号ＲＳＴ２が入力される。出力信号Ｖｏはバッファ回路１５を介してフリップフロップ１６のクロック端子ＣＫに入力され、フリップフロップ１６の端子Ｑから第２検出信号Ｒｄ２がコントロール回路４に出力される。なお、フリップフロップ１６は、クロック端子ＣＫに立ち上がりパルスが入力されると、端子Ｄの入力、即ちＨレベルの信号をラッチして端子ＱからＨレベルの第２検出信号Ｒｄ２を出力する。
【００２６】
出力信号ＶｏがＨレベルからＬレベルに遷移したとき、バッファ回路１５の出力は、ＨレベルからＬレベルとなる。その際にリンギングが発生し、出力信号Ｖｏがバッファ回路１５のしきい値電圧よりも上昇した場合には、バッファ回路１５の出力はＬレベルからＨレベルとなる。その結果、フリップフロップ１６は、クロック端子ＣＫに入力される立ち上がりパルスに応答して、端子ＱからＨレベルの第２検出信号Ｒｄ２を出力する。
【００２７】
なお、本実施形態では、インバータ回路１３及びバッファ回路１５のしきい値電圧は、ＬＳＩ５の入力バッファ６のしきい値電圧に合わせて設定されている。具体的には、出力信号ＶｏにおけるＬレベルの電圧値とＨレベルの電圧値の中間値となるように設定される。
【００２８】
コントロール回路４は、例えば、レジスタを含んで構成され、リンギング検出回路３から入力されるリンギング検出信号Ｒｄ（第１，第２検出信号Ｒｄ１，Ｒｄ２）に基づいてコントロール信号ＣＴＬを出力バッファ２に出力する。
【００２９】
次に、出力バッファ２の回路構成を図３を用いて説明する。
図３に示すように出力バッファ２では、高電位電源Ｖｄｄと低電位電源（本実施形態ではグランド）間において抵抗Ｒ１，Ｒ２、ＰチャネルＭＯＳトランジスタＴＰ１、ＮチャネルトランジスタＴＮ１、抵抗Ｒ３，Ｒ４とが直列に接続されている。各抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４には、それぞれスイッチＳＷ１〜ＳＷ４が並列に接続され、同スイッチＳＷ１〜ＳＷ４はコントロール回路４からのコントロール信号ＣＴＬ（ＣＴＬ１〜ＣＴＬ４）によりオン・オフ制御される。また、トランジスタＴＰ１のドレイン端子とトランジスタＴＮ１のドレイン端子との間に出力端子２ａが接続される。そして、トランジスタＴＰ１及びトランジスタＴＮ１のゲート端子に信号Ｖｉが入力され、出力端子２ａに出力信号Ｖｏが出力される。
【００３０】
なお、本実施形態では、抵抗Ｒ１，Ｒ２とスイッチＳＷ１，ＳＷ２により第１のインピーダンス可変手段が構成され、抵抗Ｒ３，Ｒ４とスイッチＳＷ３，ＳＷ４により第２のインピーダンス可変手段が構成される。また、コントロール回路４は、第１検出信号Ｒｄ１に基づいてコントロール信号ＣＴＬ１，ＣＴＬ２を制御し、第２検出信号Ｒｄ２に基づいてコントロール信号ＣＴＬ３，ＣＴＬ４を制御するように構成されている。従って、コントロール回路４は、コントロール信号ＣＴＬ１〜ＣＴＬ４によりスイッチＳＷ１〜ＳＷ４を適宜オン・オフ制御することで、出力バッファ２の出力インピーダンスを変更する。
【００３１】
具体的に本実施形態では、各抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の各抵抗値の関係を、Ｒ２＝２×Ｒ１，Ｒ４＝２×Ｒ３としている。従って、コントロール信号ＣＴＬ１，ＣＴＬ２を制御することで、電源ＶｄｄとトランジスタＴＰ１のソース端子との間の抵抗値を、０，Ｒ１，Ｒ２，Ｒ１＋Ｒ２に段階的に変更できる。同様に、コントロール信号ＣＴＬ３，ＣＴＬ４を制御することで、グランドとトランジスタＴＮ１のソース端子との間の抵抗を、０，Ｒ３，Ｒ４，Ｒ３＋Ｒ４に段階的に変更できる。
【００３２】
次に、上記のように構成されたＬＳＩ１の作用を説明する。
本実施形態では、電源が印加されたときの初期設定動作によりリンギング検出が行われる。
【００３３】
今、電源印加時の初期状態として、図３に示すスイッチＳＷ１〜ＳＷ４が全てオンに制御され、出力バッファ２の出力インピーダンスが最も小さな状態からリンギング検出が開始される。また、リンギング検出が行われる期間中は、ＬＳＩ１内部で生成される出力信号Ｖｉは所定時間毎にオン・オフを繰り返すように構成されている。
【００３４】
先ず、出力バッファ２がロー駆動状態からハイ駆動状態へ遷移する場合、つまり、信号ＶｉがＨレベルからＬレベルに変化することで出力信号ＶｏがＬレベルからＨレベルに遷移する場合にリンギングが発生したときの動作を図４を用いて説明する。
【００３５】
図４に示すように、時刻ｔ１のタイミングで、リセット信号ＲＳＴ１がＨレベルに制御されることによりフリップフロップ１４のリセットが解除される。そして、時刻ｔ２のタイミングにおいて出力信号Ｖｏがインバータ回路１３のスレッシュホルド電圧（以下、しきい値電圧という）Ｖｔｈを越えたとき、インバータ回路１３を介してクロック端子ＣＫに入力される信号は、それまでのＨレベルからＬレベルとなる。その後、リンギングの発生に伴い出力信号Ｖｏの電圧レベルがしきい値電圧Ｖｔｈよりも低下するとインバータ回路１３を介してフリップフロップ１４のクロック端子ＣＫに入力される信号は、ＬレベルからＨレベルとなる（時刻ｔ３）。つまり、フリップフロップ１４のクロック端子ＣＫに立ち上がりパルスが入力されることとなり、フリップフロップ１４の端子ＱからＨレベルの第１検出信号Ｒｄ１が出力される。
【００３６】
Ｈレベルの第１検出信号Ｒｄ１が、フリップフロップ１４の端子Ｑからコントロール回路４に入力されることにより、コントロール回路４は、リンギングが有りと判定するとともに出力バッファ２に出力するコントロール信号ＣＴＬ１を制御する。具体的には、出力バッファ２の出力インピーダンスを大きくするようスイッチＳＷ１をオフに制御する。
【００３７】
その後、図５に示すように、出力信号Ｖｏにリンギングが検出されなくなるまで、コントロール回路４はコントロール信号ＣＴＬ１，ＣＴＬ２によりスイッチＳＷ１，ＳＷ２のオン・オフを制御して、出力バッファ２の出力インピーダンスを段階的に大きくする。図５は、図４と同様に出力信号ＶｏがＬレベルからＨレベルに遷移したときのタイミングチャートを示している。つまり、出力バッファ２のオン駆動時の出力インピーダンスを大きくすることにより出力信号Ｖｏにおけるリンギングが抑制され、出力信号Ｖｏの電圧レベルがｔ２のタイミング以降にインバータ回路１３のしきい値電圧Ｖｔｈよりも低下することが防止される。従って、フリップフロップ１４のクロック端子ＣＫに立ち上がりパルスが入力されないため、フリップフロップ１４の端子Ｑから出力される第１検出信号Ｒｄ１はＬレベルに保持される。
【００３８】
そして、コントロール回路４はＬレベルの第１検出信号Ｒｄ１に基づき、リンギングが無いと判定して、その時のコントロール信号ＣＴＬ１，ＣＴＬ２の信号レベルを保持する。
【００３９】
次に、出力バッファ２がハイ駆動状態からロー駆動状態へ遷移する場合、つまり、信号ＶｉがＬレベルからＨレベルに変化することで出力信号ＶｏがＨレベルからＬレベルに遷移する場合にリンギングが発生したときの動作を図６を用いて説明する。この場合、コントロール回路４は、上記図４，５における動作と逆に、出力信号ＶｏがＨレベルからＬレベルに変化する場合に、第２検出回路１２から入力される第２検出信号Ｒｄ２に基づいてコントロール信号ＣＴＬ３，ＣＬＴ４を出力し、出力バッファ２の出力インピーダンスを段階的に大きくする。そして、コントロール回路４は、図７に示すように出力信号Ｖｏにリンギングが発生しなくなった段階で、そのときのコントロール信号ＣＴＬ３，ＣＴＬ４の信号レベルを保持する。
【００４０】
この様に、コントロール回路４は、ＬＳＩ１が実装されて使用される段階において、出力バッファ２の出力インピーダンスを調整する。従って、出荷時のインピーダンス調整が不要になると共に、その時々の動作環境，ユーザによる負荷の変更等にも容易に対応できる。
【００４１】
コントロール回路４は、第１及び第２の検出回路１１，１２からの検出信号Ｒｄ１，Ｒｄ２に基づいてリンギングが無しと判定したときに、それまで出力していたコントロール信号ＣＴＬ（ＣＴＬ１〜ＣＴＬ４）を保持しつつリンギング検出を終了する。なお、第１及び第２の検出回路１１，１２によるリンギング検出は、出力信号Ｖｏの遷移に基づき交互に実施される。
【００４２】
このように本実施形態では、出力信号Ｖｏの遷移とは逆方向の電圧変化に基づきフリップフロップ１４，１６をセットすることで、出力信号Ｖｏのリンギングを検出する。そして、リンギングの検出結果に基づいて出力バッファ２の出力インピーダンスを調整することで以後の出力信号Ｖｏにおけるリンギングの発生を防止している。
【００４３】
尚、本実施形態において、出力バッファ２を図８に示す出力バッファ２０に代えて実施してもよい。
詳しくは、出力バッファ２０では、高電位電源Ｖｄｄとグランド間にＰチャネルＭＯＳトランジスタＴＰ２，ＴＰ３、ＮチャネルＭＯＳトランジスタＴＮ２，ＴＮ３とが直列に接続されている。トランジスタＴＰ２及びトランジスタＴＮ３のゲート端子は可変抵抗Ｒｘ１，Ｒｘ２に接続される。可変抵抗Ｒｘ１，Ｒｘ２の抵抗値は、コントロール回路４からの制御信号（図示せず）に基づいて変更されるように構成されている。また、トランジスタＴＰ３のドレイン端子とトランジスタＴＮ２のドレイン端子との間に出力端子２０ａが接続される。そして、トランジスタＴＰ３及びトランジスタＴＮ２のゲート端子に、信号Ｖｉが入力されるとともに出力端子２０ａへ出力信号Ｖｏが出力される。
【００４４】
コントロール回路４は、図２に示す第１の検出回路１１からの第１検出信号Ｒｄ１に基づいて可変抵抗Ｒｘ１の抵抗値を変更するとともに、第２の検出回路１２からの第２検出信号Ｒｄ２に基づいて可変抵抗Ｒｘ２の抵抗値を変更する。このように、コントロール回路４が可変抵抗Ｒｘ１，Ｒｘ２の抵抗値を変更することで、トランジスタＴＰ２及びトランジスタＴＮ３のゲート端子に印加される電圧が調整され、トランジスタＴＰ２及びトランジスタＴＮ３のオン抵抗が変更される。つまり、出力バッファ２０のハイ駆動時及びロー駆動時の出力インピーダンスが変更され、出力信号Ｖｏにおけるリンギングの発生が抑制される。
【００４５】
なお、出力バッファ２０では、可変抵抗Ｒｘ１及びトランジスタＴＰ２が第１のインピーダンス可変手段に相当し、可変抵抗Ｒｘ２及びトランジスタＴＮ３が第２のインピーダンス可変手段に相当する。
【００４６】
尚、図８の可変抵抗Ｒｘ１，Ｒｘ２は、トランジスタＴＰ２，ＴＮ２のゲート電圧を調整する手段として模式的に示したものであり、その電圧をコントローラ４の制御信号に基づいて調整できるものであればその構成を適宜変更してもよい。例えば、Ｄ／Ａ変換器を用いてもよい。
【００４７】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）出力バッファ２，２０から出力される出力信号Ｖｏが遷移するとき、その出力信号Ｖｏにリンギングが発生すると、リンギング検出回路３によりリンギングが検出され、コントロール回路４により出力バッファ２の出力インピーダンスが自動的に調整される。つまり、ＬＳＩ１やＬＳＩ５の製造時のばらつきによる出力側のＬＳＩ１における出力インピーダンスと入力側のＬＳＩ５における入力インピーダンスのマッチングを自動的に調整できる。また、出力バッファ２，２０に接続される入力側の装置、本実施形態ではＬＳＩ５が変更され負荷の値が変化した場合に発生するインピーダンスのミスマッチングも防止することができる。その結果、出力信号Ｖｏの遷移時に発生するリンギングが抑制されるので、入力側装置の誤動作を防止できる。
【００４８】
（２）出力インピーダンスが大きすぎると出力信号Ｖｏにおいて波形なまりが発生し、システムの高速化に支障を来すおそれがあるが、本実施形態では、出力バッファ２，２０は、リンギングが無いと判定される最小の出力インピーダンスに調整される。その結果、リンギングやなまりが発生しない好適な出力信号Ｖｏを得ることができる。
【００４９】
（３）電源の印加時における初期設定動作によりリンギング検出を実施して、出力バッファ２の出力インピーダンスを調整するようにした。このようにすれば、電源を印加する毎に出力インピーダンスを調整するため、入力側装置の変更（メモリの増設）等にともなう負荷の変化に容易に対応してリンギングの発生を防止できるため、実用上好ましいものとなる。
【００５０】
（４）出力バッファ２，２０の出力インピーダンスを、出力信号ＶｏがＬレベルからＨレベルに遷移する場合と、出力信号ＶｏがＨレベルからＬレベルに遷移する場合とでそれぞれ独立に調整できる。従って、出力信号Ｖｏに発生するリンギングをより確実に防止することができる。
【００５１】
（５）リンギング検出回路３の第１の検出回路１１は、インバータ回路１３とフリップフロップ１４とから構成され、第２の検出回路１２はバッファ回路１５とフリップフロップ回路１６とから構成される。そして、出力信号Ｖｏの遷移とは逆方向の電圧変化に基づきフリップフロップ１４，１６がセットされることで、出力信号Ｖｏのリンギングが検出される。このように、リンギング検出回路３をフリップフロップ回路１４，１６を用いて構成すれば、回路の簡素化と高速化を実現できる。
【００５２】
（第２の実施形態）
以下、本発明を具体化した第２の実施形態を説明する。
出力バッファ２に接続される入力側装置の負荷に対し、出力バッファ２の駆動能力が大きすぎる場合においても出力信号Ｖｏにリンギングが発生してしまう。このため、本実施形態では、ＬＳＩ１は、図３の出力バッファ２に代えて図９に示す出力バッファ３０を含む。なお、第１の実施形態と同様の構成については、その詳細な説明及び図面を省略する。
【００５３】
図９の出力バッファ３０は、並列接続された複数のバッファ回路１０１，１０２，…を含み、各バッファ回路１０１，１０２，…の出力端子は端子３０ａに接続される。そして、各バッファ回路１０１，１０２，…の入力端子には信号Ｖｉが入力され、出力端子から信号Ｖｏを端子３０ａに出力する。また、各バッファ回路１０１，１０２，…に設けられた端子にコントロール回路４からのコントロール信号ＣＴＬ１０１，ＣＴＬ１０２，…が入力される。このコントロール信号ＣＴＬ１０１，ＣＴＬ１０２，…により各バッファ回路１０１，１０２，…が活性化される。つまり、コントロール信号ＣＴＬ１０１，ＣＴＬ１０２，…により活性化されるバッファ回路１０１，１０２，…の数を制御することで、出力バッファ３０の駆動能力がコントロールされる。
【００５４】
なお、本実施形態では、バッファ回路１０１，１０２，…が駆動能力可変手段に相当し、コントロール回路４が駆動能力制御手段に相当する。
次に、上記のように構成されたＬＳＩ１の作用を説明する。
【００５５】
電源印加時の初期状態として、図９に示すバッファ回路１０１，１０２，…が全て活性化（選択）され、出力バッファ３０の駆動能力が最も大きな状態からリンギング検出が開始される。そして、リンギング検出回路３からの検出信号Ｒｄに基づいてリンギングが有りと判定された場合では、コントロール回路４からのコントロール信号ＣＴＬ１０１によりバッファ回路１０１を非選択として駆動能力を低下させる。その後、再びリンギング検出を実施する。つまり、リンギングが無いと判定されるまで、駆動能力を徐々に低下させつつリンギング検出が行われる。そして、リンギングが無いと判定されたとき、その際のコントロール信号ＣＴＬ１０１，ＣＴＬ１０２，…の状態を保持しつつリンギング検出を終了する。
【００５６】
尚、バッファ回路１０１，１０２，…の駆動能力に重みづけを行うことで、より細かく駆動能力をコントロールしてもよい。例えば、各バッファ回路１０１，１０２，１０３に抵抗差をつけ、その駆動能力をそれぞれ「１」，「２」，「３」とする。この場合、３つのバッファ回路１０１，１０２，１０３を用いて、表１に示すように６種類の駆動能力を実現できる。これにより、出力バッファ３０を構成するバッファ回路の数、それを制御する制御信号の信号線数を少なくすることが可能となる。
【００５７】
ただし、表１では、バッファ回路１０１，１０２，１０３が各コントロール信号ＣＴＬ１０１，ＣＴＬ１０２，ＣＴＬ１０３により選択される場合を「○」として示し、非選択される場合を「×」で示している。
【００５８】
【表１】
本構成では、リンギング検出の初期状態として最大の駆動能力「６」を選択し、リンギング検出を行う。このとき、リンギングが検出されたならば駆動能力を「５」に１つ落として再度リンギング検出を行う。これを繰り返して最終的にリンギングが起こらない最大の駆動能力を出力バッファ３０の駆動能力として設定してリンギング検出を終了する。
【００５９】
また、図９に示す出力バッファ３０を図１０に示す出力バッファ４０に代えて実施してもよい。
図１０に示すように出力バッファ４０では、ハイ駆動のためのＰチャネルＭＯＳトランジスタＴＰ４とロー駆動のためのＮチャネルＭＯＳトランジスタＴＮ４とが直列に接続された駆動部２０１，２０２，…が複数設けられている。各トランジスタＴＰ４毎にＯＲ回路２０１ａ，２０２ａ，…が配設され、該ＯＲ回路２０１ａ，２０２ａ，…の入力端子には、出力信号Ｖｉが入力されるとともにコントロール回路４からのコントロール信号ＣＴＬ２０１ａ，ＣＴＬ２０２ａ，…が入力される。そして、各トランジスタＴＰ４のゲート端子にＯＲ回路２０１ａ，２０２ａ，…の出力端子がそれぞれ接続される。
【００６０】
一方、各トランジスタＴＮ４毎にＡＮＤ回路２０１ｂ，２０２ｂ，…が配設され、該ＡＮＤ回路２０１ｂ，２０２ｂ，…の入力端子には、信号Ｖｉが入力されるとともにコントロール回路４からのコントロール信号ＣＴＬ２０１ｂ，ＣＴＬ２０２ｂ，…が入力される。そして、各トランジスタＴＮ４のゲート端子にＡＮＤ回路２０１ｂ，２０２ｂ，…の出力端子がそれぞれ接続される。さらに、トランジスタＴＰ４とトランジスタＴＮ４との接続部はそれぞれ出力端子４０ａに接続される。
【００６１】
なお、この出力バッファ４０では、各トランジスタＴＰ４とＯＲ回路２０１ａ，２０２ａ，…とにより第１の駆動能力可変手段が構成され、各トランジスタＴＮ４とＡＮＤ回路２０１ｂ，２０２ｂ，…により第２の駆動能力可変手段が構成される。また、コントロール回路４は、リンギング検出回路３からの第１検出信号Ｒｄ１に基づいてコントロール信号ＣＴＬ２０１ａ，ＣＴＬ２０２ａ，…を制御し、リンギング検出回路３からの第２検出信号Ｒｄ２に基づいてコントロール信号ＣＴＬ２０１ｂ，ＣＴＬ２０２ｂ，…を制御するように構成されている。
【００６２】
このように出力バッファ４０を採用すれば、ハイ駆動のトランジスタＴＰ４とロー駆動のトランジスタＴＮ４を別々に制御することができ、ハイ出力とロー出力の駆動能力を独立して調整することが可能となる。
【００６３】
詳述すると、コントロール信号ＣＴＬ２０１ａ，ＣＴＬ２０２ａ，…をＬレベルとした場合では、信号ＶｉがＬレベルとなるとＯＲ回路２０１ａ，２０２ａ，…の出力はＬレベルとなりトランジスタＴＰ４はオンに制御される。また、信号ＶｉがＨレベルとなるとＯＲ回路２０１ａ，２０２ａ，…の出力はＨレベルとなりトランジスタＴＰ４はオフに制御される。一方、コントロール信号ＣＴＬ２０１ａ，ＣＴＬ２０２ａ，…をＨレベルとした場合では、信号Ｖｉの入力レベルに拘わらずＯＲ回路２０１ａ，２０２ａ，…の出力は常にＨレベルとなりトランジスタＴＰ４は常にオフに制御される。
【００６４】
従って、コントロール信号ＣＴＬ２０１ａ，ＣＴＬ２０２ａ，…のレベルを制御することで同時に動作するＰチャネルＭＯＳトランジスタＴＰ４の数を変更し、出力バッファ４０のハイ出力の駆動能力を制御する。
【００６５】
一方、コントロール信号ＣＴＬ２０１ｂ，ＣＴＬ２０２ｂ，…をＨレベルとした場合では、信号ＶｉがＬレベルとなるとＡＮＤ回路２０１ｂ，２０２ｂ，…の出力はＬレベルとなりトランジスタＴＮ４はオフに制御される。また、信号ＶｉがＨレベルとなるとＡＮＤ回路２０１ｂ，２０２ｂ，…の出力はＨレベルとなりトランジスタＴＮ４はオンに制御される。一方、コントロール信号ＣＴＬ２０１ｂ，ＣＴＬ２０２ｂ，…をＬレベルとした場合では、信号Ｖｉの入力レベルに拘わらずＡＮＤ回路２０１ｂ，２０２ｂ，…の出力は常にＬレベルとなりトランジスタＴＮ４は常にオフに制御される。
【００６６】
従って、コントロール信号ＣＴＬ２０１ｂ，ＣＴＬ２０２ｂ，…のレベルを制御することで同時に動作するＮチャネルＭＯＳトランジスタＴＮ４の数を変更し、出力バッファ４０のロー出力の駆動能力を制御する。
【００６７】
この構成において、図２に示すリンギング検出回路３の第１の検出回路１１により図４に示すリンギングが検出された時には、コントロール信号ＣＴＬ２０１ａ，ＣＴＬ２０２ａ，…を制御してハイ出力時の駆動能力を調整する。一方、リンギング検出回路３の第２の検出回路１２により図６に示すリンギングが検出された時には、コントロール信号ＣＴＬ２０１ｂ，ＣＴＬ２０２ｂ，…を制御して、ロー出力時の駆動能力を調整する。
【００６８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）出力バッファ３０，４０から出力される出力信号Ｖｏが遷移するとき、その出力信号Ｖｏにリンギングが発生すると、リンギング検出回路３によりリンギングが検出され、コントロール回路４により出力バッファ３０，４０の駆動能力が自動的に調整される。つまり、出力バッファ３０，４０に接続される入力側の装置、本実施形態ではＬＳＩ５が変更され、駆動負荷の変化に伴い出力バッファ３０，４０の駆動能力を変更することで、それ以降のリンギング発生を防止できる。
【００６９】
（２）出力バッファ３０の駆動能力が小さすぎると出力信号Ｖｏにおいて波形なまりが発生し、システムの高速化に支障を来すおそれがあるが、本実施形態では、出力バッファ３０の駆動能力は、リンギングが無いと判定される最大の駆動能力に調整される。その結果、リンギングやなまりが発生しない好適な出力信号Ｖｏを得ることができる。
【００７０】
（３）電源の印加時における初期設定動作によりリンギング検出を実施して、出力バッファ３０の駆動能力を調整するようにした。このようにすれば、電源を印加する毎に駆動能力を調整するため、入力側装置の変更（メモリの増設）等にともなう負荷の変化に容易に対応してリンギングの発生を防止できるため、実用上好ましいものとなる。
【００７１】
（４）出力バッファ４０の駆動能力を、出力信号ＶｏがＬレベルからＨレベルに遷移する場合と、出力信号ＶｏがＨレベルからＬレベルに遷移する場合とでそれぞれ独立に調整できる。従って、出力信号Ｖｏに発生するリンギングをより確実に防止することができる。
【００７２】
尚、上記各実施形態は、以下の態様で実施してもよい。
○上記各実施形態では、図２に示すリンギング検出回路３におけるインバータ回路１３及びバッファ回路１５のしきい値電圧Ｖｔｈは、ＬＳＩ５の入力バッファ６のしきい値電圧に合わせ出力信号ＶｏにおけるＬレベルの電圧値とＨレベルの電圧値の中間値（図４〜図７参照）で設定されていたが、これに限定するものではない。例えば、第１の検出回路１１の入力部において、図１１（ａ）の回路５１を適用し、しきい値電圧Ｖｔｈを高くしてもよい。また例えば、第２の検出回路１２の入力部において、図１１（ｂ）の回路５２を適用して、しきい値電圧Ｖｔｈを低くしてもよい。
【００７３】
この場合、図１２（ａ）、（ｂ）に示すように、リンギングが厳しく判定されることになる。つまり、図１２（ａ）において、出力信号ＶｏがＬレベルからＨレベルに遷移したとき、出力信号Ｖｏがしきい値電圧Ｖｔｈ１より低下しないように出力インピーダンスまたは駆動能力が調整される。従って、出力信号Ｖｏが、ＬＳＩ５の入力バッファ６のしきい値電圧より低下することを確実に防止できる。
【００７４】
また、図１２（ｂ）において、出力信号ＶｏがＨレベルからＬレベルに遷移したとき、出力信号Ｖｏがしきい値電圧Ｖｔｈ２より上昇しないように出力インピーダンスまたは駆動能力が調整される。従って、出力信号Ｖｏが、ＬＳＩ５の入力バッファ６のしきい値電圧より上昇することを確実に防止できる。その結果、出力バッファ２に接続される入力側装置、例えば、ＬＳＩ５の誤動作を確実に防止できる。
【００７５】
別の例では、第１の検出回路１１の入力部において、図１４（ａ），（ｂ）のようなヒステリシスインバータ７０，７１を使うことによって、図１５に示すように、ノイズの誤検出を防ぐことができる。
【００７６】
同様に、ヒステリシスバッファを用いて、ＨレベルからＬレベルのリンギング検出についても、誤検出を防ぐことができる。
○上記各実施形態では、リンギング検出回路３とコントロール回路４をＬＳＩ１に、即ち同一チップ上に形成したが、両回路３，４を複数のチップにて構成されるチップセットに適用した場合、検出回路３とコントロール回路４を異なるチップ上に形成しても良い。即ち、図１３に示すように、ＬＳＩ６０には出力バッファ２とコントロール回路４が備えられ、別チップのＬＳＩ６１には入力バッファ６とリンギング検出回路３が備えられる。
【００７７】
本構成では、ＬＳＩ６０の出力バッファ２から出力される信号ＶｏがＬＳＩ６１の入力バッファ６に入力されてＬＳＩ６１が動作する。出力信号Ｖｏに発生するリンギングがＬＳＩ６１に備えられたリンギング検出回路３により検出され、該検出信号ＲｄがＬＳＩ６０に備えられたコントロール回路４に送信される。そして、コントロール回路４は、受信した検出信号Ｒｄに基づいて出力バッファ２の出力インピーダンスを調整して、出力信号Ｖｏに発生するリンギングが防止される。
【００７８】
なお、本例では、ＬＳＩ６０及びＬＳＩ６１が半導体装置に相当する。また、出力バッファ２を出力バッファ２０，３０，４０に代えて実施してもよい。この場合も、出力信号Ｖｏに発生するリンギングを検出し、該検出結果に基づいて出力バッファ２０，３０，４０のインピーダンス或いは駆動能力を調整することにより、リンギングの発生を防止できる。
【００７９】
○上記実施形態では、リンギング検出回路３に用いられるフリップフロップ回路１４，１６は、立ち上がりパルスに基づきラッチするものであったが、例えば、立ち下がりパルスに基づきラッチするものでもよい。この場合、第１の検出回路１１のインバータ回路１３をバッファ回路に代え、第２の検出回路１２のバッファ回路１５をインバータ回路に代えて実施する。このようにしても、出力信号ＶｏがＬレベルからＨレベルに遷移する場合のリンギングを第１の検出回路１１により検出することができ、出力信号ＶｏがＨレベルからＬレベルに遷移する場合のリンギングを第２の検出回路１２により検出することができる。
【００８０】
○リンギング検出は、電源印加時の初期設定動作により行うものであったが、例えば、外部入力装置から入力されるテスト信号に基づいて行うように構成してもよい。
【００８１】
電源印加時の初期設定動作において、リンギングが発生しないように出力バッファ２，２０の出力インピーダンスまたは出力バッファ３０，４０の駆動能力を調整したとしても、その後の使用状況、例えば、外部温度などの外的要因によりリンギングが発生してしまう場合がある。この場合、テスト信号により出力バッファ２，２０の出力インピーダンスまたは出力バッファ３０，４０の駆動能力を調整することで、調整後の通常使用時では、出力信号Ｖｏに発生するリンギングが防止され、実用上好ましいものとなる。
【００８２】
○上記第１の実施形態では、リンギング検出時の初期状態として出力バッファ２の出力インピーダンスが最小となるように設定され、徐々に出力インピーダンスを大きくして、出力信号Ｖｏに発生するリンギングを防止していたが、これに限定するものではない。例えば、逆に、リンギング検出時の初期状態として出力バッファ２の出力インピーダンスを最大となるように設定し、徐々に出力インピーダンスを小さくして調整してもよい。要は、出力信号Ｖｏにリンギングが検出されたときに、出力バッファ２の出力インピーダンスを変更してリンギングを防止するものであればよい。
【００８３】
同様に、上記第２の実施形態では、リンギング検出時の初期状態として出力バッファ３０の駆動能力が最大となるように設定され、徐々に駆動能力を小さくして出力信号Ｖｏに発生するリンギングを防止していたが、これに限定するものではない。つまり、出力信号Ｖｏにリンギングが検出されたときに、出力バッファ３０の駆動能力を変更してリンギングを防止するものであればよい。
【００８４】
○図２のリンギング検出回路３のフリップフロップ１４，１６を１つに共通化して具体化してもよい。つまり、インバータ回路１３及びバッファ回路１５の出力を１つのフリップフロップのクロック端子ＣＫに接続して具体化する。この構成においても、出力信号ＶｏがＬレベルからＨレベルに遷移する場合に発生するリンギングと、ＨレベルからＬレベルに遷移する場合に発生するリンギングをそれぞれ検出することができる。
【００８５】
【発明の効果】
以上詳述したように、本発明によれば、出力回路から出力される出力信号が遷移するとき、その出力信号に発生するリンギングを防止できる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 第１の実施形態における半導体装置の概略構成図。
【図２】 第１の実施形態におけるリンギング検出回路の回路図。
【図３】 第１の実施形態における出力バッファの回路図。
【図４】 リンギング検出時のタイムチャート。
【図５】 リンギング非検出時のタイムチャート。
【図６】 リンギング検出時のタイムチャート。
【図７】 リンギング非検出時のタイムチャート。
【図８】 第１の実施形態における別の出力バッファの回路図。
【図９】 第２の実施形態における出力バッファの回路図。
【図１０】 第２の実施形態における別の出力バッファの回路図。
【図１１】 別のリンギング検出回路の一部回路図。
【図１２】 リンギング検出時のタイムチャート。
【図１３】 別の半導体装置の概略構成図。
【図１４】 ヒステリシスインバータの回路例を示す図。
【図１５】 リンギング非検出時のタイムチャート。
【符号の説明】
１…半導体装置としてのＬＳＩ
２…出力回路としての出力バッファ
３…リンギング検出手段としてのリンギング検出回路
４…インピーダンス制御手段及び駆動能力制御手段としてのコントロール回路
１１…第１のリンギング検出手段としての第１の検出回路
１２…第２のリンギング検出手段としての第２の検出回路
１４…フリップフロップ
１６…フリップフロップ
２０…出力回路としての出力バッファ
３０…出力回路としての出力バッファ
４０…出力回路としての出力バッファ
６０…半導体装置としてのＬＳＩ
６１…半導体装置としてのＬＳＩ
Ｒ…インピーダンス可変手段を構成する抵抗
Ｒｘ…インピーダンス可変手段を構成する可変抵抗
ＳＷ…インピーダンス可変手段を構成するスイッチ
ＴＰ４…駆動能力可変手段を構成するトランジスタ
ＴＮ４…駆動能力可変手段を構成するトランジスタ
Ｖｏ…出力信号
Ｒｄ…リンギング検出信号
【発明の属する技術分野】
本発明は、半導体装置に係り、詳しくは、半導体装置の出力回路の出力インピーダンスまたは駆動能力を可変とする半導体装置に関するものである。
【０００２】
【従来技術】
パソコンのマザーボード等の半導体装置を用いたシステムでは、年々動作周波数が上がる傾向にあり、システムの負荷を考慮した半導体出力回路の設計が重要になっている。しかし、システムの負荷を半導体装置の設計時から正確に見積もることは難しく、時には、システムの構築後に半導体出力回路の改造が必要となる場合がある。つまり、半導体出力回路の駆動能力または出力インピーダンスがミスマッチングとなり、該出力回路から出力される信号が遷移するとき、その出力信号にリンギングが発生する。そのリンギングによって、半導体出力回路からの出力信号により動作する装置の誤動作が懸念される。
【０００３】
上記問題の対策として、出力回路の出力インピーダンスまたは駆動能力の変更をソフト的に対処する方法がある。具体的には、ソフト的に書き換え可能なレジスタ値により出力回路の出力インピーダンスや駆動能力を変更できる構成としてボードを完成させる。その後、ボードにおける出力波形を観測しリンギングが観測された場合、レジスタ値を変更して最適な出力波形となるように半導体出力回路の出力インピーダンスまたは駆動能力が調整される。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の方法では、所定のボードに対して調整されたレジスタ値に基づき半導体出力回路の出力インピーダンスまたは駆動能力が変更される。このため、ボードに搭載される各チップの出来上がりのばらつきに伴う駆動能力または出力インピーダンスのミスマッチングを十分に吸収することができなかった。また、製造時等において出力回路の出力インピーダンスまたは駆動能力が調整されるため、使用状況により変化する外部温度等の外的要因を吸収することができない。さらには、メモリ増設等のエンドユーザによる負荷の変更にも対応できなかった。
【０００５】
本発明は上記問題点を解決するためになされたものであって、その目的は、出力回路から出力される信号が遷移したとき、その出力信号に発生するリンギングを抑制することができる半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明によれば、出力回路の出力信号が遷移したとき、リンギング検出手段により該出力信号に発生するリンギングが検出される。そして、リンギングの検出結果に基づいてインピーダンス制御手段がインピーダンス可変手段を制御することで出力回路の出力インピーダンスが調整される。従って、出力インピーダンスのミスマッチを防止することが可能となり、出力信号に発生するリンギングが防止される。その結果、出力回路からの出力信号が入力される他の装置の誤動作が防止される。
また、リンギング検出手段において、出力回路の出力信号が遷移する前にフリップフロップがリセットされる。そして、出力信号が遷移したとき、その遷移とは逆方向の出力信号の電圧変化に基づいてフリップフロップがセットされて出力信号のリンギングが検出される。このようにフリップフロップを用いてリンギングを検出することで本半導体装置の簡素化及び高速化が可能となる。
【０００７】
出力インピーダンスが大きすぎると出力信号の波形なまりが懸念される。このため、請求項２の発明によれば、リンギングが無いと判定される最小の出力インピーダンスに出力回路の出力インピーダンスが調整される。その結果、出力信号の波形がなまることなくリンギングが抑制されるので、出力信号の波形が好適なものとなる。
【０００８】
請求項３に記載の発明によれば、半導体装置に電源が印加されたとき、その際の初期設定動作により出力回路の出力インピーダンスが変更される。従って、出力インピーダンスの変更後の通常動作時では、出力信号におけるリンギングの発生が防止される。
【０００９】
請求項４に記載の発明によれば、第１のリンギング検出手段の検出信号に基づいて第１のインピーダンス可変手段が制御され、第２のリンギング検出手段の検出信号に基づいて第２のインピーダンス可変手段が制御される。その結果、出力回路の出力インピーダンスを、出力信号がローレベルからハイレベルに遷移する場合と、ハイレベルからローレベルに遷移する場合とでそれぞれ独立に調整することが可能となる。
【００１０】
請求項５に記載の発明によれば、出力回路の出力信号が遷移したとき、リンギング検出手段により該出力信号に発生するリンギングが検出される。そして、リンギングの検出結果に基づいて駆動能力制御手段が駆動能力可変手段を制御することで出力回路の駆動能力が調整される。従って、出力回路の駆動能力を最適に調整することが可能となり、出力信号に発生するリンギングが防止される。その結果、出力回路からの出力信号が入力される他の装置の誤動作が防止される。
また、リンギング検出手段において、出力回路の出力信号が遷移する前にフリップフロップがリセットされる。そして、出力信号が遷移したとき、その遷移とは逆方向の出力信号の電圧変化に基づいてフリップフロップがセットされて出力信号のリンギングが検出される。このようにフリップフロップを用いてリンギングを検出することで本半導体装置の簡素化及び高速化が可能となる。
【００１１】
駆動能力が小さすぎると出力信号の波形なまりが懸念される。このため、請求項６の発明によれば、リンギング無と判定される最大の駆動能力に出力回路の駆動能力が調整される。その結果、出力信号の波形がなまることなくリンギングが抑制されるので、出力信号の波形が好適なものとなる。
【００１２】
請求項７に記載の発明によれば、半導体装置に電源が印加されたとき、その際の初期設定動作により出力回路の駆動能力が変更される。従って、出力回路の駆動能力の変更後における通常動作時では、出力信号にリンギングが発生することが防止される。
【００１３】
請求項８に記載の発明によれば、第１のリンギング検出手段の検出信号に基づいて第１の駆動能力可変手段が制御され、第２のリンギング検出手段の検出信号に基づいて第２の駆動能力可変手段が制御される。その結果、出力回路の駆動能力を、出力信号がローレベルからハイレベルに遷移する場合と、ハイレベルからローレベルに遷移する場合とでそれぞれ独立に調整することが可能となる。
【００１５】
出力信号が入力される機能動作のための入力回路は、そのしきい値電圧により信号レベルを判定する。従って、出力信号がローレベルからハイレベルに遷移するとき、リンギングに伴い入力回路のしきい値電圧よりも出力信号の電圧レベルが低下すると機能誤動作の原因となる。このため、請求項９に記載の発明によれば、出力信号がローレベルからハイレベルに遷移するとき、出力信号が入力される入力回路のしきい値電圧よりも高い電圧でリンギングが検出される。つまり、リンギングが厳しく判定されることになる。その結果、出力信号は、リンギングの発生に伴い入力回路のしきい値電圧より低下することが確実に防止される。
従って、より良好な出力信号が入力回路に入力されることとなり誤動作が防止される。
【００１６】
出力信号がハイレベルからローレベルに遷移するとき、リンギングに伴い入力回路のしきい値電圧よりも出力信号の電圧レベルが低下すると機能誤動作の原因となる。このため、請求項１０に記載の発明によれば、出力信号がハイレベルからローレベルに遷移するとき、出力回路と接続される入力回路のしきい値電圧よりも低い電圧でリンギングが検出される。つまり、リンギングが厳しく判定されることになる。その結果、出力信号は、リンギングの発生に伴い入力回路のしきい値電圧より上昇することが確実に防止される。従って、より良好な出力信号が入力回路に入力されることとなり誤動作が防止される。
【００１７】
請求項１１に記載の発明によれば、他の半導体素子から入力される信号が遷移したとき、その入力信号に発生するリンギングがリンギング検出手段により検出される。そして、その検出結果に基づくリンギング検出信号がリンギング検出手段により前記半導体素子に出力される。
【００１９】
【発明の実施の形態】
（第１の実施形態）
以下、本発明を具体化した第１の実施形態を図面に従って説明する。
【００２０】
図１は、本実施形態における半導体装置としての集積回路装置（以下、ＬＳＩという）１の概略構成図である。ＬＳＩ１は、出力バッファ２とリンギング検出回路３とコントロール回路４とを備え、図示しないマザーボード上に実装される。なお、本実施形態では、出力バッファ２が出力回路に相当し、リンギング検出回路３がリンギング検出手段に相当する。また、コントロール回路４がインピーダンス制御手段に相当する。
【００２１】
出力バッファ２は、ＬＳＩ１の内部で生成された信号Ｖｉに基づいてＬＳＩ５の入力バッファ６に信号Ｖｏを出力する。さらに、同信号Ｖｏはリンギング検出回路３に入力され、リンギング検出回路３は信号Ｖｏの遷移時に発生するリンギングを検出する。そして、リンギング検出回路３は、リンギング検出信号Ｒｄをコントロール回路４に出力し、該検出信号Ｒｄに基づいてコントロール回路４が出力バッファ２の出力インピーダンスを変更する。
【００２２】
詳述すると、図２に示すように、リンギング検出回路３は、第１のリンギング検出手段としての第１の検出回路１１と、第２のリンギング検出手段としての第２の検出回路１２とを備える。リンギング検出信号Ｒｄは、第１検出信号Ｒｄ１と第２検出信号Ｒｄ２からなる。第１の検出回路１１は、出力バッファ２からの出力信号ＶｏがＬレベルからＨレベルに遷移したときに発生するリンギングを検出し、その検出結果に基づく第１検出信号Ｒｄ１を出力する。第２の検出回路１２は、出力バッファ２からの出力信号ＶｏがＬレベルからＨレベルに遷移したときに発生するリンギングを検出し、その検出結果に基づく第２検出信号Ｒｄ２を出力する。
【００２３】
第１の検出回路１１は、インバータ回路１３及びＤ型フリップフロップ１４から構成される。フリップフロップ１４の端子Ｄは高電位電源Ｖｄｄと接続されるとともに、リセット端子Ｒにはリセット信号ＲＳＴ１が入力される。出力信号Ｖｏはインバータ回路１３を介してフリップフロップ１４のクロック端子ＣＫに入力され、フリップフロップ１４の端子Ｑから第１検出信号Ｒｄ１がコントロール回路４に出力される。なお、フリップフロップ１４は、クロック端子ＣＫに立ち上がりパルスが入力されると、端子Ｄの入力、即ちＨレベルの信号をラッチして端子ＱからＨレベルの第１検出信号Ｒｄ１を出力する。
【００２４】
出力信号ＶｏがＬレベルからＨレベルに遷移したとき、インバータ回路１３の出力は、ＨレベルからＬレベルとなる。その際にリンギングが発生し、出力信号Ｖｏがインバータ回路１３のしきい値電圧よりも低下した場合には、インバータ回路１３の出力はＬレベルからＨレベルとなる。その結果、フリップフロップ１４は、クロック端子ＣＫに入力される立ち上がりパルスに応答して、端子ＱからＨレベルの第１検出信号Ｒｄ１を出力する。
【００２５】
第２の検出回路１２は、バッファ回路１５及びＤ型フリップフロップ１６から構成される。フリップフロップ１６の端子Ｄは高電位電源Ｖｄｄと接続されるとともに、リセット端子Ｒにはリセット信号ＲＳＴ２が入力される。出力信号Ｖｏはバッファ回路１５を介してフリップフロップ１６のクロック端子ＣＫに入力され、フリップフロップ１６の端子Ｑから第２検出信号Ｒｄ２がコントロール回路４に出力される。なお、フリップフロップ１６は、クロック端子ＣＫに立ち上がりパルスが入力されると、端子Ｄの入力、即ちＨレベルの信号をラッチして端子ＱからＨレベルの第２検出信号Ｒｄ２を出力する。
【００２６】
出力信号ＶｏがＨレベルからＬレベルに遷移したとき、バッファ回路１５の出力は、ＨレベルからＬレベルとなる。その際にリンギングが発生し、出力信号Ｖｏがバッファ回路１５のしきい値電圧よりも上昇した場合には、バッファ回路１５の出力はＬレベルからＨレベルとなる。その結果、フリップフロップ１６は、クロック端子ＣＫに入力される立ち上がりパルスに応答して、端子ＱからＨレベルの第２検出信号Ｒｄ２を出力する。
【００２７】
なお、本実施形態では、インバータ回路１３及びバッファ回路１５のしきい値電圧は、ＬＳＩ５の入力バッファ６のしきい値電圧に合わせて設定されている。具体的には、出力信号ＶｏにおけるＬレベルの電圧値とＨレベルの電圧値の中間値となるように設定される。
【００２８】
コントロール回路４は、例えば、レジスタを含んで構成され、リンギング検出回路３から入力されるリンギング検出信号Ｒｄ（第１，第２検出信号Ｒｄ１，Ｒｄ２）に基づいてコントロール信号ＣＴＬを出力バッファ２に出力する。
【００２９】
次に、出力バッファ２の回路構成を図３を用いて説明する。
図３に示すように出力バッファ２では、高電位電源Ｖｄｄと低電位電源（本実施形態ではグランド）間において抵抗Ｒ１，Ｒ２、ＰチャネルＭＯＳトランジスタＴＰ１、ＮチャネルトランジスタＴＮ１、抵抗Ｒ３，Ｒ４とが直列に接続されている。各抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４には、それぞれスイッチＳＷ１〜ＳＷ４が並列に接続され、同スイッチＳＷ１〜ＳＷ４はコントロール回路４からのコントロール信号ＣＴＬ（ＣＴＬ１〜ＣＴＬ４）によりオン・オフ制御される。また、トランジスタＴＰ１のドレイン端子とトランジスタＴＮ１のドレイン端子との間に出力端子２ａが接続される。そして、トランジスタＴＰ１及びトランジスタＴＮ１のゲート端子に信号Ｖｉが入力され、出力端子２ａに出力信号Ｖｏが出力される。
【００３０】
なお、本実施形態では、抵抗Ｒ１，Ｒ２とスイッチＳＷ１，ＳＷ２により第１のインピーダンス可変手段が構成され、抵抗Ｒ３，Ｒ４とスイッチＳＷ３，ＳＷ４により第２のインピーダンス可変手段が構成される。また、コントロール回路４は、第１検出信号Ｒｄ１に基づいてコントロール信号ＣＴＬ１，ＣＴＬ２を制御し、第２検出信号Ｒｄ２に基づいてコントロール信号ＣＴＬ３，ＣＴＬ４を制御するように構成されている。従って、コントロール回路４は、コントロール信号ＣＴＬ１〜ＣＴＬ４によりスイッチＳＷ１〜ＳＷ４を適宜オン・オフ制御することで、出力バッファ２の出力インピーダンスを変更する。
【００３１】
具体的に本実施形態では、各抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の各抵抗値の関係を、Ｒ２＝２×Ｒ１，Ｒ４＝２×Ｒ３としている。従って、コントロール信号ＣＴＬ１，ＣＴＬ２を制御することで、電源ＶｄｄとトランジスタＴＰ１のソース端子との間の抵抗値を、０，Ｒ１，Ｒ２，Ｒ１＋Ｒ２に段階的に変更できる。同様に、コントロール信号ＣＴＬ３，ＣＴＬ４を制御することで、グランドとトランジスタＴＮ１のソース端子との間の抵抗を、０，Ｒ３，Ｒ４，Ｒ３＋Ｒ４に段階的に変更できる。
【００３２】
次に、上記のように構成されたＬＳＩ１の作用を説明する。
本実施形態では、電源が印加されたときの初期設定動作によりリンギング検出が行われる。
【００３３】
今、電源印加時の初期状態として、図３に示すスイッチＳＷ１〜ＳＷ４が全てオンに制御され、出力バッファ２の出力インピーダンスが最も小さな状態からリンギング検出が開始される。また、リンギング検出が行われる期間中は、ＬＳＩ１内部で生成される出力信号Ｖｉは所定時間毎にオン・オフを繰り返すように構成されている。
【００３４】
先ず、出力バッファ２がロー駆動状態からハイ駆動状態へ遷移する場合、つまり、信号ＶｉがＨレベルからＬレベルに変化することで出力信号ＶｏがＬレベルからＨレベルに遷移する場合にリンギングが発生したときの動作を図４を用いて説明する。
【００３５】
図４に示すように、時刻ｔ１のタイミングで、リセット信号ＲＳＴ１がＨレベルに制御されることによりフリップフロップ１４のリセットが解除される。そして、時刻ｔ２のタイミングにおいて出力信号Ｖｏがインバータ回路１３のスレッシュホルド電圧（以下、しきい値電圧という）Ｖｔｈを越えたとき、インバータ回路１３を介してクロック端子ＣＫに入力される信号は、それまでのＨレベルからＬレベルとなる。その後、リンギングの発生に伴い出力信号Ｖｏの電圧レベルがしきい値電圧Ｖｔｈよりも低下するとインバータ回路１３を介してフリップフロップ１４のクロック端子ＣＫに入力される信号は、ＬレベルからＨレベルとなる（時刻ｔ３）。つまり、フリップフロップ１４のクロック端子ＣＫに立ち上がりパルスが入力されることとなり、フリップフロップ１４の端子ＱからＨレベルの第１検出信号Ｒｄ１が出力される。
【００３６】
Ｈレベルの第１検出信号Ｒｄ１が、フリップフロップ１４の端子Ｑからコントロール回路４に入力されることにより、コントロール回路４は、リンギングが有りと判定するとともに出力バッファ２に出力するコントロール信号ＣＴＬ１を制御する。具体的には、出力バッファ２の出力インピーダンスを大きくするようスイッチＳＷ１をオフに制御する。
【００３７】
その後、図５に示すように、出力信号Ｖｏにリンギングが検出されなくなるまで、コントロール回路４はコントロール信号ＣＴＬ１，ＣＴＬ２によりスイッチＳＷ１，ＳＷ２のオン・オフを制御して、出力バッファ２の出力インピーダンスを段階的に大きくする。図５は、図４と同様に出力信号ＶｏがＬレベルからＨレベルに遷移したときのタイミングチャートを示している。つまり、出力バッファ２のオン駆動時の出力インピーダンスを大きくすることにより出力信号Ｖｏにおけるリンギングが抑制され、出力信号Ｖｏの電圧レベルがｔ２のタイミング以降にインバータ回路１３のしきい値電圧Ｖｔｈよりも低下することが防止される。従って、フリップフロップ１４のクロック端子ＣＫに立ち上がりパルスが入力されないため、フリップフロップ１４の端子Ｑから出力される第１検出信号Ｒｄ１はＬレベルに保持される。
【００３８】
そして、コントロール回路４はＬレベルの第１検出信号Ｒｄ１に基づき、リンギングが無いと判定して、その時のコントロール信号ＣＴＬ１，ＣＴＬ２の信号レベルを保持する。
【００３９】
次に、出力バッファ２がハイ駆動状態からロー駆動状態へ遷移する場合、つまり、信号ＶｉがＬレベルからＨレベルに変化することで出力信号ＶｏがＨレベルからＬレベルに遷移する場合にリンギングが発生したときの動作を図６を用いて説明する。この場合、コントロール回路４は、上記図４，５における動作と逆に、出力信号ＶｏがＨレベルからＬレベルに変化する場合に、第２検出回路１２から入力される第２検出信号Ｒｄ２に基づいてコントロール信号ＣＴＬ３，ＣＬＴ４を出力し、出力バッファ２の出力インピーダンスを段階的に大きくする。そして、コントロール回路４は、図７に示すように出力信号Ｖｏにリンギングが発生しなくなった段階で、そのときのコントロール信号ＣＴＬ３，ＣＴＬ４の信号レベルを保持する。
【００４０】
この様に、コントロール回路４は、ＬＳＩ１が実装されて使用される段階において、出力バッファ２の出力インピーダンスを調整する。従って、出荷時のインピーダンス調整が不要になると共に、その時々の動作環境，ユーザによる負荷の変更等にも容易に対応できる。
【００４１】
コントロール回路４は、第１及び第２の検出回路１１，１２からの検出信号Ｒｄ１，Ｒｄ２に基づいてリンギングが無しと判定したときに、それまで出力していたコントロール信号ＣＴＬ（ＣＴＬ１〜ＣＴＬ４）を保持しつつリンギング検出を終了する。なお、第１及び第２の検出回路１１，１２によるリンギング検出は、出力信号Ｖｏの遷移に基づき交互に実施される。
【００４２】
このように本実施形態では、出力信号Ｖｏの遷移とは逆方向の電圧変化に基づきフリップフロップ１４，１６をセットすることで、出力信号Ｖｏのリンギングを検出する。そして、リンギングの検出結果に基づいて出力バッファ２の出力インピーダンスを調整することで以後の出力信号Ｖｏにおけるリンギングの発生を防止している。
【００４３】
尚、本実施形態において、出力バッファ２を図８に示す出力バッファ２０に代えて実施してもよい。
詳しくは、出力バッファ２０では、高電位電源Ｖｄｄとグランド間にＰチャネルＭＯＳトランジスタＴＰ２，ＴＰ３、ＮチャネルＭＯＳトランジスタＴＮ２，ＴＮ３とが直列に接続されている。トランジスタＴＰ２及びトランジスタＴＮ３のゲート端子は可変抵抗Ｒｘ１，Ｒｘ２に接続される。可変抵抗Ｒｘ１，Ｒｘ２の抵抗値は、コントロール回路４からの制御信号（図示せず）に基づいて変更されるように構成されている。また、トランジスタＴＰ３のドレイン端子とトランジスタＴＮ２のドレイン端子との間に出力端子２０ａが接続される。そして、トランジスタＴＰ３及びトランジスタＴＮ２のゲート端子に、信号Ｖｉが入力されるとともに出力端子２０ａへ出力信号Ｖｏが出力される。
【００４４】
コントロール回路４は、図２に示す第１の検出回路１１からの第１検出信号Ｒｄ１に基づいて可変抵抗Ｒｘ１の抵抗値を変更するとともに、第２の検出回路１２からの第２検出信号Ｒｄ２に基づいて可変抵抗Ｒｘ２の抵抗値を変更する。このように、コントロール回路４が可変抵抗Ｒｘ１，Ｒｘ２の抵抗値を変更することで、トランジスタＴＰ２及びトランジスタＴＮ３のゲート端子に印加される電圧が調整され、トランジスタＴＰ２及びトランジスタＴＮ３のオン抵抗が変更される。つまり、出力バッファ２０のハイ駆動時及びロー駆動時の出力インピーダンスが変更され、出力信号Ｖｏにおけるリンギングの発生が抑制される。
【００４５】
なお、出力バッファ２０では、可変抵抗Ｒｘ１及びトランジスタＴＰ２が第１のインピーダンス可変手段に相当し、可変抵抗Ｒｘ２及びトランジスタＴＮ３が第２のインピーダンス可変手段に相当する。
【００４６】
尚、図８の可変抵抗Ｒｘ１，Ｒｘ２は、トランジスタＴＰ２，ＴＮ２のゲート電圧を調整する手段として模式的に示したものであり、その電圧をコントローラ４の制御信号に基づいて調整できるものであればその構成を適宜変更してもよい。例えば、Ｄ／Ａ変換器を用いてもよい。
【００４７】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）出力バッファ２，２０から出力される出力信号Ｖｏが遷移するとき、その出力信号Ｖｏにリンギングが発生すると、リンギング検出回路３によりリンギングが検出され、コントロール回路４により出力バッファ２の出力インピーダンスが自動的に調整される。つまり、ＬＳＩ１やＬＳＩ５の製造時のばらつきによる出力側のＬＳＩ１における出力インピーダンスと入力側のＬＳＩ５における入力インピーダンスのマッチングを自動的に調整できる。また、出力バッファ２，２０に接続される入力側の装置、本実施形態ではＬＳＩ５が変更され負荷の値が変化した場合に発生するインピーダンスのミスマッチングも防止することができる。その結果、出力信号Ｖｏの遷移時に発生するリンギングが抑制されるので、入力側装置の誤動作を防止できる。
【００４８】
（２）出力インピーダンスが大きすぎると出力信号Ｖｏにおいて波形なまりが発生し、システムの高速化に支障を来すおそれがあるが、本実施形態では、出力バッファ２，２０は、リンギングが無いと判定される最小の出力インピーダンスに調整される。その結果、リンギングやなまりが発生しない好適な出力信号Ｖｏを得ることができる。
【００４９】
（３）電源の印加時における初期設定動作によりリンギング検出を実施して、出力バッファ２の出力インピーダンスを調整するようにした。このようにすれば、電源を印加する毎に出力インピーダンスを調整するため、入力側装置の変更（メモリの増設）等にともなう負荷の変化に容易に対応してリンギングの発生を防止できるため、実用上好ましいものとなる。
【００５０】
（４）出力バッファ２，２０の出力インピーダンスを、出力信号ＶｏがＬレベルからＨレベルに遷移する場合と、出力信号ＶｏがＨレベルからＬレベルに遷移する場合とでそれぞれ独立に調整できる。従って、出力信号Ｖｏに発生するリンギングをより確実に防止することができる。
【００５１】
（５）リンギング検出回路３の第１の検出回路１１は、インバータ回路１３とフリップフロップ１４とから構成され、第２の検出回路１２はバッファ回路１５とフリップフロップ回路１６とから構成される。そして、出力信号Ｖｏの遷移とは逆方向の電圧変化に基づきフリップフロップ１４，１６がセットされることで、出力信号Ｖｏのリンギングが検出される。このように、リンギング検出回路３をフリップフロップ回路１４，１６を用いて構成すれば、回路の簡素化と高速化を実現できる。
【００５２】
（第２の実施形態）
以下、本発明を具体化した第２の実施形態を説明する。
出力バッファ２に接続される入力側装置の負荷に対し、出力バッファ２の駆動能力が大きすぎる場合においても出力信号Ｖｏにリンギングが発生してしまう。このため、本実施形態では、ＬＳＩ１は、図３の出力バッファ２に代えて図９に示す出力バッファ３０を含む。なお、第１の実施形態と同様の構成については、その詳細な説明及び図面を省略する。
【００５３】
図９の出力バッファ３０は、並列接続された複数のバッファ回路１０１，１０２，…を含み、各バッファ回路１０１，１０２，…の出力端子は端子３０ａに接続される。そして、各バッファ回路１０１，１０２，…の入力端子には信号Ｖｉが入力され、出力端子から信号Ｖｏを端子３０ａに出力する。また、各バッファ回路１０１，１０２，…に設けられた端子にコントロール回路４からのコントロール信号ＣＴＬ１０１，ＣＴＬ１０２，…が入力される。このコントロール信号ＣＴＬ１０１，ＣＴＬ１０２，…により各バッファ回路１０１，１０２，…が活性化される。つまり、コントロール信号ＣＴＬ１０１，ＣＴＬ１０２，…により活性化されるバッファ回路１０１，１０２，…の数を制御することで、出力バッファ３０の駆動能力がコントロールされる。
【００５４】
なお、本実施形態では、バッファ回路１０１，１０２，…が駆動能力可変手段に相当し、コントロール回路４が駆動能力制御手段に相当する。
次に、上記のように構成されたＬＳＩ１の作用を説明する。
【００５５】
電源印加時の初期状態として、図９に示すバッファ回路１０１，１０２，…が全て活性化（選択）され、出力バッファ３０の駆動能力が最も大きな状態からリンギング検出が開始される。そして、リンギング検出回路３からの検出信号Ｒｄに基づいてリンギングが有りと判定された場合では、コントロール回路４からのコントロール信号ＣＴＬ１０１によりバッファ回路１０１を非選択として駆動能力を低下させる。その後、再びリンギング検出を実施する。つまり、リンギングが無いと判定されるまで、駆動能力を徐々に低下させつつリンギング検出が行われる。そして、リンギングが無いと判定されたとき、その際のコントロール信号ＣＴＬ１０１，ＣＴＬ１０２，…の状態を保持しつつリンギング検出を終了する。
【００５６】
尚、バッファ回路１０１，１０２，…の駆動能力に重みづけを行うことで、より細かく駆動能力をコントロールしてもよい。例えば、各バッファ回路１０１，１０２，１０３に抵抗差をつけ、その駆動能力をそれぞれ「１」，「２」，「３」とする。この場合、３つのバッファ回路１０１，１０２，１０３を用いて、表１に示すように６種類の駆動能力を実現できる。これにより、出力バッファ３０を構成するバッファ回路の数、それを制御する制御信号の信号線数を少なくすることが可能となる。
【００５７】
ただし、表１では、バッファ回路１０１，１０２，１０３が各コントロール信号ＣＴＬ１０１，ＣＴＬ１０２，ＣＴＬ１０３により選択される場合を「○」として示し、非選択される場合を「×」で示している。
【００５８】
【表１】
【００５９】
また、図９に示す出力バッファ３０を図１０に示す出力バッファ４０に代えて実施してもよい。
図１０に示すように出力バッファ４０では、ハイ駆動のためのＰチャネルＭＯＳトランジスタＴＰ４とロー駆動のためのＮチャネルＭＯＳトランジスタＴＮ４とが直列に接続された駆動部２０１，２０２，…が複数設けられている。各トランジスタＴＰ４毎にＯＲ回路２０１ａ，２０２ａ，…が配設され、該ＯＲ回路２０１ａ，２０２ａ，…の入力端子には、出力信号Ｖｉが入力されるとともにコントロール回路４からのコントロール信号ＣＴＬ２０１ａ，ＣＴＬ２０２ａ，…が入力される。そして、各トランジスタＴＰ４のゲート端子にＯＲ回路２０１ａ，２０２ａ，…の出力端子がそれぞれ接続される。
【００６０】
一方、各トランジスタＴＮ４毎にＡＮＤ回路２０１ｂ，２０２ｂ，…が配設され、該ＡＮＤ回路２０１ｂ，２０２ｂ，…の入力端子には、信号Ｖｉが入力されるとともにコントロール回路４からのコントロール信号ＣＴＬ２０１ｂ，ＣＴＬ２０２ｂ，…が入力される。そして、各トランジスタＴＮ４のゲート端子にＡＮＤ回路２０１ｂ，２０２ｂ，…の出力端子がそれぞれ接続される。さらに、トランジスタＴＰ４とトランジスタＴＮ４との接続部はそれぞれ出力端子４０ａに接続される。
【００６１】
なお、この出力バッファ４０では、各トランジスタＴＰ４とＯＲ回路２０１ａ，２０２ａ，…とにより第１の駆動能力可変手段が構成され、各トランジスタＴＮ４とＡＮＤ回路２０１ｂ，２０２ｂ，…により第２の駆動能力可変手段が構成される。また、コントロール回路４は、リンギング検出回路３からの第１検出信号Ｒｄ１に基づいてコントロール信号ＣＴＬ２０１ａ，ＣＴＬ２０２ａ，…を制御し、リンギング検出回路３からの第２検出信号Ｒｄ２に基づいてコントロール信号ＣＴＬ２０１ｂ，ＣＴＬ２０２ｂ，…を制御するように構成されている。
【００６２】
このように出力バッファ４０を採用すれば、ハイ駆動のトランジスタＴＰ４とロー駆動のトランジスタＴＮ４を別々に制御することができ、ハイ出力とロー出力の駆動能力を独立して調整することが可能となる。
【００６３】
詳述すると、コントロール信号ＣＴＬ２０１ａ，ＣＴＬ２０２ａ，…をＬレベルとした場合では、信号ＶｉがＬレベルとなるとＯＲ回路２０１ａ，２０２ａ，…の出力はＬレベルとなりトランジスタＴＰ４はオンに制御される。また、信号ＶｉがＨレベルとなるとＯＲ回路２０１ａ，２０２ａ，…の出力はＨレベルとなりトランジスタＴＰ４はオフに制御される。一方、コントロール信号ＣＴＬ２０１ａ，ＣＴＬ２０２ａ，…をＨレベルとした場合では、信号Ｖｉの入力レベルに拘わらずＯＲ回路２０１ａ，２０２ａ，…の出力は常にＨレベルとなりトランジスタＴＰ４は常にオフに制御される。
【００６４】
従って、コントロール信号ＣＴＬ２０１ａ，ＣＴＬ２０２ａ，…のレベルを制御することで同時に動作するＰチャネルＭＯＳトランジスタＴＰ４の数を変更し、出力バッファ４０のハイ出力の駆動能力を制御する。
【００６５】
一方、コントロール信号ＣＴＬ２０１ｂ，ＣＴＬ２０２ｂ，…をＨレベルとした場合では、信号ＶｉがＬレベルとなるとＡＮＤ回路２０１ｂ，２０２ｂ，…の出力はＬレベルとなりトランジスタＴＮ４はオフに制御される。また、信号ＶｉがＨレベルとなるとＡＮＤ回路２０１ｂ，２０２ｂ，…の出力はＨレベルとなりトランジスタＴＮ４はオンに制御される。一方、コントロール信号ＣＴＬ２０１ｂ，ＣＴＬ２０２ｂ，…をＬレベルとした場合では、信号Ｖｉの入力レベルに拘わらずＡＮＤ回路２０１ｂ，２０２ｂ，…の出力は常にＬレベルとなりトランジスタＴＮ４は常にオフに制御される。
【００６６】
従って、コントロール信号ＣＴＬ２０１ｂ，ＣＴＬ２０２ｂ，…のレベルを制御することで同時に動作するＮチャネルＭＯＳトランジスタＴＮ４の数を変更し、出力バッファ４０のロー出力の駆動能力を制御する。
【００６７】
この構成において、図２に示すリンギング検出回路３の第１の検出回路１１により図４に示すリンギングが検出された時には、コントロール信号ＣＴＬ２０１ａ，ＣＴＬ２０２ａ，…を制御してハイ出力時の駆動能力を調整する。一方、リンギング検出回路３の第２の検出回路１２により図６に示すリンギングが検出された時には、コントロール信号ＣＴＬ２０１ｂ，ＣＴＬ２０２ｂ，…を制御して、ロー出力時の駆動能力を調整する。
【００６８】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）出力バッファ３０，４０から出力される出力信号Ｖｏが遷移するとき、その出力信号Ｖｏにリンギングが発生すると、リンギング検出回路３によりリンギングが検出され、コントロール回路４により出力バッファ３０，４０の駆動能力が自動的に調整される。つまり、出力バッファ３０，４０に接続される入力側の装置、本実施形態ではＬＳＩ５が変更され、駆動負荷の変化に伴い出力バッファ３０，４０の駆動能力を変更することで、それ以降のリンギング発生を防止できる。
【００６９】
（２）出力バッファ３０の駆動能力が小さすぎると出力信号Ｖｏにおいて波形なまりが発生し、システムの高速化に支障を来すおそれがあるが、本実施形態では、出力バッファ３０の駆動能力は、リンギングが無いと判定される最大の駆動能力に調整される。その結果、リンギングやなまりが発生しない好適な出力信号Ｖｏを得ることができる。
【００７０】
（３）電源の印加時における初期設定動作によりリンギング検出を実施して、出力バッファ３０の駆動能力を調整するようにした。このようにすれば、電源を印加する毎に駆動能力を調整するため、入力側装置の変更（メモリの増設）等にともなう負荷の変化に容易に対応してリンギングの発生を防止できるため、実用上好ましいものとなる。
【００７１】
（４）出力バッファ４０の駆動能力を、出力信号ＶｏがＬレベルからＨレベルに遷移する場合と、出力信号ＶｏがＨレベルからＬレベルに遷移する場合とでそれぞれ独立に調整できる。従って、出力信号Ｖｏに発生するリンギングをより確実に防止することができる。
【００７２】
尚、上記各実施形態は、以下の態様で実施してもよい。
○上記各実施形態では、図２に示すリンギング検出回路３におけるインバータ回路１３及びバッファ回路１５のしきい値電圧Ｖｔｈは、ＬＳＩ５の入力バッファ６のしきい値電圧に合わせ出力信号ＶｏにおけるＬレベルの電圧値とＨレベルの電圧値の中間値（図４〜図７参照）で設定されていたが、これに限定するものではない。例えば、第１の検出回路１１の入力部において、図１１（ａ）の回路５１を適用し、しきい値電圧Ｖｔｈを高くしてもよい。また例えば、第２の検出回路１２の入力部において、図１１（ｂ）の回路５２を適用して、しきい値電圧Ｖｔｈを低くしてもよい。
【００７３】
この場合、図１２（ａ）、（ｂ）に示すように、リンギングが厳しく判定されることになる。つまり、図１２（ａ）において、出力信号ＶｏがＬレベルからＨレベルに遷移したとき、出力信号Ｖｏがしきい値電圧Ｖｔｈ１より低下しないように出力インピーダンスまたは駆動能力が調整される。従って、出力信号Ｖｏが、ＬＳＩ５の入力バッファ６のしきい値電圧より低下することを確実に防止できる。
【００７４】
また、図１２（ｂ）において、出力信号ＶｏがＨレベルからＬレベルに遷移したとき、出力信号Ｖｏがしきい値電圧Ｖｔｈ２より上昇しないように出力インピーダンスまたは駆動能力が調整される。従って、出力信号Ｖｏが、ＬＳＩ５の入力バッファ６のしきい値電圧より上昇することを確実に防止できる。その結果、出力バッファ２に接続される入力側装置、例えば、ＬＳＩ５の誤動作を確実に防止できる。
【００７５】
別の例では、第１の検出回路１１の入力部において、図１４（ａ），（ｂ）のようなヒステリシスインバータ７０，７１を使うことによって、図１５に示すように、ノイズの誤検出を防ぐことができる。
【００７６】
同様に、ヒステリシスバッファを用いて、ＨレベルからＬレベルのリンギング検出についても、誤検出を防ぐことができる。
○上記各実施形態では、リンギング検出回路３とコントロール回路４をＬＳＩ１に、即ち同一チップ上に形成したが、両回路３，４を複数のチップにて構成されるチップセットに適用した場合、検出回路３とコントロール回路４を異なるチップ上に形成しても良い。即ち、図１３に示すように、ＬＳＩ６０には出力バッファ２とコントロール回路４が備えられ、別チップのＬＳＩ６１には入力バッファ６とリンギング検出回路３が備えられる。
【００７７】
本構成では、ＬＳＩ６０の出力バッファ２から出力される信号ＶｏがＬＳＩ６１の入力バッファ６に入力されてＬＳＩ６１が動作する。出力信号Ｖｏに発生するリンギングがＬＳＩ６１に備えられたリンギング検出回路３により検出され、該検出信号ＲｄがＬＳＩ６０に備えられたコントロール回路４に送信される。そして、コントロール回路４は、受信した検出信号Ｒｄに基づいて出力バッファ２の出力インピーダンスを調整して、出力信号Ｖｏに発生するリンギングが防止される。
【００７８】
なお、本例では、ＬＳＩ６０及びＬＳＩ６１が半導体装置に相当する。また、出力バッファ２を出力バッファ２０，３０，４０に代えて実施してもよい。この場合も、出力信号Ｖｏに発生するリンギングを検出し、該検出結果に基づいて出力バッファ２０，３０，４０のインピーダンス或いは駆動能力を調整することにより、リンギングの発生を防止できる。
【００７９】
○上記実施形態では、リンギング検出回路３に用いられるフリップフロップ回路１４，１６は、立ち上がりパルスに基づきラッチするものであったが、例えば、立ち下がりパルスに基づきラッチするものでもよい。この場合、第１の検出回路１１のインバータ回路１３をバッファ回路に代え、第２の検出回路１２のバッファ回路１５をインバータ回路に代えて実施する。このようにしても、出力信号ＶｏがＬレベルからＨレベルに遷移する場合のリンギングを第１の検出回路１１により検出することができ、出力信号ＶｏがＨレベルからＬレベルに遷移する場合のリンギングを第２の検出回路１２により検出することができる。
【００８０】
○リンギング検出は、電源印加時の初期設定動作により行うものであったが、例えば、外部入力装置から入力されるテスト信号に基づいて行うように構成してもよい。
【００８１】
電源印加時の初期設定動作において、リンギングが発生しないように出力バッファ２，２０の出力インピーダンスまたは出力バッファ３０，４０の駆動能力を調整したとしても、その後の使用状況、例えば、外部温度などの外的要因によりリンギングが発生してしまう場合がある。この場合、テスト信号により出力バッファ２，２０の出力インピーダンスまたは出力バッファ３０，４０の駆動能力を調整することで、調整後の通常使用時では、出力信号Ｖｏに発生するリンギングが防止され、実用上好ましいものとなる。
【００８２】
○上記第１の実施形態では、リンギング検出時の初期状態として出力バッファ２の出力インピーダンスが最小となるように設定され、徐々に出力インピーダンスを大きくして、出力信号Ｖｏに発生するリンギングを防止していたが、これに限定するものではない。例えば、逆に、リンギング検出時の初期状態として出力バッファ２の出力インピーダンスを最大となるように設定し、徐々に出力インピーダンスを小さくして調整してもよい。要は、出力信号Ｖｏにリンギングが検出されたときに、出力バッファ２の出力インピーダンスを変更してリンギングを防止するものであればよい。
【００８３】
同様に、上記第２の実施形態では、リンギング検出時の初期状態として出力バッファ３０の駆動能力が最大となるように設定され、徐々に駆動能力を小さくして出力信号Ｖｏに発生するリンギングを防止していたが、これに限定するものではない。つまり、出力信号Ｖｏにリンギングが検出されたときに、出力バッファ３０の駆動能力を変更してリンギングを防止するものであればよい。
【００８４】
○図２のリンギング検出回路３のフリップフロップ１４，１６を１つに共通化して具体化してもよい。つまり、インバータ回路１３及びバッファ回路１５の出力を１つのフリップフロップのクロック端子ＣＫに接続して具体化する。この構成においても、出力信号ＶｏがＬレベルからＨレベルに遷移する場合に発生するリンギングと、ＨレベルからＬレベルに遷移する場合に発生するリンギングをそれぞれ検出することができる。
【００８５】
【発明の効果】
以上詳述したように、本発明によれば、出力回路から出力される出力信号が遷移するとき、その出力信号に発生するリンギングを防止できる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 第１の実施形態における半導体装置の概略構成図。
【図２】 第１の実施形態におけるリンギング検出回路の回路図。
【図３】 第１の実施形態における出力バッファの回路図。
【図４】 リンギング検出時のタイムチャート。
【図５】 リンギング非検出時のタイムチャート。
【図６】 リンギング検出時のタイムチャート。
【図７】 リンギング非検出時のタイムチャート。
【図８】 第１の実施形態における別の出力バッファの回路図。
【図９】 第２の実施形態における出力バッファの回路図。
【図１０】 第２の実施形態における別の出力バッファの回路図。
【図１１】 別のリンギング検出回路の一部回路図。
【図１２】 リンギング検出時のタイムチャート。
【図１３】 別の半導体装置の概略構成図。
【図１４】 ヒステリシスインバータの回路例を示す図。
【図１５】 リンギング非検出時のタイムチャート。
【符号の説明】
１…半導体装置としてのＬＳＩ
２…出力回路としての出力バッファ
３…リンギング検出手段としてのリンギング検出回路
４…インピーダンス制御手段及び駆動能力制御手段としてのコントロール回路
１１…第１のリンギング検出手段としての第１の検出回路
１２…第２のリンギング検出手段としての第２の検出回路
１４…フリップフロップ
１６…フリップフロップ
２０…出力回路としての出力バッファ
３０…出力回路としての出力バッファ
４０…出力回路としての出力バッファ
６０…半導体装置としてのＬＳＩ
６１…半導体装置としてのＬＳＩ
Ｒ…インピーダンス可変手段を構成する抵抗
Ｒｘ…インピーダンス可変手段を構成する可変抵抗
ＳＷ…インピーダンス可変手段を構成するスイッチ
ＴＰ４…駆動能力可変手段を構成するトランジスタ
ＴＮ４…駆動能力可変手段を構成するトランジスタ
Ｖｏ…出力信号
Ｒｄ…リンギング検出信号
Claims (11)
- 出力インピーダンスを変更するためのインピーダンス可変手段を有する出力回路と、
前記出力回路の出力信号が遷移したとき、その出力信号に発生するリンギングを検出するリンギング検出手段と、
前記リンギングの検出結果に基づき前記インピーダンス可変手段を制御することで前記出力回路の出力インピーダンスを調整するインピーダンス制御手段と
を備え、
前記リンギング検出手段はフリップフロップを備え、
該フリップフロップを前記出力回路の出力信号が遷移する前にリセットし、
該出力信号が遷移したとき、その遷移とは逆方向の出力信号の電圧変化に基づいて前記フリップフロップをセットすることにより前記出力信号のリンギングを検出する
ことを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記インピーダンス制御手段は、前記出力インピーダンスをリンギングが無いと判定される最小の出力インピーダンスに調整することを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
半導体装置に電源が印加されたとき、その際の初期設定動作により前記出力インピーダンスを調整することを特徴とする半導体装置。 - 請求項１の記載の半導体装置において、
前記インピーダンス可変手段は、出力信号がローレベルからハイレベルに遷移する場合の前記出力インピーダンスを変更する第１のインピーダンス可変手段と、出力信号がハイレベルからローレベルに遷移する場合の前記出力インピーダンスを変更する第２のインピーダンス可変手段とから構成され、
前記リンギング検出手段は、出力信号がローレベルからハイレベルに遷移する場合に発生するリンギングを検出する第１のリンギング検出手段と、出力信号がハイレベルからローレベルに遷移する場合に発生するリンギングを検出する第２のリンギング検出手段とから構成され、
前記インピーダンス制御手段は、第１のリンギング検出手段の検出信号に基づいて第１のインピーダンス可変手段を制御するとともに、第２のリンギング検出手段の検出信号に基づいて第２のインピーダンス可変手段を制御することを特徴とする半導体装置。 - 駆動能力を変更するための駆動能力可変手段を有する出力回路と、
前記出力回路の出力信号が遷移したとき、その出力信号に発生するリンギングを検出するリンギング検出手段と、
前記リンギングの検出結果に基づき前記駆動能力可変手段を制御することで前記出力回路の駆動能力を調整する駆動能力制御手段と
を備え、
前記リンギング検出手段はフリップフロップを備え、
該フリップフロップを前記出力回路の出力信号が遷移する前にリセットし、
該出力信号が遷移したとき、その遷移とは逆方向の出力信号の電圧変化に基づいて前記フリップフロップをセットすることにより前記出力信号のリンギングを検出する
ことを特徴とする半導体装置。 - 請求項５に記載の半導体装置において、
前記駆動能力制御手段は、前記出力回路の駆動能力をリンギングが無いと判定される最大の駆動能力に調整することを特徴とする半導体装置。 - 請求項５に記載の半導体装置において、
半導体装置に電源が印加されたとき、その際の初期設定動作により前記出力回路の駆動能力を調整することを特徴とする半導体装置。 - 請求項５の記載の半導体装置において、
前記駆動能力可変手段は、出力信号がローレベルからハイレベルに遷移する場合の前記出力回路の駆動能力を変更する第１の駆動能力可変手段と、出力信号がハイレベルからローレベルに遷移する場合の前記出力回路の駆動能力を変更する第２の駆動能力可変手段とから構成され、
前記リンギング検出手段は、出力信号がローレベルからハイレベルに遷移する場合に発生するリンギングを検出する第１のリンギング検出手段と、出力信号がハイレベルからローレベルに遷移する場合に発生するリンギングを検出する第２のリンギング検出手段とから構成され、
前記駆動能力制御手段は、第１のリンギング検出手段の検出信号に基づいて第１の駆動能力可変手段を制御するとともに、第２のリンギング検出手段の検出信号に基づいて第２の駆動能力可変手段を制御することを特徴とする半導体装置。 - 請求項１又は５に記載の半導体装置において、
出力信号がローレベルからハイレベルに遷移するとき、その際に前記リンギング検出手段がリンギングを検出するためのしきい値電圧を、前記出力信号が入力される入力回路のしきい値電圧よりも高い電圧とすることを特徴とする半導体装置。 - 請求項１又は５に記載の半導体装置において、
出力信号がハイレベルからローレベルに遷移するとき、その際に前記リンギング検出手段がリンギングを検出するためのしきい値電圧を、前記出力信号が入力される入力回路のしきい値電圧よりも低い電圧とすることを特徴とする半導体装置。 - 第１の半導体素子と、第２の半導体素子を含んだ半導体装置において、
前記第１の半導体素子は、
出力インピーダンスを変更するためのインピーダンス可変手段を有する出力回路と、
前記第２の半導体素子からのリンギング検出信号に基づき、前記インピーダンス可変手段を制御することで前記出力回路の出力インピーダンスを調整するインピーダンス制御手段と
を備え、
前記第２半導体素子は、
前記第１の半導体素子の出力回路の出力信号が入力され、前記出力信号が遷移したとき、その出力信号に発生するリンギングを検出し、前記第１の半導体素子に対して前記リンギング検出信号を出力するリンギング検出手段を備え、
前記リンギング検出手段はフリップフロップを備え、
該フリップフロップを前記第１の半導体素子の出力回路の出力信号が遷移する前にリセットし、
該出力信号が遷移したとき、その遷移とは逆方向の出力信号の電圧変化に基づいて前記フリップフロップをセットすることにより前記出力信号のリンギングを
検出する
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00776399A JP4116176B2 (ja) | 1999-01-14 | 1999-01-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00776399A JP4116176B2 (ja) | 1999-01-14 | 1999-01-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000209078A JP2000209078A (ja) | 2000-07-28 |
| JP4116176B2 true JP4116176B2 (ja) | 2008-07-09 |
Family
ID=11674740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00776399A Expired - Fee Related JP4116176B2 (ja) | 1999-01-14 | 1999-01-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4116176B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4159553B2 (ja) | 2005-01-19 | 2008-10-01 | エルピーダメモリ株式会社 | 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法 |
| JP4618602B2 (ja) * | 2008-04-14 | 2011-01-26 | エルピーダメモリ株式会社 | 半導体装置 |
| JP2011004216A (ja) | 2009-06-19 | 2011-01-06 | Renesas Electronics Corp | インピーダンス調整回路 |
| WO2012132215A1 (ja) * | 2011-03-31 | 2012-10-04 | ルネサスエレクトロニクス株式会社 | シリアル通信装置 |
| JP7168332B2 (ja) * | 2018-03-16 | 2022-11-09 | 株式会社Soken | リンギング抑制回路 |
| CN112765081A (zh) * | 2021-01-26 | 2021-05-07 | 维沃移动通信有限公司 | 接口控制方法、装置和电子设备 |
-
1999
- 1999-01-14 JP JP00776399A patent/JP4116176B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000209078A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0664612B1 (en) | Noise filter | |
| JPH04345317A (ja) | ドライバ回路、低ノイズドライバ回路及び低ノイズ低電圧スイングドライバ・レシーバ回路 | |
| US6040712A (en) | Apparatus and method for protecting a circuit during a hot socket condition | |
| JPH10276081A (ja) | 入力回路および出力回路ならびに入出力回路 | |
| US20100052755A1 (en) | Slew rate control for a load switch | |
| JP4116176B2 (ja) | 半導体装置 | |
| JPH1131956A (ja) | リセット信号発生回路 | |
| US7633318B2 (en) | Data receiver of semiconductor integrated circuit and method for controlling the same | |
| EP0595748A1 (en) | Power up detection circuits | |
| JPH0870241A (ja) | 遅延回路 | |
| JPS63161720A (ja) | Ｃｍｏｓ論理回路 | |
| JPH04153761A (ja) | 出力バッファ | |
| JP3053062B2 (ja) | 電圧オンリセット回路 | |
| JPH10135818A (ja) | 入力回路 | |
| US5825221A (en) | Output circuit of semiconductor device | |
| JP2001186004A (ja) | 論理回路 | |
| US11843373B2 (en) | Buffer circuit capable of reducing noise | |
| JPH04162820A (ja) | 電源投入リセット回路 | |
| JPH0537321A (ja) | 出力回路 | |
| JP2912053B2 (ja) | 半導体集積回路 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JP3031223B2 (ja) | 半導体集積回路 | |
| JP3129243B2 (ja) | バスラインデータ転送装置におけるインタフェース回路 | |
| JPH1141073A (ja) | 信号入力回路 | |
| JP2002319853A (ja) | 入出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080417 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140425 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |