CN116896356A - 半导体器件以及输入信号控制方法 - Google Patents

Abstract

本公开的一个或多个实施例涉及一种半导体器件以及输入信号控制方法。即使当输入噪声出现时，也要避免输入电路滞后特性的劣化。输入端子侧的输入‑输出电路和输入‑输出电路的输出端子侧，在相邻输出端子的输出切换时，输入电路的输出掩蔽输入电路的输入端子侧的输入，以保持先前值。

Description

半导体器件以及输入信号控制方法

技术领域

本发明涉及一种半导体器件，并且更具体地，涉及一种施密特电路，当半导体器件的输入和输出端子输出时，该施密特电路可以减少输入电路滞后特性的劣化。

背景技术

为了防止抖动和噪声，在半导体器件的输入电路等电路中经常使用具有滞后特性的施密特电路(也称为滞后电路和施密特触发器电路)。

作为施密特电路的示例，图10是示出反相器反馈型施密特电路的电路图。施密特电路10由三级反相器101、102、103组成、并且每个反相器101、102、103由p沟道MOS晶体管1011、1021、1031以及n沟道MOS晶体管1012、1022、1032组成。

在图10中，当来自输出端子105的施密特输出信号VSOUT为“低(L)”，第二级反相器102的p沟道MOS晶体管1021“接通”，第一级反相器101的n沟道MOS晶体管1012的阈值被移位到p沟道MOS晶体管1021汲取的电流之上。

另一方面，当从输出端子105输出的施密特输出信号VSOUT为“高(H)”时，第二级反相器102的n沟道MOS晶体管1022“接通”，第一级反相器101的p沟道MOS晶体管1011的阈值被移位到n沟道MOS晶体管1022汲取的电流以下。

如上所述，在施密特输出信号VSOUT被反转成“高(H)”的情况下的阈值不同于在施密特输出信号VSOUT被反转成“低(L)”的情况下的阈值。该差值是滞后宽度，因此包括滞后宽度，因为在此之间的电位处的施密特电路的输出保持在先前值，所以可以防止由于输入噪声导致的错误决定。

下面列出了所公开的技术。

[专利文件1]日本未审查专利申请公开号2000-349601

此外，专利文件1公开了一种用作CMOS半导体集成电路装置的输入电路的施密特电路。

发明内容

在图10的反相器反馈型施密特电路中，如果输入噪声的幅度落在滞后宽度内，则可以防止受到其影响。然而，如果幅度超过滞后幅度的输入噪声被产生，则施密特电路将错误地反应并且滞后宽度变窄。此外，当施密特电路的电源电压降低时，阈值也降低，使得对包括较小幅度的噪声起反应。

本发明是为了解决上述问题，提供一种即使在输入噪声出现时也能减少输入电路滞后特性劣化的电路。

在根据实施例的半导体器件中，当输入端子侧的输入-输出电路、输入-输出电路的输出端子侧和相邻输出端子的输出被切换(toggled)时，输入端子侧的输入电路的输入掩蔽输入电路的输出以保持先前值。因此，即使在输入噪声出现时，也可以减少输入电路滞后特性的劣化。

当半导体器件的输入和输出端子输出时，可以减少输入电路滞后特性的劣化。

附图说明

图1是根据第一实施例的半导体器件的配置图。

图2是根据第一实施例的半导体器件中的输入-输出单元的配置图。

图3是示出根据第一实施例的半导体器件中的施密特电路的示例的配置图。

图4是根据第一实施例的施密特输入-输出信号的电位的时间转换的波形图。

图5是根据第一实施例的施密特输入-输出信号的电位的时间转换的波形图。

图6是根据第一实施例的施密特输入-输出信号的电位的时间转换的波形图。

图7是示出根据第二实施例的半导体器件中的施密特电路的示例的配置图。

图8是根据第二实施例的施密特电路中的RS触发器电路(RS flip-flop circuit)的真值表。

图9是示出根据第三实施例的半导体器件中的施密特电路的示例的配置图。

图10是示出根据现有技术的半导体器件中的施密特电路的示例的配置图。

具体实施方式

在下文中，将参考附图详细描述根据实施例的半导体器件。在说明书和附图中，相同或相应形式的元件用相同的附图标记表示，并且省略其重复描述。在附图中，为了便于描述，可以省略或简化配置。此外，至少一些实施例和每个改进方案可以彼此任意组合。

(第一实施例)

图1是根据第一实施例的半导体器件的配置图。在本实施例中，以作为半导体器件的微控制器1为例进行说明。

微控制器1具有控制单元11、输入-输出单元12、输入端子13和输出端子14。输入端子13和输出端子14是相邻的。输入-输出单元12具有连接到输入端子13的输入-输出电路121和连接到输出端子14的输入-输出电路122。当输出端子14的输出被切换时，控制单元11通过掩蔽输入端子13的输入-输出电路121的输入，来保持输入-输出电路121的输出的先前值。

图2是示出图1的微控制器1中的输入-输出单元12的配置的图。输入-输出电路121包括施密特输入电路211和输出电路212。类似地，输入-输出电路122具有施密特输入电路221和输出电路222。此外，输入-输出电路121具有输入端子231、输出端子232、输出控制信号端子233和保持信号端子234。类似地，输入-输出电路122具有输入端子241、输出端子242、输出控制信号端子243和保持信号端子244。

图3是示出图2中的施密特输入电路211、221的配置的示例的电路图。在第一实施例中，将描述基于作为施密特输入电路的反相器反馈型施密特输入电路的配置。

施密特输入电路3具有三级反相器31、32、33。第一级的反相器31具有p沟道MOS晶体管311和n沟道MOS晶体管312。类似地，第二级的反相器32具有p沟道MOS晶体管321和n沟道MOS晶体管322。类似地，第三级的反相器33具有p沟道MOS晶体管331和n沟道MOS晶体管332。

它还具有在反相器31和反相器32之间的开关34。此外，它具有输入端子35、输出端子36和保持信号端子37，输入端子35用于输入施密特输入信号VSIN，输出端子36用于输出施密特输出信号VSOUT，保持信号端子37用于输入保持信号VHOLD以控制开关34的接通/断开。

(正常操作)

在图3的施密特输入电路3中，首先，将描述当不产生噪声时施密特输入电路3的正常操作。在正常操作期间，通过由从保持信号端子37输入的保持信号VHOLD使开关34短路来使用施密特输入电路3。也就是，施密特输入电路3具有与根据现有技术的图10的施密特输入电路10相同的操作。

例如，当从输入端子35输入三角波作为施密特输入信号VSIN时，图4是示出施密特输入信号VSIN和施密特输出信号VSOUT的电位的时间转换的波形的图。

当施密特输入信号VSIN的三角波从0V逐渐上升时，如果施密特输出信号VSOUT的初始值为“低(L)”，则第二级反相器32的p沟道MOS晶体管321“接通”，第一级反相器31的n沟道MOS晶体管312的阈值被移位到由p沟道MOS晶体管321汲取的电流。当施密特输入信号VSIN的电位达到阈值VH时，施密特输出信号VSOUT从“低(L)”反转为“高(H)”(图4中的t41)。

另一方面，当施密特输入信号VSIN的电位下降时，由于施密特输出信号VSOUT为“高(H)”，反相器32的n沟道MOS晶体管322“接通”，反相器31的p沟道MOS晶体管311的阈值被移位到由n沟道MOS晶体管322汲取的电流。当施密特输入信号VSIN的电位达到阈值VL时，施密特输出信号VSOUT从“高(H)”反转为“低(L)”(图4中的t42)。

如上所述，在正常操作期间，因为在施密特输出信号VSOUT反转为“高(H)”的情况下的阈值VH与在施密特输出信号VSOUT反转为“低(L)”的情况下的阈值VH不同，所以存在包括滞后宽度的可能。

(切换相邻引脚输出时的操作)

接下来，将描述当相邻输出端子的输出被切换并且产生噪声时，掩蔽施密特输入的操作。具体地，将描述在输入到图1中的输入端子13的同时相邻输出端子14的输出被切换的情况。更具体地，将描述在输入到图2中的输入端子231时相邻输出端子241的输出被切换的情况。

图5是示出当从输入端子231输入的施密特输入信号VSIN从0V升高时，当相邻输出端子241的输出控制信号VOUT从低(L)反转到高(H)时，从输出端子232输出的施密特输出信号VSOUT的电位的时间转换的波形的图。

相邻输出端子241的输出控制信号VOUT从“低(L)”反转为“高(H)”(图5中的t51)。当由输入噪声引起的从输入端子231的输入电位暂时超过高电位侧输入阈值VH时，施密特输出信号VSOUT被反转到的电位比来自用户的阈值VH的电位更低(图5中的t52)。

(当相邻引脚输出被切换时输入信号掩蔽控制)

将描述用于控制减小由于相邻输出端子241的输出切换而引起的噪声影响。当相邻输出端子241的输出控制信号VOUT被切换时，图1中的控制单元11通过从保持信号端子234输出保持信号VHOLD持续预定时段，来执行施密特输入信号VSIN的掩蔽控制。

图6是示出施密特输出信号VSOUT和保持信号VHOLD的电位的时间转换的波形的图，当施密特输入信号VSIN从0V上升时，相邻输出端子241的输出控制信号VOUT从“低(L)”被反转为“高(H)”。

相邻输出端子241的输出控制信号VOUT是从立刻将“低(L)”反转为“高(H)”之后直到噪声停止的预定时段(图6中的t61～t62)，图3的施密特输入电路3通过从保持信号端子234输入的保持信号VHOLD来断开开关34。当开关34断开时，反相器31的输出电位不传播到反相器33的输入。此外，反相器32的施密特输出信号VSOUT的电位不处于未定义的电位，因为它被施加到反相器33的输入，施密特输出信号VSOUT在断开开关34之前保持该电位(图6中从t61到t63)。

当通过保持信号VHOLD将开关34切换为短路时，施密特输入电路3返回到正常操作，施密特输出信号VSOUT在原始高电位侧阈值VH中反转，如图6所示(图6中的t63)。

由于保持信号VHOLD掩蔽施密特输入信号VSIN的时段(图6中从t61到t62)取决于微控制器中输出端子的布线电阻、寄生电容、电感、驱动电容和驱动负载，所以必须为每个产品设置适当的时段。例如，在微控制器的典型BGA(球栅阵列)封装中，在输出负载电容约为30pF的情况下，假设掩蔽时段为几十纳秒的量级。

在第一实施例中，

(1)当相邻输出端子14侧的输入-输出电路122的输出被切换时，因为微控制器1将输入端子13侧的输入-输出电路121的输入信号掩蔽预定时段并且保持先前的输出值，所以可以减小当相邻输出端子的输出被切换时的噪声影响。

(2)通过在输入电路121中提供用于在预定时段内切断施密特输入信号VSIN的开关34和用于控制开关34的保持信号端子233，输入噪声被防止在输入电路121的后续级中传播，可以防止输入电路121的阈值的错误确定。

(第二实施例)

在第一实施例中，描述了施密特输入电路基于反相器反馈型施密特输入电路的配置示例。在第二实施例中，将描述基于锁存型施密特输入电路的配置示例。

图7是示出图2中的施密特输入电路211、221的配置的示例的电路图。在第二实施例中，将显示基于锁存型施密特输入电路的施密特输入电路7的配置的示例。在该配置示例中，如图7所示，施密特输入电路7具有反相器701、702、703、704、逻辑电路705、706和RS触发器电路707。

(正常操作)

将描述第二实施例的配置中的施密特输入电路7的正常操作。

在图7中，当将保持信号VHOLD固定为“低(L)”时，逻辑电路705、706的输出分别与反相器702、703的输出相同，并且施密特输入电路7执行正常操作。图4示出了从施密特输入信号VSIN输出的施密特输出信号VSOUT和从输入端子708输入的输出端子709的电压的时间转换波形。这与第一实施例相同。

对于锁存型施密特输入电路7，图7的反相器703的高电位侧的输入阈值VH分别确定反相器701的低电位侧的输入阈值VL。此外，通过保持RS触发器电路707中的输出，导致具有滞后宽度。

图4将描述当从输入端子708输入的施密特输入信号VSIN从电位0V逐渐上升时。

由于施密特输入信号VSIN的第一输入电位为0V，RS触发器电路707的输入S为“低(L)”，输入R为“高(H)”，输出Q变为“高(H)”，从输出端子709输出的施密特输出信号VSOUT变为“低(L)”。此外，当施密特输入信号VSIN的输入电位增加时，反相器701的输出被反转为“低(L)”，输入S和输入R两者都是“高(H)”，因为输出Q的先前值“高(H)”被保持，所以施密特输出信号VSOUT也被保持为“低(L)”。此外，如果施密特输入信号VSIN的输入电位上升超过反相器703的阈值VH，则反相器703的输出从“高(H)”反转为“低(L)”，RS触发器电路707的输入S为“高(H)”，输入R为“低(L)”，输出Q变为“低(L)”，施密特输出信号VSOUT反转为“高(H)”(图4中的t41)。

接下来，将描述施密特输入信号VSIN的电位从电源电压逐渐下降的情况。当施密特输入信号VSIN为电源电压时，RS触发器电路707的输入S为“高(H)”，由于输入R为“低(L)”，RS触发器电路707的输出Q变为“低(L)”，施密特输出信号VSOUT变为“高(H)”。

当施密特输入信号VSIN的电位逐渐降低时，反相器703的输出从“低(L)”反转为“高(H)”，RS触发器电路707的输入S为“高(H)”，输入R为“高(H)”，输出Q为先前值“低(L)”被保持，施密特输出信号VSOUT“高(H)”也被保持。

此外，当施密特输入信号VSIN的电位低于反相器701的阈值VL时，反相器701的输出从“低(L)”反转为“高(H)”，RS触发器电路707的输入S为“低(L)”，输入R变为“高(H)”，输出Q反转为“高(H)”，施密特输出信号VSOUT也反转为“低(L)”(图4中的t42)。

(相邻引脚输出被切换时输入信号掩蔽控制)

将描述用于减小由于相邻输出端子241的输出切换而导致的噪声影响的控制。当相邻输出端子241的输出控制信号VOUT切换时，图1中的控制单元11通过在预定时段内从保持信号端子234输出保持信号VHOLD来执行输入信号的掩蔽控制。掩蔽控制中的波形类似于第一实施例中的图6。

相邻输出端子241的输出控制信号VOUT是从立刻从低(L)反转到高(H)直到噪声停止的预定时段(图6中从t61到t62)，保持信号端子234的保持信号VHOLD为“高(H)”。当保持信号VHOLD变为“高(H)”时，图7的施密特输入电路211中的逻辑电路705、706的输出被固定为“高(H)”，而与反相器701、702的输出无关。

因此，由于RS触发器电路707的输入S和输入R也被固定为“高(H)”，所以RS触发器电路707的输出Q被保持，如图8的RS触发器电路的真值表所示。因此，施密特输出信号VSOUT也是先前值被保持。

在将保持信号VHOLD切换到“低(L)”之后，由于逻辑电路705、706的输出分别与反相器701、702的输出相同，所以施密特输入电路211返回到正常操作。如图6所示，在原始高电位侧阈值VH处，将施密特输出信号VSOUT从“低(L)”反转为“高(H)”(图6中t63)。

在第二实施例中，不仅是第一实施例中的反相器反馈型施密特电路，而且即使在锁存型施密特电路中，施密特输入电路的输出通过将施密特输入信号掩蔽预定时段来保持先前值，也可以减小在相邻输出端子的输出切换时的噪声影响。

(第三实施例)

作为施密特输入电路，在第一实施例中描述了基于反相器反馈型施密特输入电路的配置。类似地，在第二实施例中描述了基于锁存型施密特输入电路的配置。相反，在第三实施例中，将描述基于常规施密特输入电路的配置。

图9是示出图2中的施密特输入电路211、221的配置的示例的电路图。第二实施例示出了基于常规施密特输入电路的施密特输入电路9的配置示例。此配置示例包括构成如图9中所示的第一级反相器90的p沟道MOS晶体管901、902、905以及n沟道MOS晶体管903、904、906。它还具有构成后续级的反相器91的p沟道MOS晶体管911和n沟道MOS晶体管912。它还具有由保持信号VHOLD控制接通/断开的开关907、908。

(正常操作)

将描述第三实施例的配置中的施密特输入电路9的正常操作。

当通过图9中的保持信号VHOLD使开关907、908短路时，作为正常施密特输入电路操作。如图4所示，正常操作时施密特输入信号VSIN和施密特输出信号VSOUT的电压的时间转换波形与第一实施例和第二实施例相同。

图4将描述当从施密特输入信号VSIN的电位0V逐渐上升时。由于施密特输入信号VSIN的第一输入电位为0V，所以p沟道MOS晶体管901、902接通，后续反相器91的n沟道MOS晶体管912也接通，施密特输出信号VSOUT为“低(L)”。

即使施密特输入信号VSIN的输入电压开始逐渐增加，n沟道MOS晶体管904的阈值也被n沟道MOS晶体管906汲取的电流移位到高电位。当施密特输入信号VSIN的输入电位进一步升高时，n沟道MOS晶体管903、904接通，后续反相器91的p沟道MOS晶体管911也接通，施密特输出信号VSOUT被反转为“高(H)”(图4中的t41)。当施密特输出信号VSOUT被反转为“高(H)”时，阈值VH由n沟道MOS晶体管904、906确定。

接下来，将描述施密特输入信号VSIN的输入电位从电源电压下降到0V的情况。由于施密特输入信号VSIN的初始输入电位是电源电压，所以n沟道MOS晶体管903和904接通，后续反相器91的p沟道MOS晶体管911也接通，输出施密特输出信号VSOUT“高(H)”。

即使施密特输入信号VSIN的输入电压开始逐渐降低，p沟道MOS晶体管901的阈值也被p沟道MOS晶体管905汲取的电流移位到较低电位。当施密特输入信号VSIN的输入电位进一步降低时，p沟道MOS晶体管901、902接通，后续反相器91的n沟道MOS晶体管912也接通，施密特输出信号VSOUT被反转为“低(L)”(图4中的t42)。施密特输出信号VSOUT反转为“低(L)”的阈值VL由p沟道MOS晶体管901、905确定。

(相邻引脚输出被切换时的输入信号掩蔽控制)

将描述用于减小由于相邻输出端子241的输出切换而导致的噪声影响的控制。当相邻输出端子241的输出控制信号VOUT被切换时，图1中的控制单元11通过从保持信号端子234输出保持信号VHOLD持续预定时段来执行输入信号的掩蔽控制。掩蔽控制中的波形类似于第一实施例和第二实施例，如图6所示。

通过图6，将描述当施密特输入信号VSIN的输入电位等于或小于阈值VH时相邻输出端子241的输出控制信号VOUT从“低(L)”反转为“高(H)”。图9中的开关907和908由保持信号VHOLD断开持续从立刻输出控制信号VOUT被反转之后直到噪声停止的预定时段(图6中从t61到t62)。就在开关907、908断开之前，p沟道MOS晶体管905和n沟道MOS晶体管906的栅极电位变为电源电压，因为p沟道MOS晶体管901、902为“接通”。即使当开关907、908断开时，通过p沟道MOS晶体管902、905和n沟道MOS晶体管903、906的寄生电容、p沟道MOS晶体管905和n沟道MOS晶体管906的栅极电位也保持在电源电压。因此，后续反相器91的输出也保持为“低(L)”。

在直到噪声减小的预定时间之后，在通过保持信号VHOLD将开关907、908切换到短路之后，施密特输入电路9返回到正常操作，原始高电位侧阈值VH中的施密特输出信号VSOUT被反转，如图6所示。

在第三实施例中，因为不仅第一实施例中的反相器反馈型施密特电路和第二实施例中的锁存型施密特电路，而且常规型施密特电路将施密特输入信号掩蔽预定时段并保持施密特电路的输出的先前值，所以可以减小相邻端子输出切换时的噪声影响。

此外，本发明并不限定于上述实施例，在不脱离其主旨的范围内能够进行各种变形。

Claims (10)

1.一种半导体器件，包括：

第一输入端子，用于输入第一信号，

第一输出端子，用于输出第二信号，

输入-输出单元，被连接到所述第一输入端子和所述第二端子，以用于处理所述第一信号和所述第二信号，以及

控制单元，用于基于所述第二信号向所述输入-输出单元发送用以控制的第三信号。

2.根据权利要求1所述的半导体器件，

其中所述输入-输出单元具有输入-输出电路，所述输入-输出电路用于输入所述第一信号并且用于基于所述第三信号控制所述第一信号。

3.根据权利要求2所述的半导体器件，

其中当检测到所述第二信号被切换时，所述控制单元将所述第三信号传输到所述输入-输出电路。

4.根据权利要求3所述的半导体器件，

其中所述输入-输出电路为反相器反馈型施密特输入电路，包括第一反相器、第二反相器、第三反相器以及在所述第一反相器和所述第二反相器之间的第一开关，

其中在接收所述第三信号时所述第一开关被接通。

5.根据权利要求3所述的半导体器件，

其中所述输入-输出电路为锁存型施密特输入电路，具有多个反相器、第一逻辑电路、第二逻辑电路和RS触发器电路，

其中所述第一逻辑电路被连接到所述RS触发器电路的输入S，并且所述第二逻辑电路被连接到所述RS触发器电路的输入R，

其中在接收所述第三信号时，所述输入S和所述输入R被固定为高电平，并且所述RS触发器电路的所述输出Q保持先前值。

6.根据权利要求3所述的半导体器件，

其中所述输入-输出电路为常规型施密特输入电路，具有第四反相器和第五反相器，所述第四反相器包括第二开关和第三开关，

其中在接收所述第三信号时，所述第二开关和所述第三开关被接通。

7.根据权利要求3所述的半导体器件，

其中从外部设置在其期间所述第三信号被输出的时段。

8.一种用于半导体器件的输入信号控制方法，

所述半导体器件，包括：

第一输入端子，用于输入第一信号，

第一输出端子，用于输出第二信号，

输入-输出单元，被连接到所述第一输入端子和所述第二端子，以用于处理所述第一信号和所述第二信号，以及

控制单元，用于基于所述第二信号向所述输入-输出单元发送用以控制的第三信号，

其中当检测到所述第二信号被切换时，所述控制单元将所述第三信号传输到所述输入-输出电路。

9.根据权利要求8所述的输入信号控制方法，

其中所述输入-输出单元包括输入-输出电路，所述输入-输出电路用于输入所述第一信号并且用于基于所述第三信号控制所述第一信号，

其中当检测到所述第二信号被切换时，所述控制单元将所述第三信号传输到所述输入-输出电路。

10.根据权利要求9所述的输入信号控制方法，

其中所述输入-输出电路为锁存型施密特输入电路或常规型施密特输入电路或常规型施密特输入电路。