JP2001085986A - バッファ回路 - Google Patents
バッファ回路Info
- Publication number
- JP2001085986A JP2001085986A JP25948799A JP25948799A JP2001085986A JP 2001085986 A JP2001085986 A JP 2001085986A JP 25948799 A JP25948799 A JP 25948799A JP 25948799 A JP25948799 A JP 25948799A JP 2001085986 A JP2001085986 A JP 2001085986A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- circuit
- comparison
- load
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】負荷状態に応じてバッファの駆動能力を自動的
に切り替えて、負荷に対応した駆動能力を有するバッフ
ァ回路を得る。 【解決手段】 基本バッファ３、追加バッファ４並びに
前記基本バッファおよび追加バッファの少なくとも一つ
を選択して実負荷駆動回路に挿入する選択回路５と、前
記選択回路の選択切換を制御する制御回路６からなり、
入力信号を緩衝増幅して実負荷を駆動するバッファ回路
において、前記制御回路は比較用バッファと、前記実負
荷の入力と前記比較用バッファの出力を比較する比較回
路を備え、該比較回路出力に基づいて前記選択回路の選
択切換を制御する。
に切り替えて、負荷に対応した駆動能力を有するバッフ
ァ回路を得る。 【解決手段】 基本バッファ３、追加バッファ４並びに
前記基本バッファおよび追加バッファの少なくとも一つ
を選択して実負荷駆動回路に挿入する選択回路５と、前
記選択回路の選択切換を制御する制御回路６からなり、
入力信号を緩衝増幅して実負荷を駆動するバッファ回路
において、前記制御回路は比較用バッファと、前記実負
荷の入力と前記比較用バッファの出力を比較する比較回
路を備え、該比較回路出力に基づいて前記選択回路の選
択切換を制御する。
Description
【０００１】
【発明の属する技術分野】本発明はバッファ回路にかか
り、特に負荷状態に応じてバッファの駆動能力を自動的
に切り替えるバッファ回路に関する。
り、特に負荷状態に応じてバッファの駆動能力を自動的
に切り替えるバッファ回路に関する。
【０００２】
【従来の技術】マイクロコンピュータ等を利用した制御
装置において、該制御装置の出力と負荷（実負荷）の間
に前記制御装置の出力を緩衝増幅して実負荷に供給する
ためのバッファ回路が挿入される。該バッファ回路の駆
動能力は前記実負荷の大きさおよび動作速度に応じて決
定する。実負荷が大きい場合および高速動作が要求され
る場合には高い駆動能力が必要であるが、実負荷が小さ
い場合および高速動作が要求されない場合には低い駆動
能力で十分である。バッファ回路の駆動能力を高めるた
めには、使用するバッファ単体の容量を大きくするか、
複数の単位バッファを同時に使用することが必要であ
る。
装置において、該制御装置の出力と負荷（実負荷）の間
に前記制御装置の出力を緩衝増幅して実負荷に供給する
ためのバッファ回路が挿入される。該バッファ回路の駆
動能力は前記実負荷の大きさおよび動作速度に応じて決
定する。実負荷が大きい場合および高速動作が要求され
る場合には高い駆動能力が必要であるが、実負荷が小さ
い場合および高速動作が要求されない場合には低い駆動
能力で十分である。バッファ回路の駆動能力を高めるた
めには、使用するバッファ単体の容量を大きくするか、
複数の単位バッファを同時に使用することが必要であ
る。
【０００３】一般に、前記制御装置はその応用分野に対
応して使用するバッファ回路の駆動能力を切り替えるこ
とにより、その汎用性を高めている。バッファ回路の駆
動能力の切換には、出力端子に対して複数の単位バッフ
ァを内蔵しておき、用途に応じてこれらの単位バッファ
を選択して使用する。使用する単位バッファの選択は一
般的には製造工程中に行う接続配線の配置により決定で
きる。また、特開平６−３１１０１６号公報には、製造
完了後にバッファ回路を選択することが示されている。
応して使用するバッファ回路の駆動能力を切り替えるこ
とにより、その汎用性を高めている。バッファ回路の駆
動能力の切換には、出力端子に対して複数の単位バッフ
ァを内蔵しておき、用途に応じてこれらの単位バッファ
を選択して使用する。使用する単位バッファの選択は一
般的には製造工程中に行う接続配線の配置により決定で
きる。また、特開平６−３１１０１６号公報には、製造
完了後にバッファ回路を選択することが示されている。
【０００４】
【発明が解決しようとする課題】使用する単位バッファ
の選択を製造工程中に行う接続配線の配置で行う方式で
は、製品の完成後には駆動能力を変更することはできな
い。また、前記特開平６−３１１０１６号公報に示す技
術は、製品完成後もバッファ回路の駆動能力を変更する
ことができる。しかし、この技術は実際に接続した負荷
に応じてバッファ回路の駆動能力を変更する技術ではな
い。したがって、この技術ではバッファ回路の選択は経
験的に行うか、または実際に動作試験を行うことにより
最適なバッファ回路を選択することが必要であった。
の選択を製造工程中に行う接続配線の配置で行う方式で
は、製品の完成後には駆動能力を変更することはできな
い。また、前記特開平６−３１１０１６号公報に示す技
術は、製品完成後もバッファ回路の駆動能力を変更する
ことができる。しかし、この技術は実際に接続した負荷
に応じてバッファ回路の駆動能力を変更する技術ではな
い。したがって、この技術ではバッファ回路の選択は経
験的に行うか、または実際に動作試験を行うことにより
最適なバッファ回路を選択することが必要であった。
【０００５】本発明は、前記問題点に鑑みてなされたも
ので、実負荷に対応した駆動能力を有するバッファ回路
を自動的に選択できるバッファ回路を提供する。
ので、実負荷に対応した駆動能力を有するバッファ回路
を自動的に選択できるバッファ回路を提供する。
【０００６】
【課題を解決するための手段】本発明は、上記の課題を
解決するために次のような手段を採用した。
解決するために次のような手段を採用した。
【０００７】基本バッファ、追加バッファ並びに前記基
本バッファおよび追加バッファの少なくとも一つを選択
して実負荷駆動回路に挿入する選択回路と、前記選択回
路の選択切換を制御する制御回路からなり、入力信号を
緩衝増幅して実負荷を駆動するバッファ回路において、
前記制御回路は比較用バッファと、前記実負荷の入力と
前記比較用バッファの出力を比較する比較回路を備え、
該比較回路出力に基づいて前記選択回路の選択切換を制
御することを特徴とする。
本バッファおよび追加バッファの少なくとも一つを選択
して実負荷駆動回路に挿入する選択回路と、前記選択回
路の選択切換を制御する制御回路からなり、入力信号を
緩衝増幅して実負荷を駆動するバッファ回路において、
前記制御回路は比較用バッファと、前記実負荷の入力と
前記比較用バッファの出力を比較する比較回路を備え、
該比較回路出力に基づいて前記選択回路の選択切換を制
御することを特徴とする。
【０００８】また、基本バッファ、追加バッファ並びに
前記基本バッファおよび追加バッファの少なくとも一つ
を選択して実負荷駆動回路に挿入する選択回路と、前記
選択回路の選択切換を制御する制御回路からなり、入力
信号を緩衝増幅して実負荷を駆動するバッファ回路にお
いて、前記制御回路は比較用バッファと該比較用バッフ
ァで駆動する比較用負荷と、前記比較用負荷の入力と前
記実負荷の入力を比較する比較回路を備え、該比較回路
出力に基づいて前記選択回路の選択切換を制御すること
を特徴とする。また、前記比較用負荷は前記制御回路に
内蔵したことを特徴とする。また、前記比較用負荷は選
択回路を介して前記比較用バッファに接続する複数の負
荷からなることを特徴とする。
前記基本バッファおよび追加バッファの少なくとも一つ
を選択して実負荷駆動回路に挿入する選択回路と、前記
選択回路の選択切換を制御する制御回路からなり、入力
信号を緩衝増幅して実負荷を駆動するバッファ回路にお
いて、前記制御回路は比較用バッファと該比較用バッフ
ァで駆動する比較用負荷と、前記比較用負荷の入力と前
記実負荷の入力を比較する比較回路を備え、該比較回路
出力に基づいて前記選択回路の選択切換を制御すること
を特徴とする。また、前記比較用負荷は前記制御回路に
内蔵したことを特徴とする。また、前記比較用負荷は選
択回路を介して前記比較用バッファに接続する複数の負
荷からなることを特徴とする。
【０００９】
【発明の実施の形態】以下に本発明の実施形態を図を用
いて説明する。図１は本発明の第１の実施形態にかかる
バッファ回路を示す図である。図において、１は制御装
置の出力端に設けたバッファ部、２はバッファ部１の入
力端子、３は基本バッファである。基本バッファ３は初
期状態で外部の実負荷に接続され、駆動信号を前記実負
荷に供給する。４は複数の単位バッファで構成した追加
バッファである。追加バッファ４は、前記実負荷の容量
に応じて所望の単位バッファを前記基本バッファに並列
接続してバッファ回路の駆動能力を追加する。５は選択
回路であり、基本バッファあるいは追加バッファのうち
から最適なバッファを選択して外部出力端子７に出力す
る。６は選択回路５の選択切換を制御する制御回路であ
る。制御回路６は比較用バッファを備え、バッファ部１
の出力と前記比較用バッファ出力とを比較し、比較結果
にしたがって選択回路５を制御する。７は制御装置の外
部出力端子、８は前記バッファ回路により駆動する実負
荷である。
いて説明する。図１は本発明の第１の実施形態にかかる
バッファ回路を示す図である。図において、１は制御装
置の出力端に設けたバッファ部、２はバッファ部１の入
力端子、３は基本バッファである。基本バッファ３は初
期状態で外部の実負荷に接続され、駆動信号を前記実負
荷に供給する。４は複数の単位バッファで構成した追加
バッファである。追加バッファ４は、前記実負荷の容量
に応じて所望の単位バッファを前記基本バッファに並列
接続してバッファ回路の駆動能力を追加する。５は選択
回路であり、基本バッファあるいは追加バッファのうち
から最適なバッファを選択して外部出力端子７に出力す
る。６は選択回路５の選択切換を制御する制御回路であ
る。制御回路６は比較用バッファを備え、バッファ部１
の出力と前記比較用バッファ出力とを比較し、比較結果
にしたがって選択回路５を制御する。７は制御装置の外
部出力端子、８は前記バッファ回路により駆動する実負
荷である。
【００１０】なお、図では選択回路５はスイッチにより
構成するが、これに限ることはない。例えば、前記基本
バッファ３および追加バッファ４をトライステートバッ
ファで構成すると同時に、これらのバッファ出力を直接
外部出力端子７に接続し、トライステートバッファの状
態を制御回路６で制御することにより、実質的に所望の
バッファを選択することができる。前述のように、初期
状態では選択回路５により基本バッファ３のみが選択さ
れている。したがって、入力端子２から入力した入力信
号は基本バッファ３を通して実負荷８に供給される。制
御回路６はバッファ回路１の出力と内蔵する比較用バッ
ファの出力とを比較し、比較結果にしたがって選択回路
５のスイッチのオンオフを制御して最適なバッファを選
択する。
構成するが、これに限ることはない。例えば、前記基本
バッファ３および追加バッファ４をトライステートバッ
ファで構成すると同時に、これらのバッファ出力を直接
外部出力端子７に接続し、トライステートバッファの状
態を制御回路６で制御することにより、実質的に所望の
バッファを選択することができる。前述のように、初期
状態では選択回路５により基本バッファ３のみが選択さ
れている。したがって、入力端子２から入力した入力信
号は基本バッファ３を通して実負荷８に供給される。制
御回路６はバッファ回路１の出力と内蔵する比較用バッ
ファの出力とを比較し、比較結果にしたがって選択回路
５のスイッチのオンオフを制御して最適なバッファを選
択する。
【００１１】バッファの高速動作が要求される用途には
基本バッファ３として駆動能力の大きいバッファを採用
し、高速動作が要求されずかつ低消費電力の要求される
用途には駆動能力の小さいバッファを採用すると選択回
路５による選択動作の設定が容易になる。
基本バッファ３として駆動能力の大きいバッファを採用
し、高速動作が要求されずかつ低消費電力の要求される
用途には駆動能力の小さいバッファを採用すると選択回
路５による選択動作の設定が容易になる。
【００１２】追加バッファの選択は、追加用のバッファ
として種々の容量の単位バッファを用意しておき、その
中から最適な容量のバッファの一つを選択する方法、追
加用のバッファとして同容量の単位バッファを複数個用
意しておき、その中から要求される駆動容量に応じて最
適数のバッファを選択する方法、あるいはこれらの方法
を組み合わせる方法等により実施できる。なお、初期状
態では選択回路５により基本バッファ３のみが選択され
ているが、その後においては基本バッファの使用を継続
する必要はなく、追加バッファとして採用されるバッフ
ァの一つとして利用することができる。
として種々の容量の単位バッファを用意しておき、その
中から最適な容量のバッファの一つを選択する方法、追
加用のバッファとして同容量の単位バッファを複数個用
意しておき、その中から要求される駆動容量に応じて最
適数のバッファを選択する方法、あるいはこれらの方法
を組み合わせる方法等により実施できる。なお、初期状
態では選択回路５により基本バッファ３のみが選択され
ているが、その後においては基本バッファの使用を継続
する必要はなく、追加バッファとして採用されるバッフ
ァの一つとして利用することができる。
【００１３】図２は第２の実施形態にかかるバッファ回
路を示す図である。図において、９は比較回路、１０は
比較用バッファ、１１は比較用バッファに接続した比較
用負荷である。比較用負荷１１はバッファ回路１の出力
信号の遅延を判定する基準となる基準遅延を発生する。
なお、図において図１に示される部分と同一部分につい
ては同一符号を付してその説明を省略する。
路を示す図である。図において、９は比較回路、１０は
比較用バッファ、１１は比較用バッファに接続した比較
用負荷である。比較用負荷１１はバッファ回路１の出力
信号の遅延を判定する基準となる基準遅延を発生する。
なお、図において図１に示される部分と同一部分につい
ては同一符号を付してその説明を省略する。
【００１４】比較回路９は負荷比較用バッファ１０の出
力信号とバッファ部１の出力信号とを比較し、比較結果
にしたがって前記選択回路５を制御する。すなわち、バ
ッファ部１の出力信号の遅延が比較用バッファの１０の
遅延よりも小さいとき、比較回路は選択したバッファの
駆動容量の総和がより小さくなるように選択回路５を制
御する。また、バッファ部１の出力信号の遅延が比較用
バッファの１０の遅延よりも大きいとき、比較回路は選
択したバッファの駆動容量の総和がより大きくなるよう
に選択回路５を制御する。本実施形態においては、比較
用負荷１１を制御回路内に内蔵して形成するので装置全
体を簡易に構成できる。
力信号とバッファ部１の出力信号とを比較し、比較結果
にしたがって前記選択回路５を制御する。すなわち、バ
ッファ部１の出力信号の遅延が比較用バッファの１０の
遅延よりも小さいとき、比較回路は選択したバッファの
駆動容量の総和がより小さくなるように選択回路５を制
御する。また、バッファ部１の出力信号の遅延が比較用
バッファの１０の遅延よりも大きいとき、比較回路は選
択したバッファの駆動容量の総和がより大きくなるよう
に選択回路５を制御する。本実施形態においては、比較
用負荷１１を制御回路内に内蔵して形成するので装置全
体を簡易に構成できる。
【００１５】図３は第３の実施形態にかかるバッファ回
路を示す図である。図において、１２は比較用バッファ
の出力端子、１３は比較用負荷であり、比較用負荷１３
はバッファ回路および制御回路を内蔵する制御装置に前
記出力端子１２を介して外付けされる。なお、図におい
て図１に示される部分と同一部分については同一符号を
付してその説明を省略する。
路を示す図である。図において、１２は比較用バッファ
の出力端子、１３は比較用負荷であり、比較用負荷１３
はバッファ回路および制御回路を内蔵する制御装置に前
記出力端子１２を介して外付けされる。なお、図におい
て図１に示される部分と同一部分については同一符号を
付してその説明を省略する。
【００１６】本実施形態においては、比較用負荷１３を
外付けしているため、比較用負荷の負荷容量は任意に調
整することができる。例えば、比較用負荷１３の容量を
大きく設定すると比較回路９は駆動容量の小さいバッフ
ァを選択するように選択回路を制御し、比較用負荷１３
の容量を小さく設定すると比較回路９は駆動容量の大き
なバッファを選択するように選択回路を制御する。
外付けしているため、比較用負荷の負荷容量は任意に調
整することができる。例えば、比較用負荷１３の容量を
大きく設定すると比較回路９は駆動容量の小さいバッフ
ァを選択するように選択回路を制御し、比較用負荷１３
の容量を小さく設定すると比較回路９は駆動容量の大き
なバッファを選択するように選択回路を制御する。
【００１７】図４は第４の実施形態にかかるバッファ回
路を示す図である。図において、１３ａは複数の比較用
単位負荷からなる比較用負荷である。１４は前記複数の
比較用単位負荷を選択して比較用バッファに接続する比
較用選択回路、１５は比較用選択回路１４を制御する比
較用制御回路である。なお、図において図１に示される
部分と同一部分については同一符号を付してその説明を
省略する。
路を示す図である。図において、１３ａは複数の比較用
単位負荷からなる比較用負荷である。１４は前記複数の
比較用単位負荷を選択して比較用バッファに接続する比
較用選択回路、１５は比較用選択回路１４を制御する比
較用制御回路である。なお、図において図１に示される
部分と同一部分については同一符号を付してその説明を
省略する。
【００１８】本実施形態においては、例えば比較用負荷
１３ａとして負荷容量の異なる複数の負荷を用い、これ
ら複数の比較用負荷を選択回路で選択すると比較用負荷
の負荷容量をより多段階に調整することができ、最適な
駆動容量のバッファを選択することができる。この場
合、バッファ回路１の出力信号の遅延と、比較用バッフ
ァ１０の出力信号の遅延の差が最小となるときの比較用
選択回路１４のスイッチに開閉状態に対応して重み付け
した値から算出される値により選択回路５を制御するこ
とにより、より最適な駆動容量のバッファを選択するこ
とができる。また、前記比較用負荷１３ａ、比較用選択
回路１４および比較用制御回路１５を比較用制御回路６
内に形成すると装置全体を簡易に構成できる。
１３ａとして負荷容量の異なる複数の負荷を用い、これ
ら複数の比較用負荷を選択回路で選択すると比較用負荷
の負荷容量をより多段階に調整することができ、最適な
駆動容量のバッファを選択することができる。この場
合、バッファ回路１の出力信号の遅延と、比較用バッフ
ァ１０の出力信号の遅延の差が最小となるときの比較用
選択回路１４のスイッチに開閉状態に対応して重み付け
した値から算出される値により選択回路５を制御するこ
とにより、より最適な駆動容量のバッファを選択するこ
とができる。また、前記比較用負荷１３ａ、比較用選択
回路１４および比較用制御回路１５を比較用制御回路６
内に形成すると装置全体を簡易に構成できる。
【００１９】図５は本発明のバッファ回路の使用形態を
説明する図であり、各バッファ部はそれぞれ制御回路を
備えている。図において１ａ、１ｂ・・・１ｎはバッフ
ァ部、２ａ、２ｂ・・・２ｎは各バッファ部の入力端
子、６ａ、６ｂ・・・６ｎは各バッファ部に対応して配
置した制御回路、７ａ、７ｂ・・・７ｎは各バッファ部
の外部出力端子、８ａ、８ｂ・・・８ｎは各バッファ部
の実負荷である。本実施形態においては、バッファ部毎
に制御回路を内蔵しているので、各バッファ部は駆動す
る実負荷にそれぞれ対応した駆動能力を有するバッファ
を選択できる。
説明する図であり、各バッファ部はそれぞれ制御回路を
備えている。図において１ａ、１ｂ・・・１ｎはバッフ
ァ部、２ａ、２ｂ・・・２ｎは各バッファ部の入力端
子、６ａ、６ｂ・・・６ｎは各バッファ部に対応して配
置した制御回路、７ａ、７ｂ・・・７ｎは各バッファ部
の外部出力端子、８ａ、８ｂ・・・８ｎは各バッファ部
の実負荷である。本実施形態においては、バッファ部毎
に制御回路を内蔵しているので、各バッファ部は駆動す
る実負荷にそれぞれ対応した駆動能力を有するバッファ
を選択できる。
【００２０】図６は本発明のバッファ回路の他の使用形
態を説明する図であり、各バッファ部は共通に１つの制
御回路を備えている。図において１ａ、１ｂ・・・１ｎ
はバッファ部、２ａ、２ｂ・・・２ｎは各バッファ部の
入力端子、６ａ’は共通に設けた１つの制御回路、７
ａ、７ｂ・・・７ｎは各バッファ部の外部出力端子、８
ａ、８ｂ・・・８ｎは各バッファ部の実負荷である。
態を説明する図であり、各バッファ部は共通に１つの制
御回路を備えている。図において１ａ、１ｂ・・・１ｎ
はバッファ部、２ａ、２ｂ・・・２ｎは各バッファ部の
入力端子、６ａ’は共通に設けた１つの制御回路、７
ａ、７ｂ・・・７ｎは各バッファ部の外部出力端子、８
ａ、８ｂ・・・８ｎは各バッファ部の実負荷である。
【００２１】アドレスバスあるいはデータバスの信号回
路等、バッファの実際の応用分野においては負荷が共通
でありバッファの駆動能力の選択は共通に実施できる場
合が多い。このような場合は図６に示すように各バッフ
ァ部１ａ、１ｂ・・・１ｎに対して共通に１つの制御回
路６ａ’を設けることにより回路規模を小さくすること
ができる。共通化を行うグループは同様な特性を持つ負
荷毎に行うとよいが、精度の最適化が必要でない場合に
は全体を共通化してもよい。
路等、バッファの実際の応用分野においては負荷が共通
でありバッファの駆動能力の選択は共通に実施できる場
合が多い。このような場合は図６に示すように各バッフ
ァ部１ａ、１ｂ・・・１ｎに対して共通に１つの制御回
路６ａ’を設けることにより回路規模を小さくすること
ができる。共通化を行うグループは同様な特性を持つ負
荷毎に行うとよいが、精度の最適化が必要でない場合に
は全体を共通化してもよい。
【００２２】図７は本発明の選択回路の設定方法を説明
する図である。まず、ステップ１において、制御回路６
を有効にする。次にステップ２において、バッファ部１
の入力端子２に入力信号を供給し、出力端子７から出力
信号を得る。次にステップ３において、バッファ部１の
入力端子２に反転入力信号を供給し、出力端子７から反
転出力信号を得る。次にステップ４において、前記出力
信号あるいは反転出力信号の遅延と比較用バッファ出力
の遅延をもとに選択回路５のスイッチを設定する。次に
ステップ５において、制御回路を無効にする。
する図である。まず、ステップ１において、制御回路６
を有効にする。次にステップ２において、バッファ部１
の入力端子２に入力信号を供給し、出力端子７から出力
信号を得る。次にステップ３において、バッファ部１の
入力端子２に反転入力信号を供給し、出力端子７から反
転出力信号を得る。次にステップ４において、前記出力
信号あるいは反転出力信号の遅延と比較用バッファ出力
の遅延をもとに選択回路５のスイッチを設定する。次に
ステップ５において、制御回路を無効にする。
【００２３】図８は本発明のバッファ回路の選択回路の
他の設定方法を説明する図である。まず、ステップ１１
において、バッファ部１の入力端子２に入力信号を供給
し、出力端子７から出力信号を得る。次にステップ１２
において、制御回路６を有効にする。次にステップ１３
において、バッファ部１の入力端子２に反転入力信号を
供給し、出力端子７から反転出力信号を得る。次にステ
ップ１４において、前記反転出力信号の遅延と比較用バ
ッファ出力の遅延をもとに選択回路５のスイッチを設定
する。次にステップ１５において、制御回路を無効にす
る。
他の設定方法を説明する図である。まず、ステップ１１
において、バッファ部１の入力端子２に入力信号を供給
し、出力端子７から出力信号を得る。次にステップ１２
において、制御回路６を有効にする。次にステップ１３
において、バッファ部１の入力端子２に反転入力信号を
供給し、出力端子７から反転出力信号を得る。次にステ
ップ１４において、前記反転出力信号の遅延と比較用バ
ッファ出力の遅延をもとに選択回路５のスイッチを設定
する。次にステップ１５において、制御回路を無効にす
る。
【００２４】図８に示す方法によれば、反転出力信号が
得られる直前のステップ（ステップ１２）で制御回路を
有効にしているので、得られるデータは反転出力信号の
みとなり、図７に示す方法に比して選択回路を設定する
ための制御装置の構成を簡易化することができる。
得られる直前のステップ（ステップ１２）で制御回路を
有効にしているので、得られるデータは反転出力信号の
みとなり、図７に示す方法に比して選択回路を設定する
ための制御装置の構成を簡易化することができる。
【００２５】以上の説明では比較用の遅延量を生成する
のに比較用バッファと比較用負荷を用いたが、これに限
定されることはなく他の遅延量を生成する手段、例えば
予め設定したクロックを利用してもよい。
のに比較用バッファと比較用負荷を用いたが、これに限
定されることはなく他の遅延量を生成する手段、例えば
予め設定したクロックを利用してもよい。
【００２６】以上説明したように、用途に応じてバッフ
ァの駆動容量を自動的かつ最適に設定することができる
ので、製品の汎用性を高めることができる。また低消費
電力化、低ノイズ化を図ることができる。
ァの駆動容量を自動的かつ最適に設定することができる
ので、製品の汎用性を高めることができる。また低消費
電力化、低ノイズ化を図ることができる。
【００２７】
【発明の効果】以上説明したように本発明によれば、実
際の負荷に対応した駆動能力を有するバッファを自動的
に選択することができる。
際の負荷に対応した駆動能力を有するバッファを自動的
に選択することができる。
【図１】本発明の第１の実施形態にかかるバッファ回路
を示す図である。
を示す図である。
【図２】本発明の第２の実施形態にかかるバッファ回路
を示す図である。
を示す図である。
【図３】本発明の第３の実施形態にかかるバッファ回路
を示す図である。
を示す図である。
【図４】本発明の第４の実施形態にかかるバッファ回路
を示す図である。
を示す図である。
【図５】本発明のバッファ回路の使用形態を説明する図
である。
である。
【図６】本発明のバッファ回路の他の使用形態を説明す
る図である。
る図である。
【図７】本発明のバッファ回路の選択退路の設定方法を
説明する図である。
説明する図である。
【図８】本発明のバッファ回路の選択退路の他の設定方
法を説明する図である。
法を説明する図である。
１ バッファ部 ２，２ａ，２ｂ・・・２ｎ 入力端子 ３ 基本バッファ ４ 追加バッファ ５ 選択回路 ６，６ａ，６ａ’，６ｂ・・・６ｎ 制御回路 ７，７ａ，７ｂ・・・７ｎ 外部出力端子 ８，８ａ，８ｂ・・・８ｎ 実負荷 ９ 比較回路 １０ 比較用バッファ １１，１３，１３ａ 比較用負荷 １４ 比較用負荷選択回路 １５ 比較用負荷制御回路
Claims (4)
- 【請求項１】 基本バッファ、追加バッファ並びに前記
基本バッファおよび追加バッファの少なくとも一つを選
択して実負荷駆動回路に挿入する選択回路と、 前記選択回路の選択切換を制御する制御回路からなり、
入力信号を緩衝増幅して実負荷を駆動するバッファ回路
において、 前記制御回路は比較用バッファと、前記実負荷の入力と
前記比較用バッファの出力を比較する比較回路を備え、
該比較回路出力に基づいて前記選択回路の選択切換を制
御することを特徴とするバッファ回路。 - 【請求項２】 基本バッファ、追加バッファ並びに前記
基本バッファおよび追加バッファの少なくとも一つを選
択して実負荷駆動回路に挿入する選択回路と、 前記選択回路の選択切換を制御する制御回路からなり、
入力信号を緩衝増幅して実負荷を駆動するバッファ回路
において、 前記制御回路は比較用バッファと該比較用バッファで駆
動する比較用負荷と、前記比較用負荷の入力と前記実負
荷の入力を比較する比較回路を備え、該比較回路出力に
基づいて前記選択回路の選択切換を制御することを特徴
とするバッファ回路。 - 【請求項３】 請求項２の記載において、前記比較用
負荷は前記制御回路に内蔵したことを特徴とするバッフ
ァ回路。 - 【請求項４】請求項２ないし３の記載において、前記比
較用負荷は選択回路を介して前記比較用バッファに接続
する複数の負荷からなることを特徴とするバッファ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25948799A JP2001085986A (ja) | 1999-09-13 | 1999-09-13 | バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25948799A JP2001085986A (ja) | 1999-09-13 | 1999-09-13 | バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001085986A true JP2001085986A (ja) | 2001-03-30 |
Family
ID=17334779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25948799A Pending JP2001085986A (ja) | 1999-09-13 | 1999-09-13 | バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001085986A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008228332A (ja) * | 2008-04-14 | 2008-09-25 | Elpida Memory Inc | 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法 |
| US7808270B2 (en) | 2005-01-19 | 2010-10-05 | Elpida Memory, Inc. | Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit |
| JP2010288185A (ja) * | 2009-06-15 | 2010-12-24 | Toppan Printing Co Ltd | チャージポンプ回路 |
| WO2014042183A1 (ja) * | 2012-09-14 | 2014-03-20 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
-
1999
- 1999-09-13 JP JP25948799A patent/JP2001085986A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7808270B2 (en) | 2005-01-19 | 2010-10-05 | Elpida Memory, Inc. | Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit |
| US8198911B2 (en) | 2005-01-19 | 2012-06-12 | Elpida Memory, Inc. | Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit |
| US9047986B2 (en) | 2005-01-19 | 2015-06-02 | Ps4 Luxco S.A.R.L. | Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit |
| JP2008228332A (ja) * | 2008-04-14 | 2008-09-25 | Elpida Memory Inc | 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法 |
| JP4618602B2 (ja) * | 2008-04-14 | 2011-01-26 | エルピーダメモリ株式会社 | 半導体装置 |
| JP2010288185A (ja) * | 2009-06-15 | 2010-12-24 | Toppan Printing Co Ltd | チャージポンプ回路 |
| WO2014042183A1 (ja) * | 2012-09-14 | 2014-03-20 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
| US9484075B2 (en) | 2012-09-14 | 2016-11-01 | Ps4 Luxco S.A.R.L. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7692981B2 (en) | Data transfer apparatus in semiconductor memory device and method of controlling the same | |
| US20050108588A1 (en) | System and method for starting up plural electronic devices in an orderly manner | |
| US8054028B2 (en) | Servo motor control system | |
| US5712586A (en) | Semiconductor integrated system comprising an output voltage level-selecting circuit | |
| US6986072B2 (en) | Register capable of corresponding to wide frequency band and signal generating method using the same | |
| JPH0322072A (ja) | 外部制御多重／非多重アドレス・バスとデータ出力バスを有するデータ処理装置 | |
| JP2004517382A (ja) | アーキテクチャに論理オプションを組み合わせる方法及び装置 | |
| JP2001085986A (ja) | バッファ回路 | |
| JP3648070B2 (ja) | 集積回路メモリ装置の動作制御回路及び動作制御方法 | |
| JPH01220522A (ja) | マスタスライス型半導体集積回路 | |
| JPH0689938A (ja) | クロック供給回路及びクロックスキュー調整方法 | |
| US6212615B1 (en) | Semiconductor circuit having burst counter circuit which is reduced the circuits passing from the clock input terminal to output terminal | |
| KR100400313B1 (ko) | 반도체 메모리 장치의 데이터 입출력 회로 | |
| JP4177504B2 (ja) | 半導体集積回路 | |
| US7298174B2 (en) | Circuit and method for generating an output signal | |
| JP2007317345A (ja) | 半導体集積回路装置 | |
| JP2885186B2 (ja) | 位相調整回路 | |
| US7567110B2 (en) | Clock distribution circuit | |
| JPH04252512A (ja) | 出力端子電圧プリセット回路 | |
| JPH09331242A (ja) | 異相信号間の相対スキュー制御方法 | |
| US6859412B1 (en) | Circuit for controlling driver strengths of data and data strobe in semiconductor device | |
| KR100636329B1 (ko) | 통합 네트워크 인터페이스 장치 및 그 운용 방법 | |
| JP4910399B2 (ja) | 半導体集積回路装置，集積回路用電源入力方法，および電源入力プログラム | |
| JP3189808B2 (ja) | 半導体集積回路 | |
| JPH07306808A (ja) | メモリ読出書込装置 |