JP5584401B2 - 半導体装置及びこれを備えるデータ処理システム - Google Patents
半導体装置及びこれを備えるデータ処理システム Download PDFInfo
- Publication number
- JP5584401B2 JP5584401B2 JP2008214738A JP2008214738A JP5584401B2 JP 5584401 B2 JP5584401 B2 JP 5584401B2 JP 2008214738 A JP2008214738 A JP 2008214738A JP 2008214738 A JP2008214738 A JP 2008214738A JP 5584401 B2 JP5584401 B2 JP 5584401B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- slew rate
- circuit
- adjustment signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
20 コントローラ
21 測定回路
22 制御回路
100 出力バッファ
200 キャリブレーション回路
300 出力制御回路
400 スルーレート制御回路
500 スルーレート設定回路
600 インピーダンス制御回路
Claims (13)
- インピーダンス調整信号に基づいてインピーダンスを調整可能であり、データ出力端子に対して並列接続された複数の出力トランジスタを有する出力バッファと、少なくとも前記インピーダンス調整信号に基づいて前記出力バッファのスルーレートを調整するスルーレート制御回路と、前記インピーダンス調整信号及び出力すべきデータの論理値を示すデータ信号を受け、これらに基づいて前記複数の出力トランジスタにそれぞれ対応するオン信号を生成する出力制御回路とを備え、
前記スルーレート制御回路は、前記インピーダンス調整信号が相対的に低いインピーダンスを指定している場合にはスルーレートを相対的に高く設定し、前記インピーダンス調整信号が相対的に高いインピーダンスを指定している場合にはスルーレートを相対的に低く設定し、
前記インピーダンス調整信号は、前記複数の出力トランジスタのうち使用する出力トランジスタを指定する信号であり、
前記スルーレート制御回路は、前記オン信号に基づいて、対応する出力トランジスタの制御電極をそれぞれ駆動する複数の駆動回路を有しており、
前記複数の駆動回路は、調整トランジスタと選択トランジスタの直列回路が複数個並列接続されており、
同じ駆動回路に含まれる複数の前記調整トランジスタの制御電極には、前記インピーダンス調整信号又はこれに基づく信号が選択的に供給され、
同じ駆動回路に含まれる複数の前記選択トランジスタの制御電極には、対応するオン信号が共通に供給されることを特徴とする半導体装置。 - インピーダンス調整信号に基づいてインピーダンスを調整可能な出力バッファと、少なくとも前記インピーダンス調整信号に基づいて前記出力バッファのスルーレートを調整するスルーレート制御回路と、前記出力バッファのスルーレートを予備的に設定するスルーレート設定回路とを備え、
前記スルーレート制御回路は、前記インピーダンス調整信号が相対的に低いインピーダンスを指定している場合にはスルーレートを相対的に高く設定し、前記インピーダンス調整信号が相対的に高いインピーダンスを指定している場合にはスルーレートを相対的に低く設定し、
前記スルーレート制御回路は、前記スルーレート設定回路の設定値にさらに基づいて前記出力バッファのスルーレートを調整することを特徴とする半導体装置。 - 前記スルーレート制御回路は、前記インピーダンス調整信号が相対的に低いインピーダンスを指定している場合には、前記設定値により指定されるスルーレートよりも高いスルーレートに設定し、前記インピーダンス調整信号が相対的に高いインピーダンスを指定している場合には、前記設定値により指定されるスルーレートよりも低いスルーレートに設定することを特徴とする請求項2に記載の半導体装置。
- 請求項1乃至3のいずれか一項に記載の半導体装置と、前記半導体装置に接続されたコントローラとを備えるデータ処理システムであって、
前記コントローラは、前記半導体装置に含まれる前記出力バッファのインピーダンスを測定する測定回路を備え、
前記半導体装置又は前記コントローラは、前記測定回路による測定の結果に基づいて前記インピーダンス調整信号を生成するインピーダンス制御回路をさらに備えることを特徴とするデータ処理システム。 - 第1の端子と、
前記第1の端子に電気的に接続された出力バッファと、
インピーダンス調整信号を生成する信号生成回路と、
前記インピーダンス調整信号にかかわらずスルーレート設定信号を生成するスルーレート設定回路と、
前記インピーダンス調整信号及び前記スルーレート設定信号を受け、前記インピーダンス調整信号に応答して前記出力バッファのインピーダンスを第1及び第2のインピーダンスの一方に調整し、前記インピーダンス調整信号及び前記スルーレート設定信号に応答して、前記出力バッファが前記第1の端子を第1及び第2の論理レベルの一方に駆動する際のスルーレートを第1及び第2のスルーレートの一方に調整する制御回路と、を備え、
前記制御回路は第1及び第2の動作を行い、前記第1の動作においては前記インピーダンスを設計値よりも大きい前記第1のインピーダンスに設定するとともに前記スルーレートを設計値よりも小さい前記第1のスルーレートに設定し、前記第2の動作においては前記インピーダンスを前記設計値よりも小さい前記第2のインピーダンスに設定するとともに前記スルーレートを前記設計値よりも大きい前記第2のスルーレートに設定する、半導体装置。 - 抵抗器に接続されるよう構成された第2の端子をさらに備え、
前記信号生成回路は前記第2の端子に接続され、前記抵抗器のインピーダンスに応答して前記インピーダンス調整信号を生成する、請求項5の半導体装置。 - 前記スルーレート設定回路は不揮発性記憶素子を含む、請求項5の半導体装置。
- 前記スルーレート設定回路は、ヒューズ素子及びアンチヒューズ素子の少なくとも一方を含む、請求項5の半導体装置。
- 第1の端子と、
前記第1の端子に電気的に接続された出力バッファと、
前記出力バッファのインピーダンスと実質的に同じレプリカインピーダンスを示すレプリカバッファを含み、前記レプリカインピーダンスに応答してインピーダンス調整信号を生成する信号生成回路と、
前記インピーダンス調整信号にかかわらずスルーレート設定信号を生成するスルーレート設定回路と、
前記インピーダンス調整信号を受け、前記インピーダンス調整信号に応答して前記出力バッファのインピーダンスを第1及び第2のインピーダンスの一方に調整し、前記インピーダンス調整信号に応答して、前記出力バッファが前記第1の端子を第1及び第2の論理レベルの一方に駆動する際のスルーレートを第1及び第2のスルーレートの一方に調整する制御回路と、を備え、
前記制御回路は第1及び第2の動作を行い、前記第1の動作においては前記インピーダンスを設計値よりも大きい前記第1のインピーダンスに設定するとともに前記スルーレートを設計値よりも小さい前記第1のスルーレートに設定し、前記第2の動作においては前記インピーダンスを前記設計値よりも小さい前記第2のインピーダンスに設定するとともに前記スルーレートを前記設計値よりも大きい前記第2のスルーレートに設定し、
前記制御回路は、前記第1及び第2の動作のそれぞれにおいて、前記スルーレートを前記インピーダンス調整信号及び前記スルーレート設定信号に応答して調整する、半導体装置。 - 前記スルーレート設定回路は不揮発性記憶素子を含む、請求項9の半導体装置。
- 前記スルーレート設定回路は、ヒューズ素子及びアンチヒューズ素子の少なくとも一方を含む、請求項9の半導体装置。
- 半導体装置と前記半導体装置に接続されたコントローラを備え、
前記半導体装置は、第1の端子と、前記第1の端子に電気的に接続された出力バッファと、前記出力バッファのインピーダンス及び前記出力バッファが前記第1の端子を第1及び第2の論理レベルの一方に駆動する際のスルーレートを調整する制御回路とを含み、
前記コントローラは、前記半導体装置の前記第1の端子に接続され、前記半導体装置の前記出力バッファのインピーダンスを測定する測定回路を含み、
前記半導体装置及び前記コントローラの一方は、前記測定回路による測定の結果に基づいてインピーダンス調整信号を生成する信号生成回路をさらに含み、
前記半導体装置の前記制御回路は、前記インピーダンス調整信号に応答して前記インピーダンスを第1及び第2のインピーダンスの一方に調整し、前記インピーダンス調整信号に応答して前記スルーレートを第1及び第2のスルーレートの一方に調整する、システム。 - 前記半導体装置の前記制御回路は第1及び第2の動作を行い、前記第1の動作においては前記インピーダンスを設計値よりも大きい前記第1のインピーダンスに設定するとともに前記スルーレートを設計値よりも小さい前記第1のスルーレートに設定し、前記第2の動作においては前記インピーダンスを前記設計値よりも小さい前記第2のインピーダンスに設定するとともに前記スルーレートを前記設計値よりも大きい前記第2のスルーレートに設定する、請求項12のシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008214738A JP5584401B2 (ja) | 2008-08-23 | 2008-08-23 | 半導体装置及びこれを備えるデータ処理システム |
US12/461,724 US7952383B2 (en) | 2008-08-23 | 2009-08-21 | Semiconductor device including output buffer and control circuit adjusting an impedance of the output buffer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008214738A JP5584401B2 (ja) | 2008-08-23 | 2008-08-23 | 半導体装置及びこれを備えるデータ処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010050856A JP2010050856A (ja) | 2010-03-04 |
JP5584401B2 true JP5584401B2 (ja) | 2014-09-03 |
Family
ID=41695780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008214738A Expired - Fee Related JP5584401B2 (ja) | 2008-08-23 | 2008-08-23 | 半導体装置及びこれを備えるデータ処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7952383B2 (ja) |
JP (1) | JP5584401B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010166299A (ja) * | 2009-01-15 | 2010-07-29 | Elpida Memory Inc | キャリブレーション回路及びキャリブレーション方法 |
US7973553B1 (en) * | 2010-03-11 | 2011-07-05 | Altera Corporation | Techniques for on-chip termination |
JP2012119883A (ja) * | 2010-11-30 | 2012-06-21 | Toshiba Corp | 半導体装置 |
JP5319724B2 (ja) * | 2011-03-25 | 2013-10-16 | 株式会社東芝 | 出力ドライバ回路、出力ドライバシステム、および、半導体記憶装置 |
JP5762943B2 (ja) * | 2011-12-27 | 2015-08-12 | 株式会社東芝 | 光送受信回路装置及び受信回路 |
JP5978700B2 (ja) * | 2012-03-27 | 2016-08-24 | 富士通株式会社 | ドライバ回路及び半導体装置 |
US9337807B2 (en) | 2014-09-30 | 2016-05-10 | Qualcomm Incorporated | Output driver circuit with auto-equalization based on drive strength calibration |
JP2017216611A (ja) | 2016-06-01 | 2017-12-07 | マイクロン テクノロジー, インク. | 半導体装置 |
WO2017210024A1 (en) * | 2016-06-01 | 2017-12-07 | Micron Technology, Inc. | Semiconductor device including buffer circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5254883A (en) * | 1992-04-22 | 1993-10-19 | Rambus, Inc. | Electrical current source circuitry for a bus |
JPH0786900A (ja) | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | 半導体装置 |
JPH0897693A (ja) | 1994-09-20 | 1996-04-12 | Mazda Motor Corp | 出力バッファ補償回路 |
US5898321A (en) * | 1997-03-24 | 1999-04-27 | Intel Corporation | Method and apparatus for slew rate and impedance compensating buffer circuits |
US6087847A (en) * | 1997-07-29 | 2000-07-11 | Intel Corporation | Impedance control circuit |
US6288563B1 (en) * | 1998-12-31 | 2001-09-11 | Intel Corporation | Slew rate control |
US6384621B1 (en) * | 2001-02-22 | 2002-05-07 | Cypress Semiconductor Corp. | Programmable transmission line impedance matching circuit |
JP4428504B2 (ja) * | 2003-04-23 | 2010-03-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4201128B2 (ja) * | 2003-07-15 | 2008-12-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP4958719B2 (ja) * | 2006-10-20 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
-
2008
- 2008-08-23 JP JP2008214738A patent/JP5584401B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-21 US US12/461,724 patent/US7952383B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7952383B2 (en) | 2011-05-31 |
JP2010050856A (ja) | 2010-03-04 |
US20100045338A1 (en) | 2010-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5584401B2 (ja) | 半導体装置及びこれを備えるデータ処理システム | |
US9641175B2 (en) | Output circuit for semiconductor device, semiconductor device having output circuit, and method of adjusting characteristics of output circuit | |
KR100744039B1 (ko) | 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치 | |
US7755366B2 (en) | Calibration circuit, semiconductor device including the same, and method of adjusting output characteristics of semiconductor device | |
JP4916699B2 (ja) | Zqキャリブレーション回路及びこれを備えた半導体装置 | |
US9571102B2 (en) | Semiconductor device having impedance calibration function to data output buffer and semiconductor module having the same | |
US7773440B2 (en) | ZQ calibration controller and method for ZQ calibration | |
US8674720B2 (en) | Semiconductor device and method of adjusting an impedance of an output buffer | |
JP4195327B2 (ja) | 半導体装置 | |
US8519738B2 (en) | Impedance calibration circuit and semiconductor apparatus using the same | |
JP2011101266A (ja) | 半導体装置及び情報処理システム | |
JP2015050691A (ja) | 半導体装置 | |
US20150022282A1 (en) | Semiconductor device and method for adjusting impedance of output circuit | |
EP3203475B1 (en) | Memory interface circuit capable of controlling driving ability and associated control method | |
JP4618602B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110603 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5584401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |