CN104979360B - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN104979360B
CN104979360B CN201410776215.2A CN201410776215A CN104979360B CN 104979360 B CN104979360 B CN 104979360B CN 201410776215 A CN201410776215 A CN 201410776215A CN 104979360 B CN104979360 B CN 104979360B
Authority
CN
China
Prior art keywords
layer
substrate
doped region
dielectric layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410776215.2A
Other languages
English (en)
Other versions
CN104979360A (zh
Inventor
郭瑞旻
罗俊元
许家荣
孙文堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN104979360A publication Critical patent/CN104979360A/zh
Application granted granted Critical
Publication of CN104979360B publication Critical patent/CN104979360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/93—Variable capacitance diodes, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种半导体元件及其制造方法。半导体元件包括衬底、存储元件以及选择晶体管。存储元件位于衬底上。选择晶体管位于衬底上且与存储元件电连接。选择晶体管包括选择栅极、第一介电层以及第二介电层。选择栅极位于衬底上。第一介电层与第二介电层相邻，且位于选择栅极与衬底之间。第一介电层比第二介电层邻近存储元件，且第一介电层的厚度大于第二介电层厚度。

Description

半导体元件及其制造方法
技术领域
本发明涉及一种半导体元件及其制造方法。
背景技术
在存储器产品中，非挥发性存储器(non-volatile memory)具有可进行多次数据的存入、读取或抹除等操作且存入的数据在断电后也不会消失的优点，因此已成为许多电子产品中必须具备的存储元件。
一般而言，非挥发性存储器包括选择晶体管(select transistor)以及多个存储单元(memory cell)。为了使选择晶体管具有低的操作电压以易于开关，通常在选择晶体管中会使用较薄的栅介电层。然而，较薄的栅介电层无法承受在邻近存储单元所施加的高电压。若是为了承受存储单元的高电压而在选择晶体管中使用较厚的栅介电层，将会导致所需的操作电压升高。因此，如何维持选择晶体管具有较低的操作电压，并使选择晶体管可承受邻近存储单元所施加的高电压，为当前所需研究的课题。
发明内容
本发明的目的在于提供一种半导体元件及其制造方法，可使选择晶体管具有较低的操作电压，并可同时承受在邻近存储单元所施加的高压。
为达上述目的，本发明提供一种半导体元件。半导体元件包括衬底、存储元件以及选择晶体管。存储元件位于衬底上。选择晶体管位于衬底上且与存储元件电连接。选择晶体管包括选择栅极、第一介电层以及第二介电层。选择栅极位于所述衬底上。第一介电层具有第一厚度且位于选择栅极与衬底之间。第二介电层具有第二厚度且位于选择栅极与衬底之间，并与第一介电层相邻。第一介电层比第二介电层邻近存储元件。第一厚度大于第二厚度。
在本发明的一实施例中，第二厚度与第一厚度的比介于1/10至2/3之间。
在本发明的一实施例中，第一厚度介于60埃至160埃之间。
在本发明的一实施例中，第二厚度介于16埃至40埃之间。
在本发明的一实施例中，第一介电层的长度大于第一介电层与第二介电层的长度总和的1/5。
在本发明的一实施例中，第一介电层的长度介于第一介电层与第二介电层的长度总和的1/5至1/2之间。
在本发明的一实施例中，存储元件包括控制栅极以及电荷存储层。控制栅极位于衬底上。电荷存储层位于控制栅极与衬底之间。
在本发明的一实施例中，选择栅极的长度大于控制栅极的长度。
在本发明的一实施例中，半导体元件还包括第一掺杂区、第二掺杂区以及第三掺杂区。第一掺杂区位于相邻的两个选择栅极之间的衬底中。第二掺杂区位于选择栅极与控制栅极之间的衬底中。第三掺杂区位于控制栅极未与选择栅极相邻的一侧的衬底中。
在本发明的一实施例中，半导体元件还包括阱区，位于衬底中。第一掺杂区、第二掺杂区以及第三掺杂区位于阱区中。阱区为第一导电型；第一掺杂区、第二掺杂区以及第三掺杂区为第二导电型。
本发明提供一种半导体元件的制造方法，包括以下步骤。提供衬底。在衬底上形成图案化的电荷存储材料层，图案化的电荷存储材料层具有第一开口，裸露出衬底。在第一开口裸露的衬底上形成第一介电材料层。在衬底上形成掩模层，掩模层具有第二开口，裸露出第一介电材料层。以掩模层为掩模，移除第二开口裸露的第一介电材料层，以形成图案化的第一介电材料层，图案化的第一介电材料层具有第三开口，裸露出衬底。移除掩模层。在第三开口裸露的衬底上形成第二介电材料层。在衬底上形成至少两个控制栅极，并在控制栅极之间形成至少两个选择栅极。每一选择栅极覆盖部分图案化的第一介电材料层与部分第二介电材料层。每一控制栅极覆盖部分电荷存储材料层。移除未被选择栅极覆盖的图案化的第一介电材料层与第二介电材料层，以形成至少两个第一介电层以及至少两个第二介电层。移除未被控制栅极覆盖的图案化的电荷存储材料层，以形成至少两个电荷存储层。每一第一介电层具有第一厚度，每一第二介电层具有第二厚度，第一厚度大于第二厚度。
在本发明的一实施例中，制造方法还包括以下步骤。在相邻的两个选择栅极之间的衬底中形成第一掺杂区。在每一选择栅极与相邻的控制栅极之间的衬底中分别形成第二掺杂区。在每一控制栅极未与选择栅极相邻的一侧的衬底中分别形成第三掺杂区。
在本发明的一实施例中，制造方法还包括在衬底中形成阱区。第一掺杂区、第二掺杂区以及第三掺杂区位于阱区中。阱区为第一导电型；第一掺杂区、第二掺杂区以及第三掺杂区为第二导电型。
在本发明的一实施例中，第一介电层的长度大于第一介电层与第二介电层长度总和的1/5。
本发明提供一种半导体元件的制造方法，包括以下步骤。提供衬底，衬底包括第一区、第二区以及第三区，其中第二区位于第一区与第三区之间。在衬底的第一区上形成图案化的电荷存储材料层。在衬底的第二区上形成图案化的第一介电材料层，图案化的第一介电材料层与图案化的电荷存储材料层相邻。在衬底的第三区上形成第二介电材料层。在衬底上形成选择栅极以及控制栅极。选择栅极覆盖部分图案化的第一介电材料层与部分第二介电材料层。控制栅极覆盖部分图案化的电荷存储材料层。移除未被选择栅极覆盖的图案化的第一介电材料层与第二介电材料层，以形成第一介电层以及第二介电层。移除未被控制栅极覆盖的图案化的电荷存储材料层，以形成电荷存储层。第一介电层具有第一厚度，第二介电层具有第二厚度，第一厚度大于第二厚度。
在本发明的一实施例中，制造方法还包括以下步骤。在选择栅极未与控制栅极相邻的一侧的衬底中形成第一掺杂区。在选择栅极与控制栅极之间的衬底中形成第二掺杂区。在控制栅极未与选择栅极相邻的一侧的衬底中形成第三掺杂区。
在本发明的一实施例中，制造方法还包括在衬底中形成阱区。第一掺杂区、第二掺杂区以及第三掺杂区位于阱区中。阱区为第一导电型；第一掺杂区、第二掺杂区以及第三掺杂区为第二导电型。
在本发明的一实施例中，第一介电层的长度大于第一介电层与第二介电层长度总和的1/5。
基于上述，本发明提供的选择晶体管包括第一介电层以及第二介电层。第一介电层具有第一厚度，第二介电层具有第二厚度，且第一厚度大于第二厚度。如此一来，厚度较小的第二介电层可使选择晶体管具有较低的操作电压。再者，本发明较厚的第一介电层邻近存储元件，因此，当选择晶体管具有低操作电压的同时，承受邻近存储元件所施加的高电压。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1为本发明的一实施例所绘示的半导体元件的剖面示意图；
图2A至图2H为本发明的一实施例所绘示的半导体元件的制造方法的剖面示意图；
图3A至图3F为本发明的另一实施例所绘示的半导体元件的制造方法的剖面示意图。
符号说明
10：衬底
11：阱区
12：电荷存储层
12a、12c：氧化层
12b：氮化层
13：图案化的电荷存储材料层
13a、13c：图案化的氧化层
13b：图案化的氮化层
14：第一介电材料层
14a：图案化的第一介电材料层
15：第一介电层
16：第二介电材料层
17：第二介电层
18：导体材料层
18a：选择栅极
18b：控制栅极
21：衬层
22：淡掺杂漏极
24：口袋型掺杂区
26a、26b：间隙壁
28：第一掺杂区
30：第二掺杂区
32：第三掺杂区
34：金属硅化物
40、42：掩模层
41、43、45：开口
50：选择栅极堆叠结构
60：控制栅极堆叠结构
100、200、300：半导体元件
101、201、301：选择晶体管
102、202、302：存储元件
t1、t2：厚度
L、L1：长度
I、II、III：区
具体实施方式
图1为依照本发明的一实施例所绘示的半导体元件的剖面示意图。
请参照图1，半导体元件100包括衬底10、选择晶体管101以及存储元件102。选择晶体管101以及存储元件102位于衬底10上，且两者电连接。在一实施例中，半导体元件100包括衬底10、选择晶体管101以及多数个存储元件102，选择晶体管101位于多数个存储元件102的一侧。
衬底10的材料例如是半导体材料。半导体材料例如是包括硅、硅化锗或是其他由化学周期表上三五族(Ⅲ/Ⅴ)元素、二六族(Ⅱ/Ⅵ)元素所组成的半导体化合物。衬底10可包括离子注入区域。在一实施例中，衬底10中包括阱区11。阱区11可为第一导电型。阱区11例如是N型阱区(N-type well)、N型埋入层(N+buried layer)、N型注入(N-implant)或其组合的堆叠。阱区11的掺质例如是磷或砷。
存储元件102可以是任何可以存储数据的元件。在一实施例中，存储元件102包括控制栅极18b、电荷存储层12、间隙壁26b、第二掺杂区30以及第三掺杂区32。控制栅极18b位于衬底10上。控制栅极18b的材料包括多晶硅、金属、金属硅化物或其组合。电荷存储层12位于衬底10上，且位于控制栅极18b与衬底10之间。电荷存储层12例如是由氧化层12a/氮化层12b/氧化层12c(Oxide-Nitride-Oxide,简称ONO)所构成的复合层，此复合层可包括三层或更多层。或者，电荷存储层12可以是浮置栅极(floating gate)，其材料例如包括是多晶硅、掺杂多晶硅。电荷存储层12也可以是用来存储电荷的其他半导体结构。电荷存储层12的厚度例如是介于90埃至200埃之间。控制栅极18b与电荷存储层12构成控制栅极堆叠结构60。间隙壁26b位于控制栅极堆叠结构60的侧壁上。间隙壁26b的材料例如是氧化硅、氮化硅或其组合。
第二掺杂区30与第三掺杂区32位于控制栅极堆叠结构60的两侧的阱区11中。更具体地说，第二掺杂区30位于选择栅极18a与控制栅极18b之间的阱区11中。第三掺杂区32位于控制栅极18b未与选择栅极18a相邻的一侧的阱区11中。在一实施例中，第二掺杂区30与第三掺杂区32分别做为漏极与源极。第二掺杂区30以及第三掺杂区32可为第二导电型。第二导电型例如是P型。在一实施例中，第二掺杂区30以及第三掺杂区32的掺质例如是硼或是二氟化硼。
选择晶体管101包括选择栅极18a、第一介电层15、第二介电层17、间隙壁26a、第一掺杂区28以及第二掺杂区30。选择栅极18a位于衬底10上，与控制栅极18b相邻。选择栅极18a的材料包括多晶硅、金属、金属硅化物或其组合。选择栅极18a的长度与控制栅极18b的长度可以相同或不相同。在一实施例中，选择栅极18a的长度大于控制栅极18b的长度。
第一介电层15与第二介电层17相邻，位于衬底10上，且位于选择栅极18a与衬底10之间。第一介电层15与第二介电层17的材料例如是氧化硅、氮化硅、氮氧化硅或是介电常数大于4的高介电常数材料。第一介电层15比第二介电层17邻近存储元件102。第一介电层15具有第一厚度t1，第二介电层17具有第二厚度t2。第一介电层15的第一厚度t1大于第二介电层17的第二厚度t2。在一实施例中，第一介电层15的第一厚度t1介于60埃至160埃之间；第二介电层17的第二厚度t2介于16埃至40埃之间。在另一实施例中，第二介电层17的第二厚度t2与第一介电层15的第一厚度t1的比介于1/10至2/3之间。此外，在本发明的一实施例中，第一介电层15的长度L1大于第一介电层15与第二介电层17的长度总和L的1/5。在本发明的另一实施例中，第一介电层15的长度L1介于第一介电层15与第二介电层17的长度总和L的1/5至1/2之间。
选择栅极18a、第一介电层15以及第二介电层17构成选择栅极堆叠结构50。间隙壁26a位于选择栅极堆叠结构50的侧壁上。间隙壁26a的材料例如是氧化硅、氮化硅或其组合。
第一掺杂区28与第二掺杂区30位于选择栅极堆叠结构50的两侧的阱区11中。更具体地说，第一掺杂区28位于选择栅极18a未与控制栅极18b相邻的一侧的阱区11中。第二掺杂区30为共用掺杂区，位于选择栅极18a与控制栅极18b之间的阱区11中。在一实施例中，第一掺杂区28与第二掺杂区30分别做为选择晶体管101的源极与漏极；第二掺杂区30、第三掺杂区32分别做为存储元件102的漏极与源极。第一掺杂区28与第二掺杂区30可为第二导电型。第二导电型例如是P型。在一实施例中，第一掺杂区28与第二掺杂区30的掺质例如是硼或是二氟化硼。
在一实施例中，选择晶体管101与存储元件102更可分别包括衬层21、金属硅化物34、淡掺杂漏极(lightly doped drain,简称LDD)22以及口袋型掺杂区(pocket implantregions)24。衬层21可分别位于间隙壁26a和选择栅极堆叠结构50之间以及间隙壁26b和控制栅极堆叠结构60之间。衬层21的材料例如是氧化硅、氮化硅或其组合。金属硅化物34可位于选择栅极18a、控制栅极18b、第一掺杂区28与第三掺杂区32上方。金属硅化物34的材料例如是硅化钴、硅化镍、硅化钛、硅化铜、硅化钼、硅化钽、硅化钨、硅化铒、硅化锆、硅化铂或其组合。淡掺杂漏极22可分别位于选择栅极堆叠结构50与控制栅极堆叠结构60两侧的衬底10中。淡掺杂漏极22可为第二导电型，例如是P型。口袋型掺杂区24可位于淡掺杂漏极22下方的衬底10中。口袋型掺杂区24可为第一导电型，例如是N型。在一实施例中，可根据选择晶体管101与存储元件102所需，分别调整淡掺杂漏极22与口袋型掺杂区24的掺杂浓度。
值得注意的是，本发明的选择晶体管101包括厚度不同的第一介电层15与第二介电层17。由于邻近存储元件102的第一介电层15的较厚，因此可承受邻近存储元件102所施加的高电压。而由于第二介电层17较薄，则可使选择晶体管101具有较低的操作电压。
在一实验例中，第一介电层15的厚度为125埃，第二介电层17的厚度为35埃，且第一介电层15及第二介电层17的总长度为0.35μm的条件下，当较厚的第一介电层15的长度为0.12μm时，此半导体元件的驱动能力(driving capability)优于经薄化(thin down)后具有单一厚度(120埃)的介电层的半导体元件的驱动能力，如此一来可省去薄化的制作工艺。
此外，在另一实验例中，第一介电层15的厚度为125埃，第二介电层17的厚度为35埃，且第一介电层15及第二介电层17的总长度为0.35μm。当较厚的第一介电层15的长度大于0.12μm时，即可有效提升选择晶体管中的栅介电层的电压耐受性，使选择晶体管101可承受6V或更高的电压。再者，当较厚的第一介电层15的长度大于0.12μm时，随着第一介电层15的长度的增加，选择晶体管101的电压耐受性可趋于稳定。
另外，在又一实验例中，第一介电层15的厚度为125埃，第二介电层17的厚度为35埃，将较厚的第一介电层15的长度固定为0.20μm，但改变第二介电层17的长度。从实验结果可知，假设半导体元件的漏电流为0.1μA，第一介电层15及第二介电层17的总长度为0.24μm至0.35μm，且将第一介电层15的长度维持在0.20μm，此选择晶体管可承受-7.5V或以上的电压。
图2A至图2H为依照本发明的一实施例所绘示的半导体元件的制造方法的剖面示意图。
请参照图2A，提供衬底10。接着，在衬底10中形成阱区11。形成阱区11的方法包括例如是对衬底10进行离子注入制作工艺，将具有P型或N型的离子注入衬底10中。在一实施例中，阱区11例如是N型阱区。然后，在衬底10上形成图案化的电荷存储材料层13。图案化的电荷存储材料层13包括氮化层，例如是氮化硅层。图案化的电荷存储材料层13可以是单层，或是多层所构成的复合层。在一实施例中，图案化的电荷存储材料层13例如是由图案化的氧化层13a/图案化的氮化层13b/图案化的氧化层13c所构成的复合层，此复合层可包括三层或更多层。图案化的电荷存储材料层13的形成方法包括例如是利用化学气相沉积法或热氧化法在衬底10上形成电荷存储材料层，再对电荷存储材料层进行光刻及蚀刻制作工艺以形成图案化的电荷存储材料层13。图案化的电荷存储材料层13具有第一开口41，裸露出阱区11。
之后，请参照图2B，在第一开口41所裸露的阱区11上形成第一介电材料层14。第一介电材料层14例如是氧化硅、氮化硅、氮氧化硅或是介电常数大于4的高介电常数材料。形成第一介电材料层14的方法例如是热氧化法或化学气相沉积法。第一介电材料层14具有第一厚度t1。接着，在衬底10上形成掩模层40。掩模层40具有第二开口43，裸露出部分第一介电材料层14。掩模层40的材料例如是光致抗蚀剂。
请参照图2B及图2C，以掩模层40为掩模，进行蚀刻制作工艺，移除第二开口43所裸露的第一介电材料层14，以形成图案化的第一介电材料层14a。蚀刻制作工艺例如是各向异性蚀刻法，如干式蚀刻法。干式蚀刻法可以是等离子体蚀刻、反应性离子蚀刻等。图案化的第一介电材料层14a具有第三开口45，裸露出阱区11。之后，移除掩模层40。
请参照图2C及图2D，在第三开口45裸露的阱区11上形成第二介电材料层16。第二介电材料层16例如是氧化硅、氮化硅、氮氧化硅或是介电常数大于4的高介电常数材料。形成第二介电材料层16的方法例如是热氧化法或化学气相沉积法。第二介电材料层16具有第二厚度t2。第一介电材料层14的第一厚度t1大于第二介电材料层16的第二厚度t2。在一实施例中，第一介电材料层14的第一厚度t1是介于115埃至125埃之间；第二介电材料层16的第二厚度t2是介于35埃至40埃之间。
请参照图2E及图2F，在衬底10上形成导体材料层18。导体材料层18可以利用化学气相沉积法或溅镀法来形成。导体材料层18例如是多晶硅、金属、金属硅化物或其组合。之后，在导体材料层18上形成掩模层42。掩模层42的材料例如是光致抗蚀剂。然后，以掩模层42为掩模，进行蚀刻制作工艺，以形成图案化的导体材料层18。之后，移除掩模层42。
请继续参照图2F，图案化的导体材料层18包括至少两个选择栅极18a以及至少两个控制栅极18b。并且，上述至少两个选择栅极18a位于上述至少两个控制栅极18b之间。在一实施例中，选择栅极18a例如是位于最外侧的控制栅极18b的一侧。每一选择栅极18a覆盖部分图案化的第一介电材料层14a与部分第二介电材料层16。每一控制栅极18b覆盖部分图案化的电荷存储材料层13。
请参照图2F及图2G，移除未被选择栅极18a覆盖的图案化的第一介电材料层14a与第二介电材料层16，以形成至少两个选择栅极堆叠结构50。每一选择栅极堆叠结构50包括选择栅极18a、第一介电层15以及第二介电层17。同时，移除未被控制栅极18b覆盖的图案化的电荷存储材料层13，以形成至少两个控制栅极堆叠结构60。每一控制栅极堆叠结构60包括控制栅极18b以及电荷存储层12。电荷存储层12例如是由氧化层12a/氮化层12b/氧化层12c所构成的复合层。上述移除的方法例如是利用各向异性蚀刻法，如干式蚀刻法。
请参照图2H，在一实施例中，可进行热制作工艺，以修复蚀刻制作工艺对选择栅极18a以及控制栅极18b的材料的破坏。在进行热制作工艺之后，在每一选择栅极堆叠结构50的侧壁上以及每一控制栅极堆叠结构60的侧壁上分别形成了衬层21。
接着，可选择性地在选择栅极堆叠结构50与控制栅极堆叠结构60两侧的衬底10中分别形成淡掺杂漏极22及口袋型掺杂区24。形成淡掺杂漏极22及口袋型掺杂区24的方法包括例如是分别对衬底10进行离子注入制作工艺。然后，在每一选择栅极堆叠结构50的侧壁上以及每一控制栅极堆叠结构60的侧壁上分别形成间隙壁26a及间隙壁26b。形成间隙壁26a及间隙壁26b的方法包括在衬底10上利用化学气相沉积法共形地形成间隙壁材料层。之后，进行各向异性蚀刻制作工艺，移除部分间隙壁材料层，以在每一选择栅极堆叠结构50的侧壁上以及每一控制栅极堆叠结构60的侧壁上分别形成间隙壁26a及间隙壁26b。
其后，在相邻的两个选择栅极18a之间的阱区11中形成第一掺杂区28。在相邻的选择栅极18a与控制栅极18b之间的阱区11中分别形成第二掺杂区30。并且，在控制栅极18b未与选择栅极18a相邻的一侧的阱区11中分别形成第三掺杂区32。形成第一掺杂区28、第二掺杂区30以及第三掺杂区32的方法包括可利用离子注入法将掺质注入于衬底10之后，再通过进行回火制作工艺来形成之。
之后，可以选择性地在每一选择栅极18a以及每一控制栅极18b的上方分别形成金属硅化物34。形成金属硅化物34的方法包括例如是利用自行对准金属硅化物(self-alignsilicide,简称salicide)制作工艺。在一实施例中，还可选择性地在第一掺杂区28与第三掺杂区32上方形成金属硅化物34。
至此，形成了半导体元件200，其包括选择晶体管201以及存储元件202。选择晶体管201与存储元件202分别位于衬底10上且彼此共用第二掺杂区30。
上述为依照本发明的一实施例的半导体元件200的制造方法。然而，本发明的半导体元件的制造方法不以此为限。举例而言，本发明的另一实施例的半导体元件300的制造方法如下所述。
图3A至图3F为依照本发明的另一实施例所绘示的半导体元件的制造方法的剖面示意图。在以下描述的半导体元件300中，与半导体元件200相同的构件以相同的标号表示。并且，相同构件的材料以及制造方法如半导体元件200的制造方法中所述，在下文中不再加以赘述。
请参照图3A，提供衬底10。衬底10包括第一区I、第二区II以及第三区III。第二区II介于第一区I与第三区III之间。接着，在衬底10中形成阱区11。阱区11可为第一导电型。在一实施例中，阱区11例如是N型。然后，在衬底10的第一区I上形成图案化的电荷存储材料层13。图案化的电荷存储材料层13例如是由图案化的氧化层13a/图案化的氮化层13b/图案化的氧化层13c所构成的复合层。之后，在衬底10的第二区II及第三区III上形成第一介电材料层14，与图案化的电荷存储材料层13相邻。第一介电材料层14例如是具有上述第一厚度t1。接着，在衬底10的第一区I及第二区II上形成掩模层40。
请参照图3A及图3B，以掩模层40为掩模，进行蚀刻制作工艺，移除第三区III上的第一介电材料层14，裸露出第三区III的衬底10，并在第二区II的衬底10上形成图案化的第一介电材料层14a。之后，移除掩模层40。在衬底10的第三区III上形成第二介电材料层16。第二介电材料层16例如是具有上述第二厚度t2。
请参照图3C及图3D，在衬底10上形成导体材料层18。之后，在导体材料层18上形成掩模层42。并以掩模层42为掩模，进行蚀刻制作工艺，以形成图案化的导体材料层18。然后，移除掩模层42。图案化的导体材料层18包括选择栅极18a以及控制栅极18b。选择栅极18a覆盖部分图案化的第一介电材料层14a与部分第二介电材料层16。控制栅极18b覆盖部分图案化的电荷存储材料层13。在一实施例中，选择栅极18a的长度大于控制栅极18b的长度。
请参照图3E，移除未被选择栅极18a覆盖的图案化的第一介电材料层14a与第二介电材料层16，以形成选择栅极堆叠结构50。选择栅极堆叠结构50包括选择栅极18a、第一介电层15以及第二介电层17。同时，移除未被控制栅极18b覆盖的图案化的电荷存储材料层13，以形成控制栅极堆叠结构60。控制栅极堆叠结构60包括控制栅极18b以及电荷存储层12。在一实施例中，电荷存储层12例如是由氧化层12a/氮化层12b/氧化层12c所构成的复合层。
请参照图3F，可在选择栅极堆叠结构50的侧壁上以及控制栅极堆叠结构60的侧壁上分别形成衬层21。并且，可选择性地在选择栅极堆叠结构50与控制栅极堆叠结构60两侧的衬底10中分别形成淡掺杂漏极22或口袋型掺杂区24。淡掺杂漏极22可为第二导电型；口袋型掺杂区24可为第一导电型。在一实施例中，淡掺杂漏极22例如是P型；口袋型掺杂区24例如是N型。然后，在每一选择栅极堆叠结构50的侧壁上以及每一控制栅极堆叠结构60的侧壁上分别形成间隙壁26a及间隙壁26b。
其后，在选择栅极18a未与控制栅极18b相邻的一侧的衬底10中形成第一掺杂区28。在选择栅极18a与控制栅极18b之间的衬底10中形成第二掺杂区30。并且，在控制栅极18b未与选择栅极18a相邻的一侧的衬底10中形成第三掺杂区32。上述第一掺杂区28、第二掺杂区30以及第三掺杂区32位于阱区11中。第一掺杂区28、第二掺杂区30以及第三掺杂区32为第二导电型。在一实施例中，第一掺杂区28、第二掺杂区30以及第三掺杂区32例如是P型。之后，在选择栅极18a以及控制栅极18b的上方分别形成金属硅化物34。在一实施例中，还可选择性地在第一掺杂区28与第三掺杂区32的衬底10上方形成金属硅化物34。
至此，形成了半导体元件300，其包括选择晶体管301以及存储元件302。选择晶体管301与存储元件302分别位于衬底10上且彼此电连接。
在现有的半导体元件以及本发明的一实施例进行编程(程式化)和抹除周期操作的耐受性测试。现有的半导体元件包括具有单一厚度的介电层的选择晶体管，其中介电层的长度为0.18μm，厚度为120埃。现有的半导体元件在进行1000次的编程及抹除周期操作后，其编程的电压约为3.11V，抹除的电压约为0.65V，上述半导体元件的编程电流降至约为34.7μA，抹除电流约为18.5μA。
本发明的半导体元件包括选择晶体管，其包括第一介电层及第二介电层。在本发明的半导体元件中，第一介电层及第二介电层的厚度分别为125埃及35埃。第一介电层及第二介电层的总长度为0.24μm，其中较厚的第一介电层的长度为0.20μm。本发明的半导体元件在进行1000次的编程及抹除周期操作后，其编程的电压降至约为3.35V，抹除的电压约为0.8V，本发明的半导体元件的编程电流降至约为45.0μA，抹除电流约为21.8μA。
由上述结果可知，本发明的半导体元件包括具有不同厚度的介电层的选择晶体管，可以承受1000次的编程及抹除周期操作，且可达到与上述现有半导体元件相当的效能，其包括具有单一厚度的选择晶体管，并可获得约7μA的电流提升。
综上所述，在本发明的半导体元件中，选择晶体管包括具有第一厚度的第一介电层以及具有第二厚度的第二介电层，且第一介电层的第一厚度大于第二介电层的第二厚度。由于第二介电层较薄，使选择晶体管具有较低的操作电压，进而增加选择晶体管的开关速度。再者，位于较邻近存储元件的第一介电层较第二介电层厚，因此，当选择晶体管在具备低操作电压的同时，也可承受邻近存储单元所施加的高电压，以维持产品性能。除此之外，在相同耐受次数下，本发明的半导体元件可获得较大的电流提升，即可以在相同低操作电压下可获得较大的电流。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (16)

1.一种半导体元件，其特征在于，包括：
衬底；
存储元件，位于所述衬底上，所述存储元件包括：
控制栅极，位于所述衬底上；以及
电荷存储层，位于所述控制栅极与所述衬底之间；
选择晶体管，位于所述衬底上，与所述存储元件电连接，其包括：
选择栅极，位于所述衬底上；
第一介电层，具有第一厚度，所述第一介电层位于所述选择栅极与所述衬底之间；以及
第二介电层，具有第二厚度，所述第二介电层位于所述选择栅极与所述衬底之间，且与所述第一介电层相邻，
其中所述第一介电层比所述第二介电层邻近所述存储元件，且所述第一厚度大于所述第二厚度；
第一掺杂区，位于相邻的两个所述选择栅极之间的所述衬底中；
第二掺杂区，位于所述选择栅极与所述控制栅极之间的所述衬底中；以及
第三掺杂区，位于所述控制栅极未与所述选择栅极相邻的一侧的所述衬底中。
2.根据权利要求1所述的半导体元件，其特征在于，所述第二厚度与所述第一厚度的比介于1/10至2/3之间。
3.根据权利要求1所述的半导体元件，其特征在于，所述第一厚度介于60埃至160埃之间。
4.根据权利要求1所述的半导体元件，其特征在于，所述第二厚度介于16埃至40埃之间。
5.根据权利要求1所述的半导体元件，其特征在于，所述第一介电层的长度大于所述第一介电层与所述第二介电层的长度总和的1/5。
6.根据权利要求5所述的半导体元件，其特征在于，所述第一介电层的长度介于所述第一介电层与所述第二介电层的长度总和的1/5至1/2之间。
7.根据权利要求1所述的半导体元件，其特征在于，所述选择栅极的长度大于所述控制栅极的长度。
8.根据权利要求1所述的半导体元件，其特征在于，还包括阱区，位于所述衬底中，其中所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区位于所述阱区中，且所述阱区为第一导电型；所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区为第二导电型。
9.一种半导体元件的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成图案化的电荷存储材料层，其中所述图案化的电荷存储材料层包括第一开口，裸露出所述衬底；
在所述第一开口裸露的所述衬底上形成第一介电材料层；
在所述衬底上形成掩模层，所述掩模层包括第二开口，裸露出所述第一介电材料层；
以所述掩模层为掩模，移除所述第二开口裸露的所述第一介电材料层，以形成图案化的第一介电材料层，其中所述图案化的第一介电材料层包括第三开口，裸露出所述衬底；
移除所述掩模层；
在所述第三开口裸露的所述衬底上形成第二介电材料层；
在所述衬底上形成至少两个控制栅极，并在所述控制栅极之间形成至少两个选择栅极，其中每一选择栅极覆盖部分所述图案化的第一介电材料层与部分所述第二介电材料层，每一控制栅极覆盖部分所述电荷存储材料层；以及
移除未被所述选择栅极覆盖的所述图案化的第一介电材料层与所述第二介电材料层，以形成至少两个第一介电层以及至少两个第二介电层，以及移除未被所述控制栅极覆盖的所述图案化的电荷存储材料层，以形成至少两个电荷存储层，
其中每一第一介电层具有第一厚度，每一第二介电层具有第二厚度，所述第一厚度大于所述第二厚度。
10.根据权利要求9所述的半导体元件的制造方法，其特征在于，还包括：
在相邻的两个所述选择栅极之间的所述衬底中形成第一掺杂区；
在每一选择栅极与相邻的控制栅极之间的所述衬底中分别形成第二掺杂区；以及
在每一控制栅极未与所述选择栅极相邻的一侧的所述衬底中分别形成第三掺杂区。
11.根据权利要求10所述的半导体元件的制造方法，其特征在于，还包括在所述衬底中形成阱区，其中所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区位于所述阱区中，且所述阱区为第一导电型；所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区为第二导电型。
12.根据权利要求9所述的半导体元件的制造方法，其特征在于，所述第一介电层的长度大于所述第一介电层与所述第二介电层长度总和的1/5。
13.一种半导体元件的制造方法，其特征在于，包括：
提供衬底，所述衬底包括第一区、第二区以及第三区，其中所述第二区介于所述第一区与所述第三区之间；
在所述衬底的所述第一区上形成图案化的电荷存储材料层；
在所述衬底的所述第二区上形成图案化的第一介电材料层，与所述图案化的电荷存储材料层相邻；
在所述衬底的所述第三区上形成第二介电材料层；
在所述衬底上形成选择栅极以及控制栅极，其中所述选择栅极覆盖部分所述图案化的第一介电材料层与部分所述第二介电材料层，所述控制栅极覆盖部分所述图案化的电荷存储材料层；以及
移除未被所述选择栅极覆盖的所述图案化的第一介电材料层与所述第二介电材料层，以形成第一介电层以及第二介电层，以及移除未被所述控制栅极覆盖的所述图案化的电荷存储材料层，以形成电荷存储层，
其中所述第一介电层具有第一厚度，所述第二介电层具有第二厚度，所述第一厚度大于所述第二厚度。
14.根据权利要求13所述的半导体元件的制造方法，其特征在于，还包括：
在所述选择栅极未与所述控制栅极相邻的一侧的所述衬底中形成第一掺杂区；
在所述选择栅极与所述控制栅极之间的所述衬底中形成第二掺杂区；以及
在所述控制栅极未与所述选择栅极相邻的一侧的所述衬底中形成第三掺杂区。
15.根据权利要求14所述的半导体元件的制造方法，其特征在于，还包括在所述衬底中形成阱区，其中所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区位于所述阱区中，且所述阱区为第一导电型；所述第一掺杂区、所述第二掺杂区以及所述第三掺杂区为第二导电型。
16.根据权利要求13所述的半导体元件的制造方法，其特征在于，所述第一介电层的长度大于所述第一介电层与所述第二介电层长度总和的1/5。
CN201410776215.2A 2014-04-02 2014-12-15 半导体元件及其制造方法 Active CN104979360B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461973867P 2014-04-02 2014-04-02
US61/973,867 2014-04-02

Publications (2)

Publication Number Publication Date
CN104979360A CN104979360A (zh) 2015-10-14
CN104979360B true CN104979360B (zh) 2018-04-06

Family

ID=52697245

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201410606080.5A Active CN104979358B (zh) 2014-04-02 2014-10-31 单一多晶硅层非易失性存储器的阵列结构
CN201410776215.2A Active CN104979360B (zh) 2014-04-02 2014-12-15 半导体元件及其制造方法
CN201510150703.7A Active CN104979353B (zh) 2014-04-02 2015-04-01 反熔丝单次可编程存储单元以及存储器的操作方法
CN201510255970.0A Active CN106206591B (zh) 2014-04-02 2015-05-19 具有辅助栅极的非易失性存储器单元结构
CN201611041736.9A Pending CN107393924A (zh) 2014-04-02 2016-11-24 具有辅助栅极的非易失性存储单元结构及其存储器数组

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410606080.5A Active CN104979358B (zh) 2014-04-02 2014-10-31 单一多晶硅层非易失性存储器的阵列结构

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201510150703.7A Active CN104979353B (zh) 2014-04-02 2015-04-01 反熔丝单次可编程存储单元以及存储器的操作方法
CN201510255970.0A Active CN106206591B (zh) 2014-04-02 2015-05-19 具有辅助栅极的非易失性存储器单元结构
CN201611041736.9A Pending CN107393924A (zh) 2014-04-02 2016-11-24 具有辅助栅极的非易失性存储单元结构及其存储器数组

Country Status (5)

Country Link
US (8) US9508396B2 (zh)
EP (2) EP2930750B1 (zh)
JP (3) JP6050393B2 (zh)
CN (5) CN104979358B (zh)
TW (5) TWI570894B (zh)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
TWI555213B (zh) * 2014-09-04 2016-10-21 力晶科技股份有限公司 快閃記憶體閘極結構及其製作方法
FR3025649B1 (fr) * 2014-09-09 2016-12-09 Stmicroelectronics Rousset Procede de polarisation d’un plan de source enterre d’une memoire non volatile a grilles de selection verticales
US9412667B2 (en) * 2014-11-25 2016-08-09 International Business Machines Corporation Asymmetric high-k dielectric for reducing gate induced drain leakage
TWI546903B (zh) * 2015-01-15 2016-08-21 聯笙電子股份有限公司 非揮發性記憶體單元
US9620176B2 (en) * 2015-09-10 2017-04-11 Ememory Technology Inc. One-time programmable memory array having small chip area
US9870167B2 (en) 2015-10-12 2018-01-16 Sandisk Technologies Llc Systems and methods of storing data
US10032783B2 (en) * 2015-10-30 2018-07-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits having an anti-fuse device and methods of forming the same
US9847133B2 (en) * 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
JP6200983B2 (ja) * 2016-01-25 2017-09-20 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． ワンタイムプログラマブルメモリセル、該メモリセルを含むメモリアレイのプログラム方法及び読み込み方法
KR102463920B1 (ko) * 2016-02-12 2022-11-07 에스케이하이닉스 주식회사 싱글 폴리 불휘발성 메모리 셀 및 메모리 셀 어레이, 동작 방법
KR102359372B1 (ko) * 2016-02-17 2022-02-09 에스케이하이닉스 주식회사 싱글-폴리 불휘발성 메모리 셀
US9673210B1 (en) * 2016-02-25 2017-06-06 Globalfoundries Inc. Semiconductor structure including a nonvolatile memory cell having a charge trapping layer and method for the formation thereof
JP6608312B2 (ja) * 2016-03-08 2019-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102567072B1 (ko) * 2016-03-21 2023-08-17 에스케이하이닉스 주식회사 수평형 바이폴라 접합 트랜지스터를 갖는 안티퓨즈 불휘발성 메모리 소자
US10115682B2 (en) 2016-04-13 2018-10-30 Ememory Technology Inc. Erasable programmable non-volatile memory
US20180137927A1 (en) * 2016-04-16 2018-05-17 Chengdu Haicun Ip Technology Llc Three-Dimensional Vertical One-Time-Programmable Memory Comprising No Separate Diode Layer
US10074438B2 (en) * 2016-06-10 2018-09-11 Cypress Semiconductor Corporation Methods and devices for reducing program disturb in non-volatile memory cell arrays
TWI570892B (zh) * 2016-06-30 2017-02-11 世界先進積體電路股份有限公司 記憶體裝置及其製造方法
US9633734B1 (en) * 2016-07-14 2017-04-25 Ememory Technology Inc. Driving circuit for non-volatile memory
KR102178025B1 (ko) * 2016-08-09 2020-11-13 매그나칩 반도체 유한회사 감소된 레이아웃 면적을 갖는 otp 셀
US9589971B1 (en) * 2016-09-12 2017-03-07 Vanguard International Semiconductor Corporation Anti-fuse one-time programmable memory cell and anti-fuse one-time programmable memory array
CN107887389B (zh) * 2016-09-30 2020-08-04 财团法人交大思源基金会 集成电路记忆体及其操作方法
US10395745B2 (en) 2016-10-21 2019-08-27 Synposys, Inc. One-time programmable bitcell with native anti-fuse
US9997253B1 (en) 2016-12-08 2018-06-12 Cypress Semiconductor Corporation Non-volatile memory array with memory gate line and source line scrambling
US10446562B1 (en) * 2017-01-10 2019-10-15 Synopsys, Inc. One-time programmable bitcell with partially native select device
US9882566B1 (en) * 2017-01-10 2018-01-30 Ememory Technology Inc. Driving circuit for non-volatile memory
KR20180085120A (ko) * 2017-01-17 2018-07-26 삼성전자주식회사 반도체 메모리 장치
US10096602B1 (en) * 2017-03-15 2018-10-09 Globalfoundries Singapore Pte. Ltd. MTP memory for SOI process
TWI630623B (zh) * 2017-04-07 2018-07-21 力旺電子股份有限公司 可編程可抹除的非揮發性記憶體
CN108735266B (zh) * 2017-04-24 2021-06-22 物联记忆体科技股份有限公司 具有字元抹除与减少写入干扰的非易失性存储器装置
US10090309B1 (en) * 2017-04-27 2018-10-02 Ememory Technology Inc. Nonvolatile memory cell capable of improving program performance
US10163520B1 (en) * 2017-10-16 2018-12-25 Synopsys, Inc. OTP cell with improved programmability
US10879256B2 (en) 2017-11-22 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded memory using SOI structures and methods
US11063772B2 (en) 2017-11-24 2021-07-13 Ememory Technology Inc. Multi-cell per bit nonvolatile memory unit
US11367731B2 (en) 2017-11-24 2022-06-21 Taiwan Semiconductor Manufacturing Company Ltd. Memory device and method of manufacturing the same
US10615166B2 (en) 2017-12-19 2020-04-07 International Business Machines Corporation Programmable device compatible with vertical transistor flow
CN109979943B (zh) * 2017-12-28 2022-06-21 联华电子股份有限公司 半导体元件及其制造方法
US10505521B2 (en) * 2018-01-10 2019-12-10 Ememory Technology Inc. High voltage driver capable of preventing high voltage stress on transistors
US10797063B2 (en) * 2018-01-10 2020-10-06 Ememory Technology Inc. Single-poly nonvolatile memory unit
US11011533B2 (en) 2018-01-10 2021-05-18 Ememory Technology Inc. Memory structure and programing and reading methods thereof
CN113097177B (zh) 2018-01-15 2023-07-18 联华电子股份有限公司 半导体元件
KR102422839B1 (ko) * 2018-02-23 2022-07-19 에스케이하이닉스 시스템아이씨 주식회사 수평 커플링 구조 및 단일층 게이트를 갖는 불휘발성 메모리 소자
KR102385951B1 (ko) * 2018-02-23 2022-04-14 에스케이하이닉스 시스템아이씨 주식회사 프로그램 효율이 증대되는 원 타임 프로그래머블 메모리 및 그 제조방법
CN110416213B (zh) * 2018-04-28 2021-07-20 无锡华润上华科技有限公司 Otp存储器件及其制作方法、电子装置
TWI698003B (zh) * 2018-06-15 2020-07-01 卡比科技有限公司 非揮發性記憶體裝置
US11282844B2 (en) * 2018-06-27 2022-03-22 Ememory Technology Inc. Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate
CN108831885B (zh) * 2018-06-29 2022-08-16 上海华虹宏力半导体制造有限公司 改善pmos otp性能的方法
US10685727B2 (en) * 2018-08-10 2020-06-16 Ememory Technology Inc. Level shifter
US10818592B1 (en) * 2019-04-29 2020-10-27 Nanya Technology Corporation Semiconductor memory device including decoupling capacitor array arranged overlying one-time programmable device
US11508719B2 (en) * 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
CN112086115B (zh) * 2019-06-14 2023-03-28 力旺电子股份有限公司 存储器系统
US11031779B2 (en) 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
CN112397516A (zh) * 2019-08-13 2021-02-23 长鑫存储技术有限公司 反熔丝存储单元及其制作方法
CN112786602B (zh) * 2019-11-06 2022-08-26 成都锐成芯微科技股份有限公司 单层多晶硅非易失性存储单元及其存储器
US11296096B2 (en) * 2019-11-08 2022-04-05 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid junctions
CN112802523A (zh) * 2019-11-14 2021-05-14 力旺电子股份有限公司 只读式存储单元及其相关的存储单元阵列
CN111129017B (zh) * 2019-12-26 2022-06-07 华虹半导体(无锡)有限公司 Otp存储器及其制造方法
US11217595B2 (en) * 2020-01-15 2022-01-04 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structure with hybrid device and hybrid junction for select transistor
US11158641B2 (en) * 2020-02-12 2021-10-26 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid devices and hybrid junctions
US11189356B2 (en) * 2020-02-27 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable memory
US11018143B1 (en) * 2020-03-12 2021-05-25 Zhuhai Chuangfeixin Technology Co., Ltd. Antifuse OTP structures with hybrid low-voltage devices
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
CN113496986B (zh) * 2020-04-07 2023-12-12 长鑫存储技术有限公司 反熔丝单元结构及反熔丝阵列
CN113496987B (zh) 2020-04-08 2024-03-29 长鑫存储技术有限公司 反熔丝器件及反熔丝单元
CN113496988B (zh) * 2020-04-08 2023-12-12 长鑫存储技术有限公司 反熔丝单元及反熔丝阵列
US11742024B2 (en) * 2020-05-27 2023-08-29 Taiwan Semiconductor Manufacturing Company Limited Memory device comprising source line coupled to multiple memory cells and method of operation
US11877456B2 (en) * 2020-09-15 2024-01-16 Ememory Technology Inc. Memory cell of non-volatile memory
TWI739598B (zh) 2020-09-15 2021-09-11 力旺電子股份有限公司 運用於多階型記憶胞陣列之編程與驗證方法
TWI747528B (zh) * 2020-09-28 2021-11-21 億而得微電子股份有限公司 小面積低電壓反熔絲元件與陣列
TWI819457B (zh) * 2021-02-18 2023-10-21 力旺電子股份有限公司 多次編程非揮發性記憶體的記憶胞陣列
US11980029B2 (en) 2021-11-15 2024-05-07 Ememory Technology Inc. Erasable programmable single-ploy non-volatile memory cell and associated array structure
WO2023206152A1 (zh) * 2022-04-27 2023-11-02 华为技术有限公司 一种反熔丝存储器及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1524297A (zh) * 2001-07-27 2004-08-25 ��ʽ���������Ƽ� 半导体器件
TW201407781A (zh) * 2012-08-06 2014-02-16 Magnachip Semiconductor Ltd 半導體裝置及其製造方法

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163180A (en) * 1991-01-18 1992-11-10 Actel Corporation Low voltage programming antifuse and transistor breakdown method for making same
US5241496A (en) * 1991-08-19 1993-08-31 Micron Technology, Inc. Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells
US5912842A (en) * 1995-11-14 1999-06-15 Programmable Microelectronics Corp. Nonvolatile PMOS two transistor memory cell and array
US5966329A (en) * 1997-10-09 1999-10-12 Programmable Microelectronics Corporation Apparatus and method for programming PMOS memory cells
US6326663B1 (en) * 1999-03-26 2001-12-04 Vantis Corporation Avalanche injection EEPROM memory cell with P-type control gate
US6191980B1 (en) * 2000-03-07 2001-02-20 Lucent Technologies, Inc. Single-poly non-volatile memory cell having low-capacitance erase gate
US6798693B2 (en) 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
WO2003025944A1 (en) 2001-09-18 2003-03-27 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
JP3954368B2 (ja) * 2001-11-26 2007-08-08 力旺電子股▲フン▼有限公司 消去型プログラマブルリードオンリーメモリ
US6693819B2 (en) * 2002-01-08 2004-02-17 Broadcom Corporation High voltage switch circuitry
US6678190B2 (en) 2002-01-25 2004-01-13 Ememory Technology Inc. Single poly embedded eprom
US6882574B2 (en) * 2002-01-25 2005-04-19 Ememory Technology Inc. Single poly UV-erasable programmable read only memory
US6667510B2 (en) * 2002-02-19 2003-12-23 Silicon Based Technology Corp. Self-aligned split-gate flash memory cell and its contactless memory array
TW536818B (en) * 2002-05-03 2003-06-11 Ememory Technology Inc Single-poly EEPROM
US20050030827A1 (en) * 2002-09-16 2005-02-10 Impinj, Inc., A Delaware Corporation PMOS memory cell
US7212446B2 (en) * 2002-09-16 2007-05-01 Impinj, Inc. Counteracting overtunneling in nonvolatile memory cells using charge extraction control
JP3941943B2 (ja) * 2003-03-12 2007-07-11 力旺電子股▲ふん▼有限公司 Ｒｏｍ
JP4093359B2 (ja) * 2003-03-19 2008-06-04 力旺電子股▲ふん▼有限公司 電気的に消去可能なプログラマブルロジックデバイス
US6914825B2 (en) * 2003-04-03 2005-07-05 Ememory Technology Inc. Semiconductor memory device having improved data retention
JP4314085B2 (ja) * 2003-09-08 2009-08-12 パナソニック株式会社 不揮発性半導体記憶装置
KR100546391B1 (ko) 2003-10-30 2006-01-26 삼성전자주식회사 소노스 소자 및 그 제조 방법
US7164177B2 (en) * 2004-01-02 2007-01-16 Powerchip Semiconductor Corp. Multi-level memory cell
JP2005235836A (ja) * 2004-02-17 2005-09-02 Nippon Precision Circuits Inc 半導体記憶装置
US7078761B2 (en) 2004-03-05 2006-07-18 Chingis Technology Corporation Nonvolatile memory solution using single-poly pFlash technology
US7015537B2 (en) * 2004-04-12 2006-03-21 Silicon Storage Technology, Inc. Isolation-less, contact-less array of nonvolatile memory cells each having a floating gate for storage of charges, and methods of manufacturing, and operating therefor
TWI227501B (en) * 2004-04-14 2005-02-01 Novatek Microelectronics Corp Apparatus and method for reprogramming by using one-time programming element
US7307534B2 (en) * 2004-04-21 2007-12-11 Impinj, Inc. RFID tag using hybrid non-volatile memory
US7283390B2 (en) 2004-04-21 2007-10-16 Impinj, Inc. Hybrid non-volatile memory
JP4753413B2 (ja) * 2005-03-02 2011-08-24 三洋電機株式会社 不揮発性半導体記憶装置及びその製造方法
US20060203591A1 (en) 2005-03-11 2006-09-14 Lee Dong K One time programmable read-only memory comprised of fuse and two selection transistors
US7277347B2 (en) 2005-06-28 2007-10-02 Cypress Semiconductor Corporation Antifuse capacitor for configuring integrated circuits
US7253496B2 (en) * 2005-06-28 2007-08-07 Cypress Semiconductor Corporation Antifuse circuit with current regulator for controlling programming current
US20070030026A1 (en) * 2005-08-02 2007-02-08 Shih-Pin Hsu Multiple-time programming apparatus and method using one-time programming element
JP4940144B2 (ja) * 2005-10-17 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5181423B2 (ja) * 2006-03-20 2013-04-10 ソニー株式会社 半導体メモリデバイスとその動作方法
US20070247915A1 (en) * 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US8122307B1 (en) * 2006-08-15 2012-02-21 Synopsys, Inc. One time programmable memory test structures and methods
US7474568B2 (en) * 2006-08-24 2009-01-06 Virage Logic Corporation Non-volatile memory with programming through band-to-band tunneling and impact ionization gate current
JP4427534B2 (ja) * 2006-09-29 2010-03-10 株式会社東芝 Ｍｏｓキャパシタ、チャージポンプ回路、及び半導体記憶回路
US7436710B2 (en) * 2007-03-12 2008-10-14 Maxim Integrated Products, Inc. EEPROM memory device with cell having NMOS in a P pocket as a control gate, PMOS program/erase transistor, and PMOS access transistor in a common well
US7869279B1 (en) * 2007-04-03 2011-01-11 Maxim Integrated Products, Inc. EEPROM memory device and method of programming memory cell having N erase pocket and program and access transistors
US7903465B2 (en) * 2007-04-24 2011-03-08 Intersil Americas Inc. Memory array of floating gate-based non-volatile memory cells
US7688627B2 (en) * 2007-04-24 2010-03-30 Intersil Americas Inc. Flash memory array of floating gate-based non-volatile memory cells
US8933492B2 (en) 2008-04-04 2015-01-13 Sidense Corp. Low VT antifuse device
US8344443B2 (en) * 2008-04-25 2013-01-01 Freescale Semiconductor, Inc. Single poly NVM devices and arrays
US7795091B2 (en) * 2008-04-30 2010-09-14 Winstead Brian A Method of forming a split gate memory device and apparatus
JP5239548B2 (ja) * 2008-06-25 2013-07-17 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US7983081B2 (en) * 2008-12-14 2011-07-19 Chip.Memory Technology, Inc. Non-volatile memory apparatus and method with deep N-well
US8395923B2 (en) * 2008-12-30 2013-03-12 Intel Corporation Antifuse programmable memory array
JP5328020B2 (ja) 2009-01-15 2013-10-30 セイコーインスツル株式会社 メモリ装置及びメモリアクセス方法
EP2267724A1 (fr) * 2009-06-26 2010-12-29 STMicroelectronics Rousset SAS Architecture de mémoire EEPROM optimisée pour les mémoires embarquées
US8174063B2 (en) * 2009-07-30 2012-05-08 Ememory Technology Inc. Non-volatile semiconductor memory device with intrinsic charge trapping layer
US8344445B2 (en) * 2009-07-30 2013-01-01 Ememory Technology Inc. Non-volatile semiconductor memory cell with dual functions
JP2011119640A (ja) 2009-11-06 2011-06-16 Renesas Electronics Corp 半導体装置およびその製造方法
US20110108926A1 (en) * 2009-11-12 2011-05-12 National Semiconductor Corporation Gated anti-fuse in CMOS process
US8937357B2 (en) 2010-03-01 2015-01-20 Broadcom Corporation One-time programmable semiconductor device
US8797820B2 (en) * 2010-06-08 2014-08-05 Chengdu Kiloway Electronics Inc. Soft breakdown mode, low voltage, low power antifuse-based non-volatile memory cell
US8259518B2 (en) * 2010-06-08 2012-09-04 Sichuan Kiloway Electronics Inc. Low voltage and low power memory cell based on nano current voltage divider controlled low voltage sense MOSFET
US8355282B2 (en) * 2010-06-17 2013-01-15 Ememory Technology Inc. Logic-based multiple time programming memory cell
US8908412B2 (en) * 2010-07-20 2014-12-09 Texas Instruments Incorporated Array architecture for reduced voltage, low power, single poly EEPROM
JP2012039044A (ja) * 2010-08-11 2012-02-23 Toshiba Corp 半導体装置及びその製造方法
US9818478B2 (en) * 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
EP2541600B1 (en) 2011-06-29 2018-02-14 eMemory Technology Inc. Non-volatile semiconductor memory cell with dual functions and method of operating thereof
TWI490982B (zh) 2011-08-16 2015-07-01 Maxchip Electronics Corp 半導體結構及其製造方法
JP2013187534A (ja) * 2012-03-08 2013-09-19 Ememory Technology Inc 消去可能プログラマブル単一ポリ不揮発性メモリ
US8941167B2 (en) * 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
US8592886B2 (en) * 2012-03-08 2013-11-26 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
JP5842717B2 (ja) * 2012-04-05 2016-01-13 株式会社ソシオネクスト 半導体記憶装置
TWI467745B (zh) 2012-05-07 2015-01-01 Ememory Technology Inc 非揮發性記憶體及其製作方法
US8921175B2 (en) * 2012-07-20 2014-12-30 Semiconductor Components Industries, Llc Process of forming an electronic device including a nonvolatile memory cell
US9356158B2 (en) * 2012-07-20 2016-05-31 Semiconductor Components Industries, Llc Electronic device including a tunnel structure
US8681528B2 (en) * 2012-08-21 2014-03-25 Ememory Technology Inc. One-bit memory cell for nonvolatile memory and associated controlling method
US9018691B2 (en) * 2012-12-27 2015-04-28 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9281074B2 (en) 2013-05-16 2016-03-08 Ememory Technology Inc. One time programmable memory cell capable of reducing leakage current and preventing slow bit response
US9041089B2 (en) * 2013-06-07 2015-05-26 Ememory Technology Inc. Nonvolatile memory structure
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9171856B2 (en) * 2013-10-01 2015-10-27 Ememory Technology Inc. Bias generator for flash memory and control method thereof
US9384815B2 (en) * 2013-10-08 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for preventing leakage currents in memory cells
EP2924595A1 (en) * 2014-03-28 2015-09-30 Acast AB Method for associating media files with additional content
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
US9431111B2 (en) * 2014-07-08 2016-08-30 Ememory Technology Inc. One time programming memory cell, array structure and operating method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1524297A (zh) * 2001-07-27 2004-08-25 ��ʽ���������Ƽ� 半导体器件
TW201407781A (zh) * 2012-08-06 2014-02-16 Magnachip Semiconductor Ltd 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TWI582961B (zh) 2017-05-11
TW201539720A (zh) 2015-10-16
JP2015198253A (ja) 2015-11-09
US9324381B2 (en) 2016-04-26
JP6050393B2 (ja) 2016-12-21
US20150287438A1 (en) 2015-10-08
US9601164B2 (en) 2017-03-21
TWI570894B (zh) 2017-02-11
JP2017098551A (ja) 2017-06-01
US9368161B2 (en) 2016-06-14
CN106206591A (zh) 2016-12-07
US20160379688A1 (en) 2016-12-29
EP3139408B1 (en) 2020-06-24
TW201637177A (zh) 2016-10-16
TW201539670A (zh) 2015-10-16
CN104979353A (zh) 2015-10-14
CN104979360A (zh) 2015-10-14
TWI594375B (zh) 2017-08-01
JP6373943B2 (ja) 2018-08-15
US9601501B2 (en) 2017-03-21
EP2930750A2 (en) 2015-10-14
EP2930750A3 (en) 2016-02-17
CN104979353B (zh) 2018-04-06
US9530460B2 (en) 2016-12-27
CN107393924A (zh) 2017-11-24
JP2015198249A (ja) 2015-11-09
US20160379687A1 (en) 2016-12-29
US9953685B2 (en) 2018-04-24
US20150287730A1 (en) 2015-10-08
CN104979358B (zh) 2018-04-06
TWI569418B (zh) 2017-02-01
JP6096237B2 (ja) 2017-03-15
CN106206591B (zh) 2019-05-14
US20160260727A1 (en) 2016-09-08
US20160254032A1 (en) 2016-09-01
US20150287738A1 (en) 2015-10-08
EP3139408A1 (en) 2017-03-08
US9613663B2 (en) 2017-04-04
US20150287732A1 (en) 2015-10-08
EP2930750B1 (en) 2020-02-26
TWI582959B (zh) 2017-05-11
US9508396B2 (en) 2016-11-29
TW201539722A (zh) 2015-10-16
CN104979358A (zh) 2015-10-14
TW201810618A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
CN104979360B (zh) 半导体元件及其制造方法
TW318961B (zh)
TW494573B (en) Non-volatile memory device having a metal-oxide-nitride-oxide-semiconductor gate structure and fabrication method thereof
TWI297932B (en) Method for fabricating semiconductor device
JP3578897B2 (ja) 凹状のフローティングゲートを具備した不揮発性メモリ素子の製造方法
KR100479399B1 (ko) 불휘발성 반도체 기억 장치
JP2009503855A (ja) トレンチ内にナノ結晶記憶要素を含むプログラム可能構造
TW201030945A (en) Nonvolatile memory cell and method for fabricating the same
JP6454646B2 (ja) 電荷トラップスプリットゲートデバイス及びその製作方法
CN103794609B (zh) 非挥发性内存单元及非挥发性内存矩阵
CN106024797A (zh) 半导体器件及其制造方法
JPH03209766A (ja) 不揮発性メモリ及びその製造方法
CN101621035B (zh) 具有otp功能的非晶硅monos或mas存储单元结构
TWI289912B (en) Method of manufacturing a non-volatile memory device
US8390075B2 (en) Semiconductor memory devices and methods of fabricating the same
US20080042191A1 (en) Non-volatile memory device and method of fabricating the same
TWI360201B (en) Nonvolatile memory having raised source and drain
CN104934430B (zh) Nor型闪存存储器及其制造方法
US11450680B2 (en) Split gate charge trapping memory cells having different select gate and memory gate heights
KR101111917B1 (ko) 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법
TW497270B (en) Method for making semiconductors
CN109524407B (zh) 存储器及其制造方法
TW527726B (en) Flash memory structure, its manufacturing method and operation method
CN108054168B (zh) 闪存单元结构及其制造方法
TWI606578B (zh) 非揮發性記憶體陣列及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant