JP2005235836A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2005235836A JP2005235836A JP2004039755A JP2004039755A JP2005235836A JP 2005235836 A JP2005235836 A JP 2005235836A JP 2004039755 A JP2004039755 A JP 2004039755A JP 2004039755 A JP2004039755 A JP 2004039755A JP 2005235836 A JP2005235836 A JP 2005235836A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitor
- memory device
- semiconductor memory
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題の解決手段】 アンチヒューズとして用いられる半導体記憶装置は、半導体基板1と、この半導体基板1上に形成されたウェル2と、このウェル2内に存在する拡散層41と、この拡散層41上に絶縁膜42,43、導電体膜44を順次積層した構造をもつMOSキャパシタ4とを備え、このMOSキャパシタ4の絶縁膜42,43は、中心部の絶縁膜43の厚さが周辺部の絶縁膜42の厚さより薄く形成する。
【選択図】 図1
Description
2 ウェル
3 MOSトランジスタ
31 ドレイン
32 ソース
33 ゲート絶縁膜
34 ゲート電極
4 MOSキャパシタ
41 拡散層
42 キャパシタ周辺部の厚い絶縁膜
43 キャパシタ中心部の薄い絶縁膜
44 キャパシタ電極
5 定電流源
6 ドレイン電位検出部
Claims (5)
- アンチヒューズとして用いられる半導体記憶装置において、
半導体基板と、この半導体基板上に形成されたウェルと、このウェル内に存在する拡散層と、この拡散層上に絶縁膜、導電体膜を順次積層した構造をもつMOSキャパシタとを備え、
このMOSキャパシタの前記絶縁膜は、中心部の厚さが周辺部の厚さより薄い
ことを特徴とする半導体記憶装置。 - アンチヒューズとして用いられる半導体記憶装置において、
半導体基板と、この半導体基板上に形成されたウェルと、このウェル内に形成されたMOSトランジスタと、前記ウェル内に存在し前記MOSトランジスタのソースまたはドレインと同じ導電型を持つ拡散層と、この拡散層上に絶縁膜、導電体膜を順次積層した構造をもつMOSキャパシタとを備え、
前記MOSキャパシタの絶縁膜は、中心部の厚さが周辺部の厚さより薄い
ことを特徴とする半導体記憶装置。 - MOSキャパシタの絶縁膜は、中心部の厚さが4nm以下であることを特徴とする請求項1または請求項2記載の半導体記憶装置。
- MOSキャパシタの絶縁膜は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化シリコン−窒化シリコン、酸化シリコン−窒化シリコン−酸化シリコンのいずれか一つからなることを特徴とする請求項1〜請求項3のいずれか1項記載の半導体記憶装置。
- MOSキャパシタは、拡散層のソースまたはドレインいずれかの上に絶縁膜と導電体膜を順次積層した構造をもつことを特徴とする請求項2〜請求項4のいずれか1項記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004039755A JP2005235836A (ja) | 2004-02-17 | 2004-02-17 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004039755A JP2005235836A (ja) | 2004-02-17 | 2004-02-17 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005235836A true JP2005235836A (ja) | 2005-09-02 |
Family
ID=35018508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004039755A Pending JP2005235836A (ja) | 2004-02-17 | 2004-02-17 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005235836A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007115842A (ja) * | 2005-10-19 | 2007-05-10 | Seiko Npc Corp | 半導体記憶装置 |
JP2015198253A (ja) * | 2014-04-02 | 2015-11-09 | 力旺電子股▲ふん▼有限公司 | 性能改善を有するアンチヒューズotpメモリセル、およびメモリの製造方法と操作方法 |
-
2004
- 2004-02-17 JP JP2004039755A patent/JP2005235836A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007115842A (ja) * | 2005-10-19 | 2007-05-10 | Seiko Npc Corp | 半導体記憶装置 |
JP2015198253A (ja) * | 2014-04-02 | 2015-11-09 | 力旺電子股▲ふん▼有限公司 | 性能改善を有するアンチヒューズotpメモリセル、およびメモリの製造方法と操作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004111626A (ja) | 半導体装置 | |
JP5090674B2 (ja) | フラッシュメモリ素子のレジスタ形成方法 | |
JP2005026641A (ja) | 半導体装置およびその製造方法 | |
US6329232B1 (en) | Method of manufacturing a semiconductor device | |
JP2005032800A (ja) | 半導体装置の製造方法 | |
US20040021222A1 (en) | Semiconductor memory device and method for manufacturing the same | |
KR101096033B1 (ko) | 반도체 소자의 제조방법 | |
JP2010118439A (ja) | 半導体記憶装置及びその製造方法 | |
JP5274878B2 (ja) | 半導体装置及びその製造方法 | |
JP2009212348A (ja) | 電気フューズ素子及び半導体装置、並びにそれらの製造方法 | |
JP2011100823A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
JP2005235836A (ja) | 半導体記憶装置 | |
US6300238B1 (en) | Method of fabricating node contact opening | |
Peng et al. | Elimination of tungsten-voids in middle-of-line contacts for advanced planar cmos and finfet technology | |
JP2009164534A (ja) | 半導体装置およびその製造方法 | |
US6713349B2 (en) | Method for fabricating a split gate flash memory cell | |
US6982455B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2000228499A (ja) | 半導体記憶装置およびその製造方法 | |
KR100523919B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
JP2008300396A (ja) | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ | |
JP2009231592A (ja) | 半導体装置の製造方法 | |
JP2005064175A (ja) | 半導体装置の製造方法 | |
JP2002057306A (ja) | 半導体装置及びその製造方法 | |
JPH1050950A (ja) | 半導体集積回路装置の製造方法 | |
KR100728952B1 (ko) | 반도체 소자의 전기적 퓨즈 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070130 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080409 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100303 |