JP2009212348A - 電気フューズ素子及び半導体装置、並びにそれらの製造方法 - Google Patents
電気フューズ素子及び半導体装置、並びにそれらの製造方法 Download PDFInfo
- Publication number
- JP2009212348A JP2009212348A JP2008054762A JP2008054762A JP2009212348A JP 2009212348 A JP2009212348 A JP 2009212348A JP 2008054762 A JP2008054762 A JP 2008054762A JP 2008054762 A JP2008054762 A JP 2008054762A JP 2009212348 A JP2009212348 A JP 2009212348A
- Authority
- JP
- Japan
- Prior art keywords
- film
- fuse
- gate electrode
- semiconductor substrate
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体基板1と、半導体基板1の活性領域Kに形成された不純物拡散層領域8,8と、不純物拡散層領域8,8間の半導体基板1上においてフューズ用絶縁膜3を介して形成されたフューズ用ゲート電極5と、を具備してなり、フューズ用絶縁膜3は、フューズ用ゲート電極5のゲート長方向両端直下に配置された熱酸化シリコン膜3b,3bと、熱酸化シリコン膜3b,3bの間に配置されたHigh−k膜3aとからなることを特徴とする。
【選択図】図1
Description
MOS型トランジスタを備えた半導体装置において電気フューズ素子を形成する場合、MOS型トランジスタをそのまま用い、ゲート絶縁膜の破壊の有無により導通状態を変更する技術が知られている(特許文献1)。
High‐k絶縁膜としては、ハフニウム(Hf)やジルコニウム(Zr)を含んだ酸化物系の絶縁膜を具体例としてあげることができるが、それ以外にも多種の膜種が利用できる。
電気フューズは、MOS型トランジスタと同様のプロセスで形成される場合があるので、電気フューズにおいてもフューズ用の絶縁膜として、High−k膜が使用される場合がある。
図16は従来の電気フューズ素子の縦断面図であり、P型のシリコン(Si)基板51に、埋込絶縁膜52,52からなる素子分離領域Sが設けられ、素子分離領域Sに区画される活性領域Kが設けられ、活性領域Kには不純物拡散層領域55,55が形成されている。不純物拡散層領域55,55は、リン等の不純物を導入して形成したN型の拡散層領域である。
シリコン基板51上には、不純物拡散層領域55,55の間に、フューズ用絶縁膜53を介して、フューズ用ゲート電極54が形成されている。フューズ用絶縁膜53には、High‐k膜が使用されており、このようなHigh‐k膜は、CVD(Chemical Vapor Deposition)法で成膜することが一般的である(例えば、特許文献2)。
電気フューズ素子の導通状態を判定するには、シリコン基板51および不純物拡散層領域55を共に接地電位とし、フューズ用ゲート電極54にはフューズ用絶縁膜53が破壊しない程度の小電圧を印加する。この状態で流れるゲート電流をモニターし、あらかじめ設定した基準電流値と比較して基準電流値以上の電流が流れる場合には、導通状態と判定することができる。初期状態においては、電気フューズ素子は非導通状態となっている。
導通状態を変更するには、フューズ用ゲート電極54とシリコン基板51間に大電圧を印加してフューズ用絶縁膜53を破壊し、フューズ用ゲート電極54とシリコン基板51または不純物拡散層領域55間に導電パスを形成する。これにより、上記判定動作において基準値以上のゲート電流値が流れるため、電気フューズ素子は導通状態と判定される。
そのため、High‐k絶縁膜を備えたMOS型トランジスタを用いて電気フューズ素子を構成した場合、絶縁破壊によって導通状態を変更したフューズの状態判定に際して、誤動作が起きやすいと言う問題があった。
〔1〕 本発明の電気フューズ素子は、半導体基板と、前記半導体基板の活性領域に形成された不純物拡散層領域と、前記不純物拡散層領域間の前記半導体基板上においてフューズ用絶縁膜を介して形成されたフューズ用ゲート電極と、を具備してなり、
前記フューズ用絶縁膜は、前記フューズ用ゲート電極のゲート長方向両端直下に配置された熱酸化シリコン膜と、前記熱酸化シリコン膜の間に配置されたHigh−k膜とからなることを特徴とする。
〔2〕 また、本発明の電気フューズ素子は、前記フューズ用ゲート電極上に設けられたキャップ絶縁膜と、前記キャップ絶縁膜の側面および前記フューズ用ゲート電極の側面側に形成されたサイドウォールスペーサと、備えることができる。
〔3〕 本発明の半導体装置は、半導体基板と、前記半導体基板の活性領域に形成された不純物拡散層領域と、前記不純物拡散層領域間の前記半導体基板上においてHigh‐k膜からなるゲート絶縁膜を介して形成されたゲート電極と、を具備してなるMOS型トランジスタと、前記〔1〕または〔2〕に記載の電気フューズ素子と、を備えたことを特徴とする。
〔4〕 本発明の電気フューズ素子の製造方法は、半導体基板の活性領域に不純物拡散層領域を形成する工程と、前記不純物拡散層領域間の前記半導体基板上においてHigh‐k膜を形成するとともに、前記High−k膜上にフューズ用ゲート電極を形成する工程と、前記High−k膜のうち、前記フューズ用ゲート電極のゲート長方向両端直下にある前記High−k膜を除く工程と、前記フューズ用ゲート電極のゲート長方向両端直下において熱酸化シリコン膜を前記フューズ用ゲート電極と前記半導体基板間に形成ことによって、前記High−k膜および前記熱酸化シリコン膜からなるフューズ用絶縁膜を形成する工程と、前記フューズ用ゲート電極のゲート長方向両側の前記半導体基板に不純物拡散層領域を形成すること、を具備してなることを特徴とする。
〔5〕 また、本発明の電気フューズ素子の製造方法は、前記フューズ用ゲート電極上にキャップ絶縁膜を形成する工程と、前記キャップ絶縁膜の側面および前記フューズ用ゲート電極の側面側にサイドウォールスペーサを形成する工程と、を備えることがきでる。
〔6〕 本発明の半導体装置の製造方法は、前記半導体基板の別の活性領域に前記〔4〕または〔5〕に記載の電気フューズを製造すると同時に、不純物拡散層領域を形成し、前記不純物拡散層領域間の前記半導体基板上にHigh‐k膜からなるゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記半導体基板上にソースドレインとなる不純物拡散層領域を形成することにより、MOS型トランジスタを形成することを特徴とする。
従って、本発明の電気フューズ素子を備えた半導体装置は、フューズ状態の判定に際して誤動作を防止することが可能となる。
(電気フューズ素子)
本発明の電気フューズ素子の一例について説明する。
図1に示すように、本発明の電気フューズ素子Fは、半導体基板1と、半導体基板1に埋込まれた埋込絶縁膜2,2からなる素子分離領域Sと、素子分離領域Sによって区画された活性領域Kと、活性領域Kに形成された不純物拡散層領域8,8と、不純物拡散層領域8,8間の半導体基板1上に形成されたフューズ用絶縁膜3と、フューズ用絶縁膜3上に形成されたフューズ用ゲート電極5と、から構成されている。また、フューズ用ゲート電極5と半導体基板1を覆うように熱酸化法で形成されたシリコン酸化膜(SiO2)からなる熱酸化シリコン膜7が形成されている。
High−k膜3aは、ハフニウム酸化物、タンタル酸化物、ランタン酸化物等の絶縁膜を用いることができる。また、High−k膜は、異なる材質の2層以上の絶縁膜を積層したものでもよい。
続いて、本発明の電気フューズ素子Fの製造方法について説明する。
図2に示すように、P型のシリコンからなる半導体基板1に、STI(Shallow Trench Isolation)法を用いて埋込絶縁膜2,2を埋め込み、素子分離領域Sを形成する。同時に、素子分離領域Sで区画された活性領域Kが形成される。
続いて、半導体基板1の表面を露出させた後に、CVD法等を用いて、High‐k膜3a(例えばHfSiO2等)を形成する。High‐k膜3aは単層膜以外に、複数の膜の積層体であっても良い。
なお、図4の工程におけるフューズ用ゲート電極5のドライエッチングに際して、図7に示すようにフューズ用ゲート電極5で覆われていない領域のHigh−k膜3aがすべて除去されるまでドライエッチングを行うことも可能である。この場合も、ウェットエッチング等で、フューズ用ゲート電極5の両端部のHigh−k膜3aを後退させることで、図5に示した形状を得る。以降の工程は、先に説明したものと同様となる。
本発明の電気フューズ素子Fの動作について説明する。
図8は、本発明の電気フューズ素子Fのゲート電極近傍の拡大図である。先に説明した項目については同じ参照符号を記載した。
一方、不純物拡散層領域8はN型であるため、フューズ用ゲート電極5に正電圧を印加すれば、不純物拡散層領域8の表面近傍は蓄積状態となる。このため不純物拡散層領域8上に位置する熱酸化シリコン膜3bにはフューズ用ゲート電極5に印加した電圧値がそのまま印加される。さらにHigh‐k膜3aは、使用する膜の種類にもよるが、膜中の多数のトラップ等の影響により同一の膜厚のピュアなシリコン酸化膜と比較した場合、リーク電流は流れやすいが絶縁破壊に至る限界耐圧は高くなる傾向がある。
(半導体装置H)
第1実施形態の電気フューズ素子Fと、MOS型トランジスタを同一の半導体基板1上に備えた半導体装置について説明する。
図12に示すように、本実施形態の半導体装置Hは、MOS型トランジスタTを設けて所望の回路を形成した領域Aと、電気フューズ素子Fを設けた領域Bと、から概略構成されている。
続いて、本発明の半導体装置Hの製造方法について説明する。
図9に示すように、P型のシリコンからなる半導体基板21に、STI法を用いて埋込絶縁膜2,22を埋め込み、素子分離領域Sを形成する。同時に、素子分離領域Sで区画された活性領域Kが形成される。
ここで、半導体基板21上の領域Aは、MOS型トランジスタを設けて所望の回路を形成する領域とし、領域Bには電気フューズ素子Fを設けるものとする。
この後に、フォトレジスト膜211は除去する。
領域Aでは、半導体基板21上のシリコン面が露出している領域には、領域Bと同様にピュアなシリコン酸化膜からなる熱酸化シリコン膜27が形成される。
(半導体装置H1)
本発明の電気フューズ素子を、サイドウォールスペーサを備えたMOS型トランジスタと組み合わせた半導体装置H1について説明する。
図15に示すように、半導体装置H1は、MOS型トランジスタT1を設けて所望の回路を形成した領域A1と、電気フューズ素子F1を設けた領域B1と、から概略構成されている。
図13に示すように、P型のシリコンからなる半導体基板31に、STI法を用いて埋込絶縁膜2,32を埋め込み、素子分離領域Sを形成する。同時に、素子分離領域Sで区画された活性領域Kが形成される。
ここで、半導体基板31上の領域A1は、MOS型トランジスタT1を設けて所望の回路を形成する領域とし、領域B1には電気フューズ素子F1を設けるものとする。
Claims (6)
- 半導体基板と、前記半導体基板の活性領域に形成された不純物拡散層領域と、前記不純物拡散層領域間の前記半導体基板上においてフューズ用絶縁膜を介して形成されたフューズ用ゲート電極と、を具備してなり、
前記フューズ用絶縁膜は、前記フューズ用ゲート電極のゲート長方向両端直下に配置された熱酸化シリコン膜と、前記熱酸化シリコン膜の間に配置されたHigh−k膜とからなることを特徴とする電気フューズ素子。 - 前記フューズ用ゲート電極上に設けられたキャップ絶縁膜と、前記キャップ絶縁膜の側面および前記フューズ用ゲート電極の側面側に形成されたサイドウォールスペーサと、備えたことを特徴とする請求項1に記載の電気フューズ素子。
- 半導体基板と、前記半導体基板の活性領域に形成された不純物拡散層領域と、前記不純物拡散層領域間の前記半導体基板上においてHigh‐k膜からなるゲート絶縁膜を介して形成されたゲート電極と、を具備してなるMOS型トランジスタと、請求項1または2に記載の電気フューズ素子と、を備えたことを特徴とする半導体装置。
- 半導体基板の活性領域に不純物拡散層領域を形成する工程と、前記不純物拡散層領域間の前記半導体基板上においてHigh‐k膜を形成するとともに、前記High−k膜上にフューズ用ゲート電極を形成する工程と、前記High−k膜のうち、前記フューズ用ゲート電極のゲート長方向両端直下にある前記High−k膜を除く工程と、前記フューズ用ゲート電極のゲート長方向両端直下において熱酸化シリコン膜を前記フューズ用ゲート電極と前記半導体基板間に形成することによって、前記High−k膜および前記熱酸化シリコン膜からなるフューズ用絶縁膜を形成する工程と、前記フューズ用ゲート電極のゲート長方向両側の前記半導体基板に不純物拡散層領域を形成すること、を具備してなることを特徴とする電気フューズ素子の製造方法。
- 前記フューズ用ゲート電極上にキャップ絶縁膜を形成する工程と、前記キャップ絶縁膜の側面および前記フューズ用ゲート電極の側面側にサイドウォールスペーサを形成する工程と、を備えたことを特徴とする請求項4に記載の電気フューズ素子の製造方法。
- 前記半導体基板の別の活性領域に請求項4または5に記載の電気フューズを製造すると同時に、不純物拡散層領域を形成し、前記不純物拡散層領域間の前記半導体基板上にHigh‐k膜からなるゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極を形成し、前記半導体基板上にソースドレインとなる不純物拡散層領域を形成することにより、MOS型トランジスタを形成することを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008054762A JP2009212348A (ja) | 2008-03-05 | 2008-03-05 | 電気フューズ素子及び半導体装置、並びにそれらの製造方法 |
US12/396,537 US20090224324A1 (en) | 2008-03-05 | 2009-03-03 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008054762A JP2009212348A (ja) | 2008-03-05 | 2008-03-05 | 電気フューズ素子及び半導体装置、並びにそれらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009212348A true JP2009212348A (ja) | 2009-09-17 |
Family
ID=41052715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008054762A Pending JP2009212348A (ja) | 2008-03-05 | 2008-03-05 | 電気フューズ素子及び半導体装置、並びにそれらの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090224324A1 (ja) |
JP (1) | JP2009212348A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140058220A (ko) * | 2012-11-06 | 2014-05-14 | 에스케이하이닉스 주식회사 | 반도체 소자의 안티퓨즈 및 그 제조 방법 |
US9431497B2 (en) * | 2013-05-21 | 2016-08-30 | Globalfoundries Singapore Pte. Ltd. | Transistor devices having an anti-fuse configuration and methods of forming the same |
CN108470676A (zh) * | 2018-04-04 | 2018-08-31 | 睿力集成电路有限公司 | 击穿式电熔丝结构及其形成方法、半导体器件 |
US10763210B2 (en) * | 2019-01-03 | 2020-09-01 | International Business Machines Corporation | Circular ring shaped antifuse device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291861A (ja) * | 2000-04-05 | 2001-10-19 | Nec Corp | Mosトランジスタ、トランジスタ製造方法 |
JP2003023155A (ja) * | 2001-05-04 | 2003-01-24 | Internatl Business Mach Corp <Ibm> | Mosfetおよびその製造方法 |
JP2005277261A (ja) * | 2004-03-26 | 2005-10-06 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
JP2007194486A (ja) * | 2006-01-20 | 2007-08-02 | Elpida Memory Inc | 半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6573132B1 (en) * | 1999-03-25 | 2003-06-03 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device having contacts self-aligned with a gate electrode thereof |
US20020033545A1 (en) * | 2000-09-21 | 2002-03-21 | General Electric Company | Controlled atmosphere sintering process for urania containing silica additive |
US6888198B1 (en) * | 2001-06-04 | 2005-05-03 | Advanced Micro Devices, Inc. | Straddled gate FDSOI device |
US6717226B2 (en) * | 2002-03-15 | 2004-04-06 | Motorola, Inc. | Transistor with layered high-K gate dielectric and method therefor |
KR100779479B1 (ko) * | 2004-12-24 | 2007-11-26 | 가부시키가이샤 리코 | 반도체 장치 |
US7619248B1 (en) * | 2005-03-18 | 2009-11-17 | Kovio, Inc. | MOS transistor with self-aligned source and drain, and method for making the same |
KR100866960B1 (ko) * | 2007-02-16 | 2008-11-05 | 삼성전자주식회사 | 반도체 집적 회로 |
-
2008
- 2008-03-05 JP JP2008054762A patent/JP2009212348A/ja active Pending
-
2009
- 2009-03-03 US US12/396,537 patent/US20090224324A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001291861A (ja) * | 2000-04-05 | 2001-10-19 | Nec Corp | Mosトランジスタ、トランジスタ製造方法 |
JP2003023155A (ja) * | 2001-05-04 | 2003-01-24 | Internatl Business Mach Corp <Ibm> | Mosfetおよびその製造方法 |
JP2005277261A (ja) * | 2004-03-26 | 2005-10-06 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
JP2007194486A (ja) * | 2006-01-20 | 2007-08-02 | Elpida Memory Inc | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090224324A1 (en) | 2009-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI385733B (zh) | 互補金氧半導體製程之金屬閘極電晶體及其製造方法 | |
TWI548096B (zh) | 於鰭式場效電晶體半導體裝置上形成接觸結構的方法及其所產生的裝置 | |
JP5042943B2 (ja) | デュアルゲートを有するcmos型半導体装置形成方法 | |
US8193582B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI503979B (zh) | 包含一場效電晶體於一覆矽的絕緣層構造的半導體裝置 | |
US9449883B2 (en) | Semiconductor device and method for manufacturing the same | |
TW201820450A (zh) | 半導體裝置以及其製作方法 | |
KR20110107852A (ko) | 로직 트랜지스터들과 집적된 프로그램가능 하이-케이/금속 게이트 메모리 트랜지스터들을 위한 스페이서 및 게이트 유전체 구조 및 그 구조를 형성하는 방법 | |
US20170207225A1 (en) | Method for manufacturing a microelectronic circuit and corresponding microelectronic circuit | |
US8084828B2 (en) | Methods for protecting gate stacks during fabrication of semiconductor devices and semiconductor devices fabricated from such methods | |
KR20090108917A (ko) | 반도체 소자 및 그 제조 방법 | |
CN108701655B (zh) | 半导体存储元件,半导体器件,电子设备,以及半导体存储元件的制造方法 | |
KR101377705B1 (ko) | 단위 면적당 고 커패시턴스를 갖는 커패시터를 포함하는 반도체 소자를 제조하기 위한 방법 | |
JP2009267229A (ja) | 半導体装置及びその製造方法 | |
US20080023774A1 (en) | Semiconductor device and method for fabricating the same | |
KR101626333B1 (ko) | 반도체 소자내의 임베디드 저항 소자의 형성 방법 | |
JP2007036116A (ja) | 半導体装置の製造方法 | |
JP2009212348A (ja) | 電気フューズ素子及び半導体装置、並びにそれらの製造方法 | |
KR101096033B1 (ko) | 반도체 소자의 제조방법 | |
JP2006108355A (ja) | 半導体装置およびその製造方法 | |
US10312150B1 (en) | Protected trench isolation for fin-type field-effect transistors | |
JP4588483B2 (ja) | 半導体装置 | |
US6294449B1 (en) | Self-aligned contact for closely spaced transistors | |
JP2008021935A (ja) | 電子デバイス及びその製造方法 | |
JP2009094106A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101110 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131217 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140115 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140624 |