JP2005064175A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005064175A JP2005064175A JP2003291192A JP2003291192A JP2005064175A JP 2005064175 A JP2005064175 A JP 2005064175A JP 2003291192 A JP2003291192 A JP 2003291192A JP 2003291192 A JP2003291192 A JP 2003291192A JP 2005064175 A JP2005064175 A JP 2005064175A
- Authority
- JP
- Japan
- Prior art keywords
- film
- lower electrode
- electrode material
- manufacturing
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】 MIM構造キャパシタの下部電極を分離した後に、接続孔に埋め込まれた保護膜を容易に除去する。
【解決手段】 キャパシタ用の接続孔15の内面を含むシリコン酸化膜14上に下部電極材料膜16を形成する。下部電極材料膜16上に、アンモニア過水に対して可溶なTiN膜17を形成し、その上に保護膜18を形成する。エッチバック法又はCMP法を用いてシリコン酸化膜14上の不要な保護膜18、TiN膜17および下部電極材料膜16を除去することにより、下部電極材料膜16を分離する。アンモニア過水を用いてTiN膜17を除去するとともに、TiN膜17上に形成された保護膜18およびその上層に形成された変質層18aを除去する。
【選択図】 図1
【解決手段】 キャパシタ用の接続孔15の内面を含むシリコン酸化膜14上に下部電極材料膜16を形成する。下部電極材料膜16上に、アンモニア過水に対して可溶なTiN膜17を形成し、その上に保護膜18を形成する。エッチバック法又はCMP法を用いてシリコン酸化膜14上の不要な保護膜18、TiN膜17および下部電極材料膜16を除去することにより、下部電極材料膜16を分離する。アンモニア過水を用いてTiN膜17を除去するとともに、TiN膜17上に形成された保護膜18およびその上層に形成された変質層18aを除去する。
【選択図】 図1
Description
本発明は、MIM(metal/insulator/metal)構造のキャパシタを有する半導体装置の製造方法に係り、特にMetalストレージノードの形成方法に関するものである。
近年、ストレージノードの微細化に伴い、より容量を大きく取れる高誘電体膜を容量絶縁膜として用いたMIM構造のキャパシタが提案されている(例えば、特許文献1参照)。
図5は、従来の半導体装置の製造方法を説明するための工程断面図である。以下、図5を参照して、従来のストレージノードの形成方法を中心に説明する。
図5(a)に示すように、絶縁膜9,11内にプラグ12を形成する。そして、プラグ12及び絶縁膜11上にエッチストッパ膜としてのシリコン窒化膜13を形成し、該シリコン窒化膜13上にシリコン酸化膜14を形成する。続いて、該シリコン酸化膜14とシリコン窒化膜13を順次エッチングすることにより、プラグ12上面に達するキャパシタ形成用の接続孔15を形成する。
次に、図5(b)に示すように、接続孔15内を含むシリコン酸化膜14上に、下部電極(ストレージノード)材料膜16としてのRu膜又はAu膜を形成する。
そして、図5(c)に示すように、下部電極材料膜16上に、保護膜18としてのレジスト膜又はSOG(spin on glass)膜を形成する。この保護膜18は、接続孔15内を十分に埋め込むことができる膜厚で形成される。
次に、図5(d)に示すように、シリコン酸化膜14上に形成された不要な下部電極材料膜16及び保護膜18を、エッチバック法又はCMP法により除去する。これにより、下部電極材料膜16が分離され、下部電極16aとしてのストレージノードが形成される。
図5(a)に示すように、絶縁膜9,11内にプラグ12を形成する。そして、プラグ12及び絶縁膜11上にエッチストッパ膜としてのシリコン窒化膜13を形成し、該シリコン窒化膜13上にシリコン酸化膜14を形成する。続いて、該シリコン酸化膜14とシリコン窒化膜13を順次エッチングすることにより、プラグ12上面に達するキャパシタ形成用の接続孔15を形成する。
次に、図5(b)に示すように、接続孔15内を含むシリコン酸化膜14上に、下部電極(ストレージノード)材料膜16としてのRu膜又はAu膜を形成する。
そして、図5(c)に示すように、下部電極材料膜16上に、保護膜18としてのレジスト膜又はSOG(spin on glass)膜を形成する。この保護膜18は、接続孔15内を十分に埋め込むことができる膜厚で形成される。
次に、図5(d)に示すように、シリコン酸化膜14上に形成された不要な下部電極材料膜16及び保護膜18を、エッチバック法又はCMP法により除去する。これにより、下部電極材料膜16が分離され、下部電極16aとしてのストレージノードが形成される。
しかしながら、MIM構造キャパシタの下部電極材料膜16は金属で構成される。このため、下部電極材料膜16をエッチバック法又はCMP法により分離する際、使用するエッチングガス若しくはスラリーにより、接続孔15内に埋め込まれた保護膜18の上層部に変質層18aが形成されてしまうという問題があった。この変質層18aがポリマー化している場合、下部電極材料膜16分離後に保護膜18を除去する際に除去されずに残存してしまう。
残存する変質層18aは、異物となり、デバイス不良を起こす可能性がある。また、変質層18aが残存した状態では、後工程の容量絶縁膜や上部電極の埋め込みが不十分になってしまう。このため、変質層18aを確実に除去する必要がある。
この変質層18aを除去するには、再度、保護膜18の除去とは別の溶液を用いて除去する必要がある。しかし、変質層18aを完全に除去しようとすると、半導体デバイスの別箇所に悪影響(例えば、染み込み等)を及ぼす可能性があった。
残存する変質層18aは、異物となり、デバイス不良を起こす可能性がある。また、変質層18aが残存した状態では、後工程の容量絶縁膜や上部電極の埋め込みが不十分になってしまう。このため、変質層18aを確実に除去する必要がある。
この変質層18aを除去するには、再度、保護膜18の除去とは別の溶液を用いて除去する必要がある。しかし、変質層18aを完全に除去しようとすると、半導体デバイスの別箇所に悪影響(例えば、染み込み等)を及ぼす可能性があった。
本発明は、上記従来の課題を解決するためになされたもので、MIM構造キャパシタの下部電極材料膜を分離した後に、接続孔に埋め込まれた保護膜を容易に除去することを目的とする。
この発明に係る半導体装置の製造方法は、キャパシタを有する半導体装置の製造方法であって、
基板上に層間膜を形成する工程と、
前記層間膜内に前記キャパシタ用の接続孔を形成する工程と、
前記接続孔内および前記層間膜上に下部電極材料膜を形成する工程と、
前記下部電極材料膜上に、過水溶液に対して可溶な第1の金属含有膜を形成する工程と、
前記第1の金属含有膜を形成した後、前記接続孔を保護膜で埋め込む工程と、
前記層間膜上に形成された前記保護膜、前記第1の金属含有膜および前記下部電極材料膜を除去することにより、前記下部電極材料膜を分離する工程と、
前記下部電極材料膜を分離した後、過水溶液を用いて前記第1の金属含有膜とともに前記保護膜を除去する工程と、
を含むことを特徴とするものである。
基板上に層間膜を形成する工程と、
前記層間膜内に前記キャパシタ用の接続孔を形成する工程と、
前記接続孔内および前記層間膜上に下部電極材料膜を形成する工程と、
前記下部電極材料膜上に、過水溶液に対して可溶な第1の金属含有膜を形成する工程と、
前記第1の金属含有膜を形成した後、前記接続孔を保護膜で埋め込む工程と、
前記層間膜上に形成された前記保護膜、前記第1の金属含有膜および前記下部電極材料膜を除去することにより、前記下部電極材料膜を分離する工程と、
前記下部電極材料膜を分離した後、過水溶液を用いて前記第1の金属含有膜とともに前記保護膜を除去する工程と、
を含むことを特徴とするものである。
この発明に係る半導体装置の製造方法は、キャパシタを有する半導体装置の製造方法であって、
基板上に層間膜を形成する工程と、
前記層間膜内に前記キャパシタ用の接続孔を形成する工程と、
前記接続孔内および前記層間膜上に下部電極材料膜を形成する工程と、
前記下部電極材料膜を形成した後、前記接続孔を過水溶液に対して可溶な保護膜で埋め込む工程と、
前記層間膜上に形成された前記保護膜および前記下部電極材料膜をエッチバック法又はCMP法を用いて除去することにより、前記下部電極材料膜を分離する工程と、
前記下部電極材料膜を分離した後、過水溶液を用いて前記保護膜を除去する工程と、
を含み、
前記保護膜は、前記下部電極材料膜を分離する際に用いられるエッチングガス又はスラリーと反応しない材料からなることを特徴とするものである。
基板上に層間膜を形成する工程と、
前記層間膜内に前記キャパシタ用の接続孔を形成する工程と、
前記接続孔内および前記層間膜上に下部電極材料膜を形成する工程と、
前記下部電極材料膜を形成した後、前記接続孔を過水溶液に対して可溶な保護膜で埋め込む工程と、
前記層間膜上に形成された前記保護膜および前記下部電極材料膜をエッチバック法又はCMP法を用いて除去することにより、前記下部電極材料膜を分離する工程と、
前記下部電極材料膜を分離した後、過水溶液を用いて前記保護膜を除去する工程と、
を含み、
前記保護膜は、前記下部電極材料膜を分離する際に用いられるエッチングガス又はスラリーと反応しない材料からなることを特徴とするものである。
本発明によれば、MIM構造キャパシタの下部電極を分離した後に、接続孔に埋め込まれた保護膜を容易に除去することができる。
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
実施の形態1.
図1は、本発明の実施の形態1による半導体装置の製造方法を説明するための工程断面図である。
先ず、図1(a)に示すように、基板1としてのシリコン基板上にゲート絶縁膜2を介してゲート電極を形成する。ゲート電極構造の一例として、例えば、ポリシリコン膜3と金属シリサイド4とからなる積層構造を挙げることができるが、これ以外の構造を有していてもよい。そして、このゲート電極をマスクとして不純物を注入することにより、シリコン基板1の上層に不純物拡散層6としてのソース/ドレイン領域を形成する。
図1は、本発明の実施の形態1による半導体装置の製造方法を説明するための工程断面図である。
先ず、図1(a)に示すように、基板1としてのシリコン基板上にゲート絶縁膜2を介してゲート電極を形成する。ゲート電極構造の一例として、例えば、ポリシリコン膜3と金属シリサイド4とからなる積層構造を挙げることができるが、これ以外の構造を有していてもよい。そして、このゲート電極をマスクとして不純物を注入することにより、シリコン基板1の上層に不純物拡散層6としてのソース/ドレイン領域を形成する。
次いで、ゲート電極を覆うようにシリコン基板1全面にシリコン窒化膜5を形成し、その上にシリコン酸化膜7を形成する。そして、SAC法を用いて、ソース/ドレイン領域6に接続するプラグ8を形成する。プラグ8の材料としては、例えば、タングステンやポリシリコンを用いることができる。
次に、シリコン酸化膜7及びプラグ8上にシリコン酸化膜9を形成し、このシリコン酸化膜9内に、所定のプラグ8に接続するビット線10を形成する。そして、シリコン酸化膜9及びビット線10上にシリコン酸化膜11を形成し、シリコン酸化膜11及びシリコン酸化膜9内にプラグ8に接続するプラグ12を形成する。プラグ12の材料としては、例えば、タングステンやポリシリコンを用いることができる。
次に、シリコン酸化膜7及びプラグ8上にシリコン酸化膜9を形成し、このシリコン酸化膜9内に、所定のプラグ8に接続するビット線10を形成する。そして、シリコン酸化膜9及びビット線10上にシリコン酸化膜11を形成し、シリコン酸化膜11及びシリコン酸化膜9内にプラグ8に接続するプラグ12を形成する。プラグ12の材料としては、例えば、タングステンやポリシリコンを用いることができる。
次に、シリコン酸化膜11及びプラグ12上に、エッチストッパ膜としてのシリコン窒化膜13を形成する。次いで、シリコン窒化膜13上に、アンモニア過水に対して耐性を有するシリコン酸化膜14としてのTEOS膜又はBP−TEOS膜を、例えば、1000nm程度の膜厚で形成する。そして、写真製版及びドライエッチングにより、シリコン酸化膜14及びシリコン窒化膜13内に、プラグ12に接続するキャパシタ用の接続孔15を形成する。
以下参照する図では、本発明の特徴部分であるキャパシタ部分を中心に図示することとする。
以下参照する図では、本発明の特徴部分であるキャパシタ部分を中心に図示することとする。
次に、図1(b)に示すように、接続孔15内部およびシリコン酸化膜14上に、下部電極材料膜16を、例えば、2nm〜10nm程度の膜厚で形成する。下部電極材料膜16としては、アンモニア過水に対して耐性を有する金属膜、例えば、Ru膜やAu膜を用いることができる。
次に、図1(c)に示すように、下部電極材料膜16上に、アンモニア過水に対して可溶な金属含有膜としてTiN膜17を、例えば、2nm〜10nm程度の膜厚で形成する。
そして、図1(d)に示すように、TiN膜17上に保護膜18としてのレジスト膜又はSOG膜を形成する。ここで、保護膜18は、接続孔15が完全に埋め込まれるような膜厚、例えば、500nm以上の膜厚で形成する。
そして、図1(d)に示すように、TiN膜17上に保護膜18としてのレジスト膜又はSOG膜を形成する。ここで、保護膜18は、接続孔15が完全に埋め込まれるような膜厚、例えば、500nm以上の膜厚で形成する。
次に、図1(e)に示すように、シリコン酸化膜14上に形成された不要な保護膜18、TiN膜17および下部電極材料膜16をエッチバック法又はCMP法により除去する。これにより、下部電極材料膜16が分離され、下部電極16aとしてのストレージノードが形成される。このとき、接続孔15に埋め込まれた保護膜18の上層部分が、本分離工程で使用するエッチングガス又はスラリーと反応することにより、変質層18aが形成される。
次に、図1(f)に示すように、アンモニア過水を用いてTiN膜17を除去する。このとき、TiN膜17とともに、該TiN膜17上に形成された保護膜18と上記形成された変質層18aとが同時に除去される。すなわち、従来除去が難しかった変質層18aがTiN膜17とともに容易にリフトオフされる。また、シリコン窒化膜13及び層間膜としてのシリコン酸化膜14は、アンモニア過水に対して耐性を有するため、TiN膜17等を除去する際に影響を受けない。
そして、図1(g)に示すように、下部電極16aおよびシリコン酸化膜14上に、容量絶縁膜19として高誘電体膜、例えば、TaO膜を形成する。さらに、TaO膜19上に、上部電極20としてのRu膜又はAu膜を形成する。
そして、図1(g)に示すように、下部電極16aおよびシリコン酸化膜14上に、容量絶縁膜19として高誘電体膜、例えば、TaO膜を形成する。さらに、TaO膜19上に、上部電極20としてのRu膜又はAu膜を形成する。
以上説明したように、本実施の形態1では、キャパシタ用の接続孔15内に下部電極材料膜16を形成し、その上にアンモニア過水に対して可溶なTiN膜17を形成した後、保護膜18を形成して接続孔15を埋め込んだ。そして、エッチバック法又はCMP法を用いて下部電極材料膜16を分離した後、アンモニア過水を用いて、TiN膜17を除去した。このとき、TiN膜17とともに、保護膜18と、下部電極材料膜16分離時に生じた変質層18aとが除去される。
従って、下部電極材料膜16を分離した後に、保護膜18と変質層18aとを容易に且つ確実に除去することができる。よって、別の溶液を用いて変質層18aのみを除去する工程を行う必要がないため、製造工程数を減らすことができ、製造コストを低減することができる。さらに、容量絶縁膜19及び上部電極20の埋め込みを精度良く行うことができる。
従って、下部電極材料膜16を分離した後に、保護膜18と変質層18aとを容易に且つ確実に除去することができる。よって、別の溶液を用いて変質層18aのみを除去する工程を行う必要がないため、製造工程数を減らすことができ、製造コストを低減することができる。さらに、容量絶縁膜19及び上部電極20の埋め込みを精度良く行うことができる。
なお、本実施の形態1では、TiN膜17の除去にアンモニア過水を用いたが、その他の過水溶液として、例えば、硫酸過水を用いることができる。
実施の形態2.
図2は、本発明の実施の形態2による半導体装置の製造方法を説明するための工程断面図である。
先ず、実施の形態1の図1(a)〜(b)に示した工程を行うことにより、接続孔15内部及びシリコン酸化膜14上に、下部電極材料膜16を、例えば、2nm〜10nm程度の膜厚で形成する工程まで行う。
図2は、本発明の実施の形態2による半導体装置の製造方法を説明するための工程断面図である。
先ず、実施の形態1の図1(a)〜(b)に示した工程を行うことにより、接続孔15内部及びシリコン酸化膜14上に、下部電極材料膜16を、例えば、2nm〜10nm程度の膜厚で形成する工程まで行う。
次に、図2(a)に示すように、下部電極材料膜16上に、アンモニア過水に対して可溶な金属含有膜としてTiN膜21を、例えば、500nm以上の膜厚で形成する。これにより、層間膜に形成された接続孔15が、保護膜としてのTiN膜21により完全に埋め込まれる。
次に、図2(b)に示すように、シリコン酸化膜14上に形成された不要なTiN膜21および下部電極材料膜16をエッチバック法又はCMP法により除去する。これにより、下部電極材料膜16が分離され、下部電極16aが形成される。このとき、実施の形態1とは異なり、保護膜としてのTiN膜21は使用するエッチングガス又はスラリーと反応しないため、TiN膜21上層に変質層が形成されない。
次に、図2(c)に示すように、アンモニア過水を用いてTiN膜21を除去する。
以上説明したように、本実施の形態2では、下部電極材料膜16を形成した後、接続孔15内に保護膜として、下部電極材料膜の分離に用いるエッチングガスやスラリーと反応せず変質しないTiN膜21を形成した。よって、エッチバック法又はCMP法により下部電極材料膜16を分離する際に、保護膜21の変質層形成を防止することができる。従って、従来の製造方法と比較して工程を増やすことなく、保護膜の変質層発生を防止することができ、保護膜を容易に除去することができる。
実施の形態3.
図3は、本発明の実施の形態3による半導体装置の製造方法を説明するための工程断面図である。
本実施の形態3は、実施の形態2においてシリコン酸化膜14で構成した層間膜を、シリコン酸化膜14と、過水溶液に対して可溶な金属含有膜22との積層構造にしたことを特徴とする。
図3は、本発明の実施の形態3による半導体装置の製造方法を説明するための工程断面図である。
本実施の形態3は、実施の形態2においてシリコン酸化膜14で構成した層間膜を、シリコン酸化膜14と、過水溶液に対して可溶な金属含有膜22との積層構造にしたことを特徴とする。
先ず、実施の形態1の図1(a)に示すように、シリコン酸化膜14としてTEOS膜又はBP−TEOS膜を形成する工程まで行う。ここで、第1層間膜としてのシリコン酸化膜14の膜厚は、実施の形態1よりも薄い膜厚、例えば、500nm程度とする。このシリコン酸化膜14の膜厚は、詳細は後述するが、下部電極16aを露出させる量に応じて決定する。
次に、図3(a)に示すように、シリコン酸化膜14上に、第2層間膜として、アンモニア過水に対して可溶な金属含有膜としてTiN膜22を形成する。さらに、写真製版及びドライエッチングにより、TiN膜22、シリコン酸化膜14及びシリコン窒化膜13内に、プラグ12に接続するキャパシタ用の接続孔15を形成する。
次に、図3(a)に示すように、シリコン酸化膜14上に、第2層間膜として、アンモニア過水に対して可溶な金属含有膜としてTiN膜22を形成する。さらに、写真製版及びドライエッチングにより、TiN膜22、シリコン酸化膜14及びシリコン窒化膜13内に、プラグ12に接続するキャパシタ用の接続孔15を形成する。
次に、図3(b)に示すように、接続孔15内部およびTiN膜22上に、下部電極材料膜16を、例えば、2nm〜10nm程度の膜厚で形成する。下部電極材料膜16としては、アンモニア過水に対して耐性を有する金属膜、例えば、Ru膜やAu膜を用いることができる。そして、下部電極材料膜16上に、アンモニア過水に対して可溶な金属含有膜としてTiN膜23を、例えば、500nm以上の膜厚で形成する。これにより、接続孔15がTiN膜23で完全に埋め込まれる。すなわち、TiN膜23は保護膜としての機能を有する。
次に、図3(c)に示すように、TiN膜22上に形成された不要なTiN膜23および下部電極材料膜16をエッチバック法又はCMP法により除去する。これにより、下部電極材料膜16が分離され、下部電極16aが形成される。このとき、実施の形態1とは異なり、保護膜としてのTiN膜23は使用するエッチングガス又はスラリーと反応しないため、変質層が形成されない。
次に、図3(d)に示すように、アンモニア過水を用いて保護膜としてのTiN膜23を除去する。このとき、第2層間膜としてのTiN膜22もアンモニア過水により除去される。これにより、下部電極16aの上部が、シリコン酸化膜14上に露出する。
以上説明したように、本実施の形態3では、実施の形態2と同様に、下部電極材料膜16を形成した後、接続孔15内に保護膜として、下部電極材料膜の分離に用いるエッチングガスやスラリーと反応せず変質しないTiN膜23を形成した。よって、エッチバック法又はCMP法により下部電極材料膜16を分離する際に、保護膜23の変質層形成を防止することができる。従って、従来の製造方法と比較して工程を増やすことなく、保護膜23の変質層発生を防止することができ、保護膜23を容易に除去することができる。
また、本実施の形態3では、層間膜を2層で構成し、上層をTiN膜22とした。そして、保護膜であるTiN膜23を除去するとともに、上層の層間膜であるTiN膜22を除去するようにした。これにより、下部電極16aをTiN膜22の膜厚分だけシリコン酸化膜14上に露出させることができ、下部電極16aと上部電極との接触面積を大きくすることができるため、キャパシタ容量を増大させることができる。
また、本実施の形態3では、層間膜を2層で構成し、上層をTiN膜22とした。そして、保護膜であるTiN膜23を除去するとともに、上層の層間膜であるTiN膜22を除去するようにした。これにより、下部電極16aをTiN膜22の膜厚分だけシリコン酸化膜14上に露出させることができ、下部電極16aと上部電極との接触面積を大きくすることができるため、キャパシタ容量を増大させることができる。
実施の形態4.
図4は、本発明の実施の形態4による半導体装置の製造方法を説明するための工程断面図である。
本実施の形態4では、実施の形態1においてシリコン酸化膜14で構成した層間膜を、シリコン酸化膜14と、過水溶液に対して可溶な金属含有膜22との積層構造にしたことを特徴とする。すなわち、本実施の形態4は、実施の形態1に実施の形態3の層間膜を適用したものである。
図4は、本発明の実施の形態4による半導体装置の製造方法を説明するための工程断面図である。
本実施の形態4では、実施の形態1においてシリコン酸化膜14で構成した層間膜を、シリコン酸化膜14と、過水溶液に対して可溶な金属含有膜22との積層構造にしたことを特徴とする。すなわち、本実施の形態4は、実施の形態1に実施の形態3の層間膜を適用したものである。
先ず、実施の形態3の図3(a)に示した工程を行う。次に、図4(a)に示すように、層間膜14,22内に形成された接続孔15内及びTiN膜22上に、下部電極材料膜16を、例えば、2nm〜10nm程度の膜厚で形成する。下部電極材料膜16としては、アンモニア過水に対して耐性を有する金属膜、例えば、Ru膜やAu膜を用いることができる。そして、下部電極材料膜16上に、アンモニア過水に対して可溶な金属含有膜としてTiN膜17を、例えば、2nm〜10nm程度の膜厚で形成する。さらに、TiN膜17上に保護膜18としてのレジスト膜又はSOG膜を形成する。ここで、保護膜18は、接続孔15が完全に埋め込まれるような膜厚、例えば、500nm以上の膜厚で形成する。
次に、図4(b)に示すように、TiN膜22上に形成された不要な保護膜18、TiN膜17および下部電極材料膜16をエッチバック法又はCMP法により除去する。これにより、下部電極材料膜16が分離され、下部電極16aが形成される。このとき、接続孔15に埋め込まれた保護膜18の上層部分が、本分離工程で使用するエッチングガス又はスラリーと反応することにより、変質層18aが形成される。
次に、図4(c)に示すように、アンモニア過水を用いてTiN膜17を除去する。このとき、TiN膜17とともに、該TiN膜17上に形成された保護膜18と上記形成された変質層18a、および第2層間膜としてのTiN膜22が同時に除去される。
以上説明したように、本実施の形態4では、実施の形態1と同様に、キャパシタ用の接続孔15内に下部電極材料膜16を形成し、その上にアンモニア過水に対して可溶なTiN膜17を形成した後、保護膜18を形成して接続孔15を埋め込んだ。そして、エッチバック法又はCMP法を用いて下部電極材料膜16を分離した後、アンモニア過水を用いて、TiN膜17を除去した。このとき、TiN膜17とともに、保護膜18と、下部電極材料膜16の分離時に生じた変質層18aとが除去される。従って、実施の形態1と同様の効果が得られる。
また、本実施の形態4では、実施の形態3と同様に、層間膜を2層で構成し、上層をTiN膜22とした。そして、TiN膜17等を除去するとともに、上層の層間膜であるTiN膜22を除去するようにした。従って、下部電極16aをTiN膜22の膜厚分だけシリコン酸化膜14上に露出させることができ、下部電極16aと上部電極との接触面積を大きくすることができるため、キャパシタ容量を増大させることができる。
また、本実施の形態4では、実施の形態3と同様に、層間膜を2層で構成し、上層をTiN膜22とした。そして、TiN膜17等を除去するとともに、上層の層間膜であるTiN膜22を除去するようにした。従って、下部電極16aをTiN膜22の膜厚分だけシリコン酸化膜14上に露出させることができ、下部電極16aと上部電極との接触面積を大きくすることができるため、キャパシタ容量を増大させることができる。
1 基板(シリコン基板)、 2 ゲート絶縁膜、 3 ポリシリコン膜、 4 金属シリサイド膜、 5 シリコン窒化膜、 6 不純物拡散層(ソース/ドレイン領域)、 7 シリコン酸化膜、 8 プラグ、 9 シリコン酸化膜、 10 ビット線、 11 シリコン酸化膜、 12 プラグ、 13 シリコン窒化膜、 14 層間膜(シリコン酸化膜)、 15 接続孔、 16 下部電極材料膜(Ru膜、Au膜)、 16a 下部電極、 17 TiN膜、 18 保護膜(レジスト膜、SOG膜)、 18a 変質層、 19 容量絶縁膜(高誘電体膜)、 20 上部電極、 21 保護膜(TiN膜)、 22 層間膜(TiN膜)、 23 保護膜(TiN膜)。
Claims (6)
- キャパシタを有する半導体装置の製造方法であって、
基板上に層間膜を形成する工程と、
前記層間膜内に前記キャパシタ用の接続孔を形成する工程と、
前記接続孔内および前記層間膜上に下部電極材料膜を形成する工程と、
前記下部電極材料膜上に、過水溶液に対して可溶な第1の金属含有膜を形成する工程と、
前記第1の金属含有膜を形成した後、前記接続孔を保護膜で埋め込む工程と、
前記層間膜上に形成された前記保護膜、前記第1の金属含有膜および前記下部電極材料膜を除去することにより、前記下部電極材料膜を分離する工程と、
前記下部電極材料膜を分離した後、過水溶液を用いて前記第1の金属含有膜とともに前記保護膜を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項1に記載の製造方法において、
前記層間膜は、前記基板上に形成された絶縁膜と、該絶縁膜上に形成され、前記過水溶液に対して可溶な第2の金属含有膜とを含み、
前記過水溶液を用いて前記第2の金属含有膜を更に除去することを特徴とする半導体装置の製造方法。 - 請求項1又は2に記載の製造方法において、
前記過水溶液がアンモニア過水溶液であり、前記第1及び第2の金属含有膜が窒化チタン膜であることを特徴とする半導体装置の製造方法。 - キャパシタを有する半導体装置の製造方法であって、
基板上に層間膜を形成する工程と、
前記層間膜内に前記キャパシタ用の接続孔を形成する工程と、
前記接続孔内および前記層間膜上に下部電極材料膜を形成する工程と、
前記下部電極材料膜を形成した後、前記接続孔を過水溶液に対して可溶な保護膜で埋め込む工程と、
前記層間膜上に形成された前記保護膜および前記下部電極をエッチバック法又はCMP法を用いて除去することにより、前記下部電極材料膜を分離する工程と、
前記下部電極材料膜を分離した後、過水溶液を用いて前記保護膜を除去する工程と、
を含み、
前記保護膜は、前記下部電極を分離する際に用いられるエッチングガス又はスラリーと反応しない材料からなることを特徴とする半導体装置の製造方法。 - 請求項4に記載の製造方法において、
前記層間膜は、前記基板上に形成された絶縁膜と、該絶縁膜上に形成され、前記過水溶液に対して可溶な金属含有膜とを含み、
前記過水溶液を用いて前記金属含有膜を更に除去することを特徴とする半導体装置の製造方法。 - 請求項4又は5に記載の製造方法において、
前記過水溶液がアンモニア過水溶液であり、前記保護膜及び前記金属含有膜が窒化チタン膜であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003291192A JP2005064175A (ja) | 2003-08-11 | 2003-08-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003291192A JP2005064175A (ja) | 2003-08-11 | 2003-08-11 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005064175A true JP2005064175A (ja) | 2005-03-10 |
Family
ID=34368951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003291192A Pending JP2005064175A (ja) | 2003-08-11 | 2003-08-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005064175A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7807542B2 (en) | 2005-11-22 | 2010-10-05 | Samsung Electronics Co., Ltd. | Semiconductor device having storage node electrode with protection film thereon and method of fabricating the same |
CN101996775A (zh) * | 2010-11-16 | 2011-03-30 | 复旦大学 | 一种固态超级电容器的制备方法 |
US8304340B2 (en) | 2009-07-23 | 2012-11-06 | Elpida Memory, Inc. | Method for manufacturing stacked contact plugs |
US8481398B2 (en) | 2009-03-18 | 2013-07-09 | Samsung Electronics Co., Ltd. | Method of forming semiconductor device having a capacitor |
-
2003
- 2003-08-11 JP JP2003291192A patent/JP2005064175A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7807542B2 (en) | 2005-11-22 | 2010-10-05 | Samsung Electronics Co., Ltd. | Semiconductor device having storage node electrode with protection film thereon and method of fabricating the same |
US8481398B2 (en) | 2009-03-18 | 2013-07-09 | Samsung Electronics Co., Ltd. | Method of forming semiconductor device having a capacitor |
US8304340B2 (en) | 2009-07-23 | 2012-11-06 | Elpida Memory, Inc. | Method for manufacturing stacked contact plugs |
CN101996775A (zh) * | 2010-11-16 | 2011-03-30 | 复旦大学 | 一种固态超级电容器的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040038518A1 (en) | Methods for forming metal interconnections for semiconductor devices using a buffer layer on a trench sidewall, and semiconductor devices so formed | |
JP2007180493A (ja) | 半導体装置の製造方法 | |
US6884736B2 (en) | Method of forming contact plug on silicide structure | |
JP2006157002A (ja) | キャパシタの製造方法及び半導体装置の製造方法 | |
JP2009164535A (ja) | 半導体装置、及びその製造方法 | |
JP2005026641A (ja) | 半導体装置およびその製造方法 | |
US6607954B2 (en) | Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer | |
JP4425707B2 (ja) | 半導体装置およびその製造方法 | |
US20080150014A1 (en) | Semiconductor Device and Method for Fabricating the Same | |
JP2006222208A (ja) | 半導体装置の製造方法 | |
JP2010129770A (ja) | 半導体装置およびその製造方法 | |
JP2005064175A (ja) | 半導体装置の製造方法 | |
US6300238B1 (en) | Method of fabricating node contact opening | |
US20020175385A1 (en) | Semiconductor device having transistor | |
JP4959979B2 (ja) | 半導体記憶装置の製造方法 | |
KR20110010067A (ko) | 반도체 디바이스의 제조 방법 | |
JP2009032982A (ja) | 半導体装置の製造方法及び半導体装置 | |
US6057196A (en) | Self-aligned contact process comprising a two-layer spacer wherein one layer is at a level lower than the top surface of the gate structure | |
KR100505101B1 (ko) | 반도체 장치의 콘택 형성 방법 | |
KR100853477B1 (ko) | 반도체 소자 제조방법 | |
US20130102123A1 (en) | Method for fabricating single-sided buried strap in a semiconductor device | |
KR100886704B1 (ko) | 캐패시터의 스토리지노드 전극 형성 방법 | |
TW202416794A (zh) | 形成半導體結構之方法 | |
JP2008016656A (ja) | ホール形成方法 | |
KR100359165B1 (ko) | 반도체 소자의 캐패시터 형성방법 |