TWI587401B - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TWI587401B
TWI587401B TW104142482A TW104142482A TWI587401B TW I587401 B TWI587401 B TW I587401B TW 104142482 A TW104142482 A TW 104142482A TW 104142482 A TW104142482 A TW 104142482A TW I587401 B TWI587401 B TW I587401B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
oxide
oxygen
insulating film
Prior art date
Application number
TW104142482A
Other languages
English (en)
Other versions
TW201611131A (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201611131A publication Critical patent/TW201611131A/zh
Application granted granted Critical
Publication of TWI587401B publication Critical patent/TWI587401B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

半導體裝置之製造方法
本發明關於一種半導體裝置及半導體裝置的製造方法。
另外，在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路以及電子設備都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術被受關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)那樣的電子設備。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，已經公開了，作為電晶體的活性層使用其電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)、鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公 報
然而，氧化物半導體當在形成裝置的製程中發生形成電子給體的氫、水分的混入等時，有其導電率變化的憂慮。這種現象成為使用氧化物半導體的電晶體的電特性變動的主要原因。
鑒於這種問題，本發明的目的之一是對使用氧化物半導體的半導體裝置賦予穩定的電特性，以實現高可靠性化。
在具有氧化物半導體膜的電晶體的製造製程中，進行由熱處理的脫水化或脫氫化處理以及氧摻雜處理。在本說明書所公開的發明中，至少對閘極絕緣膜進行氧摻雜處理。
本說明書所公開的發明的結構的一個方式是一種半導體裝置的製造方法，包括如下步驟：形成閘極電極層；在閘極電極層上形成閘極絕緣膜；對閘極絕緣膜進行氧摻雜處理，以對閘極絕緣膜供應氧原子；在閘極絕緣膜上且與閘極電極層重疊的區域中形成氧化物半導體膜；對氧化物半導體膜進行熱處理，以去除氧化物半導體膜中的氫原子；形成與氧化物半導體膜電連接的源極電極層及汲極電極層；在氧化物半導體膜、源極電極層及汲極電極層上形成與氧化物半導體膜接觸的絕緣膜。
這裏，上述“氧摻雜”是指將氧(至少包含氧自由基、 氧原子、氧離子中的任一種)添加到塊(bulk)中的處理。該術語“塊”是為了明確顯示不僅將氧添加到薄膜表面還將氧添加到薄膜內部的情況的目的而使用。另外，“氧摻雜”包括將電漿化的氧添加到塊中的“氧電漿摻雜”。
在具有氧化物半導體膜的電晶體的製造製程中，藉由進行氧摻雜處理，可以在層疊的閘極絕緣膜的膜中(塊中)、氧化物半導體膜的膜中(塊中)、絕緣膜的膜中(塊中)、閘極絕緣膜與氧化物半導體膜的介面、氧化物半導體膜與絕緣膜的介面中的至少一處以上設置存在有超過該膜的化學計量比的氧的氧過剩區域。氧的含量最好為超過化學計量比的1倍至4倍(小於4倍)，更佳地為超過1倍至2倍(小於2倍)。超過化學計量比的氧過剩的氧化物，例如在以InaGabZncSidAleMgfOg(a，b，c，d，e，f，g0(a，b，c，d，e，f，g為0以上))表示的氧化物中，滿足2g>3a+3b+2c+4d+3e+2f(g大於1.5a+1.5b+c+2d+1.5e+f)。另外，藉由由氧摻雜處理添加的氧有可能存在於氧化物半導體的晶格之間。
另外，也可以在層疊的閘極絕緣膜、氧化物半導體膜以及絕緣膜中的兩處以上設置上述氧過剩區域。例如，在製造製程中，可以藉由進行氧摻雜處理，在閘極絕緣膜與氧化物半導體膜的介面、氧化物半導體膜的膜中(塊中)、以及氧化物半導體膜與絕緣膜的介面的每一處設置氧過剩區域。
另外，在沒有缺陷(氧缺損)的氧化物半導體中，只 要包含相同於化學計量比的數量的氧即可，但是為了確保如抑制電晶體的閾值電壓的變動等的可靠性，最好使氧化物半導體包含超過化學計量比的數量的氧。與此同樣，在沒有缺陷(氧缺損)的氧化物半導體中，不需要將氧過剩的絕緣膜用作基底膜，但是為了確保如抑制電晶體的閾值電壓的變動等的可靠性，考慮到在氧化物半導體層中可能產生氧缺損的狀態，而最好將氧過剩的絕緣膜用作基底膜。
另外，對氧化物半導體膜進行由熱處理的脫水化或脫氫化處理，去除氧化物半導體膜中的氫原子或水等包含氫原子的雜質，來使氧化物半導體膜高純度化。這裏，將由氧摻雜處理而添加的氧量設定為比由脫水化或脫氫化處理而被高純度化了的氧化物半導體膜中的氫量多。如果在上述層疊的閘極絕緣膜、氧化物半導體膜、以及絕緣膜的至少一部分的氧量多，該氧擴散並與其他不穩定因素的原因的氫起反應，來固定氫(不動離子化)。也就是說，可以降低(或充分減小)可靠性上的不穩定性。另外，藉由形成氧過剩狀態，可以減小由氧缺損而引起的閾值電壓Vth的不均勻，並可以降低閾值電壓的偏移△Vth。
在此，表示藉由上述“氧電漿摻雜”處理將氧添加到塊中的樣子。注意，在對包含氧作為其一成分的氧化物半導體膜中進行氧摻雜處理時，一般來說，確認氧濃度的增減是很困難的。由此，這裏使用矽晶圓來確認氧摻雜處理的效果。
氧摻雜處理藉由利用電感耦合電漿(ICP：Inductively Coupled Plasma)方式來進行。其條件如下：ICP功率為800W、RF偏置功率為300W或0W、壓力為1.5Pa、氧氣體流量為75sccm、基板溫度為70℃。圖15表示根據SIMS(Secondary Ion Mass Spectrometry：二次離子質譜)分析的矽晶圓的深度方向的氧濃度分佈。在圖15中，縱軸表示氧濃度，橫軸表示離矽晶圓表面的深度。
根據圖15，可以確認在RF偏置功率為0W的情況以及RF偏置功率為300W的情況都添加有氧。另外，可以確認在RF偏置功率為300W時，與RF偏置功率為0W的情況相比，氧的添加深度更深。
接著，在圖16A和圖16B中示出藉由STEM(Scanning Transmission Electron Microscopy)對進行氧摻雜處理之前和之後的矽晶圓的截面進行觀察的結果。圖16A是進行氧摻雜處理之前的STEM圖像，圖16B是在上述RF偏置功率為300W的條件下進行氧摻雜處理之後的STEM圖像。由圖16B可知，藉由進行氧摻雜處理，在矽晶圓中形成了氧高摻雜區域。
如上所示，藉由對矽晶圓進行氧摻雜，可以在矽晶圓中添加氧。根據該結果，可以理解藉由對氧化物半導體膜進行氧摻雜，當然可以在氧化物半導體膜中添加氧。
至於所公開的發明的一個方式的上述結構的效果，按照下述考察就很容易理解。但是，以下說明只不過是一個 考察而已。
在對閘極電極施加正電壓時，從氧化物半導體膜的閘極電極一側到背通道一側(與閘極絕緣膜相反一側)產生電場，由此存在於氧化物半導體膜中的具有正電荷的氫離子移動到背通道一側並蓄積在氧化物半導體膜與絕緣膜的介面中的氧化物半導體膜一側。由於正電荷從所蓄積的氫離子移動到絕緣膜中的電荷俘獲中心(氫原子、水、或污染物質等)，在氧化物半導體膜的背通道一側蓄積有負電荷。也就是說，在電晶體的背通道一側發生寄生通道，閾值電壓向負值一側偏移，從而電晶體顯示常通(normally-on)的趨勢。
如上所述，由於在絕緣膜中的氫或水等電荷俘獲中心捕獲正電荷，正電荷移動到絕緣膜中，而電晶體的電特性變動，所以為了抑制電晶體的電特性的變動，很重要的是在絕緣膜中不存在上述電荷俘獲中心，或者電荷俘獲中心的含量少。由此，作為絕緣膜的形成方法，最好使用成膜時的氫含量少的濺射法。藉由濺射法而形成的絕緣膜在膜中沒有存在電荷俘獲中心或電荷俘獲中心很少，其與藉由CVD法等形成的膜相比不容易發生正電荷的移動。因此，可以抑制電晶體的閾值電壓的偏移，並可以使電晶體成為常關閉(normally-off)型。
另外，在對閘極電極施加負電壓時，從背通道一側到閘極電極一側產生電場，由此存在於氧化物半導體膜中的氫離子移動到閘極絕緣膜一側並蓄積在氧化物半導體膜與 閘極絕緣膜的介面中的氧化物半導體膜一側。由此，電晶體的閾值電壓向負值一側偏移。
另外，在電壓0的條件下放置時，從電荷俘獲中心釋放正電荷，電晶體的閾值電壓向正值一側偏移且返回到初始狀態，或者有時與初始狀態相比進一步向正值一側偏移。該現象顯示在氧化物半導體膜中存在有容易移動的離子的事實，並可以認為最小原子的氫成為最容易移動的離子。
另外，在底閘極型電晶體中，藉由在閘極絕緣膜上形成氧化物半導體膜之後進行熱處理，可以去除包含在氧化物半導體膜中的水或氫，同時也可去除包含在閘極絕緣膜中的水或氫。因此，在閘極絕緣膜中，用來捕獲在氧化半導體膜中移動而來的正電荷的電荷俘獲中心很少。像這樣，由於用來對氧化物半導體膜進行脫水化或脫氫化的熱處理不僅對氧化物半導體膜進行，還對存在於氧化物半導體膜的下層的閘極絕緣膜進行，所以在底閘極型電晶體中，閘極絕緣膜可以藉由利用電漿CVD法等的CVD法而形成。
另外，由於氧化物半導體膜吸收光，因該光能在氧化物半導體膜中的金屬元素(M)與氫原子(H)間的接合(也稱為M-H鍵)斷裂。這裏，波長為400nm左右的光能和金屬元素與氫原子間的接合能大致相同。當對氧化物半導體膜中的金屬元素與氫元素間的接合斷裂的電晶體施加負值閘極偏壓時，從金屬元素脫離了的氫離子被引到閘 極一側，因此電荷分佈發生變化，電晶體的閾值電壓向負值一側偏移而顯示常通的趨勢。
另外，藉由停止電壓施加，由於對電晶體的光照射和負值閘極偏壓的施加而移動到閘極絕緣膜介面的氫離子返回到初始狀態。這可理解為氧化物半導體膜中的離子移動的典型例子。
作為對於這種因電壓施加導致的電特性的變動(BT退化)或因光照射導致的電特性的變動(光退化)的對策，最重要的是，從氧化物半導體膜徹底去除氫原子或水等包含氫原子的雜質，來使氧化物半導體膜高純度化。在電荷密度為1015cm-3，即每單位面積的電荷為1010cm-2的情況下，該電荷不影響到電晶體的特性，或者即使有影響也是很小的。因此，電荷密度最好為1015cm-3以下。當假設氧化物半導體膜所包含的氫中10%的氫在氧化物半導體膜中移動時，氫濃度最好為1016cm-3以下。並且，為了防止在完成裝置後氫從外部侵入，最好使用藉由濺射法形成的氮化矽膜作為鈍化膜，並覆蓋電晶體。
並且，藉由對包含在氧化物半導體膜中的氫摻雜過剩的氧((氫原子數量)<<(氧自由基數量)或(氧離子數量))，可以從氧化物半導體膜中去除氫或水。具體來說，利用高頻(RF)使氧電漿化，並增高基板偏壓，將氧自由基、氧離子摻雜或添加到基板上的氧化物半導體膜，以在氧化物半導體膜中使氧量多於殘留氫的量。氧的電負性是3.0，其高於電負性為2.0左右的氧化物半導體膜中 的金屬(Zn、Ga、In)，因此，藉由使氧化物半導體膜包含相對於氫過剩的氧，從M-H基奪取氫，而形成OH基。另外，該OH基可能與M接合而形成M-O-H基。
另外，最好以使氧化物半導體膜的氧含量比化學計量比更過剩的方式進行氧摻雜。例如，在作為氧化物半導體膜使用In-Ga-Zn-O類氧化物半導體膜的情況下，理想單晶的比率為InGaZnO4，由此更佳地藉由氧摻雜等將O的值設定為超過化學計量比的1倍至2倍(小於2倍)的範圍。因此，在氧化物半導體膜中氧含量大於氫含量。例如，在作為氧化物半導體膜使用In-Ga-Zn-O類氧化物半導體膜的情況下，最好藉由氧摻雜等將氧的比率設定為超過化學計量比的1倍至2倍(小於2倍)的範圍。例如，理想的In-Ga-Zn-O類氧化物半導體單晶的化學計量比是In：Ga：Zn：O=1：1：1：4，因此在以InGaZnOX表示組成的氧化物半導體膜中，X更佳地為超過4且小於8。
由於光能或BT應力，氫從M-H基脫離而成為退化的原因，但是，在藉由上述摻雜注入氧的情況下，所注入的氧與氫離子接合而成為OH基。該OH基的接合能較大，因此即使對電晶體執行光照射或BT應力也不放出氫離子，而且，由於其質量比氫離子更大，所以不容易在氧化物半導體膜中移動。因此，起因於氧摻雜而形成的OH基不會成為電晶體退化的原因，或者可減小退化的原因。
另外，已經確認氧化物半導體膜的膜厚度越厚，電晶體的閾值電壓的不均勻性越增大的趨勢。可以推測，這是 因為氧化物半導體膜中的氧缺陷成為閾值電壓變動的一個原因，並且其厚度越厚，氧缺陷越增加的緣故。在根據本發明的一個方式的電晶體中，對氧化物半導體膜摻雜氧的製程不僅實現從氧化物半導體膜排出氫或水，而且對膜中的氧缺陷的填補很有效。由此，根據本發明的一個方式的電晶體可以控制閾值電壓的不均勻性。
另外，隔著氧化物半導體膜設置由與氧化物半導體膜相同種類的成分構成的金屬氧化物膜的結構，也對防止電特性的變動是很有效的。作為由與氧化物半導體膜相同種類的成分構成的金屬氧化物膜，具體來說，最好使用包含從氧化物半導體膜的構成元素(成分元素)中選擇的一種或多種金屬元素的氧化物的膜。這種材料與氧化物半導體膜的搭配良好，藉由隔著氧化物半導體膜設置該金屬氧化物膜，可以保持與氧化物半導體膜的介面的良好狀態。也就是說，藉由設置使用上述材料的金屬氧化物膜作為與氧化物半導體膜接觸的絕緣膜，可以抑制或防止氫離子蓄積在該金屬氧化物膜與氧化物半導體膜的介面及其附近。從而，與隔著氧化物半導體膜設置例如氧化矽膜等由與氧化物半導體膜不同的成分構成的絕緣膜的情況相比，可以充分降低對電晶體的閾值電壓有影響的氧化物半導體膜介面的氫濃度。
另外，作為該金屬氧化物膜，最好使用氧化鎵膜。氧化鎵的帶隙(Eg)較大，因此藉由在氧化鎵膜之間夾入氧化物半導體膜，在氧化物半導體膜與金屬氧化物膜的介面 形成能壘，在該介面處載子的移動被妨礙。因此，載子不從氧化物半導體移動到金屬氧化物，而在氧化物半導體膜中移動。另一方面，氫離子藉由氧化物半導體與金屬氧化物的介面，蓄積在金屬氧化物與絕緣膜的介面附近。即使氫離子蓄積在與絕緣膜的介面附近，由於用作金屬氧化物膜的氧化鎵膜沒有形成能夠流動載子的寄生通道，所以對電晶體的閾值電壓沒有影響，或影響極少。另外，在氧化鎵與In-Ga-Zn-O類材料接觸時的能壘，在導帶一側為0.8eV左右，在價電子帶一側為0.9eV左右。
至於根據所公開的發明的一個方式的電晶體，其技術思想在於藉由氧摻雜處理增大與氧化物半導體膜接觸的閘極絕緣膜中、氧化物半導體膜中、或這些膜的介面附近中的至少一處的氧含量。
在使用包含銦的氧化物半導體材料作為氧化物半導體膜時，由於銦與氧的接合力較弱，所以在與氧化物半導體膜接觸的閘極絕緣膜中含有矽等與氧的接合力更強的材料時，氧化物半導體膜中的氧因熱處理被抽出，從而有在氧化物半導體膜的介面附近形成氧缺損的憂慮。然而，根據所公開的發明的一個方式的電晶體，藉由對與氧化物半導體膜接觸的閘極絕緣膜供應過剩的氧，可以抑制因從氧化物半導體膜的氧抽出導致的氧缺損的形成。
這裏，在電晶體的製造製程中進行氧摻雜處理之後，氧化物半導體膜或與氧化物半導體膜接觸的閘極絕緣膜所包含的比化學計量比過剩的氧量有時在各層中彼此不同。 在過剩的氧量不同的狀態下，各層的氧的化學勢也不同，並且該化學勢的不同藉由在電晶體的製造製程中的熱處理等接近平衡狀態，或者變為平衡狀態。由此，在對閘極絕緣膜的氧摻雜處理後，最好進行熱處理。藉由在氧摻雜處理後進行熱處理，可以擴散對閘極絕緣膜供應的過剩的氧，並可以將充分量的氧供應到氧化物半導體膜中。下面將研討平衡狀態下的氧分佈。
在某一溫度T、壓力P下的平衡狀態是指全體系的吉布斯(Gibbs)自由能G最小的狀態，並可以由如下算式1表示。
[算式1]G(N a ,N b ,N c ,…,T,P)=G (1)(N a ,N b ,N c ,…,T,P)+G (2)(N a ,N b ,N c ,…,T,P)+G (3)(N a ,N b ,N c ,…,T,P)‧‧‧‧(1)
在算式1中，G(1)、G(2)、G(3)表示各層的吉布斯自由能。另外，Na、Nb、Nc表示粒子數，a、b、c表示粒子的種類。粒子a從i層向j層移動δNa (j)時，吉布斯自由能的變化如下面的算式2所示那樣。
這裏，在δG為0，即滿足下面的算式3時，體系成為平衡狀態。
吉布斯自由能的粒子數微分相當於化學勢，因此，在平衡狀態下，所有層中的粒子的化學勢彼此相等。
就是說，具體來說，在與氧化物半導體膜接觸的閘極絕緣膜中包含與氧化物半導體膜相比過剩的氧時，氧化物半導體膜中的氧化學勢相對小，閘極絕緣膜中的氧化學勢相對大。
而且，藉由在電晶體的製造製程中進行熱處理，整個體系(這裏，是氧化物半導體膜和與其接觸的閘極絕緣膜)的溫度充分提高，當開始層內及層間的原子擴散時，發生氧的移動以使其化學勢相同。也就是說，閘極絕緣膜的氧移動到氧化物半導體膜中，因此閘極絕緣膜的化學勢減小，氧化物半導體膜的化學勢增大。
因此，藉由後面的熱處理使體系內的化學勢為平衡狀態，由氧摻雜處理供應到閘極絕緣膜中的過剩的氧被擴散，並該氧供應到氧化物半導體膜中。如上所述，供應到氧化物半導體膜中的氧與氫離子接合而成為OH基，因此沒有產生電晶體的退化原因，或可減小退化原因。此外，對氧化物半導體膜的氧供應是對膜中的氧缺陷的填補也有效的。
具有經過利用熱處理的脫水化或脫氫化處理以及氧摻雜處理的氧化物半導體膜的電晶體也在偏壓-熱應力試驗 (BT試驗)的前後可以減小電晶體的閾值電壓的變化量，從而可以實現可靠性高的電晶體。
由此，可以製造具有穩定的電特性的電晶體。
此外，本發明的一個方式可以製造具有電特性良好且可靠性高的電晶體的半導體裝置。
10‧‧‧電漿裝置
11‧‧‧基板供給室
12‧‧‧裝載閉鎖室
13‧‧‧傳送室
14‧‧‧盒式介面(cassette port)
15‧‧‧真空處理室
16‧‧‧ICP線圈
17‧‧‧氣體流道
18‧‧‧高頻電源
19‧‧‧基板工作臺
20‧‧‧被處理基板
21‧‧‧高頻電源
22‧‧‧自動壓力控制閥
23‧‧‧渦輪分子泵
24‧‧‧乾燥泵
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
402a‧‧‧閘極絕緣膜
402b‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
404a‧‧‧氧化金屬區
404b‧‧‧氧化金屬區
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
408‧‧‧絕緣膜
409‧‧‧絕緣膜
410‧‧‧電晶體
420‧‧‧電晶體
421‧‧‧氧
421a‧‧‧氧
421b‧‧‧氧
421c‧‧‧氧
427‧‧‧絕緣層
430‧‧‧電晶體
440‧‧‧電晶體
441‧‧‧氧化物半導體膜
450‧‧‧電晶體
455a‧‧‧開口
455b‧‧‧開口
456a‧‧‧導電層
456b‧‧‧導電層
460‧‧‧電晶體
470‧‧‧電晶體
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體層
606b‧‧‧半導體層
606c‧‧‧半導體層
608‧‧‧附著層
613‧‧‧基板
631‧‧‧絕緣膜
632‧‧‧保護絕緣膜
633‧‧‧層間絕緣層
634‧‧‧層間絕緣層
640‧‧‧電晶體
641‧‧‧電極層
642‧‧‧電極層
643‧‧‧導電層
644‧‧‧電極層
645‧‧‧閘極電極
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器參考信號線
2700‧‧‧電子書閱讀器
2701‧‧‧框體
2703‧‧‧框體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧框體
2801‧‧‧框體
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧定位裝置
2807‧‧‧影像拍攝用透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池單元
2811‧‧‧外部儲存槽
3001‧‧‧主體
3002‧‧‧框體
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸屏筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3055‧‧‧顯示部B
3056‧‧‧電池
3057‧‧‧顯示部A
4001‧‧‧第一基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧第二基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4018a‧‧‧FPC
4018b‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣膜
4021‧‧‧絕緣層
4023‧‧‧絕緣膜
4024‧‧‧絕緣膜
4030‧‧‧第一電極層
4031‧‧‧第二電極層
4032‧‧‧絕緣膜
4033‧‧‧絕緣膜
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
4612‧‧‧空洞
4613‧‧‧球形粒子
4614‧‧‧填充材料
4615a‧‧‧黑色區域
4615b‧‧‧白色區域
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9630‧‧‧框體
9631‧‧‧顯示部
9632‧‧‧操作鍵
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧轉換器
9637‧‧‧轉換器
在附圖中：圖1A至1C是說明半導體裝置的一個方式的圖；圖2A至2E是說明半導體裝置的製造方法的一個方式的圖；圖3A至3D是說明半導體裝置的一個方式的圖；圖4A至4F是說明半導體裝置的製造方法的一個方式的圖；圖5A至5C是說明半導體裝置的製造方法的一個方式的圖；圖6是說明半導體裝置的一個方式的圖；圖7是說明半導體裝置的一個方式的圖；圖8是說明半導體裝置的一個方式的圖；圖9A和9B是說明半導體裝置的一個方式的圖；圖10A和10B是表示電子設備的圖；圖11A至11F是表示電子設備的圖；圖12A至12C是說明半導體裝置的一個方式的圖；圖13A至13D是說明半導體裝置的一個方式的圖； 圖14A和14B是表示本發明的一個方式的電漿裝置的俯視圖以及截面圖；圖15是表示SIMS測試的結果的圖；圖16A和16B是說明截面STEM圖像的圖。
下面，參照附圖詳細地說明本說明書所公開的發明的實施方式。但是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本說明書所公開的發明的方式及詳細內容可以被變換為各種各樣的形式而不侷限於以下說明。並且，本說明書所公開的發明不應被看作僅限定於以下實施方式的描述內容。另外，為了方便起見附加了第一、第二等序數詞，其並不表示製程順序或疊層順序。此外，本說明書中的序數不表示特定發明的事項的固有名稱。
實施方式1
在本實施方式中，參照圖1A至圖3D對半導體裝置 及半導體裝置的製造方法的一個方式進行說明。在本實施方式中，作為半導體裝置的一個例子示出具有氧化物半導體膜的電晶體。
作為半導體裝置的例子，在圖1A至圖1C中表示底閘極型電晶體的截面圖以及平面圖。圖1A是平面圖，圖1B及1C是圖1A中的沿線A-B和C-D截斷的截面圖。注 意，在圖1A中，省略閘極絕緣膜402。
圖1A、1B、1C所示的電晶體410在具有絕緣表面的基板400上包括閘極電極層401、閘極絕緣膜402、氧化物半導體膜403、源極電極層405a以及汲極電極層405b。
在電晶體410的製造製程中，對閘極絕緣膜402進行氧摻雜處理，且對氧化物半導體膜403進行由熱處理的脫水化或脫氫化處理。
這裏，氧摻雜處理是指將氧自由基、氧原子或氧離子添加到閘極絕緣膜的表面及塊中的處理。尤其是，藉由使氧電漿化將上述氧自由基、氧原子或氧離子添加到閘極絕緣膜的表面及塊中的處理也稱為氧電漿摻雜處理。另外，最好在氧電漿摻雜處理中，對在其上形成閘極絕緣膜的基板施加偏壓。
另外，也可以在電晶體410上還設置有絕緣體。另外，為了將源極電極層405a和汲極電極層405b與佈線電連接，可以在閘極絕緣膜402等之中形成有開口。此外，在氧化物半導體膜403的上方還可以具有第二閘極電極。這裏，氧化物半導體膜403最好被加工為島狀，但不必一定被加工為島狀。
圖2A至圖2E表示電晶體410的製造方法的一個例子。
首先，在具有絕緣表面的基板400上形成導電膜之後，利用第一光刻製程形成閘極電極層401。這裏，也可 以使用噴墨法形成抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不需要光掩模，由此可以降低製造成本。
對可用作具有絕緣表面的基板400的基板沒有特別的限制，但是基板400需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板400，也可以採用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以在這些基板上設置有半導體元件。
此外，作為基板400也可以使用撓性基板。在使用撓性基板時，既可以在撓性基板上直接形成具有氧化物半導體膜的電晶體，又可以在其他製造基板上形成具有氧化物半導體膜的電晶體，然後將它從製造基板剝離並轉置到撓性基板上。另外，為了將它從製造基板剝離並轉置到撓性基板上，最好在製造基板與具有氧化物半導體膜的電晶體之間設置分離層。
也可以在基板400與閘極電極層401之間設置用作基底膜的絕緣膜。該基底膜具有防止雜質元素從基板400擴散的功能，並且可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜和氧氮化矽膜中的一種或多種膜的疊層結構而形成。
另外，閘極電極層401可以藉由電漿CVD法或濺射法等使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材料 或以這些金屬材料為主要成分的合金材料以單層或疊層形成。
接著，在閘極電極層401上形成閘極絕緣膜402(參照圖2A)。閘極絕緣膜402可以藉由電漿CVD法或濺射法等使用氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉿、氧化鎵或這些的混合材料以單層或疊層形成。
在此，作為閘極絕緣膜402，特別最好使用由與後面形成的氧化物半導體膜相同種類的成分構成的絕緣材料。這是因為，這種材料與氧化物半導體膜的搭配良好，由此藉由將其用作閘極絕緣膜402，可以保持與氧化物半導體膜之間的介面的良好狀態。這裏，“與氧化物半導體膜相同種類的成分”是指包含選自氧化物半導體膜的構成元素中的一種或多種元素。例如，在氧化物半導體膜由In-Ga-Zn類的氧化物半導體材料構成的情況下，作為由與其相同種類的成分構成的絕緣材料，可以舉出氧化鎵等。
另外，在閘極絕緣膜402具有疊層結構的情況下，更最好採用由與氧化物半導體膜相同種類的成分的絕緣材料構成的膜(以下稱為“膜a”)和包含與該膜a的成分材料不同的材料的膜(以下稱為“膜b”)的疊層結構。這是因為如下緣故：藉由採用從氧化物半導體膜一側按順序層疊膜a和膜b的結構，電荷被膜a和膜b的介面的電荷俘獲中心優先地捕獲(與氧化物半導體膜和膜a的介面的比較)，因此，可以充分抑制氧化物半導體膜介面的電荷捕 獲，從而可以提高半導體裝置的可靠性。
圖3B示出閘極絕緣膜具有疊層結構的電晶體460。在電晶體460中，在閘極電極層401上層疊第一閘極絕緣膜402a、第二閘極絕緣膜402b，並在第二閘極絕緣膜402b上形成有氧化物半導體膜403。在電晶體460中，與氧化物半導體膜403接觸的第二閘極絕緣膜402b利用使用由與氧化物半導體膜403相同種類的成分構成的絕緣材料構成的膜(膜a)來形成，並形成在第二閘極絕緣膜402b的下方的第一閘極絕緣膜402a使用包含與第二閘極絕緣膜402b的成分材料不同的材料的膜(膜b)來形成。
例如，當作為氧化物半導體膜403使用In-Ga-Zn類氧化物半導體膜時，作為第二閘極絕緣膜402b可以使用氧化鎵膜，並作為第一閘極絕緣膜402a可以使用氧化矽膜。另外，最好將使用由與氧化物半導體膜相同種類的成分構成的絕緣材料構成的膜用於與氧化物半導體膜403接觸且形成在其上方的絕緣膜407。藉由與氧化物半導體膜403接觸且在氧化物半導體膜403的下方及上方設置使用由與氧化物半導體膜相同種類的成分構成的膜，可以由該膜圍繞氧化物半導體膜403。藉由與氧化物半導體膜403接觸且在氧化物半導體膜403的下方及上方設置使用由與氧化物半導體膜相同種類的成分構成的膜(膜a)，並且在該膜a的外側設置包含與膜a的成分材料不同的材料的膜(膜b)，在氧化物半導體膜403的下方及上方，電荷被 膜a和膜b的介面的電荷俘獲中心優先地捕獲，可以更有效地充分抑制氧化物半導體膜的介面中的電荷俘獲，而提高半導體裝置的可靠性。
另外，使用μ波(例如，頻率為2.45GHz)的高密度電漿CVD可以形成緻密且絕緣耐壓高的高品質絕緣層，所以在形成閘極絕緣膜402時利用該方法是較佳的。這是由於藉由使高純度化的氧化物半導體與高品質閘極絕緣膜密接可以降低介面能級而形成良好的介面特性的緣故。
另外，作為閘極絕緣膜402也可以是藉由成膜後的熱處理閘極絕緣層的膜質及與氧化物半導體之間的介面特性得到改善的絕緣層。總之，只要是作為閘極絕緣膜的膜質良好並能夠降低與氧化物半導體之間的介面態密度從而形成良好的介面的層即可。
接著，對閘極絕緣膜402進行氧摻雜處理。藉由對閘極絕緣膜402進行氧摻雜處理，將氧421供給到閘極絕緣膜402中，可以使閘極絕緣膜402中或閘極絕緣膜402中及該介面附近包含氧(參照圖2B)。在此情況下，將氧含量設定為超過閘極絕緣膜402的化學計量比的程度，最好為超過化學計量比的1倍至4倍(大於1倍且小於4倍)，更佳地為超過1倍至2倍(大於1倍且小於2倍)。或者，當以構成閘極絕緣膜402的材料是單晶時的氧量為Y時，可以將氧含量設定為超過Y的程度，最好為超過Y至4Y，更佳地為超過Y至2Y。或者，當以不進行氧摻雜處理時的閘極絕緣膜中的氧量Z為基準時，可以 將氧含量設定為超過Z的程度，最好為超過Z至4Z，更佳地為超過Z至2Z。被摻雜的氧421包含氧自由基、氧原子、以及/或氧離子。
例如，當採用其組成由GaOx(x>0)表示的氧化物絕緣膜時，氧化鎵的化學計量比是Ga：O=1：1.5，因此形成具有x為1.5至6的氧過剩區域的氧化物絕緣膜。此外，例如，當採用其組成由SiOx(x>0)表示的氧化物絕緣膜時，氧化矽的化學計量比是Si：O=1：2，因此形成具有x超過2至8的氧過剩區域的氧化物絕緣膜。這裏，這樣的氧過剩區域只要存在於閘極絕緣膜的一部分(包括介面)即可。由此，在閘極絕緣膜中，氧的含量大於氫的含量。
另外，在能夠用於閘極絕緣膜的氧化物絕緣膜中，氧是主要成分材料之一。因此，難以藉由SIMS(Secondary Ion Mass Spectroscopy：二次離子質譜測定技術)等的方法正確估計氧化物絕緣膜中的氧濃度。也就是說，難以判斷是否有意地對氧化物絕緣膜中添加氧。
另外，氧有17O和18O等同位素，並且，一般認為在自然界的17O和18O的存在比率分別是氧原子整體中的0.037%和0.204%左右。也就是說，在氧化物絕緣膜中的上述同位素的濃度為藉由SIMS等的方法可估計的程度，因此藉由測量這些濃度，有時可以進一步正確地估計氧化物絕緣膜中的氧濃度。由此，可以藉由測量這些濃度判斷是否有意地對氧化物絕緣膜添加氧。
例如，當以18O的濃度為基準時，添加有氧的區域中的氧同位素的濃度D1(18O)和不添加有氧的區域中的氧同位素的濃度D2(18O)之間的關係為D1(18O)>D2(18O)。
至於氧摻雜，既可利用包含氧的氣體藉由自由基產生裝置供給，又可藉由臭氧產生裝置供給。更明確地說，例如可以使用用於對半導體裝置進行蝕刻處理的裝置、用於對掩模進行灰化的裝置等來產生氧421，而處理閘極絕緣膜402。
另外，也可以對進行氧摻雜處理的閘極絕緣膜402進行熱處理(溫度為150℃至470℃)。藉由熱處理，可以從閘極絕緣膜402中去除在氧421和閘極絕緣膜402之間反應而產生的水、氫氧化物。熱處理可以在氮、氧、超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)、或稀有氣體(氬、氦等)的氣圍下進行，但是最好上述氮、氧、超乾燥空氣或稀有氣體等的氣圍不包含水、氫等而被高純度化。
此外，為了儘量不使閘極絕緣膜402、形成在閘極絕緣膜402上的氧化物半導體膜包含氫、羥基及水分，作為在形成氧化物半導體膜之前進行的預處理，最好在濺射裝置的預備加熱室中對形成有閘極電極層401的基板400或形成到閘極絕緣膜402的基板400進行預備加熱，來對吸 附到基板400的氫、水分等的雜質進行脫離及排氣。注意，作為設置在預備加熱室的排氣單元，最好使用低溫泵。另外，也可以省略該預備加熱處理。此外，該預備加熱也可以在形成絕緣膜407之前對形成到源極電極層405a及汲極電極層405b的基板400同樣地進行。
接著，在閘極絕緣膜402上形成厚度為2nm以上且200nm以下，最好為5nm以上且30nm以下的氧化物半導體膜。
作為用作氧化物半導體膜的氧化物半導體，可以使用四元金屬氧化物的In-Sn-Ga-Zn-O類氧化物半導體；三元金屬氧化物的In-Ga-Zn-O類氧化物半導體、In-Sn-Zn-O類氧化物半導體、In-Al-Zn-O類氧化物半導體、Sn-Ga-Zn-O類氧化物半導體、Al-Ga-Zn-O類氧化物半導體、Sn-Al-Zn-O類氧化物半導體；二元金屬氧化物的In-Zn-O類氧化物半導體、Sn-Zn-O類氧化物半導體、Al-Zn-O類氧化物半導體、Zn-Mg-O類氧化物半導體、Sn-Mg-O類氧化物半導體、In-Mg-O類氧化物半導體、In-Ga-O類氧化物半導體；In-O類氧化物半導體、Sn-O類氧化物半導體、Zn-O類氧化物半導體等。上述氧化物半導體也可以包含SiO2。這裏，例如In-Ga-Zn-O類氧化物半導體是指含有銦(In)、鎵(Ga)、鋅(Zn)的氧化物膜，對其化學計量比沒有特別的限制。此外，也可以包含In、Ga、Zn以外的元素。
另外，作為氧化物半導體膜，可以使用由化學式 InMO3(ZnO)m(m>0)表示的薄膜。在此，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M可舉出Ga、Ga及Al、Ga及Mn或Ga及Co等。
作為用作氧化物半導體膜的氧化物半導體，最好使用包含銦的氧化物半導體、包含銦及鎵的氧化物半導體等。
在本實施方式中，使用In-Ga-Zn-O類氧化物靶材並利用濺射法來形成氧化物半導體膜。此外，氧化物半導體膜可以在稀有氣體(典型為氬)氣圍下、氧氣圍下、或者稀有氣體及氧的混合氣圍下利用濺射法來形成。
作為用於利用濺射法製造氧化物半導體膜的靶材，例如可以使用組成比為In2O3：Ga2O3：ZnO=1：1：1[摩爾數比]的氧化物靶材。利用該靶材形成In-Ga-Zn-O膜。另外，不侷限於該靶材及組成，例如，還可以使用In2O3：Ga2O3：ZnO=1：1：2[摩爾數比]的氧化物靶材。
另外，氧化物靶材的填充率為90%以上100%以下，最好為95%以上99.9%以下。藉由採用填充率高的金屬氧化物靶材，可以形成緻密的氧化物半導體膜。
作為形成氧化物半導體膜時的濺射氣體，最好使用氫、水、羥基或氫化物等的雜質被去除了的高純度氣體。
在維持減壓狀態的沉積室內保持基板，並且將基板溫度設定為100℃以上且600℃以下，最好為200℃以上且400℃以下。藉由邊加熱基板邊進行成膜，可以降低形成的氧化物半導體膜中含有的雜質濃度。另外，可以減輕由於濺射帶來的損傷。然後，邊去除殘留在沉積室內的水分 邊引入去除了氫及水分的濺射氣體並使用上述靶材在基板400上形成氧化物半導體膜。為了去除殘留在沉積室內的水分，最好使用吸附型真空泵，例如，低溫泵、離子泵、鈦昇華泵。另外，作為排氣裝置，也可以使用配備有冷阱的渦輪分子泵。由於在利用低溫泵進行了排氣的沉積室中，如氫原子、水等的包含氫原子的化合物(最好還包括包含碳原子的化合物)等被排出，由此可以降低利用該沉積室形成的氧化物半導體膜中含有的雜質濃度。
作為成膜條件的一個例子，可以採用如下條件：基板與靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源為0.5kW；氧(氧流量比率為100%)氣圍。另外，當使用脈衝直流電源時，可以減少成膜時產生的粉狀物質(也稱為微粒、塵屑)，並且膜厚度分佈也變得均勻，所以是較佳的。
接著，利用第二光刻製程將氧化物半導體膜加工為島狀的氧化物半導體膜441(參照圖2C)。另外，也可以利用噴墨法形成用於形成島狀氧化物半導體膜441的抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不使用光掩模，由此可以降低製造成本。
另外，當在閘極絕緣膜402中形成接觸孔時，可以在對氧化物半導體膜進行加工的同時進行該製程。
另外，這裏作為氧化物半導體膜的蝕刻方法，可以採用乾蝕刻及濕蝕刻中的一方或者兩者。例如，作為用於氧化物半導體膜的濕蝕刻的蝕刻液，可以使用磷酸、醋酸以 及硝酸的混合溶液等。此外，也可以使用ITO-07N(日本關東化學公司製造)。
接著，對氧化物半導體膜441進行熱處理。藉由進行該熱處理，可以去除過剩的氫(包含水和羥基)(脫水化或脫氫化)，調整氧化物半導體膜的結構，並減小能隙中的缺陷能級。將該熱處理的溫度設定為250℃以上且750℃以下，或者400℃以上且低於基板的應變點的溫度。這裏，將基板放入到熱處理裝置之一的電爐中，在氮氣圍下以450℃對氧化物半導體膜進行1小時的熱處理之後，不使其接觸於大氣以防止水、氫再次混入到氧化物半導體膜中，來獲得氧化物半導體膜403(參照圖2D)。
注意，熱處理裝置不侷限於電爐，也可以利用電阻發熱體等的發熱體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行熱處理的裝置。作為高溫氣體，使用如氬等的稀有氣體或如氮那樣的即使進行熱處理也不與被處理物產生反應的惰性氣體。
例如，作為熱處理，也可以進行如下GRTA，即將基板移動並放入到加熱為650℃至700℃的高溫的惰性氣體 中，加熱幾分鐘之後從加熱為高溫的惰性氣體中取出基板。
此外，在熱處理中，最好不使氮或氦、氖、氬等稀有氣體中含有水、氫等。另外，最好將引入熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，最好設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，最好設定為0.1ppm以下)。
另外，可以在利用熱處理對氧化物半導體膜進行加熱之後，對相同爐內引入高純度的氧氣體、高純度的二氮化氧氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)。最好不使氧氣體或二氮化氧氣體包含水、氫等。或者，最好將引入到熱處理裝置中的氧氣體或二氮化氧氣體的純度設定為6N以上，最好為7N以上(也就是說，將氧氣體或二氮化氧氣體中的雜質濃度設定為1ppm以下，最好設定為0.1ppm以下)。藉由利用氧氣體或二氮化氧氣體來供給由於脫水化或脫氫化處理中的雜質排出製程而同時被減少的構成氧化物半導體的主要成分材料的氧，來使氧化物半導體膜高純度化並電性I型(本質)化。
另外，也可以對加工為島狀的氧化物半導體膜之前的氧化物半導體膜進行熱處理。在此情況下，在熱處理之後 從加熱裝置取出基板，並對氧化物半導體膜進行光刻製程。另外，只要是在形成氧化物半導體膜之後，就也可以在島狀氧化物半導體膜上層疊源極電極層及汲極電極層之後進行熱處理。
因為閘極絕緣膜402被進行氧摻雜處理，而包含在閘極絕緣膜402中的氧過剩，所以可以抑制從與其接觸地層疊的氧化物半導體膜403的氧的移動。另外，藉由接觸於受到氧摻雜處理的閘極絕緣膜402地層疊氧化物半導體膜403，可以將氧從閘極絕緣膜402(塊或/及介面)供給到氧化物半導體膜403中。從閘極絕緣膜402對氧化物半導體膜403的氧的供給藉由使受到氧摻雜處理的閘極絕緣膜402和氧化物半導體膜403接觸並進行熱處理，進一步促進。該熱處理可以兼作用來對氧化物半導體膜403的脫水化或脫氫化的熱處理。
另外，添加到閘極絕緣膜402中，而供給到氧化物半導體膜403中的氧421的至少一部分最好在氧化物半導體中具有氧的懸空鍵。這是因為藉由具有懸空鍵，可以與殘留在膜中的氫接合而使氫固定化(不動離子化)的緣故。
藉由上述製程，得到被高純度化、電性I型(本質)化的氧化物半導體膜403。
接著，在閘極絕緣膜402及氧化物半導體膜403上形成成為源極電極層及汲極電極層(包括由與它們相同的層形成的佈線)的導電膜。作為用作源極電極層及汲極電極層的導電膜，例如可以使用含有選自Al、Cr、Cu、Ta、 Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，也可以採用在Al、Cu等的金屬膜的下側或上側的一方或兩者層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。此外，用作源極電極層及汲極電極層的導電膜可以由導電金屬氧化物而形成。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫混合氧化物(In2O3-SnO2，縮寫為ITO)、氧化銦氧化鋅混合氧化物(In2O3-ZnO)或使這些金屬氧化物材料包含氧化矽的材料。
利用第三光刻製程在導電膜上形成抗蝕劑掩模，並藉由進行選擇性的蝕刻來形成源極電極層405a及汲極電極層405b，然後去除抗蝕劑掩模。
此外，為了縮減用於光刻製程的光掩模數及製程數，也可以使用藉由透過的光成為多種強度的曝光掩模的多色調掩模形成的抗蝕劑掩模進行蝕刻製程。由於使用多色調掩模形成的抗蝕劑掩模成為具有多種厚度的形狀，且藉由進行蝕刻進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，藉由使用一個多色調掩模，可以形成至少對應於兩種以上的不同圖案的抗蝕劑掩模。從而，可以縮減曝光掩模數，並還可以縮減與其對應的光刻製程，所以可以實現製程的簡化。
注意，當進行導電膜的蝕刻時，最好使蝕刻條件最適 化，以便防止氧化物半導體膜403被蝕刻而分斷。但是，很難僅蝕刻導電膜而完全不蝕刻氧化物半導體膜403，所以有時當對導電膜進行蝕刻時氧化物半導體膜441的一部分僅被蝕刻，而成為具有槽部(凹部)的氧化物半導體膜。
在本實施方式中，由於使用Ti膜作為導電膜，並使用In-Ga-Zn-O類氧化物半導體作為氧化物半導體膜403，所以作為蝕刻劑使用氨水-過氧化氫混合液(氨、水、過氧化氫水的混合液)。
在高純度化的氧化物半導體膜403中，載子極少(近於0)。
藉由上述製程形成電晶體410(參照圖2E)。電晶體410是包括從氧化物半導體膜中意圖性地排除氫、水分、羥基或者氫化物(也稱為氫化合物)等的雜質而實現高純度化的氧化物半導體膜403的電晶體。因此，電晶體410的電特性的變動被抑制，而在電性上是穩定的。
另外，也可以實現如圖3A那樣的在氧化物半導體膜403、源極電極層405a及汲極電極層405b上形成有絕緣膜407、絕緣膜409的電晶體440。
作為絕緣膜407，至少將其厚度形成為1nm以上，並可以適當地採用濺射法等的不使水、氫等的雜質混入到絕緣膜407的方法來形成。當絕緣膜407包含氫時，有如下憂慮：因該氫侵入到氧化物半導體膜中或該氫抽出氧化物半導體膜中的氧而發生氧化物半導體膜的背通道的低電阻 化(N型化)，而形成寄生通道。因此，為了使絕緣膜407成為儘量不包含氫的膜，在成膜方法中不使用氫是十分重要的。
作為絕緣膜407，代表性地可以使用如氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜或氧化鎵膜等無機絕緣膜。
在本實施方式中，作為絕緣膜407利用濺射法形成厚度為200nm的氧化鎵膜。
在此，作為絕緣膜407，與閘極絕緣膜402同樣，最好使用由與氧化物半導體膜403相同種類的成分構成的絕緣材料。這是因為，這種材料與氧化物半導體膜的搭配良好，由此藉由將其用作絕緣膜407，可以保持與氧化物半導體膜之間的介面的良好狀態。例如，在氧化物半導體膜由In-Ga-Zn-O類的氧化物半導體材料構成的情況下，作為由與其相同種類的成分構成的絕緣材料，可以舉出氧化鎵等。
另外，在作為絕緣膜407採用疊層結構的情況下，更最好採用由與氧化物半導體膜相同種類的成分的絕緣材料構成的膜(以下稱為“膜a”)和包含與該膜a的成分材料不同的材料的膜(以下稱為“膜b”)的疊層結構。這是因為如下緣故：藉由採用從氧化物半導體膜一側按順序層疊膜a和膜b的結構，電荷被膜a和膜b的介面的電荷俘獲中心優先地捕獲(與氧化物半導體膜和膜a的介面的比較)，因此，可以充分抑制氧化物半導體膜介面的電荷捕 獲，從而可以提高半導體裝置的可靠性。
例如，作為絕緣膜407，可以適當地採用從氧化物半導體膜403一側層疊氧化鎵膜和氧化矽膜的結構或層疊氧化鎵膜和氮化矽膜的結構等。
形成氧化矽膜時的基板溫度可以設定為室溫以上且300℃以下，在本實施方式中設定為100℃。藉由濺射法的氧化矽膜的成膜可以在稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下進行。此外，作為靶材，可以使用氧化矽靶材或矽靶材。例如，可以在包含氧的氣圍下藉由濺射法並使用矽靶材形成氧化矽。
與形成氧化物半導體膜時同樣，為了去除殘留在絕緣膜407的沉積室內的水分，最好使用吸附型的真空泵(低溫泵等)。可以降低在使用低溫泵排氣的沉積室中形成的絕緣膜407所包含的雜質的濃度。此外，作為用來去除殘留在絕緣膜407的沉積室內的水分的排氣裝置，也可以採用配備有冷阱的渦輪分子泵。
作為當形成絕緣膜407時使用的濺射氣體，最好使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
在形成上述絕緣膜407之後，最好進行熱處理。該熱處理的溫度設定為250℃以上且700℃以下，最好為450℃以上且600℃以下，或者低於基板的應變點。
熱處理可以在氮、氧、超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換 算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)、或稀有氣體(氬、氦等)的氣圍下進行，但是最好上述氮、氧、超乾燥空氣或稀有氣體等的氣圍不包含水、氫等。另外，最好將引入到熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上(即，雜質濃度設定為1ppm以下)，更佳地為7N(99.99999%)以上(即，雜質濃度設定為0.1ppm以下)。
另外，當在氧化物半導體膜和包含氧的絕緣膜407彼此接觸的狀態下進行熱處理時，可以將氧從包含氧的絕緣膜407進一步供給到氧化物半導體膜中。
最好在絕緣膜407上還形成絕緣膜409作為有阻擋功能的保護絕緣膜，以便防止水分、氫等的雜質再次混入到氧化物半導體膜403中，並防止氧從閘極絕緣膜402、氧化物半導體膜403、絕緣膜407及該介面釋放。作為絕緣膜409使用無機絕緣膜，可以使用氮化矽膜、氧化鋁膜等。例如，使用RF濺射法來形成氮化矽膜。由於RF濺射法的量產性高，所以作為絕緣膜409的成膜方法是較佳的。
可以在形成絕緣膜409之後進行熱處理。例如，可以在大氣中以100℃以上且200℃以下的溫度進行1小時以上且30小時以下的熱處理。在該熱處理中，既可以保持一定的加熱溫度地進行加熱，又可以反復多次進行從室溫到100℃以上且200℃以下的加熱溫度的升溫和從加熱溫 度到室溫的降溫。
另外，在圖3C和圖3D中示出藉由氧摻雜處理而具有氧過剩區域的電晶體的其他結構。
圖3C所示的電晶體420是被稱為通道保護型(也稱為通道停止型)的底閘極結構的一種，也稱為反交錯型電晶體。
電晶體420在具有絕緣表面的基板400上包括：閘極電極層401、閘極絕緣膜402、氧化物半導體膜403、用作覆蓋氧化物半導體膜403的通道形成區的通道保護層的絕緣層427、源極電極層405a及汲極電極層405b。此外，覆蓋電晶體420地形成有絕緣膜409。
圖3D所示的電晶體430是底閘極型電晶體，在具有絕緣表面的基板400上包括：閘極電極層401、閘極絕緣膜402、源極電極層405a、汲極電極層405b以及氧化物半導體膜403。此外，設置有覆蓋電晶體430並與氧化物半導體膜403接觸的絕緣膜407。在絕緣膜407上還形成有絕緣膜409。
在電晶體430中，與基板400及閘極電極層401上接觸地設置有閘極絕緣膜402，在閘極絕緣膜402上以與閘極絕緣膜402接觸的方式設置有源極電極層405a、汲極電極層405b。而且，在閘極絕緣膜402、源極電極層405a及汲極電極層405b上設置有氧化物半導體膜403。
使用利用本實施方式製造的被高純度化的氧化物半導體膜403的電晶體410、420、430、440可以降低截止狀 態下的電流值(截止電流值)。
另外，受到氧摻雜處理並具有氧過剩區域的電晶體在偏壓-熱應力測試(BT測試)前後也降低電晶體的閾值電壓的變化量，可以實現可靠性高的電晶體。
此外，由於使用氧化物半導體膜403的電晶體410、420、430、440可以獲得較高的場效應遷移率，可以進行高速驅動。由此，藉由在具有顯示功能的半導體裝置的像素部中使用上述電晶體，可以提供高圖像品質的圖像。另外，因為利用包括高純度化的氧化物半導體膜的電晶體可以在同一基板上分別製造驅動電路部及像素部，所以可以減少半導體裝置的部件個數。
如上所述，可以提供使用具有穩定的電特性的氧化物半導體的半導體裝置。由此，可以提供可靠性高的半導體 裝置。
實施方式2
在本實施方式中，參照圖4A至圖4F及圖5A至圖5C對半導體裝置及半導體裝置的製造方法的其他一個方式進行說明。在本實施方式中，作為半導體裝置的一個例子示出具有氧化物半導體膜的電晶體。與實施方式1同一部分或具有同樣功能的部分及製程可以與實施方式1同樣地進行，而省略反復說明。另外，省略同一部分的詳細說明。
在圖4A至圖4F及圖5A至圖5C中示出電晶體450 的製造方法的一個例子。在本實施方式中，在電晶體450的製造製程中進行多次氧摻雜處理。
首先，在具有絕緣表面的基板400上形成導電膜之後，藉由第一光刻製程形成閘極電極層401。
接著，在閘極電極層401上形成閘極絕緣膜402(參照圖4A)。
接著，對閘極絕緣膜402進行氧摻雜處理。藉由對閘極絕緣膜402進行氧摻雜處理，將氧421a供給到閘極絕緣膜402中，可以使閘極絕緣膜402中及該介面附近包含氧(參照圖4B)。在此情況下，將氧含量設定為超過閘極絕緣膜402的化學計量比的程度，最好為超過化學計量比的1倍至4倍(大於1倍且小於4倍)，更佳地為超過1倍至2倍(大於1倍且小於2倍)。或者，當以構成閘極絕緣膜402的材料是單晶時的氧量為Y時，可以將氧含量設定為超過Y的程度，最好為超過Y至4Y，更佳地為超過Y至2Y。或者，當以不進行氧摻雜處理時的閘極絕緣膜中的氧量Z為基準時，可以將氧含量設定為超過Z的程度，最好為超過Z至4Z，更佳地為超過Z至2Z。被摻雜的氧421a包含氧自由基、氧原子、以及/或氧離子。
例如，當採用其組成由GaOx(x>0)表示的氧化物絕緣膜時，氧化鎵的化學計量比是Ga：O=1：1.5，因此形成具有x為1.5至6的氧過剩區域的氧化物絕緣膜。此外，例如當採用其組成由SiOx(x>0)表示的氧化物絕緣膜時，氧化矽的化學計量比是Si：O=1：2，因此形成具 有x超過2至8的氧過剩區域的氧化物絕緣膜。這裏，這樣的氧過剩區域只要存在於閘極絕緣膜的一部分(包括介面)即可。由此，在閘極絕緣膜中，氧的含量大於氫的含量。
至於氧摻雜，既可利用包含氧的氣體藉由自由基產生裝置供給，又可藉由臭氧產生裝置供給。更明確地說，例如可以使用用於對半導體裝置進行蝕刻處理的裝置、用於對掩模進行灰化的裝置等來產生氧421a，而處理閘極絕緣膜402。
另外，也可以對進行氧摻雜處理的閘極絕緣膜402進行熱處理(溫度為150℃至470℃)。藉由熱處理，可以從閘極絕緣膜402中去除在氧421a和閘極絕緣膜402之間反應而產生的水、氫氧化物。熱處理可以在氮、氧、超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)、或稀有氣體(氬、氦等)的氣圍下進行，但是最好上述氮、氧、超乾燥空氣或稀有氣體等的氣圍不包含水、氫等而被高純度化。
此外，為了儘量不使閘極絕緣膜402、形成在閘極絕緣膜402上的氧化物半導體膜包含氫、羥基及水分，作為在形成氧化物半導體膜之前進行的預處理，最好在濺射裝置的預備加熱室中對形成有閘極電極層401的基板400或 形成到閘極絕緣膜402的基板400進行預備加熱，來對吸附到基板400的氫、水分等的雜質進行脫離及排氣。注意，作為設置在預備加熱室的排氣單元，最好使用低溫泵。另外，也可以省略該預備加熱處理。此外，該預備加熱也可以在形成絕緣膜407之前對形成到源極電極層405a及汲極電極層405b的基板400同樣地進行。
接著，在閘極絕緣膜402上形成厚度為2nm以上且200nm以下，最好為5nm以上且30nm以下的氧化物半導體膜。
在本實施方式中，作為氧化物半導體膜，使用In-Ga-Zn-O類氧化物靶材並藉由濺射法進行成膜。另外，氧化物半導體膜可以在稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下藉由濺射法來形成。
作為用於藉由濺射法製造氧化物半導體膜的靶材，例如可以使用具有In2O3：Ga2O3：ZnO=1：1：1[摩爾數比]的組成比的氧化物靶材來形成In-Ga-Zn-O膜。
作為當形成氧化物半導體膜時使用的濺射氣體，最好使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
作為成膜條件的一個例子，可以應用如下條件：基板與靶材之間的距離為100mm，壓力為0.6Pa，直流(DC)電源為0.5kW，氧(氧流量比率為100%)氣圍。另外，藉由使用脈衝直流電源，可以減輕在進行成膜時產生的粉狀物質(也稱為微粒、塵屑)，且膜厚度分佈也變得均勻，所以是較佳的。
接著，藉由第二光刻製程將氧化物半導體膜加工為島狀的氧化物半導體膜441(參照圖4C)。
接著，對氧化物半導體膜441進行熱處理。藉由該熱處理，可以去除過剩的氫(包含水或羥基)(脫水化或脫氫化)，調整氧化物半導體膜的結構，並降低能隙中的缺陷能級。熱處理的溫度為250℃以上且750℃以下，或者400℃以上且低於基板的應變點。在此，對熱處理裝置之一的電爐引入基板，在氮氣圍下以450℃對氧化物半導體膜進行1小時的熱處理，然後不使其接觸於大氣以防止水、氫再次混入到氧化物半導體膜中，由此獲得氧化物半導體膜403(參照圖4D)。
注意，熱處理裝置不侷限於電爐，也可以使用利用由電阻發熱體等的發熱體的熱傳導或熱輻射對被處理物進行加熱的裝置。
例如，作為熱處理可以進行GRTA，其中將基板移動到加熱到650℃至700℃的高溫的惰性氣體中，進行幾分鐘的加熱，然後將基板從加熱到高溫的惰性氣體中移動並取出。
此外，也可以對加工為島狀的氧化物半導體膜之前的氧化物半導體膜進行氧化物半導體膜的熱處理。在此情況下，在熱處理之後將基板從加熱裝置取出而對氧化物半導體膜進行光刻製程。另外，熱處理只要是在形成氧化物半導體膜之後，也可以在島狀的氧化物半導體膜上層疊源極電極層及汲極電極層之後進行。
接著，對得到脫水化或脫氫化的氧化物半導體膜403進行氧摻雜處理。藉由對氧化物半導體膜403進行氧摻雜處理，將氧421b供給到氧化物半導體膜403中，可以使氧化物半導體膜403中或氧化物半導體膜403中及該介面附近包含氧(參照圖4E)。在此情況下，將氧含量設定為超過氧化物半導體膜403的化學計量比的程度，最好為超過化學計量比的1倍至2倍(大於1倍且小於2倍)。或者，當以構成氧化物半導體膜403的材料是單晶時的氧量為Y時，可以將氧含量設定為超過Y的程度，最好為超過Y至2Y。或者，當以不進行氧摻雜處理時的氧化物半導體膜中的氧量Z為基準時，可以將氧含量設定為超過Z的程度，最好為超過Z至2Z。這是因為如果將氧的含量過多，則如氫貯藏合金(氫儲存合金)(hydrogen storing alloy)那樣，氧化物半導體膜403會引入氫的緣故。被摻雜的氧421b包含氧自由基、氧原子、以及/或氧離子。
例如，當使用單晶結構以InGaO3(ZnO)m(m>0)表示的材料時，氧化物半導體膜403的組成表示為InGaZnmOx，所以例如當m=1(InGaZnO4)時，x容許為超過4至8，而當m=2(InGaZn2O5)時，x容許為超過5至10。另外，這種氧過剩區域可以存在於氧化物半導體膜的一部分(也包括其介面)。由此，在氧化物半導體膜中，氧的含量大於氫的含量。
另外，在氧化物半導體膜中，氧是主要成分材料之 一。因此，很難使用SIMS(Secondary Ion Mass Spectrometry：二次離子質譜測定技術)等方法，正確地估計氧化物半導體膜中的氧濃度。換言之，可以說很難辨別是否將氧意圖性地添加到氧化物半導體膜中。
另外，氧有17O和18O等同位素，並且，一般認為在自然界的17O和18O的存在比率分別是氧原子整體的0.037%和0.204%左右。也就是說，在氧化物半導體膜中的上述同位素的濃度為藉由SIMS等的方法可估計的程度，因此藉由測量這些濃度，有時可以進一步正確地估計氧化物半導體膜中的氧濃度。由此，可以藉由測量這些濃度判斷是否有特意地對氧化物半導體膜添加氧。
例如，當以18O的濃度為基準時，添加有氧的區域中的氧同位素的濃度D1(18O)和不添加有氧的區域中的氧同位素的濃度D2(18O)之間的關係為D1(18O)>D2(18O)。
另外，添加到(包含在)氧化物半導體膜中的氧421b的至少一部分最好在氧化物半導體中具有氧的懸空鍵。這是因為藉由具有懸空鍵，可以與殘留在膜中的氫接合而使氫固定化(不動離子化)的緣故。
被摻雜的氧(氧自由基、氧原子、以及/或氧離子)既可以利用包含氧的氣體藉由自由基產生裝置供給，又可以藉由臭氧產生裝置供給。更明確地說，例如可以使用用於對半導體裝置進行蝕刻處理的裝置、用於對抗蝕劑掩模進行灰化的裝置等來產生氧421b，而處理氧化物半導體膜403。
注意，為了進行更佳的氧的添加，最好將電偏壓施加到基板。
另外，也可以對進行氧摻雜處理的氧化物半導體膜403進行熱處理(溫度為150℃至470℃)。藉由熱處理，可以從氧化物半導體膜403中去除在氧421b和氧化物半導體膜403之間反應而產生的水、氫氧化物。熱處理可以在氮、氧、超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)、或稀有氣體(氬、氦等)的氣圍下進行，但是最好上述氮、氧、超乾燥空氣或稀有氣體等的氣圍不包含水、氫等而被高純度化。
藉由上述製程，得到被高純度化、電性I型(本質)化的氧化物半導體膜403。
因為閘極絕緣膜402被氧摻雜處理，而包含在閘極絕緣膜402中的氧過剩，所以可以抑制從層疊的氧化物半導體膜403的氧的移動。另外，藉由接觸於受到氧摻雜處理的閘極絕緣膜402地層疊氧化物半導體膜403，可以將氧從閘極絕緣膜402(塊或/及介面)供給到氧化物半導體膜403中。從閘極絕緣膜402對氧化物半導體膜403的氧的供給藉由使受到氧摻雜處理的閘極絕緣膜402和氧化物半導體膜403接觸並進行熱處理，進一步促進。
另外，添加到閘極絕緣膜402中，而供給到氧化物半 導體膜403中的氧421a的至少一部分最好在氧化物半導體中具有氧的懸空鍵。這是因為藉由具有懸空鍵，可以與殘留在膜中的氫接合而使氫固定化(不動離子化)的緣故。
另外，對氧化物半導體膜的氧摻雜處理只要是在熱處理之後，既可以對加工為島狀的氧化物半導體膜之前的氧化物半導體膜進行，又可以在島狀的氧化物半導體膜上層疊源極電極層及汲極電極層之後進行。
接著，在閘極絕緣膜402及氧化物半導體膜403上，形成成為源極電極層及汲極電極層(包括使用與其相同的層形成的佈線)的導電膜。
藉由第三光刻製程在導電膜上形成抗蝕劑掩模，選擇性地進行蝕刻來形成源極電極層405a、汲極電極層405b，然後去除抗蝕劑掩模(參照圖4F)。
注意，當進行導電膜的蝕刻時，最好將蝕刻條件最適化以防止氧化物半導體膜403被蝕刻而分斷。但是，難以得到只對導電膜進行蝕刻而完全不對氧化物半導體膜403進行蝕刻的條件，有時當對導電膜進行蝕刻時氧化物半導體膜441的一部分被蝕刻，而成為具有槽部(凹部)的氧化物半導體膜。
在本實施方式中，因為作為導電膜使用Ti膜，並作為氧化物半導體膜403使用In-Ga-Zn-O類氧化物半導體，所以作為蝕刻劑使用過氧化氫氨水(氨、水以及過氧化氫水的混合液)。
在高純度化的氧化物半導體膜403中，載子極少(近於0)。
接著，在氧化物半導體膜403、源極電極層405a及汲極電極層405b上形成絕緣膜407(參照圖5A)。
將絕緣膜407的厚度至少設定為1nm以上，並且該絕緣膜407可以適當地採用濺射法等的不使水、氫等的雜質混入到絕緣膜407中的方法形成。
作為絕緣膜407，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜或氧化鎵膜等的無機絕緣膜。
另外，作為絕緣膜407，與閘極絕緣膜402同樣地，特別最好使用由與氧化物半導體膜403相同的種類的成分構成的絕緣材料。這是因為這種材料與氧化物半導體膜的搭配良好，所以藉由將其用於絕緣膜407，可以將與氧化物半導體膜的介面狀態保持為良好的緣故。例如，當氧化物半導體膜由In-Ga-Zn-O類氧化物半導體材料構成時，作為由相同的種類的成分構成的絕緣材料，有氧化鎵等。
在形成上述絕緣膜407之後，最好進行熱處理。熱處理的溫度設定為250℃以上且700℃以下，最好為450℃以上且600℃以下，或者低於基板的應變點。
熱處理可以在氮、氧、超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb 以下的空氣)、或稀有氣體(氬、氦等)的氣圍下進行，但是最好上述氮、氧、超乾燥空氣或稀有氣體等的氣圍不包含水、氫等。另外，最好將引入到熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上(即，雜質濃度設定為1ppm以下)，更佳地為7N(99.99999%)以上(即，雜質濃度設定為0.1ppm以下)。
另外，當在氧化物半導體膜和包含氧的絕緣膜407彼此接觸的狀態下進行熱處理時，可以將氧從包含氧的絕緣膜407進一步供給到氧化物半導體膜中。
接著，對絕緣膜407進行氧摻雜處理。藉由對絕緣膜407進行氧摻雜處理，將氧421c供給到絕緣膜407中，使氧化物半導體膜403中或閘極絕緣膜402中及該介面附近包含氧(參照圖5B)。在此情況下，將氧含量設定為超過絕緣膜407的化學計量比的程度，最好為超過化學計量比的1倍至4倍(大於1倍且小於4倍)，更佳地為超過1倍至2倍(大於1倍且小於2倍)。或者，當以構成絕緣膜407的材料是單晶時的氧量為Y時，可以將氧含量設定為超過Y的程度，最好為超過Y至4Y，更佳地為超過Y至2Y。或者，當以不進行氧摻雜處理時的絕緣膜中的氧量Z為基準時，可以將氧含量設定為超過Z的程度，最好為超過Z至4Z，更佳地為超過Z至2Z。被摻雜的氧421c包含氧自由基、氧原子、以及/或氧離子。
例如，當採用其組成由GaOx(x>0)表示的氧化物絕 緣膜時，氧化鎵的化學計量比是Ga：O=1：1.5，因此形成具有x超過1.5至6的氧過剩區域的絕緣膜。此外，例如當採用其組成由SiOx(x>0)表示的氧化物絕緣膜時，氧化矽的化學計量比是Si：O=1：2，因此形成具有x超過2至8的氧過剩區域的絕緣膜。這裏，這樣的氧過剩區域只要存在於絕緣膜的一部分(包括介面)即可。由此，在絕緣膜中，氧的含量大於氫的含量。
另外，添加到(包含在)絕緣膜407中的氧421c的至少一部分最好在氧化物半導體中具有氧的懸空鍵。這是因為藉由具有懸空鍵，可以與殘留在膜中的氫接合而使氫固定化(不動離子化)的緣故。
被摻雜的氧(氧自由基、氧原子、以及/或氧離子)既可利用包含氧的氣體藉由自由基產生裝置供給，又可藉由臭氧產生裝置供給。更明確地說，例如可以使用用於對半導體裝置進行蝕刻處理的裝置、用於對抗蝕劑掩模進行灰化的裝置等來產生氧421c，而處理絕緣膜407。
另外，也可以對進行氧摻雜處理的絕緣膜407進行熱處理(溫度為150℃至470℃)。藉由熱處理，可以從絕緣膜407中去除在氧421c和絕緣膜407之間反應而產生的水、氫氧化物。熱處理可以在氮、氧、超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點計進行測定時的水分量是20ppm(露點換算，-55℃)以下，較佳的是1ppm以下，更佳的是10ppb以下的空氣)、或稀有氣體(氬、氦等)的氣圍下 進行，但是最好上述氮、氧、超乾燥空氣或稀有氣體等的氣圍不包含水、氫等而被高純度化。
為了防止水分、氫等的雜質再次混入到氧化物半導體膜403中，最好在絕緣膜407上還形成絕緣膜409，作為阻擋這些雜質從外部侵入的保護絕緣層。作為絕緣膜409使用無機絕緣膜，可以使用氮化矽膜、氧化鋁膜等。例如，使用RF濺射法來形成氮化矽膜。由於RF濺射法的量產性高，所以作為絕緣膜409的成膜方法是較佳的。
可以在形成絕緣膜之後，進行熱處理。例如，可以在大氣中以100℃以上且200℃以下的溫度進行1小時以上且30小時以下的熱處理。在該熱處理中，既可以保持一定的加熱溫度地進行加熱，又可以反復多次進行從室溫到100℃以上且200℃以下的加熱溫度的升溫和從加熱溫度到室溫的降溫。
藉由上述製程形成電晶體450(參照圖5C)。電晶體450是包括從氧化物半導體膜中意圖性地排除氫、水分、羥基或者氫化物(也稱為氫化合物)等的雜質而實現高純度化的氧化物半導體膜403的電晶體。因此，電晶體450的電特性的變動被抑制，而在電性上是穩定的。
使用本實施方式來製造的使用高純度化的氧化物半導體膜403的電晶體450可以降低截止狀態下的電流值(截止電流值)。
像這樣，除了對閘極絕緣膜402以外，可以對氧化物半導體膜403、絕緣膜407也進行氧摻雜處理。氧摻雜處 理既可以對氧化物半導體膜403及絕緣膜407的兩者進行，又可以只對任一方進行。
另外，也可以在進行氧摻雜處理之後，進行熱處理(溫度為150℃至470℃)。熱處理可以在氮、氧、超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy：光腔衰蕩光譜法)方式的露點儀來測定時的露點為-60℃以下，最好為-80℃以下)、或稀有氣體(氬、氦等)的氣圍下進行，但是上述氮、氧、超乾燥空氣或稀有氣體等的氣圍最好不包含水、氫等並被高純度化。
藉由該熱處理，可以將氧從進行氧摻雜處理的閘極絕緣膜402更有效地供給到氧化物半導體膜403中。
另外，具有受到氧摻雜處理的氧化物半導體膜的電晶體在偏壓-熱應力測試(BT測試)前後也降低電晶體的閾值電壓的變化量，可以實現可靠性高的電晶體。
另外，由於使用氧化物半導體膜403的電晶體450能夠獲得較高的場效應遷移率，所以可以進行高速驅動。因此，藉由將上述電晶體用於具有顯示功能的半導體裝置的像素部，可以提供高圖像品質的圖像。另外，藉由利用包括被高純度化的氧化物半導體膜的電晶體可以在同一基板上分別製造驅動電路部或像素部，因此可以縮減半導體裝置的部件數。
如上所述，可以提供使用具有穩定的電特性的氧化物半導體的半導體裝置。因此，可以提供可靠性高的半導體 裝置。
實施方式3
在本實施方式中，參照圖13A至圖13D對半導體裝置的其他一個方式進行說明。與上述實施方式同一部分或具有同樣功能的部分及製程可以與上述實施方式同樣地進行，而省略反復說明。另外，省略同一部分的詳細說明。
在本實施方式中，示出將導電層(佈線層、像素電極層等)連接到電晶體的源極電極層或/及汲極電極層的結構的一個例子。另外，本實施方式也可以應用於實施方式1、實施方式2所示的電晶體。
如圖13A所示那樣，電晶體470在具有絕緣表面的基板400上包括閘極電極層401、閘極絕緣膜402、氧化物半導體膜403、源極電極層405a及汲極電極層405b。
如實施方式2所示那樣，在電晶體470的製造製程中，除了閘極絕緣膜402以外，對作為脫水化或脫氫化處理進行熱處理的氧化物半導體膜403也進行氧摻雜處理。本實施方式的電晶體470是在作為脫氫化處理進行熱處理的氧化物半導體膜403上形成源極電極層405a、汲極電極層405b之後，進行氧摻雜處理的例子。
在該氧摻雜處理中，氧自由基、氧原子或氧離子不但到達氧化物半導體膜403，而且到達源極電極層405a、汲極電極層405b，並被照射(引入到表面附近)。因此，如圖13A所示那樣，照射氧自由基、氧原子或氧離子的源 極電極層405a、汲極電極層405b表面被氧化，有時在絕緣膜407之間形成氧化金屬區404a、404b。有時也氧化金屬區404a、404b成為膜的形狀。
接著，在電晶體470上依次層疊絕緣膜407及絕緣膜409(參照圖13B)。
在如圖13B那樣的情況下，用於在絕緣膜409上形成連接到源極電極層405a及汲極電極層405b的導電層的開口455a、455b最好以去除高電阻的氧化金屬區404a、404b，並露出低電阻的源極電極層405a及汲極電極層405b的方式形成(參照圖13C)。去除絕緣膜409、絕緣膜407、氧化金屬區404a、404b的一部分而形成開口455a、455b。源極電極層405a及汲極電極層405b藉由去除其一部分成為具有凹部的形狀。在源極電極層405a及汲極電極層405b中，露出在該凹部的底面的區域的氧濃度低於源極電極層405a及汲極電極層405b表面的氧化金屬區404a、404b的氧濃度。
例如，為了去除形成在源極電極層405a、汲極電極層405b表面上的氧化金屬區404a、404b，在開口455a、455b中，從源極電極層405a、汲極電極層405b表面去除源極電極層405a、汲極電極層405b的二分之一以下(最好為三分之一以下)的厚度，即可。
接著，以接觸於在開口455a、455b中露出的源極電極層405a及汲極電極層405b的方式形成導電層456a、456b(參照圖13D)。導電層456a、456b不隔著高電阻 的氧化金屬區404a、404b，直接接觸於低電阻的源極電極層405a及汲極電極層405b地設置，由此可以實現優良的電連接(接觸)。
也可以在導電層456a、456b上形成覆蓋電晶體470的絕緣膜，作為保護層。藉由進一步覆蓋絕緣膜，可以防止氫、水分等的雜質從開口455a、455b部分侵入到氧化物半導體膜403中。
如上所述，可以提供使用具有電晶體的優良的電連接及穩定的電特性的氧化物半導體的半導體裝置。因此，可 以提供可靠性高的半導體裝置。
實施方式4
在本實施方式中，對可以用於氧摻雜處理的電漿裝置(也稱為灰化裝置)的例子進行說明。另外，由於該裝置可以對應例如第五代以後的大型玻璃基板，所以比起離子植入裝置等更適於工業化。
圖14A示出板料送進方式多室設備的俯視圖的一個例子。圖14B示出進行氧摻雜的電漿裝置(也稱為灰化裝置)的截面圖的一個例子。
圖14A所示的板料送進方式多室設備包括：三個圖14B所示的電漿裝置10、具有三個收納被處理基板的盒式介面(cassette port)14的基板供給室11、裝載閉鎖室12及傳送室13等。被供給到基板供給室11的基板藉由裝載閉鎖室12及傳送室13被傳送到電漿裝置10內的真空處 理室15進行氧摻雜。進行完氧摻雜的基板從電漿裝置10經過傳送室13和裝載閉鎖室12被傳送到基板供給室。另外，基板供給室11及傳送室13分別配置有用來搬送被處理基板的傳送機械。
參照圖14B可知電漿裝置10備有真空處理室15。真空處理室15的上部配置有多個氣體吹出口及電漿發生源ICP線圈16(感應耦合電漿線圈)。
從電漿裝置10的上面看在其中央部分設置有12個氣體吹出口。各個氣體吹出口藉由氣體流道17與供給氧氣的氣體供給源連接，氣體供給源備有質量流量控制器等而可以藉由氣體流道17供給所希望的流量(大於0sccm且1000sccm以下)的氧氣。由氣體供給源供給的氧氣從氣體流道17藉由12個氣體吹出口供給到真空處理室15內。
ICP線圈16是由多個帶狀的導體以螺旋狀配置而成。各導體的一端藉由用來進行高阻抗調整的匹配電路電連接到第一高頻電源18(13.56MHz)，另一端接地。
真空處理室的下部配置有工作下部電極的基板工作臺19。利用設置在基板工作臺19上的靜電吸盤等，基板工作臺上的被處理基板20被保持為能夠裝卸。基板工作臺19備有作為加熱結構的加熱器及作為冷卻機構的He氣體流道。基板工作臺連接於用來施加基板偏壓電壓的第二高頻電源21(3.2MHz)。
另外，真空處理室15設置有排氣口並備有自動壓力 控制閥22(automatic pressure control valve，也稱為APC)。APC連接於渦輪分子泵23，並且藉由渦輪分子泵23連接於乾燥泵24。APC進行真空處理室內的壓力控制，渦輪分子泵23及乾燥泵24對真空處理室15內進行減壓。
接著，在圖14B中示出在真空處理室15內產生電漿來對設置在被處理基板20上的氧化物半導體膜或閘極絕緣膜進行氧摻雜的一個例子。
首先，利用渦輪分子泵23及乾燥泵24等使真空處理室15內保持所希望的壓力，然後將被處理基板20設置在真空處理室15內的基板工作臺上。注意，被保持在基板工作臺上的被處理基板20至少具有氧化物半導體膜或閘極絕緣膜。在本實施方式中，將真空處理室15內的壓力保持為1.33Pa。另外，將從氣體吹出口供給到真空處理室15內的氧氣流量設定為250sccm。
接著，由第一高頻電源18對ICP線圈16施加高頻電力來產生電漿。並且，將產生電漿的狀態維持一定時間(30秒以上600秒以下)。另外，將對ICP線圈16施加的高頻電力設定為1kW以上10kW以下。在本實施方式中設定為6000W。此時，也可以由第二高頻電源21向基板工作臺施加基板偏壓電力。在本實施方式中設置為1000W。
在本實施方式中，將產生電漿的狀態維持60秒，然後將被處理基板20從真空處理室15中搬出。由此，可以 對設置在被處理基板20上的氧化物半導體膜或閘極絕緣膜進行氧摻雜。
本實施方式可以與其他的實施方式所示的結構適當地 組合而實施。
實施方式5
可以藉由使用在實施方式1至實施方式3中的任一個中示出一個例子的電晶體來製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在與該像素部相同的基板上，可以形成系統整合型面板(system-on-panel)。
在圖12A中，以圍繞設置在第一基板4001上的像素部4002的方式設置密封材料4005，並且，使用第二基板4006進行密封。在圖12A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003、掃描線驅動電路4004。此外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC(Flexible printed circuit)4018a、4018b供給。
在圖12B和12C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置密封材料4005。此外，在像素部4002和掃描線驅動電路4004 上設置有第二基板4006。因此，像素部4002、掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖12B和12C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖12B和12C中，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或者像素部4002的各種信號及電位從FPC4018供給。
此外，圖12B和12C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001的實例，但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、引線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖12A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖12B是藉由COG方法安裝信號線驅動電路4003的例子，而圖12C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用在實施方式1至實施方式3中的任一個中示出一個例子的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖6至圖8而說明半導體裝置的一種方式。圖6至圖8相當於沿著圖12B的M-N線的截面圖。
如圖6至圖8所示，半導體裝置包括連接端子電極4015及端子電極4016，並且，連接端子電極4015及端子電極4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極4015由與第一電極層4030相同的導電膜形成，並且，端子電極4016由與電晶體4010、4011的 源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖6至圖8中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖6中，在電晶體4010、4011上設置有絕緣膜4020、絕緣膜4024，並且，在圖7及圖8中還設置有絕緣層4021。注意，絕緣膜4023用作基底膜。
在本實施方式中，作為電晶體4010、電晶體4011，可以應用在實施方式1至實施方式3中的任一個中示出的電晶體。電晶體4010、電晶體4011的電特性變動被抑制，所以在電性上是穩定的。因此，作為圖6至圖8所示的本實施方式的半導體裝置，可以提供可靠性高的半導體裝置。
此外，在本實施方式中，在絕緣層上的與驅動電路用電晶體4011的氧化物半導體膜的通道形成區重疊的位置設置有導電層。藉由將導電層設置在與氧化物半導體膜的通道形成區重疊的位置，可以進一步降低BT試驗前後的電晶體4011的閾值電壓的變化量。此外，導電層的電位既可以與電晶體4011的閘極電極的電位相同，又可以不同，並且，還可以用作第二閘極電極。此外，導電層的電位也可以為GND、0V或者浮動狀態。
此外，該導電層還具有遮蔽外部的電場，即不使外部的電場作用到內部(包括電晶體的電路部)的功能(尤其 是，遮蔽靜電的靜電遮蔽功能)。利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010電連接到顯示元件，構成顯示面板。只要可以進行顯示就對顯示元件沒有特別的限制，而可以使用各種各樣的顯示元件。
圖6示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖6中，作為顯示元件的液晶元件4013包括第一電極層4030、第二電極層4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作對準膜的絕緣膜4032、4033。第二電極層4031設置在第二基板4006一側，並且，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的厚度(單元間隙)而設置的。另外，間隔物的形狀不侷限於柱狀，例如還可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
另外，還可以使用不使用對準膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相 只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為1msec以下，並且其具有光學各向同性，所以不需要對準處理，從而視角依賴性小。另外，由於不需要設置對準膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製造製程中的液晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置的生產率。
此外，液晶材料的固有電阻率為1×109Ω‧cm以上，最好為1×1011Ω‧cm以上，更佳地為1×1012Ω‧cm以上。注意，本說明書中的固有電阻率的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的漏電流等而以能夠在指定期間中保持電荷的方式設定設置在液晶顯示裝置中的存儲電容器的大小。藉由使用具有高純度的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的三分之一以下，最好為五分之一以下的電容的大小的存儲電容器，就足夠了。
在本實施方式中使用的具有高純度化的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長視頻信號等的電信號的保持時間，並且，還可以延長電源導通狀態下的寫入間隔。因此，可以降低刷新工作的頻度，所以可以得到抑制耗電量的效 果。
此外，在本實施方式中使用的具有高純度化的氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以可以進行高速驅動。因此，藉由將上述電晶體用於液晶顯示裝置的像素部，可以提供高圖像品質的圖像。此外，由於上述電晶體可以在同一基板上分別製造驅動電路部、像素部，所以可以削減液晶顯示裝置的零部件數。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、以及AFLC(AntiFerroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。在此，垂直配向模式是指控制液晶顯示面板的液晶分子的排列的方式的一種，是當不施加電壓時液晶分子朝向垂直於面板表面的方向的方式。作為垂直配向模式，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直對準構型)模式、ASV模式等。此外，也可以使用將像素(pixel) 分成幾個區域(子像素)，並且使分子分別倒向不同方向的稱為多疇化或者多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光燈、側光燈等。
此外，也可以作為背光燈利用多個發光二極體(LED)來進行分時顯示方式(場序制驅動方式)。藉由應用場序制驅動方式，可以不使用濾光片地進行彩色顯示。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中受到控制的顏色因素不侷限於RGB(R顯示紅色，G顯示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)、或者對RGB追加黃色(yellow)、青色(cyan)、品紅色(magenta)等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，本發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以流過電流。並且，這些載子(電子及電洞)重新結合，具有發光性的有機化合物形成激發狀態，當從該激發狀態回到基態時發光。由於這種機理，這種發光元件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機理是利用施主能級和受主能級的施主-受主重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機理是利用金屬離子的內殼層電子躍遷的定域型發光。注意，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個為透明即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖7示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。注意，發光元件4513的結構 是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於該結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或者無機絕緣材料形成。尤其是，使用感光樹脂材料，在第一電極層4030上形成開口部，並且最好將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧碳等侵入發光元件4513中，而也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外氣，而最好使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，還可以使用紫外線固化樹脂、熱固化樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或者EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料而使用氮，即可。
另外，如果需要，則可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板、圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供使電子墨水驅動的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並且，具有如下優點：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是多個包括具有正電荷的第一粒子和具有負電荷的第二粒子的微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一方側的粒子的顏色的裝置。注意，第一粒子或者第二粒子包括染料，並且，當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些的材料的複合材料即可。
此外，作為電子紙，還可以應用使用旋轉球顯示方式的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
圖8示出半導體裝置的一個方式的有源矩陣型電子紙。圖8所示的電子紙是使用旋轉球顯示方式的顯示裝置的例子。
在連接到電晶體4010的第一電極層4030與設置在第二基板4006上的第二電極層4031之間設置有具有黑色區域4615a及白色區域4615b並且在該黑色區域4615a及白色區域4615b的周圍包括填充有液體的空洞4612的球形粒子4613，並且，球形粒子4613的周圍填充有樹脂等填充材料4614。第二電極層4031相當於公共電極(對置電極)。第二電極層4031電連接到公共電位元線。
注意，在圖6至圖8中，作為第一基板4001、第二基板4006，除了玻璃基板以外，還可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠基板，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或 丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或聚酯薄膜夾住鋁箔的結構的薄片。
絕緣膜4020可以使用含有氧化矽、氧氮化矽、氧化鉿、氧化鋁、氧化鎵等的無機絕緣材料的材料來形成。對絕緣膜4020的製造方法沒有特別的限制，例如可以使用電漿CVD法或濺射法等的成膜方法來製造。另外，從氫或水等不容易混入的觀點而言，最好使用濺射法。
絕緣膜4024可以利用濺射法並使用氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成，並用作電晶體的保護膜。
絕緣層4021可以使用無機絕緣材料或者有機絕緣材料來形成。注意，當使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機絕緣材料時，適於用作平坦化絕緣膜。此外，除了上述有機絕緣材料以外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。注意，可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料而利用濺射法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、輥塗機、幕式塗布機、刮刀式塗布機等。
顯示裝置藉由透過來自光源或顯示元件的光來進行顯示。因此，設置在透過光的像素部中的基板、絕緣膜、導 電膜等的薄膜全都對可見光的波長區域的光具有透光性。
關於對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、公共電極層、對置電極層等)，根據取出光的方向、設置電極層的地方以及電極層的圖案結構而選擇其透光性、反射性，即可。
作為第一電極層4030、第二電極層4031，可以使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(以下表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其氮化物中的一種或多種來形成。
此外，由於電晶體容易受到靜電等的破壞，所以最好設置驅動電路保護用的保護電路。保護電路最好使用非線性元件構成。
如上所述，藉由應用在實施方式1至實施方式3中的任一個中示出的電晶體，可以提供可靠性高的半導體裝置。
本實施方式可以與其他實施方式所示的結構適當地組合而實施。
實施方式6
藉由使用由實施方式1至實施方式3中的任何一個示 出的作為一例的電晶體，可以製造具有讀取物件物的資訊的圖像感測器功能的半導體裝置。
圖9A示出具有圖像感測器功能的半導體裝置的一例。圖9A示出光電感測器的等效電路，而圖9B示出光電感測器的一部分的截面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極和汲極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖9A中，電晶體640和電晶體656是使用氧化物半導體膜的電晶體。
圖9B是示出光電感測器中的光電二極體602和電晶體640的截面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體 640上設置有基板613。
在電晶體640上設置有絕緣膜631、保護絕緣膜632、第一層間絕緣層633以及第二層間絕緣層634。光電二極體602設置在第一層間絕緣層633上，並且光電二極體602具有如下結構：在形成在第一層間絕緣層633上的電極層641和設置在第二層間絕緣層634上的電極層642之間從第一層間絕緣層633一側按順序層疊有第一半導體層606a、第二半導體層606b及第三半導體層606c。
在本實施方式中，作為電晶體640可以使用實施方式1至實施方式3中任一個所示的電晶體。由於電晶體640、電晶體656的電特性變動得到抑制而在電方面穩定，所以作為圖9A和9B所示的本實施方式的半導體裝置可以提供可靠性高的半導體裝置。
電極層641電連接到形成在第二層間絕緣層634上的導電層643，且電極層642藉由電極層644電連接到閘極電極645。閘極電極645電連接到電晶體640的閘極電極，且光電二極體602電連接到電晶體640。
在此，例示一種pin型的光電二極體，其中層疊用作第一半導體層606a的具有p型的導電型的半導體層、用作第二半導體層606b的高電阻的半導體層(I型半導體層)、用作第三半導體層606c的具有n型的導電型的半導體層。
第一半導體層606a是p型半導體層，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期 表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法形成第一半導體層606a。作為半導體材料氣體，可以使用矽烷(SiH4)。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。進一步替代地，可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散方法或離子植入方法將雜質元素引入到該非晶矽膜。最好在使用離子植入方法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD方法、氣相沉積方法或濺射方法等。最好將第一半導體層606a的厚度設定為10nm以上且50nm以下。
第二半導體層606b是I型半導體層(本質半導體層)，而可以由非晶矽膜形成。為了形成第二半導體層606b，藉由電漿CVD法，使用半導體材料氣體形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。替代地，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相沉積法、濺射法等形成第二半導體層606b。最好將第二半導體層606b的厚度設定為200nm以上且1000nm以下。
第三半導體層606c是n型半導體層，而可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體層606c。作為半導體材料氣體，可以使用矽烷(SiH4)。替代地，可以使用 Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。進一步替代地，可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散方法或離子植入方法將雜質元素引入到該非晶矽膜。最好在使用離子植入方法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD方法、氣相沉積方法或濺射方法等。最好將第三半導體層606c的厚度設定為20nm以上且200nm以下。
此外，第一半導體層606a、第二半導體層606b以及第三半導體層606c可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor：SAS)形成。
在考慮吉布斯自由能時，微晶半導體屬於介於非晶和單晶之間的中間亞穩態。即，微晶半導體處於自由能穩定的第三態，且具有短程有序和晶格畸變。此外，柱狀或針狀晶體在相對於基板表面的法線方向上生長。作為微晶半導體的典型例子的微晶矽，其拉曼光譜向表示單晶矽的520cm-1的低波數一側偏移。亦即，微晶矽的拉曼光譜的峰值位於表示單晶矽的520cm-1和表示非晶矽的480cm-1之間。另外，包含至少1at.%或其以上的氫或鹵素，以終結懸空鍵。還有，藉由包含氦、氬、氪、氖等的稀有氣體元素來進一步促進晶格畸變，提高穩定性而得到優良的微晶半導體膜。
該微晶半導體膜可以藉由頻率為幾十MHz至幾百 MHz的高頻電漿CVD法或頻率為1GHz以上的微波電漿CVD設備形成。典型地，可利用用氫氣稀釋的SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等形成該微晶半導體膜。此外，除了氫之外，還可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體膜。在上述情況下，將氫的流量比設定為氫化矽的5倍以上且200倍以下，最好設定為50倍以上且150倍以下，更佳地設定為100倍。再者，也可以在含矽的氣體中混入CH4、C2H6等的碳化氫氣體、GeH4、GeF4等的包含鍺的氣體、F2等。
此外，由於光電效應產生的電洞的遷移率低於電子的遷移率，因此當p型半導體層側上的表面用作光接收面時，pin光電二極體具有較好的特性。這裏示出將光電二極體602從形成有pin型的光電二極體的基板601的面接收的光622轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體層一側相反的半導體層一側的光是干擾光，因此，電極層642最好由具有遮光性的導電膜形成。注意，替代地，可以使用n型半導體層側的表面作為光接收面。
作為第一層間絕緣層633、第二層間絕緣層634，最好採用用作減少表面凹凸的平坦化絕緣膜的絕緣層。作為第一層間絕緣層633、第二層間絕緣層634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺或環氧樹脂等的有機絕緣材料。除了上述有機絕緣材料之外， 還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
可以使用絕緣材料，且根據該材料使用濺射法、旋塗法、浸漬法、噴塗法、液滴噴出法(噴墨法、絲網印刷、膠版印刷等)、輥塗法、簾塗法、刮刀塗佈法等來形成絕緣膜631、保護絕緣膜632、第一層間絕緣層633、第二層間絕緣層634。
藉由檢測入射到光電二極體602的光，可以讀取檢測物件的資訊。另外，在讀取檢測物件的資訊時，可以使用背光燈等的光源。
作為電晶體640，可以使用實施方式1至實施方式3中任一個所示的電晶體。包含如下氧化物半導體膜的電晶體的電特性變動得到抑制而在電方面穩定，該氧化物半導體膜是藉由意圖性地去除氫、水分、羥基或氫化物(也稱為氫化合物)等雜質而被高純度化並藉由氧摻雜處理含有過剩的氧的氧化物半導體膜。因此，可以提供高可靠性的半導體裝置。
本實施方式可以與其他實施方式所示的結構適當地組 合而實施。
實施方式7
可將本說明書中公開的半導體裝置應用於多種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝 置(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數碼攝像機等影像拍攝裝置、數碼相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、移動資訊終端、聲音再現裝置、彈子機等大型遊戲機等。以下，對具備在上述其他實施方式中說明的液晶顯示裝置的電子設備的例子進行說明。
圖10A示出電子書閱讀器(也稱為E-book)，可以具有框體9630、顯示部9631、操作鍵9632、太陽能電池9633以及充放電控制電路9634。圖10A所示的電子書閱讀器可以具有如下功能：顯示各種各樣的資訊(靜態圖像、動態圖像、文字圖像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；藉由各種各樣的軟體(程式)控制處理等。另外，在圖10A中，作為充放電控制電路9634的一例，示出具有電池9635和DCDC轉換器(以下簡稱為轉換器)9636的結構。藉由將上述其他實施方式中的任何一個所示的半導體裝置應用於顯示部9631，可以提供高可靠性電子書閱讀器。
藉由採用圖10A所示的結構，當將半透過型液晶顯示裝置或反射型液晶顯示裝置用於顯示部9631時，可以預料電子書閱讀器在較明亮的情況下也被使用，所以可以高效地進行利用太陽能電池9633的發電以及利用電池9635的充電，所以是較佳的。另外，太陽能電池9633是較佳的，因為它可以適當地設置在框體9630的空餘空間(表 面或背面)而高效地進行電池9635的充電。另外，當作為電池9635使用鋰離子電池時，有可以謀求實現小型化等的優點。
此外，參照圖10B所示的方方塊圖而說明圖10A所示的充放電控制電路9634的結構及工作。圖10B示出太陽能電池9633、電池9635、轉換器9636、轉換器9637、開關SW1至SW3、顯示部9631，並且，電池9635、轉換器9636、轉換器9637、開關SW1至SW3相當於充放電控制電路9634。
首先，說明在利用外光使太陽能電池9633發電時的工作的實例。利用轉換器9636對太陽能電池所發的電力進行升壓或降壓，以得到用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通，並且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。此外，當不進行顯示部9631上的顯示時，使SW1截止並使SW2導通，以對電池9635進行充電，即可。
接著，說明在不利用外光使太陽能電池9633發電時的工作的實例。藉由使SW3導通並且利用轉換器9637對電池9635所蓄的電力進行升壓或降壓。並且，當使顯示部9631工作時，利用來自電池9635的電力。
注意，雖然作為充電方法的一例而示出太陽能電池9633，但是也可以利用其他方法對電池9635進行充電。此外，也可以組合其他充電方法進行充電。
圖11A示出筆記本個人電腦，由主體3001、框體3002、顯示部3003以及鍵盤3004等構成。藉由將上述其他實施方式中的任何一個所示的半導體裝置應用於顯示部3003，可以提供高可靠性筆記本個人電腦。
圖11B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備操作可攜式資訊終端的觸屏筆3022。藉由將上述其他實施方式中的任何一個所示的半導體裝置應用於顯示部3023，可以提供高可靠性可攜式資訊終端(PDA)。
圖11C示出電子書閱讀器的一個例子。例如，電子書閱讀器2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖11C中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖11C中的顯示部2707)中可以顯示圖像。藉由將上述其他實施方式中的任何一個所示的半導體裝置應用於顯示部2705和顯示部2707，可以提供高可靠性電子書閱讀器2700。
此外，在圖11C中示出框體2701具備操作部等的例子。例如，在框體2701中具備電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與框體的顯示部相同的平面上可以設置鍵盤、定位裝置等。另外，也可以採用在框體的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器2700也可以具有電子詞典的功能。
此外，電子書閱讀器2700也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書閱讀器伺服器購買所希望的書籍資料等，然後下載的結構。
圖11D示出行動電話，由框體2800及框體2801的兩個框體構成。框體2801具備顯示面板2802、揚聲器2803、麥克風2804、定位裝置2806、影像拍攝用透鏡2807、外部連接端子2808等。此外，框體2800具備對行動電話進行充電的太陽能電池單元2810、外部儲存槽2811等。另外，在框體2801內組裝有天線。藉由將上述其他實施方式中的任何一個所示的半導體裝置應用於顯示面板2802，可以提供高可靠性行動電話。
另外，顯示面板2802具備觸摸屏，圖11D使用虛線示出作為映射而被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置影像拍攝用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，滑動框體2800和框體2801而可以處於如圖11D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖11E示出數碼攝像機，其由主體3051、顯示部A 3057、取景器3053、操作開關3054、顯示部B 3055以及電池3056等構成。藉由將上述其他實施方式中的任何一個所示的半導體裝置應用於顯示部A 3057及顯示部B 3055，可以提供高可靠性數碼攝像機。
圖11F示出電視裝置的一個例子。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出利用支架9605支撐框體9601的結構。藉由將上述其他實施方式中的任何一個所示的半導體裝置應用於顯示部9603，可以提供高可靠性電視裝置9600。
可以藉由利用框體9601所具備的操作開關或另行提供的遙控操作機進行電視裝置9600的操作。或者，也可以採用在遙控操作機中設置顯示部的結構，該顯示部顯示從該遙控操作機輸出的資訊。
另外，電視裝置9600採用具備接收機、數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施方式可以與其他實施方式所示的結構適當地組合而實施。
400‧‧‧襯底
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
410‧‧‧電晶體

Claims (18)

  1. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極層；在該閘極電極層上形成含有氧化矽的第一絕緣膜；在該第一絕緣膜上形成含有氧化鎵的氧化物膜：對含有氧化鎵的該氧化物膜進行氧摻雜處理；在該閘極電極層上形成氧化物半導體膜，其中該第一絕緣膜與含有氧化鎵的該氧化物膜置於該氧化物半導體膜與該閘極電極層之間；對該氧化物半導體膜進行熱處理；形成與該氧化物半導體膜電連接的源極電極層及汲極電極層；以及在該氧化物半導體膜、該源極電極層及該汲極電極層上，與該氧化物半導體膜接觸地形成第二絕緣膜。
  2. 根據申請專利範圍第1項之半導體裝置的製造方法，其中以大於化學計量比且小於該化學計量比的四倍的比率包含氧原子的方式對含有氧化鎵的該氧化物膜進行該氧摻雜處理。
  3. 根據申請專利範圍第1項之半導體裝置的製造方法，其中含有氧化鎵的該氧化物膜是絕緣膜。
  4. 一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極層；在該閘極電極層上形成含有氧化矽的第一絕緣膜；在該第一絕緣膜上形成含有氧化鎵的第一氧化物膜： 對含有氧化鎵的該第一氧化物膜進行氧摻雜處理；在該閘極電極層上形成氧化物半導體膜，其中該第一絕緣膜與含有氧化鎵的該第一氧化物膜置於該氧化物半導體膜與該閘極電極層之間；對該氧化物半導體膜進行熱處理；形成與該氧化物半導體膜電連接的源極電極層及汲極電極層；以及在該氧化物半導體膜、該源極電極層及該汲極電極層上，與該氧化物半導體膜接觸地形成第二氧化物膜。
  5. 根據申請專利範圍第4項之半導體裝置的製造方法，其中以大於化學計量比且小於該化學計量比的四倍的比率包含氧原子的方式對含有氧化鎵的該第一氧化物膜進行該氧摻雜處理。
  6. 根據申請專利範圍第4項之半導體裝置的製造方法，其中含有氧化鎵的該第一氧化物膜是絕緣膜。
  7. 根據申請專利範圍第4項之半導體裝置的製造方法，其中含有氧化鎵的該第二氧化物膜是絕緣膜。
  8. 根據申請專利範圍第1或4項之半導體裝置的製造方法，其中該氧摻雜處理是氧電漿摻雜處理。
  9. 根據申請專利範圍第1或4項之半導體裝置的製造方法，其中該氧化物半導體膜包含銦、鋅、鎵和氧。
  10. 根據申請專利範圍第1或4項之半導體裝置的製造方法，其中該氧化物半導體膜包含銦和氧。
  11. 根據申請專利範圍第1或4項之半導體裝置的製 造方法，其中當加熱基板到溫度為100℃或之上時，利用濺鍍方法形成該氧化物半導體膜。
  12. 一種半導體裝置的製造方法，包括如下步驟：形成閘極電極層；在該閘極電極層上形成含有氧化矽的第一絕緣膜，其中該第一絕緣膜以大於化學計量比且小於該化學計量比的四倍的比率包含氧原子；在該第一絕緣膜上，與該閘極電極層重疊地形成氧化物半導體膜；對該氧化物半導體膜進行熱處理，使得從該氧化物半導體膜中移除水或氫氧化物；在該氧化物半導體膜上形成源極電極層及汲極電極層；以及在該氧化物半導體膜、該源極電極層及該汲極電極層上，與該氧化物半導體膜接觸地形成第二絕緣膜，其中該第二絕緣膜以大於化學計量比且小於該化學計量比的四倍的比率包含氧原子。
  13. 根據申請專利範圍第12項之半導體裝置的製造方法，其中該第一絕緣膜以電漿CVD法或濺射法所形成。
  14. 根據申請專利範圍第12項之半導體裝置的製造方法，其中該第二絕緣膜是包含該氧化物半導體膜的成分元素的絕緣膜。
  15. 根據申請專利範圍第12項之半導體裝置的製造 方法，其中該第二絕緣膜是由包含該氧化物半導體膜的成分元素的第一絕緣層和包含不同於第一絕緣層的成分元素之第二絕緣層所構成，以及其中該第一絕緣層接觸該氧化物半導體膜。
  16. 根據申請專利範圍第12項之半導體裝置的製造方法，其中該第二絕緣膜是含有氧化鎵的絕緣膜。
  17. 根據申請專利範圍第12項之半導體裝置的製造方法，其中對該第一絕緣膜進行氧摻雜處理。
  18. 根據申請專利範圍第12項之半導體裝置的製造方法，其中對該氧化物半導體膜進行該熱處理的步驟是在惰性氣體中進行。
TW104142482A 2010-04-23 2011-04-20 半導體裝置之製造方法 TWI587401B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010100316 2010-04-23

Publications (2)

Publication Number Publication Date
TW201611131A TW201611131A (zh) 2016-03-16
TWI587401B true TWI587401B (zh) 2017-06-11

Family

ID=44816150

Family Applications (3)

Application Number Title Priority Date Filing Date
TW100113720A TWI524430B (zh) 2010-04-23 2011-04-20 半導體裝置之製造方法
TW106109786A TWI624877B (zh) 2010-04-23 2011-04-20 半導體裝置之製造方法
TW104142482A TWI587401B (zh) 2010-04-23 2011-04-20 半導體裝置之製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW100113720A TWI524430B (zh) 2010-04-23 2011-04-20 半導體裝置之製造方法
TW106109786A TWI624877B (zh) 2010-04-23 2011-04-20 半導體裝置之製造方法

Country Status (5)

Country Link
US (3) US8945982B2 (zh)
JP (9) JP5844993B2 (zh)
KR (3) KR101877377B1 (zh)
TW (3) TWI524430B (zh)
WO (1) WO2011132625A1 (zh)

Families Citing this family (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170119742A (ko) 2009-07-03 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20180054919A (ko) 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101877377B1 (ko) * 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
CN104465408B (zh) 2010-04-23 2017-09-15 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN104851810B (zh) 2010-04-23 2018-08-28 株式会社半导体能源研究所 半导体装置的制造方法
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
CN102893403B (zh) 2010-05-21 2016-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130077839A (ko) 2010-05-21 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101872927B1 (ko) 2010-05-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011258804A (ja) * 2010-06-10 2011-12-22 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
US20150108467A1 (en) * 2010-12-20 2015-04-23 Sharp Kabushiki Kaisha Semiconductor device and display device
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9117920B2 (en) * 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8772094B2 (en) * 2011-11-25 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
US8951899B2 (en) * 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
KR101889020B1 (ko) * 2011-12-19 2018-09-21 엘지디스플레이 주식회사 유기전계 발광소자
JP5873324B2 (ja) * 2011-12-20 2016-03-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013111756A1 (en) 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9166054B2 (en) 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9006024B2 (en) 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN107123688B (zh) * 2012-06-29 2021-04-09 株式会社半导体能源研究所 半导体装置
KR102141977B1 (ko) 2012-07-20 2020-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102220279B1 (ko) * 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN203085533U (zh) * 2012-10-26 2013-07-24 京东方科技集团股份有限公司 阵列基板和显示装置
FR2998580B1 (fr) * 2012-11-26 2016-10-21 Institut De Rech Pour Le Developpement Ird Marqueurs moleculaires et methodes pour l'identification des genotypes de palmier dattier
JP6320009B2 (ja) 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI483298B (zh) * 2012-12-04 2015-05-01 Chunghwa Picture Tubes Ltd 畫素結構的製造方法以及導體結構的製造方法
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
TWI505476B (zh) * 2012-12-27 2015-10-21 E Ink Holdings Inc 薄膜電晶體結構
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9099861B2 (en) * 2013-05-23 2015-08-04 Inpaq Technology Co., Ltd. Over-voltage protection device and method for preparing the same
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
DE112015001024T5 (de) 2014-02-28 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Eine Halbleitervorrichtung, eine Anzeigevorrichtung, die die Halbleitervorrichtung umfasst, ein Anzeigemodul, das die Anzeigevorrichtung umfasst und ein elektronisches Gerät, das die Halbleitervorrichtung, die Anzeigevorrichtung oder das Anzeigemodul umfasst
US9818976B2 (en) * 2014-05-13 2017-11-14 Apple Inc. Encapsulation layers with improved reliability
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102337370B1 (ko) * 2014-10-22 2021-12-09 삼성디스플레이 주식회사 반도체 소자 및 반도체 소자의 제조 방법
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
US9768317B2 (en) 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
WO2016097936A1 (ja) * 2014-12-18 2016-06-23 株式会社半導体エネルギー研究所 半導体装置、表示装置、表示モジュールおよび電子機器
CN104538405B (zh) * 2015-01-04 2018-02-27 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
DE112016000607T5 (de) 2015-02-04 2017-11-16 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen der Halbleitervorrichtung oder Anzeigevorrichtung, die die Halbleitervorrichtung umfasst
JP6758844B2 (ja) 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
KR102549926B1 (ko) * 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
US10700212B2 (en) * 2016-01-28 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
JP6617045B2 (ja) * 2016-02-02 2019-12-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6620674B2 (ja) 2016-05-26 2019-12-18 株式会社オートネットワーク技術研究所 給電制御装置、給電制御方法及びコンピュータプログラム
JP7154136B2 (ja) 2017-02-07 2022-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
KR102280754B1 (ko) * 2017-08-10 2021-07-21 엘에스엠트론 주식회사 내장형 안테나를 갖는 무선통신칩, 무선통신칩용 내장형 안테나, 및 내장형 안테나를 갖는 무선통신칩의 제조 방법
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
SG11202001450UA (en) 2017-09-12 2020-03-30 Applied Materials Inc Apparatus and methods for manufacturing semiconductor structures using protective barrier layer
SG11202003355QA (en) 2017-11-11 2020-05-28 Micromaterials Llc Gas delivery system for high pressure processing chamber
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
SG11202008256WA (en) * 2018-03-09 2020-09-29 Applied Materials Inc High pressure annealing process for metal containing materials
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11482600B1 (en) * 2019-09-05 2022-10-25 United States of America as represented by Wright-Patterson the Secretary of the Air Force Alignment-tolerant gallium oxide device
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
US11929421B2 (en) * 2020-04-27 2024-03-12 James Dalton Bell Isotope-modified hafnium and semiconductor dielectrics
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
GB2325344A (en) * 1997-05-14 1998-11-18 Nec Corp method of fabricating a gate insulator
CN100378033C (zh) * 2003-06-20 2008-04-02 松下电器产业株式会社 多孔体及其制造方法
US20100051949A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (246)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4566913A (en) * 1984-07-30 1986-01-28 International Business Machines Corporation Rapid thermal annealing of silicon dioxide for reduced electron trapping
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2721157B2 (ja) 1987-03-26 1998-03-04 株式会社東芝 半導体装置
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69120574T2 (de) 1990-03-27 1996-11-28 Toshiba Kawasaki Kk Ohmscher Kontakt-Dünnschichttransistor
JPH04226079A (ja) 1990-04-17 1992-08-14 Canon Inc 半導体装置及びその製造方法及びそれを有する電子回路装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05323373A (ja) 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10335325A (ja) 1997-05-29 1998-12-18 Seiko Epson Corp 酸化硅素膜形成方法
US6342715B1 (en) * 1997-06-27 2002-01-29 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JPH11233780A (ja) 1998-02-16 1999-08-27 Matsushita Electric Ind Co Ltd 半導体素子の製造方法と液晶表示パネル
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4363684B2 (ja) 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP4581159B2 (ja) 1998-10-08 2010-11-17 ソニー株式会社 半導体装置およびその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TWI224806B (en) 2000-05-12 2004-12-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001358111A (ja) * 2000-06-12 2001-12-26 Toshiba Corp ウェーハ洗浄方法及び半導体装置の製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4462775B2 (ja) * 2001-03-02 2010-05-12 Ｎｅｃ液晶テクノロジー株式会社 パターン形成方法及びそれを用いた液晶表示装置の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100549236B1 (ko) * 2001-04-24 2006-02-03 마츠시다 덴코 가부시키가이샤 전계방사형 전자원 및 그의 제조방법
WO2006025347A1 (ja) 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
JP2003086604A (ja) 2001-09-10 2003-03-20 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置及びその基板ならびにその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
AU2002321847A1 (en) 2002-01-15 2003-07-30 Samsung Electronics Co., Ltd A wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
TWI281690B (en) 2003-05-09 2007-05-21 Toshiba Corp Pattern forming method, and manufacturing method for semiconductor using the same
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
KR100997963B1 (ko) 2003-06-30 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR100546209B1 (ko) 2003-07-09 2006-01-24 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4147585B2 (ja) * 2003-12-25 2008-09-10 日本精機株式会社 基板の脱水方法及び脱水装置
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP4953580B2 (ja) * 2005-03-03 2012-06-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
KR20070019458A (ko) 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP2007073558A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP2007073561A (ja) 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
CN101278403B (zh) 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4781776B2 (ja) * 2005-10-24 2011-09-28 三菱電機株式会社 配線基板、表示装置及び配線基板の製造方法
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
WO2007125977A1 (en) 2006-04-27 2007-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance using the same
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
EP2025004A1 (en) 2006-06-02 2009-02-18 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP2008013848A (ja) 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI307171B (en) 2006-07-03 2009-03-01 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US8338278B2 (en) 2006-12-04 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device with crystallized semiconductor film
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
TWI335064B (en) 2006-12-18 2010-12-21 United Microelectronics Corp Treatment method of semiconductor, method for manufacturing mos and mos structure
JP5352081B2 (ja) 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5465825B2 (ja) 2007-03-26 2014-04-09 出光興産株式会社 半導体装置、半導体装置の製造方法及び表示装置
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7633164B2 (en) 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
JP5121299B2 (ja) 2007-05-09 2013-01-16 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5196467B2 (ja) 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009016782A (ja) 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
JP5248063B2 (ja) 2007-08-30 2013-07-31 株式会社日立ハイテクノロジーズ 半導体素子加工方法
JP2009065012A (ja) 2007-09-07 2009-03-26 Konica Minolta Holdings Inc 薄膜トランジスタ
TWI453915B (zh) 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
TWI425639B (zh) * 2007-10-22 2014-02-01 Au Optronics Corp 一種薄膜電晶體及其製造方法
WO2009060922A1 (en) 2007-11-05 2009-05-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device having the thin film transistor
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP2009224737A (ja) 2008-03-19 2009-10-01 Fujifilm Corp 酸化ガリウムを主成分とする金属酸化物からなる絶縁膜およびその製造方法
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5510767B2 (ja) 2008-06-19 2014-06-04 出光興産株式会社 薄膜トランジスタおよびその製造方法
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JPWO2009157535A1 (ja) 2008-06-27 2011-12-15 出光興産株式会社 ＩｎＧａＯ３（ＺｎＯ）結晶相からなる酸化物半導体用スパッタリングターゲット及びその製造方法
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR20100010888A (ko) 2008-07-23 2010-02-02 한국전자통신연구원 Ｚｔｏ 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법
US20100019239A1 (en) 2008-07-23 2010-01-28 Electronics And Telecommunications Research Institute Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor
JP2010030824A (ja) * 2008-07-28 2010-02-12 Idemitsu Kosan Co Ltd 金属相含有酸化インジウム焼結体及びその製造方法
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
TWI570937B (zh) 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI642113B (zh) 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR20100023151A (ko) 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP5501586B2 (ja) 2008-08-22 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2010062276A (ja) 2008-09-03 2010-03-18 Brother Ind Ltd 酸化物薄膜トランジスタ、及びその製造方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101545460B1 (ko) 2008-09-12 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP2010070409A (ja) * 2008-09-17 2010-04-02 Idemitsu Kosan Co Ltd 酸化物焼結体の製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032422A1 (ja) 2008-09-19 2010-03-25 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
CN102160103B (zh) 2008-09-19 2013-09-11 株式会社半导体能源研究所 显示装置
JP2010087300A (ja) 2008-09-30 2010-04-15 Toshiba Corp 半導体装置の製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20170021903A (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI589006B (zh) 2008-11-07 2017-06-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
KR101642384B1 (ko) * 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
JP5066122B2 (ja) 2009-03-23 2012-11-07 株式会社東芝 パターン形成方法
KR20170119742A (ko) 2009-07-03 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5403464B2 (ja) 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102138547B1 (ko) 2009-11-13 2020-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP3550604A1 (en) 2009-12-25 2019-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR102011259B1 (ko) 2010-02-26 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101929190B1 (ko) 2010-03-05 2018-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5731244B2 (ja) 2010-03-26 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105789321B (zh) 2010-03-26 2019-08-20 株式会社半导体能源研究所 半导体装置的制造方法
CN105304502B (zh) 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR20130014562A (ko) 2010-04-02 2013-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011122364A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011125806A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20180054919A (ko) 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN104851810B (zh) 2010-04-23 2018-08-28 株式会社半导体能源研究所 半导体装置的制造方法
CN104465408B (zh) 2010-04-23 2017-09-15 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278466A (ja) * 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
GB2325344A (en) * 1997-05-14 1998-11-18 Nec Corp method of fabricating a gate insulator
CN100378033C (zh) * 2003-06-20 2008-04-02 松下电器产业株式会社 多孔体及其制造方法
US20100051949A1 (en) * 2008-09-01 2010-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2011243973A (ja) 2011-12-01
JP5106701B2 (ja) 2012-12-26
JP2015065467A (ja) 2015-04-09
JP2021121021A (ja) 2021-08-19
JP2016157967A (ja) 2016-09-01
JP6611869B2 (ja) 2019-11-27
US8945982B2 (en) 2015-02-03
JP6370981B2 (ja) 2018-08-08
JP6231152B2 (ja) 2017-11-15
JP2020014028A (ja) 2020-01-23
TW201727767A (zh) 2017-08-01
JP2018195834A (ja) 2018-12-06
JP5923591B2 (ja) 2016-05-24
JP6031582B2 (ja) 2016-11-24
US20160322506A1 (en) 2016-11-03
TW201611131A (zh) 2016-03-16
JP2016105476A (ja) 2016-06-09
JP2018032869A (ja) 2018-03-01
US9390918B2 (en) 2016-07-12
KR20130055607A (ko) 2013-05-28
US20150125991A1 (en) 2015-05-07
TW201203388A (en) 2012-01-16
JP7167232B2 (ja) 2022-11-08
KR20130045418A (ko) 2013-05-03
JP5844993B2 (ja) 2016-01-20
KR20170122294A (ko) 2017-11-03
KR101877377B1 (ko) 2018-07-11
JP2012253375A (ja) 2012-12-20
WO2011132625A1 (en) 2011-10-27
US20110263091A1 (en) 2011-10-27
JP6870056B2 (ja) 2021-05-12
US9978878B2 (en) 2018-05-22
TWI624877B (zh) 2018-05-21
TWI524430B (zh) 2016-03-01

Similar Documents

Publication Publication Date Title
TWI587401B (zh) 半導體裝置之製造方法
TWI508302B (zh) 半導體裝置的製造方法
TWI557806B (zh) 半導體裝置及半導體裝置的製造方法
TWI605525B (zh) 半導體裝置的製造方法
TWI600161B (zh) 半導體裝置的製造方法
TWI525709B (zh) 半導體裝置的製造方法
TWI419209B (zh) 半導體裝置的製造方法