KR20140085488A - 패키지의 메모리 모듈 - Google Patents

패키지의 메모리 모듈 Download PDF

Info

Publication number
KR20140085488A
KR20140085488A KR1020147012042A KR20147012042A KR20140085488A KR 20140085488 A KR20140085488 A KR 20140085488A KR 1020147012042 A KR1020147012042 A KR 1020147012042A KR 20147012042 A KR20147012042 A KR 20147012042A KR 20140085488 A KR20140085488 A KR 20140085488A
Authority
KR
South Korea
Prior art keywords
microelectronic
package
terminals
microelectronic package
terminal
Prior art date
Application number
KR1020147012042A
Other languages
English (en)
Inventor
리차드 드윗 크리스프
와엘 조니
벨가셈 하바
프랭크 람브레히트
Original Assignee
인벤사스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/354,747 external-priority patent/US8254155B1/en
Priority claimed from US13/439,317 external-priority patent/US8659140B2/en
Priority claimed from US13/440,515 external-priority patent/US8441111B2/en
Application filed by 인벤사스 코포레이션 filed Critical 인벤사스 코포레이션
Publication of KR20140085488A publication Critical patent/KR20140085488A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

마이크로전자 어셈블리(5)는 회로 패널(60)의 반대되는 표면(61, 63)에 장착된 제1 마이크로전자 패키지(10a) 및 제2 마이크로전자 패키지(10b)를 포함할 수 있다. 각각의 패키지(10a, 10b)는 연장되는 제1, 제2, 및 제3 애퍼처(26a, 27b, 27c)를 가지는 기판(20), 각각이 제1 표면(21)과 대면하는 표면(31) 및 적어도 하나의 애퍼처와 정렬하는 복수의 콘택(35)을 포함하는 제1, 제2, 및 제3 마이크로전자 요소(30a, 31b, 31c), 그 중앙 영역(23) 내의 기판의 제2 표면(22)에 노출되는 복수의 단자(25a)를 포함할 수 있다. 각각의 기판(20)의 애퍼처(26a, 27b, 27c)는 그 길이 방향으로 연장되는 제1, 제2, 및 제3 축(29a, 30b, 30c)을 포함할 수 있다. 제1 및 제2 축(29a, 30b)은 다른 하나와 평행할 수 있다. 제3 축(29c)은 제1 축(29a)과 교차할 수 있다. 각각의 패키지(10a, 10b)의 단자(25a)는 각각의 패키지에 전송되는 어드레스 정보를 전달하도록 구성될 수 있다.

Description

패키지의 메모리 모듈{MEMORY MODULES IN PACKAGES}
(관련 출원에 대한 상호 참조)
본 출원은 각각이 2011년 10월 3일에 출원된 미국 임시 특허 출원 제61/542,553호의 출원일에 대한 우선권을 주장하는 2012년 1월 20일에 출원된 미국 특허 출원 제13/354,747호, 2012년 4월 4일에 출원된 미국 특허 출원 제13/439,317호, 및 2012년 4월 5일에 출원된 미국 특허 출원 제13/440,515호의 부분 계속 출원으로서, 그 공개 내용은 참조에 의해 본 명세서에 모두 병합된다.
본 출원의 발명은 마이크로전자 패키지 및 마이크로전자 패키지를 통합하는 어셈블리에 관한 것이다.
반도체 칩은 개별의, 사전 패키징된 유닛으로서 제공되는 것이 보통이다. 표준 칩은 그 칩의 내부 회로에 접속된 콘택(contact)을 갖는 큰 전면(front face)을 구비하는 평평한 직사각형의 몸체를 갖는다. 각각의 개별 칩은 일반적으로 칩의 콘택에 접속된 외부 단자들을 갖는 패키지에 포함된다. 결국, 단자들, 즉, 패키지의 외부 접속점(connection point)들은 예컨대, 인쇄 회로 기판과 같은 회로 패널에 전기적으로 접속되도록 구성된다. 많은 종래 디자인에서, 칩 패키지는 회로 패널의 면적 중에서 칩 그 자체의 면적보다 상당히 큰 면적을 차지한다. 전면을 갖는 평평한 칩에 관하여 본 명세서에서 사용되는 바와 같이, "칩의 면적"은 전면의 면적을 지칭하는 것으로 이해되어야 한다.
"플립-칩" 디자인에서, 칩의 전면은 패키지 유전체 요소의 면, 즉, 패키지의 기판과 대면하고, 칩 상의 콘택은 솔더 범프(solder bump) 또는 기타 접속 요소에 의해 기판의 표면 상의 콘택에 직접 접합된다. 결과적으로, 기판은 그 위에 놓이는 외부 단자를 통해 회로 패널에 접합될 수 있다. "플립-칩" 디자인은 비교적 콤팩트한 배열(arrangment)을 제공한다. 예를 들어, 원용에 의해 본 명세서에 그 개시 내용이 포함된 공동-출원된 미국 등록 특허 제5,148,265호, 제5,148,266호, 그리고 제5,679,977호의 특정 실시예에 개시된 바와 같이, 일부 플립-칩 패키지는 통상 "칩-스케일 패키지"로 지칭되는데, 각각의 패키지가 칩의 전면의 면적과 동일하거나 약간 더 큰 회로 패널의 면적을 차지한다. 특정의 혁신적인 장착 기술(mounting technique)은 종래 플립-칩 접합의 조밀도(compactness)에 근접하거나 그와 동일한 조밀도를 제공한다.
사이즈는 칩의 임의의 물리적 배열에 있어서 중요한 고려사항이다. 휴대용 전자 장치의 급속한 진보와 함께 보다 콤팩트한 칩의 배열에 대한 요구가 더욱 강해지고 있다. 단지 예로서, 통상 "스마트 폰"이라 지칭되는는 장치는 휴대폰의 기능에, 고해상도 디스플레이 및 관련 이미지 프로세싱 칩과 함께, 강력한 데이터 프로세서, 메모리 및 예컨대, GPS 수신기, 전자 카메라, 그리고 LAN 접속부와 같은 보조 장치(ancillary device)를 통합한다. 이러한 장치들은 완전한 인터넷 접속, 전해상도(full-resolution) 비디오를 포함하는 엔터테인먼트, 네비게이션, 전자 뱅킹 등의 모든 기능을 포켓-사이즈의 장치에서 제공할 수 있다. 복잡한 휴대용 장치들은 수많은 칩을 작은 공간 내에 패킹할 것을 필요로 한다. 더욱이, 칩들 중 일부는 통상 "I/O"라고 지칭되는는 다수의 입력 접속부 및 출력 접속부를 갖는다. 이들 I/O는 다른 칩들의 I/O와 상호접속되어야 한다. 상호접속을 형성하는 컴포넌트는 어셈블리의 사이즈를 크게 증가시켜서는 안 된다. 유사한 요구가 다른 응용에서도 발생하는데, 예를 들어, 향상된 성능과 사이즈 감소가 요구되는 인터넷 검색 엔진에 사용되는 데이터 서버가 그러하다.
메모리 저장 어레이들을 포함하는 반도체 칩, 특히 DRAM(dynamic random access memory) 칩 및 플래시 메모리 칩은 통상적으로 단일-칩 또는 다중-칩 패키지 및 어셈블리에 패키징된다. 각각의 패키지는 내부의 칩과 단자 사이에 신호, 전력, 그리고 접지를 전달하기 위한 다수의 전기적 접속을 갖는다. 전기적 접속은, 칩의 콘택-지지 표면에 대하여 수평 방향으로 연장하는, 트레이스(trace), 빔 리드(beam lead) 등과 같은 수평형 전도체, 칩의 상기 표면에 대해 수직 방향으로 연장하는, 비아(via)와 같은 수직형 전도체, 그리고 칩의 상기 표면에 대해 수평 및 수직 방향으로 연장하는, 와이어 본드(wire bond)와 같은 다양한 종류의 전도체를 포함할 수 있다.
패키지 내에서 다중-칩 패키지의 칩으로의 신호 송신은 특정 문제를 제기하는데, 특히, 클록 신호와 같이 패키지 내의 둘 이상의 칩에 대해 공통인 신호들, 메모리 칩을 위한 어드레스(address) 신호 및 스트로브(strobe) 신호에 대해서 그러하다. 이러한 다중-칩 패키지 내에서, 패키지의 단자와 칩 간의 접속 경로의 길이는 달라질 수 있다. 상이한 경로 길이는 신호들이 단자와 각각의 칩 사이를 이동하는데 더 길거나 또는 더 짧은 시간이 걸리게 할 수 있다. 하나의 지점으로부터 다른 지점까지의 신호의 이동 시간을 "전파 지연(propagation delay)"이라 하는데, 이는 전도체 길이, 전도체의 구조, 그리고 이와 근접한 기타 유전체 또는 전도성 구조의 함수이다.
두 개의 상이한 신호가 특정 위치에 도달하는 시간에 있어서의 차이는 또한 "스큐(skew)"라고도 불린다. 둘 이상의 위치에서의 특정 신호의 도착 시간의 스큐는 전파 지연 및 특정 신호가 그 위치를 향해 이동하기 시작하는 시간 양자 모두의 결과이다. 스큐는 회로 성능에 영향을 미칠 수도 있고, 그렇지 않을 수도 있다. 동기(synchronous) 신호 그룹 내의 모든 신호가 함께 스큐되는(skewed) 경우 스큐는 때때로 성능에 거의 영향을 미치지 않는데, 이 경우 동작을 위해 필요한 모든 신호가 필요한 경우 동시에 도착한다. 그러나, 동작을 위해 필요한 동기 신호 그룹의 상이한 신호들이 상이한 시간에 도착하는 경우는 그렇지 않다. 이 경우에는, 필요한 모든 신호가 도착하지 않으면 동작이 수행될 수 없기 때문에 스큐가 성능에 영향을 준다. 본 명세서에서 설명된 실시예들은, 원용에 의해 그 내용이 본 명세서에 포함된 공동 계류중인 미국 특허 출원 제13/306,068호에 개시된, 스큐를 최소화하는 특징들을 포함할 수 있다.
종래의 마이크로전자 패키지들은 메모리 저장 어레이 기능을 주로 제공하도록 구성된 마이크로전자 요소, 즉, 임의의 다른 기능보다도 메모리 저장 어레이 기능을 제공하기 위하여 더 많은 수의 능동 소자를 포함하는 마이크로전자 요소를 통합할 수 있다. 마이크로전자 요소는 DRAM 칩, 또는 이러한 반도체 칩의 전기적으로 상호접속된 적층형 어셈블리이거나, 또는 이들을 포함할 수 있다. 통상적으로, 이러한 패키지의 모든 단자들은 마이크로전자 요소가 장착되어 있는 패키지 기판의 하나 이상의 주변 에지에 인접한 컬럼(column)의 세트들로 배치된다.
예를 들어, 도 1에 도시된 종래의 마이크로전자 패키지(112)에서, 단자들의 세 개의 컬럼(114)이 패키지 기판(120)의 제1 주변 에지(116)에 인접하여 배치되고, 단자들의 세 개의 다른 컬럼(118)이 패키지 기판(120)의 제2 주변 에지(122)에 인접하여 배치될 수 있다. 종래 패키지의 패키지 기판(120)의 중앙 영역(124)은 어떠한 단자의 컬럼도 갖지 않는다. 도 1은 또한 한 면(128) 상에 요소 콘택(126)을 갖는, 패키지 내의 반도체 칩(111)을 보여주는데, 이러한 요소 콘택은 패키지 기판(120)의 중앙 영역(124) 내의 애퍼처(aperture), 예컨대, 접합 윈도우(bond window)를 통해 연장하는 와이어 본드(130)를 통하여 패키지(112)의 단자들의 컬럼(114, 118)과 전기적으로 상호접속한다. 일부 경우에, 마이크로전자 요소와 기판 사이의 기계적 접속을 강화하기 위하여 접착층(132)이 마이크로전자 요소(111)의 면(128)과 기판(120) 사이에 배치될 수 있고, 와이어 본드(130)는 접착층 내의 개구를 통해 연장한다.
전술한 바를 고려하여, 특히 마이크로전자 패키지 및 이러한 마이크로 패키지가 장착되고 서로 전기적으로 상호접속하는 회로 패널을 포함하는 어셈블리에서, 전기적 성능을 개선하기 위하여 마이크로전자 패키지 상의 단자의 위치 선정에 있어 일정한 개선이 이루어질 수 있다.
본 발명의 일 태양에 따르면, 마이크로전자 어셈블리는 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지, 및 서로 반대되는 제1 표면 및 제2 표면과, 서로 반대되는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택을 포함하는 회로 패널(circuit panel)을 포함할 수 있다. 각각의 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지는 서로 반대되는 제1 표면 및 제2 표면과, 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 제1 애퍼처(aperture), 제2 애퍼처, 및 제3 애퍼처를 포함하는 기판, 각각이 상기 기판의 제1 표면과 대면하는(facing) 표면과, 각각의 상기 표면에 노출된 복수의 콘택(contact)을 포함하고, 적어도 하나의 상기 애퍼처와 정렬되는 제1 마이크로전자 요소(microelectronic element), 제2 마이크로전자 요소, 및 제3 마이크로전자 요소, 상기 중앙 영역 내의 상기 제2 표면에 노출된 복수의 단자(terminal), 및 상기 단자와 각각의 상기 마이크로전자 요소의 콘택 사이에 전기적으로 접속된 리드(lead)를 포함할 수 있다.
상기 애퍼처는 각각의 애퍼처의 길이 방향으로 연장되는 제1 축, 제2 축, 및 제3 축을 가진다. 상기 제1 축 및 제2 축은 서로 평행하다. 상기 제3 축은 상기 제1 축 및 제2 축과 교차한다. 상기 각각의 기판의 제2 표면의 중앙 영역은 상기 각각의 기판의 제1 축 및 제2 축 사이에 배치될 수 있다. 각각의 마이크로전자 요소는 메모리 저장 어레이 기능을 가질 수 있다. 단자는 마이크로전자 패키지 외부의 적어도 하나의 구성요소와 마이크로전자 패키지를 접속하도록 구성될 수 있다. 각각의 리드는 적어도 하나의 애퍼처와 정렬된 부분을 가질 수 있다. 단자는 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소 중 적어도 하나의 메모리 저장 어레이의 이용 가능한 모든 어드레스가능 메모리 위치(addressable memory location) 중에서 어드레스가능 메모리 위치를 결정하기 위해, 상기 마이크로전자 패키지 내에서 회로(circuitry)가 이용 가능한 어드레스 정보를 전달(carry)하도록 구성될 수 있다. 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 적어도 일부의 단자는 상기 각각의 제1 표면 및 제2 표면에 노출된 패널 콘택에 장착되고, 이를 통해 전기적으로 접속될 수 있다.
예시적인 실시예에서, 각각의 마이크로전자 패키지의 각각의 마이크로전자 요소는 더 많은 수의 능동 소자(active device)를 구현하여, 다른 기능보다 메모리 저장 어레이 기능을 제공한다. 일례에서, 각각의 마이크로전자 패키지의 단자는 어드레스가능 메모리 위치를 결정하기 위해, 각각의 마이크로전자 패키지 내의 회로가 이용 가능한 모든 어드레스 정보를 전달하도록 구성될 수 있다. 일 실시예에서, 각각의 마이크로전자 패키지의 단자는 각각의 마이크로전자 패키지의 마이크로전자 요소의 동작 모드를 제어하는 정보를 전달하도록 구성될 수 있다. 특정 실시예에서, 각각의 마이크로전자 패키지의 단자는 각각의 마이크로전자 패키지에 전송되는 모든 명령 신호(command signal)를 전달하도록 구성되고, 이 명령 신호는 기록 인에이블(write enable) 신호, 로우 어드레스 스트로브(row address strobe) 신호, 및 컬럼 어드레스 스트로브(column adress strobe) 신호이다. 일 실시예에서, 각각의 마이크로전자 패키지의 단자는 각각의 마이크로전자 패키지에 전송되는 클록 신호를 전달하도록 구성되고, 클록 신호는 상기 어드레스 정보를 전달하는 신호의 샘플링(sampling)을 위해 이용된다. 예시적인 실시예에서, 각각의 마이크로전자 패키지의 단자는 상기 각각의 마이크로전자 패키지에 전송되는 모든 뱅크 어드레스(bank address) 신호를 전달하도록 구성된다. 특정 예시에서, 회로 패널은 각각의 상기 마이크로전자 패키지에 전송되는 어드레스 정보 모두를 전달하도록 구성된 복수의 컨덕터를 가지는 버스를 포함할 수 있다. 상기 컨덕터는 상기 제1 표면 및 제2 표면과 평행한 제1 방향으로 연장될 수 있다.
일례에서, 각각의 마이크로전자 패키지의 단자는 제1 단자일 수 있고, 각각의 마이크로전자 패키지의 제2 표면은 상기 중앙 영역과, 상기 각각의 기판의 제1 표면 및 제2 표면 사이에서 연장되는 서로 반대되는 제1 에지(edge) 및 제2 에지 사이에 주변 영역을 포함할 수 있다. 각각의 마이크로전자 패키지는 적어도 일부가 적어도 하나의 상기 주변 영역 내의 각각의 기판의 제2 표면에 노출되는 복수의 제2 단자를 포함할 수 있다. 제2 단자는 각각의 마이크로전자 패키지를 적어도 하나의 외부 구성요소와 접속하도록 구성될 수 있다. 일례에서, 적어도 일부의 제2 단자는 어드레스 정보가 아닌 다른 정보를 전달하도록 구성될 수 있다. 특정실시예에서, 적어도 일부의 리드는 적어도 하나의 상기 애퍼처를 통해 연장되는 와이어 본드를 포함할 수 있다. 일 실시예에서, 모든 리드는 적어도 하나의 상기 애퍼처를 통해 연장되는 와이어 본드일 수 있다. 예시적인 실시예에서, 적어도 일부의 리드는 리드 본드(lead bond)를 포함할 수 있다.
특정 실시예에서, 각각의 마이크로전자 패키지의 제1 마이크로전자 요소 및 제2 마이크로전자 요소의 표면은 각각의 기판의 제1 표면에 평행한 단일 평면 내에 배열될 수 있고, 각각의 마이크로전자 패키지의 제3 마이크로전자 요소의 표면은 적어도 부분적으로 상기 각각의 마이크로전자 패키지의 제1 마이크로전자 요소 및 제2 마이크로전자 요소 중 적어도 하나의 뒷면 위에 놓일 수 있다. 일례에서, 각각의 마이크로전자 패키지의 모든 마이크로전자 요소의 표면은 상기 각각의 기판의 제1 표면에 평행한 단일 평면 내에 배열될 수 있다. 예시적인 실시예에서, 적어도 하나의 상기 마이크로전자 패키지는 상기 각각의 마이크로전자 패키지의 적어도 하나의 마이크로전자 요소와 열적 교환하는 히트 스프래더(heat spreader)를 포함할 수 있다. 일례에서, 각각의 상기 마이크로전자 요소의 메모리 저장 어레이 기능은 NAND 플래시, 저항성 RAM(resistive RAM), 위상-변화 메모리(phase-change memory, PCM), 자기 RAM(magnetic RAM), 정적 RAM(static RAM), 동적 RAM(dynamic RAM), 스핀-토크 RAM(spin-torque RAM), 또는 콘텐츠-어드레스가능 메모리(content-addressable memory) 기술로 구현될 수 있다. 예시적인 실시예에서, 각각의 상기 마이크로전자 요소는 동적 랜덤 액세스 메모리(DRAM) 집적 회로 칩을 포함할 수 있다. 특정 예시에서, 각각의 상기 마이크로전자 요소는 다른 마이크로전자 요소와 기능적으로 및 기계적으로 동등할 수 있다.
예시적인 실시예에서, 각각의 마이크로전자 패키지의 기판은 제4 애퍼처를 포함하고, 상기 제4 애퍼처는 상기 각각의 마이크로전자 패키지의 제1 축 및 제2 축과 교차하고, 상기 제4 애퍼처의 길이 방향으로 연장되는 제4 축을 포함할 수 있다. 각각의 마이크로전자 패키지는 또한, 각각의 기판의 제1 표면과 대면하는 표면을 포함하는 제4 마이크로전자 요소를 포함할 수 있다. 제4 마이크로전자 요소는 메모리 저장 어레이 기능을 포함할 수 있다. 제4 마이크로전자 요소는 상기 표면에 노출되고 각각의 기판의 적어도 하나의 상기 애퍼처와 정렬하는 복수의 콘택을 포함할 수 있다. 각각의 마이크로전자 패키지는 또한, 각각의 단자와 각각의 제4 마이크로전자 요소의 콘택 사이에 전기적으로 접속된 제2 리드를 포함할 수 있다. 각각의 제2 리드는 적어도 하나의 상기 애퍼처와 정렬하는 부분을 포함할 수 있다.
일 실시예에서, 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 단자는 제1 그리드 및 제2 그리드의 위치에 배열될 수 있다. 제1 그리드 및 제2 그리드는 회로 패널의 제1 표면 및 제2 표면과 평행한 X 및 Y 직교 방향으로 서로 정렬될 수 있다. 이 정렬은 상기 제1 그리드 및 제2 그리드의 인접하는 단자 사이의 최소 피치와 동일한 거리 내의 정렬일 수 있다. 특정 실시예에서, 제1 그리드 및 제2 그리드는 상기 X 및 Y 직교 방향에서 다른 하나와 정렬될 수 있어서, 제1 그리드 및 제2 그리드의 단자가 상기 X 방향 및 Y 방향에서 다른 하나와 일치한다. 일례에서, 각각의 그리드의 단자는 4개 이하의 컬럼 내에 배열될 수 있다. 일 실시예에서, 각각의 그리드의 단자는 2개 이하의 컬럼 내에 배열될 수 있다. 예시적인 실시예에서, 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 그리드는 기능적으로 및 기계적으로 매칭(matched)될 수 있다. 일례에서, 각각의 그리드의 모든 위치는 대응하는 하나의 단자에 의해 점유될 수 있다. 특정 실시예에서, 각각의 그리드의 적어도 하나의 위치는 단자에 의해 점유되지 않을 수 있다. 특정 실시예에서, 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 그리드는 서로의 적어도 90%가 위에 놓이게(overlie) 될 수 있다.
특정 예시에서, 각각의 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 단자는 제1 그리드 및 제2 그리드의 위치에 배열될 수 있다. 제1 마이크로전자 패키지의 제1 그리드 및 상기 제2 마이크로전자 패키지의 제2 그리드는 서로 정렬될 수 있다. 제1 마이크로전자 패키지의 제2 그리드와 제2 마이크로전자 패키지의 제1 그리드는 서로 정렬될 수 있다. 이 정렬은 회로 패널의 제1 표면 및 제2 표면과 평행한 X 및 Y 직교 방향일 수 있다. 이 정렬은 제1 그리드 및 제2 그리드의 인접하는 단자 사이의 최소 피치와 동일한 거리 내일 수 있다.
일례에서, 각각의 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 단자는 각각의 기판의 가상 중개 축(theoretical intermediate axis)의 제1 측 상에 배치되는 상기 단자의 제1 세트와 상기 제1 측과 반대인, 상기 가상 중개 축의 제2 측 상에 배치되는 상기 단자의 제2 세트를 포함할 수 있다. 각각의 마이크로전자 패키지의 각각의 상기 제1 세트 및 제2 세트는 상기 어드레스 정보를 전달하도록 구성될 수 있다. 각각의 마이크로전자 패키지의 제1 세트 내의 제1 단자의 신호 할당(signal assignment)은 동일한 마이크로전자 패키지의 제2 세트 내의 제1 단자의 신호 할당의 미러 이미지(mirror image)일 수 있다. 예시적인 실시예에서, 각각의 마이크로전자 패키지의 제1 세트 및 제2 세트의 단자는 제1 그리드 및 제2 그리드 각각 내의 위치에 배치될 수 있다. 각각의 마이크로전자 패키지의 제1 그리드 및 제2 그리드 내의 단자의 컬럼은 각각의 기판의 반대되는 제1 에지 및 제2 에지와 평행한 방향에서 연장될 수 있다.
일 실시예에서, 제1 마이크로전자 패키지의 하나의 단자와 여기에 접속된 제2 마이크로전자 패키지의 대응하는 하나의 단자 사이의, 상기 회로 패널을 통한 전기적 접속의 스텁(stub) 길이는 상기 제1 마이크로전자 패키지의 단자의 최소 피치의 7배보다 작을 수 있다. 예시적인 실시예에서, 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 단자 사이의, 상기 회로 패널을 통한 적어도 일부의 전기적 접속은 대략 상기 회로 패널의 두께의 전기적 길이를 가질 수 있다.
특정 예시에서, 패널 콘택은 상기 회로 패널의 제1 표면에 노출되어 선형적으로 연장되는 제1 컬럼 및 제2 컬럼 내에 배열된 제1 패널 콘택을 포함할 수 있다. 제1 패널 콘택은 상기 제1 마이크로전자 패키지의 단자와 결합될 수 있다. 패널 콘택은 회로 패널의 제2 표면에 노출되어 선형적으로 연장되는 제1 컬럼 및 제2 컬럼 내에 배열된 제2 패널 콘택을 포함할 수 있다. 제2 패널 콘택은 상기 제2 마이크로전자 패키지의 단자와 결합될 수 있다. 제1 패널 콘택의 제1 컬럼은 상기 회로 패널의 제1 표면 및 제2 표면과 평행한 X 및 Y 직교 방향에서, 상기 제2 패널 콘택의 제2 컬럼과 정렬될 수 있다. 제1 패널 콘택의 제2 컬럼은 상기 X 및 Y 직교 방향에서 상기 제2 패널 콘택의 제1 컬럼과 정렬될 수 있다. 제1 패널 콘택의 제1 컬럼 내의 각각의 콘택은 제2 패널 콘택의 제1 컬럼의 대응하는 콘택과 결합될 수 있다. 제1 패널 콘택의 제2 컬럼 내의 각각의 콘택은 상기 제2 패널 콘택의 제2 컬럼 내의 대응하는 콘택과 결합될 수 있다.
일 실시예에서, 각각의 마이크로전자 패키지의 단자는 단일 컬럼 내에 배열되고, 회로 패널은 하나 이상의 마이크로전자 패키지의 단자가 전기적으로 접속되는 회로 패널 상의 각각의 접속 구역 사이에서 어드레스 정보를 루팅(routing)하기 위한 하나 이하의 루팅 레이어를 포함할 수 있다. 특정 예시에서, 각각의 마이크로전자 패키지의 단자는 2개의 평행 컬럼 내에 배열되고, 회로 패널은 하나 이상의 마이크로전자 패키지의 단자가 전기적으로 접속되는 회로 패널의 각각의 접속 구역 사이에서 어드레스 정보를 루팅하기 위한 2개 이하의 루팅 레이어를 포함할 수 있다. 일례에서, 회로 패널은 30ppm/℃ 보다 작은, 회로 패널의 평면 내의 CTE를 가지는 요소를 포함할 수 있다. 예시적인 실시예에서, 각각의 마이크로전자 패키지는, 상기 각각의 마이크로전자 패키지 내의 하나 이상의 상기 마이크로전자 요소 및 상기 각각의 단자 중 적어도 일부와 전기적으로 접속되는 반도체 요소를 포함할 수 있다. 각각의 반도체 요소는 상기 각각의 마이크로전자 패키지의 하나 이상의 상기 단자에 수신된 적어도 하나의 신호를 재생성(regenerate)하거나 또는 적어도 부분적으로 디코딩(decoding)하는 동작 중 적어도 하나를 하도록 구성될 수 있다. 일례에서, 모듈은 전술한 복수의 마이크로전자 어셈블리를 포함할 수 있다. 각각의 마이크로전자 어셈블리는 상기 마이크로전자 어셈블리 각각에 또는 각각으로부터 신호를 전송하기 위해, 제2 회로 패널에 장착되고 전기적으로 접속될 수 있다.
본 발명의 추가 태양은 본 발명의 전술한 태양에 따른 마이크로전자 어셈블리를 병합하는 시스템, 본 발명의 전술한 태양에 따른 조합 칩(composite chip), 또는 전기적으로 접속되는 다른 전자 구성요소와 결합되는 시스템 및 조합 칩 모두를 제공할 수 있다. 예를 들어, 시스템은 휴대용 하우징일 수 있는 단일 하우징 내에 배치 및/또는 장착될 수 있다. 본 발명의 본 태양의 바람직한 실시예에 따른 시스템은 범용 시스템과 비교하여 더욱 컴팩트할 수 있다.
본 발명의 다른 태양에 따르면, 마이크로전자 어셈블리는 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지, 및 서로 반대되는 제1 표면 및 제2 표면과, 서로 반대되는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택을 포함하는 회로 패널(circuit panel)을 포함할 수 있다. 각각의 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지는 서로 반대되는 제1 표면 및 제2 표면과, 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 제1 애퍼처, 제2 애퍼처, 및 제3 애퍼처를 포함하는 기판, 각각이 상기 기판의 제1 표면과 대면하는 표면과, 각각의 상기 표면에 노출된 복수의 콘택을 포함하고, 적어도 하나의 상기 애퍼처와 정렬되는 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소, 상기 중앙 영역 내의 상기 제2 표면에 노출된 복수의 단자, 및 상기 단자와 각각의 상기 마이크로전자 요소의 콘택 사이에 전기적으로 접속된 리드를 포함할 수 있다.
상기 애퍼처는 각각의 애퍼처의 길이 방향으로 연장되는 제1 축, 제2 축, 및 제3 축을 포함할 수 있다. 상기 제1 축 및 제2 축은 서로 평행할 수 있다. 상기 제3 축은 상기 제1 축 및 제2 축과 교차할 수 있다. 상기 각각의 기판의 제2 표면의 중앙 영역은 상기 각각의 기판의 상기 제1 축 및 제2 축 사이에 배치될 수 있다. 각각의 마이크로전자 요소는 더 많은 수의 능동 소자를 구현하여, 다른 기능보다 메모리 저장 어레이 기능을 제공할 수 있다. 단자는 마이크로전자 패키지 외부의 적어도 하나의 구성요소와 상기 마이크로전자 패키지를 접속하도록 구성될 수 있다. 각각의 리드는 적어도 하나의 애퍼처와 정렬된 부분을 포함할 수 있다. 단자는 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소 중 적어도 하나의 메모리 저장 어레이의 이용 가능한 모든 어드레스가능 메모리 위치 중에서 어드레스가능 메모리 위치를 결정하기 위해, 상기 마이크로전자 패키지 내에서 회로가 이용 가능한 어드레스 정보의 대부분을 전달하도록 구성될 수 있다. 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 적어도 일부의 단자는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택에 장착되고, 이를 통해 전기적으로 접속될 수 있다. 일례에서, 각각의 마이크로전자 패키지의 단자는 상기 어드레스가능 메모리 위치를 결정하기 위해, 상기 각각의 마이크로전자 패키지 내에서 상기 회로가 이용 가능한 어드레스 정보의 적어도 3/4를 전달하도록 구성될 수 있다.
본 발명의 다른 태양에 따르면, 마이크로전자 어셈블리는 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지, 및 서로 반대되는 제1 표면 및 제2 표면과, 서로 반대되는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택을 포함하는 회로 패널(circuit panel)을 포함할 수 있다. 각각의 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지는 서로 반대되는 제1 표면 및 제2 표면과, 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 제1 애퍼처, 제2 애퍼처, 및 제3 애퍼처를 포함하는 기판, 각각이 상기 기판의 제1 표면과 대면하는 표면과, 각각의 상기 표면에 노출된 복수의 콘택을 포함하고, 적어도 하나의 상기 애퍼처와 정렬되는 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소, 중앙 영역 내의 상기 제2 표면에 노출된 복수의 단자, 및 단자와 각각의 상기 마이크로전자 요소의 콘택 사이에 전기적으로 접속된 리드를 포함할 수 있다.
각각의 기판은 각각의 기판의 제1 애퍼처 및 제2 애퍼처의 길이 방향으로 연장되는 제1 축을 정의할 수 있다. 각각의 기판의 제3 애퍼처는 제3 애퍼처의 길이 방향으로 연장되고 각각의 제1 축과 교차하는 제2 축을 가질 수 있다. 각각의 기판의 제2 표면의 중앙 영역은 제1 애퍼처 및 제2 애퍼처 각각의 인접하는 말단(end)에 배치된 제1 평행선 및 제2 평행선 사이에 배치될 수 있다. 각각의 마이크로전자 요소는 메모리 저장 어레이 기능을 가질 수 있다. 각각의 마이크로전자 패키지의 단자는 각각의 마이크로전자 패키지를 각각의 마이크로전자 패키지 외부의 적어도 하나의 구성요소와 접속하도록 구성될 수 있다.
각각의 리드는 각각의 기판의 적어도 하나의 상기 애퍼처와 정렬되는 부분을 포함할 수 있다. 단자는 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소 중 적어도 하나의 메모리 저장 어레이의 이용 가능한 모든 어드레스가능 메모리 위치 중에서 어드레스가능 메모리 위치를 결정하기 위해, 상기 마이크로전자 패키지 내에서 회로가 이용 가능한 어드레스 정보를 전달하도록 구성될 수 있다. 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 적어도 일부의 단자는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택에 장착되고, 이를 통해 전기적으로 접속될 수 있다. 일례에서, 각각의 마이크로전자 패키지의 각각의 마이크로전자 요소는 더 많은 수의 능동 소자를 구현하여, 다른 기능보다 메모리 저장 어레이 기능을 제공할 수 있다.
본 발명의 다른 태양에 따르면, 마이크로전자 어셈블리는 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지, 및 서로 반대되는 제1 표면 및 제2 표면과, 서로 반대되는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택을 포함하는 회로 패널(circuit panel)을 포함할 수 있다. 각각의 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지는 서로 반대되는 제1 표면 및 제2 표면과, 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 제1 애퍼처 및 제2 애퍼처를 포함하는 기판, 각각이 상기 기판의 제1 표면과 대면하는 표면과, 각각의 상기 표면에 노출된 복수의 콘택을 포함하고, 적어도 하나의 상기 애퍼처와 정렬되는 제1 마이크로전자 요소 및 제2 마이크로전자 요소, 상기 중앙 영역 내의 상기 제2 표면에 노출된 복수의 단자, 및 상기 단자와 각각의 상기 마이크로전자 요소의 콘택 사이에 전기적으로 접속된 리드를 포함할 수 있다.
각각의 기판의 애퍼처는 각각의 애퍼처의 길이 방향으로 연장되어 각각 교차되는 제1 축 및 제2 축을 포함할 수 있다. 각각의 기판의 제2 표면의 중앙 영역은 각각의 기판의 제1 애퍼처와 인접하여 배치될 수 있다. 각각의 마이크로전자 요소는 메모리 저장 어레이 기능을 가질 수 있다. 각각의 마이크로전자 패키지의 단자는 각각의 마이크로전자 패키지를 마이크로전자 패키지 외부의 적어도 하나의 구성요소와 접속하도록 구성될 수 있다.
각각의 마이크로전자 패키지의 단자는 가상 중개 축의 제1 측 상에 배치되는 상기 단자의 제1 세트와 상기 제1 측과 반대인, 상기 가상 중개 축의 제2 측 상에 배치되는 상기 단자의 제2 세트를 포함할 수 있다. 각각의 마이크로전자 패키지의 각각의 상기 제1 세트 및 제2 세트는 어드레스 정보를 전달하도록 구성될 수 있다. 각각의 마이크로전자 패키지의 제1 세트 내의 제1 단자의 신호 할당은 동일한 마이크로전자 패키지의 제2 세트 내의 제1 단자의 신호 할당의 미러 이미지일 수 있다. 각각의 마이크로전자 패키지의 기판의 제1 애퍼처는 각각의 마이크로전자 패키지의 제1 그리드 및 제2 그리드 사이에 적어도 부분적으로 배치될 수 있다. 각각의 리드는 각각의 마이크로전자 패키지의 기판의 적어도 하나의 애퍼처와 정렬되는 부분을 가질 수 있다.
각각의 마이크로전자 패키지의 단자는 제1 마이크로전자 요소 및 제2 마이크로전자 요소 중 적어도 하나의 메모리 저장 어레이의 이용 가능한 모든 어드레스가능 메모리 위치 중에서 어드레스가능 메모리 위치를 결정하기 위해, 상기 마이크로전자 패키지 내에서 회로가 이용 가능한 어드레스 정보를 전달하도록 구성될 수 있다. 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 적어도 일부의 단자는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택에 장착되고, 이를 통해 전기적으로 접속될 수 있다. 예시적인 실시예에서, 각각의 마이크로전자 패키지의 각각의 마이크로전자 요소는 더 많은 수의 능동 소자를 구현하여, 다른 기능보다 메모리 저장 어레이 기능을 제공할 수 있다.
본 발명의 다른 태양에 따르면, 마이크로전자 어셈블리는 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지, 및 서로 반대되는 제1 표면 및 제2 표면과, 서로 반대되는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택을 포함하는 회로 패널을 포함할 수 있다. 각각의 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지는 서로 반대되는 제1 표면 및 제2 표면과, 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 제1 애퍼처 및 제2 애퍼처를 포함하는 기판, 각각이 상기 기판의 제1 표면과 대면하는 표면과, 각각의 상기 표면에 노출된 복수의 콘택을 포함하고, 적어도 하나의 상기 애퍼처와 정렬되는 제1 마이크로전자 요소 및 제2 마이크로전자 요소, 상기 중앙 영역 내의 상기 제2 표면에 노출된 복수의 단자, 및 상기 단자와 각각의 상기 마이크로전자 요소의 콘택 사이에 전기적으로 접속된 리드를 포함할 수 있다.
각각의 마이크로전자 패키지의 기판의 제1 애퍼처는 제1 애퍼처의 길이의 제1 방향에서 연장되는 축을 가질 수 있다. 마이크로전자 패키지 각각의 기판의 제2 애퍼처는 제1 방향과 교차하는 제2 방향으로 연장하는 길이를 가질 수 있고, 제2 애퍼처는 각각의 기판의 제1 애퍼처와 인접하는 말단을 가진다. 각각의 기판의 제2 표면의 중앙 영역은 각각의 기판의 축과, 상기 제2 애퍼처의 말단과 접하는 상기 축과 평행한 선 사이에 배치될 수 있다. 각각의 마이크로전자 요소는 메모리 저장 어레이 기능을 포함할 수 있다. 각각의 마이크로전자 패키지의 단자는 마이크로전자 패키지를 마이크로전자 패키지 외부의 적어도 하나의 구성요소와 접속하도록 구성될 수 있다. 각각의 리드는 각각의 기판의 적어도 하나의 상기 애퍼처와 정렬되는 부분을 포함할 수 있다.
각각의 마이크로전자 패키지의 단자는 각각의 마이크로전자 패키지의 제1 마이크로전자 요소 및 제2 마이크로전자 요소 중 적어도 하나의 메모리 저장 어레이의 이용 가능한 모든 어드레스가능 메모리 위치 중에서 어드레스가능 메모리 위치를 결정하기 위해, 마이크로전자 패키지 내에서 회로가 이용 가능한 어드레스 정보를 전달하도록 구성될 수 있다. 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 적어도 일부의 단자는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택에 장착되고, 이를 통해 전기적으로 접속될 수 있다. 일례에서, 각각의 마이크로전자 패키지의 각각의 마이크로전자 요소는 더 많은 수의 능동 소자를 구현하여, 다른 기능보다 메모리 저장 어레이 기능을 제공할 수 있다.
도 1은 종래의 마이크로전자 패키지의 측단면도이다.
도 2는 마이크로전자 패키지의 단자들 간의 전기적 상호접속을 보여주는 마이크로전자 어셈블리의 개략적인 사시도이다.
도 3은 도 2의 마이크로전자 어셈블리의 측단면도이다.
도 4는 도 3의 마이크로전자 패키지의 단자들 간의 전기적 상호접속의 개략적인 하부 평면도이다.
도 5a는 본 발명의 일 실시예에 따른 마이크로전자 패키지의 개략적인 하부 평면도이다.
도 5b는 도 5a의 A-A선에 따라 취해진 또 5a의 마이크로전자 어셈블리의 측단면도이다.
도 5c는 도 5a에 도시된 마이크로전자 요소 중 하나의 개략적인 하부 평면도이다.
도 5d는 도 5a에 도시된 마이크로전자 요소 중 하나의 대안적인 실시예의 개략적인 하부 평면도이다.
도 5e는 도 5a의 A-A선에 따라 취해진, 도 5a에 도시된 마이크로전자 패키지를 두 개 포함하는 마이크로전자 어셈블리의 하나의 가능한 측단면도이다.
도 5f는 도 5a의 A-A선에 따라 취해진, 도 5a에 도시된 마이크로전자 패키지를 두 개 포함하는 마이크로전자 어셈블리의 다른 가능한 측단면도이다.
도 5g는 마이크로전자 패키지의 단자들 간의 전기적 상호접속을 보여주는, 도 5e의 마이크로전자 어셈블리의 가능한 개략적인 사시도이다.
도 6a는 단일의 컬럼으로 배열된 제1 단자의 단일 그리드를 갖는 다른 실시예에 따른 마이크로전자 패키지의 개략적인 하부 평면도이다.
도 6b는 도 6a의 6B-6B선을 따라 취해진, 도 6a에 도시된 마이크로전자 패키지를 두 개 포함하는 마이크로전자 어셈블리의 가능한 측단면도이다.
도 7a는 각각 두 개의 컬럼으로 배열된 제1 단자의 2개의 그리드를 갖는 또 다른 실시예에 따른 마이크로전자 패키지의 개략적인 하부 평면도이다.
도 7b는 도 7a의 7B-7B선을 따라 취해진, 도 7a에 도시된 마이크로전자 패키지를 두 개 포함하는 마이크로전자 어셈블리의 가능한 측단면도이다.
도 7c는 단자 신호 할당의 대체 레이아웃을 갖는 도 7a의 마이크로전자 패키지의 변형이다.
도 8은 각각이 2개의 컬럼 내에 배열된 제1 단자의 4개의 그리드를 갖는 다른 실시예에 따른 마이크로전자 패키지의 개략적인 하부 평면도이다.
도 9a는 3개의 마이크로전자 요소를 가지는 다른 실시예에 따른 마이크로전자 패키지의 개략적인 하부 평면도이다.
도 9b는 2개의 마이크로전자 요소를 가지는 다른 실시예에 따른 마이크로전자 패키지의 개략적인 하부 평면도이다.
도 9c는 도 9a 또는 도 9b의 9C-9C 선을 따라 취해진, 도 9a 또는 도 9b에 도시된 마이크로전자 어셈블리의 가능한 측단면도이다.
도 10a는 핀휠 구성인 4개의 마이크로전자 요소를 가지는 다른 실시예에 따른 마이크로전자 패키지의 개략적인 하부 평면도이다.
도 10b는 도 10a의 10B-10B 선을 따라 취해진, 도 10a에 도시된 2개의 마이크로전자 패키지를 포함하는 마이크로전자 어셈블리의 가능한 측단면도이다.
도 10c는 3개의 컬럼 내에 배열된 제1 단자의 단일 그리드를 가지는 도 10a의 마이크로전자 패키지의 변형이다.
도 10d는 마이크로전자 요소의 대체 레이아웃을 가지는 도 10a의 마이크로전자 패키지의 다른 변형이다.
도 11a는 각각이 2개의 컬럼 내에 배열된, 제1 단자의 2개의 그리드를 가지는 도 10a의 마이크로전자 패키지의 다른 변형이다.
도 11b는 도 11a의 11B-11B 선에 따라 취해진, 도 11a에 도시된 마이크로전자 어셈블리의 가능한 측단면도이다.
도 11c는 각각이 3개의 컬럼 내에 배열된, 제1 단자의 2개의 그리드를 가지는 도 11a의 마이크로전자 패키지의 변형이다.
도 11d는 마이크로전자 요소의 대체 레이아웃을 가지는 도 11a의 마이크로전자 패키지의 다른 변형이다.
도 11e는 단자 신호 할당의 대체 레이아웃을 가지는 도 11a의 마이크로전자 패키지의 변형이다.
도 12는 마이크로전자 요소의 대체 레이아웃을 가지는 도 10의 마이크로전자 패키지의 다른 변형이다.
도 13a는 다른 구성인 4개의 마이크로전자 요소를 가지는 다른 실시예에 따른 마이크로전자 패키지의 개략적인 하부 평면도이다.
도 13b는 각각이 2개의 컬럼 내에 배열된, 제1 단자의 2개의 그리드를 가지는 도 13a의 마이크로전자 패키지의 변형이다.
도 14a는 다른 구성인 4개의 마이크로전자 요소를 가지는 다른 실시예에 따른 마이크로전자 패키지의 개략적인 하부 평면도이다.
도 14b는 각각이 2개의 컬럼 내에 배열된 제1 단자의 2개의 그리드를 가지는 도 14a의 마이크로전자 패키지의 변형이다.
도 14c는 각각이 2개의 컬럼 내에 배열된, 제1 단자의 4개의 그리드를 가지는 도 14b의 마이크로전자 패키지의 변형이다.
도 15a는 단일 평면으로 지향된 3개의 마이크로전자 요소를 가지는 다른 실시예에 따른 마이크로전자 패키지의 개략적인 하부 평면도이다.
도 15b는 단일 평면으로 지향된 2개의 마이크로전자 요소를 가지는 다른 실시예에 따른 마이크로전자 패키지의 개략적인 하부 평면도이다.
도 15c는 2개의 컬럼 내에 배열된 제1 단자의 단일 그리드를 가지는 도 15b의 마이크로전자 패키지의 변형이다.
도 16은 본 발명의 일 실시예에 따른 시스템을 도시하는 개략적인 단면도이다.
도 17은 본 발명의 일 실시예에 따른 시스템을 도시하는 개략적인 단면도이다.
도 1과 관련하여 예시적으로 설명된 종래의 마이크로전자 패키지(112)를 고려하여, 발명자는 메모리 저장 어레이 칩을 통합하는 마이크로전자 패키지와 이러한 마이크로전자 패키지를 통합하는 마이크로전자 어셈블리의 전기적 성능을 개선하는데 도움이 될 수 있는 개선이 이루어질 수 있음을 인식하였다.
개선은 특히, 도 2-4에 도시된 바와 같은 어셈블리에 제공되는 경우 마이크로전자 패키지의 사용에 대해 이루어질 수 있는데, 패키지(112A)가 회로 패널의 표면에 장착되고 다른 유사한 패키지(112B)가 그 회로 패널의 반대 표면 상에 패키지(112A)에 대향하도록 장착된다. 패키지(112A, 112B)는 통상적으로 상호간에 기능적으로 그리고 기계적으로 등가이다. 기능적으로 그리고 기계적으로 등가인 패키지들의 다른 쌍들(112C와 112D; 그리고 112E와 112F) 또한 통상적으로 동일한 회로 패널(134)에 장착된다. 회로 패널 및 그에 조립된 패키지들은 통상 듀얼 인 라인 메모리 모듈(dual in-line memory module: DIMM)로 불리는 어셈블리의 일부분을 형성할 수 있다. 예컨대, 패키지(112A, 112B)와 같은, 대향하도록 장착된 패키지 쌍 각각의 패키지들은, 각각의 패키지 쌍의 패키지가 그들 각각의 면적의 90% 이상이 서로의 위에 놓이도록 회로 패널의 반대쪽 표면 상의 콘택(contact)에 접속된다. 회로 패널(134) 내의 국부 배선(local wiring)은 각각의 패키지 상의 단자들, 예컨대 "1"로 표시된 단자와 "5"로 표시된 단자들을 회로 패널 상의 전역 배선(global wiring)에 접속한다. 전역 배선은 회로 패널(134) 상의 접속 구역, 예컨대 구역 I, 구역 II, 및 구역 III과 같은 접속 구역에 일부 신호를 전도하는데 사용되는 버스(136)의 신호 전도체를 포함한다. 예를 들어, 패키지들(112A, 112B)은 접속 구역 I에 접속되는 국부 배선에 의해 버스(136)에 전기적으로 접속되고, 패키지들(112C, 112D)은 접속 구역 II에 접속되는 국부 배선에 의해 버스(136)에 전기적으로 접속되며, 패키지들(112E, 112F)은 접속 구역 III에 접속되는 국부 배선에 의해 버스(136)에 전기적으로 접속된다.
회로 패널(134)은, 패키지(112A)의 하나의 에지(116)에 가까운 "1"로 표시된 단자를 회로 패널(134)을 통하여 패키지(112B)의 동일한 에지(116)에 가까운 패키지(112B)의 "1"로 표시된 단자에 접속하는 십자(crisscross) 또는 "신발끈(shoelace)" 패턴과 유사하게 보이는 국부 상호접속 배선을 이용하여, 각각의 패키지(112A, 112B)의 단자들을 전기적으로 상호접속한다. 그러나, 회로 패널(134)에 조립된 상태의 패키지(112B)의 에지(116)는 패키지(112A)의 에지(116)로부터 이격되어 있다. 도 2-4는 또한 패키지(112A)의 에지(122)에 가까운 "5"로 표시된 단자가 회로 패널(134)을 통하여 패키지(112B)의 동일한 에지(122)에 가까운 패키지(112B)의 "5"로 표시된 단자에 접속되는 것을 보여준다. 어셈블리(138)에서, 패키지(112A)의 에지(122)는 패키지(112B)의 에지(122)로부터 이격되어 있다.
회로 패널을 통한 각각의 패키지, 예컨대, 패키지(112A) 상의 단자들과 그에 대향하도록 장착된 패키지, 예컨대, 패키지(112B) 상의 대응하는 단자들 사이의 접속은 상당히 길다. 도 3에도 도시된 바와 같이, 유사한 마이크로전자 패키지(112A, 112B)의 이러한 어셈블리에서, 버스로부터 동일한 신호가 각각의 패키지에 송신될 경우, 회로 패널(134)은 버스(136)의 신호 전도체를 "1"로 표시된 패키지(112A)의 단자 및 "1"로 표시된 패키지(112B)의 대응하는 단자 및 전기적으로 상호접속할 수 있다. 유사하게, 회로 패널(134)은 버스(136)의 다른 신호 전도체를 "2"로 표시된 패키지(112A)의 단자 및 "2"로 표시된 패키지(112B)의 대응하는 단자와 전기적으로 상호접속할 수 있다. 동일한 접속 배열이 버스의 다른 신호 전도체 및 각각의 패키지의 대응하는 단자들에도 적용될 수 있다.
회로 패널(134) 상의 버스(136)와 각각의 패키지 쌍, 예컨대, 패키지(112A, 112B) 쌍의 각각의 패키지 간의, 보드의 접속 구역 I에서의 국부 배선(도 2)은 비종단 스터브(unterminated stub)의 형태일 수 있다. 이러한 비교적 긴 국부 배선은 일부 경우에 있어서, 이하에서 설명된 바와 같이 어셈블리(138)의 성능에 영향을 줄 수 있다. 또한, 회로 패널(134)은 다른 패키지들의 특정 단자들을 전기적으로 상호접속하고: 패키지 쌍(112C 및 112D)과 패키지 쌍(112E 및 112F)을 버스(136)의 전역 배선에 전기적으로 상호접속하는데 국부 배선을 필요로 할 수 있으며, 이러한 배선은 동일한 방식으로 어셈블리의 성능에 영향을 줄 수 있다.
도 4는 신호를 전달하도록 할당된 단자들의 각각의 쌍, "1", "2", "3", "4", "5", "6", "7", 그리고 "8"의 마이크로전자 패키지(112A, 112B) 사이의 상호접속을 나타낸다. 도 4에 나타낸 바와 같이, 단자들의 모든 컬럼(114, 118)이, 기판의 표면의 중앙 영역(124) 대신에, 각 패키지(112A, 112B)의 각각의 에지들(116, 122) 가까이에 노출되며, 단자들의 컬럼(114, 118)이 연장하는 방향(142)을 가로지르는 방향(140)으로 회로 패널(134)을 횡단하는데 필요한 배선은 매우 길 수 있다. DRAM 칩의 길이가 각 측면에서 10 밀리미터 범위에 있을 수 있다는 것을 인지하면, 두 개의 대향하도록 장착된 패키지(112A, 112B)의 대응하는 단자들에 동일한 신호를 라우팅(route)하기 위하여 일부 신호들을 위해 요구되는, 도 2-4에 도시된 어셈블리(138) 내의 회로 패널(134)의 국부 배선의 길이는 5밀리미터에서 10밀리미터 사이의 범위일 수 있으며, 통상적으로는 약 7밀리미터일 수 있다.
일부 경우에, 패키지의 단자들을 접속하는, 회로 패널 상의 비교적 긴 비종단 배선은 어셈블리(138)의 전기적 성능에 심각한 영향을 주지 않을 수 있다. 그러나, 신호가 회로 패널의 버스(136)로부터 도 2에 도시된 회로 패널에 접속된 다수의 패키지 쌍 각각에 전송되는 경우, 발명자는 버스(136)로부터 그것에 접속된 각각의 패키지 상의 단자까지의 스터브, 즉, 국부 배선의 전기적 길이가 어셈블리(138)의 성능에 잠재적으로 영향을 준다고 인식한다. 비종단 스터브 상의 신호 반사는 각각의 패키지의 접속된 단자로부터 버스(136)로의 반대 방향으로 이동할 수 있고, 따라서, 버스로부터 패키지로 전송되는 신호의 품질을 저하할 수 있다. 이러한 영향은 현재 제조되는 마이크로전자 요소들을 포함하는 일부 패키지에 대해서는 허용 가능한 정도일 수 있다. 그러나, 발명자는, 증가된 신호 스위칭 주파수, 저전압 스윙 신호, 또는 양자 모두로 동작하는 현재 또는 미래의 어셈블리에서, 이러한 영향이 심각해질 수 있다는 것을 인식한다. 이들 어셈블리에 대하여, 정착 시간(settling time), 링잉(ringing), 지터(jitter), 또는 송신된 신호의 부호간 간섭(intersymbol interference)이 수용할 수 없는 정도까지 증가할 수 있다.
발명자는 또한 비종단 스터브의 전기적 길이가 일반적으로 회로 패널 상의 버스(136)를 회로 패널에 장착된 패키지들의 단자들과 접속하는 국부 배선보다 길다는 것을 인식한다. 패키지 단자로부터 패키지 내부의 반도체 칩까지의, 각각의 패키지 내의 비종단 배선이 스터브의 길이에 추가된다.
특정 예에서, 버스(136)는 주된 메모리 저장 어레이 기능을 갖는, 예컨대, DIMM과 같은 어셈블리의 명령-어드레스 버스이다. 명령-어드레스 버스(136)는 마이크로전자 패키지에 전송된 어드레스 정보를 전달하고, 마이크로전자 패키지의 마이크로전자 요소 내의 메모리 저장 어레이의 이용가능한 모든 어드레스가능 메모리 위치(addressable memory location) 중에서 어드레스가능 메모리 위치를 결정하도록 구성될 수 있는데, 이러한 어드레스 정보는 예컨대, 존재하는 경우, 로우 어드레스(row address) 디코더, 컬럼 어드레스 디코더, 및 뱅크 선택 회로와 같은 그 패키지 내의 회로에 의해 사용 가능하다. 명령-어드레스 버스(136)는 상술한 어드레스 정보를 접속 구역, 예컨대, 도 2에 도시된 구역 I, II, 그리고 III으로 전달하도록 구성될 수 있다. 이러한 상술한 어드레스 정보는 그 다음 국부 배선에 의해 패키지들(112A, 112B, 112C, 112D, 112E, 그리고 112F)이 접속된, 각각의 회로 패널의 대향하는 표면 상의 패널 콘택 세트들에 분배될 수 있다.
특정 예에서, 마이크로전자 요소가 DRAM 칩이거나 또는 DRAM 칩을 포함하는 경우, 명령-어드레스 버스(136)는 마이크로전자 요소의 명령-어드레스 버스의 신호 그룹의 모두를, 예컨대, 마이크로전자 패키지로 전송되는 명령 신호, 어드레스 신호, 뱅크 어드레스 신호(bank address signal), 그리고 클록 신호를 전달하도록 구성될 수 있는데, 명령 신호는 기록 인에이블(write enable) 신호, 로우 어드레스 스트로브(strobe) 신호, 그리고 컬럼 어드레스 스트로브 신호를 포함하고, 클록 신호는 어드레스 신호를 샘플링하는데 사용되는 클록이다. 클록 신호는 다양한 타입일 수 있으나, 일 실시예에서, 이들 단자에 의해 전달된 클록 신호는 차동(differential) 클록 신호 또는 진리(true) 클록 신호 또는 보수(complement) 클록 신호로서 수신된 상이한 클록 신호들의 하나 이상의 쌍일 수 있다.
따라서, 본 명세서에서 설명된 본 발명의 특정 실시예는, 이러한 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지가 회로 패널, 예컨대, 회로 보드, 모듈 보드 또는 카드, 또는 플렉시블 회로 패널의 대향하는 표면 상에 서로 대향하도록 장착되는 경우, 스터브 길이의 감소를 가능하게 하도록 구성되는 마이크로전자 패키지를 제공한다. 회로 패널 상에 서로 대향하도록 장착된 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지를 통합하는 어셈블리들은 상당히 감소된, 각각의 패키지 사이의 스터브 길이를 가질 수 있다. 이들 전기적 접속의 길이의 감소는 회로 패널 및 어셈블리 내의 스터브 길이를 감소시킬 수 있으며, 이는 특히, 제1 단자들에 의해 전달되고 제1 패키지 및 제2 패키지 내의 마이크로전자 요소들로 전송되는 상술한 신호들에 대한 전기적 성능, 예컨대, 감소된 정착 시간, 링잉, 지터, 또는 심볼간 간섭과 같은 전기적 성능을 개선하는데 도움을 줄 수 있다. 또한, 예컨대, 회로 패널 구조의 단순화 또는 회로 패널 디자인 또는 제조의 복잡도 및 비용의 감소와 같은, 다른 이점을 얻는 것도 가능하다.
본 발명의 특정 실시예는 패키지 또는 마이크로전자 어셈블리를 제공하는데, 이러한 패키지 또는 마이크로전자 어셈블리 내의 마이크로전자 요소, 예컨대, 반도체 칩 또는 반도체 칩의 적층된 배열은 주로 메모리 저장 어레이 기능을 제공하도록 구성된다. 이러한 마이크로전자 요소에서, 메모리 저장 어레이 기능을 제공하도록 구성되는, 즉, 구조화되고 다른 소자들과 상호접속되는 그 내부의 능동 소자(예컨대, 트랜지스터)의 수는 임의의 다른 기능을 제공하도록 구성되는 능동 소자의 수보다 크다. 따라서, 일 예에서, DRAM 칩과 같은 마이크로전자 요소는 그것의 주된 기능 또는 유일한 기능으로서 메모리 저장 어레이 기능을 갖는다. 대안적으로, 다른 예에서, 이러한 마이크로전자 요소는 혼합된 용도를 가질 수 있고 메모리 저장 어레이 기능을 제공하도록 구성된 능동 소자들을 통합할 수 있으며, 특히 프로세서 기능, 또는 신호 프로세서 기능 또는 그래픽 프로세서 기능과 같은 다른 기능을 제공하도록 구성된 기타 능동 소자들 또한 통합할 수 있다. 이 경우에, 마이크로전자 요소는 임의의 다른 기능을 제공하도록 구성된 능동 소자보다 여전히 더 많은, 메모리 저장 어레이 기능을 제공하도록 구성된 능동 소자를 가질 수 있다.
일 실시예에서, 패키지의 단자들은 마이크로전자 어셈블리로부터 멀어지도록 향하는, 기판 또는 유전체 층의 제2 표면의 중앙 영역에 배치되는 제1 단자들을 포함할 수 있고, 중앙 영역은 기판 또는 유전층의 제1 주변 에지 및 제2 주변 에지에 인접한 주변 영역 사이에 배치된다. 중앙 영역은 단자들의 평행한 컬럼 중 인접한 컬럼들 사이의 최소 피치(pitch)의 3.5배보다 넓지 않도록 될 수 있다.
본 발명의 특정 실시예에서, 중앙 영역의 제1 단자들은 마이크로전자 요소의 명령-어드레스 버스의 신호 그룹의 모두, 예컨대, 마이크로전자 패키지로 전송되는 명령 신호, 어드레스 신호, 뱅크 어드레스 신호, 그리고 클록 신호를 전달하도록 구성되는데, 명령 신호는 기록 인에이블 신호, 로우 어드레스 스트로브 신호, 그리고 컬럼 어드레스 스트로브 신호를 포함하고, 클록 신호는 어드레스 신호를 샘플링하는데 사용되는 클록이다. 클록 신호는 다양한 타입일 수 있으나, 일 실시예에서, 이들 단자에 의해 전달된 클록 신호는 차동 클록 신호 또는 진리 클록 신호 또는 보수 클록 신호로서 수신된 상이한 클록 신호들의 하나 이상의 쌍일 수 있다.
예컨대, 인쇄 회로 보드, 모듈 카드 등의 회로 패널 상에서, 명령-어드레스 버스의 상술한 신호들, 즉, 명령 신호, 어드레스 신호, 뱅크 어드레스 신호, 그리고 클록 신호는, 평행하게 회로 패널에 접속된 다수의 마이크로전자 패키지, 특히, 회로 패널의 대향하는 표면에 장착된 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지로 전해질 수 있다. 본 명세서의 특정 실시예에 대하여, 명령-어드레스 버스 신호를 전달하는 단자들을 마이크로전자 패키지의 에지 근처의 주변 영역이 아닌, 패키지 표면의 중앙 영역에 위치시킴으로써, 회로 패널 상의 명령-어드레스 버스(136)(도 2)로부터 회로 패널의 표면 상의, 마이크로전자 패키지가 전기적으로 접속되는 개개의 접속 구역으로 신호를 전달하는데 사용되는 스터브의 길이를 감소시키는 것이 가능하다. 이들 전기적 접속의 길이의 감소는 회로 패널 및 어셈블리의 스터브 길이를 감소시킬 수 있고, 이는 특히 제1 단자들에 의해 전달되고 제1 패키지 및 제2 패키지 내의 마이크로전자 요소들에 전송되는 상술한 신호들에 대한 전기적 성능, 예컨대, 정착 시간 감소, 링잉, 지터, 또는 심볼간 간섭과 같은 전기적 성능을 개선하는데 도움을 줄 수 있다. 또한, 예컨대, 회로 패널 구조의 단순화 또는 회로 패널 디자인 또는 제조의 복잡도 및 비용의 감소와 같은, 다른 이점을 얻는 것도 가능하다.
일부 실시예에서, 마이크로전자 패키지는 상술한 바와 같이 명령 신호, 어드레스 신호, 뱅크 어드레스 신호, 그리고 클록 신호 모두를 전달하도록 구성된 중앙 영역의 단자들의 컬럼을 네 개 이하로 가질 수 있다. 특정 실시예에서, 두 개의 이러한 단자들의 컬럼만이 있을 수 있다. 다른 실시예에서, 한 개의 이러한 단자들의 컬럼만이 있을 수 있다.
또한, 마이크로전자 패키지의 각각의 쌍들이 접속되는 접속 구역 사이에, 제1 단자들에 의해 전달되는 상술한 신호들, 예컨대, 명령-어드레스 버스 신호들로부터 신호들을 라우팅하는데 필요한 회로 패널 상의 배선의 라우팅층의 수를 감소시키는 것이 가능할 수 있다. 구체적으로, 회로 패널을 따라 이러한 신호들을 라우팅하는데 필요한 라우팅층의 수는 일부 경우에 네 개 이하로 감소될 수 있다. 특정 예에서, 회로 패널을 따라 이러한 신호들을 라우팅하는데 필요한 라우팅층의 수는 일부 경우에 네 개, 두 개, 또는 한 개로 감소될 수 있다. 그러나, 회로 패널 상에서, 상술한 어드레스 또는 명령-어드레스 버스 신호들을 전달하는 라우팅층의 수보다 더 많은 수의, 다른 신호들을 전달하는 라우팅층이 있을 수 있다.
마이크로전자 패키지는 또한 제1 단자들 외에 제2 단자들을 가질 수 있는데, 이러한 단자들은 상술한 명령-어드레스 버스 신호 외의 다른 신호들을 전달하도록 구성된다. 일 실시예에서, 이러한 제2 단자들은 주변 영역 중 하나 이상에 배치될 수 있고, 데이터 신호를 전달하도록 구성될 수 있다. 예를 들어, 제2 단자들은, 데이터 마스크(data mask) 및 종단 저항에 평행한 종단(termination)을 턴 온 또는 턴 오프하는데 사용되는 ODT(on die termination) 신호들 외에, 데이터 스트로브 신호와 단방향 데이터 신호 또는 양방향 데이터 신호를 마이크로전자 요소로 전달 및/또는 마이크로전자 요소로부터 이러한 신호를 전달하는데 사용되는 단자들을 포함할 수 있다. 칩 선택, 리셋, 전원 공급 전압, 예컨대, Vdd, Vddq, 그리고 접지, 예컨대, Vss 및 Vssq와 같은 기준 전위들 또는 신호들이 제2 단자들에 의해 전달될 수 있고, 이러한 신호들 또는 기준 전위들 중 어느 것도 제1 단자들에 의해 전달될 필요는 없다. 일부 실시예에서, 상술한 어드레스 또는 명령-어드레스 버스 신호들 외의 신호들을 전달하도록 구성된 모든 단자들 또는 일부 단자들이, 그들이 위치할 수 있는 패키지 상의 임의의 위치에 제2 단자들로서 배치되는 것이 가능하다.
본 발명의 실시예들은 본 명세서에서 내부에 하나 이상의 반도체 칩, 즉, 마이크로전자 요소를 갖는 패키지를 제공한다. 다중 칩 패키지는 내부의 칩들을, 볼 그리드 어레이(ball grid array), 랜드(land) 그리드 어레이 또는 핀(pin) 그리드 어레이와 같은 단자들의 어레이를 통해, 패키지가 전기적으로 그리고 기계적으로 접속될 수 있는 회로 패널, 예컨대, 인쇄 배선 보드에 접속하는데 필요한 면적 또는 공간의 양을 감소시킬 수 있다. 이러한 접속 공간은 특히 소형 또는 휴대용 컴퓨팅 장치, 예컨대, 일반적으로 PC의 기능을 더 넓은 세계에 대한 무선 접속과 결합한 태블릿 또는 "스마트폰"과 같은 핸드헬드(handheld) 장치에서 제한된다. 다중-칩 패키지는 특히, 시스템에서 이용 가능한 비교적 저렴한 메모리, 예컨대, 진보된 고성능 DRAM(dynamic random access memory) 칩, 예를 들어, DDR3 타입 DRAM 칩과 그 후속 칩과 같은 메모리의 대량 제조에 있어서 유용할 수 있다.
다중-칩 패키지가 접속되는데 필요한 회로 패널의 면적의 양은 패키지 상에 공통 단자들을 제공함으로써 감소될 수 있는데, 적어도 일부 신호들은 이러한 공통 단자를 통하여 패키지 내의 둘 이상의 칩으로의 또는 칩으로부터의 그들의 경로를 이동한다. 그러나, 고성능 동작을 지원하는 방식에서 이와 같이 행하는 것은 문제점을 제시한다. 비종단 스터브로 인한 바람직하지 않은 신호의 반사와 같은 바람직하지 않은 효과를 피하기 위하여, 트레이스, 비아, 그리고 패키지의 외부에서의 단자들을 버스(136)(도 2)와 같은 회로 패널 상의 전역 배선과 전기적으로 접속하는 회로 패널 상의 다른 전도체들은 너무 길지 않아야 한다. 열 손실 또한 진보된 칩들에 대한 과제를 제시하므로, 각 칩의 크고 평평한 표면 중 적어도 하나가 히트 스프레드(heat spreader)에 접속되거나 설치된 시스템 내의 공기 흐름과의 열적 통신에 노출되는 것이 바람직하다.
본 발명의 실시예들은 본 명세서에서 어셈블리 상의 신호들의 스터브 길이를 감소시키는 방법을 제공할 수 있다. 따라서, 패키지 내의 다수의 칩의 대응하는 콘택은 패키지 외부의 컴포넌트(component), 예컨대, 인쇄 회로 보드와 같은 회로 패널, 외부 마이크로전자 요소, 또는 다른 컴포넌트와의 접속을 위하여 구성된, 패키지의 하나의 공통 단자와 전기적으로 접속될 수 있으며, 이러한 복수의 마이크로전자 패키지는 회로 패널의 대향하는 표면에 장착될 수 있다.
예를 들어, 제1 마이크로전자 패키지(10a)의 제1 컬럼의 제1 단자(25a)를 제2 마이크로전자 패키지(10b)의 제1 컬럼의 대응하는 제1 단자와 전기적으로 접속시키는 회로 패널(60)(도 5e) 상의 스터브의 전기적 길이는 각각의 패키지 상의 제1 단자들의 최소 피치의 7배 미만, 예를 들어, 제1 단자들의 인접한 컬럼 사이의 피치의 7배 미만일 수 있다. 즉, 회로 패널(60)의 제1 표면 및 제2 표면에 노출된, 전기적으로 접속된 제1 패널 콘택(65a) 및 제2 패널 콘택(65b)의 쌍을, 회로 패널 상의 명령-어드레스 버스의 대응하는 하나의 전도체에 접속시키는 전도성 요소의 총 결합 길이가 패널 콘택의 가장 작은 피치의 7배 미만일 수 있다. 또 다른 예에서, 제1 마이크로전자 패키지(10a)의 제1 단자(25a)와 제2 마이크로전자 패키지(10b) 상의 대응하는 제1 단자 사이의 접속의 전기적 길이는, 제1 표면(61) 및 제2 표면(62) 사이의 회로 패널(60)의 두께와 대략 동일할 수 있다.
도 5a 및 5b는 제1 패키지 및 제2 패키지가 회로 패널, 예컨대, 회로 보드, 모듈 보드 또는 카드, 또는 플렉시블 회로 패널의 대향하는 표면 상에 서로 대향하도록 장착되는 경우, 스터브의 길이가 감소되는 것이 가능하도록 구성된 특정한 타입의 마이크로전자 패키지(10)를 나타낸다. 도 5a 및 5b에 나타낸 바와 같이, 마이크로전자 패키지(10)는 패키징 구조체, 예를 들어, 대향하는 제1 표면(21) 및 제2 표면(22)을 갖는 기판(20)을 포함할 수 있다. 제1 표면(21) 및 제2 표면(22)은 반대 방향으로 향하고, 따라서, 서로에 대하여 대향하며, "대향면(opposed surfaces)"이다.
도 5a 및 본 명세서에서 설명된 마이크로전자 패키지들의 다른 개략적인 하부 평면도 모두에서, 기판(20) 및 단자 그리드는 투명하게 도시된다. 이것은 기판의 평면에 평행하는 x-y 방향에서 마이크로전자 요소들에 대한 기판 및 단자 그리드의 위치는 여전히 나타내면서, 마이크로전자 요소의 상대적인 위치가 하부 도면으로부터 더욱 명확하게 나타날 수 있도록 행해진다.
일부 경우에, 기판(20)은 필수적으로 기판의 평면에서(기판의 제1 표면(21)에 평행한 방향에서) 낮은 열팽창 계수(coefficient of thermal expansion: CTE), 즉, 12ppm/℃보다 작은 열팽창 계수를 갖는 재료, 예컨대, 반도체 재료(예컨대 실리콘), 또는 세라믹 재료 또는 이산화 규소(예컨대 유리)와 같은 유전체 재료와 같은 재료로 이루어질 수 있다. 대안적으로, 기판(20)은, 필수적으로 폴리이미드, 에폭시, 열가소성 수지(thermoplastic), 열경화성 수지(thermoset plastic)와 같은 고분자 재료, 또는 기타 적합한 고분자 재료로 이루어질 수 있는 시트형(sheet-like) 기판, 또는 특히, BT(bismaleimide triazine) 수지의 강화 구조 유리 또는 FR-4와 같은 에폭시-유리와 같은 합성 고분자-무기 재료를 포함하거나 이러한 재료로 필수적으로 이루어질 수 있는 시트형 기판을 포함할 수 있다. 일 예에서, 이러한 기판(20)은 필수적으로 기판의 평면에서, 즉, 기판의 표면을 따르는 방향에서 30ppm/℃보다 작은 열팽창 계수를 갖는 재료로 이루어질 수 있다.
도 5a 및 5b에서, 기판(20)의 제1 표면(21)에 평행한 방향은 본 명세서에서 "수평" 또는 "횡(lateral)" 방향이라 하고, 제1 표면에 직각인 방향은 본 명세서에서 위쪽 또는 아래쪽 방향이라 하며 또한 "수직" 방향이라고 한다. 본 명세서에서 지칭되는 방향은 지칭되는 구조체의 좌표계에 있다. 따라서, 이들 방향은 임의의 방위에서 중력 좌표계의 보통의 "위" 또는 "아래" 방향으로 놓여 있을 수 있다.
하나의 특징부가 다른 특징부보다 "표면 위로" 더 큰 높이에 배치된다는 것은 그 하나의 특징부가 다른 특징부보다 그 표면으로부터 멀어지는 동일한 직각 방향으로 더 큰 거리에 있다는 것을 의미한다. 반대로, 하나의 특징부가 다른 특징부보다 "표면 위로" 더 적은 높이에 배치된다는 것은 그 하나의 특징부가 다른 특징부보다 그 표면으로부터 멀어지는 동일한 직각 방향으로 더 작은 거리에 있다는 것을 의미한다.
적어도 하나의 애퍼처(26)는 기판(20)의 제1 표면(21)과 제2 표면(22) 사이에서 연장할 수 있다. 도 5a에서 알 수 있는 바와 같이, 기판(20)은 그 사이로 연장하는 4개의 애퍼처(26)를 가질 수 있다. 애퍼쳐(26) 중 제1 및 제2 애퍼처(26a, 26b)의 가장 긴 치수(dimension)는 제1 축(29a) 및 제2 축(29b)(집합적으로 축(29))을 정의할 수 있다. 도 5a에 도시된 예시에서, 제1 및 제2 축(29a 및 29b)은 서로에 대해 평행일 수 있다. 제1 축(29a) 및 제2 축(29b)은 그들 사이에 위치한 기판(20)의 제2 표면(22)의 중앙 영역(23)을 정의할 수 있다. 기판(20)의 제2 표면(22)의 주변 영역(28)은 중앙 영역(23) 외부에 놓일 수 있다. 이러한 주변 영역(28)은 중앙 영역(23)과 기판(20)의 제2 표면(22)의 대향하는 제1 에지(27a) 및 제2 에지(27b) 사이에서 연장할 수 있다.
애퍼처(26) 중 제3 및 제4 애퍼쳐(26c 및 26d)의 가장 긴 치수는 제1 및 제2 축(29a 및 29b)과 교차하는(즉, 십자형 교차) 제3 및 제4 축(29c 및 29d)을 정의할 수 있다. 제3 및 제4 축(29c 및 29d)은 서로에 대해 평행일 수 있다. 일례에서, 제3 및 제4 축(29c 및 29d)은 제1 및 제2 축(29a, 29b)에 직교할 수 있다. 특정 실시예에서, 제3 및 제4 축(29c 및 29d)은 기판(20)의 제2 표면(22)의 중앙 영역(23)의 경계를 제공할 수 있어서, 기판(20)의 제2 표면(22)의 주변 영역(28')은 기판의 반대되는 에지와 제3 및 제4 축 사이에 놓일 수 있다.
기판(20)은 기판의 표면에 노출된 복수의 단자(25), 예컨대, 전도성 패드, 랜드, 또는 전도성 포스트(post)를 가질 수 있다. 도 5b에서 알 수 있듯이, 이러한 단자(25)는 기판(20)의 제2 표면(22)에 노출될 수 있다. 단자(25)는 마이크로전자 패키지(10)를 회로 패널, 특히 예컨대, 인쇄 배선 보드, 플렉시블 회로 패널, 소켓, 기타 마이크로전자 어셈블리 또는 패키지, 인터포저(interposer), 또는 수동 구성요소 어셈블리와 같은 외부 구성요소의 대응하는 전기전도성 요소와 접속하기 위한 종단점(endpoint)으로서의 기능을 할 수 있다. 일례에서, 이러한 회로 패널은 DIMM 모듈 보드의 마더보드(motherboard) 일 수 있다.
마이크로전자 패키지(10)는 외부 구성요소와의 접속을 위하여 단자(25)에 부착된 결합 유닛(joining unit)(11)을 포함할 수 있다. 결합 유닛(11)은, 예를 들어, 솔더, 주석, 인듐과 같은 접합 금속(bond metal), 그들의 공융(eutectic) 조성 또는 결합의 매스(mass), 또는 전도성 페이스트 또는 전도성 접착제와 같은 다른 결합 재료일 수 있다. 특정 실시예에서, 단자(25)와 외부 구성요소(예컨대, 도 5e에 도시된 회로 패널(60)) 사이의 결합은, 원용에 의해 그 개시 내용이 본 명세서에 포함된 ㄱ공동 소유의 미국 특허 출원 제13/155,719호 및 제13/158,797호에 설명된 바와 같이, 전기전도성 매트릭스 재료를 포함할 수 있다. 특정 실시예에서, 이러한 결합은 상기 특허 출원에 개시된 바와 유사한 구조를 갖거나 상기 특허 출원에 개시된 바와 같은 방식으로 형성될 수 있다.
본 명세서에서 사용된 것처럼, 전기전도성 요소(electrically conductive element)가 구조체(structure)의 표면"에서 노출된다"는 것은 전기전도성 요소가 구조체의 외부로부터 표면을 향해 표면과 수직인 방향에서 이동하는 가공의 위치(theoretical point)와 접촉하기 위해 이용 가능하다는 것을 나타낸다. 따라서, 구조체의 표면에서 노출되는 단자(terminal) 또는 다른 전도성 요소는 그러한 표면으로부터 돌출될 수 있고; 그러한 표면과 동일평면에 있을 수 있으며; 또는 그러한 표면에 상대적으로 움푹 파여(recessed) 구조체 내의 구멍 또는 함몰부(depression)를 통해 노출될 수 있다.
단자(25)는, 기판(20)의 제2 표면(22)의 중앙 영역(central region)(23)에서 노출된 제1 단자(25a)와 제2 표면의 적어도 하나의 주변 영역(peripheral region)(28)에서 도출된 제2 단자(25b)를 포함한다. 본 발명의 특정 실시예에서는, 제1 단자(25a)는 명령-어드레스 버스(command-address bus)의 특정 신호, 즉, 구체적으로는 마이크로전자 패키지(microelectronic package)(10) 내에서 동적 메모리 저장 기능(dynamic memory storage function)을 제공하도록 구성된 마이크로전자 요소(microelectronic element)(30)(이하에서 설명됨)의 모든 어드레스 신호의 세트를 전달하도록 구성될 수 있다.
예를 들어, 마이크로전자 요소(30)가 DRAM 반도체 칩을 포함하거나 그 자체인 경우, 패키지 내의 마이크로전자 요소 내의 메모리 저장 어레이(memory storage array)의 모든 이용 가능한 어드레스가능(addressable) 메모리 위치들로부터 어드레스 할 수 있는 메모리 위치를 판정하기 위해, 제1 단자(25a)는 패키지 내에서 회로(circuitry), 예컨대 존재한다면, 로우(row) 어드레스 및 컬럼(column) 어드레스 디코더와, 뱅크 선택 회로(bank selection circuitry)에 의해 사용 가능한 마이크로전자 패키지(10)에 전송된 충분한 어드레스 정보를 전달하도록 구성될 수 있다. 특정 실시예에서는, 메모리 저장 어레이 내의 어드레스가능 메모리 위치를 판정하기 위해, 제1 단자(25a)가 마이크로전자 패키지(10) 내의 회로에 의해 이용된 모든 어드레스 정보를 전달하도록 구성될 수 있다.
위 실시예를 변경하면, 제1 단자(25a)는 메모리 저장 어레이 내의 어드레스가능 메모리 위치를 판정하기 위해, 마이크로전자 패키지(10) 내의 회로에 의해 이용되는 어드레스 정보의 대부분을 전달하도록 구성될 수 있고, 이후 마이크로전자 패키지 상의, 위에서 참조된 제2 단자 (25b)의 적어도 일부와 같은 다른 단자들은, 어드레스 정보의 나머지 부분을 전달하도록 구성될 수 있다. 이러한 변경에서는, 특정 실시예에서, 제1 단자(25a)는 메모리 저장 어레이 내의 어드레스가능 메모리 위치를 판정하기 위해, 마이크로전자 패키지(10) 내의 회로에 의해 이용되는 어드레스 정보의 3/4 이상을 전달하도록 구성될 수 있다.
특정 실시예에서, 제1 단자(25a)는 칩 선택 정보, 예컨대 챕 내의 메모리 저장 위치에 액세스하기 위해 마이크로전자 패키지(10) 내의 특정 칩을 선택하는 용도로 이용될 수 있는 정보를 전달하도록 구성되지 않을 수 있다. 다른 실시예에서, 적어도 하나의 제1 단자(25a)는 실제로 칩 선택 정보를 전달할 수 있다.
전형적으로, 마이크로전자 패키지(10) 내의 마이크로전자 요소(30)가 DRAM 칩을 포함하는 경우, 일 실시예에서의 어드레스 신호는, 메모리에 대한 판독 액세스(read access), 또는 판독 액세스 내지 기록 액세스(write access) 중 어느 하나를 위해 마이크로전자 패키지 내의 랜덤 액세스 어드레서블 메모리 위치(random access addressable memory location)를 판정하는 용도로 사용되는, 패키지 외부의 구성요소(component), 예컨대 이하에서 설명되는 회로 패널(circuit panel)(60)과 같은 회로 패널로부터 패키지에 전송되는 모든 어드레스 신호를 포함할 수 있다.
적어도 일부의 제2 단자(25b)는 제1 단자(25a)에 의해 전달되는 어드레스 신호와 다른 신호를 전달하도록 구성될 수 있다. 칩 선택, 리셋, 급전 전원, 예컨대 Vdd, Vddg, 및 접지, 예컨대 Vss 및 Vssq와 같은 기준 포텐셜(potential) 또는 신호는 제2 단자(25b)에 의해 전달될 수 있고; 다른 언급이 없다면, 이러한 기준 포텐셜 또는 신호는 여기서 참조되는 임의의 실시예에서의 제1 단자(25a)에 의해 전달될 필요가 없다.
특정 실시예에서, 각각의 제1 단자(25a)는 적어도 하나의 마이크로전자 요소(30)의 동작 모드(operating mode)를 제어하는 정보를 전달하도록 구성될 수 있다. 더 구체적으로는, 제1 단자 (25a)는 마이크로전자 패키지(10)에 전송된 명령 신호 및/또는 클록 신호(clock signal)의 모든 특정 세트를 전달하도록 구성될 수 있다. 이러한 실시예에서는, 제1 단자(25a)는 외부 구성요소로부터 마이크로전자 패키지(10)에 전송된 모든 명령 신호, 어드레스 신호, 뱅크 어드레스 신호, 및 클록 신호를 전달하도록 구성될 수 있는데, 여기서 명령 신호는 로우 어드레스 스트로브(row address strobe), 컬럼 어드레스 스트로브, 및 기록 인에이블(write enable)을 포함한다.
하나 이상의 마이크로전자 요소가, 동적 랜덤 액세스 메모리(DRAM) 반도체 칩, 또는 DRAM 칩 어셈블리에 의해 제공되는 것과 같은 동적 메모리 저장 어레이 기능을 제공하도록 구성되는 일 실시예에서, 명령 신호는 기록 인에이블, 로우 어드레스 스트로브, 및 컬럼 어드레스 스트로브 신호이다. ODT(on die termination), 칩 선택, 클록 인에이블과 같은 다른 신호는 제1 단자(25a)에 의해 전달될 필요가 있는 명령 신호의 부분을 구성하지는 않는다. 클록 신호는 어드레스 신호를 샘플링하기 위해 하나 이상의 마이크로전자 요소에 의해 이용되는 클록일 수 있다. 예를 들어, 도 5a에 도시된 것처럼, 제1 단자(25a)는, 신호 A0부터 신호 A15까지의 일체와, 뱅크 어드레스 신호 BA0, BA1, 및 BA2뿐만 아니라, 클록 신호 CK 및 CKB, 로우 어드레스 스트로브 RAS, 컬럼 어드레스 스트로브 CAS, 및 기록 인에이블 신호 WE도 포함할 수 있다.
본 실시예에서, 적어도 일부의 제2 단자(25b)는 제1 단자(25a)에 의해 전달되는 명령 신호, 어드레스 신호, 및 클록 신호와 다른 신호를 전달하도록 구성될 수 있다. 칩 선택, 리셋, 급전 전원, 예컨대 Vdd, Vddq, 및 접지, 예컨대 Vss 및 Vssq와 같은 기준 포텐셜(potential) 또는 신호는 제2 단자(25b)에 의해 전달될 수 있고; 다른 언급이 없다면, 이러한 기준 포텐셜 또는 신호는 여기서 참조되는 임의의 실시예에서의 제1 단자(25a)에 의해 전달될 필요가 없다.
다른 실시예에서, 하나 이상의 마이크로전자 요소가 NAND 플래시 메모리와 같은 DRAM과 다른 기술로 구현되는 메모리 저장 어레이 기능을 제공하도록 구성되는 경우, 예를 들면 제1 단자(25a)에 의해 전달되어야 하는 특정 명령 신호는 DRAM의 경우에 전달되어야 하는 기록 인에이블, 어드레스 스트로브, 및 컬럼 어드레스 스트로브의 그룹과는 다른 상이한 신호의 세트일 수 있다.
특정 실시예에서, 도 5A 및 도 5B에 도시된 예시와 같이, 제2 단자(25b)는 각각의 주변 영역(28) 내의 적어도 하나의 컬럼에 배치될 수 있다. 추가의 제2 단자(25b)는 각각의 주변 영역(28') 내의 적어도 하나의 컬럼에 배치될 수 있다. 일 실시예에서, 어드레스 신호와 다른 신호를 전달하도록 구성되는 적어도 일부의 제2 단자(25b)는 기판(20)의 제2 표면(22)의 중앙 영역(23) 내에 배치될 수 있다. 일 예시에서, 명령 신호, 어드레스 신호, 및 클록 신호와 다른 신호를 전달하도록 구성되는 적어도 일부의 제2 단자(25b)는 기판(20)의 제2 표면(22)의 중앙 영역(23) 내에 배치될 수 있다.
도 5a 및 도 5b에 도시된 제2 단자(25b)와 같은 제2 단자의 특정 구성들이 도면에 도시되고 있으나, 그 도시된 특정 구성들은 오직 설명 목적의 도시일 뿐이며 한정을 의미하는 것은 아니다. 예를 들어, 제2 단자(25b)는 전원 신호 또는 접지 신호와 접속되도록 구성되는 단자를 포함할 수도 있다. 제2 단자(25b)가 각각 2개 컬럼의 4개 그리드 내에 배치된 것으로 도시되나, 각각의 그리드 내의 제2 단자(25b)는, 예를 들면 도시되지 않은 3번째 컬럼이, 전원 또는 접지와 접속되도록 구성되는 제2 단자의 일부를 포함하도록 3개 컬럼에서 배치될 수도 있다.
기판(20)은 선택적으로 제1 표면(21) 및/또는 제2 표면(22)을 덮는 유전체 층(dielectric layer)(12)을 더 포함할 수 있다. 도 5b에 도시된 것처럼, 유전체 층(12)은 기판의 제2 표면(22) 위에 겹칠 수 있다. 이 유전체 층(12)은, 전기적 절연이 필요한 경우에, 기판(20)으로부터 전도성 요소(24) 및 단자(25)와 같은 전도성 요소들을 전기적으로 절연시킬 수 있다. 이 유전체 층(12)은 기판(20)의 "패시베이션(passivation) 층"으로서 지칭될 수 있다. 이 유전체 층(12)은 무기 유전성 재료(inorganic dielectric material) 또는 유기 유전성 재료(organic dielectric material) 또는 둘 다를 포함할 수 있다. 이 유전체 층(12)은 전착된 보호막(electrodeposited conformal coating) 또는 다른 유전성 재료, 예컨대 포토이미저블 중합 재료(photoimageable polymeric material), 솔더 마스크 재료(solder mask material)를 포함할 수 있다. 특정 예시에서, 유전체 층(12)은, 참조에 의해 전체로서 본 명세서에 병합되는 것으로서, 미국특허 제5,679,977호에서 설명된 것과 유사한 구조 및 기능을 가지는 엘라스토머 재료(elastomeric material)와 같은 보충 재료(compliant material) 층일 수 있다.
본 명세서에서 설명된 실시예에서, 기판(20)의 제1 표면(21) 및 제2 표면(22)을 덮는 유전체 층(12)은 기판의 두께보다 실질적으로 더 얇은 두께를 가질 수 있고, 이에 따라 기판은, 유전체 층의 CTE가 기판 재료의 CTE보다 실질적으로 더 높은 경우에도, 기판의 재료의 CTE와 거의 동일한 유효 CTE를 가질 수 있다. 일례에서, 기판(20)은 12ppm/℃보다 작은 유효 CTE를 가질 수 있다.
마이크로전자 패키지(10)는 기판(20)의 제1 표면(21)과 마주하는 앞면(31)을 각각 가지는 복수의 마이크로전자 요소(30)를 포함할 수도 있다. 일례로서, 하나 이상의 마이크로전자 요소(30)는 메모리 저장 어레이 기능을 각각 가지는 베어 칩(bare chip) 또는 마이크로전자 유닛일 수 있다. 그러나, 특정 예시에서, 하나 이상의 마이크로전자 요소(30)는 동적 랜덤 액세스 메모리(DRAM) 저장 어레이와 같은 메모리 저장 요소를 병합할 수도 있으며, DRAM 저장 어레이로서 우수한 기능을 가지도록 구성될 수 있다(예컨대, DRAM 집적 회로 칩). 후자의 경우에는, 하나 이상의 제1 마이크로전자 요소 및 제2 마이크로전자 요소는, 다른 기능이 아닌 메모리 저장 어레이 기능을 제공하도록 구성된 더 많은 개수의 능동 소자 예컨대, 트랜지스터를 가질 수 있다. 여기서 사용된 것처럼, "메모리 저장 요소"는 전기적 인터페이스를 통한 데이터 전송의 목적과 같은, 데이터를 저장하고 회수하는 용도로 사용 가능한 회로와 함께, 어레이 내에 배치된 다수의 메모리 셀을 지칭한다. 특정 예시에서, 마이크로전자 패키지(10)는 단일 인-라인 메모리 모듈(single in-line memory module, SIMM) 또는 듀얼 인-라인 메모리 모듈(dual in-line memory module, DIMM) 내에 포함될 수 있다.
본 명세서에서 설명되는 어떠한 실시예에서도, 하나 이상의 마이크로전자 요소(30)는 이하의 기술들 중의 하나 이상으로 구현될 수 있다: DRAM, NAND 플래시 메모리, RRAM(resistive RAM(저항성 RAM) 또는 resistive random access memory), 위상-변화 메모리(phase-change memory, PCM), 예컨대 터널 접합 기기(tunnel junction device)를 구현할 수 있는 자기 저항성 랜덤 액세스 메모리(magnetoresistive random access memory), 정적 랜덤 액세스 메모리(SRAM), 스핀-토크 RAM(spin-torque RAM), 또는 콘텐츠-어드레서블 메모리(content-addressable memory) 등.
특정 예시에서, 메모리 저장 요소를 포함하는 마이크로전자 요소(30)는 적어도 메모리 저장 어레이 기능을 가질 수 있으나, 마이크로전자 요소는 최대-기능 메모리 칩(full-function memory chip)은 아닐 수 있다. 그러한 마이크로전자 요소는 그 자체가 버퍼링 기능을 가질 수는 없으나, 마이크로전자 요소의 스택(stack) 내의 다른 마이크로전자 요소와 전기적으로 접속될 수 있는데, 여기서 해당 스택 내의 적어도 하나의 마이크로전자 요소는 버퍼링 기능을 가진다(버퍼링 마이크로전자 요소는 버퍼 칩, 최대-기능 메모리 칩, 또는 제어 칩일 수 있다).
다른 예시에서, 본 명세서에서 설명된 어떠한 패키지 내의 하나 이상의 마이크로전자 요소도, 하나 이상의 마이크로전자 요소가, 예컨대 플래시 메모리, DRAM, 또는 다른 유형의 메모리와 같이, 다른 기능보다도 메모리 저장 어레이 기능을 제공하도록 구성된 더 많은 개수의 능동 소자, 예컨대 트랜지스터를 가져서, 메모리 저장 어레이 기능을 완전하게 제공하도록 구성될 수 있고, 다른 마이크로전자 요소 또는 로직 기능을 우선적으로 제공하도록 구성되는 "로직 칩"과 함께 패키지 내에 배치될 수 있다. 특정 실시예에서, 로직 칩은 프로그램 가능한 것이거나 마이크로프로세서 또는 다른 범용 연산 요소와 같은 프로세서 요소일 수 있다. 로직 칩은 마이크로콘트롤러 요소(microcontroller element), 그래픽 프로세서(graphics processor), 플로팅 포인트 프로세서(floating point processor), 코-프로세서(co-processor), 디지털 신호 프로세서(digital signal processor) 등일 수 있다. 특정 실시예에서, 로직 칩은 우선적으로 하드웨어 상태 기계 기능 (hardware state machine functions)을 수행할 수 있고, 또는 그렇지 않으면 특별한 기능 또는 목적을 서비스하기 위한 하드-코딩된(hard-coded) 것일 수 있다. 또한, 로직 칩은 주문형 반도체(application specific integrated circuit, ASIC) 또는 필드 프로그래머블 게이트 어레이(field programmable gate array, FPGA) 칩일 수 있다. 이러한 변경에서, 패키지는 "패키지 내 시스템(system in a package, SIP)"이 될 수 있다.
다른 변경에서, 본 명세서에서 설명된 어떠한 패키지 내의 마이크로전자 요소도, 동일한 마이크로전자 요소 내에서 함께 내장된 하나 이상의 연관된 메모리 저장 어레이를 가지는 프로그램 가능한 프로세서와 같은, 그 내부에 내장된 로직 기능 및 메모리 기능 모두를 가질 수 있다. 그러한 마이크로전자 요소는, 프로세서와 같은 로직이, 메모리 저장 어레이 또는 특화된 기능일 수 있는 일부 다른 기능을 수행하기 위한 회로와 같은 다른 회로와 함께 내장된 경우, "시스템 온 칩(system-on-a-chip, SOC)"으로 지칭될 수 있다.
각각의 마이크로전자 요소(30)는 그 앞면(31)에 노출된 복수의 전기 전도성 요소 콘택(electrically conductive element contact)(35)을 포함할 수 있다. 도 5c 및 도 5d에 도시된 것처럼, 각각의 마이크로전자 요소(30)의 콘택(35)은 앞면 영역의 중앙부를 점유하는 앞면(31)의 중앙 영역(37)에 배치된 하나(도 5c) 또는 그 이상(도 5d)의 컬럼(36)에 배치될 수 있다. 중앙 영역(37)은, 예를 들면, 마이크로전자 요소(30)의 정반대의 주변 에지(32a, 32b) 사이의 가장 짧은 거리의 중앙의 1/3을 포함하는 앞면(31)의 영역을 점유할 수 있다. 도 5c에 도시된 특정 예시에서, 각각의 마이크로전자 요소(30)의 콘택(35)이 마이크로전자 요소의 중앙 영역(37) 내에 배치되는 경우, 콘택은 마이크로전자 요소를 가로질러 축(39)에 따라 배치될 수 있다. 도 5b에 도시된 것처럼, 각각의 마이크로전자 요소(30)의 콘택(35)은 적어도 하나의 애퍼처(26)와 나란할 수 있다.
이러한 하나의 유형의 마이크로전자 요소(30)에서, 요소 콘택(35)의 일부 콘택 중 각각의 하나는 마이크로전자 요소에 공급되는 복수의 어드레스 신호의 각각의 어드레스 신호를 수신하는 것에 이용된다. 이러한 경우에서, 각각의 그러한 콘택(35)은 외부로부터 마이크로전자 요소(30)에 공급된 복수의 어드레스 신호 중 하나의 각 어드레스 신호를 수신할 수 있다.
이러한 유형의 마이크로전자 요소(30)의 특정 일례에서, 요소 콘택(35)에 존재하는 복수의 어드레스 신호 각각은 각각의 마이크로전자 요소에 의해 이용되는 클록의 에지와 관계되어 즉, 제1 상이한 전압 상태 및 제2 상이한 전압 상태 사이의 클록의 변이에 기초하여 샘플링될 수 있다. 이는, 각각의 어드레스 신호가, 클록의 더 낮은 전압 상태 및 더 높은 전압 상태 사이의 상승 변이에 기초하여 또는 클록의 더 높은 전압 상태 및 더 낮은 전압 상태 사이의 하강 변이에 기초하여 샘플링될 수 있다는 것이다. 따라서, 복수의 어드레스 신호는 클록의 상승 변이에 기초하여 모두 샘플링될 수 있고, 또는 그러한 어드레스 신호는 클록의 하강 변이에 기초하여 모두 샘플링될 수도 있으며, 다른 예시에서는, 하나의 요소 콘택(35)에서의 어드레스 신호는 클록의 상승 변이에 기초하여 샘플링되고 다른 하나의 외부 콘택에서의 어드레스 신호는 클록의 하강 변이에 기초하여 샘플링될 수 있다.
메모리 저장 어레이 기능을 우선적으로 제공하도록 구성된 다른 타입의 마이크로전자 요소(30)에서는, 하나 이상의 어드레스 콘택이 다중화 방식(multiplexed manner)으로 이용될 수 있다. 이 예시에서, 각각의 마이크로전자 요소(30)의 특정한 요소 콘택(35)은 외부로부터 마이크로전자 요소에 공급된 2개 이상의 상이한 신호를 수신할 수 있다. 따라서, 제1 어드레스 신호는 제1 상이한 전압 상태 및 제2 상이한 전압 상태 사이의 클록의 제1 변이(예컨대, 상승 변이)에 기초하여 특정한 콘택(35)에서 샘플링될 수 있고, 제1 어드레스 신호와 다른 신호는 제1 변이와 반대인, 제1 전압 상태 및 제2 전압 상태 사이의 제2 변이(예컨대, 하강 변이)에 기초하여 특정한 콘택에서 샘플링될 수 있다.
이러한 다중화 방식에서, 2개의 상이한 신호가 각각의 마이크로전자 요소(30)의 동일한 요소 콘택(35)의 동일한 주기의 클록 내에 수신될 수 있다. 특정한 경우에, 이러한 방식을 통한 다중화는 제1 어드레스 신호와, 상이한 신호가 각각의 마이크로전자 요소(30)의 동일한 요소 콘택(35)의 동일한 클록 주기 내에 수신되도록 할 수 있다. 다른 예시에서도, 이러한 방식의 다중화는 제1 어드레스 신호와 제2 상이한 어드레스 신호가 각각의 마이크로전자 요소(30)의 동일한 요소 콘택(35)의 동일한 클록 주기 내에 수신되도록 할 수 있다.
특정한 예시에서, 각각의 마이크로전자 요소(30)는 기능적으로나 기계적으로 다른 마이크로전자 요소와 등가일 수 있고, 이에 따라 각각의 마이크로전자 요소는, 각각의 마이크로전자 요소의 길이, 폭, 및 높이와 같은 특정 치수가 다른 마이크로전자 요소와 다소 상이할 수는 있지만, 동일한 기능을 가지고 앞면(31)에서 노출된 전기 전도성 콘택(35)의 동일한 패턴을 가질 수 있다.
도 5a 및 도 5b에 도시된 특정 배치에서, 마이크로전자 패키지(10)는, 제2 단자(25b)와 같은 특정한 하나의 마이크로전자 요소(30)에 각각이 전용되는, 패키지의 2개 이상의 단자(25)를 통하지 않고, 패키지의 공통 제1 단자(common first terminal)(25a)를 통해 복수의 마이크로전자 요소(30)에 공통하는 신호를 전송한다. 이러한 방법으로, 마이크로전자 패키지(10)가 접속될 수 있는 회로 패널(예컨대, 도 5e에서 도시된 회로 패널(60) 상의 콘택의 개수를 감소시키는 것이 가능할 수 있다. 나아가, 마이크로전자 패키지(10) 하의 콘택, 금속화된 비아(metalized vias), 및 루팅 레이어(routing layer)의 개수를 감소시키는 것이 가능할 수 있게 되므로, 회로 패널의 설계를 단순화하고 그 제조 복잡도와 비용을 절감할 수 있다.
도 5a에 도시된 것처럼, 마이크로전자 패키지(10)의 제1 단자(25a)는 기판(20)의 제2 표면(22)의 중앙 영역(23) 내의 하나 이상의 그리드(15)의 위치에 배치된 제1 단자의 하나 이상의 세트 내에 배치될 수 있다. 그리드(15)의 위치에 배치된 제1 단자(25a)의 각각의 세트는 하나 이상의 컬럼(16)의 제1 단자를 포함할 수 있다. 도 5a에 도시된 것처럼, 그리드(15)의 모든 위치는 대응하는 제1 단자(25a)에 의해 점유될 수 있다. 또한(도시되지 않음), 적어도 하나의 그리드(15)의 위치는 제1 단자(25a)에 의해 점유되지 않을 수 있다. 예를 들어, 제1 단자(25a)에 의해 점유되지 않는 하나의 위치는 제2 단자(25b)에 의해 점유될 수 있다. 도 5a에 도시된 것처럼, 마이크로전자 패키지(10)는 2개의 평행한 컬럼(16)의 제1 단자(25a)를 포함할 수 있다. 그러한 컬럼(16)은 제1 애퍼처(26a) 및 제2 애퍼처(26b)의 축(29)과 평행하게 지향될 수 있다. 또한, 도 9a에서 예시로 도시된 것처럼, 제1 단자(25a)의 컬럼(16)은 제1 애퍼처(26a) 및 제2 애퍼처(26b)의 축(29)에 수직으로 지향될 수 있다.
마이크로전자 패키지(10)의 제2 단자(25b)는 기판(20)의 제2 표면(22)의 주변 영역(28) 및/또는 주변 영역(28') 내의 하나 이상의 그리드(17)의 위치에 배치된 제2 단자의 하나 이상의 세트 내에 배치될 수 있다. 그리드(17)의 위치에 배치된 제2 단자(25b)의 각각의 세트는 하나 이상의 컬럼(18)의 제2 단자를 포함할 수 있다. 도 5a에 도시된 것처럼, 그리드(17)의 모든 위치는 대응하는 제2 단자(25b)에 의해 점유될 수 있다. 또한(도시되지 않음), 적어도 하나의 그리드(17)의 위치는 제2 단자(25b)에 의해 점유되지 않을 수 있다. 도 5a에 도시된 것처럼, 마이크로전자 패키지(10)의 각각의 그리드(17)는 2개의 평행한 컬럼(18)의 제2 단자(25b)를 포함할 수 있다. 그러한 컬럼(18)은 인접하는 각각의 애퍼처(26)의 축(29)과 평행하게 지향될 수 있다. 예를 들어, 도 5a에서 도시된 각각의 제1, 제2, 제3, 및 제4 그리드(17a, 17b, 17c, 및 17d)는 제1, 제2, 제3, 및 제4 축(29a, 29b, 29c, 및 29d) 각각에 평행하게 지향될 수 있다.
일 실시예에서, 어드레스 신호가 아닌 다른 신호를 전달하도록 구성되는 적어도 일부의 제2 단자(25b)는 제1 단자(25a)도 포함하는 그리드(15) 내의 위치에서 배치될 수 있다. 일례에서, 명령 신호, 어드레스 신호, 및 클록 신호가 아닌 다른 신호를 전달하도록 구성되는 적어도 일부의 제2 단자(25b)는 제1 단자(25a)도 포함하는 그리드(15) 내의 위치에 배치될 수 있다.
제1 단자(25a) 및 제2 단자(25b)가 인접하는 컬럼(16) 또는 컬럼(18) 내에서 제1 축(29a) 및 제2 축(29b)의 방향으로 동일한 상대 위치에서 도시되고 있으나, 그러한 단자들은 실제로 제1 축(29a) 및 제2 축(29b)의 방향에서 약간 보정된 위치에서 배치될 수 있다. 예를 들어, 도 5a에는 도시되지 않지만, 제1 단자(25a) 및 제2 단자(25b) 중 적어도 하나는 는 인접한 컬럼의 단자 사이에 배치될 수 있다. 다른 예시에서, 하나 이상의 그리드(15, 17)는 컬럼 축(column axis)이 그러한 컬럼의 대부분의 단자(25)를 통해 연장하는 즉, 축에 대해 중심이 맞춰진 단자의 컬럼을 포함할 수 있다. 그러나, 그러한 컬럼에서, 하나 이상의 단자는 컬럼 축에 대해 중심이 맞춰질 수 없다. 이러한 경우에는, 하나 이상의 단자가 그 특정 컬럼의 축에 대해 다른 어떠한 컬럼의 축보다 더 가까워서 그러한 단자가 컬럼 축에 대해 중심으로 맞춰질 수 없다 하더라도, 이러한 하나 이상의 단자는 그 특정 컬럼의 일부로서 고려된다. 컬럼 축은 그 컬럼 축에 대해 중심이 맞춰지지 않은 이러한 하나 이상의 단자를 통해 연장할 수 있거나, 또는 일부 경우에는, 중심이 맞춰지지 않은 단자들이 컬럼 축으로부터 더 멀리 떨어지게 될 수 있어서, 컬럼 축이 그 컬럼의 이러한 중심이 맞춰지지 않은 단자를 통해 통과되지 않을 수 있게 된다. 그리드 내의 각각의 컬럼의 컬럼 축에 관하여 중심이 맞춰지지 않은 하나의 컬럼, 또는 하나 이상의 컬럼 내의 하나, 일부, 또는 다수의 단자가 있을 수 있다. 나아가, 단자(25)의 그리드(15, 17)가, 원 형상, 다각형, 또는 분산 배치된 단자의 배치와 같이, 컬럼이 아닌 다른 방법으로 그룹화된 단자의 배치를 포함하는 것이 가능하다.
다른 실시예에서는, 도 6a 내지 15c를 참조하여 이하에서 설명되고 도시될 것과 같이, 마이크로전자 패키지(10)는 컬럼(16) 및 컬럼(18)의 다른 수 및 구성을 포함할 수 있다. 예를 들어, 본 명세서에서 설명되는 일부 실시예에서는, 제1 단자는, 4개보다 많지 않은 컬럼 또는 2개보다 많지 않은 컬럼으로 배치될 수 있다. 단자의 1개, 2개, 및 3개의 컬럼을 가지는 그리드는 도면에 도시되나, 본 명세서에서 설명되는 어떠한 실시예에서의 그리드들은 어떠한 개수의 단자의 컬럼도 포함할 수 있다.
콘택(35)과 단자(25) 사이의 전기적 접속은 선택적 리드(lead), 예컨대 와이어 본드(wire bond)(40), 또는 적어도 일부의 리드가 적어도 하나의 애퍼처(26)를 따라 정렬된 다른 가능한 구조를 포함할 수 있다. 예를 들어, 도 5b에서 알 수 있는 것처럼, 적어도 일부의 전기적 접속은 기판 내의 애퍼처(26)의 에지를 지나서 연장하는 와이어 본드를 포함할 수 있고, 콘택(35)과, 기판의 전도성 요소(24)에 결합된다. 일 실시예에서, 적어도 일부의 전기적 접속은 리드 본드를 포함할 수 있다. 그러한 접속은 전도성 요소(24)와 단자(25) 사이의 기판(20)의 제1 표면(21) 및 제2 표면(22) 중 어느 하나 또는 둘 모두에 따라 연장하는 리드를 포함할 수 있다. 특정한 예시에서, 그러한 리드는 제1 단자(25a)와 각각의 마이크로전자 요소(30)의 콘택(25) 사이에 전기적으로 접속될 수 있는데, 각각의 리드는 적어도 하나의 애퍼처(26)에 따라 정렬된 부분을 가진다.
패키지의 제1 단자(25a)를 통해 통과하는 적어도 일부의 신호는 적어도 2개의 마이크로전자 요소(30)와 공통될 수 있다. 이러한 신호는, 기판의 제1 표면(21) 및 제2 표면(22)과 평행한 방향에서, 기판(20) 상에서 연장되는 또는 기판(20) 내의 전도성 트레이스(conductive trace)와 같은 접속을 통해 단자(25)로부터 마이크로전자 요소(30)의 대응하는 콘택(35)에 전송될 수 있다. 예를 들어, 기판(20)의 제2 표면(22)의 중앙 영역(23) 내에 배치된 제1 단자(25a)는, 전도성 요소(24) 및 콘택(35)과 결합된 전도성 트레이스, 전도성 요소(24), 예컨대 본드 패드(bond pad), 및 와이어 본드(40)를 통해 각각의 마이크로전자 요소(30)의 전도성 콘택(35)과 전기적으로 접속될 수 있다.
도 5a 및 5b에 도시된 것처럼, 마이크로전자 패키지(10)는 4개의 마이크로전자 요소(30)를 포함할 수 있는데, 이 중 일부는 다른 하나에 대하여 중첩될 수 있다. 예를 들어, 도 5a 및 도 5b에 도시된 실시예에서는, 각각의 제1 마이크로전자 요소(30a) 및 제2 마이크로전자 요소(30b)의 앞면(31)이 기판(20)의 제1 표면(21)과 마주볼 수 있고, 각각의 제3 마이크로전자 요소(30c) 및 제4 마이크로전자 요소(30d)의 앞면(31)이 제1 마이크로전자 요소 및 제2 마이크로전자 요소 각각의 뒷면(rear surface)(33)과 마주볼 수 있다. 각각의 제3 마이크로전자 요소(30c) 및 제4 마이크로전자 요소(30d)의 앞면(31)의 적어도 일부분은 제1 마이크로전자 요소(30a) 및 제2 마이크로전자 요소(30b) 각각의 뒷면(33)의 적어도 일부 위에 겹칠 수 있다. 제3 마이크로전자 요소(30c) 및 제4 마이크로전자 요소(30d) 각각의 앞면(31)의 중앙 영역(37)의 적어도 일부는 각각의 제1 마이크로전자 요소(30a) 및 제2 마이크로전자 요소(30b)의 각각의 측면 에지(32a, 32b)를 지나서 돌출될 수 있다. 따라서, 각각의 제3 마이크로전자 요소(30c) 및 제4 마이크로전자 요소(30d)의 콘택(35)은 각각의 제1 마이크로전자 요소(30a) 및 제2 마이크로전자 요소(30b)의 각각의 측면 에지(32a, 32b)를 지나 돌출되는 곳에 위치될 수 있다.
하나 이상의 접착층(adhesive layer)(13)은 제1 마이크로전자 요소(30a) 및 제2 마이크로전자 요소(30b)와 기판(20) 사이, 제3 마이크로전자 요소(30c)와 제1 마이크로전자 요소(30a) 및 제2 마이크로전자 요소(30b) 사이, 제4 마이크로전자 요소(30d)와 제1 마이크로전자 요소(30a) 및 제2 마이크로전자 요소(30b) 사이에 위치될 수 있다. 이러한 접착층(13)은 마이크로전자 패키지(10)의 전술한 구성요소들을 다른 하나에 결합하기 위한 접착제를 포함할 수 있다. 특정한 실시예에서, 하나 이상의 접착층(13)은 기판(20)의 제1 표면(21)과 각각의 제1 마이크로전자 요소(30a) 및 제2 마이크로전자 요소(30b)의 앞면(31) 사이에 연장될 수 있다. 일 실시예에서, 하나 이상의 접착층(13)은 각각의 제3 마이크로전자 요소(30c) 및 제4 마이크로전자 요소(30d)의 앞면(31)의 적어도 일부를 각각의 제1 마이크로전자 요소(30a) 및 제2 마이크로전자 요소(30b)의 뒷면(33)의 적어도 일부에 붙일 수 있다.
일례에서, 각각의 접착층(13)은 일부 또는 전체가 다이 부착 접착제(die attachment adhesive)로 만들어질 수 있으며, 실리콘 엘라스토머(silicone elastomer)와 같은 낮은 탄성 계수의 재료로 구성될 수 있다. 일 실시예에서, 다이 부착 접착제는 호환될 수 있다. 다른 실시예에서, 각각의 접착층(13)은, 마이크로전자 요소(30)가 동일한 재료로 형성된 각각의 범용 반도체 칩이면 높은 탄성 계수의 접착제 또는 솔더(solder)의 얇은 층으로 전체 또는 부분이 구성될 수 있는데, 마이크로전자 요소가 온도 변화에 대응하여 이와 일치하게 확장 내지 수축을 하는 경향이 있기 때문이다. 채용되는 재료와 무관하게, 각각의 접착층(13)은 단일 층 또는 복수의 층을 포함할 수 있다.
마이크로전자 패키지(10)는 마이크로전자 요소(30)의 뒷면(33)을 선택적으로 덮거나, 부분적으로 덮거나, 또는 덮지 않은 상태로 남겨둘 수 있는 밀봉재(encapsulant)(50)를 포함할 수도 있다. 예를 들어, 도 5b에서 도시된 마이크로전자 패키지(10)에서는, 밀봉재가 마이크로전자 요소(30)의 뒷면(33) 상에 흐르거나, 등사되거나(stenciled), 보호되거나(screened), 또는 분산될 수 있다. 다른 예시에서, 밀봉재(50)는 오버몰딩(overmolding)에 의해 형성되는 몰드 합성물일 수 있다.
마이크로전자 패키지(10)는 와이어 본드(40)와 기판(20)의 전도성 요소(24)를 선택적으로 덮을 수 있는 밀봉재(도시되지 않음)를 더 포함할 수 있다. 그러한 밀봉재는 애퍼처(26) 내로 선택적으로 연장될 수도 있고, 마이크로전자 요소(30)의 콘택(35)을 덮을 수도 있다.
특정 실시에에서, 마이크로전자 패키지(10)는 다른 마이크로전자 패키지 및 이하에서 설명되는 회로 패널(60)과 같은 회로 패널과 조합되도록 구성될 수 있어서, 각각의 마이크로전자 패키지가 회로 패널의 반대 면에 결합된다.
도 5e를 참조하면, 마이크로전자 어셈블리(microelectronic assembly)(5)는, 공통 회로 패널(60)에 장착될 수 있는 2개 이상의 마이크로전자 패키지(10), 예를 들면 제1 마이크로전자 패키지(10a)와 제2 마이크로전자 패키지(10b)를 포함할 수 있다. 회로 패널(60)은 제1 반대면(61) 및 제2 반대면(62)과 제1 표면과 제2 표면 각각에 노출된 복수의 전기 전도성 제1 패널 콘택(65a) 및 제2 패널 콘택(65b)(합쳐서 패널 콘택(65))을 가질 수 있다. 마이크로전자 패키지(10)는 패널 콘택(65)에 장착될 수 있는데, 예를 들면, 단자(25)와 패널 콘택 사이로 연장될 수 있는 결합 유닛(joining unit)(11)에 의해 장착된다. 도 5e에 도시된 것처럼, 제1 마이크로전자 패키지(10a)의 기판(20)의 제2 표면(22)과 제2 마이크로전자 패키지(10b)의 기판의 제2 표면은 다른 하나에 대해 적어도 90%가 겹칠 수 있다. 특정 예시에서, 회로 패널(60)은 30ppm/℃보다 작은 CTE를 가지는 요소를 포함할 수 있다. 일 실시예에서, 그러한 요소는 반도체, 유리, 세라믹, 또는 액정 폴리머 재료를 필수로 구성할 수 있다.
제1 마이크로전자 패키지(10a)의 제1 단자(25a)는 회로 패널(60)을 통해와 제2 마이크로전자 패키지(10b)의 제1 단자와 전기적으로 접속될 수 있다. 제1 마이크로전자 패키지(10a)의 제1 단자(25a)는 제1 그리드(15a)의 위치에 배치될 수 있고, 제2 마이크로전자 패키지(10b)의 제1 단자(25b)는 제2 그리드(15b)의 위치에 배치될 수 있다. 도 5a에 도시된 것처럼, 제1 마이크로전자 패키지(10a)의 제1 그리드(15a)의 제1 단자(25a)는, 그들이 제2 마이크로전자 패키지(10b)의 제2 그리드(15b)와 접속되는, 대응하는 제1 단자(25b)의 하나의 볼 피치(ball pitch)에 따라 정렬될 수 있다.
본 명세서에서 사용된 것처럼, 특정한 개수의 볼 피치 내의 정렬은, 기판의 제1 표면에 수직인 수평 방향에 대해 특정한 개수의 볼 피치 내에서 정렬된 것을 의미한다. 예시적인 실시예에서, 제1 패키지(10a) 및 제2 패키지(10b) 각각의 그리드(15a, 15b)의 전기적으로 접속된 단자의 각 쌍은 회로 패널(60)의 제1 표면(61)에 평행한 X 및 Y 직교 방향으로, 다른 하나의 볼 피치 내에서 정렬될 수 있다. 특정 예시에서, 각각의 제1 패키지(10a) 및 제2 패키지(10b)의 그리드(15a, 15b)의 대부분의 위치는 제1 회로 패널 표면(61) 및 제2 회로 패널 표면(62)과 직교하는 수직 방향에서 다른 하나와 정렬될 수 있다.
일 실시예에서, 각각의 제1 마이크로전자 패키지(10a)와 제2 마이크로전자 패키지(10b)의 그리드(15a, 15b)는 기능적으로 및 기계적으로 서로 매칭될 수 있어서, 각각의 마이크로전자 패키지(10)의 길이, 폭, 및 높이와 같은 특정 치수가 다른 마이크로전자 패키지와 다소 상이할 수는 있지만, 각각의 그리드(15a, 15b)는 동일한 기능을 가지는 각각의 마이크로전자 패키지(10a, 10b)의 기판(20)의 제2 표면(22)에서 제1 단자(25a)의 동일한 패턴을 가질 수 있다. 기능적으로 및 기계적으로 매칭되는 그리드(15a, 15b)를 가지는 그러한 일 실시예에서는, 각각의 마이크로전자 패키지(10)의 제1 단자(25a)가 지향될 수 있어서, 제1 마이크로전자 패키지(10a)의 그리드의 기능성 상단(19)(도 5a에서 볼 수 있음)은 제2 마이크로전자 패키지(10b)의 그리드의 기능성 상단(19)과 겹칠 수 있다.
특정 예시에서(도시되지 않음), 제1 및 제2 마이크로전자 패키지(10) 중 적어도 하나의 기판(20)의 제2 표면(22)을 따른 제1 단자(25a)의 공간적 분배는 그들이 전기적으로 접속되는 대응하는 패널 콘택(65)의 공간적 분배와 상이할 수 있고, 이에 따라 적어도 하나의 제1 단자(25a)는 그것이 전기적으로 접속되는 대응하는 패널 콘택(65)과 바로 겹치지 않는다.
도 5e와 다른 마이크로전자 어셈블리 측단면도에 도시된 것처럼, 제2 단자는 명확성을 위해 도면으로부터 생략된 상태이다. 도 5e에서, 예를 들면, 제2 단자가 도면에 도시되지는 않았으나, 제2 단자는 각각의 마이크로전자 패키지(10)의 제2 표면(22)의 주변 영역(28) 및/또는 주변 영영(28') 내에 존재할 수 있다. 각각의 마이크로전자 패키지(10)의 제2 단자는 대응하는 패널 콘택(65)에, 예를 들면 제2 단자와 패널 콘택 사이에서 연장될 수 있는 결합 유닛(11)과 같은 결합 유닛에 의해 장착될 수 있다.
도 5e에 도시된 것처럼, 마이크로전자 어셈블리(5)의 회로 패널(60)은, 모든 어드레스 신호의 루팅(routing)을 위한 하나 이상의 루팅 레이어(66), 예컨대 그 위의 전기 전도성 트레이스의 레이어를 포함할 수 있다. 특정 예시에서, 마이크로전자 어셈블리(5)의 회로 패널(60)은 명령 신호, 어드레스 신호, 뱅크 어드레스 신호, 및 클록 신호 모두를 루팅하기 위한 하나 이상의 루팅 레이어(66), 예컨대 그 위의 전기 전도성 트레이스의 레이어를 포함할 수 있다.
도 5e에 도시된 것처럼, 회로 패널(60)을 통해 연장되는 금속화된 비아(67)는 루팅 레이어(66)의 전도 구조체(68)(즉, 트레이스)에 의해 패널 콘택(65)에 결합될 수 있다. 특정 예시에서, 회로 패널(60)의 제1 및 제2 표면(61, 62) 각각에서 노출된 제1 및 제2 패널 콘택(65a 및 65b)에 전기적으로 결합된 한 쌍을 접속하는 전도성 요소(즉, 비아(67) 및 전도성 구조체(68))의 전체 결합 길이는 패널 콘택(65)의 최소 피치의 7배보다 작을 수 있다.
일례에서, 2개의 평행한 컬럼(16)에 배치된 제1 단자(25a)를 각각 가지는 그리드(15)를 포함하는 마이크로전자 패키지를 포함하는 마이크로전자 어셈블리 실시예에서, 회로 패널(60)은 모든 어드레스 신호를 루팅하기 위해 필요한 2개 이하의 루팅 레이어(66)를 포함할 수 있다. 예시적인 실시예에서, 2개의 평행한 컬럼(16)에 배치된 제1 단자(25a)를 각각 가지는 그리드(15)를 포함하는 마이크로전자 패키지를 포함하는 마이크로전자 어셈블리에서, 회로 패널(60)은 명령 신호, 어드레스 신호, 뱅크 어드레스 신호, 및 클록 신호 모두를 루팅하기 위해 필요한 2개 이하의 루팅 레이어(66)를 포함할 수 있다. 그러나, 전술한 어떠한 실시예들에서도, 회로 패널(60)은 제1 단자(25a)에 의해 전달되는 특정 신호와 다른 신호를 루팅하기 위한, 2개보다 많은 루팅 레이어를 포함할 수 있다.
도 5e에 도시된 실시예에서, 제1 패널 콘택(65a)은 제1 마이크로전자 패키지(10a)의 제1 단자(25a)에 결합될 수 있고, 회로 패널(60)의 제1 표면(61)에서 노출된 제1 선형 연장 컬럼 및 제2 선형 연장 컬럼 내에 배치될 수 있으며, 제2 패널 콘택(65b)는 제2 마이크로전자 패키지(10b)의 제1 단자(25a)와 결합될 수 있고, 회로 패널(60)의 제2 표면(62)에서 노출된 제1 선형 연장 컬럼 및 제2 선형 연장 컬럼 내에 배치될 수 있다. "A"로 표시된 결합 유닛(11)에 접합된 것으로 도시된 제1 패널 콘택(65a)의 제1 컬럼은 회로 패널의 두께 방향에서 제2 패널 콘택(65b)의 제2 컬럼과 정렬될 수 있고, 제1 패널 콘택(65a)의 제2 컬럼은, 마찬가지로 "A"로 표시된 결합 유닛에 접합된 것으로 도시된, 제2 패널 콘택의 제1 컬럼을 포함하는 회로 패널 두께 방향으로 정렬될 수 있다.
"A"로 표시된 제1 표면(61)에서의 각각의 제1 패널 콘택(65a)은 "A"로 표시된 제2 표면(62)에서 대응하는 제2 패널 콘택(65b)과 전기적으로 결합될 수 있어서, 각각의 표면(61, 62)에서의 제1 컬럼 내의 각각의 패널 콘택(65)은 반대되는 표면에서의 제1 컬럼 내의 대응하는 패널 콘택과 결합될 수 있다. 도 5e에서, 대응하는 패널 콘택(65)들 사이의 전기적 접속의 개략적인 구조가 점선(69a, 69b)을 통해 보여진다. 또한, 각각의 표면(61, 62)에서의 제2 컬럼 내의 각각의 패널 콘택(65)은 반대되는 표면의 제2 컬럼 내의 대응하는 패널 콘택과 결합될 수 있다.
특정 예시에서, 회로 패널(60)은 마이크로전자 어셈블리(5)를 마이크로전자 어셈블리 외부의 적어도 하나의 구성요소와 전기적으로 접속하도록 구성된 전도성 콘택을 더 포함할 수 있다.
마이크로전자 어셈블리(5)에서, 제1 마이크로전자 패키지(10a)의 각각의 제1 단자(25a)는 회로 패널(60)을 통해 동일한 기능을 가지는 제2 마이크로전자 패키지(10b)의 대응하는 제1 단자에, 상대적으로 짧은 스텁(stub) 길이를 가지고 전기적으로 결합될 수 있다. 본 명세서에서 사용되는 것으로서, "스텁 길이"는 회로 패널의 제1 표면에서의 마이크로전자 패키지(10)의 단자(25)와 회로 패널의 제2 반대 표면에서의 마이크로전자 패키지의 대응하는 단자 사이의 가장 짧은 전기적 접속의 총 길이를 의미한다. 일례에서, 제1 마이크로전자 패키지(10a) 및 제2 마이크로전자 패키지(10b) 사이의 전기적 접속의 스텁 길이는 각각의 마이크로전자 패키지의 제1 단자(25a)의 최소 피치의 7배보다 작을 수 있다.
도 5f는, 회로 패널(60')을 통해 연장되는 금속화된 비아(67')가, 각각의 제1 및 제2 마이크로전자 요소(10a, 10b)의 제1 단자(25a)를 포함하는 공통 수직 평면 내에 배열되는, 도 5e에 대한 전술한 실시예의 변형을 도시한다. 비아(67')와 제1 단자(25a)가 공통 수직 평면 내에 있어도, 각각의 제1 및 제2 마이크로전자 패키지(10a, 10b) 내의 대응하는 제1 단자(25a)는 다른 하나로부터 수평에서 오프셋(offset)될 수 있어서, 회로 패널의 수평 및 수직으로 연장하는 전도성 구조체(즉, 트레이스 및 금속화된 비아)는 대응하는 제1 단자에 전기적으로 접속될 수 있다. 도 5e와 유사하게, 도 5f의 대응하는 패널 콘택(65) 사이의 전기적 접속의 개략적인 구조는 점선(69a, 69b)을 통해 도시된다.
마이크로전자 어셈블리(5)의 특정 실시예에서는, 도 5g에 도시된 것처럼, 명령-어드레스 버스(command-address bus) 신호가, 복수의 마이크로전자 패키지(10a, 10b)가 접속된 회로 패널(60)과 같은 회로 패널 상의 연결 사이트(connection site) 사이의 적어도 한 방향(D1)에서 루팅될 수 있어서, 명령-어드레스 버스(137)의 신호는 조금씩 상이한 시간에 각각의 연결 사이트 I, II, 또는 III에서 각 쌍의 패키지(10a, 10b)에 도달한다. 도 5g에서 알 수 있듯이, 적어도 한 방향(D1)은 적어도 하나의 마이크로전자 요소(30) 상의 복수의 콘택(35)의 적어도 하나의 컬럼(36)이 연장되는 방향(D2)에 교차하거나 직교할 수 있다. 그러한 방법에서, 회로 패널(60) 상의(즉, 회로 패널 상의 또는 그 안의) 명령-어드레스 버스(137)의 신호 컨덕터(signal conductor)는 일부 경우에서, 회로 패널(60)과 접속된 또는 접속될 패키지(10a 또는 10b) 내의 마이크로전자 요소(30) 상의 콘택(35)의 적어도 하나의 컬럼(36)과 평행한 방향(D2)에서 다른 하나와 멀리 떨어질 수 있다.
이러한 구성은, 특히 각각의 마이크로전자 패키지(10a, 10b)의 제1 단자(25a)가 방향(D2)으로 확장되는 하나 이상의 컬럼 내에 배열되는 경우, 명령-어드레스 버스 신호를 루팅하기 위해 이용되는 회로 패널(60) 상의 하나 이상의 루팅 레이어의 신호 컨덕터의 루팅을 단순화시키는데 도움을 줄 수 있다. 예를 들어, 상대적으로 적은 제1 단자가 각각의 패키지 상의 동일한 수직 레이아웃 위치에 배치되는 경우에, 회로 패널 상의 명령-어드레스 버스 신호의 루팅을 단순화시키는 것이 가능할 수 있다. 따라서, 도 5a에 도시된 예시에서는, 어드레스 신호(A3 및 A1)를 수신하도록 구성된 제1 단자와 같은 오직 2개의 제1 단자(25a)만이 각각의 패키지 상의 동일한 수직 레이아웃 위치에 배치되어 있다.
예시적인 실시예에서, 마이크로전자 어셈블리(5)는 솔리드 스테이트 드라이브(solid state drive) 제어기와 같은, 로직 기능을 우선적으로 수행하도록 구성된 반도체 칩을 포함할 수 있는 마이크로전자 요소(30')를 가질 수 있고, 마이크로전자 패키지(10a 및 10b) 내의 하나 이상의 마이크로전자 요소(30)는 각각이 비휘발성 플래시 메모리와 같은 메모리 저장 요소를 포함할 수 있다. 마이크로전자 요소(30')는 시스템(1600)(도 16)과 같은 시스템의 중앙처리장치를 마이크로전자 요소(30) 내에 포함된 메모리 저장 요소로부터의 및 그 메모리 저장 요소로의 데이터 전송의 감시로부터 벗어나게 하도록 구성되는 특수 목적 프로세서를 포함할 수 있다. 솔리드 스테이트 드라이브 제어기를 포함하는 이러한 마이크로전자 요소(30')는 시스템(1600)과 같은 시스템의 마더보드(예컨대, 도 16에 도시된 회로 패널(1602)) 상의 데이터 버스로부터 및 그 데이터 버스에 직접(direct) 메모리 액세스를 제공할 수 있다. 특정 실시예에서, 마이크로전자 요소(30')는 버퍼링 기능을 수행하도록 구성될 수 있는데, 예를 들면, 마이크로전자 요소(30')는 각각의 마이크로전자 패키지(10a 및 10b)로의 전송을 위한, 위에서 언급된 명령-어드레스 버스 신호를 재생성하도록 구성될 수 있다. 그러한 마이크로전자 요소(30')는 마이크로전자 어셈블리(5) 외부의 구성요소에 대하여 각각의 마이크로전자 요소(30)에 대한 임피던스 분리를 제공하는데 도움을 주도록 구성될 수 있다.
제어기 기능 및/또는 버퍼링 기능을 포함하는 마이크로전자 요소(30')를 가지는 마이크로전자 어셈블리(5)의 이러한 일 실시예에서, 명령-어드레스 버스 신호는 마이크로전자 요소(30')와 각각의 연결 사이트 I, II, 또는 III에서의 각 쌍의 패키지(10a 및 10b) 사이에서 루팅될 수 있다. 도 5g에 도시된 특정 예시에서, 연결 사이트 I, II, 및 III를 지나 연장되는 명령-어드레스 버스(137)의 일부는 방향(D2)에서 또는 마이크로전자 요소(30')의 콘택에 도달하기 위해 방향(D1)과 교차하는 다른 방향에서 연장될 수 있다. 일 실시예에서, 명령-어드레스 버스(137)는 마이크로전자 요소(30')의 콘택에 도달하기 위해 방향(D1)에서 연장될 수 있다.
도 6a는, 마이크로전자 패키지(610)의 제1 단자(625a)가 단일 컬럼(616)을 가지는 그리드(615) 내에 배열되는, 도 5a에 대해 상술된 실시예의 변형을 도시한다. 그리드(615)가 마이크로전자 요소(630)의 앞면(631)의 외부 경계를 지나 연장하는 것으로 도시되나, 이에 한정되는 것은 아니다. 이러한 실시예의 잠재적 이점은, 공통 회로 패널(660)에 장착될 수 있는 2개 이상의 마이크로전자 패키지(610)를 포함할 수 있는 마이크로전자 어셈블리(605)를 보여주는 도 6b에서 알 수 있다. 도 6b에 도시된 것처럼, 각각의 제1 및 제2 마이크로전자 패키지(610a 및 610b) 내의 대응하는 제1 단자(625a)는 공통 수직 평면에 배열될 수 있다. 회로 패널 구성은, 각각 전기적으로 접속된 제1 단자(625a)의 쌍 사이의 루팅이 대부분 수직 방향 즉, 회로 패널의 두께를 통한 방향에서 이루어질 수 있기 때문에, 이런 구성을 가지는 마이크로전자 어셈블리(605)로 단순화될 수도 있다. 이는, 회로 패널(660) 상의 비아 접속은, 회로 패널의 반대되는 표면(661, 662)에 장착되는 마이크로전자 패키지(610)의 대응하는 제1 단자(625a)의 각 쌍을 전기적으로 접속하기 위해 요구되는 모든 접속일 수 있다.
이러한 실시예에서, 각각의 제1 및 제2 마이크로전자 패키지(610a 및 610b) 내의 대응하는 제1 단자(625a)는 다른 하나로부터 수평적으로 오프셋될 수 없으므로(또는, 예를 들면 제조 내성에 의해 최소로 수평적으로 오프셋될 수 있으므로), 제1 및 제2 마이크로전자 패키지(610a 및 610b)의 제1 단자(625a) 사이의 회로 패널(660)을 통한 어드레스 신호(일례에서) 또는 명령 신호, 어드레스 신호, 뱅크 어드레스 신호, 및 클록 신호(특정 예시에서)를 전달하는 적어도 일부의 전기적 접속은 대략 회로 패널 두께의 전기적 길이를 가질 수 있다. 본 명세서에서 사용되는 것으로서, "고정 포텐셜의 신호"는 전원 및 접지(기준 포텐셜) 신호를 포함한다.
나아가, 마이크로전자 패키지(610)의 각각의 쌍이 접속되는 연결 사이트 사이의 회로 패널을 따라 어드레스 신호(일례에서) 또는 명령-어드레스 버스 신호(특정 예시에서)를 루팅하기 위해 필요한 회로 패널(660) 상의 배선(wiring)의 루팅 레이어의 개수가 감소될 수 있다. 구체적으로, 회로 패널(660)을 따라 이러한 신호를 루팅하기 위해 필요한 루팅 레이어의 개수는 일부 경우에서 2개 또는 더 적은 수의 루팅 레이어로 감소될 수 있다. 특정 실시예에서, 회로 패널(660)을 따라 이러한 신호를 루팅하기 위해 필요한 루팅 레이어는 단지 하나만 있을 수 있다. 그러나, 회로 패널(660) 상 또는 그 내에서, 다른 신호를 전달하기 위해 이용되는 루팅 레이어의 개수는, 전술된 어드레스 신호 또는 명령-어드레스 버스 신호를 전달하기 위해 이용되는 루팅 레이어의 개수보다 더 많을 수 있다.
도 7a는, 마이크로전자 패키지(710)의 제1 단자(725a)가 각각의 그리드가 제1 단자의 2개의 인접한 컬럼(716)을 가지는 제1 및 제2 평행 그리드(715a 및 715b) 내의 각각의 위치에 배열된 제1 단자의 제1 및 제2 세트 내에 배치되는, 도 5a에 대해 상술된 실시예의 변형을 도시한다. 본 실시예에서, 제1 그리드(715a) 내의 위치에 배열된 제1 세트 내의 제1 단자(725a)는 제2 그리드(715b) 내의 위치에 배열된 제2 세트 내의 제1 단자와 동일한 신호 할당(signal assignment) 모두를 전달하도록 구성될 수 있고, 제1 및 제2 세트 내의 대응하는 제1 단자의 위치는 제1 및 제2 그리드 사이의 중개 가상 축(intermediate theoretical axis)(729e)에 대해 미러링되어 도시되는데, 이 중개 가상 축은 애퍼처(726a 및 726b)의 제1 및 제2 축(729a 및 729b)과 평행하다. 본 실시예에서, 제1 그리드(715a) 내의 위치에 배열된 제1 단자의 제1 세트 내의 특정 신호를 전달하도록 구성되는 각각의 제1 단자(725a)는 제2 그리드(715b) 내의 위치에 배열된 제1 단자의 제2 세트 내의 동일한 신호를 전달하도록 구성되는 대응하는 제1 단자에 대하여 가상 축(729e)에 관하여 대칭될 수 있다. 다른 방식으로 말하면, 제1 세트 내의 제1 단자(725a)의 신호 할당은 제2 세트 내의 대응하는 제1 단자의 신호 할당에 대응하고, 그 신호 할당의 미러 이미지(mirror image)가 된다.
제1 단자(725a)의 신호 할당이 대칭되는 경우의 중개 가상 축(729e)은 기판(720) 상의 다양한 위치에 위치될 수 있다. 특정 실시예에서, 중개 가상 축(729e)은, 특히 제1 단자의 컬럼(716)이 에지(727a, 727b)에 평행한 방향에서 연장되고 제1 및 제2 그리드(715a, 715b)가 중앙 축에 대하여 대칭되는 위치에 배치되는 경우, 그 기판의 제1 및 제2 반대되는 에지(727a, 727b)로부터 등거리에 위치되는 패키지의 중앙 축일 수 있다.
또한, 이 대칭축은 에지(727a, 727b) 사이에서 등거리인 중심축으로부터 수평 방향(중개 가상 축(729e)에 직각인 방향)으로 오프셋될 수 있다. 일례로서, 중개 축(729e)은 제2 표면의 제1 및 제2 반대되는 에지(727a 및 727b) 사이에서 등거리에 위치한 기판(720)의 제2 표면(722)의 중앙선의 제1 단자(725a)의 하나의 볼 피치 내에 위치될 수 있다.
그 사이의 중개 축(729e)에 관하여 다른 하나에 대해 미러링된 제1 단자(725a)의 4개의 마이크로전자 요소(730) 및 2개의 그리드(715)를 가지는 이러한 실시예에서는, 제1 및 제2 그리드(715a 및 715b) 각각의 제1 단자는 2개의 대응하는 마이크로전자 요소에 전기적으로 접속될 수 있다. 특정 예시에서, 제1 그리드(715a)의 제1 단자(725a)는 제1 및 제2 마이크로전자 요소(730a, 730b)의 콘택과 접속될 수 있고, 제2 그리드(715b)의 제1 단자는 제3 및 제4 마이크로전자 요소(730c, 730d)의 콘택과 접속될 수 있다. 이러한 경우, 제1 그리드(715a)의 제1 단자(725a)는 또한 제3 및 제4 마이크로전자 요소(730c, 730d)와 전기적으로 접속될 수 없고, 제2 그리드(715b)의 제1 단자(725a)는 제1 및 제2 마이크로전자 요소(730a, 730b)와 전기적으로 접속될 수 없다. 다른 예시에서, 제1 및 제2 그리드(715a, 715b) 각각의 제1 단자(725a)는 제1, 제2, 제3, 및 제4 마이크로전자 요소(730a, 730b, 730c, 및 730d) 각각과 전기적으로 접속될 수 있다.
제1 그리드(715a)에서의 그 미러 이미지로 되고 있는 제2 그리드(715b) 내의 신호 할당으로, 신호 CK(클록)를 전달하도록 할당되는 제1 그리드의 제1 단자(725a)는, 신호 CK를 전달하도록 할당되는 제2 그리드의 대응하는 제1 단자와, 그리드 내에서의 동일한 상대 수직 위치(relative vertical position)(중개 축(729e)을 따른 방향) 내에 있게 된다. 그러나, 제1 그리드(715a)가 2개의 컬럼(716)을 포함하고, 신호 CK를 전달하도록 할당된 제1 그리드의 단자가 제1 그리드의 2개의 컬럼 중 왼쪽 컬럼 내에 있기 때문에, 미러 이미지 배열은 신호 CK를 전달하도록 할당된 제2 그리드(715b)의 대응하는 단자가 제2 그리드의 2개의 컬럼 사이의 오른쪽 컬럼 내에 있을 것이 요구된다.
이 배열의 다른 결과는, 신호 WE(기록 인에이블)를 전달하도록 할당되는 단자도 각각의 제1 및 제2 그리드(715a, 715b)에서, 그 그리드 내의 동일한 상대 수직 위치에 있게 된다. 그러나, 제1 그리드(715a) 내에서, WE를 전달하도록 할당된 단자는 제1 그리드의 2개의 컬럼(716) 중 오른쪽 컬럼에 있게 되고, 미러 이미지 배열은 신호 WE를 전달하도록 할당된 제2 그리드(715b)의 대응하는 단자가 제2 그리드의 2개의 컬럼 중 왼쪽 컬럼 내에 있을 것이 요구된다. 도 7a에서 알 수 있듯이, 동일한 관계가 각각의 제1 및 제2 그리드(715a, 715b) 내의 각각의 제1 단자(725a)에 대해, 적어도 전술한 명령-어드레스 버스 신호를 전달하도록 할당된 각각의 제1 단자에 대해 적용된다.
이에 따른 다른 예시에서, 제1 단자의 제1 및 제2 그리드(715a, 715b) 각각의 "A3"으로 도시된 어드레스 정보를 전달하도록 할당된 단자가(도 7a에 도시됨), 요소 콘택이 명칭 "A3"를 가지는, 마이크로전자 패키지(710) 내의 하나 이상의 마이크로전자 요소의 대응하는 요소 콘택을 나타내는 것임은 명백하다. 따라서, 정보가 동일한 명칭 즉, "A3"을 가지는 요소 콘택에 전송되는, 각각의 제1 및 제2 세트의 제1 단자 내의 마이크로전자 패키지(710)의 외부에서의 이러한 대응하는 제1 단자(725a)는, 제1 및 제2 세트 내의 대응하는 제1 단자의 명칭이 상이하더라도, 미러 이미지 신호 할당을 가지는 것으로 간주된다. 그러므로, 일례에서, 제1 세트에 명칭 A3L(A3 left)이 주어지고 제2 세트에 명칭 A3R(A3 right)가 주어질 수 있는 것과 같이, 제1 및 제2 세트 각각의 대응하는 단자의 명칭이 상이할 수 있더라도, 미러 이미지 신호 할당, 예컨대 제1 및 제2 세트의 제1 단자 각각 내의 "A3"으로 지칭되는 신호 할당을 가지는 각 쌍의 제1 단자(725a)에 할당되는 신호가, 마이크로전자 요소 상의 명칭 "A3"를 가지는 요소 콘택에 입력될 정보를 전달하는 단자를 식별하는 것이 가능해진다.
나아가, 도 7a에서 "A3"으로 도시된 대응하는 쌍의 제1 단자에서의 마이크로전자 패키지(710)에 제공되는 어드레스 정보는, 일부 경우에서 마이크로전자 구조체 외부의 위치에서의 구동 회로의 동일한 출력으로부터 유래될 수 있다. 그 결과, (즉, 전술된 것처럼, 그 위의 정보를 마이크로전자 요소의, 명칭 "A3"의 요소 콘택에 전송하기 위해) 신호 "A3"을 전달하도록 할당된 제1 그리드(715a)의 제1 단자(725a)는 신호 "A3"를 전달하도록 할당된 제2 그리드(715b)의 대응하는 제1 단자(725a)와, 그 그리드 내에서의 동일한 상대 수직 위치(방향(142)으로) 내에 있게 된다.
도 7a에 도시된 것처럼, 제2 단자(725b)는 제1 및 제2 평행 그리드(717a 및 717b)와 제3 및 제4 평행 그리드(717c 및 717d) 내에 있을 수 있고, 이러한 제1 및 제2 그리드 내의 제2 단자(725b)의 대응하는 위치는 중개 축(729e)에 대해 미러링될 수 있고, 이러한 제3 및 제4 그리드 내의 제2 단자의 대응하는 위치는 중개 축(729e)에 교차하는 제2 중개 축(729f)에 대해 미러링될 수 있다. 특정 예시에서, 제2 중개 축(729f)은 중개 축(729e)과 직교할 수 있다. 특정 예시에서(도시되지 않음), 제2 단자(725b)의 일부 또는 전부는 제1 단자(725a)가 배열된 기판(720) 상의 동일한 그리드(715a, 715b) 내에 배열될 수 있다. 제2 단자(725b)의 일부 또는 전부는 제1 단자(725a)의 일부 또는 전부와 동일한 컬럼 또는 상이한 컬럼 내에 배치될 수 있다. 일부 경우에서, 하나 이상의 제2 단자(725b)는 그 동일한 그리드 또는 컬럼에서 제1 단자(725a)와 섞여서 배치될 수 있다.
마이크로전자 요소(730a, 730b, 730c, 및 730d)의 위치 위에 놓이고, 그들과 전기적으로 접속될 수 있는 제2 단자(725b)의 그리드(717a, 717b, 717c, 및 717d)는 임의의 적합한 배열로 배치된 단자를 가질 수 있는데, 하나의 그리드 내의 신호 할당이 다른 하나의 그리드 내의 단자의 신호 할당의 미러 이미지인 그리드 내에 이러한 제2 단자를 위치시키기 위한 요건은 따로 존재하지 않는다. 도 7a에 도시된 특정 예시에서, 2개의 그리드(717a 및 717b)의 신호 할당은 다른 하나에 대하여, 이러한 그리드(717a 및 717b) 사이의 방향으로 연장하는 중개 축(729e)을 기준으로 대칭된다.
도 7c는, 도 7a에 도시된 신호 할당을 대신하여 마이크로전자 패키지(710) 내에서 사용될 수 있는, 도 7a에서 도시된 신호 할당의 변형을 도시한다. 도 7c는, 참조에 의해 본 명세서에 모두 병합되는, 미국특허출원 제13/439,317호에 첨부되어 할당된 도 18과 실질적으로 동일한 도면이다. 도 7c에서, 제5 그리드(755) 내의 제2 단자의 신호 클래스 할당(signal class assignment)은 수직축(780)에 대해 대칭일 수 있고, 제6 그리드(757) 내의 제2 단자의 신호 클래스 할당은 수직축(780)에 대하여 대칭일 수 있다. 본 명세서에서 사용되는 것으로서, 2개의 신호 클래스 할당은, 신호 할당이 동일한 클래스의 할당 내에 있다면, 그 클래스 내의 수치 인덱스(numerical index)가 상이하더라도, 다른 하나에 대하여 대칭일 수 있다. 예시적인 신호 클래스 할당은 데이터 신호, 데이터 스트로브 신호, 데이터 스트로브 보충(data strobe complement) 신호, 및 데이터 마스크(data mask) 신호를 포함할 수 있다. 특정 예시에서, 제5 그리드(755)에서는, 신호 할당 DQSH# 및 DQSL#을 가지는 제2 단자는, 그 제2 단자가 상이한 신호 할당을 가지더라도, 데이터 스트로브 보충인 그 신호 클래스 할당에 대하여 수직축(780)을 기준으로 대칭된다.
도 7c에 추가로 도시된 것과 같이, 마이크로전자 패키지 상의 제2 단자의 공간적 위치에 대한 예를 들면 데이터 신호 DQ0, DQ1, ... 과 같은 데이터 신호의 할당은 수직축(780)에 대한 모듈로-X(modulo-X) 대칭을 포함할 수 있다. 이 모듈로-X 대칭은, 제1 및 제2 패키지의 하나 이상의 쌍이 회로 패널에 다른 하나와 반대로 장착되고, 이 회로 패널이 각각의 반대-장착된 패키지 쌍 내의 제1 및 제2 패키지의 대응하는 쌍의 제2 단자를 전기적으로 접속하는, 도 5e에서 볼 수 있는 어셈블리(5) 내의 신호 완전성을 보존하는데 도움을 줄 수 있다. 본 명세서에서 사용된 것으로서, 단자의 신호 할당이 축에 대한 "모듈로-X 대칭"을 가지는 경우, 동일한 인덱스 개수의 "모듈로-X"를 가지는 신호를 전달하는 단자는 그 축에 대해 대칭되는 위치에 배치된다. 따라서, 도 5e에서와 같은 그러한 어셈블리(5)에서는, 모듈로-X 대칭은 회로 패널을 통해 구성될 전기적 접속을 허용할 수 있어서, 제1 패키지의 단자(DQ0)는 동일한 인덱스 개수의 모듈로-X(여기서는 X가 8임)를 가지는 제2 패키지의 단자(DQ8)에 회로 패널을 통해 전기적으로 접속될 수 있고, 이에 따라 그 접속은 필연적으로, 즉 당연히 회로 패널의 두께를 통하는 방향으로 구성될 수 있다.
일례에서, "X"의 수는 n이 2 이상인 2n(2의 n승)일 수 있거나, 또는 X는 N이 2 이상인 8 x N일 수 있다. 따라서, 일례에서, X는 하프-바이트(half-byte, 4비트), 바이트(8비트), 복수의 바이트(8 x N, N은 2 이상), 워드(32비트) 또는 복수의 워드의 비트 개수와 동일할 수 있다. 이러한 경우에, 일례에서는, 도 7c에 도시된 것과 같은 모듈로-8 대칭인 경우, 데이터 신호 DQ0를 전달하도록 구성된 그리드(755) 내의 패키지 단자(DQ0)의 신호 할당은, 수직축(780)에 관하여, 데이터 신호(DQ8)를 전달하도록 구성된 다른 패키지 단자의 신호 할당과 대칭이 된다. 나아가, 그리드(757) 내의 패키지 단자(DQ0 및 DQ8)의 신호 할당에 대해서도 동일하다. 도 7c에서 추가로 도시된 것처럼, 그리드(755) 내의 패키지 단자(DQ2 및 DQ10)의 신호 할당은 수직축에 대해 모듈로-8 대칭을 가지고, 그리드(757)에 대해서도 동일하다. 여기서 설명된 것과 같은 모듈로-8 대칭은, 패키지 단자(DQ0 내지 DQ15)의 각각의 신호 할당에 대해 그리드(755, 757) 내에서 보여질 수 있다.
도시되지는 않았으나, 모듈로의 수 "X"는 2n(2의 n승)과 다른 수일 수 있으며, 2보다 더 큰 어떠한 수일 수 있다. 따라서, 그 대칭이 기초하는 모듈로의 수 X는, 얼마나 많은 수의 비트가 패키지가 구성되기 위한 데이터 크기 내에 존재하는지에 의존할 수 있다. 예를 들어, 데이터 크기가 8비트가 아닌 10비트인 경우, 신호 할당은 모듈로-10 대칭을 가질 수 있다. 데이터 크기가 홀수 비트를 가지는 경우에는, 모듈로의 수 X가 홀수를 가질 수 있는 경우도 있다.
도 6a의 실시예와 유사하게, 도 7a의 실시에의 포텐셜 평균은, 공통 회로 패널(760)에 장착될 수 있는 2개 이상의 마이크로전자 패키지(710)를 포함 가능한 마이크로전자 어셈블리(705)를 도시하는, 도 7b에서 보여질 수 있다. 도 7b에서 도시된 것처럼, 각각의 제1 및 제2 마이크로전자 패키지(710a 및 710b) 내의 대응하는 제1 단자(725a)는, 제1 및 제2 마이크로전자 패키지(710a 및 710b)의 제1 단자(725a) 사이의 회로 패널(760)을 통해 어드레스 신호(일례에서) 또는 명령 신호, 어드레스 신호, 뱅크 어드레스 신호, 및 클록 신호(특정 예시에서)를 전달하는 적어도 일부의 전기적 접속이, 대략 회로 패널 두께의 전기적 길이를 가지도록 할 수 있는 공통 수직 평면 내에 배열될 수 있다.
도 8은, 각각이 2개의 컬럼(816)을 가지는 4개의 평행 그리드(815) 내에 배열된 제1 단자(825a)를 포함하는 마이크로전자 패키지(810)를 도시하는, 도 7a에 대해 전술된 실시예의 변형을 설명한다. 도 8에 도시된 것처럼, 2개의 외부 그리드(815a 및 815b) 내의 위치에 배치된 제1 단자의 세트는, 제1 및 제2 축(829a, 829b)에 평행한, 외부 그리드 사이의 중개 축(829e)을 기준으로 다른 하나에 대하여 미러링될 수 있고, 2개의 내부 그리드(815c 및 815d) 내의 위치에 배치된 제1 단자의 세트는 다른 하나에 대해 위 중개 축을 기준으로 미러링될 수 있다. 도 8의 변형에서(도시되지는 않음), 각각의 외부 그리드(815a 및 815b) 내의 위치에 배치된 제1 단자의 세트 또한, 인접한 하나의 내부 그리드(815c 및 815d) 내의 위치에 배치된 제1 단자의 세트에 대해 미러링될 수 있다.
도 9a는, 마이크로전자 패키지(910)가 3개의 마이크로전자 요소(930)를 포함하는, 도 7a에 대해 전술된 실시예의 변형을 설명한다. 본 실시예에서는, 마이크로전자 패키지(910)가 각각이 기판(920)의 제1 기판(921)에 평행한 단일 평면 내에 배열된 앞면(931)과, 기판과 제1 및 제2 마이크로전자 요소 사이에 배치된 제3 마이크로전자 요소(930c)를 가지는 제1 및 제2 마이크로전자 요소(930a 및 930b)를 포함한다. 제1 및 제2 마이크로전자 요소(930a, 930b)는 각각이, 적어도 일부가 제3 마이크로전자 요소(930c)의 뒷면(933) 위에 놓인 앞면(931)을 포함한다. 일례에서, 3개의 마이크로전자 요소(930)를 가지는 이러한 마이크로전자 패키지에서의 제3 마이크로전자 요소(930c)는 NAND 플래시 요소일 수 있다.
기판(920)은, 각각의 제1 및 제2 애퍼처(926a 및 926b)의 제1 및 제2 축(929a 및 929b)과 교차하는, 제3 애퍼처의 길이 방향으로 연장되는 제3 축(929c)을 가지는 제3 애퍼처(926c)를 포함할 수 있다. 특정 예시에서, 제3 축(929c)은 제1 및 제2 축(929a, 929b)과 직교할 수 있다. 제3 마이크로전자 요소(930c)는 적어도 하나의 애퍼처(926)와 정렬된 자신의 제1 표면(936)에 복수의 콘택(935)을 포함할 수 있다.
도 7a에 도시된 실시예와 유사하게, 마이크로전자 패키지(910)의 제1 단자(925a)는, 각각의 그리드가 제1 단자의 2개의 인접한 컬럼(916)을 가지는 제1 및 제2 평행 그리드(915a 및 915b) 내에 배열될 수 있고, 제1 및 제2 그리드 내의 대응하는 단자(925a)의 위치는 제1 및 제2 축(929a 및 929b)에 교차하는 제1 및 제2 그리드 사이의 중개 축(929e)(제3 축(929c)과 일치할 수 있음)에 대해 미러링되어 보여진다. 일례에서, 중개 축(929e)은 제1 및 제2 축(929a, 929b)에 직교일 수 있다. 본 실시에에서, 일부의 제2 단자(925b)는 제1 단자(925a)의 그리드(915)에 인접한 그리드(917) 내에 위치할 수 있다.
도 9b는, 마이크로전자 패키지(910')가 2개의 마이크로전자 요소(930)를 포함하는, 도 9a에 대해 전술된 실시예의 변형을 설명한다. 본 실시예에서는, 마이크로전자 패키지(910)가, 기판(920')의 제2 표면(922)과 맞닿는 앞면(931)을 가지는 제1 마이크로전자 요소(930a')와 제1 마이크로전자 요소의 뒷면(932)을 적어도 일부 덮은 제1 표면을 가지는 제2 마이크로전자 요소(930b')를 포함한다.
기판(920')은, 각각의 제1 및 제2 애퍼처의 길이 방향으로 연장하는 각각의 제1 축 및 제1 축과 교차하는 제2 축을 가지는 제1 및 제2 애퍼처(926a, 926b)를 포함할 수 있다. 특정 예시에서, 제2 축(929b)은 제1 축(929a)과 직교할 수 있다.
도 9a에서 도시된 실시예와 유사하게, 마이크로전자 패키지(910')의 제1 단자(925a)는, 각각의 그리드가 제1 단자의 2개의 인접한 컬럼(916)을 가지는 제1 및 제2 평행 그리드(915a 및 915b) 내에 배열될 수 있고, 제1 및 제2 그리드의 대응하는 단자(925a)의 위치는 제1 축(929a)에 평행한 제1 및 제2 그리드 사이의 중개 축(929e)(제1 축(929a)과 일치할 수 있음)에 대해 미러링되어 보여진다.
제1 단자(925a) 노출되는 기판(920')의 제1 표면(921)의 중앙 영역(923)은 제1 애퍼처(926a)와 인접하여 위치될 수 있다. 특정 실시예에서, 제1 애퍼처(926a)는 제1 및 제2 그리드(915a 및 915b) 사이에 적어도 일부가 배치될 수 있다.
스페이서(spacer)(도시되지 않음)는, 기판에 대해 제2 마이크로전자 요소의 기계적 안정성을 향상시키기 위해, 제2 마이크로전자 요소(930b')의 앞면(931)과 기판(920)의 제2 표면(922)의 일부 사이에 위치될 수 있다. 그러한 스페이서는, 예를 들어, 이산화 실리콘(silicon dioxide), 실리콘과 같은 반도체 재료와 같은 유전성 재료 또는 하나 이상의 접착층에 의해 구성될 수 있다. 이 스페이서가 접착제를 포함하면, 이 접착제는 기판(920)의 제2 마이크로전자 요소(930b)를 접속할 수 있다. 일 실시예에서, 스페이서는, 기판(920)의 제1 표면(921)에 실질적으로 수직인 수직 방향에서, 제1 마이크로전자 요소(930')의 앞면과 뒷면(931, 933) 사이의 두께와 실질적으로 동일한 두께를 가질 수 있다. 스페이서가 접착제로 구성되는 특정 실시예에서, 스페이서와 제2 마이크로전자 요소(930b')와 기판(920) 사이에 위치되는 접착층은 생략될 수 있다.
도 9a 및 도 9b에서 도시된 실시예들의 잠재적 이점은, 회로 패널(960)에 장착될 수 있는 2개 이상의 마이크로전자 패키지(910 또는 910')를 포함할 수 있는 마이크로전자 어셈블리(905)를 도시하는, 도 9c에서 보여진다. 도 9b에 도시된 것처럼, 각각의 제1 및 제2 마이크로전자 패키지(910a, 910b, 또는 910a', 910b') 내의 대응하는 제1 단자(925a)는 공통 수직 평면 내에 배열될 수 있다.
이러한 실시예에서, 각각의 제1 및 제2 마이크로전자 패키지(910a 또는 910a' 및 910b 또는 910b') 내의 대응하는 제1 단자(925a)는 다른 하나로부터 수평적으로 오프셋될 수 없어서(또는 예를 들어 제조 내성에 따라 최소로 수형적으로 오프셋될 수 있어서), 제1 및 제2 마이크로전자 패키지(910a 또는 910a' 및 910b 또는 910b')의 제1 단자(925a) 사이의 회로 패널(960)을 통해 어드레스 신호(일례에서) 또는 명령 신호, 어드레스 신호, 뱅크 어드레스 신호, 및 클록 신호(특정 예시에서)를 전달하는 적어도 일부의 전기적 접속이, 대략 회로 패널 두께의 전기적 길이를 가질 수 있다.
도 9b에서 도시된 실시예의 변형에서(도시되지는 않음), 마이크로전자 패키지는, 동일한 기판 위에 놓인 다른 하나와 인접하게 배치된 2쌍의 마이크로전자 요소(930a', 930b')의 외형을 가지는(도 9b), 2개의 인접한 마이크로전자 요소의 중복되는 쌍을 포함할 수 있다.
도 10a는, 마이크로전자 패키지(1010)가 각각이 기판(1020)의 제1 표면(1021)에 평행한 단일 평면 내에 배열된 표면(1031)을 가지는 4개의 마이크로전자 요소(1030)를 포함하는, 도 5a에 대해 전술된 실시예의 변형을 설명한다.
도 10a는 핀휠(pinwheel)의 형상과 유사한 마이크로전자 요소(1030)의 특정 배열을 설명한다. 본 실시예에서는, 제1 및 제2 애퍼처(1026a 및 1026b)의 가장 긴 치수는 제1 및 제2 평행 축(1029a 및 1029b)을 정의하며, 제3 및 제4 애퍼처(1026c 및 1026d)의 가장 긴 치수는 제3 및 제4 평행 축(1029c 및 1029d)을 정의한다. 제3 및 제4 축(1029c, 1029d)은 제1 및 제2 축(1029a, 1029b)을 교차할 수 있다. 예시적인 실시예에서, 제3 및 제4 축(1029c, 1029d)은 제1 및 제2 축(1029a, 1029b)에 직교할 수 있다.
일례에서, 각각의 마이크로전자 요소(1030)는, 각각의 마이크로전자 요소의 길이 방향에서 연장되는 제1 및 제2 반대되는 에지(1038a, 1038b)를 가질 수 있는데, 각각의 제1 에지는 패키지의 중심(1008)에 인접한 부분을 가지고, 각각의 제1 에지는 다른 마이크로전자 요소 중 정확하게 하나만을 통해 연장되는 평면(1039)을 정의한다. 특정 실시예에서, 도 10a에서 예시로 도시된 것처럼, 각각의 애퍼처(1026)의 축(1029)은 다른 애퍼처 중 정확하게 하나만을 통해 연장될 수 있다.
각각의 마이크로전자 요소(1030)는, 제1 및 제2 반대되는 에지(1038a, 1038b) 사이의 각각의 마이크로전자 요소의 폭 방향에서 연장되는 제3 및 제4 반대되는 에지(1038c, 1038d)를 가질 수 있는데, 각각의 제3 에지는 인접하는 마이크로전자 요소의 제1 에지의 적어도 일부와 대면한다. 도 10a에 도시된 것처럼, 각각의 마이크로전자 요소(1030)의 제2 에지(1039b)는 정확하게 인접하는 하나의 마이크로전자 요소의 제4 에지(1038d)와 동일한 평면일 수 있다.
도 5a에 도시된 실시예와 유사하게, 마이크로전자 패키지(1010)의 제1 단자(1025a)는 제1 단자의 2개의 인접한 컬럼(1016)을 가지는 단일 그리드(1015) 내에 배열될 수 있다. 제1 단자(1025a)가 노출된 기판(1020)의 제2 표면(1022)의 중앙 영역(1023)은 제1 및 제2 축(1029a, 1029b) 사이에 위치될 수 있고, 이에 따라 기판의 제2 표면의 주변 영역(1028)이 기판의 반대되는 에지와 제1 및 제2 축 사이에 놓일 수 있게 된다. 특정 실시예에서, 제3 및 제4 축(1029c 및 1029d)은 기판(1020)의 제2 표면(1022)의 중앙 영역(1023)의 경계를 제공할 수 있어서, 기판(1020)의 제2 표면(1022)의 주변 영역(1028')이 기판의 반대되는 에지와 제3 및 제4 축 사이에 놓일 수 있게 된다.
일례에서, 버퍼링 기능을 수행하도록 구성되는 칩을 포함하는 하나 이상의 마이크로전자 요소(1030')는 기판(1020)의 제1 표면(1021)(도 10a) 또는 제2 표면(1022)과 대면하는 표면(1031')을 포함하는 기판(1020)에 장착될 수 있다. 일례에서, 이러한 버퍼링 칩(1030')은 기판(1020)의 제1 표면(1021)에 노출된 전기 전도성 콘택과 플립-칩(flip-chip) 결합될 수 있다. 각각의 이러한 버퍼 요소는, 특히 패키지의 데1 단자에서 수신되는 전술한 명령-어드레스 버스 신호에 대해, 마이크로전자 패키지(1010)의 단자와 패키지 내의 하나 이상의 마이크로전자 요소 사이의 신호 분리를 제공하기 위해 이용될 수 있다. 일례에서, 이러한 버퍼링 칩(1030') 또는 버퍼 요소는, 마이크로전자 패키지(1010) 내의 하나 이상의 마이크로전자 요소(1030)와 적어도 일부의 단자(1025)에 전기적으로 접속될 수 있는데, 버퍼 칩은 마이크로전자 패키지(1010)의 하나 이상의 단자에서 수신되는 적어도 하나의 신호를 재생성하도록 구성된다. 전형적으로, 하나 이상의 버퍼 요소는 제1 단자에서 수신된 신호 또는 제2 단자에서 수신된 신호를 재생성하고, 이 재생성된 신호를 패키지 내의 마이크로전자 요소에 전송한다.
특정 예시에서, 이러한 버퍼링 칩은 어드레스 정보, 또는 예를 들면, 하나 이상의 마이크로전자 요소(1030)에 전송되는 명령 신호, 어드레스 신호, 및 클록 신호를 버퍼(buffer)하도록 구성될 수 있다. 다르게는, 또는 전술한 신호의 재생성에 더하여, 특정 예시에서는, 이러한 추가 마이크로전자 요소는 제1 단자에서와 같이, 단자에서 수신된 어드레스 정보 또는 명령 정보의 적어도 하나를 부분적으로 또는 완전하게 디코딩(decoding)하도록 구성될 수 있다. 디코딩 칩은, 하나 이상의 마이크로전자 요소(1030)에의 전송을 위해, 이러한 부분적으로 또는 완전하게 디코딩된 결과를 출력할 수 있다.
특정 실시예에서, 하나 이상의 칩(1030')은 디커플링 커패시터(decoupling capacitor)일 수 있다. 하나 이상의 디커플링 커패시터(1030')는 전술한 버퍼링 칩을 대신하여 또는 이에 더하여 마이크로전자 요소(1030) 사이에 배치될 수 있다. 이러한 디커플링 커패시터는 마이크로전자 패키지(1010) 내부의 내부 급전 버스 및/또는 접지 버스에 전기적으로 접속될 수 있다.
이러한 실시예의 잠재적 이점이, 공통 회로 패널(1060)에 장착될 수 있는 2개 이상의 마이크로전자 패키지(1010)를 포함할 수 있는 마이크로전자 어셈블리(1005)를 도시하는 도 10b에서 보여질 수 있다. 도 10b에 도시된 것처럼, 제1 및 제2 마이크로전자 패키지(1010a 및 1010b) 각각 내의 대응하는 제1 단자(1025a)는 공통 수직 평면에서 배열될 수 있다.
도 10c 및 도 10d는 도 10a에서 도시된 마이크로전자 패키지의 실시예의 변형을 도시한다. 도 10c는 3개의 평행 컬럼(1016)을 가지는 단일 그리드(1015') 내에 배열된 제1 단자(1025a)를 포함하는 마이크로전자 패키지(1001)를 도시한다. 3개의 컬럼(1016)을 가지는 그리드(1015')의 이러한 구성은, 제3 및 제4 애퍼처(1026c 및 1026d)가 상대적으로 서로 가까운 경우에 이점을 가질 수 있고, 이에 따라 제3 및 제4 애퍼처 사이에 정합(fit)될 수 있는 그리드의 포텐셜 길이를 한정하게 된다.
도 10d는 마이크로전자 요소가 상대적으로 길게 늘려지지 않아서(non-elongated), 제3 및 제4 애퍼처 사이에서 정합될 수 있는 그리드의 포텐셜 높이를 한정하는, 2개의 평행 컬럼(1016)을 가지는 단일 그리드(1015) 내에 배열된 제1 단자(1025a)를 포함하는 마이크로전자 패키지(1002)를 도시한다. 그리드(1015)의 길이를 조정하기 위해, 도 10d에 도시된 것처럼 핀휠 형상이 조절될 수 있어서, 각각의 마이크로전자 요소(1030)의 제2 에지(1038b)는 인접하는 마이크로전자 요소의 제4 에지(1038d)와 동일한 평면이 아니게 된다. 도 10d에서 도시된 예시에서, 각각의 마이크로전자 요소(1030)의 제2 에지(1038b)를 포함하는 평면(1039')은 인접하는 정확하게 하나의 마이크로전자 요소의 제1 에지(1038a)를 교차한다.
도 11a는, 마이크로전자 패키지(1110)의 제1 단자(1125a)가 제1 및 제2 평행 그리드(1115a 및 1115b) 내에 배열되고, 각각의 그리드가 제1 단자의 2개의 인접한 컬럼(1116)을 가지는, 도 10a에 대해 전술된 실시예의 변형을 설명한다. 본 실시예에서, 각각의 제1 및 제2 그리드(1115a 및 1115b)는 모든 동일한 신호를 전달하도록 구성될 수 있고, 제1 및 제2 그리드 내의 대응하는 단자(1125a)의 위치는 제1 및 제2 그리드 사이의, 애퍼처(1126a 및 1126b)의 제1 및 제2 축(1129a 및 1129b)에 평행한 중개 축(1129e)에 대하여 미러링되어 보여진다.
일례에서, 하나 이상의 버퍼링 칩(1130')은 다른 하나에 인접한 기판(1120)에 대해 장착될 수 있고, 각각의 버퍼링 칩은 기판(1120)의 제1 표면(1121)(도 11a) 또는 제2 표면(1122)에 대면하는 표면(1131')을 포함한다. 이러한 버퍼링 칩(1130')은 기판(1120)의 제1 표면(1121)에 노출된 전기 전도성 콘택에 플립-칩 결합될 수 있다. 4개의 마이크로전자 요소(1130)를 가지는 이러한 실시예에서, 하나 이상의 버퍼링 칩(1130') 각각은 2개의 대응하는 마이크로전자 요소 각각에 전기적으로 접속될 수 있다. 특정 실시예에서, 하나 이상의 칩(1130')은 디커플링 커패시터일 수 있다. 하나 이상의 디커플링 커패시터(1130')는 전술한 버퍼링 칩을 대신하여 또는 이에 부가하여 마이크로전자 요소(1130) 사이에 배치될 수 있다. 이러한 디커플링 커패시터는 마이크로전자 패키지(1110) 내부의 내부 전원 버스 및 접지 버스에 전기적으로 접속될 수 있다.
도 11e는 도 11a에 도시된 신호 할당을 대신해 마이크로전자 패키지(1110) 내에서 이용될 수 있는 도 11a에 도시된 신호 할당의 변형을 도시한다. 도 11e는 참조에 의해 본 명세서에 병합되는 미국출원 제13/439,317호에 포함된 도 20과 실질적으로 동일한 도면이다. 도 11e에서는, 도 7c와 유사하게, 제5 그리드(1155) 내의 제2 단자의 신호 클래스 할당이 수직축(1180)에 대해 대칭될 수 있고, 제6 그리드(1157) 내의 제2 단자의 신호 클래스 할당은 수직축(1180)에 대해 대칭일 수 있다. 도 11e에 추가로 도시된 것처럼, 마이크로전자 패키지 상의 제2 단자의 공간적 위치에 대한 데이터 신호, 예를 들면 데이터 신호 DQ0, DQ1, ...에 대한 할당은, 수직축(1180)에 대한 모듈로-X 대칭을 포함할 수 있다.
도 11a의 실시예의 잠재적 이점은, 공통 회로 패널(1160)에 장착될 수 있는 2개 이상의 마이크로전자 패키지(1110)를 포함할 수 있는 마이크로전자 어셈블리(1105)를 도시하는 도 11b에서 보여질 수 있다. 도 11b에 도시된 것처럼, 제1 및 제2 마이크로전자 패키지(1110a 및 1110b) 각각 내의 대응하는 제1 단자(1125a)는 제1 및 제2 마이크로전자 패키지(1110a 및 1110b)의 제1 단자(1125a) 사이의 회로 패널(1160)을 통한 적어도 일부의 전기적 겁속이, 대략 회로 패널 두께의 전기적 길이를 포함하도록 할 수 있는, 공통 수직 평면 내에 배열될 수 있다.
도 11c 및 도 11d는 도 10c 및 도 10d 각각에서 도시되는 마이크로전자 패키지의 실시예의 변형을 도시한다. 도 11c에서 도시되는 마이크로전자 패키지(1101)는, 마이크로전자 패키지(1101)가 각각이 3개의 평행 컬럼(1116)을 가지는 2개의 평행 그리드(1115a' 및 1115'b)를 가진다는 점을 제외하면, 도 10c에서 도시된 마이크로전자 패키지(1001)와 동일하다. 제1 및 제2 그리드(1115a' 및 1115b')는 제1 및 제2 그리드 사이의, 제1 및 제2 애퍼처(1126a 및 1126b)의 제1 및 제2 축(1129a 및 1129b)과 평행한 중개 축(1129e)에 대해 미러링될 수 있다.
도 11d에 도시된 마이크로전자 패키지(1102)는, 마이크로전자 패키지(1102)가 각각이 2개의 컬럼(1116)을 가지는 2개의 평행 그리드(1115a)를 포함한다는 점을 제외하면, 도 10d에서 도시된 마이크로전자 패키지(1002)와 동일하다. 제1 및 제2 그리드(1115a 및 1115b)는 제1 및 제2 그리드 사이의, 제1 및 제2 애퍼처(1126a 및 1126b)의 제1 및 제2 축(1129a 및 1129b)에 평행한 중개 축(1129e)에 대하여 미러링될 수 있다.
도 12는 도 11c에서 도시된 마이크로전자 패키지의 실시예의 변형을 도시한다. 도 12에 도시된 마이크로전자 패키지(1210)는 마이크로전자 패키지(1210)가 그 일부가 다른 하나에 대해 적층될 수 있는 마이크로전자 요소(1230)를 포함한다는 점을 제외하고는, 도 11c에 도시된 마이크로전자 패키지(1101)와 동일하다. 예를 들어, 도 12에서 도시된 실시예에서는, 제1 및 제2 마이크로전자 요소(1230a, 1230b) 각각의 앞면(1231)은 기판(1220)의 제1 표면(1221)과 대면할 수 있고, 제3 및 제4 마이크로전자 요소(1230c, 1230d) 각각의 앞면(1231)의 적어도 일부는 제1 및 제2 마이크로전자 요소 각각의 뒷면(1233) 위에 놓일 수 있다.
도 13a는 마이크로전자 요소와 애퍼처가 90도로 회전된, 도 5a에 대해 전술될 실시예의 변형을 설명한다. 마이크로전자 패키지(1310)는, 제1 및 제2 애퍼처(1326a, 1326b)가 제1 및 제2 애퍼처의 길이 방향에서 연장되는 제1 축(1329a)을 가지고, 제3 및 제4 애퍼처(1329c, 1329d)가 제3 및 제4 애퍼처의 길이 방향에서 연장되는 제2 축(1329b)을 가지는 점을 제외하고는, 도 5a에 도시된 마이크로전자 패키지(10)와 동일하다. 또한, 제1 단자(1325a)는 도 5a에서 도시된 2개의 컬럼이 아닌, 3개의 평행 컬럼(1316)을 가지는 단일 그리드(1315) 내에 배치된다. 각각의 마이크로전자 요소(1330)가 지향되어, 각각의 마이크로전자 요소의 표면에서의 복수의 콘택이 적어도 하나의 애퍼처(1326)와 정렬된다.
제1 단자(1325a)는 기판(1320)의 제2 표면(1322)의 중앙 영역(1323) 내에 배치되는데, 이 중앙 영역은 제1 및 제2 애퍼처(1326a, 1326b) 각각의 인접하는 말단(1309a, 1309b)에 접하는 평행선(1308a 및 1308b) 사이에 배치된다. 일례에서, 평행선(1308a, 1308b)은 제1 및 제2 축(1329a, 1329b) 각각에 대해 교차될 수 있다. 특정 실시예에서, 평행선(1308a, 1308b)은 제1 및 제2 축(1329a, 1329b) 각각에 대해 직교일 수 있다.
도 13a에 도시된 실시예에서, 기판(1320)의 제2 표면(1322)의 중앙 영역(1323)은 또한, 제3 및 제4 애퍼처(1326c, 1326d)의 인접하는 말단(1309c, 1309d)과 접하는 평행선(1308c 및 1308d)에 의해 경계지어질 수 있다. 일례에서, 중앙 영역(1323)은 애퍼처 중의 어떠한 인접하는 말단(1309a, 1309b, 1309c, 및 1309d)을 넘어서 연장되지 않는 기판(1320)의 제2 표면(1322)의 직사각형 영역 내에 배치될 수 있다.
도 13b는, 마이크로전자 패키지(1310')의 제1 단자(1325a)가 각각이 제1 단자의 2개의 인접하는 컬럼(1316)을 가지는 제1 및 제2 평행 그리드(1315a 및 1315b) 내에 배열된, 도 13b에 대해 전술된 실시예의 번형을 설명한다. 본 실시예에서는, 제1 및 제2 그리드(1315a 및 1315b) 각각이 모든 동일한 신호를 전달하도록 구성될 수 있고, 제1 및 제2 그리드 내의 대응하는 단자(1325a)의 위치는 제2 축(1329b)에 대해 미러링되어 보여져서, 하나의 그리드가 제2 축의 각각의 측 상에 배치된다. 특정 실시예에서(도시되지는 않음), 제1 및 제2 그리드(1315a, 1315b) 내의 대응하는 단자(1325a)의 위치는 제1 축(1329a)과 일치하지 않는 중개 축에 대해 미러링될 수 있다.
도 13b에 도시된 실시예에서, 제1 단자(1325a)는 기판(1320)의 제2 표면(1322)의 중앙 영역(1323) 내에 배치되고, 중앙 영역은 제1 및 제2 애퍼처(1326a, 1326b) 각각의 인접하는 말단(1309a, 1309b)에 접하는 평행선(1308a 및 1308b) 사이에 배치된다. 그리드(1315a 및 1315b)(그리고 또한 중앙 영역(1323)도)는 제3 및 제4 애퍼처(1326c, 1326d) 각각의 인접하는 말단(1309c, 1309d)과 접하는 평행선(1308c 및 1308d)을 지나 연장될 수 있다.
도 14a 및 도 14b는 도 13a 및 도 13b 각각에서 도시되는 마이크로전자 패키지의 실시예의 변형을 도시한다. 도 14a에서 도시되는 마이크로전자 패키지(1410)는, 마이크로전자 패키지(1410)의 마이크로전자 요소(1430) 각각이 기판(1420)의 제1 표면에 평행한 단일 평면 내에 배치된 앞면을 가진다는 점을 제외하고는, 도 13a에 도시된 마이크로전자 패키지(1310)와 동일하다. 도 14b에 도시된 마이크로전자 패키지(1410')는, 마이크로전자 패키지(1410')의 마이크로전자 요소(1430) 각각이 기판(1420)의 제1 표면에 평행한 단일 평면 내에 배치되는 앞면을 가진다는 점을 제외하면, 도 13b에 도시된 마이크로전자 패키지(1310')와 동일하다.
도 14c는 도 14b에 도시된 마이크로전자 패키지의 실시예의 변형을 도시한다. 도 14c에 도시된 마이크로전자 패키지(1401)는 4개의 평행 그리드(1415) 내에 배열된 제1 단자(1425a)를 가지는데, 각각의 그리드는 2개의 평형 컬럼(1416)을 포함하고, 각각의 그리드(1415)는 제1 축(1429a)을 기준으로 및/또는 제2 축(1429b)을 기준으로 적어도 하나의 추가 그리드(1415)에 대해 미러링된다. 일례에서(도시되지 않음), 각각의 그리드(1415)는 그리드(1415) 쌍 사이에서 연장하는 어떠한 다른 중개 축을 기준으로, 하나 이상의 다른 그리드(1415)에 대해 미러링될 수 있다. 제2 단자(1425b)의 각각의 그리드(1417)는 또한, 제1 축(1429a) 및/또는 제2 축(1429b)을 기준으로 다른 하나의 그리드(1417)에 대해 미러링될 수 있거나, 또는 각각의 그리드(1417)는 그리드(1417) 쌍 사이에서 연장되는 어떠한 다른 중개 축을 기준으로 하나 이상의 다른 그리드(1417)에 대해 미러링될 수 있다. 일례에서, 도 14에서 도시된 제1 단자(1425a) 및/또는 제2 단자(1425b)의 4개의 미러링된 그리드의 특정 배열은, 도 13에 도시된 마이크로전자 요소 위에 놓인 배열로도 이용될 수 있다.
도 15a는 도 9a에 도시된 마이크로전자 패키지의 실시예의 변형을 도시한다. 도 15a에 도시된 마이크로전자 패키지(1510)는, 마이크로전자 패키지(1510)의 마이크로전자 요소(1530)가 기판(1520)의 제1 표면(1521)에 평행한 단일 평면 내에 배열된 앞면(1531)을 각각 가진다는 점을 제외하고는, 도 9a에 도시된 마이크로전자 패키지(910)와 동일하다.
도 15b는 도 9b에 도시된 마이크로전자 패키지의 실시예의 변형을 도시한다. 도 15b에 도시된 마이크로전자 패키지(1510')는, 마이크로전자 패키지(1510')의 마이크로전자 요소(1530')가 기판(1520')의 제1 표면(1521)과 평행한 단일 평면 내에 배치된 앞면(1531)을 각각 가진다는 점을 제외하면, 도 9a에 도시된 마이크로전자 패키지(910')와 동일하다.
도 15c는 도 15b에 도시된 마이크로전자 패키지의 실시예의 변형을 도시한다. 도 15c에 도시된 마이크로전자 패키지(1510'')는, 마이크로전자 패키지(1510'')의 제1 단자(1525a)가 제1 단자의 2개의 인접하는 컬럼(1516)을 가지는 단일 그리드(1515) 내에 배열되는 것을 제외하면, 도 15b에 도시된 마이크로전자 패키지(1510')와 동일하다.
도 15c에서 알 수 있듯이, 기판(1520'')은 제1 및 제2 반대 표면 사이에서 연장되는 2개의 애퍼처(1526)를 가질 수 있다. 애퍼처(1526) 중 제1 애퍼처(1526a)의 가장 긴 치수는 제1 축(1529a)을 정의할 수 있다. 애퍼처(1526) 중 제2 애퍼처(1526b)는 제1 축(1529a)에 교차하는 방향으로 연장되는 긴 치수를 가지고, 제2 애퍼처는 제1 애퍼처에 인접하는 말단(1509)을 가질 수 있다. 이러한 제2 애퍼처(1526b)의 말단(1509)은 제1 축(1529a)에 평행한 제2 축(1529b)을 정의할 수 있다. 일례에서, 제2 축(1529b)은 제2 애퍼처(1526b)의 말단(1509)에 접할 수 있다. 제1 및 제2 축(1529a 및 1529b)은 제1 및 제2 축 사이에 위치된 기판(1520)의 제2 표면의 중앙 영역(1523)을 정의할 수 있다. 본 실시예에서는, 제1 단자(1525a)를 포함하는 그리드(1515)는 그 중앙 영역(1523) 내의 기판(1520)의 제2 표면에서 노출될 수 있다.
도 5a 내지 도 15c를 참조하여 전술된 마이크로전자 패키지 및 마이크로전자 어셈블리는 도 16에 도시된 시스템(1600)과 같은 다양한 전자 시스템의 구축에 활용될 수 있다. 예를 들어, 본 발명의 추가 실시예에 따른 시스템(1600)은, 다른 구성요소(1608 및 1610)에 접합되는 전술한 마이크로전자 패키지 및/또는 마이크로전자 어셈블리와 같은 복수의 모듈 또는 구성요소(1606)를 포함한다.
도시된 예시적인 시스템(1600)에서, 본 시스템은 회로 패널, 마더보드, 또는 플렉서블 인쇄 회로 기판(flexible printed circuit board)과 같은 라이저 패널(riser panel)(1602)을 포함할 수 있고, 회로 패널은, 도 16에서는 단지 하나만 묘사된, 모듈 또는 구성요소(1606)를 다른 하나와 상호접속하는 많은 수의 컨덕터(1604)를 포함할 수 있다. 이러한 회로 패널(1602)은 시스템(1600) 내에 포함된 마이크로전자 패키지 및/또는 마이크로전자 어셈블리 각각에 또는 각각으로부터 신호를 전송할 수 있다. 그러나, 이는 단지 일례에 불과하고, 모듈 또는 구성요소(1606) 사이의 전기적 접속을 구성하는 어떠한 적합한 구조도 이용될 수 있다.
특정 실시예에서, 시스템(1600)은 또한 반도체 칩(1608)과 같은 프로세서를 포함할 수 있어서, 각각의 모듈 또는 구성요소(1606)는 하나의 클록 주기에서 N개의 데이터 비트를 병렬로 전송하도록 구성될 수 있고, 이 프로세서는 하나의 클록 주기에서 M개의 데이터 비트를 전송하도록 구성될 수 있는데, 여기서 M은 N 이상이다.
일례에서, 시스템(1600)은 하나의 클록 주기에서 32개의 데이터 비트를 병렬로 전송하도록 구성되는 프로세서 칩(1608)을 포함할 수 있고, 시스템은 또한 도 9b를 참조하여 설명된 마이크로전자 패키지(10)와 같은 4개의 모듈(1606)을 포함할 수 있는데, 각각의 모듈(1606)은 하나의 클록 주기에서 병렬로 8개의 데이터 비트를 전송하도록 구성된다(즉, 각각의 모듈(1606)은 제1 및 제2 마이크로전자 요소를 포함할 수 있고, 각각의 마이크로전자 요소는 하나의 클록 주기에서 4개의 데이터 비트를 병렬로 전송하도록 구성됨).
다른 예시에서, 시스템(1600)은 하나의 클록 주기에서 64개의 데이터 비트를 전송하도록 구성되는 프로세서 칩(1608)을 포함할 수 있고, 이 시스템은 도 5a를 참조하여 설명된 마이크로전자 패키지와 같은 4개의 모듈(1606)을 포함할 수도 있는데, 각각의 모듈(1606)은 하나의 클록 주기에서 16개의 데이터 비트를 병렬로 전송하도록 구성된다(즉, 각각의 모듈(1606)은 4개의 마이크로전자 요소를 포함할 수 있고, 각각의 마이크로전자 요소는 하나의 클록 주기에서 4개의 데이터 비트를 병렬로 전송하도록 구성됨).
도 16에 도시된 예시에서, 구성요소(1608)는 반도체 칩이고, 구성요소(1610)는 디스플레이 스크린이나, 어떠한 다른 구성요소가 시스템(1600) 내에서 이용될 수 있다. 물론, 도 16에서는 설명의 명확성을 기하기 위해 단지 2개의 추가 구성요소(1608 및 1610)만이 도시되고 있으나, 시스템(1600)은 어떠한 수의 구성요소도 포함할 수 있다.
모듈 또는 구성요소(1606) 및 구성요소(1608 및 1610)는 개략적으로 점선으로 표시된 공통 하우징(1601) 내에 장착될 수 있고, 바람직한 회로를 형성하기 위해 필요한 다른 구성과 전기적으로 상호접속될 수 있다. 하우징(1601)은 예를 들면 휴대 전화 또는 개인 디지털 기기에서 이용 가능한 유형의 휴대용 하우징으로서 도시되고 있으며, 스크린(1610)은 하우징의 표면에 노출될 수 있다. 구조체(1606)가 이미징 칩과 같은 감광 소자를 포함하는 경우, 렌즈(1611) 또는 다른 광학 장치가 빛을 루팅하기 위해 구조체에 제공될 수 있다. 다시 말하지만, 도 16에 도시된 단순화된 시스템은 단지 예시일 뿐이며, 데스크탑 컴퓨터, 라우터 등과 같은 고정된 구조체로서 일반적으로 고려되는 시스템을 포함하는 다른 시스템도 전술한 구조체를 이용하여 구성될 수 있다.
도 5a 내지 15c를 참조하여 전술된 마이크로전자 패키지와 마이크로전자 어셈블리는 도 17에 도시된 시스템(1700)과 같은 전자 시스템의 구축에서 활용될 수도 있다. 도 17은, 참조에 의해 본 명세서에 병합되는 미국출원 제13/440,515호에 첨부된 도 14와 실질적으로 동일한 도면이다. 도 17에 도시된 예시에서, 본 발명의 추가 실시예에 따른 시스템(1700)은 복수의 구성요소(1706)에 의해 대체되고 있는 구성요소(1606)를 제외하고는, 도 16에 도시된 시스템(1600)과 동일하다.
각각의 구성요소(1706)는 도 5a 내지 15c를 참조하여 전술된 마이크로전자 패키지 또는 마이크로전자 어셈블리 중 하나 이상이거나 이를 포함할 수 있다. 특정 예시에서, 하나 이상의 구성요소(1706)는, 회로 패널(60)이 노출된 에지 콘택을 포함하는 도 5e에 도시된 마이크로전자 어셈블리(5)의 변형일 수 있고, 각각의 마이크로전자 어셈블리(5)의 회로 패널(60)은 소켓(1705) 내로의 삽입을 위해 적합할 수 있다.
각각의 소켓(1705)은 소켓의 일측 또는 양측에서 복수의 콘택(1707)을 포함할 수 있어서, 각각의 소켓(1705)은 마이크로전자 어셈블리(5)의 전술된 변형과 같은 대응하는 구성요소(1706)의 대응하는 노출된 에지 콘택과 짝을 이루기에 적합할 수 있다. 도시된 예시적인 시스템(1700)에서, 이 시스템은 제2 회로 패널(1702) 또는 플렉서블 인쇄 회로 기판과 같은 마더보드를 포함할 수 있고, 제2 회로 패널은, 도 17에서는 단지 하나만 도시되고 있는, 다른 하나와 구성요소(1706)를 상호접속하는 많은 수의 컨덕터(1704)를 포함할 수 있다.
특정 예시에서, 시스템(1700)과 같은 모듈은 복수의 구성요소(1706)를 포함할 수 있는데, 각각의 구성요소(1706)는 마이크로전자 어셈블리(5)의 전술한 변형이다. 각각의 구성요소(1706)는 구성요소(1706) 각각에 또는 그 각각으로부터 신호를 전송하기 위한 제2 회로 패널(1702)에 장착되고, 전기적으로 접속될 수 있다. 이 시스템(1700)의 특정 예시는 단지 예시에 불과할 뿐이며, 구성요서(1706) 사이의 전기적 접속을 구성하기 위한 어떠한 적합한 구조도 이용될 수 있다.
앞에서 설명된 임의의 또는 모든 마이크로전자 패키지에서, 하나 이상의 마이크로전자 요소의 뒷면은, 제조(fabrication)가 완료된 이후에, 마이크로전자 패키지의 외부 표면에 적어도 일부가 노출될 수 있다. 따라서, 도 5a에 대해 전술한 마이크로전자 패키지(10)에서, 하나 이상의 마이크로전자 요소의 뒷면은 완전한 마이크로전자 패키지(10) 내의 밀봉재의 회부 표면에서 부분적으로 또는 완전히 노출될 수 있다.
전술한 임의의 실시예에서, 마이크로전자 패키지 및 마이크로전자 어셈블리는, 부분적으로 또는 전체적으로 임의의 적합한 열 전도성 재료로 구성된 히트 스프래더(heat spreader)를 포함할 수 있다. 적합한 열 전도성 재료의 예시로는, 금속, 그라파이트, 열 전도성 접착제, 예컨대 열-전도성 에폭시, 솔더, 또는 이와 유사한 것과 이러한 재료들의 조합을 포함하는데, 이에 한정되는 것은 아니다. 일례에서, 히트 스프래더는 실질적으로 연속한 시트(sheet)의 금속일 수 있다.
도 5b에 도시된 예시에서, 마이크로전자 패키지(10)는 하나 이상의 마이크로전자 요소(30a, 30b, 30c, 및 30d)의 표면 즉, 제3 마이크로전자 요소(30c)의 뒷면(33)에, 열 접착제, 열 전도성 그리스, 또는 솔더 등과 같은 열 전도성 재료를 통하는 등으로 열적으로 결합될 수 있는 히트 싱크 또는 히트 스프래더(55)를 포함할 수 있다. 특정 예시에서는(도시되지는 않음), 히트 스프래더(55)는 하나 이상의 표면에서 복수의 핀(fin)을 포함할 수 있다.
일 실시예에서, 히트 스프래더는 하나 이상의 마이크로전자 요소와 인접하여 배치되는 금속층(metallic layer)을 포함할 수 있다. 이 금속층은 마이크로전자 패키지의 뒷면에서 노출될 수 있다. 다르게는, 히트 스프래더는 하나 이상의 마이크로전자 요소의 적어도 뒷면을 덮은 밀봉재 또는 오버몰드를 포함할 수 있다. 일례에서, 히트 스프래더는 도 5a에 도시된 마이크로전자 요소(30a, 30b, 30c, 및 30d)와 같은 하나 이상의 마이크로전자 요소의 앞면 및 뒷면 중 적어도 하나와 열적으로 교류할 수 있다. 일부 실시예에서는, 히트 스프래더는 인접하는 마이크로전자 요소의 인접하는 에지 사이에서 연장될 수 있다. 히트 스프래더는 주위 환경에 대한 열 분산을 향상시킬 수 있다.
특정 실시예에서, 금속 또는 다른 열 전도성 재료로 구성되어 미리-형성된 히트 스프래더가 열 전도성 접착제 또는 열 전도성 그리스와 같은 열 전도성 재료로, 하나 이상의 마이크로전자 요소의 뒷면 상에 배치되거나 부착될 수 있다. 이 접착제는, 존재한다면, 부착되는 마이크로전자 요소와 히트 스프래더 사이의 상대 이동을 허용하는, 예를 들면 보충적으로 부착되는 요소 사이의 열적 확장 차이를 조정하기 위한 보충 재료일 수 있다. 히트 스프래더는 모놀리식(monolithic) 구조일 수 있다. 다르게는, 히트 스프래더는 다른 하나로부터 공간적으로 떨어진 복수의 스프래더 부분을 포함할 수 있다. 특정 실시예에서, 히트 스프래더는 도 5a에 도시된 마이크로전자 요소(30a, 30b, 30c, 및 30d)와 같은 하나 이상의 마이크로전자 요소의 뒷면의 적어도 일부에 직접 결합된 솔더층이거나 이를 포함할 수 있다.
본 명세서에서 비록 본 발명이 특정 실시예를 참조하여 설명되었으나, 이러한 실시예들은 단지 본 발명의 원리와 그 적용예를 설명하기 위한 것에 지나지 않음을 이해하여야 한다. 그러므로, 설명적인 실시예들에 대해 많은 수정이 가해질 수 있고, 첨부된 특허청구범위에 의해 정의되는 본 발명의 사상과 범위로부터 벗어남이 없이 다른 구조들이 도출될 수 있다는 것도 이해하여야 한다.
다양한 종속항 및 그 종속항에 규정된 특징들은 기초 클레임 내에 존재하는 것과 다른 방법으로 조합될 수 있음이 이해될 것이다. 또한, 개별적인 실시예와 접속되어 설명된 특징들이 다른 바람직한 실시예와 공유될 수 있음도 이해될 것이다.
본 발명은 마이크로전자 어셈블리 및 마이크로전자 어셈블리를 제조하는 방법을 포함하는, 그러나 이에 한정되지는 않는, 광범위한 산업상 이용 가능성을 가지고 있다.

Claims (49)

  1. 마이크로전자 어셈블리(microelectronic assembly)로서,
    제1 마이크로전자 패키지 및 제2 마이크로전자 패키지; 및
    서로 반대되는 제1 표면 및 제2 표면과, 서로 반대되는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택을 포함하는 회로 패널(circuit panel)
    을 포함하고,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지 각각은,
    서로 반대되는 제1 표면 및 제2 표면과, 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 제1 애퍼처(aperture), 제2 애퍼처, 및 제3 애퍼처를 포함하는 기판으로서, 상기 애퍼처는 각각의 애퍼처의 길이 방향으로 연장되는 제1 축, 제2 축, 및 제3 축을 가지고, 상기 제1 축 및 제2 축은 서로 평행하며, 상기 제3 축은 상기 제1 축 및 제2 축과 교차하고, 상기 제2 표면은 상기 제1 축 및 제2 축 사이에 배치된 중앙 영역을 가지는, 기판;
    상기 기판의 제1 표면에 대면하는(facing) 표면 및 복수의 콘택(contacts)을 각각 가지는 제1 마이크로전자 요소(microelectronic element), 제2 마이크로전자 요소, 및 제3 마이크로전자 요소로서, 상기 복수의 콘택은 각각의 마이크로전자 요소의 표면에 노출되고 상기 애퍼처 중 적어도 하나와 정렬되며, 각각의 마이크로전자 요소는 메모리 저장 어레이 기능(memory storage array function)을 가지는, 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소;
    상기 제2 표면의 중앙 영역 내의 상기 제2 표면에 노출된 복수의 단자(terminal)로서, 상기 마이크로전자 패키지를 상기 마이크로전자 패키지 외부의 적어도 하나의 구성요소(component)와 접속하도록 구성되는 복수의 단자; 및
    상기 단자와 각각의 상기 마이크로전자 요소의 콘택 사이에 전기적으로 접속된 리드(lead)로서, 적어도 하나의 상기 애퍼처와 정렬되는 부분을 각각 포함하는 리드
    를 포함하며,
    상기 단자는 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소 중 적어도 하나의 메모리 저장 어레이의 이용 가능한 모든 어드레스가능 메모리 위치(addressable memory location) 중에서 어드레스가능 메모리 위치를 결정하기 위해, 상기 마이크로전자 패키지 내에서 회로(circuitry)가 이용 가능한 어드레스 정보를 전달(carry)하도록 구성되고,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 적어도 일부의 단자는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택에 장착되고, 이를 통해 전기적으로 접속되는,
    마이크로전자 어셈블리.
  2. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지의 각각의 상기 마이크로전자 요소는 더 많은 수의 능동 소자(active device)를 구현하여, 다른 기능보다 메모리 저장 어레이 기능을 제공하는, 마이크로전자 어셈블리.
  3. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지의 단자는 상기 어드레스가능 메모리 위치를 결정하기 위해, 상기 각각의 마이크로전자 패키지 내에서 상기 회로가 이용 가능한 모든 어드레스 정보를 전달하도록 구성된, 마이크로전자 어셈블리.
  4. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지의 단자는 상기 각각의 마이크로전자 패키지의 상기 마이크로전자 요소의 동작 모드(operating mode)를 제어하는 정보를 전달하도록 구성되는, 마이크로전자 어셈블리.
  5. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지의 단자는 상기 각각의 마이크로전자 패키지에 전송되는 모든 명령 신호(command signal)를 전달하도록 구성되고,
    상기 명령 신호는 기록 인에이블(write enable) 신호, 로우 어드레스 스트로브(row address strobe) 신호, 및 컬럼 어드레스 스트로브(column adress strobe) 신호인, 마이크로전자 어셈블리.
  6. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지의 단자는 상기 각각의 마이크로전자 패키지에 전송되는 클록 신호를 전달하도록 구성되고,
    상기 클록 신호는 상기 어드레스 정보를 전달하는 신호의 샘플링(sampling)을 위해 이용되는, 마이크로전자 어셈블리.
  7. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지의 단자는 상기 각각의 마이크로전자 패키지에 전송되는 모든 뱅크 어드레스(bank address) 신호를 전달하도록 구성되는, 마이크로전자 어셈블리.
  8. 제1항에 있어서,
    상기 회로 패널은 각각의 상기 마이크로전자 패키지에 전송되는 어드레스 정보 모두를 전달하도록 구성된 복수의 컨덕터를 가지는 버스를 포함하고,
    상기 컨덕터는 상기 제1 표면 및 제2 표면과 평행한 제1 방향으로 연장되는, 마이크로전자 어셈블리.
  9. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지의 단자는 제1 단자이고,
    상기 각각의 마이크로전자 패키지의 제2 표면은 상기 중앙 영역과, 서로 반대되는 제1 에지(edge) 및 제2 에지 사이의 주변 영역을 포함하며, 상기 서로 반대되는 제1 에지 및 제2 에지는 상기 각각의 기판의 제1 표면 및 제2 표면 사이에서 연장되며,
    각각의 상기 마이크로전자 패키지는 복수의 제2 단자를 더 포함하고,
    상기 복수의 제2 단자의 적어도 일부가 적어도 하나의 상기 주변 영역 내의 상기 각각의 기판의 제2 표면에 노출되고,
    상기 제2 단자는 상기 각각의 마이크로전자 패키지를 적어도 하나의 외부 구성요소와 접속하도록 구성되며,
    상기 복수의 제2 단자 중 적어도 일부는 어드레스 신호가 아닌 다른 신호를 전달하도록 구성되는, 마이크로전자 어셈블리.
  10. 제9항에 있어서,
    상기 복수의 제2 단자 중 적어도 일부는 제2 단자는 상기 어드레스 정보가 아닌 다른 정보를 전달하도록 구성되는, 마이크로전자 어셈블리.
  11. 제1항에 있어서,
    적어도 일부의 상기 리드는 적어도 하나의 상기 애퍼처를 통해 연장되는 와이어 본드(wire bond)를 포함하는, 마이크로전자 어셈블리.
  12. 제11항에 있어서,
    상기 리드 모두는 적어도 하나의 상기 애퍼처를 통해 연장되는 와이어 본드인, 마이크로전자 어셈블리.
  13. 제1항에 있어서,
    적어도 일부의 상기 리드는 리드 본드(lead bond)를 포함하는, 마이크로전자 어셈블리.
  14. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지의 제1 마이크로전자 요소 및 제2 마이크로전자 요소의 표면은 상기 각각의 기판의 제1 표면과 평행한 단일 평면 내에 배열되고,
    상기 각각의 마이크로전자 패키지의 제3 마이크로전자 요소의 표면은 적어도 부분적으로 상기 각각의 마이크로전자 패키지의 제1 마이크로전자 요소 및 제2 마이크로전자 요소 중 적어도 하나의 뒷면 위에 놓이는, 마이크로전자 어셈블리.
  15. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지의 모든 마이크로전자 요소의 표면은 상기 각각의 기판의 제1 표면에 평행한 단일 평면 내에 배열되는, 마이크로전자 어셈블리.
  16. 제1항에 있어서,
    적어도 하나의 상기 마이크로전자 패키지는 상기 각각의 마이크로전자 패키지의 적어도 하나의 마이크로전자 요소와 열적 교환하는 히트 스프래더(heat spreader)를 포함하는, 마이크로전자 어셈블리.
  17. 제1항에 있어서,
    각각의 상기 마이크로전자 요소의 메모리 저장 어레이 기능은 NAND 플래시, 저항성 RAM(resistive RAM), 위상-변화 메모리(phase-change memory, PCM), 자기 RAM(magnetic RAM), 정적 RAM(static RAM), 동적 RAM(dynamic RAM), 스핀-토크 RAM(spin-torque RAM), 또는 콘텐츠-어드레스가능 메모리(content-addressable memory) 기술로 구현되는, 마이크로전자 어셈블리.
  18. 제1항에 있어서,
    각각의 상기 마이크로전자 요소는 동적 랜덤 액세스 메모리(DRAM) 집적 회로 칩을 포함하는, 마이크로전자 어셈블리.
  19. 제1항에 있어서,
    각각의 상기 마이크로전자 요소는 다른 마이크로전자 요소와 기능적으로 및 기계적으로 동등한, 마이크로전자 어셈블리.
  20. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지의 기판은 제4 애퍼처를 포함하고,
    상기 제4 애퍼처는 상기 각각의 마이크로전자 패키지의 제1 축 및 제2 축과 교차하고, 상기 제4 애퍼처의 길이 방향으로 연장되는 제4 축을 포함하며,
    상기 각각의 마이크로전자 패키지는,
    상기 각각의 기판의 제1 표면과 대면하는 표면을 포함하는 제4 마이크로전자 요소로서, 메모리 저장 어레이 기능을 포함하고, 상기 표면에 노출되고 상기 각각의 기판의 적어도 하나의 상기 애퍼처와 정렬하는 복수의 콘택을 포함하는 제4 마이크로전자 요소; 및
    상기 각각의 단자와 상기 각각의 제4 마이크로전자 요소의 콘택 사이에 전기적으로 접속된 제2 리드로서, 적어도 하나의 상기 애퍼처와 정렬하는 부분을 각각 포함하는 제2 리드
    를 더 포함하는, 마이크로전자 어셈블리.
  21. 제1항에 있어서,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 단자는 제1 그리드 및 제2 그리드의 위치에 배열되고,
    상기 제1 그리드 및 제2 그리드는 상기 회로 패널의 제1 표면 및 제2 표면과 평행한 X 및 Y 직교 방향으로, 상기 정렬은 상기 제1 그리드 및 제2 그리드의 인접하는 단자 사이의 최소 피치와 동일한 거리 내의 정렬인, 마이크로전자 어셈블리.
  22. 제21항에 있어서,
    상기 제1 그리드 및 제2 그리드는 상기 X 및 Y 직교 방향으로 서로 정렬되어, 상기 제1 그리드 및 제2 그리드의 단자가 X 및 Y 방향에서 서로 일치하는, 마이크로전자 어셈블리.
  23. 제21항에 있어서,
    상기 각각의 그리드의 단자는 4개 이하의 컬럼 내에 배열되는, 마이크로전자 어셈블리.
  24. 제21항에 있어서,
    상기 각각의 그리드의 단자는 2개 이하의 컬럼 내에 배열되는, 마이크로전자 어셈블리.
  25. 제21항에 있어서,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 그리드는 기능적으로 및 기계적으로 매칭되는(matched), 마이크로전자 어셈블리.
  26. 제21항에 있어서,
    상기 각각의 그리드의 모든 위치는 대응하는 하나의 단자에 의해 점유되는, 마이크로전자 어셈블리.
  27. 제21항에 있어서,
    상기 각각의 그리드의 적어도 하나의 위치는 단자에 의해 점유되지 않는, 마이크로전자 어셈블리.
  28. 제21항에 있어서,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 그리드는 서로의 적어도 90%가 위에 놓이게 되는(overlie), 마이크로전자 어셈블리.
  29. 제1항에 있어서,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 단자는 제1 그리드 및 제2 그리드의 위치에 배열되고,
    상기 제1 마이크로전자 패키지의 제1 그리드 및 상기 제2 마이크로전자 패키지의 제2 그리드는 서로 정렬되고, 제1 마이크로전자 패키지의 제2 그리드와 제2 마이크로전자 패키지의 제1 그리드는 서로 정렬되며,
    상기 정렬은 상기 회로 패널의 제1 표면 및 제2 표면과 평행한 X 및 Y 직교 방향의 정렬이고, 상기 제1 그리드 및 제2 그리드의 인접하는 단자 사이의 최소 피치와 동일한 거리 내의 정렬인, 마이크로전자 어셈블리.
  30. 제1항에 있어서,
    상기 각각의 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 단자는 상기 각각의 기판의 가상 중개 축(theoretical intermediate axis)의 제1 측 상에 배치되는 상기 단자의 제1 세트와 상기 제1 측과 반대인, 상기 가상 중개 축의 제2 측 상에 배치되는 상기 단자의 제2 세트를 포함하고,
    상기 각각의 마이크로전자 패키지의 각각의 상기 제1 세트 및 제2 세트는 상기 어드레스 정보를 전달하도록 구성되고,
    상기 각각의 마이크로전자 패키지의 제1 세트 내의 제1 단자의 신호 할당(signal assignment)은 동일한 마이크로전자 패키지의 제2 세트 내의 제1 단자의 신호 할당의 미러 이미지(mirror image)인, 마이크로전자 어셈블리.
  31. 제30항에 있어서,
    상기 각각의 마이크로전자 패키지의 제1 세트 및 제2 세트의 단자는 제1 그리드 및 제2 그리드 각각 내의 위치에 배치되고, 상기 각각의 마이크로전자 패키지의 제1 그리드 및 제2 그리드 내의 단자의 컬럼은 각각의 기판의 반대되는 제1 에지 및 제2 에지와 평행한 방향에서 연장되는, 마이크로전자 어셈블리.
  32. 제1항에 있어서,
    상기 제1 마이크로전자 패키지의 하나의 단자와 여기에 접속된 제2 마이크로전자 패키지의 대응하는 하나의 단자 사이의, 상기 회로 패널을 통한 전기적 접속의 스텁(stub) 길이는 상기 제1 마이크로전자 패키지의 단자의 최소 피치의 7배보다 작은, 마이크로전자 어셈블리.
  33. 제1항에 있어서,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 단자 사이의, 상기 회로 패널을 통한 적어도 일부의 전기적 접속은 대략 상기 회로 패널의 두께의 전기적 길이를 가지는, 마이크로전자 어셈블리.
  34. 제1항에 있어서,
    상기 패널 콘택은,
    상기 회로 패널의 제1 표면에 노출되어 선형적으로 연장되는 제1 컬럼 및 제2 컬럼 내에 배열된 제1 패널 콘택; 및
    상기 회로 패널의 제2 표면에 노출되어 선형적으로 연장되는 제1 컬럼 및 제2 컬럼 내에 배열된 제2 패널 콘택
    을 포함하고,
    상기 제1 패널 콘택은 상기 제1 마이크로전자 패키지의 단자와 결합되며,
    상기 제2 패널 콘택은 상기 제2 마이크로전자 패키지의 단자와 결합되고,
    상기 제1 패널 콘택의 제1 컬럼은 상기 회로 패널의 제1 표면 및 제2 표면과 평행한 X 및 Y 직교 방향에서, 상기 제2 패널 콘택의 제2 컬럼과 정렬되고, 상기 제1 패널 콘택의 제2 컬럼은 상기 X 및 Y 직교 방향에서 상기 제2 패널 콘택의 제1 컬럼과 정렬되며,
    상기 제1 패널 콘택의 제1 컬럼 내의 각각의 콘택은 상기 제2 패널 콘택의 제1 컬럼의 대응하는 콘택과 결합되고, 상기 제1 패널 콘택의 제2 컬럼 내의 각각의 콘택은 상기 제2 패널 콘택의 제2 컬럼 내의 대응하는 콘택과 결합되는, 마이크로전자 어셈블리.
  35. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지의 단자는 단일 컬럼 내에 배열되고,
    상기 회로 패널은 하나 이상의 마이크로전자 패키지의 단자가 전기적으로 접속되는 회로 패널 상의 각각의 접속 구역 사이에서 어드레스 정보를 루팅(routing)하기 단지 하나의 루팅 레이어를 포함하는, 마이크로전자 어셈블리.
  36. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지의 단자는 2개의 평행 컬럼 내에 배열되고,
    상기 회로 패널은 하나 이상의 마이크로전자 패키지의 단자가 전기적으로 접속되는 회로 패널의 각각의 접속 구역 사이에서 어드레스 정보를 루팅하기 위한 2개 이하의 루팅 레이어를 포함하는, 마이크로전자 어셈블리.
  37. 제1항에 있어서,
    상기 회로 패널은 30ppm/℃ 보다 작은, 회로 패널의 평면 내의 CTE를 가지는 요소를 포함하는, 마이크로전자 어셈블리.
  38. 제1항에 있어서,
    상기 각각의 마이크로전자 패키지는, 상기 각각의 마이크로전자 패키지 내의 하나 이상의 상기 마이크로전자 요소 및 상기 각각의 단자 중 적어도 일부와 전기적으로 접속되는 반도체 요소를 포함하고,
    상기 각각의 반도체 요소는 상기 각각의 마이크로전자 패키지의 하나 이상의 상기 단자에 수신된 적어도 하나의 신호를 재생성(regenerate)하도록 또는 적어도 부분적으로 디코딩(decoding)하도록 구성되는 것 중 적어도 하나로 구성되는, 마이크로전자 어셈블리.
  39. 복수의 제1항에 따른 마이크로전자 어셈블리를 포함하고,
    상기 각각의 마이크로전자 어셈블리는 상기 마이크로전자 어셈블리 각각에 또는 각각으로부터 신호를 전송하기 위해, 제2 회로 패널에 장착되고 전기적으로 접속되는, 모듈.
  40. 제1항에 따른 마이크로전자 어셈블리; 및
    상기 마이크로전자 어셈블리와 전기적으로 접속된 하나 이상의 다른 전자 구성요소를 포함하는 시스템.
  41. 제40항에 있어서,
    하우징을 더 포함하고,
    상기 마이크로전자 어셈블리 및 하나 이상의 다른 전자 구성요소가 상기 하우징에 내장되는, 시스템.
  42. 마이크로전자 어셈블리로서,
    제1 마이크로전자 패키지 및 제2 마이크로전자 패키지; 및
    서로 반대되는 제1 표면 및 제2 표면과, 서로 반대되는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택을 포함하는 회로 패널
    을 포함하고,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지 각각은,
    서로 반대되는 제1 표면 및 제2 표면과, 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 제1 애퍼처, 제2 애퍼처, 및 제3 애퍼처를 포함하는 기판으로서, 상기 애퍼처는 각각의 애퍼처의 길이 방향으로 연장되는 제1 축, 제2 축, 및 제3 축을 가지고, 상기 제1 축 및 제2 축은 서로 평행하며, 상기 제3 축은 상기 제1 축 및 제2 축과 교차하고, 상기 제2 표면은 상기 제1 축 및 제2 축 사이에 배치된 중앙 영역을 가지는, 기판;
    상기 기판의 제1 표면에 대면하는 표면 및 복수의 컨택을 각각 가지는 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소로서, 상기 복수의 컨택은 각각의 마이크로전자 요소의 표면에 노출되고 상기 애퍼처 중 적어도 하나와 정렬되며, 각각의 마이크로전자 요소는 더 많은 수의 능동 소자를 구현하여, 다른 기능보다 메모리 저장 어레이 기능을 제공하는, 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소;
    상기 제2 표면의 중앙 영역 내의 상기 제2 표면에 노출된 복수의 단자로서, 상기 마이크로전자 패키지를 상기 마이크로전자 패키지 외부의 적어도 하나의 구성요소와 접속하도록 구성되는 복수의 단자; 및
    상기 단자와 각각의 상기 마이크로전자 요소의 콘택 사이에 전기적으로 접속된 리드로서, 적어도 하나의 상기 애퍼처와 정렬되는 부분을 각각 포함하는, 리드
    를 포함하고,
    상기 단자는 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소 중 적어도 하나의 메모리 저장 어레이의 이용 가능한 모든 어드레스가능 메모리 위치 중에서 어드레스가능 메모리 위치를 결정하기 위해, 상기 마이크로전자 패키지 내에서 회로가 이용 가능한 어드레스 정보의 대부분을 전달하도록 구성되며,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 적어도 일부의 단자는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택에 장착되고, 이를 통해 전기적으로 접속되는,
    마이크로전자 어셈블리.
  43. 제42항에 있어서,
    상기 각각의 마이크로전자 패키지의 단자는 상기 어드레스가능 메모리 위치를 결정하기 위해, 상기 각각의 마이크로전자 패키지 내에서 상기 회로가 이용 가능한 어드레스 정보의 적어도 3/4를 전달하도록 구성되는, 마이크로전자 어셈블리.
  44. 마이크로전자 어셈블리로서,
    제1 마이크로전자 패키지 및 제2 마이크로전자 패키지; 및
    서로 반대되는 제1 표면 및 제2 표면과, 서로 반대되는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택을 포함하는 회로 패널
    을 포함하고,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지 각각은,
    서로 반대되는 제1 표면 및 제2 표면과, 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 제1 애퍼처, 제2 애퍼처, 및 제3 애퍼처를 포함하는 기판으로서, 제1 축은 상기 제1 애퍼처 및 제2 애퍼처의 길이 방향으로 연장되고, 상기 제3 애퍼처는 상기 제1 축과 교차하고 상기 제3 애퍼처의 길이 방향으로 연장되는 제2 축을 포함하고, 상기 제2 표면은 상기 제1 애퍼처 및 제2 애퍼처 각각의 인접하는 말단(end)에 배치된 제1 평행선 및 제2 평행선 사이에 배치된 중앙 영역을 포함하는, 기판;
    상기 기판의 제1 표면에 대면하는 표면 및 복수의 컨택을 각각 가지는 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소로서, 상기 복수의 컨택은 각각의 마이크로전자 요소의 표면에 노출되고 상기 애퍼처 중 적어도 하나와 정렬되며, 각각의 마이크로전자 요소는 메모리 저장 어레이 기능을 가지는, 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소;
    상기 제2 표면의 중앙 영역 내의 상기 제2 표면에 노출된 복수의 단자로서, 상기 마이크로전자 패키지를 상기 마이크로전자 패키지 외부의 적어도 하나의 구성요소와 접속하도록 구성되는 복수의 단자; 및
    상기 단자와 각각의 상기 마이크로전자 요소의 콘택 사이에 전기적으로 접속된 리드로서, 적어도 하나의 상기 애퍼처와 정렬되는 부분을 각각 포함하는 리드
    를 포함하고,
    상기 단자는 제1 마이크로전자 요소, 제2 마이크로전자 요소, 및 제3 마이크로전자 요소 중 적어도 하나의 메모리 저장 어레이의 이용 가능한 모든 어드레스가능 메모리 위치 중에서 어드레스가능 메모리 위치를 결정하기 위해, 상기 마이크로전자 패키지 내에서 회로가 이용 가능한 어드레스 정보를 전달하도록 구성되며,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 적어도 일부의 단자는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택에 장착되고, 이를 통해 전기적으로 접속되는,
    마이크로전자 어셈블리.
  45. 제44항에 있어서,
    상기 각각의 마이크로전자 패키지의 각각의 마이크로전자 요소는 더 많은 수의 능동 소자를 구현하여, 다른 기능보다 메모리 저장 어레이 기능을 제공하는, 마이크로전자 어셈블리.
  46. 마이크로전자 어셈블리로서,
    제1 마이크로전자 패키지 및 제2 마이크로전자 패키지; 및
    서로 반대되는 제1 표면 및 제2 표면과, 서로 반대되는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택을 포함하는 회로 패널
    을 포함하고,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지 각각은,
    서로 반대되는 제1 표면 및 제2 표면과, 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 제1 애퍼처 및 제2 애퍼처를 포함하는 기판으로서, 상기 각각의 애퍼처는 상기 애퍼처의 길이 방향으로 연장되는 각각 교차하는 제1 축 및 제2 축을 가지고, 상기 제2 표면은 상기 각각의 기판의 상기 제1 애퍼처와 인접하여 배치된 중앙 영역을 포함하는, 기판;
    상기 기판의 제1 표면에 대면하는 표면 및 복수의 컨택을 각각 가지는 제1 마이크로전자 요소 및 제2 마이크로전자 요소로서, 상기 복수의 컨택은 각각의 마이크로전자 요소의 표면에 노출되고 상기 애퍼처 중 적어도 하나와 정렬되며, 각각의 마이크로전자 요소는 메모리 저장 어레이 기능을 가지는, 제1 마이크로전자 요소 및 제2 마이크로전자 요소;
    상기 제2 표면의 중앙 영역 내의 상기 제2 표면에 노출된 복수의 단자로서, 상기 마이크로전자 패키지를 상기 마이크로전자 패키지 외부의 적어도 하나의 구성요소와 접속하도록 구성되고, 가상 중개 축의 제1 측 상에 배치되는 상기 단자의 제1 세트와 상기 제1 측과 반대인, 상기 가상 중개 축의 제2 측 상에 배치되는 상기 단자의 제2 세트를 포함하며, 상기 제1 애퍼처가 상기 단자의 제1 세트 및 제2 세트 사이에 적어도 부분적으로 배치되는 복수의 단자; 및
    상기 단자와 각각의 상기 마이크로전자 요소의 콘택 사이에 전기적으로 접속된 리드로서, 적어도 하나의 상기 애퍼처와 정렬되는 부분을 각각 포함하는, 리드
    를 포함하고,
    상기 단자의 제1 세트 및 제2 세트 각각은 상기 제1 마이크로전자 요소 및 제2 마이크로전자 요소 중 적어도 하나의 메모리 저장 어레이의 이용 가능한 모든 어드레스가능 메모리 위치 중에서 어드레스가능 메모리 위치를 결정하기 위해, 상기 각각의 마이크로전자 패키지 내에서 회로가 이용 가능한 어드레스 정보를 전달하도록 구성되며,
    상기 제1 세트 내의 단자의 신호 할당은 상기 제2 세트 내의 단자의 신호 할당의 미러 이미지이고,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 적어도 일부의 단자는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택에 장착되고, 이를 통해 전기적으로 접속되는,
    마이크로전자 어셈블리.
  47. 제46항에 있어서,
    상기 각각의 마이크로전자 패키지의 각각의 마이크로전자 요소는 더 많은 수의 능동 소자를 구현하여, 다른 기능보다 메모리 저장 어레이 기능을 제공하는, 마이크로전자 어셈블리.
  48. 마이크로전자 어셈블리로서,
    제1 마이크로전자 패키지 및 제2 마이크로전자 패키지; 및
    서로 반대되는 제1 표면 및 제2 표면과, 서로 반대되는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택을 포함하는 회로 패널
    을 포함하고,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지 각각은,
    서로 반대되는 제1 표면 및 제2 표면과, 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 제1 애퍼처 및 제2 애퍼처를 포함하는 기판으로서, 상기 제1 애퍼처는 상기 제1 애퍼처의 길이의 제1 방향으로 연장되는 축을 포함하고, 상기 제2 애퍼처는 상기 제1 방향과 교차하는 제2 방향으로 연장되는 길이를 가지며, 상기 제2 애퍼처는 상기 각각의 기판의 상기 제1 애퍼처와 인접하는 말단을 포함하고, 상기 제2 표면은 상기 축과, 상기 제2 애퍼처의 말단과 접하는 상기 축과 평행한 선 사이에 배치된 중앙 영역을 포함하는, 기판;
    상기 기판의 제1 표면에 대면하는 표면 및 복수의 컨택을 각각 가지는 제1 마이크로전자 요소 및 제2 마이크로전자 요소로서, 상기 복수의 컨택은 각각의 마이크로전자 요소의 표면에 노출되고 상기 애퍼처 중 적어도 하나와 정렬되며, 각각의 마이크로전자 요소는 메모리 저장 어레이 기능을 가지는, 제1 마이크로전자 요소 및 제2 마이크로전자 요소;
    상기 제2 표면의 중앙 영역 내의 상기 제2 표면에 노출된 복수의 단자로서, 상기 마이크로전자 패키지를 상기 마이크로전자 패키지 외부의 적어도 하나의 구성요소와 접속하도록 구성되는 복수의 단자; 및
    상기 단자와 각각의 상기 마이크로전자 요소의 콘택 사이에 전기적으로 접속된 리드로서, 적어도 하나의 상기 애퍼처와 정렬되는 부분을 각각 포함하는, 리드
    를 포함하고,
    상기 단자는 제1 마이크로전자 요소 및 제2 마이크로전자 요소 중 적어도 하나의 메모리 저장 어레이의 이용 가능한 모든 어드레스가능 메모리 위치 중에서 어드레스가능 메모리 위치를 결정하기 위해, 상기 마이크로전자 패키지 내에서 회로가 이용 가능한 어드레스 정보를 전달하도록 구성되며,
    상기 제1 마이크로전자 패키지 및 제2 마이크로전자 패키지의 적어도 일부의 단자는 상기 제1 표면 및 제2 표면 각각에 노출된 패널 콘택에 장착되고, 이를 통해 전기적으로 접속되는,
    마이크로전자 어셈블리.
  49. 제48항에 있어서,
    상기 각각의 마이크로전자 패키지의 각각의 마이크로전자 요소는 더 많은 수의 능동 소자를 구현하여, 다른 기능보다 메모리 저장 어레이 기능을 제공하는, 마이크로전자 어셈블리.
KR1020147012042A 2011-10-03 2012-10-02 패키지의 메모리 모듈 KR20140085488A (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201161542553P 2011-10-03 2011-10-03
US61/542,553 2011-10-03
US13/354,747 2012-01-20
US13/354,747 US8254155B1 (en) 2011-10-03 2012-01-20 Stub minimization for multi-die wirebond assemblies with orthogonal windows
US13/439,317 2012-04-04
US13/439,317 US8659140B2 (en) 2011-10-03 2012-04-04 Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US13/440,515 2012-04-05
US13/440,515 US8441111B2 (en) 2011-10-03 2012-04-05 Stub minimization for multi-die wirebond assemblies with parallel windows
PCT/US2012/058423 WO2013052458A1 (en) 2011-10-03 2012-10-02 Memory modules in packages

Publications (1)

Publication Number Publication Date
KR20140085488A true KR20140085488A (ko) 2014-07-07

Family

ID=48044089

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020147012144A KR101894825B1 (ko) 2011-10-03 2012-09-28 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
KR1020147012128A KR101894823B1 (ko) 2011-10-03 2012-09-28 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
KR1020147012042A KR20140085488A (ko) 2011-10-03 2012-10-02 패키지의 메모리 모듈
KR1020147012040A KR20140085487A (ko) 2011-10-03 2012-10-02 직교 윈도우를 가지는 멀티-다이 와이어 본드 어셈블리에 대한 stub 최소화

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020147012144A KR101894825B1 (ko) 2011-10-03 2012-09-28 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
KR1020147012128A KR101894823B1 (ko) 2011-10-03 2012-09-28 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020147012040A KR20140085487A (ko) 2011-10-03 2012-10-02 직교 윈도우를 가지는 멀티-다이 와이어 본드 어셈블리에 대한 stub 최소화

Country Status (6)

Country Link
US (2) US8981547B2 (ko)
EP (4) EP2764544A1 (ko)
JP (4) JP5887415B2 (ko)
KR (4) KR101894825B1 (ko)
TW (6) TWI490989B (ko)
WO (4) WO2013052373A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
JP5887415B2 (ja) * 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
JP2014165210A (ja) * 2013-02-21 2014-09-08 Fujitsu Component Ltd モジュール基板
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9343385B2 (en) * 2014-07-30 2016-05-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device comprising a chip substrate, a mold, and a buffer layer
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
KR102354986B1 (ko) * 2015-07-08 2022-01-24 삼성전자주식회사 솔리드 스테이트 드라이브
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
KR102413441B1 (ko) 2015-11-12 2022-06-28 삼성전자주식회사 반도체 패키지
US10297575B2 (en) * 2016-05-06 2019-05-21 Amkor Technology, Inc. Semiconductor device utilizing an adhesive to attach an upper package to a lower die
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
EP3333852B1 (en) * 2016-12-06 2019-04-24 Axis AB Memory arrangement
KR102545473B1 (ko) * 2018-10-11 2023-06-19 삼성전자주식회사 반도체 패키지
US11495519B2 (en) * 2019-06-07 2022-11-08 Dana Canada Corporation Apparatus for thermal management of electronic components
JP7400537B2 (ja) * 2020-02-27 2023-12-19 セイコーエプソン株式会社 半導体装置
JP7400536B2 (ja) * 2020-02-27 2023-12-19 セイコーエプソン株式会社 半導体装置
US11742295B2 (en) 2020-12-28 2023-08-29 Global Unichip Corporation Interface of integrated circuit die and method for arranging interface thereof
TWI845252B (zh) * 2023-04-12 2024-06-11 頎邦科技股份有限公司 半導體封裝構造及其晶片

Family Cites Families (248)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3670208A (en) 1970-07-13 1972-06-13 Logic Dynamics Inc Microelectronic package, buss strip and printed circuit base assembly
US5163024A (en) 1983-12-30 1992-11-10 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing serial shift registers selected by column address
US4747081A (en) 1983-12-30 1988-05-24 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing serial shift registers selected by column address
US5210639A (en) 1983-12-30 1993-05-11 Texas Instruments, Inc. Dual-port memory with inhibited random access during transfer cycles with serial access
JPS6193694A (ja) * 1984-10-15 1986-05-12 松下電器産業株式会社 集積回路装置
JPH0115997Y2 (ko) 1984-11-27 1989-05-11
JPS63232389A (ja) 1987-03-20 1988-09-28 株式会社日立製作所 面実装パツケ−ジの配線方式
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5369552A (en) * 1992-07-14 1994-11-29 Ncr Corporation Multi-chip module with multiple compartments
US5731633A (en) 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
JPH07147386A (ja) 1993-09-29 1995-06-06 Toshiba Micro Electron Kk 半導体装置とその製造方法およびそれに用いる器具
JPH0823149A (ja) 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
SE509201C2 (sv) 1994-07-20 1998-12-14 Sandvik Ab Aluminiumoxidbelagt verktyg
JP3487524B2 (ja) 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
JPH11505957A (ja) 1995-05-26 1999-05-25 ランバス・インコーポレーテッド 半導体チップ用のチップ・ソケット・アセンブリおよびチップ・ファイル・アセンブリ
JP3869045B2 (ja) 1995-11-09 2007-01-17 株式会社日立製作所 半導体記憶装置
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
TW312044B (en) 1996-02-23 1997-08-01 Mitsubishi Electric Corp The semiconductor package
JPH09237800A (ja) 1996-02-29 1997-09-09 Toshiba Corp 半導体装置
US6460245B1 (en) 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
US20040061220A1 (en) 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
AU3141297A (en) * 1996-05-24 1997-12-09 Tessera, Inc. Connectors for microelectronic elements
US5793116A (en) * 1996-05-29 1998-08-11 Mcnc Microelectronic packaging using arched solder columns
JP2845218B2 (ja) * 1996-10-02 1999-01-13 日本電気株式会社 電子部品の実装構造およびその製造方法
US6130116A (en) * 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6323436B1 (en) 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JPH1143503A (ja) 1997-07-25 1999-02-16 Nippon Mektron Ltd 変性アクリル系ゴムの製造法
JPH1187640A (ja) 1997-09-09 1999-03-30 Hitachi Ltd 半導体装置および電子装置
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US5899705A (en) 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
US6343019B1 (en) 1997-12-22 2002-01-29 Micron Technology, Inc. Apparatus and method of stacking die on a substrate
US6742098B1 (en) 2000-10-03 2004-05-25 Intel Corporation Dual-port buffer-to-memory interface
US6261867B1 (en) * 1998-03-13 2001-07-17 Stratedge Corporation Method of making a package for microelectronic devices using iron oxide as a bonding agent
US6197665B1 (en) 1998-04-15 2001-03-06 Tessera, Inc. Lamination machine and method to laminate a coverlay to a microelectronic package
US5949700A (en) 1998-05-26 1999-09-07 International Business Machines Corporation Five square vertical dynamic random access memory cell
US6297960B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
JP3420703B2 (ja) 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP3179420B2 (ja) 1998-11-10 2001-06-25 日本電気株式会社 半導体装置
US6461895B1 (en) 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
US6815251B1 (en) 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
US6856013B1 (en) 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
JP3914651B2 (ja) 1999-02-26 2007-05-16 エルピーダメモリ株式会社 メモリモジュールおよびその製造方法
JP2000315776A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP2000340737A (ja) 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
KR100393095B1 (ko) 1999-06-12 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지와 그 제조방법
US6252264B1 (en) 1999-07-30 2001-06-26 International Business Machines Corporation Integrated circuit chip with features that facilitate a multi-chip module having a number of the chips
JP2001053243A (ja) 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
SG83742A1 (en) 1999-08-17 2001-10-16 Micron Technology Inc Multi-chip module with extension
US6255899B1 (en) 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
US6307769B1 (en) 1999-09-02 2001-10-23 Micron Technology, Inc. Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices
JP2001203318A (ja) 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
US6710446B2 (en) 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
AU2001242156A1 (en) * 2000-03-17 2001-09-24 Magna Interior Systems Inc. A cross car duct with integrated mode doors and hvac module
WO2001071806A1 (fr) 2000-03-21 2001-09-27 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
US6518794B2 (en) 2000-04-24 2003-02-11 International Business Machines Corporation AC drive cross point adjust method and apparatus
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
TW445608B (en) 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
JP2001339043A (ja) 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
JP2002076252A (ja) 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
US6577004B1 (en) 2000-08-31 2003-06-10 Micron Technology, Inc. Solder ball landpad design to improve laminate performance
US6462423B1 (en) 2000-08-31 2002-10-08 Micron Technology, Inc. Flip-chip with matched lines and ground plane
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6980184B1 (en) 2000-09-27 2005-12-27 Alien Technology Corporation Display devices and integrated circuits
JP2002118199A (ja) 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置
US6658530B1 (en) 2000-10-12 2003-12-02 Sun Microsystems, Inc. High-performance memory module
DE10055001A1 (de) 2000-11-07 2002-05-16 Infineon Technologies Ag Speicheranordnung mit einem zentralen Anschlussfeld
JP4608763B2 (ja) 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US6628528B2 (en) 2000-11-30 2003-09-30 Theodore Zale Schoenborn Current sharing in memory packages
US20020122902A1 (en) 2000-11-30 2002-09-05 Tetsuji Ueda Blank for an optical member as well as vessel and method of producing the same
US6798044B2 (en) 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6528408B2 (en) 2001-05-21 2003-03-04 Micron Technology, Inc. Method for bumped die and wire bonded board-on-chip package
DE10126310B4 (de) 2001-05-30 2006-05-18 Infineon Technologies Ag Leiterplattenvorrichtung, deren Verwendung und Halbleiterspeichervorrichtung
KR100415281B1 (ko) 2001-06-29 2004-01-16 삼성전자주식회사 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지
JP5004385B2 (ja) 2001-08-03 2012-08-22 ルネサスエレクトロニクス株式会社 半導体メモリチップとそれを用いた半導体メモリ装置
DE10139085A1 (de) * 2001-08-16 2003-05-22 Infineon Technologies Ag Leiterplattensystem, Verfahren zum Betreiben eines Leiterplattensystems, Leiterplatteneinrichtung und deren Verwendung, und Halbleitervorrichtung und deren Verwendung
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
DE10297316T5 (de) 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6831301B2 (en) 2001-10-15 2004-12-14 Micron Technology, Inc. Method and system for electrically coupling a chip to chip package
KR100454123B1 (ko) 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
SG118103A1 (en) 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
US6692987B2 (en) 2001-12-12 2004-02-17 Micron Technology, Inc. BOC BGA package for die with I-shaped bond pad layout
US6686819B2 (en) 2002-02-01 2004-02-03 Intel Corporation Dual referenced microstrip
US6982485B1 (en) 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US6740821B1 (en) 2002-03-01 2004-05-25 Micron Technology, Inc. Selectively configurable circuit board
TW567593B (en) 2002-03-21 2003-12-21 Nanya Technology Corp Packaging method of memory and apparatus of the same
US7109588B2 (en) 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
KR100460063B1 (ko) 2002-05-03 2004-12-04 주식회사 하이닉스반도체 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP2004063767A (ja) 2002-07-29 2004-02-26 Renesas Technology Corp 半導体装置
DE10234951B4 (de) 2002-07-31 2009-01-02 Qimonda Ag Verfahren zur Herstellung von Halbleiterschaltungsmodulen
US6765288B2 (en) 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
JP4221238B2 (ja) 2002-09-26 2009-02-12 エルピーダメモリ株式会社 メモリモジュール
JP2004128155A (ja) 2002-10-01 2004-04-22 Renesas Technology Corp 半導体パッケージ
JP3742051B2 (ja) 2002-10-31 2006-02-01 エルピーダメモリ株式会社 メモリモジュール、メモリチップ、及びメモリシステム
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
US7550842B2 (en) 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
DE10259221B4 (de) 2002-12-17 2007-01-25 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
JP2004221215A (ja) 2003-01-14 2004-08-05 Renesas Technology Corp 半導体装置
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US6961259B2 (en) 2003-01-23 2005-11-01 Micron Technology, Inc. Apparatus and methods for optically-coupled memory systems
US6879028B2 (en) 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
JP4072505B2 (ja) 2003-02-28 2008-04-09 エルピーダメモリ株式会社 積層型半導体パッケージ
TW200419752A (en) 2003-03-18 2004-10-01 United Test Ct Inc Semiconductor package with heat sink
US7102217B2 (en) 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
JP3940694B2 (ja) 2003-04-18 2007-07-04 株式会社東芝 半導体装置及びその製造方法
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4046026B2 (ja) 2003-06-27 2008-02-13 株式会社日立製作所 半導体装置
US7145226B2 (en) * 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers
TWI297203B (en) * 2003-06-30 2008-05-21 United Microelectronics Corp Microelectronic package
US7183643B2 (en) 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
US7034391B2 (en) 2003-11-08 2006-04-25 Chippac, Inc. Flip chip interconnection pad layout
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7989940B2 (en) 2003-12-19 2011-08-02 Tessera, Inc. System and method for increasing the number of IO-s on a ball grid package by wire bond stacking of same size packages through apertures
US7262507B2 (en) 2003-12-26 2007-08-28 Nec Electronics Corporation Semiconductor-mounted device and method for producing same
WO2005065207A2 (en) * 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US7181584B2 (en) 2004-02-05 2007-02-20 Micron Technology, Inc. Dynamic command and/or address mirroring system and method for memory modules
JP4119866B2 (ja) 2004-05-12 2008-07-16 富士通株式会社 半導体装置
JP4647243B2 (ja) 2004-05-24 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
KR20050119414A (ko) 2004-06-16 2005-12-21 삼성전자주식회사 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7260691B2 (en) 2004-06-30 2007-08-21 Intel Corporation Apparatus and method for initialization of a double-sided DIMM having at least one pair of mirrored pins
TWI238509B (en) * 2004-07-22 2005-08-21 Phoenix Prec Technology Corp Micro-electronic package structure
JP4058642B2 (ja) 2004-08-23 2008-03-12 セイコーエプソン株式会社 半導体装置
US6943057B1 (en) * 2004-08-31 2005-09-13 Stats Chippac Ltd. Multichip module package and fabrication method
TWI260079B (en) * 2004-09-01 2006-08-11 Phoenix Prec Technology Corp Micro-electronic package structure and method for fabricating the same
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
DE102004049356B4 (de) 2004-10-08 2006-06-29 Infineon Technologies Ag Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
US20060081983A1 (en) 2004-10-14 2006-04-20 Giles Humpston Wafer level microelectronic packaging with double isolation
US20060087013A1 (en) 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
TWI256092B (en) 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP2006172122A (ja) 2004-12-15 2006-06-29 Toshiba Corp カード状記憶装置
KR100615606B1 (ko) * 2005-03-15 2006-08-25 삼성전자주식회사 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
KR101070913B1 (ko) 2005-05-19 2011-10-06 삼성테크윈 주식회사 반도체 칩 적층 패키지
US7414312B2 (en) * 2005-05-24 2008-08-19 Kingston Technology Corp. Memory-module board layout for use with memory chips of different data widths
US7402911B2 (en) 2005-06-28 2008-07-22 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
US7414917B2 (en) * 2005-07-29 2008-08-19 Infineon Technologies Re-driving CAwD and rD signal lines
SG130066A1 (en) * 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US7326591B2 (en) * 2005-08-31 2008-02-05 Micron Technology, Inc. Interconnecting substrates for microelectronic dies, methods for forming vias in such substrates, and methods for packaging microelectronic devices
US8063495B2 (en) 2005-10-03 2011-11-22 Rohm Co., Ltd. Semiconductor device
US7372169B2 (en) 2005-10-11 2008-05-13 Via Technologies, Inc. Arrangement of conductive pads on grid array package and on circuit board
JP4906047B2 (ja) 2005-11-28 2012-03-28 ルネサスエレクトロニクス株式会社 半導体装置
TWI279897B (en) 2005-12-23 2007-04-21 Phoenix Prec Technology Corp Embedded semiconductor chip structure and method for fabricating the same
US20080185705A1 (en) 2005-12-23 2008-08-07 Tessera, Inc. Microelectronic packages and methods therefor
US20070187836A1 (en) 2006-02-15 2007-08-16 Texas Instruments Incorporated Package on package design a combination of laminate and tape substrate, with back-to-back die combination
KR20070088177A (ko) 2006-02-24 2007-08-29 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법
US7368319B2 (en) * 2006-03-17 2008-05-06 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US20070241441A1 (en) 2006-04-17 2007-10-18 Stats Chippac Ltd. Multichip package system
US20070260841A1 (en) 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
JP5026736B2 (ja) 2006-05-15 2012-09-19 パナソニックヘルスケア株式会社 冷凍装置
US7535110B2 (en) 2006-06-15 2009-05-19 Marvell World Trade Ltd. Stack die packages
JP2007013146A (ja) 2006-06-26 2007-01-18 Renesas Technology Corp 半導体集積回路装置
JP4362784B2 (ja) 2006-07-06 2009-11-11 エルピーダメモリ株式会社 半導体装置
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US7793043B2 (en) 2006-08-24 2010-09-07 Hewlett-Packard Development Company, L.P. Buffered memory architecture
DE102006042775B3 (de) 2006-09-12 2008-03-27 Qimonda Ag Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls
JP4791924B2 (ja) 2006-09-22 2011-10-12 株式会社東芝 半導体記憶装置
US7472477B2 (en) 2006-10-12 2009-01-06 International Business Machines Corporation Method for manufacturing a socket that compensates for differing coefficients of thermal expansion
US7719121B2 (en) 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
US7870459B2 (en) 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7692278B2 (en) 2006-12-20 2010-04-06 Intel Corporation Stacked-die packages with silicon vias and surface activated bonding
US7518226B2 (en) 2007-02-06 2009-04-14 Stats Chippac Ltd. Integrated circuit packaging system with interposer
KR101257912B1 (ko) 2007-02-14 2013-04-24 삼성전자주식회사 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법
JP2008198841A (ja) 2007-02-14 2008-08-28 Elpida Memory Inc 半導体装置
CN101617371B (zh) 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
JP4751351B2 (ja) 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
JP4913640B2 (ja) 2007-03-19 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US7644216B2 (en) 2007-04-16 2010-01-05 International Business Machines Corporation System and method for providing an adapter for re-use of legacy DIMMS in a fully buffered memory environment
TW200842998A (en) 2007-04-18 2008-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
US7696629B2 (en) 2007-04-30 2010-04-13 Chipmos Technology Inc. Chip-stacked package structure
TWI335055B (en) 2007-06-29 2010-12-21 Chipmos Technologies Inc Chip-stacked package structure
US7906853B2 (en) 2007-09-06 2011-03-15 Micron Technology, Inc. Package structure for multiple die stack
KR20090043898A (ko) 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
US10074553B2 (en) 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US9460951B2 (en) 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
TWM338433U (en) 2008-02-14 2008-08-11 Orient Semiconductor Elect Ltd Multi-chip package structure
JP2009200101A (ja) 2008-02-19 2009-09-03 Liquid Design Systems:Kk 半導体チップ及び半導体装置
US8228679B2 (en) 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board
TWI362732B (en) 2008-04-07 2012-04-21 Nanya Technology Corp Multi-chip stack package
US8008764B2 (en) 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
US7855445B2 (en) 2008-04-29 2010-12-21 Silicon Laboratories, Inc. Circuit device including rotated stacked die
US8264085B2 (en) * 2008-05-05 2012-09-11 Infineon Technologies Ag Semiconductor device package interconnections
US7838975B2 (en) 2008-05-27 2010-11-23 Mediatek Inc. Flip-chip package with fan-out WLCSP
US7745920B2 (en) 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US8276269B2 (en) 2008-06-20 2012-10-02 Intel Corporation Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same
JP2010056139A (ja) 2008-08-26 2010-03-11 Toshiba Corp 積層型半導体装置
JP5056718B2 (ja) 2008-10-16 2012-10-24 株式会社デンソー 電子装置の製造方法
KR20100046760A (ko) * 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
US7839163B2 (en) 2009-01-22 2010-11-23 International Business Machines Corporation Programmable through silicon via
TWM363079U (en) 2009-03-24 2009-08-11 Xintec Inc Semiconductor device and layout structure for array package
TWM398313U (en) 2009-03-27 2011-02-11 Molex Inc Microelectronic component support with reinforced structure
TWI401785B (zh) 2009-03-27 2013-07-11 Chipmos Technologies Inc 多晶片堆疊封裝
US8866023B2 (en) 2009-04-17 2014-10-21 Hewlett-Packard Development Company, L.P. Method and system for reducing trace length and capacitance in a large memory footprint
KR101601847B1 (ko) 2009-05-21 2016-03-09 삼성전자주식회사 반도체 패키지
JP2010278318A (ja) 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
JP5635247B2 (ja) 2009-08-20 2014-12-03 富士通株式会社 マルチチップモジュール
JP5593053B2 (ja) 2009-10-09 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
TWI390645B (zh) 2009-10-22 2013-03-21 Powertech Technology Inc 背對背晶片組堆疊的封裝方法與構造
US8304286B2 (en) 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8508954B2 (en) 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
JP2011155203A (ja) 2010-01-28 2011-08-11 Elpida Memory Inc 半導体装置
US8907457B2 (en) 2010-02-08 2014-12-09 Micron Technology, Inc. Microelectronic devices with through-substrate interconnects and associated methods of manufacturing
US8395195B2 (en) 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
DE112011102705A5 (de) 2010-08-13 2013-05-29 Tesa Se Verfahren zur Kapselung einer elektronischen Anordnung
TWI533412B (zh) 2010-08-13 2016-05-11 金龍國際公司 半導體元件封裝結構及其形成方法
US8378478B2 (en) 2010-11-24 2013-02-19 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
KR101118711B1 (ko) 2010-12-17 2012-03-12 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US9143140B2 (en) 2011-02-15 2015-09-22 Cavium, Inc. Multi-function delay locked loop
US8466544B2 (en) 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
KR20130005465A (ko) 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
US8421237B2 (en) 2011-07-07 2013-04-16 Cisco Technology, Inc. Stacked memory layers having multiple orientations and through-layer interconnects
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
JP5887415B2 (ja) * 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
KR20140069343A (ko) 2011-10-03 2014-06-09 인벤사스 코포레이션 패키지의 중심으로부터 옵셋된 단자 그리드를 구비하는 스터드 최소화
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
TWM426922U (en) 2011-11-08 2012-04-11 Wistron Neweb Corp Memory card connector
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8902680B2 (en) 2013-01-23 2014-12-02 Micron Technology, Inc. Identifying stacked dice

Also Published As

Publication number Publication date
EP2764543A2 (en) 2014-08-13
US20140328016A1 (en) 2014-11-06
WO2013052372A8 (en) 2014-05-15
WO2013052458A1 (en) 2013-04-11
KR101894825B1 (ko) 2018-10-04
JP2014528650A (ja) 2014-10-27
EP2764546A2 (en) 2014-08-13
JP5887415B2 (ja) 2016-03-16
US8981547B2 (en) 2015-03-17
JP5887417B2 (ja) 2016-03-16
TW201320296A (zh) 2013-05-16
WO2013052373A1 (en) 2013-04-11
TW201322413A (zh) 2013-06-01
KR20140085495A (ko) 2014-07-07
JP2014530508A (ja) 2014-11-17
WO2013052372A3 (en) 2013-10-31
TW201330188A (zh) 2013-07-16
KR20140085487A (ko) 2014-07-07
EP2764548A1 (en) 2014-08-13
US20150198971A1 (en) 2015-07-16
WO2013052466A2 (en) 2013-04-11
JP2014534624A (ja) 2014-12-18
US9423824B2 (en) 2016-08-23
TWI520301B (zh) 2016-02-01
JP5887416B2 (ja) 2016-03-16
WO2013052466A3 (en) 2013-08-15
TWI512935B (zh) 2015-12-11
TWI490989B (zh) 2015-07-01
TWI479639B (zh) 2015-04-01
TW201322414A (zh) 2013-06-01
JP2014528651A (ja) 2014-10-27
TWI567927B (zh) 2017-01-21
KR20140088133A (ko) 2014-07-09
TW201324732A (zh) 2013-06-16
TW201611231A (zh) 2016-03-16
WO2013052372A2 (en) 2013-04-11
TWI520302B (zh) 2016-02-01
JP5887414B2 (ja) 2016-03-16
KR101894823B1 (ko) 2018-09-04
EP2764544A1 (en) 2014-08-13

Similar Documents

Publication Publication Date Title
KR101894823B1 (ko) 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
US8441111B2 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
US8254155B1 (en) Stub minimization for multi-die wirebond assemblies with orthogonal windows
JP5966009B2 (ja) パッケージ基板に対するワイヤボンドなしでアセンブリ内の信号端子の２重の組を使用するスタブ最小化
WO2013052370A2 (en) Stub minimization for multi-die wirebond assemblies with parallel windows
JP2017502494A (ja) Ｘｆｄパッケージングに対する同時サポート

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid