KR20010112304A - 질화물 반도체 레이저소자 - Google Patents

Abstract

본 발명은 대용량 미디어의 판독, 입력 광원으로서 사용할 수 있도록, 고출력에서의 횡모드 안정성, 수명특성을 향상시킨 질화물 반도체 레이저소자를 제공하는바, 상기 소자는 활성층, p측 클래드층, p측 콘택트층이 순차로 적층되어 있고, p측 콘택트층측에서 에칭에 의해, 스트라이프 형상의 도파로 영역이 형성되며, 상기 영역은 1∼3㎛의 폭과, p측 클래드층의 막두께가 0.1㎛이 되는 위치 이하에서부터 발광층위까지 연장하는 깊이를 갖고 있다. 특히, 원방 형상(far-field pattern)에서 아스펙트비가 개선된 질화물 반도체 레이저소자는 p측 광가이드층이 스트라이프 형상의 돌출부를 갖고, 상기 돌출부 위에 p형 질화물 반도체층이 놓이며, 상기 p측 광가이드층의 돌출부의 막두께는 1㎛ 이하인 것으로, p측 광가이드층이 n측 광가이드층의 막두께보다 두껍다는 특징을 가지고 있다.

Description

질화물 반도체 레이저소자{Nitride Semiconductor Laser Element}

근래, 정보화사회의 발전과 더불어, 대량정보를 기억하는 파이장치가 필요하게 되며, 특히 단파장의 레이저광원은, DVD등의 대용량 미디어의 광원으로서, 또한 통신용 등의 광원으로서 절실히 요망되고 있다. 본 출원인은 403.7nm 파장의 싱글모드로 실온에서 연속 발진 1만 시간 이상 달성한 질화물 반도체 레이저 소자를 발표했다.

이상과 같이, 연속발진을 달성한 질화물 반도체 레이저소자의 다음 과제는 소자의 실용화와 응용분야의 확대를 위해서, 소자의 출력을 높이는 것이며, 안정된 연속발진의 긴 수명이 실현되어야 한다.

특히, DVD 등의 대용량 광디스크의 광원으로서 사용하는 반도체 레이저 소자는 기록재생을 가능하게 할 수 있기에 충분한 광출력이 필요하며, 발진의 횡모드(lateral mode)가 안정되어 있을 필요가 있다. 구체적으로는 기록재생시의 광출력으로서, 5mW와 30mW의 발진이 필요하며, 그러한 발진에서 전류-광출력 특성에 있어서 얽힘이 없어야 한다.

그러나, 레이저소자로의 주입전류가 증대되고 광출력이 증가될 때, 소자의 전류-광출력 특성에 있어서, 일반적으로는 발진개시 후 선형영역에 이어, 횡모드가 불안정하게 됨에 따른 얽힘이 존재한다. 레이저 소자의 실용화를 위해서는 레이저 소자를 발진개시 후부터 30mW까지의 광출력 영역에 있어서, 얽힘이 없는 안정된 기준 단일 횡모드를 수득해야 하며, 더욱이 장시간의 발진이 달성되어야 한다.

본 발명은, 질화물 반도체 레이저 소자에 관한 것으로, 특히 실효굴절률형의 좁은 스트라이프 릿지(ridge) 구조를 가지며, 광정보처리분야에 있어서 사용되고 얽힘(kink)이 없이 고출력에서의 연속발진이 가능한 레이저 소자에 관한 것이다.

도 1은 본 발명의 제1실시형태의 일실시예에 관한 레이저소자의 구조를 나타내는 모식단면도이다.

도 2는 본 발명의 다른 실시예에 관한 레이저소자의 구조를 나타내는 모식단면도이다.

도 3a 내지 도 3g는 본 발명의 방법의 각 공정을 설명하는 모식단면도이다.

도 4는 비교를 위해 나타낸 레이저소자의 모식단면도이다.

도 5는 본 발명의 일실시예에 관한 레이저소자의 전류-광출력 특성도이다.

도 6은 본 발명의 일실시예에 관한 레이저소자의 열화(劣化)에 의한 구동전류변화를 나타내는 도면이다.

도 7은 본 발명의 일실시예에 있어서의 스트라이프 폭과 단일 횡모드 발진과의 관계를 나타내는 도면이다.

도 8은 본 발명에 있어서의 에칭 깊이와 단일 횡모드 발진과의 관계를 나타내는 도면이다.

도 9는 본 발명에 관한 에칭깊이와 구동전류와의 관계를 나타내는 도면이다.

도 10은 본 발명에 있어서의 에칭깊이와 소자수명과의 관계를 나타내는 도면이다.

도 11은 본 발명의 제2실시형태에 관한 레이저 소자를 설명하는 모식도이다.

도 12는 본 발명의 레이저 소자에 있어서의 에칭깊이와 소자 수명과의 관계를 나타내는 도면이다.

도 13은 본 발명의 변형예 1에 관한 레이저 소자의 모식단면도이다.

도 14는 본 발명의 변형예 2에 관한 레이저 소자의 모식단면도이다.

도 15는 본 발명의 변형예 3에 관한 레이저 소자의 모식단면도이다.

도 16은 본 발명의 변형예 4, 5에 관한 레이저 소자의 모식단면도이다.

도 17은 본 발명의 제2실시형태의 실시예에 관한 레이저 소자의 구조를 나타내는 모식단면도이다.

도 18은 본 발명의 제3실시형태의 실시예에 관한 레이저 소자의 구조를 나타내는 모식단면도이다.

도 19a 내지 도 19g는 본 발명의 제 2 및 제3실시형태에 관한 레이저 소자의 제조방법의 각 공정을 나타내는 모식단면도이다.

도 20은 본 발명의 제3실시형태의 실시예에 관한 레이저 소자를 설명하기 위한 모식도이다.

상기 문제점을 감안하여, 본 발명은 광출력의 비교적 낮은 영역에서 높은 영역에 이르는 범위에서 기본 모드에 있어서 횡모드가 안정한 발진이 이루어지며, 그 범위에서 전류-광출력 특성에 있어서 얽힘이 발생하지 않는 반도체 레이저소자를 제공하는 것을 제 1 목적으로 한다. 상기 목적은 활성층과, 상기 활성층 위에 적어도 p측 클래드층과, p측 콘택트층이 순서대로 적층되어 있으며, 상기 p측 콘택트층측에서부터 상기 활성층 위쪽까지 에칭됨으로써 스트라이프 형상의 도파로 영역이 마련된 실효굴절률형 질화물 반도체 레이저소자로서, 상기 에칭에 의해 설치된 스트라이프 폭은 좁은 스트라이프 범위인 1∼3㎛ 이내이며, 상기 에칭 깊이는 활성층보다도 위이고, 상기 p측 클래드층의 나머지 막두께의 0.1㎛보다 아래인 것을 특징으로 하는 실효굴절률형 질화물 반도체 레이저소자에 의해 달성된다.

즉, 본 발명에 의하면, 이러한 스트라이프의 폭, 깊이로 형성된 도파로는, 기본 모드에 있어서 안정된 횡모드의 발진을 가능케 하고, 넓은 범위의 광출력에서 얽힘의 발생이 없어, 장시간 연속발진이 가능한 반도체 레이저소자를 제공하게 된다.

바람직하게는, 상기 에칭에 의해 노출된 스트라이프의 양측면이나 상기 측면에 연속한 질화물 반도체의 평면에 Si 산화물이외의 절연막이 형성되며, 상기 절연막을 통해 상기 스트라이프의 최상층인 상기 p측 콘택트층 표면에 전극이 형성되는 것이 좋다. 이것에 의해, 이 질화물 반도체 레이저소자는, 정전극과 p측 클래드층 사이의 절연성이 높고, 특히 광출력이 높아진다. 즉, 구동전류가 높아짐에 따라서 그 효과는 현저해지는 경향이 있으며, 누설전류가 적고 신뢰성이 높은 소자가 된다.

바람직하게는, 상기 스트라이프의 폭이, 1.2∼2㎛인 것이 좋다. 이 질화물 반도체 레이저소자는 광출력이 높은 영역, 예를 들면 5mW를 초과하는 영역에서, 횡모드의 안정된 굴절률 도파로 구조가 되며, 기본(단일) 모드에서의 발진이 더욱 양호하게 되고, 광출력이 넓은 범위에 있어서 얽힘 발생이 없는 발진이 가능하다.

구체적으로, 상기 Si 산화물이외의 절연막으로는 Ti, V, Zr, Nb, Hf 및 Ta로 이루어지는 군으로부터 선택된 적어도 일종의 원소를 포함하는 산화물, SiN, BN, SiC 및 AlN 중 적어도 일종을 포함할 수 있다. 상기 절연막은 높은 영역에서 소자 신뢰성을 제공한다.

이러한 레이저소자에서 스트라이프 형상의 도파로 영역은 하기 공정에 의해 형성되며, 아주 정밀도가 좋고, 수율도 양호한 질화물 반도체 레이저소자를 만든다. 이러한 방법은, 제1 p형질화물 반도체를 포함하는 p측 클래드층 위에 제2 p형질화물 반도체를 포함하는 p측 콘택트층을 적층한 후, 상기 p측 콘택트층의 표면에스트라이프 형상의 제1 보호막을 형성하는 제1 공정과; 제1 보호막을 통해, 상기 제1 보호막이 형성되어 있지 않은 부분의 질화물 반도체를 에칭하여, 보호막 바로 아래부분에 스트라이프 형상의 도파로 영역을 형성하는 제2 공정과; 제2 공정 후에, 제1 보호막과 다른 재료로 만들어지고 절연성을 가진 제2 보호막을, 스트라이프 도파로의 측면 및 에칭되어 노출시킨 질화물 반도체층의 평면에 형성하는 제3 공정과; 제3 공정 후에, 제1 보호막을 제거하는 제4 공정을 구비한다. 이 때, 후술하는 바와 같이, 제3 보호막을 사용하여 제1 보호막을 소망의 형상으로 형성하여도 좋다.

또한, 상기 레이저소자를 상술한 바와 같은 레이저광원으로 응용하기 위해서는, 레이저소자의 특성, 특히 광학적 특성을 향상시킬 필요성이 있다. 즉, 아스펙트비와 원방 형상의 개선, 광의 누출 방지 등, 반도체 레이저의 도파로를 개선할 필요가 있다. 구체적으로는, 상기 긴수명의 레이저소자는, 실효굴절률 도파로 형태이며, 횡모드의 제어를 높은 정밀도로 실현할 필요가 있다. 릿지 도파로 구조에서는, 에칭의 깊이, 스트라이프의 높이 등에 의해, 실효굴절률이 변화되기 때문에, 이러한 구조의 변화는, 소자특성에 큰 영향을 미치게 된다.

이어서, 본 발명의 제2 목적은 레이저광의 빔형상, 즉 F. F. P.(원방 형상(far-field pattern))에서의 아스펙트비를 개선하는 것이다. 상기 레이저소자가 광디스크 시스템이나 레이저 프린터에 응용되면, 상기 레이저광은 각 광학계에 의해 보정·조정된다. 이런 경우, 상기 아스펙트비가 커지면, 그 보정 광학계가 대규모가 되어, 그 설계, 제조, 또한 그 광학계를 거치는 데 따른 손실이 큰 문제가된다. 더욱이, 질화물 반도체 발광소자의 경우에, 종래부터 문제가 되었던 광의 누출 대책도 필요한데, 그 이유는 광의 누출이 레이저소자에서 리플(ripple)로 나타나고, 레이저소자의 응용에 있어서, 잡음의 문제를 일으키기 때문이다.

본 발명에 따르면, 상기 제2 목적은 활성층과, 상기 활성층 위에 적어도 p측 광가이드층과, p측 클래드층과, p측 콘택트층이 적층되어 있으며, 상기 p측 콘택트층측에서부터 상기 활성층 위쪽까지 에칭됨으로써 스트라이프 형상의 도파로영역이 마련된 실효굴절률형 질화물 반도체 레이저소자로서, 상기 p측 광가이드층이 좁은 스트라이프 형상의 돌출부를 가짐과 동시에, 상기 돌출부 위에 p형 질화물 반도체층이 놓이며, 상기 p측 광가이드층의 돌출부의 막두께가 1㎛ 이하인 것에 의해 달성된다.

이와 같이, 막두께 1㎛ 이하의 p측 광가이드층이 스트라이프 형상의 돌출부를 가짐으로써 종래에는 실현되지 않은 양호한 수평 횡모드의 제어가 실현되며, 이것에 의해 양호한 아스펙트비의 레이저광이 얻어진다. 즉, 상기 레이저소자는, 기본 모드에서의 연속발진하에서, 양호한 빔형상의 레이저광이 얻어지는 것이다. 또한, 상기 n측 광가이드층의 돌출부 및 상기 돌출부 위의 p형 질화물 반도체층이 p형질화물 반도체 층에서의 에칭에 의해 형성된 스트라이프 형상의 릿지 도파로이므로, 상기 릿지 도파로는 생산성 좋게 형성된다. 또한 그 때의 에칭깊이는 p측 광가이드층이기 때문에, 빔형상의 레이저광이 얻어질 수 있다.

바람직하게는, 상기 돌출부에 있어서의 p측 광가이드층의 막두께가, 1500Å이상 4000Å이하의 범위인 것이 좋다. 이는 양호한 빔형상의 레이저광, 양호한 출력특성을 동시에 실현할 수가 있기 때문이다. 구체적으로, 빔형상에 관해서는, 수평방향(x 방향)의 F. F. P.가 10°이상으로 양호한 넓이확장이 실현될 수 있다. 아스펙트비도 외부의 광학계에서 용이하게 보정이 가능한 범위 안에 들어오게 되어, 상기 레이저소자를 광정보기기로 쉽게 응용할 수 있게 한다.

더욱이 상기 p측 광가이드층은 상기 돌출부이외의 영역에서의 막두께가 500Å 이상 1000Å 이하의 범위이기 때문에, 양호한 스트라이프 형상의 도파로영역이 형성되며, 빔형상이 양호한 레이저소자가 생산성 좋게 얻어진다. 이 때, 빔형상으로서, F. F. P.의 수평방향은 12°∼20°의 범위이고, 아스펙트비는 약 2.0이고, 더욱이는 약 1.5이다.

또한, 상기 돌출부의 스트라이프 폭이 1㎛ 이상 3㎛ 이하의 범위이므로, 단일 횡모드 발진이 양호한 레이저소자가 얻어진다.

더욱, 상기 p측 광가이드층에 있어서, 돌출부의 높이가 100Å이상이기 때문에, 양호한 빔형상을 갖는 레이저소자가 얻어지며, 바람직하게는, 그 높이가 500Å이상이며, 고출력이라도 단일모드발진이 가능해진다. 그 때문에, 레이저소자의 응용에 있어서 필요한 소자의 신뢰성이 충분히 확보된다.

또한, 상기 p측 광가이드층은 In_xGa_1-xN (0≤x<1)로 만들어질 수 있으므로, 보다 양호한 광도파로가 형성될 수 있으며, 소자특성이 양호한 레이저소자가 된다.

더욱이, 별도의 관점에서, 도파로를 구성하는 광도파로층에 집중된다. 본 발명의 제3 목적은 p측 광가이드층과 n측 광가이드층의 막두께를 다르게 함으로써 빔형상이 양호한 레이저소자를 얻는 것이다.

즉, 본 발명의 제3 목적은, 활성층과, 그 양측에 적어도 n측과 p측 광가이드층과, n측과 p측 클래드층과, n측과 p측 콘택트층이 각각 적층되어 있으며, 상기 p측 콘택트층측에서부터 상기 활성층 위쪽까지 에칭됨으로써 스트라이프 형상의 도파로 영역이 마련된 실효굴절률형 질화물 반도체 레이저소자로서, 상기 p측 광가이드층이, n측 광가이드층의 막두께보다 두꺼운 질화물 반도체 레이저소자에 의해 달성된다.

본 발명에 따르면, 문턱값 전류를 상승시키지 않고, 양호한 광차단 효과를 실현하여, 리플을 감소시킨다. 또한, 제조 공정에서, 에칭에 의해 스트라이프 형상의 도파로 등을 형성하고 상기 에칭 깊이를 p측 광가이드층 까지로 하는 경우에는, 종래에 비해, 에칭 정밀도를 증가시킬 수 있다.

상기 p측 광가이드층은 스트라이프 형상의 돌출부를 갖는 동시에, 상기 돌출부 위에 p형 질화물 반도체층을 가지며, 상기 p측 광가이드층의 돌출부의 막두께가 1㎛ 이하인 것이 바람직하다. 이에 의해, 스트라이프 형상의 도파로영역이 형성되고, 양호한 횡모드의 제어가 가능해진다. 구체적으로는 실효굴절률의 차이가 효과적으로 이루어지고, 그에 따라서 인출할 수 있는 광의 빔형상, 특히 접합면과 평행한 방향에서의 원방 형상의 광의 확대넓이가 종래와 비교하여 향상된다. 또한, 아스펙트비도 소자의 응용에 좋다. 더욱, 이러한 광학적 특성의 향상은, 종래와 같은 정도나 그 이상으로 문턱값 전류를 낮게 억제하고, 긴 수명의 발진을 가능하게 하면서도, 종래의 발진에 관한 여러 가지 특성은 유지된다.

상기 p측 광가이드층의 돌출부 및 상기 돌출부 위의 p형 질화물 반도체층은 p형 질화물 반도체층측에서의 에칭에 의해 형성된 스트라이프 구조의 릿지 도파로인 것이 바람직하다. 상기 릿지 도파로가 p측 광가이드층에 형성되기 때문에, 양호한 문턱값 전류의 절감, 긴수명, 단일모드에서의 안정된 발진을 실현할 수 있다. 또한, 횡모드에서의 광 차단이 양호하며, 아스펙트비가 양호한 레이저광이 얻어진다.

상기 p측 광가이드층의 막두께는 2500Å이상인 것이 바람직하다. 레이저광의 도파에 있어서, 실효굴절률이 보다 효과적으로 기능하며, 수평 횡모드에서의 광 차단은 보다 효과적이고, 안정적이며 양호한 아스펙트비를 갖는 레이저광이 얻어지게 된다.

상기 p측 광가이드층은, 돌출부이외의 영역에서의 막두께가 500Å 이상 1000Å이하 인 것이 바람직하다. 이는 안정적인 상태로 레이저소자가 제조되며, 소자 불균형격차가 적고, 제조수율의 향상을 실현할 수 있기 때문이다.

상기 돌출부의 스트라이프 폭은 1㎛ 이상 3㎛ 이하인 것이 바람직하다. 그에 의해서, 양호한 횡모드의 제어가 실현되고, 특히 단일모드에서의 발진이 가능하고, 고출력에서도 얽힘 등의 발생이 억제될 수 있다.

본 발명에 따르면, 바람직하게는, 상기 p측 광가이드층이 In_xGa_1-xN (0≤x<1)으로 만들어지고, 양호한 광도파로가 형성될 수 있다.

또한, 본 발명의 제4 목적은 본 발명에 따른 레이저소자의 출력 및 소자신뢰성을 향상시키는 것이다.

본 발명의 제4 목적은 활성층에 근접하는 쪽으로부터 캐리어 차단용의 제1 클래드층과 광차단용 제2 클래드층을 구비하고, 상기 제1 클래드층과 제2 클래드층 사이에 광가이드층을 구비하는 반도체 레이저소자에 대하여 상기 본 발명의 구조를 적용하는 것으로, 활성층과, 그 위에 적어도 p측 제1 클래드층과, p측 광가이드층과, p측 제2 클래드층과, p측 콘택트층이 적층되고, 상기 p측 콘택트측으로부터 활성층 위쪽까지의 에칭에 의해, 스트라이프 형상의 도파로영역이 마련된 실효굴절률형 질화물 반도체 레이저소자에 있어서, 상기 p측 광가이드층이 좁은 스트라이프 형상의 돌출부를 갖는 동시에, 상기 돌출부 위에 p형 질화물 반도체층을 가지며, 상기 p측 광가이드층의 돌출부의 막두께가 1㎛ 이하 인 것을 특징으로 한다.

상기 p측 제1 클래드층은 캐리어 차단층으로서, Al_yGa_l-yN(0<y<0.5)로 이루어지며, 상기 p측 제2 클래드층은 광차단층으로서 A1_zGa_l-zN(0<z<0.5: y>z)로 이루어지지만, 특히 상기 p측 제1 클래드층은 A1_xGa_l-xN(0<y<0.35: y>z)으로 되는 것이 바람직하다. 또한, 상기 p측 제1 클래드층은 적어도 2층으로 이루어져, 제1층이 질소분위기로 형성된 A1_xGa_l-xN로 이루어지며, 제2층이 수소분위기에서 형성된 A1_xGa_l-xN로 이루어지는 것이 바람직하다.

제1 실시형태

본 발명에서 스트라이프 형상의 도파로 영역을 형성하기 위한 에칭은 예를 들어 도 1에 도시된 바와 같은 단면을 갖는 릿지 도파로를 형성하는 에칭으로, p측 클래드층, p측 콘택트층 이하 자세히 설명한다.

본 발명의 질화물 반도체 레이저소자는, 활성층 위에, 적어도 p측 클래드층, p측 콘택트층이 순차로 적층된 것으로, p측 콘택트층측에서의 에칭에 의해 스트라이프 형상의 도파로영역이 형성된다.

본 발명에 있어서 활성층과 p측 클래드층과의 사이에는, 특별히 아무것도 구비할 필요는 없지만, 보통 후술하는 실시예에 나타낸 바와 같이, 가이드층 및 /또는 캡층(클래드층과 별개로 설치되는 경우 캡층은 캐리어차단용 제1 클래드층이 되며, 상기 클래드층은 광차단용 제2 클래드층을 의미한다)등이 설치된다. p측 클래드층이 활성층 위에 직접 형성되어 있는 경우에는, p측 클래드층과 활성층 사이의 계면에서부터 p측 클래드층의 막두께가 0.1㎛가 되는 위치까지의 영역에서 에칭되어, 스트라이프 형상의 도파로영역을 형성한다. 또한, p측 클래드층과 활성층과의 사이에 상술한 가이드층, 캡층 등의 층이 구비되어 있는 경우에는, p측 클래드층의 막두께가 0.1㎛가 되는 위치보다 아래이고, 발광층보다도 위이면, p측 클래드층과 활성층과의 사이에 있는 층까지 에칭되어 있더라도 좋다. 이 때, 도 10에 나타낸 바와 같이, 수명특성에 있어서, 활성층에 가까운 위치에서 급격히 소자수명이 악화하는 경우에는, 그것을 회피할 수 있는 깊이로 도파로영역이 형성되는 것이 좋으며, 도면과 같은 소자구조에서는, p측 캡층에 도달하지 않는 깊이로 도파로영역을 형성한다. 또한, 활성층에서는, 단일 또는 다중양자 우물구조로 이루어지는 활성층이더라도 좋고, 이 층에는 n형 또는 p형 불순물이 도프되어 있더라도 좋다. 조성으로서는, 활성층 또는 그것을 구성하는 양자 우물구조의 우물층으로서 InGaN이 바람직하게 쓰인다.

(p측 클래드층)

본 발명에 있어서 p측 클래드층으로서는, 광을 차단하기에 충분한 굴절률차이가 구비되어 있으면 되고, Al을 포함하는 질화물 반도체층이 바람직하게 쓰인다. 또한, 상기 층은, 단일 또는 다층막이더라도 좋고, 구체적으로는 실시예에 나타낸 바와 같이, AlGaN과 GaN을 교대로 적층한 초격자 구조이더라도 좋다. 더욱이 이 층은, p형 불순물이 도프되어 있더라도 좋으며, 언도프되어 있어도 좋다. 또, 발진파장이 긴 파장의 430∼550nm의 레이저소자에서는, 상기 클래드층은 p형 불순물이 도프된 GaN이 바람직하다.

(p측 콘택트층)

본 발명에 있어서 p측 콘택트층은, p측 클래드층 위에 형성되며, 전극과의 양호한 옴 접촉(ohmic contact)이 얻어지도록 형성된다.

본 발명의 레이저소자에 있어서, 스트라이프의 폭이 1∼3㎛의 범위로 조정하는 것으로, 기본(단일) 모드에서 안정된 횡모드로의 발진이 가능해진다. 스트라이프의 폭이, 1㎛ 미만인 스트라이프의 형성이 곤란해지며, 3㎛ 이상인 횡모드가 다중 모드로 되는 경향이 있으며, 상기 범위밖에 있으면 안정된 횡모드로는 되지 않는 경향이 있다. 바람직하게는 1.2∼2㎛의 범위로 조정하는 것으로, 더욱 광출력이 높은 영역에서의 횡모드의 안정성이 증가한다.

이하, 본 발명에 있어서의 도파로영역에 대해 자세히 설명한다.

스트라이프 형상의 도파로영역을 형성할 때의 에칭깊이로서는, 활성층보다도 위이고, 상기 p측 클래드층의 활성층측에서의 막두께가 0.1㎛가 되는 위치보다도 아래인 것이다. 자세하게는, 에칭에 의해 스트라이프 도파로영역이 형성되며, 상기 스트라이프의 양측면과 연속한 질화물 반도체평면의 위치가 에칭깊이를 가리키는 것이다. 상기 에칭에 의해 노출된 질화물 반도체평면이, 막두께 방향에 있어서, p측 클래드층의 막두께가 0.1㎛이 되는 위치보다도 아래이며(활성층방향) 활성층보다도 위(p측 콘택트층방향)에 위치하도록 하는 것이다. 즉, 상기 에칭은, p측 클래드층의 아래쪽단면에서 p측 콘택트층 방향으로 0.1㎛가 되는 위치보다도 깊고(활성층방향), 활성층이 노출되지 않는 깊이로 이루어지며, 스트라이프 형상의 도파로영역이 형성된다. 또, 본 발명에 있어서, p측 클래드층의 막두께가 0.1㎛가 되는 위치보다 밑이란, 0.1㎛가 되는 위치를 포함하는 것이다. 이와 같이, 에칭에 의해 활성층에 달하지 않는 깊이로 도파로가 형성되는 것에 의해, 소자 수명이 대폭 향상되며, 특히 광출력이 큰 영역, 구체적으로는 5mW를 초과하는 영역에서 현저해지며, 장시간의 발진이 가능해지기 때문이다. 또한, p측 클래드층의 막두께방향(p측 콘택트층방향) 0.1㎛보다도 활성층측까지, 에칭하여 상기 스트라이프를 형성함으로써 광출력이 넓은 범위에서, 구체적으로는 수십 mW까지의 범위에서, 안정된 횡모드에서의 발진을 할 수 있으며, 이 범위에서 얽힘이 없는 전류-광출력 특성이 얻어진다.

상기 스트라이프 형상의 도파로영역이 상술된 바와 같은 스트라이프의 폭, 에칭깊이에 있는 본 발명의 레이저소자는, 레이저의 발진시작부터 광출력이 비교적 큰 영역까지, 얽힘의 발생이 없는 안정된 단일 기본 횡모드에서의 발진이 가능하고, 더욱이 소자수명도 출력 5mW에서 1만 시간을 초과하는 등 실용이 가능한 정도이며, 또한 30mW에서 천시간을 초과하는 등 양호한 수명특성의 레이저소자가 된다.

상기 질화물 반도체평면은, 스트라이프 형상의 도파로영역 형성시의 에칭에 의해 노출되는 것으로, 그 노출면은 스트라이프 측면에 연속하여 질화물 반도체평면이 형성된다. 따라서, 상기 질화물 반도체평면의 위치는, 스트라이프 형상의 도파로영역 형성시의 에칭깊이를 나타내는 것이다.

또한, 상술된 에칭깊이를 나타내는 p측 클래드층의 막두께가 0.1㎛가 되는위치란, p측 클래드층의 하단면(활성층측)에서 p측 콘택트층 방향으로 0.1㎛의 위치이고, p측 클래드층의 성장을 시작하는 표면에서 막두께 0.1㎛가 되는 위치이며, 상기 도파로영역에서의 p측 클래드층의 막두께가 0.1㎛ 이하가 되는 위치에 상기 노출된 질화물 반도체평면이 형성되는 것이다. 이때, p측 클래드층에 있어서, 활성층과 p측 클래드층과의 사이의 층은 특별히 한정되지 않으며, 양자의 층이 접해 있더라도 좋고, 후술하는 실시예에 나타낸 바와 같이 p측 캡층(캐리어차단용 제1 클래드층), p측 광가이드층 등을 설치한 것과 같은, 떨어진 구조이더라도 좋다.

여기서, 활성층은 양자 우물(well)구조이더라도 좋고, 그 경우 단일 양자우물, 다중양자 우물의 어느것이라도 좋으며, 이 때 활성층보다도 위에 위치한다는 것은, 양자 우물구조를 구성하여 마지막으로 형성되는 장벽층/우물층에 연속해서 형성되는 층과의 사이에 적어도 도달하지 않는 깊이이다.

본 발명에 있어서의 질화물 반도체발광소자의 공진기 길이로서는 400∼900㎛의 범위이면, 전후의 밀러의 반사율을 제어함으로써 구동전류를 낮게 할 수가 있어 바람직하다.

더욱, 본 발명의 질화물 반도체 레이저소자는, Si 산화물이외의 절연막을 상기 에칭에 의해 노출된 스트라이프의 양측면 및 그 측면에 연속한 질화물 반도체의 평면에 형성하고, 이 절연막을 통해 상기 스트라이프의 최상층인 상기 p측 콘택트층 표면에 전극이 형성되어 있어 신뢰성이 높다. 이것은, 보통 쓰이는 SiO₂의 절연막에서, 충분히 절연성이 확보된 상태에서의 형성이 곤란한 경향이 있기 때문이다.이 때문에 얻어지는 소자는, 문턱값이 상승하게 되며, 소자의 신뢰성을 손상시킬 수 있는 것이었다. 그러나, 상기 Si 산화물이외의 절연막을 사용함으로써, 이러한 문제가 해결되며, 더욱이, 상술한 횡모드의 안정성에도 바람직하다. Si 산화물이외의 절연물로서, 구체적으로는, Ti, V, Zr, Nb, Hf, Ta로 되는 군으로부터 선택된 적어도 1종의 원소를 포함하는 산화물, BN, SiC, AlN의 안의 적어도 1종으로 이루어지는 절연막으로 함으로써 신뢰성이 양호한 레이저소자가 얻어진다. 더욱, 후술하는 방법으로 스트라이프가 형성되는 것에 의해, 상술한 범위의 스트라이프 형상도파로가 정밀도 좋게 형성된다. 이 때, 절연막의 두께로서는, 500∼5000Å 정도이면 충분하다.

이상과 같이, 본 발명의 스트라이프 형상의 도파로영역을 갖는 레이저소자로 함으로써 양호한 소자특성을 얻을 수 있고, 더욱 그 스트라이프는 이하의 방법에 의해 형성함으로써, 본 발명의 레이저소자에 있어서의 스트라이프 형상의 도파로영역이 정밀도 좋고, 또한 수율이 좋게 제조할 수 있다. 이하, 그 제조방법에 대해 상술한다.

여기서, 본 발명에 있어서, 에칭에 의해 형성되는 스트라이프의 형상은, 특별히 한정하지 않으며, 단면도에 있어서 도 1에 나타낸 바와 같이 에칭이 깊어짐에 따라 폭이 넓어지는 순(順) 메사(mesa)형상이라도 좋으며, 이것과는 반대로 폭이 좁게 되는 역(逆) 메사형상, 혹은 폭이 거의 일정한 형상의 어느 것이라도 좋다. 바람직하게는, 순 메사형상으로서 이렇게 함으로써 횡모드가 안정하여 기본 모드가 되는 경향이 있다.

또한, 도 1, 도 2에 나타낸 바와 같이, 이종(異種)기판의 동일면측에 정·부 한 쌍의 전극을 형성하는 경우에는, 부전압을 형성하는 n측 콘택트층을 노출시키기 때문에, 그 깊이까지 에칭을 하고, 그 후 스트라이프형상의 도파로영역을 형성하는 에칭을 한다.

(스트라이프 형상의 도파로영역 형성방법)

도 3은, 본 발명의 전극형성방법의 공정을 설명하기 위한, 질화물 반도체 웨이퍼를 나타내는 모식적인 단면도이며, 에칭에 의해 형성한 스트라이프 도파로에 대하여 수직방향, 즉 공진면에 대하여 평행방향에서 절단했을 때의 도면을 나타내고 있다. 본 발명의 제1 공정에서는 도 3 c에 나타낸 바와 같이, 최상층에 있는 p측 콘택트층(13)의 위에 스트라이프 형상의 제1 보호막(61)을 형성한다.

제1 보호막(61)은, 특히 절연성을 불문하고, 질화물 반도체의 에칭속도와 차이가 있는 재료이면 어떠한 재료라도 좋다. 예를 들면 Si 산화물(SiO₂를 포함한다),포토레지스트 등을 사용할 수 있고, 바람직하게는, 후에 형성하는 제2 보호막과의 용해도차를 구비하기 위해서, 제2 보호막보다도 산에 대하여 용해되기 쉬운 성질을 갖고 있는 재료를 선택한다. 산으로서는 플루오르화수소산을 바람직하게 사용하며, 그 때문에 플루오르화수소산에 대하여 용해하기 쉬운 재료로서, Si 산화물을 바람직하게 사용한다. 제1 보호막의 스트라이프 폭(W)으로서는 3㎛∼1㎛로 조정한다. 제1 보호막(6l)의 스트라이프폭이, 대략 도파로영역의 스트라이프폭에 상당한다.

도 3a, 도 3b는 상기 제1 보호막(61)을 형성하기 위한 구체적인 공정을 나타내는 것이다. 즉, 도 3a에 나타낸 바와 같이, 제1 보호막(61)을 p측 콘택트층(13)의 표면의 거의 전면에 형성하고, 이어서 그 제1 보호막(61)의 위에 스트라이프 형상의 제3 보호막(63)을 형성한다. 그 후, 도 3b에 나타낸 바와 같이, 그 제3 보호막(63)을 붙인 채로, 제1 보호막(61)을 에칭한 후, 제3보호막(63)을 제거하면, 도 3c에 나타내는 것과 같은 스트라이프 형상의 제1 보호막(61)을 형성할 수가 있다. 또, 제3 보호막(63)을 붙인 채로 에칭 가스, 혹은 에칭수단 등을 바꿔, p측 콘택트층(13)측에서 에칭할 수도 있게된다.

또한, 도 3c에 나타낸 바와 같은 스트라이프 형상의 제1 보호막(61)을 형성하기 위해서는 리프트 오프법을 사용할 수도 있다. 즉, 스트라이프 형상의 구멍이 뚫린 형상의 포토레지스트를 형성하며, 그 포토레지스트의 위에서 전면에 제1 보호막을 형성하여, 그 후 포토레지스트를 용해제거 함으로써 p측 콘택트층과 접촉하고 있는 제 l의 보호막만을 남기는 수단이다. 또 리프트 오프법으로 스트라이프 형상의 제1 보호막을 형성하기 보다, 상기 도 3a, 도 3b와 같이 에칭에 의해 형성하는 쪽 끝면이 거의 수직으로 형상이 가지런해진 스트라이프를 얻기 쉬운 경향이 있다.

이어서 본 발명의 제2 공정에서는 도 3d에 나타낸 바와 같이, 제1 보호막(61)을 통해, 이 제 1 보호막(61)이 형성되어 있지 않은 부분의 p측 콘택트층(13)부터 에칭하여, 제1 보호막(61)의 바로 아래부분에 보호막의 형상에 따른 스트라이프 형상의 도파로영역을 형성한다. 에칭을 하는 경우, 에칭이 중지될 위치에 따라 레이저소자의 구조, 특성이 달라진다.

에칭수단으로서는, 예를 들면 RIE(반응성 이온 에칭)같은 드라이에칭을 사용하는 경우, 제1 공정에서 많이 사용하는 Si 산화물로 이루어지는 제1 보호막을 에칭하기 위해서는, CF₄같은 불소화합물계의 가스를 사용하는 것이 바람직하고, 제2 공정에서는 질화물 반도체를 에칭하기 위해서는 다른 Ⅲ-Ⅴ족 화합물 반도체에서 자주 쓰이고 있다, Cl₂, CCl₄, SiCl₄같은 염소화합물계의 가스를 사용하면, Si 산화물과의 선택비를 크게 할 수 있기 때문에 바람직하다.

이어서 제3 공정에서는, 도 3e에 나타낸 바와 같이, 제1 보호막(61)과 다른 재료이고, 절연성을 갖는 제2 보호막(62)을, 스트라이프 형상의 도파로의 측면과, 에칭으로 노출된 질화물 반도체층(도 3e에서는, p측 클래드층(12))의 평면으로 형성한다. 제1 보호막(61)은 제2 보호막(62)과 다른 재료로 되기 때문에, 에칭수단에 대하여, 제2 보호막과 선택성을 갖고 있다. 그 때문에, 후에 제1 보호막(61)만을, 예를 들면 플루오르화수소산으로 제거하면, 다음 도 3f에 나타내는 것 같은 p형 클래드층(12)의 표면(에칭에 의해 노출된 질화물 반도체의 평면)과 스트라이프의 측면과의 양쪽에 연속한 제2 보호막(62)을 형성할 수가 있다. 제2 보호막을 연속하여 형성함으로써 높은 절연성을 보호 유지할 수 있다. 더구나 제 l의 보호막(61)의 위로 연속하여 제2 보호막(62)을 형성하면, p측 클래드층(12)의 위에 균일한 막두께로 형성할 수 있기 때문에, 막두께의 불균일이 일어나기 어렵고, 막두께의 불균일에 기인하는 전류의 집중도 발생하지 않게 된다. 또, 제2 공정에서의 에칭이 p측 클래드층(12)의 도중에 중지되기 때문에, 도 3e에서는 제2 보호막(62)은 p측 클래드층의 평면에 형성되지만, 에칭이 p측 클래드층(12)보다도 밑에서 중지되면, 당연제2 보호막은 상기 에칭이 정지된 질화물 반도체층의 평면에 형성되는 것은 말할 필요도 없다.

제2 보호막은 SiO₂이외의 재료, Ti, V, Zr, Nb, Hf, Ta으로 되는 군으로부터 선택된 적어도 일종의 원소를 포함하는 산화물, SiN, BN, SiC, AlN 중 적어도 일종으로 형성되는 것이 바람직하다. 그 중에서도 Zr, Hf의 산화물, BN, SiC을 사용하는 것이 특히 바람직하다. 이것들의 재료는 플루오르화수소산에 대하여도 다소 용해하는 성질을 갖고 있는 것도 있지만, 레이저소자의 절연층으로 하면 매립층으로서 SiO₂보다도 꽤 신뢰성이 높아지는 경향이 있다. 또한 PVD, CVD 같은 기상으로 형성된 산화물계 박막은 그 원소와 산소가 당량 반응한 산화물이 되기 어렵기 때문에, 산화물계 박막의 절연성에 대한 신뢰성이 충분해지지만, 본 발명에서 선택한 상기 원소의 PVD, CVD 에 의한 산화물, BN, SiC, AlN은 Si 산화물보다도 절연성에 대하여 신뢰성이 우수한 경향이 있다. 더구나 산화물의 굴절률이 질화물 반도체보다도 작은 것(예를 들면 SiC 이외의 것)을 선택하면, 레이저소자의 매립층으로서 대단히 좋다. 더욱이 또, 제1 보호막(61)을 Si 산화물이라고 하면, Si 산화물에 대하여, 플루오르화수소산에 의한 선택성을 갖고 있기 때문에, 도 3e에 나타낸 바와 같이 스트라이프 도파로의 측면, 그 스트라이프가 형성되어 있는 평면(에칭 정지층)과 제1 보호막(61)의 표면에 연속하여 형성하면, 리프트 오프법에 의해 제 l 보호막(61)만을 제거함으로써 도 3f에 나타내는 것 같은 평면에 대하여 막두께가 균일한 제2 보호막(62)을 형성할 수가 있다.

이어서 본 발명의 제4 공정에서는, 도 3f에 나타낸 바와 같이, 제1 보호막(61)을 제거한다. 그 후에, 이어서 도 3g에 나타낸 바와 같이, 제2 보호막(62)과 p측 콘택트층(13)의 위에, 그 p측 콘택트층과 전기적으로 접속한 p전극을 형성한다. 본 발명에서는, 먼저 제2 보호막을 먼저 형성하고 있기 때문에, 이 p전극을 형성할 때에, 스트라이프폭이 좁은 콘택트층에만 형성할 필요는 없고, 전반적으로 형성할 수 있다. 더구나, 옴 접촉을 겸한 전극재료를 선택하여 옴 전극과 본딩용 전극을 겸한 전극을 함께 형성할 수 있다.

질화물 반도체 레이저소자로서는, 스트라이프 형상의 도파로영역을 형성하는 경우, 습식(wet) 에칭으로서는 에칭이 어렵기 때문에, 드라이에칭이 쓰인다. 드라이에칭에서는, 제1 보호막과 질화물 반도체와의 선택성이 중요시되기 때문에, 제1 보호막으로서 SiO₂가 쓰인다. 그렇지만 에칭이 정지된 층의 평면에 형성된 제2 보호막용으로 SiO₂을 사용하는 것은, 절연성이 불충분하며 또한 제1 보호막과 동일한 재료이기 때문에, 제1 보호막만을 제거하기 어려워진다. 그 때문에, 본 발명에서는, 제2 보호막을 SiO₂이외의 재료로 하면, 제1 보호막과의 선택성이 얻어진다. 더구나 제2 보호막을 형성한 다음에는 질화물 반도체를 에칭하지 않기 때문에, 제2 보호막은 질화물 반도체와의 에칭속도에 관해서 문제가 되지 않는다.

제2 실시형태

이하, 본 발명의 일 실시형태를 도 17에 나타내고, 이하, 이 구체예를 바탕으로 본 발명에 대해 상세히 설명한다. 본 발명의 질화물 반도체 레이저소자는, 구체적으로는 기판 상에, n형질화물 반도체, 활성층, p형질화물 반도체를 적층한 것으로, p형질화물 반도체측에서 에칭에 의해 스트라이프 형상의 릿지 구조를 갖는 것이다.

(스트라이프 형상의 도파로영역)

본 발명의 질화물 반도체 레이저소자는, 활성층의 상부이고, p측 광가이드층으로부터 위쪽에 형성된 릿지 도파로를 갖는 것이다. 즉, 기판 상에, n형질화물 반도체로 이루어지는 n측 광가이드층과, 활성층과, p형질화물 반도체로 이루어지는 p측 광가이드층이 적층된 구조로, p측 광가이드층이 스트라이프 형상의 돌출부를 가지며, 스트라이프형상의 도파로영역을 갖는 것이다. 더욱이, 그 돌출부 위에 p형 질화물 반도체층이 형성된 레이저소자이다. 본 발명의 레이저소자는, 구체적으로는 이와 같이 스트라이프 형상의 도파로영역을 갖는 것으로, 굴절률 도파형의 레이저소자이다.

(에칭깊이)

본 발명의 레이저소자는, 구체적으로, n형질화물 반도체로 이루어지는 n측 광가이드층, 활성층, p형질화물 반도체로 이루어지는 p측 광가이드층, 더욱이 p형질화물 반도체층을 적층한 후, p형질화물 반도체층측에서 에칭에 의해, p형질화물 반도체층, p측 광가이드층의 일부를 제거하며, 스트라이프 구조를 형성한다. 이 때, p측 광가이드층의 돌출부의 높이는, 에칭되는 깊이에 의해 결정되기 때문에, 후술하는 바와 같이, 종래와 비교하여 에칭깊이의 제어성이 향상한다. 또한, 에칭의 깊이는, 활성층에 달하지 않는 깊이인 것이 중요하고, 본 발명에 있어서는 p측광가이드층의 위치까지 에칭한다.

본 발명에 있어서, 상기 p측 광가이드층의 돌출부, 혹은 스트라이프 형상의 릿지 도파로의 형상으로서는, 순 메사형, 반대 메사형으로 한정되지 않지만, 순 메사형상으로 함으로써 양호한 횡모드의 제어가 실현되는 경향이 있어 바람직하다.

(에칭수단)

상술한 p측 광가이드층 또는 릿지도파로의 형성 등, 질화물 반도체층을 에칭하기 위해서는 습식에칭, 드라이에칭 등의 방법이 사용될 수 있다. 드라이에칭으로는 예를 들어 반응성 이온 에칭(RIE), 반응성 이온 빔에칭(RIBE), 전자 사이클로트론 에칭(ECR), 이온 빔에칭 등이 있으며, 상기 질화물 반도체층은 이들 방법들 중 어느 방법에 의해서 적당한 에칭 가스를 선택함으로써 에칭될 수가 있다.

(광 가이드층)

상기 도파로는 활성층이 n측 광가이드층과 p측 광가이드층에 의해 끼워져 있는 것과 같은 구조에 의해 형성된다. 본 발명의 레이저소자는, p측 광가이드층에 스트라이프 형상의 돌출부가 설치됨으로써, 스트라이프 형상의 도파로영역을 갖는 것이다.

본 발명에 있어서, p측 광가이드층은 스트라이프 형상의 돌출부를 가지고, 상기 돌출부 위에 p형질화물 반도체층이 형성되어, 레이저소자를 형성하는 것이다. 구체적으로는, p측 광가이드층으로 릿지도파로를 형성한 레이저소자이다. 또한, 이 돌출부는 상술된 바와 같이, 구체적으로는 p형질화물 반도체층측에서 에칭함으로써 형성되고, p측 광 가이드 층의 막 내에서 에칭을 정지함으로써 형성된다. 본 발명에 있어서는, 상기 p측 광가이드층이 스트라이프 형상의 돌출부를 가지는데, 더욱이 그 막두께(돌출부에 있어서의)는 1㎛ 이하이다. 여기서, 막두께는 p측 광가이드층을 성장시킬 때의 막두께에 해당하며, p측 광가이드층 형성 후에 상기 에칭에 의해 돌출부를 형성하는 경우에는, 소정의 막두께의 p측 광가이드층의 일부를 제거하여 형성하기 때문에, 돌출부의 막두께가 p측 광가이드층의 막두께가 된다. 이 때, p측 광가이드층이 1㎛를 초과하는 막두께라면, 문턱값이 대폭 향상하여, 레이저 발진이 지극히 곤란해지며, 설령 발진하더라도 소자 수명이 지극히 짧은 레이저소자가 된다. 더욱 바람직하게는, p측 광가이드층의 막두께, 즉 돌출부의 막두께를, 1500Å 이상 4000Å이하의 범위로 하는 것이다. 왜냐하면, 1500Å보다 얇으면, 레이저광의 F.F.P.가 양호하게 되지 않고, 또한 4000Å를 초과하는 막두께라면, 발진 문턱값 전류가 상승하는 경향이 있기 때문이다. 구체적으로는, 1500Å보다 얇으면 수평 횡모드의 제어가 충분히 이루어지지 않고, 상기 F.F.P.는 x방향으로 10°이하의 빔형상이 되며, 결과적으로, 아스펙트비가 2.0을 크게 상회하여, 3.0 부근이나 그 값을 초과하게 된다.

또한, 에칭에 의해, 상기 릿지도파로, 돌출부를 형성하는 때는, 생산성도 고려해야 한다. 이것은, 에칭의 깊이가 늘어남에 따라서, 웨이퍼상에 제공된 소자사이의 격차가 발생하게 되는데, 이는 회피되어야 한다. 구체적으로는, 0.7㎛를 초과하는 깊이로 에칭하여, 상기 스트라이프 형상의 돌출부(릿지구조)를 형성하면, 상기 문제가 급격히 발생하는 경향이 있기 때문에, 이것보다도 얇게 에칭하는 것이 바람직하다. 즉, 이것은, 본 발명에 있어서, 릿지의 높이를 조정함으로써, 상기 범위 내에서 레이저소자를 형성하는 것이 바람직하다. 여기서, 릿지의 높이란, 구체적으로는 상기 돌출부이외의 영역에서의 p측 광가이드층의 평면, 즉 에칭에 의해 노출되어 돌출부의 측면에 연속한 평면으로부터, 돌출부 및 그 위에 형성된 p형질화물 반도체의 높이이다. 돌출부의 높이란, 그 평면으로부터 돌출부의 표면까지의 높이이며, 또한, p형질화물 반도체층의 최상면이 에칭의 개시위치이다.

(돌출부의 높이)

더욱, 본 발명의 상기 p측 광가이드층에 있어서, 돌출부의 높이를 높게 하면, 발진문턱값 전류가 내려가는 경향이 있어 바람직하다. 즉, 이것은, 에칭이 깊게 됨에 따라서, 출력의 안정성을 증가시키는 것으로, 레이저소자의 응용에 크게 기여하는 것이다. 즉, 출력이 증가하더라도, 단일모드에서의 안정된 발진을 실현하여, 발진문턱값 전류가 양호하기 때문에 소자의 열등을 대폭 억제하며, 긴수명으로의 연속발진을 실현하는 효과가 있다.

이상, 에칭에 의해 형성하는 경우에는, 에칭에 의해 노출되며, 형성되는 표면, 즉 p측 광가이드층의 돌출부이외의 영역에서의 표면의 평탄성도 고려하는 것이 중요하다. 그 이유는, 에칭에 의해, 상기 스트라이프 형상의 돌출부가 형성될 때에, 그 에칭에 의해 노출된 p측 광가이드층의 표면의 막두께 방향의 위치가 다소 격차가 있으며, 그것이 소자사이의 격차를 만들어 내는 원인이 되기 때문이다. 즉, 비교적 작은 상기 스트라이프 형상의 돌출부가 형성되면, 웨이퍼전면에 노출된 p측 광가이드층의 상부표면을 보면, 웨이퍼내에서 그 깊이(돌출부이외의 영역에서의 p측 광가이드층의 막두께)에 불균일이 발생하여, 이것이 원인이 되어, 얻어지는 레이저소자의 출력특성, 광학특성에 불균일이 발생한다.

구체적으로는, p측 광가이드층을 막두께 500Å이상, 바람직하게는 500Å 이상 1500Å이하의 범위로 남기는 깊이로 에칭하여, 상기 p측 광가이드층의 돌출부를 형성하는 것이다. 이것은, 막두께 500Å 이상이 남는 깊이라면, p측 광가이드층보다도 깊게 에칭되는 일이 거의 없어지며, 양호한 정밀도로 돌출부가 형성된다. 또한, 1500Å이상이라면, 상술한 발진문턱값 전류의 상승이 나타나며, 더욱이 횡모드의 제어성이 뒤떨어지는 경향이 있다. 더욱 바람직하게는, 500Å이상 1000Å이하로 함으로써 문턱값에서의 발진과 횡모드의 제어성이 양호한 레이저소자가 된다.

본 발명에 있어서, p측 광가이드층의 조성으로서는, 특별히 한정되는 것이 아니라, 질화물 반도체로 이루어져, 도파로 형성에 충분한 에너지 밴드갭을 갖고 있으면 좋고, 단일막 구조나 다층막 구조 중 어느 쪽이나 좋다. 예를 들면, 370∼470nm의 파장에서는 언도프의 GaN을 사용하고, 그것보다 긴 파장에서는 InGaN/GaN의 다층막 구조를 사용한다.

또한, 본 발명에 있어서, n측 광가이드층과 p측 광가이드층 사이에 활성층을 끼우는 구조에 의해 구성되는 도파로는, 그 막두께의 총화(總和), 즉 양쪽 가이드층으로 협지되는 영역의 막두께가, 바람직하게는 6000Å이하, 더욱 바람직하게는, 4500Å이하로 하는 것이다. 왜냐하면, 상기 도파로의 막두께의 총화가, 6000Å를 넘으면 급격히 발진 문턱값 전류가 증대하여, 기본 모드에서의 연속발진이 지극히 곤란하게 되기 때문이며, 4500Å이하가 되면 그와 같은 발진 문턱값 전류의 상승은 억제되며, 기본 모드, 또한 긴수명에서의 연속발진이 가능하다.

본 발명에 있어서, n측 광가이드층은 특별히 한정되는 것이 아니지만, 구체적으로는, p측 광가이드층과 거의 같은 막두께로, n측 광가이드층을 형성하여, 양쪽 광가이드층에 활성층을 끼우는 구조로 하는 것이다. 또한, n측 광가이드층으로서, GaN, InGaN을 성장시키는 것이 바람직하고, 구체적으로는 언도프의 GaN, 활성층에 가까워짐에 따라서 In 혼합비를 작게 한 InGaN과, GaN을 교대로 적층한 다층막 등이 있다. 여기서, InGaN이란 GaN에 In이 포함되는 삼원계 혼합 결정을 가리킨다.

본 발명의 질화물 반도체 레이저소자에 있어서, 상기 p측 광가이드층의 위에 형성되는 p형 질화물 반도체층으로서는, 구체적으로는, 실시예에 나타낸 바와 같이 p측 클래드층, p측 콘택트층 등을 적층한 것이다. 그 때문에, 본 발명에서는, p측 광가이드층의 돌출부 위에 형성된 p형 질화물 반도체층은, 스트라이프 형상으로 형성되어 있으며, 릿지도파로를 형성한다.

본 발명에 있어서, 광 가이드층과 활성층과의 사이에, 캡층을 형성하더라도 좋다. 예를 들어, 활성층과 p측 광가이드층 사이에, p형 불순물을 도프한 A1_xGa_l-xN(0≤x≤1)으로 이루어지는 p측 캡층을 형성하는 것이다. 이 때, 스트라이프 형상의 릿지도파로를 p측 캡층에 달하는 깊이로 형성하면, 소자수명이 저하하는 경향이 있어 바람직하지 못하고, 이러한 경우에도 상술한 바와 같이, p측 광가이드층에 스트라이프 형상의 돌출부를 구비하고 있는 구조, 더욱이 릿지도파로를 가지는 것이 바람직하다.

본 발명에 있어서, 릿지도파로의 스트라이프 폭, 또는 p측 광가이드층에 있어서는 돌출부의 스트라이프 폭이, 1㎛ 이상 3㎛ 이하의 범위에 있으면, 양호한 횡모드의 제어가 가능해진다. 이것은, 상기 범위에서라면, 단일 횡모드에서의 발진이 비교적 양호하게 실현되며, 또한 상기 p측 광가이드층으로 릿지도파로가 형성됨으로써 안정, 또한 정밀도가 좋은 빔형상의 제어(양호한 F.F.P.)를 실현할 수가 있다. 이 때, 1㎛ 미만이라면, 스트라이프 형상의 릿지구조 또는 상기 돌출부의 형성이 제조상 곤란하며, 수율이 저하하고, 3㎛을 넘으면 수평 횡모드의 제어가 곤란해지는 경향을 나타낸다.

본 발명에 있어서의 질화물 반도체 레이저소자를 구성하는 질화물 반도체로서는, In_xAl_yGa_l-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 표현되며, 질화갈륨 외에도, 3원계, 4원계의 혼합 결정 등이 있다. 본 발명에 따르면, 상기 기판상에 적층하는 레이저소자구조를, 실시예에 나타낸 바와 같이, 상기 조성식으로 표현되는 질화물 반도체로 이루어지는 것으로 하는 것이, 상술한 레이저광의 횡모드, 빔형상의 제어가 가장 바람직한 경향이 있다.

여기서, F.F.P.에 있어서의 수평(x 방향)이란, 도 11에 나타낸 바와 같이 접합면(또는 pn 접합면)에 평행한 방향(상기 도면에서 화살표(d)의 방향)을 나타내는 것으로, 그 방향에 있어서의 횡모드를 수평 횡모드라고 부른다.

도 11은, 본 발명에 있어서의 레이저소자의 광학적인 특성, 특히, 출사면에 있어서의 스폿형상, 원방 형상(F.F.P.) (A)를 설명하는 모식도이다.

종래에는, 출사면에 있어서의 스폿형상(a)이, 접합면에 평행한 방향으로 넓어져 있으며, F.F.P.에서의 x 방향(d)은 10°이하로 좁고, 아스펙트비도 나빴다. 그러나, 본 발명에서는, 도면에 나타낸 바와 같이, 스폿형상의 길이방향은 종래와 마찬가지로 수평 방향에 있지만, 그 길이방향의 확대넓이는 좁아지고, F.F.P.(A)의 x 방향은 종래 보다 넓고, 구체적으로는 12°∼20°로 양호하며, 아스펙트비도 2.0전후로 양호한 것이 된다. 이와 같이, 출력특성, 소자신뢰성을 악화시키지 않고서, 광학특성을 개선하는 것은, 상술한 바와 같이, 스트라이프 형상의 돌출부가 설치된 p측 광가이드층에 의해, 양호한 실효굴절률을 갖는 스트라이프 형상의 도파로영역이 레이저소자에 형성된 것에 의하는 것이다. 더욱이, 상술한 바와 같이, 종래에 비교하여, p측 광가이드층의 막두께, 또는 n측 광가이드층의 막두께를 가한 양쪽 가이드층의 전체 막두께가 증가함으로써, 도면에 있어서의 접합면과 수직한 방향(y 방향)의 빔 확대넓이가, 회절효과의 감소에 의해 억제되며, 이것도 본 발명의 레이저소자에 있어서의 광학특성, 특히 아스펙트비의 개선에 기여하고 있다. 즉, 상술한 것과 같은 수평 횡모드의 제어뿐만 아니라, 종래에 비해 F.F.P.에서의 y 방향의 광의 확대넓이가 억제되는 것으로, 종래와 같은 수직 방향으로 편평한 원방 형상으로부터 원형에 가까운 레이저광이 얻어진다.

제3 실시형태

이하, 본 발명의 일 실시형태를 구체예를 사용하여 설명한다.

본 발명의 질화물 반도체 레이저소자는, 구체적으로는 기판상에, n형 질화물 반도체로 이루어지는 n측 광가이드층과, 활성층, p형 질화물 반도체로 이루어지는p측 광가이드을 적층한 구조를 가지며, 도 17에 나타내는 제2 실시형태와, p측 광가이드층의 막두께가 n측 광가이드층의 막두께보다 두꺼운 것 말고는 동일하다.

본 발명의 질화물 반도체 레이저소자는, 활성층을 p측 광가이드층과 n측 광가이드층으로 협지하는 구조로 도파로를 구성하며, p측 광가이드층이 n측 광가이드층의 막두께보다 두꺼운 것으로, 양호한 레이저광을 갖는 것이다. 이것은, 활성층을 협지하는 p측 광도가이드층과 n측 광가이드층의 막두께를 다르게 함으로써, 막두께 방향에 있어서 광분포가 이득분포로부터 어긋나고, 종래의 것으로부터 횡모드 제어를 변화시켜 양호한 레이저광을 얻어내는 것이다. 또한, 광 차단에 있어서도, 그 효과가 증가하고, 리플 발생을 억제한다.

(스트라이프 형상의 도파로영역)

본 발명의 질화물 반도체 레이저소자는, 상술한 광 가이드층들의 막두께가 그 사이에 협지된 활성층에 대해 비대칭인 구조 특성에 더해서, 스트라이프 형상의 도파로 영역을 제공함으로써 횡모드가 제어된 굴절률 도파형의 구조를 갖는다. 즉, 기판 상에, n형 질화물 반도체로 이루어지는 n측 광가이드층과, 활성층과, p형질화물 반도체로 이루어지는 p측 광가이드층이 적층된 구조로, p측 광가이드층이 스트라이프 형상의 돌출부를 가지며, 스트라이프 형상의 도파로영역을 갖는 것이다. 더욱이 본 발명의 레이저소자는, 그 돌출부 위에 p형 질화물 반도체층이 형성된 레이저소자이다. 구체적으로는 이와 같이 스트라이프 형상의 도파로 영역을 갖는 것이고, 굴절률 도파형의 레이저소자이다.

(에칭깊이)

상기 본 발명의 레이저소자는, 구체적으로는, n형질화물 반도체로 이루어지는 n측 광가이드층, 활성층, p형질화물 반도체로 이루어지는 p측 광가이드층, 더욱이 p형 질화물 반도체층을 적층한 후, p형질화물 반도체층측에서 에칭에 의해, p형 질화물 반도체층, p측 광가이드층의 일부를 제거하여, 스트라이프 구조를 형성한다. 이 때, p측 광가이드층의 돌출부의 높이는, 에칭하는 깊이에 의해 결정되기 때문에, 후술하는 바와 같이, 종래에 비하여 에칭깊이의 제어성이 향상된다. 또한, 에칭의 깊이는, 활성층에 달하지 않는 깊이인 것이 중요하며, 본 발명에 있어서는 p측 광가이드층의 위치까지 에칭한다.

본 발명에 있어서, 상기 p측 광가이드층의 돌출부, 또는 스트라이프 형상의 릿지도파로의 형상으로서는, 순 메사형, 역 메사형 등으로 한정되지는 않지만, 순 메사형상으로 함으로써 양호한 횡모드의 제어가 실현되는 경향이 있어 바람직하다.

(에칭수단)

상술한 p측 광가이드층 또는 릿지도파로의 형성 등, 질화물 반도체를 에칭하기 위해서는, 습식에칭, 드라이에칭 등의 방법이 있다. 예를 들면 드라이에칭으로서는, 반응성 이온 에칭(RIE), 반응성 이온 빔에칭(RIBE), 전자 사이클로트론 에칭(ECR), 이온 빔에칭 등이 있으며, 적절한 에칭 가스를 선택함으로써 이들 중 어느 방법으로도 질화물 반도체를 에칭할 수가 있다.

(광 가이드층)

상기 도파로는 n측 광가이드층과 p측 광가이드층에 활성층을 끼우는 구조에 의해 형성된다. 본 발명의 레이저소자는, p측 광가이드층에 스트라이프 형상의 돌출부가 설치됨에 따라, 스트라이프 형상의 도파로영역을 갖는다.

(p측 광가이드층)

본 발명에 있어서, 활성층을 협지하는 n측 광가이드층과 p측 광가이드층은 그 막두께가 다르며, p측 광가이드층의 막두께를 두껍게 하는 데에 있다. 더욱 바람직하게는, p측 광가이드층은, 스트라이프 형상의 돌출부를 갖는 것으로, 구체적으로는 이 돌출부 위에, p형질화물 반도체층이 형성되며, 스트라이프 형상의 도파로영역을 갖는 레이저소자를 형성하는 것이다. 구체적으로는, p측 광가이드층으로 릿지도파로를 형성한 레이저소자이다. 또한, 이 돌출부는 상술한 바와 같이, 구체적으로는 p형질화물 반도체층측에서 에칭함으로써 형성되며, p측 광가이드층의 막내에서의 에칭을 정지함으로써 형성한다. 여기서, p측 광가이드층의 막두께는, p측 광가이드층을 성장시킬 때의 막두께에 해당하며, p측 광가이드층 형성후에 상기 에칭에 의해 돌출부를 형성하는 경우에는, 소정의 막두께의 p측 광가이드층의 일부를 제거하여 형성하기 때문에, 돌출부의 막두께가 p측 광가이드층의 막두께가 된다. 이 때, p측 광가이드층이 1㎛보다 큰 막두께를 갖는다면, 문턱값이 대폭 향상하여, 레이저발진이 지극히 곤란하며, 설령 발진하더라도 소자 수명이 지극히 짧은 레이저소자가 되기 때문에, 바람직하게는 p측 광가이드층의 막두께를 l㎛ 이하로 한다. 더욱 바람직하게는, p측 광가이드층의 막두께, 즉 돌출부의 막두께를, 1500Å 이상5000Å 이하의 범위로 하는 것이다. 왜냐하면, 1500Å보다 얇으면 레이저광의 F.F.P.가 양호하게는 되지 않고, 또한 5000Å를 넘는 막두께라면, 발진 문턱값 전류가 상승하는 경향이 있기 때문이다. 구체적으로는, 1500Å보다 얇으면, 수평 횡모드의 제어가 충분하지 않고, 그 F.F.P.는, x 방향으로 10°이상의 빔형상이 되어, 결과적으로, 아스펙트비가 2.0보다 커지게 된다. 이 때, 특히 본 발명에 있어서, p측 광가이드층의 막두께가, 2500Å이상이 되면, 활성층을 협지하는 가이드층의 막두께가 같은 경우에 비하여, 문턱값 전류의 상승을 낮게 억제하는 경향을 확인할 수 있으며, 본 발명과 같이 p측 광가이드층의 막두께가 두껍게 비대칭인 도파로를 갖는 것이 유리하게 작용하는 경향이 있다.

또한, 에칭에 의해, 상기 릿지도파로, 돌출부를 형성할 때는 생산성도 고려해야 한다. 이것은, 에칭의 깊이가 증가함에 따라서, 그 정밀도, 예를 들면 웨이퍼 내에서의 소자사이의 불균일이 많이 발생하게 되며, 이것을 회피해야 한다. 구체적으로는, 0.7㎛를 넘는 깊이로 에칭하여 상기 스트라이프 형상의 돌출부(릿지구조)를 형성하면 상기 문제가 급격히 발생하는 경향이 있으며, 이것보다도 얇게 에칭하는 것이 바람직하다. 즉, 이것은, 본 발명에 있어서, 릿지의 높이를 조정하는 것이며, 상기 범위 내에서 레이저소자를 형성하는 것이 바람직하다. 여기서, 돌출부의 높이란, 구체적으로는, 상기 돌출부이외의 영역에서의 p측 광가이드층의 평면, 즉 에칭에 의해 노출되어 돌출부의 측면에 연속한 평면으로부터, 돌출부까지, 릿지의 높이는 그 돌출부 위에 형성된 p형 질화물 반도체층까지로, 그 막두께 방향에서의 높이를 가리키고, p형 질화물 반도체층의 최상면이 에칭개시 위치이다.

(돌출부의 높이)

더욱이, 본 발명의 상기 p측 광가이드층에 있어서, 돌출부의 높이를 높게 하면, 발진문턱값 전류가 내려가는 경향이 있어 바람직하다. 즉, 이것은, 에칭이 깊어짐에 따라서, 출력의 안정성을 증가시키는 것으로, 레이저소자의 응용에 크게 기여하는 것이다. 즉, 출력이 증가하더라도, 단일모드에서의 안정된 발진을 실현하고, 발진문턱값 전류가 양호하기 때문에 소자 열화(劣化)를 대폭 억제하며, 긴수명으로 연속발진을 실현하는 효과가 있다. 상기 p측 광가이드층에 있어서, 돌출부의 높이가 100Å 이상이므로, 양호한 빔형상을 갖는 레이저소자가 얻어지고, 바람직하게는, 500Å이상이며, 그 출력에 있어서, 고출력에서도 단일모드발진이 가능하다. 그 때문에, 레이저소자의 응용에 있어서 필요한 소자의 신뢰성이 충분히 확보되는 것이다.

또한, 에칭에 의해 형성하는 경우에는 에칭에 의해 노출되는 표면의 평탄성도 고려하면 더욱 바람직하다. 이것은, 에칭에 의해 상기 스트라이프 형상의 돌출부를 형성할 때에 그 에칭에 의해 노출된 p측 광가이드층의 표면의 위치가, 막두께 방향이고, 소자사이의 불균일을 초래하는 정도에 있어서, 차이가 있기 때문에, 그것을 고려해야 한다. 구체적으로는, p측 광가이드층을 막두께 500Å이상, 바람직하게는 500이상 1000Å 이하의 범위로 남기는 깊이로 에칭하여, 상기 p측 광가이드층의 돌출부를 형성하는 것이다. 이것은 막두께 500Å 이상으로 남는 깊이라면, p측 광가이드층보다도 깊게 에칭되는 일이 거의 없이 양호한 정밀도의 돌출부가 형성된다. 또한, 1000Å이상이라면, 상술한 발진 문턱값 전류가 상승하며, 더욱이 횡모드의 제어성이 뒤떨어지는 경향이 있다.

본 발명에 있어서, p측 광가이드층의 조성으로서는, 특별히 한정되는 것이 아니라 질화물 반도체로 이루어져, 도파로 형성에 충분한 에너지 밴드갭을 갖고 있으면 좋고, 단일막이나, 다층막 어느쪽이나 다 좋다. 예를 들면, 370∼480nm의 파장에서는 언도프의 GaN을 사용하고, 그것보다 긴 파장에서는 InGaN/GaN의 다층막 구조를 사용하는 것이다.

또한, 본 발명에 있어서, n측 광가이드층과, p측 광가이드층으로 활성층을 협지하는 구조에 의해 구성되는 도파로는 그 막두께의 총화, 즉 양쪽 가이드층으로 협지되는 영역의 막두께가 바람직하게는 5000Å이하, 더욱 바람직하게는, 4500Å 이하로 하는 것이다. 왜냐하면, 상기 도파로의 막두께의 총화가, 5000Å를 초과하면 문턱값이 상승하고, 더욱 7000Å를 넘으면 급격히 발진문턱값 전류가 증대하여, 기본 모드에서의 연속발진이 지극히 곤란하게 되기 때문이며, 4500Å이하라면, 그와 같은 발진문턱값 전류의 상승은 억제되고, 기본 모드 또한 긴수명에서의 연속발진이 가능하다.

본 발명에 있어서, n측 광가이드층은 p측 광가이드층의 막두께보다 얇은 것 이외는 특별히 한정되는 것이 아니고, 양쪽 광도파로층으로 활성층을 협지하는 구조로서 도파로로 하는 것이다. 또한, n측 광가이드층으로서 구체적으로는, GaN, InGaN을 성장시키는 것이 바람직하고, 구체적으로는 언도프의 GaN, 활성층에 가까워짐에 따라서 In 혼정비를 작게 한 InGaN과, GaN을 교대로 적층한 다층막등이 있다. 여기서, InGaN이란, GaN에 In이 포함되는 삼원계 혼합 결정을 말한다.

본 발명의 질화물 반도체 레이저소자에 있어서, 상기 p측 광가이드층 위에 형성되는 p형질화물 반도체층으로서는, 구체적으로는, 실시예에 나타낸 바와 같이 p측 클래드층, p측 콘택트층 등을 적층한 것이다. 그 때문에, 본 발명에서는 p측광가이드층의 돌출부상에 형성된 p형질화물 반도체층은, 스트라이프 형상으로 형성되어 있으며, 릿지도파로를 형성한다.

본 발명에 있어서, 광 가이드층과 활성층과의 사이에 캡층을 형성하더라도 좋다. 예를 들면, 활성층과 p측 광가이드층과의 사이에 p형 불순물을 도프한 Al_xGa_l-xN(0≤x≤1)로 이루어지는 p측 캡층을 형성하는 것이다. 이 때, 스트라이프 형상의 릿지도파로를, p측 캡층에 도달하는 깊이로 형성하면 소자수명이 저하하는 경향이 있어 바람직하지 못하고, 이러한 경우에도 상술한 바와 같이 p측 광가이드층에 스트라이프 형상의 돌출부를 구비하는 바와 같이 릿지도파로를 형성하는 것이 바람직하다.

본 발명에 있어서, 릿지도파로의 스트라이프 폭 또는 p측 광가이드층에 있어서는 돌출부의 스트라이프 폭이, 1㎛ 이상 3㎛ 이하의 범위에 있으면 양호한 횡모드의 제어가 가능해진다. 이것은 상기 범위라면 단일 횡모드에서의 발진이 비교적 양호하게 실현되며, 또한 상기 p측 광가이드층으로 릿지도파로가 형성됨으로써 안정, 또한 정밀도가 좋은 빔형상의 제어(양호한 F.F.P.)를 실현할 수가 있다. 이 때, 1㎛ 미만이라면, 스트라이프 형상의 릿지구조 또는 상기 돌출부의 형성이 제조상 곤란하며, 수율이 저하하고, 3㎛을 넘으면 수평횡모드의 제어가 곤란해지는 경향을 나타낸다.

본 발명에 있어서의 질화물 반도체 레이저소자를 구성하는 질화물 반도체로서는, In_xAl_yGa_l-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표시되며, 질화 갈륨 외에도,3원계, 4원계의 혼합 결정 등이 있다. 본 발명으로서는, 상기 기판상에 적층하는 레이저소자 구조를 실시예에 나타낸 바와 같이 상기 조성식으로 표현되는 질화물 반도체로 이루어지는 것이 상술한 레이저광의 횡모드 빔형상의 제어가 가장 바람직하게 되는 경향이 있다.

여기서, F.F.P.에 있어서의 수평방향(x방향)이란, 접합면(또는 pn 접합면)과 평행한 방향을 나타내는 것으로, 도 20에 있어서의 원방 형상(F.F.P)(A)의 x 방향(d)이며, 그 방향의 횡모드를 수평횡모드라고 적는다.

본 실시형태에서는, 활성층을 협지하는 광가이드층의 안, p측 광가이드층을 n측 광가이드층과의 막두께보다 두껍게 한 비대칭인 구조를 가지며, 양쪽 광가이드층에 협지되는 도파로영역내에서의 광분포를 종래의 레이저소자와 비교하여 엇갈리게 하고, 즉, 광분포와 이득분포를 엇갈리게 하는 것으로 횡모드를 종래와는 다른 방법으로 제어하여, 소망의 빔형상의 레이저광을 얻는 것이다.

바람직하게는, p측 광가이드층이 스트라이프 형상의 돌출부를 갖는 것으로, 상술한 바와 같이 스트라이프 형상의 도파로영역을 형성하며, 실효적인 굴절률분포를 형성하는 것이다. 구체적으로는, 도 20에 나타내는 바와 같이, 스트라이프 형상의 돌출부를 갖는 p측 광가이드층(109)측에 출사광인 레이저 스폿(a)이 편중되고 양호한 수평횡모드의 제어가 실현된다. 이것에 의해, 종래의 스트라이프 구조의 레이저소자로서는, F.F.P.의 수평방향(x 방향)에서는 좁고, 아스펙트비도 3이상의 것이었지만, 본 발명에서는 이 수평방향의 횡모드가 양호하게 제어되어 있기 때문에, 종래에 비하여 각별히 아스펙트비도 양호해진다.

또한, 본 발명에 있어서, 활성층이 In을 포함하는 질화물 반도체, 예를 들면 InGaN의 삼원계 혼합 결정인 경우에는, 활성층에서의 발광이 활성층내의 In에 의해, 광이 산란되는 것을 고려해야 한다. 즉, 활성층으로부터의 광은, 활성층내의 광산란물질인 In에 의해, 손상을 받고, 이것이 출력 향상을 방해하는 원인이 된다. 본 발명의 레이저소자에서는, 상술한 바와 같이, 활성층을 협지하는 광 가이드층들 중, p측 광가이드층의 막두께가 두꺼운 것에 의해, 종래와는 다른 도파에 의해 레이저광이 얻어지기 때문에, 상기 광산란물질에 의한 손실이 감소하여, 광 가이드층의 막두께가 두껍게 되는 것에 따른 문턱값전류의 상승을 보충하는 것 같은 레이저소자가 된다. 이것은 주로, 막두께 방향의 도파로내에서의 광분포가 이득분포로부터 어긋남으로써 상기 광산란물질이 갖는 영역(활성층)으로부터 어긋난 곳에, 광이 분포되어 도파하기 때문이다. 이 때문에, 상기 광 산란에 의한 손실이 감소하여, 결과적으로, 종래보다 동등하거나 또는 그 이하의 문턱값전류로 발진이 가능하게 되는 것으로 생각된다. 이것으로, 종래부터 광 가이드층의 막두께, 특히 p측 광가이드층의 막두께가 두껍게 되는 것에 의해 문턱값전류가 상승하는 것을 억제하고, 본 발명에서는 상기 광산란의 손실이 감소함으로써 문턱값을 종래와 같은 정도의 상태로, 레이저의 빔형상이 양호한 레이저소자가 얻어진다.

또, 도 20에 있어서, 종래는, 출사면에 있어서의 스폿형상(a)이, 접합면과 평행한 방향으로 넓어져 있으며, F.F.P.에서의 x 방향(d)은, 10°이하로 좁고, 아스펙트비도 나빴다. 그러나, 본 발명에서는, 도면에 나타낸 바와 같이, 스폿형상의 길이방향은 종래와 같이 수평 방향으로 있지만, 그 길이방향의 확대넓이는, 좁아지고, F. F. P.(A)의 x 방향은 종래보다 넓으며, 구체적으로는 12°∼20°로 양호하고 아스펙트비도 2.0전후로 양호한 것이 된다. 이와 같이, 출력특성, 소자신뢰성을 악화시키지 않고서 광학특성을 개선하는 것은 상술한 바와 같이 스트라이프 형상의 돌출부가 설치된 p측 광가이드층에 의해 양호한 실효굴절률을 갖는 스트라이프 형상의 도파로영역이 레이저소자로 형성되기 때문이다. 더욱, 상술한 바와 같이, 종래에 비교하여 p측 광가이드층의 막두께 또는 그것에 n측 광가이드층의 막두께를 더한 양쪽 가이드층의 전체 막두께가 증가하는 것에 의해, 도면에 있어서의 접합면에 수직 방향(y 방향)의 빔확대가, 회절효과의 감소에 의해 억제되며, 이것도 본 발명의 레이저소자에 있어서의 광학특성, 특히 아스펙트비의 개선에 기여한다. 즉, 상술한 바와 같은 수평횡모드의 제어뿐만 아니라, 종래에 비해서, F.F.P.에서의 y 방향의 광의 확대가 억제되는 것으로, 종래와 같은 수직방향으로 편평한 원방 형상(A)보다 원형에 가까운 레이저광이 얻어진다. 이와 같이, p측 광가이드층이 n측 광가이드층보다 막두께가 두껍기 때문에, F.F.P.에서의 x 방향뿐만 아니라, y 방향에서의 빔형상을 개선한 것도, 본 발명의 효과를 나타내는 데 중요하다.

제4 실시형태

본 실시형태에서는 p형 캡층 즉, 광차단용 제 1 클래드층을 활성층상에 성장시킨다. p형 제 1 클래드층으로서는 Mg도프의 Al_dGa_l-dN(0＜d≤1)로 이루어지며, 바람직하게는 d가 0.1이상 0.5이하, 더욱 바람직하게는 0.35이하의 범위로 설정하는 것이 좋다. 본 발명에 있어서의 제 1 클래드층은 상기 범위의 혼합 결정비가 적용되지만, 상세하게는 후술하는 바와 같다.

또한 p형 제 1 클래드층 전체의 막두께는, 10 내지 1000 Å, 바람직하게는 20 내지 400 Å으로 설정한다. p형 제 1 클래드층 전체의 막두께를 이와 같은 범위로 설정하는 것은 다음과 같은 이유에서이다.

즉, p형 제 1 클래드층을 AiGaN 층으로 했을 경우, 캐리어 차단 기능을 효과적으로 발휘시킬 수 있지만, AiGaN층은 Al을 포함하지 않는 질화갈륨계 반도체에 비해 벌크저항이 높다. 따라서 p형 제 1 클래드층을 형성하는데 따른 발광소자에 있어서의 저항치의 상승을 억제할 필요가 있기 때문에, 1000Å 이하, 바람직하게는 400 Å 이하로 설정한다.

또한, 이 p형 제 1 클래드층의 본래의 기능은 상술한 캐리어 차단 기능이며, 그 기능을 효과적으로 발휘시키기 위하여, 그 막두께를 10Å 이상, 바람직하게는 20Å 이하로 설정한다.

따라서, 막두께가 상기 범위라면, 활성층(6)내로 캐리어를 효과적으로 차단할 수 있으며, 단 벌크 저항도 낮게 억제할 수 있다.

또한 p형 제 1 클래드층의 Mg의 도프량은 1×10¹⁹/㎤∼1×10²¹/㎤로 하는 것이 좋다. 도프량을 이 범위로 설정하면, 벌크 저항을 저하시킴과 더불어 후술하는 언도프로 성장시키는 p형 가이드층에 Mg가 확산되며, 비교적 얇은 층인 p형 가이드층에 Mg를 1×10¹⁶/㎤∼1×10¹⁸/㎤의 범위로 함유시킬 수 있다.

여기서 특히, 본 실시예에서는 p형 제 1 클래드층은 Al_aGa_1-aN로 이루어지는제 1 p형 질화물 반도체층과, 더욱이 Al_bGa_1-bN로 이루어지는 제 2 p형 질화물 반도체층의 2층으로 구성할 수 있지만, 본 발명은 이것으로 한정하는 것이 아니라, 2이상의 층으로 해도 좋으며, 또한, 예를 들면 제 2 p형 질화물 반도체층을 복수의 층을 적층 형성해도 좋다.

또한, 각층의 Al의 혼합 결정비는 특별히 한정하지 않는다. 그러나 Al_aGa_1-aN층으로 표시되는 제 1 p형 질화물 반도체층에 있어서는, Al의 혼합 결정비(a)가 0이상이면, 활성층의 분해를 효과적으로 억제할 수 있다. 이 기능을 발휘시키기 위하여는 바람직하게는 a〉0의 Al_aGa_1-aN층으로 하면, 질화물 반도체중에서도 비교적 고융점에서 화학적으로 안정된 층을, 활성층에 가까운 쪽에(바람직하게는 접하도록) 설치할 수 있으며, 활성층의 분해를 보다 효과적으로 억제할 수 있다.

또, 본 발명에 있어서는, 제1 p형질화물 반도체층 및 제2 p형질화물 반도체층의 각 A1의 혼합 결정비 a, b를, 바람직하게는 0.1 보다 크고, 더욱 바람직하게는 0.2보다 크게 함으로써 활성층과의 사이에 양호한 오프셋트를 취할 (전위장벽을 형성한다)수 있으며, 캐리어의 오버플로우가 없는 양호한 캐리어주입을 실현할 수가 있다. 이 때, 제1의 p형질화물 반도체층과 제2의 p형 질화물 반도체층과는, 동일한 조성, 즉 a = b로 하는 것이 바람직하며, 이러한 조건하에서는, 제조에 있어서 각 소스 개스, 불순물 개스의 공급량의 조정등을 용이하게 할 수 있으며 또한 제어성을 높게 할 수 있기 때문에, 제1 p형질화물 반도체층 및 제2 p형질화물 반도체층을 안정적으로 정밀성 좋게 성장시킬 수 있다.

이어서, 제1 p형질화물 반도체층, 제2 p형질화물 반도체층의 성장조건에 대해 설명한다.

성장온도에서는, 제1 p형질화물 반도체층보다도 높은 온도로 제2 p형질화물 반도체층을 성장시키는 것이 바람직하다.

특히, 제1의 p형질화물 반도체층의 구체적인 성장온도는 800℃이상으로 하는 것이 바람직하며, 보다 바람직하게는 850∼950℃정도, 활성층을 성장시키는 온도와 같은 온도로 설정한다.

그리고, 제2 p형질화물 반도체층의 성장온도는, 예를 들면 활성층의 성장온도보다 100℃ 정도 높은 온도로 설정하는 것이 바람직하고, 이것에 의해 보다 양호한 결정성을 갖는 AlGaN층을 형성할 수가 있다.

더욱이 제1 p형질화물 반도체층과 제2 p형질화물 반도체층의 성장시의 분위기는, 다른 분위기로 하는 것이 바람직하다. 즉, 제1의 p형질화물 반도체는, 활성층과 거의 같은 분위기로 성장시키는 것이 바람직하고, 이렇게 함으로써 활성층의 분해를 방지할 수 있다. 또한, 제2 p형질화물 반도체는 양호한 오프셋을 형성하기 위해서 바람직한 분위기로 성장시킨다. 이와 같이 하면, 2개 층의 결정성장형태의 차이에 의해, 제1 p형질화물 반도체층은 활성층의 분해를 막는 층, 제2 p형질화물 반도체는 양호한 오프셋을 실현하는 층으로 할 수 있으며, 각 층에 각각 특유의 기능을 갖게 할 수 있다. 구체적으로는, 제1 p형질화물 반도체층의 성장분위기는 N₂로 하여, 제2의 p형질화물 반도체층의 성장분위기는 H₂로 함으로써 각각 상술한 기능을갖는 층을 형성할 수 있기 때문에, 얻어지는 소자는 양호한 발광특성을 갖는다.

또한 p형 제1 클래드층을 상기 적어도 2층으로 구성하는 경우 각 층의 막두께는, p형 제1 클래드층을 형성한 것에 의한 발광소자의 Vf(순방향전압)의 상승을 작게 억제하기 위해서, 제1 p형질화물 반도체층은 10∼100Å의 범위, 제2 p형질화물 반도체층은 10∼300Å의 범위로 설정하는 것이 바람직하다. 또한, Vf의 상승을 보다 작게 억제하기 위해서, 제1 p형질화물 반도체층을 10∼30Å의 범위, 제2 p형질화물 반도체층을 10∼100Å의 범위로 설정하는 것이 더욱 바람직하다.

이어서, p형 가이드층을 p형 제1 클래드층상으로 성장시킨다. p형 가이드층은, 언도프의 GaN으로 이루어지는 질화물 반도체층을 성장시켜 형성하는 것이 좋다. 막두께는 0.1∼0.07㎛로 하는 것이 바람직하고, 이 범위의 막두께로 하면 문턱값을 낮게 할 수가 있다. 또한 상술한 바와 같이, p형 가이드층은 언도프층으로서 성장시키지만, p형 제1 클래드층(7)에 도프되어 있는 Mg가 확산하여, 1×10¹⁶/㎤∼1× 10¹⁸/㎤의 범위로 Mg가 함유된다.

p형 가이드층상에는 상술한 실시형태와 같이 p형 제2 클래드층을 형성하여, 광차단을 행하게 한다.

이하, 실시예에 근거하여, 본 발명을 보다 구체적으로 설명한다.

[실시예 1]

도 2는 본 발명의 일실시예에 관한 레이저소자의 구조를 나타내는 모식적인 단면도로서 스트라이프 도파로에 수직방향에서 절단했을 때의 도면을 나타내는 것이다.

이하, 이 도면을 기초로 실시예 1에 대해 설명한다.

(버퍼층 2)

1 인치Φ, C면을 주요면으로 하는 사파이어로 되는 이종기판(1)을 MOVPE 반응용기 내에 세트하여, 온도를 500℃로 하여, 트리메틸갈륨(TMG), 암모니아(NH₃)를 사용하고, GaN으로 이루어지는 버퍼층을 200Å의 막두께로 성장시킨다.

(질화물 반도체층(하지(下地)층(4))

버퍼층 성장후 온도를 1050℃로 하여 TMG, 암모니아를 사용하고, 언도프 GaN로 되는 질화물 반도체층(4)을 4㎛의 막두께로 성장시킨다. 이 층은 소자구조를 형성하는 각 층의 성장에 있어서 하지층으로서 작용한다.

(n측 콘택트층(5))

이어서, 암모니아와 TMG, 불순물 가스로서 실란가스를 사용하여 질화물 반도체기판(1)의 위에, 1050℃에서 Si를 3×10¹⁸/㎤ 도프한 GaN으로 이루어지는 n측 콘택트층(5)을 4㎛의 막두께로 성장시킨다.

(크랙방지층(6))

이어서, TMG, TMI(트리메틸인듐) 암모니아를 사용하여, 온도를 800℃로 하고 In_0.06Ga_0.84N로 이루어진 크랙방지층(6)을 0.15㎛의 막두께로 성장시킨다. 또, 이 크랙방지층은 생략가능하다.

(n측 클래드층(7))

계속해서, 1050℃로 TMA(트리메틸알미늄), TMG, 암모니아를 사용하고, 언도프 Al_0.16Ga_0.84N으로 이루어지는 층을 25Å의 막두께로 성장시켜, 계속해서 TMA를 정지하고, 실란가스를 흘려보내, Si를 1×10¹⁹/㎤ 도프한 n형 GaN으로 이루어지는 층을 25Å의 막두께로 성장시킨다. 그들 층을 교대로 적층하여 초격자층을 구성하고, 총 막두께1.2㎛의 초격자로 이루어지는 n측 클래드층(7)을 성장시킨다.

(n측 광 가이드층(8))

계속해서, 실란가스를 멈추고 1050℃에서 언도프 GaN로 이루어진 n측 광 가이드층(8)을 0.1㎛의 막두께로 성장시킨다. 이 n측 광 가이드층(8)에 n형 불순물을 도프해도 좋다.

(활성층(9))

이어서, 온도를 800℃로 하고, Si 도프 In_0.05Ga_0.95N으로 이루어지는 장벽층을 100Å의 막두께로 성장시키고, 계속해서 동일온도에서 언도프 In_0.2Ga_0.8N으로 이루어지는 우물층을 40Å의 막두께로 성장시킨다. 장벽층과 우물층을 2회 교대로 적층하여, 마지막으로 장벽층에서 끝내고, 총 막두께 380Å의 다중양자 우물구조(MQW)의 활성층을 성장시킨다. 활성층은 본 실시예와 마찬가지로 언도프라도 좋고, 또한 n형 불순물 및/또는 p형 불순물을 도프하더라도 좋다. 불순물은 우물층, 장벽층 양쪽에 도프해도 좋고, 어느 한쪽에 도프해도 좋다. 또 장벽층에만 n형불순물을 도프하면 문턱값이 저하하기 쉽다.

(p측 캡층(10))

이어서, 온도를 1050℃로 올리고, TMG, TMA, 암모니아, Cp₂Mg(시클로펜타디엔일마그네슘)를 사용하여, p측 광 가이드층(11)보다도 밴드갭 에너지가 큰 Mg를 1×10²⁸/㎤ 도프한 p형 Al_0.3Ga_0.7N으로 이루어진 p측 캡층(7)을 300Å의 막두께로 성장시킨다.

(p측 광 가이드층(11))

계속해서 Cp₂Mg, TMA를 정지하고, 1050℃에서, 밴드갭 에너지가 p측 캡층(10)보다도 작은 언도프 GaN으로 이루어진 p측 광 가이드층(11)을 0.1㎛의 막두께로 성장시킨다.

(p측 클래드층(12))

계속해서, 1050℃에서 언도프 Al_0.16Ga_0.84N으로 이루어지는 층을 25Å의 막두께로 성장시키고, 계속해서 Cp₂Mg, TMA를 정지하고, 언도프 GaN으로 이루어지는 층을 25Å의 막두께로 성장시키고, 총막두께 0.6㎛의 초격자층으로 되는 p측 클래드층(12)을 성장시킨다. p측 클래드층은 적어도 한쪽이 A1를 포함하는 질화물 반도체층을 포함하며, 서로 밴드갭 에너지가 다른 질화물 반도체층을 적층한 초격자로 제작한 경우, 불순물은 어느 한쪽 층에 대부분 도프되어, 소위 변조 도프를 행하면 결정성이 좋게 되는 경향이 있지만, 양쪽에 같이 도프해도 좋다. 클래드층(12)은, A1를 포함하는 질화물 반도체층, 바람직하게는 Al_xGa_1-xN (0<X<1)을 포함하는 초격자구조로 하는 것이 바람직하며 더욱 바람직하게는 GaN과 AlGaN을 적층한 초격자구조로 한다. p측 클래드층(12)을 초격자구조로 하는 것에 따라, 클래드층 전체의 A1 혼합결정비를 올릴 수 있기 때문에, 클래드층자체의 굴절률이 작아지며, 더욱이 밴드갭 에너지가 커지기 때문에, 문턱값을 저하시키는 데에 있어서 대단히 유효하다. 더욱이 초격자로 한 것에 의해, 클래드층 자체에 발생하는 피트가 초격자로 하지 않는 것보다도 적어지기 때문에, 쇼트될 확률도 낮아진다.

(p측 콘택트층(13))

마지막으로, 1050℃에서 p측 클래드층(9)의 위에, Mg를 1×10²⁰/㎤ 도프한 p형 GaN으로 이루어지는 p측 콘택트층(13)을 150Å의 막두께로 성장시킨다. p측 콘택트층은 p형의 In_xAl_YGa_l-x-YN (0≤X, 0≤Y, X+Y≤1) 구성할 수가 있어, 바람직하게는 Mg을 도프한 GaN으로 하면, p전극(20)과 가장 바람직한 옴 접촉이 얻어진다. 콘택트층(13)은 전극을 형성하는 층이기 때문에, 1×10¹⁷/㎤이상의 고캐리어 농도로 하는 것이 바람직하다. 1×10¹⁷/㎤보다도 낮으면 전극과 바람직한 옴을 얻는 것이 어렵게 되는 경향이 있다. 더욱이 콘택트층의 조성을 GaN으로 하면, 전극재료와 바람직한 옴이 얻어지기 쉽게 된다.

이상과 같이 하여 질화물 반도체를 성장시킨 웨이퍼를 반응용기로부터 인출, 최상층의 p측 콘택트층의 표면에 SiO₂로 이루어지는 보호막을 형성하여, RIE(반응성 이온 에칭)을 사용하여 SiC1₄개스에 의해 에칭하고, 도 1에 나타낸 바와 같이, n전극을 형성해야 할 n측 콘택트층(5)의 표면을 노출시킨다. 이와 같이 질화물 반도체를 깊게 에칭하기 위해서는 보호막으로서 SiO₂가 알맞다.

이어서 상술한 스트라이프형상의 도파로영역을 형성하는 방법에 대해 설명한다.

우선, 도 3a에 나타낸 바와 같이, 최상층의 p측 콘택트층(13)의 거의 전면에, PVD장치에 의해, Si산화물(주로, SiO₂)로 이루어지는 제1의 보호막(61)을 0.5㎛의 막두께로 형성한 후, 제1의 보호막(61)의 위에 소정의 형상의 마스크를 가하고, 포토레지스트로 되는 제3의 보호막(63)을, 스트라이프폭 2㎛, 두께 1㎛로 형성한다.

이어서, 도 3b에 나타낸 바와 같이 제3의 보호막(63) 형성 후, RIE (반응성이온에칭)장치에 의해, CF₄가스를 사용하여, 제3의 보호막(63)을 마스크로서, 상기 제1의 보호막을 에칭하여, 스트라이프형상으로 한다. 그 후 에칭액으로 처리하고 포토레지스트만을 제거함으로써 도 3c에 나타낸 바와 같이 p측 콘택트층(13)의 위에 스트라이프 폭 2㎛의 제1의 보호막(61)을 형성할 수 있다.

더욱이 도 3d에 나타낸 바와 같이, 스트라이프형상의 제1의 보호막(61) 형성후, 다시 한번 RIE에 의해 SiC1₄가스를 사용하여, p측 콘택트층(13) 및 p측 클래드층(12)을 에칭하고, p측 클래드층의 막두께가 0.01㎛이 되는 깊이의 스트라이프형상의 도파로영역으로서, 릿지 스트라이프를 형성한다.

릿지 스트라이프 형성후, 웨이퍼를 PVD 장치에 이송하고, 도 3e에 나타내는바와 같이, Zr 산화물(주로 ZrO₂)로 되는 제2의 보호막(62)을, 제1의 보호막(61) 위와, 에칭에 의해 노출된 p측 클래드층(12)의 위에 0.5㎛의 막두께로 연속하여 형성한다.

제2의 보호막(62)형성 후, 웨이퍼를 600℃에서 열처리한다. 이와 같이 SiO₂이외의 재료를 제2의 보호막으로서 형성한 경우, 제2의 보호막 형성 후에, 300℃이상, 바람직하게는 400℃이상, 질화물 반도체의 분해온도이하(1200℃)로 열처리함으로써 제2의 보호막이 제1 보호막의 용해재료(플루오르화수소산)에 대하여 용해하기 어렵게 되어, 이 공정을 부가하는 것이 더욱 바람직하다.

이어서, 웨이퍼를 플루오르화수소산에 침지시키고, 도 3f에 나타낸 바와 같이, 제1 보호막(61)을 리프트 아웃법에 의해 제거한다.

이어서 도 3g에 나타낸 바와 같이, p측 콘택트층(13)의 위의 제1의 보호막(61)이 제거되어 노출한 그 p측 콘택트층의 표면에 Ni/Au로 이루어지는 p전극(20)을 형성한다. 단지 p전극(20)은 100㎛의 스트라이프폭으로서, 이 도에 나타낸 바와 같이, 제2의 보호막(62)의 위에 걸쳐 형성한다. 제2 보호막형성후, 이미 노출시킨 n측 콘택트층(5)의 표면에는 Ti/A1으로 되는 n전극(21)을 스트라이프와 평행한 방향으로 형성한다.

이어서, n전극을 형성하기 위해서 에칭하여 노출된 면에서 p, n전극에, 인출 전극을 구비하기 위해서 소망의 영역에 마스크하고, SiO₂와 TiO₂으로 이루어지는 유전체다층막(64)을 구비한 후, p, n전극 상에 Ni-Ti-Au (1000Å-1000Å-8000Å)으로되는 인출(패드)전극(22, 23)을 각각 구비했다.

이상과 같이하여, n전극과 p전극을 형성한 웨이퍼의 사파이어기판을 연마하여 70㎛로 한 후, 상기 웨이퍼를, 스트라이프형상의 전극과 수직방향에서, 기판측으로부터 바형상으로 분할하여, 분할면((11-00)면, 육면정계(六面晶系)의 측면에 상당하는 면= M면)에 공진기를 제작한다. 이 공진기면에 SiO₂와 TiO₂로 이루어지는 유전체다층막을 형성하고, 마지막으로 p전극과 평행한 방향에서, 바를 절단하고 도 1에 나타낸 바와 같은 레이저소자로 한다. 또 이 때의 공진기길이는 800㎛였다.

이 레이저소자를 히트싱크(heat sink)에 설치하고, 각각의 패드 전극을 와이어본딩하여, 실온에서 레이저발진을 시도했더니, 발진파장 400∼420 nm, 문턱값 전류밀도 2.9 kA/cm2에서 실온연속발진을 나타내었다. 더욱 전류값을 올리고 출력을 올려가며, 횡모드가 기본 모드(단일모드)의 조건에서, 그 전류-광출력 특성을 얻은 바, 도 5에 나타낸 바와 같이, 5 mW로서도 얽힘의 발생이 없고, 더욱 30mW까지 광출력을 올리더라도 얽힘은 발생하지 않고, 횡모드는 안정되어 있었다. 또한, 소자수명에 관해서도 시험한 바, 5 mW의 출력으로 1만시간이상의 연속발진이 확인되어, 30 mW의 광출력이라도 천시간을 넘는 것이 확인되었다. 이와 같이, 단일 횡모드(기본 모드)에서 광출력을 증가시켜 고출력화시키더라도 안정된 횡모드가 얻어지고, 기록·재생의 광디스크로의 적용도 가능하다.

[실시예 2]

스트라이프형상의 도파로영역형성을 위한 에칭깊이가, p측 클래드층의 막두께가 0.1㎛가 되는 깊이, 즉 에칭에 의해 노출된 질화물 반도체평면(p측 클래드층의 노출한 표면)이 p측 클래드층과 p측 광도파로층과의 계면에서, p측 콘택트층 방향으로 0.1㎛의 위치가 되는 깊이인 것 이외는, 실시예 1과 같이 레이저소자를 제작했다. 얻어진 레이저소자는, 그 전류-광출력특성을 도 5의 102에 나타낸 바와 같이, 비교적 낮은 광출력에서는 실시예 1과 마찬가지의 특성을 나타내었지만 20mW 부근에서 얽힘이 발생하는 등, 고출력영역에서 실시예 1과 비교하여 횡모드가 불안정했다. 또한, 소자수명에 관해서는, 5mW의 출력으로 1만 시간을 넘는 등 양호한 것이었다.

[실시예 3]

스트라이프형상의 도파로영역형성을 위한 에칭깊이가, p측 클래드층의 막두께가 0.05㎛가 되는 깊이, 즉 에칭에 의해 노출된 질화물 반도체평면(p측 클래드층의 노출한 표면)이 p측 클래드층과 p측 광도파로층과의 경계면에서 p측 콘택트층 방향으로 0.05㎛의 위치가 되는 깊이인 것 이외는, 실시예 1과 같이 레이저소자를 제작했다. 얻어진 레이저소자는, 실시예 1에 비해서 횡모드의 안정성, 특히 출력20mW 이상의 영역에 있어서 아주 조금 뒤떨어지지만, 실시예 2에 비해서 횡모드의 안정성은 양호한 것이었다. 또한, 소자수명에 관해서는, 실시예 1 및 2와 마찬가지로 5mW의 출력에서는, 1만 시간을 넘는 것으로, 30mW에 관해서도 실시예 1에 비교하여 그 비율은 적지만, 천시간을 넘었다. 여기서, 70℃, 5mW 동작시간에 대한 구동전류변화를 도 6에 나타낸다. 도 6으로부터 알 수 있는 바와 같이, 비교예 3의 구동전류변화에 비교하여, 초기열화로부터 열화속도가 일정하게 될 때까지의 천이영역에 있어서 실시예 3은 크게 다르고, 열화속도가 일정하게 되는 구동전류치가 낮고, 열화속도(도면중의 직선부의 경사)도 낮고, 수명특성이 비교예 3에 비교하여 양호한 것을 알 수 있다.

[실시예 4]

에칭깊이가, p측 클래드층의 막두께가 0.1㎛로 되는 깊이, 즉 에칭에 의해 노출된 질화물 반도체평면이, 거의 p측 광 가이드층을 제거하는 깊이, 즉 p측 캡층과 활성층과의 계면에서 0.03㎛의 위치가 되는 깊이이며, 제2의 보호막을 형성하지 않는 것 이외는, 실시예 1과 동일하게, 도 1에 나타내는 레이저소자를 제작했다.

얻어진 레이저소자는, 광출력 상승시의 횡모드의 안정성은, 실시예 3과 거의 같은 정도로, 비교적 출력이 넓은 영역에 걸쳐 얽힘의 발생이 없고, 소자수명에 관해서도 5mW의 출력으로 1만 시간을 넘어, 양호한 것이었다.

[실시예 5]

실시예 4에 있어서, 에칭깊이가, p측 클래드층의 막두께가 0.05㎛의 위치가 되는 깊이인 것을 제외하고 마찬가지로 하여 레이저소자를 제작했다. 얻어진 레이저소자는, 실시예 4와 거의 같은 정도로 횡모드가 안정으로, 수명이 긴 레이저소자였다.

[실시예 6]

실시예 1에 있어서 릿지폭을 1.2㎛으로 하는 외는, 마찬가지로 하여 레이저소자를 제작했다.

얻어진 레이저소자는, 실시예 1과 거의 동등하게, 수 mW∼수십 mW가 넓은 광출력범위에 있어서, 얽힘의 발생이 없고, 또한 그 소자수명도 동등하게 긴수명으로 양호했다.

[비교예 1]

실시예 4에 있어서, 에칭깊이가, 0.2㎛의 위치가 되는 깊이인 것을 제외하고 마찬가지로 하여 레이저소자를 제작했다.

얻어진 레이저소자는, 횡모드가 불안정성이 소자마다 불균일하며, 출력이 5mW까지 얽힘의 발생이 없는 것이 적고, 또한 소자수명에 관해서는, 어느 정도 양호한 것을 얻을 수 있는 경향이 있지만, 실시예 2에 비교하면 불충분했다.

[비교예 2]

에칭깊이를 활성층에 도달하는 깊이, 활성층과 p측 캡층과의 계면보다 간신히 활성층측에 달하는 깊이로 하는 것을 제외하고, 실시예 1과 동일하게 하여 레이저소자를 얻었다.

얻어진 레이저소자는, 그 소자수명에 있어서, 소자마다 불균일하지만, 각 실시예에 비교하여 대폭 저하하고, 5 mW에서의 발진에 있어서, 100시간정도의 소자수명인 것이 대부분이었다.

[비교예 3]

도 4에 나타낸 바와 같이, n측 콘택트층(7)에 달하는 깊이로 에칭하는 외는, 실시예 5와 동일하게 하여 레이저소자를 얻었다.

얻어진 레이저소자는, 비교예 2와 같이 소자수명은 나쁘고, 그 모양을 도 6에 나타낸다. 도 6에서는, 70℃, 5mW의 조건이며, 열화속도가 안정할 때까지 크게구동전류치가 상승하여, 또한 그 열화속도도 높고, 수명특성이 낮게 나타났다. 또한, 횡모드도 불안정하며, 소자간에도 불균일이 많고, 특히 광출력이 높아짐에 따라서 그 경향은 뚜렷했다.

[비교예 4]

릿지폭이 3.5㎛ 인 것을 제외하고, 실시예 1과 동일하게 하여 레이저소자를 얻었다.

얻어진 레이저소자는, 횡모드가 불안정하고, 더불어 그 횡모드의 안정성도 소자간에 상당한 불균일을 갖는 것으로, 3∼10 mW의 범위로 대개 모든 소자에 얽힘이 발생해 있었다.

[실시예 7]

도 17은 본 발명의 일 실시예에 관한 레이저소자의 구조를 나타내는 모식적인 단면도이며 스트라이프형상의 돌출부와 수직면에서 절단했을 때의 적층구조를 나타내는 것이다.

이하, 이 도를 기초로 실시예 7에 대해 설명한다.

기판으로서, (0001)C면을 주면으로 하는 사파이어기판을 사용하였다. 이 때, 오리엔테이션 평면은 A면이었다. 질화물 반도체를 성장시키는 기판으로서는, 사파이어(주면이 C면, R면, A면) 이외에도, 질화물 반도체를 성장시키기 위해 사용된다고 공지되어 있는, SiC, ZnO, 스피넬(MgAl₂O4), GaA_s등, 질화물 반도체와 다른 재료로 만들어진 이종기판일 수 있다. 또한, 상기 질화물 반도체는 GaN 등의 질화물 반도체로 이루어진 기판상에 직접 성장되어도 좋다.

(버퍼층(102))

1인치Φ의 C면을 주면으로 하는 사파이어로 되는 이종기판(101)을 M0VPE 반응용기 내에 세트하여, 온도를 500℃로 하고, 트리메틸갈륨(TMG), 암모니아(NH₃)를 사용하여, GaN으로 이루어지는 버퍼층을 200Å의 막두께로 성장시킨다.

(하지층(103))

버퍼층성장후, 온도를 1050℃로 하고, TMG, 암모니아를 사용하여, 언도프 GaN으로 이루어지는 하지층(103)을 4㎛의 막두께로 성장시킨다. 이 층은, 소자구조를 형성하는 각 층의 성장에 있어서 기판으로서 작용한다. 이와 같이, 이종기판 상에, 질화물 반도체의 소자구조를 형성하는 경우에는, 저온성장 버퍼층, 질화물 반도체의 기판이 되는 하지층을 형성하면 좋다.

(n측 콘택트층(104))

이어서, 암모니아와 TMG, 불순물 가스로서 실란가스를 사용하고, 질화물 반도체기판(101)의 위에, 1050℃ Si를 3×10¹⁸/㎤ 도프한 GaN으로 이루어지는 n측 콘택트층(104)을 4㎛의 막두께로 성장시킨다.

(크랙방지층(105))

이어서, TMG, TMI(트리메틸인듐), 암모니아를 사용하여, 온도를 800℃로 하고 In_0.06Ga_0.94N으로 이루어지는 클래드방지층(105)을 0.15㎛의 막두께로 성장시킨다. 또, 이 크랙방지층은 생략가능하다.

(n측 클래드층(106))

계속해서, 1050℃에서 TMA (트리메틸알미늄), TMG, 암모니아를 사용하고, 언도프 Al_0.16Ga_0.84N으로 이루어지는 층을 25Å의 막두께로 성장시키고, 계속해서 TMA를 정지하고, 실란가스를 흘려보내, Si를 1×10¹⁹/㎤도프했다.

n형 GaN으로 이루어지는 층을 25Å의 막두께로 성장시킨다. 그들 층을 교대로 적층하여 초격자층을 구성하고, 전체 막두께 1.2㎛의 초격자로 되는 n측 클래드층(106)을 성장시킨다.

(n측 광 도파로층(107))

계속해서, 실란가스를 정지하고, 1050℃에서 언도프GaN으로 이루어지는 n측 광도파로층(107)을 0.2㎛의 막두께로 성장시킨다. 이 n측 광도파로층(107)에 n형 불순물을 도프하더라도 좋다.

(활성층(108))

이어서, 온도를 800℃로 하고, Si 도프 In_0.05Ga_0.95N으로 이루어지는 장벽층을 100Å의 막두께로 성장시키고, 계속해서 동일온도로, 언도프In_0.2Ga_0.8N으로 이루어지는 우물층을 40Å의 막두께로 성장시킨다. 장벽층과 우물층을 2회교대로 적층하여, 마지막으로 장벽층에서 끝내고, 전체 막두께 380Å의 다중양자 우물구조(MQW)의 활성층을 성장시킨다. 활성층은 본 실시예와 마찬가지로 언도프라도 좋고, 또한 n형불순물 및 /또는 p형불순물을 도프하더라도 좋다. 불순물은 우물층, 장벽층 양쪽에 도프하더라도 좋고, 어느 한쪽에 도프하더라도 좋다. 또 장벽층에만 n형불순물을도프하면 문턱값이 저하하기 쉽다.

(p측 캡층(109))

이어서, 온도를 1050℃로 올리고, TMG, TMA, 암모니아, Cp₂Mg(시클로펜타디엔일마그네슘)를 사용하여, p측 광도파로층(11)보다도 밴드갭 에너지가 크다, Mg를 1× 10²⁰/㎤도프한 p형 Al_0.3Ga_0.7N으로 이루어지는 p측 캡층(109)을 300Å의 막두께로 성장시킨다.

(p측 광도파로층(110))

계속해서 Cp₂Mg, TMA를 정지하고 1050℃에서 밴드갭 에너지가 p측 캡층(10)보다도 작은 언도프GaN으로 이루어지는 p측 광도파로층(110)을 0.2㎛의 막두께로 성장시킨다.

상기 p측 광도파로층(110)은, 언도프 즉 의도적으로 도프하지 않은 상태에서 성장시켰지만, p측 제 1 클래드층, p측 제 2 클래드층의 인접하는 층으로부터의 Mg확산이 일어나며, 실제로는 Mg농도가 5× 10¹⁶/㎤가 되며, Mg가 도프된 층으로 된다.

(p측 클래드층(111))

계속해서, 1050℃에서 언도프 Al_0.16Ga_0.84N으로 이루어지는 층을 25Å의 막두께로 성장시켜, 계속해서 Cp₂Mg, TMA를 정지하고, 언도프GaN으로 이루어지는 층을 25Å의 막두께로 성장시키고, 전체 막두께 0.6㎛의 초격자층으로 되는 p측 클래드층(111)을 성장시킨다. p측 클래드층은 적어도 한쪽이 Al을 포함하는 질화물 반도체층을 포함하며, 서로 밴드갭 에너지가 다른 질화물 반도체층을 적층한 초격자로 제작한 경우, 불순물은 어느 한쪽 층에 많이 도프하여, 소위 변조 도프를 하면 결정성이 좋아지는 경향이 있지만, 양쪽에 같이 도프하더라도 좋다. 클래드층(111)은, Al을 포함하는 질화물 반도체층, 바람직하게는 Al_xGa_1-xN(0<X<1)을 포함하는 초격자구조로 하는 것이 바람직하고, 더욱 바람직하게는 GaN과 AlGaN을 적층한 초격자구조로 한다. p측 클래드층(111)을 초격자구조로 하는 것에 따라, 클래드층 전체의 A1 혼합 결정비를 올릴 수 있기 때문에, 클래드층 자체의 굴절률이 작아지며, 더욱 밴드갭 에너지가 커지기 때문에, 문턱값을 저하시키는 데에 있어서 대단히 유효하다. 더욱이 초격자로 했기 때문에, 클래드층 자체에 발생하는 히트가 초격자로 하지 않는 것보다도 적어지므로, 쇼트발생도 낮게 억제할 수 있다.

(p측 콘택트층(112))

마지막으로, 1050℃에서, p측 클래드층(111)의 위에, Mg를 1×10²⁰/㎤ 도프한 p형 GaN으로 이루어지는 p측 콘택트층(112)을 150Å의 막두께로 성장시킨다. p측 콘택트층은 p형의 In_xAl_YGa_l-x-YN(0≤X, 0≤Y, X+Y≤1)로 구성할 수가 있으며, 바람직하게는 Mg을 도프한 GaN으로 하면, p전극(20)과 가장 바람직한 옴 접촉이 얻어진다. 상기 콘택트층(112)은 전극이 형성된 층이기 때문에, 1×10¹⁷/㎤ 이상의 높은 캐리어농도인 것이 바람직하다. 1×10¹⁷/㎤ 보다도 낮으면 전극으로 바람직한 옴을얻는 것이 어렵게 되는 경향이 있다. 더욱이 콘택트층의 조성을 GaN이라고 하면, 전극재료로 바람직한 옴이 얻어지기 쉽게 된다.

이상과 같이 하여 질화물 반도체를 성장시킨 웨이퍼를 반응용기로부터 꺼내어, 최상층의 p측 콘택트층의 표면에 SiO₂로 되는 보호막을 형성하여, RIE(반응성 이온 에칭)을 사용하여 SiC1₄가스에 의해 에칭하고, 도 17 에 나타낸 바와 같이, n전극을 형성해야 할 n측 콘택트층104의 표면을 노출시킨다. 이와 같이 질화물 반도체를 깊게 에칭하기 위해서는 보호막으로서 SiO₂가 알맞다.

이어서 스트라이프형상의 릿지도파로를 형성하는 방법에 대해 설명한다.

우선, 도 19a에 나타낸 바와 같이, 최상층의 p측 콘택트층(112)의 거의 전면에, PVD 장치에 의해, Si 산화물(주로, SiO₂)로 되는 제1의 보호막(161)을 0.5㎛의 막두께로 형성한 후, 제1의 보호막(161)의 위에 소정의 형상의 마스크를 가하여, 포토레지스트로 되는 제3의 보호막(163)을, 스트라이프 폭 2㎛, 두께 1㎛로 형성한다. 여기서, 제1의 보호막(161)은, 특별히 절연성은 막론하고, 질화물 반도체의 에칭속도와 차이가 있는 재료이면 어떠한 재료라도 좋다. 예를 들면 Si산화물(SiO₂를 포함한다), 포토레지스트 등이 사용되며, 바람직하게는, 후에 형성하는 제2 보호막과의 용해도차를 설치하기 위해서, 제2 보호막보다도 산에 대하여 용해되기 쉬운 성질을 갖고 있는 재료를 선택한다. 산으로서는 플루오르화수소산을 사용하는 것이 바람직하며, 그 때문에 플루오르화수소산에 대하여 용해하기 쉬운 재료로서, Si산화물을 사용하는 것이 바람직하다.

이어서, 도 19b에 나타낸 바와 같이 제3 보호막(163)형성 후, RIE(반응성 이온 에칭)장치에 의해, CF₄가스를 사용하여, 제3 보호막(163)을 마스크로서, 상기 제1 보호막을 에칭하여, 스트라이프형상으로 한다. 그 후 에칭액으로 처리하고 포토레지스트만을 제거함으로써 도 19c에 나타낸 바와 같이 p측 콘택트층(112) 위에 스트라이프 폭 2㎛의 제1 보호막(161)을 형성할 수 있다.

더욱이 도 19d에 나타낸 바와 같이, 스트라이프형상의 제1 보호막(161) 형성 후, 다시 한번 RIE에 의해 SiC1₄가스를 사용하여, p측 콘택트층(1l2)과 p측 클래드층(111)과 p측 광도파로층(110)을 에칭하여, p측 광도파로층의 에칭된 영역(돌출부이외의 영역)의 막두께가 1000Å이 되는 깊이의 스트라이프형상의 도파로영역으로서, 릿지 스트라이프를 형성한다.

릿지 스트라이프 형성 후, 웨이퍼를 PVD 장치로 이송하고 도 19e에 나타낸 바와 같이 Zr 산화물(주로 ZrO₂)로 되는 제2 보호막(162)을, 제1 보호막(161)의 위와, 에칭에 의해 노출된 p측광 가이드층(11l)의 위(돌출부이외의 영역)에 0.5㎛의 막두께로 연속하여 형성한다.

여기서, 제2 보호막의 재료로서는 SiO₂이외의 재료, 바람직하게는 Ti, V, Zr, Nb, Hf, Ta로 되는 군으로부터 선택된 적어도 일종의 원소를 포함하는 산화물, SiN, BN, SiC, AlN 중 적어도 일종으로 형성하는 것이 바람직하며, 그 중에서도 Zr, Hf의 산화물, BN, SiC을 사용하는 것이 특히 바람직하다. 이들 재료는 플루오르화수소산에 대하여도 다소 용해하는 성질을 갖고 있는 것도 있지만, 레이저소자의 절연층으로 하면 매립층으로서 SiO₂보다도 꽤 신뢰성이 높아지는 경향이 있다. 또한 PVD, CVD 같은 기상으로 성막한 산화물계 박막은, 그 원소와 산소가 당량(當量)반응한 산화물이 되기 어렵기 때문에, 산화물계 박막의 절연성에 대한 신뢰성이 불충분해지기 어려운 경향이 있지만, 본 발명에서 선택한 상기 원소의 PVD, CVD에 의한 산화물, BN, SiC, AlN은 Si 산화물보다도 절연성에 대하여 신뢰성이 우수한 경향이 있다. 더구나 산화물의 굴절률을 질화물 반도체보다도 작은 것(예를 들면 SiC 이외의 것)을 선택하면, 레이저소자의 매립층으로서 대단히 상태가 좋다. 더욱이 또, 제1의 보호막(61)을 Si산화물로 하면, Si 산화물에 대하여, 플루오르화수소산에 의한 선택성을 갖고 있다. 따라서, 도 19e에 나타낸 바와 같이 스트라이프 도파로의 측면, 그 스트라이프가 형성되어 있는 평면(에칭 정지층) 및 제1의 보호막(161)의 표면에 연속하여 형성하면, 리프트 오프법에 의해, 제1의 보호막(161)만을 제거하면, 도 19f에 나타내는 것과 같은 평면에 대하여 막두께가 균일한 제2의 보호막(162)을 형성할 수가 있다.

제2의 보호막(162)형성 후, 웨이퍼를 600℃로 열처리한다. 이와 같이 SiO₂이외의 재료를 제2 보호막으로서 형성한 경우, 제2 보호막 성막 후에, 300℃이상, 바람직하게는 400℃이상, 질화물 반도체의 분해온도이하(1200℃)로 열처리함으로써 제2 보호막이 제1 보호막의 용해재료(플루오르화수소산)에 대하여 용해하기 어렵게 되어, 이 공정을 가하는 것이 더욱 바람직하다.

이어서, 웨이퍼를 플루오르화수소산에 담그고, 도 19f에 나타낸 바와 같이, 제1의 보호막(161)을 리프트 오프법에 의해 제거한다.

이어서 도 19g에 나타낸 바와 같이, p측 콘택트층(112)의 위의 제1 보호막(161)이 제거되어 노출한 그 p측 콘택트층의 표면에 Ni/Au로 이루어지는 p전극(120)을 형성한다. 단지 p전극(120)은 100㎛의 스트라이프 폭으로서, 이 도면에 나타낸 바와 같이, 제2의 보호막(162)의 위에 걸쳐 형성한다. 제2 보호막 형성후, 이미 노출시킨 n측 콘택트층(5)의 표면에는 Ti/Al로 되는 n전극(121)을 스트라이프와 평행한 방향에서 형성한다.

이어서, n전극을 형성하기 위해서 에칭하여 노출된 면에서 p, n전극에, 인출 전극을 설치하기 위해 소망의 영역에 마스크하여, SiO₂와 TiO₂로 이루어지는 유전체 다층막(164)을 설치한 후, p, n전극 상에 Ni-Ti-Au (1000Å-1000Å-8000Å)로 되는 인출(패드)전극(122, 123)을 각각 구비했다.

이상과 같이하여, n전극과 p전극을 형성한 웨이퍼의 사파이어기판을 연마하여 70㎛로 한 후, 상기 웨이퍼를, 스트라이프형상의 전극과 수직방향으로, 기판측에서부터 바형상으로 분할하고, 분할면((11-00)면, 육면정계의 측면에 상당하는 면=M면)에 공진기를 제작한다. 이 공진기면에 SiO₂와 TiO₂로 이루어지는 유전체 다층막을 형성하고, 마지막으로 p전극에 평행한 방향에서, 바를 절단하고 도 17에 나타내는 것 같은 레이저소자로 한다. 또 이 때의 공진기 길이는 800㎛이었다.

이 레이저소자를 히트싱크에 설치하여, 각각의 패드 전극을 와이어본딩하고,실온에서 레이저발진을 시도한 바, 발진파장 400∼420nm, 발진문턱값전류밀도 2.9kA/㎠에 있어서 단일횡모드에서의 실온연속발진을 나타내었다. 이어서, 레이저광의 F.F.P.를 측정한 바, 수평방향에서 15∼20°의 양호한 수평횡모드가 얻어졌다. 또한, 수평횡모드는, 비교예 5와 거의 같은 정도로 양호하고, 아스펙트비는, 대략 1.5였다. 더구나, 두터운막의 광도파로층에 의해, 광의 차단이 양호해지며, 비교예 5에 비해서 리플의 발생을 대폭 억제할 수 있었다.

[실시예 8]

n측 광도파로층, p측 광도파로층의 막두께를 2500Å로 하는 외는 실시예 7과 동일하게 하여, 레이저소자를 형성했다. 얻어진 레이저소자는, 실시예 7과 거의 같은 정도의 수평횡모드의 제어를 실현하고 있으며, F.F.P.의 수평방향은 18°이며, 리플의 발생도 같은 정도로 억제되어 있었다. 또한, 그 발진특성은, 실시예 7에 비교하여 아주 조금 뒤떨어지며 소자수명에 관해서도 저하해 있었다. 이것은, 활성층을 협지하는 양쪽 광도파로층으로 구성되는 도파로의 막두께의 총화가, 4500Å를 크게 넘고, 6000Å에 가까이 한 것에 따른 영향이 큰 것으로 생각된다. 그러나, 양쪽 광도파로층의 막두께가 두껍고, 특히 p측 광도파로층이 두꺼짐으로써 에칭의 제어가 더 용이하게 되어, 제조가공의 수율이 향상될 수 있다. 또한, 이것에 의해, 소자사이의 출력특성에 불균일(격차)이 적고, 양호한 레이저소자의 제조가 가능하게 된다. 이 때의 레이저소자는, 출력특성이 뒤떨어지지만 그 구동에 있어서, 실시예 1의 것과 미약하게 뒤떨어지는 정도의 발진을 가능하게 하는 것이었다. 더욱, 양쪽 광도파로층의 막두께를, 3000, 3500, 4000Å로 두껍게 한 바, 발진문턱값전류가 상승하는 경향이 있다. 특히, 3500Å를 넘으면 그 상승경향이 현저해지며, 소자수명도 저하하는 경향이 있다. 이 때문에, p측 광도파로층의 막두께는, 바람직하게는 3500Å 이하로 하는 것으로, 더욱 바람직하게는 2500Å 이하로 함으로써 양호한 레이저광이 얻어져, 그 발진특성도 충분한 것이 얻어지는 경향이 있다.

또한, 양 광도파로층의 막두께를 1500Å로 하는 것 외에는, 실시예 7과 동일하게 하여 레이저소자를 형성하고, 그 F.F.P.에 있어서의 x 방향의 빔의 확대는 실시예 7에 비해 미약하게 좁은 약 13°이며, 아스펙트비도 1.8로서 실시예 7에 조금 뒤떨어졌다. 그러나, 문턱값전류는, 거의 같은 정도의 것으로, 바람직한 출력특성으로, 긴수명의 레이저소자가 얻어진다. 또한, p측 광도파로층의 돌출부의 높이를 500Å, 즉, 에칭에 의해 돌출부를 형성할 때의 에칭깊이를 p측 광도파로층의 막두께가 500Å가 되는 깊이로 스트라이프형상의 도파로를 형성하는 것 외에는, 실시예 7과 동일하게 하여, 레이저소자를 얻는다. 얻어지는 레이저소자의 문턱값 전류는, 실시예 7에 비해서 저하하는 경향이 있으며 양호한 출력특성의 레이저소자가 얻어지고, 또한 레이저의 빔형상도 F.F.P.에 있어서 x 방향의 확대가, 14°로 거의 같은 정도이며, 실효적인 굴절률차이가 양호하게 작용하는 경향이 있다.

[실시예 9]

p측 광도파로층의 돌출부의 높이가, 500Å가 되는 깊이, 즉 에칭되는 영역(돌출부이외의 영역)에 있어서의 p측 광도파로층의 막두께가 1500Å가 되는 깊이로, 에칭하는 것 외는, 실시예 7과 동일하게 하여, 레이저소자를 형성하였다. 얻어진 레이저소자는, 문턱값전류의 상승경향이 있으며, 실시예 7에 비교하여 출력특성이뒤떨어지는 것이었다. 그러나, 그 문턱값전류의 상승은 미약하며, 실용상 충분한 것으로, 반대로 돌출부이외의 영역의 막두께가 두껍게 된 것에 의해, 제조가공의 수율이 향상하여, 소자간 출력특성의 불균일도 적어지는 경향이 있다.

[실시예 10]

p측 광도파로층의 스트라이프폭을, 3㎛으로 하는 것 외에는, 실시예 7과 같이 하여 레이저소자를 얻었다. 얻어진 레이저소자는, 실시예 1에 비해 수평횡모드의 제어가 뒤떨어지며, F.F.P.의 아스펙트비는 약 2로서, 실시예 7에 비해 뒤떨어지는 것이었다. 또한, 실시예 7에 비해 단일횡모드에서의 발진의 안정성이 뒤떨어져 얽힘이 발생하는 불량소자의 비율이 높아지는 경향이 있었다. 이 때문에, 더욱 바람직하게는 스트라이프 폭은 2㎛ ±0.5㎛ (1.5㎛ 이상 2.5㎛ 이하)의 범위에 있음으로써 횡모드의 제어성에 소자 불균일이 적고, 레이저광의 아스펙트비도 양호하며, 단일모드발진의 레이저소자가 얻어진다.

[실시예 11]

본 발명의 일 실시형태로서, 실시예 7보다도 장파장, 구체적으로는 470nm 이상의 장파장의 레이저소자에 대해 이하 설명한다.

C면을 주면으로 하는 사파이어로 이루어지는 이종기판(1) 위에, 실시예 7과 같이 GaN으로 이루어지는 버퍼층(2)을 200Å, 언도프 GaN으로 이루어지는 하지층(103)을 4㎛로 성장시켰다. 게다가 Si를 1× 10¹⁸/㎤로 도프한 GaN으로 이루어진 n측 콘택트층(104)을 4.5㎛의 두께로 성장시키고, Si 도프의 In_0.3Ga_0.7N으로 이루어진 중간층을 크랙방지층(105) 대신 성장시켰다. 이러한 중간층은 생략이 가능하다.

(n측 클래드층(106))

이어서, TMG, 암모니아, TMA(트리메틸알루미늄)를 흘려보내, 1050℃로 하여 언도프 Al_0.15Ga_0.85N으로 이루어지는 층을 25Å의 막두께로 성장시켜, 계속해서 TMA를 정지하고 실란가스를 흘려보내 Si를 1×10¹⁸/㎤도프한 n형 GaN으로 이루어지는 층을 25Å의 막두께로 성장시킨다. 그들 층을 교대로 적층하여 초격자층을 구성하고, 전체 막두께 0.2㎛∼1.5㎛, 바람직하게는 0.7㎛의 초격자로 되는 n측 클래드층(106)을 성장시킨다. n측 클래드층은, A1를 포함하는 질화물 반도체층, 바람직하게는 Al_xGa_1-xN (0<X<1)을 포함하는 초격자구조로 하는 것이 바람직하고, 더욱 바람직하게는 GaN과 AlGaN을 적층한 초격자구조로 한다. 초격자로 한 경우, 불순물은 어느 한쪽 층에 많이 도프하여 소위 변조 도프를 하면 결정성이 좋게 되는 경향이 있지만, 양쪽에 같이 도프하더라도 좋다.

(n측 광도파로층(107))

계속해서, 실란가스를 정지하여 TMI를 흘려보내고, 850℃∼950℃, 바람직하게는 880℃에서 언도프 In_0.1Ga_0.9N으로 이루어지는 층을 10Å의 막두께로 성장시켜, 계속해서 TMI를 정지하고, 언도프 GaN으로 이루어지는 층을 10Å의 막두께로 성장시킨다. 그들 층을 교대로 적층하여 초격자층을 구성하고, 전체 막두께 50Å∼2500Å, 바람직하게는 500Å∼800Å, 더욱 바람직하게는 750Å의 초격자로 되는 n측 광도파로층(107)을 성장시킨다.

(활성층(108))

계속해서, TMI를 흘려보내, 750℃∼850℃, 바람직하게는 820℃에서 언도프In_0.3Ga_0.7N으로 이루어진 우물층을 30Å, 언도프 In_0.3Ga_0.7N으로 이루어진 캡층을 10Å, 계속해서 850℃∼950℃, 바람직하게는 880℃에서 언도프의 In_0.1Ga_0.9N으로 이루어진 배리어층을 60Å 성장시켰다. 상기 세 층을 한 세트로 칭하였다. 상기 활성층(108)은 6세트의 층을 적층하여 형성되었다.

(p측 캡층(109))

이어서 TMI를 정지하고, TMA를 흘려보내, 850℃∼950℃, 바람직하게는 880℃에서, Mg를 1×10²⁸/㎤ 도프한 p형 Al_0.3Ga_0.7N으로 이루어진 캡층(109)를 10Å이상, 0.1㎛이하, 바람직하게는 100Å의 막두께로 성장시킨다.

(p측 광도파로층(110))

계속해서 TMA를 정지하고, TMI를 흘려보내, 850℃∼950℃, 바람직하게는 880℃에서, 언도프In_0.1Ga_0.9N으로 이루어진 층을 10Å의 막두께로 성장시키고 계속해서 TMI를 정지하고, Mg를 1×10¹⁸∼3 ×10¹⁸/㎤ 도프한 GaN으로 이루어진 층을 10Å의 막두께로 성장시킨다. 그들 층을 교대로 적층하여 초격자층을 구성하여, 총막두께50Å∼2500Å, 바람직하게는 500Å∼800Å, 더욱 바람직하게는 750Å의 초격자로 되는 p측 광도파로층(110)을 성장시킨다.

(p측 클래드층(11l))

계속해서, TMA를 흘려보내, 850℃∼1050℃에서 언도프Al_0.15Ga_0.85N으로 이루어진 층을 25Å의 막두께로 성장시켜, 계속해서 TMA를 정지하고, Mg를 3×10¹⁸∼5×10¹⁸/㎤ 도프한 GaN으로 이루어지는 층을 25Å의 막두께로 성장시킨다. 그들 층을 교대로 적층하여 초격자구조를 구성하고, 전체 막두께 0.2㎛∼1.5㎛, 바람직하게는 0.7㎛의 초격자로 되는 p측 클래드층(111)을 성장시킨다.

(p측 콘택트층(112))

마지막으로, 850∼1050℃에서 p측 클래드층(111)의 위에, Mg를 1×10²⁰/㎤ 도프한 p형 GaN으로 이루어지는 p측 콘택트층(112)을 150Å의 막두께로 성장시킨다. p측 콘택트층은 p형의 In_xGa_YAl_1-x-YN(0≤ X, 0≤Y, X+Y≤1)로 구성할 수가 있으며, 바람직하게는 Mg을 도프한 GaN, InGaN으로 하면, p전극과 가장 바람직한 옴 접촉이 얻어진다. 콘택트층(112)은 전극을 구성하는 층이기 때문에, 1×10¹⁸/㎤이상의 고캐리어농도로 하는 것이 바람직하다. 1×10¹⁸/㎤보다 낮으면, 전극과 바람직한 옴 접촉을 얻는 것이 어렵게 되는 경향이 있다. 더욱 콘택트층의 조성을 GaN, InGaN 또는 GaN, InGaN을 포함하는 초격자라고 하면, 전극재료와 바람직한 옴 접촉이 얻어지기 쉽게된다.

이상의 각 층을 적층한 후, 실시예 7과 같이, 에칭하여, n측 콘택트층(104)의 표면을 노출시켜, 더욱 스트라이프형상의 릿지도파로를 형성하여, n전극(121),p전극(120), 유전체다층막(164), 인출전극(122, 123)을 형성하여, 레이저소자를 얻는다. 얻어지는 레이저소자는, 문턱값전류밀도 2.0kA/㎠, 문턱값전압 4.0V, 발진파장 470nm에서 연속발진이 확인되어, 1000시간이상의 수명을 나타내었다. 또한, 그 레이저광은, F.F.P.에 있어서, 빔형상의 수평방향(x 방향)이 넓게 17°정도이며, 아스펙트비도 1.5정도로 양호한 것이었다. 장파장의 레이저소자나, 양호한 레이저광으로, 발진문턱값전류도 낮게 양호한 것으로, 수명특성도 양호한 것이 얻어진다.

[실시예 12]

p측 광도파로층의 막두께를 1000Å로 하는 것 외에는, 실시예 11과 동일하게 하여 레이저소자구조의 각 층을 적층한다. 계속해서 실시예 7과 동일하게 하여, 에칭에 의해 릿지도파로를 형성하고, 레이저소자를 얻는다. 이 때, 에칭깊이는, p형광도파로층의 에칭된 영역(돌출부이외의 영역)에 있어서의 막두께가 500Å가 되는 깊이이며, p측 광도파로층에 돌출부가 설치된 릿지 스트라이프를 형성한다.

얻어지는 레이저소자는, 문턱값전류밀도 2.0kA/㎠, 문턱값전압 4.0V, 발진파장 470nm에서 연속발진이 확인되어, 1000시간이상의 수명을 나타내었다. 또한, 그 레이저광은, F.F.P.에 있어서, 빔형상의 수평방향(x방향)이 넓게 17°정도이며, 아스펙트비도 1,5정도로 양호한 것이었다. 장파장의 레이저소자나, 양호한 레이저광으로, 발진문턱값전류도 낮게 양호한 것으로, 수명특성도 양호한 것이 얻어진다.

[비교예 5]

p측 광도파로층, 및 n측 광도파로층의 막두께가 1000Å 인 것을 제외하고, 실시예 7과 같이 레이저소자를 형성했다. 얻어진 레이저소자는, 같은 정도의 발진문턱값 전류이지만, F.F.P.에 있어서, x 방향의 확대(넓이)가 좁게 8°정도이며, 그 아스펙트비도 3 정도였다.

[비교예 6]

각 층을 적층한 후, p측 클래드층의 막두께가 0.1㎛가 되는 깊이까지 에칭함으로써 스트라이프형상의 돌출부를 p측 클래드층에 설치하여, 스트라이프형상의 릿지도파로를 형성하는 것 이외는, 실시예 7과 동일하게 하여, 레이저소자를 얻었다. 얻어진 레이저소자는 실시예 7에 비해 출력특성이 뒤떨어지고 소자수명도 대폭 감소했다.

이하에 나타내는, 에칭깊이, 또는 p측 광도파로층의 스트라이프형상의 돌출부의 높이에 대한 소자특성변화(도 12)는, 실시예 13의 레이저소자를 바탕으로 측정된 것으로, 활성층을 협지하는 양쪽 광도파로층의 안, p측 광도파로층의 막두께가 두꺼운 경우의 것이다.

도 12는, 에칭깊이, p측 캡층, p측 도파로층, p측 광도파로층이 적층된 구조에 대한 문턱값전류 변화, 아스펙트비 변화를 나타내는 것이다. 도 12로부터 알 수 있는 바와 같이, p측 광도파로층에 닿는 깊이까지, 에칭하여 릿지구조를 형성하는 것, 즉 p측 광도파로층이 스트라이프 형상의 돌출부를 갖는 것에 의해, 양호한 문턱값전류로서 발진이 가능하고, 얻어지는 레이저광의 아스펙트비도 1에 가까운 경향을 나타낸다. 이것은, 도 20에서 나타낸 바와 같이, p측 광도파로층의 스트라이프형상의 돌출부측에, 출사광이 이동하는 것 같은 상태가 되어 양호한 실효굴절률이 형성된다. 이것에 의해, 수평횡모드의 차단이 유효하게 작용하며, 결과적으로,F.F.P.에 있어서의 x 방향의 빔형상이, 10°이상, 바람직하게는 12°∼20°의 양호한 레이저광이 얻어져, 아스펙트비도 양호한 레이저소자가 얻어지는 것을 나타내는 것이다. 또한, p측 광도파로층의 돌출부이외의 영역에서의 막두께가 감소함에 따라서, 즉 돌출부의 높이가 높아짐에 따라서, 문턱값 전류, 아스펙트비 모두, 저하하는 경향이 나타나기 때문에, 바람직하게는 상술한 범위의 돌출부의 높이로 하는 것이다.

[실시예 13]

도 18은 본 발명의 일 실시예에 관한 레이저소자의 구조를 나타내는 모식적인 단면도이며, 스트라이프형상의 돌출부와 수직면에서 절단했을 때의 적층구조를 나타내는 것이다.

이하, 이 도를 기초로 실시예 13에 대해 설명한다.

기판으로서, (0001) C 면을 주면으로 하는 사파이어기판을 썼다. 이 때, 오리엔테이션 평면은 A면으로 나타내었다. 질화물 반도체를 성장시키는 기판으로서는, 사파이어(주면이 C면,R면,A면)의 외에, SiC, ZnO, 스피넬(MgA1₂O₄), GaAs등, 질화물 반도체를 성장시키기 위해서 알려져 있는, 질화물 반도체와 다른 재료로 이루어지는 이종기판을 사용할 수 있다. 또한, 질화물 반도체로 이루어지는 기판상에 직접 적층하더라도 좋다.

(버퍼층(102))

1 인치Φ, C 면을 주면으로 하는 사파이어로 되는 이종기판(1)을 MOVPE 반응용기내에 세트하여, 온도를 500℃로 하여, 트리메틸갈륨(TMG), 암모니아(NH₃)를 사용하여, GaN으로 이루어지는 버퍼층을 200Å의 막두께로 성장시킨다.

(하지층(103))

버퍼층 성장 후, 온도를 1050℃로 하여, TMG, 암모니아를 사용하여, 언도프GaN으로 이루어지는 하지층(103)을 4㎛의 막두께로 성장시킨다. 이 층은, 소자구조를 형성하는 각 층의 성장에 있어서 기판으로서 작용한다. 이와 같이, 이종기판상에, 질화물 반도체의 소자구조를 형성하는 경우에는, 저온성장 버퍼층, 질화물 반도체의 기판이 되는 하지층을 형성하면 좋다.

(n측 콘택트층(104))

이어서, 암모니아와 TMG, 불순물 가스로서 실란가스를 사용하여 질화물 반도체기판(1)의 위에, 1050℃에서 Si를 3×l0¹⁸/㎤ 도프한 GaN으로 이루어진 n측 콘택트층(104)을 4㎛의 막두께로 성장시킨다.

(크랙방지층(105))

이어서, TMG, TMI (트리메틸인듐), 암모니아를 사용하여, 온도를 800℃로 하고 In_0.06Ga_0.94N으로 이루어진 크랙방지층(105)을 0.15㎛의 막두께로 성장시킨다. 또, 이 크랙방지층은 생략가능하다.

(n측 클래드층(106))

계속해서, 1050℃에서 TMA(트리메틸알루미늄), TMG, 암모니아를 쓰고, 언도프 Al_0.16Ga_0.84N으로 이루어진 층을 25Å의 막두께로 성장시켜, 계속해서 TMA를 정지하고, 실란가스를 흘려보내고, Si를 1 ×10¹⁹/㎤ 도프한 n형 GaN으로 이루어지는 층을 25Å의 막두께로 성장시킨다. 그들 층을 교대로 적층하여 초격자층을 구성하고, 전체 막두께 1.2㎛의 초격자로 되는 n측 클래드층(106)을 성장시킨다.

(n측 광도파로층(107))

계속해서, 실란가스를 정지하고, 1050℃에서 언도프 GaN으로 이루어지는 n측 광도파로층(107)을 1000Å의 막두께로 성장시킨다. 이 n측 광도파로층(107)에 n형 불순물을 도프하더라도 좋다.

(활성층(108))

이어서, 온도를 800℃로 하여, Si 도프 In_0.05Ga_0.95N으로 이루어진 장벽층을 100Å의 막두께로 성장시키고, 계속해서 동일온도로, 언도프In_0.2Ga_0.8N으로 이루어진 우물층을 40Å의 막두께로 성장시킨다. 장벽층과 우물층을 2회교대로 적층하여, 마지막에 장벽층으로 종료하고, 전체 막두께 380Å의 다중양자 우물구조(MQW)의 활성층을 성장시킨다. 활성층은 본 실시예와 마찬가지로 언도프라도 좋고, 또한 n형 불순물 및/또는 p형 불순물을 도프하더라도 좋다. 불순물은 우물층, 장벽층 양쪽에 도프하더라도 좋고, 어느 한쪽에 도프하더라도 좋다. 또 장벽층에만 n형불순물을 도프하면 문턱값이 저하하기 쉽다.

(p측 캡층(109))

이어서, 온도를 1050℃로 올려, TMG, TMA, 암모니아, Cp2Mg(시클로펜타디엔일마그네슘)를 사용하여 p측 광도파로층(111)보다도 밴드갭 에너지가 큰 Mg를1×10¹⁹/㎤ 도프한 p형 Al_0.3Ga_0.7N으로 이루어진 p측 캡층(109)을 300Å의 막두께로 성장시킨다.

(p측 광도파로층(110))

계속해서 Cp₂Mg, TMA를 정지하고, 1050℃에서, 밴드갭 에너지가 p측 캡층(110)보다도 작은 언도프 GaN으로 이루어진 p측 광도파로층(l10)을 2500Å의 막두께로 성장시킨다.

(p측 클래드층(111))

계속해서, 1050℃에서 언도프 Al_0.16Ga_0.84N으로 이루어진 층을 25Å의 막두께로 성장시켜, 계속해서 Cp2Mg, TMA를 정지하고, 언도프 GaN으로 이루어진 층을 25Å의 막두께로 성장시켜, 전체 막두께 0.6㎛의 초격자층로 되는 p측 클래드층(1l1)을 성장시킨다. p측 클래드층은 적어도 한쪽이 Al을 포함하는 질화물 반도체층을 포함하여, 서로 밴드갭 에너지가 다른 질화물 반도체층을 적층한 초격자로 제작한 경우, 불순물은 어느 한쪽 층에 많이 도프하여, 소위 변조 도프를 하면 결정성이 좋아지는 경향이 있지만, 양쪽에 같이 도프하더라도 좋다.

클래드층(111)은, Al을 포함하는 질화물 반도체층, 바람직하게는 Al_xGa_l-xN (0<X<1)을 포함하는 초격자구조로 하는 것이 바람직하고, 더욱 바람직하게는 GaN과 AlGaN을 적층한 초격자구조로 한다. p측 클래드층(111)을 초격자구조로 하는 것에 따라, 클래드층 전체의 Al 혼합결정비를 올릴 수 있기 때문에, 클래드층 자체의 굴절률이 작게 되며, 더욱 밴드갭 에너지가 커지기 때문에, 문턱값을 저하시키는 데에 있어서 대단히 유효하다. 더욱이 초격자로 한 것에 의해, 클래드층 자체에 발생하는 피트(pits)가 초격자로 하지 않는 것보다도 적어지기 때문에, 쇼트의 발생도 낮게 억제할 수 있다.

(p측 콘택트층(112))

마지막으로, 1050℃에서, p측 클래드층(111)의 위에, Mg를 1×10²⁰/㎤ 도프한 p형 GaN으로된 p측 콘택트층(112)을 150Å의 막두께로 성장시킨다.

p측 콘택트층은 p형의 In_xAl_YGa_1-x-YN (0≤X, 0≤Y, X+Y≤1)로 구성할 수 있으며, 바람직하게는 Mg을 도프한 GaN으로 하면, p전극(120)과 가장 바람직한 옴 접촉이 얻어진다. 콘택트층(112)은 전극을 형성하는 층이기 때문에, 1×10¹⁷/㎤이상의 고캐리어 농도로 하는 것이 바람직하다. 1×10¹⁷/㎤보다도 낮으면 전극으로 바람직한 옴 접촉을 얻는 것이 어렵게 되는 경향이 있다. 더욱이 콘택트층의 조성을 GaN으로 하면, 전극재료로 바람직한 옴 접촉이 얻어지기 쉽게 된다.

이상과 같이 하여 질화물 반도체를 성장시킨 웨이퍼를 반응용기로부터 꺼내, 최상층의 p측 콘택트층의 표면에 SiO₂로 되는 보호막을 형성하여, RIE(반응성 이온 에칭)을 사용하여 SiCl₄가스에 의해 에칭하고, 도 18에 나타낸 바와 같이, n전극을 형성해야 할 n측 콘택트층(4)의 표면을 노출시킨다. 이와 같이 질화물 반도체를 깊게 에칭하기 위해서는 보호막으로서 SiO₂가 알맞다.

이어서 스트라이프 형상의 릿지도파로를 형성하는 방법에 대해 설명한다. 우선, 도 19a에 나타낸 바와 같이, 최상층의 p측 콘택트층(112)의 거의 전면에, PVD 장치에 의해, Si산화물(주로, SiO₂)로 되는 제1 보호막(161)을 0.5㎛의 막두께로 형성한 후, 제1 보호막(161)의 위에 소정의 형상의 마스크를 가하여, 포토레지스트로 되는 제3 보호막(163)을, 스트라이프 폭 2㎛, 두께 1㎛로 형성한다. 여기서, 제1 보호막(161)은, 특히 절연성을 막론하고, 질화물 반도체의 에칭속도와 차이가 있는 재료이면 어떠한 재료라도 좋다. 예를 들면 Si 산화물(SiO₂을 포함한다), 포토레지스트 등이 쓰이고, 바람직하게는, 후에 형성하는 제2 보호막과의 용해도차를 구비하기 위해서, 제2 보호막보다도 산에 대하여 용해되기 쉬운 성질을 갖고 있는 재료를 선택한다. 산으로서는 플루오르화수소산을 사용하는 것이 바람직하고, 그 때문에 플루오르화수소산에 대하여 용해하기 쉬운 재료로서, Si 산화물을 사용하는 것이 바람직하다.

이어서, 도 19b에 나타낸 바와 같이 제3 보호막(163)형성 후, RIE (반응성 이온 에칭)장치에 의해, CF₄가스를 사용하여 제3 보호막(163)을 마스크로서, 상기 제1 보호막을 에칭하여, 스트라이프 형상으로 한다. 그 후 에칭액으로 처리하고 포토레지스트만을 제거함으로써 도 19c에 나타낸 바와 같이 p측 콘택트층(112)의 위에 스트라이프 폭 2㎛의 제1 보호막(161)을 형성할 수 있다.

더욱이 도 19d에 나타낸 바와 같이, 스트라이프 형상의 제1 보호막(161)형성 후, 다시 한번 RIE에 의해 SiC1₄가스를 사용하여, p측 콘택트층(112) 및 p측 클래드층(111), p측 광도파로층(110)을 에칭하여, p측 광도파로층의 에칭된 영역(돌출부이외의 영역)에 있어서의 막두께가 1000Å가 되는 깊이의 스트라이프 형상의 도파로영역으로서, 릿지 스트라이프를 형성한다.

릿지 스트라이프 형성 후, 웨이퍼를 PVD 장치로 이송하고, 도 19e에 나타낸 바와 같이, Zr 산화물(주로 ZrO₂)로 되는 제2 보호막(162)을, 제1 보호막(161)의 위와, 에칭에 의해 노출된 p측 광가이드층(111)의 위(돌출부이외의 영역)에 0.5㎛의 막두께로 연속하여 형성한다.

여기서, 제2 보호막의 재료로서는 SiO₂이외의 재료, 바람직하게는 Ti, V, Zr, Nb, Hf, Ta로 되는 군으로부터 선택된 적어도 일종의 원소를 포함하는 산화물, SiN, BN, SiC, AlN 중 적어도 일종으로 형성하는 것이 바람직하고, 그 중에서도 Zr, Hf의 산화물, BN, SiC을 사용하는 것이 특히 바람직하다. 이들 재료는 플루오르화수소산에 대하여도 다소 용해하는 성질을 갖고 있는 것도 있지만, 이들 재료들이 레이저소자의 절연층으로 사용되면 매립층으로서 작용하여 SiO₂보다도 꽤 신뢰성이 높아지는 경향이 있다. 또한 PVD, CVD 같은 기상으로 성막한 산화물계 박막은, 그 원소와 산소가 당량반응한 산화물이 되기 어렵기 때문에, 산화물계 박막의 절연성에 대한 신뢰성이 불충분해지기 쉬운 경향이 있지만, 본 발명에서 선택한 상기 원소의 PVD, CVD에 의한 산화물, BN, SiC, AlN은 Si산화물보다도 절연성에 대하여 신뢰성이 우수한 경향이 있다. 더구나 산화물의 굴절률을 질화물 반도체보다도 작은 것(예를 들면 SiC 이외의 것)을 선택하면, 레이저소자가 매립층으로서 대단히상태가 좋다. 더욱 또, 제1 보호막(161)을 Si 산화물로 하면, Si 산화물에 대하여, 플루오르화수소산에 의한 선택성을 갖고 있기 때문에, 도 19e에 나타낸 바와 같이 스트라이프 도파로의 측면, 그 스트라이프가 형성되어 있는 평면(에칭정지층) 및 제1 보호막(161)의 표면에 연속하여 형성하면, 리프트 오프법에 의해, 제1 보호막(161)만을 제거하면 도 19f에 나타내는 것과 같은 평면에 대하여 막두께가 균일한 제2 보호막(162)을 형성할 수가 있다.

제2 보호막(162) 형성 후, 웨이퍼를 600℃에서 열처리한다. 이와 같이 SiO₂이외의 재료를 제2 보호막으로서 형성한 경우, 제2 보호막 형성 후에, 300℃이상, 바람직하게는 400℃이상, 질화물 반도체의 분해온도 이하(1200℃)로 열처리함으로써 제2 보호막이 제1 보호막의 용해재료(플루오르화수소산)에 대하여 용해하기 어렵게 되어, 이 공정을 가하는 것이 더욱 바람직하다.

이어서, 웨이퍼를 플루오르화수소산에 침지하고, 도 19f에 나타낸 바와 같이, 제1 보호막(161)을 리프트 오프법에 의해 제거한다.

이어서 도 19g에 나타낸 바와 같이, p측 콘택트층(112)의 위의 제1 보호막(161)이 제거되어 노출한 그 p측 콘택트층의 표면에 Ni/Au로 된 p전극(120)을 형성한다. 단지 p전극(120)은 100㎛의 스트라이프 폭으로서, 이 도면에 나타낸 바와 같이, 제2 보호막(162)의 상에 걸쳐 형성한다. 제2 보호막 형성 후, 이미 노출시킨 n측 콘택트층(105)의 표면에는 Ti/A1로 된 n전극(121)을 스트라이프와 평행한 방향으로 형성한다.

이어서, n전극을 형성하기 위해서 에칭되어 노출된 면에서 p, n전극에, 인출 전극을 구비하기 때문에 소망의 영역에 마스크하여, SiO₂와 TiO₂로 되는 유전체다층막(164)을 구비한 후, p, n전극 상에 Ni-Ti-Au (1000Å-1000Å-8000Å)로 되는 인출(패드)전극(122, 123)을 각각 구비했다.

이상과 같이하여, n전극과 p전극을 형성한 웨이퍼의 사파이어기판을 연마하여 70㎛로 한 후, 상기 웨이퍼를, 스트라이프 형상의 전극과 수직 방향으로, 기판측에서부터 바형상으로 분할하여, 분할면((11-00)면, 육면정계의 측면에 상당하는 면= M면)에 공진기를 제작한다. 이 공진기면에 SiO₂와 TiO₂로 되는 유전체다층막을 형성하여, 마지막으로 p전극과 평행한 방향에서, 바를 절단하고 도 1에 나타내는 것 같은 레이저소자로 한다. 또 이 때의 공진기길이는 800㎛이었다.

이 레이저소자를 히트 싱크에 설치하여, 각각의 인출전극을 와이어본딩하여, 실온으로 레이저발진을 시도한 바, 발진파장 400∼420nm, 발진문턱값 전류밀도 2.9 kA/㎠에 있어서 단일횡모드에서의 실온연속발진을 나타내었다. 이어서, 레이저광의 F.F.P.를 측정한 바, 수평방향에서 16°∼20°의 양호한 수평횡모드가 얻어졌다. 또한, 수평횡모드는, 비교예 1과 거의 같은 정도로 양호하고, 아스펙트비는 2였다. 또한, 두터운막의 광도파로층에 의해, 광 차단이 양호하며, 비교예 1에 비하여 리플의 발생을 대폭 억제할 수 있었다.

[실시예 14]

n측 광도파로층의 막두께가, 2000Å인 것을 제외하고, 실시예 13과 같이, 레이저소자를 얻는다. 얻어진 레이저소자는, 실시예 13에 비해서, 횡모드의 제어가 약간 뒤떨어지고, F.F.P.의 x 방향은, 14°이고 아스펙트비는 2이지만, 비교예 7에 비교하여 대폭 향상해 있다. 아스펙트비가 2.5이하이기 때문에, 광정보기기로의 응용이 보다 간단하게 된다. 또한, 광의 차단에 관해서는, 실시예 13과 같이 양호하며, 리플의 발생도 대폭 감소해 있었다. 출력특성에 관해서는, p측 광도파로층과 n측 광도파로층에 협지되는 도파로영역의 막두께가, 5000Å 이상이 되기 때문에, 실시예 13에 비해서 문턱값전류가 상승해 있으며, 소자도 실시예 13에 비해 뒤떨어졌다.

[실시예 15]

p측 광도파로층의 막두께를, 3000Å, 돌출부이외의 영역에서의 막두께가 1000Å, 즉 에칭을 p측 광도파로층의 막두께가 1000Å가 되는 깊이로 실시하는 것 외에는 실시예 13과 동일하게 하여, 레이저소자를 얻는다. 얻어진 레이저소자는, 실시예 13에 비교하여, 동일한 정도로 양호한 레이저광이 얻어지고, F.F.P.의 x 방향의 빔의 확대넓이는, 18°이며, 아스펙트비도 1.4로 실용상 충분한 것이었다. 더욱, p측 광도파로층의 막두께를 3500Å로서, p측 광도파로층의 돌출부의 높이를 2500Å(돌출부이외의 영역의 막두께를 1000Å)으로 한 바, 문턱값전류가 상승하며, 소자수명도 저하하는 경향이 있지만, 출사되는 광의 빔형상에 관해서는, 거의 같은 정도의 것이었다. 이것은, 활성층을 협지하는 양쪽 광도파로층의 막두께의 총화가, 5000Å를 넘는데 따른 영향이라고 생각된다.

[실시예 l6]

p측 광도파로층의 돌출부의 스트라이프폭, 즉 스트라이프 형상의 릿지도파로의 폭을 3㎛으로 하는 것 외에는, 실시예 13과 동일하게 하여, 레이저소자를 얻는다. 얻어지는 레이저소자는, 실시예 13에 비해서, 수평횡모드의 제어가 뒤떨어지며, F.F.P.의 아스펙트비는 2로, 실시예 13에 비교하여 뒤떨어지는 것이었다. 또한, 실시예 13에 비교하여 단일횡모드에서의 발진 안정성이 뒤떨어지고, 얽힘이 발생하는 불량품이 되는 소자의 비율이 높아지는 경향이 있었다. 이 때문에, 더욱 바람직하게는 스트라이프 폭은 2㎛ ±0.5㎛(1.5㎛ 이상 2.5㎛이하)의 범위에 있음으로써 횡모드의 제어성이 소자불균일이 적고, 레이저광의 아스펙트비도 양호하고, 단일모드발진의 레이저소자가 얻어진다.

[실시예 17]

본 발명의 일 실시형태로서, 실시예 13보다도 긴 파장, 구체적으로는 480 mm 이상의 장파장의 레이저소자에 대해 이하 설명한다.

C면을 주면으로 하는 사파이어로 되는 이종기판(101) 상에, 실시예 13과 같이 GaN으로 이루어지는 버퍼층(2)을 200Å, 언도프 GaN으로 이루어진 하지층(103)을 4㎛ 성장시켜, 그 위에 Si를 1× 10¹⁸/㎤ 도프한 GaN으로 이루어진 n측 콘택트층(104)을 4.5㎛, Si 도프의 In_0.3Ga_0.7N으로 이루어지는 중간층(105)을 성장시킨다. 이 때, 중간층은 생략이 가능하다.

(n측 클래드층(106))

이어서, TMG, 암모니아, TMA(트리메틸알루미늄)를 흘려보내, 1050℃로 하고언도프Al_0.15Ga_0.85N으로 이루어진 층을 25Å의 막두께로 성장시켜, 계속해서 TMA를 정지하고, 실란가스를 흘려보내, Si를 1×10¹⁸/㎤ 도프한 n형 GaN으로 이루어지는 층을 25Å의 막두께로 성장시킨다. 그들 층을 교대로 적층하여 초격자층을 구성하고, 전체 막두께 0.2㎛∼1.5㎛, 바람직하게는 0.7㎛의 초격자로 되는 n측 클래드층(106)을 성장시킨다. n측 클래드층은, Al을 포함하는 질화물 반도체층, 바람직하게는 Al_xGa_1-xN (0<X<1)을 포함하는 초격자구조로 하는 것이 바람직하고, 더욱 바람직하게는 GaN과 AlGaN을 적층한 초격자구조로 한다. 초격자로 한 경우, 불순물은 어느 한쪽 층을 많이 도프하여, 소위 변조 도프를 하면 결정성이 좋아지는 경향이 있지만, 양쪽에 같이 도프하더라도 좋다.

(n측 광도파로층(107))

계속해서, 실란가스를 정지하고, TMI를 흘려보내, 850℃∼950℃ 바람직하게는 880℃에서 언도프 In_0.1Ga₀₉N으로 이루어진 층을 10Å의 막두께로 성장시켜, 계속해서 TMI를 정지하고, 언도프 GaN으로 이루어진 층을 10Å의 막두께로 성장시킨다. 그들 층을 교대로 적층하여 초격자층을 구성하여, 전체 막두께 50Å∼2500Å, 바람직하게는 500Å∼800Å, 더욱 바람직하게는 750Å의 초격자로 되는 n측 광도파로층(107)을 성장시킨다.

(활성층(108))

계속해서, TMI를 흘려보내, 750℃∼850℃, 바람직하게는 820℃에서언도프In_0.4Ga₀₆N으로 이루어진 우물층을 30Å, 언도프In_0.3Ga₀₇N으로 이루어지는 캡층을 10Å, 계속해서 850℃∼950℃, 바람직하게는 880℃에서 언도프의 In_0.1Ga₀₉N으로 이루어진 배리어층을 60Å 성장시켜, 이것을 한 세트로서 합계 6 세트 적층한 활성층(108)을 성장시킨다.

(p측 캡층(109))

이어서 TMI를 정지하고, TMA를 흘려보내, 850℃∼950℃, 바람직하게는 880℃에서 Mg를 1×10²⁰/㎤ 도프한 p형 Al_0.3Ga₀₇N으로 이루어진 캡층(109)을 10Å이상, 0.1㎛이하, 바람직하게는 100Å의 막두께로 성장시킨다.

(p측 광도파로층(110))

계속해서, TMA를 정지하고, TMI를 흘려보내, 850℃∼950℃, 바람직하게는 880℃에서, 언도프In_0.1Ga_0.9N으로 이루어진 층을 10Å의 막두께로 성장시키고, 계속해서 TMI를 정지하고, Mg를 1×10¹⁸∼3×10¹⁸/㎤ 도프한 GaN으로 이루어진 층을 10Å의 막두께로 성장시킨다. 그들 층을 교대로 적층하여 초격자층을 구성하고, 전체 막두께 50Å∼2500Å, 바람직하게는 500Å∼800Å, 더욱 바람직하게는 750Å의 초격자로 되는 p측 광도파로층(110)을 성장시킨다.

(p측 클래드층(111))

계속해서, TMA를 흘려보내, 850℃∼1050℃에서 언도프 Al_0.15Ga_0.85N으로 이루어진 층을 25Å의 막두께로 성장시키고, 계속해서 TMA를 정지하여, Mg를 3 X10¹⁸∼5×10¹⁸/㎤ 도프한 GaN으로 이루어진 층을 25Å의 막두께로 성장시킨다. 그들 층을 교대로 적층하여 초격자구조를 구성하고, 전체 막두께 0.2㎛∼1.5㎛, 바람직하게는 0.7㎛의 초격자로 되는 p측 클래드층(111)을 성장시킨다.

(p측 콘택트층(1l2))

마지막으로, 850℃∼1050℃에서 p측 클래드층(110)의 위에, Mg를 1×10²⁰/㎤ 도프한 p형 GaN으로 이루어진 p측 콘택트층(112)을 150Å의 막두께로 성장시킨다. p측 콘택트층은 p형의 In_xGa_YAl_1-x-YN(0≤X, 0≤Y, X+Y≤1)로 구성할 수가 있으며, 바람직하게는 Mg을 도프한 GaN, InGaN으로 하면, p전극과 가장 바람직한 옴 접촉이 얻어진다.

콘택트층(112)은 전극을 구성하는 층이기 때문에, 1×10¹⁸/㎤이상의 고캐리어농도로 하는 것이 바람직하다. 1×10¹⁸/㎤보다 낮으면, 전극과 바람직한 옴 접촉을 얻는 것이 어렵게 되는 경향이 있다.

더욱이 콘택트층의 조성을 GaN, InGaN 또는 GaN, InGaN을 포함하는 초격자로 하면, 전극재료와 바람직한 옴 접촉이 얻어지기 쉽게 된다.

이상의 각 층을 적층한 후 실시예 13과 같이 에칭하여, n측 콘택트층(4)의 표면을 노출시켜, 더욱 스트라이프 형상의 릿지도파로를 형성하며 n전극(121), p전극(120), 유전체다층막(164), 인출 전극(122,123)을 형성하여 레이저소자를 얻는다. 얻어지는 레이저소자는, 문턱값전류밀도 2.0kA/㎠, 문턱값전압 4.0V에서 발진파장480nm의 연속발진이 확인되어, 1000시간 이상의 수명을 나타내었다. 또한 그 레이저광은, F.F.P.에 있어서, 빔형상의 수평방향(x 방향)이 넓게 17°정도이며, 아스펙트비도 1.5정도로 양호한 것이었다. 장파장의 레이저소자로도, 양호한 레이저광으로, 발진문턱값 전류도 낮게 양호한 것으로, 수명특성도 양호한 것이 얻어진다.

[실시예 18]

p측 광도파로층의 막두께를 2000Å로 하는 것 외에는, 실시예 17과 동일하게 하여 레이저소자구조의 각 층을 적층한다. 계속해서 실시예 13과 동일하게 하여, 에칭에 의해 릿지도파로를 형성하여, 레이저소자를 얻는다. 이 때, 에칭깊이는, p형 광도파로층의 에칭된 영역(돌출부이외의 영역)의 막두께가 1500Å가 되는 깊이이며, p측 광도파로층에 돌출부가 설치된 릿지 스트라이프를 형성한다.

얻어지는 레이저소자는, 문턱값전류밀도 2.0 kA/㎠, 문턱값전압 4.0V에서, 발진파장 470nm의 연속발진이 확인되어, 1000시간 이상의 수명을 나타내었다. 또한, 그 레이저광은, F.F.P.에 있어서, 빔형상의 수평방향(x 방향)이 넓게 17°정도이며, 아스펙트비도 1.5정도로 양호한 것이었다. 장파장의 레이저소자로도 양호한 레이저광으로 발진문턱값 전류도 낮게 양호한 것으로 수명특성도 양호한 것이 얻어진다.

[비교예 7]

p측 광도파로층 및 n측 광도파로층의 막두께가, 1000Å 인 것을 제외하고, 실시예 13과 같이 레이저소자를 형성했다. 얻어진 레이저소자는, 같은 정도의 발진문턱값전류이지만, F.F.P.에 있어서, x 방향의 확대가 좁아 8°정도이며, 그 아스펙트비도 3.2정도였다.

이하에, 본 발명에 근거하는 변형예를 도 13에서 도 16을 사용하여 설명하지만, 도면 중 동일번호는 이전에 설명된 것과 동일한 부분을 나타낸다.

[변형예 1]

(n측 클래드층-활성층-p측 제2 클래드층)

변형예로서, 기판 상에 표 1에 나타낸 n측 콘택트층에서 p측 콘택트층까지의 층들이 순차로 적층되고, 에칭에 의해, 스트라이프 형상의 도파로가 형성되었다. 더욱 n측 콘택트층은 노출되고, 상기 콘택트층에 p, n전극을 형성하여, 도 13에 나타낸 레이저소자를 얻는다. 이 때, 스트라이프 형상의 도파로를 형성할 때의 에칭깊이로서는, p측 제2 클래드층의 막두께가 0.1㎛가 되는 위치보다 밑(활성층에 가까이 가는 방향)이고 활성층보다도 위(활성층에 달하지 않는 깊이)가 되는 깊이이다.

얻어지는 레이저소자는, 광 가이드층과 p측 제1 클래드층을 갖고 있는 레이저소자에 비교하여, 구동전류가 대폭 상승하는 경향이 있고, 100 mA 근방인 것도 있었다.

표 1

	조성 및 막두께
n측 콘택트층(104)	Si(1×1018/㎤)도프된 GaN막두께: 4.5㎛
크랙방지층(105)	Si도프된 In0.06Ga0.94N막두께: 0.15㎛
n측 클래드층(106)	언도프된 Al0.16Ga0.84N 25Å와 Si(1×1019/㎤)도프된 GaN25Å를 교대로 적층전체 막두께: 1.2㎛
활성층(108)	Si도프된 GaN의 장벽층(B), 언도프된 In0.2Ga0.8N 40Å의 우물층(W)을 (B)-(W)-(B)-(W)-(B)-(W)-(B)순으로 적층하고, 장벽층의 막두께는 최상층과 최하층에서 300Å로 하고, 그 외에는 150Å로 함전체 막두께: 1020Å
p측 제2 클래드층(111)	Al0.16Ga0.84N 25Å와 Mg(1×1019/㎤)도프된 GaN 25Å를 교대로 적층전체 막두께: 0.6㎛
p측 콘택트층(112)	Mg(1×1019/㎤)도프된 GaN

[변형예 2]

(n측 클래드층-활성층-p측 제1 클래드층-p측 제2클래드층)

변형예로서, 기판 상에 표 2에 나타낸 n측 콘택트층에서부터 p측 콘택트층까지의 층들이 순차로 적층되고, 에칭에 의해, 스트라이프 형상의 도파로가 형성되었다. 더욱 n측 콘택트층을 노출시키고, 이러한 콘택트층에 p, n전극을 형성하여, 도 14에 나타낸 레이저소자를 얻는다. 이 때, 스트라이프 형상의 도파로를 형성할 때의 에칭깊이로서는, p측 제2 클래드층의 막두께가 0.1㎛가 되는 위치보다 밑(활성층에 가까이 가는 방향)이고 활성층보다도 위(활성층에 달하지 않는 깊이)가 되는 깊이이다.

얻어지는 레이저소자는, 변형예 1에 비하여, 구동전류가 10∼20mA 정도 낮아지는 경향이 있다.

표 2

	조성 및 막두께
n측 콘택트층(104)	Si(1×1018/㎤)도프된 GaN막두께: 4.5㎛
크랙방지층(105)	Si도프된 In0.06Ga0.94N막두께: 0.15㎛
n측 클래드층(106)	언도프된 Al0.16Ga0.84N 25Å와 Si(1×1019/㎤)도프된 GaN 25Å를 교대로 적층전체 막두께: 1.2㎛
활성층(108)	Si도프된 GaN 장벽층(B)과 Si(5×1018/㎤)도프된 In0.2Ga0.8N 40Å의 우물층(W)을 (B)-(W)-(B)-(W)-(B)-(W)-(B)순으로 적층하고, 장벽층의 막두께는 최상층과 최하층에서 300Å로 하고, 그 이외는 150Å로 함전체 막두께: 1020Å
p측 제1 클래드층(109)	Mg(1×1020/㎤)도프된 Al0.3Ga0.7N막두께: 100Å
p측 제2 클래드층(111)	Al0.16Ga0.84N 25Å와 Mg(1×1019/㎤)도프된 GaN 25Å를 교대로 적층전체 막두께: 0.6㎛
p측 콘택트층(112)	Mg(1×1019/㎤)도프된 GaN

[변형예 3]

(n측 클래드층-n측 광도파로층-활성층-p측 광도파로층- p측 제2 클래드층)

변형예로서, 기판 상에 표 3에 나타낸 n측 콘택트층에서부터 p측 콘택트층까지의 층들이 순차로 적층되어, 에칭에 의해, 스트라이프 형상의 도파로가 형성되었다. 더욱 n측 콘택트층을 노출시켜, 이러한 콘택트층에 p, n전극을 형성하고, 도 15에 나타낸 레이저소자를 얻는다. 이 때, 스트라이프 형상의 도파로를 형성할 때의 에칭깊이로서는, p측 제2 클래드층의 막두께가 0.1㎛가 되는 위치보다밑(활성층에 가까이 가는 방향)이고 활성층보다도 위(활성층에 달하지 않는 깊이)가 되는 깊이이다.

도면에서는, 스트라이프 형상의 릿지도파로가 p측 광도파로층(110)에 달하는 깊이로 형성되어 있다.

얻어지는 레이저소자는, 위쪽 제1 클래드층을 갖는 레이저소자에 비교하여, 구동전압 Vf가 내려가는 경향이 있지만, 문턱값전류는 5∼6배로 상승하는 경향이 있으며, 얻어지는 레이저소자의 대부분이 레이저발진을 나타내지 않는 경향이 있다.

표 3

	조성 및 막두께
n측 콘택트층(104)	Si(1×1018/㎤)도프된 GaN막두께: 4.5㎛
크랙방지층(105)	Si도프된 In0.06Ga0.94N막두께: 0.15㎛
n측 클래드층(106)	언도프된 Al0.16Ga0.84N 25Å와 Si(1×1019/㎤)도프된 GaN25Å를 교대로 적층전체 막두께: 1.2㎛
n측 광도파로층(107)	언도프 GaN막두께: 0.2㎛
활성층(108)	Si도프된 GaN 장벽층(B)과, Si(5×1018/㎤)도프된 In0.2Ga0.8N40Å의 우물층(W)을 (B)-(W)-(B)-(W)-(B)-(W)-(B)순으로 적층전체 막두께: 420Å
p측 광가이드층(110)	Mg(5×1016/㎤)도프된 GaN막두께: 0.2㎛
p측제2 클래드층(111)	Al0.15Ga0.85N 25Å와 Mg(1×1019/㎤)도프된 GaN25Å를 교대로 적층전체 막두께; 0.7㎛
p측 콘택트층(112)	Mg(1×1020/㎤)도프된 GaN

(장파장에서의 레이저소자)

본 발명의 레이저소자에 있어서, 450nm이상, 구체적으로는 450이상 520nm 이하의, 청색∼녹색의 장파장영역에서는, 이하의 층으로 구성하는 것이 바람직하다.

단지, 본 발명은, 이 파장영역으로 한정되는 것이 아니다.

장파장영역에 있어서, 활성층에서, 우물층과 장벽층 사이에 중간층을 구비하는 것이 발진특성의 향상에 바람직하다.

단파장영역, 구체적으로는 450nm 이하의 파장역에 사용하는 활성층에서는, InGaN으로 이루어진 우물층, 그 우물층보다 밴드갭 에너지가 큰 장벽층에서 협지한 양자 우물구조로, 구체적으로는 InGaN으로 이루어진 우물층과 그 우물층과는 혼합결정비 또는 조성이 다른 AlGaInN으로 이루어진 장벽층을 사용한다. 이러한 구조로서, 장벽층/우물층/장벽층의 단일양자 우물구조(SQW), 우물층과 장벽층을 되풀이하여 적층한 다중양자 우물구조(MQW)가 쓰이고 있다. 그러나, 이 우물층과 장벽층과는, 혼합결정비 또는 조성이 다르기 때문에, 각각의 층 성장시에 알맞은 온도가 달라, 그 성장이 곤란한 경향이 있다. 이 경우, 우물층의 위에, 그것보다도 성장온도를 높게 하여 장벽층을 성장하게 된다. 이것은, In을 갖는 우물층에 있어서, 장벽층 성장시의 승온 과정 그리고 In의 분해가 발생하여, 발광 피크가 날카로운 것을 얻을 수 없어진다. 또한, 장벽층을 우물층과 거의 같은 온도로 형성했다고 해도, 활성층의 형성 후에 계속되는 다른 층(클래드층, 도파로층)을 형성하는 때에도, 양호한 결정성장을 위해서는 승온과정이 필요해 진다. 이러한 성장곤란성은, 발진파장이 길어짐에 따라서, 현저한 것으로 되는 경향이 있으며, 상기 장파장역에서는 중간층을 구비하는 것이 바람직하다.

이 때문에, 상기 중간층을 사이에 세움으로써 상기 승온에 의한 문제를 해결할 수 있다. 이 중간층을 구비함으로써 상기 1n의 분해를 부분적인 것으로 하여 관찰되는 경향이 있으며, 또한 중간층 그 자체가 요철을 나타내는 표면형태로서 관찰되는 경향이 있어, 이들이 구동전압이나 문턱값전압의 대폭적인 저하에 기여하고 있는 것으로 생각된다. 이 중간층은, 우물층과 장벽층과의 사이에 구비하는 것이다.

밴드갭 에너지가, 장벽층보다도 큰 것이다. 이 중간층은, 활성층이 MQW인 경우에는, 적어도 1층의 우물층상에 구비할 필요가 있으며, 모든 우물층의 위에 구비함으로써 우물층상의 장벽층의 모두에 대해 상기 문제를 해결할 수 있어서 바람직하다.

또한, 중간층의 막두께로서는, 장벽층의 막두께보다 얇게 하여, 1원자층이상 100Å이하의 범위로 하는 것이 바람직하다. 이것은 막두께가 100Å 이상이 됨으로써 중간층과 장벽층과의 사이에 미니 밴드가 형성되어, 발진특성이 악화하는 경향이 있기 때문이다. 이 때의 장벽층으로서는, 10Å 이상400Å 이하의 범위로 한다. 더욱, 중간층의 조성으로서, 바람직하게는 Al_uGa_l-uN (0≤u≤1)으로 함으로써 상기 In가 부분적인 분해, 중간층의 표면형태에 의한 구동전압이나 문턱값전압의 저하경향을 나타내며, 더욱 바람직하게는, Al_VGa_1-VN (0.3≤v≤1)으로 하는 것으로 상기 각 전압의 저하를 크게 할 수 있다.

[변형예 4]

기판상에, 이하의 표 4에 나타낸 n측 콘택트층에서부터 p측 콘택트층까지의 층들을 순차로 적층하여, 레이저소자구조를 형성했다. 이어서, 스트라이프 폭 1.8㎛, p측 콘택트층측에서 p측 제1 클래드층의 막두께가 500Å가 되는 깊이까지, 에칭함으로써, 스트라이프 형상의 릿지도파로를 형성하고, 기타는 실시예에서와 동일하게 하였다. 더욱이, 에칭에 의해 n측 콘택트층을 노출시켜, 각 콘택트층의 위에,p, n전극을 형성하여, 칩을 집어내어 레이저소자를 얻었다.

얻어진 레이저소자는, 파장이 450nm이며, 실온에 있어서 문턱값전류밀도 2,0 kA/㎠로 1000시간이상의 연속발진이 확인되었다. 이것은, 스트라이프 형상의 도파로 형성시의 에칭깊이가, p측 제2 클래드층의 막두께가 1㎛가 되는 위치보다도 위인 레이저소자에 비교하여, 뛰어난 소자수명, 횡모드의 제어성을 나타내며, 또한, 에칭깊이가 그것보다도 깊고, p측 광도파로층에 달하지 않는 깊이의 레이저소자와 비교하더라도, 횡모드의 제어성, F.F.P.에 있어서의 아스펙트비가 뛰어난 것이 얻어진다.

표 4

	조성 및 막두께
n측 콘택트층(104)	Si(1×1018/㎤)도프의 GaN막두께: 4.5㎛
크랙방지층(105)	Si도프의 In0.06Ga0.94N막두께: 0.15㎛
n측 클래드층(106)	언도프의 Al0.16Ga0.84N 25Å와 Si(1×1019/㎤)도프의 GaN25Å를 교대로 적층전체 막두께: 1.2㎛
n측 광도파로층(107)	언도프의 GaN막두께: 750Å
활성층*1(108)	언도프의 In0.01Ga0.99N 100Å의 장벽층(B)과, 언도프의 Al0.3Ga0.7N 10Å의 중간층(M)과 언도프의 In0.3Ga0.7N 50Å의 우물층(w)을 (B)-(W)-(M)-(B)-(W)-(M)-(B)-(W)-(M)-(B)순으로 적층전체 막두께: 580Å
p측제1클래드층(109)	Mg(1×1026/㎤)도프의 GaN막두께100Å
p측 광도파로층(110)	Mg(5×1016/㎤)도프의 GaN막두께0.1㎛
p측 제2 클래드층(111)	Al0.2Ga0.8N 25Å와 Mg(1×1019/㎤)도프의 GaN25Å를 교대로 적층전체 막두께: 0.6㎛
p측 콘택트층(112)	Mg(1×1020/㎤)도프의 GaN 막두께150Å

*1: 우물층(W)은 820℃에서 성장되고, 중간층(M), 장벽층(B)은 880℃에서 성장된다.

또한, 도면 중에서, 108a는 중간층, 108b는 우물층, 108c는 장벽층을 나타낸다.

[변형예 5]

기판상에 적층하는 소자구조가, 이하의 표와 같은 것을 제외하고, 변형예 4와 동일하게 하여, 레이저소자를 얻는다.

얻어지는 레이저소자는, 발진파장이 510nm이며, 양호한 레이저소자가 얻어진다. 변형예 4에 비교하여, 활성층을 MQW에서 SQW로 한 것에 의하는 소자특성의 저하는 미미하지만, 활성층중의 중간층이 GaN인 것에 의해, 중간층을 구비하는 것에 의한 효과가 낮아지는 경향을 볼 수 있다.

표 5

	조성 및 막두께
n측 콘택트층(104)	Si(1×1018/㎤)도프의 GaN막두께: 4.5㎛
크랙방지층(105)	Si도프의 In0.06Ga0.94N막두께: 0.15㎛
n측 클래드층(106)	언도프의 Al0.16Ga0.84N 25Å와 Si(1×1019/㎤)도프의 GaN25Å를 교대로 적층전체 막두께: 1.2㎛
n측 광도파로층(107)	언도프된 GaN막두께: 750Å
활성층*2(108)	In0.28Ga0.72N150Å의장벽층(B),GaN10Å의 중간층(M)Si Si(5×1018/㎤)도프의 In0.50Ga0.50N 50Å의 우물층(w)을 (B)-(W)-(M)-(B)순으로 적층전체 막두께: 360Å
p측제1클래드층(109)	Mg(1×1026/㎤)도프의GaN막두께: 100Å
p측 광가이드층(110)	Mg(5×1016/㎤)도프의GaN막두께: 0.1㎛
p측제2 클래드층(111)	언도프의 Al0.2Ga0.8N 25Å와 Mg(1×1019/㎤)도프의 GaN25Å를 교대로 적층전체 막두께: 0.6㎛
p측 콘택트층(112)	Mg(1×1020/㎤)도프의 GaN막두께: 150Å

*2: 우물층(W)은 820℃에서 성장되고, 중간층(M)과 장벽층(B)은 880℃에서 성장된다.

이와 같이 본 발명에 의하면, 단파장의 레이저소자가 실현되게 되고, DVD, CD 등의 기록, 판독 광원으로서, 또한 광섬유 등의 통신용광원으로서 그 산업상의 이용가치는 막대하다.

Claims (23)

1. 활성층과, 상기 활성층 위에 적어도 p측 클래드층과, p측 콘택트층이 적어도 순차로 적층되며, 이 p측 콘택트층측으로부터 상기 활성층윗쪽까지 에칭되어, 스트라이프 형상의 릿지 도파로 영역이 구비된 실효굴절율형 질화물반도체 레이저소자로서,

   상기 에칭에 의해 구비된 스트라이프의 폭이, 좁은 스트라이프 영역 1∼3㎛의 범위이며,

   상기 에칭의 깊이가, 활성층보다도 위이고, 상기 p측 클래드층의 나머지 막두께가 0.1㎛가 되는 위치보다도 아래인 것을 특징으로 하는 질화물반도체 레이저소자.
2. 제 1 항에 있어서,

   상기 에칭에 의해 노출된 스트라이프의 형상의 릿지 도파로의 양측면 및 상기 양측면에 연속한 질화물반도체의 평면에, Si 산화물이외의 절연막이 형성되고, 상기 절연막을 통해 상기 스트라이프의 최상층인 상기 p측 콘택트층표면에 전극이 형성되어 있는 것을 특징으로 하는 질화물반도체 레이저소자.
3. 제 1 항 또는 제 2 항에 있어서,

   상기 스트라이프의 폭이, 1.2∼2㎛인 것을 특징으로 하는 질화물 반도체 레이저소자.
4. 제 1 항에 있어서,

   상기 절연막이 Ti, V, Zr, Nb, Hf, Ta로 이루어지는 군으로부터 선택된 적어도 일종의 원소를 포함하는 산화물, SiN, BN, SiC, AlN의 중 적어도 일종으로 이루어지는 것을 특징으로 하는 질화물 반도체 레이저소자.
5. 활성층과, 상기 활성층 위에 적어도 p측 클래드층과, p측 콘택트층이 순차로 적층되어, 상기 p측 콘택트층측으로부터 상기 활성층 위쪽까지 에칭되어, 스트라이프 형상의 도파로영역이 설치된 실효굴절률형 질화물 반도체 레이저소자로서, 상기 스트라이프 형상의 도파로영역이, 제1 p형 질화물 반도체를 포함하는 p측 클래드층 위에, 제2 p형 질화물 반도체를 포함하는 p측 콘택트층을 적층한 후, 그 p측 콘택트층의 표면에, 스트라이프 형상의 제1 보호막을 형성하는 제1 공정과,

   제1 보호막을 통해, 이 제 1 보호막이 형성되어 있지 않은 부분의 질화물 반도체를 에칭하여, 제 1 보호막 바로 아래부분에 스트라이프 형상의 릿지도파로영역을 형성하는 제2 공정과,

   제2 공정후, 제1 보호막과 다른 재료로서, 절연성을 갖는 제2 보호막을 스트라이프 형상의 릿지도파로의 측면 및 에칭되어 노출된 질화물 반도체층의 평면에 형성하는 제3 공정과,

   제3 공정후, 제1 보호막을 제거하는 제4 공정으로 형성되는 것을 특징으로하는 질화물 반도체 레이저소자.
6. 활성층과, 상기 활성층 위에 적어도 p측 광도파로층과, p측 클래드층과, p측 콘택트층이 적층되며, 상기 p측 콘택트층측으로부터 상기 활성층 위쪽까지 에칭되어, 스트라이프 형상의 릿지도파로영역이 설치된 실효굴절률형 질화물 반도체 레이저소자에 있어서,

   상기 p측 광도파로층이 좁은 스트라이프 형상의 돌출부를 갖는 동시에, 이 돌출부 위에 p형질화물 반도체층을 가지며, 상기 p측 광도파로층의 돌출부의 막두께가 1㎛ 이하인 것을 특징으로 하는 질화물 반도체 레이저소자.
7. 제 6 항에 있어서,

   상기 p측 광도파로층의 돌출부 및 상기 돌출부상의 p형 질화물 반도체층이, p형질화물 반도체층측으로부터 에칭에 의해 형성된 스트라이프 형상의 릿지도파로인 질화물 반도체 레이저소자.
8. 제 6 항 또는 제 7 항에 있어서,

   상기 돌출부에 있어서의 p측 광도파로층의 막두께가, 1500Å 이상 4000Å 이하의 범위에 있는 질화물 반도체 레이저소자.
9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,

   상기 p측 광도파로층은, 상기 돌출부이외의 영역에서의 막두께가 500Å∼1000Å의 범위인 질화물 반도체 레이저소자.
10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,

    상기 돌출부의 스트라이프 폭이, 1㎛ 이상 3㎛ 이하의 범위인 질화물 반도체 레이저소자.
11. 제 6 항 내지 제 10 항 중 어느 한 항에 있어서,

    상기 p측 광도파로층에 있어서, 돌출부의 높이가 100Å 이상인 질화물 반도체 레이저소자.
12. 제 6 항 내지 제 11 항 중 어느 한 항에 있어서,

    상기 p측 광도파로층은 In_xGa_l-xN(0≤x<1)로 이루어진 질화물 반도체 레이저소자.
13. 활성층과, 그 양측에 적어도 n측, p측 광도파로층과, n측, p측 클래드층과, n측, p측 콘택트층이 각각 적층되며, 상기 p측 콘택트층측으로부터 상기 활성층 위쪽까지 에칭되어, 스트라이프 형상의 도파로영역이 구비된 실효굴절률형 질화물 반도체 레이저소자로서,

    상기 p측 광도파로층이, n측 광도파로층의 막두께보다 두꺼운 것을 특징으로 질화물 반도체 레이저소자.
14. 제 13 항에 있어서,

    상기 p측 광도파로층의 스트라이프 형상의 돌출부를 갖는 동시에, 상기 돌출부 위에 p형질화물 반도체층을 갖고, 상기 p측 광도파로층의 돌출부의 막두께가 1㎛ 이하인 질화물 반도체 레이저소자.
15. 제 13 항 또는 제 14 항에 있어서,

    상기 p측 광도파로층의 돌출부 및 이 돌출부상의 p형질화물 반도체층이, p형질화물 반도체층측으로부터 에칭됨으로써 형성된 스트라이프 형상의 릿지도파로인 질화물 반도체 레이저소자.
16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,

    상기 p측 광도파로층의 막두께가, 돌출부에서 2500Å이상인 질화물 반도체 레이저소자.
17. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,

    상기 p측 광도파로층은, 돌출부이외의 영역에서의 막두께가, 500Å∼1000Å인 질화물 반도체 레이저소자.
18. 제 13 항 내지 제 17 항 중 어느 한 항에 있어서,

    상기돌출부의 스트라이프 폭이, 1㎛ 이상 3㎛ 이하인 질화물 반도체 레이저소자.
19. 제 13 항 내지 제 18 항 중 어느 한 항에 있어서,

    상기 p측 광도파로층은 In_xGa_l-xN(0≤x<1)로 이루어진 질화물 반도체 레이저소자.
20. 활성층과, 그 위에 적어도 p측 제1 클래드층과, p측 광가이드층과, p측 제2 클래드층과, p측 콘택트층이 적층되며, 이 p측 콘택트층측으로부터 상기 활성층 위쪽까지 에칭되어, 스트라이프 형상의 도파로영역이 구비된 실효굴절률형 질화물 반도체 레이저소자로서,

    상기 p측 광도파로층이 좁은 스트라이프 형상의 돌출부를 갖는 동시에, 이 돌출부 위에 p형질화물 반도체층을 가지며, 이 p측 광가이드층의 돌출부의 막두께가 1㎛ 이하인 것을 특징으로 하는 질화물 반도체 레이저소자.
21. 제 20 항에 있어서,

    상기 p측 제1 클래드층은 캐리어차단층으로서, Al_yGa_l-yN(0<y<0. 5)로 이루어지고, 상기 p측 제2 클래드층은 광차단층으로서 Al_zGa_l-zN(0<z<0.5:y>z)로 이루어진 질화물 반도체 레이저소자.
22. 제 20 항에 있어서,

    상기 p측 제1 클래드층은 적어도 2층으로 이루어지며, 제1층이 질소분위기에서 형성된 A1_xGa_l-xN (0<y<0.5)로 이루어지고, 제2층이 수소분위기에서 형성된 Al_xGa_l-xN(0<y<0.5)로 이루어진 질화물 반도체 레이저소자.
23. 제 20 항 내지 제 22 항 중 어느 한 항에 있어서,

    상기 p측 제1 클래드층은 A1_xGa_l-xN(0<y<0.35)로 이루어진 질화물 반도체 레이저소자.