KR101901793B1 - 마이크로전자 어셈블리 - Google Patents

마이크로전자 어셈블리 Download PDF

Info

Publication number
KR101901793B1
KR101901793B1 KR1020137017540A KR20137017540A KR101901793B1 KR 101901793 B1 KR101901793 B1 KR 101901793B1 KR 1020137017540 A KR1020137017540 A KR 1020137017540A KR 20137017540 A KR20137017540 A KR 20137017540A KR 101901793 B1 KR101901793 B1 KR 101901793B1
Authority
KR
South Korea
Prior art keywords
conductive
protrusion
region
dielectric material
layer
Prior art date
Application number
KR1020137017540A
Other languages
English (en)
Other versions
KR20140001237A (ko
Inventor
데바브라타 굽타
유키오 하시모토
일리야스 모하메드
로라 미르카리미
라예쉬 카트카르
Original Assignee
테세라, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테세라, 인코포레이티드 filed Critical 테세라, 인코포레이티드
Publication of KR20140001237A publication Critical patent/KR20140001237A/ko
Application granted granted Critical
Publication of KR101901793B1 publication Critical patent/KR101901793B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

마이크로전자 어셈블리(10)는 제1 표면(22), 및 제1 박형 도전성 요소(52)를 포함하고, 상기 제1 박형 도전성 요소(52)는 제1 표면(22)에서 노출되고 제1 및 제2 영역을 포함하는 면(54)을 갖는다. 면(54)의 제1 영역에 연결되어 이를 덮는 기저부(58)를 갖는 제1 도전성 돌출부(56)는 기저부로부터 떨어져 있는 단부(62)로 연장된다. 제1 유전체 재료 층(40)은 제1 박형 요소(52)의 제2 영역을 덮고 적어도 제1 도전성 돌출부(56)의 기저부(58)와 접촉한다. 어셈블리(10)는 제2 면(24)을 갖는 제2 기판(18), 및 상기 제2 면(24)으로부터 멀어지는 방향으로 연장되는 제2 도전성 돌출부(76)를 더 포함한다. 제1 용융성 금속 매스(70)는 제1 돌출부(56)를 제2 돌출부(76)에 연결하고, 제1 돌출부(56)의 에지를 따라 제1 유전체 재료 층(40)을 향해 연장된다.

Description

마이크로전자 어셈블리{MICROELECTRONIC ASSEMBLY}
본 출원은 2010년 12월 10일 출원된 미국 특허 출원 제12/965,192호에 우선권을 주장하고, 이러한 출원의 개시내용은 원용에 의해 본원에 포함된다.
본 개시내용은 패키지형 마이크로전자 어셈블리에서 이용되는 상호접속 구조체에 관한 것이다. 구체적으로 본 개시내용은, 마이크로전자 칩 및 다이를 기판에 연결하는데 이용되는 상호접속 구조체, 예를 들면 플립 칩 본딩에서, 또는 기판 간에, 예컨대 스택형 패키지의 형성에 이용되는 상호접속 구조체에 관한 것이다.
본원에서 기술되는 이러한 구조체는, 종전 구조체의 컴포넌트 간에 일렉트로마이그레이션(electromigration)에 의해 유발되는 공극 형성에 기인하는 상호접속 본드의 결함을 줄이기 위해 이용될 수 있다.
일렉트로마이그레이션은, 특히 상호접속에서의 전류 밀도와 디바이스 동작 온도가 높은 고성능 디바이스에서, 상호접속 결함의 주요 원인이다. 일반적으로, 일렉트로마이그레이션은 상호접속 어셈블리에 이용되는 재료의 상이한 확산속도에 의해 발생한다. 예를 들면, 상호접속 어셈블리는 2개의 기판 각각에 형성되는 구리로 만들어진 콘택 패드, 및 이러한 콘택 패드 사이에 본딩된 솔더 매스(mass)를 포함할 수 있다. 이러한 솔더는 2개의 콘택 패드를 기계적으로 고정하고, 따라서 콘택 패드가 형성되는 기판을 기계적으로 고정하며, 또한 2개의 패드를 전기적으로 연결하여, 전류에 의해 전달되는 신호가 2개의 패드 사이로 솔더 매스를 통해 나아갈 수 있게 된다. 이러한 예에서, 패드의 구리와 솔더 사이의 확산 속도가 다를 수 있다. 이러한 확산 속도는, 특히 전류 또는 디바이스의 동작에 의해 발생하는 열을 받게 되는 경우, 시간에 걸친 금속성 구조체 내에서의 분자의 이동 속도이다.
상호접속 구조체에 형성된 공극은 이러한 구조체가 이용되는 마이크로전자 어셈블리의 신뢰성을 떨어뜨릴 수 있다. 나아가, 공극의 존재로 인하여 공극을 둘러싸고 있는 영역에서 재료 내의 전류 밀도가 높아진다. 이에 의해, 확산 속도의 차이가 더 악화되어, 공극 형성이 가속화되고, 종국적으로 상호접속 요소의 전기적 기계적 결함이 발생하게 된다.
일렉트로마이그레이션을 줄이기 위한 현재의 수단에는, 솔더에서 배리어 금속 또는 도펀트를 이용하는 것이 포함된다. 그러나, 이러한 수단은 그 자체로 신뢰성 문제가 제기되고, 효율성을 넘어서는 비용 증가가 발생할 수 있다. 따라서, 일렉트로마이그레이션을 줄이기 위한 추가적인 수단이 요구된다.
본 발명의 일 실시예는 마이크로전자 어셈블리에 관한 것이다. 마이크로전자 어셈블리는 제1 표면, 및 제1 박형 도전성 요소를 포함하고, 상기 제1 박형 도전성 요소는 제1 표면에서 노출되고 제1 및 제2 영역을 포함하는 면을 갖는다. 면의 제1 영역에 연결되어 이를 덮는 기저부를 갖는 제1 도전성 돌출부는 기저부로부터 떨어져 있는 단부까지 연장된다. 제1 유전체 재료 층은 제1 박형 요소의 제2 영역을 덮고 적어도 제1 도전성 돌출부의 기저부와 접촉한다. 어셈블리는 제2 면을 갖는 제2 기판, 및 상기 제2 면으로부터 멀어지는 방향으로 연장되는 제2 도전성 돌출부를 더 포함한다. 제1 면의 상기 제1 표면이 상기 제2 표면을 향하도록 제1 용융성 금속 매스는 제1 돌출부를 제2 돌출부에 연결한다. 제1 매스는 제1 돌출부의 에지를 따라 제1 유전체 재료 층을 향해 연장된다. 추가적인 실시예로서, 제1 용융성 금속 매스는 제1 유전체 재료 층과 접촉할 수 있다.
마이크로전자 어셈블리는 상기 제1 표면이 기판 상에 형성되고, 상기 제2 표면은 마이크로전자 요소 상에 형성되도록 구성될 수 있다. 부가적으로 또는 대안적으로, 그 위에 마이크로전자 요소가 더 부착된 기판 상에 상기 제1 표면이 형성되고, 상기 제2 표면은 제2 기판 상에 형성될 수 있다. 추가적인 실시예로서, 마이크로전자 어셈블리는, 제1 도전성 요소, 제1 도전성 돌출부, 제2 도전성 돌출부, 및 제1 금속 매스를 각각 포함하는 복수의 상호접속 구조체를 포함한다. 각각의 상호접속 구조체는 제1 면의 제1 영역과 제2 면 사이에서 연결되고, 위에서 기술된 것과 유사한 구조를 가지며, 제1 유전체 재료 층은 박형 요소의 제2 영역을 덮는다.
상기 제1 유전체 재료 층의 제1 개구가 내측면을 형성하여, 상기 내측면은 상기 제1 도전성 돌출부의 일부를 따라 이와 실질적으로 접촉하며 연장될 수 있다. 이에 따라, 상기 제1 유전체 재료 층은 상기 제1 박형 도전성 요소의 제1 면에 수직인 방향으로 연장되는 두께를 갖는다. 상기 두께는 상기 제1 도전성 돌출부의 높이의 약 20% 내지 50%이다.
상기 제1 도전성 돌출부의 기저부는 주변부를 가져, 상기 제1면의 제2 영역은 상기 제1 도전성 돌출부의 기저부의 주변부의 외부에서 노출된다. 이러한 구성은 추가로, 상기 제1 박형 요소의 제1 면과 상기 제1 도전성 요소의 측벽 사이에 코너부를 형성할 수 있다. 상기 코너부는 상기 제1 도전성 요소의 기저부의 외측 주변부를 따라 위치되며, 상기 제1 유전체 재료 층은 상기 코너부를 실질적으로 덮을 수 있다.
추가적인 실시예로서, 제2 박형 도전성 요소가 상기 제2 표면 상에서 노출되고, 제1 영역 및 제2 영역으로 이루어진 제2 면을 가질 수 있다. 제2 돌출부는, 주변부를 형성하는 기저부로서 상기 제2 박형 요소의 제1 영역에 연결되어 이를 덮는 기저부, 및 상기 기저부로부터 떨어져 있는 단부를 추가로 구비한다. 제2 유전체 재료 층은 제2 박형 요소의 제2 영역을 덮을 수 있다. 나아가, 제1 금속 매스는 상기 제2 유전체 재료 층을 향해 상기 제2 도전성 돌출부의 일부에 걸쳐 연장될 수 있다.
본 발명의 추가적인 실시예는, 제1 표면, 및 상기 제1 표면 상에서 노출되고 제1 영역과 제2 영역으로 이루어진 면을 구비하는 제1 박형 도전성 요소를 포함하는 마이크로전자 어셈블리에 관한 것이다. 제1 도전성 돌출부는 상기 제1 면의 제1 영역에 연결되어 제1 영역을 덮고, 그로부터 떨어져 있는 단부까지 연장된다. 제1 도전성 돌출부는 상기 제1 박형 도전성 요소로부터 떨어져 있는 제1 에지를 갖는 부분을 따라 형성되는 배리어를 갖는다. 상기 마이크로전자 어셈블리는, 그로부터 멀어지는 방향으로 연장되는 제2 도전성 돌출부를 갖는 제2 면을 더 포함한다. 상기 제1 면의 제1 표면이 상기 제2 기판의 제2 표면을 향하도록 제1 용융성 금속 매스가 상기 제1 도전성 돌출부를 상기 제2 도전성 돌출부에 연결한다. 상기 제1 용융성 금속 매스는 상기 제1 도전성 돌출부 중 일부를 따라 상기 배리어의 제1 에지 근방의 위치로 연장되고, 상기 배리어는 상기 제1 박형 요소와 상기 제1 용융성 금속 매스 사이에 배치된다. 상기 배리어는 상기 제1 도전성 돌출부에 형성되는 표면 처리 층일 수 있다. 상기 표면 처리 층은 산화에 의해 형성될 수 있거나, 상기 표면 처리 층은 상기 제1 도전성 돌출부의 표면 상에 도포되는 코팅일 수 있다.
추가적인 실시예로서, 마이크로전자 어셈블리는 제1 표면을 갖는 제1 기판 및 상기 제1 표면 상에서 노출되고 제1 면을 갖는 제1 박형 도전성 요소를 포함한다. 제1 표면에 연결되는 기저부를 갖는 제1 도전성 돌출부는 제1 면으로부터 떨어져 있는 단부까지 연장되고, 상기 기저부와 상기 단부 사이에 측벽을 형성한다. 유전체 재료 층은 제1 기판의 제1 표면을 따라 연장되고, 제2 표면 및 이러한 제2 표면으로부터 떨어져 있는 제3 표면을 갖는다. 유전체 재료 층은 내부에 주변부가 형성되어 있는 제1 개구를 추가로 구비한다. 제1 부분을 갖는 금속 도금 층은 상기 단부와 상기 제1 도전성 돌출부의 측벽 중 적어도 일부를 따라 연장된다. 금속 도금 층의 제2 부분은 상기 유전체 재료 층의 일부를 따라 상기 제1 도전성 돌출부로부터 멀어지는 방향으로 외향으로 연장된다. 제1 솔더 매스는 적어도 상기 도금 층의 제1 부분 위에 형성되고, 상기 제3 표면을 향해 연장된다.
또한 추가적인 실시예는 마이크로전자 어셈블리에 관한 것이고, 이러한 마이크로전자 어셈블리는 제1 표면을 갖는 기판, 제1 표면 상에서 노출되어 면을 형성하는 복수의 제1 도전성 패드, 및 복수의 ㄴ제1 금속 포스트를 포함한다. 각각의 금속 포스트는 외측 주변부를 갖는 기저부를 형성하고, 제1 도전성 패드 각각에 연결된다. 각각의 금속 포스트는 측벽을 따라 기저부로부터 제1 도전성 패드로부터 떨어져 있는 단부까지 연장된다. 이러한 어셈블리는 내측면, 외측면, 및 복수의 개구를 갖는 유전체 재료 층을 더 포함한다. 내측면은 기판의 제1 표면을 따라 연장되고, 외측면은 기판으로부터 떨어져 있다. 각각의 제1 금속 포스트는 개구를 통해 돌출하여, 유전체 재료 층이 적어도 제1 금속 포스트의 외측 주변부와 접촉하게 된다. 복수의 용융성 금속 매스는 제1 금속 포스트 중 적어도 일부의 단부와 접촉하고, 제1 금속 포스트의 측벽을 따라 유전체 재료 층의 외측면을 향해 연장된다. 마이크로전자 요소가 기판 상에 수반되고, 제1 도전성 패드 중 적어도 일부에 전기적으로 연결된다.
추가적인 실시예는 마이크로전자 어셈블리에 관한 것으로서, 이러한 마이크로전자 어셈블리는 제1 표면을 갖는 제1 기판 및 제1 면을 갖고 제1 표면 상에서 노출되는 제1 박형 도전성 요소를 포함한다. 기저부를 갖는 제1 도전성 돌출부는 제1 면에 연결되며 이러한 제1 면으로부터 떨어져 있는 단부까지 연장된다. 기저부와 단부 사이에 측벽이 형성된다. 이러한 마이크로전자 어셈블리는 제2 표면 및 이러한 제2 표면으로부터 떨어져 있는 제3 표면을 갖는 유전체 재료 층을 더 포함한다. 제2 표면은 제1 기판의 제1 표면을 따라 연장되고, 유전체 재료 층은 내부에 주변부가 형성되어 있는 제1 개구를 갖는다. 제1 솔더 매스는 상기 단부와 측벽의 일부를 따라 기저부와 단부 사이의 위치까지 연장되는 제1 도전성 돌출부 상에 형성된다. 제1 도전성 돌출부는, 그 주변부가 측벽 중 일부와 접촉하도록 제1 개구를 통해 연장된다. 솔더 매스는 유전체 재료 층의 제3 표면을 향해 연장된다.
도 1은 본 발명의 일 실시예에 따른 상호접속 구조체를 포함하는 패키지형 마이크로전자 요소의 스택형 어셈블리를 나타낸다.
도 2는 본 발명의 다른 실시예에 따른 상호접속 구조체를 포함하는 패키지형 마이크로전자 요소의 스택형 어셈블리를 나타낸다.
도 3은 제1 조건 하에서, 도 1의 실시예에 따른 상호접속 구조체의 특성을 나타내는 도표이다.
도 4는 제2 조건 하에서, 도 1의 실시예에 따른 상호접속 구조체의 특성을 나타내는 도표이다.
도 5는 제1 조건 하에서 종래 기술의 상호접속 구조체의 특성을 나타내는 도표이다.
도 6은 제2 조건 하에서 도 5의 종래 기술의 상호접속 구조체의 특성을 나타내는 도표이다.
도 7은 대안적인 실시예에 따른 상호접속 구조체의 컴포넌트를 나타낸다.
도 8은 추가의 대안적인 실시예에 따른 상호접속 구조체의 컴포넌트를 나타낸다.
도 9는 대안적인 실시예에 따른 상호접속 구조체의 컴포넌트를 나타낸다.
도 10은 추가적인 대안에 따른 상호접속 구조체의 컴포넌트를 나타낸다.
도 11은 증착된 금속 층을 포함하는 상호접속 구조체의 컴포넌트를 나타낸다.
이제 도면을 참조하면, 유사한 도면 부호가 유사한 구성요소에 대해 사용되고, 도 1 및 2는 마이크로전자 서브 어셈블리(12, 14)의 스택형 패키지(10)를 나타낸다. 마이크로전자 서브 어셈블리는, 이후에 논의될 컴포넌트를 포함하는 하나 이상의 상호접속 구조체(50)에 의해 서로 전기적으로 그리고 기계적으로 연결된다.
도 1의 스택형 패키지(10)는 하부 어셈블리(12) 및 상부 어셈블리(14)를 포함한다. 본원에서 사용될 때, 용어 상부 및 하부는, 방향 또는 위치를 지칭하는 임의의 다른 용어, 예컨대 수평 또는 수직, 좌측 또는 우측 등의 용어와 함께, 도면을 참조하여 예시적인 목적으로 사용된다는 점에 유의해야 한다. 이러한 용어는 본 명세서에서 명확화를 위한 목적으로 사용되고, 통상의 기술자가 다른 위치 및 방향도 예상할 수 있을 것이므로 제한적이지 않다. 하부 기판(16) 및 상부 기판(18) 각각은 각각의 하부 표면(20, 24) 및 상부 표면(22, 26)을 갖는다. 상부 표면(22, 26)은 대응하는 하부 표면(20, 24)에 대체로 평행하고, 모든 표면(20, 22, 24, 26)은 일반적으로 평면형이다. 상부 기판(14) 및 하부 기판(12) 각각의 두께는 각각의 상부 표면(22, 26)과 하부 표면(20, 24) 사이에서 규정된다. 이러한 두께는 상부 기판(14)과 하부 기판(12) 간에 실질적으로 동일하거나 또는 변할 수도 있다. 이러한 두께는 일반적으로, 기판(12, 14)에 실질적으로 얇은 웨이퍼형 구조를 부여하기에 충분한 인자만큼 기판(12, 14)의 길이 및 폭보다 작고, 통상의 기술자가 일반적으로 이해하는 범위 내에 있다.
각각의 어셈블리(12, 14)는 또한 각각의 마이크로전자 요소(30, 32)를 포함한다. 마이크로전자 요소(30)는 플립 칩 본딩에 의해 하부 기판(16)에 부착된 것으로 도시되고, 여기서 마이크로전자 요소(30)는 이의 도전성 콘택(미도시)이 상부면(22)을 향하도록 반전된다. 그 다음에, 마이크로전자 요소는 도전성 돌출부(34)를 이용하여 기판(16)에 부착되는데, 이러한 도전성 돌출부(34)는 콘택으로부터 연장되며, 솔더 매스(36) 또는 이와 다른 도전성 본딩 재료를 이용하여, 기판(16) 상에 형성된 제2 도전성 돌출부(38)에 본딩된다. 기판(16)에 마이크로전자 요소(30)를 연결하기 위한 다른 구성도 가능하며, 이러한 구성에는 페이스-업(face-up) 장착이 포함되며, 여기에서는 마이크로전자 요소(30) 상의 콘택이 상부면(26)으로부터 멀어지는 방향을 향하고, 마이크로전자 요소(30)를 상부면(26)에 본딩하는데 접착제가 이용되며, 기판(16) 상에 형성된 도전성 피처, 예컨대 트레이스 또는 패드에 마이크로전자 요소(30)의 콘택을 전기적으로 연결하기 위해 와이어 리드가 이용된다. 마이크로전자 요소(32)는 유사한 방식으로 기판(18)에 부착된 것으로 도시되고, 대안적으로 위에서 기술된 바와 같이 부착될 수도 있다.
도 1에 도시된 상호접속 구조체(50)는 기판(16)의 상부면(22) 상에서 노출되는 면(54)을 갖는 도전성 패드(52)를 포함한다. 본원에서 사용될 때, "~에서 노출"이라는 표현은, 기판(16) 상에 패드(52)를 부착하는 어떠한 특정 수단 또는 그 사이의 어떠한 상대적인 위치를 지칭하는 것이 아니다. 오히려, 이는 전기적으로 도전성의 구조체가, 유전체 구조체 외부로부터 유전체 구조체의 표면을 향해 유전체 구조체의 표면에 수직인 방향으로 이동하는 이론적인 포인트와 접촉하는 것이 가능하다는 의미이다. 따라서, 유전체 구조체의 표면에서 노출되는 단자 또는 기타 다른 도전성 구조체는 이러한 표면으로부터 돌출할 수 있거나; 이러한 표면과 동일 평면일 수 있거나; 또는 이러한 표면에 대하여 리세스되고 유전체에서 홀 또는 함몰부를 통해 노출될 수 있다. 패드(52)는 표면(22) 상에 직접 증착 등에 의해 패드를 형성함으로써 기판(16)에 부착될 수 있거나, 또는 기판(16) 내에 매립되어, 면(54)이 표면(22) 상에서 노출된 채로 유지되는 한, 면(54)이 표면(22)과 동일 평면이 되거나, 표면(22) 위 또는 아래로 일정 높이에 배치될 수 있다. 대안적인 실시예로서, 상호접속 구조체(50)는 도전성 패드(52)에 부가하여 또는 이에 대신하여 도전성 트레이스 또는 도전성 트레이스의 일부를 포함할 수 있다.
도전성 필러(56)가 도전성 패드(52)의 면(54) 중 일부 위에 형성된다. 도 1에 나타나 있는 바와 같이, 필러(56)의 기저부(58)는 면(54)의 일부를 덮고, 기저부(58)의 주변부로부터 연장되는, 면(54)의 나머지 부분이 표면(22) 상에서 노출되도록 남겨둔다. 필러(56)는 또한 기저부(58)로부터 필러(56)의 단부(62)로 연장되는 에지면(60)을 형성한다. 도전성 필러가 도 1에 도시되어 있지만, 도전성 돌출부를 형성하는 대안적인 구조체가 이용될 수 있고, 여기에는 통상의 기술자가 이해할 수 있는 바와 같이 핀, 포스트 등이 포함된다.
상호접속 구조체(50)는 기판(18)의 하부면(24) 상에서 노출되는 면(66)을 갖는 콘택 패드(64)를 더 포함한다. 콘택 패드(52)와 마찬가지로, 패드(64)는 기판(18)에 매립되어, 면(66)이 하부면(24) 상에서 노출된 채로 유지되는 한, 면(66)은 하부면(24)과 동일 평면이 되거나, 하부면(24) 위 또는 아래에 있게 된다. 패드(64)는 기판(18)을 통해 형성되는 도전성 비아(68)를 이용하여 기판(18)의 상부면(26) 상에 형성되는 도전성 피처, 예컨대 트레이스 또는 와이어에 연결될 수 있다. 대안적인 실시예로서, 상호접속 구조체(50)는 패드(64) 대신에 하부면(24) 상에서 노출되는 트레이스 또는 트레이스의 일부를 포함할 수 있다.
필러(56)를 패드(64)에 전기적으로 그리고 기계적으로 본딩하는데 솔더 매스(70)가 이용된다. 패키지(10)의 형성 및 조립 동안, 솔더 매스(70)는 처음에 필러(56) 또는 패드(64) 상에 형성될 수 있고, 그 후 어셈블리(12, 14)가 함께 정렬될 때 리플로(reflow)되어 솔더 매스(70)가 필러(56) 또는 패드(64)의 나머지에 부착될 수 있게 된다. 일단 패키지(10)에 자리를 잡게 되면, 솔더 매스(70)는 상부 에지(72) 및 하부 에지(74)를 형성한다. 상부 에지(72) 및 하부 에지(74) 각각은 단일한 라인 또는 포인트 또는 표면으로 형성될 수 있다. 도 1에 도시된 바와 같이, 상부 에지(72)는 패드(64)를 둘러싸는 표면(24)의 일부를 따라 연장되는 표면이다. 상부 에지(72)는 또한, 패드(64)의 기하구조에 따라, 패드(64)에 접촉하는 표면, 또는 표면(24)과 접촉하거나 그로부터 떨어져 패드를 둘러싸는 원형 라인을 형성할 수 있다.
본원에서 개시된 구조 및 기술은 패드와 이러한 패드를 연결하는 솔더 매스 사이의 경계면에서의 일렉트로마이그레이션을 줄이는 데에 도움이 될 수 있다. 일렉트로마이그레이션은, 서로 접촉하는 2개 이상의 금속성 요소가 상이한 확산 속도를 나타내는 영역에서 문제를 일으킬 수 있다. 이러한 경우, 본딩 경계면에서 공극 형성이 발생할 수 있다. 다시 말해서, 한 금속이 나머지 금속으로부터 떨어져 그 사이에 갭 또는 개구가 형성될 수 있다.
상호접속 구조체(50)에서 필러(56) 또는 이와 다른 도전성 돌출부를 이용하게 되면, 2개의 양쪽 패드를 연결하는 솔더 매스를 포함하는 구조체에 비하여, 그 사이에 흘러가는 전류의 라인을 따라 필러(56)의 단부(62)와 패드(64) 사이의 거리가 줄어들게 된다. 이에 따라, 필러(56)와 패드(64) 모두가 구리로 형성되어 있는 도 1의 구조체의 경우, 구리-솔더-구리 상호접속 구조체에서 공극 형성을 유발하는 일렉트로마이그레이션을 줄이는데 효과적이라는 점을 알게 되었다. 유사 금속이 제2 금속에 의해 분리되는 전자 상호접속 구조체에서 유사 금속이 이용될 때, 이러한 유사 금속을 포함하여 금속-간 화합물이 제2 금속 내에 형성된다. 이러한 금속-간 화합물은 하나의 유사 금속 구조체로부터 나머지 유사 금속 구조체를 향해 연장될 것이다. 금속-간 화합물 형성은, 이러한 금속-간 화합물이 솔더보다 더 느린 일렉트로마이그레이션 비율을 가지기 때문에, 일렉트로마이그레이션으로 인한 공극 형성을 줄이는 요소이다. 구조체 내에서 유사 금속과 유사 금속 간의 거리를 줄임으로써, 하나의 유사 금속 구조체로부터 나머지 유사 금속 구조체로 연장되는 금속-간 화합물이 형성될 수 있다. 도 1의 예와 같이, 패드(64) 및 필러(56)가 구리로 형성되고 솔더 매스(70)가 주석을 포함하고 있는 경우, 금속-간 화합물은 예를 들면 Cu3Sn로부터 Cu3Sn5로 비율이 변화할 수 있다. 나아가, 본원에 도시된 상호접속 구조체는 상호접속 구조체를 통한 유사 금속의 농도 구배를 줄일 수 있고, 이는 일렉트로마이그레이션을 줄이는 강력한 요인이 됨을 알게 되었다. 구조체 내의 농도 구배는, 예를 들어 유사 금속의 농도가 구조체 내에서 공간적으로 변화하는 비율이다. 솔더 매스(70) 내로 포스트(56)가 연장되면, 구조체 내에서 구리의 표면적이 늘어나고, 이에 의해 추가적으로 솔더 매스(70) 내에 금속-간 화합물이 더 많아지게 된다. 이와 같이 증가된 양의 금속-간 화합물의 연장에 의해, 구조체 내에서 구리의 양의 변화율을 낮출 수 있고, 이에 의해 추가적으로 일렉트로마이그레이션이 감소된다.
도 3 내지 6에 도시된 그래프는 위에서 논의한 현상을 나타낸다. 도 3 및 4는, 수직 거리를 통하여 도 1의 상호접속 구조체와 유사한 상호접속 구조체에서 수평 위치에서의 구리의 가변 농도를 나타낸다. 도시된 그래프는 패드(52, 64) 및 필러(56)가 구리로 제조되고 솔더 매스(70)가 주석을 함유한 솔더 화합물로 제조된 상호접속 구조체(50)에 대응한다. 도 3은 상호접속 구조체가 이를 통과하는 전류가 없는 경우 발생하는 온도(T0)에 있을 때 구리의 농도를 나타내고, 이러한 온도 조건 하에서는 솔더 매스(70) 내에 구리가 존재하지 않음을 알 수 있다. 도 4는 전류의 존재 하에서 구조체의 평형 온도에서 동일한 구조체를 통한 구리의 농도를 나타낸다. 도 4의 그래프는, 금속-간 화합물 형성으로 인하여 존재하는 솔더 매스(70) 내에서의 구리 농도의 존재를 보여준다. 금속-간 화합물은 필러(56)의 단부(62)로부터 패드(52)의 면(54)으로 연장되어 있는 것으로 도시된다. 단부(62) 및 면(54)을 따르는 구리의 농도 또한, 이를 따라 공극 형성이 실질적으로 결핍되어 있음을 보여준다. 나아가, 도 4의 그래프에 따르면, 필러(56)의 존재는 상호접속부(50)를 통한 구리 농도의 변화율을 낮출 수 있다는 점을 알 수 있다. 구리 농도를 나타내는 라인은 예를 들면, 패드(64)에 바로 인접하는 솔더 매스(70) 내의 영역에서 갑작스럽게 방향이 변화한다. 역으로, 구리 농도를 나타내는 라인의 방향 변화는 필러(56)에 인접하는 솔더 매스(70)의 영역에서 훨씬 덜 급격하다. 이러한 그래프는 본원에서 논의되는 습성을 단지 예시하는 것이고, 이러한 습성을 도시함에 있어서 축척에 맞게 도시되어 있지 않을 수도 있고 도면에 도시된 특정 구조체의 습성을 정확히 나타내지 않을 수도 있다.
도 5 및 6에 도시된 그래프는 2개의 콘택 패드(152, 164) 사이에 배치된 솔더 매스(170)를 갖는 종전의 상호접속 구조체를 통한 구리 농도를 나타내고, 여기서는 패드(152, 164) 간의 거리(190)가 도 3 및 4의 패드(52, 64) 간의 거리(90)와 실질적으로 동일하다. 도 5는 T0에서 구조체 내의 구리 농도를 나타내고, 이러한 조건 하에서는 솔더 매스(170) 내에 구리가 존재하지 않음을 알 수 있다. 도 6은 평형 온도에서 구조체 내의 구리 농도를 나타내고, 금속-간 화합물 형성으로 인하여 솔더 매스(170) 내에 약간의 구리 농도를 보여주지만, 이러한 농도는 솔더 매스(170)를 통해 연장되지 않는다. 이는 결과적으로 공극(186)의 형성을 유발하고, 균열이 발생하게 된다.
이에 따라, 솔더 매스(70) 내로 솔더 매스의 나머지 측의 유사 금속 구조체, 예를 들어 패드(64)를 향해 연장되는 단부(62)를 갖는 필러(56)의 존재에 의해, 일렉트로마이그레이션에 기인하는 공극 형성의 가능성이 줄어들 수 있다. 이는 특히, 금속-간 화합물이 연장되리라 예상될 수 있는 거리보다 더 큰 전체 거리(90)를 통해 연장되는 구조체에 적용된다. 필러(56) 및 패드(64)가 구리로 형성되어 있고 솔더 매스(70)가 주석을 포함하는 실시예에서, 단부(62)와 면(66) 사이의 거리(92)는 거리(90)의 약 10 % 내지 50 %일 수 있다. 도 3에서는, 기판(18)의 하부면(24)과 유전체 층(40)의 외측면 사이에 거리(90)가 형성되어 있지만, 패드(52, 64)를 둘러싸는 임의의 유형의 구조체의 주된 표면 사이에도 거리(90)가 형성된다는 점에 주목해야 한다.
일 실시예로서, 하부 에지(74)는 솔더 매스(70) 내로 연장되는, 필러(56)의 에지면(60)의 일부 둘레에 원형 라인 또는 환형 표면을 형성한다. 나아가 하부 에지(74)는 솔더 매스(70)가, 필러(56)의 기저부(58) 주위에 노출되어 있는 부분을 포함하여 패드(52)의 어떠한 부분과도 직접 접촉하지 않도록 패드(52)로부터 이격된다. 솔더 매스(70)가 패드(52)의 면(54)과 접촉하는 에지면(60)을 따라 위킹(wicking)하는 것을 방지할 수 있는 처리가, 필러(56)에, 특히 에지면(60)에, 기저부(58) 근방에서 가해질 수 있다. 이러한 처리는 산화 등을 포함할 수 있다. 마찬가지로, 솔더 유동에 저항성이 있는 재료의 층이 에지면(60) 둘레에 도포될 수 있다.
추가적인 실시예로서, 솔더 매스(70)의 하부 에지(74)는, 면(54) 위에서 연장되는 유전체 층(40)에 의해 패드(52)의 면(54)으로부터 이격되고 기저부(58)에 인접하는 에지면(60)의 적어도 일부와 접촉하도록 유지된다. 이러한 실시예에서, 솔더 매스(70)는 표면(42)을 포함하여 유전체 층(40)과 접촉하게 될 수 있어, 하부 에지(74)는 패드(52)와 이격된 관계로 유전체 층(40)을 따라 연장될 수 있다.
솔더 매스(40)가 패드(52)로부터 이격된 상태로 유지함으로써, 일렉트로마이그레이션으로 인한 공극 형성의 가능성이 또한 감소될 수 있다. 이러한 유형의 상호접속 구조체는 솔더 매스(70) 내에서 전류의 농도를 낮춤으로써 일렉트로마이그레이션을 감소시킨다. 도 7 및 8에 도시된 바와 같이, 상호접속 구조체(50)를 통해 진행하는 전류는, 구조체의 일 단부 상의 포인트로부터, 원점과 실질적으로 측면으로 반대편에 있는 구조체의 나머지 단부 상의 포인트까지의 라인을 따라 비스듬하게 진행한다. 다시 말해서, 도 7에서 패드(252)로부터 진행하는 전류는 솔더 매스(270)를 통해 다시 필러(256)로 통과하는 라인(296)으로 표시된 경로를 따라 진행할 것이다. 그 다음에 전류는 필러(256)를 벗어나고 솔더 매스(270)에 다시 진입한 후 패드(264)에 도달한다. 이러한 경로에 의해, 필러(256)의 기저부(258) 근방의 솔더 매스(270)의 부분에 전류가 집중된다. 전류의 집중은 상호접속 결함을 일으키는 공극 형성을 유발할 수 있는 일렉트로마이그레이션 배후의 또 다른 원동력이다.
도 8에 도시된 바와 같이, 솔더 매스(70)의 하부 에지(74)와 노출된 패드(52) 사이에 유전체 층을 끼워 넣음으로써, 어떠한 전류도 패드(52)로부터 밖으로 흐르지 않을 것이다. 오히려 전류는, 단부(62)와 솔더 매스(70) 사이의 경계면에 도시되어 있는, 솔더 매스(70)로 단지 한번 만 진입하는 라인(96)을 따라 진행할 것이다. 이는 약 1.25 내지 1.75의 비율로 전류 농도 구배를 줄일 수 있고, 이에 의해 공극 형성의 가능성이 줄어들 수 있다. 솔더 매스(70)가 유전체 층(40)에 의해 패드(52)로부터 이격된 채로 유지되는 한, 솔더 매스(70)가 유전체 층(40)의 일부를 따라 외향으로 연장되는 구조에서 유사한 경로가 관찰될 것이다.
유전체 층(40)은 도 1에서, 기판(16)의 상부면(22)의 주요부를 따라 연장되는 것으로 도시된다. 이러한 주요부는 기타 다른 콘택 요소가 관통하지 않는 상부면(22)의 모두를 포함한다. 대안적으로, 유전체 층(40)은 상호접속 구조체(50)에서 이용되는 임의의 필러(56)를 둘러싸는 부분에 형성될 수 있고, 솔더 매스(70)를 대응하는 콘택 패드(52)로부터 이격된 채로 유지하기에 충분한 거리를 통해 필러(56)로부터 떨어져 연장된다. 이러한 실시예에서, 유전체 층 부분은 콘택 패드와 실질적으로 동일한 크기와 형상이거나 또는 이보다 약간 클 수 있어, 그렇지 않으면 노출되는 패드의 부분을 확실히 덮게 된다.
일 실시예로서, 유전체 층(40)은 패드(52)를 덮는 영역에서 두께(42)를 가져 솔더 매스(70)의 하단부(74)가 유전체 층(40)으로부터 일정 거리에 이격되어 유지된다. 이러한 거리는, 패드(52)의 면(54)의 의도하지 않은 노출을 유발하는 어떠한 홀 또는 갭도 존재하지 않도록, 전체 재료 두께에 있어서 어떠한 공차에 대한 보상도 포함할 수 있다. 두께(42)는 약 10 ㎛ 내지 30 ㎛일 수 있다. 이러한 실시예에서, 유전체 층(40)은 임의의 상호접속 필러(56)가 통과하여 연장되는 홀(44) 또는 복수의 홀들(44)을 가질 것이다. 홀들(44)은 기저부(58)로부터 상향으로 연장되는 에지면(60)의 부분과 접촉할 수 있는 내측면(46)을 형성한다.
도 11에 도시된 바와 같이, 유전체 층(440) 위에 노출되어 있는 에지면(460)의 부분과 단부(462)를 포함하여 필러(456) 위에 도금 층(488)이 도포될 수 있다. 도금 층(488)은 필러(456)와 솔더 매스(470) 사이에 신뢰할만한 상호접속을 보장하는데 도움이 될 수 있다.
도 2는 상호접속 구조체(50)를 갖는 복수의 마이크로전자 서브 어셈블리(12, 14)를 포함하는 스택형 어셈블리(10)를 나타낸다. 도 2에 도시된 패키지(10)는, 도 2의 패키지(10)의 상호접속 구조체(50)가 패드(64)의 면(66)으로부터 연장되는 도전성 포스트(76)를 포함한다는 점만 제외하면, 도 1에 도시된 것과 실질적으로 유사하다. 포스트는 면(66) 상에 부착된 기저부(78), 및 면(66)으로부터 떨어져 있는 단부(82)로 연장되는 에지면(80)을 포함한다. 기판(18)의 하부면(24)을 따라 제2 유전체 층(41)이 형성되어 기저부(78)의 주변부 밖으로 노출되어 있는 패드(64) 및 면(66)의 임의의 부분을 덮을 수 있다. 유전체 층(40)과 마찬가지로, 유전체 층(41)은 콘택 패드(64)로부터 솔더 매스(70)의 상부 에지(72)를 떨어진 채로 유지시키고, 이는 상부 에지(72) 근방에서 솔더 매스(70)의 전류 농도를 줄이게 된다. 이는 추가적으로, 유전체 층(40)과 관련하여 위에서 논의한 바와 같이, 상호접속 구조체(50) 내의 공극 형성의 가능성을 줄이게 된다.
도 9 및 도 10에는, 상호접속 구조체에 포함되어 있는 솔더 매스 내의 전류 농도의 감소가 나타나 있으며, 이는 솔더 매스를 대응하는 도전성 패드와 접촉하지 않은 채로 유지함으로써 이루어진다. 도 9는 그 위에 필러(356)가 형성된 패드(352)를 포함하는 상호접속 구조체(350)를 나타낸다. 솔더 매스(370)는 상부 패드(364) 및 상부 패드 상에 형성된 포스트(376)에 필러(356) 및 패드(552)를 부착한다. 라인(396)으로 표시된 전류 흐름은 콘택 패드(352)로부터 솔더 매스(370) 내로 나아간 후, 다시 필러(356) 내로 나아가 다시 밖으로 솔더 매스(370)로 나아간다. 그 다음에, 전류 흐름(라인(396))은 포스트(376) 내로 나아간 후, 다시 솔더 매스(370)로, 마지막으로 패드(364) 내로 나아가게 된다. 이러한 전류 경로(396)에 의해, 솔더 매스(370)의 상부 에지(372) 및 하부 에지(374)의 영역에서 솔더 매스(370) 내의 전류 농도가 증가하게 된다. 도 10에 도시된 바와 같이, 유전체 층(40, 41)을 포함시킴으로써, 전류(라인(96))가 상부 에지(72) 또는 하부 에지(74) 근방에서 솔더 매스(70)를 통과하지 못하도록 방지하고, 이에 의해 약 1.25 내지 1.75의 비율로 각 영역에서의 전류 농도 구배가 감소된다. 이에 의해, 솔더 매스(70)의 각 단부 상의 경계면에서 공극 형성으로 인한 상호접속 결함의 가능성이 줄어들게 된다.
부가적으로, 어셈블리(14)에 포스트(76)를 포함시키게 되면, 도 1과 관련하여 위에서 논의된 바와 같이, 상호접속 구조체(70) 내의 유사 금속과 유사 금속 간의 거리가 더 줄어들 수 있다. 도 2의 구조체에서, 이러한 거리는 단부-대-단부 거리(94)로 표시된다. 거리(94)가 거리(90)의 약 10% 내지 30%인 경우, 거리(94)는 단부(62)로부터 단부(82)까지 연장되는 금속-간 화합물의 형성을 유발할 수 있다. 대안적으로, 포스트(76)는 임의의 도전성 돌출부, 예컨대 필러, 핀 등일 수 있다. 양자 모두의 어셈블리(12, 14) 상에 도전성 돌출부를 포함시킴으로써, 도 1에 도시된 바와 같이 보다 큰 전체 거리(90)를 덮으면서 필러-대-패드 구성을 이용할 때 가능한 것보다, 인접한 상호접속 구조체(50) 간에 보다 미세한 피치를 달성하면서 신뢰할만한 금속-간 화합물을 생성하는 연결을 이룰 수 있게 된다. 나아가, 패드(64) 위에 유전체 층(41)을 형성함으로써, 솔더 매스(70)가 형성되는 단순한 패드(64)의 경우보다 더 낮은 전류 농도가 가능하다. 상호접속 구조체(50)에 포스트(76)를 포함시킴으로써, 일렉트로마이그레이션에 대한 농도 구배의 기여도 또한 추가적으로 줄어들 수 있다. 이러한 구조체에서는, 필러(56)의 영역에서 상호접속부(50)의 구리 농도 변화율의 감소가 포스트(76)의 영역에서도 달성될 수 있고, 이에 의해 솔더 매스(70)의 양 단부에서의 구리 농도의 갑작스런 변화를 제거할 수 있게 된다.
유전체 층(40, 41) 및 이의 관련 구조체를 포함하여, 도 1 및 2에 도시된 상호접속 구조체(50)는, 도 1 및 2에 도시된 스택형 서브 어셈블리 구성 외에 다른 연결 유형을 위해서도 이용될 수 있다. 예를 들어, 이들은 플립 칩 본딩에(예컨대, 도 1 및 2에서 마이크로전자 요소(30)와 기판(16) 사이에 도시된 것과 같은) 이용될 수 있고, 또한 페이스-업 또는 플립 칩 본딩으로 마이크로전자 서브 어셈블리, 예를 들면 마이크로전자 서브 어셈블리(12)를 다른 기판에 연결하는데 이용될 수 있다. 나아가, 어셈블리(14)와 같은 어셈블리는 추가적으로, 도 1 또는 2에 도시된 것과 같은 상호접속 구조체를 이용하여 추가적인 마이크로전자 어셈블리에 연결되도록 필러(56)와 유전체 층(40)의 방식으로, 필러 및 그 위에 형성된 유전체 층을 구비하는 기판(18)의 상부면(26) 상에 추가적인 콘택 패드를 포함할 수 있다. 이러한 구성은 스택형 패키지 내에서 추가적인 어셈블리를 부착하기 위해 반복될 수 있다.
본 발명은 특정 실시예를 참조하여 기술되었지만, 이러한 실시예는 본 발명의 원리 및 적용을 단지 예시하는 것에 불과하다는 점을 이해해야 한다. 그러므로, 첨부된 청구 범위에 의해 정해지는 본 발명의 사상 및 범위로부터 벗어남이 없이, 이러한 예시적인 실시예에 수많은 수정이 이루어질 수 있으며 기타 다른 구성이 고안될 수 있음을 이해해야 한다.

Claims (30)

  1. 마이크로전자 어셈블리로서,
    제1 표면;
    상기 제1 표면에서 노출되고, 제1 영역 및 제2 영역을 포함하는 제1 면을 구비하는 제1 박형 도전성 요소;
    상기 제1 면의 제1 영역에 연결되어 상기 제1 영역을 덮는 기저부를 구비하고, 상기 기저부로부터 떨어져 있는 제1 단부까지 연장되는 제1 도전성 돌출부로서, 제2 단부 및 상기 제1 단부와 상기 제2 단부 사이에 연장되는 에지를 더 포함하는, 제1 도전성 돌출부;
    상기 제1 박형 도전성 요소의 제2 영역을 덮고 적어도 상기 제1 도전성 돌출부의 기저부와 접촉하는 제1 유전체 재료 층;
    제2 표면을 갖고, 상기 제2 표면으로부터 멀어지는 방향으로 연장되는 제2 도전성 돌출부를 갖는 제1 기판;
    상기 제1 기판의 제2 표면 상에 노출되고 제1 영역 및 제2 영역을 포함하는 제2 면을 구비하는 제2 박형 도전성 요소로서, 상기 제2 도전성 돌출부가 기저부 및 상기 기저부로부터 떨어져 있는 단부를 포함하고, 상기 기저부는 주변부를 형성하고 상기 제2 박형 도전성 요소의 제1 영역에 연결되어 상기 제2 박형 도전성 요소의 제1 영역을 덮는 것인, 제2 박형 도전성 요소;
    상기 제2 박형 도전성 요소의 제2 영역을 덮고 적어도 상기 제2 도전성 돌출부의 기저부와 접촉하는 제2 유전체 재료 층; 및
    상기 제1 유전체 재료 층과 상기 제2 유전체 재료 층 사이에 연장되고, 상기 제1 면의 제1 표면이 상기 제2 표면을 향하도록 상기 제2 도전성 돌출부에 상기 제1 도전성 돌출부를 연결하는 제1 용융성 금속 매스(fusible metal mass)
    를 포함하고,
    상기 제1 용융성 금속 매스는 상기 제1 도전성 돌출부의 에지의 부분을 따라 상기 제1 유전체 재료 층을 향해 연장되는, 마이크로전자 어셈블리.
  2. 제1항에 있어서,
    상기 제1 표면은 제2 기판 상에 형성되고, 상기 제2 표면은 마이크로전자 요소 상에 형성되는, 마이크로전자 어셈블리.
  3. 제1항에 있어서,
    그 위에 부착된 마이크로전자 요소를 더 구비하는 제2 기판 상에 상기 제1 표면이 형성되는, 마이크로전자 어셈블리.
  4. 제1항에 있어서,
    상기 제1 용융성 금속 매스는 상기 제1 유전체 재료 층과 접촉하는, 마이크로전자 어셈블리.
  5. 제1항에 있어서,
    상기 제1 유전체 재료 층은 상기 제1 표면 중 적어도 일부를 덮는, 마이크로전자 어셈블리.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 마이크로전자 어셈블리는 상기 제1 표면 상에서 노출되는 복수의 박형 도전성 요소, 복수의 제1 도전성 돌출부, 및 복수의 제2 도전성 돌출부를 더 포함하고, 복수의 박형 도전성 요소 각각은 제1 영역과 제2 영역을 갖는 면을 구비하며, 복수의 제1 도전성 돌출부 각각은 상기 복수의 박형 도전성 요소 각각의 제1 면의 제1 영역에 연결되며, 제1 영역으로부터 떨어져 있는 단부까지 연장되고, 복수의 제2 도전성 돌출부 각각은 상기 제2 면으로부터 멀어지는 방향으로 연장되고,
    상기 제1 유전체 재료 층은 상기 제1 박형 도전성 요소의 제2 영역을 덮고, 복수의 제1 용융성 금속 매스가 상기 제1 도전성 돌출부 각각을 상기 제2 도전성 돌출부 각각에 연결하고, 상기 제1 용융성 금속 매스 각각은 상기 제1 도전성 돌출부 각각의 일부에 걸쳐 상기 제1 유전체 재료 층을 향해 연장되는, 마이크로전자 어셈블리.
  9. 제1항에 있어서,
    상기 제1 유전체 재료 층의 제1 개구가 내측면을 형성하고, 상기 내측면은 상기 제1 도전성 돌출부의 일부를 따라 이와 접촉하며 연장되는, 마이크로전자 어셈블리.
  10. 제9항에 있어서,
    상기 제1 유전체 재료 층은 상기 제1 박형 도전성 요소의 제1 면에 수직인 방향으로 연장되는 두께를 갖고, 상기 두께는 10 ㎛ 내지 30 ㎛인, 마이크로전자 어셈블리.
  11. 제9항에 있어서,
    상기 제1 유전체 재료 층은 상기 제1 박형 도전성 요소의 제1 면에 수직인 방향으로 연장되는 두께를 갖고, 상기 두께는 상기 제1 도전성 돌출부의 높이의 20% 내지 50%인, 마이크로전자 어셈블리.
  12. 제1항에 있어서,
    상기 제1 도전성 돌출부의 기저부는 주변부를 갖고, 상기 제1 면의 제2 영역은 상기 제1 도전성 돌출부의 기저부의 주변부의 외부에서 노출되는, 마이크로전자 어셈블리.
  13. 제12항에 있어서,
    상기 제1 도전성 돌출부는 측벽을 형성하고, 상기 측벽은 단면 프로파일을 따라 직선형인, 마이크로전자 어셈블리.
  14. 제13항에 있어서,
    상기 제1 박형 도전성 요소의 제1 면과 상기 제1 도전성 돌출부의 측벽 사이에 코너부가 형성되고, 상기 코너부는 상기 제1 도전성 돌출부의 기저부의 외측 주변부를 따라 위치되며, 상기 제1 유전체 재료 층은 상기 코너부를 덮는, 마이크로전자 어셈블리.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 제1항에 있어서,
    상기 제1 용융성 금속 매스는 상기 제2 도전성 돌출부의 일부에 걸쳐 상기 제2 유전체 재료 층을 향해 연장되는, 마이크로전자 어셈블리.
  19. 제1항에 있어서,
    상기 제1 도전성 돌출부는 측벽을 형성하고, 증착된 금속 층이 상기 제1 도전성 돌출부의 단부 및 상기 제1 도전성 돌출부의 측벽 중 적어도 일부 위에 형성되는, 마이크로전자 어셈블리.
  20. 제19항에 있어서,
    상기 제1 유전체 재료 층은 상기 제1 표면에 평행한 외측면을 포함하고, 도금 층이 상기 외측면을 따라 외향으로 연장되는 부분을 갖고 상기 제1 도전성 돌출부로부터 멀어지는 방향으로 더 형성되는, 마이크로전자 어셈블리.
  21. 제1항에 있어서,
    상기 제1 박형 도전성 요소는 원형의 패드인, 마이크로전자 어셈블리.
  22. 제21항에 있어서,
    제1 서브 어셈블리는 상기 제1 기판 상에 형성되어 상기 패드로부터 연장되는 도전성 트레이스를 더 포함하는, 마이크로전자 어셈블리.
  23. 마이크로전자 어셈블리로서,
    제1 표면;
    상기 제1 표면 상에서 노출되고 제1 영역과 제2 영역으로 이루어진 제1 면을 구비하는 제1 박형 도전성 요소;
    상기 제1 면의 제1 영역에 연결되어 상기 제1 영역을 덮고, 상기 제1 영역으로부터 떨어져 있는 단부까지 연장되는 제1 도전성 돌출부로서, 상기 제1 도전성 돌출부의 기저부와 단부 사이에 에지 표면이 연장되고, 상기 제1 박형 도전성 요소로부터 떨어져 있는 제1 에지를 갖는 제1 배리어가 상기 제1 도전성 돌출부의 부분을 따라 형성되는, 제1 도전성 돌출부;
    제2 면 및 상기 제2 면으로부터 멀어지는 방향으로 연장되는 제2 도전성 돌출부를 갖는 제2 표면으로서, 상기 제2 도전성 돌출부는, 상기 제2 표면 위에 놓이는 기저부를 가지고, 제2 박형 도전성 요소로부터 멀어져서 상기 제2 도전성 돌출부의 기저부로부터 떨어져 있는 단부까지 연장되고, 상기 제2 도전성 돌출부의 기저부와 상기 제2 도전성 돌출부의 단부 사이에 연장되는 에지 표면을 가지고, 상기 제2 도전성 돌출부의 기저부에 인접한 상기 제2 도전성 돌출부의 에지 표면을 따라 형성되는 제2 배리어를 포함하며, 상기 제2 배리어는 상기 제2 박형 도전성 요소로부터 떨어져 있는 제2 에지를 갖는 것인, 제2 표면; 및
    상기 제1 면의 제1 표면이 상기 제2 표면을 향하도록 상기 제1 도전성 돌출부를 상기 제2 도전성 돌출부에 연결하는 제1 용융성 금속 매스
    를 포함하고,
    상기 제1 용융성 금속 매스는 상기 제1 및 제2 도전성 돌출부의 에지 표면들을 따라 상기 제1 배리어의 제1 에지로부터 상기 제2 배리어의 제2 에지까지 연장되고, 상기 제1 배리어는 상기 제1 박형 도전성 요소와 상기 제1 용융성 금속 매스 사이에 배치되는, 마이크로전자 어셈블리.
  24. 제23항에 있어서,
    상기 배리어는 상기 제1 도전성 돌출부에 형성되는 표면 처리 층인, 마이크로전자 어셈블리.
  25. 제24항에 있어서,
    상기 표면 처리 층은 산화에 의해 형성되는, 마이크로전자 어셈블리.
  26. 제24항에 있어서,
    상기 표면 처리 층은 상기 제1 도전성 돌출부의 표면 상에 도포되는 코팅인, 마이크로전자 어셈블리.
  27. 제23항에 있어서,
    상기 배리어는 유전체 재료 층인, 마이크로전자 어셈블리.
  28. 제27항에 있어서,
    상기 유전체 재료 층은 상기 제1 박형 도전성 요소의 제2 영역을 덮는, 마이크로전자 어셈블리.
  29. 마이크로전자 어셈블리로서,
    제1 서브 어셈블리;
    제2 서브 어셈블리;
    제2 유전체 재료 층; 및
    복수의 용융성 금속 매스
    를 포함하고,
    상기 제1 서브 어셈블리는:
    제1 표면을 갖는 제1 기판;
    상기 제1 표면 상에서 노출되는 제1 면을 각각 구비하는 복수의 제1 도전성 패드;
    복수의 제1 돌출부로서, 각각의 제1 돌출부는 주변부를 갖는 기저부를 갖고 상기 제1 도전성 패드 각각에 연결되며, 상기 제1 돌출부는 상기 제1 도전성 패드 각각으로부터 상기 제1 돌출부의 각 단부를 향해 멀어지는 방향으로 연장되고, 상기 제1 면의 노출된 부분은 상기 제1 돌출부의 기저부의 주변부 밖에서 형성되는, 복수의 제1 돌출부; 및
    상기 제1 도전성 패드의 면의 노출된 부분 위에 놓이고, 상기 제1 돌출부 각각이 통과하는 복수의 개구를 형성하는 제1 유전체 재료 층으로서, 적어도 상기 제1 돌출부의 주변부와 접촉하고 제1 외측면을 형성하도록 상기 제1 돌출부의 단부로부터 떨어져 있는, 제1 유전체 재료 층
    을 포함하며,
    상기 제2 서브 어셈블리는 제2 면을 갖는 제2 기판, 상기 제2 면 상에서 노출되는 복수의 제2 도전성 패드, 및 복수의 제2 돌출부를 포함하고, 상기 복수의 제2 돌출부 각각은 상기 제2 도전성 패드 각각에 연결되는 기저부를 구비하고 상기 각각의 제2 도전성 패드로부터 멀어져서 상기 복수의 제2 돌출부의 각 단부를 향해 연장되고,
    상기 제2 유전체 재료 층은 상기 제2 도전성 패드의 노출된 부분 위에 놓이며 제1 외측면을 가지고, 상기 제2 돌출부의 제1 외측면이 상기 제2 돌출부의 단부로부터 떨어져 있고, 상기 제2 도전성 패드의 노출된 부분은 상기 제2 돌출부의 기저부의 주변부의 밖에서 형성되고,
    상기 복수의 용융성 금속 매스는 각각, 상기 제2 기판의 제2 면이 상기 제1 기판의 제1 면을 향하도록 상기 복수의 제1 돌출부를 상기 복수의 제2 돌출부 각각에 연결하고, 상기 용융성 금속 매스는 상기 제1 유전체 재료 층의 제1 외측면으로 연장되는 상기 제1 돌출부의 적어도 일부분 및 상기 제2 유전체 재료 층의 제1 외측면으로 연장되는 상기 제2 돌출부의 적어도 일부분을 적어도 덮는, 마이크로전자 어셈블리.
  30. 마이크로전자 어셈블리로서,
    제1 표면;
    상기 제1 표면 상에서 노출되고 제1 및 제2 영역을 포함하는 제1 면을 갖는 제1 박형 도전성 요소;
    상기 제1 면의 제1 영역에 연결되고 상기 제1 영역을 덮는 기저부를 구비하고, 상기 기저부로부터 떨어져 있는 제1 단부까지 연장되는 제1 도전성 돌출부로서, 제2 단부 및 상기 제1 단부와 상기 제2 단부 사이에 연장되는 에지를 더 포함하는, 제1 도전성 돌출부;
    상기 제1 박형 도전성 요소의 제2 영역을 덮고 적어도 상기 제1 도전성 돌출부의 기저부와 접촉하는 제1 유전체 재료 층으로서, 상기 제1 표면에 인접한 제2 표면 및 제2 표면에 대향하는 제3 표면을 가지는, 제1 유전체 재료 층;
    상기 제1 단부와 상기 제1 도전성 돌출부의 에지 중 적어도 일부를 따라 연장되는 제1 부분, 및 상기 제1 유전체 재료 층의 일부를 따라 상기 제1 도전성 돌출부로부터 멀어지는 방향으로 외향으로 연장되는 제2 부분을 갖는 금속 도금 층;
    제4 표면을 갖고, 상기 제4 표면으로부터 멀어지는 방향으로 연장되는 제2 도전성 돌출부를 갖는 제1 기판;
    상기 제2 표면 상에 노출되고, 제1 영역 및 제2 영역을 포함하는 제2 면을 구비하는 제2 박형 도전성 요소로서, 상기 제2 도전성 돌출부가 기저부 및 상기 기저부로부터 떨어져 있는 단부를 포함하고, 상기 기저부는 주변부를 형성하고 상기 제2 박형 도전성 요소의 제1 영역에 연결되어 상기 제2 박형 도전성 요소의 제1 영역을 덮는 것인, 제2 박형 도전성 요소;
    상기 제2 박형 도전성 요소의 제2 영역을 덮고 적어도 상기 제2 도전성 돌출부의 기저부와 접촉하는 제2 유전체 재료 층; 및
    상기 제1 유전체 재료 층과 상기 제2 유전체 재료 층 사이에 연장되고, 상기 제1 면의 제1 표면이 상기 제2 표면을 향하도록 상기 제2 도전성 돌출부에 상기 제1 도전성 돌출부를 연결하는 제1 용융성 금속 매스
    를 포함하고,
    상기 제1 용융성 금속 매스는 상기 제1 유전체 재료 층의 제3 표면을 향해 상기 도금 층의 적어도 제1 부분 위로 연장되는, 마이크로전자 어셈블리.
KR1020137017540A 2010-12-10 2011-12-08 마이크로전자 어셈블리 KR101901793B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/965,192 2010-12-10
US12/965,192 US8853558B2 (en) 2010-12-10 2010-12-10 Interconnect structure
PCT/US2011/063953 WO2012078876A1 (en) 2010-12-10 2011-12-08 Interconnect structure

Publications (2)

Publication Number Publication Date
KR20140001237A KR20140001237A (ko) 2014-01-06
KR101901793B1 true KR101901793B1 (ko) 2018-11-07

Family

ID=45507860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137017540A KR101901793B1 (ko) 2010-12-10 2011-12-08 마이크로전자 어셈블리

Country Status (7)

Country Link
US (2) US8853558B2 (ko)
EP (1) EP2649644B1 (ko)
JP (1) JP2014502057A (ko)
KR (1) KR101901793B1 (ko)
CN (1) CN103354951B (ko)
TW (1) TWI495069B (ko)
WO (1) WO2012078876A1 (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US8796849B2 (en) 2012-10-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal bump joint structure
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9806045B2 (en) * 2013-08-29 2017-10-31 Taiwan Semiconductor Manufacturing Company Ltd. Interconnection structure including a metal post encapsulated by solder joint having a concave outer surface
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
JP6282454B2 (ja) * 2013-12-10 2018-02-21 新光電気工業株式会社 半導体パッケージの製造方法
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
KR102270283B1 (ko) * 2014-11-11 2021-06-29 엘지이노텍 주식회사 반도체 패키지
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11186656B2 (en) 2019-05-24 2021-11-30 Chevron Phillips Chemical Company Lp Preparation of large pore silicas and uses thereof in chromium catalysts for olefin polymerization
CN112752994B (zh) * 2019-08-30 2022-08-02 京东方科技集团股份有限公司 背板、背光源、显示装置及背板的制造方法
JP2021044278A (ja) * 2019-09-06 2021-03-18 キオクシア株式会社 半導体装置
CN111029296B (zh) * 2019-11-22 2022-11-22 中国电子科技集团公司第十三研究所 堆叠间距可控的多层基板堆叠结构的制备方法
KR20220011006A (ko) * 2020-07-20 2022-01-27 삼성전자주식회사 반도체 패키지
US11404386B2 (en) * 2020-08-28 2022-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11581251B2 (en) * 2020-11-10 2023-02-14 Qualcomm Incorporated Package comprising inter-substrate gradient interconnect structure
US11521947B1 (en) * 2021-07-14 2022-12-06 Nxp Usa, Inc. Space efficient flip chip joint design

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129207A (ja) * 2005-10-03 2007-05-24 Rohm Co Ltd 半導体装置

Family Cites Families (281)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3214827A (en) 1962-12-10 1965-11-02 Sperry Rand Corp Electrical circuitry fabrication
US3775844A (en) 1970-06-25 1973-12-04 Bunker Ramo Method of fabricating a multiwafer electrical circuit structure
US3766439A (en) 1972-01-12 1973-10-16 Gen Electric Electronic module using flexible printed circuit board with heat sink means
US3873889A (en) 1973-08-08 1975-03-25 Sperry Rand Corp Indicator module and method of manufacturing same
JPS54148484U (ko) 1978-04-08 1979-10-16
US4225900A (en) 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
JPS57107501U (ko) 1980-12-22 1982-07-02
US4567543A (en) 1983-02-15 1986-01-28 Motorola, Inc. Double-sided flexible electronic circuit module
US4576543A (en) 1983-11-07 1986-03-18 Kmw Products Limited Knock-down construction for front end loader
US5220488A (en) 1985-09-04 1993-06-15 Ufe Incorporated Injection molded printed circuits
JPH0831835B2 (ja) 1985-10-30 1996-03-27 株式会社日立製作所 クロツク再生回路
JPS62117346A (ja) 1985-11-18 1987-05-28 Fujitsu Ltd 半導体装置
US4924353A (en) 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4716049A (en) 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4695870A (en) 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
JPS6397941A (ja) 1986-10-14 1988-04-28 Fuji Photo Film Co Ltd 感光材料
JPS63153889U (ko) 1987-03-30 1988-10-07
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
US4781601A (en) 1987-07-06 1988-11-01 Motorola, Inc. Header for an electronic circuit
US4804132A (en) 1987-08-28 1989-02-14 Difrancesco Louis Method for cold bonding
JPS6486527A (en) 1987-09-29 1989-03-31 Hitachi Cable Ccb tape carrier
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US5116456A (en) 1988-04-18 1992-05-26 Solon Technologies, Inc. Apparatus and method for growth of large single crystals in plate/slab form
US4991290A (en) 1988-07-21 1991-02-12 Microelectronics And Computer Technology Flexible electrical interconnect and method of making
JPH02174255A (ja) 1988-12-27 1990-07-05 Mitsubishi Electric Corp 半導体集積回路装置
US5068714A (en) 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made
US5077598A (en) 1989-11-08 1991-12-31 Hewlett-Packard Company Strain relief flip-chip integrated circuit assembly with test fixturing
AU645283B2 (en) 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
CA2034700A1 (en) 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
US5083697A (en) 1990-02-14 1992-01-28 Difrancesco Louis Particle-enhanced joining of metal surfaces
US4975079A (en) 1990-02-23 1990-12-04 International Business Machines Corp. Connector assembly for chip testing
US5046238A (en) 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5345205A (en) 1990-04-05 1994-09-06 General Electric Company Compact high density interconnected microwave system
DE59104134D1 (de) 1990-04-09 1995-02-16 Ascom Tech Ag Bit- und rahmensynchronisiereinheit für einen zugriffsknoten einer optischen übertragungseinrichtung.
US5130779A (en) 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
US5251806A (en) 1990-06-19 1993-10-12 International Business Machines Corporation Method of forming dual height solder interconnections
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
JPH04151843A (ja) 1990-10-16 1992-05-25 Casio Comput Co Ltd Ｉｃチップのボンディング方法
US5117282A (en) 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
US5172303A (en) 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5116459A (en) 1991-03-06 1992-05-26 International Business Machines Corporation Processes for electrically conductive decals filled with organic insulator material
US5541525A (en) 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
JPH0513967A (ja) 1991-07-03 1993-01-22 Mitsubishi Electric Corp 半導体記憶制御装置及びその高密度実装方法
WO1993004375A1 (en) 1991-08-23 1993-03-04 Nchip, Inc. Burn-in technologies for unpackaged integrated circuits
US5281852A (en) 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
US5397916A (en) 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
US5224023A (en) 1992-02-10 1993-06-29 Smith Gary W Foldable electronic assembly module
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
JP2894071B2 (ja) 1992-03-09 1999-05-24 株式会社日立製作所 半導体装置
US5422435A (en) 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5247423A (en) 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
US5820770A (en) 1992-07-21 1998-10-13 Seagate Technology, Inc. Thin film magnetic head including vias formed in alumina layer and process for making the same
JP3151219B2 (ja) 1992-07-24 2001-04-03 テツセラ，インコーポレイテッド 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法
US6054756A (en) 1992-07-24 2000-04-25 Tessera, Inc. Connection components with frangible leads and bus
EP0586888B1 (en) 1992-08-05 2001-07-18 Fujitsu Limited Three-dimensional multichip module
US5324892A (en) 1992-08-07 1994-06-28 International Business Machines Corporation Method of fabricating an electronic interconnection
JP3105089B2 (ja) 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5334804A (en) 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5455740A (en) 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
US5811982A (en) 1995-11-27 1998-09-22 International Business Machines Corporation High density cantilevered probe for electronic devices
US5390844A (en) 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
US5398863A (en) 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
US5397921A (en) 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5454160A (en) 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
US5457879A (en) 1994-01-04 1995-10-17 Motorola, Inc. Method of shaping inter-substrate plug and receptacles interconnects
JP3378334B2 (ja) 1994-01-26 2003-02-17 株式会社東芝 半導体装置実装構造体
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5448511A (en) 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
US5466635A (en) 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5802699A (en) 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5615824A (en) 1994-06-07 1997-04-01 Tessera, Inc. Soldering with resilient contacts
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
US5989936A (en) 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5798286A (en) 1995-09-22 1998-08-25 Tessera, Inc. Connecting multiple microelectronic elements with lead deformation
US5518964A (en) 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5656550A (en) 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5491302A (en) 1994-09-19 1996-02-13 Tessera, Inc. Microelectronic bonding with lead motion
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
DE69414846T2 (de) 1994-09-20 1999-05-20 St Microelectronics Srl Methode zur elektrische Isolation von Kühlkörpern in elektronischen Leistungsschaltungen
JP2570628B2 (ja) 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
US5587342A (en) 1995-04-03 1996-12-24 Motorola, Inc. Method of forming an electrical interconnect
JP2606177B2 (ja) 1995-04-26 1997-04-30 日本電気株式会社 印刷配線板
US5985692A (en) 1995-06-07 1999-11-16 Microunit Systems Engineering, Inc. Process for flip-chip bonding a semiconductor die having gold bump electrodes
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP3297254B2 (ja) 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
US5777379A (en) 1995-08-18 1998-07-07 Tessera, Inc. Semiconductor assemblies with reinforced peripheral regions
JP3549294B2 (ja) 1995-08-23 2004-08-04 新光電気工業株式会社 半導体装置及びその実装構造
US5810609A (en) 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
US5861666A (en) 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5674785A (en) 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US5646446A (en) 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US5731709A (en) 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5789815A (en) 1996-04-23 1998-08-04 Motorola, Inc. Three dimensional semiconductor package having flexible appendages
JPH1013003A (ja) 1996-06-26 1998-01-16 Casio Comput Co Ltd 半導体装置
US5689091A (en) 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
JPH10125734A (ja) 1996-10-24 1998-05-15 Matsushita Electric Ind Co Ltd 半導体ユニットおよびその製造方法
US5762845A (en) 1996-11-19 1998-06-09 Packard Hughes Interconnect Company Method of making circuit with conductive and non-conductive raised features
US5929521A (en) 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JPH1140694A (ja) 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
US6335571B1 (en) 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
EP1030369B1 (en) 1997-08-19 2007-12-12 Hitachi, Ltd. Multichip module structure and method for manufacturing the same
CA2213590C (en) 1997-08-21 2006-11-07 Keith C. Carroll Flexible circuit connector and method of making same
JPH1187556A (ja) 1997-09-08 1999-03-30 Hitachi Ltd 半導体装置
JPH1197576A (ja) 1997-09-22 1999-04-09 Matsushita Electric Ind Co Ltd 半導体装置
JP3937265B2 (ja) 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
JPH11111886A (ja) 1997-10-07 1999-04-23 Sony Corp 実装基板およびその製造方法
US6217972B1 (en) 1997-10-17 2001-04-17 Tessera, Inc. Enhancements in framed sheet processing
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
JPH11163022A (ja) 1997-11-28 1999-06-18 Sony Corp 半導体装置、その製造方法及び電子機器
US6052287A (en) 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US5973391A (en) 1997-12-11 1999-10-26 Read-Rite Corporation Interposer with embedded circuitry and method for using the same to package microelectronic units
US6329594B1 (en) 1998-01-16 2001-12-11 Bae Systems Information And Electronic Systems Integration, Inc. Integrated circuit package
US5956234A (en) 1998-01-20 1999-09-21 Integrated Device Technology, Inc. Method and structure for a surface mountable rigid-flex printed circuit board
US6061245A (en) 1998-01-22 2000-05-09 International Business Machines Corporation Free standing, three dimensional, multi-chip, carrier package with air flow baffle
US6235996B1 (en) 1998-01-28 2001-05-22 International Business Machines Corporation Interconnection structure and process module assembly and rework
US6300679B1 (en) 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
US6414391B1 (en) 1998-06-30 2002-07-02 Micron Technology, Inc. Module assembly for stacked BGA packages with a common bus bar in the assembly
US6218302B1 (en) 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
US5854507A (en) 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
US6515355B1 (en) 1998-09-02 2003-02-04 Micron Technology, Inc. Passivation layer for packaged integrated circuits
JP2000100869A (ja) 1998-09-22 2000-04-07 Hitachi Ltd 半導体装置およびその製造方法
JP3407275B2 (ja) 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
US6332270B2 (en) 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
JP3137186B2 (ja) 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
US6965166B2 (en) 1999-02-24 2005-11-15 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure
US6980017B1 (en) 1999-03-10 2005-12-27 Micron Technology, Inc. Test interconnect for bumped semiconductor components and method of fabrication
JP2000277649A (ja) 1999-03-26 2000-10-06 Matsushita Electric Works Ltd 半導体装置及びその製造方法
US6177729B1 (en) 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
JP3446825B2 (ja) 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
US6225206B1 (en) 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
US6258625B1 (en) 1999-05-18 2001-07-10 International Business Machines Corporation Method of interconnecting electronic components using a plurality of conductive studs
US6782610B1 (en) 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
TW512467B (en) 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP2001118872A (ja) 1999-10-18 2001-04-27 Daiwa Kogyo:Kk バンプの形成方法
US6869750B2 (en) 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6882045B2 (en) 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
US6362525B1 (en) 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6534861B1 (en) 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6216941B1 (en) 2000-01-06 2001-04-17 Trw Inc. Method for forming high frequency connections to high temperature superconductor circuits and other fragile materials
JP2001196381A (ja) 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法
JP3865989B2 (ja) 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
US20030001286A1 (en) 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
US6469394B1 (en) 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
JP3752949B2 (ja) 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
WO2001068311A1 (en) 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
JP2001284783A (ja) 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
US6565441B1 (en) 2000-04-07 2003-05-20 Arista Enterprises Inc. Dedicated wireless digital video disc (DVD) controller for video game consoles
JP2001308095A (ja) 2000-04-19 2001-11-02 Toyo Kohan Co Ltd 半導体装置およびその製造方法
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6592019B2 (en) 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6647310B1 (en) 2000-05-30 2003-11-11 Advanced Micro Devices, Inc. Temperature control of an integrated circuit
JP2002016096A (ja) 2000-06-27 2002-01-18 Citizen Watch Co Ltd 半導体装置とその製造方法
US6560117B2 (en) 2000-06-28 2003-05-06 Micron Technology, Inc. Packaged microelectronic die assemblies and methods of manufacture
JP2002289768A (ja) 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP3653452B2 (ja) 2000-07-31 2005-05-25 株式会社ノース 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
US6592109B2 (en) 2000-07-31 2003-07-15 Toyo Tire & Rubber Co., Ltd. Liquid sealing type body mount
US6462575B1 (en) 2000-08-28 2002-10-08 Micron Technology, Inc. Method and system for wafer level testing and burning-in semiconductor components
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
JP3735526B2 (ja) 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法
JP2002124548A (ja) 2000-10-17 2002-04-26 Hitachi Cable Ltd テープキャリア及びそれを用いた半導体装置
JP2002151551A (ja) 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6734539B2 (en) 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
US6800169B2 (en) 2001-01-08 2004-10-05 Fujitsu Limited Method for joining conductive structures and an electrical conductive article
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
JP2002261204A (ja) 2001-03-02 2002-09-13 Hitachi Aic Inc インターポーザ基板及びその電子部品実装体
US7242099B2 (en) 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6648213B1 (en) 2001-03-05 2003-11-18 Saturn Electronics & Engineering, Inc. Manufacturing method for attaching components to a substrate
JP4141135B2 (ja) 2001-03-28 2008-08-27 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板の製造方法
US20050097727A1 (en) 2001-03-28 2005-05-12 Tomoo Iijima Multi-layer wiring board, method for producing multi-layer wiring board, polishing machine for multi-layer wiring board, and metal sheet for producing wiring board
JP3851517B2 (ja) 2001-04-18 2006-11-29 カシオマイクロニクス株式会社 半導体装置およびその製造方法並びにその接合構造
JP2002313996A (ja) 2001-04-18 2002-10-25 Toshiba Chem Corp 半導体パッケージ用基板およびその製造方法
JP2003051665A (ja) 2001-05-31 2003-02-21 Fujikura Ltd 電子部品の実装方法
DE10128573A1 (de) 2001-06-13 2003-01-02 Infineon Technologies Ag Verhindern der unerwünschten externen Erfassung von Operationen in integrierten Digitalschaltungen
US6547124B2 (en) 2001-06-14 2003-04-15 Bae Systems Information And Electronic Systems Integration Inc. Method for forming a micro column grid array (CGA)
JP2003007768A (ja) 2001-06-25 2003-01-10 Sumitomo Metal Mining Co Ltd 層間接続材、その製造方法及び使用方法
JP4663165B2 (ja) 2001-06-27 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP3692978B2 (ja) * 2001-07-24 2005-09-07 日立電線株式会社 配線基板の製造方法
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US6992379B2 (en) 2001-09-05 2006-01-31 International Business Machines Corporation Electronic package having a thermal stretching layer
US6767819B2 (en) 2001-09-12 2004-07-27 Dow Corning Corporation Apparatus with compliant electrical terminals, and methods for forming same
JP2003092472A (ja) 2001-09-19 2003-03-28 Hitachi Metals Ltd 多層配線板形成用積層箔及びそれを用いた多層配線板の製造方法
JP4080827B2 (ja) 2001-09-24 2008-04-23 富士通株式会社 接合方法および導電性回路構造
DE10297316T5 (de) 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP3787295B2 (ja) 2001-10-23 2006-06-21 ローム株式会社 半導体装置
JP3583396B2 (ja) 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
JP3875077B2 (ja) 2001-11-16 2007-01-31 富士通株式会社 電子デバイス及びデバイス接続方法
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
TWI284973B (en) 2002-04-03 2007-08-01 Advanced Semiconductor Eng Flip-chip joint structure, and fabricating process thereof
US6744142B2 (en) 2002-06-19 2004-06-01 National Central University Flip chip interconnection structure and process of making the same
US6803303B1 (en) 2002-07-11 2004-10-12 Micron Technology, Inc. Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts
US20040007779A1 (en) 2002-07-15 2004-01-15 Diane Arbuthnot Wafer-level method for fine-pitch, high aspect ratio chip interconnect
JP4107932B2 (ja) 2002-10-03 2008-06-25 唯知 須賀 電子部品実装装置の製造方法
JP2005026645A (ja) 2002-10-15 2005-01-27 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
US7087458B2 (en) 2002-10-30 2006-08-08 Advanpack Solutions Pte. Ltd. Method for fabricating a flip chip package with pillar bump and no flow underfill
JP2004179232A (ja) 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
TW200423344A (en) 2002-12-31 2004-11-01 Texas Instruments Inc Composite metal column for mounting semiconductor device
JP2004221450A (ja) 2003-01-17 2004-08-05 Toppan Printing Co Ltd プリント配線板およびその製造方法
TWI325021B (en) 2003-01-17 2010-05-21 Toppan Printing Co Ltd Metal photoetching product and method of manufacturing the same
US20040155358A1 (en) 2003-02-07 2004-08-12 Toshitsune Iijima First and second level packaging assemblies and method of assembling package
JP3823318B2 (ja) * 2003-03-11 2006-09-20 セイコーエプソン株式会社 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器
JP2005045191A (ja) 2003-07-04 2005-02-17 North:Kk 配線回路基板の製造方法、及び多層配線基板の製造方法
TW200507218A (en) 2003-03-31 2005-02-16 North Corp Layout circuit substrate, manufacturing method of layout circuit substrate, and circuit module
JP4036786B2 (ja) 2003-04-24 2008-01-23 唯知 須賀 電子部品実装方法
TWI234252B (en) 2003-05-13 2005-06-11 Siliconware Precision Industries Co Ltd Flash-preventing window ball grid array semiconductor package and chip carrier and method for fabricating the same
JP2004342802A (ja) 2003-05-15 2004-12-02 Sharp Corp 突起電極付きプリント基板およびその製造方法
JP4389471B2 (ja) 2003-05-19 2009-12-24 パナソニック株式会社 電子回路の接続構造とその接続方法
JP4104490B2 (ja) 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US6888255B2 (en) 2003-05-30 2005-05-03 Texas Instruments Incorporated Built-up bump pad structure and method for same
US20050124091A1 (en) 2003-06-09 2005-06-09 Shinko Electric Industries Co., Ltd. Process for making circuit board or lead frame
US7005241B2 (en) 2003-06-09 2006-02-28 Shinko Electric Industries Co., Ltd. Process for making circuit board or lead frame
US7242097B2 (en) 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
JP4056001B2 (ja) 2003-07-11 2008-03-05 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法
JP2005077955A (ja) 2003-09-02 2005-03-24 Sanyo Electric Co Ltd エッチング方法およびそれを用いた回路装置の製造方法
JP4190989B2 (ja) 2003-09-12 2008-12-03 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線回路基板の製造方法及び多層配線基板の製造方法
JP2005123547A (ja) 2003-09-24 2005-05-12 Ibiden Co Ltd インターポーザ、多層プリント配線板
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7176043B2 (en) 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
JP3997991B2 (ja) 2004-01-14 2007-10-24 セイコーエプソン株式会社 電子装置
JP2005216696A (ja) 2004-01-30 2005-08-11 Ngk Spark Plug Co Ltd 中継基板、中継基板付き基板
JP2005243761A (ja) 2004-02-25 2005-09-08 Ngk Spark Plug Co Ltd 中継基板、中継基板付き樹脂製基板
JP2005285986A (ja) 2004-03-29 2005-10-13 Daiwa Kogyo:Kk 柱状金属体の形成方法及び柱状金属体
KR100606441B1 (ko) 2004-04-30 2006-08-01 엘지.필립스 엘시디 주식회사 클리체 제조방법 및 이를 이용한 패턴 형성방법
JP4661122B2 (ja) 2004-05-18 2011-03-30 ソニー株式会社 部品実装配線基板および配線基板への部品の実装方法
WO2005122706A2 (en) 2004-05-31 2005-12-29 Joon-Mo Kang Method of aligning semiconductor device and semiconductor structure thereof
JP5329083B2 (ja) 2004-06-25 2013-10-30 テッセラ，インコーポレイテッド ポストおよびパッドを有する部品
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US6956165B1 (en) 2004-06-28 2005-10-18 Altera Corporation Underfill for maximum flip chip package reliability
US20060091538A1 (en) 2004-11-04 2006-05-04 Kabadi Ashok N Low profile and tight pad-pitch land-grid-array (LGA) socket
JP4908750B2 (ja) 2004-11-25 2012-04-04 ローム株式会社 半導体装置
US7317249B2 (en) 2004-12-23 2008-01-08 Tessera, Inc. Microelectronic package having stacked semiconductor devices and a process for its fabrication
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
JP2007023338A (ja) 2005-07-15 2007-02-01 Shinko Electric Ind Co Ltd 金属板パターン及び回路基板の形成方法
TWI273667B (en) 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
US7989707B2 (en) * 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
JP4742844B2 (ja) 2005-12-15 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
TWI286829B (en) 2006-01-17 2007-09-11 Via Tech Inc Chip package
DE102006006825A1 (de) 2006-02-14 2007-08-23 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
JP4672576B2 (ja) 2006-03-09 2011-04-20 富士通株式会社 電子デバイス及びその製造方法
JP4661657B2 (ja) 2006-03-30 2011-03-30 株式会社デンソー バンプ接合体の製造方法
EP2012352A4 (en) 2006-04-24 2012-07-25 Murata Manufacturing Co ELECTRONIC COMPONENT, ELECTRONIC COMPONENT DEVICE THEREFOR AND METHOD OF MANUFACTURING THEREOF
US7964800B2 (en) 2006-05-25 2011-06-21 Fujikura Ltd. Printed wiring board, method for forming the printed wiring board, and board interconnection structure
TW200801513A (en) 2006-06-29 2008-01-01 Fermiscan Australia Pty Ltd Improved process
JP4901384B2 (ja) 2006-09-14 2012-03-21 パナソニック株式会社 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
JP2010514217A (ja) 2006-12-19 2010-04-30 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド チップ・コンデンサ組み込み型ｐｗｂ
US7939939B1 (en) 2007-06-11 2011-05-10 Texas Instruments Incorporated Stable gold bump solder connections
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8043895B2 (en) 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
CN101809735B (zh) 2007-08-15 2012-06-20 泰塞拉公司 具有通过镀敷形成的接线柱的互连元件
US20090071707A1 (en) 2007-08-15 2009-03-19 Tessera, Inc. Multilayer substrate with interconnection vias and method of manufacturing the same
EP2206145A4 (en) * 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
TWI389290B (zh) 2007-11-08 2013-03-11 Ind Tech Res Inst 晶片結構及其製程、晶片堆疊結構及其製程
JP2009158593A (ja) 2007-12-25 2009-07-16 Tessera Interconnect Materials Inc バンプ構造およびその製造方法
KR20090080623A (ko) * 2008-01-22 2009-07-27 삼성전기주식회사 포스트 범프 및 그 형성방법
JP4483969B2 (ja) 2008-03-31 2010-06-16 セイコーエプソン株式会社 基板及びその製造方法、半導体装置の製造方法
JP2009302095A (ja) 2008-06-10 2009-12-24 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
US20100044860A1 (en) 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US7569935B1 (en) 2008-11-12 2009-08-04 Powertech Technology Inc. Pillar-to-pillar flip-chip assembly
US8115310B2 (en) 2009-06-11 2012-02-14 Texas Instruments Incorporated Copper pillar bonding for fine pitch flip chip devices
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007129207A (ja) * 2005-10-03 2007-05-24 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20150014850A1 (en) 2015-01-15
EP2649644A1 (en) 2013-10-16
TW201232737A (en) 2012-08-01
US20120145442A1 (en) 2012-06-14
CN103354951B (zh) 2016-10-19
US8853558B2 (en) 2014-10-07
CN103354951A (zh) 2013-10-16
US9496236B2 (en) 2016-11-15
KR20140001237A (ko) 2014-01-06
JP2014502057A (ja) 2014-01-23
EP2649644B1 (en) 2019-05-08
TWI495069B (zh) 2015-08-01
WO2012078876A1 (en) 2012-06-14

Similar Documents

Publication Publication Date Title
KR101901793B1 (ko) 마이크로전자 어셈블리
US20210074673A1 (en) Bump-on-Trace Interconnect
US7902678B2 (en) Semiconductor device and manufacturing method thereof
US8093721B2 (en) Flip chip semiconductor package and fabrication method thereof
TWI353643B (en) Dual metal stud bumping for flip chip applications
CN100426495C (zh) 电子装置及其制造方法
KR101594220B1 (ko) 전자 부품, 전자 장치의 제조 방법 및 전자 장치
KR101574911B1 (ko) 실장 구조 및 그 제조 방법
JP2006237151A (ja) 配線基板および半導体装置
US7956460B2 (en) Semiconductor chip and method for manufacturing same, electrode structure of semiconductor chip and method for forming same, and semiconductor device
CN111199946A (zh) 铜柱凸点结构及其制造方法
JP7421622B2 (ja) 半導体装置
JP3860028B2 (ja) 半導体装置
CN108231704B (zh) 半导体模块
TWI500129B (zh) 半導體覆晶接合結構及方法
JP2012190939A (ja) 半導体装置およびその製造方法
WO2010032192A1 (en) Electric component with under-bump metallization and integrated confinement structure
KR20070053555A (ko) 배리어층이 형성된 플립 칩 실장 구조
JP7136681B2 (ja) 電子制御装置
US20240096780A1 (en) Multi-level staggered terminal structure and semiconductor package and assembly using the same
WO2023090261A1 (ja) 半導体装置
CN213042906U (zh) 半导体封装结构
WO2023054389A1 (ja) 半導体装置および半導体装置の製造方法
KR101565551B1 (ko) 플립칩 실장체 및 상기 플립칩 실장 방법
KR100790683B1 (ko) 플립칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant