JP2011129888A5

JP2011129888A5 - 記憶装置

Info

Publication number: JP2011129888A5
Application number: JP2010245153A
Authority: JP
Filing date: 2010-11-01
Publication date: 2013-12-12
Anticipated expiration: 2030-11-01

Claims

第１のトランジスタのチャネル形成領域を有する第１の半導体と、
前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
前記第１のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第２の導電層と、
前記第１のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有する第３の導電層と、
第２のトランジスタのチャネル形成領域を有する第２の半導体と、
前記第２のトランジスタのゲート電極として機能する領域を有する第４の導電層と、
前記第２のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第５の導電層と、
前記第２のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有する第６の導電層と、
前記第１の半導体又は前記第１の導電層と前記第２の半導体又は前記第４の導電層との間の第１の絶縁層と、を有し、
前記第１の半導体は、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、又は有機半導体材料を有し、
前記第２の半導体は、酸化物半導体を有し、
前記第１の導電層は、前記第５の導電層と電気的に接続されることを特徴とする記憶装置。
請求項１において、
前記第６の導電層には、少なくとも２ ^ｋ（ｋは１以上の整数）種類の電位を含む信号が入力されることを特徴とする記憶装置。
請求項１において、
マルチプレクサを有し、
前記マルチプレクサには、少なくとも２ ^ｋ（ｋは１以上の整数）種類の電位が入力され、
前記マルチプレクサの出力端子は、前記第６の導電層と電気的に接続されることを特徴とする記憶装置。
第１のトランジスタと、
第２のトランジスタと、
前記第１のトランジスタと前記第２のトランジスタとの間の絶縁層と、を有し、
前記第１のトランジスタは、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、又は有機半導体材料を有し、
前記第２のトランジスタは、酸化物半導体を有し、
前記第１のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方には、少なくとも２ ^ｋ（ｋは１以上の整数）種類の電位を含む信号が入力されることを特徴とする記憶装置。
第１のトランジスタと、
第２のトランジスタと、
前記第１のトランジスタと前記第２のトランジスタとの間の絶縁層と、
マルチプレクサと、を有し、
前記第１のトランジスタは、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、又はガリウムヒ素、又は有機半導体材料を有し、
前記第２のトランジスタは、酸化物半導体を有し、
前記第１のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記マルチプレクサには、少なくとも２ ^ｋ（ｋは１以上の整数）種類の電位が入力され、
前記マルチプレクサの出力端子は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続されることを特徴とする記憶装置。
請求項１乃至請求項５のいずれか一項において、
前記第２のトランジスタのオフ電流は、１×１０ ^−１３Ａ以下であることを特徴とする記憶装置。
請求項１乃至請求項６のいずれか一項において、
前記酸化物半導体は、Ｉｎと、Ｍ（ＭはＧａ、Ａｌ、Ｍｎ又はＣｏ）と、Ｚｎと、を有する記憶装置。
請求項１乃至請求項７のいずれか一項において、
前記酸化物半導体の水素濃度は、５×１０ ^１９ａｔｏｍｓ／ｃｍ ^３以下であることを特徴とする記憶装置。
請求項１乃至請求項８のいずれか一項において、
前記酸化物半導体のキャリア濃度は、１×１０ ^１２／ｃｍ ^３以下であることを特徴とする記憶装置。