JP2012257217A5 - - Google Patents

Claims (3)

1. 複数の論理ブロックを有し、
   前記複数の論理ブロックそれぞれは、
   複数の論理回路と、
   前記複数の論理回路のうち二つと電気的に接続され、格納されたデータに応じて当該二つの論理回路の出力の一を選択して出力する、プログラマブルスイッチと、を有し、
   前記プログラマブルスイッチは、
   前記複数の論理回路の一の出力端子と、ソース電極またはドレイン電極の一方が電気的に接続され、当該プログラマブルスイッチの出力端子と、ソース電極またはドレイン電極の他方が電気的に接続される第１のトランジスタと、
   前記複数の論理回路の他の一の出力端子と、ソース電極またはドレイン電極の一方が電気的に接続され、当該プログラマブルスイッチの出力端子と、ソース電極またはドレイン電極の他方が電気的に接続される第２のトランジスタと、
   前記第１のトランジスタおよび前記第２のトランジスタのゲート電極と、ソース電極またはドレイン電極の一方が電気的に接続される第３のトランジスタと、を有し、
   前記第１のトランジスタのチャネル形成領域は、単結晶シリコンに設けられ、
   前記第２のトランジスタのチャネル形成領域は、単結晶シリコンに設けられ、
   前記第３のトランジスタのチャネル形成領域は、酸化物半導体層に設けられ、
   前記第１のトランジスタのゲート電極上および前記第２のトランジスタのゲート電極上に絶縁層を有し、
   前記絶縁層の上面は平坦化され、
   前記絶縁層上に、前記酸化物半導体層が設けられ、
   前記第３のトランジスタのソース電極またはドレイン電極の他方から入力された電位を、前記第１のトランジスタおよび前記第２のトランジスタのゲート電極に保持する、プログラマブルロジックデバイス。
2. 請求項１において、
   前記酸化物半導体層は、第１の領域と、第２の領域と、第３の領域と、を有し、
   前記第１の領域および前記第２の領域は、前記第３のトランジスタのゲート電極をマスクとしたドーパントの添加によって形成されたものであり、
   前記第１の領域および前記第２の領域に含まれるドーパントの濃度は、５×１０ ^１８ ａｔｏｍｓ／ｃｍ ^３ 以上１×１０ ^２２ ａｔｏｍｓ／ｃｍ ^３ 以下であり、
   前記第３の領域は、水素濃度が５×１０ ^１８ ａｔｏｍｓ／ｃｍ ^３ 未満であり、チャネル形成領域として機能し、前記酸化物半導体層の表面に垂直な方向に沿うようにｃ軸が配向した結晶部を有し、
   前記結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである、プログラマブルロジックデバイス。
3. 請求項１において、
   前記酸化物半導体層は、第１の領域と、第２の領域と、第３の領域と、を有し、
   前記第１の領域および前記第２の領域は、前記第３のトランジスタのゲート電極をマスクとしたドーパントの添加によって形成されたものであり、
   前記第１の領域の導電率および前記第２の領域の導電率は、０．１Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下であり、
   前記第３の領域は、水素濃度が５×１０ ^１８ ａｔｏｍｓ／ｃｍ ^３ 未満であり、チャネル形成領域として機能し、前記酸化物半導体層の表面に垂直な方向に沿うようにｃ軸が配向した結晶部を有し、
   前記結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである、プログラマブルロジックデバイス。