JP2011119672A5 - - Google Patents

Claims (16)

1. 第１のトランジスタと、
   第２のトランジスタを有する論理回路と、を有し、
   前記第１のトランジスタは、酸化物半導体層を含むチャネル形成領域を有し、
   前記第２のトランジスタは、酸化物半導体以外の半導体材料を含むチャネル形成領域を有し、
   前記第１のトランジスタのソース電極またはドレイン電極の一方は、前記論理回路の少なくとも一の入力と電気的に接続されており、
   前記第１のトランジスタを介して、前記論理回路に少なくとも一の入力信号が供給されることを特徴とする半導体装置。
2. 請求項１において、
   前記第１のトランジスタのオフ電流は１×１０^−１３Ａ以下であることを特徴とする半導体装置。
3. 第１のゲート電極、第１のソース電極、及び第１のドレイン電極を有する第１のトランジスタと、
   第２のゲート電極、第２のソース電極、及び第２のドレイン電極を有する第２のトランジスタと、
   第３のゲート電極、第３のソース電極、及び第３のドレイン電極を有する第３のトランジスタと、を有し、
   前記第１のトランジスタのチャネル形成領域及び前記第２のトランジスタのチャネル形成領域は、酸化物半導体以外の半導体材料を含み、
   前記第３のトランジスタのチャネル形成領域は、酸化物半導体を含み、
   前記第１のソース電極又は前記第１のドレイン電極の一方は、前記ソース電極又は前記第２のドレイン電極と電気的に接続されており、
   前記第１のゲート電極と、前記第２のゲート電極と、前記第３のソース電極又は前記第３のドレイン電極の一方とが、互いに電気的に接続されていることを特徴とする半導体装置。
4. 請求項３において、
   前記第１のゲート電極、前記第２のゲート電極、及び、前記第３のソース電極又は前記第３のドレイン電極の一方と電気的に接続された容量素子を有することを特徴とする半導体装置。
5. 請求項３又は４において、
   前記第１のトランジスタはｐ型トランジスタであり、前記第２のトランジスタはｎ型トランジスタであることを特徴とする半導体装置。
6. 第１のゲート電極、第１のソース電極、及び第１のドレイン電極を有する第１のトランジスタと、
   第２のゲート電極、第２のソース電極、及び第２のドレイン電極を有する第２のトランジスタと、
   第３のゲート電極、第３のソース電極、及び第３のドレイン電極を有する第３のトランジスタと、を有し、
   前記第１のトランジスタのチャネル形成領域及び前記第２のトランジスタのチャネル形成領域は、酸化物半導体以外の半導体材料を含み、
   前記第３のトランジスタのチャネル形成領域は、酸化物半導体を含み、
   前記第１のソース電極又は前記第１のドレイン電極の一方は、前記第２のソース電極又は前記第２のドレイン電極と電気的に接続されており、
   前記第１のソース電極は前記第１のゲート電極と電気的に接続されており、
   前記第２のゲート電極は、前記第３のソース電極又は前記第３のドレイン電極の一方と電気的に接続されていることを特徴とする半導体装置。
7. 請求項６において、
   前記第２のゲート電極、及び、前記第３のソース電極又は前記第３のドレイン電極の一方と電気的に接続された容量素子を有することを特徴とする半導体装置。
8. 請求項６又は７において、
   前記第１のトランジスタはｎ型トランジスタであり、前記第２のトランジスタはｎ型トランジスタであることを特徴とする半導体装置。
9. 請求項３乃至８のいずれか一において、
   前記第３のソース電極又は前記第３のドレイン電極の他方は、信号入力用の配線と電気的に接続されており、
   前記第１のソース電極又は前記第１のドレイン電極の一方は、信号出力用の配線と電気的に接続されており、
   前記第２のソース電極又は前記第２のドレイン電極の一方は、前記信号出力用の配線と電気的に接続されており、
   前記第３のゲート電極は、ゲート信号入力用の配線と電気的に接続されており、
   前記第１のソース電極又は前記第１のドレイン電極の他方は、第１の電位を与える配線と電気的に接続されており、
   前記第２のソース電極又は前記第２のドレイン電極の他方は、第２の電位を与える配線と電気的に接続されていることを特徴とする半導体装置。
10. 請求項３乃至９のいずれか一において、
    前記第１のトランジスタ及び前記第２のトランジスタ上に絶縁膜を有し、
    前記第３のトランジスタは、
    前記絶縁膜上の前記第３のゲート電極と、前記第３のゲート電極上のゲート絶縁層と、前記ゲート絶縁層上の前記酸化物半導体層と、前記酸化物半導体層と電気的に接続された前記第３のソース電極と、前記酸化物半導体層と電気的に接続された前記第３のドレイン電極と、を有することを特徴とする半導体装置。
11. 請求項３乃至１０のいずれか一において、
    前記第３のトランジスタのオフ電流は１×１０^−１３Ａ以下であることを特徴とする半導体装置。
12. 請求項１乃至１１のいずれか一において、
    前記酸化物半導体以外の半導体材料はシリコンであることを特徴とする半導体装置。
13. 請求項１乃至１２のいずれか一において、
    前記酸化物半導体以外の半導体材料は単結晶シリコンであることを特徴とする半導体装置。
14. 請求項１乃至１３のいずれか一において、
    前記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を含むことを特徴とする半導体装置。
15. 請求項１乃至１４のいずれか一において、
    前記酸化物半導体層は、Ｉｎ_２Ｇａ_２ＺｎＯ_７の結晶を含むことを特徴とする半導体装置。
16. 請求項１乃至１５のいずれか一において、
    前記酸化物半導体層の水素濃度は５×１０^１９ａｔｏｍｓ／ｃｍ^３以下であることを特徴とする半導体装置。