JP2010062536A5 - 薄膜トランジスタ、及び当該薄膜トランジスタを有する表示装置 - Google Patents

Claims (9)

1. 第１のゲート電極層と、
   前記第１のゲート電極層上の第１のゲート絶縁層と、
   前記第１のゲート電極層の一部と重畳し、前記第１のゲート絶縁層上の第１の半導体層と、
   前記第１の半導体層上の第２の半導体層と、
   前記第２の半導体層とオーミック接触する層を介して前記第２の半導体層上のソース電極及びドレイン電極層と、
   前記第２の半導体層、前記ソース電極及び前記ドレイン電極層上の第２のゲート絶縁層と、
   前記第２のゲート絶縁層上に、前記第２の半導体層のバックチャネル部と重畳する第２のゲート電極層と、を有し、
   前記第２の半導体層は非晶質半導体層であり、
   前記第１の半導体層は前記第２の半導体層よりも導電性が高いことを特徴とする薄膜トランジスタ。
2. 請求項１において、
   前記第１の半導体層は、一導電性を付与する不純物元素が添加された微結晶半導体層であることを特徴とする薄膜トランジスタ。
3. 請求項１において、
   前記第１の半導体層は、非晶質構造中に結晶領域を有し、且つ窒素又はＮＨ基を含む半導体層であることを特徴とする薄膜トランジスタ。
4. 第１のゲート電極層と、
   前記第１のゲート電極層上の第１のゲート絶縁層と、
   前記第１のゲート電極層の一部と重畳し、前記第１のゲート絶縁層上の導電層と、
   前記導電層上の半導体層と、
   前記半導体層とオーミック接触する層を介して前記半導体層上のソース電極及びドレイン電極層と、
   前記半導体層、前記ソース電極及び前記ドレイン電極層上の第２のゲート絶縁層と、
   前記第２のゲート絶縁層上に、前記半導体層のバックチャネル部と重畳する、前記第２のゲート絶縁層上に第２のゲート電極層と、を有し、
   前記半導体層は非晶質半導体層であり、
   前記導電層は、第１の領域と第２の領域に分離され、
   前記導電層の第１の領域は、前記ソース電極及びドレイン電極層の一方と重畳し、且つ前記ソース電極及びドレイン電極層の他方と重畳せずして設けられ、
   前記導電層の第２の領域は、前記前記ソース電極及びドレイン電極層の他方と重畳し、且つ前記ソース電極及びドレイン電極層の一方と重畳せずして設けられていることを特徴とする薄膜トランジスタ。
5. 第１のゲート電極層と、
   前記第１のゲート電極層上の第１のゲート絶縁層と、
   前記第１のゲート電極層の一部と重畳し、前記第１のゲート絶縁層上の導電層と、
   前記導電層上の半導体層と、
   前記半導体層とオーミック接触する層を介して前記半導体層上のソース電極及びドレイン電極層と、
   前記半導体層、前記ソース電極及び前記ドレイン電極層上の第２のゲート絶縁層と、
   前記第２のゲート絶縁層上に、前記半導体層のバックチャネル部と重畳する、前記第２のゲート絶縁層上に第２のゲート電極層と、を有し、
   前記半導体層は非晶質半導体層であり、
   前記導電層は、前記ソース電極及びドレイン電極層の一方と重畳し、他方と重畳せずして設けられていることを特徴とする薄膜トランジスタ。
6. 第１のゲート電極層と、
   前記第１のゲート電極層上の第１のゲート絶縁層と、
   前記第１のゲート電極層の一部と重畳し、前記第１のゲート絶縁層上の導電層と、
   前記導電層上の半導体層と、
   前記半導体層とオーミック接触する層を介して前記半導体層上のソース電極及びドレイン電極層と、
   前記半導体層、前記ソース電極及び前記ドレイン電極層上の第２のゲート絶縁層と、
   前記第２のゲート絶縁層上に、前記半導体層のバックチャネル部と重畳する第２のゲート電極層と、を有し、
   前記半導体層は非晶質半導体層であり、
   前記導電層と前記ソース電極及びドレイン電極層は重畳しない領域に設けられていることを特徴とする薄膜トランジスタ。
7. 請求項４乃至請求項６のいずれか一において、
   前記導電層は、一導電性を付与する不純物元素が添加された微結晶半導体層であることを特徴とする薄膜トランジスタ。
8. 請求項４乃至請求項６のいずれか一において、
   前記導電層は、非晶質構造中に結晶領域を有し、且つ窒素又はＮＨ基を含む半導体層であることを特徴とする薄膜トランジスタ。
9. 請求項１乃至請求項８のいずれか一に記載の薄膜トランジスタを有する表示装置であって、
   前記第２のゲート電極層は画素電極層と同層で同時に形成された電極層であることを特徴とする表示装置。