TWI503988B - 半導體裝置及顯示裝置 - Google Patents

半導體裝置及顯示裝置 Download PDF

Info

Publication number
TWI503988B
TWI503988B TW098125396A TW98125396A TWI503988B TW I503988 B TWI503988 B TW I503988B TW 098125396 A TW098125396 A TW 098125396A TW 98125396 A TW98125396 A TW 98125396A TW I503988 B TWI503988 B TW I503988B
Authority
TW
Taiwan
Prior art keywords
layer
gate electrode
semiconductor layer
electrode layer
semiconductor
Prior art date
Application number
TW098125396A
Other languages
English (en)
Other versions
TW201023366A (en
Inventor
Daisuke Kawae
Yoshiyuki Kurokawa
Hidekazu Miyairi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201023366A publication Critical patent/TW201023366A/zh
Application granted granted Critical
Publication of TWI503988B publication Critical patent/TWI503988B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)

Description

半導體裝置及顯示裝置
本發明關於一種薄膜電晶體、顯示裝置及顯示裝置之驅動方法。
作為一種場效電晶體，已知以具有絕緣表面的基板上的半導體層為通道形成區域的薄膜電晶體。眾所周知作為用於薄膜電晶體的半導體層，使用非晶矽、微晶矽以及多晶矽的技術。薄膜電晶體例如用於液晶電視裝置，並且作為構成顯示螢幕的各像素的開關電晶體已經實現了實用化。
以非晶矽層為通道形成區域的薄膜電晶體具有如下問題：電場效應遷移率低(0.4cm2 /V‧sec至0.8cm2 /V‧sec左右)，並且導通電流低。另一方面，以微晶矽層為通道形成區域的薄膜電晶體具有如下問題：雖然其電場效應遷移率高於以非晶矽層為通道形成區域的薄膜電晶體的電場效應遷移率，但是其截止電流與導通電流一起增大，因此不能獲得充分的開關特性。
以多晶矽層為通道形成區域的薄膜電晶體的電場效應遷移率格外高於上述兩種薄膜電晶體的電場效應遷移率，而可以獲得高導通電流。由此，使用多晶矽層的薄膜電晶體不僅可以用作設置在像素中的開關電晶體，而且可以用作構成被要求高速工作的驅動電路的電晶體。但是，以多晶矽層為通道形成區域的薄膜電晶體的製造製程具有如下問題：因為其製程中需要半導體層的晶化製程，所以與上述使用非晶矽層或微晶矽層的薄膜電晶體的製造製程相比，製造成本高。此外，還具有如下問題：當使用雷射退火技術進行半導體層的晶化時，因為雷射光束的照射面積小，所以不能高效地生產大面積的液晶面板。
此外，用於顯示面板的製造的玻璃基板的尺寸從第一代(例如320mm×400mm)開始逐年增大，而現在使用到第八代(例如2200mm×2400mm)，並預測今後大面積化將進一步進展，即增大到第九代(例如2400mm×2800mm)、第十代(例如2950mm×3400mm)。但是，仍然沒有確立可以在這種大面積的玻璃基板上高生產率地製造能夠高速工作的薄膜電晶體(例如，上述使用多晶矽層的薄膜電晶體)的技術。雖然作為在大面積基板上製造能夠高速工作的薄膜電晶體的技術，目前對於以微晶矽層為通道形成區域的薄膜電晶體的技術正在進行開發，但是其特性還不足夠。
薄膜電晶體當柵電壓(以源極電極的電位為基準時的與閘極的電位的電位差)成為臨限值電壓以上時導通。根據薄膜電晶體的結構、構成薄膜電晶體的各層的成膜條件等來確定臨限值電壓。已知為了控制這種薄膜電晶體的臨限值電壓而在相對於閘極電極的位置上還設置閘極電極(其稱為背閘極電極)的技術(例如參照非專利文獻1)。在非專利文獻1中，覆蓋薄膜電晶體地設置絕緣膜，在該絕緣膜上的重疊於背通道的區域設置背閘極電極，背閘極電極由與像素電極相同的層來設置。由於像素電極使用ITO(銦錫氧化物)形成，因此背閘極電極也使用ITO形成。藉由利用背閘極電極，汲極電流(在源極電極和汲極電極之間流過的電流)增大，隨著其導通電流也增大。
另一方面，公開了為了提高導通電流在閘極絕緣層和半導體層之間設置緩衝層的技術(參照專利文獻1)。根據專利文獻1，緩衝層減小感應在半導體表面上的有效電荷量的變化，例如由其帶隙的寬度廣於半導體層的帶隙的寬度的材料、其載流子密度高於半導體層的載流子密度的材料形成。藉由設置緩衝層，也可以抑制臨限值電壓的隨時間變化，還可以抑制臨限值電壓的不均勻。
此外，薄膜電晶體也被要求能夠進行高速工作。作為使薄膜電晶體的工作高速的一個方法，公開了使最小通道長度變短的技術(例如參照專利文獻2)。
[專利文獻1]日本專利第2839529號公報
[專利文獻2]日本實用新案公報平7-47876號公報
[非專利文獻1]Yong-Soo Cho及其他人“Characteristics of a-Si:H Dual-Gate TFTs Using ITO Electrode for LCD Driver”,AM-FPD’08 DIGEST OF TECHNICAL PAPERS,pp.229-232
本發明的一個實施例的目的在於提供可以應用於大型基板的導通電流高且截止電流低並可以應用於顯示裝置的薄膜電晶體。本發明的一個實施例的目的之一還在於提供可以應用於顯示裝置的可以控制臨限值電壓並可以進行高速工作的薄膜電晶體。
再者，本發明的一個實施例的目的之一還在於利用簡單的製造製程來製造可以應用於顯示裝置的具有上述特性的薄膜電晶體。
本發明的一個實施例是一種薄膜電晶體，包括：第一閘極電極層；第一半導體層；第二半導體層；設置在該第一閘極電極層和該第一半導體層之間的第一閘極絕緣層；隔著與該第二半導體層實現歐姆接觸的層在該第二半導體層上設置的源極電極及汲極電極層；至少覆蓋該第二半導體層的背通道部而設置的第二閘極絕緣層；重疊於該第二半導體層的背通道部的該第二閘極絕緣層上的第二閘極電極層，其中在該第二半導體層的下方並與此接觸地設置的該第一半導體層，並且該第一半導體層的導電性高於該第二半導體層的導電性。
本發明的一個實施例是一種薄膜電晶體，包括：第一閘極電極層；半導體層；設置在該第一閘極電極層和該半導體層之間的第一閘極絕緣層；隔著與該半導體層實現歐姆接觸的層在該半導體層上設置的源極電極及汲極電極層；重疊於該第一閘極電極層的一部分並由該第一閘極絕緣層和該半導體層覆蓋的導電層；至少覆蓋該半導體層的背通道部而設置的第二閘極絕緣層；重疊於該半導體層的背通道部的該第二閘極絕緣層上的第二閘極電極層。
本發明的一個實施例是一種薄膜電晶體，包括：第一閘極電極層；半導體層；設置在該第一閘極電極層和該半導體層之間的第一閘極絕緣層；隔著與該半導體層實現歐姆接觸的層在該半導體層上設置的源極電極及汲極電極層；重疊於該第一閘極電極層的一部分並由該第一閘極絕緣層和該半導體層覆蓋的導電層；至少覆蓋該半導體層的背通道部而設置的第二閘極絕緣層；重疊於該半導體層的背通道部的該第二閘極絕緣層上的第二閘極電極層，其中在不重疊於該源極電極及汲極電極層的區域將該導電層分離成兩個區域，該兩個區域的一者重疊於該源極電極及汲極電極層的一者，該兩個區域的另一者重疊於該源極電極及汲極電極層的另一者。
本發明的一個實施例是一種薄膜電晶體，包括：第一閘極電極層；半導體層；設置在該第一閘極電極層和該半導體層之間的第一閘極絕緣層；隔著與該半導體層實現歐姆接觸的層而設置的源極電極及汲極電極層；重疊於該第一閘極電極層的一部分並由該第一閘極絕緣層和該半導體層覆蓋的導電層；至少覆蓋該半導體層的背通道部而設置的第二閘極絕緣層；重疊於該半導體層的背通道部的該第二閘極絕緣層上的第二閘極電極層，其中重疊於該源極電極及汲極電極層的一者並不重疊於另一者地設置該導電層。
雖然上述薄膜電晶體由於有導電層而提高導通電流，並由於有用作緩衝層的半導體層而降低截止電流，但是其由於有第二閘極電極而可以進一步提高導通電流並進一步降低截止電流。
此外，上述結構的薄膜電晶體可以應用於顯示裝置。本發明的一個實施例的顯示裝置較佳具有上述結構的薄膜電晶體，並該第二閘極電極層與像素電極層相同的層。這是因為藉由使用像素電極層形成第二閘極電極層，可以在與像素電極層同一製程中製造的緣故。
在上述結構的顯示裝置中，較佳使用具有透光性的材料設置該像素電極層。藉由使用具有透光性的材料設置像素電極層，可以製造透過型液晶顯示裝置。
在上述結構的顯示裝置中，將薄膜電晶體導通時的第二閘極電極的電位設定為與第一閘極電極相同的電位，並將薄膜電晶體截止時的第二閘極電極的電位保持為恒定的電位即可。藉由這樣驅動，可以提高導通電流，並降低截止電流，而可以獲得開關特性高的薄膜電晶體。
在上述結構的具有導電層的薄膜電晶體中，在源極電極和汲極電極之間流過的載流子流過至少其一部分重疊於閘極電極層而設置的導電層中以及接觸於該導電層的上方的非晶半導體層中。
在上述結構的具有導電層的薄膜電晶體中，導電層不設置在薄膜電晶體的通道長度方向上的整個區域，而設置在通道長度方向上的一部分，並在雜質半導體層和導電層之間以及一對導電層之間具有非晶半導體層。換言之，採用在源區和汲區之間的通道長度方向上的一定距離中流過通道之間的載流子流過非晶半導體層的結構。作為該導電層，例如可以使用微晶半導體形成。藉由使用微晶半導體形成導電層，可以實現與非晶半導體的歐姆接觸。換言之，可以提高導通電流。
此外，在上述結構的具有導電層的薄膜電晶體中，導電層的導電率為較佳為大於或等於1×10-5 S‧cm-1 且小於或等於5×10-2 S‧cm-1 ，並且非晶半導體層的導電率低於該導電層。
此外，設置第二閘極電極的位置很重要。重疊於半導體層的背通道部的區域隔著第二閘極絕緣層設置第二閘極電極，並且在該位置具有凹部。為此，當形成第二閘極電極時進行位置對準不困難，以自對準的方式在適當的區域設置第二閘極電極。
較佳不重疊於源極電極及汲極電極地設置第二閘極電極。這是為了減少在第二閘極電極和源極電極及汲極電極層之間產生的寄生電容。
此外，氧氮化矽是指：作為其組成氧含量多於氮含量，並又選在藉由盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)及氫前方散射法(HFS：Hydrogen Forward Scattering)進行測量時，包含50原子%至70原子%的氧；0.5原子%至15原子%的氮；25原子%至35原子%的矽；以及0.1原子%至10原子%的氫。另外，氮氧化矽是指：作為其組成氮含量多於氧含量，並較佳在藉由RBS及HFS進行測量時，包含5原子%至30原子%的氧；20原子%至55原子%的氮；25原子%至35原子%的矽；以及10原子%至30原子%的氫。注意，當將構成氧氮化矽或氮氧化矽的原子總量設定為100原子%時，氮、氧、矽及氫的含量比例在上述範圍內。
雜質半導體是指添加有一種導電型的雜質元素的半導體，從該一種導電型的雜質元素接收有助於導電的大多數的載流子的半導體。一種導電型的雜質元素是作為載流子有可能成為供應電子的供體或供應電洞的受體的元素。作為供體，典型地可以舉出週期表第15族元素，而作為受體，典型地可以舉出週期表第13族元素。
微晶半導體為結晶半導體，其是指例如晶粒徑為大於或等於2nm且小於或等於200nm，較佳為大於或等於10nm且小於或等於80nm，更佳為大於或等於20nm且小於或等於50nm，並且導電率大致為10-7 S‧cm-1 至10-4 S‧cm-1 的半導體，利用價電子控制來提高到101 S‧cm-1 左右的半導體。注意，微晶半導體的概念不侷限於上述的晶粒徑、導電率的值，只要具有同等的物性值，就不一定限於上述粒徑等。
非晶半導體是指沒有結晶結構(在原子的排列中沒有長程有序)的半導體，典型地使用非晶矽。在非晶矽中也可以包含氫等。
導通電流是指在薄膜電晶體處於導通狀態(即，對閘極電極施加適當的柵電壓以使電流流過在通道形成區域中的狀態)時，在源區和汲區之間即在通道形成區域中流過的電流。此外，在此導通狀態是指柵電壓(閘極電極的電位和源區的電位的電位差)超過電晶體的臨限值電壓的狀態。
截止電流是指當薄膜電晶體處於截止狀態(即，當薄膜電晶體的柵電壓低於臨限值電壓的狀態)時，在源區和汲區之間即在通道形成區域中流過的電流。
可以製造能夠控制臨限值電壓並抑制寄生電容的導通電流高且截止電流低並能夠進行高速工作的薄膜電晶體。
如上所述那樣，由於導通電流高且截止電流低，因此可以得到開關特性良好的薄膜電晶體。藉由將這種薄膜電晶體應用於顯示裝置，可以提高顯示裝置的對比度。
此外，在將具有上述特性的薄膜電晶體應用於顯示裝置的情況下也可以不增加製程數目而製造顯示裝置。
下面將參照附圖詳細說明本發明的實施例。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在以下所示的實施例所記載的內容中。此外，當使用附圖而說明本發明的結構時，在不同附圖之間共同使用表示相同部分的附圖標記。另外，當表示同樣部分時，有時採用相同的陰影圖案而不特別標記符號。此外，為方便起見，有時將絕緣層不表示在俯視圖中。
實施例1
在本實施例中，將說明本發明的一個方式的薄膜電晶體以及其製造方法。
圖1示出本發明的一個方式的薄膜電晶體的一例。圖1所示的薄膜電晶體包括：基板100上的第一閘極電極層102；第一閘極電極層102上的半導體層106；半導體層106上的半導體層108；第一閘極電極層102和半導體層106之間的第一閘極絕緣層104；半導體層108上的隔著與半導體層108實現歐姆接觸的層(雜質半導體層110)設置的源極電極及汲極電極層112；至少覆蓋半導體層108的背通道部而設置的第二閘極絕緣層114；第二閘極絕緣層114上的重疊於半導體層108的背通道部的第二閘極電極層116。半導體層106使用其導電性高於半導體層108的半導體而形成。
作為基板100，除了可以使用玻璃基板、陶瓷基板以外，還可以使用具有能夠耐受本製造製程的處理溫度的耐熱性的塑膠基板等。此外，在基板不具有透光性的情況下，還可以使用由絕緣膜覆蓋不銹鋼合金等金屬基板表面的基板。作為玻璃基板，例如可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋁矽酸鹽玻璃等無堿玻璃基板。
第一閘極電極層102使用導電性材料形成。作為第一閘極電極層102，例如可以使用鈦、鉬、鉻、鉭、鎢、鋁、銅、釹、鈮或鈧等金屬材料或以這些為主要成分的合金材料等導電性材料來形成。但是，需要在之後的製程中(第一閘極絕緣層104的形成等)能夠耐受的程度的耐熱性，並需要選擇在之後的製程中不被蝕刻或腐蝕的材料。在此限制下，形成第一閘極電極層102的材料不侷限於特定的材料。
此外，第一閘極電極層102既可以使用上述金屬材料等以單層形成，又可以疊層形成。尤其是在第一閘極電極層102使用鋁形成的情況下，藉由在鋁層上形成鈦層或鉬層等，可以防止鋁侵入第一閘極絕緣層104等中。
使用氮化矽層、氧氮化矽層或氮氧化矽層以單層或疊層形成第一閘極絕緣層104。藉由使用氮化矽形成第一閘極絕緣層104，可以防止包含於基板100中的鈉等的雜質元素侵入成為通道形成區域的半導體層等。再者，可以防止第一閘極電極層102的氧化。
此外，第一閘極絕緣層104較佳以50nm大於或等於且小於或等於550nm，更佳以大於或等於50nm且小於或等於300nm的厚度形成。尤其是，當藉由利用濺射法形成第一閘極電極層102時，在很多情況下，在其表面上產生凹凸。藉由採用這種厚度，可以緩和因凹凸而引起的覆蓋率的降低。
半導體層106使用其導電性高於半導體層108的材料形成，例如在半導體層108使用非晶半導體形成的情況下，可以使用微晶半導體形成半導體層106。在半導體層106使用微晶半導體形成的情況下，若添加賦予一種導電型的雜質元素(例如磷)，則可以進一步提高導電性。
將半導體層108用作緩衝層，使用非晶半導體形成即可。也可以對該非晶半導體添加氫、氮、氟或氯等鹵素。將半導體層108的厚度設定為大於或等於30nm且小於或等於200nm，較佳為大於或等於50nm且小於或等於150nm即可。作為非晶半導體，典型地可以舉出非晶矽。藉由具有半導體層108，可以降低截止電流。
藉由形成非晶半導體層(較佳包含氫、氮或鹵素)作為半導體層108，可以防止微晶半導體層所具有的晶粒表面的自然氧化。尤其是在微晶半導體層中，在非晶半導體與晶粒接觸的區域中，因應力集中而容易產生裂縫。當該裂縫接觸於氧時晶粒被氧化，而形成氧化矽層。於是，藉由在微晶半導體層的表面上形成非晶半導體層，可以防止晶粒的氧化。由此，可以減少載流子被俘獲的缺陷，並可以縮小妨礙載流子的進程的區域。因此，可以實現薄膜電晶體的高速工作，並可以提高導通電流。
此外，作為半導體層106也可以設置在非晶結構中具有結晶區域並包含氮或NH基的半導體層而代替微晶半導體層。在這種半導體層中，結晶區域既可以使用倒錐形的晶粒形成，又可以包含粒徑為大於或等於1nm且小於或等於10nm(較佳為大於或等於1nm且小於或等於5nm)的微小晶粒地形成，還可以包含這些雙方形成。另外，這些晶粒分別分散地存在。在此，倒錐形是由(i)由多個平面構成的面和(ii)連接該面的外周和存在於該面外部的頂點而成的線的集合構成的立體形狀，其中該頂點位於基板一側。另外，在晶粒中包含單晶或雙晶。在此，較佳在具有倒錐形的晶粒中，較佳側面的平面取向一致，並且側面的截面形狀為直線。由此，在此情況下，可以認為，晶粒的方式比含有多個結晶的方式更接近於含有單晶或雙晶的方式。與含有多個結晶的情況相比，含有雙晶時的懸空鍵少而缺陷數少且截止電流小。此外，與含有多個結晶的情況相比，晶界少且導通電流大。另外，晶粒也可以含有多個結晶。另外，在此，雙晶是指兩個不同的晶粒在晶粒介面中以極其良好的一致性接合在一起的狀態。即，處於具有在晶粒介面中連續連接晶格，而極為不容易形成起因於結晶缺陷等的陷阱能級的結構的狀態。從而，可以看做在具有這種結晶結構的區域中實際上沒有晶粒介面。
在非晶結構中具有結晶區域並包含氮或NH基的半導體層中氧濃度低於氮濃度，並其缺陷少。此外，在相鄰的結晶區域的介面(即晶粒介面)或結晶區域及非晶結構之間的介面中，由於NH基的氮原子交聯矽原子的懸空鍵而降低缺陷能級，因此可以將汲極電流抑制得低。另外，由於在非晶結構中，結晶區域分散地存在，並晶粒介面少，因此可以使導通電流高。
使大量的氮或氨存在於半導體層的被形成面的閘極絕緣層的表面來形成這種半導體層即可。作為其一例，在形成閘極絕緣層之後，在閘極絕緣層的表面上噴出含氮的氣體，來在第一閘極絕緣層104的表面上吸附氮即可。或者，將閘極絕緣層暴露於使用含氮的氣體而產生的電漿即可。在此，作為含氮的氣體，例如可以舉出氮和氫的混合氣體、或氨等。
此外，使用包含高濃度的氮的膜覆蓋形成半導體層的處理室的內牆即可。作為包含高濃度的氮的材料，例如可以舉出氮化矽。再者，作為氮化矽的原料使用具有NH鍵的氣體(典型地為氨)，將該氣體吸附到反應室內即可。此外，藉由在形成閘極絕緣層的同時形成覆蓋處理室的內牆的包含高濃度的氮的膜，可以實現製程的簡化，因此是較佳的。
或者，可以藉由降低用於形成半導體層的氣體所包含的氧的濃度，而提高氮的濃度。再者，較佳使用於形成半導體層的氣體包含具有NH鍵的氣體(典型地為氨)。
再者，也可以使用在非晶結構中具有結晶區域並包含氮或NH基的半導體層形成半導體層108。
雜質半導體層110設置在半導體層108和源極電極及汲極電極層112之間。在使用非晶半導體形成半導體層108並使用金屬形成源極電極及汲極電極層112的情況下，雜質半導體層110用來使這些實現歐姆接觸而設置，並用作源區及汲區。從而，在不利用雜質半導體層110而半導體層108與源極電極及汲極電極層112實現歐姆接觸的情況下不一定需要設置雜質半導體層110。
在此，在形成的薄膜電晶體為n型的情況下，對雜質半導體層110添加例如磷作為雜質元素即可。為了添加磷，對用於形成的氫化矽添加PH3 等的包含賦予一種導電型的雜質元素的氣體即可。此外，在形成的薄膜電晶體為p型的情況下，作為雜質元素例如添加硼即可。為了添加硼，對用於形成的氫化矽添加B2 H6 等的雜質氣體即可。較佳將包含於雜質半導體層110中的磷或硼的濃度設定為1×1019 cm-3 至1×1021 cm-3 。此外，使用非晶半導體或微晶半導體形成雜質半導體層110即可。可以雜質半導體層110以大於或等於10nm且小於或等於100nm，較佳為大於或等於30nm且小於或等於50nm的厚度形成。藉由使雜質半導體層110的厚度減薄，可以提高形成時的生產率。
源極電極及汲極電極層112可以使用導電材料形成，例如使用金屬材料形成。例如較佳使用鋁、對鋁添加有耐熱性提高元素的材料、或對鋁添加有小丘防止元素的材料(以下將這些稱為鋁合金)以單層或疊層形成。在此，作為耐熱性提高元素或小丘防止元素，可以舉出銅、矽、鈦、釹、鈧或鉬等。此外，還可以採用如下疊層結構：藉由在與雜質半導體層110接觸一側形成由鈦、鉭、鉬、鎢或這些元素的氮化物構成的層，並在其上形成鋁或鋁合金。藉由採用這種結構，可以防止鋁侵入到半導體層108。再者，還可以採用如下疊層結構：鋁或鋁合金的上表面及下表面由鈦、鉭、鉬、鎢或這些元素的氮化物夾住。例如，可以使用在鈦層上設置鋁層，並在該鋁層上設置鈦層的疊層的導電層。
此外，作為形成第一閘極電極層102的材料舉出的材料可以用於形成源極電極及汲極電極層112，並作為形成源極電極及汲極電極層112的材料舉出的材料可以用於形成第一閘極電極層102。
與第一閘極絕緣層104同樣，使用氮化矽層、氧氮化矽層或氮氧化矽層以單層或疊層形成第二閘極絕緣層114。與第一閘極絕緣層104同樣，第二閘極絕緣層114較佳以大於或等於50nm且小於或等於550nm，更佳以大於或等於50nm且小於或等於300nm以下的厚度形成。
可以使用與第一閘極電極層102和源極電極及汲極電極層112同樣的材料形成第二閘極電極層116。藉由設置第二閘極電極層116，可以控制薄膜電晶體的臨限值電壓。
下面，將參照圖2A至2C、圖3A至3C、圖4A至4C、圖5A至5C以及圖6A和6B說明圖1所示的薄膜電晶體的製造方法的一例。說明在使用非晶半導體形成半導體層108的情況。
首先，在基板100上藉由濺射法或CVD法等形成用於第一閘極電極層102的導電層，藉由光刻法等構圖形成該導電層。然後，去除抗蝕劑掩模。
接著，覆蓋第一閘極電極層102地形成第一閘極絕緣層104(參照圖2A)。
接著，在第一閘極絕緣層104上按順序層疊形成形成半導體層106的半導體層105、形成半導體層108的半導體層107、形成雜質半導體層110的雜質半導體層109以及形成源極電極及汲極電極層112的導電層111(參照圖2B和2C以及圖3A)。
然後，在這些上形成第一抗蝕劑掩模120(參照圖3B)。
第一抗蝕劑掩模120是具有凹部或凸部的抗蝕劑掩模。換言之，可以說是由厚度不同的多個區域(在此兩個區域)構成的抗蝕劑掩模。在第一抗蝕劑掩模120中，較厚的區域稱為第一抗蝕劑掩模120的凸部，並較薄的區域稱為第一抗蝕劑掩模120的凹部。
在第一抗蝕劑掩模120中，在形成源極電極及汲極電極層112的區域形成凸部，在不具有源極電極及汲極電極層112並以露出的方式形成半導體層的區域形成凹部。
第一抗蝕劑掩模120可以藉由使用一般的多級灰度掩模來形成。在此，以下將參照圖7A至7D說明多級灰度掩模。
多級灰度掩模是指可以多個步驟的光量進行曝光的掩模，典型地以曝光區域、半曝光區域以及未曝光區域的三個步驟的光量進行曝光。藉由使用多級灰度掩模，可以進行一次的曝光及顯影的製程形成具有多種(典型為兩種)厚度的抗蝕劑掩模。由此，藉由使用多級灰度掩模，可以減少光掩模的數量。
圖7A至7D示出典型的多級灰度掩模的截面圖和透光率。圖7A和7B表示灰色調掩模130和透光率，圖7C和7D表示半色調掩模135。
圖7A所示的灰色調掩模130由在具有透光性的基板131上使用遮光膜設置的遮光部132、以及根據遮光膜的圖案設置的繞射光柵部133構成。
繞射光柵部133藉由具有以用於曝光的光的解析度極限以下的間隔設置的槽縫、點或網眼等，來控制透光率。此外，設置在繞射光柵部133中的槽縫、點或網眼既可以為週期性的，又可以為非週期性的。
作為具有透光性的基板131，可以使用石英等。構成遮光部132及繞射光柵部133的遮光膜使用金屬膜形成即可，較佳使用鉻或氧化鉻等設置。
在對灰色調掩模130照射用於曝光的光的情況下，如圖7B所示，重疊於遮光部132的區域的透光率為0%，不設置遮光部132或繞射光柵部133的區域的透光率為100%。此外，繞射光柵部133的透光率在大約10%至70%的範圍內，並且根據繞射光柵的槽縫、點或網眼的間隔等可以進行調整。
圖7C所示的半色調掩模135由在具有透光性的基板136上使用半透光膜形成的半透光部137、以及使用遮光膜形成的遮光部138構成。
半透光部137可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等的膜形成。遮光部138使用與灰色調掩模的遮光膜同樣的金屬膜形成即可，較佳使用鉻或氧化鉻等設置。
在對半色調掩模135照射用於曝光的光的情況下，如圖7D所示，重疊於遮光部138的區域的透光率為0%，不設置遮光部138或半透光部137的區域的透光率為100%。此外，半透光部137的透光率在大約10%至70%的範圍內，並且根據形成的材料的種類或形成的膜厚等可以進行調整。
藉由使用多級灰度掩模進行曝光及顯影，可以形成具有膜厚度不同的區域的第一抗蝕劑掩模120。
接著，藉由使用第一抗蝕劑掩模120，對半導體層、雜質半導體層以及導電層進行蝕刻(參照圖3C)。
接著，使第一抗蝕劑掩模120縮小，以使重疊於第一抗蝕劑掩模120的凹部的區域的導電層露出，並形成第二抗蝕劑掩模121(參照圖4A)。作為使第一抗蝕劑掩模120縮小，以形成第二抗蝕劑掩模121的方法，例如可以舉出使用氧電漿的灰化處理。但是，使第一抗蝕劑掩模120縮小，以形成第二抗蝕劑掩模121的方法不侷限於此。
接著，藉由使用第二抗蝕劑掩模121對導電層進行蝕刻，形成源極電極及汲極電極層112(參照圖4B)。在此，雖然作為蝕刻，可以採用乾蝕刻或濕蝕刻進行，但是較佳利用濕蝕刻來進行。這是因為藉由使用濕蝕刻，可以將在源極電極及汲極電極之間的距離設定得寬的緣故。
接著，藉由使用第二抗蝕劑掩模121，對半導體層的上部及雜質半導體層進行蝕刻(參照圖4C)。在此，雖然作為蝕刻，可以使用乾蝕刻或濕蝕刻，但是較佳利用乾蝕刻來進行。這是因為藉由使用乾蝕刻，可以實現高精度的加工的緣故。在此，藉由對半導體層的上部進行蝕刻，形成背通道部。然後，去除第二抗蝕劑掩模121(參照圖5A)。
此外，較佳在去除第二抗蝕劑掩模121之後，進行以存在於背通道部的殘渣等的去除為目的的蝕刻。由於在露出半導體層108等的狀態下進行該蝕刻製程，所以較佳在對於露出的半導體層108的蝕刻速度低且對被蝕刻面不容易發生損傷的條件下進行該蝕刻製程。從而，較佳藉由電感耦合電漿方式進行蝕刻。特別較佳在藉由電感耦合電漿方式進行蝕刻的情況下，對線圈型電極施加RF電力來產生電漿，對基板一側不施加電力(即，無偏壓的狀態)，以進行蝕刻。再者，較佳藉由不連續的放電(脈衝放電)進行蝕刻，而不藉由連續的放電進行蝕刻，並且藉由不連續的放電(脈衝放電)進行蝕刻，可以防止在被蝕刻面的背通道部的充電損傷。
再者，較佳在進行以存在於上述背通道部的殘渣等的去除為目的的蝕刻之後，在露出背通道部的狀態下進行電漿處理。
此外，當例如藉由H2 O電漿進行在露出背通道部的狀態下進行的上述電漿處理時，可以在去除第二抗蝕劑掩模121之前進行，在此情況下可以利用電漿處理去除第二抗蝕劑掩模121。
接著，至少覆蓋半導體層108、雜質半導體層110以及源極電極及汲極電極層112地形成第二閘極絕緣層114(參照圖5B)。
接著，在第二閘極絕緣層114上形成成為第二閘極電極層116的導電層115(參照圖5C)。然後，在導電層115上形成第三抗蝕劑掩模122(參照圖6A)。然後，藉由使用第三抗蝕劑掩模122進行蝕刻形成第二閘極電極層116，並去除第三抗蝕劑掩模122(參照圖6B)。
如上所說明，可以製造圖1所示的薄膜電晶體。
實施例2
將實施例1所說明的薄膜電晶體可以應用於顯示裝置。在應用於顯示裝置的情況下，同時形成第二閘極電極與像素電極層即可。這是因為藉由使用像素電極層來形成第二閘極電極，可以不增加製程數目而設置第二閘極電極的緣故。在本實施例模式中，說明本發明的一個方式的顯示裝置的製造方法。
首先，與實施例1同樣形成到第二閘極絕緣層114(參照圖8A)。
接著，在第二閘極絕緣層114中設置開口部140(參照圖8B)。開口部140是為了連接汲極電極和像素電極而設置的。可以利用光刻法形成開口部140。
接著，在第二閘極絕緣層114上形成成為像素電極的導電層141(參照圖8C)。然後，在導電層141上形成抗蝕劑掩模142(參照圖9A)。以重疊於形成第二閘極電極的位置和形成像素電極的位置的方式設置抗蝕劑掩模142。
此外，在採用透過型液晶顯示裝置、或頂部發射型發光裝置的情況下，利用具有透光性的導電材料形成導電層141。例如，可以使用包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(以下示出ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等來形成。此外，也可以藉由使用包含具有透光性的導電高分子(也稱為導電聚合體)的導電組成物來形成。在此，成為像素電極的導電層較佳具有如下條件：薄層電阻為小於或等於10000ohm/square，並且當波長為550nm時的透光率為大於或等於70%。另外，包含在導電組成物中的導電高分子的電阻率較佳為小於或等於0.1Ω‧cm。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物質中的兩種以上構成的共聚物等。接著，藉由使用抗蝕劑掩模142對導電層141進行蝕刻，形成第二閘極電極143及像素電極144。然後去除抗蝕劑掩模142(參照圖9B)。
如上所述，將形成到像素電極層的薄膜電晶體可以應用於液晶顯示裝置。
但是，當使用像素電極層形成第二閘極電極時，有時不能獲得充分低的電阻率，而產生佈線延遲。為此，在應用於顯示裝置時需要使第二閘極電極的電阻率充分低的情況下，較佳另行形成成為第二閘極電極的層。在此，需要使第二閘極電極的電阻率充分低的情況是指例如需要使第二閘極電極的電位與第一閘極電極的電位不同的情況。
在另行形成第二閘極電極的情況下，例如較佳採用由阻擋層夾著鋁層的三層的疊層結構。在此，作為阻擋層，例如可以舉出鉬層或鈦層。以下簡單地說明使用鈦層的情況下的製造製程。注意，使用ITO形成像素電極層。
首先，在第二閘極絕緣層上按順序層疊形成鈦層、鋁層、鈦層。接著，在該層疊形成的金屬層上形成抗蝕劑掩模，並使用該抗蝕劑掩模對層疊形成了的金屬層進行蝕刻，來形成第二閘極電極的圖案。在此，較佳使用鋁的蝕刻速度大於鈦的蝕刻速度的蝕刻劑進行蝕刻，以使鋁層充分向內縮小。這是為了防止當鋁與ITO接觸時鋁被氧化。從而，較佳利用濕蝕刻進行蝕刻，例如使用包含硝酸、醋酸以及磷酸的藥液，得到鋁的蝕刻速度大於鈦的蝕刻速度的組成即可。在進行蝕刻之後，去除抗蝕劑掩模。在圖10C中示出如上述那樣形成的薄膜電晶體。
接著，在第二閘極絕緣層以及構圖形成的第二閘極電極層上形成ITO層，並在ITO層上形成抗蝕劑掩模而進行蝕刻，並使用ITO形成像素電極的圖案。然後去除抗蝕劑掩模。
如上所說明，可以使用與像素電極層不同的材料形成第二閘極電極。
在圖10A和10B中示出與圖9A和9B所示的像素電極連接的薄膜電晶體的俯視圖。在圖10A中示出不使與第一閘極電極連接地獨立配置第二閘極電極143A的情況。在圖10A中可以對於第一閘極電極的電位獨立設定第二閘極電極的電位。如上所說明，較佳在不同製程中形成第二閘極電極143A和像素電極144A作為不同的層。
在圖10B中示出使第二閘極電極143B與第一閘極電極連接的情況。在開口部140B中連接第二閘極電極143B與第一閘極電極。在圖10B中，第二閘極電極的電位與第一閘極電極的電位相等，而對於第一閘極電極的電位獨立設定第二閘極電極的電位是困難的，但是可以在同一個製程中形成第二閘極電極143B與像素電極144B作為同一個層。
此外，如上述那樣形成到像素電極層的薄膜電晶體還可以應用於發光裝置(包括EL顯示裝置)。在此情況下，上述像素電極層成為下部電極(第一電極)，在下部電極上設置上部電極(第二像素電極)，在下部電極和上部電極之間夾著包含發光層的有機材料層。在此，使用具有透光性的材料形成下部電極和上部電極中的一者或雙方即可。
例如，在只有下部電極由具有透光性的材料形成的情況下，成為發光層所產生的光向下方照射的底部發射結構。或者，在只有上部電極由具有透光性的材料形成的情況下，成為發光層所產生的光向上方照射的頂部發射結構。或者，在下部電極和上部電極的雙方由具有透光性的材料形成的情況下，成為發光層所產生的光向下方及上方照射的雙面發射結構。可以採用上述任何結構。
如上所說明，可以製造可以應用於圖9A和9B及圖10A和10B所示的顯示裝置的薄膜電晶體。如本實施例所說明，可以應用於本實施例的顯示裝置的薄膜電晶體可以在形成像素電極的同時形成第二閘極電極，並可以不增加製程數目而設置第二閘極電極層。
實施例3
在本實施例中，將說明本發明的一個方式的薄膜電晶體以及其製造方法。
在圖11中示出本發明的一個方式的薄膜電晶體的一例。圖11所示的薄膜電晶體包括：基板200上的第一閘極電極層202；第一閘極電極層202上的半導體層208；在第一閘極電極層202和半導體層208之間的第一閘極絕緣層204；半導體層208上的隔著半導體層208實現歐姆接觸的層(雜質半導體層210)設置的源極電極及汲極電極層212；重疊於第一閘極電極層202的一部分的區域中的由第一閘極絕緣層204和半導體層208覆蓋的導電層206；至少覆蓋半導體層208的背通道部而設置的第二閘極絕緣層214；第二閘極絕緣層214上的重疊於半導體層208的背通道部的第二閘極電極層216。在不重疊於源極電極及汲極電極層212的區域將導電層206分離成兩個區域，這些兩個區域中的一者重疊於源極電極及汲極電極層212中的一者，並其另一者重疊於源極電極及汲極電極層212中的另一者。
作為基板200，使用與實施例1的基板100同樣的即可。
作為第一閘極電極層202，使用與實施例1的第一閘極電極層102同樣的即可。
作為第一閘極絕緣層204，使用與實施例1的第一閘極絕緣層104同樣的即可。
導電層206使用導電材料形成即可，較佳使用微晶半導體形成。更佳地使用含有賦予一種導電型的雜質元素的微晶半導體。藉由使用含有賦予一種導電型的雜質元素的微晶半導體作為導電層206，在後面形成的半導體層208使用非晶半導體形成的情況下，可以實現歐姆接觸。
半導體層208用作緩衝層而設置的，並使用與實施例1的半導體層108同樣的即可。
在使用微晶半導體形成導電層206的情況下，藉由形成非晶半導體層(較佳包含氫、氮或鹵素)作為半導體層208，可以防止微晶半導體層所具有的晶粒表面的自然氧化。尤其是在微晶半導體中，在非晶半導體與晶粒接觸的區域中，因應力集中而容易產生裂縫。當該裂縫接觸於氧時晶粒被氧化，而形成氧化矽層。於是，藉由在微晶半導體層的表面上形成非晶半導體層，可以防止晶粒的氧化。由此，可以減少載流子被俘獲的缺陷，並可以縮小妨礙載流子的進程的區域。因此，可以實現薄膜電晶體的高速工作，並可以提高導通電流。
此外，在導電層206中，與實施例1的半導體層106同樣，也可以設置在非晶結構中具有結晶區域並包含氮或NH基的半導體層而代替微晶半導體層。
再者，與實施例1的半導體層108同樣，使用在非晶結構中具有結晶區域並包含氮或NH基的半導體層形成半導體層208。
此外，也可以在導電層206和半導體層208之間，設置非晶半導體層作為附加的緩衝層。藉由在導電層206和半導體層208之間設置附加的緩衝層，可以防止在製造製程中混入降低導電層206的電特性的物質等。
雜質半導體層210設置在半導體層208和源極電極及汲極電極層212之間，可以與實施例1同樣形成。從而，當不需要時沒有必要設置。
源極電極及汲極電極層212與實施例1的源極電極及汲極電極層112同樣形成即可。
第二閘極絕緣層214與實施例1的第二閘極絕緣層114同樣形成即可。
第二閘極電極層216與實施例1的第二閘極電極層116同樣形成即可。藉由設置第二閘極電極層216，可以控制薄膜電晶體的臨限值電壓。
在此，將參照並說明對具有與圖11所示的薄膜電晶體同樣的結構的薄膜電晶體進行計算的結果。在此，在圖12A至12C中示出用於計算的結構。圖12A、12B、12C的不同之處只在於：第二閘極絕緣層的厚度分別不同。
以下示出用於計算的薄膜電晶體的詳細內容。通道長度為10μm，並通道寬度為1.0μm。作為第一閘極電極層使用鉬，並將其厚度設定為50nm。作為第一閘極絕緣層使用氮化矽，並將其厚度設定為220nm。導電層為兩層的疊層結構，作為導電層的下層使用微晶矽，並將其厚度設定為20nm，作為一種導電型的雜質元素包含1.0×101 9cm-3 的磷。作為導電層的上層使用非晶矽，並將其厚度設定為30nm。與上述同樣作為緩衝層使用非晶矽，並將其厚度設定為80nm，並且將背通道部的最外表面形成在離緩衝層和雜質半導體層的邊界面具有40nm的深度的位置。即，在通道蝕刻製程中使只有40nm的非晶矽受到蝕刻。此外，為方便進行計算，將在非晶半導體層中包含的一種導電型的雜質元素(磷)的濃度設定為1.0×1014 cm-3 。作為雜質半導體層使用含有一種導電型的雜質元素的非晶矽，並將其厚度設定為50nm，作為一種導電型的雜質元素包含1.0×1019 cm-3 的磷。源極電極及汲極電極層的內部電阻為0，並假設與雜質半導體層實現歐姆接觸的理想的金屬。作為第二閘極絕緣層使用氮化矽，將其厚度設定為140nm(參照圖12A)、220nm(參照圖12B)、或300nm(參照圖12C)。作為第二閘極電極層使用100nm厚的鉬。此外，將鉬的功函數假設為4.53eV。另外，將相離設置的導電層之間的距離設定為2.0μm。
此外，在以下所示的計算結果中，將電流值的單位記為A/μm，這是因為在二次元上進行計算的緣故。即，示出通道長度為單位長度時的電流值。
在圖13A中示出：作為第一計算，將閘極電壓(以源極電極的電位為基準時的汲極電極和源極電極之間的電位差)固定為10V，並將第二閘極絕緣層的厚度設定為140nm，使第一閘極電極層的柵電壓(以源極電極的電位為基準時的閘極和源極電極之間的電位差)從-20V變化到20V並以此為橫軸，並以汲極電流(流過源極電極和汲極電極之間的電流)為縱軸的曲線(Vg-Id曲線)。
根據圖13A，由於當將第二閘極電極的偏壓(以源極電極的電位為基準時的源極電極和第二閘極電極之間的電位差)增加為-2V、0V、2V時，Vg-Id曲線偏移到負一側，所以臨限值電壓也偏移到負一側。從而，當對第二閘極電極施加正的偏壓時，可以得到常關閉型薄膜電晶體，而當對第二閘極電極施加負的偏壓時，可以得到常開啟型薄膜電晶體。
在圖13B中示出：作為第二計算，將汲極電壓(以源極電極的電位為基準時的汲極電極和源極電極之間的電位差)固定為10V，並將第二閘極絕緣層的厚度設定為140nm、220nm、300nm，將第二閘極電極的偏壓設定為-2V、-1V、0V、1V、2V並以此為橫軸，並以臨限值電壓為縱軸的圖表。
根據圖13B，第二閘極電極的偏壓越增加，臨限值電壓越偏移到負一側。在此，第二閘極絕緣層越薄，對於第二閘極電極層的偏壓的變化的臨限值電壓的變化越大。為此，在使臨限值電壓極大變化而使薄膜電晶體工作的情況下，較佳使第二閘極絕緣層的厚度較薄。在此情況下，較佳將第二閘極絕緣層的厚度設定為大於或等於140nm且小於或等於220nm。
注意，在需要精密地控制第二閘極電極的偏壓的情況下，較佳將第二閘極絕緣層的厚度形成為厚。在此情況下，較佳將第二閘極絕緣層的厚度設定為小於或等於220nm且小於或等於300nm。
在圖14A和14B及圖15A和15B中示出：作為第三計算，將汲極電壓(以源極電極的電位為基準時的汲極電極和源極電極之間的電位差)固定為10V，並將第二閘極絕緣層的厚度設定為220nm，將第二閘極電極的偏壓設定為-2V至2V或與第一閘極電極相同的電位(Vbias=Vgs)，並以第一閘極電極的柵電壓為橫軸，並以汲極電流為縱軸的圖表。此外，將圖14A和14B及圖15A和15B中的各個一定的偏壓設定為a，當Vgs<a時Vbias=a，並當Vgs時Vbias=Vgs。
具體地，在圖14A中示出當Vgs<-2V時Vbias=-2V，當時Vbias=Vgs的曲線(Vg-Id曲線)。在圖14B中示出當Vgs<0V時Vbias=0V，當時Vbias=Vgs的曲線(Vg-Id曲線)。在圖15A中示出當Vgs<2V時Vbias=2V，當時Vbias=Vgs的曲線(Vg-Id曲線)。在圖15B中示出Vbias=-2V、0V、2V、Vgs。
根據圖15B，Vbias=Vgs時的汲極電流大於Vbias=-2V、0V、2V時的汲極電流，並導通電流和截止電流也增大。從而，藉由當薄膜電晶體處於導通狀態時Vbias=Vgs，當薄膜電晶體處於截止狀態時使Vbias成為恒定，可以導通電流增大，並減小截止電流，並且可以提高薄膜電晶體的開關特性。此外，使用驅動電路來可以進行這種控制，並將第二閘極電極連接於與第一閘極電極不同的佈線可以實現。
在圖16A至圖18中示出：作為第四計算，將汲極電壓(以源極電極的電位為基準時的汲極電極和源極電極之間的電位差)固定為10V，並將第二閘極絕緣層的厚度設定為140nm，將第二閘極電極的偏壓設定為-2V至2V時的對於第二閘極電極層的形成位置的臨限值電壓的變化。此外，將從源極電極和汲極電極之間的中心的形成位置的偏差表示為Δx，將向源極電極一側的偏差表示為負，並將向汲極電極一側的偏差表示為正。
具體地，在圖16A中示出：當將第二閘極電極的偏壓設定為-2V，將第二閘極電極層的形成位置向源極電極一側只移動0、1、2、3μm時，使第一閘極電極的柵電壓(以源極電極的電位為基準時的閘極和源極電極之間的電位差)從-20V變化到20V並以此為橫軸，並以汲極電流(流過源極電極和汲極電極之間的電流)為縱軸的曲線(Vg-Id曲線)。另外，在圖16B中示出：當將第二閘極電極的偏壓設定為-2V，將第二閘極電極層的形成位置向汲極電極一側只移動0、1、2、3μm時，使第一閘極電極的柵電壓(以源極電極的電位為基準時的閘極和源極電極之間的電位差)從-20V變化到20V並以此為橫軸，並以汲極電流(流過源極電極和汲極電極之間的電流)為縱軸的曲線(Vg-Id曲線)。在圖17A中示出圖16A中的第二閘極電極的偏壓為2V的情況。在圖17B中示出圖16B中的第二閘極電極的偏壓為2V的情況。在圖18中示出圖16A和16B及圖17A和17B的結果，其中橫軸為第二閘極電極的形成位置，縱軸為臨限值電壓，而示出該變化。
根據圖18，可以確認到在的範圍內，根據第二閘極電極的形成位置的臨限值電壓的變化小。從而，在的範圍內工作，而臨限值電壓不容易受到根據第二閘極電極的形成位置的影響，並可以使對於第二閘極電極的形成位置的偏差的臨限值電壓的偏差小。
接著，將參照圖19A至19C、圖20A至20C、圖21A至21C、圖22A至22C以及圖23A和23B說明圖11所示的薄膜電晶體的製造方法的一例。
首先，在基板200上藉由濺射法或CVD法等形成成為第一閘極電極層202的導電層，並藉由光刻法等構圖形成該導電層。然後，去除抗蝕劑掩模。
接著，覆蓋第一閘極電極層202地形成第一閘極絕緣層204(參照圖19A)。
接著，藉由濺射法或CVD法等在第一閘極絕緣層204上形成導電層205(參照圖19B)。然後，藉由光刻法等構圖形成導電層205並形成導電層206。然後，去除抗蝕劑掩模(參照圖19C)。
此外，如上所述在導電層206上可以設置附加的緩衝層。換言之，在導電層206和半導體層208之間還可以設置附加的緩衝層。在此，可以對導電層206和更加的緩衝層的疊層膜都進行蝕刻。具有這種更加的緩衝層，可以防止混入降低導電層206的電特性的物質等(在此，抗蝕劑掩模的殘渣等)。
接著，覆蓋導電層206地按順序層疊形成形成半導體層208的半導體層207、形成雜質半導體層210的雜質半導體層209以及形成源極電極及汲極電極層212的導電層211(參照圖20A)。然後，在這些上形成第一抗蝕劑掩模220(參照圖20B)。
第一抗蝕劑掩模220是具有凹部或凸部的抗蝕劑掩模。換言之，可以說是由厚度不同的多個區域(在此兩個區域)構成的抗蝕劑掩模。在第一抗蝕劑掩模220中，較厚的區域稱為第一抗蝕劑掩模220的凸部，並較薄的區域稱為第一抗蝕劑掩模220的凹部。
在第一抗蝕劑掩模220中，在形成源極電極及汲極電極層212的區域形成凸部，在不具有源極電極及汲極電極層212且半導體層露出而形成的區域形成凹部。
第一抗蝕劑掩模220可以藉由使用一般的多級灰度掩模來形成。在此，作為多級灰度掩模，可以使用在實施例1中使用圖7A至7D說明的掩模。藉由使用多級灰度掩模進行曝光及顯影，可以形成具有膜厚度不同的區域的第一抗蝕劑掩模220。
接著，使用第一抗蝕劑掩模220對半導體層、雜質半導體層以及導電層進行蝕刻(參照圖20C)。
接著，使第一抗蝕劑掩模220縮小，以使重疊於第一抗蝕劑掩模220中的凹部的部分的導電層露出，並形成第二抗蝕劑掩模221(參照圖21A)。作為使第一抗蝕劑掩模220縮小，以形成第二抗蝕劑掩模221的方法，例如可以舉出使用氧電漿的灰化處理。但是，使第一抗蝕劑掩模220縮小，以形成第二抗蝕劑掩模221的方法不侷限於此。
接著，藉由使用第二抗蝕劑掩模221對導電層進行蝕刻，來形成源極電極及汲極電極層212(參照圖21B)。在此，雖然作為蝕刻，可以採用乾蝕刻或濕蝕刻進行，但是較佳利用濕蝕刻來進行。這是因為藉由使用濕蝕刻，可以將在源極電極及汲極電極之間的距離設定得寬的緣故。
接著，藉由使用第二抗蝕劑掩模221，對半導體層的上部及雜質半導體層進行蝕刻(參照圖21C)。在此，雖然作為蝕刻，可以使用乾蝕刻或濕蝕刻，但是較佳利用乾蝕刻來進行。這是因為藉由使用乾蝕刻，可以實現高精度的加工的緣故。在此，藉由對半導體層的一部分進行蝕刻，來形成背通道部。然後，去除第二抗蝕劑掩模221(參照圖22A)。
此外，較佳在去除第二抗蝕劑掩模221之後，與實施例1同樣，進行以存在於背通道部的殘渣等的去除為目的的蝕刻。由於在露出半導體層208等的狀態下進行該蝕刻製程，所以較佳在對於露出的半導體層208的蝕刻速度低且對被蝕刻面不容易發生損傷的條件下進行該蝕刻製程。
再者，較佳在進行以存在於上述背通道部的殘渣等的去除為目的的蝕刻之後，與實施例1同樣，在露出背通道部的狀態下進行電漿處理。
此外，當例如藉由H2 O電漿進行在露出背通道部的狀態下進行的上述電漿處理時，可以在去除第二抗蝕劑掩模221之前進行，在此情況下可以利用電漿處理去除第二抗蝕劑掩模221。
接著，至少覆蓋半導體層208、雜質半導體層210以及源極電極及汲極電極層212地形成第二閘極絕緣層214(參照圖22B)。
接著，在第二閘極絕緣層214上形成成為第二閘極電極層216的導電層215(參照圖22C)。然後，在導電層215上形成第三抗蝕劑掩模222(參照圖23A)。然後，藉由使用第三抗蝕劑掩模222進行蝕刻來形成第二閘極電極層216，並去除第三抗蝕劑掩模222(參照圖23B)。
如上所說明，可以製造圖11所示的薄膜電晶體。
實施例4
將實施例3所說明的薄膜電晶體可以應用於顯示裝置。在應用於顯示裝置的情況下，較佳同時形成第二閘極電極與像素電極層。這是因為藉由使用像素電極層來形成第二閘極電極，可以不增加製程數目而設置第二閘極電極的緣故。在本實施例中，說明顯示裝置的製造方法。
首先，與實施例3同樣形成到第二閘極絕緣層214(參照圖24A)。
接著，在第二閘極絕緣層214中設置開口部240(參照圖24B)。開口部240是為了連接汲極電極和像素電極而設置的。可以利用光刻法形成開口部240。
接著，在第二閘極絕緣層214上形成成為像素電極的導電層241(參照圖24C)。然後，在導電層241上形成抗蝕劑掩模242(參照圖25A)。以重疊於形成第二閘極電極的位置和形成像素電極的位置的方式設置抗蝕劑掩模242。
此外，與實施例1的導電層141同樣，在透過型的液晶顯示裝置或頂部發射型的發光裝置中，使用具有透光性的導電材料形成導電層241。
接著，藉由使用抗蝕劑掩模242對導電層241進行蝕刻，形成第二閘極電極243及像素電極244。然後去除抗蝕劑掩模242(參照圖25B)。
如上所述，將形成到像素電極層的薄膜電晶體可以應用於液晶顯示裝置。
但是，當使用像素電極層形成第二閘極電極時，有時不能獲得充分低的電阻率，並產生佈線延遲。為此，在應用於顯示裝置時需要使第二閘極電極的電阻率充分低的情況下，較佳另行形成成為第二閘極電極的層。在此，需要使第二閘極電極的電阻率充分低的情況是指例如需要使第二閘極電極的電位與第一閘極電極的電位不同的情況。
在另行形成第二閘極電極的情況下例如較佳採用由阻擋層夾著鋁層的三層的疊層結構。在此，作為阻擋層，例如可以舉出鉬層或鈦層。以下簡單地說明使用鈦層的情況下的製造製程。注意，使用ITO形成像素電極層。
首先，在第二閘極絕緣層上按順序層疊形成鈦層、鋁層、鈦層。接著，在該層疊形成的金屬層上形成抗蝕劑掩模，並使用該抗蝕劑掩模對層疊形成了的金屬層進行蝕刻，來形成第二閘極電極的圖案。在此，較佳使用鋁的蝕刻速度大於鈦的蝕刻速度的蝕刻劑進行蝕刻，使鋁層充分向內縮小。這是為了防止當鋁與ITO接觸時鋁被氧化。從而，較佳利用濕蝕刻進行蝕刻，例如使用包含硝酸、醋酸以及磷酸的藥液，採用鋁的蝕刻速度大於鈦的蝕刻速度的組成即可。在進行蝕刻之後，去除抗蝕劑掩模。在圖26C中示出如上述那樣形成的薄膜電晶體。
接著，在第二閘極絕緣層以及構圖形成了的第二閘極電極上形成ITO層，並在ITO層上形成抗蝕劑掩模而進行蝕刻，並使用ITO形成像素電極的圖案。然後去除抗蝕劑掩模。
如上所說明，可以使用與像素電極層不同的材料形成第二閘極電極。
在圖26A和26B中示出連接於圖25A和25B所示的像素電極的薄膜電晶體的俯視圖。在圖26A中示出不與第一閘極電極連接地獨立配置第二閘極電極243A的情況。在圖26A中可以對於第一閘極電極的電位獨立地設定第二閘極電極的電位。如上所說明，較佳在不同製程中形成第二閘極電極243A和像素電極244A作為不同的層。
在圖26B中示出使第二閘極電極243B與第一閘極電極連接的情況。在開口部240B中第二閘極電極243B與第一閘極電極連接。在圖26B中，第二閘極電極的電位與第一閘極電極的電位相等，而對於第一閘極電極的電位獨立地設定第二閘極電極的電位是困難的，但是可以在同一個製程中形成第二閘極電極243B與像素電極244B作為同一個層。
此外，在圖26A及26B的雙方中，較佳在使用第一閘極電極層形成的閘極佈線與使用源極電極及汲極電極層形成的源極電極佈線的交叉部設置有導電層等。藉由在佈線交叉部具有導電層206等，可以抑制佈線之間的寄生電容，並防止佈線延遲等。
此外，將如上述那樣形成到像素電極層的薄膜電晶體還可以應用於發光裝置(包括EL顯示裝置)。在此情況下，上述像素電極層成為下部電極(第一電極)，在下部電極上設置上部電極(第二像素電極)，在下部電極和上部電極之間夾著包含發光層的有機材料層。在此，使用具有透光性的材料形成下部電極和上部電極中的一者或雙方即可。
例如，在只有下部電極由具有透光性的材料形成的情況下，成為發光層所產生的光向下方照射的底部發射結構。或者，在只有上部電極由具有透光性的材料形成的情況下，成為發光層所產生的光向上方照射的頂部發射結構。在下部電極和上部電極的雙方由具有透光性的材料形成的情況下，成為發光層所產生的光向下方及上方照射的雙面發射結構。可以採用上述任何結構。
如上所說明，可以製造可以應用於圖25A和25B及圖26A和26B所示的顯示裝置的薄膜電晶體。如本實施例所說明那樣，可以應用於本實施例的顯示裝置的薄膜電晶體可以在形成像素電極的同時形成第二閘極電極，並可以不增加製程數目而設置第二閘極電極層。
實施例5
在本實施例中，將說明具有與實施例3及實施例4不同的結構的薄膜電晶體。本實施例的薄膜電晶體的結構與實施例3及實施例4的薄膜電晶體不同。
在圖27A和27B中示出本實施例的薄膜電晶體。
在圖27A和27B中示出薄膜電晶體的一例。圖27A所示的薄膜電晶體包括：基板300上的第一閘極電極層302；第一閘極電極層302上的半導體層308；在第一閘極電極層302和半導體層308之間的第一閘極絕緣層304；半導體層308上的隔著與半導體層308實現歐姆接觸的層(雜質半導體層310)而設置的源極電極及汲極電極層312；重疊於第一閘極電極層302的一部分的區域中的由第一閘極絕緣層304和半導體層308覆蓋的導電層306；至少覆蓋半導體層308的背通道部而設置的第二閘極絕緣層314；第二閘極絕緣層314上的重疊於半導體層308的背通道部的第二閘極電極層316。導電層306重疊於源極電極及汲極電極層中的一者，並不重疊於源極電極及汲極電極層中的另一者而設置。
此外，作為基板300，使用與基板100同樣的基板即可。作為第一閘極電極層302，使用利用與第一閘極電極層102同樣的材料及同樣的方法形成的層即可。作為第一閘極絕緣層304，使用利用與第一閘極絕緣層104同樣的材料及同樣的方法形成的層即可。作為導電層306，使用利用與導電層206同樣的材料及同樣的方法形成的層即可。作為半導體層308，使用利用與半導體層108同樣的材料及同樣的方法形成的層即可。作為雜質半導體層310，使用利用與雜質半導體層110同樣的材料及同樣的方法形成的層即可。作為源極電極及汲極電極層312，使用利用與源極電極及汲極電極層112同樣的材料及同樣的方法形成的層即可。作為第二閘極絕緣層314，使用利用與第二閘極絕緣層114同樣的材料及同樣的方法形成的層即可。作為第二閘極電極層316，使用利用與第二閘極電極層116同樣的材料及同樣的方法形成的層即可。
圖27B所示的薄膜電晶體包括：基板350上的第一閘極電極層352；第一閘極電極層352上的半導體層358；第一閘極電極層352和半導體層358之間的第一閘極絕緣層354；在第一閘極電極層352和半導體層358之間的第一閘極絕緣層354；半導體層358上的隔著與半導體層358實現歐姆接觸的層(雜質半導體層360)而設置的源極電極及汲極電極層362；重疊於第一閘極電極層352的一部分的區域中的由第一閘極絕緣層354和半導體層358覆蓋的導電層356；至少覆蓋半導體層358的背通道部而設置的第二閘極絕緣層364；第二閘極絕緣層364上的重疊於半導體層358的背通道部的第二閘極電極層366。導電層356不重疊於源極電極及汲極電極層而設置。
此外，作為基板350，使用與基板100同樣的基板即可。作為第一閘極電極層352，使用利用與第一閘極電極層102同樣的材料及同樣的方法形成的層即可。作為第一閘極絕緣層354，使用利用與第一閘極絕緣層104同樣的材料及同樣的方法形成的層即可。作為導電層356，可以使用利用與導電層206同樣的材料及同樣的方法形成的層即可。作為半導體層358，使用利用與半導體層108同樣的材料及同樣的方法形成的層即可。作為雜質半導體層360，使用利用與雜質半導體層110同樣的材料及同樣的方法形成的層即可。作為源極電極及汲極電極層362，使用利用與源極電極及汲極電極層112同樣的材料及同樣的方法形成的層即可。作為第二閘極絕緣層364，使用利用與第二閘極絕緣層114同樣的材料及同樣的方法形成的層即可。作為第二閘極電極層366，使用利用與第二閘極電極層116同樣的材料及同樣的方法形成的層即可。
圖11所示的薄膜電晶體的結構與圖27A和27B所示的薄膜電晶體的結構不同。藉由計算對根據這些結構的差異的電特性的差異進行比較。在圖28A和28B中示出用於計算的薄膜電晶體的結構，在圖29中示出使這些薄膜電晶體的柵電壓(以源極電極的電位為基準時的閘極和源極電極之間的電位差)從-20V變化到20V並以此為橫軸，並以汲極電流(流過源極電極和汲極電極之間的電流)為縱軸的曲線(Vg-Id曲線)。此外，在圖29中，I-N-I是圖27B所示的結構的曲線，N-I-N是圖11所示的結構的曲線，N-I及I-N是圖27A所示的結構的曲線，N-I是在接近於汲極電極一側具有不存在導電層的區域的結構的曲線，I-N是在接近於源極電極一側具有不存在導電層的區域的結構的曲線。
根據圖29，與圖27A和27B所示的結構的薄膜電晶體同樣在接近於汲極電極一側具有不存在導電層的區域的結構中的截止電流低於與圖11所示的結構的薄膜電晶體同樣在中間具有不存在導電層的區域的結構中的截止電流。
接著，當對不存在導電層的區域的位置形成在源極電極一側的情況和其形成在汲極電極一側的情況進行比較時，在汲極電極一側形成不存在導電層的區域的情況下，截止電流低。當以在重疊於導電層的區域中幾乎不產生電位的變化為前提時，可以認為有如下原因。
在不存在導電層的區域形成在汲極電極一側的情況下(即，在源極電極一側具有導電層的情況下)，汲極電極和閘極之間的電位差較大(Vd=10V，Vg=-10V)，而非晶半導體層的電流路徑中的電位的變化較大。為此，當經過非晶半導體層的電流路徑時電位充分變化，電場不集中在特定的區域中，而截止電流變小。
另一者，因為在不存在導電層的區域形成在源極電極一側的情況下(即，在汲極電極一側具有導電層的情況下)，汲極電極和閘極之間的電位差較小(Vs=0V，Vg=-10V)，所以非晶半導體層的電流路徑中的電位的變化較小。為此，當經過非晶半導體層的電流路徑時電位不充分變化，電場集中在特定的區域中，而截止電流變大。此外，與圖11所示的結構的薄膜電晶體同樣在中間具有不存在導電層的區域的薄膜電晶體中也由於同理截止電流變大。
此外，如實施例4所說明，圖27A和27B所示的薄膜電晶體也可以應用於顯示裝置。
如上所說明，本發明的一個方式的薄膜電晶體不侷限於實施例3及實施例4所說明的結構。
實施例6
下面，將參照附圖說明使用上述實施例所說明的薄膜電晶體的顯示面板或發光面板的一個方式。
圖30示出顯示裝置的方塊圖。圖30所示的顯示裝置包括：具有多個具備顯示元件的像素的像素部400；選擇各個像素的掃描線驅動電路402；控制對被選擇的像素的視頻信號的輸入的信號線驅動電路404。
注意，顯示裝置不侷限於圖30所示的方式。換言之，在本發明的一個方式的顯示裝置中使用的信號線驅動電路不侷限於只具有移位暫存器和類比開關的方式。除了移位暫存器和類比開關以外，還可以具有緩衝器、位準轉移器、源極電極跟隨器等其他電路。此外，不一定需要設置移位暫存器及類比開關，例如既可以使用如解碼電路的能夠選擇信號線的其他電路而代替移位暫存器，又可以使用鎖存器等而代替類比開關。
圖30所示的信號線驅動電路404包括移位暫存器406以及類比開關408。在移位暫存器406中輸入有時脈信號(CLK)和起始脈衝信號(SP)。當輸入這些信號時，在移位暫存器406中產生時序信號，而輸入到類比開關408。
此外，對類比開關408供應視頻信號(video signal)。類比開關408根據被輸入的時序信號對視頻信號進行取樣，然後供應給後級的信號線。
圖30所示的掃描線驅動電路402包括移位暫存器410以及緩衝器412。此外，也可以包括位準轉移器。在掃描線驅動電路402中，對移位暫存器410輸入時脈信號(CLK)及起始脈衝信號(SP)，而產生選擇信號。產生了的選擇信號在緩衝器412中被緩衝放大，並被供應給對應的掃描線。一行的所有像素電晶體的閘極連接到一個掃描線。並且，由於當工作時需要使一行的像素的電晶體同時導通，因此作為緩衝器412，採用能夠流過大電流的結構。
此外，在此，掃描線是指連接於第一閘極電極及第二閘極電極中的一者或雙方的佈線，也稱為閘極佈線。在此，連接於第一閘極電極的掃描線稱為第一掃描線，並且連接於第二閘極電極的掃描線稱為第二掃描線。既可以分別獨立設置第一掃描線和第二掃描線，又可以以一個佈線共同使用第一掃描線和第二掃描線。
在全彩色的顯示裝置中，在對對應於R(紅)、G(綠)、B(藍)的視頻信號按順序進行取樣而供應給對應的信號線的情況下，用來連接移位暫存器406和類比開關408的端子數相當於用來連接類比開關408和像素部400的信號線的端子數的1/3左右。因此，藉由將類比開關408形成在與像素部400相同的基板上，與將類比開關408形成在與像素部400不同的基板上的情況相比，可以抑制用來連接另行形成的基板的端子數，並且抑制連接缺陷的發生機率，而可以提高成品率。
此外，雖然圖30的掃描線驅動電路402包括移位暫存器410以及緩衝器412，但是本發明不侷限於此，也可以只利用移位暫存器410構成掃描線驅動電路402。
注意，圖30所示的結構只表示顯示裝置的一個方式，信號線驅動電路和掃描線驅動電路的結構不侷限於此。
此外，既可以將連接於像素部的信號線驅動電路及掃描線驅動電路形成在其他基板(例如，半導體基板或SOI基板等)上並連接，又可以利用同一製程將它們形成在與像素電路相同的基板上。
此外，作為構成像素部400、掃描線驅動電路402以及信號線驅動電路404的薄膜電晶體，可以使用實施例1至5所說明的薄膜電晶體中的一個或多個。例如，在構成像素部400、掃描線驅動電路402以及信號線驅動電路404的薄膜電晶體中，既可以如實施例2等所說明那樣使用像素電極層形成第二閘極電極，又可以只有像素部400使用如實施例2等所說明那樣使用像素電極層形成第二閘極電極，並且將實施例1等所說明的薄膜晶體管用於掃描線驅動電路402以及信號線驅動電路404。在與像素電路相同的基板上形成掃描線驅動電路402以及信號線驅動電路404的情況下，在構成像素部400、掃描線驅動電路402以及信號線驅動電路404的薄膜電晶體中，如實施例2等所說明那樣使用像素電極層形成第二閘極電極，而可以使製造製程簡化，因此是較佳的。
此外，對形成在其他基板的驅動電路的連接方法沒有特別的限制，可以使用已知的COG方法、引線鍵合方法、或TAB方法等。此外，若是可以實現電連接，則對連接位置沒有特別的限制。另外，也可以在其他基板上形成控制器、CPU、記憶體等而連接到像素電路。
如本實施例所說明，可以將實施例1至實施例5所說明的薄膜電晶體等應用於顯示裝置的像素電路及驅動電路的一者或雙方。
實施例7
在本實施例中，將參照圖31A至33C說明將根據上述實施例所說明的方法來製造的顯示面板或顯示裝置作為顯示部而安裝的電子設備。作為這種電子設備，例如可以舉出：影像拍攝裝置諸如攝像機、數位相機等；頭戴式顯示器(護目鏡型顯示器)；汽車導航系統；投影機；汽車身歷聲；個人電腦；可攜式資訊終端(移動電腦、行動電話、或電子書等)。圖31A和31B表示它們的一例。
圖31A表示電視裝置。將實施例6所說明的顯示面板安裝在框體中來可以完成如圖31A所示的電視裝置。使用應用實施例1至實施例5所說明的製造方法的顯示面板形成主畫面423，並且作為其他附屬設備具備揚聲器部429、操作開關等。
如圖31A所示，將應用實施例1至實施例5所說明的製造方法的顯示用面板422安裝在框體421中，可以由接收器425接收普通的電視廣播。而且，也可以透過數據機424連接到採用有線或無線方式的通信網路，進行一者向(從發送者到接收者)或雙方向(在發送者和接收者之間或在接收者之間)的資訊通信。可以使用安裝在框體中的開關或另外形成的遙控操作機426來操作電視裝置。並且，也可以在該遙控操作機426中設置有顯示輸出資訊的顯示部427。
另外，也可以在電視裝置中，除了主畫面423之外，還使用第二顯示用面板形成子畫面428，而附加顯示頻道、音量等的結構。
圖32表示電視裝置的主要結構的方塊圖。在顯示面板450中形成有像素部451。也可以採用COG方式將信號線驅動電路452和掃描線驅動電路453安裝在顯示面板450上。
作為其他外部電路的結構，在視頻信號的輸入一側包括視頻信號放大電路455、視頻信號處理電路456、以及控制電路457等。該視頻信號放大電路455放大由調諧器454接收的信號中的視頻信號，並該視頻信號處理電路456將從視頻信號放大電路455輸出的信號轉換為對應於紅、綠、藍各種顏色的顏色信號，且該控制電路457將該視頻信號轉換為驅動器IC的輸入規格。控制電路457將信號分別輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，也可以具有如下結構，即在信號線一側設置信號分割電路458，並且將輸入數位信號分割成m個(m是任意的整數)來供應。
由調諧器454接收的信號中的音頻信號被傳送到音頻信號放大電路459，並且其輸出經過音頻信號處理電路460供給到揚聲器463。控制電路461從輸入部462接收接收站(接收頻率)、音量的控制資訊，並且將信號傳送到調諧器454以及音頻信號處理電路460。
當然，本發明不侷限於電視裝置，而可以應用於個人電腦的監視器；大面積的顯示媒體如火車站、機場等的資訊顯示板或者街頭上的廣告顯示板等，以可以得到顯示品質高(例如，對比度高)的監視器、資訊顯示板以及廣告顯示板。
藉由對主畫面423、子畫面428使用上述實施例所說明的顯示面板或顯示裝置，可以得到主畫面及子畫面中的一者或雙方的顯示品質高的電視裝置。
此外，圖31B所示的便攜型的計算機具有主體431及顯示部432等。藉由對顯示部432使用應用上述實施例所說明的顯示裝置的製造方法的顯示面板或顯示裝置，可以得到顯示部的顯示品質高的電視裝置。
圖33A至33C表示行動電話的一例，圖33A是正面圖，圖33B是背面圖，圖33C是使行動電話滑蓋開啟時的正面圖。圖33A至33C所示的行動電話由框體481及框體482的兩個框體構成。圖33A至33C所示的行動電話是具有電話和資訊終端的雙方的功能，內置有電腦，除了聲音通話以外還可以進行各種資料處理的所謂智慧手機。
圖33A至33C所示的行動電話由框體481及框體482構成。在框體481中具備顯示部483、揚聲器484、麥克風485、操作鍵486、定位裝置487、表面影像拍攝裝置用透鏡488、外部連接端子插口489以及耳機端子490等，在框體482中具備鍵盤491、外部存儲槽492、背面影像拍攝裝置493、燈494等。另外，天線內置在框體481中。
此外，除了上述結構以外，圖33A至33C所示的行動電話還可以內置有非接觸IC晶片、小型記憶體等。
互相重疊的框體481和框體482(示出於圖33A)可以滑蓋開啟，使它們滑動而如圖33C所示那樣展開。在顯示部483中可以安裝應用上述實施例所說明的顯示裝置的製造方法的顯示面板或顯示裝置。因為在同一個面上具備顯示部483和表面影像拍攝裝置用透鏡488，所以可以用作電視電話。此外，可以將顯示部483用作取景器，而利用背面影像拍攝裝置493及燈494拍攝靜態影像及動態影像。
藉由使用揚聲器484及麥克風485，也可以將圖33A至33C所示的行動電話用作聲音記錄器(錄音器)或聲音再現器。此外，藉由利用操作鍵486，可以進行電話的撥打/接收操作、電子郵件的輸入等的簡單的資訊輸入操作、顯示在顯示部中的畫面的捲動(scroll)操作、用來進行顯示在顯示部中的資訊的選擇等的游標移動操作等。
此外，在諸如檔的製造、作為可攜式資訊終端的使用等要處理的資訊很多的情況下，使用鍵盤491是很方便的。再者，使互相重疊的框體481和框體482(圖33A)滑動，可以如圖33C所示那樣展開。在用作可攜式資訊終端的情況下，可以使用鍵盤491及定位裝置487而進行順利的游標操作。外部連接端子插口489可以連接到各種纜線如AC轉接器及USB纜線等，並且可以充電以及與個人電腦等的資料通信。此外，對外部存儲槽492插入記錄媒體，因此可以對應於更大量的資料存儲及移動。
框體482的背面(圖33B)具備背面影像拍攝裝置493及燈494，將顯示部483用作取景器，而可以拍攝靜態影像及動態影像。
此外，除了上述功能結構以外，還可以具備紅外線通信功能、USB埠、地面數位電視廣播(one segment television broadcast)接收功能、非接觸IC晶片或耳機插口等。
本實施例所說明的各種電子設備可以應用上述實施例所說明的薄膜電晶體及顯示裝置的製造方法而製造。由此，可以得到顯示部的顯示品質高的電子設備。
本說明書根據2008年8月5日在日本專利局受理的日本專利申請編號2008-202387以及2008年8月5日在日本專利局受理的日本專利申請編號2008-202439而製作，該申請內容包括在本說明書中。
100．．．基板
102．．．第一閘極電極層
104．．．第一閘極絕緣層
105．．．半導體層
106．．．半導體層
107．．．半導體層
108．．．半導體層
109．．．雜質半導體層
110．．．雜質半導體層
111．．．導電層
112．．．源極電極及汲極電極層
114．．．第二閘極絕緣層
115．．．導電層
116．．．第二閘極電極層
120．．．第一抗蝕劑掩模
121．．．第二抗蝕劑掩模
122．．．第三抗蝕劑掩模
130．．．灰色調掩模
131．．．基板
132．．．遮光部
133．．．繞射光柵部
135．．．半色調掩模
136．．．基板
137．．．半透光部
138．．．遮光部
140．．．開口部
140B．．．開口部
141．．．導電層
142．．．抗蝕劑掩模
143．．．第二閘極電極
143A．．．第二閘極電極
143B．．．第二閘極電極
144．．．像素電極
144A．．．像素電極
144B．．．像素電極
200．．．基板
202．．．第一閘極電極層
204．．．第一閘極絕緣層
205．．．導電層
206．．．導電層
207．．．半導體層
208．．．半導體層
209．．．雜質半導體層
210．．．雜質半導體層
211．．．導電層
212．．．源極電極及汲極電極層
214．．．第二閘極絕緣層
215．．．導電層
216．．．第二閘極電極層
220．．．第一抗蝕劑掩模
221．．．第二抗蝕劑掩模
222．．．第三抗蝕劑掩模
240．．．開口部
240B．．．開口部
241．．．導電層
242．．．抗蝕劑掩模
243．．．第二閘極電極
243A．．．第二閘極電極
243B．．．第二閘極電極
244．．．像素電極
244A．．．像素電極
244B．．．像素電極
300．．．基板
302．．．第一閘極電極層
304．．．第一閘極絕緣層
306．．．導電層
308．．．半導體層
310．．．雜質半導體層
312．．．源極電極及汲極電極層
314．．．第二閘極絕緣層
316．．．第二閘極電極層
350．．．基板
352．．．第一閘極電極層
354．．．第一閘極絕緣層
356．．．導電層
358．．．半導體層
360．．．雜質半導體層
362．．．源極電極及汲極電極層
364．．．第二閘極絕緣層
366．．．第二閘極電極層
400．．．像素部
402．．．掃描線驅動電路
404．．．信號線驅動電路
406．．．移位暫存器
408．．．類比開關
410．．．移位暫存器
412．．．緩衝器
421．．．框體
422．．．顯示用面板
423．．．主畫面
424．．．數據機
425．．．接收器
426．．．遙控操作機
427．．．顯示部
428．．．子畫面
429．．．揚聲器部
431．．．主體
432．．．顯示部
450．．．顯示面板
451．．．像素部
452．．．信號線驅動電路
453．．．掃描線驅動電路
454．．．調諧器
455．．．視頻信號放大電路
456．．．視頻信號處理電路
457．．．控制電路
458．．．信號分割電路
459．．．音頻信號放大電路
460．．．音頻信號處理電路
461‧‧‧控制電路
462‧‧‧輸入部
463‧‧‧揚聲器
481‧‧‧框體
482‧‧‧框體
483‧‧‧顯示部
484‧‧‧揚聲器
485‧‧‧麥克風
486‧‧‧操作鍵
487‧‧‧定位裝置
488‧‧‧表面影像拍攝裝置用透鏡
489‧‧‧外部連接端子插口
490‧‧‧耳機端子
491‧‧‧鍵盤
492‧‧‧外部存儲槽
493‧‧‧背面影像拍攝裝置
494‧‧‧燈
在附圖中：
圖1是說明薄膜電晶體的一例的圖；
圖2A至2C是說明薄膜電晶體的製造製程的一例的圖；
圖3A至3C是說明薄膜電晶體的製造製程的一例的圖；
圖4A至4C是說明薄膜電晶體的製造製程的一例的圖；
圖5A至5C是說明薄膜電晶體的製造製程的一例的圖；
圖6A和6B是說明薄膜電晶體的製造製程的一例的圖；
圖7A至7D是說明多級灰度掩模的圖；
圖8A至8C是說明顯示裝置的製造方法的一例的圖；
圖9A和9B是說明顯示裝置的製造方法的一例的圖；
圖10A至10C是說明應用於顯示裝置的薄膜電晶體的一例的圖；
圖11是說明薄膜電晶體的一例的圖；
圖12A至12C是說明薄膜電晶體的一例的用於計算的結構的圖；
圖13A和13B是說明圖12A至12C所示的結構的計算結果的圖；
圖14A和14B是說明圖12A至12C所示的結構的計算結果的圖；
圖15A和15B是說明圖12A至12C所示的結構的計算結果的圖；
圖16A和16B是說明圖12A至12C所示的結構的計算結果的圖；
圖17A和17B是說明圖12A至12C所示的結構的計算結果的圖；
圖18是說明圖12A至12C所示的結構的計算結果的圖；
圖19A至19C是說明薄膜電晶體的製造製程的一例的圖；
圖20A至20C是說明薄膜電晶體的製造製程的一例的圖；
圖21A至21C是說明薄膜電晶體的製造製程的一例的圖；
圖22A至22C是說明薄膜電晶體的製造製程的一例的圖；
圖23A和23B是說明薄膜電晶體的製造製程的一例的圖；
圖24A至24C是說明顯示裝置的製造方法的一例的圖；
圖25A和25B是說明顯示裝置的製造方法的一例的圖；
圖26A至26C是說明應用於顯示裝置的薄膜電晶體的一例的圖；
圖27A和27B是說明薄膜電晶體的一例的圖；
圖28A和28B是說明薄膜電晶體的一例的用於計算的結構的圖；
圖29是說明薄膜電晶體的一例的用於計算的結構的圖；
圖30是說明顯示裝置的結構的方框圖；
圖31A和31B是說明電子設備的圖；
圖32是說明電子設備的方塊圖；
圖33A至33C是說明電子設備的圖。
100．．．基板
102．．．第一閘極電極層
104．．．第一閘極絕緣層
106．．．半導體層
108．．．半導體層
110．．．雜質半導體層
112．．．源極電極及汲極電極層
114．．．第二閘極絕緣層
116．．．第二閘極電極層

Claims (17)

  1. 一種半導體裝置，包括：第一閘極電極層，在基板上；第一閘極絕緣層，在該第一閘極電極層上；第一半導體層，在該第一閘極絕緣層上；第二半導體層，在該第一半導體層上並與該第一半導體層接觸；源極電極層，在該第二半導體層上，該源極電極層重疊於該第一閘極電極層的第一部分；汲極電極層，在該第二半導體層上，該汲極電極層重疊於該第一閘極電極層的第二部分；第二閘極絕緣層，在該第二半導體層上；以及第二閘極電極層，在該第二閘極絕緣層上，該第二閘極電極層重疊於該第一部分和該第二部分之間的該第一閘極電極層的第三部分，其中，該第一半導體層的導電性高於該第二半導體層的導電性。
  2. 一種半導體裝置，包括：第一閘極電極層，在基板上；第一閘極絕緣層，在該第一閘極電極層上；導電層，在該第一閘極絕緣層上，該導電層重疊於該第一閘極電極層；半導體層，在該導電層和該第一閘極絕緣層上；源極電極層，在該半導體層上，該源極電極層重疊於 該第一閘極電極層的第一部分；汲極電極層，在該半導體層上的，該汲極電極層重疊於該第一閘極電極層的第二部分；第二閘極絕緣層，在該半導體層上；以及第二閘極電極層，在該第二閘極絕緣層上，該第二閘極電極層重疊於該第一部分和該第二部分之間的該第一閘極電極層的第三部分，其中，該半導體層接觸於該第一閘極電極層的該第三部分上的該第一閘極絕緣層。
  3. 如申請專利範圍第2項的半導體裝置，其中該源極電極及汲極電極層中的一者重疊於該導電層，而且該源極電極及汲極電極層中的另一者不重疊於該導電層。
  4. 一種半導體裝置，包括：第一閘極電極層，在基板上；第一閘極絕緣層，在該第一閘極電極層上；第一導電層，在該第一閘極絕緣層上，該第一導電層重疊於該第一閘極電極層的第一部分；第二導電層，在該第一閘極絕緣層上，該第二導電層重疊於該第一閘極電極層的第二部分；半導體層，在該第一及第二導電層和該第一閘極絕緣層上；源極電極層，在該半導體層上；汲極電極層，在該半導體層上；第二閘極絕緣層，在該半導體層上；以及 第二閘極電極層，在該第二閘極絕緣層上，該第二閘極電極層重疊於該第一部分和該第二部分之間的該第一閘極電極層的第三部分，其中，該半導體層接觸於該第一閘極電極層的該第三部分上的該第一閘極絕緣層。
  5. 一種半導體裝置，包括：第一閘極電極層，在基板上；第一閘極絕緣層，在該第一閘極電極層上；導電層，在該第一閘極絕緣層上，該導電層重疊於該第一閘極電極層的第二和第三部分之間的第一部分；半導體層，在該導電層和該第一閘極絕緣層上；源極電極層，在該半導體層上，該源極電極層重疊於該第一閘極電極層的該第二部分；汲極電極層，在該半導體層上，該汲極電極層重疊於該第一閘極電極層的該第三部分；第二閘極絕緣層，在該半導體層上；第二閘極電極層，在該第二閘極絕緣層上，該第二閘極電極層重疊於該第二部分和該第一部分之間的該第一閘極電極層的第四部分，以及該第三部分和該第一部分之間的該第一閘極電極層的第五部分，其中，該半導體層接觸於該第一閘極電極層的該第四和第五部分上的該第一閘極絕緣層。
  6. 如申請專利範圍第5項的半導體裝置，其中該源極電極及汲極電極層不重疊於該導電層。
  7. 一種顯示裝置，包括如申請專利範圍第1、2、4或5項的半導體裝置。
  8. 如申請專利範圍第7項的顯示裝置，其中該第二閘極電極層是與像素電極層相同的層。
  9. 如申請專利範圍第8項的顯示裝置，其中使用具有透光性的材料形成該像素電極層。
  10. 如申請專利範圍第1項的顯示裝置，其中該第二半導體層具有非晶結構。
  11. 如申請專利範圍第2、4或5項的顯示裝置，其中該半導體層具有非晶結構。
  12. 如申請專利範圍第1項的顯示裝置，其中該第一半導體層是添加具有一種導電型的雜質元素的微晶半導體層。
  13. 如申請專利範圍第2或5項的顯示裝置，其中該導電層是添加具有一種導電型的雜質元素的微晶半導體層。
  14. 如申請專利範圍第4項的顯示裝置，其中該第一導電層和該第二導電層是添加具有一種導電型的雜質元素的微晶半導體層。
  15. 如申請專利範圍第1項的顯示裝置，其中該第一半導體層是在非晶結構中包含氮或NH基並具有結晶區域的半導體層。
  16. 如申請專利範圍第2或5項的顯示裝置，其中該導電層是在非晶結構中包含氮或NH基並具有結晶區域的 半導體層。
  17. 如申請專利範圍第4項的顯示裝置，其中該第一導電層和該第二導電層是在非晶結構中包含氮或NH基並具有結晶區域的半導體層。
TW098125396A 2008-08-05 2009-07-28 半導體裝置及顯示裝置 TWI503988B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008202439 2008-08-05
JP2008202387 2008-08-05

Publications (2)

Publication Number Publication Date
TW201023366A TW201023366A (en) 2010-06-16
TWI503988B true TWI503988B (zh) 2015-10-11

Family

ID=41652053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098125396A TWI503988B (zh) 2008-08-05 2009-07-28 半導體裝置及顯示裝置

Country Status (4)

Country Link
US (1) US9000441B2 (zh)
JP (1) JP5650895B2 (zh)
KR (1) KR101617202B1 (zh)
TW (1) TWI503988B (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5384088B2 (ja) * 2008-11-28 2014-01-08 株式会社ジャパンディスプレイ 表示装置
US8748892B2 (en) * 2009-10-09 2014-06-10 Lg Display Co., Ltd. Thin film transistor and method for fabricating the same
KR102065330B1 (ko) 2009-10-16 2020-01-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR101750982B1 (ko) 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011099336A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5752447B2 (ja) 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
US8410486B2 (en) * 2010-05-14 2013-04-02 Semiconductor Energy Labortory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8735231B2 (en) 2010-08-26 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of dual-gate thin film transistor
KR101979758B1 (ko) 2010-08-27 2019-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
KR101177873B1 (ko) * 2010-10-29 2012-08-28 서종현 박막트랜지스터 제조방법
US8405085B2 (en) * 2010-12-01 2013-03-26 Au Optronics Corporation Thin film transistor capable of reducing photo current leakage
JP5961391B2 (ja) * 2011-01-26 2016-08-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20120299074A1 (en) * 2011-05-24 2012-11-29 Sharp Kabushiki Kaisha Semiconductor device
JP6099336B2 (ja) 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
CN103474473B (zh) * 2013-09-10 2016-02-03 深圳市华星光电技术有限公司 一种薄膜晶体管开关及其制造方法
JP6104775B2 (ja) * 2013-09-24 2017-03-29 株式会社東芝 薄膜トランジスタ及びその製造方法
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
CN104241297B (zh) * 2014-08-25 2017-12-08 京东方科技集团股份有限公司 阵列基板及其制造方法和显示面板
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
CN105140291B (zh) * 2015-07-13 2019-01-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及显示装置
KR102483953B1 (ko) * 2015-10-16 2023-01-03 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 유기 발광 표시 장치
WO2017159625A1 (ja) * 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
CN108780755A (zh) * 2016-03-18 2018-11-09 三菱电机株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置以及薄膜晶体管的制造方法
KR20210119611A (ko) 2020-03-24 2021-10-06 삼성디스플레이 주식회사 표시 장치
CN111403425B (zh) * 2020-03-31 2023-04-14 成都京东方显示科技有限公司 阵列基板及其制作方法、显示面板
CN112490275B (zh) * 2020-12-03 2023-04-21 湖北长江新型显示产业创新中心有限公司 显示面板及其制作方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060027804A1 (en) * 2004-08-03 2006-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS5799732A (en) 1981-10-20 1982-06-21 Shunpei Yamazaki Semi-amorphous semiconductor
US5221631A (en) 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
JP2839529B2 (ja) 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
JPH05190857A (ja) 1992-01-10 1993-07-30 Toshiba Corp 薄膜トランジスタ
JPH06202156A (ja) 1992-12-28 1994-07-22 Sharp Corp ドライバーモノリシック駆動素子
KR950000937U (ko) 1993-06-30 1995-01-03 운전식 균형장치
JP3253808B2 (ja) 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
JP2002182245A (ja) 2000-12-15 2002-06-26 Sharp Corp アクティブマトリクス基板の製造方法
US6982194B2 (en) 2001-03-27 2006-01-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7189997B2 (en) 2001-03-27 2007-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6639246B2 (en) 2001-07-27 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2007049171A (ja) * 2006-08-30 2007-02-22 Chi Mei Electronics Corp 微結晶薄膜トランジスタを用いた画像表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060027804A1 (en) * 2004-08-03 2006-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP5650895B2 (ja) 2015-01-07
KR20100017059A (ko) 2010-02-16
JP2010062536A (ja) 2010-03-18
US20100032679A1 (en) 2010-02-11
US9000441B2 (en) 2015-04-07
KR101617202B1 (ko) 2016-05-02
TW201023366A (en) 2010-06-16

Similar Documents

Publication Publication Date Title
TWI503988B (zh) 半導體裝置及顯示裝置
JP7289021B1 (ja) 半導体装置
TWI492386B (zh) 薄膜電晶體及顯示裝置
TWI462299B (zh) 薄膜電晶體及顯示裝置
TWI450396B (zh) 薄膜電晶體和顯示裝置
TWI493720B (zh) 發光裝置
JP5498689B2 (ja) 薄膜トランジスタ、及び表示装置
TWI489558B (zh) 薄膜電晶體及其製造方法
US8039842B2 (en) Thin film transistor and display device including thin film transistor
JP5537819B2 (ja) 薄膜トランジスタ及び表示装置
JP5527966B2 (ja) 薄膜トランジスタ
TWI471639B (zh) 顯示裝置
JP5235454B2 (ja) 薄膜トランジスタ及び表示装置
JP5437661B2 (ja) 半導体装置及び表示装置
JP5498711B2 (ja) 薄膜トランジスタ
JP5538641B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees