JP2015133502A5 - - Google Patents

Claims (7)

1. 基板と、
   前記基板上の絶縁層と、
   前記基板上の第１のトランジスタと、
   前記絶縁層上の第２のトランジスタと、を有し、
   前記第１のトランジスタは、第１のゲート電極と、前記第１のゲート絶縁層と、前記第１のゲート絶縁層を介して前記第１のゲート電極と重なる領域を有する第１の酸化物半導体層と、前記第１の酸化物半導体層と電気的に接続された第１のソース電極と、前記第１の酸化物半導体層と電気的に接続された第１のドレイン電極と、を有し、
   前記第２のトランジスタは、第２のゲート電極と、前記第２のゲート絶縁層と、前記第２のゲート絶縁層を介して前記第２のゲート電極と重なる領域を有する第２の酸化物半導体層と、前記第２の酸化物半導体層と電気的に接続された第２のソース電極と、前記第２の酸化物半導体層と電気的に接続された第２のドレイン電極と、を有し、
   前記絶縁層は、前記第１の酸化物半導体層と重なる領域を有さず、且つ前記第２の酸化物半導体層と重なる領域を有し、
   前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、真性又は実質的に真性な酸化物半導体を有し、
   前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、微結晶部を有し、
   前記微結晶部は、粒径が１ｎｍ以上２０ｎｍ以下の結晶粒を含むことを特徴とする半導体装置。
2. 請求項１において、
   前記第１のドレイン電極は、前記第２のソース電極と電気的に接続され、
   前記第２のゲート電極は、前記第２のソース電極と電気的に接続されていることを特徴とする半導体装置。
3. 請求項１又は２において、
   前記第１のトランジスタは、第３のゲート絶縁層と、前記第３のゲート絶縁層を介して前記第１の酸化物半導体層と重なる領域を有する第３のゲート電極と、を有することを特徴とする半導体装置。
4. 請求項１乃至３のいずれか一において、
   前記第１のトランジスタのチャネル長は、前記第２のトランジスタのチャネル長よりも大きいことを特徴とする半導体装置。
5. 請求項１乃至４のいずれか一において、
   前記第１の酸化物半導体層の厚さは、前記第２の酸化物半導体層の厚さよりも小さいことを特徴とする半導体装置。
6. 請求項１乃至５のいずれか一において、
   前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、Ｉｎ、Ｇａ、及びＺｎを有することを特徴とする半導体装置。
7. 請求項１乃至６のいずれか一において、
   前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々の結晶化率は、８０％以上であることを特徴とする半導体装置。