JPH03171775A - 薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜トランジスタおよびその製造方法に関す
るものである。

〔従来の技術〕

薄膜トランジスタとして、コブラナー型と呼ばれるもの
がある。

第４図は従来のコブラナー型薄膜トランジスタの断面を
示したもので、図中１はガラス等からなる絶縁性基板で
ある。この基板１上にはｉ型アモルファス●シリコン（
ｉ−ａ−Ｓｔ）等からなる半導体層２が形成されており
、この半導体層２の上には、そのチャンネル部をはさん
で、ソース電極４ａおよびドレイン電極４ｂが形成され
ている。

なお、このソース，ドレイン電極４ｇ，４ｂは、半導体
層２の上に形成したｎ型アモルファス・シリコン（ｎ”
−ａ−Ｓｔ）等からなるｎ型半導体層３の上に形成され
ている。また、５は前記半導体層２およびソース，ドレ
イン電極４ａ，４ｂの上にほぼ均一厚さに形成された窒
化シリコン（ＳＩ　Ｎ）等からなるゲート絶縁膜、６は
上記ゲート絶縁膜５の上に半導体層２と対向させて形成
されたゲート電極であり、前記ゲート絶縁膜５の膜厚は
、トランジスタにもたせるＶ，−ＩＤ特性に応じて決め
られている。

〔発明が解決しようとする課題〕 しかしながら、上記従来の薄膜トランジスタは、そのゲ
ート絶縁膜５を半導体層２およびソース，ドレイン電極
４ａ，４ｂの上にほぼ均一厚さに形成したものであり、
このゲート絶縁膜５の膜厚はトランジスタのＶ，−ＩＬ
＋特性に応じて決っているため、ゲート電極６とソース
，ドレイン電極４ａ，４ｂとの間に絶縁破壊を生じると
いう問題をもっていた。

これは、ソース．ドレイン電極４ａ，４ｂ上のゲート絶
縁膜５の膜厚が半導体層２上のゲート絶縁膜５の膜厚と
同じであるため、ゲート電極６の両側部とソース．ドレ
イン電極４ａ，４ｂとの間の絶縁耐圧が十分でないから
である。なお、ソース，ドレイン電極４ａ，４ｂの側縁
のエッジ部に対応する部分（第４図においてゲート絶縁
１ｉ１５の膜面が斜めに立上がっている部分）のゲート
絶縁膜５の膜厚はソース，ドレイン電極４ａ．４ｂ上の
膜厚よりも薄くなっているため、この部分の耐圧性が特
に悪い。このため、上記従来の薄膜トランジスタでは、
ゲート電極６に印加する電圧を高くすると、ゲート電極
６とソース，ドレイン電極４ａ，４ｂとの間に絶縁破壊
を生じてしまう。

本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、ゲート電極とソース
，ドレイン電極との間の耐圧性を向上させて、ゲート電
極とソース，ドレイン電極との間の絶縁破壊を確実に防
ぐことができる薄膜トランジスタを提供するとともに、
あわせてその製造方法を提供することにある。

〔２ｌ８を解決するための手段〕 本発明の薄膜トランジスタは、半導体層と、この半導体
層の上にそのチャンネル部をはさんで形成されたソース
．ドレイン電極と、前記半導体層およびソース．ドレイ
ン電極の上に形成されたゲート絶縁膜と、このゲート絶
縁膜の上に形成されたゲート電極とからなる薄膜トラン
ジスタにおいて、前記ゲート絶縁膜の膜厚を、前記ソー
ス，ドレイン電極のチャンネル部側の側縁より僅かにチ
ャンネル部側に煽った位置からソース．ドレイン電極上
にわたって厚くしたことを特徴とするものである。

この薄膜トランジスタの一実施態様としては、上記ゲー
ト絶縁膜を、半導体層およびソース．ドレイン電極の上
にほぼ均一厚さに形戊された下部絶縁層と、この下部絶
縁層の上にその全面にわたって形成された絶縁性の金属
酸化物層と、この金属酸化物層の上にソース．ドレイン
電極上に対応させて形成された上部絶縁層とからなる積
層構造とすることが考えられる。

また、本発明の薄膜トランジスタの製造方法は、ゲート
絶縁膜を上記下部絶縁層と絶縁性の金属酸化物層と上部
絶縁層とからなる積層構造とする場合に適用されるもの
で、半導体層の上にソース，ドレイン電極を形成した後
、前記半導体層およびソース．ドレイン電極の上に、ゲ
ート絶縁膜となる下部絶縁層と金属酸化物層と上部絶縁
層とを順次堆積させ、前記上部絶縁層のソース．ドレイ
ン電極間に対応する部分を前記金属酸化物層をエッチン
グストッパ層としてエッチング除去した後、その上にゲ
ート電極を形成することを特徴とするものである。

〔作用〕

本発明の薄膜トランジスタによれば、そのゲ−ト絶縁膜
の膜厚を、ソース，ドレイン電極のチャンネル部側の側
縁より僅かにチャンネル部側に偏った位置からソース．
ドレイン電極上にわたって厚くしているから、ソース，
ドレイン電極上およびその側縁のエッジ部に対応する部
分のゲート絶緑膜の膜厚を十分な厚さにすることができ
、したがって、ゲート電極とソース，ドレイン電極との
間の耐圧性を向」ニさせて、ゲート屯極とソースドレイ
ン電極との間の絶縁破壊を確実に防ぐことができる。

また、上記本発明の薄膜トランジスタにおいて、上記ゲ
ート絶縁膜を、半導体層およびソース，ドレイン電極の
上にほぼ均一厚さに形成された下部絶縁層と、この下部
絶縁層の上にその全面にわたって形成された絶縁性の金
属酸化物層と、この金属酸化物層の上にソース，ドレイ
ン電極に対応させて形成された上部絶縁層とからなる積
層構造とすれば、このゲート絶縁膜を、その下部絶縁層
と金属酸化物層と上部絶縁層とを順次堆積させ、前記上
部絶縁層のソース．ドレイン電極間に対応する部分を前
記金属酸化物層をエッチングストツバ層としてエッチン
グ除去する方法で容易に形成することができる。

また、本発明の薄膜トランジスタの製造方法は、ゲート
絶縁膜を、その下部絶縁層と絶縁性の金属酸化物層と上
部絶縁層とを順次堆積させ、前把上部絶縁層のソース，
ドレイン電極間に対応する部分を前記金属酸化物層をエ
ッチングストツバ層としてエッチング除表して形成する
ものであるから、半導体層のチャンネル部の上のゲート
絶縁膜は前記ｆ部絶縁層と前記金属酸化物層とからなる
所望の膜１１の絶縁膜とし、ソース，ドレイン電極上の
ゲート絶縁膜は前記下部絶縁層と金属酸化物層と上部絶
縁層とからなる十分な厚さの三層膜とした薄膜トランジ
スタを製逍することができる。

〔実施例〕

以下、本発明の一実施例を第１図および第２図を参魚し
て説明する。

第１図は本実施例の薄膜トランジスタの断面を示したも
ので、図中１１はガラス等からなる絶縁性基板である。

この基板１１上にはｉ型アモルファス・シリコン（ｉ−
ａ−Ｓｉ）等からなる半導体層１２が形成されており、
この半導体層１２の上には、そのチャンネル部をはさん
で、ソース電極１４ａおよびドレイン電極１４ｂが形成
されている。なお、このソース，ドレイン電極１４ａ．
１４ｂは、半導体層１２の上に形成したｎ型アモルファ
ス・シリコン（ｎ”−ａ−Ｓｉ）等からなるｎ型半導体
層１３の上に形成されている。また、１５は前記半導体
層１２およびソース，ドレイン電極１４ａ，１４ｂの上
に形成されたゲート絶縁膜、１６は上記ゲート絶縁膜１
５の上に半導体層１２と対向させて形成されたゲート電
極である。

そして、前記ゲート絶縁膜１５は、前記半導体層１２お
よびソース，ドレイン電極１４ａ，１４ｂの上にほほ均
一厚さに形成された窒化シリコン（ＳＩＮ）等からなる
下部絶縁層１５ａと、この下部絶縁層１５ａの上にその
全面にわたって形或されたアルミナ（Ａρ，０，）等か
らなる絶縁性の金属酸化物層１５ｂと、この金属酸化物
層１５ｂの上にソース，ドレイン電極１４ａ，１４ｂ上
に対応させて形成された窒化シリコン（ＳＩ　Ｎ）等か
らなる上部絶縁層１５ｃとからなる積層構造とされてお
り、前記上部絶縁層１５ｃは、ソース，ドレイン電極１
４ａ，１４ｂのチャンネル部側の側縁より僅かにチャン
ネル部側に偏った位置からソース，ドレイン電極１４ａ
，１４ｂ上にわたって形或されている。

すなわち、この実施例の薄膜トランジスタは、そのゲー
ト絶縁ＩｌＩ１５の膜厚を、ソース，ドレイン電極１４
ａ．１４ｂのチャンネル部側の側縁より僅かにチャンネ
ル部側に偏った位置からソース，ドレイン電極１４ａ，
１４ｂ上にわたって厚くしたもので、このゲート絶縁膜
１５のうち、半導体層１２のチャンネル部上の部分は、
下部絶縁層１５ａとその上の絶縁性金属酸化物層１５ｂ
とからなる二層膜とされ、ソース，ドレイン電極１４ａ
，１４ｂ上の部分は、下部絶縁層１．　５　ａと絶縁性
会属酸化物層１５ｂと上部絶縁層１５ｃとからなる三層
膜とされている。なお、半導体層１２のチャンネル部上
のゲート絶縁膜１５（下部絶縁層１５ａと金属酸化物層
１５ｂとの二層膜）の膜厚は、トランジスタにもたせる
ＶＧ−１０特性に応じて決められている。

そして、この薄膜トランジスタでは、そのゲート絶縁膜
１５の膜厚を、ソース，ドレイン＠極１４ａ，１４ｂの
チャンネル部側の側縁より僅かにチャンネル部側に偏っ
た位置からソース，ドレイン電極１４ａ，１４ｂ上にわ
たって厚くしているから、ソース，ドレイン電極１４ａ
，１４ｂ上およびその側縁のエッジ部に対応する部分の
ゲート絶縁膜１５の膜厚を十分な厚さにすることができ
、したがって、ゲート電極１６とソース．ドレイン電極
１４ａ，１４ｂとの間の耐江性を向上させて、ゲート電
極１６とソース，ドレイン電極１４ａ．１４ｂとの間の
絶縁破壊を確実に防ぐことができる。

また、上記実施例のように、上記ゲート絶縁膜１５を、
半導体層１２およびソース，ドレイン電極１４ａ，１４
ｂの上にほぼ均一厚さに形成された下部絶縁層１５ａと
、この下部絶縁層１５ａの上にその全面にわたって形成
された絶縁性金属酸化物層１５ｂと、この金属酸化物層
１５ｂの上にソース，ドレイン電極１４ａ，１４ｂに対
応させて形成された上部絶縁層１５ｃとからなる積層構
造とすれば、このゲート絶縁膜１５を、その下部絶縁層
１５ａと金属酸化物層１５ｂと上部絶縁層１５ｃとを順
次堆積させて前記上部絶縁層１５ｃのソース，ドレイン
電極１４ａ，１４ｂ間に対応する部分を前記金属酸化物
層１５ｂをエッチングスタッパとしてエッチング除去す
る方法で容易に形成することができる。

第２図は上記実施例の薄膜トランジスタの製造方法を王
程順に示したもので、この薄膜トランジスタは次のよう
にして製造する。

まず、第２図（ａ）に示すように、基板１１上に半導体
層１２を形成し、この半導体層１２の上にｎ型半導体層
１３およびソース，ドレイン電極１４ａ，１４ｂを形成
した後入前記半導体層１２およびソース，ドレイン電極
１４ａ，１４ｂの上に、ゲート絶縁膜１５となる下部絶
縁層１５ａと絶縁性金属酸化物層１５ｂと上部絶縁層１
５ｃとを順次惟積させる。

次に、第２図（ｂ）に示すように、前記上部絶縁層１５
ｃのソース，ドレイン電極１４ａ，１４ｂ間に対応する
部分を、その下の前記金属酸化物層１５ｂをエッチング
ストツバ層として、ソース．ドレイン電極１４ａ，１４
ｂの間隔より僅かに狭い幅にエッチング除去する。この
場合、上部絶縁層１５ｃのエッチングは、窒化シリコン
等からなる絶縁層１５ｃをアルミナ等からなる金属酸化
物層１５ｂに対して高い選択比でエッチングする条件で
行なえばよく、このような条件で上部絶縁層１５ｃをエ
ッチングすれば、半導体層１２のチャンネル部の上に、
下部絶縁層１５ａと金属酸化物層１５ｂとからなる所望
の膜厚（トランジスタにもたせるＶ，−ＩＤ特性に応じ
て決められる膜厚）のゲート絶縁膜１５を残すことがで
きる。

この後は、第２図（Ｃ）に示すように、上記ゲート絶縁
膜１５の上にゲート電極１６を形成して、薄膜トランジ
スタを完成する。

この薄膜トランジスタの製造方法は、ゲート絶縁膜１５
を、その下部絶縁層１５ａと絶縁性金属酸化物層１５ｂ
と上部絶縁層１５Ｃとを順次堆積させ、前記上部絶縁層
１５Ｃのソース，ドレイン電極１４ａ．１４ｂ間に対応
する部分を前記金属酸化物層１５ｂをエッチングストツ
バ層としてエッチング除去して形成するものであるから
、半導体層１２のチャンネル部の上のゲート絶縁膜１５
は下部絶縁層１５ａと絶縁性金属酸化物層１５ｂとから
なる所望の膜厚の絶縁膜とし、ソース，ドレイン電極１
４ａ，１４ｂ上のゲート絶縁膜１５は前記下部絶＆１層
１５ａと絶縁性金属酸化物層１５ｂと上部絶縁層１５ｃ
とからなる十分な厚さの三層膜と・した薄膜トランジス
タを製造することができる。

なお、上記実施例では、ゲート絶縁膜１５を、半導体層
１２およびソース，ドレイン電極１４ａ，１４ｂの上に
ほぼ均一厚さに形成された下部絶縁層１５ａと、この下
部絶縁層１５ａの上にその全面にわたって形成された絶
縁性金属酸化物層１５ｂと、この金属酸化物層１５ｂの
上にソース，ドレイン電極１４ａ，１４ｂに対応させて
形成された上部絶縁層１５ｃとからなる三層膜としてい
るが、このゲート絶縁膜は、前記下部絶縁層１．　５　
ａと前記上部絶縁層１５ｃとの二層膜でもよいし、また
、一層の絶縁膜を厚く形成し、そのソース，ドレイン竃
極１４ａ，１４ｂ間に対応する部分の膜厚をエッチング
によりトランジスタにもたせるＶＧ−ＩＤ特性に応じて
決められる膜＋Ｖまで薄くした構造としてもよい。また
、上記実施例の薄膜トランジスタは、そのゲート絶縁膜
１５の半導体層１２との界面に電荷蓄積機能をもたせる
ことにより、メモリ素子としても使用することができる
。

第３図は本発明の他の丈施例を示している。この実施例
の薄膜トランジスタは、メモリ素子として使用されるも
ので、逆スタガー型の薄膜トランジスタと、スタガー型
の薄膜トランジスタとを組合わせた構戊となっている。

この丈施例の薄膜トランジスタの構造を説明すると、第
３図において、２２は絶縁性基板２１上に形成された下
部ゲート電極、２３はこの下部ゲート電極２２の上に形
戊された下部ゲート絶縁膜である。この下部ゲート絶縁
膜２３の上には、前記下部ゲートｍ極２２に対向させて
半導体層（ｉ型半導体層）２４が形成されており、この
半導体層２４の上には、ｎ型半導体層２５を介してソー
ス電極２６ａおよびドレイン電極２６ｂが形成されてい
る。また、前記半導体層２４およびソース，ドレイン電
極２６ａ．２６ｂの上には、上部ゲート絶縁膜２７が形
成されており、この上部ゲート絶縁膜２７の上には前記
半導体層２４とχ１向させて上部ゲート電極２８が形成
されている。

そして、逆スタガー型薄膜トランジスタは、上記下部ゲ
ート？ｌｉ極２２と、下部ゲート絶縁膜２３と、半導体
層２４およびソース，ドレイン電極２６ａ．２６ｂとで
構戊されており、スタガー型薄膜トランジスタは、上記
半導体層２４およびソース．ドレイン電極２６ａ，２６
ｂと、上部ゲ−ト絶縁膜２７と、上部ゲート電極２８と
で構成されている。

また、上記逆スタガー型薄膜トランジスタのゲート絶縁
膜である下部ゲート絶縁膜２３は、窒化シリコン（Ｓｉ
　Ｎ）からなっており、その半導体層２４とのｗ面は、
シリコン（Ｓｉ　）の組成比を大きくして電荷蓄積機能
をもたせた電荷トラップ層２３ａとされている。

また、上記コブラナー型薄膜トランジスタのゲート絶縁
膜である上部ゲート絶縁膜２７は、前述した実施例と同
様に、半導体層２４およびソース２ド！ノイン電極２６
ａ，２６ｂの上にほぼ均一厚さに形或された窒化シリコ
ン（ＳＩＮ）等からなる下部絶縁層２７ａと、この下部
絶縁層２７ａの上にその全面にわたって形成されたアル
ミナ（ＡｆｌｚＯｉ）等からなる絶縁性の金属酸化物層
２７ｂと、この金属酸化物層２７ｂの上にソース，ドレ
イン電極２６ａ，２６ｂ上に対応させて形成された窒化
シリコン（ＳＩ　Ｎ）等からなる上部絶縁層２７ｃとか
らなる８ｉ層構造とされており、前記上部絶縁層２７ｃ
は、ソース，ドレイン電極２６ａ，２６ｂのチャンネル
部側の側縁より僅かにチャンネル部側に偏った位置から
ソース，ドレイン電極２６ａ，２６ｂ上にわたって形或
されている。

この実施例の薄膜トランジスタは、逆スタガー型薄膜ト
ランジスタのゲート電極（下部ゲート電極）２２に書込
み消去電圧を印加して書込みおよび消去を行ない、コプ
ラナー型薄膜トランジスタのゲート電極（上部ゲート電
極）２８に読出し電圧を印加して読出しを行なうもので
、電Ｇｔは、下部ゲート絶縁膜２３の電荷トラップ層２
３ａにトラップされる。

そして、この実施例の薄膜トランジスタにおいても、上
記コプラナー型薄膜トランジスタのゲート絶縁膜（上部
ゲート絶縁膜）２７の膜厚を、ソース，ドレイン電極２
６ａ，２６ｂのチャンネル部側の側縁より僅かにチャン
ネル部側に偏った位置からソース，ドレイン電極２６ａ
，２６ｂ上にわたって厚くしているから、ソース，ドレ
イン電極２６ａ．２６ｂ上およびその側縁のエッジ部に
対応する部分のゲート絶縁膜２７の膜厚を十分な厚さに
することができ、したがって、コブラナー型薄膜トラン
ジスタのゲート電極（上部ゲート電！）２８と上ｌ己ソ
ース，ドレイン・電極２６ａ，２６ｂとの間の耐圧性を
向上させて、ゲート電極２８とソース，ドレイン電極２
６ａ，２６ｂとの間の絶縁破壊を確実に防ぐことができ
る。

なお、この実施例の薄膜トランジスタは、基板２１上に
下部ゲート電極２２と下部ゲート絶縁膜２３を形成し、
その上に前述した丈施例の製造方法と同様にして半導体
層２４とｎ型半導体層２５およびソース，ドレイン電極
２６ａ．２６ｂと上部ゲート絶縁膜２７と上部ゲート電
極２８を形成する方法で製造することができるから、そ
の製造方法の説明は省略する。

また、この実施例では、逆スタガー型薄膜トランジスタ
のゲート絶縁膜（下部ゲート絶録膜）２３に電荷蓄積機
能をもたせているが、これと逆に、コブラナー型薄膜ト
ランジスタのゲート絶縁膜（上部ゲート絶縁膜）２７に
電荷蓄積機能をもたせてもよく、その場合は、コブラナ
ー型薄膜トランジスタのゲート電極（上部ゲート電極）
２８に書込み消去電圧を印加して書込みおよび消去を行
ない、逆スタガー型薄膜トランジスタのゲート電極（下
部ゲート電極）２２に読出し電圧を印加して読出しを行
なえばよい。

さらに、この丈施例では、コブラナー型薄膜トランジス
タのゲート絶縁１１！！：（上部ゲート絶縁＠）２７を
、半導体層２４およびソース，ドレイン電極２６ａ．２
６ｂの上にほぼ均一厚さに形成された下部絶縁層２７ａ
と、この下部絶縁層２７ａの上にその全面にわたって形
成された絶縁性金属酸化物層２７ｂと、この金属酸化物
層２７ｂの上にソース，ドレイン電極２６ａ，２６ｂに
対応させて形成された上部絶縁層２７ｃとからなる三層
膜としているが、このゲート絶縁膜は、前記下部絶縁層
２７ａと前記上部絶縁層２７ｃとの二層膜でもよいし、
また、一層の絶縁膜を厚く形成し、そのソース，ドレイ
ン電極２６ａ，２６ｂ間に対応する部分の膜厚をエッチ
ングによりトランジスタにもたせるＶＧ−ＩＤ特性に応
じて決めらる膜厚本発明の薄膜トランジスタによれば、
そのゲート絶縁膜の膜厚を、ソース，ドレイン電極のチ
ャンネル部側の側縁より僅かにチャンネル部側に偏った
位置からソース９　ドレイン電極上にわたって厚くして
いるから、ソース，ドレイン電極上およびその側縁のエ
ッジ部に対応する部分のゲート絶縁膜の膜厚を十分な厚
さにすることができ、したがって、ゲート電極とソース
，ドレイン電極との間の耐圧性を向上させて、ゲート電
極とソース．ドレイン電極との間の絶縁破壊を確火に防
ぐことができる。

また、上記本発明の薄膜トランジスタにおいて、上記ゲ
ート絶縁篇を、半導体層およびソース．ドレイン電極の
上にほぼ均一厚さに形成された下部絶緑層と、このｆ部
絶縁層の上にその全面にわたって形成された絶縁性の金
属酸化物層と、この金属酸化物層の上にソース，ドレイ
ン電極に対応させて形成された上部絶縁層とからなる積
層構造とすれば、このゲート絶縁膜を、その下部絶縁層
と金属酸化物層と上部絶縁層とを順次堆積させ、前記上
部絶縁層のソース，ドレイン電極間に文・１応ずる部分
を前記金属酸化物層をエッチングストッパ層としてエッ
チング除去する方法で容易に形或することができる。

また、本発明の薄膜トランジスタの製造方法は、ゲート
絶縁膜を、その下部絶縁層と絶縁性の金属酸化物層と上
部絶縁層とを順次堆積させ、前記上部絶縁層のソース．
ドレイン電極間に対応する部分を前記金属酸化物層をエ
ッチングストッパ層としてエッチング除去して形成する
ものであるから、半導体層のチャンネル部の上のゲート
絶縁膜は前記下部絶縁層と前記金属酸化物層とからなる
所望の膜厚の絶縁膜とし、ソース，ドレイン電極上のゲ
ート絶縁膜は前記下部絶縁層と金属酸化・物層と上部絶
ｎ層とからなる十分な厚さの三層膜とした薄膜トランジ
スタを製造することができる。

【図面の簡単な説明】

第１図および第２図は本発明の一大施例を示す薄膜トラ
ンジスタの断面図およびその製造工程図、第３図は本発
明の他の実施例を示す薄膜トランジスタの断面図、第４
図は従来の薄膜トランジスタの断面図である。 １１・・・基板、１２・・・半導体層、１３・・・ｎ型
半導体層、１４ａ・・・ソース電極、１４ｂ・・・ドレ
イン電極、１５・・・ゲート絶縁膜、１５ａ・・・下部
絶繰層、１５ｂ・・・金属酸化物層、１５ｃ・・・上部
絶縁順、１６・・・ゲート電極、２１・・・基板、２２
・・・下部ゲート電極、２３・・・下部ゲート絶縁膜、
２４・・・半導体層、２５・・・ｎ型半導体層、２６ａ
・・・ソース電極、２６ｂ・・・ドレイン電極、２７・
・・ゲート絶縁膜、２７ａ・・・下部絶縁層、２７ｂ・
・・金属酸化物層、２７Ｃ・・・上部絶縁層、２８・・
・上部ゲート電極。

Claims (3)

【特許請求の範囲】
1. （１）半導体層と、この半導体層の上にそのチャンネル
   部をはさんで形成されたソース、ドレイン電極と、前記
   半導体層およびソース、ドレイン電極の上に形成された
   ゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲ
   ート電極とからなる薄膜トランジスタにおいて、前記ゲ
   ート絶縁膜の膜厚を、前記ソース、ドレイン電極のチャ
   ンネル部側の側縁より僅かにチャンネル部側に偏った位
   置からソース、ドレイン電極上にわたって厚くしたこと
   を特徴とする薄膜トランジスタ。
2. （２）ゲート絶縁膜は、半導体層およびソース、ドレイ
   ン電極の上にほぼ均一厚さに形成された下部絶縁層と、
   この下部絶縁層の上にその全面にわたって形成された絶
   縁性の金属酸化物層と、この金属酸化物層の上にソース
   、ドレイン電極に対応させて形成された上部絶縁層とか
   らなっていることを特徴とする請求項１に記載の薄膜ト
   ランジスタ。
3. （３）半導体層の上にソース、ドレイン電極を形成した
   後、前記半導体層およびソース、ドレイン電極の上に、
   ゲート絶縁膜となる下部絶縁層と絶縁性の金属酸化物層
   と上部絶縁層とを順次堆積させ、前記上部絶縁層のソー
   ス、ドレイン電極間に対応する部分を前記金属酸化物層
   をエッチングストッパ層としてエッチング除去した後、
   その上にゲート電極を形成することを特徴とする薄膜ト
   ランジスタの製造方法。