JPH0669097B2 - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH0669097B2 JPH0669097B2 JP26335085A JP26335085A JPH0669097B2 JP H0669097 B2 JPH0669097 B2 JP H0669097B2 JP 26335085 A JP26335085 A JP 26335085A JP 26335085 A JP26335085 A JP 26335085A JP H0669097 B2 JPH0669097 B2 JP H0669097B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- region
- gate electrode
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
〔産業上の利用分野〕 本発明は電界効果型トランジスタの構造に関し、特に微
細構造の薄膜トランジスタに関する。 〔発明の概要〕 本発明は、絶縁基板や絶縁層で被覆された基板上に形成
される薄膜の半導体層を活性領域とする電界効果型トラ
ンジスタにおいて、ゲート電極の上面及び側面を絶縁層
で被覆して該絶縁層に隣接してソース、ドレイン取り出
し電極を有する構造とすることにより、その構造を微細
な構造とし高集積が可能な電界効果型トランジスタを実
現するものである。 〔従来の技術〕 絶縁基板や絶縁層で被覆された基板上に形成される薄膜
の島状半導体層を活性領域とする所謂SOI（シリコン・
オン・インシュレーター）構造の電界効果型トランジス
タの研究、開発が進められている。 ところで、従来の電界効果型トランジスタにおいては、
そのデバイス構造として、第５図及び第６図に示すよう
な構造のものが周知である。 即ち、先ず第５図に示すようなバルク型の電界効果型ト
ランジスタは、半導体基板51に素子分離領域52,ソース5
3,ドレイン54がそれぞれ形成され、該ソース53とドレイ
ン54の間のチャンネル形成領域55上には、ゲート酸化膜
56を介してゲート電極57が形成されている。このゲート
電極57は層間絶縁膜58に被覆され、上記ソース53にはソ
ース取り出し電極59、上記ドレイン54にはドレイン取り
出し電極60がそれぞれ接続している。 また、第６図に示すような薄膜型の電界効果型トランジ
スタは、絶縁基板61上に島状半導体層が形成され、この
島状半導体層にソース62、ドレイン63、チャンネル形成
領域64がそれぞれ形成されている。チャンネル形成領域
64上にはゲート酸化膜65を介してゲート電極66が形成さ
れ、ゲート電極66は層間絶縁膜67に被覆されている。層
間絶縁膜67は窓明けされて、ソース62と接続するソース
取り出し電極68及びドレイン63と接続するドレイン取り
出し電極69がそれぞれ形成されている。 〔発明が解決しようとする問題点〕 上述のような薄膜型の電界効果型トランジスタは、素子
の分離が容易であって、微細化に適した構造を有してい
る。 然しながら、第５図に示すバルク型の電界効果型トラン
ジスタと第６図に示す薄膜型の電界効果型トランジスタ
を対比してみると、第６図に示す薄膜型の電界効果型ト
ランジスタは、単に半導体基板51を絶縁基板61に変更
し、素子分離領域52が不要なため該素子分離領域52を削
除した断面形状ということができる。そして、それぞれ
バルク型と薄膜型の電界効果型トランジスタの基板の主
面に沿った横方向の寸法を対比すると、バルク型のソー
ス53,ドレイン54,ゲート電極57,チャンネル形成領域55
等の大きさは、薄膜型のソース62,ドレイン63,ゲート電
極66,チャンネル形成領域64等と略同等の大きさであ
り、素子の寸法の縮小化に関して、十分なまでに縮小化
されているとは言い難い。 そこで、本発明は、このような点に鑑みてなされたもの
であって、微細な構造を有する電界効果型トランジスタ
の提供を目的とする。 〔発明が解決しようとする問題点〕 本発明は、少なくとも表面が絶縁層で覆われた基板上に
形成された島状半導体層からなり、該半導体層の活性領
域上に絶縁膜を介して上面と側面を絶縁層で覆われたゲ
ート電極を有し、上記活性領域に隣接してソース、ドレ
イン領域を有し、上記ゲート電極側壁部に被着され、か
つ、上記ソース、ドレイン領域に接続されたソース、ド
レイン取り出し電極を有する電界効果型トランジスタに
より微細構造の電界効果型トランジスタの実現を図るも
のである。 ここで、上記ソース、ドレイン領域と上記ソース、ドレ
イン取り出し電極との接続は、それぞれ基板に垂直方向
の接続面を介して行われるようにすることができる。 また、上記ソース、ドレイン取り出し電極は、傾斜を有
して上記ゲート電極の上面と側面を覆う上記絶縁層に被
着する形状、即ち所謂サイドウォールの形状にすること
ができる。 また、ゲート電極の側面を覆う絶縁層は、絶縁材料から
なるサイドウォールを用いても良い。 〔作用〕 上記ゲート電極側壁部に被着され、かつ、上記ソース、
ドレイン領域に接続されたソース、ドレイン取り出し電
極を有することにより、コンタクトの為にソース、ドレ
イン領域を延在することが不要になり、ソース、ドレイ
ン領域を縮小化することができる。そして、ソース、ド
レイン領域を縮小化した場合には、素子全体の寸法を小
さくすることができる。 〔実施例〕 本発明の好適な実施例を図面を参照しながら説明する。
細構造の薄膜トランジスタに関する。 〔発明の概要〕 本発明は、絶縁基板や絶縁層で被覆された基板上に形成
される薄膜の半導体層を活性領域とする電界効果型トラ
ンジスタにおいて、ゲート電極の上面及び側面を絶縁層
で被覆して該絶縁層に隣接してソース、ドレイン取り出
し電極を有する構造とすることにより、その構造を微細
な構造とし高集積が可能な電界効果型トランジスタを実
現するものである。 〔従来の技術〕 絶縁基板や絶縁層で被覆された基板上に形成される薄膜
の島状半導体層を活性領域とする所謂SOI（シリコン・
オン・インシュレーター）構造の電界効果型トランジス
タの研究、開発が進められている。 ところで、従来の電界効果型トランジスタにおいては、
そのデバイス構造として、第５図及び第６図に示すよう
な構造のものが周知である。 即ち、先ず第５図に示すようなバルク型の電界効果型ト
ランジスタは、半導体基板51に素子分離領域52,ソース5
3,ドレイン54がそれぞれ形成され、該ソース53とドレイ
ン54の間のチャンネル形成領域55上には、ゲート酸化膜
56を介してゲート電極57が形成されている。このゲート
電極57は層間絶縁膜58に被覆され、上記ソース53にはソ
ース取り出し電極59、上記ドレイン54にはドレイン取り
出し電極60がそれぞれ接続している。 また、第６図に示すような薄膜型の電界効果型トランジ
スタは、絶縁基板61上に島状半導体層が形成され、この
島状半導体層にソース62、ドレイン63、チャンネル形成
領域64がそれぞれ形成されている。チャンネル形成領域
64上にはゲート酸化膜65を介してゲート電極66が形成さ
れ、ゲート電極66は層間絶縁膜67に被覆されている。層
間絶縁膜67は窓明けされて、ソース62と接続するソース
取り出し電極68及びドレイン63と接続するドレイン取り
出し電極69がそれぞれ形成されている。 〔発明が解決しようとする問題点〕 上述のような薄膜型の電界効果型トランジスタは、素子
の分離が容易であって、微細化に適した構造を有してい
る。 然しながら、第５図に示すバルク型の電界効果型トラン
ジスタと第６図に示す薄膜型の電界効果型トランジスタ
を対比してみると、第６図に示す薄膜型の電界効果型ト
ランジスタは、単に半導体基板51を絶縁基板61に変更
し、素子分離領域52が不要なため該素子分離領域52を削
除した断面形状ということができる。そして、それぞれ
バルク型と薄膜型の電界効果型トランジスタの基板の主
面に沿った横方向の寸法を対比すると、バルク型のソー
ス53,ドレイン54,ゲート電極57,チャンネル形成領域55
等の大きさは、薄膜型のソース62,ドレイン63,ゲート電
極66,チャンネル形成領域64等と略同等の大きさであ
り、素子の寸法の縮小化に関して、十分なまでに縮小化
されているとは言い難い。 そこで、本発明は、このような点に鑑みてなされたもの
であって、微細な構造を有する電界効果型トランジスタ
の提供を目的とする。 〔発明が解決しようとする問題点〕 本発明は、少なくとも表面が絶縁層で覆われた基板上に
形成された島状半導体層からなり、該半導体層の活性領
域上に絶縁膜を介して上面と側面を絶縁層で覆われたゲ
ート電極を有し、上記活性領域に隣接してソース、ドレ
イン領域を有し、上記ゲート電極側壁部に被着され、か
つ、上記ソース、ドレイン領域に接続されたソース、ド
レイン取り出し電極を有する電界効果型トランジスタに
より微細構造の電界効果型トランジスタの実現を図るも
のである。 ここで、上記ソース、ドレイン領域と上記ソース、ドレ
イン取り出し電極との接続は、それぞれ基板に垂直方向
の接続面を介して行われるようにすることができる。 また、上記ソース、ドレイン取り出し電極は、傾斜を有
して上記ゲート電極の上面と側面を覆う上記絶縁層に被
着する形状、即ち所謂サイドウォールの形状にすること
ができる。 また、ゲート電極の側面を覆う絶縁層は、絶縁材料から
なるサイドウォールを用いても良い。 〔作用〕 上記ゲート電極側壁部に被着され、かつ、上記ソース、
ドレイン領域に接続されたソース、ドレイン取り出し電
極を有することにより、コンタクトの為にソース、ドレ
イン領域を延在することが不要になり、ソース、ドレイ
ン領域を縮小化することができる。そして、ソース、ド
レイン領域を縮小化した場合には、素子全体の寸法を小
さくすることができる。 〔実施例〕 本発明の好適な実施例を図面を参照しながら説明する。
【第１の実施例】 本発明の第１の実施例は、第１図に示すような構造を有
する。 即ち、少なくとも表面が絶縁層で覆われた基板として絶
縁基板１上に島状半導体層が形成され、該島状半導体層
に活性領域となるチャンネル形成領域２、ソース領域３
及びドレイン領域４がそれぞれ形成されている。チャン
ネル形成領域２上には絶縁膜９を介してゲート電極10が
形成され、このゲート電極10の上面には絶縁層11が、ま
た、該ゲート電極10の側面には絶縁層12がそれぞれ形成
されて当該ゲート電極10を覆っている。上記活性領域と
なるチャンネル形成領域２に隣接するソース領域３、ド
レイン領域４には、上記ゲート電極側壁部を形成する絶
縁膜９、絶縁層12及び絶縁層11と接続してなるソース取
り出し電極５、ドレイン取り出し電極６がそれぞれ接続
されている。 そして、ソース取り出し電極５には配線層７が接続さ
れ、また、ドレイン取り出し電極６には配線層８が接続
されている。 このような構造の電界効果型トランジスタは、上記ソー
ス領域３と上記ソース取り出し電極５の接続と、上記ド
レイン領域４と上記ドレイン取り出し電極６との接続
は、それぞれ絶縁基板１に垂直方向の接続面Ｃを有して
いる。このような接続を行うため、本実施例の電界効果
型トランジスタは、接続のためにソース領域３、ドレイ
ン領域４を延在することが不要となり、ソース領域３、
ドレイン領域４の縮小化が可能となり、従って、素子全
体の寸法を小さくすることができる。 また、上記ソース取り出し電極５及びドレイン取り出し
電極６は、傾斜面5a、傾斜面6aを有してなり、この傾斜
面5a、傾斜面6aで、それぞれ配線層７、配線層８と接続
している。このため接触面積が大きく良好な電気的接続
を図ることが可能である。 尚、このような微細な構造の電界効果型トランジスタ
は、後述するような工程により容易に製造することがで
きる。
する。 即ち、少なくとも表面が絶縁層で覆われた基板として絶
縁基板１上に島状半導体層が形成され、該島状半導体層
に活性領域となるチャンネル形成領域２、ソース領域３
及びドレイン領域４がそれぞれ形成されている。チャン
ネル形成領域２上には絶縁膜９を介してゲート電極10が
形成され、このゲート電極10の上面には絶縁層11が、ま
た、該ゲート電極10の側面には絶縁層12がそれぞれ形成
されて当該ゲート電極10を覆っている。上記活性領域と
なるチャンネル形成領域２に隣接するソース領域３、ド
レイン領域４には、上記ゲート電極側壁部を形成する絶
縁膜９、絶縁層12及び絶縁層11と接続してなるソース取
り出し電極５、ドレイン取り出し電極６がそれぞれ接続
されている。 そして、ソース取り出し電極５には配線層７が接続さ
れ、また、ドレイン取り出し電極６には配線層８が接続
されている。 このような構造の電界効果型トランジスタは、上記ソー
ス領域３と上記ソース取り出し電極５の接続と、上記ド
レイン領域４と上記ドレイン取り出し電極６との接続
は、それぞれ絶縁基板１に垂直方向の接続面Ｃを有して
いる。このような接続を行うため、本実施例の電界効果
型トランジスタは、接続のためにソース領域３、ドレイ
ン領域４を延在することが不要となり、ソース領域３、
ドレイン領域４の縮小化が可能となり、従って、素子全
体の寸法を小さくすることができる。 また、上記ソース取り出し電極５及びドレイン取り出し
電極６は、傾斜面5a、傾斜面6aを有してなり、この傾斜
面5a、傾斜面6aで、それぞれ配線層７、配線層８と接続
している。このため接触面積が大きく良好な電気的接続
を図ることが可能である。 尚、このような微細な構造の電界効果型トランジスタ
は、後述するような工程により容易に製造することがで
きる。
【第２の実施例】 本発明の第２の実施例は、第２図に示すような構造を有
する。尚、前述の第１の実施例と同じ部分には、第２図
中、同一の引用符号を用い、それらの部分の説明を省略
する。 この第２図に示す第２の実施例の電界効果型トランジス
タの構造は、上記第１の実施例の電界効果型トランジス
タの構造と、ソース、ドレイン領域の形状及びそれらに
接続するソース取り出し電極、ドレイン取り出し電極の
形状がそれぞれ異なっている。 即ち、ソース領域23やドレイン領域24は、前述の第１の
実施例のソース領域３やドレイン領域４と比較して、絶
縁基板１上の半導体層が、絶縁層９、絶縁層12及び絶縁
層11からなるゲート電極側壁部の端部よりそれぞれ大き
さｙだけ延在された形状になっている。そして、これら
ソース領域23やドレイン領域24と接続し、かつゲート電
極側壁部に被着するソース取り出し電極25、ドレイン取
り出し電極26は、上記ソース領域23やドレイン領域24の
端部の段差を緩和するように被覆し形成されている。 このような構造の電界効果型トランジスタは、微細構造
を実現し得る他、ソース領域23やドレイン領域24と、ゲ
ート電極側壁部に被着するソース取り出し電極25やドレ
イン取り出し電極26との接続する面積が延在されてなる
分だけ大きくなり、良好な電気的接続を維持できる。 また、傾斜面25a、傾斜面26aで、それぞれ配線層７、配
線層８と接続し、このため、この部分でも接触面積が大
きく良好な電気的接続を図ることが可能である。
する。尚、前述の第１の実施例と同じ部分には、第２図
中、同一の引用符号を用い、それらの部分の説明を省略
する。 この第２図に示す第２の実施例の電界効果型トランジス
タの構造は、上記第１の実施例の電界効果型トランジス
タの構造と、ソース、ドレイン領域の形状及びそれらに
接続するソース取り出し電極、ドレイン取り出し電極の
形状がそれぞれ異なっている。 即ち、ソース領域23やドレイン領域24は、前述の第１の
実施例のソース領域３やドレイン領域４と比較して、絶
縁基板１上の半導体層が、絶縁層９、絶縁層12及び絶縁
層11からなるゲート電極側壁部の端部よりそれぞれ大き
さｙだけ延在された形状になっている。そして、これら
ソース領域23やドレイン領域24と接続し、かつゲート電
極側壁部に被着するソース取り出し電極25、ドレイン取
り出し電極26は、上記ソース領域23やドレイン領域24の
端部の段差を緩和するように被覆し形成されている。 このような構造の電界効果型トランジスタは、微細構造
を実現し得る他、ソース領域23やドレイン領域24と、ゲ
ート電極側壁部に被着するソース取り出し電極25やドレ
イン取り出し電極26との接続する面積が延在されてなる
分だけ大きくなり、良好な電気的接続を維持できる。 また、傾斜面25a、傾斜面26aで、それぞれ配線層７、配
線層８と接続し、このため、この部分でも接触面積が大
きく良好な電気的接続を図ることが可能である。
【第３の実施例】 第３の実施例は、ゲート電極側壁部42を傾斜を有するサ
イドウォールによって形成したものであり、当該ゲート
電極側壁部42に被着するソース取り出し電極35やドレイ
ン取り出し電極36も、上記ゲート電極側壁部42に従って
一層の傾斜をもって被着される例である。 即ち、絶縁基板１上に島状半導体層が形成され、該島状
半導体層に活性領域となるチャンネル形成領域２、ソー
ス領域33及びドレイン領域34がそれぞれ形成されてい
る。チャンネル形成領域２上には絶縁膜39を介してゲー
ト電極40が形成され、このゲート電極40の上面には絶縁
層41が、また、該ゲート電極40の側面にはゲート電極側
壁部42が傾斜をもって被着され当該ゲート電極40を覆っ
ている。上記活性領域となるチャンネル形成領域２に隣
接するソース領域43、ドレイン領域44には、上記ゲート
電極側壁部42と接続してなるソース取り出し電極35、ド
レイン取り出し電極36がそれぞれ接続している。これら
ソース取り出し電極35、ドレイン取り出し電極36には、
それぞれ配線層37、38が傾斜面35a,36aで接続してい
る。 このような構造の電界効果型トランジスタは、傾斜面35
a、36aで配線層37、38が接続するため、一層接触面積が
大きく然も段差等が緩和されることになり良好な接続を
実現できる。また、このような構造によってコンタクト
孔等の面積は不要であり微細化が可能であることは言う
までもない。 尚、ソース領域43、ドレイン領域44の基板の主面と垂直
な断面C1は、上記ソース取り出し電極35、ドレイン取り
出し電極36と接続するようにしても良い。
イドウォールによって形成したものであり、当該ゲート
電極側壁部42に被着するソース取り出し電極35やドレイ
ン取り出し電極36も、上記ゲート電極側壁部42に従って
一層の傾斜をもって被着される例である。 即ち、絶縁基板１上に島状半導体層が形成され、該島状
半導体層に活性領域となるチャンネル形成領域２、ソー
ス領域33及びドレイン領域34がそれぞれ形成されてい
る。チャンネル形成領域２上には絶縁膜39を介してゲー
ト電極40が形成され、このゲート電極40の上面には絶縁
層41が、また、該ゲート電極40の側面にはゲート電極側
壁部42が傾斜をもって被着され当該ゲート電極40を覆っ
ている。上記活性領域となるチャンネル形成領域２に隣
接するソース領域43、ドレイン領域44には、上記ゲート
電極側壁部42と接続してなるソース取り出し電極35、ド
レイン取り出し電極36がそれぞれ接続している。これら
ソース取り出し電極35、ドレイン取り出し電極36には、
それぞれ配線層37、38が傾斜面35a,36aで接続してい
る。 このような構造の電界効果型トランジスタは、傾斜面35
a、36aで配線層37、38が接続するため、一層接触面積が
大きく然も段差等が緩和されることになり良好な接続を
実現できる。また、このような構造によってコンタクト
孔等の面積は不要であり微細化が可能であることは言う
までもない。 尚、ソース領域43、ドレイン領域44の基板の主面と垂直
な断面C1は、上記ソース取り出し電極35、ドレイン取り
出し電極36と接続するようにしても良い。
このような微細構造を実現する電界効果型トランジスタ
を一層明確にするため製造方法に基づき説明する。以
下、英字の見出しは、第４図の分図記号に対応する。 （ａ）第４図ａに示すように、絶縁基板101上に島状半
導体層102を形成し、ゲート酸化膜となる酸化膜103を形
成した後、例えば、多結晶シリコン層及び酸化膜等を形
成して所定のパターンにパターニングしゲート電極104
及びその上面に被着する絶縁層105を形成する。 （ｂ）ゲート電極104及び絶縁層105をパターニングした
後、第４図ｂに示すように、上記ゲート電極104の側壁
部分を酸化して、酸化膜である絶縁層108をその両側に
形成する。この絶縁層108は、上記第１及び第２の実施
例の絶縁層12に対応する。例えば、上記第３の実施例の
電界効果型トランジスタを形成する場合には、ここでサ
イドウォール形状のゲート電極側壁部（第３図中のゲー
ト電極側壁部42に対応する。）を形成すれば良い。 ゲート電極104の側壁部を絶縁材料で被覆した後、ソー
ス領域106、ドレイン領域107の形成のための不純物を注
入する。そして、不純物の注入後、アニールを行って活
性化を図る。 （ｃ）ソース領域106、ドレイン領域107の活性化の後、
第４図ｃに示すように、ソース領域106、ドレイン領域1
07を微細化のために一部切断する。これはRIE（反応性
イオンエッチング）法によって、露出している上記酸化
膜103を除去し、さらに、ソース領域106及びドレイン領
域107をエッチングによって一部除去する。このときゲ
ート電極104及び該ゲート電極104を被覆する絶縁層10
8、105の下の領域の上記島状半導体層は残存することに
なり、このため拡散して形成された微細なソース領域10
6、ドレイン領域107が形成されることになる。尚、この
場合において、ソース領域106、ドレイン領域107の一部
除去の領域を調整することで、上記第２の実施例の電界
効果型トランジスタを形成することができる。また、予
め上記島状半導体層を、従来のものより小さく形成し、
第２の実施例の電界効果型トランジスタを形成すること
が可能である。 （ｄ）ソース、ドレインの切断の後、第４図ｄに示すよ
うに、コンタクト用メタルを蒸着し、蒸着後RIE法を用
いてエッチングして、ソース及びドレインの取り出し電
極109を形成する。これらソース及びドレインの取り出
し電極109は、上記第１の実施例に於ける上記ソース取
り出し電極５及びドレイン取り出し電極６にそれぞれ対
応し、また、上記第２の実施例に於ける上記ソース取り
出し電極25及びドレイン取り出し電極26にそれぞれ対応
し、更に、上記第３の実施例に於ける上記ソース取り出
し電極35及びドレイン取り出し電極36にそれぞれ対応す
る。尚、第３の実施例では、サイドウォール形状のゲー
ト電極側壁部42の影響からより傾斜の度合の大きいソー
ス取り出し電極35及びドレイン取り出し電極36が形成さ
れ得る。 次に、配線層等を被着形成し、所定のパターンにするこ
とで、第１図〜第３図に示すような微細構造の電界効果
型トランジスタを得ることができる。 〔発明の効果〕 本発明の電界効果型トランジスタは、上述のようなソー
ス、ドレイン取り出し電極を有することにより、コンタ
クトの為のリフローは不要であり、また、コンタクトの
為にソース、ドレイン領域を延在することも不要であっ
て、ソース、ドレイン領域を縮小化することができる。
そして、ソース、ドレイン領域を縮小化した場合には、
素子全体の寸法を小さくすることができ、高集積化が可
能となる。 また、製造工程においても、上述のような工程によって
容易に製造し得る構造となっている。
を一層明確にするため製造方法に基づき説明する。以
下、英字の見出しは、第４図の分図記号に対応する。 （ａ）第４図ａに示すように、絶縁基板101上に島状半
導体層102を形成し、ゲート酸化膜となる酸化膜103を形
成した後、例えば、多結晶シリコン層及び酸化膜等を形
成して所定のパターンにパターニングしゲート電極104
及びその上面に被着する絶縁層105を形成する。 （ｂ）ゲート電極104及び絶縁層105をパターニングした
後、第４図ｂに示すように、上記ゲート電極104の側壁
部分を酸化して、酸化膜である絶縁層108をその両側に
形成する。この絶縁層108は、上記第１及び第２の実施
例の絶縁層12に対応する。例えば、上記第３の実施例の
電界効果型トランジスタを形成する場合には、ここでサ
イドウォール形状のゲート電極側壁部（第３図中のゲー
ト電極側壁部42に対応する。）を形成すれば良い。 ゲート電極104の側壁部を絶縁材料で被覆した後、ソー
ス領域106、ドレイン領域107の形成のための不純物を注
入する。そして、不純物の注入後、アニールを行って活
性化を図る。 （ｃ）ソース領域106、ドレイン領域107の活性化の後、
第４図ｃに示すように、ソース領域106、ドレイン領域1
07を微細化のために一部切断する。これはRIE（反応性
イオンエッチング）法によって、露出している上記酸化
膜103を除去し、さらに、ソース領域106及びドレイン領
域107をエッチングによって一部除去する。このときゲ
ート電極104及び該ゲート電極104を被覆する絶縁層10
8、105の下の領域の上記島状半導体層は残存することに
なり、このため拡散して形成された微細なソース領域10
6、ドレイン領域107が形成されることになる。尚、この
場合において、ソース領域106、ドレイン領域107の一部
除去の領域を調整することで、上記第２の実施例の電界
効果型トランジスタを形成することができる。また、予
め上記島状半導体層を、従来のものより小さく形成し、
第２の実施例の電界効果型トランジスタを形成すること
が可能である。 （ｄ）ソース、ドレインの切断の後、第４図ｄに示すよ
うに、コンタクト用メタルを蒸着し、蒸着後RIE法を用
いてエッチングして、ソース及びドレインの取り出し電
極109を形成する。これらソース及びドレインの取り出
し電極109は、上記第１の実施例に於ける上記ソース取
り出し電極５及びドレイン取り出し電極６にそれぞれ対
応し、また、上記第２の実施例に於ける上記ソース取り
出し電極25及びドレイン取り出し電極26にそれぞれ対応
し、更に、上記第３の実施例に於ける上記ソース取り出
し電極35及びドレイン取り出し電極36にそれぞれ対応す
る。尚、第３の実施例では、サイドウォール形状のゲー
ト電極側壁部42の影響からより傾斜の度合の大きいソー
ス取り出し電極35及びドレイン取り出し電極36が形成さ
れ得る。 次に、配線層等を被着形成し、所定のパターンにするこ
とで、第１図〜第３図に示すような微細構造の電界効果
型トランジスタを得ることができる。 〔発明の効果〕 本発明の電界効果型トランジスタは、上述のようなソー
ス、ドレイン取り出し電極を有することにより、コンタ
クトの為のリフローは不要であり、また、コンタクトの
為にソース、ドレイン領域を延在することも不要であっ
て、ソース、ドレイン領域を縮小化することができる。
そして、ソース、ドレイン領域を縮小化した場合には、
素子全体の寸法を小さくすることができ、高集積化が可
能となる。 また、製造工程においても、上述のような工程によって
容易に製造し得る構造となっている。
第１図は本発明にかかる第１の実施例の電界効果型トラ
ンジスタの断面図、第２図は本発明にかかる第２の実施
例の電界効果型トランジスタの断面図、第３図は本発明
にかかる第３の実施例の電界効果型トランジスタの断面
図、第４図ａ〜第４図ｄはそれらの製造方法を説明する
ための断面図、第５図は従来例のバルク型の電界効果型
トランジスタの断面図、第６図は他の従来例の薄膜型の
電界効果型トランジスタの断面図である。 １……絶縁基板 ２……チャンネル形成領域 ３、23、33……ソース領域 ４、24、34……ドレイン領域 ５、25、35……ソース取り出し電極 ６、26、36……ドレイン取り出し電極 ９、39……絶縁膜 10、40……ゲート電極 11、41……絶縁層 12……絶縁層 42……ゲート電極側壁部
ンジスタの断面図、第２図は本発明にかかる第２の実施
例の電界効果型トランジスタの断面図、第３図は本発明
にかかる第３の実施例の電界効果型トランジスタの断面
図、第４図ａ〜第４図ｄはそれらの製造方法を説明する
ための断面図、第５図は従来例のバルク型の電界効果型
トランジスタの断面図、第６図は他の従来例の薄膜型の
電界効果型トランジスタの断面図である。 １……絶縁基板 ２……チャンネル形成領域 ３、23、33……ソース領域 ４、24、34……ドレイン領域 ５、25、35……ソース取り出し電極 ６、26、36……ドレイン取り出し電極 ９、39……絶縁膜 10、40……ゲート電極 11、41……絶縁層 12……絶縁層 42……ゲート電極側壁部
Claims (1)
- 【請求項１】少なくとも表面が絶縁層で覆われた基板上
に形成された島状半導体層からなり、該半導体層の活性
領域上に絶縁膜を介して上面と側面を絶縁層で覆われた
ゲート電極を有し、上記活性領域に隣接してソース、ド
レイン領域を有し、上記ゲート電極側壁部に被着され、
かつ、上記ソース、ドレイン領域に接続されたソース、
ドレイン取り出し電極を有する電界効果型トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26335085A JPH0669097B2 (ja) | 1985-11-22 | 1985-11-22 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26335085A JPH0669097B2 (ja) | 1985-11-22 | 1985-11-22 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62123772A JPS62123772A (ja) | 1987-06-05 |
| JPH0669097B2 true JPH0669097B2 (ja) | 1994-08-31 |
Family
ID=17388250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26335085A Expired - Lifetime JPH0669097B2 (ja) | 1985-11-22 | 1985-11-22 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669097B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001075981A1 (en) * | 2000-04-04 | 2001-10-11 | Matsushita Electric Industrial Co.,Ltd. | Thin-film semiconductor device and method for manufacturing the same |
| JP4943577B2 (ja) * | 2000-11-14 | 2012-05-30 | 白土 猛英 | Ｍｉｓ電界効果トランジスタ及びその製造方法 |
-
1985
- 1985-11-22 JP JP26335085A patent/JPH0669097B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62123772A (ja) | 1987-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100189966B1 (ko) | 소이 구조의 모스 트랜지스터 및 그 제조방법 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH0793442B2 (ja) | 積層薄膜トランジスター及びその製造方法 | |
| JP2734961B2 (ja) | 電界効果型トランジスタとその製造方法 | |
| JP2003536276A (ja) | 埋込ゲートを備えた縦型ｍｏｓトランジスタおよびその製造方法 | |
| JPH0235461B2 (ja) | ||
| US6472259B1 (en) | Method of manufacturing semiconductor device | |
| JPH1154759A (ja) | 半導体装置およびその製造方法 | |
| US6521942B2 (en) | Electrically programmable memory cell | |
| JPH0669097B2 (ja) | 電界効果型トランジスタ | |
| US9059017B2 (en) | Source/drain-to-source/drain recessed strap and methods of manufacture of same | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| JPH06302825A (ja) | 半導体装置 | |
| JP2672596B2 (ja) | 半導体装置の製造方法 | |
| JP3632565B2 (ja) | 半導体装置の製造方法 | |
| JP2670309B2 (ja) | 半導体装置の製造方法 | |
| JPH07120800B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02121336A (ja) | 半導体装置及びその製造方法 | |
| JP3128304B2 (ja) | 半導体メモリの製造方法 | |
| JPH02201932A (ja) | 高耐圧ｍｏｓ電界効果トランジスタ | |
| JPH10341023A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000200908A (ja) | 半導体装置の製造方法 | |
| JP2838932B2 (ja) | 電界効果型半導体装置 | |
| JPH0529624A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05206461A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |