JPS62123772A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPS62123772A JPS62123772A JP26335085A JP26335085A JPS62123772A JP S62123772 A JPS62123772 A JP S62123772A JP 26335085 A JP26335085 A JP 26335085A JP 26335085 A JP26335085 A JP 26335085A JP S62123772 A JPS62123772 A JP S62123772A
- Authority
- JP
- Japan
- Prior art keywords
- source
- region
- drain
- gate electrode
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
〔産業上の利用分野〕
本発明は電界効果型トランジスタの構造に関し、特に微
細構造の薄膜トランジスタに関する。 〔発明の概要〕 本発明は、絶縁基板や絶縁層で被覆された基板上に形成
される薄膜の半導体層を活性領域とする電界効果型トラ
ンジスタにおいて、ゲート電極の上面及び側面をイ色縁
層で被覆して該絶縁層に隣接してソース、ドレイン取り
出し電極を有する構造とすることにより、その構造を微
細な構造とし高集積が可能な電界効果型トランジスタを
実現するものである。 〔従来の技術〕 絶縁基板や絶縁層で被覆された基板上に形成される薄膜
の島状半導体層を活性領域とする所謂５ＯＩ（シリコン
・オン・インシュレーター）構造の電界効果型トランジ
スタの研究、開発が進められている。 ところで、従来の電界効果型トランジスタにおいては、
そのデバイス構造として、第５図及び第６図に示すよう
な構造のものが周知である。 即ち、先ず第５図に示すようなバルク型の電界効果型ト
ランジスタは、半導体基板５１に素子分離領域５２．ソ
ース５ａ、ドレイン５４がそれぞれ形成され、該ソース
５３とドレイン５４の間のチャンネル形成領域５５上に
は、ゲート酸化膜５６を介してゲート電極５７が形成さ
れている。このゲート電極５７は層間絶縁膜５８に被覆
され、上記ソース５３にはソース取り出し電極５９、上
記ドレイン５４にはドレイン取り出し電極６０がそれぞ
れ接続している。 また、第６図に示すような薄膜型の電界効果型トランジ
スタは、絶縁基板６１上に島状半導体層が形成され、こ
の島状半導体層にソース６２、ドレイン６３、チャンネ
ル形成領域６４がそれぞれ形成されている。チャンネル
形成領域６４上にはゲート酸化膜６５を介してゲート電
極６６が形成され、ゲート電極６６は層間絶縁膜６７に
被覆されている。眉間絶縁膜６７は窓明けされて、ソー
レイン６３と接続するドレイン取り出し電極６９がそれ
ぞれ形成されている。 〔発明が解決しようとする問題点〕 上述のような薄膜型の電界効果型トランジスタは、素子
の分離が容易であって、微細化に適した構造を有してい
る。 然しなから、第５図に示すバルク型の電界効果型トラン
ジスタと第６図に示す薄膜型の電界効果型トランジスタ
を対比してみると、第６図に示す薄膜型の電界効果型−
トランジスタは、単に半導体基板５１を絶縁基板６１に
変更し、素子骨＾ｌＩ領域５２が不要なため該素子分離
領域５２を削除した断面形状ということができる。そし
て、それぞれバルク型と薄膜型の電界効果型トランジス
タの基板の主面に沿った横方向の寸法を対比すると、バ
ルク型のソース５３．ドレイン５４．ゲート電極５７、
チャンネル形成領域５５等の大きさは、薄膜型のソース
６２．ドレイン６３．ゲート電極６６、チャンネル形成
領域６４等と略同等の大きさであり、素子の寸法の縮小
化に関して、十分なまでに縮小化されているとは言い難
い。 そこで、本発明は、このような点に鑑みてなされたもの
であって、微細な構造を有する電界効果型トランジスタ
の提供を目的とする。 〔発明が解決しようとする問題点〕 本発明は、少なくとも表面が絶縁層で覆われた゛基板上
に形成された島状半導体層からなり、該半導体層の活性
領域上に絶縁膜を介して上面と側面を絶縁層で覆われた
ゲート電極を有し、上記活性領域に隣接してソース、ド
レイン領域を有し、上記ゲート電極側壁部に被着され、
かつ、上記ソース、ドレイン領域に接続されたソース、
ドレイン取り出し電極を有する電界効果型トランジスタ
により微細構造の電界効果型トランジスタの実現を図る
ものである。 ここで、上記ソース、ドレイン領域と上記ソース、ドレ
イン取り出し電極との接続は、それぞれ基板に垂直方向
の接続面を介して行われるようにすることができる。 また、上記ソース、ドレイン取り出し電極は、傾斜を有
して上記ゲート電極の上面と側面を覆う上記絶縁層に被
着する形状、即ち所謂サイドウオールの形状にすること
ができる。 また、ゲート電極の側面を覆う絶縁層は、絶縁材料から
なるサイドウオールを用いても良い。 〔作用〕 上記ゲート電極側壁部に被着され、かつ、上記ソース、
ドレイン領域に接続されたソース、ドレイン取り出し電
極を有することにより、コンタクトの為にソース、ドレ
イン領域を延在することが不要になり、ソース、ドレイ
ン領域を縮小化することができる。そして、ソース、ド
レイン領域を縮小化した場合には、素子全体の寸法を小
さくすることができる。 〔実施例〕 本発明の好適な実施例を図面を参照しながら説明する。
細構造の薄膜トランジスタに関する。 〔発明の概要〕 本発明は、絶縁基板や絶縁層で被覆された基板上に形成
される薄膜の半導体層を活性領域とする電界効果型トラ
ンジスタにおいて、ゲート電極の上面及び側面をイ色縁
層で被覆して該絶縁層に隣接してソース、ドレイン取り
出し電極を有する構造とすることにより、その構造を微
細な構造とし高集積が可能な電界効果型トランジスタを
実現するものである。 〔従来の技術〕 絶縁基板や絶縁層で被覆された基板上に形成される薄膜
の島状半導体層を活性領域とする所謂５ＯＩ（シリコン
・オン・インシュレーター）構造の電界効果型トランジ
スタの研究、開発が進められている。 ところで、従来の電界効果型トランジスタにおいては、
そのデバイス構造として、第５図及び第６図に示すよう
な構造のものが周知である。 即ち、先ず第５図に示すようなバルク型の電界効果型ト
ランジスタは、半導体基板５１に素子分離領域５２．ソ
ース５ａ、ドレイン５４がそれぞれ形成され、該ソース
５３とドレイン５４の間のチャンネル形成領域５５上に
は、ゲート酸化膜５６を介してゲート電極５７が形成さ
れている。このゲート電極５７は層間絶縁膜５８に被覆
され、上記ソース５３にはソース取り出し電極５９、上
記ドレイン５４にはドレイン取り出し電極６０がそれぞ
れ接続している。 また、第６図に示すような薄膜型の電界効果型トランジ
スタは、絶縁基板６１上に島状半導体層が形成され、こ
の島状半導体層にソース６２、ドレイン６３、チャンネ
ル形成領域６４がそれぞれ形成されている。チャンネル
形成領域６４上にはゲート酸化膜６５を介してゲート電
極６６が形成され、ゲート電極６６は層間絶縁膜６７に
被覆されている。眉間絶縁膜６７は窓明けされて、ソー
レイン６３と接続するドレイン取り出し電極６９がそれ
ぞれ形成されている。 〔発明が解決しようとする問題点〕 上述のような薄膜型の電界効果型トランジスタは、素子
の分離が容易であって、微細化に適した構造を有してい
る。 然しなから、第５図に示すバルク型の電界効果型トラン
ジスタと第６図に示す薄膜型の電界効果型トランジスタ
を対比してみると、第６図に示す薄膜型の電界効果型−
トランジスタは、単に半導体基板５１を絶縁基板６１に
変更し、素子骨＾ｌＩ領域５２が不要なため該素子分離
領域５２を削除した断面形状ということができる。そし
て、それぞれバルク型と薄膜型の電界効果型トランジス
タの基板の主面に沿った横方向の寸法を対比すると、バ
ルク型のソース５３．ドレイン５４．ゲート電極５７、
チャンネル形成領域５５等の大きさは、薄膜型のソース
６２．ドレイン６３．ゲート電極６６、チャンネル形成
領域６４等と略同等の大きさであり、素子の寸法の縮小
化に関して、十分なまでに縮小化されているとは言い難
い。 そこで、本発明は、このような点に鑑みてなされたもの
であって、微細な構造を有する電界効果型トランジスタ
の提供を目的とする。 〔発明が解決しようとする問題点〕 本発明は、少なくとも表面が絶縁層で覆われた゛基板上
に形成された島状半導体層からなり、該半導体層の活性
領域上に絶縁膜を介して上面と側面を絶縁層で覆われた
ゲート電極を有し、上記活性領域に隣接してソース、ド
レイン領域を有し、上記ゲート電極側壁部に被着され、
かつ、上記ソース、ドレイン領域に接続されたソース、
ドレイン取り出し電極を有する電界効果型トランジスタ
により微細構造の電界効果型トランジスタの実現を図る
ものである。 ここで、上記ソース、ドレイン領域と上記ソース、ドレ
イン取り出し電極との接続は、それぞれ基板に垂直方向
の接続面を介して行われるようにすることができる。 また、上記ソース、ドレイン取り出し電極は、傾斜を有
して上記ゲート電極の上面と側面を覆う上記絶縁層に被
着する形状、即ち所謂サイドウオールの形状にすること
ができる。 また、ゲート電極の側面を覆う絶縁層は、絶縁材料から
なるサイドウオールを用いても良い。 〔作用〕 上記ゲート電極側壁部に被着され、かつ、上記ソース、
ドレイン領域に接続されたソース、ドレイン取り出し電
極を有することにより、コンタクトの為にソース、ドレ
イン領域を延在することが不要になり、ソース、ドレイ
ン領域を縮小化することができる。そして、ソース、ド
レイン領域を縮小化した場合には、素子全体の寸法を小
さくすることができる。 〔実施例〕 本発明の好適な実施例を図面を参照しながら説明する。
【第１の実施例】
本発明の第１の実施例は、第１図に示すような構造を存
する。 即ち、少なくとも表面が絶縁層で覆われた基板として絶
縁基板１上に島状半導体層が形成され、核晶状半導体層
に活性領域となるチャンネル形成領域２、ソース領域３
及びドレイン領域４がそれぞれ形成されている。チャン
ネル形成領域２上には絶縁膜９を介してゲート電極１０
が形成され、このゲート電極１０の上面には絶Ｓ！Ｎｌ
ｌが、また、該ゲート電極１０の側面には絶縁層１２が
それぞれ形成されて当該ゲート電極１０を覆っている。 上記活性領域となるチャンネル形成領域２に隣接するソ
ース領域３、ドレイン領域４には、上記ゲート電極側壁
部を形成する絶縁膜９、絶縁層１２及び絶縁層１１と接
続してなるソース取り出し電極５、ドレイン取り出し電
極６がそれぞれ接続されている。 そして、ソース取り出し電極５には配線層７が接続され
、また、ドレイン取り出し電極６には配線層８が接続さ
れている。 このような構造の電界効果型トランジスタは、上記ソー
ス領域３と上記ソース取り出し電極５の接続と、上記ド
レイン領域４と上記ドレイン取り出し電極６との接続は
、それぞれ絶縁基板１に垂直方向の接続面Ｃを有してい
る。このような接続を行うため、本実施例の電界効果型
トランジスタは、接続のためにソース領域３、ドレイン
領域４を延在することか不要となり、ソース領域３、ド
レイン領域４の縮小化が可能となり、従って、素子全体
の寸法を小さくすることができる。 また、上記ソース取り出し電極５及びドレイン取り出し
電極６は、傾斜面５ａ、傾斜面６ａを有してなり、この
傾斜面５ａ、傾斜面６ａで、それぞれ配線層７、配線層
８と接続している。このため接触面積が大きく良好な電
気的接続を図ることが可能である。 尚、このような微細な構造の電界効果型トランジスタは
、後述するような工程により容易に製造することができ
る。
する。 即ち、少なくとも表面が絶縁層で覆われた基板として絶
縁基板１上に島状半導体層が形成され、核晶状半導体層
に活性領域となるチャンネル形成領域２、ソース領域３
及びドレイン領域４がそれぞれ形成されている。チャン
ネル形成領域２上には絶縁膜９を介してゲート電極１０
が形成され、このゲート電極１０の上面には絶Ｓ！Ｎｌ
ｌが、また、該ゲート電極１０の側面には絶縁層１２が
それぞれ形成されて当該ゲート電極１０を覆っている。 上記活性領域となるチャンネル形成領域２に隣接するソ
ース領域３、ドレイン領域４には、上記ゲート電極側壁
部を形成する絶縁膜９、絶縁層１２及び絶縁層１１と接
続してなるソース取り出し電極５、ドレイン取り出し電
極６がそれぞれ接続されている。 そして、ソース取り出し電極５には配線層７が接続され
、また、ドレイン取り出し電極６には配線層８が接続さ
れている。 このような構造の電界効果型トランジスタは、上記ソー
ス領域３と上記ソース取り出し電極５の接続と、上記ド
レイン領域４と上記ドレイン取り出し電極６との接続は
、それぞれ絶縁基板１に垂直方向の接続面Ｃを有してい
る。このような接続を行うため、本実施例の電界効果型
トランジスタは、接続のためにソース領域３、ドレイン
領域４を延在することか不要となり、ソース領域３、ド
レイン領域４の縮小化が可能となり、従って、素子全体
の寸法を小さくすることができる。 また、上記ソース取り出し電極５及びドレイン取り出し
電極６は、傾斜面５ａ、傾斜面６ａを有してなり、この
傾斜面５ａ、傾斜面６ａで、それぞれ配線層７、配線層
８と接続している。このため接触面積が大きく良好な電
気的接続を図ることが可能である。 尚、このような微細な構造の電界効果型トランジスタは
、後述するような工程により容易に製造することができ
る。
【第２の実施例】
本発明の第２の実施例は、第２図に示すようなｔｉ造を
存する。尚、前述の第１の実施例と同じ部分には、第２
図中、同一の引用符号を用い、それらの部分の説明を省
略する。 この第２図に示す第２の実施例の電界効果型トランジス
タの構造は、上記第１の実施例の電界効果型トランジス
タの構造と、ソース、ドレイン領域の形状及びそれらに
接続するソース取り出し電極、ドレイン取り出し電極の
形状がそれぞれ異なっている。 即ち、ソース領域２３やドレイン領域２４は、前述の第
１の実施例のソース領域３やドレイン領域４と比較して
、絶縁基板１上の半導体層が、絶縁膜９、絶縁層１２及
び絶縁層１１からなるゲート電極側壁部の端部よりそれ
ぞれ大きさｙだけ延在された形状になっている。そして
、これらソース領域２３やドレイン領域２４と接続し、
かつゲート電極側壁部に被着するソース取り出し電極２
５、ドレイン取り出し電極２６は、上記ソース領域２３
やドレイン領域２４の端部の段差を緩和するように被覆
し形成されている。 このような構造の電界効果型トランジスタは、微細構造
を実現し得る他、ソース領域２３やドレイン領域２４と
、ゲート電極側壁部に被着するソース取り出し電極２５
やドレイン取り出し電極２６との接続する面積が延在さ
れてなる分だけ大きくなり、良好な電気的接続を維持で
きる。 また、傾斜面２５ａ、傾斜面２６ａで、それぞれ配線Ｎ
７、配線層８と接続し、このため、この部分でも接触面
積が大きく良好な電気的接続を図ることが可能である。
存する。尚、前述の第１の実施例と同じ部分には、第２
図中、同一の引用符号を用い、それらの部分の説明を省
略する。 この第２図に示す第２の実施例の電界効果型トランジス
タの構造は、上記第１の実施例の電界効果型トランジス
タの構造と、ソース、ドレイン領域の形状及びそれらに
接続するソース取り出し電極、ドレイン取り出し電極の
形状がそれぞれ異なっている。 即ち、ソース領域２３やドレイン領域２４は、前述の第
１の実施例のソース領域３やドレイン領域４と比較して
、絶縁基板１上の半導体層が、絶縁膜９、絶縁層１２及
び絶縁層１１からなるゲート電極側壁部の端部よりそれ
ぞれ大きさｙだけ延在された形状になっている。そして
、これらソース領域２３やドレイン領域２４と接続し、
かつゲート電極側壁部に被着するソース取り出し電極２
５、ドレイン取り出し電極２６は、上記ソース領域２３
やドレイン領域２４の端部の段差を緩和するように被覆
し形成されている。 このような構造の電界効果型トランジスタは、微細構造
を実現し得る他、ソース領域２３やドレイン領域２４と
、ゲート電極側壁部に被着するソース取り出し電極２５
やドレイン取り出し電極２６との接続する面積が延在さ
れてなる分だけ大きくなり、良好な電気的接続を維持で
きる。 また、傾斜面２５ａ、傾斜面２６ａで、それぞれ配線Ｎ
７、配線層８と接続し、このため、この部分でも接触面
積が大きく良好な電気的接続を図ることが可能である。
【第３の実施例】
第３の実施例は、ゲート電極側壁部４２を傾斜を有する
サイドウオールによって形成したものであり、当該ゲー
ト電極側壁部４２に被着するソース取り出し電極３５や
ドレイン取り出し電極３６も、上記ゲート電極側壁部４
２に従って一層の傾斜をもって被着される例である。 即ち、絶縁基板１上に島状半導体層が形成され、核晶状
半導体層に活性領域となるチャンネル形成領域２、ソー
ス領域３３及びドレイン領域３４がそれぞれ形成されて
いる。チャンネル形成領域２上には絶縁膜３９を介して
ゲート電極４０が形成され、このゲート電極４０の上面
には絶縁１’Ｗ４１が、また、該ゲート電極４０の側面
にはゲート電極側壁部４２が傾斜をもって被着され当該
ゲート電極４０を覆っている。上記活性領域となるチャ
ンネル形成領域２に隣接するソース領域４３、ドレイン
領域４４には、上記ゲート電極側壁部４２と接続してな
るソース取り出し電極３５、ドレイン取り出し電極３６
がそれぞれ接続している。これらソース取り出し電極３
５、ドレイン取り出し電極３６には、それぞれ配線層３
７．３８が傾斜面３５ａ、３６ａで接続している。 このような構造の電界効果型トランジスタは、傾斜面３
５ａ、３６ａで配線層３７．３８が接続するため、一層
接触面積が大きく然も段差等が緩和されることになり良
好な接続を実現できる。また、このような構造によって
コンタクト孔等の面積は不要であり微細化が可能である
ことは言うまでもない。 尚、ソース領域４３、ドレイン領域４４の基板の主面と
垂直な断面Ｃ１は、上記ソース取り出し電極３５、ドレ
イン取り出し電極３６と接続するようにしても良い。
サイドウオールによって形成したものであり、当該ゲー
ト電極側壁部４２に被着するソース取り出し電極３５や
ドレイン取り出し電極３６も、上記ゲート電極側壁部４
２に従って一層の傾斜をもって被着される例である。 即ち、絶縁基板１上に島状半導体層が形成され、核晶状
半導体層に活性領域となるチャンネル形成領域２、ソー
ス領域３３及びドレイン領域３４がそれぞれ形成されて
いる。チャンネル形成領域２上には絶縁膜３９を介して
ゲート電極４０が形成され、このゲート電極４０の上面
には絶縁１’Ｗ４１が、また、該ゲート電極４０の側面
にはゲート電極側壁部４２が傾斜をもって被着され当該
ゲート電極４０を覆っている。上記活性領域となるチャ
ンネル形成領域２に隣接するソース領域４３、ドレイン
領域４４には、上記ゲート電極側壁部４２と接続してな
るソース取り出し電極３５、ドレイン取り出し電極３６
がそれぞれ接続している。これらソース取り出し電極３
５、ドレイン取り出し電極３６には、それぞれ配線層３
７．３８が傾斜面３５ａ、３６ａで接続している。 このような構造の電界効果型トランジスタは、傾斜面３
５ａ、３６ａで配線層３７．３８が接続するため、一層
接触面積が大きく然も段差等が緩和されることになり良
好な接続を実現できる。また、このような構造によって
コンタクト孔等の面積は不要であり微細化が可能である
ことは言うまでもない。 尚、ソース領域４３、ドレイン領域４４の基板の主面と
垂直な断面Ｃ１は、上記ソース取り出し電極３５、ドレ
イン取り出し電極３６と接続するようにしても良い。
このような微細構造を実現する電界効果型トランジスタ
を一層明確にするため製造方法に基づき説明する。以下
、英字の見出しは、第４図の分図記号に対応する。 （ａ）第４図ａに示すように、絶縁基板１０１上に島状
半導体層１０２を形成し、ゲート酸化膜となる酸化膜１
０３を形成した後、例えば、多結晶シリコン層及び酸化
膜等を形成して所定のパターンにパターニングしゲート
電極１０４及びその上面に被着する絶縁層１０５を形成
する。 （ｂ）ゲート電極１０４及び絶縁層１０５をバターニン
グした後、第４図すに示すように、上記ゲート電極１０
４の側壁部分を酸化して、酸化膜である絶縁層１０８を
その両側に形成する。この絶縁層１０８は、上記第１及
び第２の実施例の絶縁層１２に対応する。例えば、上記
第３の実施例の電界効果型トランジスタを形成する場合
には、ここでサイドウオール形状のゲート電極側壁部（
第３図中のゲート電極側壁部４２に対応する。）を形成
すれば良い。 ゲート電極１０４の側壁部を絶縁材料で被覆した後、ソ
ース領域１０６、ドレイン領域１０７の形成のための不
純物を注入する。そして、不純物の注入後、アニールを
行って活性化を図る。 （ｃ）ソース領域１０６、ドレイン領域１０７の活性化
の後、第４図Ｃに示すように、ソース領域１０６、ドレ
イン領域１０７を微細化のために一部切断する。これは
ＲＩＥ（反応性イオンエツチング）法によって、露出し
ている上記酸化膜１０３を除去し、さらに、ソース領域
１０６及びドレイン領域１０７をエツチングによって一
部除去する。このときゲート電極１０４及び該ゲート電
極１０４を被覆する絶縁層１０８．１０５の下の領域の
上記島状半導体層は残存することになり、このため拡散
して形成された微細なソース領域１０６、ドレイン領域
１０７が形成されることになる。 尚、この場合において、ソース？ｉＵ域１０６、ドレイ
ン領域１０７の一部除去の領域を調整することで、上記
第２の実施例の電界効果型トランジスタを形成すること
ができる。また、予め上記島状半導体層を、従来のもの
より小さく形成し、第２の実施例の電界効果型トランジ
スタを形成することが可能である。 （ｄ）ソース、ドレインの切断の後、第４図ｄに示すよ
うに、コンタクト用メタルを蒸着し、蒸着後ＲＩＥ法を
用いてエツチングして、ソース及びドレインの取り出し
電極１０９を形成する。これらソース及びドレインの取
り出し電極１０９は、上記第１の実施例に於ける上記ソ
ース取り出し電極５及びドレイン取り出し電極６にそれ
ぞれ対応し、また、上記第２の実施例に於ける上記ソー
ス取り出し電極２５及びドレイン取り出し電極２６にそ
れぞれ対応し、更に、上記第３の実施例に於ける上記ソ
ース取り出し電極３５及びドレイン取り出し電極３６に
それぞれ対応する。尚、第３の実施例では、サイドウオ
ール形状のゲート電極側壁部４２の影客からより傾斜の
度合の大きいソース取り出し電極３５及びドレイン取り
出し電極３６が形成され得る。 次に、配線層等を被着形成し、所定のパターンにするこ
とで、第１図〜第３図に示すような微細構造の電界効果
型トランジスタを得ることができる。 〔発明の効果〕 本発明の電界効果型トランジスタは、上述のようなソー
ス、ドレイン取り出し電極を有することにより、コンタ
クトの為のりフローは不要であり、また、コンタクトの
為にソース、ドレイン領域を延在することも不要であっ
て、ソース、ドレイン領域を縮小化することができる。 そして、ソース、ドレイン領域を縮小化した場合には、
素子全体の寸法を小さくすることができ、高集積化が可
能となる。 また、製造工程においても、上述のような工程によって
容易に製造し得る構造となっている。
を一層明確にするため製造方法に基づき説明する。以下
、英字の見出しは、第４図の分図記号に対応する。 （ａ）第４図ａに示すように、絶縁基板１０１上に島状
半導体層１０２を形成し、ゲート酸化膜となる酸化膜１
０３を形成した後、例えば、多結晶シリコン層及び酸化
膜等を形成して所定のパターンにパターニングしゲート
電極１０４及びその上面に被着する絶縁層１０５を形成
する。 （ｂ）ゲート電極１０４及び絶縁層１０５をバターニン
グした後、第４図すに示すように、上記ゲート電極１０
４の側壁部分を酸化して、酸化膜である絶縁層１０８を
その両側に形成する。この絶縁層１０８は、上記第１及
び第２の実施例の絶縁層１２に対応する。例えば、上記
第３の実施例の電界効果型トランジスタを形成する場合
には、ここでサイドウオール形状のゲート電極側壁部（
第３図中のゲート電極側壁部４２に対応する。）を形成
すれば良い。 ゲート電極１０４の側壁部を絶縁材料で被覆した後、ソ
ース領域１０６、ドレイン領域１０７の形成のための不
純物を注入する。そして、不純物の注入後、アニールを
行って活性化を図る。 （ｃ）ソース領域１０６、ドレイン領域１０７の活性化
の後、第４図Ｃに示すように、ソース領域１０６、ドレ
イン領域１０７を微細化のために一部切断する。これは
ＲＩＥ（反応性イオンエツチング）法によって、露出し
ている上記酸化膜１０３を除去し、さらに、ソース領域
１０６及びドレイン領域１０７をエツチングによって一
部除去する。このときゲート電極１０４及び該ゲート電
極１０４を被覆する絶縁層１０８．１０５の下の領域の
上記島状半導体層は残存することになり、このため拡散
して形成された微細なソース領域１０６、ドレイン領域
１０７が形成されることになる。 尚、この場合において、ソース？ｉＵ域１０６、ドレイ
ン領域１０７の一部除去の領域を調整することで、上記
第２の実施例の電界効果型トランジスタを形成すること
ができる。また、予め上記島状半導体層を、従来のもの
より小さく形成し、第２の実施例の電界効果型トランジ
スタを形成することが可能である。 （ｄ）ソース、ドレインの切断の後、第４図ｄに示すよ
うに、コンタクト用メタルを蒸着し、蒸着後ＲＩＥ法を
用いてエツチングして、ソース及びドレインの取り出し
電極１０９を形成する。これらソース及びドレインの取
り出し電極１０９は、上記第１の実施例に於ける上記ソ
ース取り出し電極５及びドレイン取り出し電極６にそれ
ぞれ対応し、また、上記第２の実施例に於ける上記ソー
ス取り出し電極２５及びドレイン取り出し電極２６にそ
れぞれ対応し、更に、上記第３の実施例に於ける上記ソ
ース取り出し電極３５及びドレイン取り出し電極３６に
それぞれ対応する。尚、第３の実施例では、サイドウオ
ール形状のゲート電極側壁部４２の影客からより傾斜の
度合の大きいソース取り出し電極３５及びドレイン取り
出し電極３６が形成され得る。 次に、配線層等を被着形成し、所定のパターンにするこ
とで、第１図〜第３図に示すような微細構造の電界効果
型トランジスタを得ることができる。 〔発明の効果〕 本発明の電界効果型トランジスタは、上述のようなソー
ス、ドレイン取り出し電極を有することにより、コンタ
クトの為のりフローは不要であり、また、コンタクトの
為にソース、ドレイン領域を延在することも不要であっ
て、ソース、ドレイン領域を縮小化することができる。 そして、ソース、ドレイン領域を縮小化した場合には、
素子全体の寸法を小さくすることができ、高集積化が可
能となる。 また、製造工程においても、上述のような工程によって
容易に製造し得る構造となっている。
第１図は本発明にかかる第１の実施例の電界効果型トラ
ンジスタの断面図、第２図は本発明にかかる第２の実施
例の電界効果型トランジスタの断面図、第３図は本発明
にかかる第３の実施例の電界効果型トランジスタの断面
図、第４図ａ〜第４図ｄはそれらの製造方法を説明する
ための断面図、第５図は従来例のバルク型の電界効果型
トランジスタの断面図、第６図は他の従来例の薄膜型の
電界効果型トランジスタの断面図である。 １−・・−−−−一−・−・−−一−−−−・−絶縁基
板２ −−−−−−−−−−−−−−−−−−−−−−
チャンネル形成領域３．２３．３３−・ソース領域 ４．２４．３４ ・−ドレイン領域 ５．２５．３５ − ソース取り出し電極６．２６．
３６− ドレイン取り出し電極９．３９−−−−−−一
・・−・絶縁膜１０．４０ −−−−−・−ゲート電極
１１ 、 ４ １ −−−−−−−−一 客色縁層１
２ −−−・−・−−−−−−−−一一−−−絶縁層４
２−・−−−−−−一一−−−−−−−−−ゲート電極
側壁部特 許 出 願 人 ソニー株式会社代理人
弁理士 小池 見間 田
村榮− 第２図 第３図 ケニト嘱配置ｒ己用劣ｊ走 第４図σ 第４図ｂ ソース〆レインの多刀区中 第４図Ｃ 第４図ｄ 従来ぜ１ 第５図 セブ従来り１ 第６図
ンジスタの断面図、第２図は本発明にかかる第２の実施
例の電界効果型トランジスタの断面図、第３図は本発明
にかかる第３の実施例の電界効果型トランジスタの断面
図、第４図ａ〜第４図ｄはそれらの製造方法を説明する
ための断面図、第５図は従来例のバルク型の電界効果型
トランジスタの断面図、第６図は他の従来例の薄膜型の
電界効果型トランジスタの断面図である。 １−・・−−−−一−・−・−−一−−−−・−絶縁基
板２ −−−−−−−−−−−−−−−−−−−−−−
チャンネル形成領域３．２３．３３−・ソース領域 ４．２４．３４ ・−ドレイン領域 ５．２５．３５ − ソース取り出し電極６．２６．
３６− ドレイン取り出し電極９．３９−−−−−−一
・・−・絶縁膜１０．４０ −−−−−・−ゲート電極
１１ 、 ４ １ −−−−−−−−一 客色縁層１
２ −−−・−・−−−−−−−−一一−−−絶縁層４
２−・−−−−−−一一−−−−−−−−−ゲート電極
側壁部特 許 出 願 人 ソニー株式会社代理人
弁理士 小池 見間 田
村榮− 第２図 第３図 ケニト嘱配置ｒ己用劣ｊ走 第４図σ 第４図ｂ ソース〆レインの多刀区中 第４図Ｃ 第４図ｄ 従来ぜ１ 第５図 セブ従来り１ 第６図
Claims (1)
- 少なくとも表面が絶縁層で覆われた基板上に形成された
島状半導体層からなり、該半導体層の活性領域上に絶縁
膜を介して上面と側面を絶縁層で覆われたゲート電極を
有し、上記活性領域に隣接してソース、ドレイン領域を
有し、上記ゲート電極側壁部に被着され、かつ、上記ソ
ース、ドレイン領域に接続されたソース、ドレイン取り
出し電極を有する電界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26335085A JPH0669097B2 (ja) | 1985-11-22 | 1985-11-22 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26335085A JPH0669097B2 (ja) | 1985-11-22 | 1985-11-22 | 電界効果型トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62123772A true JPS62123772A (ja) | 1987-06-05 |
| JPH0669097B2 JPH0669097B2 (ja) | 1994-08-31 |
Family
ID=17388250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26335085A Expired - Lifetime JPH0669097B2 (ja) | 1985-11-22 | 1985-11-22 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669097B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001075981A1 (en) * | 2000-04-04 | 2001-10-11 | Matsushita Electric Industrial Co.,Ltd. | Thin-film semiconductor device and method for manufacturing the same |
| JP2002151696A (ja) * | 2000-11-14 | 2002-05-24 | Takehide Shirato | Ｍｉｓ電界効果トランジスタ及びその製造方法 |
-
1985
- 1985-11-22 JP JP26335085A patent/JPH0669097B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001075981A1 (en) * | 2000-04-04 | 2001-10-11 | Matsushita Electric Industrial Co.,Ltd. | Thin-film semiconductor device and method for manufacturing the same |
| US6812493B2 (en) | 2000-04-04 | 2004-11-02 | Matsushita Electric Industrial Co., Ltd. | Thin-film semiconductor element and method of producing same |
| JP2002151696A (ja) * | 2000-11-14 | 2002-05-24 | Takehide Shirato | Ｍｉｓ電界効果トランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0669097B2 (ja) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5308999A (en) | MOS FET having a thin film SOI structure | |
| JP3543117B2 (ja) | 二重ゲート電界効果トランジスタ | |
| JP3229665B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP2717739B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62123772A (ja) | 電界効果型トランジスタ | |
| US4722912A (en) | Method of forming a semiconductor structure | |
| JP3421588B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10144803A (ja) | Ｃｍｏｓ素子の構造及びその製造方法 | |
| JP2786199B2 (ja) | 薄膜半導体素子の製造方法 | |
| JP3389510B2 (ja) | 半導体装置の製造方法 | |
| US6777751B2 (en) | Semiconductor device and method for fabricating the same | |
| US6146933A (en) | Field shield isolated transistor | |
| US5792671A (en) | Method of manufacturing semiconductor device | |
| JPH0677479A (ja) | 半導体装置およびその製造方法 | |
| JPH065562A (ja) | 半導体薄膜の形成方法 | |
| JPH02121336A (ja) | 半導体装置及びその製造方法 | |
| JP2841524B2 (ja) | 不揮発性半導体メモリの製造方法 | |
| JPH05259446A (ja) | 半導体装置の製造方法 | |
| JPH0330307B2 (ja) | ||
| JPH0529624A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS59139644A (ja) | 半導体装置の製造方法 | |
| JPH0682688B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH04221855A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS61220470A (ja) | 半導体素子の製造方法 | |
| JPH0529557A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |