JP2568715B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP2568715B2 JP2568715B2 JP2013290A JP1329090A JP2568715B2 JP 2568715 B2 JP2568715 B2 JP 2568715B2 JP 2013290 A JP2013290 A JP 2013290A JP 1329090 A JP1329090 A JP 1329090A JP 2568715 B2 JP2568715 B2 JP 2568715B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating layer
- semiconductor memory
- memory device
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は不揮発性半導体記憶装置に関する。さらに
詳しくは、電気的プログラム可能な不揮発性半導体記憶
装置に関する。
詳しくは、電気的プログラム可能な不揮発性半導体記憶
装置に関する。
（ロ）従来の技術 電気的プログラム可能な不揮発性半導体記憶装置（以
下OTPROM）は、ユーザ側でプログラミングできるROMと
して汎用されている。
下OTPROM）は、ユーザ側でプログラミングできるROMと
して汎用されている。
上記OTPROMは、半導体基板内にチャンネルを構成しう
る１対の不純物拡散領域からなる第１電極と、このチャ
ンネルへ電界を付与しうるフローティングゲートと、上
記第１電極上に、電圧印加により絶縁破壊を生じうる絶
縁層を介して積層され、外部からの電圧が印加できるよ
う構成された第２電極とを備えて構成されている。
る１対の不純物拡散領域からなる第１電極と、このチャ
ンネルへ電界を付与しうるフローティングゲートと、上
記第１電極上に、電圧印加により絶縁破壊を生じうる絶
縁層を介して積層され、外部からの電圧が印加できるよ
う構成された第２電極とを備えて構成されている。
このような構成のOTPROMにおいては、上記絶縁層は、
例えば上層が窒化膜（Si3N4等）、下層が酸化膜（Si
O2）からなる多層積層膜で構成されている。そして第１
及び第２の電極間に高電圧（例えば18V程度）を印加し
この絶縁層を破壊することにより、プログラムされるこ
ととなる。このプログラム前は電極間の抵抗は大きいが
プログラム後は低抵抗となる。
例えば上層が窒化膜（Si3N4等）、下層が酸化膜（Si
O2）からなる多層積層膜で構成されている。そして第１
及び第２の電極間に高電圧（例えば18V程度）を印加し
この絶縁層を破壊することにより、プログラムされるこ
ととなる。このプログラム前は電極間の抵抗は大きいが
プログラム後は低抵抗となる。
（ハ）発明が解決しようとする課題 絶縁層が上記のごとき多層積層膜で構成される場合、
各膜で誘電率（ε）及び膜厚がそれぞれ異なるものとな
る（例えば上記Si3N4膜の場合ε＝８程度、膜厚＝100〜
300Åで、SiO2膜の場合ε＝3.8程度、膜厚＝10〜100Å
である）。
各膜で誘電率（ε）及び膜厚がそれぞれ異なるものとな
る（例えば上記Si3N4膜の場合ε＝８程度、膜厚＝100〜
300Åで、SiO2膜の場合ε＝3.8程度、膜厚＝10〜100Å
である）。
絶縁破壊を実行する電圧は低い方が好ましく、例えば
EPROMに利用する場合このメモリに使用されている電圧
（12.5Vまで）まで低下させる必要がある。これには上
記絶縁層を薄くすることが考えられる。
EPROMに利用する場合このメモリに使用されている電圧
（12.5Vまで）まで低下させる必要がある。これには上
記絶縁層を薄くすることが考えられる。
しかしながら、誘電率の異なる界面が存在する多層絶
縁膜を薄くすると、破壊を意図しない部分まで破壊が生
じることがあり、信頼性の点で問題がある。
縁膜を薄くすると、破壊を意図しない部分まで破壊が生
じることがあり、信頼性の点で問題がある。
この発明はかかる状況に鑑み為されたものであり、薄
くかつ信頼性の高い絶縁層を有する電気的プログラム可
能な不揮発性半導体記憶装置を提供しようとするもので
ある。
くかつ信頼性の高い絶縁層を有する電気的プログラム可
能な不揮発性半導体記憶装置を提供しようとするもので
ある。
（ニ）課題を解決するための手段 かくしてこの発明によれば、（ａ）基板内にチャンネ
ルを構成しうる１対の不純物拡散領域からなる第１電極
と、（ｂ）このチャンネルへ電界を付与しうるフローテ
ィングゲートと、（ｃ）上記第１電極上に、電圧印加に
より絶縁破壊を生じうる絶縁層を介して積層され、外部
からの電圧が印加できるよう構成された第２電極とを備
えた、電気的書き込み可能な不揮発性半導体記憶装置で
あって、上記絶縁層が、単層のオキシーナイトライド膜
からなることを特徴とする不揮発性半導体記憶装置が提
供される。
ルを構成しうる１対の不純物拡散領域からなる第１電極
と、（ｂ）このチャンネルへ電界を付与しうるフローテ
ィングゲートと、（ｃ）上記第１電極上に、電圧印加に
より絶縁破壊を生じうる絶縁層を介して積層され、外部
からの電圧が印加できるよう構成された第２電極とを備
えた、電気的書き込み可能な不揮発性半導体記憶装置で
あって、上記絶縁層が、単層のオキシーナイトライド膜
からなることを特徴とする不揮発性半導体記憶装置が提
供される。
この発明の半導体記憶装置（以下半導体メモリとい
う）は、１回限り電気的プログラム可能な半導体メモリ
（OTPROM）において、プログラム用の静電破壊可能な絶
縁層を下記するもので構成する以外は、当該分野で公知
の材料を用いて公知の方法により製造することができ
る。
う）は、１回限り電気的プログラム可能な半導体メモリ
（OTPROM）において、プログラム用の静電破壊可能な絶
縁層を下記するもので構成する以外は、当該分野で公知
の材料を用いて公知の方法により製造することができ
る。
この発明の半導体メモリにおいて、上記絶縁層は単層
で構成される。そしてこの絶縁層はオキシーナイトライ
ド膜からなる。該オキシーナイトライド膜は、通常のナ
イトライド膜を酸素雰囲気中に接触させることにより該
膜中に酸素原子が浸入・化合して得られるものを意味す
る。該オキシーナイトライド膜において該膜中の酸素原
子と窒素原子との組成比は、表面では酸素リッチである
が、深さ方向に酸素組成比が減少する。そして底面では
窒素リッチとなることが好ましい。また上記ナイトライ
ド膜としてはSi3N4等のシリコンナイトライド膜を好ま
しいものとして挙げることができる。
で構成される。そしてこの絶縁層はオキシーナイトライ
ド膜からなる。該オキシーナイトライド膜は、通常のナ
イトライド膜を酸素雰囲気中に接触させることにより該
膜中に酸素原子が浸入・化合して得られるものを意味す
る。該オキシーナイトライド膜において該膜中の酸素原
子と窒素原子との組成比は、表面では酸素リッチである
が、深さ方向に酸素組成比が減少する。そして底面では
窒素リッチとなることが好ましい。また上記ナイトライ
ド膜としてはSi3N4等のシリコンナイトライド膜を好ま
しいものとして挙げることができる。
この絶縁層において、オキシーナイトライド膜の単層
から構成されるとは、酸素原子及び窒素原子のいずれも
が存在しうる膜でかつ誘電率が異なる界面を有しないも
のを意味する。このためには例えばオキシーナイトライ
ド膜が上記酸素雰囲気中での酸素の浸透により形成され
る場合、該膜の表面が窒素原子を含まない酸化膜に変化
する場合はこの酸化膜が除去されることを意味する。上
記酸化膜の除去は、例えば当該分野で公知のエッチング
等の手法をもって行うことができる。この一例としては
エッチング液としてフッ酸を用いかつこのエッチングが
もはや進行しなくなったところで終了することにより、
酸化膜を完全に除去することができる。
から構成されるとは、酸素原子及び窒素原子のいずれも
が存在しうる膜でかつ誘電率が異なる界面を有しないも
のを意味する。このためには例えばオキシーナイトライ
ド膜が上記酸素雰囲気中での酸素の浸透により形成され
る場合、該膜の表面が窒素原子を含まない酸化膜に変化
する場合はこの酸化膜が除去されることを意味する。上
記酸化膜の除去は、例えば当該分野で公知のエッチング
等の手法をもって行うことができる。この一例としては
エッチング液としてフッ酸を用いかつこのエッチングが
もはや進行しなくなったところで終了することにより、
酸化膜を完全に除去することができる。
上記絶縁層を構成するオキシーナイトライド膜は、20
〜100Åの膜厚に形成されることが好ましい。20Åより
も薄いときは信頼性の点で不安を残し、100Åよりも厚
いときは破壊電圧が高くなって汎用性の点で好ましくな
い。
〜100Åの膜厚に形成されることが好ましい。20Åより
も薄いときは信頼性の点で不安を残し、100Åよりも厚
いときは破壊電圧が高くなって汎用性の点で好ましくな
い。
（ホ）作用 この発明によれば、第１電極と第２電極との間に形成
される絶縁層は、誘電率が異なる界面を有しないオキシ
ーナイトライド膜の単層で構成されているので、絶縁層
全体にわたってほぼ一様な性質を有する安定なものとな
る。
される絶縁層は、誘電率が異なる界面を有しないオキシ
ーナイトライド膜の単層で構成されているので、絶縁層
全体にわたってほぼ一様な性質を有する安定なものとな
る。
以下実施例によりこの発明を詳細に説明するが、これ
によりこの発明は限定されるものではない。
によりこの発明は限定されるものではない。
（ヘ）実施例 この発明の不揮発性半導体記憶装置の一例であるOTPR
OMの製造工程に関して、下記第１〜３図に基づいて説明
する。
OMの製造工程に関して、下記第１〜３図に基づいて説明
する。
ｉ）まず、Ｐ型シリコン（Si）半導体基板（１）上に、
ゲート酸化膜を形成した後、多結晶シリコン（polySi）
膜からなる電極（２）を形成する。
ゲート酸化膜を形成した後、多結晶シリコン（polySi）
膜からなる電極（２）を形成する。
ii）次いでその上にシリコン酸化膜（SiO2）（３）を堆
積後、ｎ型不純物を拡散注入し、さらに熱処理を行うこ
とにより、Ｐ型Si基板上にｎ型不純物領域（プログラム
用の第１電極）（４）を形成する。
積後、ｎ型不純物を拡散注入し、さらに熱処理を行うこ
とにより、Ｐ型Si基板上にｎ型不純物領域（プログラム
用の第１電極）（４）を形成する。
iii）上記堆積されたSiO2において、第１電極上の所定
の部分にプログラム用窓（５）をエッチングを用いて開
け、次いでSiO2上にナイトライド膜（例えばSi3N4）
（６）をLPCVD法により、薄く（例えば50Å）堆積する
（第１図参照）。
の部分にプログラム用窓（５）をエッチングを用いて開
け、次いでSiO2上にナイトライド膜（例えばSi3N4）
（６）をLPCVD法により、薄く（例えば50Å）堆積する
（第１図参照）。
iv）次に、上記iii）で得られたものを、酸素雰囲気中
で900℃で熱処理を行う。これにより上記ナイトライド
膜はオキシーナイトライド膜（61）となる。このオキシ
ーナイトライド膜中では、酸素不純物濃度は、表面では
高くほぼ酸化膜（７）となり、厚さ方向に従って次第に
減少している（第２図参照）。
で900℃で熱処理を行う。これにより上記ナイトライド
膜はオキシーナイトライド膜（61）となる。このオキシ
ーナイトライド膜中では、酸素不純物濃度は、表面では
高くほぼ酸化膜（７）となり、厚さ方向に従って次第に
減少している（第２図参照）。
ｖ）次いで上記で得られたオキシーナイトライド膜を、
フッ酸に浸漬して該膜表面の酸素高濃度領域（いわゆる
酸化膜領域）を除去する。
フッ酸に浸漬して該膜表面の酸素高濃度領域（いわゆる
酸化膜領域）を除去する。
vi）この後、上記酸化膜（７）が除去されたオキシーナ
イトライド膜（８）上にポリシリコン（第２電極）
（９）を堆積し、次いでｎ型不純物を拡散してこのポリ
シリコンの低抵抗化を図ることにより、第３図に示す構
造のOTPROMが得られることとなる。
イトライド膜（８）上にポリシリコン（第２電極）
（９）を堆積し、次いでｎ型不純物を拡散してこのポリ
シリコンの低抵抗化を図ることにより、第３図に示す構
造のOTPROMが得られることとなる。
上記のようにして製造されたOTPROMは、プログラム電
圧が12.5V以下でオキシーナイトライド膜（絶縁層）を
破壊することが可能であった。また、この絶縁層の膜厚
が薄いにもかかわらず意図しない部分での絶縁破壊が生
じず信頼性も向上したものであった。
圧が12.5V以下でオキシーナイトライド膜（絶縁層）を
破壊することが可能であった。また、この絶縁層の膜厚
が薄いにもかかわらず意図しない部分での絶縁破壊が生
じず信頼性も向上したものであった。
（ト）発明の効果 この発明によれば、薄くてかつ性能の良好な絶縁層を
形成でき、信頼性が高い電気的プログラム可能な不揮発
型半導体記憶装置を提供することができる。
形成でき、信頼性が高い電気的プログラム可能な不揮発
型半導体記憶装置を提供することができる。
またこの発明の記憶装置は、絶縁膜の低抵抗化が図ら
れているので、EPROMに利用することができる。
れているので、EPROMに利用することができる。
第１〜３図は、この発明の不揮発型半導体記憶装置の一
例のOTPROMに関して、その製造工程の各段階で得られる
各積層構造をそれぞれ説明する部分構成説明図である。
例のOTPROMに関して、その製造工程の各段階で得られる
各積層構造をそれぞれ説明する部分構成説明図である。
Claims (1)
- 【請求項１】（ａ）基板内にチャンネルを構成しうる１
対の不純物拡散領域からなる第１電極と、（ｂ）このチ
ャンネルへ電界を付与しうるフローティングゲートと、
（ｃ）上記第１電極上に、電圧印加により絶縁破壊を生
じうる絶縁層を介して積層され、外部からの電圧が印加
できるよう構成された第２電極とを備えた、電気的書き
込み可能な不揮発性半導体記憶装置であって、 上記絶縁層が、単層のオキシ−ナイトライド膜からなる
ことを特徴とする不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013290A JP2568715B2 (ja) | 1990-01-22 | 1990-01-22 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013290A JP2568715B2 (ja) | 1990-01-22 | 1990-01-22 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03217060A JPH03217060A (ja) | 1991-09-24 |
| JP2568715B2 true JP2568715B2 (ja) | 1997-01-08 |
Family
ID=11829068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013290A Expired - Fee Related JP2568715B2 (ja) | 1990-01-22 | 1990-01-22 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568715B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646854B2 (en) | 2005-03-14 | 2010-01-12 | Scenera Technologies, Llc | Method and system for collecting contemporaneous information relating to a critical event |
-
1990
- 1990-01-22 JP JP2013290A patent/JP2568715B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03217060A (ja) | 1991-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05183106A (ja) | 半導体装置及びその製造方法 | |
| JPS61220474A (ja) | ジユアル電子注入構造体 | |
| JP2568715B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3237352B2 (ja) | 半導体装置の製造方法 | |
| JPH073855B2 (ja) | 半導体装置の製造方法 | |
| JP2950557B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01152650A (ja) | 半導体集積回路装置の製造方法 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| KR0163934B1 (ko) | 다결성 규소 산화 게이트 절연층 및 그 제조 방법, 이를 이용한 다결정 규소 박막 트랜지스터 | |
| KR100266635B1 (ko) | 반도체산화막형성방법 | |
| JPH03257873A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| TW575943B (en) | Floating gate oxide formation method of flash memory | |
| JPH03171775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH04334063A (ja) | 薄膜メモリトランジスタ及びその製造方法 | |
| JPS609155A (ja) | 記憶装置 | |
| JPH01170049A (ja) | 半導体記憶装置の製造方法 | |
| JPS63124533A (ja) | 半導体集積回路装置の製造方法 | |
| JPH11307649A (ja) | 半導体装置の製造方法 | |
| JPH02278725A (ja) | 半導体装置及びその製造方法 | |
| JPH0239472A (ja) | 半導体装置の製造方法 | |
| JPS63276272A (ja) | 半導体装置およびその製造方法 | |
| JPH0296377A (ja) | 半導体装置の製造方法 | |
| JPS60103615A (ja) | 半導体装置 | |
| JPS622664A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS6342146A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |