JPH0239472A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0239472A JPH0239472A JP19046088A JP19046088A JPH0239472A JP H0239472 A JPH0239472 A JP H0239472A JP 19046088 A JP19046088 A JP 19046088A JP 19046088 A JP19046088 A JP 19046088A JP H0239472 A JPH0239472 A JP H0239472A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- phosphorus
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 45
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 45
- 239000011574 phosphorus Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 10
- 238000009792 diffusion process Methods 0.000 abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000006835 compression Effects 0.000 abstract description 3
- 238000007906 compression Methods 0.000 abstract description 3
- 230000003139 buffering effect Effects 0.000 abstract description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract 1
- 230000006378 damage Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に容量電極ま
たはゲート電極の形成方法に関する。
たはゲート電極の形成方法に関する。
通常容量電極およびゲート電極は、リンを導入した多結
晶シリコン膜が用いられている。以下第４図を用いてそ
の形成方法を説明する。
晶シリコン膜が用いられている。以下第４図を用いてそ
の形成方法を説明する。
まず第４図（ａ）に示すように、シリコン基板１上に、
例えば膜厚２００人のゲート絶縁膜２を形成した後、公
知のＣＶＤ技術を用いて厚さ約４０００人の多結晶シリ
コン膜１１を成長させる。
例えば膜厚２００人のゲート絶縁膜２を形成した後、公
知のＣＶＤ技術を用いて厚さ約４０００人の多結晶シリ
コン膜１１を成長させる。
次に第４図（ｂ）に示すように、全面にリンを拡散した
のち、公知のフォトエツチング技術を用いて、リンが導
入された多結晶シリコン膜をパタニングしゲート電極１
１Ａを形成する。
のち、公知のフォトエツチング技術を用いて、リンが導
入された多結晶シリコン膜をパタニングしゲート電極１
１Ａを形成する。
次に第４図（Ｃ）に示すように、バイドーズの不純物イ
オン注入を行うことにより、ソース・トレイン領域６を
形成する。さらに、眉間絶縁耐圧を高める為に熱酸化法
により眉間絶縁膜７を形成する。
オン注入を行うことにより、ソース・トレイン領域６を
形成する。さらに、眉間絶縁耐圧を高める為に熱酸化法
により眉間絶縁膜７を形成する。
しかしながら、上述した従来のゲート電極の形成方法で
は、ゲート絶縁膜に破壊が生じやすい。
は、ゲート絶縁膜に破壊が生じやすい。
その原理は次の通りと考えられている。
すなわち、多結晶シリコン膜に含まれているリンの濃度
はほぼ飽和状態であり、その状態で酸化するとリンが圧
縮されることによりリン濃度が高まり、ゲート絶縁膜２
に対してリンのメルトスルー拡散が起こり、その結果ゲ
ート絶縁膜破壊が生じる。この現象はゲート絶縁膜が４
００人程堆積厚い絶縁膜の場合は特に問題にならなかっ
たが、近年高速化の為に、ゲート絶縁膜が薄くなる傾向
にあり、また、エツチングやイオン注入などによりまず
ます、ダメージを増加させる要因が加わったため、ゲー
ト絶縁膜破壊がより発生しやすくなってきた。
はほぼ飽和状態であり、その状態で酸化するとリンが圧
縮されることによりリン濃度が高まり、ゲート絶縁膜２
に対してリンのメルトスルー拡散が起こり、その結果ゲ
ート絶縁膜破壊が生じる。この現象はゲート絶縁膜が４
００人程堆積厚い絶縁膜の場合は特に問題にならなかっ
たが、近年高速化の為に、ゲート絶縁膜が薄くなる傾向
にあり、また、エツチングやイオン注入などによりまず
ます、ダメージを増加させる要因が加わったため、ゲー
ト絶縁膜破壊がより発生しやすくなってきた。
この傾向はゲート絶縁膜に限らず容量絶縁膜についても
同様である。このため半導体装置の信頼性及び歩留りが
低下するという欠点がある。
同様である。このため半導体装置の信頼性及び歩留りが
低下するという欠点がある。
本発明の半導体装置の製造方法は、半導体基板上に絶縁
膜を形成する工程と、前記絶縁膜上に薄い第１の多結晶
シリコン膜と酸化膜と厚い第２の多結晶シリコン膜とを
順次形成する工程と、前記第２の多結晶シリコン膜にリ
ンを導入したのち該第２の多結晶シリコン膜と前記酸化
膜と第１の多結晶シリコン膜とをパターニングし電極を
形成する工程と、熱酸化法により前記電極表面に酸化膜
を形成すると共に前記第２の多結晶シリコン膜より第１
の多結晶シリコン膜にリンを拡散する工程とを含んで構
成される。
膜を形成する工程と、前記絶縁膜上に薄い第１の多結晶
シリコン膜と酸化膜と厚い第２の多結晶シリコン膜とを
順次形成する工程と、前記第２の多結晶シリコン膜にリ
ンを導入したのち該第２の多結晶シリコン膜と前記酸化
膜と第１の多結晶シリコン膜とをパターニングし電極を
形成する工程と、熱酸化法により前記電極表面に酸化膜
を形成すると共に前記第２の多結晶シリコン膜より第１
の多結晶シリコン膜にリンを拡散する工程とを含んで構
成される。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｃ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
まず第１図（ａ）に示すように、シリコン基板１の上に
厚さ２００人程堆積ゲート絶縁膜２を形成する。次にこ
の絶縁膜２上に厚さの約５００人の第１の多結晶シリコ
ン膜３を形成したのち、熱酸化することによりその表面
に厚さ約１５０堆積度の酸化膜（以下熱酸化膜という〉
４を形成する。さらに全面に第２の多結晶シリコン膜５
を約３５００堆積度の厚さに成長させる。
厚さ２００人程堆積ゲート絶縁膜２を形成する。次にこ
の絶縁膜２上に厚さの約５００人の第１の多結晶シリコ
ン膜３を形成したのち、熱酸化することによりその表面
に厚さ約１５０堆積度の酸化膜（以下熱酸化膜という〉
４を形成する。さらに全面に第２の多結晶シリコン膜５
を約３５００堆積度の厚さに成長させる。
次に第１図（ｂ）に示すように、第２の多結晶シリコン
膜５の全面にリンを拡散したのち、公知のフォトエツチ
ング技術を用いて、リンが導入された第２の多結晶シリ
コン膜５Ａ、熱酸化膜４および第１の多結晶シリコン膜
３の３層膜をパターニングする。
膜５の全面にリンを拡散したのち、公知のフォトエツチ
ング技術を用いて、リンが導入された第２の多結晶シリ
コン膜５Ａ、熱酸化膜４および第１の多結晶シリコン膜
３の３層膜をパターニングする。
次に第１図（Ｃ）に示すように、バイドーズのイオン注
入を行うことによりソース・ドレイン領域６を形成する
。さらに、層間絶縁膜耐圧を高める為に熱酸化法により
眉間絶縁膜７を形成すると同時に１、リンが導入された
第２の多結晶シリコン膜５Ａを拡散源として熱酸化膜４
を通して第１の多結晶シリコン膜３にリンを拡散する。
入を行うことによりソース・ドレイン領域６を形成する
。さらに、層間絶縁膜耐圧を高める為に熱酸化法により
眉間絶縁膜７を形成すると同時に１、リンが導入された
第２の多結晶シリコン膜５Ａを拡散源として熱酸化膜４
を通して第１の多結晶シリコン膜３にリンを拡散する。
この時熱酸化膜４はリンの拡散によりピンホールが多く
なり、絶縁性がなくなる。そしてこのリンが導入された
第１の多結晶シリコン膜５Ａと第２の多結晶シリコン膜
３Ａの２層膜がゲート電極として働く。
なり、絶縁性がなくなる。そしてこのリンが導入された
第１の多結晶シリコン膜５Ａと第２の多結晶シリコン膜
３Ａの２層膜がゲート電極として働く。
この時、リンが導入された第１の多結晶シリコン膜３Ａ
中のリンの濃度は、第２の多結晶シリコン膜５Ａのリン
の濃度よりも薄いため、ゲート絶縁膜２に対してのリン
のメルトスルー拡散は起こらない。従って、ゲート絶縁
膜２の破壊は生じることはない。
中のリンの濃度は、第２の多結晶シリコン膜５Ａのリン
の濃度よりも薄いため、ゲート絶縁膜２に対してのリン
のメルトスルー拡散は起こらない。従って、ゲート絶縁
膜２の破壊は生じることはない。
この第１及び第２の多結晶シリコン膜からなるゲート電
極とリンの濃度との関係を第２図に示す。第２図におけ
るリンの濃度は規格化したものである。
極とリンの濃度との関係を第２図に示す。第２図におけ
るリンの濃度は規格化したものである。
第２図に示したように、従来例ではゲート絶縁Ｍ２の界
面までリンの濃度が濃い状態であったが、本実施例によ
ればリンの導入された第１の多結晶シリコンＭ３Ａによ
り、ゲート絶縁膜２の界面近傍のみリンの濃度は薄く形
成されている。
面までリンの濃度が濃い状態であったが、本実施例によ
ればリンの導入された第１の多結晶シリコンＭ３Ａによ
り、ゲート絶縁膜２の界面近傍のみリンの濃度は薄く形
成されている。
なお本実施例の中で第１の多結晶シリコン膜を形成した
後、特に記憶内容を決定する為のシリコン基板へのイオ
ン注入を行う工程をさし加えることかしばしば行なわれ
ているが、この場合も第１の多結晶シリコン膜が存在す
るなめにゲート絶縁膜が汚染されたり損傷を受けること
がなくなる。
後、特に記憶内容を決定する為のシリコン基板へのイオ
ン注入を行う工程をさし加えることかしばしば行なわれ
ているが、この場合も第１の多結晶シリコン膜が存在す
るなめにゲート絶縁膜が汚染されたり損傷を受けること
がなくなる。
第３図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図であり、
本発明を容量電極の形成に適用した場合を示している。
るための工程順に示した半導体チップの断面図であり、
本発明を容量電極の形成に適用した場合を示している。
まず第３図（ａ）に示すように、シリコン基板１上に、
順次形成された酸化膜と窒化膜と酸化膜の３層膜からな
る容量絶縁膜１０を形成する。次でこの容量絶縁膜１０
上に第１の実施例と同様に、第１の多結晶シリコン膜３
と熱酸化膜４及び第２の多結晶シリコン膜５を形成する
。
順次形成された酸化膜と窒化膜と酸化膜の３層膜からな
る容量絶縁膜１０を形成する。次でこの容量絶縁膜１０
上に第１の実施例と同様に、第１の多結晶シリコン膜３
と熱酸化膜４及び第２の多結晶シリコン膜５を形成する
。
次に第３図（ｂ）に示すように、第２の多結晶シリコン
膜５にリンを導入したのち、第２の多結晶シリコン膜５
と熱酸化膜４及び第１の多結晶シリコン膜３とをパター
ニングする。
膜５にリンを導入したのち、第２の多結晶シリコン膜５
と熱酸化膜４及び第１の多結晶シリコン膜３とをパター
ニングする。
次に第３図（ｃ）に示すように、熱酸化法により第１及
び第２の多結晶シリコン膜表面に眉間絶縁膜７Ａを形成
すると同時に、リンが導入された第２の多結晶シリコン
膜５Ａより第１の多結晶シリコン膜３にリンを拡散する
。このリンが導入された第１及び第２の多結晶シリコン
膜が容量電極となる。
び第２の多結晶シリコン膜表面に眉間絶縁膜７Ａを形成
すると同時に、リンが導入された第２の多結晶シリコン
膜５Ａより第１の多結晶シリコン膜３にリンを拡散する
。このリンが導入された第１及び第２の多結晶シリコン
膜が容量電極となる。
このように第２の実施例においても、容量絶縁膜１０上
のリンが拡散された第１の多結晶シリコン膜３Ａ中のリ
ンの濃度は、第２の多結晶シリコン膜５Ａ中のものより
低いため、容量絶縁膜１０の破壊は抑制される。
のリンが拡散された第１の多結晶シリコン膜３Ａ中のリ
ンの濃度は、第２の多結晶シリコン膜５Ａ中のものより
低いため、容量絶縁膜１０の破壊は抑制される。
第３図（ｃ）において層間絶縁膜７Ａが容量電極の下部
で薄いのは、容量絶縁［１０を構成する窒化膜の耐酸化
性の為であり、その事が従来の半導体装置において層間
絶縁膜を実質的に厚くせざるをえなく、容量絶縁膜破壊
を生じやすくしている原因でもあった。これに対して第
２の実施例においては、眉間絶縁膜７Ａをより厚くして
も、リンの圧縮によって生じる容量絶縁膜１ｏの界面で
のリンの高濃度化は起こらず、従って容量絶縁膜１０の
破壊は極めて少いものとなる。
で薄いのは、容量絶縁［１０を構成する窒化膜の耐酸化
性の為であり、その事が従来の半導体装置において層間
絶縁膜を実質的に厚くせざるをえなく、容量絶縁膜破壊
を生じやすくしている原因でもあった。これに対して第
２の実施例においては、眉間絶縁膜７Ａをより厚くして
も、リンの圧縮によって生じる容量絶縁膜１ｏの界面で
のリンの高濃度化は起こらず、従って容量絶縁膜１０の
破壊は極めて少いものとなる。
以上説明したように本発明は、電極を構成する多結晶シ
リコン膜の間に酸化膜を形成する事により、ゲート電極
あるいは容量電極のリンの圧縮によって生じるリンのメ
ルトスルー拡散に対する緩衝力を造り出し、絶縁膜破壊
を非常に少なくする効果がある。このため歩留り及び信
頼性の向上した半導体装置を製造できる。
リコン膜の間に酸化膜を形成する事により、ゲート電極
あるいは容量電極のリンの圧縮によって生じるリンのメ
ルトスルー拡散に対する緩衝力を造り出し、絶縁膜破壊
を非常に少なくする効果がある。このため歩留り及び信
頼性の向上した半導体装置を製造できる。
域、７，７Ａ・・・層間絶縁膜、１０・・・容量絶縁膜
、１１・・・多結晶シリコン膜、ＩＩＡ・・・ゲート電
極。
、１１・・・多結晶シリコン膜、ＩＩＡ・・・ゲート電
極。
第１図は本発明の第１の実施例を説明するための半導体
チップの断面図、第２図は第１の実施例におけるゲート
電極中のリン濃度を示す図、第３図は本発明の第２の実
施例を説明するための半導体チップの断面図、第４図は
従来の半導体装置の製造方法を説明するための半導体チ
ップの断面図である。 １・・・シリコン基板、２・・・ゲート絶縁膜、３・・
・第１の多結晶シリコン膜、４・・・熱酸化膜、５・・
・第２の多結晶シリコン膜、５Ａ・・・リンが導入され
た第２の多結晶シリコン膜、６・・・ソース・ドレイン
領５２へ 男 刃 Ｑ 谷量箆力ふ腺 テ 又 兜 肩 １１ つ井石晶しリ］ン應 ｉＡ チー「電装 置１八 ＼ 宋 →
チップの断面図、第２図は第１の実施例におけるゲート
電極中のリン濃度を示す図、第３図は本発明の第２の実
施例を説明するための半導体チップの断面図、第４図は
従来の半導体装置の製造方法を説明するための半導体チ
ップの断面図である。 １・・・シリコン基板、２・・・ゲート絶縁膜、３・・
・第１の多結晶シリコン膜、４・・・熱酸化膜、５・・
・第２の多結晶シリコン膜、５Ａ・・・リンが導入され
た第２の多結晶シリコン膜、６・・・ソース・ドレイン
領５２へ 男 刃 Ｑ 谷量箆力ふ腺 テ 又 兜 肩 １１ つ井石晶しリ］ン應 ｉＡ チー「電装 置１八 ＼ 宋 →
Claims (1)
- 半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上
に薄い第１の多結晶シリコン膜と酸化膜と厚い第２の多
結晶シリコン膜とを順次形成する工程と、前記第２の多
結晶シリコン膜にリンを導入したのち該第２の多結晶シ
リコン膜と前記酸化膜と第１の多結晶シリコン膜とをパ
ターニングし電極を形成する工程と、熱酸化法により前
記電極表面に酸化膜を形成すると共に前記第２の多結晶
シリコン膜より第１の多結晶シリコン膜にリンを拡散す
る工程とを含むことを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19046088A JPH0239472A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19046088A JPH0239472A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0239472A true JPH0239472A (ja) | 1990-02-08 |
Family
ID=16258484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19046088A Pending JPH0239472A (ja) | 1988-07-28 | 1988-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0239472A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140106408A (ko) | 2013-02-25 | 2014-09-03 | 엔이씨 쇼트 컴포넌츠 가부시키가이샤 | 압축 밀봉형 기밀단자 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890776A (ja) * | 1981-11-26 | 1983-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1988
- 1988-07-28 JP JP19046088A patent/JPH0239472A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890776A (ja) * | 1981-11-26 | 1983-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140106408A (ko) | 2013-02-25 | 2014-09-03 | 엔이씨 쇼트 컴포넌츠 가부시키가이샤 | 압축 밀봉형 기밀단자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910001426B1 (ko) | 반도체장치의 제조방법 | |
| JPH04342165A (ja) | 半導体装置及びその製造方法 | |
| KR930001658B1 (ko) | 반도체장치의 제조방법 | |
| US4780428A (en) | Mosfet semiconductor device and manufacturing method thereof | |
| JPH0239472A (ja) | 半導体装置の製造方法 | |
| KR100317534B1 (ko) | 커패시터 및 그 제조방법 | |
| JPS5952879A (ja) | 半導体装置の製造方法 | |
| JPH0379072A (ja) | 半導体記憶装置及びその製造方法 | |
| KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
| KR100445059B1 (ko) | 반도체장치의캐패시터제조방법 | |
| JPH01192157A (ja) | 半導体装置 | |
| JPH0196950A (ja) | 半導体装置の製造方法 | |
| JPS6342164A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61129872A (ja) | 半導体装置の製造方法 | |
| KR100597598B1 (ko) | 반도체 소자의 고유전체 캐패시터 형성방법 | |
| KR100268941B1 (ko) | 반도체소자의커패시터제조방법 | |
| JPH0888330A (ja) | 半導体装置及びその製造方法 | |
| JPH03108752A (ja) | 半導体装置 | |
| JP2006054278A (ja) | 半導体素子及び半導体素子の製造方法 | |
| JP3194303B2 (ja) | 半導体装置 | |
| JPH1174388A (ja) | 半導体装置及びその製造方法 | |
| KR100190188B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| JPH01290255A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS62266865A (ja) | 半導体装置 | |
| JPH04343221A (ja) | 半導体装置の製造方法 |