JP6063498B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6063498B2 JP6063498B2 JP2015030277A JP2015030277A JP6063498B2 JP 6063498 B2 JP6063498 B2 JP 6063498B2 JP 2015030277 A JP2015030277 A JP 2015030277A JP 2015030277 A JP2015030277 A JP 2015030277A JP 6063498 B2 JP6063498 B2 JP 6063498B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide semiconductor
- transistor
- circuit
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 394
- 239000000758 substrate Substances 0.000 claims description 105
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 238000002425 crystallisation Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 606
- 239000010408 film Substances 0.000 description 141
- 230000002829 reductive effect Effects 0.000 description 57
- 229910052739 hydrogen Inorganic materials 0.000 description 50
- 238000000034 method Methods 0.000 description 48
- 238000004544 sputter deposition Methods 0.000 description 48
- 239000001257 hydrogen Substances 0.000 description 44
- 239000000463 material Substances 0.000 description 44
- 239000003990 capacitor Substances 0.000 description 43
- 238000010438 heat treatment Methods 0.000 description 38
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 37
- 230000015654 memory Effects 0.000 description 31
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 30
- 239000007789 gas Substances 0.000 description 29
- 229910052581 Si3N4 Inorganic materials 0.000 description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 28
- 230000006870 function Effects 0.000 description 27
- 229910052814 silicon oxide Inorganic materials 0.000 description 23
- 230000015572 biosynthetic process Effects 0.000 description 21
- 238000005755 formation reaction Methods 0.000 description 21
- 230000003071 parasitic effect Effects 0.000 description 20
- 230000008569 process Effects 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 19
- 239000001301 oxygen Substances 0.000 description 19
- 229910052760 oxygen Inorganic materials 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 238000000206 photolithography Methods 0.000 description 18
- 239000012535 impurity Substances 0.000 description 16
- 239000010936 titanium Substances 0.000 description 16
- 229910052786 argon Inorganic materials 0.000 description 15
- 239000012298 atmosphere Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 230000005611 electricity Effects 0.000 description 15
- 238000005530 etching Methods 0.000 description 15
- 230000003068 static effect Effects 0.000 description 15
- 229910052719 titanium Inorganic materials 0.000 description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 239000002356 single layer Substances 0.000 description 11
- 229910007541 Zn O Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000004891 communication Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 8
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 7
- 125000004429 atom Chemical group 0.000 description 7
- 150000002431 hydrogen Chemical class 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 239000000956 alloy Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052720 vanadium Inorganic materials 0.000 description 6
- 239000011787 zinc oxide Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- -1 tungsten nitride Chemical class 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 125000001309 chloro group Chemical group Cl* 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000005674 electromagnetic induction Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 125000001153 fluoro group Chemical group F* 0.000 description 3
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 3
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000001552 radio frequency sputter deposition Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 108010083687 Ion Pumps Proteins 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 150000004678 hydrides Chemical class 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000000859 sublimation Methods 0.000 description 2
- 230000008022 sublimation Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 108091006149 Electron carriers Proteins 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 241001422033 Thestylus Species 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 150000001805 chlorine compounds Chemical class 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 125000001424 substituent group Chemical group 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
- H01L27/0222—Charge pumping, substrate bias generation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Toxicology (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Recrystallisation Techniques (AREA)
- Shift Register Type Memory (AREA)
- Dram (AREA)
Description
えば、半導体集積回路を部品として搭載した電子機器に関する。
全般を指し、電気光学装置、半導体回路、電子部品、および電子機器は全て半導体装置で
ある。
PUは、半導体ウェハから切り離された半導体集積回路(少なくともトランジスタ及びメ
モリを含む)を有し、接続端子である電極が形成された半導体素子の集合体である。
配線板に実装され、様々な電子機器の部品の一つとして用いられる。
置は、無線タグ、RFIDタグなどと呼ばれる。実用化されているものは、アンテナと半
導体基板を用いて形成された半導体回路(ICチップ)とを有しているものが多い。
、その他の材料として酸化物半導体が注目されている。酸化物半導体の材料としては、酸
化亜鉛又は酸化亜鉛を成分とするものが知られている。そして、電子キャリア濃度が10
18/cm3未満である非晶質酸化物(酸化物半導体)なるもので形成された薄膜トラン
ジスタが開示されている(特許文献1乃至3)。
。特に携帯型の電気機器は、バッテリーを電源としており、限られた電力量での使用可能
時間が制限される。また、車載の電気機器は、スタンバイ時のリーク電流が大きいと、バ
ッテリーの寿命の低下を招く恐れがあり、また電気自動車においては、車載の電気機器の
リーク電流に起因して一定の充電量あたりの走行距離が短縮してしまう。
低減することが効果的である。個々のトランジスタのリーク電流は大きなものではないが
、LSIは数百万のトランジスタが設けられており、それらのリーク電流を足しあわせる
と、決して小さなものにはならない。このようなリーク電流は待機時の半導体装置の消費
電力を増加させるもとになっている。リーク電流の要因は種々存在するが、スタンバイ時
のリーク電流を低減することができれば、電気機器で消費される駆動回路などの省電力化
を図ることができる。
題の一とする。
量を小さくして消費電力の低減を図ることも課題の一とする。
Lを短くすることによって回路の動作速度を高速化し、さらには消費電力の低減を図るこ
とも課題の一とする。
に真性な半導体であって、シリコン半導体よりもエネルギーギャップが大きい酸化物半導
体で形成される、半導体基板上に形成されたトランジスタを用い、LSIやCPUやメモ
リなどの半導体集積回路を作製する。
導体に含まれる水素が5×1019atoms/cm3以下、好ましくは5×1018a
toms/cm3以下、より好ましくは5×1017atoms/cm3以下として、水
素濃度が十分に低減されて高純度化された酸化物半導体層を用いることによりトランジス
タのオフ電流を下げる。なお、酸化物半導体層中の水素濃度測定は、二次イオン質量分析
法(SIMS:Secondary Ion Mass Spectroscopy)で
行う。
ート電圧Vgが0又は負の領域において、ドレイン電流Idは0であることが望ましい。
水素濃度が十分に低減されて高純度化された酸化物半導体層を用いるトランジスタは、ド
レイン電圧Vdが+1Vまたは+10Vの場合、ゲート電圧Vgが−5Vから−20Vの
範囲において、ドレイン電流Idは、1×10−13[A]以下とすることができる。
有するトランジスタは、リーク電流による消費電力の少ない半導体装置を実現できる。
する基板として半導体基板を用いると、静電気を遮蔽することができるため、絶縁性基板
を用いるときに比べ、トランジスタが受ける静電気の影響を低減することができる。また
、熱伝導性の高い半導体基板は、半導体回路の放熱のために用いると好適である。また、
半導体基板はバックゲートとして機能させることが可能であり、寄生チャネルの発生を抑
えることができる。
ン質量分析法で検出される水素濃度が5×1019atoms/cm3以下であり、キャ
リア濃度が5×1014/cm3以下である酸化物半導体層と、酸化物半導体層上にソー
ス電極層及びドレイン電極層と、該酸化物半導体層、該ソース電極層、及び該ドレイン電
極層上にゲート絶縁層と、ゲート絶縁層上にゲート電極層と、を有するトランジスタを複
数有する半導体集積回路を備えた半導体装置である。
体基板上に絶縁膜と、絶縁膜上に導電層と、導電層上に絶縁層と、絶縁層上に二次イオン
質量分析法で検出される水素濃度が5×1019atoms/cm3以下であり、キャリ
ア濃度が5×1014/cm3以下である酸化物半導体層と、酸化物半導体層上にソース
電極層及びドレイン電極層と、酸化物半導体層、ソース電極層、及びドレイン電極層上に
ゲート絶縁層と、ゲート絶縁層上にゲート電極層とを有するトランジスタを複数有し、導
電層は、絶縁層を介して酸化物半導体層と重なる半導体装置である。
い。熱酸化処理によって熱酸化膜を形成すると緻密で良質な膜を形成することができる。
ン電極層上に接する絶縁層を有し、ソース電極層またはドレイン電極層は、ゲート絶縁層
及び該絶縁層を介してゲート電極層の一部と重なることが好ましい。ソース電極層または
ドレイン電極層上に接する絶縁層を設けることによって、ゲート電極層とソース電極層と
の間、またはゲート電極層とドレイン電極層との間の寄生容量を小さくすることができる
。
間には、ゲート絶縁層及び絶縁層を積層する構成としている。ゲート配線層とソース配線
層との間隔を広くすることにより、寄生容量による消費電力を低減し、配線間の短絡防止
も可能となる。
トランジスタを複数組み合わせてEDMOS回路を形成することもでき、その構成は、半
導体基板上に、第1の酸化物半導体層を有する第1のトランジスタと、第2の酸化物半導
体層を有する第2のトランジスタとを有するEDMOS回路を有し、第1の酸化物半導体
層及び第2の酸化物半導体層は、二次イオン質量分析法で検出される水素濃度が5×10
19atoms/cm3以下であり、キャリア濃度が5×1014/cm3以下である。
タなども同一基板上に形成することができる。例えば、抵抗は、水素濃度が十分に低減さ
れた酸化物半導体層を上下の電極層で挟むことで形成することができる。上記各構成にお
いて、さらに同一基板上に抵抗体である酸化物半導体層が、第1の導電層と、該第1の導
電層と重なる第2の導電層との間に設けられる。
プ、表示部の駆動回路、コントローラ、又は音声処理回路のコンバータなどを水素濃度が
十分に低減された酸化物半導体層を用いるトランジスタを用いて構成することもできる。
、所謂MCP(Multi Chip Package)としてもよい。
いし、フリップチップ形態(フェイスダウン形態)としてもよい。
スタは、寄生チャネルの発生を抑え、リーク電流を極めて小さくすることができ、寄生容
量を低減することができる。そのトランジスタを半導体集積回路に用いることで消費電力
の少ない半導体装置を実現できる。
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
本実施の形態では、半導体集積回路の断面構造の一例について説明する。
図3、及び図4を用いて説明する。
ランジスタ440は、トップゲート構造のトランジスタの一つである。
第2の絶縁層443、第3の絶縁層447b、酸化物半導体層442、第1のソース電極
層445a、第2のソース電極層448a、第1のドレイン電極層445b、第2のドレ
イン電極層448b、第4の絶縁層446、ゲート絶縁層444、及びゲート電極層44
1を含む。
化物半導体層442上で隣り合う第1のソース電極層445aの下端部と第1のドレイン
電極層445bの下端部との間隔幅でチャネル長L1が決定される。
要に応じて、チャネル形成領域を複数有するマルチゲート構造のトランジスタも形成する
ことができる。
70を作製する工程を説明する。
ングした、多結晶シリコン、微結晶シリコン、単結晶シリコンを用いることができる。ま
た、シリコンカーバイド(SiC)を用いても良い。
は、固定電位、例えば0Vや、接地電位とすることができ、実施者が適宜決定すればよい
。半導体基板がバックゲートとして機能する構成を採用することで、外部の電界を遮蔽し
、半導体装置における外部電界の影響を緩和することができる。これにより、酸化物半導
体層の基板側に電荷が蓄積されることに起因する寄生チャネルの発生や、しきい値電圧の
変動を防ぐことができる。
を調べるためのバイアス−熱ストレス試験(以下、BT試験という)において、BT試験
前後におけるトランジスタのしきい値電圧の変化量を低減することができる。即ち、酸化
物半導体層の上下にゲート電極を設けることによって、信頼性を向上することができる。
する基板として半導体基板を用いると、静電気を遮蔽することができるため、絶縁性基板
を用いるときに比べ、トランジスタが受ける静電気の影響を低減することができる。具体
的には、静電気が誘起するキャリアの量を低減することができる。
プラズマCVD法又はスパッタ法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層
又は窒化酸化珪素層を単層で又は積層して形成する。
479a、479b、479cを形成する。電極層479a、479b、479cの材料
は、Al、Cr、Cu、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金等を用いることができる。本実施の
形態では、電極層479a、479b、479cは窒化タングステン層と、タングステン
層の積層構造とする。
第1の絶縁層447aは、プラズマCVD法又はスパッタ法等を用いて、酸化珪素層、窒
化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成する。
フィ工程により選択的に除去して第2の絶縁層443を形成する。スペーサ絶縁層は、プ
ラズマCVD法又はスパッタ法等を用いて、酸化珪素層、窒化珪素層、酸化窒化珪素層又
は窒化酸化珪素層を単層で又は積層して形成する。スペーサ絶縁層の膜厚は、500nm
以上2μm以下とする。また、同一工程で、スペーサ絶縁層となる第4の絶縁層473を
電極層479cと重なる位置に形成する。こうして、部分的に厚い積層領域と薄い単層領
域を形成する。寄生容量を低減するため、厚い膜厚とする領域にはスペーサ絶縁層である
第4の絶縁層と第1の絶縁層を積層する構成とし、保持容量などを形成するため、薄い膜
厚とする領域には、第1の絶縁層を設ける構成とする。
酸化物半導体層と接する第3の絶縁層447bは、酸化シリコン層、酸化窒化シリコン層
、酸化アルミニウム層、または酸化窒化アルミニウムなどの酸化物絶縁層を用いると好ま
しい。第3の絶縁層447bの形成方法としては、プラズマCVD法又はスパッタリング
法等を用いることができるが、第3の絶縁層447b中に水素が多量に含まれないように
するためには、スパッタリング法で第3の絶縁層447bを成膜することが好ましい。
層を形成する。半導体基板430を処理室へ搬送し、水素及び水分が除去された高純度酸
素を含むスパッタガスを導入しシリコンのターゲットを用いて、半導体基板430に第3
の絶縁層447bとして、酸化シリコン層を成膜する。また半導体基板430は室温でも
よいし、加熱されていてもよい。
との距離(T−S間距離)を60mm、圧力0.4Pa、高周波電源1.5kW、酸素及
びアルゴン(酸素流量25sccm:アルゴン流量25sccm=1:1)雰囲気下でR
Fスパッタリング法により酸化シリコン層を成膜する。膜厚は100nmとする。なお、
石英(好ましくは合成石英)に代えてシリコンターゲットを、酸化シリコン層を成膜する
ためのターゲットとして用いることができる。なお、スパッタガスとして酸素又は、酸素
及びアルゴンの混合ガスを用いる。
とが好ましい。第3の絶縁層447bに水素、水酸基又は水分が含まれないようにするた
めである。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水(H2
O)など水素原子を含む化合物等が排気されるため、当該成膜室で成膜し第3の絶縁層4
47bに含まれる不純物の濃度を低減できる。
電源を用いるDCスパッタリング法、さらにパルス的にバイアスを与えるパルスDCスパ
ッタリング法がある。RFスパッタリング法は主に絶縁膜を成膜する場合に用いられ、D
Cスパッタリング法は主に金属膜を成膜する場合に用いられる。
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを使用するECR
スパッタリング法を用いるスパッタ装置がある。
ス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法
や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
シリコン層、窒化酸化シリコン層、又は窒化アルミニウム層などの窒化物絶縁層と、上記
酸化物絶縁層との積層構造としてもよい。
ッタガスを導入しシリコンターゲットを用いて窒化シリコン層を成膜する。この場合にお
いても、酸化シリコン層と同様に、処理室内の残留水分を除去しつつ窒化シリコン層を成
膜することが好ましい。
リコン層と酸化シリコン層を同じ処理室において、共通のシリコンターゲットを用いて成
膜することができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシ
リコンターゲットを用いて窒化シリコン層を形成し、次にスパッタガスを、酸素を含むス
パッタガスに切り替えて、同じシリコンターゲットを用いて酸化シリコン層を成膜する。
窒化シリコン層と酸化シリコン層とを大気に曝露せずに連続して形成することができるた
め、窒化シリコン層表面に水素や水分などの不純物が吸着することを防止することができ
る。
形成する。
成膜の前処理として、スパッタリング装置の予備加熱室で第3の絶縁層447bが形成さ
れた半導体基板430を予備加熱し、半導体基板430に吸着した水素、水分などの不純
物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポン
プが好ましい。なお、この予備加熱の処理は省略することもできる。
プラズマを発生させる逆スパッタを行い、第3の絶縁層447bの表面に付着しているゴ
ミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アル
ゴン雰囲気下で基板側に高周波電源を用いて電圧を印加して基板近傍にプラズマを形成し
て表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素など
を用いてもよい。
n−O系、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系
、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−
O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の酸化物半導体膜を用い
る。本実施の形態では、酸化物半導体膜をIn−Ga−Zn−O系酸化物半導体成膜用タ
ーゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス(
代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガス(代表的にはアルゴン)及び
酸素混合雰囲気下においてスパッタリング法により形成することができる。また、スパッ
タリング法を用いる場合、SiO2を2重量%以上10重量%以下含むターゲットを用い
て成膜を行ってもよい。
分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲット
の他の例としては、In、Ga、及びZnを含む酸化物半導体成膜用ターゲット(組成比
として、In2O3:Ga2O3:ZnO=1:1:1[mol数比])を用いることが
できる。また、In、Ga、及びZnを含む酸化物半導体成膜用ターゲットとして、In
2O3:Ga2O3:ZnO=1:1:2[mol数比]、又はIn2O3:Ga2O3
:ZnO=1:1:4[mol数比]の組成比を有するターゲットを用いることもできる
。酸化物半導体成膜用ターゲットの充填率は90%以上100%以下、好ましくは95%
以上99.9%以下である。充填率の高い酸化物半導体成膜用ターゲットを用いることに
より、成膜した酸化物半導体膜は緻密な膜となる。
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲット
として半導体基板430上に酸化物半導体膜を成膜する。処理室内の残留水分を除去する
ためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオ
ンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段とし
ては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを
用いて排気した成膜室は、例えば、水素原子や、水など水素原子を含む化合物(より好ま
しくは水素原子及び炭素原子を含む化合物)等が排気されるため、当該成膜室で成膜した
酸化物半導体膜に含まれる不純物の濃度を低減できる。また、酸化物半導体膜成膜時に基
板を加熱してもよい。
力0.4Pa、直流(DC)電源0.5kW、酸素及びアルゴン(酸素流量15sccm
:アルゴン流量30sccm)雰囲気下の条件が適用される。なお、パルス直流(DC)
電源を用いると、成膜時に発生する粉状物質(パーティクル、ゴミともいう)が軽減でき
、膜厚分布も均一となるために好ましい。酸化物半導体膜の膜厚は好ましくは5nm以上
30nm以下とする。なお、適用する酸化物半導体材料により適切な厚みは異なり、材料
に応じて適宜厚みを選択すればよい。
42、472に加工する(図1(A)参照)。また、島状の酸化物半導体層442、47
2を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマス
クをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減で
きる。
グでもよく、両方を用いてもよい。
ば塩素(Cl2)、塩化硼素(BCl3)、塩化珪素(SiCl4)、四塩化炭素(CC
l4)など)が好ましい。
6)、弗化窒素(NF3)、トリフルオロメタン(CHF3)など)、臭化水素(HBr
)、酸素(O2)、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを
添加したガス、などを用いることができる。
ing)法や、ICP(Inductively Coupled Plasma:誘導
結合型プラズマ)エッチング法を用いることができる。
を用いることができる。また、ITO07N(関東化学社製)を用いてもよい。
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
液、エッチング時間、温度等)を適宜調節する。
エッチング法により、酸化物半導体膜を島状の酸化物半導体層442、472に加工する
。
熱処理の温度は、400℃以上750℃以下、好ましくは400℃以上基板の歪み点未満
とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に
対して窒素雰囲気下450℃において1時間の加熱処理を行う。加熱処理を行った後は、
酸化物半導体層への水や水素の再混入を防ぐため、大気に触れることなく次の工程を行う
ことが好ましい。この第1の加熱処理によって酸化物半導体層442、472の脱水化ま
たは脱水素化を行うことができる。
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、GRTA(Gas
Rapid Thermal Anneal)装置、LRTA(Lamp Rapid
Thermal Anneal)装置等のRTA(Rapid Thermal An
neal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライ
ドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧
水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置
である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。気体には、ア
ルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活
性気体が用いられる。
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すGRTAを行ってもよい。GRTAを用いると短時間での高温加熱処理が可能と
なる。
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上
、好ましくは7N(99.99999%)以上、(即ち不純物濃度を1ppm以下、好ま
しくは0.1ppm以下)とすることが好ましい。
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が90%以上
、または80%以上の微結晶の酸化物半導体層となる場合もある。また、第1の加熱処理
の条件、または酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半
導体層となる場合もある。また、非晶質の酸化物半導体の中に微結晶部(粒径1nm以上
20nm以下(代表的には2nm以上4nm以下))が混在する酸化物半導体層となる場
合もある。
半導体膜に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を
取り出し、フォトリソグラフィ工程を行う。
膜後、酸化物半導体層上にソース電極及びドレイン電極を積層させた後、ソース電極及び
ドレイン電極上にゲート絶縁層を形成した後、のいずれで行っても良い。
ができれば、第1の加熱処理は特に行わなくともよい。成膜時に水素や水分が十分低減さ
れ、高純度化された酸化物半導体層を得る場合は、減圧状態に保持された処理室内に基板
を保持し、基板を室温又は400℃未満の温度に加熱する。そして、処理室内の残留水分
を除去しつつ水素及び水分が除去されたスパッタガスを導入し、金属酸化物をターゲット
として基板上に酸化物半導体層を成膜する。クライオポンプを用いて排気した成膜室は、
例えば、水素原子や、水など水素原子を含む化合物(より好ましくは水素原子及び炭素原
子を含む化合物)等が排気されるため、当該成膜室で成膜した酸化物半導体層に含まれる
不純物の濃度を低減できる。クライオポンプにより処理室内に残留する水分を除去しなが
らスパッタ成膜を行うことで、酸化物半導体層を成膜する際の基板温度は室温から400
℃未満とすることができる。
を形成し、選択的にエッチングを行って電極層479aに達する開口を形成する。
る。導電膜をスパッタリング法や真空蒸着法で形成すればよい。導電膜の材料としては、
Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素、または上述した元素を
成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、マンガン
、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数から選択
された材料を用いてもよい。また、金属導電膜は、単層構造でも、2層以上の積層構造と
してもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチ
タン膜を積層する2層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層
し、さらにその上にチタン膜を成膜する3層構造などが挙げられる。また、Alに、Ti
、Ta、W、Mo、Cr、Nd、Scから選ばれた元素を単数、又は複数組み合わせた膜
、合金膜、もしくは窒化膜を用いてもよい。本実施の形態では、導電膜としてチタン膜(
膜厚10nm以上100nm以下)とアルミニウム膜(膜厚20nm以上500nm以下
)の積層膜を形成する。
コン層、酸化窒化シリコン層、または窒化酸化シリコン層を単層又は積層して導電膜上に
膜厚200nm以上2000nm以下の絶縁膜を形成する。
的にエッチングを行って第4の絶縁層446、第5の絶縁層476、第1のソース電極層
445a、第2のソース電極層448a、第1のドレイン電極層445b、第2のドレイ
ン電極層448bを形成した後、レジストマスクを除去する。また、第4の絶縁層446
、第5の絶縁層476は、後に形成されるゲート電極層との寄生容量を低減するために設
けられている。なお、形成されたソース電極層、ドレイン電極層の端部はテーパ形状であ
ると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。
の第3の絶縁層447bが露出しないようにそれぞれの材料及びエッチング条件を適宜調
節する。
てチタン膜を用いて、第2のソース電極層448a及び第2のドレイン電極層448bに
はアルミニウム膜を用いて、酸化物半導体層442にはIn−Ga−Zn−O系膜を用い
る。
グされ、溝部(凹部)を有する酸化物半導体層となることもある。また、第1のソース電
極層445a及び第1のドレイン電極層445bを形成するためのレジストマスクをイン
クジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォト
マスクを使用しないため、製造コストを低減できる。
ーザ光やArFレーザ光を用いる。酸化物半導体層442上で隣り合うソース電極層の下
端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタ440の
チャネル長L1が決定される。なお、チャネル長L1=25nm未満となるように露光を
行う場合には、数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ul
traviolet)を用いて第5のフォトリソグラフィ工程でのレジストマスク形成時
の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形
成されるトランジスタ440のチャネル長L1を10nm以上1000nm以下とするこ
とも可能であり、回路の動作速度を高速化でき、さらにオフ電流値が極めて小さいため、
低消費電力化も図ることができる。
1のソース電極層445a、第2のソース電極層448a、第1のドレイン電極層445
b、及び第2のドレイン電極層448b上にゲート絶縁層444を形成する。
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化ハフニウム層、
又は酸化アルミニウム層を単層で又は積層して形成することができる。なお、ゲート絶縁
層444中に水素が多量に含まれないようにするためには、スパッタリング法でゲート絶
縁層444を成膜することが好ましい。スパッタリング法により酸化シリコン層を成膜す
る場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタ
ガスとして酸素ガス又は、酸素及びアルゴンの混合ガスを用いて行う。
側から酸化シリコン層と窒化シリコン層を積層した構造とすることもできる。例えば、第
1のゲート絶縁層として膜厚5nm以上300nm以下の酸化シリコン層(SiOx(x
>0))を形成し、第1のゲート絶縁層上に第2のゲート絶縁層としてスパッタリング法
により膜厚50nm以上200nm以下の窒化シリコン層(SiNy(y>0))を積層
して、膜厚100nmのゲート絶縁層としてもよい。本実施の形態では、圧力0.4Pa
、高周波電源1.5kW、酸素及びアルゴン(酸素流量25sccm:アルゴン流量25
sccm=1:1)雰囲気下でRFスパッタリング法により膜厚100nmの酸化シリコ
ン層を形成する。
ングを行ってゲート絶縁層444及び第5の絶縁層476の一部を除去して、トランジス
タ470のソース電極層又はドレイン電極層に達する開口を形成する。
ィ工程によりゲート電極層441、471、配線層474a、474bを形成する。なお
、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェッ
ト法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム
等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成する
ことができる。
ては、アルミニウム層上にモリブデン層が積層された2層の積層構造、または銅層上にモ
リブデン層を積層した2層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を
積層した2層構造、窒化チタン層とモリブデン層とを積層した2層構造とすることが好ま
しい。3層の積層構造としては、タングステン層または窒化タングステン層と、アルミニ
ウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチ
タン層とを積層した3層構造とすることが好ましい。なお、透光性を有する導電膜を用い
てゲート電極層を形成することもできる。透光性を有する導電膜としては、透光性導電性
酸化物等をその例に挙げることができる。
タリング法により膜厚150nmのタングステン膜を形成する。
00℃以上400℃以下、例えば250℃以上350℃以下)を行う。本実施の形態では
、窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。また、第2の加熱処理は、
トランジスタ440、470上に保護絶縁層や平坦化絶縁層を形成してから行ってもよい
。
てもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、10
0℃以上200℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くり
かえして行ってもよい。また、この加熱処理を、第3の絶縁層447bの形成前に、減圧
下で行ってもよい。減圧下で加熱処理を行うと、加熱時間を短縮することができる。
2、472を有するトランジスタ440、470を形成することができる(図1(B)参
照)。
は、第3のソース電極層475a、第4のソース電極層478a、第3のドレイン電極層
475b、及び第4のドレイン電極層478bを有している。なお、第4の絶縁層473
と重なる電極層479cは、他の信号線であるため、配線交差部の構成を示している。ま
た、第3のソース電極層475aは、電極層479aと電気的に接続している。また、第
4のソース電極層478aは、配線層474aと電気的に接続している。また、トランジ
スタ470のチャネル長L2は、トランジスタ440のチャネル長L1よりも長く、トラ
ンジスタ470はオフ電流値が小さいトランジスタである。
けてもよい。例えば、保護絶縁層として酸化シリコン層、窒化シリコン層、酸化窒化シリ
コン層、窒化酸化シリコン層、又は酸化アルミニウム層を単層で又は積層して形成するこ
とができる。
、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他
に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BP
SG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶
縁膜を複数積層させることで、平坦化絶縁層を形成してもよい。
i結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキ
ル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印
刷、オフセット印刷等)等の方法、ドクターナイフ、ロールコーター、カーテンコーター
、ナイフコーター等のツールを用いることができる。
bはバックゲートとして機能させることができる。バックゲートの電位は、固定電位、例
えば0Vや、接地電位とすることができ、実施者が適宜決定すればよい。また、酸化物半
導体層の上下にゲート電極を設けることによって、トランジスタの信頼性を調べるための
バイアス−熱ストレス試験(以下、BT試験という)において、BT試験前後におけるト
ランジスタのしきい値電圧の変化量を低減することができる。即ち、酸化物半導体層の上
下にゲート電極を設けることによって、信頼性を向上することができる。
することができる。また、しきい値電圧を正としてエンハンスメント型トランジスタとし
て機能させることができる。また、しきい値電圧を負としてデプレッション型トランジス
タとして機能させることもできる。
てインバータ回路(以下、EDMOS回路という)を構成し、駆動回路に用いることがで
きる。駆動回路は、論理回路部と、スイッチ部またはバッファ部を少なくとも有する。論
理回路部は上記EDMOS回路を含む回路構成とする。また、スイッチ部またはバッファ
部は、オン電流を多く流すことができるトランジスタを用いることが好ましく、デプレッ
ション型トランジスタ、または酸化物半導体層の上下にゲート電極を有するトランジスタ
を用いる。
もできる。例えば、高速駆動させる集積回路には、酸化物半導体層の上下にゲート電極を
有するトランジスタを用いてEDMOS回路を構成し、酸化物半導体層の上にゲート電極
を有するトランジスタを他の領域に形成することもできる。
タと定義し、nチャネル型TFTのしきい値電圧が負の場合は、デプレッション型トラン
ジスタと定義し、本明細書を通してこの定義に従うものとする。
層447aとの両方に窒化シリコン膜を用いると、酸化物半導体層442、472の上下
を窒化シリコン膜で挟むことができ、水素や水分が侵入することを効果的にブロックする
ことができる。このような構成とすることで、酸化物半導体層442、472に含まれる
水素濃度を極めて低くし、再び侵入しないようにすることができる。
有するトランジスタを用いることで、寄生チャネルの発生を抑え、リーク電流を極めて小
さくすることができ、寄生容量を低減することができる。また、本実施の形態のトランジ
スタは、半導体基板上に設けられているため、絶縁性基板を用いるときに比べ、トランジ
スタを静電気から遮蔽することができる。トランジスタを静電気から遮蔽することにより
、静電気が誘起するキャリアの量を低減することができる。本実施の形態に記載の半導体
集積回路は、このトランジスタを用いているため、消費電力の少ない半導体装置を実現で
きる。
本実施の形態では、2つのnチャネル型のトランジスタを用いて集積回路のインバータ回
路を構成する例を基に以下に説明する。なお、実施の形態1とトランジスタの作製工程は
ほとんど同一であるため、異なる点のみを詳細に説明することとする。
回路に加えて、同一基板上に容量と、2種類の抵抗も形成する工程も説明する。
ンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成するE
DMOS回路と、エンハンスメント型TFT同士で形成する場合(以下、EEMOS回路
という)がある。
。また、インバータ回路の断面構造を図3に示す。
のnチャネル型トランジスタとし、第2のトランジスタ490をデプレッション型のnチ
ャネル型トランジスタとする例である。
9f、479g、479hを有する。電極層479d、479e、479f、479g、
479hは実施の形態1の電極層479a、479b、479cと同じ工程、同じ材料で
形成することができる。
タとして機能させる。また、電極層479eには電圧を印加し、しきい値電圧を負として
デプレッション型のトランジスタとして機能させる。
の抵抗と接続する一方の電極である。また、電極層479hは第2の抵抗と接続する一方
の電極である。
87a、第3の絶縁層487bが形成される。なお、図示しないが、寄生容量を小さくし
たい領域には実施の形態1に示すようにスペーサ絶縁層となる第2の絶縁層を設ける。ま
た、容量部においては、電極層479fと重なる第1の絶縁層487a、及び電極層47
9fと重なる第3の絶縁層487bが誘電体となる。
の酸化物半導体層482aよりも厚い構成となっている。厚くするために2回の成膜と2
回のパターニングを行う。また、膜厚を厚くすることでデプレッション型のトランジスタ
として機能させることができ、特に電極層479eにしきい値電圧を負とするための電圧
を印加しなくともよいため、電極層479eを省略することもできる。
2bは、第1の抵抗体として機能する。電極層479hと重なる第1の絶縁層487a、
及び第3の絶縁層487bには開口が形成され、その開口を介して第3の酸化物半導体層
432bと電極層479hとは電気的に接続される。また、第2の酸化物半導体層482
bと同じ膜厚で形成される第4の酸化物半導体層432aは、第2の抵抗体として機能し
、第1の抵抗体とは抵抗値が異なる。また、電極層479gと重なる第1の絶縁層487
a、及び第3の絶縁層487bには開口が形成され、その開口を介して第4の酸化物半導
体層432aと電極層479gとは電気的に接続される。
て第1のゲート電極層481と重なる第1の酸化物半導体層482aとを有し、第1の酸
化物半導体層482aの一部と接する第1のソース電極層485bは、第1配線484b
と電気的に接続する。第1配線484bは、負の電圧VDLが印加される電源線(負電源
線)である。この電源線は、接地電位の電源線(接地電源線)としてもよい。
5bが形成され、その上に接して形成される第2のソース電極層488bも実施の形態1
の第2のソース電極層448aと同じ材料で形成される。実施の形態1では絶縁層を形成
した後、絶縁膜と同じマスクでパターニングする例を示したが、本実施の形態では、導電
層をパターニングした後、絶縁膜を成膜する工程としている。そして選択的に絶縁膜を除
去して絶縁層486を形成し、絶縁層486をマスクとして導電層を選択的にエッチング
して、第1のソース電極層485b、第2のソース電極層488b、第1のドレイン電極
層485a、第2のドレイン電極層488aを形成する。絶縁層486は、後に形成され
る第2のゲート電極層491と第4のドレイン電極層498bとの間に形成される寄生容
量を低減するために設けられている。
の容量電極層433が形成され、第2のソース電極層488bと同じ工程であり同じ材料
で第2の容量電極層434が形成される。第1の容量電極層433及び第2の容量電極層
434は、電極層479fと重なる。
1の抵抗体である第3の酸化物半導体層432b上に接して形成される。また、第2のソ
ース電極層488bと同じ工程であり同じ材料で第2の電極層438が第1の電極層47
7上に接して形成される。
と、ゲート絶縁層492を介して第2のゲート電極層491と重なる第2の酸化物半導体
層482bとを有し、第3配線484aは、正の電圧VDHが印加される電源線(正電源
線)である。
第4のソース電極層498aを有する。また、第2の酸化物半導体層482bに一部接し
て重なる第3のドレイン電極層495b、第4のドレイン電極層498bを有する。なお
、第1のソース電極層485bと同じ工程であり同じ材料で第3のソース電極層495a
、及び第3のドレイン電極層495bが形成される。また、第2のソース電極層488b
と同じ工程であり同じ材料で第4のソース電極層498a、及び第4のドレイン電極層4
98bが形成される。
ドレイン電極層488aは、第2配線として機能する第2のゲート電極層491と電気的
に接続して、第1のトランジスタ480と第2のトランジスタ490を接続し、EDMO
S回路を構成する。
層434と接続する第4配線431は容量配線として機能する。
し、第2の抵抗体として機能する第4の酸化物半導体層432aと接する。
の抵抗体とを形成する例を示したが特に限定されず、実施の形態1のトランジスタも同一
基板上に形成することができる。
に示す。図4(A)は図4(B)中のC1−C2線に沿った断面図に相当する。
37は、入力端子として機能する接続用の端子電極である。また、図4(A1)において
、端子部では、電極層479d、479e、479f、479g、479hと同じ材料で
形成される電極層479iが、第1のソース電極層485bと電気的に接続される第1の
端子電極層439の下方に第1の絶縁層487a、及び第3の絶縁層487bを介して重
なる。電極層479iは第1の端子電極層439とは電気的に接続しておらず、電極層4
79iを第1の端子電極層439と異なる電位、例えばフローティング、GND、0Vな
どに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成すること
ができる。また、第1の端子電極層439は、その上に第2の端子電極層489が設けら
れ、さらに絶縁層486及びゲート絶縁層492を介して導電層437と電気的に接続し
ている。
形成することができる。第2の端子電極層489は、第2のソース電極層488bと同じ
材料、同じ工程で形成することができる。また、導電層437は、第1のゲート電極層4
81と同じ材料、同じ工程で形成することができる。
本実施の形態では、実施の形態2に示すEDMOS回路を用いてCPU(中央演算処理回
路)を作製する例を示す。
コントロール回路1002、命令解析デコーダ1003、レジスタアレイ1004、アド
レスロジックバッファ回路1005、データバスインターフェイス1006、ALU10
07、命令レジスタ1008などより構成されている。
路、抵抗、容量などを用いて作製する。実施の形態1または実施の形態2に示すトランジ
スタは、半導体基板上に形成され、水素濃度が十分に低減された酸化物半導体層を用いて
いるため、トランジスタのオフ電流を極めて小さい値とすることができる。したがって、
CPU1001の少なくとも一部を水素濃度が十分に低減された酸化物半導体層を有する
半導体基板上に形成されたトランジスタで構成することによって低消費電力を実現できる
。
は外部からの命令を受け取り、それを内部用の情報に変換し、他のブロックに送り出す。
また、内部の動作に応じて、メモリデータの読み込み、書き込みなどの指示を外部に与え
る。命令解析デコーダ1003は外部の命令を内部用の命令に変換する役割を持つ。レジ
スタアレイ1004はデータを一時的に保管する揮発性メモリである。アドレスロジック
バッファ回路1005は外部メモリのアドレスを指定する回路である。データバスインタ
ーフェイス1006は、外部のメモリまたはプリンタなどの機器にデータを出し入れする
回路である。ALU1007は演算を行う回路である。命令レジスタ1008は命令を一
時的に記憶しておく回路である。このような回路の組み合わせによってCPUは構成され
ている。
タを用いてスタンバイ時のリーク電流を低減し、電気機器で使用される駆動回路などの省
電力化を図ることができる。
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明す
る。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して、図
面を用いて以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形
態によって、RFIDタグ、IDタグ、ICタグ、RFタグ、無線タグ、電子タグまたは
無線チップとも呼ばれる。
る。図8(A)に示す半導体装置は、アンテナ(オンチップアンテナとも記す)が設けら
れた半導体集積回路チップ400と、アンテナ405(ブースターアンテナとも記す)が
設けられた支持基板406とを含んでいる。半導体集積回路チップ400は、支持基板4
06及びアンテナ405上に形成された絶縁層410上に設けられている。絶縁層410
により支持基板406及びアンテナ405上に半導体集積回路チップ400が固定するこ
とができる。
作や半導体素子の損傷)を防止するために導電性遮蔽体が設けられており、導電性遮蔽体
の抵抗が高く、アンテナ405のパターン間を導通させない場合には、アンテナ405と
半導体集積回路チップ400表面に設けられる導電性遮蔽体とは接して設けられてもよい
。
構成する複数のトランジスタ等の素子が設けられる。メモリ部やロジック部を構成するト
ランジスタとして、水素濃度が十分に低減されて高純度化された酸化物半導体層を用いる
トランジスタを用いる。本実施の形態に係る半導体装置は、半導体素子として電界効果ト
ランジスタはもちろん、半導体層を用いる記憶素子なども適用することができ、多用途に
渡って要求される機能を満たす半導体装置を作製し、提供することができる。
導体集積回路の拡大図を示す。図7(A)において、アンテナ101は巻き数が1である
矩形のループアンテナであるが、この構成に限定されない。ループアンテナの形状は矩形
を有することに限定されず、曲線を有する形状、例えば円形を有していても良い。そして
巻き数は1に限定されず、複数であっても良い。ただしアンテナ101の巻き数が1の場
合、半導体集積回路100とアンテナ101の間に生じる寄生容量を低減することができ
る。
囲を取り囲むように配置されており、破線で示す給電点408に相当する部分以外は、ア
ンテナ101は半導体集積回路100とは異なる領域に配置されている。また、この構成
に限定されず、図7(B)に示すように、破線で示す給電点408に相当する部分以外に
おいて、アンテナ101が半導体集積回路100と少なくとも一部重なるように配置され
ていても良い。ただし、図8(A)、図7(A)に示すように、アンテナ101が半導体
集積回路100とは異なる領域に配置されていることで、半導体集積回路100とアンテ
ナ101の間に生じる寄生容量を低減することができる。
いて、アンテナ101と電磁誘導により信号の授受または電力の供給を行うことができる
。またアンテナ405は、主に、破線407で囲まれた部分以外の領域において、電波に
より質問器と信号の授受または電力の供給を行うことができる。質問器と半導体装置との
間において、キャリア(搬送波)として用いられる電波の周波数は、30MHz以上5G
Hz以下程度が望ましく、例えば950MHz、2.45GHzなどの周波数帯を用いれ
ばよい。
になっているが、この構成に限定されない。ループ状の部分は矩形を有することに限定さ
れず、曲線を有する形状、例えば円形を有していても良い。そして巻き数は1に限定され
ず、複数であっても良い。
することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナ1
01、アンテナ405の形状を適宜決めればよい。
(860MHz帯乃至960MHz帯)、2.45GHz帯等)を適用する場合には、信
号の伝送に用いる電磁波の波長を考慮してアンテナの長さや形状等を適宜設定すればよい
。例えば、アンテナを線状(例えば、ダイポールアンテナ)、平坦な形状(例えば、パッ
チアンテナまたはリボン型の形状)等に形成することができる。また、アンテナの形状は
直線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせ
た形状で設けてもよい。
方式を適用する例を示す。
基板406上に、コイル状のアンテナ101が設けられた半導体集積回路チップ400が
設けられている。なお、ブースターアンテナであるアンテナ405は支持基板406を挟
んで、容量を形成している。
明する。図8(B)は、図8(A)に示した半導体集積回路チップ400と支持基板40
6に形成されたアンテナ405が積層された半導体装置の斜視図に相当する。そして、図
8(C)は、図8(B)の破線X−Yにおける断面図に相当する。
した半導体装置を用いることができ、ここでは、個々に分断しチップ状にしたものを半導
体集積回路チップという。なお、図8(C)に示す半導体集積回路チップは、実施の形態
1を用いる例であるが、本実施の形態は、他の実施の形態にも適用することができ、この
構造に限定されない。
挟持され、その側面も封止されている。本実施の形態では、複数の半導体集積回路を挟持
して第1の絶縁体、第2の絶縁体を貼り合わせた後、個々の半導体集積回路ごとの積層体
に分断する。分断した積層体に導電性遮蔽体を形成し半導体集積回路チップ400を作製
する。分断手段としては物理的に分断することができれば特に限定しないが、本実施の形
態ではレーザ光を照射することによって分断する。
に近い位置に配置されているが、この構成に限定されない。アンテナ101が半導体集積
回路100よりも、よりアンテナ405に近い位置に配置されていてもよい。また、半導
体集積回路100とアンテナ101は、第1の絶縁体112、第2の絶縁体102に直接
固着していても良いし、接着剤として機能する接着層によって固着されていても良い。
係る半導体装置の構成を示すブロック図の一例である。図6に示す半導体装置420は、
ブースターアンテナとしてアンテナ422と、半導体集積回路423と、オンチップアン
テナとしてアンテナ424とを有している。質問器421から電磁波が送信されると、ア
ンテナ422が該電磁波を受信することで、アンテナ422内に交流の電流が生じ、アン
テナ422の周囲に磁界が発生する。そして、アンテナ422が有するループ状の部分と
、ループ状の形状を有するアンテナ424とが電磁結合することで、アンテナ424に誘
導起電力が生じる。半導体集積回路423は上記誘導起電力を用いることで、信号または
電力を質問器421から受け取る。一方、半導体集積回路423において生成された信号
に従って、アンテナ424に電流を流してアンテナ422に誘導起電力を生じさせること
で、質問器421から送られてくる電波の反射波にのせて、質問器421に信号を送信す
ることができる。
分と、主に質問器421からの電波を受信する部分とに分けられる。質問器421からの
電波を主に受信する部分における、アンテナ422の形状は、電波を受信できる形であれ
ばよい。例えば、ダイポールアンテナ、折り返しダイポールアンテナ、スロットアンテナ
、メアンダラインアンテナ、マイクロストリップアンテナ等の形状を用いればよい。
この構成に限定されない。電力を受信するためのアンテナと、信号を受信するためのアン
テナとの、2つのアンテナを有していても良い。アンテナが2つあると、電力を供給する
電波の周波数と、信号を送るための電波の周波数とを使い分けることができる。
スターアンテナとオンチップアンテナの間における信号または電力の授受を非接触で行う
ことができるので、外付けのアンテナを半導体集積回路に接続する場合とは異なり、外力
によって半導体集積回路とアンテナとの接続が分断されにくく、該接続における初期不良
の発生も抑えることができる。また本実施の形態ではブースターアンテナを用いているの
で、オンチップアンテナのみの場合とは異なり、オンチップアンテナの寸法または形状が
半導体集積回路の面積の制約を受けにくく、受信可能な電波の周波数帯が限定されず、通
信距離を伸ばすことができる、という外付けのアンテナが有するメリットを享受すること
ができる。
有するトランジスタはオフ電流が小さく、低消費電力を実現できる。また、半導体集積回
路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊(回路の誤
動作や半導体素子の損傷)を防止することができる。
本実施の形態では、上述した実施の形態4のデバイスを用いて形成された非接触でデータ
の入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接
触でデータの入出力が可能である半導体装置は利用の形態によっては、RFIDタグ、I
Dタグ、ICタグ、ICチップ、RFタグ、無線タグ、電子タグまたは無線チップともよ
ばれる。
路820、リセット回路830、クロック発生回路840、データ復調回路850、デー
タ変調回路860、他の回路の制御を行う制御回路870、記憶回路880およびアンテ
ナ890を有している(図10(A)参照)。高周波回路810はアンテナ890より信
号を受信して、データ変調回路860より受信した信号をアンテナ890に出力する回路
であり、電源回路820は受信信号から電源電位を生成する回路であり、リセット回路8
30はリセット信号を生成する回路であり、クロック発生回路840はアンテナ890か
ら入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路8
50は受信信号を復調して制御回路870に出力する回路であり、データ変調回路860
は制御回路870から受信した信号を変調する回路である。また、制御回路870として
は、例えばコード抽出回路910、コード判定回路920、CRC判定回路930および
出力ユニット回路940が設けられている。なお、コード抽出回路910は制御回路87
0に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判
定回路920は抽出されたコードとリファレンスに相当するコードとを比較して命令の内
容を判定する回路であり、CRC判定回路930は判定されたコードに基づいて送信エラ
ー等の有無を検出する回路である。
無線信号が受信される。無線信号は高周波回路810を介して電源回路820に送られ、
高電源電位(以下、VDDと記す)が生成される。VDDは半導体装置800が有する各
回路に供給される。また、高周波回路810を介してデータ復調回路850に送られた信
号は復調される(以下、復調信号)。さらに、高周波回路810を介してリセット回路8
30およびクロック発生回路840を通った信号及び復調信号は制御回路870に送られ
る。制御回路870に送られた信号は、コード抽出回路910、コード判定回路920お
よびCRC判定回路930等によって解析される。そして、解析された信号にしたがって
、記憶回路880内に記憶されている半導体装置の情報が出力される。出力された半導体
装置の情報は出力ユニット回路940を通って符号化される。さらに、符号化された半導
体装置800の情報はデータ変調回路860を通って、アンテナ890により無線信号に
載せて送信される。なお、半導体装置800を構成する複数の回路においては、低電源電
位(以下、VSS)は共通であり、VSSはGNDとすることができる。
られてきた信号を通信装置で受信することによって、半導体装置のデータを読み取ること
が可能となる。
電磁波により行うタイプとしてもよいし、電源(バッテリー)を搭載して電磁波と電源(
バッテリー)により各回路に電源電圧を供給するタイプとしてもよい。
表示部3210を含む携帯端末の側面には、通信装置3200が設けられ、品物3220
の側面には半導体装置3230が設けられる(図10(B))。品物3220が含む半導
体装置3230に通信装置3200をかざすと、表示部3210に品物の原材料や原産地
、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が
表示される。また、商品3260をベルトコンベアにより搬送する際に、通信装置324
0と、商品3260に設けられた半導体装置3250を用いて、該商品3260の検品を
行うことができる(図10(C))。このように、システムに半導体装置を活用すること
で、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
能である。
実施の形態1または実施の形態2で得られるトランジスタは、高純度化された酸化物半導
体を用いたトランジスタであり、そのトランジスタで回路を構成することで、低消費電力
を実現し、メモリ回路の動作を安定化させることができる。
路の一例を示す。
モリ回路は、行デコーダと、書き込み回路およびリフレッシュ回路と、列デコーダと、マ
トリクス状に配置された記憶素子を有し、マトリクス状に配置された記憶素子1100に
接続された信号線は、書き込み回路およびリフレッシュ回路を介して行デコーダに接続さ
れ、マトリクス状に配置された記憶素子に接続された走査線は、列デコーダに接続されて
いる。行デコーダには、ビット信号が入力される。書き込み回路およびリフレッシュ回路
には、リードイネーブル信号/ライトイネーブル信号(RE/WE)と、データ信号(d
ata)と、出力信号(OUT)が入力される。
ドレインの一方は信号線に接続され、該トランジスタのソースおよびドレインの他方は容
量素子の一方の電極に接続され、該容量素子の他方の電極は低電位側(好ましくは、基準
電位Vss)に接続されている。
リフレッシュ回路の具体的な一構成例を示す。
とセンスアンプを有する。第1の論理積回路1101、第2の論理積回路1102および
第3の論理積回路1103の一方の入力には、行デコーダからの信号が入力される。第1
の論理積回路1101の他方の入力にはPRC信号が入力され、第2の論理積回路110
2の他方の入力にはライトイネーブル信号(WE)が入力され、第3の論理積回路110
3の他方の入力にはリードイネーブル信号(RE)が入力される。第1の論理積回路11
01の出力は、第1のスイッチ1104のオン/オフを制御し、第2の論理積回路110
2の出力は、第2のスイッチ1105のオン/オフを制御し、第3の論理積回路1103
の出力は、第3のスイッチ1106のオン/オフを制御する。プリチャージ信号線Vpr
cは第1のスイッチ1104を介して信号線に接続され、データ信号線dataは第2の
スイッチ1105を介して信号線に接続されている。
3のスイッチ1106を介してセンスアンプに接続されている。該センスアンプからは出
力信号線(OUT)に信号が出力される。
とが好ましい。
信号またはデジタル信号を用いることができる。例えば、電位を少なくとも第1の電位と
第2の電位で設定し、第1の電位としてハイレベル(高電位、VHとも表記する。)の電
位を用い、第2の電位としてローレベル(低電位、VLとも表記する。)の電位を用いる
ことで、2値のデジタル信号を設定することができる。また、VHとVLは一定値である
ことが好ましいが、ノイズの影響を考慮して、VHとVLに幅をもたせてもよい。
めに便宜上付したものであり、数を限定するものではない。
てメモリ回路を作製することができる。
て、ある固定された時間間隔に設計段階で決められる。即ちチップ完成後のリーク電流の
温度依存性や作製プロセス等を考慮して設定される。
濃度が十分に低減された酸化物半導体層を用いているため、トランジスタのオフ電流を極
めて小さい値とすることができ、−30℃から120℃におけるオフ電流の温度特性もほ
とんど変化せず、極めて小さい値を維持できる。
いたトランジスタに比べてリフレッシュ間隔を長い時間間隔で設定することができ、スタ
ンバイ時の消費電力を削減できる。
ートとして用いることにより、寄生チャネルの発生を抑えることができ、スタンバイ時の
リーク電流が極めて小さく、電気自動車においては、長時間、スタンバイの状態において
も、一定の充電量あたりの走行距離がほとんど変化しない。
の供与体となり得る不純物を極めて少ないレベルにまで除去された、真性又は実質的に真
性な半導体である。
を用いて説明する。図12は、酸化物半導体を用いたトップゲート型のトランジスタの断
面図を示す。半導体基板(Si)上に熱酸化膜を介して酸化物半導体層(OS)が設けら
れ、その上にソース電極(S)及びドレイン電極(D)が設けられ、その上にゲート絶縁
膜(GI)を介してゲート電極(GE)が設けられている。
13(A)はソースとドレインの間の電圧を等電位(VD=0V)とした場合を示し、図
13(B)はソースに対しドレインに正の電位(VD>0)を加えた場合を示す。
A)はゲート電極(GE)に正の電位(qVG)が印加された状態であり、ソースとドレ
インの間にキャリア(電子)が流れるオン状態を示している。また、図14(B)は、ゲ
ート電極(GE)に負の電位(qVG)が印加された状態であり、オフ状態(少数キャリ
アは流れない)である場合を示す。
を示す。
一般にn型であり、その場合のフェルミ準位(Ef)は、バンドギャップ中央に位置する
真性フェルミ準位(Ei)から離れて、伝導帯寄りに位置している。なお、酸化物半導体
において水素の一部はドナーとなり、n型化する一つの要因であることが知られている。
去し、酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することによ
り真性(i型)とし、又は真性型とせんとしたものである。すなわち、不純物を添加して
i型化するのでなく、水素や水等の不純物を極力除去したことにより、高純度化されたi
型(真性半導体)又はそれに近づけることを特徴としている。そうすることにより、フェ
ルミ準位(Ef)は真性フェルミ準位(Ei)と同じレベルにまですることができる。
4.3eVと言われている。ソース電極及びドレイン電極を構成するチタン(Ti)の仕
事関数は、酸化物半導体の電子親和力(χ)とほぼ等しい。この場合、金属−酸化物半導
体界面において、電子に対してショットキー型の障壁は形成されない。
者が接触すると図13(A)で示すようなエネルギーバンド図(模式図)が示される。
電圧(VD>0)を印加した上で、ゲートに電圧を印加しない場合(VG=0)を破線で
示し、ゲートに正の電圧(VG>0)を印加した場合を実線で示す。ゲートに正の電圧(
VG>0)を印加した場合、ドレインに正の電位が与えられると、電子はバリア(h)を
こえて酸化物半導体に注入され、ドレインに向かって流れる。バリア(h)の高さは、ゲ
ート電圧とドレイン電圧に依存して変化するが、ゲートに正の電圧(VG>0)を印加し
正のドレイン電圧が印加される場合には、電圧印加のない図13(A)のバリアの高さ、
すなわちバンドギャップ(Eg)の1/2、より低くなる。ゲートに電圧を印加しない場
合は、高いポテンシャル障壁のために、電極から酸化物半導体側へキャリア(電子)が注
入されず、電流を流さないオフ状態を示す。一方、ゲートに正の電圧を印加すると、ポテ
ンシャル障壁が低下し、電流を流すオン状態を示す。
体との界面における、酸化物半導体側のエネルギー的に安定な最低部を移動する。
リアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
っても、常温において、オフ電流が10−13A以下であり、サブスレッショルドスイン
グ値(S値)が0.1V/dec.(ゲート絶縁膜厚100nm)が得られる。
とにより、トランジスタの動作を良好なものとすることができる。また、本実施の形態の
トランジスタは、半導体基板上に設けられているため、絶縁性基板を用いるときに比べ、
トランジスタを静電気から遮蔽することができる。トランジスタを静電気から遮蔽するこ
とにより、静電気が誘起するキャリアの量を低減することができる。
本実施の形態は、実施の形態1または実施の形態2のトランジスタを用いて構成すること
が可能なシフトレジスタの一例を示す。
すシフトレジスタは、二本のクロック信号線と、これらのクロック信号線のいずれかに電
気的に接続された二段のフリップフロップを有する。なお、クロック信号線は更に設けら
れていてもよいし、フリップフロップがより多段に設けられていてもよい。
信号線がハイレベル(VH)に切り替わるときに、他方をローレベル(VL)に切り替え
て動作させる。
1段目のフリップフロップから順に、第2のクロック信号線CLKBに電気的に接続され
た第2段目のフリップフロップと続き、第n−1段目のフリップフロップ、及び第n段目
のフリップフロップを有する例について説明する。ただし、これに限定されず、少なくと
も、第1のフリップフロップおよび第2のフリップフロップを有していればよい。
路)を用いて生成させることができる。
ック信号としてクロック信号CKが入力され、入力された信号SPおよび信号SPBの信
号の状態とクロック信号CKの信号の状態に応じて出力信号OUTを出力する。なお、こ
こで、信号の状態とは、例えば信号の電位、電流、又は周波数などをいう。
路)を用いて生成させることができる。
信号またはデジタル信号を用いることができる。例えば、電位を少なくとも第1の電位と
第2の電位で設定し、第1の電位としてハイレベル(高電位、VHとも表記する)の電位
を用い、第2の電位としてローレベル(低電位、VLとも表記する)の電位を用いること
で、2値のデジタル信号を設定することができる。また、VHとVLは一定値であること
が好ましいが、ノイズの影響を考慮して、VHとVLに幅をもたせてもよい。
めに便宜上付したものであり、数を限定するものではない。
OUTが入力され、クロック信号としてクロック信号CK2が入力され、入力された出力
信号FF1out及びクロック信号CK2に応じて状態が設定された信号FF2outを
出力信号として出力する機能を有する。
ック信号としてクロック信号CK2が入力され、入力された信号SPおよび信号SPBの
信号の状態とクロック信号CKの信号の状態に応じて出力信号OUTBを出力する。
。
4のトランジスタ1114のソースおよびドレインの一方に入力される。
第3のトランジスタ1113のソースおよびドレインの一方に入力される。
3のトランジスタ1113および第4のトランジスタ1114のゲートに入力される。
15のゲートと、第1の容量素子1119の一方の電極に接続されている。
16のゲートと、第2の容量素子1120の一方の電極に接続されている。
17のゲートと、第3の容量素子1121の一方の電極に接続されている。
18のゲートと、第4の容量素子1122の一方の電極に接続されている。
されている。第5のトランジスタ1115のソースは、第1の容量素子1119の他方の
電極と、第6のトランジスタ1116のドレインに接続され、出力信号OUTを出力する
。第2の容量素子1120の他方の電極と、第6のトランジスタ1116のソースは、低
電位側(好ましくは、基準電位Vss)に接続されている。
されている。第7のトランジスタ1117のソースは、第3の容量素子1121の他方の
電極と、第8のトランジスタ1118のドレインに接続され、出力信号OUTBを出力す
る。第4の容量素子1122の他方の電極と、第8のトランジスタ1118のソースは、
低電位側(好ましくは、基準電位Vss)に接続されている。
の容量素子1122は、実施の形態2で説明した容量を用いてトランジスタと同一基板上
に作製することができる。
るトランジスタと、実施の形態2で説明した容量を用いてフリップフロップ回路を作製す
ることができる。
本実施の形態は、実施の形態1または実施の形態2のトランジスタを用いて構成すること
が可能な昇圧回路(チャージポンプ回路)の一例を示す。
ック信号線と、順方向にダイオード接続された複数のトランジスタ1123と、これら複
数のトランジスタのソースとドレインの間に一方の電極が接続された複数の容量素子11
24と、これら複数のトランジスタの最後尾に一方の電極が接続され、他方の電極が一定
の電位に保持された保持容量素子と、を有する。これら複数の容量素子の他方の電極は、
二本のクロック信号線のいずれかに電気的に接続されている。
よい。
信号線がハイレベル(VH)に切り替わるときに、他方をローレベル(VL)に切り替え
て動作させる。
タ回路)を用いて生成させることができる。NOT回路は実施の形態2に示したEDMO
S回路を用いて作製することができる。
せることができる。例えば、Vinから電源電位Vddを入力すると、VoutからはV
ddよりも大きい電位を出力することができ、所望の電位まで昇圧させることができる。
このように所望の電位まで昇圧させた電位の信号は、例えば電源線に入力され、昇圧回路
と同一基板に実装されている各回路に利用される。
dまたは基準電位Vssとすればよい。
信号またはデジタル信号を用いることができる。例えば、電位を少なくとも第1の電位と
第2の電位で設定し、第1の電位としてハイレベル(高電位、VHとも表記する)の電位
を用い、第2の電位としてローレベル(低電位、VLとも表記する)の電位を用いること
で、2値のデジタル信号を設定することができる。また、VHとVLは一定値であること
が好ましいが、ノイズの影響を考慮して、VHとVLに幅をもたせてもよい。
めに便宜上付したものであり、数を限定するものではない。
回路を作製することができる。
本実施の形態では、実施の形態1乃至8のいずれか一で得られる半導体集積回路を搭載し
た電子機器の例について図18を用いて説明する。なお半導体集積回路は回路基板などに
実装され、各電子機器の本体内部に搭載されている。
路が実装されている。半導体集積回路は、Logic回路、Flash Memory回
路、SRAM回路、実施の形態6に示したDRAM回路などを実装して作製されたもので
ある。また、実施の形態3に示したCPU、やLogic回路も実装可能である。なお、
半導体集積回路は、ワイヤボンディング法により実装しても構わない。この場合において
も、様々な形状の集積回路フィルムを実装できる。
続される。表示部のドライバーおよびコントローラを構成することができる。表示部のド
ライバーとしては、実施の形態7に示したシフトレジスタや、実施の形態2に示したED
MOS回路を有している。
パーソナルコンピュータであり、本体3001、筐体3002、表示部3003、キーボ
ード3004などによって構成されている。なお、実施の形態3に示すCPUや実施の形
態6に示したDRAM回路などをノート型のパーソナルコンピュータは有している。
末(PDA)であり、本体3021には表示部3023と、外部インターフェイス302
5と、操作ボタン3024等が設けられている。また操作用の付属品としてスタイラス3
022がある。
である。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いる
ことが可能である。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター
、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用
することができる。図18(C)は、電子書籍の一例を示している。例えば、電子書籍2
700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体270
1および筐体2703は、軸部2711により一体とされており、該軸部2711を軸と
して開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行う
ことが可能となる。
込まれている。表示部2705および表示部2707は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部(図18(C)では表示部2705)に文章を表示し、左側の
表示部(図18(C)では表示部2707)に画像を表示することができる。
筐体2701において、電源2721、操作キー2723、スピーカー2725などを備
えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一
面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の
裏面や側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよび
USBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備え
る構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構
成としてもよい。
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
あり、筐体2800及び筐体2801の二つの筐体で構成されている。筐体2801には
、表示パネル2802、スピーカー2803、マイクロフォン2804、ポインティング
デバイス2806、カメラ用レンズ2807、外部接続端子2808などを備えている。
また、筐体2801には、携帯型情報端末の充電を行う太陽電池セル2810、外部メモ
リスロット2811などを備えている。また、アンテナは筐体2801内部に内蔵されて
いる。
ている複数の操作キー2805を点線で示している。なお、太陽電池セル2810で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路(実施の形態8に示した昇圧
回路)を実装している。
小型記録装置などを内蔵していてもよい。
2802と同一面上にカメラ用レンズ2807を備えているため、テレビ電話が可能であ
る。スピーカー2803及びマイクロフォン2804は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体2800と筐体2801は、スライドし、図
18(D)のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット2811に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
よい。
ラであり、本体3051、表示部(A)3057、接眼部3053、操作スイッチ305
4、表示部(B)3055、バッテリー3056などによって構成されている。
本実施の形態では、半導体集積回路の断面構造の一例について説明する。
態で示すトランジスタの作製工程(使用できる材料等)は多くの部分で実施の形態1と共
通している。したがって、以下においては、重複する部分の説明は省略し、異なる点につ
いて詳細に説明することとする。
、第2の絶縁層443、第3の絶縁層447b、酸化物半導体層442、第1のソース電
極層445a、第2のソース電極層448a、第1のドレイン電極層445b、第2のド
レイン電極層448b、ゲート絶縁層444、及びゲート電極層441を含む。
の絶縁層447a、第4の絶縁層473、第3の絶縁層447b、酸化物半導体層472
、第3のソース電極層475a、第4のソース電極層478a、第3のドレイン電極層4
75b、及び第4のドレイン電極層478b、ゲート絶縁層444、及びゲート電極層4
71を含む。
基板上に絶縁膜として熱酸化膜459を設ける点で、実施の形態1に示したトランジスタ
440、470と異なる。以下に、半導体基板上に熱酸化膜を形成する方法について説明
する。
)を形成する。熱酸化処理を行うことによって緻密で良質な膜が形成できるため、熱酸化
膜を用いることが好ましい。熱酸化処理は、酸化性雰囲気中にハロゲンを添加して行うこ
とが好ましい。
とにより、熱酸化膜459を形成する。この場合、熱酸化膜459は、塩素原子を含有し
た膜となる。
の水分に対する吸収割合が向上し、拡散速度が増大する。つまり、熱酸化膜459表面に
水分が存在する場合に、当該表面に存在する水分を熱酸化膜459中に素早く吸収し、拡
散させることができる。また、単結晶半導体膜中の酸素析出誘起欠陥を消滅する事が出来
る。また、外因性不純物である重金属(例えば、Fe、Cr、Ni、Mo等)の塩化物を
形成して半導体基板430から重金属を除去する外方拡散を伴う化学ゲッタリングを行う
事が出来る。
しくは2体積%)の割合で含む酸化性雰囲気中で、750℃〜1150℃の温度、好まし
くは900℃〜1100℃(代表的には1000℃)で行うことができる。処理時間は0
.1〜6時間、好ましくは0.5〜1時間とすればよい。形成される酸化膜の膜厚として
は、10nm〜1000nm(好ましくは50nm〜300nm)、例えば100nmの
厚さとする。塩化水素を含む酸素雰囲気中で熱酸化膜459を形成することにより、半導
体基板430と熱酸化膜459の界面準位密度を低減することができる。
m3〜1×1021atoms/cm3となるように制御する。
膜459にフッ素原子を含有させてもよい。半導体基板430表面をフッ素酸化するには
、半導体基板430表面にHF溶液に浸漬した後に酸化性雰囲気中で熱酸化処理を行うこ
とや、NF3を酸化性雰囲気に添加して熱酸化処理を行えばよい。
ことが好ましい。これにより、欠陥を低減させることができる。
化膜が不要であれば、エッチングや研磨によって除去しても良い。
層479cを形成する。
70と異なる。
バックゲートとして機能させることができるため、本発明の一態様では、バックゲートと
して機能させるための電極層を設けなくても、信頼性の高い半導体装置を作製することが
できる。
フィ工程により選択的に除去して第2の絶縁層443を形成する。また、同一工程で、ス
ペーサ絶縁層となる第4の絶縁層473を電極層479cと重なる位置に形成する。
形成し、酸化物半導体膜を第3のフォトリソグラフィ工程により島状の酸化物半導体層4
42、472に加工する。本実施の形態では、島状の酸化物半導体層442、472に、
第1の加熱処理を行う。
を形成し、選択的にエッチングを行って半導体基板430に達する開口部467を形成す
る。
る。
コン層、酸化窒化シリコン層、または窒化酸化シリコン層を単層又は積層して導電膜上に
膜厚200nm以上2000nm以下の絶縁膜を形成する。
的にエッチングを行って第4の絶縁層446、第5の絶縁層476、第1のソース電極層
445a、第2のソース電極層448a、第1のドレイン電極層445b、第2のドレイ
ン電極層448bを形成した後、レジストマスクを除去する。
体層442、472、第1のソース電極層445a、第2のソース電極層448a、第1
のドレイン電極層445b、及び第2のドレイン電極層448b上にゲート絶縁層444
を形成する。
ングを行ってゲート絶縁層444及び第5の絶縁層476の一部を除去して、トランジス
タ469のソース電極層又はドレイン電極層に達する開口を形成する。
ィ工程によりゲート電極層441、471、配線層468、474a、474bを形成す
る。配線層468は、接地電位の電源線(接地電源線)であり、半導体基板430と電気
的に接続している。実施の形態1では、半導体基板430の裏面(トランジスタが形成さ
れていない面)から導通する構成を示したが、本実施の形態では半導体基板430の表面
(トランジスタが形成されている面)から導通する構成を示した。このように、本発明の
一態様の半導体集積回路は、半導体基板430の表面から導通する構成を用いても良いし
、半導体基板430の裏面から導通する構成を用いても良い。
2、472を有するトランジスタ451、469を形成することができる。
有するトランジスタを用いることで、寄生チャネルの発生を抑え、リーク電流を極めて小
さくすることができ、寄生容量を低減することができる。また、本実施の形態のトランジ
スタは、半導体基板上に設けられているため、絶縁性基板を用いるときに比べ、トランジ
スタを静電気から遮蔽することができる。トランジスタを静電気から遮蔽することにより
、静電気が誘起するキャリアの量を低減することができる。本実施の形態に記載の半導体
集積回路は、このトランジスタを用いているため、消費電力の少ない半導体装置を実現で
きる。
101 アンテナ
102 絶縁体
112 絶縁体
400 半導体集積回路チップ
405 アンテナ
406 支持基板
407 破線
408 給電点
410 絶縁層
420 半導体装置
421 質問器
422 アンテナ
423 半導体集積回路
424 アンテナ
430 半導体基板
431 配線
432a 第4の酸化物半導体層
432b 第3の酸化物半導体層
433 第1の容量電極層
434 第2の容量電極層
435 配線
437 導電層
438 電極層
439 端子電極層
440 トランジスタ
441 ゲート電極層
442 酸化物半導体層
443 第2の絶縁層
444 ゲート絶縁層
445a 第1のソース電極層
445b 第1のドレイン電極層
446 絶縁層
447a 第1の絶縁層
447b 第3の絶縁層
448a 第2のソース電極層
448b 第2のドレイン電極層
449 絶縁膜
451 トランジスタ
459 熱酸化膜
467 開口部
468 配線層
469 トランジスタ
470 トランジスタ
471 ゲート電極層
472 酸化物半導体層
473 絶縁層
474a 配線層
475a 第3のソース電極層
475b 第3のドレイン電極層
476 絶縁層
477 電極層
478a 第4のソース電極層
478b 第4のドレイン電極層
479a 電極層
479b 電極層
479c 電極層
479d 電極層
479e 電極層
479f 電極層
479g 電極層
479h 電極層
479i 電極層
480 第1のトランジスタ
481 ゲート電極層
482a 酸化物半導体層
482b 酸化物半導体層
484a 第3配線
484b 第1配線
485a 第1のドレイン電極層
485b 第1のソース電極層
486 絶縁層
487a 第1の絶縁層
487b 第3の絶縁層
488a 第2のドレイン電極層
488b 第2のソース電極層
489 端子電極層
490 第2のトランジスタ
491 ゲート電極層
492 ゲート絶縁層
495a 第3のソース電極層
495b 第3のドレイン電極層
498a 第4のソース電極層
498b 第4のドレイン電極層
800 半導体装置
810 高周波回路
820 電源回路
830 リセット回路
840 クロック発生回路
850 データ復調回路
860 データ変調回路
870 制御回路
880 記憶回路
890 アンテナ
910 コード抽出回路
920 コード判定回路
930 CRC判定回路
940 出力ユニット回路
1001 CPU
1002 タイミングコントロール回路
1003 命令解析デコーダ
1004 レジスタアレイ
1005 アドレスロジックバッファ回路
1006 データバスインターフェイス
1007 ALU
1008 命令レジスタ
1100 記憶素子
1101 第1の論理積回路
1102 第2の論理積回路
1103 第3の論理積回路
1104 第1のスイッチ
1105 第2のスイッチ
1106 第3のスイッチ
1111 第1のトランジスタ
1112 第2のトランジスタ
1113 第3のトランジスタ
1114 第4のトランジスタ
1115 第5のトランジスタ
1116 第6のトランジスタ
1117 第7のトランジスタ
1118 第8のトランジスタ
1119 第1の容量素子
1120 第2の容量素子
1121 第3の容量素子
1122 第4の容量素子
1123 トランジスタ
1124 容量素子
1out 出力信号FF
2700 電子書籍
2701 筐体
2703 筐体
2705 表示部
2707 表示部
2711 軸部
2721 電源
2723 操作キー
2725 スピーカー
2800 筐体
2801 筐体
2802 表示パネル
2803 スピーカー
2804 マイクロフォン
2805 操作キー
2806 ポインティングデバイス
2807 カメラ用レンズ
2808 外部接続端子
2810 太陽電池セル
2811 外部メモリスロット
2out 信号FF
3001 本体
3002 筐体
3003 表示部
3004 キーボード
3021 本体
3022 スタイラス
3023 表示部
3024 操作ボタン
3025 外部インターフェイス
3051 本体
3053 接眼部
3054 操作スイッチ
3055 表示部(B)
3056 バッテリー
3057 表示部(A)
3200 通信装置
3210 表示部
3220 品物
3230 半導体装置
3240 通信装置
3250 半導体装置
3260 商品
Claims (5)
- 半導体基板と、
前記半導体基板上の絶縁層と、
前記半導体基板上の第1のトランジスタと、
前記絶縁層上の第2のトランジスタと、を有し、
前記第1のトランジスタは、第1のゲート電極と、第1のゲート絶縁層と、前記第1のゲート絶縁層を介して前記第1のゲート電極と重なる領域を有する第1の酸化物半導体層と、前記第1の酸化物半導体層と電気的に接続された第1のソース電極と、前記第1の酸化物半導体層と電気的に接続された第1のドレイン電極と、を有し、
前記第2のトランジスタは、第2のゲート電極と、第2のゲート絶縁層と、前記第2のゲート絶縁層を介して前記第2のゲート電極と重なる領域を有する第2の酸化物半導体層と、前記第2の酸化物半導体層と電気的に接続された第2のソース電極と、前記第2の酸化物半導体層と電気的に接続された第2のドレイン電極と、を有し、
前記絶縁層は、前記第1の酸化物半導体層と重なる領域を有さず、且つ前記第2の酸化物半導体層と重なる領域を有し、
前記第1の酸化物半導体層及び前記第2の酸化物半導体層の各々は、真性又は実質的に真性な酸化物半導体を有し、
前記第1の酸化物半導体層及び前記第2の酸化物半導体層の各々は、微結晶部を有し、
前記微結晶部は、粒径が1nm以上20nm以下の結晶粒を含むことを特徴とする半導体装置。 - 請求項1において、
前記第1のトランジスタは、第3のゲート絶縁層と、前記第3のゲート絶縁層を介して前記第1の酸化物半導体層と重なる領域を有する第3のゲート電極と、を有することを特徴とする半導体装置。 - 請求項1又は2において、
前記第1のトランジスタのチャネル長は、前記第2のトランジスタのチャネル長よりも大きいことを特徴とする半導体装置。 - 請求項1乃至3のいずれか一において、
前記第1の酸化物半導体層及び前記第2の酸化物半導体層の各々は、In、Ga、及びZnを有することを特徴とする半導体装置。 - 請求項1乃至4のいずれか一において、
前記第1の酸化物半導体層及び前記第2の酸化物半導体層の各々の結晶化率は、80%以上であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015030277A JP6063498B2 (ja) | 2009-10-30 | 2015-02-19 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009249815 | 2009-10-30 | ||
JP2009249815 | 2009-10-30 | ||
JP2015030277A JP6063498B2 (ja) | 2009-10-30 | 2015-02-19 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010241251A Division JP5702111B2 (ja) | 2009-10-30 | 2010-10-27 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015133502A JP2015133502A (ja) | 2015-07-23 |
JP2015133502A5 JP2015133502A5 (ja) | 2015-12-10 |
JP6063498B2 true JP6063498B2 (ja) | 2017-01-18 |
Family
ID=43921811
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010241251A Expired - Fee Related JP5702111B2 (ja) | 2009-10-30 | 2010-10-27 | 半導体装置 |
JP2015030277A Expired - Fee Related JP6063498B2 (ja) | 2009-10-30 | 2015-02-19 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010241251A Expired - Fee Related JP5702111B2 (ja) | 2009-10-30 | 2010-10-27 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (3) | US8421069B2 (ja) |
JP (2) | JP5702111B2 (ja) |
KR (3) | KR101837102B1 (ja) |
TW (2) | TWI609492B (ja) |
WO (1) | WO2011052385A1 (ja) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5301299B2 (ja) * | 2008-01-31 | 2013-09-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR101915251B1 (ko) | 2009-10-16 | 2018-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011052385A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN102598282B (zh) | 2009-11-06 | 2015-09-23 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
KR102479939B1 (ko) | 2010-07-02 | 2022-12-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
JP5824266B2 (ja) | 2010-07-29 | 2015-11-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2012014786A1 (en) | 2010-07-30 | 2012-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Semicondcutor device and manufacturing method thereof |
US8704230B2 (en) * | 2010-08-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
US8766253B2 (en) * | 2010-09-10 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8854867B2 (en) | 2011-04-13 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and driving method of the memory device |
JP6013773B2 (ja) * | 2011-05-13 | 2016-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5890251B2 (ja) | 2011-06-08 | 2016-03-22 | 株式会社半導体エネルギー研究所 | 通信方法 |
JP6116149B2 (ja) * | 2011-08-24 | 2017-04-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR102089505B1 (ko) * | 2011-09-23 | 2020-03-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2013089115A1 (en) | 2011-12-15 | 2013-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
SG10201610711UA (en) | 2012-04-13 | 2017-02-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
KR102295737B1 (ko) * | 2012-05-10 | 2021-09-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 |
KR102059218B1 (ko) * | 2012-05-25 | 2019-12-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 프로그래머블 로직 디바이스 및 반도체 장치 |
TWI611566B (zh) | 2013-02-25 | 2018-01-11 | 半導體能源研究所股份有限公司 | 顯示裝置和電子裝置 |
US9007092B2 (en) * | 2013-03-22 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2014239201A (ja) | 2013-05-08 | 2014-12-18 | ソニー株式会社 | 半導体装置、アンテナスイッチ回路、および無線通信装置 |
TWI643435B (zh) * | 2013-08-21 | 2018-12-01 | 日商半導體能源研究所股份有限公司 | 電荷泵電路以及具備電荷泵電路的半導體裝置 |
KR20220047897A (ko) * | 2013-12-02 | 2022-04-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
CN103762178A (zh) * | 2013-12-25 | 2014-04-30 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制造方法 |
JP6506545B2 (ja) | 2013-12-27 | 2019-04-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR20160132982A (ko) * | 2014-03-18 | 2016-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치와 그 제작 방법 |
US9633710B2 (en) | 2015-01-23 | 2017-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for operating semiconductor device |
JP6857447B2 (ja) | 2015-01-26 | 2021-04-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2016154225A (ja) * | 2015-02-12 | 2016-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
US10403646B2 (en) | 2015-02-20 | 2019-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9991394B2 (en) | 2015-02-20 | 2018-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
TWI718125B (zh) | 2015-03-03 | 2021-02-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
JP6705663B2 (ja) | 2015-03-06 | 2020-06-03 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
JP2016225602A (ja) | 2015-03-17 | 2016-12-28 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
US10147823B2 (en) | 2015-03-19 | 2018-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6736321B2 (ja) | 2015-03-27 | 2020-08-05 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
TW202316486A (zh) | 2015-03-30 | 2023-04-16 | 日商半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
US10181531B2 (en) | 2015-07-08 | 2019-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor having low parasitic capacitance |
TWI667570B (zh) * | 2015-07-15 | 2019-08-01 | 聯華電子股份有限公司 | 半導體裝置及其運作方法 |
US11189736B2 (en) * | 2015-07-24 | 2021-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9825177B2 (en) | 2015-07-30 | 2017-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of a semiconductor device using multiple etching mask |
CN108475491B (zh) | 2015-12-18 | 2021-04-20 | 株式会社半导体能源研究所 | 半导体装置以及包括该半导体装置的显示装置 |
US10096718B2 (en) | 2016-06-17 | 2018-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, electronic device, manufacturing method of transistor |
CN110462841B (zh) * | 2017-04-07 | 2023-06-02 | 夏普株式会社 | Tft基板、具备tft基板的扫描天线以及tft基板的制造方法 |
KR20240015740A (ko) | 2017-06-02 | 2024-02-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 전자 부품, 및 전자 기기 |
US10665604B2 (en) | 2017-07-21 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, semiconductor wafer, memory device, and electronic device |
CA3099344A1 (en) * | 2018-05-03 | 2019-11-07 | Pierre L. DE ROCHEMONT | High speed / low power server farms and server networks |
US11379231B2 (en) | 2019-10-25 | 2022-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Data processing system and operation method of data processing system |
CN111477123B (zh) * | 2020-04-29 | 2022-02-25 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
Family Cites Families (149)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63221677A (ja) * | 1987-03-10 | 1988-09-14 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
US5079606A (en) | 1989-01-26 | 1992-01-07 | Casio Computer Co., Ltd. | Thin-film memory element |
JPH03171775A (ja) * | 1989-11-30 | 1991-07-25 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3310321B2 (ja) | 1992-03-06 | 2002-08-05 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
EP0820644B1 (en) * | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JPH10319869A (ja) * | 1997-05-16 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
JP2001051292A (ja) | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
JP2006237624A (ja) | 1998-06-12 | 2006-09-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及びインバータ回路 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) * | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) * | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) * | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP2002083974A (ja) | 2000-06-19 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
US6509616B2 (en) | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
JP2002111008A (ja) * | 2000-10-04 | 2002-04-12 | Canon Inc | 薄膜トランジスタアレー |
KR20020038482A (ko) * | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) * | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
EP1443130B1 (en) * | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) * | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) * | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) * | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7189992B2 (en) | 2002-05-21 | 2007-03-13 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures having a transparent channel |
US7339187B2 (en) * | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) * | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) * | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) * | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4118706B2 (ja) * | 2003-02-25 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
JP3781740B2 (ja) * | 2003-07-07 | 2006-05-31 | 沖電気工業株式会社 | 半導体集積回路、半導体装置および半導体装置の製造方法 |
US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
CN102856390B (zh) | 2004-03-12 | 2015-11-25 | 独立行政法人科学技术振兴机构 | 包含薄膜晶体管的lcd或有机el显示器的转换组件 |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7145174B2 (en) * | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7282782B2 (en) * | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7211825B2 (en) * | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006013028A (ja) | 2004-06-24 | 2006-01-12 | National Institute Of Advanced Industrial & Technology | 化合物太陽電池及びその製造方法 |
US7247529B2 (en) * | 2004-08-30 | 2007-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) * | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) * | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
JP5138163B2 (ja) | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
EP2453480A2 (en) * | 2004-11-10 | 2012-05-16 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
EP1810335B1 (en) * | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
US7868326B2 (en) * | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
JP5118810B2 (ja) | 2004-11-10 | 2013-01-16 | キヤノン株式会社 | 電界効果型トランジスタ |
US7863611B2 (en) * | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7453065B2 (en) * | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
JP5126729B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
US7791072B2 (en) * | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US20060118869A1 (en) * | 2004-12-03 | 2006-06-08 | Je-Hsiung Lan | Thin-film transistors and processes for forming the same |
US7579224B2 (en) * | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI562380B (en) * | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7608531B2 (en) * | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) * | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
JP2006229047A (ja) | 2005-02-18 | 2006-08-31 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
US7948171B2 (en) * | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) * | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) * | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
US7544967B2 (en) * | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
US7645478B2 (en) * | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) * | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) * | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) * | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) * | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) * | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) * | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) * | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4280736B2 (ja) * | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP2007073705A (ja) * | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) * | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP5116225B2 (ja) * | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4560502B2 (ja) * | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
JP5078246B2 (ja) | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101667544B (zh) * | 2005-11-15 | 2012-09-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
US20090090914A1 (en) | 2005-11-18 | 2009-04-09 | Koki Yano | Semiconductor thin film, method for producing the same, and thin film transistor |
TWI292281B (en) * | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) * | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) * | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) * | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) * | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
TW200736786A (en) * | 2006-03-31 | 2007-10-01 | Prime View Int Co Ltd | Thin film transistor array substrate and electronic ink display device |
KR20070101595A (ko) * | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) * | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
KR100801961B1 (ko) * | 2006-05-26 | 2008-02-12 | 한국전자통신연구원 | 듀얼 게이트 유기트랜지스터를 이용한 인버터 |
JP5028033B2 (ja) * | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
US8013331B2 (en) | 2006-06-19 | 2011-09-06 | Panasonic Corporation | Thin film transistor, method of manufacturing the same, and electronic device using the same |
JP4999400B2 (ja) * | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP5128792B2 (ja) | 2006-08-31 | 2013-01-23 | 財団法人高知県産業振興センター | 薄膜トランジスタの製法 |
JP4332545B2 (ja) * | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5164357B2 (ja) * | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4274219B2 (ja) * | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
KR100790761B1 (ko) | 2006-09-29 | 2008-01-03 | 한국전자통신연구원 | 인버터 |
US7622371B2 (en) * | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) * | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) * | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) * | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) * | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) * | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP2008270313A (ja) | 2007-04-17 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体記憶素子 |
US7795613B2 (en) * | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) * | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) * | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) * | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
KR101461206B1 (ko) | 2007-05-17 | 2014-11-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제조방법 |
JP5294651B2 (ja) | 2007-05-18 | 2013-09-18 | キヤノン株式会社 | インバータの作製方法及びインバータ |
KR101345376B1 (ko) * | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
US8354674B2 (en) * | 2007-06-29 | 2013-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer |
KR20090002841A (ko) | 2007-07-04 | 2009-01-09 | 삼성전자주식회사 | 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법 |
TWI481029B (zh) * | 2007-12-03 | 2015-04-11 | 半導體能源研究所股份有限公司 | 半導體裝置 |
JP5213422B2 (ja) | 2007-12-04 | 2013-06-19 | キヤノン株式会社 | 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置 |
US8202365B2 (en) * | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
KR101516034B1 (ko) | 2007-12-25 | 2015-05-04 | 이데미쓰 고산 가부시키가이샤 | 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법 |
JP5213458B2 (ja) * | 2008-01-08 | 2013-06-19 | キヤノン株式会社 | アモルファス酸化物及び電界効果型トランジスタ |
JP5264197B2 (ja) | 2008-01-23 | 2013-08-14 | キヤノン株式会社 | 薄膜トランジスタ |
JP2009206508A (ja) | 2008-01-31 | 2009-09-10 | Canon Inc | 薄膜トランジスタ及び表示装置 |
US8586979B2 (en) | 2008-02-01 | 2013-11-19 | Samsung Electronics Co., Ltd. | Oxide semiconductor transistor and method of manufacturing the same |
US8106474B2 (en) * | 2008-04-18 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR101458897B1 (ko) | 2008-05-02 | 2014-11-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR101404551B1 (ko) | 2008-05-09 | 2014-06-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR101496148B1 (ko) | 2008-05-15 | 2015-02-27 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
KR20230106737A (ko) | 2008-10-03 | 2023-07-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 표시장치를 구비한 전자기기 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP2009135520A (ja) | 2009-02-23 | 2009-06-18 | Panasonic Electric Works Co Ltd | 有機半導体回路基板 |
TWI617029B (zh) * | 2009-03-27 | 2018-03-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
KR101915251B1 (ko) | 2009-10-16 | 2018-11-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011052385A1 (en) | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2010
- 2010-10-06 WO PCT/JP2010/067998 patent/WO2011052385A1/en active Application Filing
- 2010-10-06 KR KR1020177015908A patent/KR101837102B1/ko active IP Right Grant
- 2010-10-06 KR KR1020127013501A patent/KR20120091243A/ko active Application Filing
- 2010-10-06 KR KR1020187006047A patent/KR102019239B1/ko active IP Right Grant
- 2010-10-14 US US12/904,579 patent/US8421069B2/en active Active
- 2010-10-26 TW TW105123071A patent/TWI609492B/zh not_active IP Right Cessation
- 2010-10-26 TW TW099136523A patent/TWI555204B/zh not_active IP Right Cessation
- 2010-10-27 JP JP2010241251A patent/JP5702111B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-13 US US13/799,483 patent/US9673337B2/en active Active
-
2015
- 2015-02-19 JP JP2015030277A patent/JP6063498B2/ja not_active Expired - Fee Related
-
2017
- 2017-05-31 US US15/609,513 patent/US10103275B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015133502A (ja) | 2015-07-23 |
TW201133854A (en) | 2011-10-01 |
US10103275B2 (en) | 2018-10-16 |
KR20170068636A (ko) | 2017-06-19 |
KR101837102B1 (ko) | 2018-03-09 |
US20130193435A1 (en) | 2013-08-01 |
TWI555204B (zh) | 2016-10-21 |
TW201639170A (zh) | 2016-11-01 |
WO2011052385A1 (en) | 2011-05-05 |
KR20180027625A (ko) | 2018-03-14 |
JP2011119688A (ja) | 2011-06-16 |
JP5702111B2 (ja) | 2015-04-15 |
KR20120091243A (ko) | 2012-08-17 |
US9673337B2 (en) | 2017-06-06 |
KR102019239B1 (ko) | 2019-09-06 |
US20170263777A1 (en) | 2017-09-14 |
US8421069B2 (en) | 2013-04-16 |
US20110101331A1 (en) | 2011-05-05 |
TWI609492B (zh) | 2017-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6063498B2 (ja) | 半導体装置 | |
JP6595741B2 (ja) | 半導体装置 | |
JP6605110B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6063498 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |