JP3781740B2 - 半導体集積回路、半導体装置および半導体装置の製造方法 - Google Patents

半導体集積回路、半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP3781740B2
JP3781740B2 JP2003193023A JP2003193023A JP3781740B2 JP 3781740 B2 JP3781740 B2 JP 3781740B2 JP 2003193023 A JP2003193023 A JP 2003193023A JP 2003193023 A JP2003193023 A JP 2003193023A JP 3781740 B2 JP3781740 B2 JP 3781740B2
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
channel formation
formation region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003193023A
Other languages
English (en)
Other versions
JP2005032767A (ja
Inventor
俊祐 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003193023A priority Critical patent/JP3781740B2/ja
Priority to US10/747,149 priority patent/US7208798B2/en
Publication of JP2005032767A publication Critical patent/JP2005032767A/ja
Application granted granted Critical
Publication of JP3781740B2 publication Critical patent/JP3781740B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0021—Modifications of threshold
    • H03K19/0027—Modifications of threshold in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路、半導体装置および半導体装置の製造方法に関し、より詳細には、半導体集積回路のリーク電流を低減する技術に関する。
【０００２】
【従来の技術】
近年では、半導体集積回路の微細化に対する要求がますます大きくなってきている。半導体集積回路の微細化には、電源の低電圧化が伴う。電源電圧を低くするためには、半導体集積回路を構成するトランジスタのしきい値電圧を低く設定する必要がある。例えば、電源電圧を１ボルトとする場合、電界効果トランジスタのしきい値電圧を０．２〜０．３ボルト程度とすることが望ましい。しかしながら、しきい値電圧を低くするほど、電界効果トランジスタをオフしたときのリーク電流が増大する。このため、しきい値電圧を低くすると、半導体集積回路が動作していないときの消費電力が増大してしまうことになる。
【０００３】
かかる欠点を解決する半導体集積回路として、例えば、図６に示したような回路が知られている。図６の回路において、ｐＭＯＳトランジスタ６１０およびｎＭＯＳトランジスタ６２０は、インバータを構成している。そして、ｎＭＯＳトランジスタ６２０とグランドラインとの間に、リーク電流防止用のｎＭＯＳトランジスタ６３０が設けられている。ｎＭＯＳトランジスタ６３０のゲートには、動作制御信号が入力される。この動作制御信号により、ｎＭＯＳトランジスタ６３０は、半導体集積回路が動作状態のときは常にオンし、非動作状態のときは常にオフしている。ｐＭＯＳトランジスタ６１０およびｎＭＯＳトランジスタ６２０としては、低しきい値電圧のエンハンスメント型ＭＯＳトランジスタが使用される。一方、ｎＭＯＳトランジスタ６３０は、高しきい値のエンハンスメント型ＭＯＳトランジスタであり、したがって、オフ時のリーク電流は非常に小さい。このように、ｎＭＯＳトランジスタ６３０を用いることにより、非動作時の消費電力が低減される。
【０００４】
リーク電流を低減する技術としては、この他にも、例えば、下記特許文献１に記載された半導体集積回路が知られている。この回路では、貫通電流が増加したときにｎＭＯＳトランジスタのバックゲートバイアスを高くすることによって、リーク電流の低減を図っている。
【０００５】
また、従来より、ＳＯＩ(Silicon On Insulater)基板を用いて半導体装置を形成する技術が知られている。ＳＯＩ基板を使用することにより、半導体集積回路の微細化や高速化が容易になる。ＳＯＩ基板を用いた半導体装置としては、例えば下記特許文献２、３に記載されたものが知られている。
【０００６】
【特許文献１】
特開平５−２６８０２７号公報
【特許文献２】
特開平６−１３６０６号公報
【特許文献３】
特開平１１−３３０４８２号公報
【０００７】
【発明が解決しようとする課題】
図６に示した半導体集積回路では、動作制御信号を外部から入力するので、そのための信号端子が必要である。このため、配線層の面積が増大してしまうという欠点がある。
【０００８】
また、かかる半導体集積回路では、ＳＯＩ層の不純物濃度を高くすることによって、ｎＭＯＳトランジスタ６３０のしきい値電圧を高くする。このため、寄生バイポーラ効果のために、ｎＭＯＳトランジスタ６３０の耐圧が低下してしまうという欠点がある。
【０００９】
一方、上記文献１で開示された半導体集積回路は、貫通電流の増加を検出してバックゲートバイアスを制御する回路が必要となり、このため、回路規模が非常に大きくなるという欠点がある。
【００１０】
このような理由から、回路規模が小さく且つ非動作時のリーク電流が小さい半導体集積回路を提供する技術が嘱望されていた。
【００１１】
【課題を解決するための手段】
（１）第１の発明に係る半導体集積回路は、第１導電型ゲート電極を有する、第１導電型エンハンスメント構造の第１電界効果トランジスタと、第２導電型ゲート電極を有する第２導電型エンハンスメント構造の第２電界効果トランジスタと、第２導電型デプレッション構造の電界効果トランジスタのゲート電極をミッドギャップゲート電極または第１導電型ゲート電極に置き換えることにより基板電位に対するしきい値電圧の逆依存性が第２電界効果トランジスタよりも大きくなるように構成された第３電界効果トランジスタと、第１電界効果トランジスタの第１主電極および第２電界効果トランジスタの第１主電極を出力ノードに接続する第１配線と、第１、第２および第３電界効果トランジスタのゲート電極を入力ノードに接続する第２配線と、第２電界効果トランジスタの第２主電極と第３電界効果トランジスタの第１主電極とを接続する第３配線と、第１電界効果トランジスタの第２主電極に第１電源電圧を供給する第１電源ラインと、第３電界効果トランジスタの第２主電極に第２電源電圧を供給する第２電源ラインと、動作時には第２、第３電界効果トランジスタの基板に高い電圧を供給し且つ非動作時には第２、第３電界効果トランジスタの基板に動作時よりも低い電圧を供給する第３電源ラインとを有する。
【００１２】
第１の発明に係る半導体集積回路によれば、基板電圧を制御することによって第３電界効果トランジスタのしきい値電圧を制御することができるので、高速動作を損なうことなく非動作時のリーク電流を低減することができる。
【００１３】
（２）第２の発明に係る半導体装置は、チャネル形成領域とこのチャネル形成領域を挟んで形成された第１、第２高濃度不純物領域とを有するデプレッション構造の第２導電型半導体層と、チャネル形成領域の表面にゲート絶縁膜を介して形成され且つミッドギャップまたは第１導電型の導電性材料で形成することによりしきい値電圧を正方向にシフトさせたゲート電極と、動作時には基板に所定電位を供給し且つ非動作時には基板に所定電位よりも低い電圧を供給するための基板電極とを有する電界効果トランジスタを備える。
【００１４】
第２の発明によれば、基板電圧を制御することによってしきい値電圧を制御することができる電界効果トランジスタを提供することができる。
【００１５】
（３）第３の発明に係る半導体装置は、デプレッション構造の不純物濃度を有する第１チャネル形成領域と第１チャネル形成領域に隣接し且つエンハンスメント構造の不純物濃度を有する第２チャネル形成領域と第１、第２チャネル形成領域を挟んで形成された第１、第２高濃度不純物領域とを有する第２導電型半導体層と、第１チャネル形成領域の表面にゲート絶縁膜を介して形成され且つミッドギャップまたは第１導電型の導電性材料で形成することによりしきい値電圧を正方向にシフトさせたゲート電極と、第２チャネル形成領域の表面にゲート絶縁膜を介して形成された第２導電型ゲート電極と、動作時には基板に所定電位を供給し且つ非動作時には基板に所定電位よりも低い電圧を供給するための基板電極とを有する複合電界効果トランジスタ素子を備える。
【００１６】
第３の発明によれば、通常のエンハンスメント型電界効果トランジスタと、基板電圧を制御することによってしきい値電圧を制御することができる電界効果トランジスタとを、一体に構成することができる。
【００１７】
（４）第４の発明に係る半導体装置の製造方法は、上記第３の発明に係る半導体装置を製造する方法に関する。
そして、デプレッション構造の不純物濃度を有する半導体層を基板上に形成する第１工程と、半導体層上に絶縁膜を介してミッドギャップまたは第１導電型の第１ゲート電極を形成する第２工程と、第１ゲート電極に隣接する表面領域から半導体層に選択的に不純物を導入することによりエンハンスメント構造の不純物濃度を有する第１不純物領域を形成する第３工程と、絶縁膜を介して半導体層および第１ゲート電極と接するように第２導電型の第２ゲート電極を形成する第４工程と、第１、第２ゲート電極を用いたセルフアラインメントで半導体層に不純物を導入することにより第１、第２高濃度不純物領域を形成する第５工程とを含む。
【００１８】
第４の発明によれば、第３の発明に係る半導体装置を簡単な工程で製造することができる。
【００１９】
（５）第５の発明に係る半導体集積回路は、第２導電型のチャネル形成領域を挟むように第１導電型の第１、第２高濃度不純物領域が形成され、該チャネル形成領域上にゲート絶縁膜を介して第１導電型ゲート電極が形成され、且つ、しきい値電圧が正電圧の第１電界効果トランジスタと、第１導電型のチャネル形成領域を挟むように第２導電型の第１、第２高濃度不純物領域が形成され、該チャネル形成領域上にゲート絶縁膜を介して第２導電型ゲート電極が形成され、且つ、しきい値電圧が正電圧の第２電界効果トランジスタと、第１導電型のチャネル形成領域を挟むように第２導電型の第１、第２高濃度不純物領域が形成され、該チャネル形成領域上にゲート絶縁膜を介してゲート電極が形成され、該ゲート電極が第１導電型の場合にしきい値電圧が負電圧となるような値に該チャネル形成領域および該第１、第２高濃度不純物領域の不純物濃度が設定され、且つ、しきい値電圧が正電圧となるような値にゲート電極のエネルギーギャップが設定された、基板電位に対するしきい値の逆依存性が第２電界効果トランジスタよりも大きい第３電界効果トランジスタと、第１電界効果トランジスタの第１主電極および第２電界効果トランジスタの第１主電極を出力ノードに接続する第１配線と、第１、第２および第３電界効果トランジスタのゲート電極を入力ノードに接続する第２配線と、第２電界効果トランジスタの第２主電極と第３電界効果トランジスタの第１主電極とを接続する第３配線と、第１電界効果トランジスタの第２主電極に第１電源電圧を供給する第１電源ラインと、第３電界効果トランジスタの第２主電極に第２電源電圧を供給する第２電源ラインと、動作時には第２、第３電界効果トランジスタの基板に高い電圧を供給し且つ非動作時には第２、第３電界効果トランジスタの基板に動作時よりも低い電圧を供給する第３電源ラインとを有する。
【００２０】
第５の発明に係る半導体集積回路によれば、基板電圧を制御することによって第３電界効果トランジスタのしきい値電圧を制御することができるので、高速動作を損なうことなく非動作時のリーク電流を低減することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、本発明が理解できる程度に概略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎない。
【００２２】
第１の実施の形態
まず、本発明の第１の実施形態について、図１〜図３を用いて説明する。
【００２３】
図１は、本実施形態をＣＭＯＳ(Complementary Metal Oxide Semiconductor) 構造のインバータに適用した例を示す回路図である。
【００２４】
図１に示したように、このインバータ１００は、ｐＭＯＳトランジスタ１１０と、ｎＭＯＳトランジスタ１２０と、リーク電流防止用のｎＭＯＳトランジスタ１３０とを備えている。
【００２５】
ｐＭＯＳトランジスタ１１０は、ソースが電源ラインＶＤＤに接続され、ドレインが信号出力端子１５０に接続され、且つ、ゲートが信号入力端子１４０に接続されている。本実施形態では、ｐＭＯＳトランジスタ１１０として、ｐ+ ポリシリコンゲートを有するエンハンスメント型のｐＭＯＳトランジスタを使用する。
【００２６】
ｎＭＯＳトランジスタ１２０は、ドレインが信号出力端子１５０に接続され、且つ、ゲートが信号入力端子１４０に接続されている。また、ｎＭＯＳトランジスタ１２０には、基板電圧端子１６０を介して、外部から基板電圧Ｖsub が印加される。本実施形態では、ｎＭＯＳトランジスタ１２０として、ｎ+ ポリシリコンゲートを有するエンハンスメント型のｎＭＯＳトランジスタを使用する。
【００２７】
ｎＭＯＳトランジスタ１３０は、ドレインがｎＭＯＳトランジスタ１２０のソースに接続され、ソースがグランドラインＧＮＤに接続され、且つ、ゲートが信号入力端子１４０に接続されている。また、ｎＭＯＳトランジスタ１３０にも、基板電圧端子１６０を介して、外部から基板電圧Ｖsub が印加される。後述するように、本実施形態では、ｎＭＯＳトランジスタ１３０として、デプレッション型のｎＭＯＳトランジスタのゲートをミッドギャップゲートに置き換えたものを使用する。
【００２８】
本実施形態では、電源ラインの電位ＶＤＤおよび基板電圧Ｖsub を、ともに１ボルトとする。
【００２９】
図２は、ｎＭＯＳトランジスタ１２０，１３０の素子構造を概念的に示す断面図である。
【００３０】
図２に示したように、基板２１０上には、絶縁膜２２０を介して、ｐ型半導体層２３０が設けられている。このように、本実施形態では、ＳＯＩ基板が用いられる。
【００３１】
ｎＭＯＳトランジスタ１２０が形成される領域では、ｐ型半導体層２３０の不純物濃度が、高濃度（本実施形態では、５×１０17ｃｍ-3とする）に設定される。したがって、チャネル形成領域１２１は、ｐ型不純物領域である。このｐ型半導体層２３０内にｎ型不純物を導入することにより、ｎ型ソース領域１２２およびｎ型ドレイン領域１２３が形成される。チャネル形成領域１２１の表面には、ゲート酸化膜１２４を介して、ゲート電極１２５が形成される。上述のように、ｎＭＯＳトランジスタ１２０のゲート電極１２５は、ｎ+ ポリシリコンで形成される。
【００３２】
ｎＭＯＳトランジスタ１３０が形成される領域では、ｐ型半導体層２３０の不純物濃度が、低濃度（本実施形態では、１×１０15ｃｍ-3とする）に設定される。したがって、チャネル形成領域１３１は、ｐ型真性半導体領域である。後述するように、チャネル形成領域１３１をｐ型真性半導体で形成することにより、デプレッション型のトランジスタ構造を得ることができる。このｐ型半導体層２３０内にｎ型不純物を導入することにより、ｎ型ソース領域１３２およびｎ型ドレイン領域１３３が形成される。チャネル形成領域１３１の表面には、ゲート酸化膜１３４を介して、ゲート電極１３５が形成される。本実施形態では、ｎＭＯＳトランジスタ１３０のゲート電極１２５として、ミッドギャップゲート電極が採用される。
【００３３】
ここで、ミッドギャップゲート電極とは、ｎ+ ポリシリコンゲートとｐ+ ポリシリコンゲートの中間程度のエネルギーギャップを有するゲートである。ミッドギャップゲートは、例えば、ＴａＳｉ2 ，ＴｉＳｉ2 ，ＴａＳｉ，ＷＳｉ2 ，ＭｏＳｉ2 等によって形成することができる。
【００３４】
図３は、ｎＭＯＳトランジスタにおける、ｐ型チャネル形成領域の不純物濃度としきい値電圧との関係例を示すグラフである。図３において、横軸はｐ型チャネル形成領域の不純物濃度（ｃｍ-3）であり、縦軸はしきい値電圧（Ｖ）である。また、図３において、曲線ａ１はゲートがｎ+ ポリシリコンゲートであり且つ基板電圧Ｖsub が１ボルトの場合、曲線ａ２はゲートがｎ+ ポリシリコンゲートであり且つ基板電圧Ｖsub が零ボルトの場合、曲線ａ３はゲートがｎ+ ポリシリコンゲートであり且つ基板電圧Ｖsub が−１ボルトの場合、曲線ｂ１はゲートがミッドギャップゲートであり且つ基板電圧Ｖsub が１ボルトの場合、曲線ｂ２はゲートがミッドギャップゲートであり且つ基板電圧Ｖsub が零ボルトの場合、曲線ｂ３はゲートがミッドギャップゲートであり且つ基板電圧Ｖsub が−１ボルトの場合である。
【００３５】
曲線ａ１〜ａ３から解るように、ｎ+ ポリシリコンゲートが採用されたｎＭＯＳトランジスタでは、チャネル形成領域の不純物濃度が約２×１０17以上のときにしきい値電圧が正値となり、チャネル形成領域の不純物濃度が約２×１０17以下のときにしきい値電圧が負値となる。すなわち、ｎ+ ポリシリコンゲートのｎＭＯＳトランジスタは、かかる不純物濃度が約２×１０17以上のときにエンハンスメント型になり、かかる不純物濃度が約２×１０17以下のときにデプレッション型になる。本発明において、「エンハンスメント型」および「エンハンスメント構造」とは、ポリシリコンゲートが採用されたと仮定したときにしきい値電圧が正値になるような、トランジスタ構造を言う。一方、「デプレッション型」および「デプレッション構造」とは、ポリシリコンゲートが採用されたと仮定したときにしきい値電圧が負値になるような、トランジスタ構造を言う。
【００３６】
また、曲線ｂ１〜ｂ３から解るように、ｎＭＯＳトランジスタのゲートをミッドギャップゲート電極に置き換えることによって、しきい値電圧を正方向にシフトさせることができる。これは、ミッドギャップゲート電極のエネルギーギャップが、ｎ+ ポリシリコンよりも大きいからである。このように、ミッドギャップゲート電極を有するデプレッション型ｎＭＯＳトランジスタでは、しきい値電圧を零ボルトと１ボルトの間の値に設定することができる。
【００３７】
上述のように、ｎＭＯＳトランジスタ１２０（すなわちｎ+ ポリシリコンゲートを用いたエンハンスメント型ｎＭＯＳトランジスタ）では、チャネル形成領域１２１の不純物濃度が５×１０17ｃｍ-3に設定される。一方、ｎＭＯＳトランジスタ１３０（すなわちミッドギャップゲートを用いたデプレッション型ｎＭＯＳトランジスタ）では、チャネル形成領域１３１の不純物濃度が１×１０15ｃｍ-3に設定される。これにより、基板電圧が１ボルトのときの、ｎＭＯＳトランジスタ１２０，１３０のしきい値電圧を、ほぼ一致させることができる。図３の例では、基板電圧が１ボルトのとき、ｎＭＯＳトランジスタ１２０のしきい値電圧は０．１６９ボルトであるのに対して、ｎＭＯＳトランジスタ１３０のしきい値電圧は０．１７ボルトである。
【００３８】
また、基板電圧が０ボルトのとき、ｎＭＯＳトランジスタ１２０のしきい値電圧は０．１８ボルトであるのに対して、ｎＭＯＳトランジスタ１３０のしきい値電圧は０．２７ボルトである。このように、エンハンスメント型のＭＯＳトランジスタではしきい値電圧が基板電圧にほとんど依存しないのに対して、デプレッション型のＭＯＳトランジスタではしきい値電圧が基板電圧に大きく依存する。したがって、ｎＭＯＳトランジスタ１３０としてデプレッション型トランジスタを採用することにより、基板電圧が１ボルトのときのドレイン電流を十分に大きくし且つ基板電圧が零ボルトのときのリーク電流を十分に小さくすることができる（後述）。
【００３９】
以下、本実施形態に係るインバータ１００の動作を説明する。
【００４０】
半導体集積回路が動作状態のとき、基板電圧Ｖsub は１ボルトに設定される。このため、ｎＭＯＳトランジスタ１２０，１３０のしきい値電圧は、ほぼ同じ（約０．１７ボルト）である。
【００４１】
信号入力端子１４０の信号電圧がハイレベル（１ボルト）になったとき、ｎＭＯＳトランジスタ１２０，１３０はほぼ同時にオンする。このとき、ｎＭＯＳトランジスタ１３０のしきい値電圧がｎＭＯＳトランジスタ１２０のしきい値電圧と同程度なので、信号出力端子１５０からグランドラインＧＮＤに流れる電流（すなわちｎＭＯＳトランジスタ１２０，１３０のドレイン電流）は、十分に大きくなる。したがって、インバータ１００の動作速度は、十分に高速である。
【００４２】
信号入力端子１４０の信号電圧がローレベル（零ボルト）になったとき、ｎＭＯＳトランジスタ１２０，１３０はほぼ同時にオフする。このとき、ｎＭＯＳトランジスタ１３０のしきい値電圧がｎＭＯＳトランジスタ１２０のしきい値電圧と同程度なので、信号出力端子１５０からグランドラインＧＮＤに流れる電流（すなわちｎＭＯＳトランジスタ１２０，１３０のリーク電流）は、ｎＭＯＳトランジスタ１３０が設けられていない場合と同程度である。
【００４３】
一方、半導体集積回路が非動作状態のとき、基板電圧Ｖsub は零ボルトに設定される。このとき、ｎＭＯＳトランジスタ１２０のしきい値電圧はほとんど変化しないが、ｎＭＯＳトランジスタ１３０のしきい値電圧は約０．２７ボルトまで上昇する（上述）。このため、ｎＭＯＳトランジスタ１２０，１３０を介してグランドラインＧＮＤに流れるリーク電流は、非常に小さくなる。本実施形態では、非動作時のリーク電流は、１×１０-13 アンペア程度であった。
【００４４】
以上説明したように、本実施形態によれば、ミッドギャップゲートのデプレッション型ｎＭＯＳトランジスタ１３０を設けたので、高速動作を損なうことなしに、非動作時のリーク電流を抑制することができる。したがって、半導体集積回路の消費電力を低減することが可能である。
【００４５】
また、本実施形態によれば、動作時／非動作時の切り換え制御を基板電圧Ｖsub によって行うので、切り換え制御専用の信号端子が不要である。このため、配線層の面積が増大してしまうことがない。
【００４６】
加えて、本実施形態によれば、リーク電流防止用ｎＭＯＳトランジスタ１３０のチャネル形成領域を、低不純物濃度に設定する（図３参照）。したがって、寄生バイポーラ効果による耐圧低下のおそれがない。
【００４７】
なお、本実施形態ではデプレッション型ｎＭＯＳトランジスタ１３０のゲート電極としてミッドギャップゲートを採用したが、ｐ+ ポリシリコンゲートを採用することも可能である。ｐ+ ポリシリコンゲートを採用した場合、ｎＭＯＳトランジスタ１３０のしきい値電圧曲線は、ミッドギャップゲートを採用した場合（図３参照）よりもさらに正方向にシフトする。例えば、チャネル形成領域の不純物濃度が１×１０15ｃｍ-3且つ基板電圧が１ボルトのときの動作しきい値は、ｐ+ ポリシリコンゲートを採用した場合には０．８ボルト程度になる。一般に、しきい値電圧は、電源電圧の１／４〜１／３程度に設定することが望ましい。したがって、例えば電源電圧ＶＤＤが２．４〜３．２ボルト程度の半導体集積回路では、ｐ+ ポリシリコンゲートを採用することによって、しきい値電圧を適切な値に設定しつつ非動作時の消費電力を低減することが可能になる。
【００４８】
第２の実施の形態
次に、本発明の第２の実施形態について、図４、図５を用いて説明する。
【００４９】
本実施形態は、ｎ+ 型ポリシリコンゲートを用いたエンハンスメント型ｎＭＯＳトランジスタ（図１、図２のｎＭＯＳトランジスタ１２０に相当）とミッドギャップゲートを用いたデプレッション型ｎＭＯＳトランジスタ（図１、図２のｎＭＯＳトランジスタ１３０に相当）とを一体に形成する例である。
【００５０】
図４は、本実施形態に係る複合素子４００の構成を概略的に示す断面図である。
【００５１】
図４に示したように、基板４１０上には、絶縁膜４２０を介して、ｐ型半導体層４３０が設けられている。このように、本実施形態では、ＳＯＩ基板が用いられる。
【００５２】
ｐ型半導体層４３０の素子形成領域は、フィールド酸化膜４４０によって素子分離される。そして、ｐ型半導体層４３０の中央付近には、チャネル形成領域としての、真性ｐ型不純物領域４３１（例えば１×１０15ｃｍ-3）およびｐ型不純物領域４３２（例えば５×１０17ｃｍ-3）が形成されている。さらに、これらの領域４３１，４３２の両側には、ソース・ドレイン領域としての、高濃度ｎ型不純物領域４３３，４３４が形成されている。
【００５３】
真性ｐ型不純物領域４３１の表面には、ゲート絶縁膜４５０を介して、ミッドギャップゲート電極４６０が形成されている。また、ｐ型不純物領域４３２の表面には、ゲート絶縁膜４５０を介して、ｎ+ ポリシリコンゲート電極４８０が形成されている。これらのゲート電極４６０，４８０は、絶縁膜４７０を介して、接している。
【００５４】
図４の素子４００において、デプレッション型ｎＭＯＳトランジスタは、真性ｐ型不純物領域４３１、ｐ型不純物領域４３２、高濃度ｎ型不純物領域４３３およびギャップゲート電極４６０等によって構成される。ここで、真性ｐ型不純物領域４３１がチャネル形成領域に相当し、ｐ型不純物領域４３２に形成されるチャネルがドレイン領域に相当し、且つ、高濃度ｎ型不純物領域４３３がソース領域に相当する。
【００５５】
また、素子４００において、エンハンスメント型ｎＭＯＳトランジスタは、真性ｐ型不純物領域４３１、ｐ型不純物領域４３２、高濃度ｎ型不純物領域４３４およびｎ+ ポリシリコンゲート電極４８０等によって構成される。ここで、ｐ型不純物領域４３２がチャネル形成領域に相当し、真性ｐ型不純物領域４３１に形成されるチャネルがドレイン領域に相当し、且つ、高濃度ｎ型不純物領域４３４がソース領域に相当する。
【００５６】
ゲート電極４６０，４８０に同電位を印加することにより、図４の素子４００は、第１の実施形態のｎＭＯＳトランジスタ１２０，１３０（図２参照）と同様に動作する。
【００５７】
次に、図４に示した素子４００の製造方法の一例について、図５の工程断面図を用いて説明する。
【００５８】
まず、ＳＯＩ基板４１０を初期酸化することによって、例えばＳｉＯ2 等の酸化膜４２０を形成する。次に、酸化膜４２０の表面に、例えばＣＶＤ(Chemical Vaper Deposition) 法などを用いて、半導体層４３０としてのＳｉ3Ｎ4膜を形成する。続いて、パターニングによって、素子形成領域以外のＳｉ3Ｎ4膜を除去する。そして、例えばイオン注入法を用いてＳｉ3Ｎ4膜が除去された部分に不純物を導入する。ここで、Ｓｉ3Ｎ4膜の不純物濃度は、真性ｐ型不純物領域４３１（図４参照）の最終的な不純物濃度（例えば１×１０15ｃｍ-3）と一致するように設定される。その後、選択酸化法等によりフィールド酸化膜４４０を形成する（図５（Ａ）参照）。
【００５９】
次に、例えば熱酸化法等を用いて、半導体層４３０の表面に、絶縁酸化膜５０１を形成する。そして、絶縁酸化膜５０１の表面に、例えばＴａＳｉ2 ，ＴｉＳｉ2 ，ＴａＳｉ，ＷＳｉ2 ，ＭｏＳｉ2 等のシリサイド膜を形成する。シリサイド膜の形成には、例えばＣＶＤ法やスパッタリング法等の堆積技術を使用することができる。このときの温度は、例えば１０００℃である。その後、選択エッチング法等を用いてシリサイド膜をパターニングすることにより、ミッドギャップゲート電極４６０を得る（図５（Ｂ）参照）。
【００６０】
続いて、通常のエッチング技術等を用いて絶縁酸化膜５０１の露出部分を除去し、さらに、熱酸化等により、再酸化を行う。これにより、半導体層４３０の露出面およびミッドギャップゲート電極４６０の表面が、絶縁酸化膜５０２で覆われる。これにより、ゲート酸化膜４５０および絶縁膜４７０（図４参照）が完成する。その後、例えばイオン注入法等を用いて、不純物領域４３２，４３４（図４参照）が形成される領域に、ｐ型不純物を導入する。これにより、不純物導入領域５０３が形成される（図５（Ｃ）参照）。不純物導入領域５０３の不純物濃度は、ｐ型不純物領域４２４（図４参照）の最終的な不純物濃度（例えば５×１０17ｃｍ-3）と一致するように、設定される。
【００６１】
その後、例えば１２００℃のＣＶＤ法等を用いて、基板全面に、ポリシリコン層を形成する。そして、イオン注入法等により、このポリシリコン層にｎ+ ドーピングを行う。その後、選択エッチング法等により、このポリシリコン層をパターニングすることにより、ｎ+ ポリシリコンゲート電極４８０を完成する（図５（Ｄ）参照）。
【００６２】
最後に、ゲート電極４６０，４８０を用いたセルフアラインメントにより、半導体層４３０にイオン注入等を行って、高濃度ｎ型不純物領域４３３，４３４（図４参照）を形成する。不純物導入領域５０３のうち、高濃度ｎ型不純物領域４３４が形成されなかった部分は、ｐ型不純物領域４３２になる。また、不純物導入領域５０３が形成されなかった半導体層４３０のうち、高濃度ｎ型不純物領域４３３が形成されなかった部分は、真性ｐ型不純物領域４３１になる（図４参照）。
【００６３】
以上のようにして、図４に示したような構造の複合素子４００が得られる。
【００６４】
本実施形態によっても、第１の実施形態と同様の半導体集積回路（図１参照）を作成することができる。したがって、本実施形態によっても、第１の実施形態と同様の、高速動作が可能で且つ非動作時のリーク電流が少ない半導体集積回路を得ることができる。
【００６５】
また、第１の実施形態と同様、配線層の面積が増大せず且つ耐圧低下のおそれがない半導体集積回路を得ることができる。
【００６６】
加えて、本実施形態によれば、２個のｎＭＯＳトランジスタを一体化することができるので、半導体集積回路の微細化を図ることができる。
【００６７】
なお、ミッドギャップゲート電極４６０に代えてｐ+ ポリシリコンゲートを採用できる点も、第１の実施形態と同様である。
【００６８】
【発明の効果】
以上詳細に説明したように、本発明によれば、回路規模が小さく且つ非動作時のリーク電流が小さい半導体集積回路を提供することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体集積回路の構成を示す回路図である。
【図２】図１に示した電界効果トランジスタの素子構造を概念的に示す断面図である。
【図３】図１に示した電界効果トランジスタの特性を説明するためのグラフである。
【図４】第２の実施形態に係る電界効果トランジスタの素子構造を概念的に示す断面図である。
【図５】図４に示した電界効果トランジスタの製造方法を示す断面工程図である。
【図６】従来の半導体集積回路の構成例を示す回路図である。
【符号の説明】
１００ インバータ
１１０ ｐ+ ポリシリコンゲート・エンハンスメント型ｐＭＯＳトランジスタ
１２０ ｎ+ ポリシリコンゲート・エンハンスメント型ｎＭＯＳトランジスタ
１３０ ミッドギャップゲート・デプレッション型ｎＭＯＳトランジスタ
１２１，１３１ チャネル形成領域
１２２，１３２ ｎ型ソース領域
１２３，１３３ ｎ型ドレイン領域
１２４，１３４ ゲート酸化膜
１２５，１３５ ゲート電極
２１０ 基板
２２０ 絶縁膜
２３０ ｐ型半導体層

Claims (8)

  1. 第１導電型ゲート電極を有する、第１導電型エンハンスメント構造の第１電界効果トランジスタと、
    第２導電型ゲート電極を有する、第２導電型エンハンスメント構造の第２電界効果トランジスタと、
    第２導電型デプレッション構造の電界効果トランジスタのゲート電極をミッドギャップゲート電極または第１導電型ゲート電極に置き換えることにより、基板電位が高くなるほどしきい値電圧の逆依存性が前記第２電界効果トランジスタよりも大きくなるように構成された第３電界効果トランジスタと、
    前記第１電界効果トランジスタの第１主電極および前記第２電界効果トランジスタの第１主電極を出力ノードに接続する第１配線と、
    前記第１、第２および第３電界効果トランジスタのゲート電極を入力ノードに接続する第２配線と、
    前記第２電界効果トランジスタの第２主電極と前記第３電界効果トランジスタの第１主電極とを接続する第３配線と、
    前記第１電界効果トランジスタの第２主電極に第１電源電圧を供給する第１電源ラインと、
    前記第３電界効果トランジスタの第２主電極に第２電源電圧を供給する第２電源ラインと、
    動作時には前記第２、第３電界効果トランジスタの基板に高い電圧を供給し且つ非動作時には前記第２、第３電界効果トランジスタの基板に前記動作時よりも低い電圧を供給する第３電源ラインと、
    を有することを特徴とする半導体集積回路。
  2. 前記第１、第２および第３電界効果トランジスタが、それぞれ、半導体層表面に離間させて形成された第１、第２高濃度不純物領域と、該第１、第２高濃度不純物領域に挟まれた領域であるチャネル形成領域上にゲート絶縁膜を介して形成されたゲート電極とを有し、
    該チャネル形成領域の不純物濃度を調整することによって前記エンハンスメント構造および前記デプレッション構造が形成されたことを特徴とする請求項１に記載の半導体集積回路。
  3. 前記第２電界効果トランジスタに設けられた前記チャネル形成領域の不純物濃度よりも、前記第３電界効果トランジスタに設けられた前記チャネル形成領域の不純物濃度が低いことを特徴とする請求項２に記載の半導体集積回路。
  4. チャネル形成領域と、該チャネル形成領域を挟んで形成された第１、第２高濃度不純物領域とを有する、デプレッション構造の第２導電型半導体層と、
    前記チャネル形成領域の表面にゲート絶縁膜を介して形成され且つミッドギャップまたは第１導電型の導電性材料で形成することによりしきい値電圧を正方向にシフトさせたゲート電極と、
    動作時には基板に所定電位を供給し且つ非動作時には該基板に該所定電位よりも低い電圧を供給するための基板電極と、
    を有する電界効果トランジスタを備えることを特徴とする半導体装置。
  5. 前記チャネル形成領域の不純物濃度を調整することによって、前記デプレッション構造が形成されたことを特徴とする請求項４に記載の半導体装置。
  6. デプレッション構造の不純物濃度を有する第１チャネル形成領域と、前記第１チャネル形成領域に隣接し且つエンハンスメント構造の不純物濃度を有する第２チャネル形成領域と、前記第１、第２チャネル形成領域を挟んで形成された第１、第２高濃度不純物領域とを有する第２導電型半導体層と、
    前記第１チャネル形成領域の表面にゲート絶縁膜を介して形成され且つミッドギャップまたは第１導電型の導電性材料で形成することによりしきい値電圧を正方向にシフトさせたゲート電極と、
    前記第２チャネル形成領域の表面に前記ゲート絶縁膜を介して形成された、第２導電型ゲート電極と、
    動作時には基板に所定電位を供給し且つ非動作時には該基板に該所定電位よりも低い電圧を供給するための基板電極と、
    を有する複合電界効果トランジスタ素子を備えることを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置を製造する方法であって、
    デプレッション構造の不純物濃度を有する半導体層を基板上に形成する第１工程と、
    前記半導体層上に、第１絶縁膜を介して、ミッドギャップまたは第１導電型の第１ゲート電極を形成する第２工程と、
    前記第１ゲート電極に隣接する表面領域から前記半導体層に選択的に不純物を導入することにより、エンハンスメント構造の不純物濃度を有する第１不純物領域を形成する第３工程と、
    第２絶縁膜を介して前記半導体層および前記第１ゲート電極と接するように、第２導電型の第２ゲート電極を形成する第４工程と、
    前記第１、第２ゲート電極を用いたセルフアラインメントで前記半導体層に不純物を導入することにより、前記第１、第２高濃度不純物領域を形成する第５工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 第２導電型のチャネル形成領域を挟むように第１導電型の第１、第２高濃度不純物領域が形成され、該チャネル形成領域上にゲート絶縁膜を介して第１導電型ゲート電極が形成され、且つ、しきい値電圧が正電圧の第１電界効果トランジスタと、
    第１導電型のチャネル形成領域を挟むように第２導電型の第１、第２高濃度不純物領域が形成され、該チャネル形成領域上にゲート絶縁膜を介して第２導電型ゲート電極が形成され、且つ、しきい値電圧が正電圧の第２電界効果トランジスタと、
    第１導電型のチャネル形成領域を挟むように第２導電型の第１、第２高濃度不純物領域が形成され、該チャネル形成領域上にゲート絶縁膜を介してゲート電極が形成され、該チャネル形成領域の不純物濃度が前記第２電界効果トランジスタに設けられた前記チャネル形成領域の不純物濃度よりも低くなるように設定され、且つ、しきい値電圧が正電圧となるような値に前記ゲート電極のエネルギーギャップが設定された、基板電位に対するしきい値電圧の逆依存性が前記第２電界効果トランジスタよりも大きい第３電界効果トランジスタと、
    前記第１電界効果トランジスタの第１主電極および前記第２電界効果トランジスタの第１主電極を出力ノードに接続する第１配線と、
    前記第１、第２および第３電界効果トランジスタのゲート電極を入力ノードに接続する第２配線と、
    前記第２電界効果トランジスタの第２主電極と前記第３電界効果トランジスタの第１主電極とを接続する第３配線と、
    前記第１電界効果トランジスタの第２主電極に第１電源電圧を供給する第１電源ラインと、
    前記第３電界効果トランジスタの第２主電極に第２電源電圧を供給する第２電源ラインと、
    動作時には前記第２、第３電界効果トランジスタの基板に高い電圧を供給し且つ非動作時には前記第２、第３電界効果トランジスタの基板に前記動作時よりも低い電圧を供給する第３電源ラインと、
    を有することを特徴とする半導体集積回路。
JP2003193023A 2003-07-07 2003-07-07 半導体集積回路、半導体装置および半導体装置の製造方法 Expired - Fee Related JP3781740B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003193023A JP3781740B2 (ja) 2003-07-07 2003-07-07 半導体集積回路、半導体装置および半導体装置の製造方法
US10/747,149 US7208798B2 (en) 2003-07-07 2003-12-30 Semiconductor device with an enhancement type field effect transistor in which threshold voltage is dependent upon substrate bias voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003193023A JP3781740B2 (ja) 2003-07-07 2003-07-07 半導体集積回路、半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005032767A JP2005032767A (ja) 2005-02-03
JP3781740B2 true JP3781740B2 (ja) 2006-05-31

Family

ID=33562433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003193023A Expired - Fee Related JP3781740B2 (ja) 2003-07-07 2003-07-07 半導体集積回路、半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7208798B2 (ja)
JP (1) JP3781740B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120091243A (ko) * 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5649857B2 (ja) * 2010-06-21 2015-01-07 ルネサスエレクトロニクス株式会社 レギュレータ回路
US8816470B2 (en) 2011-04-21 2014-08-26 International Business Machines Corporation Independently voltage controlled volume of silicon on a silicon on insulator chip
US8456187B2 (en) * 2011-04-21 2013-06-04 International Business Machines Corporation Implementing temporary disable function of protected circuitry by modulating threshold voltage of timing sensitive circuit
US8492207B2 (en) 2011-04-21 2013-07-23 International Business Machines Corporation Implementing eFuse circuit with enhanced eFuse blow operation
US8525245B2 (en) 2011-04-21 2013-09-03 International Business Machines Corporation eDRAM having dynamic retention and performance tradeoff
FR2999802A1 (fr) * 2012-12-14 2014-06-20 St Microelectronics Sa Cellule cmos realisee dans une technologie fd soi
CN109935269B (zh) * 2018-05-31 2023-05-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6355975A (ja) 1986-08-27 1988-03-10 Hitachi Ltd 半導体装置
JPS63156352A (ja) 1986-12-19 1988-06-29 Fujitsu Ltd 半導体装置
JP2956322B2 (ja) 1991-11-20 1999-10-04 日本電気株式会社 入力回路
JPH0613606A (ja) 1992-06-25 1994-01-21 Victor Co Of Japan Ltd 半導体装置
JP3699823B2 (ja) 1998-05-19 2005-09-28 株式会社東芝 半導体装置
US6410966B2 (en) * 2000-03-22 2002-06-25 Texas Instruments Incorporated Ratio circuit
JP2001274382A (ja) 2000-03-27 2001-10-05 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20050006702A1 (en) 2005-01-13
JP2005032767A (ja) 2005-02-03
US7208798B2 (en) 2007-04-24

Similar Documents

Publication Publication Date Title
TW530417B (en) Semiconductor device
US6342717B1 (en) Semiconductor device and method for producing same
JP3110262B2 (ja) 半導体装置及び半導体装置のオペレーティング方法
JPH10242470A (ja) 半導体装置及びその製造方法
JPH0832040A (ja) 半導体装置
KR100333168B1 (ko) Ｓｏｉ 반도체장치 및 그 제조방법
JP2000058842A (ja) 半導体装置
JP3353875B2 (ja) Ｓｏｉ・ｍｏｓ電界効果トランジスタ
GB2322003A (en) IGFET with controlled gate threshold voltage
JP3781740B2 (ja) 半導体集積回路、半導体装置および半導体装置の製造方法
JP3805312B2 (ja) 分割抵抗回路、及び、半導体装置
JPH09162417A (ja) シリコン・オン・インシュレータ基板上のｃｍｏｓ集積回路およびシリコン・オン・インシュレータ基板上に集積回路を形成する方法
JP2000340795A (ja) 半導体論理素子およびそれを用いた論理回路
JP3230184B2 (ja) 半導体装置の製造方法
JP2000012851A (ja) 電界効果型トランジスタ及びその製造方法
JP2000124329A (ja) 半導体装置
JP4137510B2 (ja) 差動増幅回路を有する半導体装置
JP2003007841A (ja) 半導体装置の製造方法
KR100540404B1 (ko) 반도체 장치
JP3282965B2 (ja) トランジスタ
JP2007110009A (ja) 半導体回路とその製造方法
JP2002289697A (ja) 相補型絶縁ゲート型トランジスタ
JP2001203357A (ja) 半導体装置
JPH11195756A (ja) 電源回路
JPH07221196A (ja) 高負荷駆動ドライバ用半導体集積装置及び高負荷駆動ドライバ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060307

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090317

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140317

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees