JP5955933B2 - 半導体装置及び半導体装置の作製方法 - Google Patents

半導体装置及び半導体装置の作製方法 Download PDF

Info

Publication number
JP5955933B2
JP5955933B2 JP2014245479A JP2014245479A JP5955933B2 JP 5955933 B2 JP5955933 B2 JP 5955933B2 JP 2014245479 A JP2014245479 A JP 2014245479A JP 2014245479 A JP2014245479 A JP 2014245479A JP 5955933 B2 JP5955933 B2 JP 5955933B2
Authority
JP
Japan
Prior art keywords
transistor
electrode
source
potential
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014245479A
Other languages
English (en)
Other versions
JP2015092428A (ja
Inventor
山崎　舜平
舜平 山崎
小山　潤
潤 小山
加藤　清
清 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014245479A priority Critical patent/JP5955933B2/ja
Publication of JP2015092428A publication Critical patent/JP2015092428A/ja
Application granted granted Critical
Publication of JP5955933B2 publication Critical patent/JP5955933B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

開示する発明は、半導体素子を利用した半導体装置およびその作製方法に関するものであ
る。
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性記
憶装置と、電力の供給がなくなっても記憶内容は保持される不揮発性記憶装置とに大別さ
れる。
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選択
してキャパシタに電荷を蓄積することで、情報を記憶する。
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われることにな
るため、データの読み込みの度に、再度の書き込み動作が必要となる。また、記憶素子を
構成するトランジスタにはリーク電流が存在し、トランジスタが選択されていない状況で
も電荷が流出、または流入するため、データの保持期間が短い。このため、所定の周期で
再度の書き込み動作（リフレッシュ動作）が必要であり、消費電力を十分に低減すること
は困難である。また、電力の供給がなくなると記憶内容が失われるため、長期間の記憶の
保持には、磁性材料や光学材料を利用した別の記憶装置が必要となる。
揮発性記憶装置の別の例としてはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容を
保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利であ
る。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高
くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点に
ついては、ＤＲＡＭと変わるところはない。
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、ト
ランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該
フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は極
めて長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利
点を有している（例えば、特許文献１参照）。
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層が
劣化するため、書き込みを何度も繰り返すことによって記憶素子が機能しなくなるという
問題が生じる。この問題を回避するために、例えば、各記憶素子の書き込み回数を均一化
する手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう
。そして、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。
つまり、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
また、フローティングゲートに電荷を注入し、または、その電荷を除去するためには、高
い電圧が必要である。さらに、電荷の注入、または除去のためには比較的長い時間を要し
、書き込み、消去の高速化が容易ではないという問題もある。
特開昭５７−１０５８８９号公報
上述の問題に鑑み、開示する発明の一態様では、電力が供給されない状況でも記憶内容の
保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する
ことを目的の一とする。または、保持できるデータの多値化が容易な構成の半導体装置を
提供することを目的の一とする。
本発明の一態様は、酸化物半導体を用いて形成されるトランジスタと、それ以外の材料を
用いて形成されるトランジスタとの積層構造に係る半導体装置である。例えば、次のよう
な構成を採用することができる。
本発明の一態様は、ソース線と、ビット線と、第１信号線と、複数の第２信号線と、複数
のワード線と、ソース線と、ビット線との間に、直列に接続された複数のメモリセルと、
アドレス信号が入力され、複数のメモリセルのうちアドレス信号によって指定されたメモ
リセルを選択するように、複数の第２信号線および複数のワード線を駆動する、第２信号
線およびワード線の駆動回路と、複数の書き込み電位のいずれかを選択して第１信号線に
出力する、第１信号線の駆動回路と、ビット線の電位と複数の参照電位とが入力され、ビ
ット線の電位と、複数の参照電位とを比較してデータを読み出す読み出し回路と、複数の
書き込み電位および複数の参照電位を生成して第１信号線の駆動回路および読み出し回路
に供給する、電位生成回路と、を有し、複数のメモリセルの一は、第１のゲート電極、第
１のソース電極、および第１のドレイン電極を有する第１のトランジスタと、第２のゲー
ト電極、第２のソース電極、および第２のドレイン電極を有する第２のトランジスタと、
第３のゲート電極、第３のソース電極、および第３のドレイン電極を有する第３のトラン
ジスタと、を有し、第１のトランジスタは、半導体材料を含む基板に設けられ、第２のト
ランジスタは酸化物半導体層を含んで構成され、第１のゲート電極と、第２のソース電極
または第２のドレイン電極の一方とは、電気的に接続され、ソース線と、第１のソース電
極と、第３のソース電極とは、電気的に接続され、ビット線と、第１のドレイン電極と、
第３のドレイン電極とは、電気的に接続され、第１信号線と、第２のソース電極または第
２のドレイン電極の他方とは、電気的に接続され、複数の第２信号線の一と、第２のゲー
ト電極とは、電気的に接続され、複数のワード線の一と、第３のゲート電極とは電気的に
接続された半導体装置である。
なお、上記において、第１のゲート電極と、第２のソース電極または第２のドレイン電極
の一方と、に電気的に接続された容量素子を有するのが好適である。
また、本発明の他の一態様は、ソース線と、ビット線と、第１信号線と、複数の第２信号
線と、複数のワード線と、ソース線と、ビット線との間に、直列に接続された複数のメモ
リセルと、アドレス信号と複数の参照電位とが入力され、複数のメモリセルのうちアドレ
ス信号によって指定されたメモリセルを選択するように、複数の第２信号線および複数の
ワード線を駆動し、選択された一のワード線に複数の参照電位のいずれかを選択して出力
する、第２信号線およびワード線の駆動回路と、複数の書き込み電位のいずれかを選択し
て第１信号線に出力する、第１信号線の駆動回路と、ビット線と接続された、指定された
メモリセルのコンダクタンスを読み出すことによりデータを読み出す読み出し回路と、複
数の書き込み電位および複数の参照電位を生成して第１信号線の駆動回路および読み出し
回路に供給する、電位生成回路と、を有し、複数のメモリセルの一は、第１のゲート電極
、第１のソース電極、および第１のドレイン電極を有する第１のトランジスタと、第２の
ゲート電極、第２のソース電極、および第２のドレイン電極を有する第２のトランジスタ
と、容量素子と、を有し、第１のトランジスタは、半導体材料を含む基板に設けられ、第
２のトランジスタは酸化物半導体層を含んで構成され、第１のゲート電極と、第２のソー
ス電極または第２のドレイン電極の一方と、容量素子の電極の一方は、電気的に接続され
、ソース線と第１のソース電極とは、電気的に接続され、ビット線と第１のドレイン電極
とは、電気的に接続され、第１信号線と、第２のソース電極または第２のドレイン電極の
他方とは、電気的に接続され、複数の第２信号線の一と、第２のゲート電極とは、電気的
に接続され、複数のワード線の一と、容量素子の電極の他方とは電気的に接続された半導
体装置である。
上記において、半導体装置は、第１の選択線と、第２の選択線と、第１の選択線とゲート
電極において電気的に接続された第４のトランジスタと、第２の選択線とゲート電極にお
いて電気的に接続された第５のトランジスタと、を有し、第２の配線は、第４のトランジ
スタを介して、第１のドレイン電極と、電気的に接続され、第１の配線は、第５のトラン
ジスタを介して、第１のソース電極と、電気的に接続されるのが好適である。
また、電位生成回路へは、昇圧回路で昇圧した電位が供給されることが好適である。
また、上記において、第１のトランジスタは、半導体材料を含む基板に設けられたチャネ
ル形成領域と、チャネル形成領域を挟むように設けられた不純物領域と、チャネル形成領
域上の第１のゲート絶縁層と、第１のゲート絶縁層上の第１のゲート電極と、不純物領域
と電気的に接続する第１のソース電極および第１のドレイン電極と、を有する。
また、上記において、第２のトランジスタは、半導体材料を含む基板上の第２のゲート電
極と、第２のゲート電極上の第２のゲート絶縁層と、第２のゲート絶縁層上の酸化物半導
体層と、酸化物半導体層と電気的に接続する第２のソース電極および第２のドレイン電極
と、を有する。
また、上記において、半導体材料を含む基板としては、単結晶半導体基板またはＳＯＩ基
板を採用するのが好適である。特に、半導体材料はシリコンとするのが好適である。
また、上記において、酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料を
含むことが好適である。特に、酸化物半導体層は、Ｉｎ２Ｇａ２ＺｎＯ７の結晶を含むこ
とが好適である。さらに、酸化物半導体層の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３
以下とすることが好適である。また、第２のトランジスタのオフ電流は１×１０−１３Ａ
以下とすることが好適である。
また、上記において、第２のトランジスタは、第１のトランジスタと重畳する領域に設け
られた構成とすることができる。
なお、本明細書において「上」や「下」という用語は、構成要素の位置関係が「直上」ま
たは「直下」であることを限定するものではない。例えば、「ゲート絶縁層上の第１のゲ
ート電極」の表現であれば、ゲート絶縁層と第１のゲート電極との間に他の構成要素を含
むものを除外しない。また、「上」「下」という用語は説明の便宜のために用いる表現に
過ぎず、特に言及する場合を除き、その上下を入れ替えたものも含む。
また、本明細書において「電極」や「配線」という用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」という用語は、複数の「電極」
や「配線」が一体となって形成されている場合などをも含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や
、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため
、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いること
ができるものとする。
なお、本明細書において、「電気的に接続」には、「何らかの電気的作用を有するもの」
を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」
とは、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線はもちろんのこと、トラ
ンジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機
能を有する素子などが含まれる。
また、一般に「ＳＯＩ基板」は絶縁表面上にシリコン半導体層が設けられた構成の基板を
いうが、本明細書においては、絶縁表面上にシリコン以外の材料からなる半導体層が設け
られた構成の基板をも含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層
は、シリコン半導体層に限定されない。また、「ＳＯＩ基板」における基板は、シリコン
ウェハなどの半導体基板に限らず、ガラス基板や石英基板、サファイア基板、金属基板な
どの非半導体基板をも含む。つまり、絶縁表面を有する導体基板や絶縁体基板上に半導体
材料からなる層を有するものも、広く「ＳＯＩ基板」に含まれる。さらに、本明細書にお
いて、「半導体基板」は、半導体材料のみからなる基板を指すに留まらず、半導体材料を
含む基板全般を示すものとする。つまり、本明細書等においては「ＳＯＩ基板」も広く「
半導体基板」に含まれる。
また、本明細書において、酸化物半導体以外の材料とは、酸化物半導体以外の材料であれ
ばどのような材料であっても良い。例えば、シリコン、ゲルマニウム、シリコンゲルマニ
ウム、炭化シリコン、ガリウムヒ素、等がある。他に、有機半導体材料などを用いること
もできる。なお、半導体装置などを構成する材料について特に言及しない場合は、酸化物
半導体材料または酸化物半導体以外の材料のどちらを用いてもよい。
本発明の一態様では、下部に酸化物半導体以外の材料を用いたトランジスタを有し、上部
に酸化物半導体を用いたトランジスタを有する半導体装置が提供される。
酸化物半導体を用いたトランジスタはオフ電流が極めて小さいため、これを用いることに
より極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動
作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となる
ため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても
、長期にわたって記憶内容を保持することが可能である。
また、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば従来の
不揮発性メモリのようにフローティング（浮遊）ゲートへの電荷の注入と引き抜きを行う
必要がないため、ゲート絶縁層の劣化が全く生じることがない。すなわち、本発明に係る
半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく
、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態の切り替えに
よって、情報の書き込みが行われるため、高速動作も容易に実現しうる。また、フラッシ
ュメモリなどにおいて必要とされる情報を消去するための動作が不要であるというメリッ
トもある。
また、酸化物半導体以外の材料を用いたトランジスタは、酸化物半導体を用いたトランジ
スタと比較して、さらなる高速動作が可能なため、これを用いることにより、記憶内容の
読み出しを高速に行うことが可能である。
さらに、昇圧回路を設けることで保持できるデータの多値化が容易となるため、記憶容量
を向上させることが可能である。
このように、酸化物半導体以外の材料を用いたトランジスタと、酸化物半導体を用いたト
ランジスタとを一体に備えることで、これまでにない特徴を有する半導体装置を実現する
ことができる。
半導体装置を説明するための回路図。 半導体装置を説明するための断面図および平面図。 半導体装置の作製工程を説明するための断面図。 半導体装置の作製工程を説明するための断面図。 半導体装置の作製工程を説明するための断面図。 酸化物半導体を用いたトランジスタの断面図。 図６のＡ−Ａ’断面におけるエネルギーバンド図（模式図）。 （Ａ）ゲート（ＧＥ１）に正の電圧（ＶＧ＞０）が与えられた状態を示し、（Ｂ）ゲート（ＧＥ１）に負の電圧（ＶＧ＜０）が与えられた状態を示す図。 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図。 Ｃ−Ｖ特性を示す図。 Ｖｇと（１／Ｃ）２との関係を示す図。 半導体装置を説明するための断面図。 半導体装置を説明するための断面図。 半導体装置を説明するための断面図。 半導体装置を説明するための断面図。 半導体装置を説明するための回路図。 半導体装置を説明するためのブロック回路図。 半導体装置を説明するための回路図。 半導体装置を説明するための回路図。 半導体装置を説明するための回路図。 半導体装置を説明するための回路図。 半導体装置を説明するための回路図。 半導体装置を説明するための回路図。 半導体装置を説明するための回路図。 半導体装置を説明するための書き込み動作及び読み出し動作のタイミングチャート図。 半導体装置を説明するための回路図。 半導体装置を説明するためのブロック回路図。 半導体装置を説明するための回路図。 半導体装置を説明するための回路図。 ワード線ＷＬとノードＡの電位の関係を示すグラフ。 半導体装置を説明するための読み出し動作のタイミングチャート図。 半導体装置を用いた電子機器を説明するための図。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下
の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および
詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下
に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、図面において示す各構成の、位置、大きさ、範囲などは、理解を容易にするため、
実際の位置、大きさ、範囲などを表していない場合がある。よって、必ずしも、図面に開
示された位置、大きさ、範囲などに限定されない。
なお、本明細書における「第１」、「第２」、「第３」などの序数は、構成要素の混同を
避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置の構成および作製方法につい
て、図１乃至図１５を参照して説明する。
＜半導体装置の回路構成＞
図１には、半導体装置の回路構成の一例を示す。当該半導体装置は、酸化物半導体以外の
材料を用いたトランジスタ１６０と酸化物半導体を用いたトランジスタ１６２によって構
成される。なお、図１において、トランジスタ１６２は、酸化物半導体（Ｏｘｉｄｅ Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒ）を用いたことを明示するために、ＯＳの符号を合わせて付し
ている。以下の実施の形態についても同様である。
ここで、トランジスタ１６０のゲート電極と、トランジスタ１６２のソース電極またはド
レイン電極の一方とは、電気的に接続されている。また、第１の配線（１ｓｔ Ｌｉｎｅ
：ソース線ＳＬとも呼ぶ）とトランジスタ１６０のソース電極とは、電気的に接続され、
第２の配線（２ｎｄ Ｌｉｎｅ：ビット線ＢＬとも呼ぶ）とトランジスタ１６０のドレイ
ン電極とは、電気的に接続されている。そして、第３の配線（３ｒｄ Ｌｉｎｅ：第１信
号線Ｓ１とも呼ぶ）とトランジスタ１６２のソース電極またはドレイン電極の他方とは、
電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２信号線Ｓ２とも呼ぶ）と、トラ
ンジスタ１６２のゲート電極とは、電気的に接続されている。
酸化物半導体以外の材料を用いたトランジスタ１６０は、酸化物半導体を用いたトランジ
スタと比較して、さらなる高速動作が可能なため、これを用いることにより、記憶内容の
読み出しなどを高速に行うことが可能である。また、酸化物半導体を用いたトランジスタ
１６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１
６２をオフ状態とすることで、トランジスタ１６０のゲート電極の電位を極めて長時間に
わたって保持することが可能である。また、酸化物半導体を用いたトランジスタ１６２で
は、短チャネル効果が現れにくいというメリットもある。
ゲート電極の電位を長時間にわたって保持することができるという特徴を生かすことで、
次のように、情報の書き込み、保持、読み出しが可能である。
はじめに、情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、ト
ランジスタ１６２がオン状態となる電位として、トランジスタ１６２をオン状態とする。
これにより、第３の配線の電位が、トランジスタ１６０のゲート電極に与えられる（書き
込み）。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位として
、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート電極の
電位が保持される（保持）。
トランジスタ１６２のオフ電流は極めて小さいから、トランジスタ１６０のゲート電極の
電位は長時間にわたって保持される。例えば、トランジスタ１６０のゲート電極の電位が
トランジスタ１６０をオン状態とする電位であれば、トランジスタ１６０のオン状態が長
時間にわたって保持されることになる。また、トランジスタ１６０のゲート電極の電位が
トランジスタ１６０をオフ状態とする電位であれば、トランジスタ１６０のオフ状態が長
時間にわたって保持される。
次に、情報の読み出しについて説明する。上述のように、トランジスタ１６０のオン状態
またはオフ状態が保持された状態において、第１の配線に所定の電位（低電位）が与えら
れると、トランジスタ１６０のオン状態またはオフ状態に応じて、第２の配線の電位は異
なる値をとる。例えば、トランジスタ１６０がオン状態の場合には、第１の配線の電位の
影響を受けて、第２の配線の電位が低下することになる。逆に、トランジスタ１６０がオ
フ状態の場合には、第２の配線の電位は変化しない。
このように、情報が保持された状態において、第２の配線の電位を所定の電位と比較する
ことで、情報を読み出すことができる。
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよび
保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ１６２がオン状態と
なる電位として、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位
（新たな情報に係る電位）が、トランジスタ１６０のゲート電極に与えられる。その後、
第４の配線の電位を、トランジスタ１６２がオフ状態となる電位として、トランジスタ１
６２をオフ状態とすることにより、新たな情報が保持された状態となる。
このように、開示する発明に係る半導体装置は、再度の情報の書き込みによって直接的に
情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされ
る消去動作が不要であり、消去動作に起因する動作速度の低下を抑制することができる。
つまり、半導体装置の高速動作が実現される。
なお、上記説明は、電子をキャリアとするｎ型トランジスタ（ｎチャネル型トランジスタ
）を用いる場合についてのものであるが、ｎ型トランジスタに代えて、正孔をキャリアと
するｐ型トランジスタを用いることができるのはいうまでもない。
また、トランジスタ１６０のゲート電極の電位の保持を容易にするために、トランジスタ
１６０のゲート電極に、容量素子などを付加しても良いことはいうまでもない。
＜半導体装置の平面構成および断面構成＞
図２は、上記半導体装置の構成の一例である。図２（Ａ）には、半導体装置の断面を、図
２（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図２（Ａ）は、図２（Ｂ）
の線Ａ１−Ａ２および線Ｂ１−Ｂ２における断面に相当する。図２（Ａ）および図２（Ｂ
）に示される半導体装置は、下部に酸化物半導体以外の材料を用いたトランジスタ１６０
を有し、上部に酸化物半導体を用いたトランジスタ１６２を有するものである。なお、ト
ランジスタ１６０およびトランジスタ１６２は、いずれもｎ型トランジスタとして説明す
るが、ｐ型トランジスタを採用しても良い。特に、トランジスタ１６０は、ｐ型とするこ
とが可能である。
トランジスタ１６０は、半導体材料を含む基板１００に設けられたチャネル形成領域１１
６と、チャネル形成領域１１６を挟むように設けられた不純物領域１１４および高濃度不
純物領域１２０（これらをあわせて単に不純物領域とも呼ぶ）と、チャネル形成領域１１
６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電極
１１０と、不純物領域１１４と電気的に接続するソース電極またはドレイン電極１３０ａ
、ソース電極またはドレイン電極１３０ｂを有する。
ここで、ゲート電極１１０の側面にはサイドウォール絶縁層１１８が設けられている。ま
た、基板１００の、断面図に示すように、サイドウォール絶縁層１１８と重ならない領域
には、高濃度不純物領域１２０を有し、高濃度不純物領域１２０上には金属化合物領域１
２４が存在する。また、基板１００上にはトランジスタ１６０を囲むように素子分離絶縁
層１０６が設けられており、トランジスタ１６０を覆うように、層間絶縁層１２６および
層間絶縁層１２８が設けられている。ソース電極またはドレイン電極１３０ａ、ソース電
極またはドレイン電極１３０ｂは、層間絶縁層１２６および層間絶縁層１２８に形成され
た開口を通じて、金属化合物領域１２４と電気的に接続されている。つまり、ソース電極
またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂは、金属化合物領
域１２４を介して高濃度不純物領域１２０および不純物領域１１４と電気的に接続されて
いる。また、ゲート電極１１０には、ソース電極またはドレイン電極１３０ａやソース電
極またはドレイン電極１３０ｂと同様に設けられた電極１３０ｃが電気的に接続されてい
る。
トランジスタ１６２は、層間絶縁層１２８上に設けられたゲート電極１３６ｄと、ゲート
電極１３６ｄ上に設けられたゲート絶縁層１３８と、ゲート絶縁層１３８上に設けられた
酸化物半導体層１４０と、酸化物半導体層１４０上に設けられ、酸化物半導体層１４０と
電気的に接続されているソース電極またはドレイン電極１４２ａ、ソース電極またはドレ
イン電極１４２ｂと、を有する。
ここで、ゲート電極１３６ｄは、層間絶縁層１２８上に形成された絶縁層１３２に、埋め
込まれるように設けられている。また、ゲート電極１３６ｄと同様に、ソース電極または
ドレイン電極１３０ａに接して電極１３６ａが、ソース電極またはドレイン電極１３０ｂ
に接して電極１３６ｂが、電極１３０ｃに接して電極１３６ｃが、それぞれ形成されてい
る。
また、トランジスタ１６２の上には、酸化物半導体層１４０の一部と接するように、保護
絶縁層１４４が設けられており、保護絶縁層１４４上には層間絶縁層１４６が設けられて
いる。ここで、保護絶縁層１４４および層間絶縁層１４６には、ソース電極またはドレイ
ン電極１４２ａ、ソース電極またはドレイン電極１４２ｂにまで達する開口が設けられて
おり、当該開口を通じて、電極１５０ｄ、電極１５０ｅが、ソース電極またはドレイン電
極１４２ａ、ソース電極またはドレイン電極１４２ｂに接して形成されている。また、電
極１５０ｄ、電極１５０ｅと同様に、ゲート絶縁層１３８、保護絶縁層１４４、層間絶縁
層１４６に設けられた開口を通じて、電極１３６ａ、電極１３６ｂ、電極１３６ｃに接す
る電極１５０ａ、電極１５０ｂ、電極１５０ｃが形成されている。
ここで、酸化物半導体層１４０は水素などの不純物が十分に除去され、高純度化されてい
るものであることが望ましい。具体的には、酸化物半導体層１４０の水素濃度は５×１０
１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望
ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。また、水素濃度が十分に低減され
て高純度化された酸化物半導体層１４０では、一般的なシリコンウェハ（リンやボロンな
どの不純物元素が微量に添加されたシリコンウェハ）におけるキャリア濃度（１×１０１
４／ｃｍ３程度）と比較して、十分に小さいキャリア濃度の値をとる。つまり、酸化物半
導体層１４０のキャリア濃度は１×１０１２／ｃｍ３以下、望ましくは、１×１０１１／
ｃｍ３以下となる。このように、水素濃度が十分に低減されて高純度化され、ｉ型化（真
性化）または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流
特性のトランジスタ１６２を得ることができる。例えば、ドレイン電圧Ｖｄが＋１Ｖまた
は＋１０Ｖの場合であって、ゲート電圧Ｖｇが−５Ｖから−２０Ｖの範囲では、オフ電流
は１×１０−１３Ａ以下である。このように、水素濃度が十分に低減され、真性化または
実質的に真性化された酸化物半導体層１４０を適用し、トランジスタ１６２のオフ電流を
低減することにより、新たな構成の半導体装置を実現することができる。なお、上述の酸
化物半導体層１４０中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａ
ｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定したものである。
また、層間絶縁層１４６上には絶縁層１５２が設けられており、当該絶縁層１５２に埋め
込まれるように、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄが設けられ
ている。ここで、電極１５４ａは電極１５０ａと接しており、電極１５４ｂは電極１５０
ｂと接しており、電極１５４ｃは電極１５０ｃおよび電極１５０ｄと接しており、電極１
５４ｄは電極１５０ｅと接している。
つまり、図２に示される半導体装置では、トランジスタ１６０のゲート電極１１０と、ト
ランジスタ１６２のソース電極またはドレイン電極１４２ａとが、電極１３０ｃ、電極１
３６ｃ、電極１５０ｃ、電極１５４ｃおよび電極１５０ｄを介して電気的に接続されてい
る。
＜半導体装置の作製方法＞
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめに下部のト
ランジスタ１６０の作製方法について図３を参照して説明し、その後、上部のトランジス
タ１６２の作製方法について図４および図５を参照して説明する。
＜下部のトランジスタの作製方法＞
まず、半導体材料を含む基板１００を用意する（図３（Ａ）参照）。半導体材料を含む基
板１００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板
、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができ
る。ここでは、半導体材料を含む基板１００として、単結晶シリコン基板を用いる場合の
一例について示すものとする。
基板１００上には、素子分離絶縁層を形成するためのマスクとなる保護層１０２を形成す
る（図３（Ａ）参照）。保護層１０２としては、例えば、酸化シリコンや窒化シリコン、
窒化酸化シリコンなどを材料とする絶縁層を用いることができる。なお、この工程の前後
において、トランジスタのしきい値電圧を制御するために、ｎ型の導電性を付与する不純
物元素やｐ型の導電性を付与する不純物元素を基板１００に添加してもよい。半導体がシ
リコンの場合、ｎ型の導電性を付与する不純物としては、例えば、リンや砒素などを用い
ることができる。また、ｐ型の導電性を付与する不純物としては、例えば、硼素、アルミ
ニウム、ガリウムなどを用いることができる。
次に、上記の保護層１０２をマスクとしてエッチングを行い、保護層１０２に覆われてい
ない領域（露出している領域）の基板１００の一部を除去する。これにより分離された半
導体領域１０４が形成される（図３（Ｂ）参照）。当該エッチングには、ドライエッチン
グを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエ
ッチング液については被エッチング材料に応じて適宜選択することができる。
次に、半導体領域１０４を覆うように絶縁層を形成し、半導体領域１０４に重畳する領域
の絶縁層を選択的に除去することで、素子分離絶縁層１０６を形成する（図３（Ｂ）参照
）。当該絶縁層は、酸化シリコンや窒化シリコン、窒化酸化シリコンなどを用いて形成さ
れる。絶縁層の除去方法としては、ＣＭＰなどの研磨処理やエッチング処理などがあるが
、そのいずれを用いても良い。なお、半導体領域１０４の形成後、または、素子分離絶縁
層１０６の形成後には、上記保護層１０２を除去する。
次に、半導体領域１０４上に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形成す
る。
絶縁層は後のゲート絶縁層となるものであり、ＣＶＤ法やスパッタリング法等を用いて得
られる酸化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニ
ウム、酸化タンタル等を含む膜の単層構造または積層構造とすると良い。他に、高密度プ
ラズマ処理や熱酸化処理によって、半導体領域１０４の表面を酸化、窒化させることによ
り、上記絶縁層を形成してもよい。高密度プラズマ処理は、例えば、Ｈｅ、Ａｒ、Ｋｒ、
Ｘｅなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを用いて
行うことができる。また、絶縁層の厚さは特に限定されないが、例えば、１ｎｍ以上１０
０ｎｍ以下とすることができる。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料
を用いて形成することができる。また、導電材料を含む多結晶シリコンなどの半導体材料
を用いて、導電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、Ｃ
ＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。
なお、本実施の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例に
ついて示すものとする。
その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層１０８
、ゲート電極１１０を形成する（図３（Ｃ）参照）。
次に、ゲート電極１１０を覆う絶縁層１１２を形成する（図３（Ｃ）参照）。そして、半
導体領域１０４にリン（Ｐ）やヒ素（Ａｓ）などを添加して、基板１００との浅い接合深
さの不純物領域１１４を形成する（図３（Ｃ）参照）。なお、ここではｎ型トランジスタ
を形成するためにリンやヒ素を添加しているが、ｐ型トランジスタを形成する場合には、
硼素（Ｂ）やアルミニウム（Ａｌ）などの不純物元素を添加すればよい。なお、不純物領
域１１４の形成により、半導体領域１０４のゲート絶縁層１０８下部には、チャネル形成
領域１１６が形成される（図３（Ｃ）参照）。ここで、添加する不純物の濃度は適宜設定
することができるが、半導体素子が高度に微細化される場合には、その濃度を高くするこ
とが望ましい。また、ここでは、絶縁層１１２を形成した後に不純物領域１１４を形成す
る工程を採用しているが、不純物領域１１４を形成した後に絶縁層１１２を形成する工程
としても良い。
次に、サイドウォール絶縁層１１８を形成する（図３（Ｄ）参照）。サイドウォール絶縁
層１１８は、絶縁層１１２を覆うように絶縁層を形成した後に、当該絶縁層に異方性の高
いエッチング処理を適用することで、自己整合的に形成することができる。また、この際
に、絶縁層１１２を部分的にエッチングして、ゲート電極１１０の上面と、不純物領域１
１４の上面を露出させると良い。
次に、ゲート電極１１０、不純物領域１１４、サイドウォール絶縁層１１８等を覆うよう
に、絶縁層を形成する。そして、当該絶縁層が不純物領域１１４と接する領域に、リン（
Ｐ）やヒ素（Ａｓ）などを添加して、高濃度不純物領域１２０を形成する（図３（Ｅ）参
照）。その後、上記絶縁層を除去し、ゲート電極１１０、サイドウォール絶縁層１１８、
高濃度不純物領域１２０等を覆うように金属層１２２を形成する（図３（Ｅ）参照）。当
該金属層１２２は、真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法
を用いて形成することができる。金属層１２２は、半導体領域１０４を構成する半導体材
料と反応して低抵抗な金属化合物となる金属材料を用いて形成することが望ましい。この
ような金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバル
ト、白金等がある。
次に、熱処理を施して、上記金属層１２２と半導体材料とを反応させる。これにより、高
濃度不純物領域１２０に接する金属化合物領域１２４が形成される（図３（Ｆ）参照）。
なお、ゲート電極１１０として多結晶シリコンなどを用いる場合には、ゲート電極１１０
の金属層１２２と接触する部分にも、金属化合物領域が形成されることになる。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができ
る。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応
の制御性を向上させるためには、ごく短時間の熱処理が実現できる方法を用いることが望
ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成され
るものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成するこ
とで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物
領域１２４を形成した後には、金属層１２２は除去する。
次に、上述の工程により形成された各構成を覆うように、層間絶縁層１２６、層間絶縁層
１２８を形成する（図３（Ｇ）参照）。層間絶縁層１２６や層間絶縁層１２８は、酸化シ
リコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タ
ンタル等の無機絶縁材料を含む材料を用いて形成することができる。また、ポリイミド、
アクリル等の有機絶縁材料を用いて形成することも可能である。なお、ここでは、層間絶
縁層１２６と層間絶縁層１２８の二層構造としているが、層間絶縁層の構成はこれに限定
されない。層間絶縁層１２８の形成後には、その表面を、ＣＭＰやエッチング処理などに
よって平坦化しておくことが望ましい。
その後、上記層間絶縁層に、金属化合物領域１２４にまで達する開口を形成し、当該開口
に、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂを
形成する（図３（Ｈ）参照）。ソース電極またはドレイン電極１３０ａやソース電極また
はドレイン電極１３０ｂは、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて
導電層を形成した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部
を除去することにより形成することができる。
なお、上記導電層の一部を除去してソース電極またはドレイン電極１３０ａやソース電極
またはドレイン電極１３０ｂを形成する際には、その表面が平坦になるように加工するこ
とが望ましい。例えば、開口を含む領域にチタン膜や窒化チタン膜を薄く形成した後に、
開口に埋め込むようにタングステン膜を形成する場合には、その後のＣＭＰによって、不
要なタングステン膜、チタン膜、窒化チタン膜などを除去すると共に、その表面の平坦性
を向上させることができる。このように、ソース電極またはドレイン電極１３０ａ、ソー
ス電極またはドレイン電極１３０ｂを含む表面を平坦化することにより、後の工程におい
て、良好な電極、配線、絶縁層、半導体層などを形成することが可能となる。
なお、ここでは、金属化合物領域１２４と接触するソース電極またはドレイン電極１３０
ａやソース電極またはドレイン電極１３０ｂのみを示しているが、この工程において、ゲ
ート電極１１０と接触する電極（例えば、図２における電極１３０ｃ）などをあわせて形
成することができる。ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイ
ン電極１３０ｂとして用いることができる材料について特に限定はなく、各種導電材料を
用いることができる。例えば、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウムなどの導電性材料を用いることができる。
以上により、半導体材料を含む基板１００を用いたトランジスタ１６０が形成される。な
お、上記工程の後には、さらに電極や配線、絶縁層などを形成しても良い。配線の構造と
して、層間絶縁層および導電層の積層構造でなる多層配線構造を採用することにより、高
度に集積化した半導体装置を提供することができる。
＜上部のトランジスタの作製方法＞
次に、図４および図５を用いて、層間絶縁層１２８上にトランジスタ１６２を作製する工
程について説明する。なお、図４および図５は、層間絶縁層１２８上の各種電極や、トラ
ンジスタ１６２などの作製工程を示すものであるから、トランジスタ１６２の下部に存在
するトランジスタ１６０等については省略している。
まず、層間絶縁層１２８、ソース電極またはドレイン電極１３０ａ、ソース電極またはド
レイン電極１３０ｂ、電極１３０ｃ上に絶縁層１３２を形成する（図４（Ａ）参照）。絶
縁層１３２はＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコ
ン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタ
ル等の無機絶縁材料を含む材料を用いて形成することができる。
次に、絶縁層１３２に対し、ソース電極またはドレイン電極１３０ａ、ソース電極または
ドレイン電極１３０ｂ、および、電極１３０ｃにまで達する開口を形成する。この際、後
にゲート電極１３６ｄが形成される領域にも併せて開口を形成する。そして、上記開口に
埋め込むように、導電層１３４を形成する（図４（Ｂ）参照）。上記開口はマスクを用い
たエッチングなどの方法で形成することができる。当該マスクは、フォトマスクを用いた
露光などの方法によって形成することが可能である。エッチングとしてはウェットエッチ
ング、ドライエッチングのいずれを用いても良いが、微細加工の観点からは、ドライエッ
チングを用いることが好適である。導電層１３４の形成は、ＰＶＤ法やＣＶＤ法などの成
膜法を用いて行うことができる。導電層１３４の形成に用いることができる材料としては
、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム
、スカンジウムなどの導電性材料や、これらの合金、化合物（例えば窒化物）などが挙げ
られる。
より具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶ
Ｄ法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形
成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、下
部電極（ここではソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電
極１３０ｂ、電極１３０ｃなど）の表面の酸化膜を還元し、下部電極との接触抵抗を低減
させる機能を有する。また、その後に形成される窒化チタン膜は、導電性材料の拡散を抑
制するバリア機能を備える。また、チタンや、窒化チタンなどによるバリア膜を形成した
後に、メッキ法により銅膜を形成してもよい。
導電層１３４を形成した後には、エッチング処理やＣＭＰといった方法を用いて導電層１
３４の一部を除去し、絶縁層１３２を露出させて、電極１３６ａ、電極１３６ｂ、電極１
３６ｃ、ゲート電極１３６ｄを形成する（図４（Ｃ）参照）。なお、上記導電層１３４の
一部を除去して電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ゲート電極１３６ｄを形成
する際には、表面が平坦になるように加工することが望ましい。このように、絶縁層１３
２、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ゲート電極１３６ｄの表面を平坦化す
ることにより、後の工程において、良好な電極、配線、絶縁層、半導体層などを形成する
ことが可能となる。
次に、絶縁層１３２、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ゲート電極１３６ｄ
を覆うように、ゲート絶縁層１３８を形成する（図４（Ｄ）参照）。ゲート絶縁層１３８
は、ＣＶＤ法やスパッタリング法等を用いて形成することができる。また、ゲート絶縁層
１３８は、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、酸化
ハフニウム、酸化タンタルなどを含むように形成するのが好適である。なお、ゲート絶縁
層１３８は、単層構造としても良いし、積層構造としても良い。例えば、原料ガスとして
、シラン（ＳｉＨ４）、酸素、窒素を用いたプラズマＣＶＤ法により、酸化窒化珪素でな
るゲート絶縁層１３８を形成することができる。ゲート絶縁層１３８の厚さは特に限定さ
れないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができる。積層構造の場合は
、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶縁
層上の膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とすると好適である。
なお、不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体（高
純度化された酸化物半導体）は、界面準位や界面電荷に対して極めて敏感であるため、こ
のような酸化物半導体を酸化物半導体層に用いる場合には、ゲート絶縁層との界面は重要
である。つまり、高純度化された酸化物半導体層に接するゲート絶縁層１３８には、高品
質化が要求されることになる。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ法は、緻密で絶縁耐圧の
高い高品質なゲート絶縁層１３８を形成できる点で好適である。高純度化された酸化物半
導体層と高品質ゲート絶縁層とが接することにより、界面準位を低減して界面特性を良好
なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、高純度化された
酸化物半導体層を用いる場合であっても、スパッタリング法やプラズマＣＶＤ法など他の
方法を適用することができる。また、形成後の熱処理によって、膜質や酸化物半導体層と
の界面特性が改質される絶縁層を適用しても良い。いずれにしても、ゲート絶縁層１３８
としての膜質が良好であると共に、酸化物半導体層との界面準位密度を低減し、良好な界
面を形成できるものを形成すれば良い。
不純物が酸化物半導体に含まれている場合、強い電界や高い温度などのストレスにより、
不純物と酸化物半導体の主成分との結合が切断され、生成された未結合手がしきい値電圧
（Ｖｔｈ）のシフトを誘発する。
これに対して、酸化物半導体の不純物、特に水素や水などの不純物を極力除去し、上記の
ようにゲート絶縁層との界面特性を良好にすることにより、強電界や高温などのストレス
に対しても安定なトランジスタを得ることが可能である。
次いで、ゲート絶縁層１３８上に、酸化物半導体層を形成し、マスクを用いたエッチング
などの方法によって当該酸化物半導体層を加工して、島状の酸化物半導体層１４０を形成
する（図４（Ｅ）参照）。
酸化物半導体層としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三
元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−
Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ
系や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系
、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系
、Ｚｎ−Ｏ系などの酸化物半導体層を適用することができる。また、上記酸化物半導体材
料にＳｉＯ２を含ませても良い。
また、酸化物半導体層は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いる
ことができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一または複数の金
属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣ
ｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物半導体膜のうち、
ＭとしてＧａを含む組成の酸化物半導体を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体と呼び
、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非晶質膜
）などと呼ぶこととする。
本実施の形態では、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用
ターゲットを用いて、非晶質の酸化物半導体層をスパッタリング法により形成することと
する。なお、非晶質の酸化物半導体層中にシリコンを添加することで、その結晶化を抑制
することができるから、例えば、ＳｉＯ２を２重量％以上１０重量％以下含むターゲット
を用いて酸化物半導体層を形成しても良い。
酸化物半導体層をスパッタリング法で作製するためのターゲットとしては、例えば、酸化
亜鉛を主成分とする酸化物半導体成膜用ターゲットを用いることができる。また、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚ
ｎＯ＝１：１：１［ｍｏｌ比］の組成比を有するターゲットなどを用いることもできる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用ターゲットとして、Ｉｎ２Ｏ３：Ｇ
ａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝
１：１：４［ｍｏｌ比］の組成比を有するターゲットなどを用いても良い。酸化物半導体
成膜用ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上（例えば９
９．９％）である。充填率の高い酸化物半導体成膜用ターゲットを用いることにより、緻
密な酸化物半導体層が形成される。
酸化物半導体層の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、ま
たは、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具体
的には、例えば、水素、水、水酸基を有する化合物または水素化物などの不純物の濃度が
数ｐｐｍ程度（望ましくは数ｐｐｂ程度）にまで除去された高純度ガスを用いるのが好適
である。
酸化物半導体層の形成の際には、減圧状態に保持された処理室内に基板を保持し、基板温
度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱
しながら酸化物半導体層を形成することにより、酸化物半導体層に含まれる不純物濃度を
低減することができる。また、スパッタリングによる酸化物半導体層の損傷が軽減される
。そして、処理室内の残留水分を除去しつつ水素および水が除去されたスパッタガスを導
入し、金属酸化物をターゲットとして酸化物半導体層を形成する。処理室内の残留水分を
除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポン
プ、イオンポンプ、チタンサブリメーションポンプを用いることができる。また、排気手
段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポ
ンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化
合物等、炭素原子を含む化合物等が排気されるため、当該成膜室で形成した酸化物半導体
層に含まれる不純物の濃度を低減できる。
形成条件としては、例えば、基板とターゲットの間との距離が１００ｍｍ、圧力が０．６
Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素流量比率１００％）雰囲気、
といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると、成膜
時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も小さくな
るため、好ましい。酸化物半導体層の厚さは、２ｎｍ以上２００ｎｍ以下、好ましくは５
ｎｍ以上３０ｎｍ以下とする。なお、適用する酸化物半導体材料により適切な厚さは異な
るから、その厚さは用いる材料に応じて適宜選択すればよい。
なお、酸化物半導体層をスパッタリング法により形成する前には、アルゴンガスを導入し
てプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層１３８の表面に付着して
いるゴミを除去するのが好適である。ここで、逆スパッタリングとは、通常のスパッタリ
ング法においては、スパッタターゲットにイオンを衝突させるところ、逆に、処理表面に
イオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオ
ンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、
基板付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素雰囲
気、ヘリウム雰囲気、酸素雰囲気などを用いても良い。
上記酸化物半導体層のエッチングには、ドライエッチング、ウェットエッチングのいずれ
を用いても良い。もちろん、両方を組み合わせて用いることもできる。所望の形状にエッ
チングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エ
ッチング時間、温度等）を適宜設定する。
ドライエッチングに用いるエッチングガスには、例えば、塩素を含むガス（塩素系ガス、
例えば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素
（ＣＣｌ４）など）などがある。また、フッ素を含むガス（フッ素系ガス、例えば四弗化
炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（
ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ
）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いても良い。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の形状にエッチングできるよ
うに、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される
電力量、基板側の電極温度等）は適宜設定する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）などを用いてもよい。
次いで、酸化物半導体層に第１の熱処理を行うことが望ましい。この第１の熱処理によっ
て酸化物半導体層の脱水化または脱水素化を行うことができる。第１の熱処理の温度は、
３００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。例えば、
抵抗発熱体などを用いた電気炉に基板を導入し、酸化物半導体層１４０に対して窒素雰囲
気下４５０℃において１時間の熱処理を行う。この間、酸化物半導体層１４０は、大気に
触れないようにし、水や水素の再混入が行われないようにする。
なお、熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または
熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置で
ある。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、ア
ルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性
気体が用いられる。
例えば、第１の熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板
を投入し、数分間加熱した後、当該不活性ガス中から基板を取り出すＧＲＴＡ処理を行っ
てもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、短時間の
熱処理であるため、基板の歪み点を超える温度条件であっても適用が可能となる。
なお、第１の熱処理は、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分
とする雰囲気であって、水、水素などが含まれない雰囲気で行うことが望ましい。例えば
、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、
６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち
、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
第１の熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層が結晶化
し、微結晶または多結晶となる場合もある。例えば、結晶化率が９０％以上、または８０
％以上の微結晶の酸化物半導体層となる場合もある。また、第１の熱処理の条件、または
酸化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体層となる場
合もある。
また、非晶質の酸化物半導体（例えば、酸化物半導体層の表面）に結晶（粒径１ｎｍ以上
２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体層となる場
合もある。
また、非晶質領域の表面に結晶層を設けることで、酸化物半導体層の電気的特性を変化さ
せることも可能である。例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体成膜用ターゲッ
トを用いて酸化物半導体層を形成する場合には、電気的異方性を有するＩｎ２Ｇａ２Ｚｎ
Ｏ７の結晶粒が配向した結晶部を形成することで、酸化物半導体層の電気的特性を変化さ
せることができる。
より具体的には、例えば、Ｉｎ２Ｇａ２ＺｎＯ７のｃ軸が酸化物半導体層の表面に垂直な
方向をとるように配向させることで、酸化物半導体層の表面に平行な方向の導電性を向上
させ、酸化物半導体層の表面に垂直な方向の絶縁性を向上させることができる。また、こ
のような結晶部は、酸化物半導体層中への水や水素などの不純物の侵入を抑制する機能を
有する。
なお、上述の結晶部を有する酸化物半導体層は、ＧＲＴＡ処理による酸化物半導体層の加
熱によって形成することができる。また、Ｚｎの含有量がＩｎまたはＧａの含有量より小
さいスパッタターゲットを用いることで、より好適に形成することが可能である。
酸化物半導体層１４０に対する第１の熱処理は、島状の酸化物半導体層１４０に加工する
前の酸化物半導体層に行うこともできる。その場合には、第１の熱処理後に、加熱装置か
ら基板を取り出し、フォトリソグラフィ工程を行うことになる。
なお、上記第１の熱処理は、酸化物半導体層に対する脱水化、脱水素化の効果があるから
、脱水化処理、脱水素化処理などと呼ぶこともできる。このような脱水化処理、脱水素化
処理は、酸化物半導体層の形成後、酸化物半導体層１４０上にソース電極またはドレイン
電極を積層させた後、ソース電極またはドレイン電極上に保護絶縁層を形成した後、など
のタイミングにおいて行うことが可能である。また、このような脱水化処理、脱水素化処
理は、一回に限らず複数回行っても良い。
次に、酸化物半導体層１４０に接するように、ソース電極またはドレイン電極１４２ａ、
ソース電極またはドレイン電極１４２ｂを形成する（図４（Ｆ）参照）。ソース電極また
はドレイン電極１４２ａ、ソース電極またはドレイン電極１４２ｂは、酸化物半導体層１
４０を覆うように導電層を形成した後、当該導電層を選択的にエッチングすることにより
形成することができる。
導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ
法を用いて形成することができる。また、導電層の材料としては、アルミニウム、クロム
、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素
を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベ
リリウム、トリウムから選択されたいずれか一または複数の材料を用いてもよい。また、
アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、ス
カンジウムから選ばれた元素を単数、または複数組み合わせた材料を用いてもよい。
また、導電層は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸
化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジ
ウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジ
ウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または、これらの金属酸化物材料にシリコン若
しくは酸化シリコンを含ませたものを用いることができる。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、シリ
コンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
ここで、エッチングに用いるマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦ
レーザ光を用いるのが好適である。
トランジスタのチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２ａの下端部と
、ソース電極またはドレイン電極１４２ｂの下端部との間隔によって決定される。なお、
チャネル長（Ｌ）が２５ｎｍ未満において露光を行う場合には、数ｎｍ〜数１０ｎｍと極
めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いてマスク形
成の露光を行う。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に
形成されるトランジスタのチャネル長（Ｌ）を１０ｎｍ以上１０００ｎｍ以下とすること
も可能であり、回路の動作速度を高速化できる。さらにオフ電流値が極めて小さいため、
消費電力が大きくならずに済む。
なお、導電層のエッチングの際には、酸化物半導体層１４０が除去されないように、それ
ぞれの材料およびエッチング条件を適宜調節する。なお、材料およびエッチング条件によ
っては、当該工程において、酸化物半導体層１４０の一部がエッチングされ、溝部（凹部
）を有する酸化物半導体層となることもある。
また、酸化物半導体層１４０とソース電極またはドレイン電極１４２ａの間や、酸化物半
導体層１４０とソース電極またはドレイン電極１４２ｂの間には、酸化物導電層を形成し
てもよい。酸化物導電層と、ソース電極またはドレイン電極１４２ａやソース電極または
ドレイン電極１４２ｂを形成するための導電層は、連続して形成すること（連続成膜）が
可能である。酸化物導電層はソース領域またはドレイン領域として機能しうる。このよう
な酸化物導電層を設けることで、ソース領域またはドレイン領域の低抵抗化を図ることが
できるため、トランジスタの高速動作が実現される。
また、上記マスクの使用数や工程数を削減するため、透過した光が複数の強度となる露光
マスクである多階調マスクによってレジストマスクを形成し、これを用いてエッチング工
程を行ってもよい。多階調マスクを用いて形成したレジストマスクは、複数の厚みを有す
る形状（階段状）となり、アッシングによりさらに形状を変形させることができるため、
異なるパターンに加工する複数のエッチング工程に用いることができる。つまり、一枚の
多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマス
クを形成することができる。よって、露光マスク数を削減することができ、対応するフォ
トリソグラフィ工程も削減できるため、工程の簡略化が図れる。
なお、上述の工程の後には、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理
を行うのが好ましい。当該プラズマ処理によって、露出している酸化物半導体層の表面に
付着した水などが除去される。また、酸素とアルゴンの混合ガスなど、酸素を含有するガ
スを用いたプラズマ処理を行ってもよい。これによって酸化物半導体層に酸素を供給し、
酸素欠乏に起因する欠陥を低減することが可能である。
次に、大気に触れさせることなく、酸化物半導体層１４０の一部に接する保護絶縁層１４
４を形成する（図４（Ｇ）参照）。
保護絶縁層１４４は、スパッタリング法など、保護絶縁層１４４に水、水素等の不純物を
混入させない方法を適宜用いて形成することができる。また、その厚さは、１ｎｍ以上と
する。保護絶縁層１４４に用いることができる材料としては、酸化珪素、窒化珪素、酸化
窒化珪素、窒化酸化珪素などがある。また、その構造は、単層構造としても良いし、積層
構造としても良い。保護絶縁層１４４を形成する際の基板温度は、室温以上３００℃以下
とするのが好ましく、雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、ま
たは希ガス（代表的にはアルゴン）と酸素の混合雰囲気とするのが好適である。
保護絶縁層１４４に水素が含まれると、その水素の酸化物半導体層への侵入や、水素によ
る酸化物半導体層中の酸素の引き抜き、などが生じ、酸化物半導体層のバックチャネル側
が低抵抗化してしまい、寄生チャネルが形成されるおそれがある。よって、保護絶縁層１
４４はできるだけ水素を含まないように、形成方法においては水素を用いないことが重要
である。
また、処理室内の残留水分を除去しつつ保護絶縁層１４４を形成することが好ましい。酸
化物半導体層１４０および保護絶縁層１４４に水素、水酸基または水が含まれないように
するためである。
処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであ
ってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子や、水（Ｈ２
Ｏ）など水素原子を含む化合物等が除去されているため、当該成膜室で形成した保護絶縁
層１４４に含まれる不純物の濃度を低減できる。
保護絶縁層１４４を形成する際に用いるスパッタガスとしては、水素、水、水酸基を含む
化合物または水素化物などの不純物の濃度が数ｐｐｍ程度（望ましくは数ｐｐｂ程度）に
まで除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うのが望ましい。例えば
、窒素雰囲気下で２５０℃、１時間の第２の熱処理を行う。第２の熱処理を行うと、トラ
ンジスタの電気的特性のばらつきを低減することができる。また、第２の熱処理によって
、酸化物半導体層に酸素を供給することが可能である。また、第２の熱処理中に、上記の
ガスを切り替えても良い。第２の熱処理に続けて、酸素雰囲気、または水素や水を十分に
除去した雰囲気における降温過程を経ることで、酸化物半導体中に酸素を供給することも
可能である。
また、大気中、１００℃以上２００℃以下、１時間以上３０時間以下の熱処理を行っても
よい。この熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、１００℃以
上２００℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえし
て行ってもよい。また、この熱処理を、保護絶縁層の形成前に、減圧下で行ってもよい。
減圧下で熱処理を行うと、加熱時間を短縮することができる。なお、当該熱処理は、上記
第２の熱処理に代えて行っても良いし、第２の熱処理の前後などに行っても良い。
次に、保護絶縁層１４４上に、層間絶縁層１４６を形成する（図５（Ａ）参照）。層間絶
縁層１４６はＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコ
ン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタ
ル等の無機絶縁材料を含む材料を用いて形成することができる。層間絶縁層１４６の形成
後には、その表面を、ＣＭＰやエッチングなどの方法によって平坦化しておくことが望ま
しい。
次に、層間絶縁層１４６、保護絶縁層１４４、およびゲート絶縁層１３８に対し、電極１
３６ａ、電極１３６ｂ、電極１３６ｃ、ソース電極またはドレイン電極１４２ａ、ソース
電極またはドレイン電極１４２ｂにまで達する開口を形成し、当該開口に埋め込むように
導電層１４８を形成する（図５（Ｂ）参照）。上記開口はマスクを用いたエッチングなど
の方法で形成することができる。当該マスクは、フォトマスクを用いた露光などの方法に
よって形成することが可能である。エッチングとしてはウェットエッチング、ドライエッ
チングのいずれを用いても良いが、微細加工の観点からは、ドライエッチングを用いるこ
とが好適である。導電層１４８の形成は、ＰＶＤ法やＣＶＤ法などの成膜法を用いて行う
ことができる。導電層１４８の形成に用いることができる材料としては、モリブデン、チ
タン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウムな
どの導電性材料や、これらの合金、化合物（例えば窒化物）などが挙げられる。
具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶＤ法
により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成す
る方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、下部電
極（ここでは、電極１３６ａ、電極１３６ｂ、電極１３６ｃ、ソース電極またはドレイン
電極１４２ａ、ソース電極またはドレイン電極１４２ｂなど）の表面の酸化膜を還元し、
下部電極との接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタン
膜は、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや、窒化チタンな
どによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
導電層１４８を形成した後には、エッチングやＣＭＰといった方法を用いて導電層１４８
の一部を除去し、層間絶縁層１４６を露出させて、電極１５０ａ、電極１５０ｂ、電極１
５０ｃ、電極１５０ｄ、電極１５０ｅを形成する（図５（Ｃ）参照）。なお、上記導電層
１４８の一部を除去して電極１５０ａ、電極１５０ｂ、電極１５０ｃ、電極１５０ｄ、電
極１５０ｅを形成する際には、表面が平坦になるように加工することが望ましい。このよ
うに、層間絶縁層１４６、電極１５０ａ、電極１５０ｂ、電極１５０ｃ、電極１５０ｄ、
電極１５０ｅの表面を平坦化することにより、後の工程において、良好な電極、配線、絶
縁層などを形成することが可能となる。
さらに、絶縁層１５２を形成し、絶縁層１５２に、電極１５０ａ、電極１５０ｂ、電極１
５０ｃ、電極１５０ｄ、電極１５０ｅにまで達する開口を形成し、当該開口に埋め込むよ
うに導電層を形成した後、エッチングやＣＭＰなどの方法を用いて導電層の一部を除去し
、絶縁層１５２を露出させて、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４
ｄを形成する（図５（Ｄ）参照）。当該工程は、電極１５０ａ等を形成する場合と同様で
あるから、詳細は省略する。
上述のような方法でトランジスタ１６２を作製した場合、酸化物半導体層１４０の水素濃
度は５×１０１９ａｔｏｍｓ／ｃｍ３以下となり、また、トランジスタ１６２のオフ電流
は検出限界である１×１０−１３Ａ以下となる。さらに、トランジスタ１６２のオフ電流
（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ／μｍ以下となる。こ
のような、水素濃度が十分に低減されて高純度化され、酸素欠乏に起因する欠陥が低減さ
れた酸化物半導体層１４０を適用することで、優れた特性のトランジスタ１６２を得るこ
とができる。また、下部に酸化物半導体以外の材料を用いたトランジスタ１６０を有し、
上部に酸化物半導体を用いたトランジスタ１６２を有する優れた特性の半導体装置を作製
することができる。
なお、酸化物半導体において、物性研究は多くなされているが、エネルギーギャップ中の
局在準位そのものを十分に減らすという思想を含まない。開示する発明の一態様では、局
在準位の原因たり得る水や水素を酸化物半導体中より除去することで、高純度化した酸化
物半導体を作製する。これは、エネルギーギャップ中の局在準位そのものを十分に減らす
という思想に立脚するものである。そして、これによって極めて優れた工業製品の製造を
可能とするものである。
なお、水素や水などを除去する際には、同時に酸素が除去されてしまうことがある。この
ため、酸素欠乏により発生する金属の未結合手に対して酸素を供給し、酸素欠陥による局
在準位を減少させることにより、酸化物半導体をさらに高純度化（ｉ型化）するのは好適
である。たとえば、チャネル形成領域に接して酸素過剰の酸化膜を形成し、２００℃〜４
００℃、代表的には２５０℃程度の温度条件での熱処理を行うことで、当該酸化膜から酸
化物半導体中へ酸素を供給して、酸素欠陥による局在準位を減少させることが可能である
。
酸化物半導体の特性を悪化させる要因は、過剰な水素による伝導帯下０．１〜０．２ｅＶ
の浅い準位や、酸素欠損による深い準位、などであると考えられる。これらの欠陥を無く
すために、水素を徹底的に除去し、酸素を十分に供給する。
開示する発明では酸化物半導体を高純度化しているため、酸化物半導体中のキャリア密度
は十分小さい。
さらに、常温でのフェルミ・ディラック分布則を用いると、エネルギーギャップが３．０
５〜３．１５ｅＶである酸化物半導体の真性キャリア密度は１×１０−７／ｃｍ３となり
、真性キャリア密度が１．４５×１０１０／ｃｍ３であるシリコンと比べてはるかに小さ
い。
そのため、少数キャリアであるホールも極めて少なく、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ
Ｇａｔｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）におけるオフ状態での
リーク電流は常温において１００ａＡ／μｍ以下、好ましくは１０ａＡ／μｍ以下、さら
に好ましくは１ａＡ／μｍ以下を期待することができる。なお、ここで１ａＡ／μｍとい
う表記は、トランジスタのチャネル幅１μｍ当たり１ａＡ（１×１０−１８Ａ）の電流が
流れることを示す。
もっとも、エネルギーギャップが３ｅＶ以上のワイドギャップ半導体として４Ｈ−ＳｉＣ
（３．２６ｅＶ）、ＧａＮ（３．４２ｅＶ）などが知られており、同様なトランジスタ特
性が得られることが期待される。しかし、これらの半導体材料は１５００℃以上のプロセ
ス温度を経由するため、薄膜化は実質的に不可能である。また、シリコン集積回路の上に
三次元の積層化をしようとしても、プロセス温度が高すぎるため不可能である。他方、酸
化物半導体は、室温〜４００℃の加熱スパッタリングによる薄膜形成が可能であり、脱水
化・脱水素化（水素や水を除去すること）及び加酸化（酸素を供給すること）を４５０℃
〜７００℃で実現することができるため、シリコン集積回路の上に三次元的な積層構造を
形成することができる。
なお、酸化物半導体は一般にｎ型とされているが、開示する発明の一態様では、水や水素
などの不純物を除去すると共に、酸化物半導体の構成元素である酸素を供給することでｉ
型化を実現する。この点、シリコンなどのように不純物を添加してのｉ型化ではなく、従
来にない技術思想を含むものといえる。
＜酸化物半導体を用いたトランジスタの電導機構＞
ここで、酸化物半導体を用いたトランジスタの電導機構につき、図６乃至図９を用いて説
明する。なお、以下の説明は一考察に過ぎず、これに基づいて発明の有効性が否定される
ものではないことを付記する。
図６は、酸化物半導体を用いたトランジスタ（薄膜トランジスタ）の断面図である。ゲー
ト電極（ＧＥ１）上にゲート絶縁層（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ
、その上にソース電極（Ｓ）およびドレイン電極（Ｄ）が設けられ、ソース電極（Ｓ）お
よびドレイン電極（Ｄ）を覆うように絶縁層が設けられている。
図７には、図６のＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。また、図
７中の黒丸（●）は電子を示し、白丸（○）は正孔を示し、それぞれは電荷（−ｑ，＋ｑ
）を有している。ドレイン電極に正の電圧（ＶＤ＞０）を印加した上で、破線はゲート電
極に電圧を印加しない場合（ＶＧ＝０）、実線はゲート電極に正の電圧（ＶＧ＞０）を印
加する場合を示す。ゲート電極に電圧を印加しない場合は高いポテンシャル障壁のために
電極から酸化物半導体側へキャリア（電子）が注入されず、電流を流さないオフ状態を示
す。一方、ゲートに正の電圧を印加するとポテンシャル障壁が低下し、電流を流すオン状
態を示す。
図８には、図６におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）を示す。
図８（Ａ）は、ゲート電極（ＧＥ１）に正の電圧（ＶＧ＞０）が与えられた状態であり、
ソース電極とドレイン電極との間にキャリア（電子）が流れるオン状態を示している。ま
た、図８（Ｂ）は、ゲート電極（ＧＥ１）に負の電圧（ＶＧ＜０）が印加された状態であ
り、オフ状態（少数キャリアは流れない状態）である場合を示す。
図９は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を
示す。
常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。一方、
従来の酸化物半導体はｎ型であり、そのフェルミ準位（ＥＦ）は、バンドギャップ中央に
位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化
物半導体において水素の一部はドナーとなりｎ型化する要因の一つであることが知られて
いる。
これに対して開示する発明の一態様に係る酸化物半導体は、ｎ型化の要因である水素を酸
化物半導体から除去し、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれな
いように高純度化することにより真性（ｉ型）とし、または実質的に真性としたものであ
る。すなわち、不純物元素を添加してｉ型化するのでなく、水素や水等の不純物を極力除
去することにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴
としている。これにより、フェルミ準位（ＥＦ）は真性フェルミ準位（Ｅｉ）と同程度と
することができる。
酸化物半導体のバンドギャップ（Ｅｇ）は３．１５ｅＶで、電子親和力（χ）は４．３Ｖ
と言われている。ソース電極およびドレイン電極を構成するチタン（Ｔｉ）の仕事関数は
、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界面に
おいて、電子に対してショットキー型の障壁は形成されない。
このとき電子は、図８（Ａ）で示すように、ゲート絶縁層と高純度化された酸化物半導体
との界面付近（酸化物半導体のエネルギー的に安定な最低部）を移動する。
また、図８（Ｂ）に示すように、ゲート電極（ＧＥ１）に負の電位が与えられると、少数
キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに近い値となる。
このように酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純
度化することにより、真性（ｉ型）とし、または実質的に真性となるため、ゲート絶縁層
との界面特性が顕在化する。そのため、ゲート絶縁層には、酸化物半導体と良好な界面を
形成できるものが要求される。具体的には、例えば、ＶＨＦ帯〜マイクロ波帯の電源周波
数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁層や、スパッタリング
法で作製される絶縁層などを用いることが好ましい。
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁層との界面を良好なものとす
ることにより、例えば、トランジスタのチャネル幅（Ｗ）が１×１０４μｍ、チャネル長
（Ｌ）が３μｍの場合には、１０−１３Ａ以下のオフ電流、０．１Ｖ／ｄｅｃ．のサブス
レッショルドスイング値（Ｓ値）（ゲート絶縁層の厚さ：１００ｎｍ）が実現され得る。
このように、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高
純度化することにより、トランジスタの動作を良好なものとすることができる。
＜キャリア濃度＞
開示する発明に係る技術思想は、酸化物半導体層におけるキャリア濃度を十分に小さくし
、できるだけ真性（ｉ型）に近づけようとするものである。以下、キャリア濃度の求め方
、および、実際に測定したキャリア濃度に関し、図１０および図１１を参照して説明する
。
まず、キャリア濃度の求め方について簡単に説明する。キャリア濃度は、ＭＯＳキャパシ
タを作製し、ＭＯＳキャパシタのＣ−Ｖ測定の結果（Ｃ−Ｖ特性）を評価することで求め
ることが可能である。
より具体的には、ＭＯＳキャパシタのゲート電圧Ｖｇと容量Ｃとの関係をプロットしたＣ
−Ｖ特性を表すグラフを作成し、当該Ｃ−Ｖ特性からゲート電圧Ｖｇと（１／Ｃ）２との
関係を表すグラフを作成し、当該グラフにおいて弱反転領域での（１／Ｃ）２の微分値を
求め、当該微分値を式（１）に代入することによりキャリア濃度Ｎｄの大きさが求められ
る。なお、式（１）において、ｅは電気素量、ε０は真空の誘電率、εは酸化物半導体の
比誘電率である。
次に、上記の方法を用いて実際に測定したキャリア濃度について説明する。測定には、ガ
ラス基板上にチタン膜を３００ｎｍの厚さで形成し、チタン膜上に窒化チタン膜を１００
ｎｍの厚さで形成し、窒化チタン膜上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用い
た酸化物半導体層を２μｍの厚さで形成し、酸化物半導体層上に銀膜を３００ｎｍの厚さ
で形成した試料（ＭＯＳキャパシタ）を用いた。なお、酸化物半導体層は、Ｉｎ−Ｇａ−
Ｚｎ−Ｏ系の酸化物半導体成膜用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：１［ｍｏｌ比］）を用いたスパッタリング法により形成した。また、酸化物半導体層の
形成雰囲気は、アルゴンと酸素の混合雰囲気（流量比は、Ａｒ：Ｏ２＝３０（ｓｃｃｍ）
：１５（ｓｃｃｍ））とした。
図１０にはＣ−Ｖ特性を、図１１にはＶｇと（１／Ｃ）２との関係を、それぞれ示す。図
１１のグラフで示す弱反転領域における（１／Ｃ）２の微分値から式（１）を用いて得ら
れたキャリア濃度は、６．０×１０１０／ｃｍ３であった。
このように、ｉ型化または実質的にｉ型化された酸化物半導体（例えば、キャリア濃度が
１×１０１２／ｃｍ３以下、望ましくは、１×１０１１／ｃｍ３以下）を用いることで、
極めて優れたオフ電流特性のトランジスタを得ることが可能である。
＜変形例＞
図１２乃至図１５には、半導体装置の構成の変形例を示す。なお、以下では、変形例とし
て、トランジスタ１６２の構成が上記とは異なるものについて説明する。つまり、トラン
ジスタ１６０の構成は上記と同様である。
図１２には、酸化物半導体層１４０の下にゲート電極１３６ｄを有し、ソース電極または
ドレイン電極１４２ａ及び、ソース電極またはドレイン電極１４２ｂが、酸化物半導体層
１４０の下側表面において酸化物半導体層１４０と接する構成のトランジスタ１６２を有
する例を示す。なお、平面の構造は、断面に対応して適宜変更すればよいから、ここでは
、断面についてのみ示すこととする。
図１２に示す構成と図２に示す構成の大きな相違点として、ソース電極またはドレイン電
極１４２ａ及びソース電極またはドレイン電極１４２ｂと、酸化物半導体層１４０との接
続の位置がある。つまり、図２に示す構成では、酸化物半導体層１４０の上側表面におい
て、ソース電極またはドレイン電極１４２ａ及び、ソース電極またはドレイン電極１４２
ｂと接するのに対して、図１２に示す構成では、酸化物半導体層１４０の下側表面におい
て、ソース電極またはドレイン電極１４２ａ及び、ソース電極またはドレイン電極１４２
ｂと接する。そして、この接触の相違に起因して、その他の電極、絶縁層などの配置が異
なるものとなっている。各構成要素の詳細は、図２と同様である。
具体的には、図１２に示す構成のトランジスタ１６２は、層間絶縁層１２８上に設けられ
たゲート電極１３６ｄと、ゲート電極１３６ｄ上に設けられたゲート絶縁層１３８と、ゲ
ート絶縁層１３８上に設けられた、ソース電極またはドレイン電極１４２ａ、ソース電極
またはドレイン電極１４２ｂと、ソース電極またはドレイン電極１４２ａ、ソース電極ま
たはドレイン電極１４２ｂの上側表面に接する酸化物半導体層１４０と、を有する。
ここで、ゲート電極１３６ｄは、層間絶縁層１２８上に形成された絶縁層１３２に、埋め
込まれるように設けられている。また、ゲート電極１３６ｄと同様に、ソース電極または
ドレイン電極１３０ａに接して電極１３６ａが、ソース電極またはドレイン電極１３０ｂ
に接して電極１３６ｂが、電極１３０ｃに接して電極１３６ｃが、それぞれ形成されてい
る。
また、トランジスタ１６２の上には、酸化物半導体層１４０の一部と接するように、保護
絶縁層１４４が設けられており、保護絶縁層１４４上には層間絶縁層１４６が設けられて
いる。ここで、保護絶縁層１４４および層間絶縁層１４６には、ソース電極またはドレイ
ン電極１４２ａ、ソース電極またはドレイン電極１４２ｂにまで達する開口が設けられて
おり、当該開口を通じて、電極１５０ｄ、電極１５０ｅが、ソース電極またはドレイン電
極１４２ａ、ソース電極またはドレイン電極１４２ｂに接して形成されている。また、電
極１５０ｄ、電極１５０ｅと同様に、ゲート絶縁層１３８、保護絶縁層１４４、層間絶縁
層１４６に設けられた開口を通じて、電極１３６ａ、電極１３６ｂ、電極１３６ｃに接す
る電極１５０ａ、電極１５０ｂ、電極１５０ｃが形成されている。
また、層間絶縁層１４６上には絶縁層１５２が設けられており、当該絶縁層１５２に埋め
込まれるように、電極１５４ａ、電極１５４ｂ、電極１５４ｃ、電極１５４ｄが設けられ
ている。ここで、電極１５４ａは電極１５０ａと接しており、電極１５４ｂは電極１５０
ｂと接しており、電極１５４ｃは電極１５０ｃおよび電極１５０ｄと接しており、電極１
５４ｄは電極１５０ｅと接している。
図１３は、酸化物半導体層１４０の上にゲート電極１３６ｄを有する構成の例である。こ
こで、図１３（Ａ）は、ソース電極またはドレイン電極１４２ａや、ソース電極またはド
レイン電極１４２ｂが、酸化物半導体層１４０の下側表面において酸化物半導体層１４０
と接する構成の例であり、図１３（Ｂ）は、ソース電極またはドレイン電極１４２ａや、
ソース電極またはドレイン電極１４２ｂが、酸化物半導体層１４０の上側表面において酸
化物半導体層１４０と接する構成の例である。
図２や図１２に示す構成と図１３に示す構成の大きな相違点は、酸化物半導体層１４０の
上にゲート電極１３６ｄを有する点である。また、図１３（Ａ）に示す構成と図１３（Ｂ
）に示す構成の大きな相違点は、ソース電極またはドレイン電極１４２ａや、ソース電極
またはドレイン電極１４２ｂが、酸化物半導体層１４０の下側表面または上側表面のいず
れにおいて接触するか、という点である。そして、これらの相違に起因して、その他の電
極、絶縁層などの配置が異なるものとなっている。各構成要素の詳細は、図２などと同様
である。
具体的には、図１３（Ａ）では、層間絶縁層１２８上に設けられたソース電極またはドレ
イン電極１４２ａ、ソース電極またはドレイン電極１４２ｂと、ソース電極またはドレイ
ン電極１４２ａ、ソース電極またはドレイン電極１４２ｂの上側表面に接する酸化物半導
体層１４０と、酸化物半導体層１４０上に設けられたゲート絶縁層１３８と、ゲート絶縁
層１３８上の酸化物半導体層１４０と重畳する領域のゲート電極１３６ｄと、を有する。
また、図１３（Ｂ）では、層間絶縁層１２８上に設けられた酸化物半導体層１４０と、酸
化物半導体層１４０の上側表面に接するように設けられたソース電極またはドレイン電極
１４２ａ、ソース電極またはドレイン電極１４２ｂと、酸化物半導体層１４０、ソース電
極またはドレイン電極１４２ａ、および、ソース電極またはドレイン電極１４２ｂ上に設
けられたゲート絶縁層１３８と、ゲート絶縁層１３８上の酸化物半導体層１４０と重畳す
る領域のゲート電極１３６ｄと、を有する。
なお、図１３に示す構成では、図２に示す構成などと比較して、構成要素が省略できる場
合がある（例えば、電極１５０ａや、電極１５４ａなど）。この場合、作製工程の簡略化
という副次的な効果も得られる。もちろん、図２などに示す構成においても、必須ではな
い構成要素を省略できることはいうまでもない。
図１４は、素子のサイズが比較的大きい場合であって、酸化物半導体層１４０の下にゲー
ト電極１３６ｄを有する構成の例である。この場合、表面の平坦性やカバレッジに対する
要求は比較的緩やかなものであるから、配線や電極などを絶縁層中に埋め込むように形成
する必要はない。例えば、導電層の形成後にパターニングを行うことで、ゲート電極１３
６ｄなどを形成することが可能である。なお、ここでは図示しないが、トランジスタ１６
０についても、同様に作製することが可能である。
図１４（Ａ）に示す構成と図１４（Ｂ）に示す構成の大きな相違点は、ソース電極または
ドレイン電極１４２ａや、ソース電極またはドレイン電極１４２ｂが、酸化物半導体層１
４０の下側表面または上側表面のいずれにおいて接触するか、という点である。そして、
これらの相違に起因して、その他の電極、絶縁層などの配置が異なるものとなっている。
各構成要素の詳細は、図２などと同様である。
具体的には、図１４（Ａ）では、層間絶縁層１２８上に設けられたゲート電極１３６ｄと
、ゲート電極１３６ｄ上に設けられたゲート絶縁層１３８と、ゲート絶縁層１３８上に設
けられた、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４
２ｂと、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極１４２
ｂの上側表面に接する酸化物半導体層１４０と、を有する。
また、図１４（Ｂ）では、層間絶縁層１２８上に設けられたゲート電極１３６ｄと、ゲー
ト電極１３６ｄ上に設けられたゲート絶縁層１３８と、ゲート絶縁層１３８上のゲート電
極１３６ｄと重畳する領域に設けられた酸化物半導体層１４０と、酸化物半導体層１４０
の上側表面に接するように設けられたソース電極またはドレイン電極１４２ａ、ソース電
極またはドレイン電極１４２ｂと、を有する。
なお、図１４に示す構成においても、図２に示す構成などと比較して、構成要素が省略で
きる場合がある。この場合も、作製工程の簡略化という効果が得られる。
図１５は、素子のサイズが比較的大きい場合であって、酸化物半導体層１４０の上にゲー
ト電極１３６ｄを有する構成の例である。この場合にも、表面の平坦性やカバレッジに対
する要求は比較的緩やかなものであるから、配線や電極などを絶縁層中に埋め込むように
形成する必要はない。例えば、導電層の形成後にパターニングを行うことで、ゲート電極
１３６ｄなどを形成することが可能である。なお、ここでは図示しないが、トランジスタ
１６０についても、同様に作製することが可能である。
図１５（Ａ）に示す構成と図１５（Ｂ）に示す構成の大きな相違点は、ソース電極または
ドレイン電極１４２ａや、ソース電極またはドレイン電極１４２ｂが、酸化物半導体層１
４０の下側表面または上側表面のいずれにおいて接触するか、という点である。そして、
これらの相違に起因して、その他の電極、絶縁層などの配置が異なるものとなっている。
各構成要素の詳細は、図２などと同様である。
具体的には、図１５（Ａ）では、層間絶縁層１２８上に設けられたソース電極またはドレ
イン電極１４２ａ、ソース電極またはドレイン電極１４２ｂと、ソース電極またはドレイ
ン電極１４２ａ、ソース電極またはドレイン電極１４２ｂの上側表面に接する酸化物半導
体層１４０と、ソース電極またはドレイン電極１４２ａ、ソース電極またはドレイン電極
１４２ｂ、酸化物半導体層１４０上に設けられたゲート絶縁層１３８と、ゲート絶縁層１
３８上の酸化物半導体層１４０と重畳する領域に設けられたゲート電極１３６ｄと、を有
する。
また、図１５（Ｂ）では、層間絶縁層１２８上に設けられた酸化物半導体層１４０と、酸
化物半導体層１４０の上側表面に接するように設けられたソース電極またはドレイン電極
１４２ａ、ソース電極またはドレイン電極１４２ｂと、ソース電極またはドレイン電極１
４２ａ、ソース電極またはドレイン電極１４２ｂ、酸化物半導体層１４０上に設けられた
ゲート絶縁層１３８と、ゲート絶縁層１３８上の酸化物半導体層１４０と重畳する領域に
設けられたゲート電極１３６ｄと、を有する。
なお、図１５に示す構成においても、図２に示す構成などと比較して、構成要素が省略で
きる場合がある。この場合も、作製工程の簡略化という効果が得られる。
以上に示したように、開示する発明の一態様によって、新たな構成の半導体装置が実現さ
れる。本実施の形態では、トランジスタ１６０とトランジスタ１６２を積層して形成する
例について説明したが、半導体装置の構成はこれに限られるものではない。また、本実施
の形態では、トランジスタ１６０とトランジスタ１６２のチャネル長方向が互いに垂直と
なる例を説明したが、トランジスタ１６０とトランジスタ１６２の位置関係などはこれに
限られるものではない。さらに、トランジスタ１６０とトランジスタ１６２とを重畳して
設けても良い。
また、本実施の形態では理解の簡単のため、最小記憶単位（１ビット）の半導体装置につ
いて説明したが、半導体装置の構成はこれに限られるものではない。複数の半導体装置を
適当に接続して、より高度な半導体装置を構成することもできる。例えば、上記半導体装
置を複数用いて、ＮＡＮＤ型やＮＯＲ型の半導体装置を構成することが可能である。配線
の構成も図１に限定されず、適宜変更することができる。
本実施の形態に係る半導体装置は、トランジスタ１６２の低オフ電流特性により、極めて
長時間にわたり情報を保持することが可能である。つまり、ＤＲＡＭなどで必要とされる
リフレッシュ動作が不要であり、消費電力を抑制することができる。また、実質的な不揮
発性記憶装置として用いることが可能である。
また、トランジスタ１６２のスイッチング動作によって情報の書き込みなどを行うため、
高い電圧を必要とせず、素子の劣化の問題もない。さらに、トランジスタのオン、オフに
よって、情報の書き込みや消去が行われるため、高速動作も容易に実現しうる。また、ト
ランジスタに入力する電位を制御することで情報を直接書き換えることが可能である。こ
のため、フラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動作に
起因する動作速度の低下を抑制することができる。
また、酸化物半導体以外の材料を用いたトランジスタは、酸化物半導体を用いたトランジ
スタと比較して、さらなる高速動作が可能なため、これを用いることにより、記憶内容の
読み出しを高速に行うことが可能である。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様に係る半導体装置の回路構成および動作方法について
説明する。
半導体装置が有する記憶素子（以下、メモリセルとも記載する）の回路図の一例を図１６
に示す。図１６に示すメモリセル２００は、多値型であり、第１信号線Ｓ１（第３の配線
）と、第２信号線Ｓ２（第４の配線）と、ワード線ＷＬ（第５の配線）と、トランジスタ
２０１と、トランジスタ２０２と、トランジスタ２０３と、容量素子２０５と、から構成
されている。トランジスタ２０１及びトランジスタ２０３は、酸化物半導体以外の材料を
用いて形成されており、トランジスタ２０２は酸化物半導体を用いて形成されている。こ
こで、トランジスタ２０１及びトランジスタ２０３は、実施の形態１に示すトランジスタ
１６０と同様の構成とするのが好ましい。また、トランジスタ２０２は、実施の形態１に
示すトランジスタ１６２と同様の構成とするのが好ましい。また、メモリセル２００は、
ソース線ＳＬ（第１の配線）及びビット線ＢＬ（第２の配線）と電気的に接続されており
、トランジスタ（他のメモリセルを構成するものも含む。）を介して、ソース線ＳＬ及び
ビット線ＢＬと電気的に接続されるのが好適である。
ここで、トランジスタ２０１のゲート電極と、トランジスタ２０２のソース電極またはド
レイン電極の一方とは、電気的に接続されている。また、ソース線ＳＬと、トランジスタ
２０１のソース電極と、トランジスタ２０３のソース電極とは、電気的に接続され、ビッ
ト線ＢＬと、トランジスタ２０１のドレイン電極と、トランジスタ２０３のドレイン電極
とは、電気的に接続されている。そして、第１信号線Ｓ１と、トランジスタ２０２のソー
ス電極またはドレイン電極の他方とは、電気的に接続され、第２信号線Ｓ２と、トランジ
スタ２０２のゲート電極とは、電気的に接続され、ワード線ＷＬと、トランジスタ２０３
のゲート電極とは電気的に接続されている。また、容量素子２０５の電極の一方と、トラ
ンジスタ２０１のゲート電極及びトランジスタ２０２のソース電極またはドレイン電極の
一方とは、電気的に接続され、容量素子２０５の電極の他方には、所定の電位が与えられ
ている。所定の電位とは、例えばＧＮＤなどである。なお、ソース線ＳＬと、トランジス
タ２０１のソース電極及びトランジスタ２０３のソース電極とは、トランジスタ（他のメ
モリセルを構成するものも含む。）を介して接続されていてもよい。また、ビット線ＢＬ
と、トランジスタ２０１のドレイン電極及びトランジスタ２０３のドレイン電極とは、ト
ランジスタ（他のメモリセルを構成するものも含む。）を介して接続されていてもよい。
ここで、メモリセル２００の動作について簡単に説明する。例えば、４値型の場合、メモ
リセル２００の４状態を、データ”００ｂ”、”０１ｂ”、”１０ｂ”、”１１ｂ”とし
、トランジスタ２０１のゲート電極に接続されるノード（以下、ノードＡ）の電位を、そ
れぞれＶ００、Ｖ０１、Ｖ１０、Ｖ１１（Ｖ００＜Ｖ０１＜Ｖ１０＜Ｖ１１）とする。読
み出しは、選択したメモリセルを介してビット線ＢＬに、ソース線ＳＬ側から充電を行う
方式とする。ソース線ＳＬ側から充電を行うと、ビット線ＢＬはメモリセル２００の状態
を反映して、（ノードＡの電位）−（トランジスタ２０１のしきい値電圧Ｖｔｈ）で表さ
れる電位まで充電される。その結果、ビット線ＢＬの電位は、データ”００ｂ”，”０１
ｂ”，”１０ｂ”，”１１ｂ”に対し、Ｖ００−Ｖｔｈ、Ｖ０１−Ｖｔｈ、Ｖ１０−Ｖｔ
ｈ、Ｖ１１−Ｖｔｈとなり、これらの電位の違いから、データ”００ｂ”，”０１ｂ”，
”１０ｂ”，”１１ｂ”を読み出すことができる。
図１７に、ｍ×ｎビットの記憶容量を有する本発明の一態様に係る半導体装置のブロック
回路図を示す。ここでは一例として、メモリセル２００が直列に接続されたＮＡＮＤ型の
半導体装置を示す。
本発明の一態様に係る半導体装置は、ｍ本のワード線ＷＬ（１）〜ＷＬ（ｍ）及び第２信
号線Ｓ２（１）〜Ｓ２（ｍ）と、ｎ本のビット線ＢＬ（１）〜ＢＬ（ｎ）及び第１信号線
Ｓ１（１）〜Ｓ１（ｎ）と、２本の選択線ＳＥＬ（１）、ＳＥＬ（２）と、複数のメモリ
セル２００（１，１）〜２００（ｍ，ｎ）が縦ｍ個（行）×横ｎ個（列）（ｍ、ｎは自然
数）のマトリクス状に配置されたメモリセルアレイ２１０と、選択線ＳＥＬ（１）に沿っ
て、ビット線ＢＬ（１）〜ＢＬ（ｎ）とメモリセル２００（１，１）〜２００（１，ｎ）
の間に配置されたトランジスタ２１５（１，１）〜２１５（１，ｎ）と、選択線ＳＥＬ（
２）に沿って、ソース線ＳＬ（１）〜ＳＬ（ｎ）とメモリセル２００（ｍ，１）〜２００
（ｍ，ｎ）の間に配置されたトランジスタ２１５（２，１）〜２１５（２，ｎ）と、ソー
ス線の駆動回路２１７と、読み出し回路２１１と、第１信号線の駆動回路２１２と、第２
信号線及びワード線の駆動回路２１３と、電位生成回路２１４と、選択線の駆動回路２１
６（１）、２１６（２）といった周辺回路によって構成されている。他の周辺回路として
、リフレッシュ回路等が設けられてもよい。
各メモリセル２００、たとえばメモリセル２００（ｉ，ｊ）を考える（ここで、ｉは１以
上ｍ以下の整数、ｊは１以上ｎ以下の整数である。）。メモリセル２００（ｉ，ｊ）は、
第１信号線Ｓ１（ｊ）、第２信号線Ｓ２（ｉ）及びワード線ＷＬ（ｉ）にそれぞれ接続さ
れている。また、メモリセル２００（ｉ１，ｊ）（ｉ１は２以上ｍ以下の整数）が有する
トランジスタ２０１及びトランジスタ２０３のドレイン電極は、メモリセル２００（ｉ１
−１，ｊ）が有するトランジスタ２０１及びトランジスタ２０３のソース電極に接続され
、メモリセル２００（ｉ２，ｊ）（ｉ２は１以上ｍ−１以下の整数）が有するトランジス
タ２０１及びトランジスタ２０３のソース電極は、メモリセル２００（ｉ２＋１，ｊ）が
有するトランジスタ２０１及びトランジスタ２０３のドレイン電極に接続される。メモリ
セル２００（１，ｊ）が有するトランジスタ２０１及びトランジスタ２０３のドレイン電
極は、トランジスタ２１５（１，ｊ）のソース電極に接続され、メモリセル２００（ｍ，
ｊ）が有するトランジスタ２０１及びトランジスタ２０３のソース電極は、トランジスタ
２１５（２，ｊ）のドレイン電極に接続される。トランジスタ２１５（１，ｊ）のドレイ
ン電極はビット線ＢＬ（ｊ）に接続され、トランジスタ２１５（２，ｊ）のソース電極は
ソース線ＳＬ（ｊ）に接続される。また、トランジスタ２１５（１，ｊ）のゲート電極は
、選択線ＳＥＬ（１）に接続され、トランジスタ２１５（２，ｊ）のゲート電極は、選択
線ＳＥＬ（２）に接続される。
また、ソース線ＳＬ（１）〜ＳＬ（ｎ）はソース線の駆動回路２１７に、ビット線ＢＬ（
１）〜ＢＬ（ｎ）は読み出し回路２１１に、第１信号線Ｓ１（１）〜Ｓ１（ｎ）は第１信
号線の駆動回路２１２に、第２信号線Ｓ２（１）〜Ｓ２（ｍ）及びワード線ＷＬ（１）〜
ＷＬ（ｍ）は第２信号線及びワード線の駆動回路２１３に、選択線ＳＥＬ（１）、ＳＥＬ
（２）は選択線の駆動回路２１６（１）、２１６（２）にそれぞれ接続されている。
図１８に、第２信号線及びワード線の駆動回路２１３の一例を示す。第２信号線及びワー
ド線の駆動回路２１３は、デコーダなどを有する。第２信号線Ｓ２はライトイネーブル信
号（ＷＥ信号）によって制御されるスイッチ、およびデコーダ出力信号によって制御され
るスイッチを介して、配線Ｖ＿Ｓ２０、配線Ｖ＿Ｓ２１、配線Ｖ＿Ｓ２Ｓに接続されてい
る。ワード線ＷＬはリードイネーブル信号（ＲＥ信号）によって制御されるスイッチ、お
よびデコーダ出力信号によって制御されるスイッチを介して、配線Ｖ＿ＷＬ０、配線Ｖ＿
ＷＬ１、配線Ｖ＿ＷＬＳに接続されている。デコーダには、外部からアドレス信号が入力
される。
第２信号線及びワード線の駆動回路２１３にアドレス信号が入力されると、アドレスが指
定した行（以下、選択行とも記す）がアサート（有効化）され、それ以外の行（以下、非
選択行とも記す）はデアサート（非有効化）される。また、ＲＥ信号がデアサートされる
と、ワード線ＷＬには、電位Ｖ＿ＷＬＳが印加され、ＲＥ信号がアサートされると、選択
行のワード線ＷＬには電位Ｖ＿ＷＬ１が、非選択行のワード線ＷＬには電位Ｖ＿ＷＬ０が
それぞれ印加される。また、ＷＥ信号がデアサートされると、第２信号線Ｓ２には、電位
Ｖ＿Ｓ２Ｓが印加され、ＷＥ信号がアサートされると、選択行の第２信号線Ｓ２には電位
Ｖ＿Ｓ２１が、非選択行の第２信号線Ｓ２には電位Ｖ＿Ｓ２０がそれぞれ印加される。
なお、電位Ｖ＿ＷＬ０が印加されたワード線ＷＬに接続されるトランジスタ２０３はオン
となるようにする。また、電位Ｖ＿ＷＬ１が印加されたワード線ＷＬに接続されるトラン
ジスタ２０３はオフとなるようにする。また、電位Ｖ＿Ｓ２Ｓ及び電位Ｖ＿Ｓ２０が印加
された第２信号線Ｓ２に接続されるトランジスタ２０２はオフとなるようにする。また、
電位Ｖ＿Ｓ２１が印加された第２信号線Ｓ２に接続されるトランジスタ２０２はオンとな
るようにする。
選択線の駆動回路２１６（１）、２１６（２）は、ＲＥ信号がアサートされると選択線Ｓ
ＥＬ（１）、ＳＥＬ（２）を電位Ｖ＿ＳＥＬ１とし、トランジスタ２１５（１，１）〜（
１，ｎ）及び、トランジスタ２１５（２，１）〜（２，ｎ）をオンとする。また、ＲＥ信
号がデアサートされるとＶ＿ＳＥＬ０［Ｖ］とし、トランジスタ２１５（１，１）〜（１
，ｎ）及び、トランジスタ２１５（２，１）〜（２，ｎ）をオフとする。
図１９には第１信号線の駆動回路２１２の一例を示す。第１信号線の駆動回路２１２は、
マルチプレクサ（ＭＵＸ１）を有する。マルチプレクサ（ＭＵＸ１）には信号ＤＩ、及び
書き込み電位Ｖ００，Ｖ０１，Ｖ１０，Ｖ１１が入力される。マルチプレクサ（ＭＵＸ１
）の出力端子は、スイッチを介して第１信号線Ｓ１と接続されている。また、第１信号線
Ｓ１は、スイッチを介してＧＮＤと接続されている。上記スイッチは、ライトイネーブル
信号によって制御される。
第１信号線の駆動回路２１２に信号ＤＩが入力されると、マルチプレクサ（ＭＵＸ１）は
信号ＤＩの値に応じて、書き込み電位Ｖｗを、Ｖ００，Ｖ０１，Ｖ１０，Ｖ１１から一つ
選択する。マルチプレクサ（ＭＵＸ１）の振る舞いを表１に示す。ライトイネーブル信号
がアサートされると、第１信号線Ｓ１には選択された書き込み電位Ｖｗが印加され、ライ
トイネーブル信号がデアサートされると、第１信号線Ｓ１はＧＮＤに接続される。
ソース線の駆動回路２１７は、プリチャージ後の読み出し期間においてソース線ＳＬに電
位Ｖｓ＿ｒｅａｄを印加する。他の期間は、０Ｖを印加する。ここで、電位Ｖｓ＿ｒｅａ
ｄはＶ１１−Ｖｔｈより高くする。
図２０には読み出し回路２１１の一例を示す。読み出し回路２１１は、センスアンプ回路
や論理回路などを有する。センスアンプ回路の一方の入力端子は、スイッチを介してビッ
ト線ＢＬまたは配線Ｖｐｃと接続される。センスアンプ回路の他方の入力端子には、参照
電位Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２のいずれかが入力される。また、センスアンプ
回路の各出力端子は、論理回路の入力端子と接続されている。なお、上記スイッチは、リ
ードイネーブル信号及び信号Φｐｃによって制御される。
参照電位Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２の値を、Ｖ００−Ｖｔｈ＜Ｖｒｅｆ０＜Ｖ
０１−Ｖｔｈ＜Ｖｒｅｆ１＜Ｖ１０−Ｖｔｈ＜Ｖｒｅｆ２＜Ｖ１１−Ｖｔｈを満たすよう
に設定することで、メモリセルの状態を３ビットのデジタル信号として読み出すことがで
きる。例えば、データ”００ｂ”の場合には、ビット線ＢＬの電位はＶ００−Ｖｔｈであ
る。これは、参照電位Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２のいずれと比較しても小さい
値であるため、センスアンプ回路の出力ＳＡ＿ＯＵＴ０、ＳＡ＿ＯＵＴ１、ＳＡ＿ＯＵＴ
２は、いずれも、”０”、”０”、”０”となる。同様に、データ”０１ｂ”の場合には
、センスアンプ回路の出力ＳＡ＿ＯＵＴ０、ＳＡ＿ＯＵＴ１、ＳＡ＿ＯＵＴ２は、それぞ
れ”１”、”０”、”０”に、データ”１０ｂ”の場合には、センスアンプ回路の出力Ｓ
Ａ＿ＯＵＴ０、ＳＡ＿ＯＵＴ１、ＳＡ＿ＯＵＴ２は、それぞれ”１”、”１”、”０”に
、データ”１１ｂ”の場合には、センスアンプ回路の出力ＳＡ＿ＯＵＴ０、ＳＡ＿ＯＵＴ
１、ＳＡ＿ＯＵＴ２は、それぞれ”１”、”１”、”１”になる。その後、表２に示す論
理値表で表される論理回路を用いて、２ビットのデータＤＯが生成され、読み出し回路２
１１から出力される。
なお、図示した読み出し回路２１１では、信号φｐｃがアサートされると、ビット線ＢＬ
及びビット線ＢＬに接続されるセンスアンプの入力端子を電位Ｖｐｃに充電する。つまり
、信号φｐｃによってプリチャージを行うことができる。なお、電位ＶｐｃはＶ００−Ｖ
ｔｈより低くする。ＲＥ信号がアサートされると、ソース線の駆動回路２１７のソース線
ＳＬには電位Ｖｓ＿ｒｅａｄが印加され、その結果、ビット線ＢＬにはデータを反映した
電位が充電される。そして、読み出し回路２１１において上述した読み出しが行われる。
なお、読み出しにおいて比較する「ビット線ＢＬの電位」には、スイッチを介してビット
線ＢＬと接続されたセンスアンプの入力端子のノードの電位が含まれるものとする。つま
り、読み出し回路において比較される電位は、厳密にビット線ＢＬの電位と同一である必
要はない。
図２１には電位生成回路２１４の一例を示す。電位生成回路２１４では、所望の電位を、
電源電位Ｖｄｄ−ＧＮＤ間の抵抗分割によって生成することができる。そして、生成した
電位を、アナログバッファを介して出力する。このようにして、書き込み電位Ｖ００，Ｖ
０１，Ｖ１０，Ｖ１１、及び参照電位Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２が生成される
。なお、図２１では、Ｖ００＜Ｖｒｅｆ０＜Ｖ０１＜Ｖｒｅｆ１＜Ｖ１０＜Ｖｒｅｆ２＜
Ｖ１１となる構成を示したが、電位の大小関係はこれに限らない。抵抗素子や参照するノ
ードを調整することで、必要となる電位を適宜生成することができる。また、Ｖ００、Ｖ
０１、Ｖ１０、Ｖ１１とＶｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２を別の電位生成回路を用い
て生成しても構わない。
電位生成回路２１４へは、電源電位Ｖｄｄに代えて、昇圧回路で昇圧した電位を供給して
も良い。昇圧回路の出力を電位生成回路へ供給することで、電位差の絶対値を大きくとる
ことができるようになり、より高い電位を供給することができるようになる。
なお、電源電位Ｖｄｄを直接、電位生成回路へ供給する場合であっても、多数の電位に分
割することは可能である。しかし、この場合には、隣接する電位との区別が困難になり、
書き込みミスや読み出しミスが増大するおそれがある。この点、昇圧回路の出力を電位生
成回路へ供給することで、電位差の絶対値を大きくとることができるようになるため、分
割数を増大させても隣接する電位との差を十分に確保することができる。
これにより、書き込みミスや読み出しミスを増大させることなく、一のメモリセルの記憶
容量を増大させることが可能である。
図２２（Ａ）に４段の昇圧を行う昇圧回路の一例として、昇圧回路２１９を示す。図２２
（Ａ）において、第１のダイオード４０２の入力端子には電源電位Ｖｄｄが供給される。
第１のダイオード４０２の出力端子には第２のダイオード４０４の入力端子及び第１の容
量素子４１２の一方の端子が接続されている。同様に、第２のダイオード４０４の出力端
子には第３のダイオード４０６の入力端子及び第２の容量素子４１４の一方の端子が接続
されている。以下、同様であるため詳細な説明は省略するが、第ｎのダイオードの出力端
子には第ｎの容量素子の一方の端子が接続されているということもできる（ｎ：自然数）
。なお、第５のダイオード４１０の出力が、昇圧回路２１９の出力Ｖｏｕｔとなる。
さらに、第１の容量素子４１２の他方の端子及び第３の容量素子４１６のダイオード４０
６の出力端子と接続されていない方の端子には、クロック信号ＣＬＫが入力される。また
、第２の容量素子４１４の他方の端子及び第４の容量素子４１８の他方の端子には、反転
クロック信号ＣＬＫＢが入力される。すなわち、第２ｋ−１の容量素子の他方の端子には
クロック信号ＣＬＫが入力され、第２ｋの容量素子の他方の端子には反転クロック信号Ｃ
ＬＫＢが入力されるといえる（ｋ：自然数）。ただし、最終段の容量素子（本実施の形態
では、第５の容量素子４２０）の他方の端子には、接地電位ＧＮＤが入力される。
クロック信号ＣＬＫがＨｉｇｈである場合、つまり反転クロック信号ＣＬＫＢがＬｏｗで
ある場合には、第１の容量素子４１２および第３の容量素子４１６が充電され、クロック
信号ＣＬＫと容量結合するノードＮ１およびノードＮ３の電位は、所定の電圧分だけ引き
上げられる。一方で、反転クロック信号ＣＬＫＢと容量結合するノードＮ２およびノード
Ｎ４の電位は、所定の電圧分だけ引き下げられる。
これにより、第１のダイオード４０２、第３のダイオード４０６、第５のダイオード４１
０、を通じて電荷が移動し、ノードＮ２およびノードＮ４の電位が所定の値まで引き上げ
られる。
次にクロックパルスＣＬＫがＬｏｗになり、反転クロック信号ＣＬＫＢがＨｉｇｈになる
と、ノードＮ２及びノードＮ４の電位がさらに引き上げられる。一方で、ノードＮ１、ノ
ードＮ３、ノードＮ５の電位は、所定の電圧分だけ引き下げられる。
これにより、第２のダイオード４０４、第４のダイオード４０８を通じて電荷が移動し、
その結果、ノードＮ３及びノードＮ５の電位が所定の電位まで引き上げられることになる
。このように、それぞれのノードにおける電位の関係がＶＮ５＞ＶＮ４（ＣＬＫＢ＝Ｈｉ
ｇｈ）＞ＶＮ３（ＣＬＫ＝Ｈｉｇｈ）＞ＶＮ２（ＣＬＫＢ＝Ｈｉｇｈ）＞ＶＮ１（ＣＬＫ
＝Ｈｉｇｈ）＞Ｖｄｄとなることにより、昇圧が行われる。なお、昇圧回路２１９の構成
は、４段の昇圧を行うものに限定されない。昇圧の段数は適宜変更することができる。
なお、昇圧回路２１９の出力Ｖｏｕｔは、ダイオードのばらつきに大きく影響される。例
えば、ダイオードは、トランジスタのソース電極とゲート電極とを接続することで実現さ
れるが、この場合、トランジスタのしきい値のばらつきの影響を受けることになる。
出力Ｖｏｕｔを精度良く制御するためには、出力Ｖｏｕｔをフィードバックする構成を採
用すればよい。図２２（Ｂ）には、出力Ｖｏｕｔをフィードバックする場合の回路構成の
一例を示す。図２２（Ｂ）中の昇圧回路２１９は、図２２（Ａ）に示す昇圧回路２１９に
相当するものである。
昇圧回路２１９の出力端子は、抵抗Ｒ１を介して、センスアンプ回路の一方の入力端子と
接続されている。また、センスアンプ回路の一方の入力端子は、抵抗Ｒ２を介して、接地
されている。つまり、センスアンプ回路の一方の入力端子には、出力Ｖｏｕｔに対応する
電位Ｖ１が入力されることになる。ここで、Ｖ１＝Ｖｏｕｔ・Ｒ２／（Ｒ１＋Ｒ２）であ
る。
また、センスアンプ回路の他方の入力端子には、参照電位Ｖｒｅｆが入力される。つまり
、センスアンプ回路ではＶ１とＶｒｅｆとが比較されることになる。センスアンプ回路の
出力端子は、制御回路に接続される。また、制御回路にはクロック信号ＣＬＫ０が入力さ
れる。制御回路は、センスアンプ回路からの出力に応じて、昇圧回路２１９にクロック信
号ＣＬＫ及び反転クロック信号ＣＬＫＢを出力する。
Ｖ１＞Ｖｒｅｆの場合、センスアンプ回路の出力ｓｉｇ＿１がアサートされ、制御回路は
、昇圧回路２１９へのクロック信号ＣＬＫ及び反転クロック信号ＣＬＫＢの供給を停止す
る。これにより、昇圧動作が停止することになるため、電位Ｖｏｕｔの上昇は停止する。
そして、昇圧回路２１９の出力端子に接続される回路が電力を消費することで、電位Ｖｏ
ｕｔは徐々に低下する。
Ｖ１＜Ｖｒｅｆの場合、センスアンプ回路の出力ｓｉｇ＿１がデアサートされ、制御回路
は、昇圧回路２１９へのクロック信号ＣＬＫ及び反転クロック信号ＣＬＫＢの供給を開始
する。これにより、昇圧動作が行われるため、電位Ｖｏｕｔは徐々に上昇する。
このように、昇圧回路２１９の出力電位Ｖｏｕｔをフィードバックすることで、昇圧回路
２１９の出力電位Ｖｏｕｔを一定の値に保つことが可能である。当該構成は、ダイオード
にばらつきがある場合には特に有効である。また、参照電位Ｖｒｅｆをもとに、所定の電
位を生成したい場合などにおいても有効である。なお、昇圧回路２１９では、異なる複数
の参照電位を用いることで、複数の電位を生成することも可能である。
このように、昇圧回路の出力を電位生成回路へ供給することで、電位差の絶対値を大きく
とることができる。このため、電位差の最小単位を変更することなく、より高い電位を生
成することが可能である。つまり、一のメモリセルの記憶容量を増大させることが可能で
ある。
図２３には、センスアンプ回路の一例として、差動型センスアンプを示す。差動型センス
アンプは、入力端子Ｖｉｎ（＋）とＶｉｎ（−）と出力端子Ｖｏｕｔを有し、Ｖｉｎ（＋
）とＶｉｎ（−）の電位の差を増幅する。Ｖｉｎ（＋）の電位がＶｉｎ（−）の電位より
も高ければＶｏｕｔはＨｉｇｈ信号を出力し、Ｖｉｎ（＋）の電位がＶｉｎ（−）の電位
よりも低ければＶｏｕｔはＬｏｗ信号を出力する。
図２４には、センスアンプ回路の一例として、ラッチ型センスアンプを示す。ラッチ型セ
ンスアンプは、入出力端子Ｖ１およびＶ２と、制御用信号Ｓｐ、Ｓｎの入力端子を有する
。まず、信号ＳｐをＨｉｇｈ、信号ＳｎをＬｏｗとして、電源電位（Ｖｄｄ）を遮断する
。そして、比較を行う電位をＶ１とＶ２にそれぞれ与える。その後、信号ＳｐをＬｏｗ、
信号ＳｎをＨｉｇｈとして、電源電位（Ｖｄｄ）を供給すると、Ｖ１の電位がＶ２の電位
よりも高ければ、Ｖ１の出力はＨｉｇｈ、Ｖ２の出力はＬｏｗとなり、Ｖ１の電位がＶ２
の電位よりも低ければ、Ｖ１の出力はＬｏｗ、Ｖ２の出力はＨｉｇｈとなる。このように
して、Ｖ１とＶ２の電位の差を増幅する。
具体的な動作電位（電圧）の一例を示す。例えば、トランジスタ２０１のしきい値電圧を
約０．３Ｖ、電源電位をＶｄｄ＝２Ｖとし、Ｖ１１＝１．６Ｖ、Ｖ１０＝１．２Ｖ、Ｖ０
１＝０．８Ｖ、Ｖ００＝０Ｖ及びＶｒｅｆ０＝０．３Ｖ、Ｖｒｅｆ１＝０．７Ｖ、Ｖｒｅ
ｆ２＝１．１Ｖとすることができる。また、Ｖｓ＿ｒｅａｄ＝２Ｖとすることができる。
Ｖ＿ＷＬ０＝２Ｖ、Ｖ＿ＷＬ１＝０Ｖ、Ｖ＿ＷＬＳ＝０Ｖ、Ｖ＿Ｓ２０＝０Ｖ、Ｖ＿Ｓ２
１＝２Ｖ、Ｖ＿Ｓ２Ｓ＝０Ｖ、Ｖ＿ＳＥＬ０＝０Ｖ、Ｖ＿ＳＥＬ１＝２Ｖとするとよい。
電位Ｖｐｃは例えば、０Ｖとするとよい。
次に、図１７に示した半導体装置の動作について説明する。例えば、４値型の場合、メモ
リセル２００の４状態を、データ”００ｂ”、”０１ｂ”、”１０ｂ”、”１１ｂ”とし
、その時のノードＡの電位を、それぞれＶ００、Ｖ０１、Ｖ１０、Ｖ１１（Ｖ００＜Ｖ０
１＜Ｖ１０＜Ｖ１１）とする。本構成では、行ごとの書き込みおよび読み出しを行う。
まず、半導体装置の書き込み動作について説明する。書き込み動作は、ライトイネーブル
信号がアサートされた期間に行う。また、書き込み動作中、リードイネーブル信号はデア
サートされる。第ｉ行のメモリセル２００（ｉ，１）〜２００（ｉ，ｎ）に書き込みを行
う場合は、第２信号線Ｓ２（ｉ）を電位Ｖ＿Ｓ２１とし、選択したメモリセルのトランジ
スタ２０２をオン状態とする。一方、第ｉ行以外の第２信号線Ｓ２は電位Ｖ＿Ｓ２０とし
、非選択のメモリセルのトランジスタ２０２をオフ状態とする。第１信号線Ｓ１（１）〜
Ｓ１（ｎ）の電位は、第１信号線の駆動回路２１２に入力される信号ＤＩに応じて、デー
タ”００ｂ”を書き込む列ではＶ００、データ”０１ｂ”を書き込む列ではＶ０１、デー
タ”１０ｂ”を書き込む列ではＶ１０、データ”１１ｂ”を書き込む列ではＶ１１とする
。なお、書き込み終了にあたっては、第１信号線Ｓ１（１）〜Ｓ１（ｎ）の電位が変化す
る前に、第２信号線Ｓ２（ｉ）を電位Ｖ＿Ｓ２０として、選択したメモリセルのトランジ
スタ２０２をオフ状態にする。他の配線は、例えば、ビット線ＢＬ（１）〜ＢＬ（ｎ）を
０Ｖ、ワード線ＷＬ（１）〜ＷＬ（ｍ）を電位Ｖ＿ＷＬＳ、選択線ＳＥＬ（１）、ＳＥＬ
（２）を電位Ｖ＿ＳＥＬ０、ソース線ＳＬ（１）〜ＳＬ（ｎ）の電位Ｖｓを０Ｖとする。
以上の書き込み動作のタイミングチャートの一例を図２５（Ａ）に示す。なお、図２５（
Ａ）に示すのは、メモリセルにデータ”１０ｂ”を書き込む場合のタイミングチャートで
ある。
その結果、データ”００ｂ”の書き込みを行ったメモリセルのノードＡの電位は約Ｖ００
［Ｖ］、データ”０１ｂ”の書き込みを行ったメモリセルのノードＡの電位は約Ｖ０１［
Ｖ］、データ”１０ｂ”の書き込みを行ったメモリセルのノードＡの電位は約Ｖ１０［Ｖ
］、データ”１１ｂ”の書き込みを行ったメモリセルのノードＡの電位は約Ｖ１１［Ｖ］
となる。また、非選択メモリセルのノードＡの電位は変わらない。ここで、ノードＡには
、第１信号線Ｓ１の電位に応じた電荷が蓄積されるが、トランジスタ２０２のオフ電流が
極めて小さい、あるいは実質的に０であることから、トランジスタ２０１のゲート電極（
ノードＡ）の電位は長時間にわたって保持される。
次に、半導体装置の読み出し動作について説明する。読み出し動作は、リードイネーブル
信号がアサートされた期間に行う。また、読み出し動作中、ライトイネーブル信号はデア
サートされる。第ｉ行のメモリセル２００（ｉ，１）〜２００（ｉ，ｎ）の読み出しを行
う場合は、選択線ＳＥＬ（１）、ＳＥＬ（２）の電位をＶ＿ＳＥＬ１とし、トランジスタ
２１５（１，１）〜（ １ ，ｎ）及びトランジスタ２１５（２，１）〜（２，ｎ）をオ
ン状態とする。また、ワード線ＷＬ（ｉ）の電位をＶ＿ＷＬ１、第ｉ行以外のワード線Ｗ
Ｌの電位をＶ＿ＷＬ０とする。このとき、第ｉ行のメモリセルのトランジスタ２０３はオ
フ状態となる。第ｉ行以外のメモリセルのトランジスタ２０３はオン状態となる。第２信
号線Ｓ２（１）〜Ｓ２（ｍ）を電位Ｖ＿Ｓ２Ｓとし、全てのメモリセルのトランジスタ２
０２をオフ状態とする。第１信号線Ｓ１（１）〜Ｓ１（ｎ）の電位を０Ｖとする。
読み出し動作では、最初の一定期間、信号Φｐｃをアサートする。その結果、ビット線Ｂ
Ｌは電位Ｖｐｃ［Ｖ］にプリチャージされる。続いて、ソース線ＳＬ（１）〜ＳＬ（ｎ）
の電位ＶｓをＶｓ＿ｒｅａｄ［Ｖ］とする。これにより、第ｉ行のメモリセルのトランジ
スタ２０１の状態に応じて、ソース線ＳＬからビット線ＢＬに電流が流れ、ビット線ＢＬ
は（ノードＡの電位）−（トランジスタ２０１のしきい値電圧Ｖｔｈ）で表される電位ま
で充電される。その結果、ビット線ＢＬの電位は、データ”００ｂ”、”０１ｂ”、”１
０ｂ”、”１１ｂ”に対し、Ｖ００−Ｖｔｈ、Ｖ０１−Ｖｔｈ、Ｖ１０−Ｖｔｈ、Ｖ１１
−Ｖｔｈとなる。読み出し回路は、これらの電位の違いから、データ”００ｂ”、”０１
ｂ”、”１０ｂ”、”１１ｂ”を読み出すことができる。なお、Ｖ１１−Ｖｔｈは、Ｖ＿
ＳＥＬ１−Ｖｔｈ＿ＳＥＬ、及びＶ＿ＷＬ０−Ｖｔｈ＿２０３以下となるようにする。こ
こで、Ｖｔｈ＿ＳＥＬは、トランジスタ２１５のしきい値電圧を表し、Ｖｔｈ＿２０３は
、トランジスタ２０３のしきい値電圧を表す。
以上の読み出し動作のタイミングチャートの一例を図２５（Ｂ）に示す。図に示すのは、
メモリセルからデータ”１０ｂ”を読み出す場合のタイミングチャートである。選択され
たワード線ＷＬの電位がＶ＿ＷＬ０となり、ソース線ＳＬの電位がＶｓ＿ｒｅａｄとなる
と、ビット線ＢＬはメモリセルのデータ”１０ｂ”に対応して、電位Ｖ１０−Ｖｔｈに充
電される。その結果、ＳＡ＿ＯＵＴ０、ＳＡ＿ＯＵＴ１、ＳＡ＿ＯＵＴ２、がそれぞれ”
１”、”１”、”０”となる。
なお、書き込み時において、ＳＯＩ基板上に薄膜トランジスタを形成した場合など、半導
体装置が基板電位を有さない場合には、ワード線ＷＬ（ｉ＋１）〜ＷＬ（ｍ）の電位をＶ
＿ＷＬ０、選択線ＳＥＬ（２）の電位をＶ＿ＳＥＬ１とすることが好ましい。これにより
、第ｉ行のメモリセルのトランジスタ２０１のソース電極またはドレイン電極の少なくと
も一方の電位を約０Ｖとすることができる。或いは、選択線ＳＥＬ（１）の電位をＶ＿Ｓ
ＥＬ１、ワード線ＷＬ（１）〜ＷＬ（ｉ−１）の電位をＶ＿ＷＬ０としてもよい。一方、
単結晶半導体基板上にトランジスタを形成した場合など、半導体装置が基板電位を有する
場合には、基板電位を０Ｖとしておけばよい。
なお、書き込み時のビット線ＢＬ（１）〜ＢＬ（ｎ）の電位は０Ｖとしたが、選択線ＳＥ
Ｌ（１）の電位がＶ＿ＳＥＬ０［Ｖ］の場合には、フローティング状態や０Ｖより大きい
電位に充電されていても構わない。読み出し時の第１信号線Ｓ１（１）〜Ｓ１（ｎ）の電
位は０Ｖとしたが、フローティング状態や０Ｖ以上の電位に充電されていても構わない。
また、本実施の形態では、第１信号線Ｓ１をビット線ＢＬ方向（列方向）に配置し、第２
信号線Ｓ２をワード線ＷＬ方向（行方向）に配置する構成としたが、必ずしもこれに限ら
れるものではない。例えば、第１信号線Ｓ１をワード線ＷＬ方向（行方向）に配置し、第
２信号線Ｓ２をビット線ＢＬ方向（列方向）に配置する構成としてもよい。その場合、第
１の信号線Ｓ１が接続される駆動回路及び第２の信号線Ｓ２が接続される駆動回路は適宜
配置すればよい。
本実施の形態では、４値のメモリセルの動作、つまり、１つのメモリセルに４つの異なる
状態のいずれかを書き込み、また、読み出す場合について説明したが、回路構成を適宜変
更することで、ｎ値のメモリセル、つまり、任意のｎの異なる状態のいずれか（ｎは２以
上の整数）の書き込み及び読み出しが可能である。
例えば、８値のメモリセルでは、２値の場合と比較して、メモリ容量は３倍となる。書き
込みでは、ノードＡの電位を決める書き込み電位を８種類準備して、８つの状態を生成す
る。読み出しでは、８つの状態を区別することが可能な７種類の参照電位を準備する。読
み出しでは、センスアンプを１つ設け、７回の比較を行って読み出すことが可能である。
また、比較結果をフィードバックすることで、比較回数を３回に減らすことも可能である
。ソース線ＳＬを駆動する読み出し方式では、センスアンプを７つ設けることにより、１
回の比較で読み出すこともできる。また、複数個のセンスアンプを設けて複数回の比較を
行う構成も可能である。
一般に、２ｋ（ｋは１以上の整数）値のメモリセルでは、２値の場合と比較して、メモリ
容量はｋ倍となる。書き込みでは、ノードＡの電位を決める書き込み電位を２ｋ種類準備
して、２ｋ個の状態を生成する。読み出しでは、２ｋ個の状態を区別することが可能な２
ｋ−１種類の参照電位を準備するとよい。センスアンプを１つ設けて２ｋ−１回の比較を
行って読み出すことが可能である。また、比較結果をフィードバックすることで、比較回
数をｋ回に減らすことも可能である。ソース線ＳＬを駆動する読み出し方式では、センス
アンプを２ｋ−１個設けて、１回の比較で読み出すこともできる。また、複数個のセンス
アンプを設けて、複数回の比較を行う構成も可能である。
本実施の形態に係る半導体装置は、トランジスタ２０２の低オフ電流特性により、極めて
長時間にわたり情報を保持することが可能である。つまり、ＤＲＡＭなどで必要とされる
リフレッシュ動作が不要であり、消費電力を抑制することができる。また、実質的な不揮
発性記憶装置として用いることが可能である。
また、トランジスタ２０２のスイッチング動作によって情報の書き込みなどを行うため、
高い電圧を必要とせず、素子の劣化の問題もない。さらに、トランジスタのオン、オフに
よって、情報の書き込みや消去が行われるため、高速動作も容易に実現しうる。また、ト
ランジスタに入力する電位を制御することで情報を直接書き換えることが可能である。こ
れにより、フラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動作
に起因する動作速度の低下を抑制することができる。
また、酸化物半導体以外の材料を用いたトランジスタは、酸化物半導体を用いたトランジ
スタと比較して、さらなる高速動作が可能なため、これを用いることにより、記憶内容の
読み出しを高速に行うことが可能である。
また、本実施の形態に係る半導体装置は多値型なので、２値型のものより面積あたりの記
憶容量を大きくすることができる。よって、半導体装置の小型化、高集積化を図ることが
できる。また、書き込み動作において、フローティングとなるノードの電位を直接制御す
ることができるので、多値型のメモリに要求される高精度のしきい値電圧制御を容易に行
うことができる。またこれにより、多値型のメモリに要求される書き込み後の状態確認を
省くこともできるので、その場合は書き込みに掛かる時間を短縮することができる。
また、本実施の形態に係る半導体装置において、昇圧回路の出力を電位生成回路へ供給す
ることで、電位差の絶対値を大きくとることができる。このため、電位差の最小単位を変
更することなく、より高い電位を生成することが可能である。つまり、一のメモリセルの
記憶容量を増大させることが可能である。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態２とは異なる半導体装置の回路構成及び動作の一例につい
て説明する。
半導体装置が有するメモリセルの回路図の一例を図２６に示す。図２６に示すメモリセル
２４０は、多値型であり、第１信号線Ｓ１と、第２信号線Ｓ２と、ワード線ＷＬと、トラ
ンジスタ２０１と、トランジスタ２０２と、容量素子２０４とから構成されている。トラ
ンジスタ２０１は、酸化物半導体以外の材料を用いて形成されており、トランジスタ２０
２は酸化物半導体を用いて形成されている。ここで、トランジスタ２０１は、実施の形態
１に示すトランジスタ１６０と同様の構成とするのが好ましい。また、トランジスタ２０
２は、実施の形態１に示すトランジスタ１６２と同様の構成とするのが好ましい。また、
メモリセル２４０は、ソース線ＳＬ及びビット線ＢＬと電気的に接続されており、トラン
ジスタ（他のメモリセルを構成するものも含む）を介して、ソース線ＳＬ及びビット線Ｂ
Ｌと電気的に接続されるのが好適である。
ここで、トランジスタ２０１のゲート電極と、トランジスタ２０２のソース電極またはド
レイン電極の一方と、容量素子２０４の電極の一方とは、電気的に接続されている。また
、ソース線ＳＬと、トランジスタ２０１のソース電極とは、電気的に接続され、トランジ
スタ２０１のドレイン電極と、ビット線ＢＬとは、電気的に接続されている。そして、ト
ランジスタ２０２のソース電極またはドレイン電極の他方と、第１信号線Ｓ１とは、電気
的に接続され、第２信号線Ｓ２と、トランジスタ２０２のゲート電極とは、電気的に接続
され、ワード線ＷＬと、容量素子２０４の電極の他方とは、電気的に接続されている。な
お、ソース線ＳＬと、トランジスタ２０１のソース電極とは、トランジスタ（他のメモリ
セルを構成するものも含む）を介して接続されていてもよい。また、ビット線ＢＬと、ト
ランジスタ２０１のドレイン電極とは、トランジスタ（他のメモリセルを構成するものも
含む）を介して接続されていてもよい。
ここで、メモリセル２４０の動作について簡単に説明する。例えば、４値型の場合、メモ
リセル２４０の４状態を、データ”００ｂ”、”０１ｂ”、”１０ｂ”、”１１ｂ”とし
、トランジスタ２０１のノードＡの電位を、それぞれＶ００、Ｖ０１、Ｖ１０、Ｖ１１（
Ｖ００＜Ｖ０１＜Ｖ１０＜Ｖ１１）とする。メモリセル２４０のノードＡの電位は、ワー
ド線ＷＬの電位に依存し、ワード線ＷＬの電位が高いほど、メモリセル２４０のノードＡ
の電位も高くなる。例えば、異なる４状態のメモリセルに対して、ワード線ＷＬの電位を
低電位から高電位へと変化させると、データ”１１ｂ”のメモリセルのトランジスタ２０
１が最初にオン状態となり、続いて、データ”１０ｂ”、”０１ｂ”、”００ｂ”のメモ
リセルが順にオン状態となる。これは、ワード線ＷＬの電位を適切に選択することで、メ
モリセルの状態（つまり、メモリセルのデータ）が識別可能であることを意味する。ワー
ド線ＷＬの電位を適切に選択すると、トランジスタ２０１がオン状態のメモリセルは低抵
抗状態となり、トランジスタ２０１がオフ状態のメモリセルは高抵抗状態となるから、こ
の抵抗状態を読み出し回路によって区別することで、データ”００ｂ”、”０１ｂ”、”
１０ｂ”、”１１ｂ”を読み出すことができるのである。
図２７に、ｍ×ｎビットの記憶容量を有する本発明の一態様に係る半導体装置のブロック
回路図を示す。ここでは一例として、メモリセル２４０が直列に接続されたＮＡＮＤ型の
半導体装置を示す。
図２７に示す半導体装置は、ｍ本のワード線ＷＬ及び第２信号線Ｓ２と、ｎ本のビット線
ＢＬ及び第１信号線Ｓ１と、２本の選択線ＳＥＬ（１）、ＳＥＬ（２）と、複数のメモリ
セル２４０（１，１）〜２４０（ｍ，ｎ）が縦ｍ個（行）×横ｎ個（列）（ｍ、ｎは自然
数）のマトリクス状に配置されたメモリセルアレイ２５０と、選択線ＳＥＬ（１）に沿っ
て、ビット線ＢＬ（１）〜ＢＬ（ｎ）とメモリセル２４０（１，１）〜２４０（１，ｎ）
の間に配置されたトランジスタ２５５（１，１）〜２５５（１，ｎ）と、選択線ＳＥＬ（
２）に沿って、ソース線ＳＬ（１）〜ＳＬ（ｎ）とメモリセル２４０（ｍ，１）〜２４０
（ｍ，ｎ）の間に配置されたトランジスタ２５５（２，１）〜２５５（２，ｎ）と、読み
出し回路２５１と、第１信号線の駆動回路２５２と、第２信号線及びワード線の駆動回路
２５３と、電位生成回路２５４と、選択線の駆動回路２５６（１）、２５６（２）といっ
た周辺回路によって構成されている。他の周辺回路として、リフレッシュ回路等が設けら
れてもよい。
各メモリセル２４０、たとえばメモリセル２４０（ｉ，ｊ）を考える（ここで、ｉは１以
上ｍ以下の整数、ｊは１以上ｎ以下の整数である。）。メモリセル２４０（ｉ，ｊ）は、
第１信号線Ｓ１（ｊ）、第２信号線Ｓ２（ｉ）及びワード線ＷＬ（ｉ）にそれぞれ接続さ
れている。また、メモリセル２４０（ｉ１，ｊ）（ｉ１は２以上ｍ以下の整数）が有する
トランジスタ２０１のドレイン電極は、メモリセル２４０（ｉ１−１，ｊ）が有するトラ
ンジスタ２０１のソース電極に接続され、メモリセル２４０（ｉ２，ｊ）（ｉ２は１以上
ｍ−１以下の整数）が有するトランジスタ２０１のソース電極は、メモリセル２４０（ｉ
２＋１，ｊ）が有するトランジスタ２０１のドレイン電極に接続される。メモリセル２４
０（１，ｊ）が有するトランジスタ２０１のドレイン電極は、トランジスタ２５５（１，
ｊ）のソース電極に接続され、メモリセル２４０（ｍ，ｊ）が有するトランジスタ２０１
のソース電極は、トランジスタ２５５（２，ｊ）のドレイン電極に接続される。トランジ
スタ２５５（１，ｊ）のドレイン電極はビット線ＢＬ（ｊ）に接続され、トランジスタ２
５５（２，ｊ）のソース電極はソース線ＳＬ（ｊ）に接続される。
また、ビット線ＢＬ（１）〜ＢＬ（ｎ）は読み出し回路２５１に、第１信号線Ｓ１（１）
〜Ｓ１（ｎ）は第１信号線の駆動回路２５２に、第２信号線Ｓ２（１）〜Ｓ２（ｍ）及び
ワード線ＷＬ（１）〜ＷＬ（ｍ）は第２信号線及びワード線の駆動回路２５３に、選択線
ＳＥＬ（１）、ＳＥＬ（２）は選択線の駆動回路２５６（１）、２５６（２）にそれぞれ
接続されている。ソース線ＳＬ（１）〜ＳＬ（ｎ）には電位Ｖｓが与えられている。なお
、ソース線ＳＬ（１）〜ＳＬ（ｎ）は必ずしも分離されている必要はなく、互いに電気的
に接続されているような構成にしてもよい。
なお、第１信号線の駆動回路２５２及び電位生成回路２５４の構成はそれぞれ、実施の形
態２で図１９及び図２１に示した構成を適用すればよい。また、電位生成回路２５４へは
、電源電位Ｖｄｄに代えて、実施の形態２で図２２に示した昇圧回路で昇圧した電位を供
給しても良い。また、選択線の駆動回路２５６（１）、２５６（２）も実施の形態２で示
した構成を適用すればよい。
図２８に読み出し回路２５１の一例を示す。読み出し回路は、センスアンプ回路、フリッ
プフロップ回路、バイアス回路２５７などを有する。バイアス回路２５７は、スイッチを
介してビット線ＢＬに接続される。また、バイアス回路２５７は、センスアンプ回路の入
力端子に接続される。センスアンプ回路の他方の入力端子には、参照電位Ｖｒｅｆが入力
される。また、センスアンプ回路の出力端子は、フリップフロップ回路の入力端子と接続
されている。なお、上記スイッチは、リードイネーブル信号によって制御される。
図２８に示す読み出し回路２５１は、一のセンスアンプ回路を有し、４つの異なる状態を
識別するために２回の比較を行うこととする。２回の比較は、信号ＲＥ０、ＲＥ１によっ
て制御される。フリップフロップ回路ＦＦ０、ＦＦ１はそれぞれ信号ＲＥ０、ＲＥ１によ
って制御され、センスアンプ回路の出力信号の値を格納する。フリップフロップ回路ＦＦ
０の出力は信号ＤＯｂ［１］として、フリップフロップ回路ＦＦ１の出力は信号ＤＯｂ［
０］として、読み出し回路から出力される。
なお、図示した読み出し回路２５１では、ＲＥ信号がデアサートされると、ビット線ＢＬ
を配線Ｖｐｃに接続しプリチャージを行う。ＲＥ信号がアサートされると、ビット線ＢＬ
とバイアス回路２５７が導通する。なお、プリチャージは行わなくても良い。
図２９には第２信号線及びワード線の駆動回路２５３の一例を示す。第２信号線及びワー
ド線の駆動回路２５３は、デコーダ、マルチプレクサ（ＭＵＸ２）などを有する。第２信
号線Ｓ２はライトイネーブル信号（ＷＥ信号）によって制御されるスイッチ、およびデコ
ーダ出力信号によって制御されるスイッチを介して、配線Ｖ＿Ｓ２０、配線Ｖ＿Ｓ２１、
配線Ｖ＿Ｓ２Ｓに接続されている。ワード線ＷＬはリードイネーブル信号（ＲＥ信号）に
よって制御されるスイッチ、およびデコーダ出力信号によって制御されるスイッチを介し
て、配線Ｖ＿ＷＬ０、配線Ｖ＿ＷＬ１、配線Ｖ＿ＷＬＳに接続されている。また、マルチ
プレクサ（ＭＵＸ２）には信号ＲＥ０、ＲＥ１、ＤＯｂ［１］、参照電位Ｖｒｅｆ０、Ｖ
ｒｅｆ１、Ｖｒｅｆ２、及びＧＮＤが入力され、電位Ｖ＿ＷＬが出力される。デコーダに
は、外部からアドレス信号が入力される。
第２信号線及びワード線の駆動回路２５３にアドレス信号が入力されると、アドレスが指
定した行（選択行）がアサートされ、それ以外の行（非選択行）はデアサートされる。ま
た、ＲＥ信号がデアサートされると、ワード線ＷＬには電位Ｖ＿ＷＬＳが印加され、ＲＥ
信号がアサートされると、選択行のワード線ＷＬには電位Ｖ＿ＷＬ１が、非選択行のワー
ド線ＷＬには電位Ｖ＿ＷＬ０がそれぞれ印加される。また、ＷＥ信号がデアサートされる
と、第２信号線Ｓ２には電位Ｖ＿Ｓ２Ｓが印加され、ＷＥ信号がアサートされると、選択
行の第２信号線Ｓ２には電位Ｖ＿Ｓ２１が、非選択行の第２信号線Ｓ２には電位Ｖ＿Ｓ２
０がそれぞれ印加される。Ｖ＿ＷＬ１はマルチプレクサ（ＭＵＸ２）によって選択された
電位である。マルチプレクサは、信号ＲＥ０、ＲＥ１、ＤＯｂ［１］の値に応じて、３種
類の参照電位Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２及びＧＮＤから一つを選択する。マル
チプレクサ（ＭＵＸ２）の振る舞いを表３に示す。
なお、電位Ｖ＿ＷＬ０が印加されたワード線ＷＬに接続されるトランジスタ２０１はオン
となるようにする。また、電位Ｖ＿Ｓ２Ｓ及び電位Ｖ＿Ｓ２０が印加された第２信号線Ｓ
２に接続されるトランジスタ２０２はオフとなるようにする。また、電位Ｖ＿Ｓ２１が印
加された第２信号線Ｓ２に接続されるトランジスタ２０２はオンとなるようにする。
３種類の参照電位Ｖｒｅｆ０、Ｖｒｅｆ１、Ｖｒｅｆ２（Ｖｒｅｆ０＜Ｖｒｅｆ１＜Ｖｒ
ｅｆ２）と、その電位がワード線ＷＬの電位として選ばれた場合のメモリセルのトランジ
スタ２０１の状態について説明する。Ｖｒｅｆ２としては、ワード線ＷＬの電位として選
択された場合に、データ”００ｂ”のメモリセルのトランジスタ２０１をオフ状態とし、
データ”０１ｂ”のメモリセルのトランジスタ２０１をオン状態とする電位を選択する。
また、Ｖｒｅｆ１としては、ワード線ＷＬの電位として選択された場合に、データ”０１
ｂ”のメモリセルのトランジスタ２０１をオフ状態とし、データ”１０ｂ”のメモリセル
のトランジスタ２０１をオン状態とする電位を選択する。また、Ｖｒｅｆ０としては、ワ
ード線ＷＬの電位として選択された場合に、データ”１０ｂ”のメモリセルのトランジス
タ２０１をオフ状態とし、データ”１１ｂ”のメモリセルのトランジスタ２０１をオン状
態とする電位を選択する。
この場合、本読み出し回路２５１は、２回の比較を行うことで読み出しを行う。１回目は
Ｖｒｅｆ１を用いて比較を行う。２回目は、Ｖｒｅｆ１を用いた比較結果ＤＯｂ［１］が
”０”であればＶｒｅｆ０を用いて比較を行い、”１”であればＶｒｅｆ２を用いて比較
を行う。このようにすることで、４つの状態を２回の比較によって読み出すことが可能と
なる。
なお、本実施の形態では、読み出し動作において比較回数を２回としたが、この構成に限
らない。例えば、比較後の値をフィードバックしないで、比較を３回行う構成としても良
い。
具体的な動作電位（電圧）の一例を示す。例えば、電源電位をＶｄｄ＝２Ｖとし、トラン
ジスタ２０１のしきい値電圧Ｖｔｈ＝１．８Ｖとする。ノードＡの電位は、ワード線ＷＬ
−ノードＡ間容量Ｃ１と、トランジスタ２０２のゲート容量Ｃ２に依存するが、ここでは
、一例として、トランジスタ２０２がオフ状態でＣ１／Ｃ２＞＞１、オン状態でＣ１／Ｃ
２＝１であるとする。図３０には、ソース線ＳＬの電位が０Ｖのときの、ノードＡの電位
とワード線ＷＬの電位の関係を示す。図３０より、例えば、書き込み時のデータ”００ｂ
”のノードＡ電位を０Ｖ、データ”０１ｂ”のノードＡ電位を０．８Ｖ、データ”１０ｂ
”のノードＡ電位を１．２Ｖ、データ”１１ｂ”のノードＡ電位を１．６Ｖとした場合、
参照電位はＶｒｅｆ０＝０．４Ｖ、Ｖｒｅｆ１＝０．８Ｖ、Ｖｒｅｆ２＝１．２Ｖとする
とよいことがわかる。
図２７に示した半導体装置の動作について説明する。ここでは、４値型の場合を説明する
。メモリセル２４０の４状態をデータ”００ｂ”、”０１ｂ”、”１０ｂ”、”１１ｂ”
とし、その時のノードＡの電位をそれぞれＶ００、Ｖ０１、Ｖ１０、Ｖ１１（Ｖ００＜Ｖ
０１＜Ｖ１０＜Ｖ１１）とする。本構成では、行ごとの書き込みおよび読み出しを行う。
まず、半導体装置の書き込み動作について説明する。書き込み動作は、ライトイネーブル
信号がアサートされた期間に行う。また、書き込み動作中、リードイネーブル信号はデア
サートされる。第ｉ行のメモリセル２４０（ｉ，１）〜２４０（ｉ，ｎ）に書き込みを行
う場合は、第２信号線Ｓ２（ｉ）を電位Ｖ＿Ｓ２１とし、選択したメモリセルのトランジ
スタ２０２をオン状態とする。一方、第ｉ行以外の第２信号線Ｓ２は電位Ｖ＿Ｓ２０とし
、非選択のメモリセルのトランジスタ２０２をオフ状態とする。第１信号線Ｓ１（１）〜
Ｓ１（ｎ）の電位は、第１信号線の駆動回路２１２に入力される信号ＤＩに応じて、デー
タ”００ｂ”を書き込む列ではＶ００、データ”０１ｂ”を書き込む列ではＶ０１、デー
タ”１０ｂ”を書き込む列ではＶ１０、データ”１１ｂ”を書き込む列ではＶ１１とする
。なお、書き込み終了にあたっては、第１信号線Ｓ１（１）〜Ｓ１（ｎ）の電位が変化す
る前に、第２信号線Ｓ２（ｉ）を電位Ｖ＿Ｓ２０として、選択したメモリセルのトランジ
スタ２０２をオフ状態にする。他の配線は、例えば、ビット線ＢＬ（１）〜ＢＬ（ｎ）の
電位を０Ｖ、ワード線ＷＬ（１）〜ＷＬ（ｍ）の電位をＶ＿ＷＬＳ［Ｖ］、選択線ＳＥＬ
（１）、ＳＥＬ（２）の電位をＶ＿ＳＥＬ０［Ｖ］、ソース線ＳＬ（１）〜ＳＬ（ｎ）の
電位Ｖｓを０Ｖとする。以上の書き込み動作のタイミングチャートは、図２５（Ａ）と同
様である。なお、図２５（Ａ）に示すのは、メモリセルにデータ”１０ｂ”を書き込む場
合のタイミングチャートである。
その結果、データ”００ｂ”の書き込みを行ったノードＡの電位は約Ｖ００［Ｖ］、デー
タ”０１ｂ”の書き込みを行ったメモリセルのノードＡの電位は約Ｖ０１［Ｖ］、データ
”１０ｂ”の書き込みを行ったメモリセルのノードＡの電位は約Ｖ１０［Ｖ］、データ”
１１ｂ”の書き込みを行ったメモリセルのノードＡの電位は約Ｖ１１［Ｖ］となる。また
、非選択メモリセルのノードＡの電位は変わらない。ここで、ノードＡには、第１信号線
Ｓ１の電位に応じた電荷が蓄積されるが、トランジスタ２０２のオフ電流が極めて小さい
、あるいは実質的に０であることから、トランジスタ２０１のゲート電極（ノードＡ）の
電位は長時間にわたって保持される。
次に、半導体装置の読み出し動作について説明する。読み出し動作は、リードイネーブル
信号がアサートされた期間に行う。また、読み出し動作中、ライトイネーブル信号はデア
サートされる。第ｉ行のメモリセル２４０（ｉ，１）〜２４０（ｉ，ｎ）の読み出しを行
う場合は、選択線ＳＥＬ（１）、ＳＥＬ（２）の電位をＶ＿ＳＥＬ１とし、トランジスタ
２５５（１，１）〜２５５（２，ｎ）をオン状態とする。ソース線ＳＬ（１）〜ＳＬ（ｎ
）の電位Ｖｓを０Ｖとする。第２信号線Ｓ２（１）〜Ｓ２（ｍ）を電位Ｖ＿Ｓ２Ｓとし、
全てのメモリセルのトランジスタ２０２をオフ状態とする。第１信号線Ｓ１（１）〜Ｓ１
（ｎ）の電位を０Ｖとする。
そして、ワード線ＷＬ（ｉ）を電位Ｖ＿ＷＬ１、第ｉ行以外のワード線ＷＬを電位Ｖ＿Ｗ
Ｌ０とする。第ｉ行以外のメモリセルのトランジスタ２０１はオン状態となる。その結果
、ビット線ＢＬとソース線ＳＬ間の抵抗状態（コンダクタンス）は、選択行のトランジス
タ２０１がオン状態であれば低抵抗状態となり、オフ状態であれば高抵抗状態となる。選
択行では、ワード線ＷＬの電位を適切に選び、データが異なるメモリセル間でトランジス
タ２０１のオン・オフ状態を異ならせるようにする。その結果、読み出し回路は、ビット
線ＢＬとソース線ＳＬ間の抵抗状態（コンダクタンス）を区別して、データ”００ｂ”、
”０１ｂ”、”１０ｂ”、”１１ｂ”を読み出すことができる。つまり指定したメモリセ
ルの抵抗状態（コンダクタンス）を読み出すことでデータを読み出すことができる。なお
、メモリセルの抵抗状態（コンダクタンス）を読み出すとは、メモリセルを構成するトラ
ンジスタ２０１のオン状態またはオフ状態を読み出すことをいう。以上の読み出し動作の
タイミングチャートの一例を図３１に示す。図３１に示すのは、メモリセルからデータ”
０１ｂ”を読み出す場合のタイミングチャートである。ＲＥ０、ＲＥ１がアサートされる
期間では、それぞれ選択されたワード線ＷＬに参照電位Ｖｒｅｆ１、Ｖｒｅｆ２が入力さ
れ、センスアンプ回路での比較結果が、フリップフロップ回路ＦＦ０、ＦＦ１にそれぞれ
格納される。メモリセルのデータが”０１ｂ”の場合には、フリップフロップ回路ＦＦ０
、ＦＦ１の値は”１”、”０”となる。なお、第１信号線Ｓ１、第２信号線Ｓ２の電位は
０Ｖである。
なお、書き込み後のトランジスタ２０１のノードＡの電位（ワード線ＷＬ電位が０Ｖでの
値）は、トランジスタ２０１のしきい値電圧以下とすることが好ましい。また、Ｖ＿ＷＬ
０＝２Ｖ、Ｖ＿ＷＬＳ＝０Ｖ、Ｖ＿Ｓ２０＝０Ｖ、Ｖ＿Ｓ２１＝２Ｖ、Ｖ＿Ｓ２Ｓ＝０Ｖ
とすることができる。
なお、書き込み時のビット線ＢＬ（１）〜ＢＬ（ｎ）は０Ｖとしたが、選択線ＳＥＬ（１
）の電位がＶ＿ＳＥＬ０の場合には、フローティング状態や０Ｖより大きい電位に充電さ
れていても構わない。読み出し時の第１信号線Ｓ１（１）〜Ｓ１（ｎ）は０Ｖとしたが、
フローティング状態や０Ｖより大きい電位に充電されていても構わない。
また、本実施の形態では、第１信号線Ｓ１をビット線ＢＬ方向（列方向）に配置し、第２
信号線Ｓ２をワード線ＷＬ方向（行方向）に配置する構成としたが、必ずしもこれに限ら
れるものではない。例えば、第１信号線Ｓ１をワード線ＷＬ方向（行方向）に配置し、第
２信号線Ｓ２をビット線ＢＬ方向（列方向）に配置する構成としてもよい。その場合、第
１の信号線Ｓ１が接続される駆動回路及び第２の信号線Ｓ２が接続される駆動回路は適宜
配置すればよい。
本実施の形態では、４値のメモリセルの動作、つまり、１つのメモリセルに４つの異なる
状態のいずれかを書き込み、また、読み出す場合について説明したが、回路構成を適宜変
更することで、ｎ値のメモリセル、つまり、任意のｎの異なる状態のいずれか（ｎは２以
上の整数）の書き込み及び読み出しが可能である。
例えば、８値のメモリセルでは、２値の場合と比較して、メモリ容量は３倍となる。書き
込みでは、ノードＡの電位を決める書き込み電位を８種類準備して、８つの状態を生成す
る。読み出しでは、８つの状態を区別することが可能な７種類の参照電位を準備する。読
み出しでは、センスアンプを１つ設け、７回の比較を行って読み出すことが可能である。
また、比較結果をフィードバックすることで、比較回数を３回に減らすことも可能である
。ソース線ＳＬを駆動する読み出し方式では、センスアンプを７つ設けることにより、１
回の比較で読み出すこともできる。また、複数個のセンスアンプを設けて複数回の比較を
行う構成も可能である。
一般に、２ｋ（ｋは１以上の整数）値のメモリセルでは、２値の場合と比較して、メモリ
容量はｋ倍となる。書き込みでは、ノードＡの電位を決める書き込み電位を２ｋ種類準備
して、２ｋ個の状態を生成する。読み出しでは、２ｋ個の状態を区別することが可能な２
ｋ−１種類の参照電位を準備するとよい。センスアンプを１つ設けて２ｋ−１回の比較を
行って読み出すことが可能である。また、比較結果をフィードバックすることで、比較回
数をｋ回に減らすことも可能である。ソース線ＳＬを駆動する読み出し方式では、センス
アンプを２ｋ−１個設けて、１回の比較で読み出すこともできる。また、複数個のセンス
アンプを設けて、複数回の比較を行う構成も可能である。
本実施の形態に係る半導体装置は、トランジスタ２０２の低オフ電流特性により、極めて
長時間にわたり情報を保持することが可能である。つまり、ＤＲＡＭなどで必要とされる
リフレッシュ動作が不要であり、消費電力を抑制することができる。また、実質的な不揮
発性記憶装置として用いることが可能である。
また、トランジスタ２０２のスイッチング動作によって情報の書き込みなどを行うため、
高い電圧を必要とせず、素子の劣化の問題もない。さらに、トランジスタのオン、オフに
よって、情報の書き込みや消去が行われるため、高速動作も容易に実現しうる。また、ト
ランジスタに入力する電位を制御することで情報を直接書き換えることが可能である。こ
のため、フラッシュメモリなどにおいて必要とされる消去動作が不要であり、消去動作に
起因する動作速度の低下を抑制することができる。
また、酸化物半導体以外の材料を用いたトランジスタは、酸化物半導体を用いたトランジ
スタと比較して、さらなる高速動作が可能なため、これを用いることにより、記憶内容の
読み出しを高速に行うことが可能である。
また、本実施の形態に係る半導体装置は多値型なので、２値型のものより面積あたりの記
憶容量を大きくすることができる。よって、半導体装置の小型化、高集積化を図ることが
できる。また、書き込み動作において、フローティングとなるノードの電位を直接制御す
ることができるので、多値型のメモリに要求される高精度のしきい値電圧制御を容易に行
うことができる。またこれにより、多値型のメモリに要求される書き込み後の状態確認を
省くこともできるので、その場合は書き込みに掛かる時間を短縮することができる。
また、本実施の形態に係る半導体装置において、昇圧回路の出力を電位生成回路へ供給す
ることで、電位差の絶対値を大きくとることができる。このため、電位差の最小単位を変
更することなく、より高い電位を生成することが可能である。つまり、一のメモリセルの
記憶容量を増大させることが可能である。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態４）
本実施の形態では、先の実施の形態で得られる半導体装置を搭載した電子機器の例につい
て図３２を用いて説明する。先の実施の形態で得られる半導体装置は、電力の供給がない
場合でも、情報を保持することが可能である。また、書き込み、消去に伴う劣化が生じな
い。さらに、その動作も高速である。このため、当該半導体装置を用いて新たな構成の電
子機器を提供することが可能である。なお、先の実施の形態に係る半導体装置は、集積化
されて回路基板などに実装され、各電子機器の内部に搭載されることになる。
図３２（Ａ）は、先の実施の形態に係る半導体装置を含むノート型のパーソナルコンピュ
ータであり、本体３０１、筐体３０２、表示部３０３、キーボード３０４などによって構
成されている。本発明の一態様に係る半導体装置をノート型のパーソナルコンピュータに
適用することで、電力の供給がない場合でも、情報を保持することが可能である。また、
書き込み、消去に伴う劣化が生じない。さらに、その動作も高速である。このため、本発
明の一態様に係る半導体装置をノート型のパーソナルコンピュータに適用することは好適
である。
図３２（Ｂ）は、先の実施の形態に係る半導体装置を含む携帯情報端末（ＰＤＡ）であり
、本体３１１には表示部３１３と、外部インターフェイス３１５と、操作ボタン３１４等
が設けられている。また操作用の付属品としてスタイラス３１２がある。本発明の一態様
に係る半導体装置をＰＤＡに適用することで、電力の供給がない場合でも、情報を保持す
ることが可能である。また、書き込み、消去に伴う劣化が生じない。さらに、その動作も
高速である。このため、本発明の一態様に係る半導体装置をＰＤＡに適用することは好適
である。
図３２（Ｃ）には、先の実施の形態に係る半導体装置を含む電子ペーパーの一例として、
電子書籍３２０を示す。電子書籍３２０は、筐体３２１および筐体３２３の２つの筐体で
構成されている。筐体３２１および筐体３２３は、軸部３３７により一体とされており、
当該軸部３３７を軸として開閉動作を行うことができる。このような構成により、電子書
籍３２０は、紙の書籍のように用いることが可能である。本発明の一態様に係る半導体装
置を電子ペーパーに適用することで、電力の供給がない場合でも、情報を保持することが
可能である。また、書き込み、消去に伴う劣化が生じない。さらに、その動作も高速であ
る。このため、本発明の一態様に係る半導体装置を電子ペーパーに適用することは好適で
ある。
筐体３２１には表示部３２５が組み込まれ、筐体３２３には表示部３２７が組み込まれて
いる。表示部３２５および表示部３２７は、続き画面を表示する構成としてもよいし、異
なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば
右側の表示部（図３２（Ｃ）では表示部３２５）に文章を表示し、左側の表示部（図３２
（Ｃ）では表示部３２７）に画像を表示することができる。
また、図３２（Ｃ）では、筐体３２１に操作部などを備えた例を示している。例えば、筐
体３２１は、電源３３１、操作キー３３３、スピーカー３３５などを備えている。操作キ
ー３３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポ
インティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部
接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなど
の各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい
。さらに、電子書籍３２０は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍３２０は、無線で情報を送受信できる構成としてもよい。無線により、電
子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも
可能である。
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能
である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジッ
トカード等の各種カードにおける表示などに適用することができる。
図３２（Ｄ）は、先の実施の形態に係る半導体装置を含む携帯電話機である。当該携帯電
話機は、筐体３４０および筐体３４１の二つの筐体で構成されている。筐体３４１は、表
示パネル３４２、スピーカー３４３、マイクロフォン３４４、ポインティングデバイス３
４６、カメラ用レンズ３４７、外部接続端子３４８などを備えている。また、筐体３４０
は、当該携帯電話機の充電を行う太陽電池セル３４９、外部メモリスロット３５０などを
備えている。また、アンテナは筐体３４１内部に内蔵されている。本発明の一態様に係る
半導体装置を携帯電話機に適用することで、電力の供給がない場合でも、情報を保持する
ことが可能である。また、書き込み、消去に伴う劣化が生じない。さらに、その動作も高
速である。このため、本発明の一態様に係る半導体装置を携帯電話機に適用することは好
適である。
表示パネル３４２はタッチパネル機能を備えており、図３２（Ｄ）には映像表示されてい
る複数の操作キー３４５を点線で示している。なお、当該携帯電話は、太陽電池セル３４
９で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。ま
た、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすること
もできる。
表示パネル３４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル３
４２と同一面上にカメラ用レンズ３４７を備えているため、テレビ電話が可能である。ス
ピーカー３４３およびマイクロフォン３４４は音声通話に限らず、テレビ電話、録音、再
生などが可能である。さらに、筐体３４０と筐体３４１はスライドし、図３２（Ｄ）のよ
うに展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可
能である。
外部接続端子３４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であ
り、充電やデータ通信が可能になっている。また、外部メモリスロット３５０に記録媒体
を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、
赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図３２（Ｅ）は、先の実施の形態に係る半導体装置を含むデジタルカメラである。当該デ
ジタルカメラは、本体３６１、表示部（Ａ）３６７、接眼部３６３、操作スイッチ３６４
、表示部（Ｂ）３６５、バッテリー３６６などによって構成されている。本発明の一態様
に係る半導体装置をデジタルカメラに適用することで、電力の供給がない場合でも、情報
を保持することが可能である。また、書き込み、消去に伴う劣化が生じない。さらに、そ
の動作も高速である。このため、本発明の一態様に係る半導体装置をデジタルカメラに適
用することは好適である。
図３２（Ｆ）は、先の実施の形態に係る半導体装置を含むテレビジョン装置である。テレ
ビジョン装置３７０では、筐体３７１に表示部３７３が組み込まれている。表示部３７３
により、映像を表示することが可能である。なお、ここでは、スタンド３７５により筐体
３７１を支持した構成を示している。
テレビジョン装置３７０の操作は、筐体３７１が備える操作スイッチや、別体のリモコン
操作機３８０により行うことができる。リモコン操作機３８０が備える操作キー３７９に
より、チャンネルや音量の操作を行うことができ、表示部３７３に表示される映像を操作
することができる。また、リモコン操作機３８０に、当該リモコン操作機３８０から出力
する情報を表示する表示部３７７を設ける構成としてもよい。本発明の一態様に係る半導
体装置をテレビジョン装置に適用することで、電力の供給がない場合でも、情報を保持す
ることが可能である。また、書き込み、消去に伴う劣化が生じない。さらに、その動作も
高速である。このため、本発明の一態様に係る半導体装置をテレビジョン装置に適用する
ことは好適である。
なお、テレビジョン装置３７０は、受信機やモデムなどを備えた構成とするのが好適であ
る。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して
有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信
者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うこ
とが可能である。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
１００ 基板
１０２ 保護層
１０４ 半導体領域
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１１０ ゲート電極
１１２ 絶縁層
１１４ 不純物領域
１１６ チャネル形成領域
１１８ サイドウォール絶縁層
１２０ 高濃度不純物領域
１２２ 金属層
１２４ 金属化合物領域
１２６ 層間絶縁層
１２８ 層間絶縁層
１３０ａ ソース電極またはドレイン電極
１３０ｂ ソース電極またはドレイン電極
１３０ｃ 電極
１３２ 絶縁層
１３４ 導電層
１３６ａ 電極
１３６ｂ 電極
１３６ｃ 電極
１３６ｄ ゲート電極
１３８ ゲート絶縁層
１４０ 酸化物半導体層
１４２ａ ソース電極またはドレイン電極
１４２ｂ ソース電極またはドレイン電極
１４４ 保護絶縁層
１４６ 層間絶縁層
１４８ 導電層
１５０ａ 電極
１５０ｂ 電極
１５０ｃ 電極
１５０ｄ 電極
１５０ｅ 電極
１５２ 絶縁層
１５４ａ 電極
１５４ｂ 電極
１５４ｃ 電極
１５４ｄ 電極
１６０ トランジスタ
１６２ トランジスタ
２００ メモリセル
２０１ トランジスタ
２０２ トランジスタ
２０３ トランジスタ
２０４ 容量素子
２０５ 容量素子
２１０ メモリセルアレイ
２１１ 読み出し回路
２１２ 第１信号線の駆動回路
２１３ 第２信号線及びワード線の駆動回路
２１４ 電位生成回路
２１５ トランジスタ
２１６ 選択線の駆動回路
２１７ ソース線の駆動回路
２１９ 昇圧回路
２４０ メモリセル
２５０ メモリセルアレイ
２５１ 読み出し回路
２５２ 第１信号線の駆動回路
２５３ 第２信号線及びワード線の駆動回路
２５４ 電位生成回路
２５５ トランジスタ
２５６ 選択線の駆動回路
２５７ バイアス回路
３０１ 本体
３０２ 筐体
３０３ 表示部
３０４ キーボード
３１１ 本体
３１２ スタイラス
３１３ 表示部
３１４ 操作ボタン
３１５ 外部インターフェイス
３２０ 電子書籍
３２１ 筐体
３２３ 筐体
３２５ 表示部
３２７ 表示部
３３１ 電源
３３３ 操作キー
３３５ スピーカー
３３７ 軸部
３４０ 筐体
３４１ 筐体
３４２ 表示パネル
３４３ スピーカー
３４４ マイクロフォン
３４５ 操作キー
３４６ ポインティングデバイス
３４７ カメラ用レンズ
３４８ 外部接続端子
３４９ 太陽電池セル
３５０ 外部メモリスロット
３６１ 本体
３６３ 接眼部
３６４ 操作スイッチ
３６５ 表示部（Ｂ）
３６６ バッテリー
３６７ 表示部（Ａ）
３７０ テレビジョン装置
３７１ 筐体
３７３ 表示部
３７５ スタンド
３７７ 表示部
３７９ 操作キー
３８０ リモコン操作機
４０２ 第１のダイオード
４０４ 第２のダイオード
４０６ 第３のダイオード
４０８ 第４のダイオード
４１０ 第５のダイオード
４１２ 第１の容量素子
４１４ 第２の容量素子
４１６ 第３の容量素子
４１８ 第４の容量素子
４２０ 第５の容量素子

Claims (5)

  1. 第１乃至第４のトランジスタと、第１及び第２の容量素子と、を有し、
    前記第３のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    前記第４のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    前記第１のトランジスタのソース又はドレインの一方を、前記第２のトランジスタのソース又はドレインの一方と電気的に接続することで、前記第１のトランジスタと前記第２のトランジスタとは直列に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第１の容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第２の容量素子の一方の電極は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第１の容量素子の他方の電極は、第１の配線と電気的に接続され、
    前記第２の容量素子の他方の電極は、第２の配線と電気的に接続され、
    前記第３のトランジスタのゲートは、第３の配線と電気的に接続されることを特徴とする半導体装置。
  2. 第１乃至第４のトランジスタと、第１及び第２の容量素子と、を有し、
    前記第３のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    前記第４のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    前記第１のトランジスタのソース又はドレインの一方を、前記第２のトランジスタのソース又はドレインの一方と電気的に接続することで、前記第１のトランジスタと前記第２のトランジスタとは直列に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第１の容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第２の容量素子の一方の電極は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第１の容量素子の他方の電極は、第１の配線と電気的に接続され、
    前記第２の容量素子の他方の電極は、第２の配線と電気的に接続され、
    前記第３のトランジスタのゲートは、第３の配線と電気的に接続され、
    前記第３のトランジスタがオン状態になることにより、前記第１のトランジスタのゲートに第１のデータが書き込まれ、
    前記第４のトランジスタがオン状態になることにより、前記第２のトランジスタのゲートに第２のデータが書き込まれることを特徴とする半導体装置。
  3. 第１乃至第４のトランジスタと、第１及び第２の容量素子と、を有し、
    前記第３のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    前記第４のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    前記第１のトランジスタのソース又はドレインの一方を、前記第２のトランジスタのソース又はドレインの一方と電気的に接続することで、前記第１のトランジスタと前記第２のトランジスタとは直列に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第１の容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第２の容量素子の一方の電極は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第１の容量素子の他方の電極は、第１の配線と電気的に接続され、
    前記第２の容量素子の他方の電極は、第２の配線と電気的に接続され、
    前記第３のトランジスタのゲートは、第３の配線と電気的に接続され、
    前記第３のトランジスタがオン状態になることにより、前記第１のトランジスタのゲートに第１のデータが書き込まれ、
    前記第４のトランジスタがオン状態になることにより、前記第２のトランジスタのゲートに第２のデータが書き込まれ、
    前記第２の配線の電位を制御して前記第２のトランジスタをオン状態とし、前記第１のトランジスタのソース又はドレインの他方と前記第２のトランジスタのソース又はドレインの他方との間の抵抗状態を前記第１のデータに基づいた抵抗状態とすることによって、前記第１のデータが読み出され、
    前記第１の配線の電位を制御して前記第１のトランジスタをオン状態とし、前記第１のトランジスタのソース又はドレインの他方と前記第２のトランジスタのソース又はドレインの他方との間の抵抗状態を前記第２のデータに基づいた抵抗状態とすることによって、前記第２のデータが読み出されることを特徴とする半導体装置。
  4. メモリセルアレイと、第１の回路と、第２の回路と、第３の回路と、を有し、
    前記メモリセルアレイは、第１乃至第４のトランジスタと、第１及び第２の容量素子と、を有し、
    前記第３のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    前記第４のトランジスタのチャネル形成領域は、酸化物半導体を有し、
    前記第１のトランジスタのソース又はドレインの一方を、前記第２のトランジスタのソース又はドレインの一方と電気的に接続することで、前記第１のトランジスタと前記第２のトランジスタとは直列に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第１の容量素子の一方の電極は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第２の容量素子の一方の電極は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第１の容量素子の他方の電極は、第１の配線と電気的に接続され、
    前記第２の容量素子の他方の電極は、第２の配線と電気的に接続され、
    前記第３のトランジスタのゲートは、第３の配線と電気的に接続され、
    前記第１の回路は、前記第３のトランジスタを介して前記第１のトランジスタのゲートに第１のデータを書き込む機能を有し、
    前記第１の回路は、前記第４のトランジスタを介して前記第２のトランジスタのゲートに第２のデータを書き込む機能を有し、
    前記第２の回路は、前記第１の配線の電位を制御して前記第１のトランジスタをオン状態とする機能を有し、
    前記第２の回路は、前記第２の配線の電位を制御して前記第２のトランジスタをオン状態とする機能を有し、
    前記第３の回路は、前記第１のトランジスタのソース又はドレインの他方と前記第２のトランジスタのソース又はドレインの他方との間の抵抗状態に基づいて、前記第１のデータ又は前記第２のデータを読み出す機能を有することを特徴とする半導体装置。
  5. 前記第３のトランジスタ又は前記第４のトランジスタのチャネル形成領域を有する酸化物半導体層は、脱水化処理又は脱水素化処理を行う第１の工程と、前記第１の工程に伴う酸素欠乏により発生する金属の未結合手に対して酸素を供給する第２の工程と、経て形成されることを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置の作製方法。
JP2014245479A 2009-11-06 2014-12-04 半導体装置及び半導体装置の作製方法 Active JP5955933B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014245479A JP5955933B2 (ja) 2009-11-06 2014-12-04 半導体装置及び半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009255536 2009-11-06
JP2009255536 2009-11-06
JP2009264572 2009-11-20
JP2009264572 2009-11-20
JP2014245479A JP5955933B2 (ja) 2009-11-06 2014-12-04 半導体装置及び半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010245153A Division JP5662107B2 (ja) 2009-11-06 2010-11-01 記憶装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016118457A Division JP6154940B2 (ja) 2009-11-06 2016-06-15 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2015092428A JP2015092428A (ja) 2015-05-14
JP5955933B2 true JP5955933B2 (ja) 2016-07-20

Family

ID=43969900

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2010245153A Active JP5662107B2 (ja) 2009-11-06 2010-11-01 記憶装置
JP2012189862A Expired - Fee Related JP5122019B1 (ja) 2009-11-06 2012-08-30 半導体装置
JP2014245479A Active JP5955933B2 (ja) 2009-11-06 2014-12-04 半導体装置及び半導体装置の作製方法
JP2016118457A Active JP6154940B2 (ja) 2009-11-06 2016-06-15 半導体装置の作製方法
JP2017109609A Active JP6490745B2 (ja) 2009-11-06 2017-06-02 半導体装置
JP2019034436A Active JP6849715B2 (ja) 2009-11-06 2019-02-27 半導体装置
JP2021034672A Withdrawn JP2021099895A (ja) 2009-11-06 2021-03-04 半導体装置
JP2022193948A Active JP7357753B2 (ja) 2009-11-06 2022-12-05 半導体装置
JP2023162561A Pending JP2023182646A (ja) 2009-11-06 2023-09-26 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010245153A Active JP5662107B2 (ja) 2009-11-06 2010-11-01 記憶装置
JP2012189862A Expired - Fee Related JP5122019B1 (ja) 2009-11-06 2012-08-30 半導体装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2016118457A Active JP6154940B2 (ja) 2009-11-06 2016-06-15 半導体装置の作製方法
JP2017109609A Active JP6490745B2 (ja) 2009-11-06 2017-06-02 半導体装置
JP2019034436A Active JP6849715B2 (ja) 2009-11-06 2019-02-27 半導体装置
JP2021034672A Withdrawn JP2021099895A (ja) 2009-11-06 2021-03-04 半導体装置
JP2022193948A Active JP7357753B2 (ja) 2009-11-06 2022-12-05 半導体装置
JP2023162561A Pending JP2023182646A (ja) 2009-11-06 2023-09-26 半導体装置

Country Status (6)

Country Link
US (5) US8363452B2 (ja)
JP (9) JP5662107B2 (ja)
KR (2) KR101761432B1 (ja)
CN (2) CN102612749B (ja)
TW (4) TWI582910B (ja)
WO (1) WO2011055660A1 (ja)

Families Citing this family (278)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605630B2 (en) * 2009-10-12 2023-03-14 Monolithic 3D Inc. 3D integrated circuit device and structure with hybrid bonding
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
WO2011052396A1 (en) 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101788521B1 (ko) 2009-10-30 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101293262B1 (ko) * 2009-10-30 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011055660A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102682982B1 (ko) * 2009-11-20 2024-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102668063B (zh) 2009-11-20 2015-02-18 株式会社半导体能源研究所 半导体装置
WO2011065183A1 (en) 2009-11-24 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory cell
KR101777643B1 (ko) * 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
WO2011074392A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011077946A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
WO2011089852A1 (en) * 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
KR101822962B1 (ko) 2010-02-05 2018-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011096262A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011096264A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2011105310A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011125432A1 (en) 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8664658B2 (en) 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8588000B2 (en) 2010-05-20 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device having a reading transistor with a back-gate electrode
US8416622B2 (en) 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101850567B1 (ko) * 2010-07-16 2018-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101853516B1 (ko) * 2010-07-27 2018-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10217667B2 (en) * 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
CN103026416B (zh) * 2010-08-06 2016-04-27 株式会社半导体能源研究所 半导体装置
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI524347B (zh) 2010-08-06 2016-03-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
US8792284B2 (en) 2010-08-06 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
TWI608486B (zh) 2010-09-13 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
TWI632551B (zh) 2010-12-03 2018-08-11 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
JP5973165B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5852874B2 (ja) 2010-12-28 2016-02-03 株式会社半導体エネルギー研究所 半導体装置
US8421071B2 (en) 2011-01-13 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Memory device
TWI657565B (zh) 2011-01-14 2019-04-21 日商半導體能源研究所股份有限公司 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
US10451897B2 (en) 2011-03-18 2019-10-22 Johnson & Johnson Vision Care, Inc. Components with multiple energization elements for biomedical devices
US9698129B2 (en) 2011-03-18 2017-07-04 Johnson & Johnson Vision Care, Inc. Stacked integrated component devices with energization
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
US8878174B2 (en) 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
US8729545B2 (en) * 2011-04-28 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9443844B2 (en) 2011-05-10 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Gain cell semiconductor memory device and driving method thereof
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
WO2012169142A1 (en) 2011-06-09 2012-12-13 Semiconductor Energy Laboratory Co., Ltd. Cache memory and method for driving the same
JP6012263B2 (ja) 2011-06-09 2016-10-25 株式会社半導体エネルギー研究所 半導体記憶装置
DE112012004061B4 (de) * 2011-09-29 2024-06-20 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9257422B2 (en) 2011-12-06 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving signal processing circuit
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
US8857983B2 (en) 2012-01-26 2014-10-14 Johnson & Johnson Vision Care, Inc. Ophthalmic lens assembly having an integrated antenna structure
JP5819218B2 (ja) * 2012-02-23 2015-11-18 ルネサスエレクトロニクス株式会社 半導体装置
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
US8865535B2 (en) 2012-04-13 2014-10-21 Sandisk Technologies Inc. Fabricating 3D non-volatile storage with transistor decoding structure
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
JP2014142986A (ja) 2012-12-26 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
JP6223198B2 (ja) * 2013-01-24 2017-11-01 株式会社半導体エネルギー研究所 半導体装置
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP6405097B2 (ja) 2013-02-28 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
WO2014142043A1 (en) 2013-03-14 2014-09-18 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device and semiconductor device
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
KR20150128823A (ko) * 2013-03-14 2015-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법 및 반도체 장치
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9112460B2 (en) 2013-04-05 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
TWI618058B (zh) * 2013-05-16 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9209795B2 (en) * 2013-05-17 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Signal processing device and measuring method
DE102014019794B4 (de) * 2013-05-20 2024-10-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI618081B (zh) * 2013-05-30 2018-03-11 半導體能源研究所股份有限公司 半導體裝置的驅動方法
TWI641112B (zh) 2013-06-13 2018-11-11 半導體能源研究所股份有限公司 半導體裝置
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
US9240420B2 (en) * 2013-09-06 2016-01-19 Sandisk Technologies Inc. 3D non-volatile storage with wide band gap transistor decoder
US9105468B2 (en) 2013-09-06 2015-08-11 Sandisk 3D Llc Vertical bit line wide band gap TFT decoder
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
US9799774B2 (en) * 2013-09-26 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Switch circuit, semiconductor device, and system
US10163897B2 (en) 2013-11-15 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Inter-level connection for multi-layer structures
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9300292B2 (en) 2014-01-10 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Circuit including transistor
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
JP6560508B2 (ja) * 2014-03-13 2019-08-14 株式会社半導体エネルギー研究所 半導体装置
US9887212B2 (en) 2014-03-14 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9716100B2 (en) 2014-03-14 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and electronic device
JP6487738B2 (ja) 2014-03-31 2019-03-20 株式会社半導体エネルギー研究所 半導体装置、電子部品
JP6525722B2 (ja) 2014-05-29 2019-06-05 株式会社半導体エネルギー研究所 記憶装置、電子部品、及び電子機器
US9715130B2 (en) 2014-08-21 2017-07-25 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form separators for biocompatible energization elements for biomedical devices
US9383593B2 (en) 2014-08-21 2016-07-05 Johnson & Johnson Vision Care, Inc. Methods to form biocompatible energization elements for biomedical devices comprising laminates and placed separators
US10381687B2 (en) 2014-08-21 2019-08-13 Johnson & Johnson Vision Care, Inc. Methods of forming biocompatible rechargable energization elements for biomedical devices
US10361405B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes
US9941547B2 (en) 2014-08-21 2018-04-10 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes and cavity structures
US9599842B2 (en) 2014-08-21 2017-03-21 Johnson & Johnson Vision Care, Inc. Device and methods for sealing and encapsulation for biocompatible energization elements
US9793536B2 (en) 2014-08-21 2017-10-17 Johnson & Johnson Vision Care, Inc. Pellet form cathode for use in a biocompatible battery
US10361404B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Anodes for use in biocompatible energization elements
US10627651B2 (en) 2014-08-21 2020-04-21 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization primary elements for biomedical devices with electroless sealing layers
JP6667267B2 (ja) 2014-12-08 2020-03-18 株式会社半導体エネルギー研究所 半導体装置
JP6709042B2 (ja) * 2014-12-10 2020-06-10 株式会社半導体エネルギー研究所 半導体装置
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US9583177B2 (en) 2014-12-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device including memory device
WO2016092416A1 (en) 2014-12-11 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and electronic device
US9905700B2 (en) 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
KR20160117222A (ko) 2015-03-30 2016-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 검사 방법
US9589611B2 (en) 2015-04-01 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US9425213B1 (en) * 2015-06-30 2016-08-23 Stmicroelectronics, Inc. Stacked short and long channel FinFETs
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
JP6822853B2 (ja) 2016-01-21 2021-01-27 株式会社半導体エネルギー研究所 記憶装置及び記憶装置の駆動方法
US10345620B2 (en) 2016-02-18 2019-07-09 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
US10854414B2 (en) * 2016-05-11 2020-12-01 Eaton Intelligent Power Limited High voltage electrical disconnect device with magnetic arc deflection assembly
US9985042B2 (en) * 2016-05-24 2018-05-29 Silicon Storage Technology, Inc. Method of integrating FinFET CMOS devices with embedded nonvolatile memory cells
CN109417033B (zh) * 2016-06-28 2022-03-18 株式会社索思未来 半导体装置以及半导体集成电路
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102421299B1 (ko) 2016-09-12 2022-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 이의 구동 방법, 반도체 장치, 전자 부품, 및 전자 기기
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
JP6963463B2 (ja) 2016-11-10 2021-11-10 株式会社半導体エネルギー研究所 半導体装置、電子部品、及び電子機器
US11492722B2 (en) * 2016-12-02 2022-11-08 Sony Semiconductor Solutions Corporation Semiconductor apparatus and potential measuring apparatus
CN110692099A (zh) 2017-05-19 2020-01-14 株式会社半导体能源研究所 半导体装置或存储装置
JP7179740B2 (ja) 2017-09-06 2022-11-29 株式会社半導体エネルギー研究所 電子機器
US11404107B2 (en) * 2018-03-29 2022-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
US11996132B2 (en) 2018-12-21 2024-05-28 Semiconductor Energy Laboratory Co., Ltd. Three transistor semiconductor device with metal oxide channel region, operation method thereof, and electronic device
JP2020149744A (ja) * 2019-03-13 2020-09-17 キオクシア株式会社 半導体記憶装置
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
JP7354611B2 (ja) 2019-06-25 2023-10-03 住友金属鉱山株式会社 リチウムイオン二次電池用正極活物質とその製造方法、及び、リチウムイオン二次電池
US12058873B2 (en) * 2020-06-29 2024-08-06 Taiwan Semiconductor Manufacturing Company Limited Memory device including a semiconducting metal oxide fin transistor and methods of forming the same
WO2022043826A1 (ja) 2020-08-27 2022-03-03 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器
US11488657B1 (en) * 2021-04-19 2022-11-01 Macronix International Co., Ltd. Fast interval read setup for 3D memory

Family Cites Families (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS62274773A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体記憶装置
JPS63181195A (ja) * 1987-01-22 1988-07-26 Mitsubishi Electric Corp 自己増幅型ｍｏｓ半導体メモリ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2602373B2 (ja) * 1991-06-26 1997-04-23 九州日本電気株式会社 記憶素子
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0799251A (ja) 1992-12-10 1995-04-11 Sony Corp 半導体メモリセル
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR0147352B1 (ko) 1995-05-17 1998-08-01 김주용 다이나믹 램의 셀 및 그 제조방법
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US6016268A (en) * 1997-02-18 2000-01-18 Richard Mann Three transistor multi-state dynamic memory cell for embedded CMOS logic applications
JPH10284696A (ja) * 1997-04-02 1998-10-23 Nissan Motor Co Ltd 半導体記憶装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3936830B2 (ja) * 1999-05-13 2007-06-27 株式会社日立製作所 半導体装置
JP4246400B2 (ja) 1999-05-13 2009-04-02 株式会社日立製作所 半導体記憶装置
JP4654471B2 (ja) * 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
JP2001053164A (ja) * 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2001073846A1 (en) * 2000-03-29 2001-10-04 Hitachi, Ltd. Semiconductor device
JP2001351386A (ja) * 2000-06-07 2001-12-21 Sony Corp 半導体記憶装置およびその動作方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002093924A (ja) * 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
JP2002133876A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 半導体記憶装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP2003037249A (ja) * 2001-07-23 2003-02-07 Hitachi Ltd 半導体集積回路装置
US6567330B2 (en) 2001-08-17 2003-05-20 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2003132682A (ja) * 2001-08-17 2003-05-09 Toshiba Corp 半導体メモリ装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6677633B2 (en) * 2002-09-24 2004-01-13 Hitachi, Ltd. Semiconductor device
US6882010B2 (en) * 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6914812B2 (en) * 2003-01-28 2005-07-05 Intersil America Inc. Tunnel device level shift circuit
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
DE10316581B4 (de) * 2003-04-10 2010-04-22 Qimonda Ag Integrierter Speicher mit einer Spannungsgeneratorschaltung zur Erzeugung einer Spannungsversorgung für einen Schreib-Lese-Verstärker
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US6982897B2 (en) * 2003-10-07 2006-01-03 International Business Machines Corporation Nondestructive read, two-switch, single-charge-storage device RAM devices
JP4418254B2 (ja) * 2004-02-24 2010-02-17 株式会社ルネサステクノロジ 半導体集積回路
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100534216B1 (ko) * 2004-06-18 2005-12-08 삼성전자주식회사 반도체 메모리에서의 워드라인 드라이버 회로 및 그에따른 구동방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4638193B2 (ja) * 2004-09-24 2011-02-23 パトレネラ キャピタル リミテッド， エルエルシー メモリ
JP2005094025A (ja) * 2004-10-15 2005-04-07 Renesas Technology Corp 半導体装置及びトランジスタ
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007042172A (ja) * 2005-08-01 2007-02-15 Sony Corp 半導体メモリ装置
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250044A (ja) * 2006-03-14 2007-09-27 Sony Corp 半導体メモリデバイスおよびその動作方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7466617B2 (en) * 2007-01-16 2008-12-16 International Business Machines Corporation Multi-port dynamic memory structures
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101344483B1 (ko) * 2007-06-27 2013-12-24 삼성전자주식회사 박막 트랜지스터
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5354999B2 (ja) 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JPWO2009075281A1 (ja) 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009084280A1 (ja) * 2007-12-28 2009-07-09 Sharp Kabushiki Kaisha 表示駆動回路、表示装置及び表示駆動方法
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
KR100915834B1 (ko) * 2008-08-08 2009-09-07 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2011033821A1 (ja) * 2009-09-16 2011-03-24 シャープ株式会社 メモリ装置およびメモリ装置を備えた液晶表示装置
WO2011052396A1 (en) 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101788521B1 (ko) 2009-10-30 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101293262B1 (ko) * 2009-10-30 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104600074A (zh) 2009-11-06 2015-05-06 株式会社半导体能源研究所 半导体装置
WO2011055660A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102682982B1 (ko) 2009-11-20 2024-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWM391761U (en) * 2010-04-09 2010-11-01 Hon Hai Prec Ind Co Ltd Electrical connector
WO2011135999A1 (en) * 2010-04-27 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8520426B2 (en) * 2010-09-08 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
JP2012079399A (ja) * 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
TWI608486B (zh) * 2010-09-13 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
KR101492682B1 (ko) * 2011-09-23 2015-02-13 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR102140444B1 (ko) * 2013-11-06 2020-08-04 엘지디스플레이 주식회사 유기발광표시장치
CN105047687B (zh) * 2015-07-03 2018-03-27 京东方科技集团股份有限公司 一种透明显示面板及显示装置

Also Published As

Publication number Publication date
KR20120102608A (ko) 2012-09-18
JP2023036619A (ja) 2023-03-14
TW201731033A (zh) 2017-09-01
US20110134683A1 (en) 2011-06-09
JP2016195262A (ja) 2016-11-17
JP2015092428A (ja) 2015-05-14
TW201611197A (zh) 2016-03-16
JP2019117934A (ja) 2019-07-18
JP5122019B1 (ja) 2013-01-16
JP2011129888A (ja) 2011-06-30
US20150279841A1 (en) 2015-10-01
US9589961B2 (en) 2017-03-07
US9001566B2 (en) 2015-04-07
US10056385B2 (en) 2018-08-21
US8659935B2 (en) 2014-02-25
US8363452B2 (en) 2013-01-29
JP5662107B2 (ja) 2015-01-28
US20130140558A1 (en) 2013-06-06
CN104681079B (zh) 2018-02-02
JP6490745B2 (ja) 2019-03-27
JP2017199917A (ja) 2017-11-02
CN104681079A (zh) 2015-06-03
JP7357753B2 (ja) 2023-10-06
WO2011055660A1 (en) 2011-05-12
KR101761432B1 (ko) 2017-07-25
TW201140756A (en) 2011-11-16
CN102612749B (zh) 2015-04-01
TWI521649B (zh) 2016-02-11
US20140169100A1 (en) 2014-06-19
TWI676267B (zh) 2019-11-01
JP2021099895A (ja) 2021-07-01
US20170213832A1 (en) 2017-07-27
JP2013021345A (ja) 2013-01-31
JP6154940B2 (ja) 2017-06-28
TW201832350A (zh) 2018-09-01
CN102612749A (zh) 2012-07-25
JP2023182646A (ja) 2023-12-26
TWI582910B (zh) 2017-05-11
KR20170086681A (ko) 2017-07-26
JP6849715B2 (ja) 2021-03-24
KR101861980B1 (ko) 2018-05-28
TWI624035B (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
JP7357753B2 (ja) 半導体装置
JP6978473B2 (ja) 半導体装置
JP7093903B2 (ja) 半導体装置
JP6255075B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160615

R150 Certificate of patent or registration of utility model

Ref document number: 5955933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250