CN110692099A - 半导体装置或存储装置 - Google Patents

半导体装置或存储装置 Download PDF

Info

Publication number
CN110692099A
CN110692099A CN201880033233.8A CN201880033233A CN110692099A CN 110692099 A CN110692099 A CN 110692099A CN 201880033233 A CN201880033233 A CN 201880033233A CN 110692099 A CN110692099 A CN 110692099A
Authority
CN
China
Prior art keywords
oxide
transistor
insulator
region
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880033233.8A
Other languages
English (en)
Inventor
米田诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Co Semiconductor Energy Research Institute
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Co Semiconductor Energy Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Co Semiconductor Energy Research Institute filed Critical Co Semiconductor Energy Research Institute
Publication of CN110692099A publication Critical patent/CN110692099A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Abstract

提供一种新颖的半导体装置。或者，提供一种能够保持更多的多值信息的存储装置。写入晶体管的源极和漏极中的一个与位线电连接，另一个与信息保持部电连接。写入到信息保持部中的信息通过写入位线及写入晶体管供应给信息保持部。通过写入晶体管的背栅极与写入位线电连接，可以抑制写入工作时产生的阈值电压的上升，可以保持(储存)更多的多值信息。

Description

半导体装置或存储装置
技术领域
本发明的一个方式涉及一种半导体装置或存储装置。
但是，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。另外，本说明书等所公开的发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition ofmatter)。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、成像装置及电子设备等有时可以说是半导体装置。或者，有时可以说是包括半导体装置。
背景技术
近年来，中央处理器(Central Processing Unit(CPU))、存储装置或传感器等电子构件被用于个人计算机、智能手机或数码相机等各种电子设备，该电子构件实现了微型化及低功耗等各方面的高性能化。
尤其是，近年所要处理的数据量增加，对大存储容量的存储装置的需求增高。专利文献1及专利文献2公开了能够写入并读出多值数据的半导体装置。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2012-256400号公报
[专利文献2]日本专利申请公开第2014-199707号公报
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种能够保持多值信息的半导体装置或存储装置。此外，目的之一是提供一种数据保持容量大的半导体装置或存储装置。目的之一是提供一种可靠性良好的半导体装置或存储装置。目的之一是提供一种功耗低的半导体装置或存储装置。目的之一是提供一种新颖的半导体装置或存储装置。目的之一是提供一种包括上述半导体装置或上述存储装置的电子设备。
注意，这些目的的记载并不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。上述目的以外的目的从说明书、附图、权利要求书等的记载中看来是显而易见的，并且可以从说明书、附图、权利要求书等的记载中抽取上述目的以外的目的。
解决技术问题的手段
写入晶体管的源极和漏极中的一个与写入位线电连接，另一个与信息保持部电连接。写入到信息保持部的信息通过写入位线及写入晶体管供应到信息保持部。通过使写入晶体管的背栅极与写入位线电连接，可以使在写入工作时产生的阈值电压的上升得到抑制，而可以保持(储存)更多的多值信息。
本发明的一个方式是一种半导体装置，包括：第一至第三晶体管；以及电容器，其中，第一晶体管的栅极与第一布线电连接，第一晶体管的背栅极与第二布线电连接，第一晶体管的源极和漏极中的一个与第二布线电连接，第一晶体管的源极和漏极中的另一个与电容器的一个电极电连接，电容器的另一个电极与第三布线电连接，第二晶体管的栅极与电容器的一个电极电连接，第二晶体管的背栅极与第四布线电连接，第二晶体管的源极和漏极中的一个与第四布线电连接，第二晶体管的源极和漏极中的另一个与第三晶体管的源极和漏极的一个电连接，第三晶体管的源极和漏极中的另一个与第五布线电连接，并且，第三晶体管的栅极与第六布线电连接。
第三晶体管的栅极也可以与第三晶体管的背栅极电连接。第一至第三晶体管中的至少第一晶体管的半导体层优选包含氧化物半导体。
上述半导体装置被用作存储元件。通过使用存储元件及驱动电路可以构成存储装置。
发明效果
根据本发明的一个方式可以提供一种能够保持多值信息的半导体装置或存储装置。此外，可以提供一种数据保持容量大的半导体装置或存储装置。可以提供一种可靠性良好的半导体装置或存储装置。可以提供一种功耗低的半导体装置或存储装置。可以提供一种新颖的半导体装置或存储装置。可以提供一种包括上述半导体装置或上述存储装置的电子设备。
注意，这些效果的记载并不妨碍其他效果的存在。此外，本发明的一个方式并不需要实现所有上述效果。上述效果以外的效果从说明书、附图、权利要求书等的记载中看来是显而易见的，并且可以从说明书、附图、权利要求书等的记载中抽取上述效果以外的效果。
附图简要说明
[图1]说明存储装置的图。
[图2]说明存储装置的图。
[图3]说明存储元件的图。
[图4]说明存储元件的图。
[图5]说明存储元件的图。
[图6]说明存储元件的图。
[图7]说明存储元件的图。
[图8]说明写入工作的时序图。
[图9]说明写入工作的图。
[图10]说明写入工作的图。
[图11]说明写入工作的图。
[图12]说明写入工作的图。
[图13]说明写入工作的图。
[图14]说明写入工作的时序图。
[图15]说明写入工作的图。
[图16]说明写入工作的图。
[图17]说明写入工作的图。
[图18]说明写入工作的图。
[图19]说明写入工作的图。
[图20]说明读出工作的时序图。
[图21]说明读出工作的图。
[图22]说明读出工作的图。
[图23]说明读出工作的图。
[图24]说明读出工作的时序图。
[图25]说明读出工作的图。
[图26]说明读出工作的图。
[图27]说明读出工作的图。
[图28]说明晶体管的图。
[图29]说明晶体管的图。
[图30]用来说明电子构件的流程图及立体图。
[图31]说明电子设备的图。
实施发明的方式
参照附图对实施方式进行详细说明。但是，本发明不局限于以下说明，而所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。注意，在下面说明的发明结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而有时省略反复说明。
此外，为了便于对发明的理解，附图等示出的各结构的位置、大小和范围等有时不表示实际上的位置、大小和范围等。因此，所公开的发明不一定局限于附图等所公开的位置、大小、范围等。例如，在实际的制造工序中，有时由于蚀刻等处理而层或抗蚀剂掩模等被非意图性地蚀刻，但是为了便于理解发明有时省略图示。
另外，尤其在俯视图(也称为平面图)或透视图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
本说明书等中的“第一”、“第二”等的序数词是为了避免构成要素的混同而使用的，其并不表示工序顺序或者层叠顺序等的顺序或次序。另外，关于本说明书等中不附加序数词的用词，为了避免构成要素的混同在权利要求书中有时对该用词附加序数词。注意，有时本说明书等中附加的序数词与权利要求书中附加的序数词不同。注意，关于本说明书等中附加有序数词的术语，在权利要求书中有时省略其序数词。
另外，在本说明书等中，“电极”或“布线”等的用词不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”等的用词还意味着多个“电极”或“布线”被设置为一体的情况等。
另外，根据情况或状态，可以互相调换“膜”和“层”。例如，有时可以将“导电层”调换为“导电膜”。此外，有时可以将“绝缘膜”调换为“绝缘层”。
在本说明书等中，晶体管在没有特别说明的情况下是至少具有包括栅极(栅极端子或栅电极)、源极(源极端子、源区域或源电极)以及漏极(漏极端子、漏区域或漏电极)的三个端子的元件或者是至少具有包括背栅极(背栅极端子或背栅电极)的四个端子的元件。并且，在源极与漏极之间包括沟道形成区域，通过沟道形成区域能够在源极与漏极之间使电流流过。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
另外，本说明书等所示的晶体管在没有特别说明的情况下为增强型(常关闭型)场效应晶体管。此外，本说明书等所示的晶体管在没有特别说明的情况下为n沟道晶体管。由此，其阈值电压(也称为“Vth”)在没有特别说明的情况下大于0V。
注意，在本说明书等中，包括背栅极的晶体管的Vth在没有特别说明的情况下是指背栅极的电位等于源极或栅极的电位时的Vth。
此外，在本说明书等中，在没有特别说明的情况下，关态电流(off-statecurrent)是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏极电流(也称为“Id”)。在没有特别说明的情况下，在n沟道晶体管中，关闭状态是指以源极基准时的栅极与源极间的电位差(也称为“栅极电压”或“Vg”)低于阈值电压的状态，在p沟道晶体管中，关闭状态是指Vg高于阈值电压的状态。例如，有时n沟道晶体管的关态电流是指Vg低于Vth时的漏极电流。
晶体管的关态电流有时取决于Vg。因此，“晶体管的关态电流为I以下”有时指存在使晶体管的关态电流成为I以下的Vg的值。晶体管的关态电流有时是指预定的Vg中的关闭状态、预定范围内的Vg中的关闭状态或能够获得充分被降低的关态电流的Vg中的关闭状态等时的关态电流。
作为一个例子，设想一种n沟道晶体管，该n沟道晶体管的Vth为0.5V，Vg为0.5V时的漏极电流为1×10-9A，Vg为0.1V时的漏极电流为1×10-13A，Vg为-0.5V时的漏极电流为1×10-19A，Vg为-0.8V时的漏极电流为1×10-22A。在Vg为-0.5V时或在Vg为-0.5V至-0.8V的范围内，该晶体管的漏极电流为1×10-19A以下，所以有时称该晶体管的关态电流为1×10-19A以下。由于存在该晶体管的漏极电流为1×10-22A以下的Vg，因此有时称该晶体管的关态电流为1×10-22A以下。
晶体管的关态电流有时取决于温度。在本说明书中，在没有特别说明的情况下，关态电流有时表示室温(RT：Room Temperature)、60℃、85℃、95℃或125℃下的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的温度或者包括该晶体管的半导体装置等被使用的温度(例如，5℃以上且35℃以下的温度)下的关态电流。“晶体管的关态电流为I以下”有时是指在RT、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃以上且35℃以下的温度)下存在使晶体管的关态电流成为I以下的Vg的值。
晶体管的关态电流有时取决于以源极为基准时的漏极与源极间的电压(以下，也称为“Vd”)。在本说明书中，在没有特别说明的情况下，关态电流有时表示Vd为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的Vd，或者，有时表示包括该晶体管的半导体装置等所使用的Vd下的关态电流。“晶体管的关态电流为I以下”有时是指：在Vd为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、在保证包括该晶体管的半导体装置等的可靠性的Vd或包括该晶体管的半导体装置等所使用的Vd下，存在使晶体管的关态电流成为I以下的Vg的值。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时的流过源极的电流。
在本说明书等中，有时将关态电流记作泄漏电流。在本说明书等中，关态电流例如有时指当晶体管处于关闭状态时流在源极与漏极间的电流。
注意，在本说明书等中，高电源电位VDD(以下，也简单地称为“VDD”或“电位H”)是指比低电源电位VSS高的电源电位。另外，低电源电位VSS(以下，也简单地称为“VSS”或“电位L”)是指比高电源电位VDD低的电位的电源电位。此外，也可以将接地电位用作VDD或VSS。例如，在VDD是接地电位时，VSS是低于接地电位的电位，在VSS是接地电位时，VDD是高于接地电位的电位。
另外，通常“电压”多指某个电位与基准电位(例如，接地电位(GND)或源电位等)之间的电位差。注意，“电位”是相对的，对布线等供应的电位有时根据基准电位而变化。因此，有时也可以互换“电压”与“电位”的称谓。另外，在本说明书等中，除非特别注明之外，以VSS为基准电位。
另外，在本说明书等中，“上”或“下”不局限于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，“绝缘层A上的电极B”不需要在绝缘层A上直接接触地设置有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
在本说明书等中，除非特别叙述，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括角度为-5°以上且5°以下的情况。另外，除非特别叙述，“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，除非特别叙述，“垂直”或“正交”是指两条直线形成的角度为80°以上且100°以下的状态。因此，也包括角度为85°以上且95°以下的情况。此外，除非特别叙述，“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
另外，在本说明书等中，除非特别叙述，计数值或计量值“同一”、“相同”、“相等”或“均匀”等的情况包括±20％的变动作为误差。
(实施方式1)
在本实施方式中，参照附图对本发明的一个方式的存储装置100进行说明。
<存储装置的结构实例>
图1A是说明存储装置100的结构实例的方框图。存储装置100包括存储部101、驱动电路部102至驱动电路部105。
存储装置100包括m个(m为2以上的整数)布线RWL、m个布线WWL、m个布线CL、n个(n为2以上的整数)布线SL、n个布线WBL以及n个布线RBL。m个布线RWL及m个布线WWL大致彼此平行地设置且由驱动电路部102控制其电位。m个布线CL大致彼此平行地设置且由驱动电路部103控制其电位。n个布线SL及n个布线WBL大致彼此平行地设置且由驱动电路部104控制其电位。n个布线RBL大致彼此平行地设置且由驱动电路部105控制其电位。
注意，有时将驱动电路部102至驱动电路部105总称为“驱动电路”、“外围电路”或“外围驱动电路”。此外，不需要设置驱动电路部102至驱动电路部105的全部。例如，通过使驱动电路部102具有驱动电路部103的功能，可以省略驱动电路部103。另外，也可以设置驱动电路部102至驱动电路部105以外的电路。
如图2的立体方框图所示，也可以使外围驱动电路与存储部101重叠。通过使外围驱动电路与存储部101重叠，可以减少存储装置100所占的面积，由此可以实现存储装置100的小型化。
《存储部101》
存储部101包括配置为m行n列的矩阵状的多个存储元件111。存储元件111包括晶体管112至晶体管114以及电容器115。此外，存储元件111包括信息保持部FN。
存储元件111可以在信息保持部FN中保持三个以上的不同电荷量的状态中的任一个。也就是说，存储元件111为可以储存三个以上的不同状态(有时称为多值)中的任一个的MLC(Multi Level Cell)。例如，在存储元件111的信息保持部FN保持四个不同电荷量的状态中的任一个时，存储元件111可以储存4值(2位)，4值可以处理以二进制表示的“00”、“01”、“10”及“11”的四个信息。
[存储元件111]
图1B示出第i行第j列(i为1以上且m以下的整数，j为1以上且n以下的整数)的存储元件111的电路图。第i行第j列的存储元件111与第i个布线RWL、第i个布线WWL以及第i个布线CL电连接。此外，第i行第j列的存储元件111与第j个布线SL、第j个布线WBL以及第j个布线RBL电连接。
布线RWL被用作读出字线。布线WWL被用作写入字线。布线RBL被用作读出位线。布线WBL被用作写入位线。布线CL被用作电容线。布线SL被用作读出电源电位供应线。此外，晶体管112被用作写入晶体管。晶体管113被用作读出晶体管。晶体管114被用作选择晶体管。
注意，在本说明书等中，将第i个布线RWL记作布线RWL[i]，第i个布线WWL记作布线WWL[i]，第i个布线CL记作布线CL[i]。此外，在本说明书等中，将第j个布线SL记作布线SL[j]，将第j个布线WBL记作布线WBL[j]，将第j个布线RBL记作布线RBL[j]。
在本说明书等中，将第i行第j列的存储元件111记作存储元件111[i，j]。有时与存储元件111同样地对晶体管112至晶体管114、电容器115、信息保持部FN以附加i及j的方式表示。
在存储元件111[i，j]中，作为晶体管112及晶体管113优选使用包括背栅极的晶体管。
一般而言，背栅极使用导电层形成，并以半导体层的沟道形成区域被栅极与背栅极夹持的方式设置。因此，背栅极可以具有与栅极同样的功能。此外，通过设置背栅极，可以防止在晶体管的外部产生的电场影响到形成有沟道的半导体层。因此，可以降低多个晶体管间的电特性的偏差。
作为用于包括在存储装置100中的晶体管的半导体层的半导体材料可以使用非晶半导体或具有结晶性的半导体(微晶半导体、多晶半导体、单晶半导体或其一部分具有结晶区域的半导体)。
例如，作为用于晶体管的半导体层的半导体材料，可以使用硅、锗等。此外，也可以使用碳化硅、砷化镓、金属氧化物、氮化物半导体等化合物半导体、有机半导体等。
例如，作为用于晶体管的半导体材料，可以使用非晶硅(amorphoussilicon)。尤其是，非晶硅具有优越的生产性，并且容易设置在大面积的衬底。注意，一般而言，用于晶体管的非晶硅包含多量的氢。因此，有时将包含多量的氢的非晶硅称为“氢化非晶硅”或“a-Si：H”。另外，非晶硅能够在比多晶硅低的温度下形成，由此能够降低制造工序中的最高温度。由此，作为衬底、导电层及绝缘层等，可以使用耐热性低的材料。
另外，作为用于晶体管的半导体材料，可以使用微晶硅、多晶硅、单晶硅等的具有结晶性的硅。尤其是，多晶硅与单晶硅相比能够在低温下形成，并且其场效应迁移率比非晶硅高，所以多晶硅的可靠性高。
此外，作为用于晶体管的半导体材料，可以使用金属氧化物之一种的氧化物半导体。典型地，可以使用包含铟的氧化物半导体等。氧化物半导体能够实现高于非晶硅的场效应迁移率及可靠性。另外，氧化物半导体具有优越的生产性，并且容易设置在大面积的衬底。
另外，金属氧化物之一种的氧化物半导体的带隙比硅宽、载流子密度比硅低，因此优选用于晶体管的半导体层。当作为晶体管的半导体层使用氧化物半导体时，可以减少晶体管的关闭状态下的流过源极和漏极之间的电流，所以是优选的。
金属氧化物层的一种的氧化物半导体的能隙优选为2eV以上，更优选为2.5eV以上。进一步优选为3eV以上。如此，通过使用能隙较宽的氧化物半导体，可以降低晶体管的关态电流。
金属氧化物之一种的氧化物半导体例如优选包括至少包含铟、锌及M(铝、钛、镓、锗、钇、锆、镧、铈、锡、钕或铪等金属)的以“In-M-Zn类氧化物”表示的材料。另外，为了减少使用该氧化物半导体的晶体管的电特性不均匀，除了上述元素以外，优选还包含稳定剂(stabilizer)。
作为稳定剂，除了上述以M表示的金属之外，例如还有镓、锡、铪、铝或锆等。另外，作为其他稳定剂，可以举出镧系元素的镧、铈、镨、钕、钐、铕、钆、铽、镝、钬、铒、铥、镱、镥等。
作为构成半导体层的金属氧化物，例如可以使用In-Ga-Zn类氧化物、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物、In-Lu-Zn类氧化物、In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物、In-Hf-Al-Zn类氧化物。
注意，在此，In-Ga-Zn类氧化物是指作为主要成分包含In、Ga和Zn的氧化物，对In、Ga、Zn的比例没有限制。此外，也可以包含In、Ga、Zn以外的金属元素。
另外，关于能够用于晶体管的半导体层的金属氧化物，将在其他实施方式中进行详细说明。
这里，晶体管112优选是在形成沟道的半导体层中包含金属氧化物的一种的氧化物半导体的晶体管(也称为“OS晶体管”)。OS晶体管可以使关态电流极小。具体而言，可以使源极与漏极间的电压为3.5V且室温(25℃)下的每沟道宽度为1μm的关态电流为低于1×10-20A，优选低于1×10-22A，更优选低于1×10-24A。通过作为晶体管112使用OS晶体管，可以长期间保持写入信息保持部FN中的信息。因此，不需要刷新信息保持部FN的电位，因此可以降低存储元件111的功耗。由此，可以降低存储装置100的功耗。
通过作为晶体管112使用OS晶体管，可以降低电容器115的电容值。因此，可以减少存储元件111的占有面积。由此，可以减少存储装置100的占有面积。
作为晶体管114优选使用OS晶体管。通过作为晶体管114使用OS晶体管，可以降低在存储元件111非选择时产生的布线SL与布线RBL间的泄漏电流，因此可以提高读出精度。注意，也可以作为晶体管113使用OS晶体管。
而且，OS晶体管的耐压性比在形成沟道的半导体层中使用硅的晶体管(也称为Si晶体管)高。因此，通过作为晶体管112使用OS晶体管，可以扩大保持在信息保持部FN中的电位的范围。因此，可以增加保持在保持部21中的信息的数量。
通过作为晶体管113、晶体管114使用OS晶体管，可以扩大读出工作时的电位的范围。因此，可以提高多值信息的读出精度。
在存储元件111[i，j]中，晶体管112的栅极与布线WWL[i]电连接，背栅极与布线WBL[j]电连接。此外，晶体管112的源极和漏极中的一个与布线WBL[j]电连接，另一个与电容器115的一个电极及晶体管113的栅极电连接。
在存储元件111[i，j]中，晶体管113的背栅极与布线RBL[j]电连接。此外，晶体管113的源极和漏极中的一个与布线RBL[j]电连接，另一个与晶体管114的源极和漏极中的一个电连接。此外，晶体管114的源极和漏极中的另一个与布线SL[j]电连接，栅极与布线RWL[i]电连接。
电容器115的另一个电极与布线CL[i]电连接。
晶体管112的源极和漏极中的另一个、电容器115的一个电极、晶体管113的栅极相互电连接的节点被用作储存信息的信息保持部FN。
布线WWL[i]被供应决定包括在存储元件111[i，j]中的晶体管112的开启状态和关闭状态的信号。布线WBL[j]被供应用来储存在信息保持部FN中的信息。该信息在晶体管112开启状态时供应给信息保持部FN，在晶体管112关闭状态的时保持在信息保持部FN中。
图3示出存储元件111[i，j]及存储元件111[i+1，j]的电路图。在存储装置100中，第j个布线RBL与第j个晶体管116电连接。具体而言，晶体管116的源极和漏极中的一个与布线RBL电连接，另一个与背栅极电连接。此外，晶体管116的源极和漏极中的另一个被供应0V。此外，晶体管116的栅极被供应读出工作时使晶体管116处于开启状态的偏置(Bias)电位(例如，VDD)。晶体管116例如包括在驱动电路部105中。由晶体管113及晶体管116形成源极跟随器。
[晶体管112的背栅极与布线WBL连接的效果]
这里，对晶体管112的背栅极与布线WBL连接的效果进行说明。在图4A所示的存储元件111[i，j]的电路图中，晶体管112的背栅极被供应0V或VSS。
图4B1是示出供应给布线WBL[j]的电位Vin与写入到信息保持部FN的电位Vfn的关系的图。图4B1示出电位Vin从0V变化至VDD时的电位Vfn的变化。
在采用图4A所示的电路结构的情况下，在使晶体管112处于开启状态而对信息保持部FN写入电位Vin时，随着信息保持部FN的电位上升背栅极电位相对成为负值。因此，晶体管112的Vth外观上变大，因此能够写入的最大电压变小(参照图4B1中的“电位VCONV”)。电位VCONV的值根据栅极电容与背栅极电容的比率等决定。
如图1B所示的存储元件111[i，j]，在晶体管112的背栅极与布线WBL连接时，晶体管112的背栅极电位与电位Vin相等。换言之，即使使晶体管112处于开启状态而对信息保持部FN写入电位Vin，背栅极电位也不会相对成为负值。因此，可以使写入到电位Vfn的最大电压提高到VDD-Vth(参照图4B2中的“电位VINVE”)。
图4B2示出对信息保持部FN写入16值的多值信息时的电位分布。各分布对应于4位的数据0000至数据1111。在图4B1及图4B2中示出在可写入到信息保持部FN的最大电位为电位VCONV时最多可以储存8值(3位)，在写入到信息保持部FN的最大电位为电位VINVE时最多可以储存16值(4位)。
根据本发明的一个方式，可以提供一种能够储存更多的多值信息的存储元件。此外，根据本发明的一个方式，可以提供一种能够储存更多的多值信息的存储装置。
通过在晶体管113中设置背栅极，使背栅极与布线RBL电连接，可以准确地读出写入到信息保持部FN的信息。
[变形例子1]
如图5A所示，也可以使晶体管112的背栅极与信息保持部FN电连接。此时，在保持信息的期间，由于对晶体管112的背栅极一直施加电位Vfn，所以有背栅极的可靠性略微下降的担忧，但是可以提高写入到信息保持部FN的最大电位。
[变形例子2]
如图5B所示，可以使晶体管112的栅极与背栅极电连接。此时，由于外观上的晶体管112的栅极电容增加，所以在使晶体管112处于关闭状态时有电位Vfn略微下降的担忧，但是可以提高将信息写入信息保持部FN的速度。
[变形例子3]
如图5C所示，可以使晶体管113的背栅极与布线WBL[j]电连接。信息的写入及读出都可以由布线WBL[j]进行。由于不需要设置布线RBL，可以减少存储元件111的占有面积。因此，可以实现存储装置100的小型化。
[变形例子4]
如图6A所示，也可以在晶体管114中设置背栅极且使晶体管114的栅极与背栅极电连接。通过采用这种结构，可以提高所储存的信息的读出速度。此外，可以提高所储存的信息的读出精度。
[变形例子5]
如图6B所示，也可以在晶体管114中设置背栅极且使晶体管114的背栅极与晶体管113的源极和漏极中的另一个电连接。通过采用这种结构，可以提高所储存的信息的读出精度。
[变形例子6]
如图7所示，也可以使晶体管113的背栅极与信息保持部FN电连接。通过采用这种结构，可以提高所储存的信息的读出精度。此时，由于外观上的晶体管113的栅极电容增加，所以有写入时间略微变长的担忧，但是可以提高在读出工作时产生在布线RBL中的最大电位。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式2)
在本实施方式中，参照附图说明使用图1及图3说明的存储装置100的工作例子。
<存储装置的工作例子>
[写入工作·例子1]
图8是说明存储元件111[i，j]及存储元件111[i+1，j]的写入工作的时序图。图8示出各布线及信息保持部FN的电位变化。注意，电位H(VDD)是比0V高的电位，电位L(VSS)是比0V低的电位。
[初始状态]
图9示出存储元件111[i，j]及存储元件111[i+1，j]的初始状态。布线WWL[i]、布线RWL[i]、布线CL[i]、布线WWL[i+1]、布线RWL[i+1]及布线CL[i+1]被供应电位L，布线SL[i]被供应电位H，布线WBL[j]被供应0V，在信息保持部FN[i，j]及信息保持部FN[i+1，j]中保持0V。此外，晶体管116的栅极被供应电位L，晶体管116[j]处于关闭状态。
[期间W1(参照图10)]
在期间W1，布线WBL[j]被供应电位Vin。
[期间W2(参照图11)]
在期间W2，布线WWL[i]被供应电位H。然后，晶体管112[i，j]处于开启状态，信息保持部FN[i，j]的电位上升，对信息保持部FN[i，j]写入电位Vfn。
[期间W3(参照图12)]
在期间W3，布线WWL[i]被供应电位L。然后，晶体管112[i，j]处于关闭状态，保持写入在信息保持部FN[i，j]中的电位Vfn。如此，可以对存储元件111[i，j]写入信息。
[期间W4(参照图13)]
在期间W4，布线WBL[j]被供应0V。
[期间W5至期间W8]
期间W5至期间W8是对存储元件111[i+1，j]写入信息的期间。对存储元件111[i+1，j]的信息的写入可以将上述期间W1至期间W4的说明的i换称为i+1。
注意，在写入工作·例子1中，布线CL的电位可以为固定电位。因此，布线CL的电位可以为0V、VDD或任意电位。
[写入工作·例子2]
下面，说明与写入工作·例子1不同的写入工作。图14是说明存储元件111[i，j]及存储元件111[i+1，j]的写入工作的时序图。图14示出各布线及信息保持部FN的电位变化。
[初始状态]
图15示出存储元件111[i，j]及存储元件111[i+1，j]的初始状态。在写入工作·例子1的初始状态与写入工作·例子2的初始状态中，供应给布线CL[i]及布线CL[i+1]的电位不同。具体而言，在写入工作·例子1中，布线CL[i]及布线CL[i+1]被供应电位L，在写入工作·例子2中，布线CL[i]及布线CL[i+1]被供应电位H。
[期间W1’(参照图16)]
在期间W1’，布线WBL[j]被供应电位Vin。此外，布线CL[i]被供应电位L。此时，没有选择的存储元件111(非选择期间中的存储元件111。这里，第i行以外的存储元件111)的布线CL的电位继续为电位H。
[期间W2’(参照图17)
在期间W2’，布线WWL[i]被供应电位H。然后，晶体管112[i，j]处于开启状态，信息保持部FN[i，j]的电位上升，对信息保持部FN[i，j]写入电位Vfn。
[期间W3’(参照图18)]
在期间W3’，布线WWL[i]被供应电位L。然后，晶体管112[i，j]处于关闭状态，保持写入在信息保持部FN[i，j]中的电位Vfn。
[期间W4’(参照图19)]
在期间W4’，布线WBL[j]被供应0V。此外，布线CL[i]被供应电位H。通过在使晶体管112[i，j]处于关闭状态之后将布线CL[i]的电位从电位L变为电位H，信息保持部FN[i，j]的电位成为电位Vfn+电位H。因此，由于晶体管112[i，j]的背栅极电位相对成为负值，所以可以更确实地保持写入到信息保持部FN[i，j]中的电位。
换言之，通过使选择期间中的存储元件111的布线CL的电位为电位L且使非选择期间中的存储元件111的布线CL的电位为电位H，可以更确实地保持写入到信息保持部FN中的电位，由此可以进一步降低数据消失的可能性。
[期间W5’至期间W8’]
期间W5’至期间W8’是对存储元件111[i+1，j]写入信息的期间。对存储元件111[i+1，j]的信息的写入可以将上述期间W1’至期间W4’的说明的i换称为i+1。
注意，在写入工作·例子2中布线CL的电位为电位L或电位H。但是，在写入工作·例子2中，布线CL的电位与作为写入对象选择的期间的电位相比非选择期间的电位更高。例如，也可以为0V或电位H。布线CL的电位变化量越少，存储装置100的功耗越低。
[读出工作·例子1]
接着，说明在写入工作·例子1中写入的信息的读出工作。图20是说明存储元件111[i，j]及存储元件111[i+1，j]的读出工作的时序图。图20示出各布线及信息保持部FN的电位变化。
[初始状态]
图21示出存储元件111[i，j]及存储元件111[i+1，j]的初始状态。布线WWL[i]、布线RWL[i]、布线CL[i]、布线WWL[i+1]、布线RWL[i+1]及布线CL[i+1]被供应电位L，布线WBL[j]被供应0V，布线SL[j]被供应电位H，在信息保持部FN[i，j]及信息保持部FN[i+1，j]中保持电位Vfn。此外，晶体管116[j]的栅极被供应电位H，晶体管116[j]处于关闭状态。
[期间R1(参照图22)]
在期间R1，布线RWL[i]被供应电位H。然后，存储元件111[i，j]的晶体管114[i，j]成为开启状态，通过晶体管114[i，j]及晶体管113[i，j]电流从布线SL[j]流到布线RBL[j]。
此时，由于由晶体管113[i，j]及晶体管116[j]形成源极跟随器，所以布线RBL[j]的电位Vout成为对应于信息保持部FN[i，j]的电位的电位。通过测定电位Vout，可以读出储存(保持)在存储元件111[i，j]中的信息。
[期间R2(参照图23)]
在期间R2，布线RWL[i]被供应电位L。然后，存储元件111[i，j]的晶体管114[i，j]成为关闭状态，从布线SL[j]供应给布线RBL[j]的电流停止。由于晶体管116[j]处于开启状态，布线RBL[j]的电位成为0V。
[期间R3、期间R4]
期间R3及期间R4是读出保持在存储元件111[i+1，j]中的信息的期间。保持在存储元件111[i+1，j]中的信息的读出可以将上述期间R1及期间R2的说明的i换称为i+1。
[读出工作·例子2]
接着，说明在写入工作·例子2中写入的信息的读出工作。图24是说明存储元件111[i，j]及存储元件111[i+1，j]的读出工作的时序图。图24示出各布线及信息保持部FN的电位变化。
[初始状态]
图25示出存储元件111[i，j]及存储元件111[i+1，j]的初始状态。在读出工作·例子1的初始状态及读出工作·例子2的初始状态中，供应给布线CL[i]及布线CL[i+1]的电位不同。此外，信息保持部FN[i，j]与[i+1，j]的电位不同。具体而言，在读出工作·例子1中，布线CL[i]及布线CL[i+1]被供应电位L，在读出工作·例子2中，布线CL[i]及布线CL[i+1]被供应电位H。此外，信息保持部FN[i，j]及信息保持部FN[i+1，j]的电位成为电位Vfn+电位H。
[期间R1’(参照图26)]
在期间R1’，布线RWL[i]被供应电位H，布线CL[i]被供应电位L。然后，存储元件111[i，j]的晶体管114[i，j]成为开启状态，电流通过晶体管114[i，j]及晶体管113[i，j]从布线SL[j]流到布线RBL[j]。此外，信息保持部FN[i，j]的电位成为电位Vfn。
此时，由于由晶体管113[i，j]及晶体管116[j]形成源极跟随器，所以布线RBL[j]的电位Vout成为对应于信息保持部FN[i，j]的电位的电位。通过测定电位Vout，可以读出储存(保持)在存储元件111[i，j]中的信息。
此外，在期间R1’将布线CL[i]的电位从电位H变为电位L，但是也可以使布线CL[i]的电位继续保持电位H而读出信息。
[期间R2’(参照图27)]
在期间R2’，布线RWL[i]被供应电位L，布线CL[i]被供应电位H。然后，存储元件111[i，j]的晶体管114成为关闭状态，从布线SL[j]供应给布线RBL[j]的电流停止。由于晶体管116[j]处于开启状态，布线RBL[j]的电位成为0V。此外，信息保持部FN[i，j]的电位成为电位Vfn+电位H。
[期间R3’、期间R4’]
期间R3’及期间R4’是读出保持在存储元件111[i+1，j]中的信息的期间。保持在存储元件111[i+1，j]中的信息的读出可以将上述期间R1’及期间R2’的说明的i换称为i+1。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式3)
在本实施方式中，作为能够用于本发明的一个方式的半导体装置的晶体管的一个例子说明晶体管200。
<晶体管的结构实例>
图28A是晶体管200及晶体管200周围的俯视图。图28B是图28A中的点划线A1-A2所示的部分的截面图且是晶体管200的沟道长度方向的截面图。图28C是图28A中的点划线A3-A4所示的部分的截面图且是晶体管200的沟道宽度方向的截面图。图28D是图28A中的点划线A5-A6所示部分的截面图，该截面图是晶体管200的源区域或漏区域的截面图。注意，为了容易理解，在图28A的俯视图中省略部分构成要素。
图28A、图28B、图28C及图28D也可以说是包括晶体管200的半导体装置的俯视图及截面图。在本实施方式中说明的包括晶体管200的半导体装置包括晶体管200、被用作层间绝缘膜的绝缘体210、绝缘体212、绝缘体280。此外，该半导体装置还包括与晶体管200电连接且被用作布线的导电体203及被用作插头的导电体240a及导电体240b。
导电体203包括第一导电体及第二导电体。第一导电体以与设置在绝缘体212中的开口的内壁接触的方式形成，第二导电体形成于其内侧。在此，可以使导电体203的顶面的高度与绝缘体212的顶面的高度大致相同。注意，虽然在本实施方式中导电体203具有第一导电体及第二导电体的两层叠层结构，但是本发明不局限于此。例如，导电体203也可以具有单层或三层以上的叠层结构。此外，在本实施方式中，在结构体具有叠层结构的情况下，有时按形成顺序赋予序号以进行区别。
导电体240a及导电体240b分别以与设置在绝缘体280中的开口的内壁接触的方式形成。在此，可以使导电体240的顶面的位置与绝缘体280的顶面的位置大致相同。注意，虽然在本实施方式中导电体240a及导电体240b具有两层叠层结构，但是本发明不局限于此。例如，导电体240a及导电体240b也可以具有单层或三层以上的叠层结构。
如图28所示，晶体管200包括：衬底(未图示)上的绝缘体214及绝缘体216；填埋于绝缘体214及绝缘体216中的导电体205；绝缘体216及导电体205上的绝缘体220；绝缘体220上的绝缘体222；绝缘体222上的绝缘体224；绝缘体224上的氧化物230(氧化物230a、氧化物230b及氧化物230c)；氧化物230上的绝缘体250；绝缘体250上的金属氧化物252；金属氧化物252上的导电体260(导电体260a及导电体260b)；导电体260上的绝缘体270；绝缘体270上的绝缘体271；至少与氧化物230c、绝缘体250、金属氧化物252及导电体260的各侧面接触的绝缘体275；氧化物230上的层242；层242上的绝缘体273；以及绝缘体273上的绝缘体274。
注意，在本实施方式中，氧化物230具有氧化物230a、氧化物230b及氧化物230c的三层叠层结构，本发明不局限于此。例如，氧化物230可以具有氧化物230b的单层、氧化物230b及氧化物230a的两层叠层结构、氧化物230b及氧化物230c的两层叠层结构或四层以上的叠层结构。此外，在本实施方式中导电体260具有导电体260a及导电体260b的两层叠层结构，但是本发明不局限于此。导电体260也可以具有单层或三层以上的叠层结构。
另外，优选在晶体管200中将被用作氧化物半导体的金属氧化物(以下，有时称为氧化物半导体)用于包含形成沟道的区域(有时称为沟道形成区域)的氧化物230(氧化物230a、氧化物230b及氧化物230c)。
由于将氧化物半导体用于沟道形成区域的晶体管200在非导通状态下的泄漏电流极小，所以可以提供功耗低的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管200。
例如，作为氧化物230优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。作为氧化物230，也可以使用In-Ga氧化物、In-Zn氧化物。
在此，当氧化物半导体除了构成氧化物半导体的元素以外还被添加铝、钌、钛、钽、铬或钨等金属元素时，该氧化物半导体可以形成金属化合物，其电阻可以降低。另外，优选使用铝、钛、钽或钨等。
为了对氧化物半导体添加金属元素，例如，可以在氧化物半导体上形成包含该金属元素的金属膜、包含该金属元素的氮化膜或氧化膜。另外，当形成该膜时，该膜与氧化物半导体的界面或者该界面附近的氧化物半导体中的部分氧可以被该膜等吸收而形成氧缺陷，由此可以降低该界面附近的氧化物半导体的电阻。
另外，优选在氧化物半导体上形成金属膜、包含金属元素的氮化膜或包含金属元素的氧化膜之后在包含氮的气氛下进行加热处理。通过在含氮的气氛下进行加热处理，该膜的成分的金属元素从金属膜、包含金属元素的氮化膜或者包含金属元素的氧化膜扩散到氧化物半导体膜，或者氧化物半导体膜的成分的金属氧化物扩散到该膜，氧化物半导体及该膜形成金属化合物而实现低电阻化。添加到氧化物半导体中的金属元素通过氧化物半导体与金属元素形成金属化合物而变为比较稳定的状态，由此可以提供可靠性高的半导体装置。
另外，也可以在金属膜、包含金属元素的氮化膜或者包含金属元素的氧化膜与氧化物半导体的界面形成有另一层。注意，另一层是包括金属膜、包含金属元素的氮化膜或包含金属元素的氧化膜的成分以及包含氧化物半导体的成分的金属化合物的层。例如，作为另一层，可以形成使氧化物半导体的金属元素与被添加了的金属元素合金化的层。通过合金化，金属元素处于较稳定的状态，所以可以提供可靠性高的半导体装置。
另外，当氧化物半导体中的氢扩散到氧化物半导体的低电阻区域而进入低电阻区域中的氧缺陷中时，变成比较稳定的状态。另外，已知氧化物半导体的氧缺陷中的氢通过250℃以上的加热处理从氧缺陷脱离而扩散到氧化物半导体的低电阻区域，进入低电阻区域的氧缺陷中，变成比较稳定的状态。因此，通过进行加热处理，氧化物半导体的低电阻化了的区域或者形成有金属化合物的区域的电阻进一步降低，没被低电阻化的氧化物半导体成为高纯度化(水、氢等杂质减少)，有电阻进一步增加的倾向。
另外，在氧化物半导体中存在氢或氮等杂质元素的情况下，载流子密度增加。有时氧化物半导体中的氢与键合于金属原子的氧起反应生成水而形成氧缺陷。在氢进入该氧缺陷的情况下，载流子密度增加。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。换言之，包含氮或氢的氧化物半导体的电阻下降。
因此，通过对氧化物半导体选择性地添加金属元素以及氢和氮等杂质元素，可以在氧化物半导体中形成高电阻区域及低电阻区域。换言之，通过选择性地降低氧化物230的电阻，可以在加工为岛状的氧化物230中形成被用作载流子密度低的半导体的区域及被用作源区域或漏区域的低电阻区域。
在此，图29示出在图28B中以点划线围绕的包括选择性地降低电阻的氧化物230b的区域239的放大图。
如图29所示，氧化物230包括被用作晶体管的沟道形成区域的区域234、被用作源区域或漏区域的区域231(区域231a及区域231b)以及区域234与区域231之间的区域232(区域232a及区域232b)。
被用作源区域或漏区域的区域231为氧浓度低的低电阻区域。另外，被用作沟道形成区域的区域234为与被用作源区域或漏区域的区域231相比氧浓度高且载流子密度低的高电阻区。另外，区域232为与被用作源区域或漏区域的区域231相比氧浓度高且载流子密度低而与被用作沟道形成区域的区域234相比氧浓度低且载流子密度高的区域。
另外，区域231的金属元素和氢及氮等杂质元素中的至少一个的浓度优选比区域232及区域234高。
例如，区域231优选除了氧化物230以外还包含选自铝、钌、钛、钽、钨和铬等金属元素中的一种或多种。
为了形成区域231，例如，可以以与氧化物230的区域231接触的方式作为包含金属元素的膜形成层242。注意，作为层242可以使用金属膜、包含金属元素的氧化膜或包含金属元素的氮化膜。此时，层242与氧化物230的界面也可以形成另一层。注意，在图28及图29中，另一层是指具有包含层242的成分及氧化物230的成分的金属化合物的层。例如，作为另一层可以使用使氧化物230中的金属元素与添加的金属元素合金化而成的层。
通过对氧化物230添加金属元素，在氧化物230中形成金属化合物而使区域231低电阻化。注意，该金属化合物不一定必须形成在氧化物230中。例如，也可以在层242中形成金属化合物。另外，例如，也可以在氧化物230的表面、层242的表面或在层242与氧化物230的界面形成的另一层中形成金属化合物。
因此，区域231有时包括层242的低电阻区域或者形成在层242与氧化物230之间的另一层的低电阻化区域。也就是说，在本说明书等中，被用作源区域或漏区域的区域为区域231。
区域232具有与绝缘体275重叠的区域。优选区域232的铝、钌、钛、钽、钨和铬等金属元素以及氢和氮等杂质元素中的至少一种的浓度比区域234高。例如，有时在通过以与氧化物230的区域231接触的方式设置金属膜、包含金属元素的膜或者包含金属元素的氮化膜的层242时，由层242中的成分及氧化物半导体中的成分形成金属化合物。该金属化合物有时吸引氧化物230所包含的氢。由此，区域231附近的区域232的氢浓度有时变高。
另外，区域232a和区域232b中的一个或两个也可以具有与导电体260重叠的区域。
在图29中，区域234、区域231及区域232形成在氧化物230b中，但是不局限于此。例如，上述区域也可以形成在层242、层242与氧化物230之间形成的另一层、氧化物230a或氧化物230c中。另外，虽然图29示出各区域的边界以大致垂直于氧化物230的顶面的方式表示，但是本实施方式不局限于此。例如，区域232有时具有如下形状：在氧化物230b的表面附近向导电体260一侧突出，在氧化物230b的底面附近向导电体240a一侧或导电体240b一侧缩退。
在氧化物230中，有时难以明确地观察到各区域的边界。在各区域中检测出的金属元素和氢及氮等杂质元素的浓度不需要必须按每区域分阶段地变化，也可以在各区域中逐渐地变化(也称为渐变(gradation))。就是说，金属元素、氢及氮等杂质元素的浓度越接近沟道形成区域越小即可。
为了选择性地降低氧化物230的电阻，例如可以将铝、钌、钛、钽、钨和铬等提高导电性的金属元素及杂质中的至少一个添加到所希望的区域。作为杂质，可以使用形成氧缺陷的元素或者被氧缺陷俘获的元素等。例如，作为该元素，可以举出氢、硼、碳、氮、氟、磷、硫、氯、稀有气体等。此外，作为稀有气体元素的典型例子，有氦、氖、氩、氪以及氙等。
因此，通过提高区域231中的上述提高导电性的金属元素、形成氧缺陷的元素或者被氧缺陷俘获的元素的含量，可以提高载流子密度，由此可以降低电阻。
为了降低区域231的电阻，例如，优选以与氧化物230的区域231接触的方式形成层242。作为层242可以使用金属膜、包含金属元素的氧化膜或者包含金属元素的氮化膜等。
通过使氧化物230与层242接触，层242的成分及氧化物230的成分形成金属化合物而成为低电阻区域231。另外，有时，氧化物230与层242的界面或者位于该界面附近的氧化物230中的氧的一部分被层242吸收使氧化物230中形成氧缺陷而形成低电阻区域231。
优选的是，以氧化物230与层242接触的状态在含氮的气氛下进行热处理。通过该热处理，层242的成分的金属元素从层242扩散到氧化物230或者氧化物230的成分的金属元素扩散到层242，氧化物230与层242形成金属化合物而低电阻化。注意，此时，氧化物230的金属元素与层242的金属元素也可以合金化。当氧化物230的金属元素与层242的金属元素合金化时，金属元素变成比较稳定的状态，因此可以提供可靠性高的半导体装置。
另外，当氧化物230中的氢扩散到区域231而进入区域231中的氧缺陷中时，变成比较稳定的状态。另外，区域234的氧缺陷中的氢通过250℃以上的加热处理从氧缺陷脱离而扩散到区域231，进入区域231的氧缺陷中，变成比较稳定的状态。因此，通过进行加热处理，区域231的电阻进一步降低，区域234成为高纯度化(水、氢等杂质减少)其电阻进一步增加。
另一方面，氧化物230的与导电体260重叠的区域以及与绝缘体275重叠的区域(区域234及区域232)由于隔着导电体260及绝缘体275，因此可以抑制金属元素的添加。另外，在氧化物230的区域234及区域232中，可以抑制氧化物230中的氧原子被上述层242吸收。
另外，当氧化物230的区域231及与区域231相邻的区域232中的氧被层242吸收时，区域231及区域232中可能产生氧缺陷。当氧化物230中的氢进入该氧缺陷时，区域231及区域232的载流子密度增加。因此，氧化物230的区域231及区域232的电阻降低。
这里，在层242具有吸收氢的特性的情况下，氧化物230中的氢被该层吸收。因此，可以降低氧化物230中的杂质的氢。另外，层242也可以在后面的工序中与从氧化物230吸收的氢一起被去除。
注意，不一定必须去除层242。例如，在层242从氧化物230吸收氧而氧化，成为绝缘体，其电阻增加的情况下，也可以残留该膜。在此情况下，层242有时被用作层间膜。
另外，例如在层242中残留具有导电性的区域的情况下，通过在氧化性气氛下进行热处理，使该区域氧化，层242成为绝缘体，其电阻增加。通过以绝缘体的状态下残留层242，可以将其用作层间膜。在采用该结构的情况下，层242以在后面的工序中能够绝缘化的程度的厚度形成。例如，层242的厚度为0.5nm以上且5nm以下，优选为1nm以上且2nm以下。
在此，在使用氧化物半导体的晶体管中，如果氧化物半导体中的形成沟道的区域存在杂质及氧缺陷，电特性则容易变动，有时降低可靠性。另外，在氧化物半导体中的形成沟道的区域包含氧缺陷的情况下，晶体管趋于具有常开启特性。因此，优选尽可能降低形成沟道的区域234中的氧缺陷。
因此，如图29所示，优选以与绝缘体250、氧化物230b的区域232以及氧化物230c接触的方式设置包含过剩氧的绝缘体275。“过剩氧”是指通过加热从绝缘体或导电体等释放的氧。通过作为绝缘体275使用包含过剩氧的绝缘体，包含在绝缘体275中的氧扩散到氧化物230的区域234，由此可以减少氧化物230的区域234的氧缺陷。
此外，也可以在绝缘体275的一部分设置过剩氧区域。为了在绝缘体275中形成过剩氧区域，优选作为与绝缘体275接触的绝缘体273通过溅射法形成氧化物。通过利用溅射法形成氧化物，可以形成水或氢等杂质少的绝缘体。在利用溅射法的情况下，例如，优选利用对向靶材式溅射装置进行成膜。对向靶材式溅射装置可以在被成膜面不暴露于对向的靶材之间的高电场区域的状态下进行成膜，因此被成膜面不容易受到等离子体损伤，所以可以减轻在形成将成为绝缘体273的绝缘体时对氧化物230造成的成膜损伤，所以是优选的。可以将使用对向靶材式溅射装置的成膜法称为VDSP(Vapor Deposition SP)(注册商标)。
在利用溅射法进行成膜时，在靶材与衬底之间存在离子和被溅射的粒子。例如，靶材与电源连接，被供应电位E0。另外，衬底被供应接地电位等电位E1。注意，衬底也可以处于电浮动状态。另外，在靶材与衬底之间存在成为电位E2的区域。各电位的大小关系为E2＞E1＞E0。
等离子体中的离子被电位差E2-E0加速而与靶材碰撞，被溅射的粒子从靶材中弹出。该被溅射的粒子附着到成膜表面上并在其上沉积而形成膜。另外，有时离子的一部分被靶材反冲并作为反冲离子穿过形成的膜而被与被形成面接触的绝缘体275吸收。此外，有时等离子体中的离子被电位差E2-E1加速而与成膜表面碰撞。此时，离子的一部分到达绝缘体275的内部。离子被绝缘体275吸收，由此，绝缘体275中形成有吸收了离子的区域。换言之，当离子为包含氧的离子时，绝缘体275中形成过剩氧区域。
通过对绝缘体275引入氧，可以在绝缘体275中形成过剩氧区域。包含在绝缘体275中的过剩氧被供应到氧化物230的区域234中，可以填补氧化物230中的氧缺陷。
另外，作为绝缘体275，优选使用氧化硅、氧氮化硅、氮氧化硅或具有空孔的氧化硅。在氧氮化硅等的材料中容易形成过剩氧区域。另一方面，与上述氧氮化硅等的材料相比，即使在氧化物230上通过溅射法形成氧化膜，也不容易在氧化物230中形成过剩氧区域。因此，通过将包含过剩氧区域的绝缘体275设置在氧化物230的区域234的周围，可以将氧高效地供应到氧化物230的区域234。
另外，作为绝缘体273，优选使用氧化铝。当在氧化铝与氧化物230相邻的状态下进行加热处理时，氧化铝有时抽出氧化物230中的氢。注意，当氧化物230与氧化铝之间形成有层242时，有时氧化铝吸收层242中的氢，氢被减少了的层242吸收氧化物230中的氢。因此，可以降低氧化物230中的氢浓度。
通过组合上述结构或上述工序，可以选择性地降低氧化物230的电阻。
换言之，当在氧化物230中形成低电阻区时，通过将被用作栅电极的功能的导电体260用作掩模，可以自对准地降低氧化物230的电阻。因此，在同时形成多个晶体管200的情况下，可以减少晶体管之间的电特性的不均匀。另外，晶体管200的沟道长度取决于导电体260的宽度，因此，通过将导电体260的宽度设定为最小加工尺寸，可以进行晶体管200的微型化。
如上所述，通过适当地选择各区域的范围，可以根据电路设计容易提供具有符合要求的电特性的晶体管。
此外，氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管。另外，由于将氧化物半导体用于沟道形成区域的晶体管的非导通状态下的泄漏电流(关态电流)极小，所以可以提供功耗低的半导体装置。
如上所述，可以提供包括通态电流大的晶体管的半导体装置。或者，可以提供包括关态电流小的晶体管的半导体装置。或者，可以抑制电特性变动而实现具有稳定的电特性及高可靠性的半导体装置。
下面，说明包括晶体管200的半导体装置的更详细的结构。
如图28A及图28C所示，导电体203在沟道宽度方向上延伸，被用作对导电体205施加电位的布线。另外，导电体203优选填埋于绝缘体212中。
导电体205以与氧化物230及导电体260重叠的方式配置。另外，优选导电体205以与导电体203的顶面接触的方式设置。另外，导电体205优选填埋于绝缘体214及绝缘体216中。
在此，导电体260有时被用作第一栅电极(也称为顶栅极)。导电体205有时被用作第二栅电极(也称为底栅极或背栅极)。在此情况下，通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动，可以控制晶体管200的阈值电压。尤其是，通过对导电体205供应负电位，可以使晶体管200的阈值电压大于0V且可以减小关态电流。因此，与不对导电体205施加负电位时相比，在对导电体205施加负电位的情况下，可以减小对导电体260供应的电位为0V时的漏极电流。
另外，通过在导电体203上设置导电体205，可以适当地设定被用作第一栅电极及布线的导电体260与导电体203之间的距离。就是说，当在导电体203和导电体260之间设置绝缘体214及绝缘体216等时，可以降低导电体203和导电体260之间的寄生电容，提高导电体203和导电体260之间的绝缘耐压。
通过降低导电体203和导电体260之间的寄生电容，可以提高晶体管200的开关速度，而可以实现具有高频率特性的晶体管。此外，通过提高导电体203和导电体260之间的绝缘耐压，可以提高晶体管200的可靠性。因此，绝缘体214及绝缘体216的厚度优选大。此外，导电体203的延伸方向不局限于此，例如也可以在晶体管200的沟道长度方向上延伸。
注意，导电体205与氧化物230及导电体260重叠。另外，导电体205优选比氧化物230中的区域234大。尤其是，如图28A及图28C所示，导电体205优选延伸到与沟道宽度方向交叉的氧化物230中的区域234的端部的外侧的区域。就是说，优选在氧化物230的沟道宽度方向的侧面中，导电体205和导电体260隔着绝缘体重叠。
当具有上述结构时，在对导电体260及导电体205供应电位的情况下，从导电体260产生的电场和从导电体205产生的电场连接，可以覆盖形成在氧化物230中的沟道形成区域。
就是说，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕区域234的沟道形成区域。在本说明书中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
在导电体205中，以与绝缘体214及绝缘体216的开口的内壁接触的方式形成有第一导电体，其内侧形成有第二导电体。在此，第一导电体及第二导电体的顶面的高度与绝缘体216的顶面的高度可以大致相同。注意，在晶体管200中层叠有导电体205的第一导电体和导电体205的第二导电体，但是本发明不局限于此。例如，导电体205可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体205或者导电体203的第一导电体优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的至少一个或全部的扩散的功能。
通过使导电体205或导电体203的第一导电体具有抑制氧的扩散的功能，可以防止因导电体205或导电体203的第二导电体氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料，优选使用钽、氮化钽、钌或氧化钌等。因此，导电体205或导电体203的第一导电体可以为上述导电材料的单层或叠层。由此，可以抑制氢、水等杂质经过导电体203及导电体205扩散到晶体管200一侧。
作为导电体205的第二导电体，优选使用以钨、铜或铝为主要成分的导电材料。在附图中，导电体205的第二导电体具有单层结构，但是也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
导电体203的第二导电体因为被用作布线所以优选使用具有比导电体205的第二导电体高的导电性的导电体。例如，可以使用以铜或铝为主要成分的导电材料。导电体203的第二导电体也可以具有叠层结构，例如，可以采用钛、氮化钛和上述导电材料的叠层结构。
尤其是，作为导电体203优选使用铜。因为铜的电阻低，所以优选用于布线等。另一方面，铜容易扩散，因此有时铜扩散到氧化物230而导致晶体管200的电特性降低。于是，例如，作为绝缘体214使用铜透过性低的氧化铝或氧化铪等材料，可以抑制铜扩散。
不一定必须设置导电体205、绝缘体214及绝缘体216。在此情况下，导电体203的一部分可以被用作第二栅电极。
绝缘体210及绝缘体214优选被用作抑制水或氢等杂质从衬底一侧进入晶体管200的阻挡绝缘膜。因此，作为绝缘体210及绝缘体214优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
例如，优选的是，作为绝缘体210使用氧化铝等，作为绝缘体214使用氮化硅等。由此，可以抑制氢、水等杂质从与绝缘体210及绝缘体214相比更靠近衬底一侧扩散到晶体管200一侧。此外，可以抑制绝缘体224等中的氧扩散到与绝缘体210及绝缘体214相比更靠近衬底一侧。
此外，通过在导电体203上层叠导电体205，可以在导电体203与导电体205之间设置绝缘体214。在此，即使作为导电体203的第二导电体使用铜等容易扩散的金属，通过作为绝缘体214设置氮化硅等也可以抑制该金属扩散到绝缘体214上方的层。
被用作层间膜的绝缘体212、绝缘体216及绝缘体280的介电常数优选比绝缘体210或绝缘体214低。通过将介电常数较低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
作为绝缘体212、绝缘体216及绝缘体280，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体220、绝缘体222及绝缘体224被用作栅极绝缘体。
在此，作为接触于氧化物230的绝缘体224优选使用包含超过化学计量组成的氧的绝缘体。换言之，优选在绝缘体224中形成有过剩氧区域。通过以与氧化物230接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物230中的氧缺陷，从而可以提高晶体管200的可靠性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy：热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3，或者3.0×1020atoms/cm3以上的氧化物膜。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下的范围内。
当绝缘体224具有过剩氧区域时，绝缘体222优选具有抑制氧(例如，氧原子、氧分子等)中的至少一个的扩散的功能(不容易使上述氧透过)。
通过使绝缘体222具有抑制氧的扩散的功能，绝缘体224所包括的过剩氧区域的氧可以高效地供应给氧化物230而不扩散到绝缘体220一侧。另外，可以抑制导电体205与绝缘体224所包括的过剩氧区域的氧起反应。
作为绝缘体222，例如优选使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用包含铝和铪中的一方或双方的氧化物的绝缘体，该绝缘体是具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时，绝缘体222被用作抑制氧从氧化物230释放或氢等杂质从晶体管200的周围部进入氧化物230的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体220优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，通过将high-k材料的绝缘体与绝缘体220组合，可以具有热稳定性且相对介电常数高的叠层结构。
绝缘体220、绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化物230c。当在氧化物230b之下设置有氧化物230a时，可以防止杂质从形成在氧化物230a下的结构物扩散到氧化物230b。当在氧化物230b之上设置有氧化物230c时，可以防止杂质从形成在氧化物230c的上方的结构物扩散到氧化物230b。
另外，氧化物230优选具有各金属原子的原子个数比互不相同的氧化物的叠层结构。具体而言，用于氧化物230a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物230b的金属氧化物的构成元素中的元素M的原子个数比。另外，用于氧化物230a的金属氧化物中的相对于In元素的M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于In的元素M的原子个数比。另外，用于氧化物230b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物230a的金属氧化物中的相对于元素M的In的原子个数比。另外，氧化物230c可以使用可用于氧化物230a或氧化物230b的金属氧化物。
优选的是，使氧化物230a及氧化物230c的导带底的能量高于氧化物230b的导带底的能量。换言之，氧化物230a及氧化物230c的电子亲和势优选小于氧化物230b的电子亲和势。
在此，在氧化物230a、氧化物230b及氧化物230c的接合部中，导带底的能级平缓地变化。换言之，氧化物230a、氧化物230b及氧化物230c的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面以及氧化物230b与氧化物230c的界面的混合层的缺陷态密度。
具体而言，通过使氧化物230a与氧化物230b、以及氧化物230b与氧化物230c包含氧之外的共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物230b为In-Ga-Zn氧化物的情况下，作为氧化物230a及氧化物230c优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物230b。通过使氧化物230a及氧化物230c具有上述结构，可以降低氧化物230a与氧化物230b的界面及氧化物230b与氧化物230c的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，晶体管200可以得到高通态电流。
当晶体管200成为导通状态时，区域231a或区域231b被用作源区域或漏区域。另一方面，区域234的至少一部分被用作沟道形成区域。当在区域231与区域234之间设置有区域232时，可以增大晶体管200的通态电流且可以减小晶体管200的非导通时的泄漏电流(关态电流)。
通过在晶体管200中设置区域232可以防止在被用作源区域及漏区域的区域231与形成沟道的区域234之间形成高电阻区域，而可以增高晶体管的通态电流及迁移率。当包括区域232时，在沟道长度方向上源区域及漏区域不与第一栅电极(导电体260)重叠，由此可以抑制在两者之间形成不需要的电容。另外，当包括区域232时，可以减小非导通时的泄漏电流。
因此，通过适当地选择各区域的范围，可以容易地提供具有符合电路设计要求的电特性的晶体管。
作为氧化物230优选使用被用作氧化物半导体的金属氧化物(以下，也称为氧化物半导体)。例如，作为成为区域234的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
由于使用氧化物半导体的晶体管在非导通状态下的泄漏电流极小，所以可以提供一种功耗低的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管。
绝缘体250被用作栅极绝缘体。绝缘体250优选以与氧化物230c的顶面接触的方式配置。绝缘体250优选使用包含过剩氧的绝缘体形成。例如，优选使用在热脱附谱分析(TDS分析)中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，进一步优选为2.0×1019atoms/cm3，或者3.0×1020atoms/cm3的绝缘体。另外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下的范围内。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体250以与氧化物230c的顶面接触的方式设置包含过剩氧的绝缘体，可以高效地从绝缘体250对氧化物230b的区域234供应氧。与绝缘体224同样，优选绝缘体250中的水或氢等杂质的浓度得到降低。绝缘体250的厚度优选为1nm以上且20nm以下。
另外，为了将绝缘体250所包含的过剩氧高效地供应到氧化物230，也可以设置金属氧化物252。因此，金属氧化物252优选抑制从绝缘体250的氧扩散。通过设置抑制氧的扩散的金属氧化物252，从绝缘体250到导电体260的过剩氧的扩散得到抑制。换言之，可以抑制供应到氧化物230的过剩氧的减少。另外，可以抑制因过剩氧导致的导电体260的氧化。
另外，金属氧化物252可以被用作第一栅极的一部分。例如，可以将可用作氧化物230的氧化物半导体用作金属氧化物252。在此情况下，通过利用溅射法形成导电体260，可以降低金属氧化物252的电阻值使其变为导电体。可以将其称为OC(Oxide Conductor)电极。
另外，金属氧化物252有时被用作栅极绝缘体的一部分。因此，在将氧化硅或氧氮化硅等用于绝缘体250的情况下，作为金属氧化物252优选使用作为相对介电常数高的high-k材料的金属氧化物。通过采用该叠层结构，可以形成具有热稳定性且相对介电常数高的叠层结构。因此，可以在保持物理厚度的同时降低在晶体管工作时施加的栅极电位。另外，可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。
虽然示出晶体管200中的金属氧化物252是单层的结构，但是也可以采用两层以上的叠层结构。例如，可以将被用作栅电极的一部分的金属氧化物与被用作栅极绝缘体的一部分的金属氧化物层叠。
当将金属氧化物252用作栅电极时，可以在不减弱来自导电体260的电场的影响的情况下提高晶体管200的通态电流。另外，当将金属氧化物252用作栅极绝缘膜时，通过利用绝缘体250及金属氧化物252的物理厚度保持导电体260与氧化物230之间的距离，可以抑制导电体260与氧化物230之间的泄漏电流。由此，通过设置绝缘体250及金属氧化物252的叠层结构，可以容易调节导电体260与氧化物230之间的物理距离及从导电体260施加到氧化物230的电场强度。
具体而言，可以通过使可用于氧化物230的氧化物半导体低电阻化来将其用作金属氧化物252。或者，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的热履历中不容易晶化，所以是优选的。注意，金属氧化物252不是必需的构成要素，可以根据所需的晶体管特性适当地设计。
被用作第一栅电极的导电体260包括导电体260a及导电体260a上的导电体260b。与导电体205的第一导电体同样，导电体260a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电体260a具有抑制氧的扩散的功能时，可以抑制绝缘体250及金属氧化物252所包含的过剩氧使导电体260b氧化而导致导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。
另外，作为导电体260b优选使用以钨、铜或铝为主要成分的导电材料。另外，由于导电体260被用作布线，所以优选使用导电性高的导电体。例如，作为导电体260b可以使用以钨、铜或铝为主要成分的导电材料。另外，导电体260b可以具有叠层结构，例如可以具有钛、氮化钛与上述导电材料的叠层。
如图28C所示，当导电体205延伸到氧化物230的与沟道宽度交叉的端部的外侧的区域时，导电体260优选在该区域隔着绝缘体250与导电体205重叠。就是说，在氧化物230的侧面的外侧，优选由导电体205、绝缘体250和导电体260形成叠层结构。
当具有上述结构时，在对导电体260及导电体205供应电位的情况下，从导电体260产生的电场和从导电体205产生的电场连接，可以覆盖形成在氧化物230中的沟道形成区域。
就是说，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕区域234的沟道形成区域。
另外，可以在导电体260b上设置被用作阻挡膜的绝缘体270。作为绝缘体270优选使用具有抑制水或氢等杂质及氧的透过的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。由此，可以防止导电体260因来自绝缘体270的上方的氧而氧化。另外，可以抑制来自绝缘体270的上方的水或氢等杂质通过导电体260及绝缘体250进入氧化物230中。
优选在绝缘体270上配置被用作硬掩模的绝缘体271。通过设置绝缘体271，可以以使导电体260的侧面与衬底表面大致垂直的方式对导电体260进行加工，具体而言，可以使导电体260的侧面与衬底表面所形成的角度为75度以上且100度以下，优选为80度以上且95度以下。通过将导电体260加工为上述形状，可以将随后形成的绝缘体275形成为所希望的形状。
另外，也可以通过作为绝缘体271使用抑制水或氢等杂质及氧的透过的功能的绝缘材料，来将绝缘体271兼作用阻挡膜。在此情况下，也可以不设置绝缘体270。
被用作缓冲层的绝缘体275以与氧化物230c的侧面、绝缘体250的侧面、金属氧化物252的侧面、导电体260的侧面及绝缘体270的侧面接触的方式设置。
例如，作为绝缘体275优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，由于氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅、具有空孔的氧化硅可以在后面的工序中容易地形成过剩氧区域，所以是优选的。
另外，绝缘体275优选包含过剩氧区域。通过作为绝缘体275使用加热时释放氧的绝缘体并以与氧化物230c及绝缘体250接触的方式设置，可以高效地从绝缘体250对氧化物230b的区域234供应氧。此外，优选减少绝缘体275中的水或氢等杂质的浓度。
绝缘体273至少设置在氧化物230的区域231及绝缘体275上。通过利用溅射法形成绝缘体273，可以在绝缘体275中形成过剩氧区域。由此可以将氧从该过剩氧区域供应到氧化物230。另外，通过在氧化物230的区域231上形成绝缘体273，可以将氧化物230中的氢抽出到绝缘体273。
例如，作为绝缘体273，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。
优选在绝缘体274上形成被用作层间膜的绝缘体280。与绝缘体224等同样，优选绝缘体280中的水或氢等杂质的浓度得到降低。
导电体240a与被用作晶体管200的源区域和漏区域中的一个的区域231a接触，导电体240b与被用作晶体管200的源区域和漏区域中的另一个的区域231b接触。因此，导电体240a可以被用作源电极和漏电极中的一个，导电体240b可以被用作源电极和漏电极中的另一个。
如图28D所示，导电体240b优选与氧化物230的侧面重叠。导电体240a也是同样的。尤其优选的是导电体240a及导电体240b重叠于氧化物230的与沟道宽度方向交叉的侧面的A5一侧的侧面和A6一侧的侧面中的一个或两个。另外，也可以采用导电体240a及导电体240b重叠于氧化物230的与沟道长度方向交叉的侧面的A1一侧(A2一侧)的结构。如此，通过使导电体240a及导电体240b与将成为源区域或漏区域的区域231以及氧化物230的侧面重叠，可以在不增加导电体240a及导电体240b与晶体管200的接触部的投影面积的情况下增大接触部的接触面积，而降低导电体240a及导电体240b与晶体管200的接触电阻。由此，可以在实现晶体管的源电极及漏电极的微型化的同时提高通态电流。
导电体240a及导电体240b优选使用以钨、铜或铝为主要成分的导电材料。此外，导电体240a及导电体240b也可以具有叠层结构。
例如，在绝缘体280、绝缘体274及绝缘体273中形成开口时，有时氧化物230中的区域231的低电阻区域被去除而露出没被低电阻化的氧化物230。在此情况下，作为用于导电体240中的与氧化物230接触的导电体(以下，也称为导电体240的第一导电体)，优选使用金属膜、包含金属元素的氮化膜或包含金属元素的氧化膜。换言之，当没被低电阻化的氧化物230与导电体240的第一导电体接触时，金属化合物或氧化物230中形成氧缺陷，氧化物230的区域231被低电阻化。因此，通过降低与导电体240的第一导电体接触的氧化物230的电阻，可以降低氧化物230与导电体240的接触电阻。因此，导电体240的第一导电体例如优选包含铝、钌、钛、钽和钨等金属元素。
当作为导电体240采用叠层结构时，作为与绝缘体280、绝缘体274及绝缘体273接触的导电体优选与导电体205的第一导电体等同样地使用具有抑制水或氢等杂质的透过的功能的导电材料。例如，优选使用钽、氮化钽、钛、氮化钛、钌或氧化钌等。具有抑制水或氢等杂质的透过的功能的导电材料可以是单层或叠层。通过使用该导电材料，可以防止氢或水等杂质从绝缘体280的上方的层通过导电体240a及导电体240b进入氧化物230。
虽然未图示，但是可以以与导电体240a的顶面及导电体240b的顶面接触的方式配置被用作布线的导电体。被用作布线的导电体优选使用以钨、铜或铝为主要成分的导电材料。此外，该导电体也可以为叠层结构，例如可以为钛、氮化钛与上述导电材料的叠层。另外，与导电体203等同样，该导电体可以填埋于绝缘体的开口中。
<半导体装置的构成材料>
以下，对能够用于包括晶体管200的半导体装置的构成材料进行说明。
[衬底]
作为形成半导体装置的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。另外，作为半导体衬底，例如可以举出由硅或锗等构成的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。再者，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如有SOI(Silicon On Insulator；绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
此外，作为衬底也可以使用柔性衬底。作为在柔性衬底上设置晶体管的方法，也可以举出如下方法：在非柔性衬底上形成晶体管之后，剥离晶体管而将该晶体管转置到柔性衬底上。在此情况下，优选在非柔性衬底与晶体管之间设置剥离层。另外，衬底也可以具有伸缩性。此外，衬底可以具有在停止弯曲或拉伸时恢复为原来的形状的性质。或者，也可以具有不恢复为原来的形状的性质。衬底例如包括具有如下厚度的区域：5μm以上且700μm以下，优选为10μm以上且500μm以下，更优选为15μm以上且300μm以下。通过将衬底形成得薄，可以实现包括晶体管的半导体装置的轻量化。另外，通过将衬底形成得薄，即便在使用玻璃等的情况下也有时会具有伸缩性或在停止弯曲或拉伸时恢复为原来的形状的性质。因此，可以缓和因掉落等而衬底上的半导体装置受到的冲击等。即，可以提供一种耐久性高的半导体装置。
作为柔性衬底，例如可以使用金属、合金、树脂或玻璃或者其纤维等。此外，作为衬底，也可以使用包含纤维的薄片、薄膜或箔等。柔性衬底的线性膨胀系数越低，因环境而发生的变形越得到抑制，所以是优选的。作为柔性衬底，例如使用线性膨胀系数为1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。尤其是芳族聚酰胺的线性膨胀系数较低，因此适用于柔性衬底。
[绝缘体]
作为绝缘体，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物以及金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数较低的材料用于被用作层间膜的绝缘体，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘体的功能选择材料。
作为相对介电常数较高的绝缘体，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
作为相对介电常数较低的绝缘体，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
另外，尤其是，氧化硅及氧氮化硅具有热稳定性。因此，例如通过与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸树脂等。例如，通过组合氧化硅及氧氮化硅与相对介电常数较高的绝缘体，可以实现具有热稳定性且相对介电常数高的叠层结构。
通过使用具有抑制氢等杂质及氧的透过的功能的绝缘体围绕使用氧化物半导体的晶体管，能够使晶体管的电特性稳定。
作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘体，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
例如，作为绝缘体273，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。另外，氧化铪的阻挡性比氧化铝低，但是通过增加其厚度，可以提高阻挡性。因此，通过调节氧化铪的厚度，可以适当地调节氢及氮的添加量。
例如，被用作栅极绝缘体的一部分的绝缘体224及绝缘体250优选为包含过剩氧区域的绝缘体。例如，通过将包含过剩氧区域的氧化硅或者氧氮化硅接触于氧化物230，可以填补氧化物230所包含的氧缺陷。
另外，例如，作为被用作栅极绝缘体的一部分的绝缘体222，可以使用包含铝、铪和镓中的一种或多种的氧化物的绝缘体。尤其是，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。
例如，作为绝缘体220，优选使用具有热稳定性的氧化硅或氧氮化硅。通过使栅极绝缘体为具有热稳定性的膜与相对介电常数高的膜的叠层结构，可以在保持物理厚度的同时减少栅极绝缘体的等效氧化物厚度(EOT)。
通过采用上述叠层结构，可以提高通态电流，而无需减少来自栅电极的电场的影响。另外，通过利用栅极绝缘体的物理厚度，来保持栅电极与形成沟道的区域之间的距离，由此可以抑制栅电极与沟道形成区域之间的泄漏电流。
绝缘体212、绝缘体216、绝缘体271、绝缘体275及绝缘体280优选包括相对介电常数低的绝缘体。例如，上述绝缘体优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。或者，上述绝缘体优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅与树脂的叠层结构。因为氧化硅及氧氮化硅具有热稳定性，所以通过与树脂组合，可以实现具有热稳定性且相对介电常数低的叠层结构。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸树脂等。
作为绝缘体210、绝缘体214、绝缘体270及绝缘体273，可以使用具有抑制氢等杂质及氧的透过的功能的绝缘体。作为绝缘体270及绝缘体273，例如可以使用氧化铝、氧化铪、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
[导电体]
作为导电体优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟和钌等的金属元素中的一种以上的材料。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
另外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，在将氧化物用于晶体管的沟道形成区域的情况下，作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电体，优选使用包含氧及包含在形成沟道的金属氧化物中的金属元素的导电材料。或者，也可以使用包含上述金属元素及氮的导电材料。例如，也可以使用氮化钛、氮化钽等包含氮的导电材料。或者，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。或者，也可以使用包含氮的铟镓锌氧化物。通过使用上述材料，有时可以俘获形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等进入的氢。
作为导电体260、导电体203、导电体205及导电体240优选使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟和钌等的金属元素中的一种以上的材料。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
[金属氧化物]
作为氧化物230，优选使用被用作氧化物半导体的金属氧化物(以下，也称为氧化物半导体)。以下，将说明可用于本发明的氧化物230的金属氧化物。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，除此之外，优选还包含铝、镓、钇或锡等。或者，也可以包含硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种。
在此，考虑金属氧化物是包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡等。作为可用作元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metal oxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[金属氧化物的构成]
以下，对可用于在本发明的一个方式中公开的晶体管的CAC(Cloud-AlignedComposite)-OS的构成进行说明。
在本说明书等中，有时记载为CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
CAC-OS或CAC-metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC-metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC-metaloxide具有开关功能(控制开启/关闭的功能)。通过在CAC-OS或CAC-metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，CAC-OS或CAC-metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时观察到其边缘模糊而以云状连接的导电性区域。
此外，在CAC-OS或CAC-metal oxide中，导电性区域和绝缘性区域有时以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CAC-metal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该构成中，当使载流子流过时，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分通过与具有宽隙的成分的互补作用，与具有窄隙的成分联动而使载流子流过具有宽隙的成分。因此，在将上述CAC-OS或CAC-metaloxide用于晶体管的沟道形成区域时，在晶体管的导通状态中可以得到高电流驱动力，即大通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC-metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
[金属氧化物的结构]
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axisaligned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形或七角形等晶格排列。另外，在CAAC-OS中，即使在畸变附近也观察不到明确的晶界(grainboundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M，Zn)层)。另外，铟和元素M彼此可以取代，在用铟取代(M，Zn)层中的元素M的情况下，也可以将该层表示为(In，M，Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In，M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧缺陷等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，包含CAAC-OS的金属氧化物具有高耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体(金属氧化物)具有各种结构及各种特性。能够用于本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
[具有金属氧化物的晶体管]
接着，说明将上述金属氧化物用于晶体管的沟道形成区域的情况。
通过将上述金属氧化物用于晶体管的沟道形成区域，可以实现场效应迁移率高的晶体管。另外，可以实现可靠性高的晶体管。
另外，优选将载流子密度低的金属氧化物用于晶体管。在要降低金属氧化物膜的载流子密度的情况下，可以降低金属氧化物膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。例如，金属氧化物中的载流子密度可以低于8×1011/cm3，优选低于1×1011/cm3，更优选低于1×1010/cm3，且为1×10-9/cm3以上。
此外，高纯度本征或实质上高纯度本征的金属氧化物膜具有较低的缺陷态密度，因此有时具有较低的陷阱态密度。
此外，被金属氧化物的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样工作。因此，在陷阱态密度高的金属氧化物中具有沟道形成区域的晶体管的电特性有时不稳定。
因此，为了使晶体管的电特性稳定，减少金属氧化物中的杂质浓度是有效的。为了减少金属氧化物中的杂质浓度，优选还减少附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[杂质]
在此，说明金属氧化物中的各杂质的影响。
在金属氧化物包含第14族元素之一的硅或碳时，在金属氧化物中形成缺陷能级。因此，将金属氧化物中或金属氧化物的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion MassSpectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，当金属氧化物包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，作为沟道形成区域使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选减少金属氧化物中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的金属氧化物中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当金属氧化物包含氮时，容易产生作为载流子的电子，使载流子密度增高，而n型化。其结果是，在将包含氮的金属氧化物用于沟道形成区域的晶体管容易具有常开启特性。因此，在该金属氧化物中，优选尽可能地减少沟道形成区域中的氮。例如，利用SIMS测得的金属氧化物中的氮浓度低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧缺陷。当氢进入该氧缺陷时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，作为沟道形成区域使用包含氢的金属氧化物的晶体管容易具有常开启特性。由此，优选尽可能减少金属氧化物中的氢。具体而言，在金属氧化物中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
(实施方式4)
在本实施方式中，参照图30及图31对将在上述实施方式中说明的半导体装置及存储装置等应用于电子构件的例子以及包括该电子构件的电子设备的例子进行说明。
<电子构件>
首先，参照图30A对将在上述实施方式中说明的半导体装置及存储装置等应用于电子构件的例子进行说明。注意，电子构件也被称为半导体封装或IC用封装。该电子构件根据端子取出方向或端子的形状具有多个不同规格和名称。在本实施方式中，说明其一个例子。
电子构件可以通过组装工序(后工序)，在印刷电路板上集成多个能够装卸的构件而制造。
后工序可以通过进行图30A所示的各工序完成。具体而言，在包括由前工序得到的半导体装置及/或存储装置等的元件衬底完成(步骤S1)之后，研磨衬底的背面(步骤S2)。通过在此阶段使衬底薄膜化，可以减少在前工序中产生的衬底的翘曲等，而实现构件的小型化。
研磨衬底的背面且进行将衬底分成多个芯片的切割(dicing)工序。并且，进行将被切割的各芯片安装于引线框架上并实现接合的芯片接合(die bonding)工序(步骤S3)。该芯片接合工序中的芯片与引线框架的粘接可以根据产品适当地选择合适的方法，如利用树脂的粘接或利用胶带的粘接等。另外，在芯片接合工序中，也可以将各芯片安装于插入物(interposer)上而实现接合。
在本实施方式中，在衬底的一个表面形成有元件的情况下，将衬底的一个表面称为表面，并将衬底的另一个表面(该衬底的没形成有元件一侧的表面)称为背面。
接着，进行将引线框架的引线与芯片上的电极通过金属细线(wire)电连接的引线键合(wire bonding)(步骤S4)。作为金属细线可以使用银线或金线。此外，引线键合可以使用球键合(ball bonding)或楔键合(wedge bonding)。
对进行了引线键合后的芯片实施由环氧树脂等密封的模塑(molding)工序(步骤S5)。通过进行模塑工序，使电子构件的内部被树脂填充，可以减轻机械外力所导致的对内置的电路部及金属细线的损伤，还可以降低因水分或灰尘所导致的特性劣化。
接着，对引线框架的引线进行电镀处理。并且，对引线进行切断及成型加工(步骤S6)。通过该电镀处理可以防止引线生锈，可以更加确实地进行之后将引线安装于印刷电路板时的焊接。
接着，对封装表面实施印字处理(marking)(步骤S7)。并在经过最终的检验工序(步骤S8)后完成电子构件(步骤S9)。
上面说明的电子构件可以包括上述实施方式所说明的半导体装置及/或存储装置等。因此，可以实现高可靠性的电子构件。此外，可以实现每单位面积的存储容量大的电子构件。因此，若使用相同的存储电容，则可以实现更小且轻量的电子构件。
图30B示出完成的电子构件的立体示意图。在图30B中，作为电子构件的一个例子，示出QFP(Quad Flat Package：四侧引脚扁平封装)的立体示意图。图30B所示的电子构件4700包括引线4701及电路部4703。图30B所示的电子构件4700例如安装于印刷电路板4702。通过组合多个这样的电子构件4700并使其在印刷电路板4702上彼此电连接，可以安装于电子设备的内部。完成的电路板4704设置于电子设备等的内部。
<电子设备>
接着，对应用上述电子构件的电子设备进行说明。
通过使用本发明的一个方式，可以实现每单位面积的存储电容大的电子设备。因此，可以实现若使用相同的存储电容，则可以实现更小且轻量的电子设备。
本发明的一个方式的半导体装置可以用于显示设备、个人计算机或具备记录媒体的图像再现装置(典型的是，能够播放记录媒体如DVD(Digital Versatile Disc：数字通用磁盘)等并具有可以显示其图像的显示器的装置)。另外，作为可以使用根据本发明的一个方式的半导体装置的电子设备，可以举出移动电话、包括便携式游戏机的游戏机、便携式信息终端、电子书阅读器、视频摄像机、数码相机等影像拍摄装置、护目镜型显示器(头部安装显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)、自动售货机以及医疗设备等。图31示出这些电子设备的具体例子。
图31A是便携式游戏机，包括框体5201、框体5202、显示部5203、显示部5204、麦克风5205、扬声器5206、操作键5207以及触屏笔5208等。本发明的一个方式的半导体装置可用于便携式游戏机的各种集成电路。注意，虽然图31A所示的便携式游戏机包括两个显示部5203和显示部5204，但是便携式游戏机所包括的显示部的个数不限于此。
图31B是便携式信息终端，包括第一框体5601、第二框体5602、第一显示部5603、第二显示部5604、连接部5605、操作键5606等。本发明的一个方式的半导体装置可用于便携式信息终端的各种集成电路。第一显示部5603设置在第一框体5601中，而第二显示部5604设置在第二框体5602中。并且，第一框体5601和第二框体5602由连接部5605连接，由连接部5605可以改变第一框体5601和第二框体5602之间的角度。第一显示部5603的影像也可以根据连接部5605所形成的第一框体5601和第二框体5602之间的角度切换。另外，也可以对第一显示部5603和第二显示部5604中的至少一个使用附加有位置输入功能的显示装置。另外，可以通过在显示装置设置触摸面板来附加位置输入功能。或者，也可以通过在显示装置的像素部设置也称为光电传感器的光电转换元件来附加位置输入功能。
图31C是笔记本型个人计算机，包括框体5401、显示部5402、键盘5403以及指向装置5404等。本发明的一个方式的半导体装置可用于笔记本式个人计算机的各种集成电路。
图31D是可穿戴终端之一种的智能手表，包括框体5901、显示部5902、操作按钮5903、表把5904、表带扣5905等。本发明的一个方式的半导体装置可用于智能手表的各种集成电路。另外，也可以将附加有位置输入功能的显示装置用于显示部5902。另外，可以通过在显示装置设置触摸面板来附加位置输入装置的功能。或者，也可以通过在显示装置的像素部设置也称为光电传感器的光电转换元件来附加位置输入装置的功能。另外，作为操作按钮5903，可以具有启动智能手表的电源开关、操作智能手表的软件的按钮、调整音量的按钮和使显示部5902点灯或关灯的按钮等中的至少一个。另外，在图31D所示的智能手表中示出两个操作按钮5903，但是智能手表所包括的按钮的数量不局限于此。另外，表把5904被用作调智能手表的时间的表冠。另外，表把5904除了调整时间以外还可以被用作操作智能手表的软件的输入接口。此外，图31D所示的智能手表为包括表把5904的结构，但是不局限于此，也可以为不具有表把5904的结构。
图31E是视频摄像机，包括第一框体5801、第二框体5802、显示部5803、操作键5804、透镜5805、连接部5806等。本发明的一个方式的半导体装置可用于视频摄像机的各种集成电路。操作键5804及透镜5805设置在第一框体5801中，而显示部5803设置在第二框体5802中。并且，第一框体5801和第二框体5802由连接部5806连接，由连接部5806可以改变第一框体5801和第二框体5802之间的角度。显示部5803的影像也可以根据连接部5806所形成的第一框体5801和第二框体5802之间的角度切换。
图31F是汽车，包括车身5701、车轮5702、仪表盘5703及灯5704等。本发明的一个方式的半导体装置可用于汽车的各种集成电路。
图31G示出电冷藏冷冻箱，包括外壳5301、冷藏室门5302、冷冻室门5303等。本发明的一个方式的半导体装置可用于电冷藏冷冻箱的各种集成电路。
图31H示出具有信息终端的功能的移动电话机，包括框体5501、显示部5502、麦克风5503、扬声器5504以及操作按钮5505。本发明的一个方式的半导体装置可用于移动电话机的各种集成电路。另外，也可以将附加有位置输入功能的显示装置用于显示部5502。另外，可以通过在显示装置设置触摸面板来附加位置输入装置的功能。或者，也可以通过在显示装置的像素部设置也称为光电传感器的光电转换元件来附加位置输入装置的功能。另外，作为操作按钮5505，可以具有启动移动电话机的电源开关、操作移动电话机的软件的按钮、调整音量的按钮和使显示部5502点灯或关灯的按钮等中的任一个。另外，在图31H所示的移动电话机中示出两个操作按钮5505，但是移动电话机所包括的按钮的数量不局限于此。此外，虽然未图示，但是图31H所示的移动电话机也可以包括相机。此外，虽然未图示，但是图31H所示的移动电话机也可以包括发光装置，其用途为闪光或照明。此外，虽然未图示，但是在图31H所示的移动电话机中，框体5501的内部可具有传感器(具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线等)。尤其是，通过设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，可以判断图31H所示的移动电话机的方向(相对于垂直方向移动电话机朝向哪个方向)而根据移动电话机的方向自动进行显示部5502的屏面显示的切换。另外，尤其是，通过设置具有取得指纹、静脉、虹膜、声纹等生物信息的传感器的检测装置，可以实现具有生物识别功能的移动电话机。
接着，说明可以具备本发明的一个方式的半导体装置或存储装置的显示装置的使用例子。作为一个例子，显示装置具有像素。例如，像素具有晶体管或显示元件。或者，显示装置具有驱动像素的驱动电路。例如，驱动电路具有晶体管。例如，这些晶体管可以使用其他实施方式所示的晶体管。
例如，在本说明书等中，显示元件、作为包含显示元件的装置的显示装置、发光元件以及作为包含发光元件的装置的发光装置能够采用各种模式或者能够包括各种元件。显示元件、显示装置、发光元件以及发光装置例如可以使用下述中至少一个：EL(电致发光)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件)；LED芯片(白色LED芯片、红色LED芯片、绿色LED芯片以及蓝色LED芯片等)；晶体管(对应于电流发射光的晶体管)；PDP(Plasma Display Panel：等离子体显示面板)；电子发射元件；使用碳纳米管的显示元件；电子墨水；液晶元件；电润湿(electrowetting)元件；电泳元件；使用MEMS(微电子机械系统)的显示元件(例如，光栅光阀(GLV)、数字微镜设备(DMD)、DMS(数码微快门)、MIRASOL(在日本注册的商标)、IMOD(干涉调制)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件、压电陶瓷显示器等))；以及量子点等。除此以外，显示元件、显示装置、发光元件或发光装置还可以包括对比度、亮度、反射率、透射率等因电作用或磁作用而产生变化的显示媒体。作为使用EL元件的显示装置的一个例子，有EL显示器等。作为使用电子发射元件的显示装置的例子，有场致发射显示器(FED)或SED方式平面型显示器(SED：Surface-conduction Electron-emitter Display：表面传导电子发射显示器)等。作为使用液晶元件的显示装置的一个例子，有液晶显示器(透射型液晶显示器、半透射型液晶显示器、反射型液晶显示器、直观型液晶显示器、投射型液晶显示器)等。作为使用电子墨水、电子粉流体(在日本注册的商标)或电泳元件的显示装置的一个例子，有电子纸等。作为在各像素中使用量子点的显示装置的一个例子，有量子点显示器等。量子点可以不用作显示元件而用作液晶显示装置等中的背光的一部分。通过使用量子点，可以进行色纯度高的显示。注意，当实现半透射型液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部具有作为反射电极的功能即可。例如，使像素电极的一部分或全部包含铝、银等即可。并且，此时也可以将SRAM等存储电路设置在反射电极下方。由此，可以进一步降低功耗。注意，当使用LED芯片时，也可以在LED芯片的电极或氮化物半导体下配置石墨烯或石墨。石墨烯或石墨也可以为层叠有多个层的多层膜。如此，通过设置石墨烯或石墨，可以更容易地在其上形成氮化物半导体，如具有结晶的n型GaN半导体层等。并且，在其上设置具有结晶的p型GaN半导体层等，由此能够构成LED芯片。另外，也可以在石墨烯或石墨与具有结晶的n型GaN半导体层之间设置AlN层。此外，LED芯片所包括的GaN半导体层也可以通过MOCVD形成。注意，也可以通过设置石墨烯，以溅射法形成LED芯片所包括的GaN半导体层。另外，在使用MEMS的显示元件中，可以在显示元件被密封的空间(例如，配置有显示元件的元件衬底与与元件衬底对置的对置衬底之间)中配置干燥剂，可以防止MEMS等由于水分导致发生故障或劣化。
本实施方式可以与其他实施方式等所记载的结构适当地组合而实施。
[符号说明]
100：存储装置、101：存储部、102：驱动电路部、103：驱动电路部、104：驱动电路部、105：驱动电路部、111：存储元件、112：晶体管、113：晶体管、114：晶体管、115：电容器、116：晶体管。

Claims (6)

1.一种半导体装置，包括：
第一至第三晶体管；以及
电容器，
其中，所述第一晶体管的栅极与第一布线电连接，
所述第一晶体管的背栅极与第二布线电连接，
所述第一晶体管的源极和漏极中的一个与所述第二布线电连接，
所述第一晶体管的源极和漏极中的另一个与所述电容器的一个电极电连接，
所述电容器的另一个电极与第三布线电连接，
所述第二晶体管的栅极与所述电容器的一个电极电连接，
所述第二晶体管的背栅极与第四布线电连接，
所述第二晶体管的源极和漏极中的一个与所述第四布线电连接，
所述第二晶体管的源极和漏极中的另一个与所述第三晶体管的源极和漏极的一个电连接，
所述第三晶体管的源极和漏极中的另一个与第五布线电连接，
并且，所述第三晶体管的栅极与第六布线电连接。
2.根据权利要求1所述的半导体装置，
其中所述第三晶体管的栅极与所述第三晶体管的背栅极电连接。
3.根据权利要求1或2所述的半导体装置，
其中所述第一晶体管的半导体层包含氧化物半导体。
4.一种储存装置，包括：
包括根据权利要求1或2所述的半导体装置的存储元件；以及
驱动电路。
5.根据权利要求4所述的存储装置，
其中所述半导体装置与所述驱动电路重叠。
6.根据权利要求4所述的存储装置，
其中所述存储元件具有储存多值信息的功能。
CN201880033233.8A 2017-05-19 2018-05-11 半导体装置或存储装置 Pending CN110692099A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-099788 2017-05-19
JP2017099788 2017-05-19
PCT/IB2018/053278 WO2018211378A1 (ja) 2017-05-19 2018-05-11 半導体装置または記憶装置

Publications (1)

Publication Number Publication Date
CN110692099A true CN110692099A (zh) 2020-01-14

Family

ID=64274093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880033233.8A Pending CN110692099A (zh) 2017-05-19 2018-05-11 半导体装置或存储装置

Country Status (5)

Country Link
US (1) US11177262B2 (zh)
JP (1) JP7073356B2 (zh)
KR (1) KR20200009023A (zh)
CN (1) CN110692099A (zh)
WO (1) WO2018211378A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230043882A (ko) * 2020-07-31 2023-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN116801623A (zh) * 2023-08-07 2023-09-22 北京超弦存储器研究院 存储单元、存储器及其制造方法、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110135065A1 (en) * 2009-12-03 2011-06-09 Michael John Danyluk Magnetic coupler drive for x-ray tube anode rotation
US20150054571A1 (en) * 2013-08-21 2015-02-26 Semiconductor Energy Laboratory Co., Ltd. Charge pump circuit and semiconductor device including the same
US20160099258A1 (en) * 2014-10-06 2016-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2016126818A (ja) * 2014-12-26 2016-07-11 株式会社半導体エネルギー研究所 半導体装置、記憶装置及び電子機器
US20170117283A1 (en) * 2015-10-22 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device including the semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524699B2 (ja) 2007-10-17 2010-08-18 ソニー株式会社 表示装置
CN104681079B (zh) 2009-11-06 2018-02-02 株式会社半导体能源研究所 半导体装置及用于驱动半导体装置的方法
CN104600074A (zh) 2009-11-06 2015-05-06 株式会社半导体能源研究所 半导体装置
WO2011062058A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011065258A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145738A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
DE112011102837B4 (de) 2010-08-27 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Speichereinrichtung und Halbleitereinrichtung mit Doppelgate und Oxidhalbleiter
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
KR20150128820A (ko) 2013-03-14 2015-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법 및 반도체 장치
KR102074718B1 (ko) * 2013-09-25 2020-02-07 엘지디스플레이 주식회사 유기 발광 표시 장치
US9847406B2 (en) 2015-08-27 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, storage device, resistor circuit, display device, and electronic device
KR102613318B1 (ko) * 2015-12-28 2023-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10115741B2 (en) * 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10403204B2 (en) * 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
US10410571B2 (en) * 2016-08-03 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2018073706A1 (en) * 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device and operating method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110135065A1 (en) * 2009-12-03 2011-06-09 Michael John Danyluk Magnetic coupler drive for x-ray tube anode rotation
US20150054571A1 (en) * 2013-08-21 2015-02-26 Semiconductor Energy Laboratory Co., Ltd. Charge pump circuit and semiconductor device including the same
US20160099258A1 (en) * 2014-10-06 2016-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2016126818A (ja) * 2014-12-26 2016-07-11 株式会社半導体エネルギー研究所 半導体装置、記憶装置及び電子機器
US20170117283A1 (en) * 2015-10-22 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device including the semiconductor device

Also Published As

Publication number Publication date
WO2018211378A1 (ja) 2018-11-22
JPWO2018211378A1 (ja) 2020-03-19
JP7073356B2 (ja) 2022-05-23
KR20200009023A (ko) 2020-01-29
US20200111790A1 (en) 2020-04-09
US11177262B2 (en) 2021-11-16

Similar Documents

Publication Publication Date Title
JP6794572B2 (ja) トランジスタ
US10559612B2 (en) Signal processing circuit and semiconductor device including the signal processing circuit
JP6937957B1 (ja) 半導体装置、表示装置、表示モジュール、及び電子機器
CN107210227B (zh) 半导体装置及其制造方法
JP6717628B2 (ja) 半導体装置
US20200295006A1 (en) Semiconductor Device and Memory Device Including the Semiconductor Device
JP2020073954A (ja) 表示装置
JP2017168809A (ja) 半導体装置、又は該半導体装置を有する記憶装置
JP2016189460A (ja) 半導体装置およびその作製方法
JP2016157933A (ja) 半導体装置およびその製造方法
KR20150026875A (ko) 반도체 장치 및 그 제작 방법
TW201624708A (zh) 半導體裝置及記憶體裝置
CN105654896B (zh) 半导体装置、显示装置及电子设备
KR20160012920A (ko) 반도체 장치
JP2017091599A (ja) 半導体装置、記憶装置、電子機器、又は該半導体装置の駆動方法
JP7073356B2 (ja) 半導体装置または記憶装置
KR20190120299A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2017139047A (ja) 半導体装置の動作方法
JP2018098291A (ja) 半導体装置、及び半導体装置の動作方法
JP2018200933A (ja) 半導体装置、及び半導体装置の動作方法
CN116745836A (zh) 显示装置及电子设备
JP2019008855A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination