CN1420555A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN1420555A
CN1420555A CN02126233A CN02126233A CN1420555A CN 1420555 A CN1420555 A CN 1420555A CN 02126233 A CN02126233 A CN 02126233A CN 02126233 A CN02126233 A CN 02126233A CN 1420555 A CN1420555 A CN 1420555A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
projection electrode
resin bed
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02126233A
Other languages
English (en)
Other versions
CN100428449C (zh
Inventor
深泽则雄
川原登志实
森冈宗知
大泽满洋
松木浩久
小野寺正德
河西纯一
丸山茂幸
竹中正司
新间康弘
佐久间正夫
铃木义美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8276634A external-priority patent/JPH10125705A/ja
Priority claimed from JP09010683A external-priority patent/JP3137322B2/ja
Priority claimed from JP9181132A external-priority patent/JPH1126642A/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1420555A publication Critical patent/CN1420555A/zh
Application granted granted Critical
Publication of CN100428449C publication Critical patent/CN100428449C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/34—Feeding the material to the mould or the compression means
    • B29C2043/3444—Feeding the material to the mould or the compression means using pressurising feeding means located in the mould, e.g. plungers or pistons
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/36—Moulds for making articles of definite length, i.e. discrete articles
    • B29C43/361—Moulds for making articles of definite length, i.e. discrete articles with pressing members independently movable of the parts for opening or closing the mould, e.g. movable pistons
    • B29C2043/3615—Forming elements, e.g. mandrels or rams or stampers or pistons or plungers or punching devices
    • B29C2043/3628—Forming elements, e.g. mandrels or rams or stampers or pistons or plungers or punching devices moving inside a barrel or container like sleeve
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

具备下述工序：树脂密封工序，用于把已形成的配设有突出电极12的多个半导体器件11的衬底16装设到模具20的空腔28内，接着向突出电极12的配设位置供给树脂35密封突出电极12，形成树脂层13；突出电极露出工序，用于使已被树脂层13覆盖的突出电极12的至少顶端部分从树脂层13中露出来；分离工序，用于使衬底16与树脂层13一起切断分离成各个半导体器件。

Description

半导体装置及半导体装置的制造方法
本申请是申请日为1997年7月10日、申请号为97191078.2，发明名称为“半导体装置的制造方法、半导体装置制造用模具和半导体装置及其装配方法”的发明专利申请的分案申请。
技术领域
本发明涉及半导体装置的制造方法、半导体装置制造用模具和半导体装置，特别是涉及具有芯片尺寸封装构造的半导体装置的制造方法、半导体装置用模具和半导体装置。
背景技术
近些年来，随着对电子机器和装置的小型化的要求，人们正在谋求半导体装置的小型化和高密度化。因此，采用使半导体装置的形状极力接近半导体器件(芯片)的办法来谋求小型化。提出了所谓芯片尺寸封装构造的半导体装置的方案。
此外，当因高密度化而使之多管脚化且使半导体装置小型化时，则外部连接端子的步距将会变窄。为此，作为可以节省空间地形成比较多的外部连接端子的构造，进行了把突出电极用作外部端子的工作。
图1(A)示出了在现有的裸片(倒装芯片)装配中所用的半导体装置的一个例子。示于同图的半导体装置1，粗分起来，由半导体器件2(半导体芯片)和多个突出电极4等构成。
在半导体器件2的下表面上，例如，矩阵状地形成了多个将成为外部端子的突出电极4。该突出电极4由于是用焊锡等的软金属形成的电极，所以易于受损伤，因而难于实施装卸和测试。同样，半导体器件2由于也是裸露芯片状态，因而易于受损伤，因此和突出电极4一样难于实施装卸和测试。
此外，要想把上述的半导体装置1装配到装配基板5(例如，印刷布线基板)上去，如图1(B)所示，首先，要在装配基板5上形成已在半导体装置1上形成的突出电极4。接着，如图1(C)所示，在半导体器件2和装配基板5之间装填上所谓的填充区6(用带点的区域表示)。
该填充区6采用把比较具有流动性的树脂填充到在半导体器件2与装配基板5之间形成的间隙7(与突出电极的高度大致相等)中的办法形成。
设置这样地形成的填充区6的目的，是为了防止突出电极4与装配基板5的电极5a之间的接合部位，或突出电极4与半导体器件2的电极之间的接合部位，因基于半导体器件2和装配基板5之间的热膨胀之差而产生的应力，和因装配时的热而开放时所产生的加在半导体器件2与突出电极4之间的接合部上的应力而被破坏。
如上所述，填充区6从防止突出电极4与装配基板5之间的破坏(特别是电极与突出电极4之间的破坏)方面是有利的。然而，该填充区6由于必须填充到在半导体器件2与装配基板5之间形成的狭窄的间隙7中去，故填充作业很麻烦，而且，均匀地把填充区6配置到整个间隙7中去是困难的。因此，存在着尽管形成了填充区6，但仍会产生在突出电极4与电极5a之间的接合部或者在突出电极4于半导体器件2的电极之间的接合部上的破坏，降低装配中的可靠性的问题。
另外，上述半导体装置1，由于半导体器件2在露出到外部的状态下被配到基板5上，所以存在着强度弱，因而可靠性降低的问题。
再者，由于突出电极4的构成，是直接形成于已形成在半导体器件2的下表面上的电极焊盘上，所以电极焊盘的布局就原封不动地变成为突出电极4的布局。即，在上述的半导体装置中，由于不能在其内部走布线，所以存在着将成为外部连接端子的突出电极4的布局自由度低的问题。
发明内容
本发明就是有鉴于上述那些问题而发明的，目的是提供一种可以提高半导体装置的制造效率和可靠性的半导体装置的制造方法、半导体装置制造用模具和半导体装置。
此外，本发明的另一目的是提供一种可以提高半导体装置的端子布局的自由度，同时可以改善可靠性的半导体装置及其制造方法及其装配构造。
上述课题可以用下述的方案来解决。
在本发明的半导体装置的制造方法中，其特征是具备下述工序：树脂密封工序，用于把已形成了已配设有突出电极的多个半导体器件的基板装设到模具内，接着，向上述突出电极的配设位置上供给树脂，把上述突出电极和上述基板用上述树脂密封，形成树脂层；突出电极露出工序，用于用上述树脂使上述突出电极的至少顶端部分露出来；分离工序，用于与上述树脂层一起切断上述基板以分离成一个一个的半导体器件。
倘采用该构成，通过实施树脂密封工序，因为是脆弱的，故难装卸、测试的突出电极将变成已用树脂层进行了密封的状态。该树脂层起到保护表面和缓和在半导体器件的电极与突出电极之间的接合部上所发生的应力的作用。在接下来的突出电极露出工序中，进行使突出电极的至少是顶端部分露出来的处理。因此，在突出电极露出工序结束后的状态下，突出电极将变成可以与外部的电路基板等电连的状态。在接下来实施的分离工序中，与树脂层一起切断已形成了树脂层的基板以分离成一个一个的半导体器件。这样一来，就完成了各个半导体器件。这样一来，由于树脂层是在树脂密封工序中形成的，所以在装配半导体装置之际，不需要再进行填充区填充处理，因此可以使装配处理变得容易起来。还有，将成为树脂层的密封树脂，由于不是供给到半导体装置与装配基板之间的窄地方而是供给到基板的突出电极的配设面部上并用模具模铸成型，所以可以在整个突出电极的配设面上确实地形成树脂层。这样一来，由于对于所有的突出电极，树脂层起着保护作用，所以可以确实地防止在加热时突出电极与装配基板的电极之间的接合部及突出电极与半导体器件之间的接合部的破坏，可以改善可靠性。
此外，在上述构成中，在发明中，在上述树脂密封工序中所用的密封树脂，还可以做成为使之计量为密封处理后的上述树脂层的高度变成为大体上与上述突出电极的高度相等的高度的量。倘采用该构成，采用把密封树脂计量为使得密封处理后的树脂层的高度与突出电极的高度大体上相等的高度的量的办法，还可以防止产生在树脂密封工序中多余的树脂从模具中流出来，或者反过来，因树脂少而变得不能确实地对突出电极进行密封等缺点。
在上述构成的半导体装置的制造方法中，在上述树脂密封工序中，还可以构成为在上述突出电极与上述模具之间配设薄膜(film)使上述模具通过上述薄膜与上述密封树脂接触。倘采用该构成，则采用在突出电极与模具之间配设薄膜，使上述模具通过薄膜与上述密封树脂接触的办法，由于树脂层和模具不直接接触，所以可以改善脱模性的同时，还可以使用无脱模剂的贴紧性高的高可靠性树脂。此外，采用使树脂层接触到薄膜上的办法，还可以把薄膜作为载体来使用，对半导体装置的制造自动化作出贡献。
在上述构成的半导体装置的制造方法中，用可升可降的上模，和由已被固定的第1半个下模及构成为对第1半个下模可升可降的第2半个下模构成的下模构成的同时，树脂密封工序还可以变成为具有下述工序：装设基板的工序，用于把已形成了配设有上述突出电极的多个半导体器件的基板装设于使上述第1和第2半个下模协同动作而形成的空腔内的同时，把上述密封树脂配设到上述空腔内；树脂层形成工序，用于采用使上述上模在对第2半个下模和上述密封树脂加压的方向移动的办法，使上述密封树脂加热、熔融、压缩，形成密封上述突出电极的树脂层；脱模工序，用于首先使上模在对第1半个下模进行分离的方向上移动，使上述上模从上述树脂层脱离开，接着使第2半个下模对第1半个下模进行升降的办法，使已形成了上述树脂层的基板从上述模具中脱模。
倘采用该构成，由于树脂层在树脂层形成工序中用模具进行加热、熔融、压缩形成，所以可以在整个基板范围内确实地形成树脂层。这样，就可以对在基板上形成的多个突出电极全体，把树脂层形成为密封突出电极的状态。此外，构成模具的下模，由于用由固定的第1半个下模和被作成为对该第1半个下模可升可降的构成的第2半个下模构成，所以，采用使第2半个下模对第1半个下模进行移动的办法，就可以使之具有脱模功能，可以使已形成了树脂层的基板可以容易地从模具中取出来。
此外，在上述构成的半导体装置的制造方法中，还可以在上述树脂密封工序中所用的模具中，设置剩余树脂除去机构，用该剩余树脂除去机构除去剩余树脂的同时，还可以控制上述模具内的密封树脂的压力。采用在模具内设置除去剩余树脂的同时控制密封树脂的压力的剩余树脂除去机构的办法，就可以使密封树脂的计量变得容易的同时，还可以总是以适当的树脂量进行突出电极的密封处理。另外，由于可以控制模具内的密封树脂的压力，所以可以使成型时的密封树脂的压力均一化，可以防止气泡的发生。
此外，在上述构成的半导体装置的制造方法中，在上述树脂密封工序中，也可以做成为把薄片状树脂用作密封树脂。采用把薄片状树脂用作密封树脂的办法，就可以在整个基板上确实地形成树脂层。此外，在已把密封树脂配置到基板中央的状态下，由于可以缩短树脂从中央向端部流动所需要的时间，所以可以谋求缩短树脂密封工序的时间。
另外，在上述半导体装置的制造方法中，还可以做成为在实施上述树脂密封工序之前，预先把上述密封树脂配设到上述薄膜上。这样，由于可以一起地进行装薄膜的作业和密封树脂的装填作业，所以可以提高作业的效率。
此外，还可以采用在上述薄膜上把上述密封树脂事先配设为多个相互隔离开来，并使上述薄膜移动的办法，使得可以连续地实施上述树脂密封工序。这样一来，就可以使树脂密封工序自动化，可以提高半导体装置的制造效率。
还有，在上述树脂密封工序中，还可以做成为在把上述基板装到上述模具中之前先装上增强板。这样，就可以防止因密封树脂时所加的热或应力而使基板变形，同时，由于还可以矫正基板所固有的挠曲，可以提高所要制造的半导体装置的成品率。
再有，作为上述增强板，还可以构成为选定散热性良好的材料。这样，可以使增强板作为散热板来起作用，可以提高所制造的半导体装置的散热性。
此外，在上述半导体装置的制造方法中，由于在上述突出电极露出工序中，使已被上述树脂层覆盖住的突出电极的至少顶端部分从上述树脂层中露出来，所以可以用激光照射、准分子激光、刻蚀、机械研磨、和喷砂之内的至少一种方法。作为使被树脂层所覆盖的突出电极顶端部分露出来的方法，在应用激光照射或喷砂的情况下，可以使突出电极顶端部分容易且精度良好地露出来。此外，在应用刻蚀、机械研磨或喷砂的情况下，则可以便宜地使突出电极的顶端部分露出来。
还有，作为在上述树脂密封工序中所用的上述薄膜的材质，采用选定可以进行弹性变形的材质，在用上述模具形成上述树脂层的时候，在使上述突出电极的顶端部分沉入上述薄膜中去的同时，在上述突出电极露出工序中，把上述薄膜从上述树脂层上剥离下来的办法，使上述突出电极的顶端部分从上述树脂层中露出来。采用在作为薄膜的材质选定可以进行弹性变形的材质并模具形成树脂层之际，使突出电极的顶端部分从沉入该薄膜中去的办法，可以把突出电极的顶端部分作成为不密封到树脂层中去的状态。因此，仅仅用使薄膜从树脂层上剥离下来的作业，就可以使突出电极的顶端部分从树脂层中露出来。这样，就可以简化用于在树脂层形成后，对树脂层进行的使突出电极的顶端露出来的加工处理。可以简化突出电极露出工序。
还有，在上述半导体装置的制造方法中，作为在上述树脂密封工序中所用的密封树脂，其特征是应用具有不同的特性的多种密封树脂。作为在密封工序中所用的密封树脂，采用用多种具有不同的特性密封树脂的办法，例如，在对不同的树脂进行叠层的情况下，就可以把硬脂树脂用于外侧把软质树脂用作位于内侧的树脂。再有，还可以在半导体器件的外周位置上配设硬脂树脂，在围绕该硬脂树脂的部分上配设软质树脂。这样，就可以用硬脂树脂保护半导体器件的同时，用软质树脂来缓和加到突出电极上的应力。
此外，在上述树脂密封工序中，还可以预先把上述密封树脂配设到上述增强板上。还可以在上述增强板上在装到模具中的状态下，采用形成向着基板延伸的框架部分的办法，形成凹部，在上述树脂密封工序的实施时，把上述在增强板上形成的凹部用作树脂密封用的空腔，在上述基板上形成树脂层。这样，采用在上述密封工序中，事先把密封树脂配设到增强板上的办法，或采用把已在增强板上形成的凹部用作空腔的办法，就可以把增强板用作模具的一部分，由于可以减少或者完全消除密封树脂直接与模具进行接触的位置，所以不再需要在现有技术中所需要的把已附着在模具上的的不要的树脂除掉的除去作业，可以谋求树脂密封工序中的作业的简化。
另外，在上述半导体装置的制造中，其特征是：在用上述树脂密封工序，在已配设了上述突出电极的述基板的表面上形成了第1树脂层后，或者在同时，形成第2树脂层使得把上述基板的背面覆盖起来。采用用树脂密封工序在已配设有突出电极的基板的表面上形成第1树脂层后(或者同时)，形成第2树脂层以把该基板的背面覆盖起来的办法，就可以使所制造的半导体装置的平衡良好。即，由于半导体器件与密封树脂热膨胀率不同，所以在仅仅在半导体器件的表面(已形成了突出电极的面)上配设了树脂的构成中，有在半导体器件的上面和背面上发生热膨胀差，在半导体器件上发生挠曲之虞。然而，象本发明这样，采用把半导体器件的表面和背面全都用密封树脂覆盖起来的办法，就可以使半导体器件的表面和背面的状态均一化，就可以使半导体装置的平衡变得良好。因此，可以防止在加热时在半导体装置上发生挠曲的现象。另外，还可以选择树脂，使得配设于半导体器件的下面的密封树脂和配设在半导体器件的上面的密封树脂具有不同的特性。例如，作为将配设在已形成了突出电极的表面上的密封树脂，可以选定可以缓和加在突出电极上的应力的特性的树脂，而作为将配设于背面上的树脂，则也可以选定在外力加到半导体器件上的情况下，能够用该外力保护半导体器件的硬质的材质的树脂。
此外，在上述树脂密封工序中，作为上述薄膜，还可以用在与上述突出电极相向的位置上已形成了凸出部分的薄膜，在把上述凸出部分推压到上述突出电极上的状态下形成上述树脂层。这样，在凸出部分被推压到突出电极上的范围内，密封树脂不会附着到突出电极上，所以在除去了薄膜的时刻，突出电极的一部分(凸出部分被推压的部分)就会从树脂层中露出来。因此，可以容易且确实地使突出电极的一部分从树脂层中露出来。
再有，在上述突出电极露出工序中，在上述突出电极的至少是顶端部分从上述树脂层中露出来之后，可以实施在上述突出电极的顶端部分上形成外部连接用突出电极的外部连接用突出电极形成工序。这样，就可以提高把所制造的半导体装置装配到装配基板上时的装配性。即，由于突出电极形成于已在半导体器件上形成的电极上边，故其形状必然变小。因此，在把该小的突出电极用作电连到装配基板上的外部端子的构成中，存在着装配基板与突出电极不能确实地连接之虞。然而，由于外部连接用突出电极与已形成在半导体器件上的突出电极是不同的物体，是可以自由地设计的，所以可以与装配基板的构成相适应。因此，采用在已形成于半导体器件上的小的形状的突出电极的顶端部分上，形成外部连接用突出电极的办法，可以提高半导体装置与半导体器件间的装配性。
此外，在上述外部连接用突出电极形成工序中，还可以用具有应力缓和功能的接合材料使上述突出电极与上述外部连接用突出电极进行接合。因此，即便是在外部连接用突出电极上加上外力发生了应力，该应力也可以借助于介于外部连接用突出电极与突出电极间的接合材料来缓和应力，而防止传达到突出电极上去。这样一来，就可以用外部应力防止在半导体器件上产生损伤，可以提高半导体器件的可靠性。
此外，在上述半导体装置的制造方法中，在实施上述树脂密封工序之前，还可以在上述基板的上述分离工序中将被切断的位置上预先形成切断位置沟，在上述分离工序中，在已填充上上述密封树脂的上述切断位置沟的形成位置上切断上述基板。用这种办法，就可以防止在基板和密封树脂上发生裂纹。即，假如想象不形成与本发明的本方面的切断位置沟的构成，则结果将变成为在分离工序中切断在表面上已形成了比较薄的膜状的树脂层的基板。因此，若用该切断方法的话，就有在密封树脂上产生裂纹的危险。另外，在基板中，由于在切断位置上加有大的应力，所以存在着因该应力会在基板上产生裂纹的危险。然而，采用形成切断沟的办法，并在树脂密封工序中，向该切断沟中填充树脂。接着在分离工序中，在已形成了该密封树脂的切断位置沟处切断基板和密封树脂。这时，在切断位置沟内，由于密封树脂的厚度厚，所以不会因切断处理而在密封树脂上产生裂纹。此外，由于密封树脂对于基板硬度小且具有可以吸收应力的作用，由于因切断而产生的应力在被密封树脂吸收减弱的状态下加到基板上，所以还可以防止在基板上产生裂纹。
此外，在实施上述树脂密封工前，还可以预先把将要在上述基板的上述分离工序中切断的位置夹在中间形成至少一对的应力缓和沟，在上述分离工序中，在上述一对的应力缓和沟之间的位置上切断上述基板。采用在实施树脂密封工序之前，预先把将要在基板的分离工序中切断的位置夹在中间形成至少一对的应力缓和沟，在分离工序中，在一对的应力缓和沟之间的位置上切断基板的办法，就可以防止在切断时所发生的应力影响到从应力缓和沟往外侧的位置(在该位置上将形成突出电极和电子电路等)。即，即便是在切断位置上发生应力，在基板和树脂层上发生了裂纹，也可以用把该切断位置夹在中间配设的应力缓和沟(已填充上密封树脂)吸收在切断位置上发生的应力。因此，在该切断位置上发生的应力，借助于应力缓和沟，就不会对外侧位置施加影响，就可以防止在已形成了突出电极和电子电路等的区域上发生裂纹。
此外，在上述半导体装置的制造方法中，可以作成为具备下述工序：第1分离工序，采用切断已形成了具有突出电极的多个半导体器件的基板的办法，分离每一半导体器件；树脂密封工序，在把已分离的上述半导体器件排列并搭载到基底材料上之后，用上述密封树脂把上述所搭载的半导体器件密封起来，并形成树脂层；突出电极露出工序，使上述突出电极的至少是顶端部分从上述树脂层中露出来；第2分离工序，采用在相邻的上述半导体器件间的位置上，与上述基底材料一起，切断上述树脂层的办法，一个一个地分离已形成了上述树脂层的半导体器件。首先，在第1分离工序中，采用切断已形成了多个半导体器件的基板的办法，对每一半导体器件进行分离。此外，在树脂密封工序中，把分离后的半导体器件排列搭载到基底材料上。这时，可把不同种类的半导体器件搭载到基底材料上。接着，把已搭载到基底材料上的半导体器件用上述密封树脂进行密封，形成树脂层。在接下来的突出电极露出工序中，使突出电极的至少是顶端部分从树脂层中露出来。接着，在第2分离工序中，在相邻的上述半导体器件间的位置上，与上述基底材料一起，切断树脂层。这样，采用在把分离后的半导体器件排列搭载到基底材料上，在进行了树脂密封后，再次用第2分离工序进行分离的办法，就可以制造已把不同的半导体器件配设于同一密封树脂内的半导体装置。另外，在第2分离工序中，与本发明的第28方面一样，用在切断时所发生的应力，可以防止在基板和树脂层上产生裂纹。
此外，在上述半导体装置的制造方法中，也可以作成为使之具备：树脂密封工序，把已经形成了已在表面上形成有与外部相连的外部连接电极的多个半导体器件的基板装到模具内，接着，把密封树脂供给到上述表面上并用上述密封树脂对上述外部连接电极和上述基板进行密封，形成树脂密封层；分离工序，在已形成了上述外部连接电极的位置上与上述树脂层一起切断上述基板分离成各个半导体器件。在树脂密封工序中，采用在已经形成了已在表面上形成了外部连接电极的多个半导体器件的基板的表面上，形成树脂层的办法，外部连接电极就将变成已被树脂层覆盖起来的状态。接着，在接下来实施的分离工序中，在已形成了外部连接电极的位置上与树脂层一起切断基板分离成一个一个的半导体器件。这样，外部连接电极在分离位置上，在基板与树脂层之间的分界面上将变成已露出到外部的状态。因此，用已露出到该半导体装置的侧部的外部连接电极，把半导体装置电连到装配基板上。此外，仅仅在已形成了外部连接电极的位置上切断已经形成了树脂层的基板就可以使端子部分从树脂层中露出到外部来，就可以极其容易地制造半导体装置。
此外，在上述半导体装置的制造方法中，也可以作成为使得上述外部连接电极在已形成于上述基板上的相邻的半导体器件间公用化。这样，采用进行一次切断的办法，就可以使各个外部电极在相邻的2个半导体装置中露出到外部来。因此，就可以以良好的效率进行半导体装置的制造。另外，由于可以抑制在基板上不要的部分的产生，还可以有效的利用基板。
此外，在在上述半导体装置的制造方法中，至少在上述树脂密封工序的实施后，且在实施上述分离工序前，还可以在上述树脂层或上述基板的背面上形成定位沟。采用形成该定位沟的办法，例如，在对已制造好的半导体装置进行试验处理之际，就可以以该定位沟为基准把半导体装置装到试验装置中去。此外，采用在实施分离工序前形成定位沟的办法就可以对多个半导体装置一起地形成定位沟可以提高定位沟的形成效率。
还有，上述定位沟还可以作成为采用在上述树脂层或上述基板的背面上进行半划线的办法形成。这样，在分离工序中，由于可以用普通所使用的划线技术来形成定位沟，所以可以容易且精度良好地形成定位沟。
此外，在上述半导体装置的制造方法中，还可以在上述树脂密封工序中，作为上述薄膜应用在不妨碍上述突出电极的位置上已形成了凹部或凸部的薄膜，在上述树脂密封工序结束后，作为定位部分，可以用借助于上述凸部或凹部，在上述树脂层上形成的凹凸位置。这样，在树脂密封工序中，就会在树脂层上形成凸部或凹部。
此外，在上述半导体装置的制造方法中，还可以在上述树脂密封工序结束后，对用作定位基准的定位用突出电极的形成位置上的密封树脂进行加工，使得可以识别上述定位用突出电极和其它的突出电极。这样，就可以把该定位用突出电极作为基准把半导体装置装设到试验装置中去。此外，用于使定位用突出电极识别化的密封树脂的加工可以使用例如在突出电极加工工序中所用的准分子激光、刻蚀、机械研磨或喷砂等，用该加工不会使半导体装置的制造设备有大的变更。
本发明的半导体装置制造用模具的特征是其构成如下：由可以升降的上模、及由与基板的形状对应，固定的第1半个下模和被配设为把上述第1半个下模围绕起来的同时对上述第1半个下模可以升降的第2半个下模构成的下模构成，且形成使上述上模和下模协同动作进行树脂填充的空腔。由于构成模具的下模由固定的第1半个下模和被构成为对该第1半个下模可以升降的第2半个下模构成，所以采用使第2半个下模对第1板个下模进行移动的办法，在基板从模具中脱模时就可以使之具有脱模功能，因此，就可以容易地从模具中把已形成了树脂层的基板取出来。
此外，在上述半导体装置制造用模具中，还可以设置在进行成型时同时进行剩余树脂的除去处理的同时，控制上述密封树脂的压力的剩余树脂除去机构。采用设置该剩余树脂除去机构的办法，就可以使密封树脂的计量变得容易的同时，可以总是以适当的树脂量进行突出电极的密封处理。此外，由于可以控制模具中的密封树脂的压力，还可以使成型时的密封树脂的压力均一化，可以防止气泡的发生。
此外，还可以在上述第1半个下模的要载置上述基板的部位上，设置使上述基板固定和脱模到上述第1半个下模中的固定脱模机构。在已使固定脱模机构进行了吸附动作时，由于基板将被固定到第1半个下模中，所以在树脂密封处理中，可以防止在基板上发生挠曲等的变形，同时，还可以矫正基板所具有的固有的挠曲。在使固定和脱模机构进行脱模动作时，由于基板在脱模方向上被第1半个下模赋以弹力，所以可以提高基板从模具中脱模的脱模性。
此外，还可以由配设在上述第1半个下模的载置上述基板的部位上的多孔质构件，和对上述多孔质构件进行气体的吸引处理和气体的供给处理的吸排气装置构成上述固定和脱模机构。采用由吸排气装置供给气体的办法，多孔质构件向着基板喷射气体。因此，采用在使基板从模具中脱模时从多孔质构件向着基板喷射气体的办法，可以提高基板从模具中脱模的脱模性。此外，采用由吸排气装置进行吸引处理的办法，基板就被吸引向多孔质构件。因此，在树脂密封工序中，就在可以防止在基板上发生挠曲的同时，还可以矫正基板所具有的固有的挠曲。再有，由于多孔质构件被配设在第1半个下膜的载置基板的部位上，所以在树脂密封工序中即便进行密封树脂的填充处理，由于多孔质构件已变成为被基板覆盖起来的状态，所以密封树脂也不会侵入到多孔质构件中去。还有，在脱模时，由于基板的背面在脱模方向上直接加有弹力，故可以提高脱模性。
此外，在已形成了上述空腔的状态下，还可以使之做成为下述构成：具有用第2半个下模围绕起来的面积比上述第1半个下模的上部面积还大的展宽的部分。这样，在提高脱模性的同时，采用把台阶部分的形状做成为矩形的办法，还可以容易地进行台阶部分的形成。
此外，本发明的半导体装置的特征是：具备有：至少是在表面上直接形成突出电极而构成的半导体器件；在上述半导体器件的表面上形成，剩下上述突出电极的顶端部分，密封上述突出电极的树脂层。由于已在半导体器件上形成了剩下顶端部分密封突出电极的树脂层，所以可以树脂层具有保护半导体器件、突出电极、装配基板、和连接它们的接合部位的功能，而树脂层由于在装配处理前，已经形成于半导体装置上，所以在装配半导体装置时，不需要象现有技术那样，进行填充填充区的处理，因而可以使装配处理变得容易起来。
此外，在上述半导体装置中，还可以做成为在上述半导体器件的对形成上述突出电极的表面成为相对一侧的背面上配设上散热构件的构成。采用把散热构件配置到半导体器件上的办法，可以提高半导体装置的散热性，同时，还可以提高半导体装置的强度。
此外，本发明的半导体装置的特征是：其构成为具备：已在表面上形成了与外部端子电连的外部连接电极的半导体器件；使得把上述外部连接电极覆盖起来那样地在半导体器件的表面上形成的树脂层，在上述半导体器件和上述树脂层之间的交界面上，上述外部连接电极向侧方露了出来。这样一来，就可以用外部连接电极装配半导体装置而无须形成突出电极。这样，由于不形成突出电极，故可以简化半导体装置的构成，可以降低造价。此外，由于构成为使外部电极在半导体装置的侧部露出来，故可以在使半导体装置对于基板呈站立状态的状态下进行装配，可以提高半导体装置的装配密度。
此外，在上述半导体装置中，还可以用不同的多种树脂来构成上述树脂层。作为在上述密封工序中使用的密封树脂，采用使用具有不同的特性的多种密封树脂的办法，例如在使不同的树脂进行叠层的情况下，可以把硬脂树脂用作位于外侧的树脂，把软质树脂用作位于内侧的树脂。再有，还可以在半导体器件的外周位置上配设硬脂树脂，在围绕该硬脂树脂的部分上配设软质树脂。这样，就可以用硬脂树脂保护半导体器件的同时，用软质树脂来缓和加到突出电极上的应力。
再有，本发明半导体装置的特征是：具备有：至少在表面上直接形成突出电极而构成的半导体器件；在半导体器件的表面上形成，剩下上述突出电极的顶端部分，密封上述突出电极的第1树脂层；被配设为至少把上述半导体器件的背面覆盖起来的第2树脂层。在用树脂密封工序在配设上突出电极的基板的表面上形成了第1树脂层后(或同时)，采用把该基板的背面覆盖起来那样地形成第2树脂层的办法，就可以使所制造的半导体装置的平衡变为良好。即，由于半导体器件与密封树脂热膨胀率不同，所以在仅仅在半导体器件的表面(已形成了突出电极的面)上配设了树脂的构成中，有在半导体器件的上面和背面上发生热膨胀差，在半导体器件上发生挠曲之虞。然而，象本发明这样，采用把半导体器件的表面和背面全都用密封树脂覆盖起来的办法，就可以使半导体器件的表面和背面的状态均一化，就可以使半导体装置的平衡变得良好。因此，可以防止在加热时在半导体装置上发生挠曲的现象。另外，还可以选择树脂，使得配设于半导体器件的下面的密封树脂和配设在半导体器件的上面的密封树脂具有不同的特性。例如，作为将配设在已形成了突出电极的表面上的密封树脂，可以选定可以缓和加在突出电极上的应力的特性的树脂，而作为将配设于背面上的树脂，则也可以选定在外力加到半导体器件上的情况下，能够用该外力保护半导体器件的硬质的材质的树脂。
此外，本发明半导体装置的特征是：具备有：至少在表面上直接形成突出电极而构成的半导体器件；在半导体器件的表面上形成，剩下上述突出电极的顶端部分，密封上述突出电极的树脂层；在从上述树脂层中已露出来的上述突出电极的顶端部分已形成了外部连接用突出电极。在用上述突出电极露出工序使突出电极的至少顶端部分从树脂层中露出来之后，采用实施在突出电极的顶端部分上形成外部连接用突出电极的外部连接用突出电极形成工序的办法，可以提高把所制造的半导体装置装配到装配基板上去时的装配性。即，由于突出电极形成于已在半导体器件上形成的电极上边，故其形状必然变小。因此，在把该小的突出电极用作电连到装配基板上的外部电子的构成中，存在有装配基板与突出电极不能确实地连接之虞。然而，由于外部连接用突出电极与已形成在半导体器件上的突出电极是不同的物体，是可以自由地设计的，所以可以与装配基板的构成相适应。因此，采用在已形成于半导体器件上的小的形状的突出电极的顶端部分上，形成外部连接用突出电极的办法，可以提高半导体装置与半导体器件间的装配性。
此外，本发明的半导体装置的制造方法的特征是：在对于装配基板呈站立状态下装配上述半导体装置。这样，就可以提高半导体装置的装配密度。
在上述装配方法中，在使上述半导体装置装配为多个并列状态的同时，还可以用粘接剂，粘接相邻的上述半导体装置。再有，其特征是：在把上述半导体装置装配为多个并列状态的同时，还可以用支持构件把上述多个半导体装置支持为站立状态。这样一来，就可以使多个半导体装置作成为部件化来处理，因此，即便是在装配时也可以以部件为单位进行在基板上的装配处理，可以提高装配效率。
在本发明的半导体装置的装配方法中，还可以通过插入器(interposer)基板把半导体装置装配到装配基板上。由于变成为中间介有插入器基板的构成，所以可以提高把半导体装置装配到装配基板上去的自由度。即，例如，采用把多层布线基板用作插入器基板的办法，就可以在在插入器基板内走布线，可以容易地实现半导体装置的电极(突出电极，外部连接用电极)与装配基板一侧的电极之间的匹配性。采用以上的构成的本发明与后边要讲的实施例1～实施例29(图1～图77)相对应。
其次要说明的本发明与后边要讲的实施例30～实施例53(图1～图117E)相对应。
本发明的半导体装置的制造方法，在至少具有把其构成为把半导体器件和引线配设到柔性基材之上的布线基板装到模具内，接着向上述半导体器件的配设位置上供给密封树脂对上述半导体器件进行树脂密封的树脂密封工序，和形成突出电极使得与在上述基板上形成的引线电连的突出电极形成工序的半导体装置的制造方法中，其特征是：作为对上述半导体器件进行树脂密封的方法，应用了压缩成型法。在树脂密封工序中，布线基板被装设到模具内，半导体器件，用密封树脂进行树脂密封。此外，在突出电极形成工序中，使之与已形成于布线基板上的引线电连那样的形成突出电极。这时，在树脂密封工序中，作为对上述半导体器件进行树脂密封的方法，应用了压缩成型法。采用用压缩成型法形成密封树脂的办法，即便是向半导体器件与布线基板之间的狭窄的间隙部分内，也可以确实地填充树脂。此外，由于若用压缩成型法则成型压力可以低，所以可以防止在树脂成型时在布线基板上产生变形，或者把负载加到半导体器件和布线基板间的电连部位(例如，TAB连接、或金属丝连接)上。这样，就可以防止在树脂密封工序中切断半导体器件与布线基板件的连接。
此外，在上述半导体装置的制造方法中，还可以构成为在形成上述布线基板之际，配设已形成了收纳上述半导体器件的空腔部分的框架。采用在布线基板上配设已形成了收纳半导体器件的空腔部分的框架的办法，就可以用框架支持具有柔性的布线基板，同时，还可以用框架保护半导体器件。
此外，在上述半导体装置的制造方法中，还可以构成为在上述树脂密封工序中，在与上述模具的上述布线基板相向的位置上配设对于上述密封树脂的脱模性良好的薄膜，并通过上述薄膜使上述模具与上述密封树脂进行接触。
此外，在上述半导体装置的制造方法中，在上述树脂密封工序中如再采用本发明的第9方面的发明，则由于采用在延伸部分的顶端部分上预先形成与半导体器件连接的连接电极，在实施弯曲工序后，进行连接半导体器件和连接电极的工序的办法，在延伸部分弯曲时半导体器件和连接电极是未进行连接的状态，所以可以提高半导体器件与连接电极件的电连的可靠性。
即，如果在弯曲工序前，已把半导体器件与连接电极连接好，则在延伸部分的弯曲时，负载(因弯曲处理而发生的负载)就有可能加到半导体器件与连接电极之间的连接位置上。在该负载大的情况下，则半导体器件与连接电极之间的连接就有被切断之虞。然而，采用在实施弯曲工序之后再进行器件连接工序的办法，则弯曲时所发生的负载就不会成为问题，因此，可以提高半导体器件与连接电极之间的电连的可靠性。
此外，在上述半导体装置的制造方法中，还可以构成为在上述模具的与上述布线基板相向的位置上配设对于上述个树脂脱模性良好的板状构件，并使上述模具通过上述板状构件与上述树脂接触。由于密封树脂不直接接触树脂，故可以提高脱模性，且使得无脱模剂的贴紧性高的高可靠性树脂的使用成为可能。
此外，在上述半导体装置的制造方法中，作为上述板状构件，可以做成为选定散热性良好的材料的构成。由于在半导体器件中所发生的热通过作为散热板起作用的板状构件散热，所以可以提高所制造的半导体装置的散热性。
此外，在上述半导体装置的制造方法中，还可以做成为这样的构成：在上述树脂密封工序中所用的模具内，设置除去剩余树脂的同时控制上述模具内的密封树脂的压力的剩余树脂除去机构。采用在树脂密封工序中所用的模具内，设置除去剩余树脂的同时控制模具内的密封树脂的压力的剩余树脂除去机构的办法，就可以使密封树脂的计量变得容易起来，同时，还可以总是用适当的树脂量进行突出电极的密封处理。此外，由于可以控制模具内的密封树脂的压力，故可以使成型时的密封树脂的压力均一化，可以防止气泡的发生。
此外，在上述半导体装置的制造方法中，还可以做成为这样的构成：在上述布线基板上形成从上述半导体器件的形成位置向侧方长长地延伸出来的延伸部分，并在上述树脂密封工序结束后上述突出电极形成工序实施前，实施弯曲上述延伸部分的弯曲工序，在上述突出电极形成工序中在弯曲后的上述延伸部分上形成上述突出电极。此外，在上述半导体装置的制造方法中，还可以做成为这样的构成：在上述布线基板上形成从上述半导体器件的形成位置向侧方长长地延伸出来的延伸部分，并在上述突出电极形成工序实施前，实施弯曲上述延伸部分的弯曲工序，在上述突出电极形成工序中在弯曲后，实施上述树脂密封工序和突出电极形成工序。由于可以把突出电极形成区域取得宽，因此或者可以把突出电极的配设步距设定得宽，或者可以增加突出电极的配设数。这时，弯曲工序的实施即便是在树脂密封工序之前也没什么关系。
此外，在上述半导体装置的制造方法中，还可以做成为这样的构成：先在上述延伸部分的顶端部分上，形成与上述半导体器件连接的连接电极，在上述弯曲工序实施后，再进行使上述半导体器件与上述连接电极连接的器件连接工序。这样，在延伸部分的弯曲时，由于是半导体器件与连接电极尚未连接的状态，所以可以提高半导体器件与连接电极之间的可靠性。
此外，在上述半导体装置的制造方法中，还可以做成为这样的构成：使上述连接电极配设为锯齿状，同时，使拐角部分形成为曲线状。采用使连接电极配设为锯齿状的办法，由于可以把各个连接电极的面积加宽，所以可以简化与半导体器件间的电连处理。此外，采用使连接电极的拐角部分形成为曲线状的办法，在例如半导体器件与连接电极件的连接用键合法的时候，可以分散在接触上键合夹具(超声波焊接夹具)时所产生的应力，因此，可以确实地进行半导体器件与连接电极间的电连处理。
此外，本发明的半导体装置，在具备有半导体器件；作为外部端子起作用的突出电极；在柔性基材上已形成了一端连接到上述半导体器件上，同时另一端连接到上述突出电极上的布线基板；密封上述半导体器件的密封树脂的半导体装置中，其特征是：在上述布线基板上形成从上述半导体器件的形成位置向侧方长长地延伸出来的延伸部分，在上述延伸部分上形成上述突出电极。由于可以把突出电极形成区域取得宽，因此或者可以把突出电极的配设步距设定得宽，或者可以增加突出电极的配设数。这时，弯曲工序的实施即便是在树脂密封工序之前也没什么关系。
此外，在上述半导体装置中，还可以做成为这样的构成：设置有已形成了支持上述布线基板的同时收纳上述半导体器件的空腔部分的框架。采用在布线基板上设置已形成了收纳半导体器件的空腔部分的框架的办法，就可以用框架支持具有柔性的布线基板，同时，还可以用框架保护半导体器件。
此外，在上述半导体装置中，还可以做成为这样的构成：上述突出电极是采用使引线进行塑性形变而形成的机械突出电极。采用使引线进行塑性形变而形成的机械突出电极的办法，由于借助于引线成型来形成突出电极，所以不再需要另外的突出电极用的球材。此外，机械突出电极是使引线进行塑性变形的简单的处理，所以可以以低价格且容易地形成突出电极。
其次要说明的本发明的构成与后边要讲的实施例54～实施例73(图118～图177)相对应。
本发明的半导体装置的特征是：具备单个或多个的半导体器件；密封上述半导体器件的一部分或全部的密封树脂；被配设于上述密封树脂内，与上述半导体器件连接的同时，其一部分至少露出到上述密封树脂的侧面以形成外部连接端子的电极板。倘采用该构成，由于保护半导体器件的密封树脂内存在着电极板，且该电极板起着增强密封树脂的作用，所以可以更为确实地进行半导体器件的保护，因而可以提高半导体装置的可靠性。此外，由于电极板位于半导体器件与外部连接端子之间，与直接把外部连接端子连接到半导体器件上的构成不一样，可以用电极板在半导体器件与外部连接端子之间走布线。因此，采用设置电极板的办法，就可以提高半导体装置的端子布局的自由度。此外，电极板由导电性金属构成，由于比密封树脂具有良好的导热性，故在半导体器件中所发生的热可以通过电极板向外部散热。因此，可以以良好的效率散掉在半导体器件中所发生的热。再者，由于已被做成为使电极板的外部连接端子露出到密封树脂的侧面来的构成，故即便是在已把半导体装置装配到装配基板上之后，也可以用该外部连接端子进行半导体器件的动作试验。
此外，在上述半导体装置中，还可以做成为这样的构成：倒装焊接上述半导体器件和上述电极板。这样，就可以在小的空间内，确实地使半导体器件和电极板进行连接，可以使半导体装置小型化。
此外，在上述半导体装置中，还可以做成为这样的构成：使上述电极板除在上述密封树脂的侧面外，也在底面上露出并形成外部连接端子。这样，不仅可以在侧面即便是在底面上也可以进行装配。因此，在装配半导体装置时，可以提高装配构造的自由度，因而，也可以应用例如作为可以谋求小空间化的装配形态的倒装键合技术。
此外，在上述半导体装置中，还可以做成为这样的构成：设有已突出形成在上述电极板上的突出端子，同时，还使上述突出端子在上述密封树脂的底面上露出以形成外部连接端子。这样，在装配时就可以确实地把外部端子连接到装配基板上。此外，由于将变成为使电极板的外部连接端子以外的部分被埋设到密封树脂中的构成，所以相邻的外部端子被该密封树脂绝缘。因此在装配时，就不会因焊锡而使相邻的外部端子间发生短路，可以提高装配时的可靠性。
此外，在上述半导体装置中，上述突出端子，可以采用进行塑性加工的办法，一体性地形成于上述电极板上。采用对突出端子进行塑性加工，一体性地形成于上述电极板上的办法，与用别另外的构件形成突出电极的构成比，可以削减部件个数的同时，还可以容易地形成。
此外，在上述半导体装置中，上述突出端子，还可以做成为配设于上述电极板上的突出电极。这样，就可以与对待BGA(球坐标网格阵列，Ball Grid Array)同样地对待半导体装置。
此外，在上述半导体装置中，还可以做成为这样的构成：使上述半导体器件的一部分从上述密封树脂中露出来。此外，在上述半导体装置中，还可以做成为这样的构成：把散热部分配设到上述密封树脂的与上述半导体器件靠近的位置上。采用使上述半导体器件的一部分从上述密封树脂中露出来的办法，或者，采用把散热部分配设到上述密封树脂的与上述半导体器件靠近的位置上的办法，就可以以良好的效率散掉半导体器件中所发生的热。
此外，本发明的半导体装置的制造方法，的特征是具有：电极板形成序，采用对金属基板进行图形处理的办法，形成电极板；芯片搭载工序，把半导体器件搭载到上述电极板上，并进行电连；密封树脂形成工序，对上述半导体器件和上述电极板进行密封；切断工序，采用在每一半导体装置的边界位置上切断上述密封树脂和上述电极板的办法，切出每一半导体装置。在电极板形成工序中，采用对金属基板进行图形处理的办法，形成电极板，接着，在芯片搭载工序中，把半导体器件搭载到上述电极板上，并进行电连。这时，由于在图形成型处理中可以选择任意的图形，所以可以用电极板进行布线的走线，这样，就可以使在电极板上形成的外部连接端子的端子布局中具有自由度。此外，在密封树脂形成工序中，采用形成密封树脂的办法，对上述半导体器件和上述电极板进行密封。因此，可以用密封树脂保护半导体器件和电极板，因而，提高半导体装置的可靠性。采用用接着实施的切断工序，在每一半导体装置的边界位置上切断上述密封树脂和上述电极板的办法，形成各个半导体装置。因此，可以使电极板在切断位置上露出来，并把该露出部分用作外部端子。
此外，在上述半导体装置中，在上述电极板形成工序中实施的图形成型处理，可以做成为用刻蚀法或压力加工法进行。作为在电极板形成工序中实施的图形成型处理，采用应用作为半导体装置的引线框架形成法而普通应用的刻蚀法或压力加工法的办法，就可以在电极板的形成中，利用引线框架形成法。因此，无须增加设备，就可以实施电极板形成工序。
在上述半导体装置的制造方法中，还可以做成为这样的构成：在上述芯片搭载工序中，作为把上述半导体器件搭载到上述电极板上的方法，可以用倒装芯片焊接法。这样，就可以在小的空间内确实地使半导体器件和电极板接合，可以使半导体装置小型化。此外，由于在接合部分处的布线长度短，所以可以降低阻抗的同时，还可以应付多管脚化。
在上述半导体装置的制造方法中，还可以做成为这样的构成：在实施上述芯片搭载工序前，先实施把上述半导体器件定位并安装到散热构件上的芯片安装工序，在上述芯片安装工序中，在已安装到上述散热构件上的状态下把上述半导体器件搭载到上述电极板上。采用在实施芯片搭载工序前，先实施把半导体器件定位并安装到散热构件上的芯片安装工序的办法，在上述芯片安装工序中，在已定位到上述散热构件上的状态下把上述半导体器件搭载到上述电极板上。因此在芯片搭载工序中，不需要进行每一半导体器件的定位，由于只要对形状大的散热构件和电极板进行定位即可，所以可以使定位处理容易化。
在上述半导体装置的制造方法中，还可以做成为这样的构成：在上述电极形成工序中，用上述电极板形成突出出来的突出电极的同时，在上述树脂密封工序中，而上述突出端子从上述树脂中露出来那样地形成上述密封树脂。此外，倘采用本发明的第13方面的发明，则在电极板形成工序中，采用用电极板形成突出出来的突出电极的办法，由于可以同时且一起地进行突出端子部分的形成和电极板的形成，所以可以简化半导体装置的制造工序。此外，采用突出端子从上述树脂中露出来那样地形成上述使密封树脂的办法，可以在装配时使外部连接端子确实地连接到装配基板上，同时，还可以防止在相邻的外部端子件发生短路。
此外，本发明的半导体装置的装配构造，在把上述半导体装置装配到装配基板上的半导体装置的装配构造中，其特征是：用具有被设置为把装配上述半导体装置的装配部分，和已从上述密封树脂的侧面露出来的外部连接端子连接起来的引线部分的插座，把上述半导体装置装到上述插座中并使上述引线部分与上述外部连接端子连接后，把上述引线部分接合到装配基板上。由于用插座把半导体装置接合到装配基板上，所以可以容易地进行半导体装置的装上和卸下，例如即便是在维修等需要交换半导体装置的情况下，也可以容易地进行交换处理。设于插座上的引线部分通常被设置于装配半导体装置的装配部分的侧部，而且是一种使半导体装置的外部连接端子露出到装配部分的侧面的构成。因此，在装配状态下，由于引线部分和外部端子相向，所以无须使引线部分绕行就可以进行引线部分与外部连接端子间的连接，因此，可以简化插座的构造。
此外，本发明的半导体装置的装配构造，在把上述半导体装置装配到装配基板上的半导体装置的装配构造中，其特征是：在形成上述外部端子的上述突出端子上配设突出电极，并通过该突出电极把上述半导体装置接合到上述装配基板上。采用在形成外部端子的突出端子上配设突出电极，并通过该突出电极把半导体装置接合到装配基板上的构造的办法，就可以与BGA(Ball Grid Array)同样地装配半导体装置，就可以改善装配性和应付多管脚化。
此外，本发明的半导体装置的装配构造的特征是：用已配设于与上述外部连接端子的形成位置对应的位置上的柔性的连接管脚，和定位上述连接管脚的定位沟件构成的装配构件，把上述连接管脚的上端部分接合到上述半导体装置的外部连接端子上，同时，把下端部分接合到上述装配基板上。采用把连接管脚的上端部分接合到上述半导体装置的外部连接端子上，同时，把下端部分接合到上述装配基板上的办法，将变成为在外部连接端子与装配基板间存在着连接管脚的构成。由于该连接管脚是柔性的构成，故即便是在加热时等在半导体装置一侧和装配基板一侧起因于热膨胀率之差发生了应力，该应力也会借助于连接管脚的柔性而被吸收。因此，即便是加上了应力也可以确实地维持外部连接端子与装配基板之间的连接，可以改善装配的可靠性。此外，由于连接管脚已被定位沟件定位于与外部端子的形成位置对应的位置上，所以在装配时，不需要进行各个连接管脚和外部连接端子或装配基板之间的定位处理，得以容易地进行装配作业。
此外，本发明的半导体装置的特征是具备有：具备至少在表面上直接形成突出电极构成的半导体器件，在上述半导体器件的表面上形成的同时，剩下上述突出电极的顶端部分密封上述突出电极的树脂层的半导体装置本体；在装设上述半导体装置本体的同时，在基底构件上已形成了连接上述半导体装置本体的布线图形的插入器；具有粘接性和对推压方向的导电性处于上述半导体装置与上述插入器之间，把上述半导体装置本体粘接固定到上述插入器上的同时，采用推压的办法使上述半导体装置本体与上述插入器电连的各向异性导电膜；通过已形成于上述其底构件上的孔与上述布线图形连接的同时，配设到与上述半导体装置本体的搭载面相反的一侧的面上的外部连接端子。由于半导体装置本体在半导体器件的表面上形成了剩下突出电极的顶端部分密封突出电极的树脂层，所以结果就变成为该树脂层在保护半导体器件和突出电极的同时，还起着填充区的作用。此外，插入器的构成为在装半导体装置本体的同时，还在基底构件上边形成了连接该半导体装置本体的布线图形，所以在基底构件上边可以形成任意的布线图形。外部连接端子通过在基底构件上边形成的孔连接到该布线图形上。这时，由于如上所述可以任意地设定布线图形，所以采用使布线图形绕行的办法可以设定半导体连接端子的位置而与已设置在半导体装置本体上的突出电极的形成位置无关。因此，可以提高外部连接端子布局的自由度。此外，由于各向异性导电膜具有粘接性和对推压方向的导电性，所以可以用该各向异性导电膜接合半导体装置和插入器。这时，借助于各向异性导电膜所具有的粘接性，使半导体装置本体和插入器进行机械性接合，而借助于各向异性导电膜所具有的各向异性导电性使半导体装置本体与插入器电接合(连接)。这样，由于各向异性导电膜具有粘接性和导电性这两方的特性，所以与用不同的部件完成各个功能的构成比，可以减少部件个数和组装工时数。再有由于各向异性导电膜具有柔性，且处于半导体装置本体与插入器之间，故该各向异性导电膜还起着缓冲膜的作用。因此，可以借助于各向异性导电膜，缓和在半导体装置本体与插入器之间发生的应力。
在上述半导体装置中，还可以做成为这样的构成：把在上述半导体装置本体上形成的上述突出电极的配设步距和配设在上述插入器上的上述外部端子的配设步距做成为同一步距。采用把在半导体装置本体上形成的突出电极的配设步距和配设在插入器上的外部端子的配设步距做成为同一步距的办法，可以减小插入器的形状，可以使半导体装置小型化。
在上述半导体装置中，还可以做成为这样的构成：相对于已形成在上述半导体装置本体上的上述突出电极的配设步距，使已配设到上述插入器上的上述外部连接端子的配设步距设定得大。这样，还可以进一步提高在插入器上的布线图形的走线的自由度。
在上述半导体装置中，还可以做成为这样的构成：在上述插入器上边，配设在与上述突出电极相向的位置上有孔的绝缘构件。这样，由于在把半导体装置本体装设到插入器中时所加上的推压力将集中于该孔的位置上，所以可以提高孔内的导电率，因此可以确实地进行半导体装置本体与插入器之间的电连。
在上述半导体装置中，还可以做成为这样的构成：作为上述插入器使用TAB(Tape Automated Bonding，载带自动键合)带。由于TAB带作为半导体装置的构成部件可以廉价地供给，所以采用把TAB带用作插入器的办法，可以降低半导体装置的造价。
此外，本发明的半导体装置的制造方法的特征是具备下述工序：半导体装置形成工序，在半导体器件的至少表面上直接形成突出电极，在上述半导体器件的表面上形成的同时，剩下上述突出电极的顶端部分，形成树脂层，以形成半导体装置本体；插入器形成工序，在基底构件上形成连接半导体装置本体的布线图形的插入器的同时，在与上述基底构件的上述突出电极形成位置对应的位置上形成孔，以形成插入器；接合工序，采用通过具有粘接性和对推压方向的导电性的各向异性膜使上述半导体装置本体和上述插入器接合，使上述半导体装置本体与上述插入器粘接固定的同时进行推压的办法，使上述半导体装置和上述插入器电连；外部端子形成工序，在与上述半导体装置本体的搭载面相反一侧的面上，形成外部连接端子，使得通过在上述基底构件上形成的孔与上述布线图形相连。半导体装置本体由于在半导体器件的表面上剩下突出电极的顶端部分形成了树脂层，所以结果将变成为该树脂在保护半导体器件和突出电极的同时，还起着填充区的作用。另外，插入器由于其构成为装半导体装置本体的同时在基底构件上已形成了连接半导体装置的布线图形，所以，所以在其底构件上边可以形成任意的布线图形。外部连接端子通过在基底构件上边形成的孔连接到该布线图形上。这时，由于如上所述可以任意地设定布线图形，所以采用使布线图形绕行的办法可以设定半导体连接端子的位置而已设置在半导体装置本体上的突出电极的形成位置无关。因此，可以提高外部连接端子布局的自由度。此外，由于各向异性导电膜具有粘接性和对推压方向的导电性，所以可以用该各向异性导电膜接合半导体装置和插入器。这时，借助于各向异性导电膜所具有的粘接性，使半导体装置本体和插入器进行机械性接合，而借助于各向异性导电膜所具有的各向异性导电电性使半导体装置本体与插入器电接合(连接)。这样，由于各向异性导电膜具有粘接性和导电性这两方的特性，所以与用不同的部件完成各个功能的构成比，可以减少部件个数和组装工时数。再有由于各向异性导电膜具有柔性，且处于半导体装置本体与插入器之间，故该各向异性导电膜还起着缓冲膜的作用。因此，可以借助于各向异性导电膜，缓和在半导体装置本体与插入器之间发生的应力。
此外，本发明的半导体装置的特征是具备有：具备至少在表面上直接形成突出电极构成的半导体器件，在上述半导体器件的表面上形成的同时，剩下上述突出电极的顶端部分密封上述突出电极的树脂层的半导体装置本体；在装设上述半导体装置本体的同时，在基底构件上已形成了连接上述半导体装置本体的布线图形的插入器；存在与上述半导体装置与上述插入器之间，把上述半导体装置粘接固定到上述插入器上的粘接剂；使上述半导体装置与上述插入器进行电连的导电性构件；通过在上述基底构件上形成的孔与上述布线相连的同时，配设在与上述半导体装置本体的搭载面相反的面上的外部连接端子。由于半导体装置本体在半导体器件的表面上形成了剩下突出电极的顶端部分密封突出电极的树脂层，所以结果就变成为该树脂层在保护半导体器件和突出电极的同时，还起着填充区的作用。此外，插入器的构成为在装半导体装置本体的同时，还在基底构件上边形成了连接该半导体装置本体的布线图形，所以在其底构件上边可以形成任意的布线图形。外部连接端子通过在基底构件上边形成的孔连接到该布线图形上。这时，由于如上所述可以任意地设定布线图形，所以采用使布线图形绕行的办法可以设定半导体连接端子的位置而与已设置在半导体装置本体上的突出电极的形成位置无关。因此，可以提高外部连接端子布局的自由度。此外，粘接剂使半导体装置本体和插入器进行机械性接合，而导电性构件则使半导体装置本体与插入器电接合(连接)。这样一来，就可以采用用不同的构件完成在使半导体装置本体与插入器进行接合时进行的机械性接合和电接合的办法，就可以选定对各个功能(机械性接合功能，电接合功能)最佳的构件。这样，半导体装置本体和插入器之间的机械性接合和电接合就都可以确实地进行，因而可以提高半导体装置的可靠性。
还有，粘接剂即便是在固化后的状态下也具有柔性，而且，由于处于半导体装置与插入器之间，所以该粘接剂起着缓冲剂的作用。因此，可以用粘接剂缓和在半导体装置与插入器之间发生的应力。
在上述半导体装置中，上述导电性构件可以做成为导电性膏。这样，由于仅仅把导电性膏涂敷到半导体器件的突出电极或插入器的布线图形上就可以进行导电性构件的配设，所以可以使得半导体装置组装容易化。此外，作为导电性膏的涂敷方法，可以用作为众所周知的技术的复制法或印刷法，因而可以以良好的效率进行导电性构件的配设作业。
此外，在上述半导体装置中，还可以把上述导电性构件的构成，做成为柱状突出电极。采用用柱状突出电极构成导电性构件的办法，结果就变成为使半导体装置与插入器的布线图形之间通过柱状突出电极进行接合，可以确实地进行电连。
此外，在上述半导体装置中，上述导电性构件可以与上述布线形成为一个整体的同时，还可以做成为绕过上述粘接剂的配设位置连接到上述突出电极上的跨引线(Flying lead)上。采用使导电性构件与布线形成为一个整体的同时，还可以做成为使粘接剂的配设位置迂回地连接到突出电极上的跨引线的办法由于在跨引线与突出电极之间的连接位置上不存在粘接剂，所以可以提高跨引线与突出电极之间的电连的可靠性。此外，由于跨引线具有弹性，所以在连接时跨引线带着弹力压焊到突出电极上。因此，即便是因为这一点，也可以提高跨引线与突出电极之间的电连的可靠性。
此外，在上述半导体装置中，还可以做成为这样的构成：至少对上述突出电极和上述跨引线间连接位置进行树脂密封。这样，就可以防止因加上外力等使跨引线变形，可以提高半导体装置的可靠性。
此外，在上述半导体装置中，上述导电性构件可以由被配设于与上述突出电极的形成位置对应的位置上，其上端部分接合到上述半导体装置的突出电极上的同时，其下端部分接合到上述外部连接端子上的连接管脚，和定位该连接管脚的定位构件构成。采用使连接管脚的上端部分接合到半导体装置的突出电极上的同时，其下端部分接合到外部连接端子上的办法，就将变成使连接管脚处于突出电极与外部连接管脚之间的构成。由于该连接管脚是柔性的构成，故即便是在加热时等在半导体装置本体和插入器之间起因于热膨胀率之差发生了应力，该应力也会借助于连接管脚的柔性而被吸收。因此，即便是加上了应力也可以确实地维持外部连接端子与装配基板之间的连接。此外，由于连接管脚已被定位沟件定位于与外部端子的形成位置对应的位置上，所以在装配时，不需要进行各个连接管脚和外部连接端子或装配基板之间的定位处理，得以容易地进行装配作业。
此外，在上述半导体装置中，上述定位沟件可以用柔性构件形成。这样，即便是象上述那样使连接管脚可挠，由于定位沟件跟随着管脚可挠，所以也可以用定位沟件吸收在半导体装置与插入器之间发生的应力。
此外，本发明的半导体装置的制造方法，其特征是具备下述工序：半导体装置形成工序，在半导体器件的至少表面上直接形成突出电极，在上述半导体器件的表面上形成的同时，剩下上述突出电极的顶端部分，形成树脂层，以形成半导体装置本体；插入器形成工序，在基底构件上形成连接半导体装置本体的布线图形的插入器的同时，在与上述基底构件的上述突出电极形成位置对应的位置上形成孔，以形成插入器；导电性构件配设工序，把电性构件配设于上述半导体装置本体或上述插入器的至少一方上；接合工序，采用通过粘接剂使上述半导体装置本体和上述插入器接合；外部端子形成工序，在与上述半导体装置本体的搭载面相反一侧的面上，形成外部连接端子，使得通过在上述基底构件上形成的孔与上述布线图形相连。半导体装置本体由于在半导体器件的表面上剩下突出电极的顶端部分形成了树脂层，所以结果将变成为该树脂在保护半导体器件和突出电极的同时，还起着填充区的作用。另外，插入器由于其构成为装设半导体装置本体的同时在基底构件上已形成了连接半导体装置的布线图形，所以，在基底构件上边可以形成任意的布线图形。外部连接端子通过在基底构件上边形成的孔连接到该布线图形上。这时，由于如上所述可以任意地设定布线图形，所以采用使布线图形绕行的办法可以设定半导体连接端子的位置而与已设置在半导体装置本体上的突出电极的形成位置无关。因此，可以提高外部连接端子布局的自由度。此外，粘接剂使半导体装置本体和插入器进行机械性接合，而导电性构件使半导体装置本体与插入器电接合(连接)。这样一来，就可以采用用不同的构件完成在使半导体装置本体与插入器进行接合时进行的机械性接合和电接合的办法，就可以选定对各个功能(机械性接合功能，电接合功能)最佳的构件。这样，半导体装置本体和插入器之间的机械性接合和电接合就都可以确实地进行，因而可以提高半导体装置的可靠性。再有，粘接剂即便是在固化后的状态下也具有柔性，而且，由于处于半导体装置与插入器之间，所以该粘接剂起着缓冲剂的作用。因此，可以用粘接剂剂缓和在半导体装置与插入器之间发生的应力。
附图说明
图1是用于说明作为本发明的实施例1的半导体装置的制造方法的树脂密封工序，和作为本发明的实施例1的半导体装置制造用模具的说明图。图1A～图1C是说明现有的半导体装置及其制造方法的一个例子的说明图。
图2是用于说明作为本发明的实施例1的半导体装置的制造方法的树脂密封工序的说明图。
图3是用于说明作为本发明的实施例1的半导体装置的制造方法的树脂密封工序的说明图。
图4是用于说明作为本发明的实施例1的半导体装置的制造方法的树脂密封工序的说明图。
图5是用于说明作为本发明的实施例1的半导体装置的制造方法的树脂密封工序的说明图。
图6是用于说明作为本发明的实施例1的半导体装置的制造方法的突出电极露出工序的说明图。(A)示出了树脂密封工序结束后的基板，(B)是用(A)的箭头A示出的部分的扩大图。
图7是用于说明作为本发明的实施例1的半导体装置的制造方法的突出电极露出工序的说明图。(A)示出了正在剥离薄膜的状态的基板，(B)是用(A)的箭头B示出的部分的扩大图。
图8是作为本发明的实施例1的半导体装置的制造方法之内，用于说明分离工序的说明图。
图9是用于说明作为本发明的实施例1的半导体装置的说明图。
图10是用于说明作为本发明的实施例2的半导体装置的制造方法、和和作为本发明的实施例2的半导体装置制造用模具的说明图。
图11是作为本发明的实施例3的半导体装置的制造方法的说明图。
图12是作为本发明的实施例4的半导体装置的制造方法的说明图。
图13是作为本发明的实施例5的半导体装置的制造方法的说明图。
图14是作为本发明的实施例5的半导体装置的制造方法的说明图。
图15作为密封树脂示出了用薄片状树脂的例子。
图16作为密封树脂的供给装置示出了用绝缘混合物浇罐(potting)的例子。
图17示出了把密封树脂配设到薄膜一侧的例子。
图18是作为本发明的实施例6的半导体装置的制造方法的说明图。
图19是用于说明作为本发明的实施例7的半导体装置的制造方法的说明图。(A)示出了树脂密封工序结束后的基板，(B)是用(A)的箭头C示出的部分的扩大图。
图20是用于说明作为本发明的实施例7的半导体装置的制造方法的说明图。(A)示出了正在剥离薄膜的状态的基板，(B)是用(A)的箭头D示出的部分的扩大图。
图21是作为本发明的实施例7的半导体装置的制造方法的说明图。
图22是作为本发明的实施例3的半导体装置制造用模具的说明图。
图23是作为本发明的实施例4的半导体装置制造用模具的说明图。
图24是作为本发明的实施例5的半导体装置制造用模具的说明图。
图25是作为本发明的实施例6的半导体装置制造用模具的说明图。
图26是作为本发明的实施例2的半导体装置的制造方法的说明图。
图27是作为本发明的实施例3的半导体装置的制造方法的说明图。
图28是作为本发明的实施例8的半导体装置的制造方法的说明图。
图29是作为本发明的实施例9的半导体装置的制造方法的说明图。
图30是作为本发明的实施例10的半导体装置的制造方法的说明图。
图31是作为本发明的实施例11的半导体装置的制造方法的说明图。
图32是作为本发明的实施例12的半导体装置的制造方法的说明图(其1)。
图33是作为本发明的实施例12的半导体装置的制造方法的说明图(其2)。
图34是作为本发明的实施例13的半导体装置的制造方法的说明图。
图35是作为本发明的实施例14的半导体装置的制造方法的说明图。
图36是作为本发明的实施例15的半导体装置的制造方法的说明图。
图37是作为本发明的实施例16的半导体装置的制造方法的说明图。
图38是作为本发明的实施例17的半导体装置的制造方法的说明图。
图39是作为本发明的实施例18的半导体装置的制造方法的说明图。
图40是在图39中所用的基板的扩大图。
图41是作为本发明的实施例19的半导体装置的制造方法的说明图。
图42是作为本发明的实施例20的半导体装置的制造方法的说明图。
图43是作为本发明的实施例21的半导体装置的制造方法的说明图。
图44是作为本发明的实施例22的半导体装置的制造方法的说明图。
图45是作为本发明的实施例23的半导体装置的制造方法的说明图。
图46的斜视图示出了已形成了定位沟的半导体装置。
图47是作为本发明的实施例24的半导体装置的制造方法的说明图。
图48是作为本发明的实施例25的半导体装置的制造方法的说明图。
图49是作为本发明的实施例26的半导体装置的制造方法的说明图。
图50是作为本发明的实施例27的半导体装置的制造方法的说明图。
图51说明了通常的突出电极的构造。
图52是作为本发明的实施例1的半导体装置的装配方法的说明图。
图53是作为本发明的实施例2的半导体装置的装配方法的说明图。
图54是作为本发明的实施例3的半导体装置的装配方法的说明图。
图55是作为本发明的实施例4的半导体装置的装配方法的说明图。
图56是作为本发明的实施例5的半导体装置的装配方法的说明图。
图57是作为本发明的实施例6的半导体装置的装配方法的说明图。
图58是作为本发明的实施例7的半导体装置的装配方法的说明图。
图59是作为本发明的实施例28的半导体装置的制造方法的说明图。
图60是作为本发明的实施例29的半导体装置的制造方法的说明图(其1)。
图61是作为本发明的实施例29的半导体装置的制造方法的说明图(其2)。
图62是作为本发明的实施例29的半导体装置的制造方法的说明图(其3)。
图63是作为本发明的实施例4的半导体装置的说明图。
图64是作为本发明的实施例8的半导体装置的装配方法的说明图。
图65是作为本发明的实施例9的半导体装置的装配方法的说明图。
图66是作为本发明的实施例10的半导体装置的装配方法的说明图。
图67是作为本发明的实施例11的半导体装置的装配方法的说明图。
图68是另一种半导体装置的制造方法的说明图(其1)。
图69是另一种半导体装置的制造方法的说明图(其2)。
图70是另一种半导体装置的制造方法的说明图(其3)。
图71是另一种半导体装置的构成的说明图。
图72是另一种半导体装置的制造方法的说明图(其1)。
图73是另一种半导体装置的制造方法的说明图(其2)。
图74是另一种半导体装置的制造方法的说明图(其3)。
图75是另一种半导体装置的制造方法的说明图(其4)。
图76示出了本发明的实施例6的半导体装置制造用模具的变形例。
图77示出了本发明的实施例6的半导体装置制造用模具的变形例。
图78是作为本发明的实施例30的半导体装置的说明图。
图79是作为本发明的实施例30的半导体装置的制造方法的说明图(其1)。
图80是作为本发明的实施例30的半导体装置的制造方法的说明图(其2)。
图81是作为本发明的实施例31的半导体装置的说明图。
图82是作为本发明的实施例31的半导体装置的制造方法的说明图(其1)。
图83是作为本发明的实施例31的半导体装置的制造方法的说明图(其2)。
图84是作为本发明的实施例32的半导体装置的说明图。
图85是作为本发明的实施例33的半导体装置的说明图。
图86是作为本发明的实施例34的半导体装置的说明图。
图87是剩余树脂除去机构的说明图。
图88是作为本发明的实施例35的半导体装置的说明图。
图89是作为本发明的实施例35的半导体装置的制造方法的说明图(其1)。
图90是作为本发明的实施例35的半导体装置的制造方法的说明图(其2)。
图91是作为本发明的实施例36的半导体装置及其制造方法的说明图。
图92是作为本发明的实施例37的半导体装置及其制造方法的说明图。
图93是作为本发明的实施例38的半导体装置及其制造方法的说明图。
图94是作为本发明的实施例39的半导体装置及其制造方法的说明图。
图95是作为本发明的实施例40的半导体装置及其制造方法的说明图。
图96是作为本发明的实施例41的半导体装置及其制造方法的说明图。
图97是作为本发明的实施例42的半导体装置及其制造方法的说明图。
图98是作为本发明的实施例43的半导体装置及其制造方法的说明图。
图99是作为本发明的实施例44的半导体装置及其制造方法的说明图。
图100是作为本发明的实施例45的半导体装置及其制造方法的说明图。
图101是作为本发明的实施例46的半导体装置及其制造方法的说明图。
图102是作为本发明的实施例47的半导体装置及其制造方法的说明图。
图103示出了布线基板的另一实施例(其1)。
图104示出了布线基板的另一实施例(其2)。
图105示出了布线基板的另一实施例(其3)。
图106示出了布线基板的另一实施例(其4)。
图107示出了布线基板的另一实施例(其5)。
图108示出了布线基板的另一实施例(其6)。
图109示出了布线基板的另一实施例(其7)。
图110是示于图106中的布线基板的变形例的说明图。
图111是作为本发明的实施例48的半导体装置及其制造方法的说明图。
图112是作为本发明的实施例48的半导体装置的制造方法的说明图(其1)。
图113是作为本发明的实施例48的半导体装置的制造方法的说明图(其2)。
图114是作为本发明的实施例49的半导体装置及其制造方法的说明图。
图115是作为本发明的实施例50的半导体装置及其制造方法的说明图。
图116是作为本发明的实施例48～53的半导体装置的说明图。
图117是应用了机械突出电极的各种半导体装置的说明图。
图118是作为本发明的实施例54的半导体装置的说明图。
图119是作为本发明的实施例54的半导体装置的制造方法的说明图(其1)。
图120是作为本发明的实施例54的半导体装置的制造方法的说明图(其2)。
图121是作为本发明的实施例54的半导体装置的制造方法的说明图(其3)。
图122是作为本发明的实施例54的半导体装置的制造方法的说明图(其4)。
图123是作为本发明的实施例55的半导体装置的说明图。
图124是作为本发明的实施例56的半导体装置的说明图。
图125是作为本发明的实施例57的半导体装置的说明图。
图126是作为本发明的实施例55的半导体装置的制造方法的说明图(其1)。
图127是作为本发明的实施例55的半导体装置的制造方法的说明图(其2)。
图128是作为本发明的实施例54的半导体装置的装配构造的说明图。
图129是作为本发明的实施例55的半导体装置的装配构造的说明图。
图130是作为本发明的实施例56的半导体装置的装配构造的说明图。
图131是作为本发明的实施例57的半导体装置的装配构造的说明图。
图132是作为本发明的实施例58的半导体装置的装配构造的说明图。
图133是作为本发明的实施例59的半导体装置的装配构造的说明图。
图134是作为本发明的实施例60的半导体装置的装配构造的说明图。
图135是作为本发明的实施例57的半导体装置的说明图。
图136是作为本发明的实施例56的半导体装置的制造方法的说明图(其1)。
图137是作为本发明的实施例56的半导体装置的制造方法的说明图(其2)。
图138是作为本发明的实施例56的半导体装置的制造方法的说明图(其3)。
图139是作为本发明的实施例56的半导体装置的制造方法的说明图(其4)。
图140是作为本发明的实施例56的半导体装置的制造方法的说明图(其5)。
图141是作为本发明的实施例56的半导体装置的制造方法的说明图(其6)。
图142是作为本发明的实施例59的半导体装置的说明图。
图143是作为本发明的实施例60的半导体装置的说明图。
图144是作为本发明的实施例61的半导体装置的说明图。
图145是作为本发明的实施例62的半导体装置的说明图。
图146是作为本发明的实施例63的半导体装置的说明图。
图147是作为本发明的实施例64的半导体装置的说明图。
图148是作为本发明的实施例57的半导体装置的制造方法的说明图。
图149是作为本发明的实施例65的半导体装置的制造方法的说明图。
图150是作为本发明的实施例58的半导体装置的制造方法的说明图(其1)。
图151是作为本发明的实施例58的半导体装置的制造方法的说明图(其2)。
图152是作为本发明的实施例66的半导体装置的说明图。
图153是作为本发明的实施例59的半导体装置的制造方法的说明图。
图154是作为本发明的实施例67的半导体装置的制造方法的说明图。
图155是作为本发明的实施例60的半导体装置的制造方法的说明图(其1)。
图156是作为本发明的实施例60的半导体装置的制造方法的说明图(其2)。
图157是作为本发明的实施例60的半导体装置的制造方法的说明图(其3)。
图158是作为本发明的实施例68的半导体装置的说明图。
图159是作为本发明的实施例61的半导体装置的制造方法的说明图。
图160是作为本发明的实施例69的半导体装置的说明图。
图161是作为本发明的实施例62的半导体装置的制造方法的说明图(其1)。
图162是作为本发明的实施例62的半导体装置的制造方法的说明图(其2)。
图163是作为本发明的实施例62的半导体装置的制造方法的说明图(其3)。
图164是作为本发明的实施例70的半导体装置的说明图。
图165是作为本发明的实施例63的半导体装置的制造方法的说明图。
图166是作为本发明的实施例71的半导体装置的制造方法的说明图。
图167是作为本发明的实施例64的半导体装置的制造方法的说明图(其1)。
图168是作为本发明的实施例64的半导体装置的制造方法的说明图(其2)。
图169是作为本发明的实施例64的半导体装置的制造方法的说明图(其3)。
图170是作为本发明的实施例64的半导体装置的制造方法的说明图(其4)。
图171是作为本发明的实施例64的半导体装置的制造方法的说明图(其5)。
图172是作为本发明的实施例72的半导体装置的制造方法的说明图。
图173是作为本发明的实施例65的半导体装置的制造方法的说明图(其1)。
图174是作为本发明的实施例65的半导体装置的制造方法的说明图(其2)。
图175是作为本发明的实施例65的半导体装置的制造方法的说明图(其3)。
图176是作为本发明的实施例73的半导体装置的说明图。
图177是作为本发明的实施例66的半导体装置的制造方法的说明图。
具体实施方式
其次，与附图一起说明本发明的实施例。
图1～图8沿着制造顺序示出了作为本发明的实施例1的半导体装置的制造方法，图9则示出了用作为本发明的实施例1的半导体装置的制造方法制造的半导体装置。
首先，用图9(A)和(B)，对用示于图1～图8的制造方法制造的将成为本发明的实施例1的半导体装置10进行说明。半导体装置10，大体上说，被作成为由半导体器件11，将成为突出电极的突起12和树脂层13等构成的极其简单的构成。
半导体器件11(半导体芯片)是在半导体衬底上已形成了电路的器件，其装配一侧的面上配设有多个突出电极12。突出电极12可以做成为例如用复制法配设焊锡球的构成，起着外部连接电极的作用。在本实施例中，突出电极12的构成被做成为直接配设到已形成于半导体器件11上的电极焊盘(未画出来)。
此外，树脂层13(用带点的区域表示)由例如聚酰亚胺、环氧树脂(PPS、PEK、PES和耐热性液晶树脂等的热可塑性树脂)等的热硬化性树脂构成，在半导体器件11的整个形成侧面上形成。因此已配设到半导体器件11上的突出电极12虽然将变成被该树脂层密封起来的状态，但被构成为使突出电极的顶端部分从树脂层中露出来。即，树脂层13剩下顶端部分来密封突出电极12那样地形成于半导体器件上。
已被做成上述构成的半导体装置10，将变成其全体的大小大体上与半导体芯片11的大小相等的所谓的芯片尺寸封装的构造。因此，半导体装置10可以充分地应付近些年来所特别要求的小型化的需要。
此外，如上所述，半导体装置10被做成为在半导体器件11上边形成树脂层13的构造，而且，该树脂层被做成为剩下顶端部分密封突出电极的构造。因此，结果将变成为用树脂层13来保持脆弱的突出电极12，因此结果将变成为该树脂层13起着与现有技术中所用的填充区(参看图78)相同的作用。
即，借助于树脂层13，可以防止半导体器件11、突出电极12、装配基板14、突出电极12与连接电极15之间的接合部位、和突出电极12与半导体器件11之间的接合部位的破坏。
图9(B)是用来说明把半导体装置10装配到装配基板14上去的方法的说明图。要想把半导体装置10装配到装配基板14上去，要在对已形成在装配基板14上的连接电极15与突出电极12定好位后进行装配。
这时，要做成为这样的构成：在装配处理之前，在半导体装置10中，已预先在半导体器件11上形成了树脂层13。因此，在把半导体装置10装配处理到装配基板14上之际，不需要把填充区填充处理到半导体器件11与装配基板14之间，这样可以使装配处理变得容易起来。
此外，在把半导体装置10装配到装配基板14上去之际，为了使焊锡突出电极12接合到连接电极15上去，虽然要进行加热，但由于已配设到半导体器件11上的突出电极12用树脂层13进行保持，所以即便是在半导体器件11与装配基板14之间发生了热膨胀差，也可以确实地进行装配处理。
再有，在已把半导体装置10装配到装配基板14上后，即便是在进行加热之类的情况下，即便是发生了在半导体器件11与装配基板14之间的热膨胀差，因为突出电极12被树脂层13保持，所以也不会在突出电极12与连接电极15间发生剥离。因此，可以提高半导体装置10在装配中的可靠性。
接着，用图1～图8对已做成为上述构成的半导体装置10的制造方法(实施例1的制造方法)进行说明。
半导体装置10，粗略地说，采用实施半导体器件形成工序，突出电极形成工序，树脂密封工序，突出电极露出工序和分离工序等的办法形成。在该各个工序内，半导体器件形成工序，是对衬底用准分子激光技术等进行电路形成等的工序，而突出电极形成工序是用复制法等在已进行了电路形成的半导体器件11上边形成突出电极12的构成。
该半导体器件形成工序和突出电极形成工序是用众所周知的技术实施的，本发明的关键部分是树脂封装以后，所以决定在以下的说明中仅仅对树脂密封工序以下的各个工序进行说明。
图1～图5示出了树脂密封工序。
树脂密封工序还可以细分为装设基板工序，树脂层形成工序，和脱模工序。设树脂密封工序开始，首先如图1所示，采用经由半导体器件形成工序和突出电极形成工序的办法，把已形成多个半导体器件11的衬底16(大圆片)装设到半导体装置制造用模具20中去。
在这里，对将成为本发明的实施例1的半导体装置用模具20(以下，仅称之为模具20)的构造进行说明。
模具20粗略地说由上模21和下模22构成。在该上模21和下模22中，内设有图中没有画出来的加热器，构成为可以熔融后边要讲的密封树脂35的构成。
上模21被构成为借助于未画出的升降装置在图中的箭头Z1，Z2的方向上进行升降动作。此外，上模21的下面被当做空腔面21a，该空腔面21a被做成为平坦面。因此，上模21的形状被做成为极其简单的形状，可以廉价地制造上模21。
另一方面，下模22由第1半个下模23和第2半个下模24构成。第1半个下模23被做成为与衬底16的形状相对应的形状，具体地说，被设定为比衬底16的直径尺寸稍大的直径尺寸。衬底16被装设到已形成在该第1半个下模23的下表面上的空腔面25上。在本实施例中，该第1半个下模23已被做成为已被固定的构成。
此外，第2半个下模24被做成为把第1半个下模23围绕起来的大体上的环形形状。该第2半个下模24被构成为借助于未画出的升降装置在图中的箭头Z1，Z2的方向上进行升降动作。此外，第2半个下模24的内周壁被当做空腔面26，在该空腔面26的上部的规定范围内，用改善脱模性的面形成了倾斜面27。
在树脂密封工序开始后的状态下，如图1所示，第2半个下模24已变成了对第1半个下模23在Z2方向上往上动后的状态，因此，上边所述的衬底16已被装设到因第1和第2半个下模23、24联合动作所形成的凹部(空腔)内。这时，衬底16被装设为使已形成了突出电极12的面变成上侧，因此，在装设状态中在衬底16上形成的突出电极12已变成为与上模21相向的状态。
在象上述那样地把衬底16装设到下模22上后，接着，在不变形地的状态下把薄膜30装设到上模21的下部上的同时，把密封树脂载置到衬底16的突出电极12上边。
薄膜30例如可以用聚酰亚胺，氯乙烯，PC，Pet，静分解性树脂，合成纸等的纸，金属箔，或者它们的合金，可选定那些不会因在后边要讲的树脂成型时所加的热而劣化的材料。在本实施例中所用的薄膜30选定除上述的耐热性之外，要具有弹性的材料。这里所说的弹性指的是在后边要讲的密封中，突出电极的顶端部分可以沉入薄膜30内的那种程度的弹性。
另一方面，密封树脂35是例如聚酰亚胺，环氧树脂(PPS，PEEK，PES和耐热性液晶树脂等的热可塑性树脂)等的树脂，在本实施例中，用的是把该树脂成型为圆柱形的构成。此外，密封树脂35的载置位置，如图29(下模22的平面图)所示，选定为大体上中央位置。以上，是衬底装设工序的处理。
此外，在上边所说的衬底装设工序中，配设薄膜30的时刻并不限于在把衬底16装设到下模板22中之后，也可以做成为在把衬底16装设到下模板2中之前先配设好薄膜30。
如上所述，在衬底装设工序结束后，接着就实施树脂层形成工序。树脂层形成工序开始后，在已确认借助于模具20的加热已升温到可以使密封树脂35熔融的温度后(若密封树脂35的高度充分小的情况下，则不需要确认)，使上模21在Z1方向上移动。
采用使上模21在Z1方向上移动的办法，首先，上模21接触到第2半个下模24的上表面上。这时，如上所述，由于在上膜21的下部已配设了薄膜30，所以在上模21接触到第2半个下模24的时刻，如图3所示，薄膜30在上模21与第2半个下模24之间，变成为已被夹紧的状态。在该时刻，在模具20内，形成了由上述各个空腔面24a，25，26围成的空腔28。
另外，密封树脂35借助于在Z1方向上运动的上模21通过薄膜30被压缩而具有弹性(势能)，而且，已被升温到可以使树脂35熔融的温度，所以，如该图所示，密封树脂35将变成为在衬底16上边某种程度的扩展的状态。
当上模21接触到第2半个下模24后，之后，上模21和第2半个下模24边维持夹紧薄膜30的状态边整体性地在Z1方向上进行向下运动。即，上模21和第2半个下模24都在Z1方向上移动。
对此，构成下模22的第1半个下模23，由于维持被固定的状态，所以随着上模21和第2半个下模24在Z1方向上的运动而使空腔28的容积减小，因此，结果变成为密封树脂35边在空腔28内压缩边进行树脂成型(该树脂成型法叫做压缩成型法)。
具体地说，已载置到衬底16的中央的密封树脂35因被加热而软化，而且，由于因上模21的向下运动而被压缩，所以，密封树脂35因被上模21推压展宽而从中央位置向外周延展。这样，已配设到衬底16上的突出电极12就从中央位置向着外侧顺次被密封树脂进行密封。
这时，如果上模21和第2半个下模24的移动速度快，则人们认为压缩成型所产生的压缩压变高，在突出电极12上会发生损伤，而如果上模21和第2半个下模24的移动速度慢，则将发生制造效率的降低。因此，上模21和第2半个下模24的移动速度应选定不使上边所说的问题一起发生的适当的移动速度。
上边所说的上模21和第2半个下模24的向下运动，将一直进行到被压紧的薄膜30变成为被压接到已形成于衬底16上的突出电极12上的状态为止。此外，在薄膜30已被压接到突出电极12上的状态下，密封树脂35已构成为把在衬底16上形成的全部的突出电极12和衬底16都密封起来。图4示出的是树脂层形成工序结束后的状态。在树脂层形成工序结束后的状态中，由于薄膜30已被向着衬底压接，所以突出电极12的顶端部分将变成沉入到薄膜30中去的状态。此外，采用使密封树脂35配设到衬底16的整个面上的办法，在突出电极12上形成密封树脂层13。
此外，预先对密封树脂层35的树脂量进行计量，并进行设定，使得在如图4所示的树脂层形成工序结束了的时刻，树脂层13的高度变得大体上与突出电极12的高度相等。如上所述，采用把密封树脂35的树脂量事先计量为既不会过量也不会不足的适当的量的办法，在树脂层形成工序中，就可以防止从模具20中流出过剩的树脂35，或者反过来，树脂35少变成为不能确实地对突出电极12和衬底16进行密封这样的缺点。
树脂层形成工序结束后，接着实施脱模工序。在该脱模工序中，首先，使上模21在Z2方向上移动。这时，由于已经接触到在第2半个下模24上形成了树脂层13的倾斜部分27的位置变成了已经固定接合的状态，故衬底16和树脂层13变成为已被保持到下模22上的状态。因此，在使上模21在Z2方向上移动的状态下，结果将变成为仅仅上模21从薄膜30上脱离并往上移动。
接着，使第2半个下模24对第1半个下模23在Z1方向上稍微移动。从图5的中心线往左，示出了上模21往上移动，而第2半个下膜24在Z1方向上少许移动后的状态。如上所述，采用第2半个下模24对第1半个下模23在Z1方向上移动的办法，就可以使上述倾斜部分27和树脂层13脱开。
如上所述，当倾斜部分27和树脂层13脱开后，接下来第2半个下模24开始在Z2方向上移动。这样，在第2半个下模24的上表面接触到薄膜30的同时倾斜部分27接触到树脂层13的侧壁上，因此，随着第2半个下模24的往上移动，衬底16就向着Z2方向移动而产生弹力。
由于薄膜30维持着与树脂层13固定接合的状态，故采用使薄膜30移动而产生弹力的办法，使已形成了树脂层13的衬底16从第2半个下模23中脱开。这样，如从图5的中心线右侧所示，已形成了树脂层13的衬底16从模具中脱模出来。
此外，在图5的例子中，虽然存在着使第1半个下模23与树脂层13固定接合的部分2，但因该固定接合部分狭窄，故固定接合力弱，因此采用使第2半个下模24在Z2方向上移动的办法，就可以使衬底16从第1半个下模23中确实地脱模。
如上所述，在本实施例的树脂密封工序中，树脂层13在树脂层形成工序中被用模具20压缩成型。另外，将变成树脂层13的密封树脂35并不是象现有技术(参看图78)那样填充于半导体装置1与装配基板5之间的狭窄的地方而是被载置到衬底16的已配设有突出电极12的面上边，形成铸模。
为此，就可以在衬底16的已形成了突出电极12的整个面上确实地形成树脂层13，且可以在大体上与突出电极12的高度相等的狭窄的部分上确实地形成树脂层13。这样，由于在已在衬底16上形成的全部的突出电极12都被树脂层13确实地密封，所以可以用树脂层13确实地保持全部的突出电极12。因此，在用图9说明过的加热时，就可以确实地防止突出电极12与装配基板14之间的接合部分处的破坏，可以提高半导体装置的可靠性。
此外，如上所述，构成模具20的下模22由已被固定的第1半个下模23和被构成为对该第1半个下模23可进行升降的第2半个下模24构成。因此，采用在形成了树脂层13后，使第2半个下模24对第1半个下模23进行升降动作的办法，可以使模具20具有脱模功能，使得可以容易地从模具20中取出已形成了树脂层13的衬底16。在上述的树脂密封工序结束后，接着就实施突出电极露出工序。图6和图7示出了突出电极露出工序。在树脂密封工序结束的时刻，如图6所示，薄膜30就已变成了与树脂层13固定接合的状态。此外，由于薄膜30由具有弹性的材料构成，所以在已形成了树脂层13的状态下，突出电极12的顶端部分就已变成沉入到薄膜30里去的状态。即，突出电极12的顶端部分变成了未被树脂层13覆盖的状态(在图6(B)中扩大示出了该状态)。
在本实施例的突出电极露出工序中，如图7(A)所示，进行使已固定接合到1层13上的薄膜30从树脂层13上剥离的处理。采用这样地从树脂层13上剥离薄膜30的办法，如在图7(B)中扩大示出来的那样，结果就变成为已变成为沉入到薄膜30中的状态的突出电极12的顶端部分从树脂层13中露出来。因此就可以用该已经露出来的突出电极12的顶端部分进行装配处理。
如上所述，本实施例的突出电极露出工序仅仅是使薄膜30从树脂层13上剥离的简单的处理。因此，可以容易且效率良好地进行突出电极露出处理。
此外，在象上述那样把薄膜30装设到模具20中去时，薄膜30已被配设为无变形，而且，上膜21的空腔面24a已变成平坦的形状。再有，薄膜30具有均一性的品质，在其整个面上具有均一的弹性。因此，在树脂密封工序中，在突出电极12沉入薄膜30中之际，其沉入量是均一的。
这样一来，在突出电极露出工序中，在薄膜30已从树脂层13上剥离下来之际，就可以使从树脂层13中露出的突出电极12的露出量变成为均一，使半导体装置的品质恒定化以及使装配时与连接电极15之间的接合性均一化。
此外，在上边的说明中，在突出电极露出工序中，在薄膜30已从树脂层13上剥离下来之际，虽然示出的是突出电极12完全从树脂层13中露出来的构成，但在已剥离下薄膜30的状态下，虽然突出电极13的顶端部分极其之薄但也可以做成为被树脂膜(密封树脂35)覆盖起来的构成。采用做成为这种构成的办法，由于树脂膜保护具有脆弱的性质的突出电极13的上端部分，所以可以防止因突出电极13与外气接触而发生的氧化之类的劣化。
此外，在把突出电极13装配到装配基板上去的时候，由于不需要该树脂膜，故必须除去。除去该树脂膜的时刻，只要是在装配到装配基板上去之前，什么时刻都行。
在上述突出电极露出工序结束后，接着就实施分离工序。
图8示出了分离工序。如同图所示，在分离工序中，对每一半导体芯片11，用切片刀具29与树脂层13一起切断衬底16。这样，就制造成了先前已说明过的图9所示的半导体装置10。
此外，应用了切片刀具29的切片处理，是在半导体装置的制造工序中普通所采用的处理，不是伴随有什么特别的困难的处理。此外，虽然在衬底16上已形成了树脂层13，但是切片刀具29具有连树脂层13也能够充分切断的能力。
接下来，用图10对作为本发明的实施例2的半导体装置的制造方法和作为本发明的实施例2的半导体装置制造用模具20A(以下，仅称之为模具20A)进行说明。还有，在图10中，对于与先前在图1～图9中已说明过的实施例1的构成相同的构成仅赋予相同的标号而略去说明。
首先，对本实施例的模具20A进行说明。
本实施例的模具20A，粗略地说，也由上模21和下模22A构成，上膜21和构成下模22A的第1半个下模23与实施例所示的有关部分的构成相同。然而，在本实施例中，具有下述特征：在第2半个下模24A上设置有除去剩余树脂的剩余树脂除去机构40。
剩余树脂除去机构40，粗略地说，由窗口部分41，罐(pot)42，和压力控制杆43等构成。窗口部分41是在已形成于在第2半个下模24A上形成的倾斜部分27的一部分上的窗口，该窗口部分41被构成为与罐42连通。
罐42具有圆筒构造，在该罐42的内部，把已做成为活塞构造的压力控制杆43装设为可以滑动。该压力控制杆43被连接到图中未画出的驱动机构上，被构成为在图的Z1，Z2方向上可以对第2半个下模24A进行升降动作。
接下来，对用具有具备已做成为上述构成的剩余树脂除去机构40的模具20A实施的、本发明的实施例2的半导体装置的制造方法进行说明。还有，由于在实施例2中，在半导体制造工序内，在树脂密封工序上具有特征，所以决定仅仅对该树脂密封工序进行说明。
在本实施例的树脂密封工序开始后，就实施衬底16装设工序。在衬底装设工序中，如图10(A)所示，把衬底16装设到模具20A中去。
如同图所示，在树脂密封工序刚开始后的状态下，第2半个下模24A就变成为对于第1半个下模23在Z1方向上移动的状态，而构成剩余树脂除去机构的压力控制杆43则已变成为已在Z2方向上的定位置上移动。当象这样地把衬底16装设到下模22A上后，接下来，在把薄膜30配设到上模21的部分24a上的同时，把密封树脂35载置到衬底16和衬底16的突出电极12上边。
在上述的衬底装设工序结束后，接着实施树脂层形成工序。树脂层形成工序开始后，上模21变成为在Z1方向上移动，这样，如图10(B)所示，就变成上模21与第2半个下模24A接触，变成为夹紧薄膜30的状态。
在这一时刻，虽然在模具20A内形成了由各个空腔面24a，25，26围起来的空腔28，但构成上述剩余树脂除去机构40的窗口部分41，则变成为已在该空腔28上开了窗口的状态。
当上膜21与第2半个下模24A接触后，之后，上膜21和第2半个下模24A就边维持夹紧薄膜30的状态边整体性的地在Z1方向上进行移动。这样，树脂35就在空腔28内边压缩边进行树脂成型。
这时，为了防止发生对突出电极12的损伤且为了向空腔28的整个区域内适当地填充树脂35，必须适当地选定上膜21和第2半个下模板4A在Z1方向上的速度，这一点前边已经说过了。使上模21和第2半个下模24A在Z1方向上的速度适当化这件事，换句话说，等效于使空腔28内的树脂35的压缩压力适当化。
在本实施例中，采用在模具20A上设置剩余树脂除去机构的办法，做成为下述构成：除控制上模21和第2半个下模24A在Z1方向上的速度外，采用驱动压力控制杆43的办法，还可以控制树脂35的压缩压力。因此，采用减小压力控制杆43作用在Z2方向上的作用力的办法，降低空腔28内的密封树脂35的压力，而采用增大压力控制杆43作用到Z2方向上的作用力的办法，提高空腔28内的密封树脂35的压力。
例如，在密封树脂35的树脂量比想要形成的树脂层13的容量还多，且因树脂而使空腔28内的压力上升的情况下，有将会变成为不能进行适当的树脂成型的可能，但在这样的情况下，如图10(C)所示，采用使剩余树脂除去机构40的压力控制杆43在Z1方向上向下运动的办法，就可以通过窗口部分41在罐42内除去剩余树脂。
因此，采用设置剩余树脂除去机构40的办法，就可以在树脂层13的形成时同时地进行剩余树脂的除去处理，使得总是用既定的压缩力进行树脂成型成为可能，使树脂层13的形成得以适当地进行。还有，在可以防止剩余树脂从模具中泄漏的同时，由于即便是密封树脂35的计量精度比实施例1低也不要紧，所以还可以使密封树脂35的计量容易化。
在树脂层形成工序结束后，接着实施脱模工序。在该脱模工序中的模具20A的动作，基本上和实施例1一样，即，首先，在使上模21在Z2方向上移动的同时，使第2半个下模24A对于第1半个下模23在Z1方向上少许移动。
图10(D)的中心线左侧，示出了使上模21在Z2方向上移动，且使第2半个下模24A在Z1方向上少许移动后的状态。如上所述，采用使第2半个下模24A对第1半个下模23在Z1方向上移动的办法，就可以使前边所说过的倾斜部分27与树脂层13脱开。
此外，在本实施例的情况下，采用设置剩余树脂除去机构40的办法，采用在窗口部分41的形成位置上除去剩余树脂的办法，虽然有发生毛刺的危险，但是，该毛刺也可以采用使第2半个下模24A在Z1方向上移动的办法除掉。
如上所述，当倾斜部分27和树脂层13脱开后，接着第2半个下模24A开始在Z2方向上移动，因此，第2半个下模24A的上表面接触到薄膜30上的同时，倾斜部分27再次接触到树脂层13上，衬底16在从模具20A脱开的方向上移动而产生弹力。这样，如图10(D)的中心线右侧所示，已形成了树脂层13的衬底16从模具20A中脱模。
此外，在本实施例的制造方法中，由于在树脂成型时可以把空腔28内的压力控制为既定的压力，所以可以防止在树脂35内留下空气，发生气泡。现在，若假设想像在树脂层13中发生了气泡的情况，则就有因加热处理时该气泡膨胀而在树脂层13上发生裂纹之类的损伤的可能性。
然而，采用象上述那样地设置剩余树脂除去机构的办法，由于可以防止在树脂层13上发生气泡，所以在加热时没有在树脂层13上发生损伤的危险，可以提高半导体装置10的可靠性。
接下来，对本发明的第3和第4实施例的半导体装置的制造方法进行说明。
图11示出了本发明的实施例4的半导体装置的制造方法。在图11中，对于与已用图1～图9说明过的实施例1的构成相同的构成仅赋予同一标号而略去说明，此外，在图12中，对于与已用图10说明过的实施例2的构成相同的构成仅赋予同一标号而略去说明。
实施例3和4的制造方法，其特征是不用薄膜30形成树脂层13。因此，如图11(A)和图12(A)所示，在与上边说过的实施例1和2不同的衬底装设工序中，未把薄膜30配设到上模21的部分24a上。
因此，在衬底装设工序之后接着实施的树脂层形成工序中，如图11(B)，(C)和图12(B)，(C)所示，结果变成为上模21直接推压密封树脂35，进行压缩成型处理。然而，由于上模21的空腔面24a已被做成为平坦面，所以可以在良好的状态下进行树脂层13的成型处理。还有，剥离工序中的处理因和前边已说过的实施例1或2中的处理相同，故略去对其说明。
如上所述，即便是做成为不配设薄膜30的构成，也可以形成树脂层13。但是，在应用实施例3和4的制造方法中，由于不设薄膜30，故在已形成了树脂层13的状态下，将变成为把突出电极12完全埋设到树脂层13中去的状态。
为此，在树脂密封工序结束后实施的突出电极露出工序中，将变成为必须另外进行用于仅仅使突出电极12的顶端部分露出的处理。对该仅仅使突出电极12的顶端部分露出的处理，为便于说明决定在后边讲述。
接下来，说明作为本发明的实施例5的半导体装置的制造方法。
图13和图14示出了本发明的实施例5的半导体装置的制造方法。在图13和图14中，对于与已用图1～图9说明过的实施例1的构成相同的构成仅赋予同一标号而略去说明。
在本实施例的制造方法中，其特征是：在衬底装设工序中在把衬底16装设到模具20中去之前，如图13(A)所示，在第1半个下模23中，已经先装设上了增强板50。该增强板50已选定具有规定的机械强度和散热性的材料，具体说来，例如，由铝制的板材构成。此外，增强板50的直径尺寸被设定为比衬底16的直径尺寸稍大。此外，在该增强板50的表面上已涂敷上热硬化性的粘接剂(图中未画出来)。
已做成为上述构成的增强板50向模具20中的装设，由于仅仅是把增强板50配置到第1半个下模23上边的作业，可以极其容易地进行，即便是设置了增强板50也不会使树脂密封工序变得麻烦。
接着，对树脂密封工序中的增强板50的功能进行说明。
在衬底装设工序结束树脂形成工序开始后，如上所述，上模21和第2半个下模24在Z1方向上移动，利用密封树脂进行的突出电极12的密封处理开始。这时，模具20已升温到可以使密封树脂35熔融那种程度的温度。此外，上边说过的热硬化性树脂的粘接剂已选定为在比较低的温度下热硬化的物质。因此，在树脂形成工序开始后，以比较短的时间增强板50就粘接到衬底16上进行一体化。还有，增强板50也可以做成为预先粘接到衬底16上的构成。
然而，如图13(B)，(C)所示，在本实施例中，树脂层13的形成，也可以用压缩成型法进行。
在用该压缩成型法形成树脂层13的方法中，由于用上模21推压密封树脂和已熔融的树脂35，故衬底16上作用有大的压力。
另外，要想形成树脂层13必须使密封树脂熔融，为此，在模具20中，已经组装进了加热器。该加热器所发生的热也加到已装设到模具20中的衬底16上。因此，衬底16就有因上述压缩形成所产生的压力和加热器所产生的热而变形的可能性。然而，在本发明中，由于在衬底装设工序中在把衬底16装设到模具20中之前，先装设上了增强板50，且已做成为把该增强板50接合到衬底16上的构成，所以在树脂形成工序中，衬底16被做成为已用增强板50增强了的构成。因此，即便是压缩成型所产生的压力或加热器所产生的热加到衬底16上，也可以防止衬底16的变形，因而，可以提高所制造的半导体装置的成品率。
图14示出的是树脂层13的形成结束，从模具20中脱模后的状态的衬底16。如同图所示，在衬底16已从模具20中脱模后的状态下，增强板50仍维持着已粘接到衬底16上的状态。接着，在树脂形成工序结束后实施的分离工序(参看图8)中，用切片刀具29连增强板50一起切断。
这样一来，就将变成在各个半导体装置上也已配设上增强板50的构成。此外，如上述那样，由于增强板50已选定散热性良好的材料，所以结果变成为在分离成各个半导体装置后，增强板50起着散热板的作用。为此，可以提高用本实施例的制造方法制造的半导体装置的散热性。
图15～图17示出了上边所说的各实施例的变形例。此外，在各个图中，对于与已用图1～图9说明过的实施例1的构成相同的构成仅赋予同一标号而略去说明。
在上边说过的各实施例中，作为密封树脂用了密封树脂35，并做成为把它载置于已装设到模具20中的衬底16上边进行树脂密封的构成。图15～图17所示的变形例示出了密封树脂的另外的供给形态。
在示于图15的例子中，其特征是：作为密封树脂使用了薄片状树脂51。如上所述，采用用薄片状树脂51的办法，就可以确实地在衬底16的全体上形成树脂层13。
此外，在把密封树脂35配置到衬底16的中央的情况下，因为已熔融了的树脂必须从中央向端部流，故需要长的成型时间。对此，薄片状树脂51，由于被配设为覆盖衬底16的上部，故结果变成为已熔融了的树脂无须流动就直接密封位于下部的突出电极12。为此，由于可以缩短树脂密封处理所需的时间，所以可以缩短树脂密封工序的时间。
此外，在图16所示的例子中，其特征是：作为密封树脂使用了液态树脂52。由于液态树脂流动性高，所以可以在短时间内确实地密封突出电极12。
还有，在图17的例子中，其特征是：在树脂密封工序实施之前，先用粘接剂53把密封树脂35A配设到薄膜30上。此外，也可以做成为这样的构成：在密封树脂已熔融后，把该密封树脂35配设到薄膜30上，然后，再采用使之固化的办法把密封树脂35配设到薄膜30上。
这样一来，就可以采用无须把密封树脂35A先配设到衬底16上而是先配设到薄膜30上的办法，在衬底装设工序中，一起地进行薄膜30的装设作业和密封树脂35A的装填作业，使衬底装设作业效率化。
接下来，对作为本发明的实施例6的半导体装置的制造方法进行说明。图18示出了实施例6的树脂密封工序。此外，在图18中，对于与已用图1～图9说明过的实施例1的构成相同的构成仅赋予同一标号而略去说明。
在前边，用图17对在树脂密封工序实施前在薄膜30上仅仅先配设上一个密封树脂35A的方法进行了说明。对此，在本实施例中，特征是在薄膜30上隔以规定的间隔多个连续地配设了密封树脂35A。此外，还被做成为这样的构成：薄膜30用未画出来的搬运装置在图中的箭头方向上进行搬运。
在图18(A)中，位于模具20左侧的是已形成了树脂层13的衬底16，采用使树脂层13固定接合到薄膜30上的办法，衬底16也变成了已装设到薄膜30上的状态。此外，位于模具20内部的密封树脂35A是本次要进行密封处理的树脂。还有位于模具20右侧的密封树脂35A是在本次树脂密封处理中要用的树脂。
示于图18(A)的状态，示出了衬底装设工序结束后的状态，变成了衬底16已被装设到模具20中去了的状态。此外，在本实施例中，举出了在装设衬底16之前装设增强板50的方法。
当衬底装设工序结束，树脂密封工序开始后，如图18(B)所示，使上模21和第2半个下模24在Z1方向上移动，用密封树脂35A进行密封突出电极12的处理。接着，再次采用使上模21和第2半个下模24在Z1方向上移动的办法，如图18(C)所示，在衬底16上边形成树脂层13。
树脂密封工序结束后，实施与先前用图5所说明的同样的脱模工序，使已形成树脂层13的衬底16从模具20中脱模。这时，如上所述，采用使树脂层13固定接合到薄膜30上的办法，衬底16也已变成为已被装设到薄膜30上的状态。
如上述那样，当树脂密封工序结束后，接着起动薄膜30的搬运装置，薄膜30被搬运到把下一个密封树脂35A装设到模具20中去的位置上去。此外，与该薄膜30进行的搬运操作的同时，对模具20把增强板50和衬底16(尚未形成树脂层13的)装设到20中(即，实施衬底装设工序)，用这种方法，再次变成为图18(A)所示的状态。以后，反复实施上边说过的处理。
如上所述，倘采用本实施例的方法，由于采用先把密封树脂35A以在树脂密封处理时不受影响那种程度的间隔，离开一个间隔进行配设，在树脂密封处理结束了的时刻，使薄膜30移动，以把下一个要进行树脂密封处理的密封树脂35A自动地装设到模具20中去的办法，所以可以连续地实施树脂密封工序，因而可以提高半导体装置的制造效率。
接着，说明作为本发明的实施例7的半导体装置的制造方法。
图19～图21是作为实施例7的半导体装置的制造方法的说明图。在图19～图21中，对于与已用图1～图9说明过的实施例1的构成相同的构成仅赋予同一标号而略去说明。
在上边已说明的实施例1的制造方法中，做成为下述构成：作为薄膜30选定了可进行弹性变形的薄膜，因此，采用在树脂密封工序中的压缩成型时使突出电极12的顶端部分沉入到薄膜30中去的办法，在突出电极露出工序中仅仅使薄膜30从树脂层13上剥离，就可使突出电极12的顶端部分露出来。但是具有使突出电极12的顶端部分以适宜的量沉入那样的弹性的薄膜30的选定是困难的。此外，如图18所示，在还把薄膜30用作搬运用的载体的情况下，要是用可以进行弹性变形的薄膜30的话，则在搬运时就会伸缩，存在着不能妥当地进行衬底16和密封树脂35A的搬运处理的可能性。
于是，为要解决这样的问题，就有必要用或者不进行弹性变形，或者几乎不进行弹性变形(以下，统一称之为‘非弹性变形’)的薄膜30。在本实施例中，作为薄膜30A选定了非弹性变形的材质。但是，作为薄膜30A即便是选定了非弹性变形的材质，也可以与在图1～图5中说明过的一样地实施在树脂密封工序中进行的处理。
图19～图21示出了本实施例中的突出电极露出工序。在树脂密封工序结束了的时刻，如图19所示，薄膜30A变成力已固定接合到树脂层13上的状态。但是，由于薄膜30A是用非弹性变形材料构成的，所以在已形成了树脂层13的状态下，突出电极12并不变成已沉入到薄膜30中去的状态，因此，突出电极12变成为已被树脂层13密封其全体的状态(在图19(B)中扩大示出了该状态)。
在该状态中，如图20(A)所示，进行使已固定接合到树脂层13上的薄膜30A从树脂层13上剥离的处理。但是，即便是从树脂层13上已剥离下薄膜30A，如在图20(B)中扩大示出的那样，突出电极12的整体仍将维持被树脂层13密封的状态。
此外，在该图20(B)中所示的突出电极12的整体被树脂层13密封的状态，即便是在先前用图11和图12所说明过的已实施了不用薄膜30，30A的树脂密封工序的情况下，也会发生。
这样一来，在突出电极12的整体已被树脂密封的状态下，即便是对它进行分离处理形成了半导体装置也不能进行与装配基板之间的电连。因此，必须进行用于使突出电极12的顶端部分从树脂层13中露出的处理。图21(A)示出了用于使突出电极12的顶端部分从树脂层13中露出的方法。
在本实施例中，如图21(A)所示，作为使突出电极12的顶端部分从树脂层13中露出的装置使用了激光照射装置60。作为激光照射装置60，可以考虑使用例如对树脂的加工性良好的二氧化炭激光器。
此外，用激光照射装置60进行的树脂层13的切削深度，可以用适宜的设定激光照射装置60的能量的办法进行调整。因此，可以以良好的精度设定从树脂层13中露出的突出电极12的顶端量。
如图21(A)所示，采用用激光照射装置60在树脂层13上边操作激光的办法可以使所有的突出电极12的顶端部分从树脂层13中露出来。图21(B)示出了激光加工处理已结束，突出电极12的顶端部分已从树脂层13中露出来的状态。
这样一来，采用进行使突出电极12的顶端部分从树脂层13中露出来的处理的办法，作为薄膜30A即便是用非弹性变形的材质的薄膜，即便是已实施了不用已用图11和图12说明过的薄膜30，30A的树脂密封工序的情况下，也可以制造可以对装配基板14进行恰当的装配处理的的半导体装置。
此外，使突出电极12的顶端部分从树脂层13中露出来的处理，并不限定于激光照射，除此之外，还可以考虑准分子激光，刻蚀，机械研磨和喷砂等的利用。在这种情况下，在用准分子激光的时候，可以使突出电极12的顶端部分容易且精度良好地露出来。此外，在用刻蚀，机械研磨或喷砂的情况下，则可以廉价地使突出电极12的顶端部分露出来。
接着，用图22～图25对本发明的半导体装置用模具的另一实施例进行说明。
图22示出了作为本发明的实施例3的半导体装置制造用模具20C(以下，叫做模具20C)。此外，在以下要说明的图22～图25中，对于与图1的实施例1的模具20相同的构成仅赋予相同的标号而略去说明。
本实施例的半导体装置制造用模具20C的特征是：在载置第1半个下模23C的衬底16的部位上，设有使该衬底16固定到第1半个下膜23C上或从第1半个下模23C脱模的固定或脱模机构70。该固定或脱模机构70粗分起来由多孔质构件71，吸排气装置73和管道74等构成。多孔质构件71，例如由多孔质陶瓷或者多孔质金属、多孔质树脂等构成，且被构成为气体可以通过其内部。
管道73形成于多孔质构件71的下部，该管道73被构成为在集合后连接到给排气装置72上。给排气装置72是例如压缩机和负压发生装置，被构成为在对管道73供给压缩空气的压送模式，和对管道73进行吸引处理的吸引模式间进行切换处理。
因此，采用使给排气装置72变成为压送模式的办法，压缩空气就通过管道73供给多孔质构件71，再由多孔质构件71喷射到外部。这时，在衬底16已载置到第1半个下模23C上的情况下，结果就变成为衬底16在脱模方向上有了弹力。这种状态是在图22中示于从中心线往右的状态，以下，把该状态叫做脱模状态。
另一方面，采用使给排气装置72变成为吸引模式的办法，排气装置72通过管道73给进行吸引处理。这样一来，由该吸引处理发生的负压被做成为小于多孔质构件71。这时，在衬底16已载置到第1半个下模23C上的情况下，结果就变成为衬底16被吸向多孔质构件71。这一状态在图22中是示于中心线左侧的状态，以下把该状态叫做固定状态。
如上所述，采用在模具20C上设置固定或脱模机构70的办法，由于在固定状态中，衬底16被固定到第2半个下模23C上，所以在树脂密封处理中，可以防止在衬底16上发生挠曲等的变形。此外，还可以矫正衬底16所具有的固有的挠曲。再有，在已变成脱模状态的时候，由于衬底16已具有从第1半个下模23C脱模的弹力，所以还可以提高衬底16从模具20C中脱出的脱模性。
图23示出了本身是本发明的的实施例4的半导体装置制造用模具20D(以下，叫做模具20D)。
在上述的实施例1的模具20中，其构成为：第1半个下模23已被固定，第2半个下模24对于第1半个下模23进行升降动作。对此，本实施例的模具20D的构成的特征是：第2半个下模24D已被固定，第1半个下模23对于第2半个下模24D进行升降动作。
如本实施例那样，即便是做成为第1半个下模23对于第2半个下模24D进行升降动作的构成，在脱模工序中，也可以使已确实地形成了树脂层13的衬底16从模具20中脱模。此外，在图23中，从中心线往左示出的是第1半个下模23D已上动的状态，而从中心线往右示出的是第1半个下模23D已向下运动的状态。
图24示出了作为本发明的实施例5的半导体装置制造用模具20E(以下叫做模具20E)
在上边说过的实施例1的模具20中，已做成为下述构成：采用在第2半个下模24的内周侧壁上形成倾斜部分27的办法，提高脱模性。对此，本实施例的模具20E，在已经形成了空腔28的状态下，采用做成为具有用第2半个下模24E围起来的面积比第1半个下模23的上部的面积还宽的部分的构成的办法，就可以做成为在第2半个下模24E与第1半个下模23相连接的部位上形成了矩形形状的台阶部分74的构成。如上所述，即便是在第2半分下模24E上形成了台阶部分74也可以提高脱模性。此外，由于台阶的形状大体上是矩形，所以可以容易地进行台阶部分74的形成。
还有，在图24中，示于从中心线往左的状态，是为了从树脂层13脱开使第2半个下模24E从树脂密封位置向下运动后的状态，而示于从中心线往右侧的，是使第2半个下模24E上动使已形成了树脂层13的衬底16从模具20E脱模后的状态。
图25示出了作为本发明的实施例6的半导体装置制造用模具20F(以下，叫做模具20F)。
本实施例的模具20F的特征是：在上模21F，下模22F(第1半个下模23F，第2半个下模24F)与树脂层13之间的接触面上形成了附着处理膜75。该附着处理膜75因为已选定为与将成为树脂层13的树脂不附着的材料，所以在脱模时，可以使已形成了树脂层13的衬底16容易地从模具20F中脱模。
图76和图77示出了实施例6的变形例。图76是在衬底16的面积比第2半个下模23的上表面的面积小的情况下，在第1半个下模23的上表面上配设了薄膜30D的例子。这样，就可以减小密封树脂35与第1半个下模23直接接触的面积，可以提高脱模性。
还有，在本实施例中，在进行先前已用图22说明过的那种吸引处理的情况下，还可以在薄膜30的必要的部位上预先形成小孔(真空用孔)。
此外，图77示出了使第1半个下模23的上表面的面积与衬底16的面积大体上相等的构成。在上述的各个例子中，由于都构成为衬底16的面积比第1半个下模23的上表面的面积小，所以在进行树脂密封处理时，就变成为树脂层13也配设到衬底16的侧部位置(侧面部分)上的构成。
对此，采用使第1半个下模23的上表面的面积与衬底16的面积大体上相等的构成的办法，将变成为使树脂层13仅仅形成于衬底16的上表面上的构成。这样一来，根据衬底16的使用形态，可以选择性的把树脂层13仅仅配设到衬底16的上表面上或者除上表面外还含有侧面部分的范围内。
还有，在图77的构成中，作为提高脱模性的机构，对于上模21用了薄膜30，对于下模22则用了附着处理膜75(参看图25)。
接下来，对作为本发明的实施例2和3的半导体装置进行说明。
图26示出了作为本发明的实施例2的半导体装置10A，图27示出了作为本发明的实施例3的半导体装置10B。在图26和图27中，对于与图9的实施例1的半导体装置10相同的构成仅赋予相同的标号而略去说明。
实施例2的半导体装置10A的构成是：在载物台(stage)构件80上搭载多个半导体器件11而形成模块化。此外，树脂层13的构成为：在剩下顶端部分密封突出电极12的同时，一直密封到半导体器件11的侧部为止。再有，载物台80由散热性良好的材料(例如，铜或铝)形成。
已被做成为上述构成的半导体装置10A，由于作为载物台80使用了散热性良好的材料，故即便是搭载上多个半导体器件11也可以维持高的散热性。
此外，实施例3的半导体装置10B的特征是：在图26的半导体装置10A中，在载物台80的外周侧部已形成了堤堰部分81。从该堤堰部分81的载物台80的器件搭载面开始的高度H2(图27中，用箭头表示)被构成为对于从半导体器件11的器件搭载面开始的高度H1(图中用箭头表示)变高。
再有，从堤堰部分81的载物台80的器件搭载面开始的高度H2被构成为对于从半导体器件11的器件搭载面开始到突出电极12的顶端部分为止的高度H3(图中用箭头表示)变低一个规定量。
采用做成为上述构成的办法，当为了在用堤堰部分80和载物台构件81构成的凹部内形成树脂层13而填充树脂时，在树脂已填充到堤堰部分81的上端部分为止的时刻，就可以剩下突出电极12的顶端部分密封突出电极12。这样，就可以容易地形成已露出了突出电极12的顶端部分的状态的树脂13。
此外，在上边说过的实施例2和3的半导体装置10A，10B中，采用在树脂层13的上表面上形成追加布线的办法，就可以用该追加布线使多个半导体器件11相互连接而功能化。
接下来，对本发明的实施例8进行说明。图28是实施例8的半导体装置的制造方法的说明图，示出的是树脂密封工序已结束的状态的衬底16。此外，图28(A)是衬底16的整体图，图28(B)是衬底16的局部扩大图。此外，在图28中，对于与用图1～图9的实施例1说明过的构成相同的构成仅赋予相同的标号而略去说明。
在上边说过的实施例1的半导体装置的制造方法中，其构成为：树脂层13由单一种类密封树脂35形成。可是，对于该树脂层13要求种种的功能，例如从保护衬底16这一顶来说希望树脂层13是硬质树脂，而从在装配时等要缓和加到突出电极12上的应力的角度看则希望树脂层13是软质树脂。但是，用单一种类的树脂满足全部要求在实际上是不可能的。
于是，本实施例的特征是：作为在树脂密封工序中所用的树脂，用了具有不同的特性的多种密封树脂，因此形成多种(在本实施例中是2种)的树脂层13A，13B。在示于图28的例子中，示出的是把树脂层13A和树脂层13B重叠起来进行叠层后的构造。
这样一来，要想形成多种个树脂层13A，13B，在树脂密封工序中，首先，向模具内装填将成为树脂层13A的密封树脂以形成树脂层13A，接着，向模具内装填将成为树脂层13B的密封树脂以形成树脂层13B。或者，也可以预先作好在将成为树脂层13A的树脂层的上部叠层上将成为树脂层13B的密封树脂的构造的密封树脂，用一次的树脂密封处理一起地形成树脂层13A和13B的方法。
采用象本实施例这样在衬底16上叠层多层树脂层13A，13B的办法，就可以例如在把硬质树脂用作位于外侧的树脂层13B，而把软质树脂用作位于内侧的树脂层13A。在已做成这样的构成的情况下，衬底16将变成用由硬质树脂构成的树脂层13B确实地进行保护的构成，此外，在装配时等，加在突出电极12上的应力则可以用由软质树脂构成的树脂层13A进行吸收。因此，可以提高用本实施例制造的半导体装置的可靠性。
接着，说明本发明的实施例9。
图29是用于说明实施例9的半导体制造方法的的说明图，在图29中，对于与用图1～图9的实施例1说明过的实施例的构成相同的构成仅赋予相同的标号而略去说明。
在本实施例中，虽然与上边说过的实施例一样，其特征也是：作为在树脂密封工序中所用的密封树脂，用了具有不同的特性的多种密封树脂(在本实施例中是2种)，但是，在上述实施例8中是使互不相同的树脂层13A，13B进行叠层后的构造，而在本实施例中，则把树脂层13B配设到衬底16的外周位置上，把树脂层13A配设到被树脂层13B围起来的位置上的构造(参看图29(C))。以下，对本实施例中的半导体装置的制造方法进行说明。
图29(A)示出的是本实施例的半导体装置的制造方法中的树脂密封工序。在本实施例的树脂密封工序中所用的模具20G，虽然具有对在实施例1中用图1说明过的模具20的构造变成了上下颠倒的构造，但是为了便于说明，模具20G的各个构成，用与在实施例1中说明过的模具20对应的标号和名称进行表示。此外，在本实施例中，与前边说过的实施例5一样，变成了具有增强板50的构造。增强板50已被装设于第1半个下模23上，而在增强板50的下表面(与衬底16相向的面)上，则已预先配设了将成为树脂层13A的密封树脂35A和将成为树脂层13B的密封树脂35B。该将成为树脂层13B的密封树脂35B被配设于增强板50的外周位置上，而将成为树脂层13A的密封树脂35A则被配设在其内部，使得被密封树脂35B围起来。再有，已形成了突出电极12的衬底16通过薄膜30被载置于上模21上边。
当象上述那样把已配设有衬底16和密封树脂35A，35B的增强板50装设到模具20G内时，第1半个下模23就向着上模21移动，因而实施密封树脂35A，35B的压缩成型，形成树脂层13A，13B。这时，由于如上所述，密封树脂35B被配设于增强板50的外周位置上，而密封树脂35A则被配设为被密封树脂35B围起来，所以在树脂已成型的状态下，树脂13B被形成为在衬底16的外周位置上，而树脂层13A则被形成为被密封树脂13B围起来。
当上述的树脂密封工序结束后，如图29(B)所示，就实施突出电极露出工序除去薄膜30，以此形成示于图29(C)的半导体装置10C。
倘采用上述的制造方法，作为将被配设到衬底16(半导体器件)的外周位置上的树脂层13B，例如可以选定硬质树脂，而作为被该树脂13B围绕起来的树脂层13A则可以选定软质树脂。这样，由于用本实施例制造的半导体装置10C将变成其外周侧部被由硬质树脂构成的树脂层13B围绕起来的构成，所以将变成为衬底16和增强板50被该树脂层13B确实地进行保护的构造。因而，可以提高半导体装置10C的可靠性。
此外，位于树脂层13B的内侧的树脂层13A，由于用软质树脂形成，故即便是在装配时等对突出电极12加上了应力，由于该应力也会在由软质树脂构成的树脂层13A中被吸收，所以可以缓和加到突出电极12上的应力。这样，即便是因为这一点，也可以提高半导体装置10C的可靠性。
接着，说明本发明的实施例10和实施例11。
图30是用于说明实施例10的半导体装置的制造方法的说明图，图31是用于说明实施例11的半导体装置的制造方法的说明图。在图30和图31中，对于与用图1～图9说明过的实施例1和用图29说明过的实施例9的构成相同的构成仅赋予相同的标号而略去说明。
在示于图30的实施例10的制造方法中，与前边说过的实施例9一样，特征是：在树脂密封工序中，把密封树脂35预先配设到增强板50上。此外，在示于图31的实施例11的制造方法中，特征是：把框架部分54一体性地设置到增强板50上的同时，把密封树脂35预先配设到增强板50上。
这样一来，采用在树脂密封工序中，预先把密封树脂35配设到增强板50，50A上的办法，据可以把增强板50，50A用作模具20G的一部分。具体地说，就可以把增板50，50A用作第1半个下模23的一部分。
借助于此，就可以减少密封135直接触及第1半个下模23(模具20G)上的面积，就可以不要已附着于现有技术中所需要的模具上的无用树脂的除去作业，就可以简化树脂密封工序中的作业。
特别是在实施例11的制造方法中，采用在增强板50上设置框架54的办法，就可以在与增强板50A的衬底16相向的位置上形成凹部55，就可以把该凹部55用作空腔。在使用了图30所示的平板状的增强板50的构成中，密封树脂35已经触及到第2半个下模24，该接触部分上的无用树脂的除去作业就变成为必须。
但是，若用在图31所示的实施例11，则可以做成为使密封树脂35完全不触及模具20G的构成，因此就可以完全不要已附着于模具20G上的无用树脂的除去作业。
此外，在上述的实施例10和11中，采用用散热性良好的材料形成增强板50，50A的办法，还可以提高半导体装置10D，10E的散热特性。此外，图30(B)示出了用实施例10的制造方法制造的半导体装置10D，图31(B)示出了用实施例11的制造方法制造的半导体装置10E。
接着说明本发明的实施例12。
图32和图33是实施例12的半导体装置的制造方法的说明图。在图32和图33中，对于与用图1～图9的实施例1说明过的构成相同的构成仅赋予相同的标号而略去说明。
本实施例的制造方法的特征是：在密封树脂工序中，首先与前边说过的各个实施例一样，在已形成了突出电极12的衬底16的表面上形成了树脂层13(第1树脂层)之后，在衬底16的背面上形成第2树脂层17。以下，用图32和图33对本实施例中的具体的树脂密封处理进行说明。
图32(A)～图32(B)示出了把第1树脂层13压缩成型到衬底16的已形成了突出电极12的表面上的工序。在该图32(A)～图32(B)中所示的处理，与在实施例1中用图1～图4所说明过的处理是完全相同的处理。因此，略去对第1树脂层13的形成处理的说明。
当采用实施图32(A)～图32(B)中的处理的办法，在衬底16的表面(突出电极形成面)上形成第1树脂层13后，从模具20中取出衬底16，上下颠倒过来后再装设到模具20中去。即，使得衬底16的已形成了突出电极12的面与第1半个下模23相向那样地把衬底16装设到模具20中去。接着，如图33(D)所示，把第2密封树脂36载置到已被载置到第1半个下模23上边的衬底16的上表面上。
接着，如图33(E)所示，采用使上模21和第2半个下模24向下运动的办法，压缩成型第2密封树脂36。借助于此，如图33(F)所示，在衬底16的背面一侧也形成第2树脂层17。
图33(G)示出了用本实施例的制造方法制造出来的半导体装置10E。如同图所示，半导体装置10E的构成是：把第1树脂层13压缩成型到已形成了突出电极12的衬底16(半导体芯片)的表面上的同时，在衬底16的背面上压缩成型第2树脂层17。
如上所述，采用在树脂密封工序中，在已配设了突出电极12的衬底16的表面上形成了第1树脂层13之后，形成第2树脂层17使得把该衬底16的背面覆盖起来的办法，就可以使所制造的半导体装置10E的平衡变得良好。
即，由于衬底16(半导体器件)与密封树脂热膨胀率不同，在仅在衬底16的表面(已形成了突出电极12)上配设第1树脂层13的构成中，就会有因在衬底16的表面和背面上发生热膨胀率差而在衬底16上发生挠曲的可能性。然而，象本实施例的制造方法那样，采用把衬底16的表面和背面都用树脂层13，17覆盖起来的办法，就可以使半导体装置10E的平衡变得良好。这样，就可以防止在加热时等在半导体装置10E上发生挠曲。
此外，在本发明的制造方法中，还可以把在衬底16的表面上配设的第1树脂层13和在衬底16的背面配设的第2树脂层17选定为具有不同的特性的树脂。例如，采用把软质树脂选定为第1树脂层13的办法，就可以缓和加到突出电极12上的应力。
此外，采用把硬质树脂选定为配设于背面的第2树脂层17的办法，就可以在加上了外力的情况下确实地保护衬底16。再有，采用把散热性良好的树脂选定为第2树脂层17的办法，就可以提高半导体装置10E的散热性。
接着，说明本发明的实施例13。
图34是实施例13的半导体装置的制造方法的说明图。在图34中，对于与用图1～图9说明过的的实施例1，用图32，图33说明过的实施例12相同的构成仅赋予相同的标号而略去说明。
在本实施例的制造方法中也是在已形成了突出电极12的衬底16的表面上形成了第1树脂层13的同时，在衬底16的背面上形成第2树脂层17。但是在用图32和图33说明过的实施例的制造方法中，首先，采用实施图32(A)～图32(C)的工序的办法，形成第1树脂层13，其次，采用从模具20中取出已形成了第1树脂层13的衬底16并使之上下颠倒过来，再在其上边实施图32(D)～图32(F)的工序的办法，形成第2树脂层17。因此，在实施例12的制造方法中，需要进行2次的压缩成型，不能说半导体装置10E的制造效率是良好的。
于是，本实施例的制造方法的特征是：使得用一次的压缩成型就可以同时形成第1和第2树脂层13和17。为此，在本实施例中，做成为下述构成：在树脂密封工序中，在把衬底16装设到模具20中去之际，如图34(A)所示，首先在把第2密封树脂36装设到衬底16上后，再装设衬底16使得载置于第2密封树脂36上，再在其上部配设第1密封树脂35。这时，使第2密封树脂36与衬底16的背面接触，而把第1密封树脂35载置于衬底16的已形成了突出电极12的表面上。
图34(B)示出了正在实施压缩成型的状态。如同图所示，由于衬底16是被第1密封树脂35与第2密封树脂36夹在中间的状态，所以，在衬底16的表面和背面上，可以同时压缩成型密封树脂35，36。此外，图34(C)示出了压缩成型结束，在衬底16的表面上已形成了第1树脂层13，在衬底16的背面上已形成了第2树脂层17的状态。
此外，图34(D)是用本实施例的制造方法制造的半导体装置，其构成与在实施例1中所制造的半导体装置10E的构成相同(用本实施例的制造方法制造的半导体装置也用标号10E表示)。如上所述，由于在本实施例的制造方法中，不需要象实施例12的制造方法那样使衬底16上下颠倒的作业，可以用一次的压缩成型处理一起地形成第1树脂层13和第2树脂层17，所以可以提高半导体装置10E的制造效率。
接着，说明本发明的实施例14。
图35是实施例14的半导体装置的制造方法的说明图。在图35中，对于与用图9说明过的的实施例1相同的构成仅赋予相同的标号而略去说明。
在前边说过的各个实施例中，作为突出电极举出了球状突出电极的例子进行了说明，但在本实施例中，其特征是：作为突出电极应用了直立突出电极18。该直立突出电极18具有圆柱形状，可以用例如电镀法形成。如上所述，由于直立突出电极18具有圆柱形状，所以与被做成为球状的突出电极12比，其顶端部分的面积变宽。
象本实施例那样，即便是把突出电极的构造作成为直立突出电极18也可以用和上边说过的各个实施例一样的处理，进行树脂密封工序和突出电极露出工序。图35(A)，(B)示出了在树脂密封工序中，把已形成了直立突出电极18的衬底16已装设到模具20(未画出来)中的状态。此外，图35(B)是图35(A)的局部扩大图。在该装设状态中，将在直立突出电极18的顶端部分上装设薄膜30A。
该薄膜30A与图9所示的薄膜的构成相同，被构成为不容易进行弹性变形。采用对于这种状态的衬底16实施树脂密封处理的办法，在薄膜30A与衬底16的表面间压缩成型树脂层13。
当树脂密封工序结束后，如图35(C)所示，进行从树脂层13(用带点的区域表示)上剥离已固定接合到树脂层13上的薄膜30A的处理。但是，即便是从树脂层13上剥离下了薄膜30A，如在图35(D)中扩大示出的那样，直立突出电极18除去其顶端部分外，仍维持已被埋设在树脂层13中的状态。
可是，在用图19～图21先前已说明过的实施例7中，由于突出电极12已被做成为球状，故在其全体已被密封于树脂层13中的状态下，从树脂层13中露出的面积小，因此要进行图21所示的那种使突出电极12从树脂层13中露出来的处理。
对此，在本实施例中由于用的是具有圆柱形状的直立突出电极18所以从树脂层13中露出的顶端部分的面积变宽。因此，如图35(D)所示，即便是仅保持把薄膜30A从树脂层13上剥离下来的状态不变，也可以进行充分的电连。这样，就不再需要在用球状的突出电极12的情况下所必须的使突出电极12从树脂层13中露出的处理，可以简化半导体装置的制造工序。
此外，在本实施例中，在需要进一步提高电连性的情况下，也可以实施使直立突出电极18从树脂层13中露出的处理。还有，在以下的说明中，规定在仅仅说突出电极12的情况下，指的是球状突出电极12与直立突出电极18的总称，在需要进行个别地说明的情况下，则分开来称之为球状突出电极12，直立突出电极18。
接下来，对本发明的实施例15进行说明。
图36是实施例15的半导体装置的制造方法的说明图。在图36中，对于与用图1～图9说明过的的实施例1，用图35说明过的实施例14相同的构成仅赋予相同的标号而略去说明。
在本实施例的制造方法中，特征是：在采用实施突出电极露出工序的办法，使突出电极12的至少是顶端部分从树脂层13中露出来之后，在该突出电极12(在本实施例中用的是直立突出电极18)的顶端部分上还形成作为另一突出电极的外部连接用突出电极(以下，称之为外部连接用突出电极)90。
该外部连接用突出电极90采用实施外部连接用突出电极形成工序的办法形成。该外部连接用突出电极形成工序，可以应用普通实施的突出电极形成技术，可以应用复制法，电镀法，或凹痕平板(dimpleplate)法等。这样，在实施了突出电极露出工序后，实施该外部连接用突出电极形成工序的办法，就可以在直立突出电极18的顶端部分上形成外部连接用突出电极90。
如本实施例所示，采用在实施了突出电极露出工序之后，实施外部连接用突出电极形成工序，在直立突出电极18的顶端部分上形成外部连接用突出电极90的办法，就可以提高在把半导体装置装配到装配基板上去时的装配性。
即，由于突出电极12形成在已形成与衬底16(半导体芯片)上的电极上边，所以必然地其形状将变小。这样一来，在该小的突出电极12用作电连到装配基板上的外部连接端子的情况下，就存在着装配基板与突出电极12不能确实地连接的可能性。
然而，在本实施例中设置的外部连接用突出电极90，由于和已形成在衬底16上的突出电极12是分开的，所以可以自由地进行设计而不会影响衬底16和突出电极12(但是需要与突出电极12电连)，可以应用到装配基板的构成上去。这样一来，采用在突出电极12的顶端部分上配设外部连接用突出电极90的办法，就可以提高已设置了外部连接用突出电极90的半导体装置与装配基板之间的装配性。
其次，说明本发明的实施例16。
图37是实施例16的半导体装置的制造方法的说明图。在图37中，对于与用图1～图9说明过的的实施例1，用图36说明过的实施例15相同的构成仅赋予相同的标号而略去说明。
在本实施例中，特征是：在形成外部连接用突出电极90的外部连接用突出电极形成工序中，用具有应力缓和功能的接合材料91(以下，叫做应力缓和材料)使突出电极12与外部连接用突出电极接合。此外，在本实施例中，另一特征是：作为外部连接用突出电极使用了柱(pole)状电极92。
应力缓和接合材料91，可以使用具有比例如在装配时所加的温度还高的熔融点的焊锡。此外，作为柱状电极92例如可以用钯丝。突出电极12与柱状电极92用应力缓和接合材料91接合。此外，由于焊锡是比较软质的金属，所以在突出电极12与柱状电极92之间的接合位置上，采用使构成应力缓和接合材料91的焊锡变形的办法，就可以吸收加在柱状电极92上的应力。
倘采用本实施例，由于突出电极12和柱状电极92用具有应力缓和功能的应力缓和接合材料进行接合，所以即便是在柱状电极92上加上了外力，发生了应力，该应力也可以被应力缓和接合材料缓和，可以防止传递到突出电极12上去。这样，就可以用外部应力防止在衬底16(半导体器件)上发生损伤，因此可以提高所制造的半导体装置的可靠性。
此外，采用把柱状电极92用作外部连接用突出电极的办法，与球状的电极比，就可提高与外部连接端子(装配基板一侧或者试验装置一侧的外部连接端子)之间的连接状态变得良好。
此外，球状的电极难于形成，且在高度(直径)上易于产生不均一，但是要用细丝状的柱状电极的话，则可以以良好的精度得到同一长度的电极，因而可以防止不均一的发生。再有，柱状电极92由于可以弹性地进行纵弯曲变形，故柱状电极92本身也具有缓和应力的功能。因此，可以更为确实地进行外力输入时的应力的缓和。
接着，说明本发明的实施例17。
图38是实施例17的半导体装置的制造方法的说明图。在图38中，对于与用图1～图9说明过的的实施例1相同的构成仅赋予相同的标号而略去说明。
在上边说过的实施例1中，为了使突出电极12从树脂层13中露出来，作为薄膜30选定了有弹性的材质，并在已把薄膜30配设到突出电极12上的时刻，使突出电极12的顶端部分沉入薄膜30中去，这样一来，如图7所示，在剥离下薄膜30的时刻，使突出电极12的顶端部分从树脂层13中露出来。但是，在该实施例1的方法中，存在着从树脂层13中露出的突出电极12的顶端部分变小，降低与装配基板之间的电气连接性的可能性。
另一方面，在前边说过的实施例7中，作为薄膜30A，选定了硬质的材质，做成为在已剥离下薄膜30A的时刻，突出电极12的顶端部分不从树脂层13中露出来的状态，为使突出电极12的顶端部分从树脂层13中露出来，如图7所示，使用了用激光照射装置60等使之露出的方法。然而，用实施例7的方法的话，为了使突出电极12从树脂层13中露出来，需要有庞大的设备。
于是，在本实施例中，如图38(A)所示，特征是：在树脂密封序中，作为薄膜30B选定硬质材料的薄膜的同时，使用了在与该薄膜30B的突出电极12相向的位置上形成了凸部19的薄膜。以下，对应用了已形成有该凸部19的薄膜30B的树脂密封工序进行说明。在图38中，未画出模具。
图38(B)示出了已把衬底16，密封树脂35和薄膜30B装设到模具中的状态。在该状态中，已形成了薄膜30B的凸部19被定位为与已形成于衬底16上突出电极12相向。此外，薄膜30B由硬质的树脂材料形成，凸部19由比较软质的树脂材料形成。即，在本发明中，薄膜30B和凸部19由不同的材料构成(此外，也可以做成为用同一材料的一体化的构成)。
图38(C)示出了正对密封树脂35进行压缩成型处理的状态。在该压缩成型处理时已形成于薄膜30B上的凸部19变成了被推压到突出电极12上的状态。因此，对凸部19推压突出电极12的区域来说，密封树脂35不会附着到突出电极12上。而且，由于凸部19用软质树脂构成，采用使凸19进行可挠变形的办法，就可以使突出电极12与凸部19之间的接触面积边宽。
图38(D)示出了突出电极露出工序，示出的是从衬底16上去除了薄膜30B的状态。如前所述，在凸部19推压突出电极12的区域中，由于密封树脂不附着于突出电极12上，所以在已去除了薄膜30B的状态下，该区域将变成已从树脂层13中露了出来的状态。而且，在本实施例中，突出电极12从树脂层13中露出的面积与前边说过的实施例1的方法比已经变宽。
因此，倘采用本实施例的制造方法，不必用庞大的设备就可以容易且确实地使突出电极12从树脂层13中露出来。此外，由于可从树脂层13中露出的面积宽，例如，如图38(E)所示，即便是在在突出电极12的顶端部分上设置外部电极连接用突出电极90的情况下，也可以确实地使突出电极12与外部连接用突出电极90进行接合。
接着，说明本发明的实施例18。
图39和图40是实施例18的半导体装置的制造方法的说明图。在图39和图40中，对于与用图1～图9说明过的实施例1相同的构成仅赋予相同的标号而略去说明。
在本实施例中，特征在于将要形成于衬底16上的突出电极12A的形成方法及其构造。该突出电极12A形成于已设于衬底16的表面上的连接电极98上边。要想形成突出电极12A，首先要在连接电极98的上部上形成核心部分99(用带点的区域表示)。该核心部分99由有弹性的树脂(例如，聚酰亚胺等)形成。
作为在连接部分98上边形成核心部分99的具体的方法，首先，在衬底16的整个面上涂敷将成为核心部分99的树脂(感光性的聚酰亚胺)，使之变成规定的厚度，接着用光刻技术除去连接电极98以外的位置的树脂。这样，就可在连接电极98上边形成核心部分99。
接下来，形成导电膜100，使得把该核心部分99的全部表面都覆盖起来。该导电膜100可用电镀法和溅射法等的薄膜形成技术形成，其基板一侧端部与连接电极98电连。作为导电膜100的材质，可选定具有某种程度的弹性的同时，还具有低的电阻的金属。采用实施以上的处理的办法，就可形成突出电极12A。此外，图中的102是绝缘膜。
就象从上述的说明中所看出的那样，突出电极12A的构成是：在核心部分99的表面上形成了导电膜100。如上所述，核心部分99具有弹性，且导电膜100也由具有某种程度的弹性的材料形成，所以在例如装配时等外力作用到突出电极12A上发生了应力，该应力也会借助于核心部分99和导电膜100进行弹性变形而被吸收。因此，可以防止该应力加到衬底16上，可以抑制在衬底16上发生损伤。
在此，对突出电极12A对树脂层13的高度进行说明。图39(A)示出的是突出电极12A的顶端部分比树脂层13还往外突出的构成。在该构成中，由于由于突出电极12A从树脂层13中露出的宽，所以在已设置了外部连接用突出电极90的情况下，突出电极12A与外部连接用突出电极90之间的接合面积变宽，使得可以确实地使突出电极12A与外部连接用突出电极90进行接合。
此外，图39(B)示出了把突出电极12A和树脂层13的表面做成为同一平面的构成。具有该构成的半导体装置，可以用作LCC(无引线芯片载体，Wireless Chip Carrier)构造的半导体装置，可以提高装配密度。
此外，图39(C)示出了突出电极12A的顶端部分处于比树脂层13还低的位置上的构成。因此，在树脂层13上形成了用于使突出电极12A露出的凹部101。在该构成中，在已设置了外部连接用突出电极90的情况下，由于凹部101起着进行外部连接用突出电极90的定位的作用，所以与示于图39(A)的构成比，可以容易地进行突出电极12A与外部连接用突出电极90之间的定位处理。
另一方面，在本实施例中，如图40所示，已变成了使已设于衬底16(半导体芯片)上的电极焊盘97和将形成突出电极12A的连接电极98分开的构成，变成为用引出布线96连接电极焊盘97和连接电极98的构成。
如图39所示，在突出电极12A的顶端部分上已设置有外部连接用突出电极90的构成中，从改善装配性方面来看，一般把外部连接用突出电极90设定得比突出电极12A大。因此，在突出电极12A的相邻的步距间距离小的情况下，存在着会使相邻配置的外部连接用突出电极90彼此接触的危险。
于是，在示于图40的例子中，采用用引出布线96连接电极焊盘97和连接电极98的办法，加大了将要形成的连接电极98的步距。这样一来，就可以避免在相邻的外部连接用突出电极90件发生干扰。
接下来，说明本发明的实施例19。
图41是实施例19的半导体装置的制造方法的说明图。在图41中，对于与用图1～图9说明过的实施例1相同的构成仅赋予相同的标号而略去说明。
在实施例19的制造方法中，如图41(A)所示，在实施树脂密封工序之前，在后边实施的分离工序中要切断基板的位置(图中，用虚线X表示。以下，叫做切断位置)上，先形成下宽度比较宽的切断位置沟105。该切断位置沟105的宽度尺寸被设定为至少要比后边要讲的切片刀具29的宽度尺寸大。
此外，在接着实施的树脂密封工序中，在形成树脂层13的同时，向该切断位置沟105内也填充密封树脂35形成切断位置树脂层106。接着，在树脂密封工序结束后实施的分离工序中，如图41(B)所示，在已填充了切断位置树脂层106的切断位置沟105内的切断位置X处，用切片刀具29切断衬底16。
倘采用上边所说的本实施例的制造方法，则在分离工序中，可以防止在衬底16和树脂层13上发生裂纹。其理由如下。
现在假定想像一种不形成切断位置沟的构成，则结果将变成在分离工序中，切断已形成了比较薄的膜状的树脂层13的衬底16。使用了切片刀具29的切断处理将把大的应力加到衬底16上。因此，若用该切断方法，则会存在有使薄的树脂层13从衬底16上剥离下来，或者在树脂层13和衬底16上产生裂纹的危险。对此，若用本实施例的制造方法，采用在切断位置X处形成宽度宽的切端位置沟105的办法，结果将变成为在芯片分离工中，在已形成了切断位置树脂层106的切断位置沟105内进行切断处理。这时，切断位置树脂层106的厚度变得比在其它的位置上形成的树脂层13的厚度后，其机械强度变强。而且，由于切断位置树脂层106与衬底16比具有柔性，所以起着吸收所发生的应力的作用。
这样一来，由于因切断处理而发生的应力在被切断位置树脂层106的吸收而减弱的状态下，加到衬底16上，所以可以防止在树脂层13和衬底16上发生裂纹，可以提高半导体装置的制造成品率。
此外，如图41(C)所示，在分离工序结束的时刻，将变成在衬底16的侧面上切断位置树脂层106已露出来的构成。因此，变成为用切断位置树脂层106保护衬底16的侧部的构成，可以抑制衬底16直接受外部环境的影响的情况。
还有，在半导体装置的搬运处理中，使用了装卸装置，该装卸装置也可以构成为使得可以把持切断位置树脂层106的已露出的部分，这样，就可以防止因装卸处理而伤及衬底16。
接下来，说明本发明的实施例20。
图42是实施例20的半导体装置的制造方法的说明图。在图42中，对于与用图1～图9说明过的实施例1，和用图41说明过的实施例19相同的构成仅赋予相同的标号而略去说明。
在上述实施例19的制造方法中，虽然做成为在切断位置X处已形成了切断位置沟105的构成，但在本实施例的制造方法中，如图42(A)所示，特征是：把要切断衬底16的切断位置X夹在中间形成了一对应力缓和沟110a、110b。因此，结果变成为在分离工序中，在一对应力缓和构110a、110b之间的位置上切断衬底16。
此外，采用形成一对应力缓和沟110a、110b的办法，在树脂密封工序中，如图42(B)所示，在应力缓和沟110a、110b的内部形成应力缓和树脂层111a、111b。该应力缓和树脂层111a、111b比在其它部分上形成的树脂层13的厚度变厚，其机械强度变强。而且，由于应力缓和树脂层111a、111b与衬底16比具有柔性，所以具有吸收所发生的应力的功能。
在上述构成中，在分离工序中，若在一对应力缓和沟110a、110b之间的位置上切断衬底16，则将在位于应力缓和沟110a、110b之间的衬底16(以下，把该部分叫做衬底切断部分16a)上加上大的应力。因此，就有可能在衬底切断部分16a和已在其上部形成的树脂层13上发生裂纹。但是，由于在该衬底切断部分16a的形成位置上没有形成突出电极12和电子电路等的重要的构成要素，所以即便是发生了裂纹也不会成为问题。
另一方面，因切断衬底切断部分16a而发生的应力虽然向侧方传达，但由于在衬底切断部分16a的两侧部分上形成了已填充后的应力缓和沟110a、110b，所以切断时发生的应力，将在应力缓和沟110a、110b中被吸收。
这样一来，就可以防止在突出电极12和已形成了电子电路等的区域上发生裂纹，而不会使在衬底切断部分16a处发生的应力影响到从应力缓和构110a、110b的形成位置往外的外侧(衬底16的已形成了电子电路的一侧)。此外，图42(C)示出的是分离工序已结束的状态。
接着，说明本发明的实施例21。
图43是实施例21的半导体装置的制造方法的说明图。在图43中，对于与用图1～图9说明过的实施例1，和用图41说明过的实施例19相同的构成仅赋予相同的标号而略去说明。
在本实施例的制造方法中，在实施树脂密封工序前，采用实施第1分离工序的办法，把衬底16分离成一个一个的半导体器件112。在该一个一个的半导体器件112上，已分别形成有突出电极112和电子电路(未画出来)。
该第1分离工序结束后，接着实施树脂密封工序。在该树脂密封工序中，如图43(A)所示，把在第1分离工序中已经分离的半导体器件112排列搭载到将成为基底材料的薄膜构件113上。这时，半导体器件112用粘接剂搭载到薄膜构件113上。此外，如图43(A)所示，排列为使得在相邻的半导体器件112之间形成间隙部分114。
如上所述，当把半导体器件112搭载在薄膜构件113上边后，就进行树脂的压缩成型处理，在各个半导体器件112的表面上形成树脂层13的同时，在间隙部分114上形成切断位置树脂层106。接着，实施使突出电极12的至少顶端部分露出来的突出电极露出工序。图43(B)示出了以上的各个处理已结束后的状态。
当以上的处理结束后，接着实施第2分离工序。在该第2分离工序中，在相邻的半导体器件112之间的位置，即在已形成了切断位置树脂层106的位置上进行切断处理，与薄膜113一起切断切断位置树脂层106。这样，如图43(C)所示，已形成了树脂层13的半导体器件112就被分离开，接着如图43(D)所示，除去薄膜构件113。
在上边说过的本实施例的制造方法中，由于采用在第1分离工序中预先切断衬底16的办法，分离成各个半导体器件112，所以在树脂密封工序中把半导体器件112搭载到基底构件113上之际，可以把不同种类的半导体器件112搭载到基底构件上去。因此，在把多个半导体器件配设到同一树脂层13内的情况下，可以组合配设不同的种类和特性的半导体器件112，可以提高设计的自由度。此外，即便是在本实施例中，当然也可以得到已用图41说明过的实施例19的效果。
接着说明本发明的实施例22。
图44是实施例22的半导体装置的制造方法的说明图。在图44中，对于与用图43说明过的实施例21相同的构成仅赋予相同的标号而略去说明。本实施例的制造方法，虽然大体上与用图43说明过的实施例21相同，但不同之处是：在实施例21中在树脂密封工序中作为基底构件用的是薄膜构件113，对此，在本实施例中，作为基底构件用的是散热板115。
因此，在树脂密封工序中，半导体器件112被搭载到该散热板115上，在第2分离工序中，与切断位置树脂层106一起切断散热板115。然而，在实施例21中，在第2分离工序结束后除去薄膜构件113，但在本实施例中，却做成为在第2分离工序结束后不进行除去散热板115的处理的构成。这样一来，将变成为在所制造的半导体装置上残留下散热板115的构成，因此可以提高半导体装置的散热性。
接着，说明本发明的实施例23。
图45和图46是实施例23的半导体装置的制造方法的说明图。在图45和图46中，对于与用图1～图9说明过的实施例1相同的构成仅赋予相同的标号而略去说明。
本实施例的制造方法的特征是：至少在树脂密封工序的实施后，而且在实施分离工序前，如图46所示，在树脂层13上形成定位沟120。
如上所述，采用在树脂层13上形成定位沟120的办法，在例如对已制造好了的半导体装置10F进行试验处理之际，可以以该定位沟120为基准装设到试验装置中去。此外，采用在实施分离工序前形成定位沟120的办法，就可以一起地对多个半导体装置10F形成定位沟120，可以提高定位沟120的形成效率。
要形成该定位沟120，例如如图45所示，可以采用用切片刀具29在树脂层13上进行半划片的办法形成。如上所述，采用借助于半划片形成定位沟120的办法，由于用在分离工序中通常所使用的划片技术就可以形成定位沟120，所以可以容易且精度良好地形成定位沟。
接着。说明本发明的实施例24。
图47是实施例24的半导体装置的制造方法的说明图。在图47中，对于与用图1～图9说明过的实施例1相同的构成仅赋予相同的标号而略去说明。
本实施例的制造方法的特征是：至少在树脂密封工序的实施后，而且在实施分离工序前，如图47所示，在衬底16的背面上形成定位沟121。
如上所述，采用在衬底16的背面上形成定位沟121的办法，就可以与实施例23一样，以定位沟121为基准进行半导体装置的定位。特别是在装配时的定位由于突出电极12朝向装配基板一侧，即便是在树脂层13上形成了定位沟120也不能从上部对之进行识别。
但是，采用象本实施例这样在衬底16的背面上先形成定位沟121的办法，则即便是在半导体装置的装配时也可以识别定位沟121，可以进行高进度的装配处理。此外，定位沟121的形成，可以与实施例23一样采用在衬底16的背面上用切片刀具29进行半划片的办法形成。
接下来，说明本发明的实施例25和26。
图48是实施例25的半导体装置的制造方法的说明图，图49是实施例26的半导体装置的制造方法的说明图。在图48和图49中，对于与用图1～图9说明过的实施例1相同的构成仅赋予相同的标号而略去说明。
实施例25的制造方法的特征是：与上边说过的实施例23、24一样，形成定位沟122。图48(C)示出了用本实施例在树脂层13上形成的定位沟122。
要形成定位沟122，首先要如图48(A)所示，应用在树脂密封工序中作为薄膜30C在与突出电极12不妨碍的位置上形成了凸部31的薄膜。图48(B)示出了在树脂密封工序中，已把具有凸部31的薄膜30C相向配置到衬底16上的状态。如同图所示，凸部31位于和突出电极12不相向的位置上。因此，在树脂密封工序结束后，用该凸部31在树脂层13上形成定位122。
另一方面，实施例26的制造方法的特征是：在树脂层13上形成定位突起123。图49(C)示出了用本实施例在树脂层13上形成的定位突起123。
要形成定位突起123，首先要如图49(A)所示，应用在树脂密封工序中作为薄膜30C在与突出电极12不妨碍的位置上形成了凹部32的薄膜。图49(B)示出了在树脂密封工序中，已把具有凹部32的薄膜30C相向配置到衬底16上的状态。如同图所示，凹部32位于和突出电极12不相向的位置上。因此，在树脂密封工序结束后，用该凹部32在树脂层13上形成定位突起123。
倘采用上边说过的实施例25和26，在树脂密封工序中，采用应用在与突出电极12不妨碍的位置上形成了凸部31或者凹部32的薄膜30C的办法，就可以在树脂层13上形成将成为定位基准的定位沟122或定位突起123。这样一来，在例如对半导体装置进行试验和进行装配处理时，就可以以该定位沟122或定位突起123为基准进行定位处理，可以简化定位处理。
接下来，说明本发明的实施例27。
图50是实施例27的半导体装置的制造方法的说明图。在图50中，对于与用图1～图9说明过的实施例1相同的构成仅赋予相同的标号而略去说明。
本实施例的制造方法的特征是：在配设多个的突出电极12之内，先设定下将成为定位基准的突出电极12(以下，把该突出电极12叫做定位突出电极12B)，在树脂密封工序结束后，采用对该定位用的突出12B的形成位置上的树脂层13进行加工的办法，使得可以识别通常的突出电极12和定位用突出电极12B。此外，定位用突出电极12B本身的构成，和通常的突出电极12一样。
图50(A)示出了树脂密封工序和突出电极露出工序结束后状态的衬底16。在该状态下，树脂层13在衬底16上边以均一的膜厚形成，因此不能识别突出电极12和定位用突出电极12B。
但是，在本实施例中，如图50(B)所示，已对定位用突出电极12B的近旁位置上的树脂层13的膜厚进行了使之变薄的加工。因此，就可以识别通常的突出电极12和定位用突出电极12B。此外，用于使定位用突出电极12B识别化的加工，例如可以利用在上边说过的突出电极露出工序中所用的准分子激光、刻蚀、机械研磨或喷砂等，因此，不会因进行树脂加工而大大变更半导体装置的制造设备。
在此，对识别突出电极12和定位用突出电极12B的方法进行说明。图50(C)扩大示出的定位用突出电极12B，而图50(D)示出的则是从上部看的定位用突出电极12B。另一方面，图51(A)扩大示出的是通常的突出电极12，而图51(B)示出的则是从上部看的通常的突出电极12。
如上所述，由于定位用突出电极12B与通常的突出电极12的构成相同，故仅仅用各个突出电极12，12B的构成的话，就不能进行识别。然而，由于各个突出电极12，12B具有球状或橄榄球状的形状，所以从上部看的直径尺寸因埋设到树脂层13中的深度而变化。
即，由于通常的突出电极12深深地埋设于树脂层13中，露出来的面积小，如图51(B)所示，从上部看的直径尺寸L2变小。对此，定位用突出电极12B借助于进行上边说过的树脂加工从树脂层13中露出来的面积大，因此，如图50(D)所示，从上部看的直径尺寸L1变大(L1＞L2)。
这样，采用检测从上部看的各个突出电极12，12B的直径尺寸的办法，就可以识别通常的突出电极12和定位用突出电极12B。于是，可以以定位用突出电极12B为基准进行半导体装置的定位处理。
接着，对用上边说过的各实施例制造的半导体装置的装配方法进行说明。
图52示出了作为实施例1的装配方法。图52(A)示出了用上边所说的实施例1的制造方法制造出来的半导体装置10的装配方法，其构造是用焊锡膏等的接合材料125把突出电极12接合到装配基板14上去。图52(B)示出了用上边所说的实施例14的制造方法制造出来的半导体装置10G的装配方法，其构造是用焊锡膏等的接合材料125把直立突出电极18接合到装配基板14上去。图52(C)示出了用上边所说的实施例15的制造方法制造出来的半导体装置10H的装配方法，其构造是用已配设到突出电极12的顶端部分上的外部连接用突出电极90接合到装配基板14上去。
图53示出了作为实施例2的装配方法。示于同图的装配方法的特征是：在把半导体装置10装配到装配基板14上之后，配设上填充区126。
图53(A)的构成是：在把已形成在半导体装置10上的突出电极12直接装配到装配基板14上后，再配设填充区126，而图53(B)的构成是：在通过接合材料125把突出电极12接合到装配基板14上之后，再配设填充区126。
如上所述，由于用上边说过的个实施例制造的半导体装置10、10A～10H，在衬底16的表面上已形成了树脂层13、13A、13B，所以衬底16的保护可以用该树脂层13、13A、13B确实地进行。
然而，突出电极12、18、90在与装配基板14接合的部位上却有因各个突出电极12、18、90已露了出来而氧化的危险。此外，在各个装配基板14与衬底16的热膨胀率存在着大的差异的情况下，存在着对各个突出电极12、18、90和装配基板14之间的接合位置加上大的应力的危险。因此，为了防止在上述位置上发生的氧化和缓和应力，也可以做成为配设填充区的构成。
图54示出了作为实施例3的装配方法(举出了具有外部连接用突出电极90的半导体装置10H的例子)。本实施例的装配方法的特征是：在装配时把散热电风扇配设到半导体装置10H上。
图54(A)的构成是：对于一个半导体装置10H设置了散热电风扇127，而图54(B)的构成是：对于多个(图中是2个)半导体装置10H配设了散热电风扇128。此外，向装配基板14上装配半导体装置10H的步骤，既可以定为在把半导体装置10H固定到散热电风扇127、128上之后再装配到装配基板14上去，也可以在把半导体装置10H装配到装配基板14上后再固定到散热电风扇上去。
图55示出了作为实施例4的装配方法。在本实施例中采用了用插入器基板130把多个半导体装置10装配到装配基板14上去的方法。其构成为：半导体装置10已用突出电极12接合到插入器基板130上，而各个插入器基板130用基板接合用突出电极129分别电连。因此，其构成为：插入器基板130，其上表面和下表面上已分别形成了连接电极130A、130b，而各个连接电极130a、130b已用内部布线连接。
倘采用本发明的装配方法，由于使半导体装置10在多个叠层的状态下进行配设，所以可以提高装配基板14的单位面积上的半导体装置10的装配密度。特别是在本实施例的构成在半导体装置10是存储器的情况下是有效的。
图56示出了作为实施例5的装配方法。在本实施例中，示出了把先前用图26说明过的实施例2的半导体装置10A搭载到插入器基板131上去之后，再把该插入器基板131装配到装配基板14上去的方法。本实施例中所用的插入器基板131是多层布线基板，在其上表面上将形成连接半导体装置10A的上部电极的同时，在下表面上还配设有用于与装配基板14接合的装配用突出电极136。
图57示出了作为实施例6的装配方法。在本实施例中，示出了把实施例2的半导体装置10A搭载到第1插入器基板131上，再把它与其它的电子部件135一起搭载到第2插入器基板132上去之后，把该第2插入器基板132装配到装配基板14上去的方法。第1插入器基板132也是多层布线板，在其上表面上将形成连接第1插入器基板131和电子部件135的上部电极的同时，在下表面上还配设有用于与装配基板14接合的装配用突出电极137。
此外，图58示出了作为实施例7的装配方法。在示于图57的作为实施例6的装配方法中，其构成为：仅在第2插入器基板132的上表面上配设已搭载上半导体装置10A的第1插入器基板131和电子部件135，在下表面上配设装配用突出电极137。
对此，在本实施例中，在第2插入器基板132的上表面和下表面这两面上都配设有已搭载上半导体装置10A的第1插入器基板131和电子部件135。此外，与外部之间的电连，被做成为用已形成在第2插入器基板132的侧端部分(图中是左端部分)上的电路板边沿接插件138进行。
用图55～图58说明的各装配方法的构成为：在半导体装置10、10A和装配基板14(或电路板边沿接插件所连接的接插件)之间，存在着插入器基板131～133。因为该插入器基板131～133是多层布线板，所以基板内的布线的走线得以容易且具有自由度地进行，可以容易地谋求半导体装置10、10A的突出电极12(外部连接用突出电极90)与装配基板14(或接插件)一侧的电极之间的匹配性。
接下来，对作为实施例28的半导体装置的制造方法和作为本发明的实施例7的半导体装置进行说明。
首先，用图63对作为实施例4的半导体装置10J进行说明。在图63中，对于与用图9说明过的实施例1的半导体装置10相同的构成仅赋予相同的标号而略去说明。本实施例的半导体装置10J，粗略地说，由衬底16(半导体器件)，树脂层13，和外部连接电极40等构成。衬底16起着半导体器件的作用，在器表面上已形成了电子电路的同时还形成了与外部端子电连的外部连接电极140。此外，树脂113被形成为把衬底16的表面覆盖起来，因此外部连接电极140也被构成为已被树脂层13密封。
然而，本实施例的半导体装置10J的特征是：该外部电极140被构成为在衬底16与树脂层13之间的交界面上外部连接电极140已向侧方露了出来。即，半导体装置10J的构成为：不具有突出电极，不用突出电极而代之以用已在半导体装置10J的侧部露出来的外部连接电极140与装配基板电连。
如上所述，由于本实施例的半导体装置10J无须形成突出电极，就可以用外部连接电极140装配半导体装置10J，所以可以简化半导体装置10J的构成和制造工序，可以降低造价和提高制造效率。另外，外部连接电极140的构成是已露出到半导体装置10J的侧部，所以，如后边将详细讲述的那样，可以以对于装配基板14站立的状态装配半导体装置10J。
接着，对作为实施例28的半导体装置的制造方法进行说明。实施例28的制造方法是制造示于图63的半导体装置10J的方法。
在本实施例的半导体装置的制造方法中，不实施突出电极形成工序，在实施了半导体器件形成工序后，立即实施树脂密封工序。在半导体器件形成工序中，在衬底16的表面上形成规定的电子电路的同时，还如先前用图40说明过地那样地形成引出布线96和连接98等。接着，在半导体器件形成工序中，在外部连接电极98上形成外部连接电极140。
图59示出了半导体器件形成工序已结束了的状态的衬底16。如同图所示，在本实施例中，外部连接电极140的形成位置被汇集起来配设于相当于一个半导体器件的矩形区域(图中用实线围起来的区域)的一边上。
当上述的基板形成工序结束后，接着就实施树脂密封工序。在该树脂密封工序中，衬底16被装设于模具中进行树脂层13的压缩成型。此外，树脂密封工序由于进行和上边说过的实施例1相同的处理，故略去其说明。
采用结束树脂密封工序的办法，在衬底16的整个面上都将形成树脂层13。因此，变成为在基板形成工序中所形成的引出布线96和连接电极98等被树脂密封的构成。这样一来，当树脂密封工序结束后，由于在本实施例中不形成突出电极，所以无须进行突出电极露出工序，就可以实施分离工序。
在本实施例中，特征是：在该分离工序中所形成的位置处切断衬底16。在图59中，虚线所示的位置就是衬底16的切断位置。采用在该切断位置上与树脂层13一起进行切断的办法，外部电极140的一部分就被切断，因而，可以制造其构成为外部电极140在衬底16与树脂层13之间的交界面上向侧方露出来的半导体装置10J。
如上所述，倘采用本实施例的制造方法，则在上边所说的各实施例中所需要的突出电极形成工序和突出电极露出工序都不再需要，仅仅在已形成了外部连接电极140的位置处切断已形成了树脂层13的衬底16，就可以使该外部连接电极140从树脂层13中露出到外部，可以容易地制造半导体装置10J。
接下来，用图60～图62说明作为实施例29的半导体装置的制造方法。实施例29的制造方法也是制造已示于图63的半导体装置10J的方法。此外，在图60～图62中，对于与示于图59的构成相同的构成赋予同一标号而略去其说明。
如上所述，若用用图59说明过的实施例28的制造方法，可以容易的制造半导体装置10J。但是，若用实施例28的制造方法，则在分离工序中，必须在图59的虚线所示的位置和实线所示的位置这两个位部位上进行切断处理，此外，图中用箭头W表示的部分已变成为不要的部分(该不要的部分已被扔掉)。因此，在实施例28的制造方法中，存在有分离工序中的切断效率不好，且在衬底16的有效利用方面也不利的缺点。
对此，在本实施例中，与先前说明过的实施例28比，有分离工序的简化和衬底16的有效利用等优点。以下，说明本实施例的制造方法。
图60示出了在本实施例中半导体器件形成工序已结束后的状态的衬底16。图60(A)是衬底16的整体图，图60(B)在已形成于衬底16上的多个半导体器件之内，扩大示出了在图60中以标号11a、11b表示的半导体器件。如图60(B)所示，在本实施例中，虽然也把外部连接电极140的形成位置汇集配设于已做成为矩形的半导体器件11a、11b的一边上，但在是本实施例中，特征是：在相邻的半导体器件11a、11b之间外部连接电极140已被共有化。
当上述的衬底形成工序结束后，接着就实施树脂密封工序，如图61所示在衬底16的表面上形成树脂13。这样，就将变成为在衬底形成工序这所形成的引出布线96和连接电极98也被树脂层13密封的构成。
在树脂密封工序结束后，接着实施分离工序，在已形成了外部连接电极140的位置处切断衬底16。图61(B)中，虚线所示的位置就是衬底16的切断位置。采用在该切断位置上，与树脂层13一起切断衬底16的办法，外部连接电极140就在大体上中央位置上被切断，如图62所示，就可以制造外部电极140在衬底16与树脂层13之间的交界面上向侧方露出来的半导体装置10J。
这时，如上所述，在本实施例中，在相邻的半导体器件11a、11b之间外部连接电极40已共有化。因此，采用进行一次切断处理的办法，就可以在相邻的2个半导体器件11a、11b中分别使外部连接电极140露出到外部。
这样一来，就可以提高半导体装置10J的制造效率，此外，倘采用本实施例的制造方法，还可以有效地利用衬底16而不会发生在图59中用箭头W表示的不要的部分。
接着说明作为本发明的实施例8～实施例11的半导体装置的装配方法。此外，实施例8～实施例11的半导体装置的装配方法，是把示于图63的半导体装置10J装配到装配基板14上去的方法。图64示出了作为本发明的实施例8的半导体装置10J的装配方法。本实施例的装配方法是把单一的半导体装置10J装配到装配基板上。
如上所述，半导体装置10J的构成是：在其外侧外部连接电极140已露了出来。因此，采用使得该外部连接电极140已露出来的侧面141与装配基板14相向那样地进行装配的办法，就可以使半导体装置10J以对装配基板14站立的状态进行装配。在图64的例子中，是用焊锡膏之类的接合材料142使外部连接电极140与装配基板14接合，用这种办法，使半导体装置10J以对装配基板14站立的状态进行装配。此外，在图64(B)的例子中，已预先把外部连接用突出电极143配设到外部连接电极140上，再采用使该外部连接用突出电极143接合到装配基板14上的办法，使半导体装置10J以对装配基板14站立的状态进行装配。
如上所述，采用使半导体装置10J以对装配基板14站立的状态进行装配的办法，与使半导体装置10J在躺着的状态下装配到装配基板14上的构成比，可以减小半导体装置10J的装配面积，因而，可以提高半导体装置10J的装配密度。
图65和图66示出了作为本发明的实施例9和实施例10的半导体装置10J的装配方法。各实施例的装配方法，是把22(在本实施例中是4个)半导体装置10J装配到装配基板14上的方法。
在示于图65的实施例9中，特征是：使半导体装置10J多个站立的同时把它们装配为并列状态，且用粘接剂144使相邻的半导体装置10J接合。该相邻的半导体装置10J间的粘接，虽然在本实施例中被构成为在接合到装配基板14上去之前进行，但是也可以构成为与使半导体装置10J接合到装配基板上去之际一致起来进行半导体装置10J间的粘接处理。
半导体装置10J与装配基板14之间的接合，与图64(B)一样，使用采用先把外部连接用突出电极143配设到外部连接电极140上，再把该外部连接用突出电极143接合到装配基板14上的办法进行装配的方法。然而，半导体装置10J与装配基板14之间的接合也可以采用用示于图64(A)的接合材料142的方法。
另一方面，在图66所示的实施例10中，特征是：使多个半导体装置10J立装的同时，使之装配成并列的状态，且用支持构件145把相邻的半导体装置10J支持为立装的状态。此外，本实施例中的半导体装置10J与装配基板14间的接合与实施例9的装配方法一样，采用了使用外部连接用突出电极143的方法。
支持构件145由散热性良好的金属构成，形成了隔离相邻的半导体装置10J的隔离壁146。各个半导体装置10J用粘接剂粘接到一对隔离壁146上，这样一来，半导体装置10J就被固定到支持构件145上。
此外，把半导体装置10J固定到支持构件145上的方法，不限于粘接，例如也可以构成为采用使一对隔离壁146把半导体装置10J夹在中间的办法进行固定。倘采用上边所说的实施例9和10的半导体装置10J的装配方法，则可以使多个半导体装置10J部件化后来处理。因此在装配时可以把多个半导体装置10J一起地以部件为单位进行向装配基板14上的装配处理，因而可以提高半导体装置10J的装配效率。
图67示出了作为本发明的实施例11的半导体装置10J的装配方法。在本实施例的装配方法中，特征是：通过插入器基板147把多个(在本实施例中是4个)半导体装置10J装配到装配基板14上。
在本实施例中，示出了在把应用了先前用图65说明过的实施例9的装配方法的多个半导体装置10J搭载到插入器基板147上之后，再把插入器基板147装配到装配基板14上去的方法。在本实施例中所用的插入器基板147是多层布线基板，在其上表面上将形成连接各个半导体装置10J的上部电极148的同时，在下表面上形成的下部电极149上已配设有用于与装配基板14接合的装配用突出电极136。此外，上部电极148和下部电极149，已用在插入器基板147的内部形成的内部布线150进行连接。
倘采用本实施例的装配方法，由于将变成在半导体装置10J与配基板14之间存在有插入器基板147的构成，所以可以提高把半导体装置10J装配到装配基板14上去的自由度。
接着，对与前边所说的各个半导体装置10、10A～10J不同的其它的半导体装置160的构成及其制造方法进行说明。图68和图69是半导体装置160的制造方法的说明图，图70则示出了半导体装置160的构成。
如图70所示，粗略地说，半导体装置160由多个半导体器件161，插入器基板162，外部连接用突出电极163和树脂层164等构成。
多个半导体器件161与电子元件165一起已被搭载到插入器进板162的上表面上。在插入器基板162的上表面上形成有上部电极166，该上部电极166和半导体器件161已用金属丝168进行连接。
此外，在插入器基板162的下表面上，已形成有下部电极167，该下部电极167上，已连接有外部连接用突出电极163。在该插入器基板162上已形成了通孔169，用该通孔169电连上部电极166和下部电极167。这样一来，变成为半导体器件161与外部连接用突出电极163已电连的构成。再有，树脂层164已用上边所说的压缩成型技术形成，已形成为使得把插入器基板162的上表面覆盖起来。
这样一来，即便是用金属丝把半导体器件161电连到外部(插入器基板162)上的构成的半导体装置160中，也可以用压缩成型技术形成树脂层64。
另一方面，要想制造已做成上述构成的半导体装置160，如图68所示，首先，要把半导体器件161用粘接剂搭载到插入器基板162的上表面上。这时，如有必要，也一起搭载附属的电子元件165。接着，实施金属丝键合把金属丝168配设于已形成在插入器基板162的上表面上的上部电极166与已形成在半导器件161的上部的焊盘之间。其次，把已形成在插入器基板162的下表面上的下部电极167，例如用复制法配设到外部连接用突出电极163上。
如上所述，在把半导体器件161，外部连接用突出电极163和金属丝配设到插入器基板162上后，把该插入器基板162装设到树脂密封用的模具中去，用压缩成型法，在插入器基板162的表面上形成树脂层164。接着，在图69中用虚线所示的规定位置上切断该插入器基板162，用这种办法，就可以形成图70所示的半导体装置160。
此外，图71～图75也是说明与前边一直说的半导体装置10、10A～10J不同的其它的半导体装置170、170A的构成及其制造方法的说明图。图71是半导体装置170的构成的说明图，图72和图73是半导体装置170的制造方法的说明图，图74是半导体装置170A的的构成的说明图，图75是半导体装置170A的制造方法的说明图。
半导体装置170的构成极其简单，粗略的说，由半导体器件171，树脂封装172和金属膜173构成。半导体器件171的上表面上形成了多个电极焊盘174。此外，树脂封装172的构成是用前边说过的压缩成型技术使例如环氧树脂成型。在该树脂封装172的装配面175上一体性地形成了树脂突起177。
此外，金属膜173被形成为把已形成于树脂封装172上的树脂突起175覆盖起来。在该金属膜173和前边说的电极焊盘174之间配设有金属丝178，变成为用该金属丝178把金属膜173和半导体器件171电连起来的构成。
已被做成为上述构成的半导体装置170不再需要现有的SSOP那样的内引线和外引线，用来进行从内引线向外引线走线的走线面积和内引线本身的面积不再需要，可以使半导体装置170小型化。
此外，由于已不再需要为了形成象现有的BGA那样的焊锡球而使用搭载基板，所以还可以降低半导体装170的造价。再者，由于树脂突起177和金属膜173进行联合动作起着与BGA型的半导体装置的焊锡突出电极同等的作用，所以可以提高装配性。
其次，用图72和图73说明半导体装置170的制造方法。制造半导体装置170，要先准备图72所示的引线框架180。该引线框架180例如由铜(Cu)形成，在与上边所说的树脂突起177的形成位置对应的位置上，形成了与树脂突起177的形状对应的凹部181。再在该凹部181的表面上形成金属膜173。
在已做成为上述构成的引线框架180上，首先，搭载上半导体器件171。半导体器件171被搭载到引线框架180上。接着，引线框架180被装设到金属丝键合装置上把金属丝178配设到已形成在半导体器件171上的电极焊盘174与已形成于引线框架180上的金属膜173之间。这样，就变成为半导体期间171和金属膜173已电连的构成。图72示出了以上所说的处理结束后的状态。
当上述的金属丝178的配设结束后，接着在引线180的上边形成树脂封装172使得把半导体器件171密封起来。在本实施例中，已用压缩成型法形成了树脂封装172。图73示出了已形成了树脂封装172的引线框架180。
当上边所说的树脂封装172的形成处理结束后，就在图71中用虚线示出的位置上进行切断处理，同时，实施从引线180上分离树脂封装172以形成半导体装置170的分离工序。该分离工序采用使引线框架180浸泡于腐蚀液中进行溶解的办法进行。在该分离工序中所用的腐蚀液已选定具有只腐蚀引线280，不腐蚀金属膜173的性质的腐蚀液。
因此，采用引线框架180完全被溶解的办法，把树脂封装172从引线框架180上分离下来。这时，由于金属膜173将变成为已配设到树脂突起177上的状态，所以将形成图71所示的半导体装置170。这样一来，采用借助于溶解引线框架使树脂封装172从引线框架180上分离下来的办法，就可以确实而容易地进行使树脂封装172从引线框架180上分离的分离处理，可以提高成品率。
另一方面，图74所示的半导体装置170A的构成是已把多个半导体器件171配设到一个树脂封装172内。这样一来，采用在一个树脂封装172内配设多个半导体器件171的办法，就可以使半导体装置170A多功能化。此外，该半导体装置170A的制造方法与用图72和图73说明的制造方法大体上相同，差异仅仅是图75所示的切断部位不同。为此略去对半导体装置170A的制造方法的详细说明。
图78～图80示出了作为本发明的实施例30的半导体装置及其制造方法。首先，用图78对作为本发明的实施例30的半导体装置210进行说明。在以下说明的各实施例中，虽然举出T-BGA(带载球栅阵列，Tape-Ball Grid Array)构造的半导体装置来说明本发明，但对于其它的BGA构造的半导体装置也可以应用本发明。
半导体装置210，粗分起来，由半导体器件211，布线基板212，框架213，突出电极216和树脂封装215等构成。半导体器件211是所谓的裸片，在其下表面上已形成了多个突出电极216。该半导体器件211采用进行倒装芯片键合的办法，已电气性地且机械性地连接到布线基板212上。
布线基板212由基底薄膜217(柔性基底材料)，引线218和绝缘膜219(阻焊剂(层))等构成。基底薄膜217是例如聚酰亚胺等的具有柔性的绝缘性薄膜，在该基底薄膜217上例如用铜箔等的导电性金属已形成了规定图形的引线218。
此外，基底薄膜217与引线218和绝缘膜219比其厚度大，其机械强度也被设定得高。因此，就做成为引线218和绝缘膜219被保持到基底薄膜217上的构成。此外，如上所述，由于基底薄膜217具有柔性，而且，引线218和绝缘膜219的膜厚薄，所以，布线基板被构成为可以弯曲的构成。还有，在该基底薄膜217的大体上中央的位置上，已形成了用于装设半导体器件211的装设孔217a。
另一方面，引线218被做成为下述构成：与已配设到半导体器件211上的突出电极216的个数相对应地形成了多个，且已一体性地形成了内引线部分220和外引线部分221。内引线部分220是位于引线218的内侧的部分，外引线部分221是对于内引线部分220位于外周的部分，是连接突出电极214的部分。
绝缘膜219是聚酰轧亚胺等的绝缘性的树脂膜，在突出电极214的形成位置上，已形成了连接孔219a。被做成为通过该连接孔219a把引线218和突出电极214电连起来的构成。变成为用该绝缘膜219保护引线218的构成。
另一方面，框架213由例如铜或铝之类的金属材料形成。在该框架213的中央部分上，已形成了构成为使得与已形成在上述基底薄膜217上的装设孔217a相向的空腔223。在本实施例中，空腔被构成为上下贯通框架213的洞。该框架213被做成为在顶视的状态下是一矩形，因此，采用形成空腔223的办法，框架213就变成了具有矩形形状的构造。
用粘接剂222把前边所说的布线基板212接合到已做成上述构成的框架213的下表面上，于是就变成为把具有柔性的布线基板212固定到框架213上的构成。在布线基板212已被配设到框架213上的状态下，前边所说的引线218的内引线部分220被构成为延伸到空腔223内。半导体器件211被倒装接合到已延伸到该空腔223内的内引线部分220上，因此，变成了半导体器件211已位于空腔223内部的构成。
此外，引线218的外引线部分221则被配设为位于框架213的下表面一侧，且在该外引线部分221上将配设突出电极214。在本实施例中，把焊锡球用作突出电极214，该突出电极214采用通过已形成于绝缘膜219上的连接孔219接合到外引线部分221上的办法来形成焊锡球。
这时，如上所述，将配设突出电极214的外引线部分221已位于框架213的下表面一侧，即便是用具有柔性的布线基板212，外引线部分221也可用框架213来限制其可挠变形。因此，即便是用具有柔性的布线基板212，在将要配设的突出电极214的位置上也不会有发生不均一的那样的可能，所以可以提高装配性。
此外，在已装设了半导体器件211的空腔223内，已配设了密封树脂215。该密封树脂215如后所述，用压缩成型法形成。采用在空腔223内配设密封树脂215的办法，因为半导体器件211，突出电极216，和引线218的内引线部分220将变成已被树脂密封的构成，所以可以确实地保护半导体211和引线218的内引线部分220。
接着，用图79对已做成为上述构成的半导体装置210的制造方法(实施例30的制造方法)进行说明。
半导体器件210，粗分起来，可用实施下述工序的办法制造。这些工序是：形成半导体器件211的半导体器件形成工序；形成布线基板212的布线基板形成工序；形成突出电极214的突出电极形成工序；把半导体器件211搭载到布线基板212上的器件搭载工序；用密封树脂215对半导体器件211等进行树脂密封的树脂密封工序；进行各种可靠性试验的试验工序等的种种的工序。
在上述各个工序内，半导体器件形成工序，布线基板形成工序，突出电极形成工序，器件搭载工序和试验工序，是用众所周知的技术进行的，因为本发明的关键在树脂密封工序以后，所以，在以下的说明中，仅对树脂密封工序进行说明。
图79示出了树脂密封工序的实施例30。
当树脂密封工序开始后，首先，如图79所示，采用经由半导体器件形成工序，布线基板形成工序和器件搭载工序等的办法，把已搭载上半导体器件211的布线基板212装设到半导体装置制造用模具224(以下，仅称之为模具)中去。在这里，对模具224的构造进行说明。粗略地分，模具224由上模225和下模226构成。在该上模225和下模226中都已内设图中未画出来的加热器，构成为可以对后边要讲的成型前状态的密封树脂进行加热熔融。
上模225的构成为可用图中未画出来的升降装置在图中的箭头Z1，Z2方向上进行升降动作。此外，上模225的下表面被当做空腔面225，该空腔面225已被做成为平坦面。因此，上模225的形状已被做成为极其简单的形状，可以廉价地制造上模225。
另一方面，下模226由第1半个下模228和第2半个下模229构成，第1半个下模228的构成是已被配设于第2半个下模229的内部。该第1和第2半个下模228和229被做成为可以分别用图中未画出来的升降机构在Z1，Z2方向上独立地进行移动的构成。
此外，在本实施例中，在已形成于第1半个下模228的上表面上的空腔面230上配设树脂薄膜231，把密封树脂227载置到该树脂薄膜231的上部后进行树脂密封处理。这里所用的树脂薄膜231可以用例如聚酰亚胺、氯乙烯、PC、Pet、静分解性树脂，可以选定那些不会因在后述的树脂成型时所加的热恶劣化的材料。
在树脂密封工序中，首先，把已搭载上半导体器件211的布线基板212装设到模具224中。具体地说，先使上模225与第2半个下模229分开，在两者之间装设布线基板212。接着，使上模225和第2半个下模229移动为相互靠近，用上模225和第2半个下模229把布线基板212夹在中间。图79示出了采用使布线基板212被夹在上模225和第2半个下模229之间的办法，已把布线基板212装设到模具224中的状态。
此外，已搭载到第1半个下模228上边的密封树脂227是例如聚酰亚胺、环氧树脂(PPS、PEEK、PES和耐热性液晶树脂等的热可塑性树脂)等的树脂，在本实施例中，用的是已使该树脂成型为圆柱形状的构成的树脂。密封树脂的227的搭载位置已被选定为第1半个下模228的大体上中央位置，使得与已搭载到布线基板212上的半导体器件211相向。
如上所述，当把布线基板212装设到模具224中后，接着，就实施密封树脂227的压缩形成处理。压缩形成处理开始后，在已确认借助于由模具224所产生的热密封树脂227已升温到可以熔融的温度之后，使第2半个下模228在Z2方向上上动。
借助于使第2半个下模228在Z2方向上上动，过热熔融后的密封树脂227也上动，很快密封树脂227将达到布线基板212处。接着，采用使第1半个下模228进一步上动的办法，压缩密封树脂227，密封树脂227从内引线部分220与半导体器件211之间的离开的部分进入空腔223内。
这时，如上所述，密封树脂227借助于第1半个下模228的推压进一步被压缩，密封树脂227就以该压缩率向空腔223内前进。采用进行上述树脂密封处理的办法，如图78所示，在空腔223内和半导体器件211的上部形成密封树脂215，这样就变成半导体器件211、突出电极216和内引线部分220已被密封树脂215保护的状态。
如上所述，在本实施例的树脂密封工序中，结果变成为：密封树脂227边在模具224内压缩边进行树脂成型(该树脂成型法叫做压缩成型法)。这样一来，采用用压缩成型法形成密封树脂227的办法，也可以向形成于半导体器件211与布线基板212之间的狭窄的间隙部分中填充树脂。
此外，由于用压缩成型的话成型压力可低，所以还可以防止在树脂成型时在布线基板224上产生变形，或防止负载加到半导体器件211与布线基板212之间的电连部位(即，突出电极216与内引线部分220之间的连接部位)上。这样，就可以防止在树脂密封工序中，切断半导体器件211和布线基板212之间的连接，就可以进行可靠性高的树脂密封处理。
此外，在进行上述树脂密封工序之际，若第1半个下模228的移动速度快，则因压缩成型所产生的成型压力件急剧地增大，在戏电极216与内引线部分220之间的连接位置等处，就有发生损伤的危险。而若第1半个下模228的移动速度慢，则人们认为由于成型压力低，所以或者是产生不能填充密封树脂227的部位，或者是由于树脂密封时费时间而降低制造效率。于是，第1半个下模228的移动速度选定为上述相反的问题都不发生的适当的速度。
当如上述那样地形成了密封树脂215时，接着就实施把布线基板212从模具224中取出来的处理。要想把布线基板212从模具224中取出来，首先，使第1半个下模229在Z1方向上向下运动。这时，由于在第1半个下模228的空腔面230上已配设有脱模性良好的树脂薄膜231，所以第1半个下模228易于从密封树脂215离开。当如上述那样地第1半个下模228从密封树脂215离开后，该上模225和第2半个下模229互相在离开的方向上移动，这样一来，就可以把布线基板212从模具224中取出来。此外，使第1半个下模228移动的时刻，即便是与使第得半个下模229和上模225移动的时刻为同一时刻，也不会特别发生什么问题。
当象上述那样地把布线基板212从模具224中取出来后，接着在布线基板212上形成突出电极214。该突出电极214的形成方法虽然有多种，但是在本实施例中，采用的是预先制造好焊锡球，在把该焊锡球复制到已形成在布线基板212上的连接孔219a上之后，进行热处理，使之接合到引线218上的方法。采用经过上述一连串的制造方法的办法，就可以制造图78的半导体装置。
另一方面，图80示出了在制造图78的半导体装置210时实施的树脂密封工序的实施例31。在图80中，对与图79的构成相同的构成仅赋予同一标号而略去说明。
在图78的树脂密封工序中，用于提高脱模性的树脂薄膜31构成为仅仅配设在第1半个下模228的空腔面230上。但是，如图79所示，在上模225的空腔面225a上也有与密封树脂接触的部位。
因此，在本实施例的树脂密封工序中，特征是：在上模225的空腔面225a上也配设有脱模性良好的树脂薄膜232。该树脂薄膜232的材质也可以与上边说过的树脂薄膜231的材质相同。此外，要配设树脂薄膜232，应在把布线基板212装设到模具224中之前，先把树脂薄膜232配设到上模225的空腔面225a上，然后，再用上模225和第12半个下模229夹持密封树脂215。
接着，说明作为本发明的实施例31的半导体装置210A。
图81示出了作为实施例31的半导体装置210A。在图81中，对与图78的实施例30的半导体装置相同的构成赋予同一标号而略去说明。
本实施例的半导体装置210A的特征是：在密封树脂215的装配一侧设有散热板233。该散热板233用例如铝之类的散热性良好的金属形成。这样，把散热板233配设到密封半导体器件211的密封树脂215上的办法，就可以通过散热板233以良好的效率散掉在半导体器件211中所发生的热。因此可以抑制半导体器件211的温度上升，可以提高半导体装置210A工作时的可靠性。
本实施例的半导体装置210A，相对于前边说的实施例30的半导体装置210来说，布线基板212的配设朝向变成为上下颠倒。即，变成为在最下层上配设基底薄膜217，在其上边依次叠层上引线218，绝缘膜219的构成。
因此，用粘接剂222把绝缘膜219粘接到框架213上，在基底薄膜217上形成了将要配设突出电极214的连接孔217b。这样一来，采用适当地选定连接孔217a、217b的办法，布线基板212的配设朝向，定为以基底薄膜217为上侧，或反过来以绝缘膜219为上侧都不要紧。
图82和图83是在图81的半导体装置210A的制造工序之内树脂密封工序的说明图。在图81和图83中，对与图79和图80的构成相同的构成赋予相同的标号而略去说明。
在图82的树脂密封工序中，特征是：取代图79的树脂薄膜231，把散布233配设到第1半个下模228的空腔面230上。因此，密封树脂227已被载置到散热板233的上部。此外，由于散热板233的大小被设定为比空腔面230的大小稍小，所以不会因配设散热板233而妨碍第1半个下模228的移动。
如上所述，应用了已配设了散热板233的模具224的密封树脂227的压缩成型处理，基本上与用图79说明的压缩成型处理是一样的。但是密封树脂227伴随着第1半个下模228的上动，被推压到进行上动的散热板223上进行压缩成型。
这时，由于散热板223与密封树脂227的脱模性并不良好，而且，散热板233仅仅载置到金属制的第1半个下模228上，所以当在密封述215成型后，使第1半个下模228向下运动时，散热板233将变成已附着到密封树脂215上的状态。即，采用实施树脂密封工序的办法，可以同时进行把散热板233配设到密封树脂215上的处理，因而可以容易地制造具有散热板233的半导体装置210A。
在图83的树脂密封工序中，特征是：在把散热板233配设到第1半个下模228的空腔面230上边的同时，与图80中所示的一样把散热性良好的树脂薄膜232配设到上模225的空腔面225a上。
因此，即便是用本实施例的树脂密封工序，也可以容易地制造具有散热板233的半导体装置210A，而且，可以使密封树脂215容易地从上模225的空腔面225a上离开。
接着说明作为本发明的实施例32的半导体装置210B。
图83示出了作为本发明的实施例32的半导体装置210B。在图84中，对与示于图78的实施例30的半导体装置210相同的构成，仅赋予同一标号而略去说明。
本实施例的半导体装置210B与实施例31的半导体装置210A一样，特征是：把第1散热板233配设到密封树脂215的装配侧面(图中的下表面)上的同时，在框架213的上表面一侧设置第2散热板234。该第2散热板234也与第1散热板233一样，由例如铝之类的散热性良好的金属形成。
这样一来，采用把半导体器件211夹在中间在其上部和下部分别设置散热板233和234的办法，就可以更有效地散发在半导体器件211中发生的热，可以提高半导体装置210B的散热特性。
另一方面，在本实施例的半导体装置210B中，作为使半导体器件211与布线基板212电连的方法，用的是金属丝235。因此，作为半导体器件211与布线基板212进行连接的方法，其构成为首先把第2散热板234用例如粘接剂(图中未画出)粘接到框架213的上表面上，然后在已形成在框架213上的空腔223上形成由第2散热板234构成的底部。
接着，用粘接剂236把半导体器件211粘接到该空腔223内的第2散热板234上的同时，把布线基板212粘接到框架213的图中的下表面上。接着，在框架213上配设第2散热板234和布线基板212之后，在布线基板212的引线218和半导体器件211之间用金属丝键合法配设金属丝235。
接着，在该金属丝键合处理结束后，与上边说过的实施例一样，用压缩成型法形成密封树脂215。由于在该压缩成型之际，在半导体器件211和框架213的上部已配设了散热板234，所以密封树脂215无须和上模225直接接触，因而可以提高脱模性。
此外，上边所说的实施例中的散热板234，在在半导体器件211发热不那么大的情况下，就不一定非选定散热性高的材质，也可以用散热性低的材质。
接着说明作为本发明的实施例33的半导体装置210C。
图85示出了作为本发明的实施例33的半导体装置210C。在图85中对与示于图84的实施例32的半导体装置210B相同的构成，仅赋予同一标号而略去说明。
已设置到本实施例的半导体装置210C上的框架213A已被做成为使已用图84说明的半导体装置210B中的散热板234和框架213形成为一体化的构成。因此将在框架213A上形成的空腔223A已变成为有底部237的有底形状。半导体器件211用粘接剂236固定到该底部237上，而基板212则配设到框架213A的图中的下表面上。因此，即便是用本实施例的构成，也可以进行在半导体器件211与布线基板212之间的金属丝键合。
在上述本实施例的半导体装置210C的构成中，由于与实施例32的半导体装置210B比可以减少元器件个数和制造工序，所以可以减低半导体装置210C的造价。此外，即便是在本实施例的构成的半导体装置210C中，作为密封树脂215的形成方法，也可以用压缩成型法。
接着说明作为本发明的实施例34的半导体装置
图86示出了作为本发明的实施例34的半导体装置210D。在图86中对与示于图7的实施例32的半导体装置210B相同的构成，仅赋予同一标号而略去说明。
本实施例的半导体装置210D的特征是：采用做成为把半导体器件211搭载到布线板212A的上部的构成办法，使得在半导体器件211的正下边的位置上也形成了突出电极214。因此，本实施例的布线基板212A与在前边说过的实施例的半导体装置210～210C不同，没有形成装设孔217a。
如本实施例所述，采用把半导体器件211搭载到布线基板212A的上部，在半导体器件211的正下边的位置上也形成突出电极214的办法，可以使得在突出电极214的配设位置上有自由度，还、可以使半导体装置210D小型化。此外，即便是在本实施例的半导体装置210D中，作为密封树脂215的形成方法，也可以用压缩成型法。
接下来，用图87说明树脂密封工序的其它实施例。在图87中，与先前用图79说过的模具224相同的构成，仅赋予同一标号而略说明。
粗分起来，本实施例中所用的模具224A也由上模225和下模226A构成。但是，本实施例所用的模具224A是可以一起地形成多个(在本实施例中是2个)密封树脂215的所谓可以多个连续处理的的构成的模具。
上模225的构成与已设置于在图79中所示的模具224中的上模大体上相同。然而，如上所述，由于本实施例的模具224A的构成是可以进行多个连续处理，所以其形状被形成得大。此外，下模226A由第1和第2半个下模228，229A构成，已被做成为2个第1半个下模228配设于第2半个下模229A的内部的构成。
此外，在本实施例中，在第2半个下模229A的中央位置上还设有除去剩余树脂的剩余树脂除去机构240。该剩余树脂除去机构240粗略地说由窗口部分241，罐242和压力控制杆243等构成。窗口部分241是已在第2半个下模229A上形成的壁部238上形成的窗口，该窗口241已做成为与罐242连通的构成。
罐242具有圆筒构造，该罐242的内部可滑动地装设有已做成为活塞构造的压力控制杆243。该压力控制杆243已连接到未画出来的驱动机构上，其构成为对于第2半个下模229A可以Z1，Z2方向上进行升降动作。
接着，对使用了具备已做成为上述构成的剩余树脂除去机构240的模具224A的树脂密封工序进行说明。
当本实施例的树脂密封工序开始后，首先，实施基板装设工序，在基板装设工序中，把布线基板212装设到模具224A中去。在树脂密封工序刚开始后的状态下，下模226A变成为对上模225在Z1方向上已向下运动的状态，而构成树脂密封除去机构240的压力控制杆243则变成为已移动到上动极限位置的状态。
对于该状态的模具224A，首先，在已把树脂薄膜231配设到各个第1半个下模228的上部之后，载置密封树脂227。接着，在把布线基板212搭载到第2半个下模229A的上部上之后，使上模225和下模226A移动，使得互相靠近，把布线基板212夹紧在上模225和下模226A之间。图87示出了把布线基板212夹紧在上模225和下模226A之间的状态。在该时刻，在模具224A内的第1半个下模228的上部，虽然可形成空腔部分239(空间部分)，但构成上边说过的剩余树脂除去机构240的罐242已变成为通过窗口部分241连通到空腔部分239上的构成。
如上所述，当把布线基板212夹紧在上模225和下模226A之间时，各个第1半个下模228都开始在Z1方向上上动。这样，密封树脂227在空腔部分239内部边压缩边进行树脂成型。这时，为了确实地对半导体器件211进行树脂密封，必须把各第1半个下模228的移动速度设定为适当的速度。使第1半个下模228的移动速度适当化，换句话说，与等效于使空腔部分239内的密封树脂227的压力适当化。
在本实施例中，采用在模具224A中设置剩余树脂除去机构240的办法，就做成为除第1半个下模228的移动速度外，还可以用上下驱动压力控制杆243的办法，控制密封树脂227的压缩压力的构成。具体地说，采用使压力控制杆243向下运动的办法，空腔部分239内的密封树脂的压力将变低，而采用使压力控制杆243上动的办法，空腔部分239内的密封树脂的压力将变高。
例如，在密封树脂227的树脂量比想形成的密封树脂215的容积大，空腔部分239内的压力因剩余树脂而已上升的情况下，就有不能进行适当的树脂成型的危险。因此，在这样的情况下，采用使剩余树脂除去机构240的压力控制杆243在Z1方向上向下运动的办法，通过窗口部分241把剩余树脂除去到罐242内。
这样，即便是假定已发生了剩余树脂，也可以使空腔部分239内的压力降低。
这样一来，采用设置剩余树脂除去机构240的办法，就可以在密封树脂成型时同时进行剩余树脂的除去处理，就可以永远以适当地压力进行树脂成型，就可以良好地进行密封树脂215的成型处理。此外，在可以防止剩余树脂从模具224A泄漏的同时，由于即便是密封树脂227的计量精度比上述各实施例的低也没关系。所以还可以使密封树脂227的计量容易化。
此外，当形成了密封树脂215后，接着实施脱模工序，使已形成了密封树脂215的布线基板212从模具224A中脱模。
如上所述，倘采用本实施例的树脂密封工序，由于在树脂成型是可以把空腔部分239内的压力控制为最佳压力，所以可以防止在密封树脂内残留下空气，发生气泡。
现在假定想像一种在密封树脂215中已发生了气泡的情况，在树脂密封工序后进行加热处理的情况下，就会存在因该气泡膨胀而在密封树脂215上发生裂纹等的损伤的危险。然而，如上述那样，采用设置剩余树脂除去机构240的办法，由于可以防止在密封树脂215内发生气泡，所以就不存在在加热时在密封树脂215内发生气泡的危险，因而可以提高半导体装置的可靠性。
接着，说明本发明的实施例35～47的半导体装置及其制造方法。在图88～图102中，对于那些与示于图78和图90的实施例30的半导体装置210的构成对应的构成，仅赋予同一标号而略去说明。
图88示出了作为本发明的实施例35的半导体装置210E，图89和图90示出了半导体装置210的制造方法。实施例35的半导体装置210E的特征是：在布线基板245上，在半导体器件211的侧方，形成长长地延伸出来的延伸部分246(参看图89(A))，采用沿着框架213弯曲的办法，把该延伸部分246引出到框架213的上表面一侧，同时，在位于框架213的上表面的延伸部分246上形成了突出电极214。
在本实施例中所用的布线基地板245与实施例30中的半导体装置210中所用的布线基板212一样，由基底薄膜217，引线218和绝缘膜219构成。但是本实施例的布线基板245的基底薄膜217与实施例30中所用的基底薄膜的材质比，选定了更易于进行可挠变形的材质。
此外，布线基板245的与框架213的下表面相向的部分，与实施例30一样，用粘接剂222固定到框架213上。因此，即便是把延伸部分246做成为已延伸到框架213的上表面上的构成，也不会有延伸部分246从框架213上剥离下来之类的现象发生。
倘采用已做成为上述构成的半导体装置210E，由于突出电极214将变成为配设于框架213的上表面一侧的构成，且框架213的上表面上不配设散热板233等的其它的构成物，所以，可以具有自由度地设定突出电极214的形成位置。此外，与把突出电极214配设到框架213的下表面一侧的实施例30的半导体装置210比，可以使装置形状小型化。
接下来，说明已做成为上述构成的半导体装置210E的制造方法。要想制造半导体装置210E，首先要做成如图89(A)和图103所示的那样的布线基板245。该布线基板245的构成为：在将搭载半导体器件211的矩形形状的基部251的外周四边上已形成了延伸部分246。
此外，在基部251的中央部分上已形成了装设半导体器件211的装设孔248(示于图103中)，在从该装设孔248到已形成于要配设延伸部分246的突出电极214的位置上的地面(land)部分249之间，已形成了引线218。此外，延伸部分246的形状被做成为台形形状，使得在进行弯曲之际，相邻的延伸部分246彼此间不会勾在一起。
还有，引线218虽然已用绝缘膜219进行保护，(参看图90(E))，但已变成为在地面的形成位置，即在突出电极214的形成位置上绝缘膜219已被除去，引线218已经露了出来的构成。此外，图103扩大示出了图89(A)所示的布线基板245。
在已做成为上述构成的布线基板245的上表面一侧，倒装焊接上半导体器件211的同时，用粘接剂222粘接框架213。这时，在本实施例中所用的框架213由于如上所述已在其外周配设上延伸部分246，所以已被做成为比实施例30中所用的框架213小的形状。此外，图89(A)示出了已搭载上半导体器件211的状态的布线基板245。
接着，如图89(A)，(B)所示，把已配设有半导体器件211和框架213的布线基板245装设到模具224B中。在本实施例中所用的模具224B，在上模225A中已形成了收纳半导体器件211和框架213的空腔250。
当把布线基板245装设到模具224B中后，则如图89(C)所示，通过散热板233使在其上部已载置上密封树脂227的第1半个下模228上动，密封树脂被压缩成型。这样一来，如图89(D)所示，就变成为半导体器件211和布线基板245的规定的范围被密封树脂密封的构成。同时，还变成为散热板215已被粘接到密封树脂上的构成。
当如上所述在布线基板245上形成了密封树脂245后，布线基板245将从模具224B中脱模。图90(E)示出了已从模具224B脱模后的布线基板245。如同图所示，布线基板245已变成为形成了从已搭载上半导体器件211的基部251向侧方长长地延伸出来的延伸部分246的构成。在该刚脱模后的状态下，基部251与延伸部分246已变成为在同一平面上的状态。在本实施例中，在该延伸部分246的上表面上将涂敷第2粘接剂247。
如上所述，当在已形成于布线基板245上的延伸部分246的上表面上涂敷第1粘接剂247后，接着就实弯曲延伸部分246的弯曲工序。在弯曲工序中，在同图中用箭头表示的方向上进行对延伸部分246的弯曲处理，把该已弯曲后的延伸部分246用第2粘接剂247粘接到框架21的上表面上。
图90(G)示出了弯曲工序结束后的状态的布线基板245。如同图所示，采用做成为弯曲形成延伸部分246并引出到框架213的上表面上的办法，结果将变成为作为突出电极214的形成位置的地面部分249的形成位置，位于框架213的上部。
接着，实施突出电极形成工序，在位于上边说过的213的上部的地面部分249上例如用复制法形成突出电极214，形成如图88所示的半导体装置210E。如上所述，由于本实施例的半导体装置210E的制造方法和在实施例30中所说明的制造方法一样，也可以用压缩成型法进行密封树脂215的形成，所以可以制造可靠性高的半导体装置210E。此外，把延伸部分246引出到框架213的上表面上的处理，由于也可以仅仅进行延伸部分246的弯曲形成，故可以容易地进行。
接着，说明本发明的实施例36的半导体及其制造方法。图91是作为本发明的实施例36的半导体装置210F及其制造方法的说明图。此外，在图91中，对与示于图88～图90的构成相同的构成仅赋予同一标号而略去说明。
图91(D)示出了作为本发明的实施例36的半导体装置210F。本实施例的半导体装置210F的构成与上边说过的实施例5的半导体装置210E的构成相同。但是，在其制造方法中，如图91(A)，(B)所示，不是把第2粘接剂247先涂到布线基板245上而是涂到框架213上这一点是不同的。这样，第2粘接剂247的涂敷位置，不论是象实施例35那样，涂到布线基板245上，或是象本实施例那样涂到框架213上都行。
接着，说明本发明的实施例37的半导体装置及其制造方法。图92是作为本发明的实施例37的半导体装置210G及其制造方法的说明图。在图92中，对与示于图88～图90的构成相同的构成仅赋予同一标号而略去说明。
图92(D)示出了作为本发明的实施例37的半导体装置210G。本实施例的半导体装置210G的构成，在对于上边所说过的实施例35和36的半导体装置210E、210F，布线基板245的配置已变成为上下颠倒过来的构成这一点上不同。即，如图92(A)所示，布线基板245已变成为从下层开始顺次叠层基底薄膜217，引线218，绝缘膜219的构成。因此，在进行弯曲形成，延伸部分246已位于框架213的上部时，在基底薄膜217上已形成了用于使突出电极214与引线218相连的连接孔217b。如本实施例所示，即便是做成为对于实施例35和实施例36的半导体装置210E、210F上下颠倒地配设布线基板245的构造，也可以实现具有与实施例35和36的半导体装置210E、210F同样的效果的半导体装置210G。此外，在本实施例的构成中，不一定非要形成绝缘膜219不可，采用把框架213和各粘接剂222、247的材质定为具有电绝缘性的材质的办法，就可以不要绝缘膜219。在这种情况下，可以降低布线基板245的造价。
接下来，说明本发明的实施例38的半导体装置及其制造方法。图93是作为本发明的实施例38的半导体装置210H及其制造方法的说明图。在在图93中，对与示于图88～图90的构成相同的构成仅赋予同一标号而略去说明。
图93(D)示出了作为本发明的实施例38的半导体装置210H。本实施例的半导体装置210H的特征是：与在前边说过的实施例35～实施例37的半导体装置210E、210F、210G中使延伸部分246弯曲到框架213一侧不同，使延伸部分246弯曲到散热板233一侧。如图93(A)所示，本实施例中所用的布线基板245的构成是，从上层开始顺次叠层基底薄膜217，引线218和绝缘膜219。因此，在已把延伸部分246弯曲形成到散热板233一侧的情况下，将变成如下状态：基底薄膜217在半导体装置210H的下表面上露出，绝缘膜219与散热板233相向。为此，在基底薄膜217上已形成了用于连接突出电极214和引线218的连接孔217b。此外，由于要把延伸部分246固定到散热板233上，所以在绝缘膜219上已涂上了第2粘接剂247。
如上所述，已配设上连接孔217b和第2粘接剂247的布线基板245如图93(B)所示，延伸部分246如箭头所示被弯曲到散热板233一侧。这样，延伸部分246用粘接剂247固定到散热板233上的同时，连接孔217b变成了在下方开了窗口的状态。接着，用复制法等在连接孔217b中形成已与引线218电连的状态的突出电极214。这样，就可制造图93(D)所示的半导体装置210H。
用上述制造方法制造的半导体装置210H，由于将变成为延伸部分246位于散热板233的下部的构成，所以变成为半导体器件211已露出到外部的构成。因此，可以以良好的效率散发半导体器件211所发生的热，可以提高半导体装置210H的散热特性。
此外，即便是在本实施例的半导体装置中，由于延伸部分246被弯曲，在该弯曲部分上将形成突出电极214，所以可以使半导体装置小型化。
接着，说明本发明的实施例39的半导体装置及其制造方法。图94是作为本发明的实施例39的半导体装置210I及其制造方法的说明图。在图94中，对与示于图88～图90的构成相同的构成仅赋予同一标号而略去说明。
图94(D)示出了作为本发明的实施例39的半导体装置210I。本发明的半导体装置210I的构成与上述实施例38的半导体装置210H的构成相同。但是有一点不相同：不是把第2粘接剂247涂到布线基板245上而是涂到散热板233上。这样，第2粘接剂247的涂敷位置，不论是象实施例38那样，涂到布线基板245上，或是象本实施例那样涂到框架213上都行。
接着，说明本发明的实施例40的半导体装置及其制造方法。图95是作为本发明的实施例40的半导体装置210J及其制造方法的说明图。在图95中，对与示于图88～图90的构成相同的构成仅赋予同一标号而略去说明。
图95(D)示出了作为本发明的实施例40的半导体装置210J。本实施例的半导体装置210J的特征是：具有把散热电风扇252配设到前边用图94说明过的半导体装置210I上的构造。该散热电风扇252的构成是用例如粘接剂等固定到半导体器件211和框架213上。如上所述，本实施例的半导体装置210J由于具有与图94所示的半导体装置210I相同的布线基板构造，故即便是在本实施例中，也可被做成为使延伸部分246弯曲到已配设在半导体器件211的下部上的散热板233一侧的构成。这样一来，采用使延伸部分246弯曲到散热板233一侧的办法，半导体器件211的上表面就变成为已露了出来的状态。
因此，采用把散热电风扇252配设到半导器件211的露出部分上的办法，与图94所示的使半导体器件211的上表面露出的构成比，可以以良好的效率散掉在半导体器件211中发生的热。
此外，由于半导体器件211的上表面被散热电风扇252覆盖，所以，散热电风扇还起着保护半导体器件211的保护构件的作用。因此，采用设置散热电风扇252的办法，就可以提高半导体装置210J的可靠性。
接着，说明本发明的实施例41的半导体装置及其制造方法。图96是作为本发明的实施例41的半导体装置210K及其制造方法的说明图。在图96中，对与示于图84和图88～图90的构成相同的构成仅赋予同一标号而略去说明。
图96(D)示出了作为本发明的实施例41的半导体装置210K。本实施例的半导体装置210K与前边用图84说明的实施例32的半导体装置210B有类似的构造。具体地说，其特征是：把第2散热板234设置到框架213的上表面一侧。该第2散热板234也与第1散热板232一样，由例如铝等的散热性良好的金属形成。
这样一来，采用把半导体器件211夹在中间在其上部和下部分配设散热板233、234的办法，就可以以更好的效率散掉在半导体器件211中所发生的热，可以提高半导体装置210K的可靠性。
接着，说明半导体装置210K的制造方法。在本实施例的半导体装置210K中，作为连接半导体器件211和布线2板245的方法用的是金属丝235。因此，为了对半导体器件211和布线基板245进行金属丝连接，首先，要用例如粘接剂(图中未画出来)把第2散热板234粘接到框架213的上表面上使之一体化，做成为在已形成于框架213上的空腔223上形成利用第2散热板234形成的底部的构成。
接下来，用粘接剂236把半导体器件211粘接到该空腔223内的第2散热板234上的同时，把布线基板245粘接到框架213的图中的下表面上。接着，在把第2散热板234和布线基板245配设到框架213上之后，用金属丝键合法把金属丝235配设到布线基板245的引线218与半导体器件211之间。
接着，在该金属丝键合处理结束后，与上边所述的实施例一样，用压缩成型法形成密封树脂215。在进行该压缩成型之际，如上所述，由于在半导体器件211和框架213的上部配设散热板234，所以密封树脂215无须直接与上模225接触，因而可以提高脱模性。图96(A)示出了经上述那样地处理已配设上散热板234、金属丝235和密封树脂215的布线基板245。此外，在本实施例中，虽然做成为使用了散热板234的构成，但是也可以不用散热板234而代之以用散热特性低的板材。
接着，如图98(B)，(C)所示，使已形成于布线基板245上的延伸部分246弯向上边所说的散热板234一侧，并用第2粘接材料247固定到散热板234上。这样一来，采用用复制法把突出电极214设置到已在延伸部分246上3露出来的地面部分249上的办法，就可以制造示于图96(D)的半导体装置210K。
接着，说明本发明的实施例42和实施例43的半导体装置及其制造方法。图97是作为本发明的实施例42的半导体装置210L及其制造方法的说明图。图98是作为本发明的实施例43的半导体装置210M及其制造方法的说明图。在图97和图98中，对与示于图88～图90和图96的构成相同的构成仅赋予同一标号而略去说明。
图97(D)示出了作为本发明的实施例42的半导体装置210L。本实施例的半导体装置210L，与上边已说过的作为实施例41的半导体装置210K一样，其构成为在框架213的上表面一侧已设置了散热板234。但是本实施例的半导体装置210L对于作为实施例41的半导体装置210K，其布线基板245的配置已变成为上下颠倒过来的构成。
即，如图97(A)所示，布线基板245变成为从下层开始顺次叠层基底217，引线219和绝缘膜219的构成。这样一来，即便是对于作为实施例41的半导体装置210K布线基板245变成了上下颠倒过来的状态，也可以实现与作为实施例41的半导体装置210K相同的效果的半导体装置210L。
此外，在本实施例的构成中，延伸2246被构成为向着第2散热板234一侧被弯曲到上侧的构成。此外，在本实施例的构成中，不一定非要形成绝缘膜219不可，采用把框架213和各粘接剂222、247的材质定为具有电绝缘性的材质的办法，就可以不要绝缘膜219。
图98(D)示出了作为本发明的实施例43的半导体装置210M。本实施例的半导体装置210M也与上边已说过的作为实施例41的半导体装置210K一样，其构成为在框架213的上表面一侧已设置了散热板234。但是，特征是：对于在前边说过的实施例41和42的半导体装置210K、210L中，使延伸部分246弯曲到第2散热板234一侧，在本实施例的半导体装置210M中，则使延伸部分246弯曲到散热板233一侧。此外，使延伸部分246弯曲并粘接到散热板233上的方法，与先前用图93说明过的实施例38的半导体装置210H相同，故略去其说明。
倘采用本实施例的半导体装置210M，由于延伸部分246被构成为位于散热板233的下部，所以变成为第2散热板233已露出到外部的构成。为此，就可以以良好的效率散掉在半导体器件211中所发生的热，因而可以提高半导体装置210M的散热特性。还有，即便是在本实施例的半导体装置210M中，由于延伸部分246被弯曲，并在该弯曲部分上形成突出电极214，故可以使半导体装置210M小型化。
接下来，说明本发明的实施例44的半导体装置及其制造方法。图99是作为本发明的实施例44的半导体装置210N及其制造方法的说明图。在图99中，对与示于图37和图88～图90的构成相同的构成仅赋予同一标号而略去说明。
图99(D)示出了作为本发明的实施例44的半导体装置210N。将配设到本实施例的半导体装置210N上的框架213A的构成是：已使用图96说明的半导体装置中的第2散热板234与框架213一体化。因此将形成于框架213A上的空腔223A已变成为具有底部237的有底形状。
半导体器件211被用粘接剂236固定到底部237上，而布线基板245则被配设到框架213A的图中下表面上。因此，即便是用本实施例的构成，也可以进行半导体器件211和布线基板245之间的金属丝键合。此外，在本实施例的半导体装置210N的构成中，由于与实施例41的半导体装置210K比，可以减少元器件个数和制造工序，所以可以降低半导体装置210N的造价。
接着，说明半导体装置210N的制造方法。在本实施例的半导体装置210N的制造方法中，作为使半导体器件211与布线基板245电连的方法，也应用了金属丝235。为此，首先，用粘接剂236把半导体器件211粘接到已在框架213上形成的底部237上，同时，把布线基板245粘接到框架213A的图中下表面上，然后，用金属丝键合法把金属丝235配设到布线基板245的引线218与半导体器件211之间。
当该金属丝键和结束后，与上边说过的各实施例一样，用压缩成型法形成密封树脂215。
在进行该压缩成型之际，采用形成底部237的办法，框架213A变成为同一平面的状态，密封树脂215无须直接接触上模225，因而可以提高脱模性。图99(A)示出了经上述那样地处理后已配设上散热板234，金属丝235和密封树脂215后的布线基板245。
接着，如图96(B)，(C)所示，把已形成在布线基板245上的延伸部分246弯曲到框架213A的上表面一侧，用第2粘接剂247固定到散热板234上。然后，用复制法等把突出电极214设置到已在延伸部分246上露出来的状态的地面部分249上的办法，制造图99(D)所示的半导体装置210N。
接着，说明本发明的实施例45和实施例46的半导体装置及其制造方法。图100是作为本发明的实施例45的半导体装置210P及其制造方法的说明图。图101是作为本发明的实施例46的半导体装置210Q及其制造方法的说明图。在图100和图101中，对与示于图88～图90和图99的构成相同的构成仅赋予同一标号而略去说明。
图100(D)示出了作为本发明的实施例45的半导体装置210P。本实施例的半导体装置210P，与上边已说过的作为实施例44的半导体装置210N一样，其构成为在框架213A上已一体性地形成了底部237。但是本实施例的半导体装置210P的构成是：变成了对于作为实施例44的半导体装置210N，布线基板245的配置上下颠倒了过来。
即，如图100(A)所示，布线基板245变成为从下层开始顺次叠层基底薄膜217，引线219和绝缘膜219的构成。这样一来，即便是对于作为实施例44的半导体装置210N，布线基板245变成了上下颠倒过来的状态，也可以实现与作为实施例44的半导体装置210N相同的效果的半导体装置210P。
此外，在本实施例的构成中，延伸部分246被构成为向着框架213A的上表面一侧被弯曲到上侧的构成。此外，在本实施例的构成中，不一定非要形成绝缘膜219不可，采用把框架213A和各粘接剂222、247的材质定为具有电绝缘性的材质的办法，就可以不要绝缘膜219。
图101(D)示出了作为本发明的实施例46的半导体装置210Q。本实施例的半导体装置210Q也与上边已说过的作为实施例44的半导体装置210N一样，其构成为在框架213A上已一体性地形成了底部237。但是，在本实施例的半导体装置210Q中，特征是：对于在前边说过的实施例44和45的半导体装置210N、210P中，使延伸部分246弯曲到框架213A的上表面一侧，在本实施例的半导体装置210Q中，则使延伸部分246弯曲到散热板233一侧。此外，使延伸部分246弯曲并粘接到散热板233上的方法，与先前用图93说明过的实施例38的半导体装置210H相同，故略去其说明。
倘采用本实施例的半导体装置210Q，由于延伸部分246被构成为位于散热板233的下部，且将在该位置上形成突出电极214，所以可以使半导体装置210Q小型化。此外，由于在框架213A的上部不配设任何构成物，所以采用把框架213A的材质选定为散热性良好的材质的办法，就可以以良好的效率散掉在半导体器件211中所发生的热，因而可以提高半导体装置210Q的散热特性。
接着，说明本发明的实施例47的半导体装置及其制造方法。图102是作为本发明的实施例47的半导体装置210R及其制造方法的说明图。在图102中，对与示于图88～图90和图99的构成相同的构成仅赋予同一标号而略去说明。
图102(F)示出了作为本发明的实施例47的半导体装置210R。已配设到本实施例的半导体装置210R上的框架213A，具有与用图99说明的半导体装置210N中的框架213A相同的构成。即框架213A的构成为具有已一体化地形成的底部237。
然而，在本实施例中所用的布线基板245A与示于图89(A)和图103中的布线板245不同，在基部251A上未形成用于装设半导体器件211的装设孔248。在这里，在图106中扩大示出了在本实施例的半导体装置210R中所用的布线基板245A。
如同图所示，在后边要配设突出电极214的地面部分249已形成在布线基板245A的基部251A上，在已延伸形成在基部251A的外周四边上的各延伸部分的外侧缘部分上，已形成了与半导体器件211金属丝键合的连接电极253。该连接电极253和地面部分249用已形成在延伸部分246和基部251A上的引线218进行了电连。
已做成为上述构成的布线基板245，如图102(A)所示，基部251A定位于框架213A的底部237上，用粘接剂(图中未画出来)等固定到该侧部237上。在该状态下，延伸部分246变成为已延伸到框架213A的外周往外的外侧的状态。此外，在已形成于框架213A上的空腔223A的内部，已用粘接剂236搭载上半导体器件211，在框架213A的下表面上，还涂上了用于把延伸部分246固定到框架213A上的粘接剂247A。
当向上述那样地把布线基板245A的基部251A固定到框架213A的底部237上后，在本实施例中，与上边说过的各实施例不同，首先实施弯曲形成延伸部分246的弯曲工序而无须实施树脂密封工序。具体地说，如在图102(B)中用箭头所示，弯曲延伸部分246，用粘接剂247A固定到框架213A上。
采用进行上述的弯曲工序的办法，如图102(C)所示，已在延伸部分246上形成的连接电极253和半导体器件211变成为已靠近了的状态。在该状态下，用金属丝键合法把金属丝235配设到连接电极253和半导体器件211之间。图102(D)示出了已把金属丝235配设到连接电极253和半导体器件211之间的状态。
在本实施例中，已做成为下述构成：在弯曲上述延伸部分246的弯曲工序和配设金属丝235的金属丝键合工序结束后，实施树脂密封工序以形成密封树脂215。图102(E)示出了已形成了密封树脂215的布线基板245。该树脂密封工序可以用上述模具224进行，因而，可以用压缩成型法形成密封树脂215。此外，在本实施例中，在与密封树脂215的形成的同时，还应用了配设散热板233的方法(参看图82)。
在向上述那样形成了密封树脂215时，接着就用例如复制法在地面部分249上形成突出电极214，制造示于图102的半导体装置210R。这样一来，所制造的半导体装置210R由于将形成突出214的位置是框架213A的底部237一侧，在该位置上没有形成空腔223A，所以可以把底部237的整个区域当做突出电极214的形成区域。为此，可以把突出电极214的配设步距设定得宽，或者可以增多突出电极214的个数。
接着，用图104～图110说明上边说过的各实施例的半导体装置210E～210R中所用的布线基板245的其他实施例。在图104～图110中，对与先前用图103说明过的布线基板245的构成对应的构成仅赋予同一标号而略去说明。
示于图104的布线基板245B是倒装接合半导体器件211型(以下叫做TAB型)的布线基板。因此，内引线部分220被做成为已突出到装设孔243的内部的构成。本实施例的布线基板245B的特征是：在弯曲工序中，已除去了被弯曲部位的基底薄膜217。采用除去基底薄膜217的办法，由于引线218将变成露出的状态，强度变弱，所以在该基底薄膜217的除去位置上已配设上易于挠曲的阻焊剂(层)245。
倘采用已做成上述构成的布线基板245B，则可以防止在弯曲位置上布线基板245B的鼓包的发生，可以提高布线基板245与框架213、213A，散热板233、234等之间的贴紧性。这样一来，由于可以防止布线基板245B从框架213、213A，散热板233、234上剥离，所以可以提高半导体装置210E～210R的可靠性。此外，如上述那样，采用使布线基板245B与框架213、213A，散热板233、234等变成已贴紧的状态的办法，还可以使半导体装置210E～210R小型化。
此外，示于图105的布线基板245C的特征是：用金属丝键合法使半导体器件211与引线218接合型(以下，叫做金属丝连接型)的布线基板。因此，与示于图103和图104的TAB型的布线基板245、245A不同，内引线部分220没有突出到装设孔248的内部。
此外，示于图106中的布线基板245A，由于前边已经说过，在这里略去其说明。
此外，示于图107的布线基板245D是TAB型的布线基板，在本实施例中，其特征是：各延伸部分246A的形状是三角形。这样一来，采用把延伸部分246A做成为三角形形状的办法，就可以沿着构成三角形的斜边配设焊盘部分249。
这样一来，就可以相邻的焊盘部分249的(即，突出电极249的)配设步距加宽，可以用以进行焊盘部分249的形成，同时，还可以使半导器件211高密度化，使得即便是增加突出电极214的个数，也可以对此充分地进行应付。此外，在示于图107的实施例中，虽然示出的是把延伸部分246A的形状做成为三角形的形状的例子，但是延伸部分246A的形状不受限于三角形，只要是能加宽焊盘部分249的配设步距的形状，也可以是其他的形状。
此外，示于图108的布线基板245E是TAB型的布线基板，其特征是：延伸部分246A的形状已做成为三角形的同时，已经除去了基底薄膜217的被弯曲的部位。倘采用本实施例的布线基板245E，由于可以防止布线基板245B从框架213、213A，散热板233、234等上剥离，所以可以提高装置的小型化和可靠性，而且，还可以使焊盘249的形成容易化和可以应付半导体器件211的高密度化。此外，即便是在本实施例中，在基底薄膜217的除去位置上也已配设上用来保护引线218的阻焊剂(层)254。
此外，示于图109的布线基板245F、245G、245H是TAB型的布线基板，特征是：采用在基底薄膜217(图中用带点的区域表示)上形成连接孔的办法，形成地面部分249。示于图109(A)的布线基板245F的构成为把延伸部分246与基部251做成为一个整体，而示于图109(B)布线基板245G的构成为在除去了被弯曲部分的基底薄膜217后已配设上了阻焊剂(层)，示于图109(C)的布线基板245H，则在基部251A上已形成了地面部分249。
本实施例的布线基板245F、245G可以应用到先前已说明过的半导体装置210G(参看图92)，210H(参看图93)，210I(参看图94)，210J(参看图95)210L(参看图97)，210M(参看图98)，210P(参看图100)，210Q(参看图101)中去。此外，本实施例的不线基板245H可以应用到先前已说明的半导体装置210R(参看图102)中去。
图109示出了先前用图106说明过的作为布线基板245A的变形例的布线基板245I，具体地说，扩大示出了连接电极253(图中用带点的区域表示)的形成部分。
在本实施例的布线基板245I中，特征是：把连接电极253配设为使之变成为锯齿状的同时，使各连接电极253的拐角部分253a形成为具有曲线形状。采用把做成为锯齿状的办法，由于可以扩大各连接电极253的面积，所以在与半导体器件211之间配设金属丝235之际，可以简化金属丝键合处理(电连处理)。
此外，采用使各连接电极253的拐角部分253a形成为具有曲线形状的办法，在例如使半导体器件211与连接电极253进行金属丝键合之际，可以分散在接触到在金属丝235与连接电极253之间的接合中所用的键合工具(超声波键合工具)时所发生的应力，因而可以确实地进行金属丝235与连接电极253之间的电连处理。
接着，用图111～图118说明本发明的实施例48的半导体装置及其制造方法。在图111～图118中，对与示于图88～图90的实施例35的半导体装置210E的构成对应的构成仅赋予同一标号而略去说明。
图111示出了本发明的实施例48的半导体装置210S，图112和图113示出了半导体装置210S的制造方法。本实施例的半导体装置210S的特征是：作为突出电极使用了所谓的机械突出电极255。机械突出电极255的构成是：采用对已形成于布线基板245J上的引线218进行塑性加工的办法，使之从布线基板245J上突出出来以形成突出电极。
如上所述，由于机械突出电极255采用对引线218进行塑性加工的办法形成，所以如在前边所说明过的各实施例中所说明的那样，可以不要在用复制法的情况下所必须的球形材料，因此可以减少元器件个数和使工序简化。还有作为塑性加工方法，由于可以用例如用冲床(工具)对引线218仅仅进行冲压加工的简单的处理，所以可以形成价格低廉且容易形成的机械突出电极255(突出电极)。
其次，说明半导体装置210S的制造方法。图112(A)示出了在已形成了机械突出电极255的布线基板245J上实施了树脂密封工序后的状态。如同图所示，在本实施例中，机械突出电极255已形成于布线基板245J的延伸部分246上。
在这里，在图112(B)～112(D)这扩大示出了在图112(A)中用箭头A表示的部分(机械突出电极255的形成部分)。如各图所示，机械突出电极255的构成可以做成为种种的形态。以下，对各个构成进行说明。
示于图112(B)的机械突出电极255A，其特征是：采用对引线218进行使之与绝缘膜219一体性地冲压加工(塑性加工)的办法，使之从已形成在基底薄膜217上的连接孔217b中突出出来，再采用使引线218和绝缘膜219突出出来的办法，把核心(core)256配设到将在机械突出电极255A的背面一侧形成的凹部内。
上述构成的机械突出电极255A，由于是引线218与绝缘膜219一起进行冲压加工，所以不需要绝缘膜219的除去处理，因而可以简化机械突出电极255A的形成工序。此外，由于在机械突出电极255A的背面一侧必然地要形成的凹部中将配设核心155A，所以在装配半导体装置210S时，即便是在机械突出电极255A已被推压的情况下，机械突出电极255A也不会发生变形之类的事情。
在图112(C)所示的构成中，采用在除去了绝缘膜219之后，对引线218进行冲压加工(塑性加工)的办法，形成机械突出电极255B。此外，在本实施例中，也在将形成在机械突出电极255B的背面一侧的凹部内配设核心部分256。
上述构成的机械突出电极255B，由于仅对引线218进行冲压加工，所以与绝缘膜219一起进行冲压加工的图112(B)的构成比，可以以良好的精度形成机械突出电极255B的形状。即，虽然人们认为这会对于被形成为在绝缘膜219的厚度上存在着不均一的机械突出电极255B的形状有影响，但在本实施例的构成中，却不会影响绝缘膜219的厚度，因此可以形成精度高的机械突出电极255B。
示于图112(D)的构成的特征是：在上述图112(B)所时的构成中，不用核心部分256，把第2粘接剂247填充到将形成于机械突出电极255C的背面一侧的凹部内。
如上所述，第2粘接剂247虽然起着把延伸部分246固定到框架213等上的作用，但采用进行固化的办法，使该第2粘接剂247变成为具有规定的硬度。因此，采用使第2粘接剂247填充到上述凹部中去的办法，可以使第2粘接剂247起着与核心部分256同等的作用。
这样一来，采用把第2粘接及247用作核心256的办法，与示于图112(B)，(C)的构成比，在可以减少元器件个数的同时，还可以简化机械突出电极255C的形成工序。
当不论用上述的各形成方法中的哪一个在布线基板245J上形成了机械突出电极255后，就把半导体器件211倒装接合到该布线基板245J上，接着，用压缩成型法实施树脂密封工序，变成图113所示的状态。接着，如图113所示，实施弯曲工序，把延伸部分246弯曲到框架213的上表面一侧，用第2粘接剂247固定到框架213上。以此，制造图111所示的半导体装置210S。
图114时出了作为本发明的实施例49的半导体装置210T及其制造方法。在先前用图111～图113说明的半导体装置210S及其制造方法中，作为半导体器件211和布线基板245J之间的连接方法，使用了倒装接合法。
对此，在本实施例中，如图114所示，特征是：用金属丝235把半导体器件211和布线基板245J连接起来。这样一来，即便是应用了机械突出电极255的构成，也可以用TAB法或金属丝键合法中的不论哪一种方法。此外，对于已用图111～图113说明过的半导体装置210S及其制造方法，由于本实施例仅仅是半导体器件211与布线基板245J之间的连接构造不同，其他的构成都相同，所以略去其说明。
接着，说明本发明的实施例50的半导体装置及其制造方法。图115是作为本发明的实施例50的半导体装置210U及其制造方法的说明图。在图115中，对与示于图102和图111～图112的构成相同的构成仅赋予同一标号而略去说明。
图115(F)示出了作为本发明的实施例50的半导体装置210U。已配设到本实施例的半导体装置210U上的框架213A与用图102说明过的半导体装置210R具有相同的构成。即，框架213A的构成为具有已一体性地形成的底部237。此外，在本实施例中所用的布线基板245K的构成为在基部251A上已形成了突出电极255。
已做成为上述构成的布线基板245K，如图115(A)所示，基部251A定位于框架213A的底部分237上边，并用已配设到图中布线基板245K的下表面上的第2粘接剂247固定到该侧部237上。在该状态下，延伸部分246变成为已从框架213A的外周延伸到外侧的状态。此外，已形成于框架213A上的空腔223A的内部已用粘接剂236搭载上半导体器件211。
当向上述那样地把布线基板245A的基部251A固定到框架213A的底部237上后，无须实施树脂密封工序，如图115(B)，(C)所示，弯曲延伸部分246，用粘接剂247A固定到框架213A上。接着，用金属丝键合法，在半导体器件211和连接电极253间配设金属丝235。图114(D)示出了已把金属丝235配设到连接电极253与半导体器件211之间的状态。
当象上述那样地配设了金属丝235后，接着就实施树脂密封工序。图115(E)示出了已把布线基板245K装设到模具224C中的状态。在本实施例中，由于在实施树脂密封工序之前，已在布线基板245K上形成了机械突出电极255，所以在模具224C的上模225B中已形成了插入机械突出电极255的插入孔257。
在本实施例中，在密封树脂的形成中也用了压缩成型法。还有，在本实施例中，与密封树脂215的形成的同时，还应用了配设散热板233的方法。接着，采用形成密封树脂215的办法，制造图形115(F)所示的半导体装置210U。
如上述那样地制造的半导体装置210U，与示于图102的半导体装置210R一样，机械突出电极255的形成位置将变成框架213A的底部237，由于在该位置上没有形成空腔223A，所以可以把底部237的整个区域都当做机械突出电极255的形成区域。因此，或者是可以把机械突出电极255的配设步距设定得宽，或者是可以增多机械突出电极255的配设个数。
图116示出了应用了机械突出电极255的各种半导体装置。图116(A)是在先前已用图81说明过的实施例31的半导体装置10A中，作为突出电极应用了机械突出电极255构成的半导体装置210V。图116(B)是在先前已用图84说明过的实施例32的半导体装置10B中，作为突出电极应用了机械突出电极255构成的半导体装置210W。还有，图116(C)是在先前已用图89说明过的实施例34的半导体装置10D中，作为突出电极应用了机械突出电极255构成的半导体装置210X。
如在各图中所示，即便是在不弯曲形成延伸部分246的半导体装置下210V～210X中，也可以应用机械突出电极255。此外，在示于图116中的各半导体装置210V～210X中，机械突出电极255以外的构成与上述半导体装置210A，210B，210D是一样的，故略去其说明。
接着，说明本发明的实施例51的半导体装置及其制造方法。图117是作为本发明的实施例51的半导体装置210Y及其制造方法的说明图。在图117中，对与示于图115的构成相同的构成仅赋予同一标号而略去说明。
图117(E)示出了作为本发明的实施例51的半导体装置210Y。本实施例的半导体装置210Y的特征是：对于前边所说的各实施例，已做成了不设置框架213，213A的构成。因此，半导体器件211就变成了仅仅用密封树脂保持的构成。这样一来，采用做成为去除框架213，213A，仅仅用密封树脂保持半导体器件211的构成的办法，可以是半导体装置210Y进一步小型化，同时，还可以因减少元器件个数而得以降低造价和使组装作业简化。
接着说明已做成为上述构成的半导体装置210Y的制造方法。在以下的说明中作为突出电极虽然举出的是应用了机械突出电极255的例子，但是对于应用了机械突出电极以外的突出电极的半导体装置，以下的半导体制造方法也是适用的。
图117(A)示出了把预先形成了机械突出电极255的同时，还已搭载上半导体器件211的布线基板246L装设于模具中的状态。在本实施例中，已用金属丝235使半导体器件211和布线基板245L电连。此外，在本实施例所用的模具224C与示于图115(B)的模具一样，在上模225B中已形成了插入机械突出电极255的插入孔257。
当把布线基板246L装设到模具24C中后，移动上模225B和下模226使之靠近，如图117(B)所示，将变成为把布线基板246L夹紧在上模225B与下模226之间的状态。
接着，如图117(C)所示，使第1上模228上动，密封树脂以规定的压力密封半导体器件211，金属丝235等。即，在本实施例中，在密封树脂215的形成中，也可以用压缩成型法。在本实施例中，由于已做成为在已把散热板233载置到第1半个下模228的上部的状态下进行树脂密封的构成，所以可以在密封树脂的形成的同时配设散热板233。
图117(D)示出了使象上述那样地形成了密封树脂215的布线基板245L已从模具224C中脱模的状态。在该状态下，布线基板245L变成了已形成了在所形成的密封树脂215的侧部上延伸出来的不需要的延伸部分258的状态。该不需要的延伸部分258在进行完脱模处理后就切断除去，以此制造图117(E)所示的半导体装置210Y。图118示出了作为本发明的实施例54的半导体装置310A。图118(A)是半导体装置310A的剖面图，图118(B)是半导体装置310A的侧视图。
本实施例的半导体装置30A的构成极其简单，粗略地分，由半导体器件312，电极板314A，密封树脂316A和突出端子318构成。半导体器件312(半导体芯片)是已在半导体衬底上形成了电子电路的器件，在其装配面一侧已形成了多个突出电极322。该多个突出电极322的构成是：用复制法配设上例如焊锡球，并已用倒装键合法接合到电极板314上。此外，还可以用回流焊等。
如上所述，采用使半导体器件312与电极板314进行倒装接合的办法，与用金属丝连接的构成比，可以使接合所需要的空间小空间化，可以使半导体装置310A小型化。此外，由于可以缩短接合部分处的布线长度，所以还可以降低阻抗，可以提高电学特性。再有，由于可以使相邻的突出电极322间的步距窄步距化，故还可以应付多管脚化。
此外，上述的电极板314起着所谓的插入器的作用，由例如铜合金之类的导电性金属形成。该电极板314，如图119(A)所示，由具有规定的图形形状的多个金属板图形326构成(如后述那样，图119(A)示出了引线框架状态的电极板314)。
该金属板图形326，在把半导体器件312的突出电极322接合到图中下表面上的同时，把突出端子318接合到与作为图中上表面的半导体器件312的配设面不同的面上。因此，金属板图形326起着电连突出电极322和突出端子318的作用。此外，如图118(B)所示，金属板图形326的端部已从密封树脂316A的侧面露出来，形成了侧部端子320。
突出端子318是例如由焊锡构成的球状突出(突出电极)，如上所述，已接合到电极板314上。该突出端子318通过金属板图形电连到对应的既定的突出电极322上。
密封树脂316A形成为对半导体器件312，电极板314和突出电极318的一部分进行密封。该密封树脂316A，是例如聚酰亚胺，环氧树脂等具有绝缘性的树脂，形成为足以覆盖保护半导体器件312的最小的大小。因此，可以使半导体装置小型化。
此外，在已形成了密封树脂316A的态下，半导体器件312的背面328的构成为已从密封树脂316A中露出来。由于半导体器件312的背面328没有形成电子电路等，且是强度比较高的部位，所以即便是使背面328从密封树脂316A中露出来也不会产生什么特别的不合适。此外借助于使背面从密封树脂316A中露出来，由于在半导体器件312中所发生的热从该背面328向外部散热，所以，反而会提高半导体装置310A的散热效率。
如上所述，在已形成了密封树脂316A的状态下，电极板314的端部已从密封树脂316A的侧面露出来，形成了侧部端子320。如上所述，采用构成为使侧部端子320从中密封树脂316A的侧面露出来的办法，就可以把侧部端子320用作突出端子的同时，还可以用作与别的基板或装置进行连接的外部连接端子。
图28示出了作为本发明的实施例54的半导体装置的装配构造，示出了已把上述构成的半导体装置210A装配到装配基板332上的状态。如同图所示，在装配状态下，结果变成为突出端子318位于密封树脂316A的底面与装配基板32之间，不能从外部进行观察或连接探针等的测试工具。
但是，在半导体装置310A中，由于其构成是使侧部端子320从密封树脂316A中露出来，所以即便是在已把半导体器件312装配到装配基板332上之后，也可以用该侧部端子320进行半导体装置310A的动作试验。因而，可以容易地进行不合格半导体装置的发现，可以提高装配时的成品率和可靠性。
再返回到图118，继续说明半导体装置310A。
上述的密封树脂316A，不仅覆盖半导体器件312，还形成与电极板314的已接合上突出端子318的面上。因此，突出端子318还起着用密封树脂316A进行保护的作用。因而，可以防止由于加上外力等而使突出端子318从半导体装置310A脱离。此外，由于密封树脂有绝缘性，所以即便是在突出端子318的配设密度高的情况下(即，已窄步距化了的情况下)，也可以防止在装配时相邻的突出端子间发生短路。
还有，突出端子318，在已形成了密封树脂316A的状态下，其构成为从密封树脂316A中露出来。因此，在装配时，可以把突出端子318确实地连接到装配基板332上，此外，如图128所示，可以与BGA(Ball Grid Array)一样的对待半导体装置310A，可以提高装配性。
在这里，注目于已设置到半导体装置310A上的电极板314A。
如上所述，由于电极板314A是金属板，所以采用使该电极板314A设于保护半导体器件312的密封树脂316A内的办法，就可以使电极板下314A起到增强密封树脂316A的增强构件的作用。因此，可以更为确实地进行半导体器件312的保护，因而可以提高半导体装置310A的可靠性。此外，电极板314A位于作为外部连接端子起作用的突出端子318和侧部端子320与半导体器件312之间。因此，与象现有技术那样把外部连接端子直接连接到半导体器件上的构成不同，在半导体装置310A的内部，用电极板314A，可以在半导体器件312和突出端子318，侧部端子320之间进行布线的走线。因此，采用设置电极板314A的办法，就可以提高半导体器件312和外部连接端子(突出端子318，侧部端子320)的端子的布局的自由度。
还有，由于电极板314A由导电性金属构成，且一般地说，导电性金属(在本实施例的情况下，是铜或金)的导热性比密封树脂316A好，所以在半导体器件312中所发生的热通过电极板314A向外部散热。因此，可以以良好的效率散掉在半导体器件312中所发生的热，可以担保半导体器件312的稳定地工作。
接着，说明上述构成的半导体装置310A的制造方法。
图119～图122是半导体装置310A及其制造方法的说明图。在图119～图122中，对与示于图118的构成对应的构成仅赋予同一标号而略去说明。
本实施例的制造方法具有：电极板形成工序；芯片搭载工序；突出端子形成工序；密封树脂形成工序和切断工序。在电极板形成工序中，采用对例如由作为引线材料的铜合金(例如，Cu-Ni-Sn系)构成的金属板进行图形成形处理的办法，形成具有多个电极板314的引线框架324A。在该电极板形成工序中实施的图形成形处理，用刻蚀法或冲压加工法进行。该刻蚀法或冲压加工法，在一般的半导体制造工序，该引线框架形成法是普通常用的手法。因此，采用用刻蚀法或冲压加工法的办法，无须增加设备，就可以形成引线框架324。
图119(A)扩大示出了引线框架324A的局部，示出了4个电极板314A。在本实施例的制造方法中，由于已构成为进行多个同时处理，所以如同图所述，在引线324A上形成了多个电极板314A。
该电极板314A，如上所述，由多个金属板图形326构成。该金属板图形326由于可以在上述的图形成形处理中可以设定任意的布线图形，所以，可以用电极板314A进行布线的走线，因此，可以使将在电极板314A上形成的外部连接端子的端子布局上具有自由度。
另一方面，图119(B)示出了已搭载上述的电极板314A(引线框架324A)上的半导体器件312(312A～312C)。在本实施例中，已做成为在一个电极板314A上搭载3个半导体器件312A～312C的构成。此外，在各个半导体器件312A～312C中，还分别配设有用于与电极板314A电连的突出电极322。
如同图所示，半导体器件312A～312C的大小，不一定非一样不可。此外，已形成于各电极板314A上的金属板图形326被构成为与已形成在各半导体器件312A～312C上的突出电极322的形成位置对应。
在上述的电极板形成工序结束后，接着就实施芯片搭载工序。在该芯片搭载工序中，把半导体器件312A～312C搭载到电极板214A上，进行电连处理。图120(A)，(B)示出了已把半导体器件312A～312C搭载到电极板314A上的状态。
在本实施例中，作为把半导体器件312A～312C接合到电极板314A上的方法，采用了把电极322直接接合到电极板314A上的倒装接合法。采用用该倒装接合法的办法，如上所述，可以使半导体器件312A～312C与电极板314A之间的接合面积小空间化的同时，还可以降低连接阻抗。
在上述芯片搭载工序结束后，接着就实施突出端子形成工序。该突出端子形成工序在构成电极板314A的金属板图形326的规定位置上形成突出端子318。突出端子318用焊锡球构成，用例如复制法接合到金属板图形326上。图121示出了已配设上突出端子318的电极板314A。该突出端子318，如上所述，采用适当选定金属板图形316的布线图形的办法，已被配设为矩阵状。
在上述的突出端子形成工序结束后，接着实施密封树脂形成工序。在该密封树脂形成工序中，把已配设了半导体器件312(312A～312C)和突出端子318的引线框架324A装设到模具中，用压缩成型法形成密封树脂316A。采用形成密封树脂316A的办法，把半导体器件312和电极板314A密封起来。因此，半导体器件312和电极板314A被密封树脂316A保护，因而，可以提高半导体装置310A的可靠性。
图122示出了已形成了密封树脂316A的引线框架324A。如同图所示，在已形成了密封树脂316A的状态下，半导体器件312(312A～312C)的背面已从密封树脂316A中露出来，而突出端子318被构成为使其顶端规定部分从密封树脂316A中突出出来。这样一来，采用使半导体器件312的背面从密封树脂316A中露出的办法，可以提高散热效率的同时，采用使突出端子318的顶端部分从密封树脂316A中突出出来的办法，可以提高装配性。
当上述密封树脂形成工序结束后，接着实施切断工序。在该切断工序中，为了进行多个汇总处理，在多个一块形成的半导体装置的各个交界位置(图122中用A-A表示的虚线位置)上切断密封树脂316A和引线框架324A(电极板314A)。以此，形成图118所示的半导体装置310A。
如上所述，采用与密封树脂316A一起切断引线框架324A(电极板314A)的办法，结果就变成为电极板314A的切断位置必然从密封树脂316A的侧面露出来，形成侧部320。因此，可以把该侧部320用作外部连接端子。
接着，说明实施例55的半导体装置310B的制造方法。
图123(A)示出了半导体装置310B的剖面图，图123(B)示出了半导体装置310B的底面图。在图123中，对与已用图118说明过的实施例54的半导体装置310A相同的构成仅赋予同一标号而略去说明。在以下要说明的各实施例中也进行同样的处理。
上述实施例54的半导体装置310A的构成是：在电极板314A上形成突出端子318，使该突出端子318从密封树脂316A中露出来。对此，本实施例的半导体装置310B的特征是：不设置突出端子318，使电极板314A直接从密封树脂316B中露出来。
本实施例的半导体装置310B，由于没有设置突端子318，所以可以减少元器件个数和可以简化制造工序。此外，由于电极板314A除从密封树脂316B的侧面露出之外，还从底面露出来，形成外部连接端子，所以可以在侧面和底面这两方进行装配。
图130示出了已把半导体装置310B装配到装配基板332上的构造。如同图所示，半导体装置310B已用焊锡336面朝下装配到装配基板332上。这时，焊锡336不仅在电极板314A的底面部分上，在侧面部分上也已围绕着侧部端子320进行了焊接。
此外，本实施例的半导体装置310B还可以与后面要讲的实施例56的半导体装置310C一样，仅仅用侧部端子320进行装配，因而可以改善装配构造的自由度。
接着，说明实施例56的半导体装置310C的制造方法。
图124是实施例56的半导体装置310C的说明图，图124(A)示出了半导体装置310C的剖面，图124(B)示出了半导体装置310C的上面。
上述实施例55的半导体装置310B的构成是：使电极板314A的底面和侧端部都从密封树脂316B中露出来，但本实施例的半导体装置310C的特征是：仅仅使电极板314A的侧端部分从密封树脂316C中露出来，形成侧部端子320。
在本实施例的半导体装置310C中，由于其构成为：剩下侧部端子320，把电极板314A埋设到密封树脂316C中，所以可以防止因外力或热应力把电极板314A从密封树脂316C上剥离下来，可以提高半导体装置310C的可靠性。
接着，说明实施例57的半导体装置310D的制造方法。
图125是实施例57的半导体装置310D的说明图，图125(A)示出了半导体装置310D的剖面，图125(B)示出了半导体装置310D的上面，图125(C)示出了半导体装置310D的底面。
本实施例的半导体装置310D的特征是：在电极板314B上已形成了突出状端子(突出端子)330。该突出状端子330采用对电极板314B进行塑性加工(例如，冲压加工)的办法形成，因此其构成为：使突出状端子330与电极板314B一体化。此外，还可以代之以做成为安装上导电性的另外的物体的构成。
此外，突出状端子330的形成处理可以在上述的电极形成工序中一起地形成。因此，采用形成突出状端子330的办法，不会使制造工序变得复杂，此外，与用另外的构件形成突出状端子330的构成比，可以减少元器件个数。
上述构成的突出状端子330，如图125(A)，(B)所示，其构成为从密封树脂316D的底面露出来。这样一来，采用使突出状端子330从密封树脂316D的底面露出来的办法，就可以使突出状端子330起到外部连接端子的作用。
图134示出了已把上述半导体装置310D装配到装配基板332上的状态。如同图所示，虽然半导体装置310D用焊锡354装配到装配基板332上，但这时突出状端子330的构成为已从密封树脂316D的底面和侧面露了出来，所以，可以增大与焊锡354之间的接合面积，因而，可以确实地把突出状端子330连接到配基板332上。
此外，由于电极板314B的构成为除突状端子330和侧部端子320外都被埋设于密封树脂316D中，可以用密封树脂316D使相邻的突出状端子330绝缘。为此，在装配时不会因焊锡354在突出状端子330间发生短路之类的事情，可以提高装配的可靠性。
图126和图127示出了实施例55的半导体装置的制造方法，示出了上述半导体装置310D的制造方法。
本实施例的制造方法，由于对于已用图119～图122说明过的实施例54的制造方法，仅仅电极板形成工序，密封树脂形成工序和切断工序不同，其他的工序都一样，所以在以下的说明中，仅对电极板形成工序进行说明。
在本实施例的电极板形成工序中，在形成已具有电极板314B的引线框架324B之际，对突出状端子330也一起进行塑性加工。之所以象这样地一起地进行用于形成电极板314B的切断加工和用于进行突出状端子330的塑性加工，是因为采用适当设定形成引线框架324B的模具的构成的办法，可以容易的实现。
图126示出了采用实施电极板形成工序的办法形成的引线框架324B。在该图中，用阴影表示的部分就是突出状端子330，该突出状端子330具有对于电极板314B突出出来的形状。这样一来，倘采用本实施例，由于可以在与电极板314B的形成的同时一起地进行突出状端子330的形成，所以可以简化半导体装置310D的制造工序。
此外，如图127所示，在密封树脂形成工序中，把密封树脂316D形成为使突出状端子330从密封树脂316D中露出来。为了象这样地使突出状端子330从密封树脂316D中露出来，采用做成为使在密封树脂形成工序中所用的模具的空腔面接触到突出状端子330上的状态的办法，就可以容易地实现。
此外，在切断工序中的切断位置定位在图127中用A-A表示的虚线位置，选定为使突出状端子330的侧面从密封树脂316D的侧面露出来。因此，如图134所示，在装配时，焊锡354可以一直围绕到突出状端子330的侧面，可以确实地进行焊接。
接着，说明把上述各实施例的半导体装置310A～310D装配到装配基板332上去的装配构造。
图128～图134示出了作为实施例54～60的半导体装置310A～310D的装配构造。对于装配示于图128的半导体装置310A的实施例54的装配构造，装配示于图130的半导体装置310B的实施例56的装配构造，和装配示于图134的半导体装置310D的实施例60的装配构造已经说明过了。所以在这里略去其说明。
图129示出了实施例55的半导体装置的装配构造。
本实施例的装配构造是以实施例54的半导体装置310A为例的装配构造，其特征是：把装配用突出电极334配设到要形成外部端子的突出端子318上，再通过该装配用突出电极334使半导体装置310A接合到装配基板332上。
这样一来，做成为采用通过装配用突出电极334把半导体装置310A接合到装配基板332上的构造的办法，就可以与BGA(Ball GridArray)同样地装配半导体装置310A，就可以提高装配性和应付多管脚化。
此外，由于突出端子318形成于电极板314A上，所以加大其体积是有限制的，但是装配用突出电极334的体积可以任意地设定。因此，采用在相邻的装配用突出电极334间不发生短路的范围内使装配用突出电极334的体积变为最大的办法，就可以增大半导体装置310A与装配基板332之间的接合力，因而可以提高装配的可靠性。本合例的装配构造对于其他的实施例的半导体装置310A，310B，310D也可以应用。
图131示出了实施例57的半导体装置的装配构造。
本实施例的装配构造是以实施例55的半导体装置310B为例的装配构造，其特征是：用装配构件338把半导体装置310B接合到装配基板332上。
装配构件338由连接插针340和定位构件342构成。连接管脚340由例如可挠导电性金属材料(例如，有导电性的弹簧材料)构成，被配设在与电极板314A的作为外部连接端子起作用的位置对应的位置上。此外，定位构件342由硅胶等的具有柔性和绝缘性的材料形成，起着使连接插针340定位于上述的规定位置上的作用。
已做成为上述构成的装配构件338，在已经装配后的状态下，连接插针340的上端部分接合(例如焊锡接合)到半导体装置310B的电极板314A上，而连接插针340的下端部分则接合到装配基半332上。
因此，在本实施例的装配构造中，将变成为外部连接端子与装配基板之间存在有连接插针的构成。连接插针340由于如上所述是柔性构成，所以即便是例如在加热时等在半导体装置310B与装配基板332之间发生了起因于热膨胀差的应力，该应力也可以借助于使连接插针340可挠而被吸收。此外，在非可挠的插针的情况下，则可以用定位构件342吸收应力。
因此，即便是加上了上述应力也可以确实地维持半导体装置310B与装配基板322之间的接合状态，可以提高装配的可靠性。这时，由于已做成为使保持连接插针340的定位构件342也具有柔性，所以，无须进行阻止连接插针340的柔性，就可以确实地进行应力的吸收。
还有，由于连接插针340已由定位构件342定好了位，所以装配时，无须进行各个连接插针340与半导体装置310B(电极板314A)，或各个连接插针340与装配基板332之间的定位处理，可以使装配作业容易化。此外，本实施例的构造对于其他实施例的半导体装置310A，310B，310D也可以应用。
图132示出了实施例58的半导体装置的装配构造。
本实施例的装配构造，举出的是以实施例56的半导体装置310C为例的构造，其特征是：用插座344把半导体装置310C装配到装配基板332上。插座344的构成是具有设置为使将要装设半导体装置310C的装设部分346和已在密封树脂316C的侧面露出来的侧部端子320连接起来的引线部分348。接着，把半导体装置310C装设到装设部分346上，在对引线部分348的上部和半导体装置310C的侧部端子320进行电连之后，把引线部分348的下部接合(例如焊锡接合)到装配基板332上。于是，通过插座344把半导体装置310C装配到装配基板332上。
这样一来，采用做成为用插座344把半导体装置310C装配到装配基板332上的构成的办法，由于半导体装置310C对装配基板332的装卸，只需使半导体装置310C对插座344进行装卸即可，所以可以用以进行半导体装置310C的装卸。为此，即便是在例如维修等需要交换半导体装置310C之类的情况下，也可以容易地进行交换处理。
此外，已设于插座344上的引线部分348的构成是：已被配设到装设部分346的侧部，而半导体装置310C的侧部端子320则已露出到密封树脂316C的侧面上。因此，在已把半导体装置310C装设到装设部分346上的状态下，由于引线部分348与侧部端子320相向，所以无须使引线348绕行就可以进行引线部分348和半导体装置310C之间的连接，因而可以简化插座344的构造。
图133示出了实施例59的半导体装置的装配构造。
本实施例的装配构造与上述实施例58的装配构造相同，也是用引线部分350把半导体装置310C装配到装配基板332上。但是，特征是：用芯片载置台(Die Stage)352代替了装设部分346。
本实施例的插座351由用引线框架材料一体性地形成的引线部分350和芯片载置台352构成。芯片载置台352是装设半导体装置310C的部分，在其外周上形成有多个引线部分350。该引线部分350的构成为：其与半导体装置310C相向的部分的一部分被弯向直角上方，与侧部端子320电连。
即便是采用应用已做成上述构造的插座351，也可以与实施例58的装配构造一样容易地进行半导体装置310C的装卸。此外，由于构成插座351的引线部分350和芯片载置台352是一体性的构成，所以在可以减少元器件个数的同时，还使得可以容易地制造插座。
接着，说明作为实施例58的半导体装置310E。
图135是作为实施例58的半导体装置310E的剖面图。本实施例的半导体装置310E，对于上述实施例54的半导体装置310A，其特征是：在其上表面上设置有散热板(散热构件)356。
散热板356已选定了例如铝等的导热率良好且重量轻的材质。该散热板356已用导热率高的粘接剂粘接到半导体器件312和密封树脂316A上。这样一来，采用把散热板356配设到密封树脂316A的靠近半导体器件312的位置上的办法，就可以以良好的效率散掉在半导体器件312中所发生的热。特别是在本实施例中，半导体器件312的背面328已做成为从密封树脂316A中露出来的构成，散热板356的构成为直接粘接到该已露了出来的背面328上。因此，在散热板356与半导体器件312之间不存在导热性不好的密封树脂316A，所以可以做成为散热特性更好的构成。
接着，对已做成为上述构成的半导体装置310E的制造方法(实施例56的制造方法)进行说明。
图136～图141是半导体装置310E的制造方法的说明图。此外，在图136～图141中，对于与在实施例54的制造方法中所用的图119～图122中所示的构成对应的构成仅赋予同一标号而略去其说明。
本实施例的制造方法对于实施例54的制造方法，其特征是：至少在实施芯片搭载工序之前，实施把半导体器件312定位并安装到散热板356上的安装工序。
此外，电极板形成工序，芯片搭载工序，突出端子形成工序，密封树脂形成工序和切断工序基本上进行与实施例54同样的处理。
图136是采用实施电极板形成工序形成的引线框架324A的局部扩大图，图中用虚线围成的区域是与一个半导体装置310E对应的区域(以下，把该区域叫做接合区域358)。
图137是芯片安装工序的说明图。在芯片安装工序中，先形成与上述接合区域358具有相同的面积的散热板356，再在该散热板356上边把半导体器件312(312A～312C)定位并接合到与向电极板314A上配设的配设位置对应的位置上。于是，各半导体器件312(312A～312C)就被固定到向电极板314A上配设的配设位置上，而且，可以把3个半导体器件312A～312C一起地进行处理。在图137的例子中，各个散热板356分离成与接合区域358对应的大小，被做成为分开的构成，但是也可以如图138所示，用联结部分360把个散热板360联结为与引线框架324A的各接合区域358的形成位置对应起来。
在上述的芯片安装工序结束后，接着实施芯片搭载工序和突出端子形成工序。图139和图140示出了芯片搭载工序和突出端子形成工序结束后的状态的引线框架324A。图139扩大示出了已把散热板356安装到引线框架324A上的局部，而图140则示出了其全体。
在芯片搭载工序中，采用把已安装上半导体器件312(312A～312C)的散热板356配设到引线框架324A上的办法，把半导体器件312(312A～312C)搭载到电极板314A上进行电连处理。如上所述，在本实施例中，在实施芯片搭载工序之前，已实施了把半导体器件312(312A～312C)定位安装到散热板356上的芯片安装工序。因此在芯片搭载工序中，采用把散热板356定位安装到引线框架324A的接合部分358上的办法，就可以一起地把多个半导体器件312(312A～312C)搭载到电极板314A上。
这样一来，由于在芯片搭载工序中已不再需要进行每一个半导体器件312(312A～312C)的定位，只要对形状大的散热板356和电极板314A(引线框架324A)定位即可，所以可以使定位处理容易化。
此外，采用使用用图138所示的联结部分360把多个散热板356与接合区域对应起来设置的构造的办法，可以把更多的半导体器件312一起地定位搭载到电极板314A(引线框架324A)上，使处理更为容易化，提高半导体装置310E的制造效率。当上述的芯片搭载工序结束后，接着实施密封树脂形成工序。在该密封树脂形成工序中，把已配设上半导体器件312(312A～312C)和突出端子318的引线框架324A装设到模具中去，用压缩成型法形成密封树脂316A。这时，在本实施例中，由于已变成为在各个电极板314A上已配设上散热板356的状态，所以可以把该散热板356用作下模的一部分。
图141示出了已形成了密封树脂316A的引线框架324A。如同图所示，由于密封树脂316A形成于从散热板356往内的内侧，所以可以提高脱模时的脱模性。然后，在上述密封树脂形成工序结束后，接着实施切断工序，采用在图141中用A-A虚线表示的位置处进行切断处理的办法，形成图135所示的半导体装置310E。
接下来，说明作为实施例59的半导体装置310F。
图142是作为实施例59的半导体装置310F的剖面图。本实施例的半导体装置310F，对于上述的实施例58的半导体装置310E，其特征是：在散热板356的上部还配设了散热电风扇362。
散热电风扇362采用在设置多个电风扇部分361的办法，使其散热面积变大。此外，散热电风扇362已用导热性良好的粘接剂粘接到散热板356的上部上。这样一来，采用把散热电风扇362配设到风扇形状的散热板356上的办法，就可以进一步提高散热效率，可以更有效的冷却半导体器件312。
接着，说明实施例60～63的半导体装置310G～310J。该各个半导体装置310G～310J的特征是：都构成为采用配设散热板356的办法，使得从半导体器件312发生的热以良好的效率散掉。
图143示出了作为实施例60半导体装置310G。本实施例的半导体装置310G的构成是：在上述实施例55的半导体装置310B(参看图123)上配设了散热板356。图144示出了作为实施例61的半导体装置310H。本实施例的半导体装置310H的构成为：具有在上述实施例57的装配构造中所用的装配构件338(按看图131)，而且，在半导体器件312的上部，已配设上散热板356。
此外，图145示出了作为实施例62的半导体装置310I。本实施例的半导体装置310I的构成为：在上述的实施例56的半导体装置310C(参看图124)上配设了散热板356。此外，图146示出了作为实施例63的半导体装置310J。本实施例的半导体装置310J的构成为：在上述的实施例57的半导体装置310D(参看图125)上配设了散热板356。这样一来，采用分别在各半导体装置310G～310J上配设散热板356的办法，就可以提高散热效率。
图147是实施例64的半导体装置310K的说明图，图147(A)是半导体装置310K的剖面图，图147(B)是半导体装置310K的底面图。本实施例的半导体装置310K，粗分起来，由半导体装置本体370，插入器372，各向异性导电膜374和外部连接端子376等构成。
半导体装置本体370由半导体器件378，突出电极380和树脂层382等构成。半导体器件378(半导体芯片)是已在半导体衬底上形成了电子电路的器件，在其装配一侧的面上已配设了多个突出电极380。突出电极380被做成为用例如复制法配设焊锡球的的构成，起着外部连接电极的作用。
树脂层382(用带点的区域表示)由例如聚酰亚胺、环氧树脂(PPS、PEK、PES和耐热液晶树脂等的热可塑性树脂)等的热硬化性树脂构成，已形成于半导体器件378的突出电极形成侧面的整个面上。因此，已配设于半导体器件378上的突出电极380的构成为：虽然已变成被该密封树脂382密封的状态，但突出电极380的顶端部分却从密封树脂层382这露出来。即，树脂层382已形成于半导体器件378上，使得剩下顶端部分对突出电极380进行密封。
已做成上述构成的半导体装置本体370，其全体的大小将变成为大体上与半导体器件378的大小相等的所谓芯片尺寸的封装构造。此外，如上所述，半导体装置本体370的构成是：在半导体器件378上边已形成了树脂层382，且该树脂层382剩下顶端部分对突出电极380进行密封。因此结果就变成为用树脂层382保持脆弱的突出电极380，因而，该树脂层382变成为起着与填充区306相同的作用。
此外，插入器372A起着使半导体装置本体370与外部连接端子376进行连接的中间构件的作用，由布线图形384A和基底构件386A构成。在本实施例中，特征是：作为插入器372利用了TAB(Tape AutomatedBonding，带载自动键合)带。这样一来，采用把TAB带用作插入器372的办法，由于一般说，TAB带可以作为半导体装置的构成元件廉价地供给，所以可以降低半导体装置310K的造价。构成插入器372A的布线图形384A已被做成为对铜进行印刷布线的构成。基底构件386例如由聚酰亚胺系的绝缘性树脂构成，在与已形成于半导体装置本体370上的突出电极380的形成位置对应的位置上已贯通形成了孔388。
此外，各向异性导电膜374是已向具有粘接性的柔性树脂内混入了导电性填充剂的膜。因此各向异性导电膜374同时具有粘接性和对推压方向的导电性。该各向异性导电膜374，如图所示，存在于半导体装置本体370与插入器372A之间。
于是，半导体装置本体370和插入器372A借助于各向异性导电膜374所具有的粘接性进行粘接。此外，在进行该粘接时，由于半导体装置本体370被向着插入器372A推压，所以半导体装置本体370和插入器372A，借助于各向异性导电膜374进行电连。
此外，外部连接端子376由焊锡球构成，并通过已形成于基底构件336A上的孔388与布线图形384相连。该外部连接端子376被配设于与半导体装置本体370的搭载面相反的一侧的面上，使得不妨碍半导体装置本体370的搭载。
还有，本实施例的半导体装置310K的构成为：使已形成于半导体装置本体370上的突出电极380的配设步距和已配设到插入器372A上的外部连接端子376的配设步距变成同一步距。与此同时，还做成为使各向异性导电膜374和插入器372A的顶视时的面积与半导体装置本体370的顶视时的面积大体上相等。
如上所述，采用已形成在半导体装置本体370上的突出电极380的配设步距和已配设到插入器372A上的外部连接端子376的配设步距变成同一步距的办法，就可以减小各向异性导电膜374和插入器372A的形状，就可以使半导体装置310K小型化。然而，由于上述的插入器372A的构成为形成于基底构件386A上，所以可以在该基底构件386A上边形成任意的图形。即，在基底构件386A上可以进行布线图形384A的走线。
采用象这样地在基底构件386A上边进行布线图形384的走线的办法，就可以与已设置于半导体装置本体370上的突出电极380的形成位置无关地设定外部连接端子376的的配设位置。因此，在设定外部连接端子376的端子布局时，由于可以提高其自由度，所以可以使半导体装置本体370的设计和将要装配半导体装置310K的装配基板的布线设计容易化。
此外，如上所述，由于各向异性导电膜374具有粘接性和对于推压方向有导电性，所以可以用该各向异性导电膜374使半导体装置本体370与插入器372A进行接合。这时，用各向异性导电膜374所具有的粘接性使半导体装置本体370与插入器372A机械性地接合，用所具有的各向异性导电性使半导体装置本体370与插入器372A进行电接合(连接)。
这样一来，由于各向异性导电膜374具有粘接性和导电性这双方的特性所以与用不同的构件进行各个功能的构成比，可以减少元器件个数和减少组装工时数。
还有，由于各向异性导电膜374具有柔性，而且，存在于在半导体装置本体370与插入器372A之间，所以可以使该各向异性导电膜374起缓冲膜的作用。因此，半导体装置本体370与插入器72A之间所发生的应力(例如热应力等)可以用各向异性导电膜374进行缓和，可以提高半导体装置310K的可靠性。
接着，说明半导体装置310K的制造方法。
图148示出了半导体装置310K的制造方法(实施例57的制造方法)。如图所示，要想制造半导体装置310K，要先形成半导体装置本体370，各向异性导电膜374，和插入器72A。接着，如图所示，在进行了半导体装置本体370与插入器72A的定位之后，把向异性导电膜374夹装在半导体装置本体370与插入器372A之间，向着插入器372A推压半导体装置本体370。
于是，如上所述，各向异性导电膜374所具有的粘接性使半导体装置本体370与插入器72A机械性地接合，用所具有的各向异性导电性使半导体装置本体370与插入器372A进行电接合。因此，倘采用本实施例的制造方法，由于可以一起地进行半导体装置本体370与插入器72A之间的机械性接合处理和电气接合处理，所以可以简化半导体装置310K的制造工序。
如上所述，当半导体装置本体370与插入器372A之间的接合处理结束后，接着用复制法把由焊锡球构成的外部连接端子376接合到插入器372A上。这时，由于外部连接端子376的复制在加热气氛中进行，所以外部连接端子376熔融后进入孔388内，再与插入器372A的布线图形384A电连。
这时，如上所述，由于外部连接端子376要进入已形成在插入器372A上的孔388内，所以外部连接端子376与插入器372A之间的接合力变强。因此，可以防止外部连接端子376从插入器372A上脱开，可以提高半导体装置310K的可靠性。
接着说明作为实施例65的半导体装置310L。
图149扩大示出了实施例65的半导体装置310L的关键部位。在图149中，对于与已用图147说明过的实施例64的半导体装置310K的构成对应的构成仅赋予同一标号而略去其说明。本实施例的半导体装置310L的特征是：把具有规定的厚度的绝缘构件394配设到插入器372A上边。该绝缘构件394是例如聚酰亚胺系的绝缘树脂，在与已设置到上的突出电极380的形成位置对应的位置上已形成有连接孔396。
倘采用已做成上述构成的半导体装置310L，当把半导体装置本体370装设到插入器372A中之际，向着插入器372A推压半导体装置本体370时，借助于该推压力，各向异性导电膜374变形而有了弹力。这时，特别是在连接孔396的形成位置处，各向异性导电膜374企图进入狭窄的连接孔396内，因此，连接孔396内的内压将变高。
这样一来，由于连接孔396内的各向异性导电膜374的压力集中性地变高，所以已混入到各向异性导电膜374中的导电性填充剂的密度也将变高。因此，各向异性导电膜374的连接孔396内的导电率改善，因而可以确实地进行半导体装置本体370与插入器372A之间的电连。
图150和图151示出了半导体装置310L的制造方法(实施例58的制造方法)。在图150和图151中，对于与为说明实施例57的制造方法所用的图148所示的构成对应的构成仅赋予同一标号而略去其说明。此外，在以下的制造方法中，对处理多个半导体装置310L的方法进行说明
要制造半导体装置310L要预先用另外的工序先制造好已形成了多个半导体装置本体370，各向异性导电膜374和插入器272A的TAB带392。
在形成该TAB带392之际，在其上表面的(要装设大圆片390的面)的与半导体装置本体370相向的位置上形成绝缘构件394。该绝缘构件394，可以利用例如光刻胶的形成技术形成。此外，在形成该绝缘构件394之际，在突出电极380的形成位置对应的位置上要先形成连接孔396。
接着，如图150所示，在进行了突出电极380和连接孔396的定位后，把各向异性导电膜374装设在大圆片390和TAB带392之间，并向着TAB带392推压大圆片390。
借助于此，用各向异性导电膜374所具有的粘接性使半导体装置本体370与插入器372A机械性地接合，用所具有的各向异性导电性使半导体装置本体370与插入器372A进行电接合。这时，如上所述，由于在连接孔396内各向异性导电膜374的导电性改善，所以可以确实的进行突出电极380与布线图形384之间的电连。
图151示出了大圆片390与TAB带392接合后的状态。当象这样地使大圆片390与TAB带392的接合处理结束后，接着，在图151中用A-A表示的虚线位置处进行切断处理。于是，形成各个半导体器件370和插入器372A，形成图149所示的半导体装置310L。
因此，倘采用本实施例的制造方法，由于可以一起地进行半导体装置本体370与插入器372A之间的机械接合处理和电气接合处理，所以可以简化半导体装置310L的制造工序。此外，由于在本实施例中可以进行所谓的多个同时处理，所以可以提高半导体装置310L的制造效率。
再有，一般说在应用了各向异性导电膜374的电连构造中，存在着电连的成品率降低的问题，但在本实施例中，采用在与半导体装置本体370(绝缘突出电极380)相向的位置上配设已形成了连接孔396的绝缘构件394的办法，可以确实地进行突出电极380和布线图形384之间的电连。因此，可以提高半导体装置310L的可靠性。
接着，说明作为实施例66的半导体装置310M。
图152示出了实施例66的半导体装置310M，图152(A)示出的是半导体装置310M的剖面，图152(B)示出的是半导体装置310M的底面。在图152中，对于与用图147说明过的实施例64的半导体装置310K的构成对应的构成仅赋予同一标号而略去其说明。
在上述的实施例64的半导体装置310K中，为了谋求小型化，其构成为：使已形成于半导体装置本体370上的突出电极380的配设步距和已配设到插入器372A上的外部连接端子376的配设步距变成同一步距。
对此，在本实施例的半导体装置310M中，特征是：相对于已形成在半导体装置本体370上的突出电极380的配设步距来说，把已配设到插入器372B上的外部连接端子376的配设步距设定得大。与此同时，插入器372B的面积，相对于半导体装置本体370来说已变宽。
这样一来，采用把外部连接端子376的配设步距设定得比突出电极380的配设步距大的办法，可以进一步提高插入器372B上边的布线图形384B的走线的自由度。具体地说，如图152(B)所示，可以使配设突出电极380的连接孔396的形成位置和外部连接端子376的配设位置离开，用布线图形384B连接该连接孔396和外部连接端子376。
因此，可以提高外部连接端子376的端子布局的自由度，可以使端子设计容易化。此外，即便是由于半导体装置本体370的高密度化而使突出电极380的电极间步距窄步距化，由于可以使突出电极380与外部连接端子376的配设位置不同，所以也可以容易地应付上述的窄步距化。
图153示出了上述半导体装置310M的制造方法(实施例59的制造方法)。在该图中，示出的不是多个同时处理的方法，而是一个一个地形成半导体装置310M的方法。
在本实施例的半导体装置310M的制造方法中，预先用另外的工序形成了半导体装置本体370，各向异性导电膜374和插入器372B。接着，在进行了突出电极380和连接孔396的定位后，把各向异性导电膜374夹装在半导体装置本体370和插入器372B之间并向着插入器372B推压半导体装置本体370。
借助于此，用各向异性导电膜374所具有的粘接性使半导体装置本体370与插入器372B机械性地接合，用所具有的各向异性导电性使半导体装置本体370与插入器372进行电接合。借助于此，形成示于图152的半导体装置310M。
因此，即便用本实施例的制造方法，由于可以一起地进行半导体装置本体370与插入器372B之间的机械接合处理和电气接合处理，所以可以简化半导体装置310M的制造工序。
接着，说明作为实施例67的半导体装置310N。
图154的剖面图示出了作为实施例67的半导体装置310N。在图154中，与已用图147说明过的实施例64的半导体装置310K的构成对应的构成，仅赋予同一标号而略去其说明。上述实施例64的半导体装置310K的构成是：在半导体装置本体370与插入器372A之间的接合中用了各向异性导电行膜374，做成为使半导体装置本体370与插入器372A一起的进行电气性和机械性接合。
对此，本实施例中的半导体装置310N的特征是：设置粘接剂398和导电性膏3100(导电性构件)来代替各向异性导电行膜374。
粘接剂398是例如聚酰亚胺系的绝缘树脂，选定了即便是在硬化后也具有规定的柔性的材质。该粘接剂398存在于半导体装置本体370与插入器372A之间，起着使半导体装置本体370与插入器372A粘接固定的作用。此外，在粘接剂398的与突出电极380的形成位置对应的位置上已形成了通孔3120。
另一方面，导电性高3100具有规定的粘接性，因此构成为也将进入上述的通孔3120之内。
该导电性膏3100采用存在于通孔3100内的办法，起着使半导体装置本体370与插入器372A进行电连的作用。具体地说，用导电性膏3100使突出电极380与布线图形384A电连，借助于此，使半导体装置本体370与插入器372A电连。
如上所述，在本实施例的半导体装置310N中，粘接剂398使半导体装置本体370与插入器372A进行机械性接合，而导电性膏3100则使半导体装置本体370与插入器372A进行电气性接合(连接)。这样一来，采用不同的构件(粘接剂398，导电性膏3100)进行在使半导体装置本体370与插入器372A接合时进行的机械性接合和电气性接合的办法，就可以选定对各个功能(机械性接合，电气性接合)最佳的构件。因此，就可以同时确实地进行半导体装置本体370与插入器372A之间的机械性接合和电气性接合，可以提高半导体装置310N的可靠性。
还有，由于粘接剂398即便是在硬化后也具有规定的柔性，而且，存在于半导体装置本体370与插入器372A之间，所以该粘接剂398还起着缓冲膜的作用。因此，借助于粘接剂398可以缓和在半导体装置本体370与插入器372A之间所发生的应力。此外，由于本实施例的半导体装置310N的构成为把突出电极380的配设步距和外部连接端子376的配设步距设定为相等，所以可以使半导体装置310N小型化。
图155～图157示出了半导体装置310N的制造方法(实施例60的制造方法)。在图155～图157中对于与说明实施例58的制造方法所用的图150和图151中所示的构成对应的构成仅赋予同一标号而略去其说明。此外，在以下的说明中，对同时处理多个半导体装置310N的方法进行说明。
为要制造该半导体装置310N，要预先在另外的工序中形成已形成有多个半导体装置本体370的大圆片390，粘接剂398和已形成了多个插入器372B的TAB带392。
在形成该半导体装置本体370之际，在已形成了多个的突出电极380上，已分别涂上了导电性膏3100。此外，在粘接剂398的与突出电极380的形成位置对应的位置上，已预先穿设上了通孔3120。此外，在形成TAB带392时，在其上表面(装设大圆片390的面)的与半导体装置本体370相的位置上形成绝缘构件。
该绝缘构件394可以例如利用光刻胶的形成技术来形成。此外，在形成该绝缘构件394之际，要先在与突出电极380的形成位置对应的位置上形成连接孔396。
接着，在进行了突出电极380与连接孔396的定位后，把粘接剂398夹装在大圆片390与TAB带392之间，把大圆片390粘接到TAB带392上，这样，在用粘接剂398使大圆片390和TAB带392进行机械性粘接的同时，使导电性膏3100进入通孔3102和连接孔396内，使大圆片390与布线图形384A电连。图156示出了大圆片390与TAB带392接合后的状态。
这样一来，当大圆片390与TAB带392的接合处理结束后，接着在图156中用A-A表示的位置处进行切断处理。于是，就可以形成半导体装置本体370和插入器372B，可以形成示于图154的半导体装置310N(示于图154的半导体装置310N示出了没有设置绝缘构件394的构成)。
在上述的制造方法中，虽然说的是同时处理多个半导体装置310N的方法，但如图157所示，也可以一个一个地制造半导体装置310N。
接着，说明实施例168的半导体装置310P。
图158的剖面图示出了实施例68的半导体装置310P。在图158中，对于已用图154说明过的实施例67的半导体装置310N的构成对应的构成，仅赋予同一标号而略去其说明。
在上述的实施例67的半导体装置310N中，为了谋求小型化，已构成为使已形成在半导体装置本体370上的突出电极380的配置设步距与已配设到插入器372A上的外部连接端子376的配设步距为同一步距。
对此，本实施例的半导体装置310P，对于已形成在半导体装置本体370上的突出电极380的配置设步距，其特征是：把已配设到插入器372A上的外部连接端子376的配设步距设定得大。与此相应，插入器372B的面积对于半导体装置本体370的面积已变宽。
这样一来，采用对于突出电极380的配置设步距，使外部连接端子376的配设步距设定得大的办法，就可以进一步提高插入器372B上的布线图形374B的走线的自由度。于是，可以提高外部连接端子376的端子布局的自由度，使端子设计容易化的同时，即便是突出电极380间的步距已狭窄化也可以容易地对之进行应付。
图159示出了上述半导体装置310P的制造方法(实施例61的制造方法)。在该图中，举例示出的不是同时进行多个处理的方法，而是形成一个一个的半导体装置310P的方法。
在本实施例的半导体装置310P的制造方法中，也是预先在另外的工序中先形成了半导体装置本体370，粘接剂398和插入器372B。在形成半导体装置本体370时，在已形成为多个的突出电极380上已分别先涂上了导电性膏3100。在粘接剂398的与突出电极380的形成位置对应的位置上，已预先穿好了通孔3102。此外，在绝缘构件394的与突出电极380的形成位置对应的位置上也已形成了连接孔396。
接着，在进行了突出电极380与连接孔396的定位后，把粘接剂398夹装在大圆片390与插入器372B之间，把大圆片390粘接到插入器372B上，这样，在用粘接剂398使大圆片390和插入器372B进行机械性粘接的同时，使导电性膏3100进入通孔3102和连接孔396内，使大圆片390与布线图形384A电连。采用实施以上的处理的办法，形成示于图158的半导体装置310P。
接着，说明作为实施例69的半导体装置310Q。
图160的剖面图示出了实施例69的半导体装置310Q。在图160中，对于已用图154说明过的实施例67的半导体装置310N的构成对应的构成，仅赋予同一标号而略去其说明。
上述的实施例67的半导体装置310N，作为导电性构件用的是导电性膏3100，并做成为用该导电性膏3100使半导体装置本体370与插入器372A电气接合(连接)的构成，对此，本实施例的半导体装置310Q的特征是：设置立柱突出电极3104(导电性构件)来代替导电性膏3100。
立柱突出电极3104被配设到已形成在插入器372A上的布线图形384A上的规定位置(与突出电极380对应的位置)上。此外，该立柱突出电极3104用金属丝键合技术形成。具体说来，用金属丝键合装置，首先在从空腔中延伸出来的金丝的顶端部分上形成金球，接着，把该金球推压到布线图形384A的上述规定位置上。
接着，使毛细管进行超声波振动把金球超声熔接到布线图形384A上。然后，在夹紧金丝后使毛细管往上动切断金丝。借助于进行上述处理，在布线图形384A上形成立柱突出电极3104。该立柱突出电极3104通过通孔3102连接到突出电极380上，因此，起着电连半导体装置本体370和插入器372A的作用。
如上所述，在本实施例的半导体装置310Q中，粘接剂398机械性接合半导体装置本体370和插入器372A，立柱突出电极3104电气接合(连接)半导体装置本体370和插入器372A。采用象这样地用不同的构件(粘接剂398，立柱突出电极3104)进行机械性接合和电气性结合的办法，可以确实的进行半导体装置本体370和插入器372A之间的机械性接合和电气性结合，可以提高半导体装置310Q的可靠性。
此外，由于在连接状态下，立柱突出电极3104在被突出电极380吃进去的状态下进行连接，所以可以确实地进行立柱突出电极3104与突出电极380之间的电连。还有，由于本实施例中的半导体装置310Q的构成为是突出电极380的配设步距与外部连接端子376的配设步距设定为相等，所以可以使半导体装置310Q小型化。
图161～图163示出了半导体装置310Q的制造方法(实施例62的制造方法)。在图161～图163中对与已为了说明实施例60的制造方法所用的图155～图157中所示的构成对应的构成仅赋予同一标号而略去其说明。在以下的制造方法中，对同时处理多个半导体装置310Q的方法进行说明。
要想制造半导体装置310Q，就要先用另外的工序形成已形成了多个半导体装置本体370的大圆片390，粘接剂398和已形成了多个插入器372B的TAB带392。
在形成该TAB带392时，在其上表面(装设大圆片390的面)的与半导体装置本体370相向的位置上形成绝缘构件394。在形成绝缘构件394时，在与突出电极380的形成位置对应的位置上形成连接孔396，再在连接孔396的内部的布线图形384A上边形成立柱突出电极3104。
接着，在进行了突出电极380与连接孔396的定位后，把粘接剂398夹装在大圆片390与插入器372B之间，边把大圆片390向TAB带392上推压，边进行固定。于是，在用粘接剂398机械性接合大圆片390和TAB带392的同时，立柱突出电极3104通过通孔3102和连接孔396变成为被突出电极380吃进去的状态，因此突出电极380和布线图形384A就用立柱突出电极3104进行电气接合。图162示出了大圆片390和TAB带392接合后的状态。
这样一来，当大圆片390和TAB带392的接合处理结束后，接着，在图162中用A-A表示的虚线位置处进行切断处理。借助于此，形成一个一个的半导体装置本体370和插入器376B，形成半导体装置310Q(示于图160的半导体装置310N示出了没有设置绝缘构件394的构成)。
在上述的制造方法中，虽然说明的是同时处理多个半导体装置310Q的方法，但如图163所示，也可以制造一个一个的半导体装置310Q。
接着，说明作为实施例70的半导体装置310R。
图164的剖面图示出了实施例70的半导体装置310R。在图164中，对于已用图160说明过的实施例69的半导体装置310Q的构成对应的构成，仅赋予同一标号而略去其说明。
在上述的实施例69的半导体装置310Q中，为了谋求小型化，已构成为使已形成在半导体装置本体370上的突出电极380的配置设步距与已配设到插入器372A上的外部连接端子376的配设步距为同一步距。
对此，本实施例的半导体装置310R，对于已形成在半导体装置本体370上的突出电极380的配置设步距，其特征是：把已配设到插入器372B上的外部连接端子376的配设步距设定得大。与此相应，插入器372B的面积对于半导体装置本体370的面积已变宽。
这样一来，采用对于突出电极380的配置设步距使外部连接端子376的配设步距设定得大的办法，就可以件一步提高插入器372B上的布线图形374B的走线的自由度。于是，可以提高外部连接端子376的端子布局的自由度，使端子设计容易化的同时，即便是突出电极380间的步距已狭窄化也可以容易地对之进行应付。
图165示出了上述半导体装置310Q的制造方法(实施例63的制造方法)。在该图中，举例示出的不是同时进行多个处理的方法，而是形成一个一个的半导体装置310Q的方法。
在本实施例的半导体装置310Q的制造方法中，也是预先在另外的工序中先形成了半导体装置本体370，粘接剂398和插入器372B。这时，在粘接剂398的与突出电极380的形成位置对应的位置上，已预先穿好了通孔3102。此外，插入器372B上形成绝缘构件394的同时，在绝缘构件394的与突出电极380的形成位置对应的位置上也已形成了连接孔396。再者，在已露出到连接孔396内的布线图形384A上已用上述金属丝键合技术先形成了立柱突出电极3104。
接着，在进行了突出电极380与连接孔396的定位后，把粘接剂398夹装在大圆片390与插入器372B之间，边把大圆片390向TAB带392上推压，边进行固定。于是，在用粘接剂398机械性接合大圆片390和TAB带392的同时，立柱突出电极3104通过通孔3102和连接孔396变成为被突出电极380吃进去的状态，采用进行以上的处理的办法，突出电极380和布线图形384A就用立柱突出电极3104进行电气接合，于是，形成图164所示的半导体装置310R。
接着，说明作为实施例71的半导体装置310S。
图166的剖面图示出了实施例71的半导体装置310S。在图166中，对于已用图154说明过的实施例67的半导体装置310N的构成对应的构成，仅赋予同一标号而略去其说明。
前边说过的实施例67～70的半导体装置310N～310R，作为导电性构件，用的是电性膏3100或立柱突出电极3104，并做成为用该电性膏3100或立柱突出电极3104使半导体装置本体370与插入器372A电气接合(连接)的构成。对此，本实施例的半导体装置310S的特征是：设置跨引线3106(导电性构件)来取代上述电性膏3100或立柱突出电极3104。
跨引线3106与已形成在插入器372C上的布线图形384C形成为一个整体，被构成为从插入器372的外周缘部分往斜上向(向着半导体装置本体370的方向)延伸出去。此外，该跨引线3106的形成位置已被设定为与突出电极380的形成位置相对应。
要想形成跨引线3106，要预先用干蚀法等除去与已形成了的插入器372C的跨引线3106的形成部分对应的基底构件386C，借助于此使之变成为单体，把布线图形337C向着上述的斜上方向弯曲形成。于是，在插入器372C的外周缘部分位置上形成跨引线3106。该跨引线3106绕过粘接剂398的配设位置连接到突出电极380上，因此，起着使半导体装置本体370与插入器372A电连的作用。此外，突出电极380与跨引线3106之间的连接位置用保护层(cover)树脂密封起来。这样，就可以防止因加上外力等使跨引线变形，可以提高半导体装置310S的可靠性。
如上所述，在本实施例的半导体装置310S中，粘接剂398机械性接合半导体装置本体370和插入器372A，立柱突出电极3104电气接合(连接)半导体装置本体370和插入器372A。采用象这样地用不同的构件(粘接剂398，立柱突出电极3104)进行机械性接合和电气性结合的办法，可以确实的进行半导体装置本体370和插入器372A之间的机械性接合和电气性结合，可以提高半导体装置310S的可靠性。
此外，由于在跨引线3106与突出电极380之间不存在有绝缘性的粘接剂398，所以可以提高跨引线3106与突出电极380之间的电连的可靠性。再有，由于跨引线3106具有弹性，因此在连接时，跨引线3106具有弹性力地压接到突出电极380上。因此，即便用这种办法也可以提高跨引线3106与突出电极380之间的电连的可靠性。
图167～图171示出了半导体装置310S的制造方法(实施例64的制造方法)。在图167～图171中对与已为了说明实施例60的制造方法所用的图155～图157中所示的构成对应的构成仅赋予同一标号而略去其说明。在以下的制造方法中，对同时处理多个半导体装置310S的方法进行说明。
要想制造半导体装置310S，如图167所示，要预先在另外的工序中先形成已形成了多个半导体装置本体370的大圆片390，粘接剂398和插入器372C。另外，在形成该插入器372C时，先用上述形成方法形成跨引线3106。
接着，在进行了突出电极380与跨引线3106的定位后，把粘接剂398夹装在大圆片390与插入器372C之间，边把各个插入器372C向大圆片390上推压边进行固定。于是，如图168所示，大圆片390和插入器372C就被用粘接剂398接合起来。此外，跨引线3106，采用推压到突出电极380上的办法，用所产生的弹性力压接到突出电极380上，因而，突出电极380和跨引线3106可以确实地进行电连。
如上所述，当用粘接剂398使大圆片390和插入器372C机械性接合，且突出电极380和跨引线3106电连后，接着至少在包括突出电极380与跨引线3106之间的连接位置在内的大圆片390和插入器372C之间形成保护层树脂3108。该保护层树脂3108既可以构成为用铸封(potting)法形成，也可以用铸模成型法形成。
这样一来，当保护树脂层3108的形成处理结束后，接着在图169中用A-A表示的位置处进行切断处理。于是，可以形成示于图154的半导体装置310S。在上述的制造方法中，虽然说的是同时处理多个半导体装置310S的方法，但如图171和图173所示，也可以一个一个地制造半导体装置310S。
接着，说明作为实施例72的半导体装置310T。
图172(A)的剖面图示出了作为实施例72的半导体装置310T。在图172中，对于已用图154说明过的实施例67的半导体装置310N的构成对应的构成，仅赋予同一标号而略去其说明。前边说过的实施例67～71的半导体装置310N～310S，作为导电性构件，用的是电性膏3100或立柱突出电极3104或跨引线3106，并做成为用该电性膏3100或立柱突出电极3104或或跨引线3106使半导体装置本体370与插入器372A，372B电气接合(连接)的构成。
对此，本实施例的半导体装置310T的特征是做成为下述构成：作为导电性构件把连接插针3110和定位构件3112组装到插入器327D上，来取代上述导电性膏3100或立柱突出电极3104。
本实施例的插入器372D，粗分起来，由连接插针3110，定位构件3112，粘接剂3114，基底构件3116等构成。连接插针3110被配设于与突出电极380的形成位置对应的位置上，在已组装完的状态下，使其上端部分接合到突出电极380上的同时，使下端部分接合到突出电极380上。此外，定位构件3112具有把该连接插针3110定位于突出电极380的形成位置上的作用，由硅橡胶等的柔性材料形成。
如上所述，保持连接插针3110的定位构件3112，被粘接剂3114粘接固定到基底构件3116上。这时，在与基底构件3116的突出电极380的形成位置相向的位置上已形成了孔388，连接插针3110通过该2388与外部连接端子376相连。图172(B)扩大示出了连接插针3110和外部连接端子376之间的连接位置。如同图所示，连接插针3110以已被吃进的状态连接到外部连接端子376上，因而可以进行确实地电连。
在已做成为上述构成的半导体装置310T中，由于在把连接插针3110的上端部分结合到突出电极380上的同时，下端部分已接合到外部连接端子376上，所以已变成为连接插针3110存在于突出电极380和外部连接端子376之间的构成。
由于该连接插针3110是柔性的构成，例如即便是在加热时等在半导体装置本体370与插入器37D2之间以因热膨胀率差而发生了应力，该应力也会因该连接插针3110具有柔性而被吸收。因此，即便是加上了应力，也可以确实地维持外部连接端子376与突出电极380之间的连接。
此外，连接插针3110已由定位构件定位于与突出电极380的形成位置对应的位置上。因此，在装配时，无须再进行各个连接插针3110和突出电极380或外部连接端子376之间的定位处理，可以容易地进行装配作业。
再有，由于定位构件由柔性构件形成，如上所述，即便是连接插针3110可挠，定位构件3112也可以追随着它可挠，所以也可以用定位构件3112吸收在半导体装置本体370与插入器37D2之间所发生的应力。
图173～图175示出了半导体装置310T的制造方法(实施例65的制造方法)。在图173～图175中对与已为了说明实施例60的制造方法所用的图155～图157中所示的构成对应的构成仅赋予同一标号而略去其说明。在以下的制造方法中，对同时处理多个半导体装置310T的方法进行说明。
要想制造半导体装置310T，如图173所示，要预先在另外的工序中先形成已形成了多个半导体装置本体370的大圆片390，保持连接插针3110的定位构件3112，粘接剂3114和基底构件3116。在粘接剂3114和基底构件3116的与突出电极380的形成位置对应的位置上已先形成了孔388和通孔3102。
接着，在进行了突出电极380与定位插振3110的定位后，边加热边把大圆片390向插入器372D(连接插针3110，定位构件3112，粘接剂3114，基底构件3116)推压。借助于此，如图174所示，连接插振3110的上端部分嵌入到突出电极380内，且下端部分嵌入到外部连接端子376内。因此，突出电极380和外部连接端子376就通过连接插针3110电连。
这样一来，当突出电极380和外部连接端子376之间的连接处理结束后，接着，在图174中用A-A表示的虚线位置处进行切断处理。借助于此，形成示于图172(A)的半导体装置310T。在上述的制造方法中，虽然说明的是同时处理多个半导体装置310T的方法，但如图175所示，也可以制造一个一个的半导体装置310T。
接着，说明作为实施例73的半导体装置310U。
图176的剖面图示出了作为实施例73的半导体装置310U。在图176中，对于已用图172说明过的实施例72的半导体装置310T的构成对应的构成，仅赋予同一标号而略去其说明。
在上述的实施例72的半导体装置310T中，为了谋求小型化，已构成为使已形成在半导体装置本体370上的突出电极380的配置设步距与已配设到插入器372D上的外部连接端子376的配设步距为同一步距。
对此，本实施例的半导体装置310U，对于已形成在半导体装置本体370上的突出电极380的配置设步距，其特征是：把已配设到插入器372B上的外部连接端子376的配设步距设定得大。与此相应，插入器372B的面积对于半导体装置本体370的面积已变宽。
这样一来，采用对于突出电极380的配置设步距使外部连接端子376的配设步距设定得大的办法，就可以件一步提高插入器372B上的布线图形384B的走线的自由度。于是，可以提高外部连接端子376的端子布局的自由度，使端子设计容易化的同时，即便是突出电极380(连接插振3110)的电极间的步距已狭窄化也可以容易地对之进行应付。
图177示出了上述半导体装置310T的制造方法(实施例66的制造方法)。在该图中，举例示出的不是同时进行多个处理的方法，而是形成一个一个的半导体装置310T的方法。
在本实施例的半导体装置310T的制造方法中，要预先在另外的工序中先形成半导体装置本体370，保持连接插针3110的定位构件3112，粘接剂3114和插入器372B。这时，在粘接剂3114的与突出电极380的形成位置对应的位置上已先形成了通孔3102。
接着，在进行了突出电极380与定位插针3110的定位，以及定位插针3110和连接孔396之间的定位后，边加热边把半导体装置本体370向插入器372B中推压。这样一来，连接插振3110的上端部分嵌入到突出电极380内，且下端部分嵌入到外部连接端子376内。因此，突出电极380和外部连接端子376就通过连接插针3110电连。采用进行以上的处理的办法，就可以形成如图176所示的半导体装置310U。
以上，说明了本发明的实施例，但是本发明并不限定于上述实施例，还包括其他的实施例和变形例等。

Claims (70)

1、一种半导体装置，其特征是具备：
在表面上形成有突出电极的半导体器件；
在半导体器件的表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层；以及
在从上述树脂层中已露出来的上述突出电极的顶端部分形成的外部连接用突出电极。
2、权利要求1所述的半导体装置，其特征是：上述树脂层和上述半导体器件具有用划片机切割所确定的表面。
3、一种半导体装置，其特征是具备：
在表面上形成有突出电极的半导体器件，上述突出电极具有凸出的顶端部分；
在半导体器件的表面上形成的剩下上述突出电极的凸出的顶端部分来密封上述突出电极的树脂层；以及
在从上述树脂层中已露出来的上述突出电极的凸出的顶端部分形成的外部连接用突出电极。
4、权利要求3所述的半导体装置，其特征是：上述树脂层和上述半导体器件具有用划片机切割所确定的表面。
5、一种半导体装置，其特征是具备：
在表面上形成有突出电极的半导体器件；以及
在半导体器件的表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层；
上述突出电极具有核心部分和在上述突出的核心部分表面上形成的导电膜。
6、权利要求5所述的半导体装置，其特征是：安置有上述半导体器件一侧上的导电膜的顶端部分电连接于上述半导体器件。
7、权利要求5所述的半导体装置，其特征是：上述核心部分包括弹性树脂。
8、权利要求7所述的半导体装置，其特征是：上述弹性树脂是聚酰亚胺。
9、一种半导体装置，其特征是具备：
在表面上形成有突出电极的半导体器件；
在半导体器件的表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层；以及
在从上述树脂层中已露出来的上述突出电极的顶端部分形成的外部连接用突出电极，
上述突出电极具有核心部分和在上述突出的核心部分表面上形成的导电膜。
10、权利要求9所述的半导体装置，其特征是：安置有上述半导体器件一侧上的导电膜的顶端部分电连接于上述半导体器件。
11、权利要求9所述的半导体装置，其特征是：上述核心部分包括弹性树脂。
12、权利要求11所述的半导体装置，其特征是：上述弹性树脂是聚酰亚胺。
13、一种半导体装置，其特征是具备：
在表面上形成有突出电极的半导体器件；以及
在半导体器件的表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层，
上述半导体器件的外周部分比中央部分薄。
14、一种半导体装置，其特征是具备：
在表面上形成有突出电极的半导体器件；以及
在半导体器件的表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层，
上述半导体器件的外周部分比中央部分厚。
15、一种半导体装置，其特征是具备：
在表面上形成有突出电极的半导体器件；以及
在半导体器件的表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层，
上述半导体器件的一部分侧部被上述树脂层所覆盖。
16、一种半导体装置，其特征是具备：
在表面上形成有突出电极的半导体器件；
在半导体器件的表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层；以及
上述半导体器件的定位突起，上述突起形成在上述半导体器件的上述表面上，并具有从上述树脂层暴露的顶端部分。
17、权利要求16所述的半导体装置，其特征是：上述树脂层和上述半导体器件具有用划片机切割所确定的表面。
18、权利要求16所述的半导体装置，其特征是：上述定位突起的结构与上述突出电极的结构相同。
19、一种半导体装置，其特征是具备：
在表面上形成有突出电极的半导体器件；以及
在半导体器件的表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的压缩成型树脂层。
20、权利要求19所述的半导体装置，其特征是：上述压缩成型树脂层和上述半导体器件具有用划片机切割所确定的表面。
21、权利要求20所述的半导体装置，其特征是：上述树脂层的侧面和上述半导体器件的侧面彼此平齐。
22、权利要求19所述的半导体装置，其特征是：上述突出电极的顶端部分从上述压缩成型树脂层露出。
23、一种半导体装置，其特征是具备：
在表面上形成有突出电极的半导体器件；
在半导体器件的表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的压缩成型树脂层；以及
在从上述压缩成型树脂层中已露出来的上述突出电极的顶端部分形成的外部连接用突出电极，
上述压缩成型树脂层和上述半导体器件具有用划片机切割所确定的表面。
24、一种半导体装置，其特征是具备：
在表面上至少形成有一个突出电极的半导体器件；
在半导体器件的上述表面上形成的树脂层，所述树脂层剩下上述突出电极的顶端部分来密封上述突出电极；以及
在从上述树脂层中已露出来的上述突出电极的上述顶端部分上形成的外部连接用突出电极。
25、权利要求24所述的半导体装置，其特征是：上述树脂层和上述半导体器件各自的侧面具有用划片机切割所形成的切面。
26、一种半导体装置，其特征是具备：
在表面上形成有至少一个突出电极的半导体器件，上述突出电极具有凸出的顶端部分；
在半导体器件的上述表面上形成的剩下上述突出电极的凸出的顶端部分来密封上述突出电极的树脂层；以及
在从上述树脂层中已露出来的上述突出电极的凸出的顶端部分上形成的外部连接用突出电极。
27、权利要求26所述的半导体装置，其特征是：上述树脂层和上述半导体器件各自的侧面具有用划片机切割所形成的切面。
28、一种半导体装置，其特征是具备：
在表面上形成有至少一个突出电极的半导体器件；以及
在半导体器件的上述表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层；
上述突出电极在突出的核心部分和上述核心部分的表面上形成有导电膜。
29、权利要求28所述的半导体装置，其特征是：安置有上述半导体器件一侧的上述导电膜的顶端部分电连接于上述半导体器件。
30、权利要求28所述的半导体装置，其特征是：上述核心部分由弹性树脂形成。
31、权利要求30所述的半导体装置，其特征是：上述弹性树脂是聚酰亚胺。
32、一种半导体装置，其特征是具备：
在表面上形成有至少一个突出电极的半导体器件；
在半导体器件的上述表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层；以及
在从上述树脂层中已露出来的上述突出电极的顶端部分上形成的外部连接用突出电极，
上述突出电极形成有突出的核心部分和在上述核心部分表面上形成的导电膜。
33、权利要求32所述的半导体装置，其特征是：安置有上述半导体器件一侧的上述导电膜的顶端部分电连接于上述半导体器件。
34、权利要求32所述的半导体装置，其特征是：上述核心部分由弹性树脂形成。
35、权利要求34所述的半导体装置，其特征是：上述弹性树脂是聚酰亚胺。
36、一种半导体装置，其特征是具备：
在表面上形成有至少一个突出电极的半导体器件；以及
在半导体器件的上述表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层，
上述树脂层在上述半导体器件外周部分处的厚度比其中央部分的厚度薄。
37、一种半导体装置，其特征是具备：
在表面上形成有至少一个突出电极的半导体器件；以及
在半导体器件的上述表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层，
上述树脂层在上述半导体器件外周部分处的厚度比其中央部分的厚度厚。
38、一种半导体装置，其特征是具备：
在表面上形成有至少一个突出电极的半导体器件；以及
在上述半导体器件上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层，
上述半导体器件的一部分侧面被上述树脂层所覆盖。
39、一种半导体装置，其特征是具备：
在表面上形成有至少一个突出电极的半导体器件；
在半导体器件的上述表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层；以及
在半导体器件的上述表面上形成并从上述树脂层露出的定位突起。
40、权利要求39所述的半导体装置，其特征是：上述树脂层和上述半导体器件的侧壁形成有用划片机切割所形成的切面。
41、权利要求39所述的半导体装置，其特征是：上述定位突起的结构与上述突出电极的结构相同。
42、一种半导体装置，其特征是具备：
在表面上形成有至少一个突出电极的半导体器件；以及
在半导体器件的上述表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层，上述树脂层使用压缩成型工艺形成。
43、权利要求42所述的半导体装置，其特征是：上述树脂层和上述半导体器件各自的侧面形成有用划片机切割所形成的切面。
44、权利要求43所述的半导体装置，其特征是：上述树脂层的上述侧面和上述半导体器件的上述侧面形成平齐的表面。
45、权利要求42所述的半导体装置，其特征是：上述突出电极的顶端部分从上述树脂层露出。
46、权利要求42所述的半导体装置，其特征是：其构成为在上述半导体器件的对应形成上述突出电极的表面的相对一侧的背面上，已配设有散热构件。
47、权利要求42所述的半导体装置，其特征是：上述树脂层由不同的多种树脂构成。
48、一种半导体装置，其特征是具备：
在表面上形成有至少一个突出电极的半导体器件；
在半导体器件的上述表面上形成的剩下上述突出电极的顶端部分来密封上述突出电极的树脂层，上述树脂层使用压缩成型工艺形成；以及
在上述突出电极的上述顶端部分上形成的外部连接用突出电极，
上述树脂层和上述半导体器件各自的侧面形成有用划片机切割所形成的切面。
49、一种半导体装置，其特征是具备：
在半导体器件上形成的多个电极焊盘；
在上述半导体器件上与上述电极焊盘分开形成的多个突出电极；
在电极焊盘和突出电极之间选择性形成的互连图形，用来互连上述电极焊盘和上述突出电极；以及
在上述半导体器件的表面上形成的树脂层，至少覆盖上述电极焊盘和上述互连图形并剩下上述突出电极的顶端部分来密封上述突出电极，
上述树脂层和上述半导体器件各自的侧面形成有用划片机切割所形成的切面。
50、权利要求49所述的半导体装置，其特征是：上述突出电极的形成步距大于上述电极焊盘的形成步距。
51、权利要求49所述的半导体装置，其特征是：上述树脂层使用压缩成型工艺形成。
52、权利要求49所述的半导体装置，其特征是：还包括在上述突出电极的上述顶端部分上形成的外部连接用突出电极。
53、一种形成有半导体器件的半导体晶片，其特征是具备：
具有多个半导体器件的半导体晶片，上述半导体器件的表面上形成有突出电极；以及
在上述半导体器件的上述表面上形成的压缩树脂层，至少密封上述突出电极的侧面。
54、一种半导体装置，其特征是具备：
表面上形成有突出电极的半导体器件；以及
在上述半导体器件的上述表面上形成的压缩树脂层，至少密封上述突出电极的侧面，
上述树脂层的侧面和上述半导体器件的侧面具有用划片机切割的平面。
55、权利要求54所述的半导体装置，其特征是：上述树脂层的上述侧面和上述半导体器件的上述侧面具有共同的平面。
56、权利要求54所述的半导体装置，其特征是：在树脂密封工序中，构成为在上述突出电极与模具之间配设薄膜，使上述模具通过上述薄膜与上述密封树脂接触。
57、权利要求54所述的半导体装置，其特征是：在树脂密封工序中，把薄片状树脂用作密封树脂。
58、权利要求54所述的半导体装置，其特征是：在树脂密封工序中，在把上述基板装到模具中之前先装上增强板。
59、权利要求54所述的半导体装置，其特征是：作为在树脂密封工序中所用的薄膜的材质，选定可以进行弹性变形的材质，在用模具形成树脂层的时候，在使上述突出电极的顶端部分沉入上述薄膜中去的同时，在突出电极露出工序中，采用把上述薄膜从上述树脂层上剥离下来的办法，使上述突出电极的顶端部分从上述树脂层中露出来。
60、权利要求54所述的半导体装置，其特征是：其构成为在上述半导体器件的对应形成上述突出电极的表面的相对一侧的背面上，已配设有散热构件。
61、权利要求54所述的半导体装置，其特征是：作为在树脂密封工序中所用的密封树脂，施用具有不同特性的多种密封树脂。
62、一种半导体装置，其特征是具备：
表面上形成有连接电极的半导体器件，上述连接电极用来与外部端子电连接；以及
在上述半导体器件的上述表面上形成的树脂层，上述树脂层覆盖上述外部连接电极，
上述外部连接电极在上述树脂层的侧面露出，上述树脂层的上述侧面和上述半导体器件的侧面具有用划片机切割的平面。
63、一种半导体装置，其特征是具备：
表面上形成有突出电极的半导体器件；以及
在上述半导体器件的上述表面上形成的树脂层，上述树脂层密封上述突出电极的侧面和顶部，
上述树脂层的侧面和上述半导体器件的侧面具有用划片机切割的平面。
64、一种半导体装置的制造方法，其特征是具备下述工序：
密封工序，在形成有突出电极的基板上提供硬化性密封材料，形成密封上述突出电极和上述基板的密封层；
加热上述密封层的硬化工序；
突出电极露出工序，使上述突出电极的至少是顶端部分从上述树脂层中露出来；以及
分离工序，采用与上述树脂层一起，切断上述基板的办法，使上述半导体器件彼此分离。
65、一种半导体装置，其特征是具备：
半导体基板上形成的多个电极焊盘；
在上述基板上与上述电极焊盘分开形成的多个突出电极；
选择性连接于上述电极焊盘和上述突出电极之间的引线；
在上述基板的表面上形成的树脂层，上述树脂层密封上述电极焊盘、引线和上述突出电极的至少侧面，
上述树脂层的侧面和上述基板的侧面用划片机切断。
66、权利要求65所述的半导体装置，其特征是：上述突出电极的配设步距大于上述焊盘的配设步距。
67、一种半导体装置的制造方法，其特征是具有下述工序：
制备模具的模具制备工序，上述模具包括第1模和面对上述第1模的第2模，上述第2模包括形状与基板形状对应的第1半模和被配设为围绕上述第1半模且相对上述第1半模可以升降的第2半模，上述第1半模和上述第2半模协同动作来确定进行树脂填充的空腔；
树脂密封工序，用于把已形成有配设了突出电极的多个半导体器件的基板装设到模具内，接着，向上述突出电极的配设位置上供给树脂，形成密封上述突出电极和上述基板的树脂层；
突出电极露出工序，用于使上述突出电极的至少顶端部分从上述树脂层露出来；
分离工序，用于与上述树脂层一起切断上述基板以分离成一个一个的半导体器件。
68、一种半导体装置的制造方法，其特征是具有下述工序：
在半导体晶片的预定区域中形成沟；
用密封树脂密封上述半导体晶片中形成有上述沟的表面和上述半导体晶片上形成的突出电极的侧面；以及
通过在上述沟处进行切断将上述半导体晶片分割为一个一个的半导体装置。
69、一种半导体装置的制造方法，其特征是具有下述工序：
在半导体晶片的预定区域上至少形成一对沟；
密封上述半导体晶片中形成有上述一对沟的表面和上述半导体晶片上形成的突出电极的侧面；以及
通过在上述一对沟处进行切断将上述半导体晶片分割为多个半导体装置。
70、一种半导体装置，其特征是具备：
至少在表面上直接形成突出电极而构成的半导体器件；
在半导体器件的表面上形成，剩下上述突出电极的顶端部分，密封上述突出电极的第1树脂层；
被配设为至少把上述半导体器件的背面覆盖起来的第2树脂层。
CNB021262330A 1996-07-12 1997-07-10 半导体装置 Expired - Lifetime CN100428449C (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP183844/1996 1996-07-12
JP18384496 1996-07-12
JP276634/1996 1996-10-18
JP8276634A JPH10125705A (ja) 1996-10-18 1996-10-18 半導体装置の製造方法及び半導体装置
JP010683/1997 1997-01-23
JP09010683A JP3137322B2 (ja) 1996-07-12 1997-01-23 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JP181132/1997 1997-07-07
JP9181132A JPH1126642A (ja) 1997-07-07 1997-07-07 半導体装置及びその製造方法及びその実装構造

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN97191078A Division CN1110846C (zh) 1996-07-12 1997-07-10 半导体装置的制造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN2005101189007A Division CN1783470B (zh) 1996-07-12 1997-07-10 半导体装置
CNB2005101200010A Division CN100452376C (zh) 1996-07-12 1997-07-10 半导体装置

Publications (2)

Publication Number Publication Date
CN1420555A true CN1420555A (zh) 2003-05-28
CN100428449C CN100428449C (zh) 2008-10-22

Family

ID=27455434

Family Applications (3)

Application Number Title Priority Date Filing Date
CN02126232A Pending CN1420538A (zh) 1996-07-12 1997-07-10 半导体装置的制造方法和半导体装置及其装配方法
CN97191078A Expired - Lifetime CN1110846C (zh) 1996-07-12 1997-07-10 半导体装置的制造方法
CNB021262330A Expired - Lifetime CN100428449C (zh) 1996-07-12 1997-07-10 半导体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN02126232A Pending CN1420538A (zh) 1996-07-12 1997-07-10 半导体装置的制造方法和半导体装置及其装配方法
CN97191078A Expired - Lifetime CN1110846C (zh) 1996-07-12 1997-07-10 半导体装置的制造方法

Country Status (7)

Country Link
US (2) US20010003049A1 (zh)
EP (4) EP1189271A3 (zh)
KR (6) KR100484962B1 (zh)
CN (3) CN1420538A (zh)
DE (1) DE69730940T2 (zh)
TW (1) TW360961B (zh)
WO (1) WO1998002919A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934335A (zh) * 2014-03-19 2015-09-23 东和株式会社 片材树脂供给方法和半导体封装方法及半导体封装装置
CN108109949A (zh) * 2017-12-22 2018-06-01 华中科技大学 一种芯片的封装方法及封装结构
CN108346589A (zh) * 2012-03-07 2018-07-31 东和株式会社 树脂封装电子元件的制造方法及制造装置

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6574603B1 (en) 1997-09-26 2003-06-03 Gilbarco Inc. In-vehicle ordering
US6429528B1 (en) 1998-02-27 2002-08-06 Micron Technology, Inc. Multichip semiconductor package
US6323062B1 (en) 1998-04-27 2001-11-27 Alpha Metals, Inc. Wafer coating method for flip chips
US6265776B1 (en) 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
SG85653A1 (en) 1998-07-10 2002-01-15 Apic Yamada Corp Method of manufacturing semiconductor devices and resin molding machine
JP3577419B2 (ja) 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
JP3530761B2 (ja) 1999-01-18 2004-05-24 新光電気工業株式会社 半導体装置
KR100687548B1 (ko) * 1999-01-27 2007-02-27 신꼬오덴기 고교 가부시키가이샤 반도체 웨이퍼 제조 방법, 반도체 장치 제조 방법 및 칩 사이즈의 반도체 웨이퍼 패키지 제조 방법
JP2000243876A (ja) 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
SG92685A1 (en) * 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
WO2000059033A1 (en) 1999-03-25 2000-10-05 Seiko Epson Corporation Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3423245B2 (ja) * 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
JP2001144197A (ja) 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
JP3455762B2 (ja) 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
US6864574B1 (en) * 1999-11-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor package
JP2001168117A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 半導体素子の封止用離型フィルム及びそれを用いる半導体素子の封止方法
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
TW517263B (en) * 2000-03-29 2003-01-11 Nitto Denko Corp Semiconductor device and process for producing the same, and tablet comprising epoxy resin composition
US6603191B2 (en) 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP3610887B2 (ja) * 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
JP3848080B2 (ja) 2000-12-19 2006-11-22 富士通株式会社 半導体装置の製造方法
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3859457B2 (ja) * 2001-03-27 2006-12-20 沖電気工業株式会社 半導体装置の製造方法
JP2002299378A (ja) * 2001-03-30 2002-10-11 Lintec Corp 導電体付接着シート、半導体装置製造方法および半導体装置
CN1383197A (zh) 2001-04-25 2002-12-04 松下电器产业株式会社 半导体装置的制造方法及半导体装置
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
EP1289010A1 (en) * 2001-08-29 2003-03-05 United Test Center Inc. Semiconductor device without use of chip carrier and method of making the same
JP4620303B2 (ja) * 2001-09-20 2011-01-26 株式会社東海理化電機製作所 半導体装置及びその製造方法
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
DE10156386B4 (de) * 2001-11-16 2007-08-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterchips
US6870276B1 (en) 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
JP3791458B2 (ja) * 2002-05-23 2006-06-28 旭硝子株式会社 離型フィルム
JP4268389B2 (ja) 2002-09-06 2009-05-27 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び装置
EP1398834A3 (de) * 2002-09-12 2006-03-22 Infineon Technologies AG Elektronisches Bauteil mit Spannungsversorgungsstruktur und Verfahren zu dessen Herstellung
US7132756B2 (en) 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US6882050B2 (en) * 2002-11-01 2005-04-19 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing same
KR100546372B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 웨이퍼 레벨 칩 사이즈 패키지의 제조방법
TWI224374B (en) * 2003-09-26 2004-11-21 Advanced Semiconductor Eng Method for forming a backside encapsulating layer on flip-chip type wafer
TWI359069B (en) * 2004-11-02 2012-03-01 Apic Yamada Corp Resin molding equipment and resin molding method
WO2006054606A1 (ja) 2004-11-16 2006-05-26 Rohm Co., Ltd. 半導体装置および半導体装置の製造方法
JP2006253430A (ja) * 2005-03-11 2006-09-21 Renesas Technology Corp 半導体装置およびその製造方法
US20060289966A1 (en) * 2005-06-22 2006-12-28 Dani Ashay A Silicon wafer with non-soluble protective coating
TW200721426A (en) * 2005-07-25 2007-06-01 Koninkl Philips Electronics Nv Air cavity package for flip-chip
KR100755354B1 (ko) * 2005-08-03 2007-09-04 세이코 엡슨 가부시키가이샤 반도체 장치
JP4273347B2 (ja) * 2005-08-03 2009-06-03 セイコーエプソン株式会社 半導体装置
KR101003319B1 (ko) * 2005-11-15 2010-12-22 닛본 덴끼 가부시끼가이샤 반도체 패키지, 전자 부품, 및 전자 기기
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
US7598881B2 (en) * 2006-10-18 2009-10-06 Elesys North America, Inc. Sensor and circuit configuration for occupant detection
US8106521B2 (en) * 2006-10-19 2012-01-31 Panasonic Corporation Semiconductor device mounted structure with an underfill sealing-bonding resin with voids
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
US7615860B2 (en) * 2007-04-19 2009-11-10 Advanced Flexible Circuits Co., Ltd. Rigid-flex printed circuit board with weakening structure
US7869225B2 (en) 2007-04-30 2011-01-11 Freescale Semiconductor, Inc. Shielding structures for signal paths in electronic devices
JP4582467B2 (ja) * 2008-06-10 2010-11-17 新東工業株式会社 半導体ウエハの保護膜の形成装置
NL2002240C2 (nl) 2008-11-21 2010-05-25 Fico Bv Inrichting en werkwijze voor het tenminste gedeeltelijk omhullen van een gesloten vlakke drager met elektronische componenten.
JP5352220B2 (ja) * 2008-12-17 2013-11-27 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7932613B2 (en) 2009-03-27 2011-04-26 Globalfoundries Inc. Interconnect structure for a semiconductor device
CN101924055A (zh) * 2009-06-15 2010-12-22 日东电工株式会社 半导体背面用切割带集成膜
US8319339B2 (en) * 2009-07-10 2012-11-27 Stmicroelectronics (Tours) Sas Surface-mounted silicon chip
EP2339627A1 (en) * 2009-12-24 2011-06-29 Imec Window interposed die packaging
JP5229292B2 (ja) * 2010-10-01 2013-07-03 第一精工株式会社 樹脂封止装置および樹脂封止方法
US8623763B2 (en) * 2011-06-01 2014-01-07 Texas Instruments Incorporated Protective layer for protecting TSV tips during thermo-compressive bonding
US8592970B2 (en) * 2011-06-27 2013-11-26 International Business Machines Corporation Multichip electronic packages and methods of manufacture
JP5752002B2 (ja) * 2011-10-04 2015-07-22 株式会社アドバンテスト 試験用キャリア
KR101301524B1 (ko) * 2011-11-21 2013-09-04 가부시키가이샤 메이키 세이사쿠쇼 적층 방법 및 적층 장치
JP5283242B2 (ja) * 2011-11-21 2013-09-04 株式会社名機製作所 積層方法および積層装置
US9337405B2 (en) * 2012-08-31 2016-05-10 Nichia Corporation Light emitting device and method for manufacturing the same
RU2515844C1 (ru) * 2012-11-27 2014-05-20 Открытое акционерное общество Научно-производственное объединение "Искра" Способ сборки формующего блока пресс-формы для изготовления подвижного соединения
JP2014150213A (ja) * 2013-02-04 2014-08-21 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
JP5934138B2 (ja) * 2013-04-12 2016-06-15 Ｔｏｗａ株式会社 電子部品の圧縮樹脂封止方法及び圧縮樹脂封止装置
KR101480782B1 (ko) * 2013-06-19 2015-01-14 대덕지디에스 주식회사 기판 추락방지 클램프
CN104249235B (zh) * 2013-06-26 2016-12-28 州巧科技股份有限公司 框体的制作方法
DE102013212393A1 (de) * 2013-06-27 2014-12-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
KR102483237B1 (ko) 2014-12-10 2022-12-30 가부시키가이샤 니콘 기판 겹침 장치 및 기판 겹침 방법
CN104916351B (zh) * 2015-06-23 2017-03-08 广州聚达光电有限公司 一种柔性透明导电薄膜及其制备方法
KR20170033191A (ko) * 2015-09-16 2017-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
TWI623425B (zh) * 2015-11-04 2018-05-11 日商琳得科股份有限公司 固化性樹脂膜及第一保護膜形成用片
JP6506680B2 (ja) * 2015-11-09 2019-04-24 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
JP6654861B2 (ja) * 2015-11-09 2020-02-26 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
WO2017130421A1 (ja) * 2016-01-31 2017-08-03 新電元工業株式会社 半導体モジュール
KR101707767B1 (ko) * 2016-03-15 2017-02-16 주식회사 참테크 칩 스케일 패키지의 성형방법
FR3051971B1 (fr) 2016-05-30 2019-12-13 Soitec Procede de fabrication d'une structure semi-conductrice comprenant un interposeur
JP6774865B2 (ja) * 2016-12-13 2020-10-28 アピックヤマダ株式会社 枠体治具、樹脂供給治具及びその計量方法、モールド樹脂の計量装置及び方法、樹脂供給装置、樹脂供給計量装置及び方法、並びに樹脂モールド装置及び方法
JP6826060B2 (ja) * 2017-03-30 2021-02-03 芝浦メカトロニクス株式会社 圧着装置
TWI642158B (zh) * 2017-07-21 2018-11-21 致伸科技股份有限公司 指紋感測晶片封裝結構
JP6845822B2 (ja) * 2018-03-13 2021-03-24 Ｔｏｗａ株式会社 樹脂成形装置および樹脂成形品の製造方法
CN110323169B (zh) * 2018-03-28 2021-12-21 奇景光电股份有限公司 成型装置与方法
KR20200026678A (ko) * 2019-06-20 2020-03-11 엘지전자 주식회사 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
JP7433020B2 (ja) 2019-11-07 2024-02-19 ローム株式会社 チップ部品およびその製造方法
JP7203778B2 (ja) * 2020-01-21 2023-01-13 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法
US11264310B2 (en) * 2020-06-04 2022-03-01 Texas Instruments Incorporated Spring bar leadframe, method and packaged electronic device with zero draft angle

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3024323A (en) * 1960-05-19 1962-03-06 Gen Motors Corp Inverted loud speaker
US3667479A (en) * 1970-01-19 1972-06-06 Brown & Williamson Tobacco Cigarette with modified paper wrapper
US3771219A (en) * 1970-02-05 1973-11-13 Sharp Kk Method for manufacturing semiconductor device
US3722515A (en) * 1972-03-13 1973-03-27 Brown & Williamson Tobacco Cigarette with modified paper wrapper
CA1003122A (en) * 1973-04-30 1977-01-04 Lewis H. Trevail Method of making multiple isolated semiconductor chip units
US3902504A (en) * 1973-09-26 1975-09-02 Olin Corp Engineered cigarette
US4027383A (en) * 1974-01-24 1977-06-07 Massachusetts Institute Of Technology Integrated circuit packaging
US3911932A (en) * 1974-07-31 1975-10-14 Philip Morris Inc Control of smoking delivery through cigarette paper porosity
US3978578A (en) * 1974-08-29 1976-09-07 Fairchild Camera And Instrument Corporation Method for packaging semiconductor devices
JPS5445570A (en) * 1977-09-19 1979-04-10 Matsushita Electric Ind Co Ltd Manufacture for semiconductor element
US4172907A (en) * 1977-12-29 1979-10-30 Honeywell Information Systems Inc. Method of protecting bumped semiconductor chips
JPS54111281A (en) * 1978-02-20 1979-08-31 Mitsubishi Electric Corp Resin seal forming mold of semiconductor device
FI70366C (fi) * 1981-03-06 1986-09-19 British American Tobacco Co Tobaksprodukt
JPS5839414A (ja) * 1981-09-03 1983-03-08 Koji Mitsuo 成形物の離型法
FR2524707B1 (fr) * 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
JPS59225534A (ja) * 1983-06-06 1984-12-18 Mitsubishi Electric Corp 半導体装置の樹脂封止成形方法
JPS60130129A (ja) * 1983-12-16 1985-07-11 Nec Corp 絶縁型半導体素子の樹脂封止方法
JPS61253826A (ja) * 1985-05-07 1986-11-11 Hitachi Ltd 半導体装置およびその製造方法
JPS6248050A (ja) * 1985-08-28 1987-03-02 Seiei Kosan Kk 半導体デバイス等のパツケ−ジング方法
IT1201836B (it) * 1986-07-17 1989-02-02 Sgs Microelettronica Spa Dispositivo a semiconduttore montato in un contenitore segmentato altamente flessibile e fornite di dissipatore termico
MY101701A (en) * 1986-12-23 1991-12-31 Nitto Electric Ind Co Mold-releasing sheet and method for applying mold- releasing agent onto mold surface using said sheet.
US4779631A (en) * 1987-03-06 1988-10-25 Kimberly-Clark Corporation Wrappers for specialty smoking devices
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JPS6437854A (en) * 1987-08-03 1989-02-08 Kyushu Nippon Electric Manufacture of lead frame for semiconductor device
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US4833568A (en) * 1988-01-29 1989-05-23 Berhold G Mark Three-dimensional circuit component assembly and method corresponding thereto
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
JPH0740496B2 (ja) * 1989-03-01 1995-05-01 シャープ株式会社 電極上への導電性粒子の配置方法
US4967262A (en) * 1989-11-06 1990-10-30 Micron Technology, Inc. Gull-wing zig-zag inline lead package having end-of-package anchoring pins
US5053357A (en) * 1989-12-27 1991-10-01 Motorola, Inc. Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon
JP2830351B2 (ja) * 1990-04-12 1998-12-02 カシオ計算機株式会社 半導体装置の接続方法
US5139969A (en) * 1990-05-30 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of making resin molded semiconductor device
US5200798A (en) * 1990-07-23 1993-04-06 Hitachi, Ltd. Method of position detection and the method and apparatus of printing patterns by use of the position detection method
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JP2875380B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
US5272114A (en) * 1990-12-10 1993-12-21 Amoco Corporation Method for cleaving a semiconductor crystal body
US5136969A (en) * 1991-01-25 1992-08-11 Cups, Inc. Modularized machine for reconditioning pipelines
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
JPH0520921A (ja) * 1991-06-20 1993-01-29 Matsushita Electric Ind Co Ltd 導電性ペーストおよびこれを用いた実装基板
JP2701589B2 (ja) * 1991-06-26 1998-01-21 日本電気株式会社 半導体装置及びその製造方法
JP3128878B2 (ja) * 1991-08-23 2001-01-29 ソニー株式会社 半導体装置
JPH07105420B2 (ja) * 1991-08-26 1995-11-13 ヒューズ・エアクラフト・カンパニー 成形された接点をもった電気接続
JPH0574932A (ja) * 1991-09-17 1993-03-26 Fujitsu Ltd 半導体ウエハのダイシング方法
JP2509027B2 (ja) * 1991-10-16 1996-06-19 三菱電機株式会社 半導体装置
US5219796A (en) * 1991-11-04 1993-06-15 Xerox Corporation Method of fabricating image sensor dies and the like for use in assembling arrays
US5258577A (en) * 1991-11-22 1993-11-02 Clements James R Die mounting with uniaxial conductive adhesive
JPH05175280A (ja) * 1991-12-20 1993-07-13 Rohm Co Ltd 半導体装置の実装構造および実装方法
JPH05175396A (ja) * 1991-12-26 1993-07-13 Fujitsu Ltd リードフレーム及びモールド方法
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5229916A (en) * 1992-03-04 1993-07-20 International Business Machines Corporation Chip edge interconnect overlay element
US5340640A (en) * 1992-03-25 1994-08-23 Molex Incorporated Conductive ink for use with printed circuit modules
US5337216A (en) * 1992-05-18 1994-08-09 Square D Company Multichip semiconductor small outline integrated circuit package structure
FR2691836B1 (fr) * 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
JPH0629165A (ja) * 1992-07-08 1994-02-04 Nankai Rubber Kk 電解コンデンサ用ゴム封口体の製造方法
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5692525A (en) * 1992-09-11 1997-12-02 Philip Morris Incorporated Cigarette for electrical smoking system
DE69231785T2 (de) * 1992-09-14 2001-11-15 Shellcase Ltd Verfahren zum herstellen integrierte schaltungsanordnungen
JP3366355B2 (ja) * 1992-11-12 2003-01-14 三菱電機株式会社 半導体装置の製造方法
JP2776457B2 (ja) * 1992-12-29 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスのクラックストップ形成方法及び半導体デバイス
US5288943A (en) * 1993-01-27 1994-02-22 The Whitaker Corporation Method of providing bends in electrical leads, and articles made thereby
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
JPH06318609A (ja) * 1993-05-07 1994-11-15 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JP2994171B2 (ja) * 1993-05-11 1999-12-27 株式会社東芝 半導体装置の製造方法および封止用部材の製造方法
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
KR970002140B1 (ko) * 1993-12-27 1997-02-24 엘지반도체 주식회사 반도체 소자, 패키지 방법, 및 리드테이프
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JPH07326850A (ja) * 1994-05-31 1995-12-12 Fujitsu Ltd 半導体素子の封止構造及び半導体素子の封止方法
US5448511A (en) * 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
US5766972A (en) * 1994-06-02 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Method of making resin encapsulated semiconductor device with bump electrodes
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5517754A (en) * 1994-06-02 1996-05-21 International Business Machines Corporation Fabrication processes for monolithic electronic modules
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
NL9401104A (nl) * 1994-07-01 1996-02-01 Fico Bv Werkwijze, drager en matrijsdelen voor het omhullen van een chip.
JP3377616B2 (ja) * 1994-09-01 2003-02-17 三菱樹脂株式会社 Ｉｃカード用カード基材の製造方法及び製造用金型
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
DE69530037T2 (de) * 1994-09-22 2003-10-16 Nec Electronics Corp Automatische Bandmontage für Halbleiteranordnung
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
KR100349896B1 (ko) * 1994-12-28 2002-12-26 삼성에스디아이 주식회사 집적회로칩의실장구조체및그실장방법
KR100342039B1 (ko) * 1994-12-29 2002-10-25 삼성에스디아이 주식회사 전기적접촉구조의형성방법
US5790380A (en) * 1995-12-15 1998-08-04 International Business Machines Corporation Method for fabricating a multiple chip module using orthogonal reorientation of connection planes
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
US5891795A (en) * 1996-03-18 1999-04-06 Motorola, Inc. High density interconnect substrate
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JPH10163368A (ja) * 1996-12-02 1998-06-19 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US6289898B1 (en) * 1999-07-28 2001-09-18 Philip Morris Incorporated Smoking article wrapper with improved filler

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346589A (zh) * 2012-03-07 2018-07-31 东和株式会社 树脂封装电子元件的制造方法及制造装置
CN104934335A (zh) * 2014-03-19 2015-09-23 东和株式会社 片材树脂供给方法和半导体封装方法及半导体封装装置
CN104934335B (zh) * 2014-03-19 2017-10-13 东和株式会社 片材树脂供给方法和半导体封装方法及半导体封装装置
CN108109949A (zh) * 2017-12-22 2018-06-01 华中科技大学 一种芯片的封装方法及封装结构
CN108109949B (zh) * 2017-12-22 2019-07-05 华中科技大学 一种芯片的封装方法及封装结构

Also Published As

Publication number Publication date
KR20030097909A (ko) 2003-12-31
KR100357278B1 (ko) 2002-10-19
EP0853337B1 (en) 2004-09-29
KR100469516B1 (ko) 2005-02-02
EP1189270A3 (en) 2003-07-16
EP1189271A3 (en) 2003-07-16
US20020030258A1 (en) 2002-03-14
KR100373554B1 (ko) 2003-02-26
KR20040004482A (ko) 2004-01-13
US20010003049A1 (en) 2001-06-07
KR19990063586A (ko) 1999-07-26
EP1189271A2 (en) 2002-03-20
CN1110846C (zh) 2003-06-04
DE69730940D1 (de) 2004-11-04
EP0853337A1 (en) 1998-07-15
KR100418743B1 (ko) 2004-02-18
EP1271640A2 (en) 2003-01-02
DE69730940T2 (de) 2005-03-10
KR100484962B1 (ko) 2005-04-25
EP1271640A3 (en) 2003-07-16
EP0853337A4 (en) 2000-02-16
WO1998002919A1 (fr) 1998-01-22
CN1420538A (zh) 2003-05-28
TW360961B (en) 1999-06-11
EP1189270A2 (en) 2002-03-20
CN1198839A (zh) 1998-11-11
CN100428449C (zh) 2008-10-22

Similar Documents

Publication Publication Date Title
CN1110846C (zh) 半导体装置的制造方法
CN1218392C (zh) 半导体器件
CN1145206C (zh) 膜载带、半导体组装体、半导体装置及其制造方法、安装基板
CN1146029C (zh) 电子元件及包含该电子元件的移动体通信装置
CN1210795C (zh) 电子装置及其制造方法
CN1161834C (zh) 半导体器件及其制造方法
CN1210792C (zh) 半导体器件及其制造方法
CN1303677C (zh) 电路基板、带凸块的半导体元件的安装结构和电光装置
CN1222995C (zh) 混合集成电路装置
CN1187822C (zh) 半导体装置及其制造方法和电子装置
CN1244139C (zh) 半导体器件和半导体组件
CN1185702C (zh) 半导体封装的制造方法和集合电路基板
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1574346A (zh) 一种制造半导体器件的方法
CN1649098A (zh) 半导体器件
CN1568546A (zh) 半导体器件及其制造方法
CN1527370A (zh) 半导体器件的制造方法
CN1493059A (zh) 存储卡及其制造方法
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1295346A (zh) 半导体器件
CN1497709A (zh) 电路基板、焊球网格陈列的安装结构和电光装置
CN1473378A (zh) 测量电阻用的连接器和用于电路板的电阻测量装置以及测量方法
CN101076884A (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
CN1111906C (zh) 塑料封装的半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081212

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081212

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150525

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150525

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CX01 Expiry of patent term

Granted publication date: 20081022

CX01 Expiry of patent term