KR20030097909A - 반도체 장치의 제조 방법 및 반도체 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20030097909A
KR20030097909A KR10-2003-7015884A KR20037015884A KR20030097909A KR 20030097909 A KR20030097909 A KR 20030097909A KR 20037015884 A KR20037015884 A KR 20037015884A KR 20030097909 A KR20030097909 A KR 20030097909A
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
substrate
resin layer
sealing
Prior art date
Application number
KR10-2003-7015884A
Other languages
English (en)
Other versions
KR100469516B1 (ko
Inventor
후까사와노리오
까와하라토시미
모리오까무네하루
오사와미쓰나다
신마야수히로
마쓰끼히로히사
오노데라마사노리
까사이준이찌
마루야마시게유끼
사꾸마마사오
스즈끼요시미
다께나까마사시
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8276634A external-priority patent/JPH10125705A/ja
Priority claimed from JP09010683A external-priority patent/JP3137322B2/ja
Priority claimed from JP9181132A external-priority patent/JPH1126642A/ja
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030097909A publication Critical patent/KR20030097909A/ko
Application granted granted Critical
Publication of KR100469516B1 publication Critical patent/KR100469516B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/02—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles
    • B29C43/18—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor of articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. compression moulding around inserts or for coating articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/34—Feeding the material to the mould or the compression means
    • B29C2043/3444—Feeding the material to the mould or the compression means using pressurising feeding means located in the mould, e.g. plungers or pistons
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/36—Moulds for making articles of definite length, i.e. discrete articles
    • B29C43/361—Moulds for making articles of definite length, i.e. discrete articles with pressing members independently movable of the parts for opening or closing the mould, e.g. movable pistons
    • B29C2043/3615—Forming elements, e.g. mandrels or rams or stampers or pistons or plungers or punching devices
    • B29C2043/3628—Forming elements, e.g. mandrels or rams or stampers or pistons or plungers or punching devices moving inside a barrel or container like sleeve
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

범프(12)가 설치된 복수의 반도체 소자(11)가 형성된 기판(16)을 금형(20)의 캐비티(28) 내에 장착하고, 이어서 범프(12)의 설치 위치에 수지(35)를 공급하여 범프(12)를 밀봉하여 수지층(13)을 형성하는 수지 밀봉 공정과, 수지층(13)으로 덮힌 범프(12)의 적어도 선단부를 수지층(13)으로부터 노출시키는 돌기 전극 노출 공정과, 기판(16)을 수지층(13)과 함께 절단하여 각각의 반도체 소자(11)로 분리하는 분리 공정을 구비한다.

Description

반도체 장치의 제조 방법 및 반도체 장치{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법 및 반도체 장치 제조용 금형 및 반도체 장치에 관한 것으로, 특히 칩 사이즈 패키지 구조를 갖는 반도체 장치의 제조 방법 및 반도체 장치 제조용 금형 및 반도체 장치에 관한 것이다.
최근 전자기기 및 장치의 소형화의 요구에 따라서 반도체 장치의 소형화, 고밀도화가 도모되고 있다. 이 때문에 반도체 장치의 형상을 반도체 소자(칩)에 매우 가깝게 함으로써 소형화를 도모했다. 소위 칩 사이즈 패키지 구조의 반도체 장치가 제안되어 있다.
또 고밀도화에 의해서 다핀화하고 또 반도체 장치가 소형화하면, 외부 접속단자의 피치가 좁아진다. 이 때문에 작은 공간에 비교적 다수의 외부 접속 단자를 형성하는 구조로서 외부 접속 단자로서 돌기 전극(범프)를 사용함이 행해지고 있다.
도 1a는 종래의 베어칩(플립칩) 실장에 사용되는 반도체 장치의 일례를 나타내고 있다. 동도면에 도시한 바와같이 반도체 장치(1)는 대략하면 반도체 소자(2)(반도체 칩) 및 다수의 돌기 전극(4)(범프)등으로 구성되어 있다.
반도체 소자(2)의 하면에는 외부 접속 단자가되는 돌기 전극(4)이 예를 들어 매트릭스 형상으로 다수 형성 되어 있다. 이 돌기 전극(4)은 땜납등의 유연한 금속으로 형성된 것이므로 손상되기 쉽고, 핸들링이나 테스트를 실시하기 곤란한 것이다. 동일하게 반도체 소자(2)도 베어칩 상태이기 때문에 손상되기 쉽고, 따라서 돌기 전극(4)과 동일하게 핸들링이나 시험을 실시하기 곤란하다.
또 상기한 반도체 장치(1)를 실장 기판(5)(예를 들어 프린트 배선 기판)에 실장하는 것은 도 1(b)에 나타낸 바와 같이 우선 반도체 장치(1)에 형성 되어 있는 돌기 전극(4)을 실장 기판(5)에 형성되어 있는 전극(5a)에 접합한다. 이어서 도 1(c)에 나타낸 바와 같이 반도체 소자(2)와 실장 기판(5)의 사이에 소위 언더필 수지(underfill resin)(반점으로 나타냄)(6)를 충전한다.
이 언더필 수지(6)는 비교적 유동성을 갖는 수지를 반도체 소자(2)와 실장 기판(5)의 사이에 형성된 간극(7)(돌기 전극(4)의 높이와 대략 동일함)에 충전함으로써 형성된다.
이와 같이 해서 형성되는 언더필 수지(6)는 반도체 소자(2)와 실장 기판(5)의 열팽창차에 준해서 발생하는 응력 및 실장시 열에 의해서 개방된 시점에서 발생하는 반도체 소자(2)의 전극과 돌기 전극(4)의 접합부에 인가되는 응력에 의해서, 돌기 전극(4)과 실장기판(5)의 전극(5a)의 접합 부위의 파괴, 또는 돌기 전극(4)과 반도체 소자(2)의 전극의 접합 부위의 파괴를 방지하기 위해서 설비되는 것이다.
상기한 바와 같이 언더필 수지(6)는 돌기 전극(4)과 실장기판(5)의 파괴(특히 전극과 돌기 전극(4)의 사이에서의 파괴)을 방지하는 측면에서 보면 유효하다. 따라서 이 언더필 수지(6)를 반도체 소자(2)와 실장 기판(5) 사이에 형성된 좁은 간극(7)에 충전할 필요가 있으므로 충전 작업이 번거럽고, 또 간극(7)의 전체에 균일하게 언더필 수지(6)를 설치하는 것이 곤란하다. 이 때문에 반도체 장치의 제조 효율이 저하하거나 또 언더필 수지(6)를 형성함에도 불구하고 돌기 전극(4)과 전극(5a)의 접합부, 또는 돌기 전극(4)과 반도체 소자(2)의 전극의 접합부의 파괴가 발생하여 실장에 있어서의 신뢰성이 저하된다는 문제점이 있었다.
또 상기한 반도체 장치(1)는 반도체 소자(2)가 외부로 노출된 상태에서 실장기판(5)에 설치되기 때문에 강도적으로 약하고 따라서 신뢰성이 저하한다는 문제가 있었다.
또 돌기 전극(4)은 반도체 소자(2)의 하면에 형성된 전극 패드에 직접 형성된 구성이기 때문에, 전극 패드의 레이 아웃이 그 대로 돌기 전극(4)의 단자 레이아웃이 된다. 즉 상기한 반도체 장치(1)에서는 그 내부에서 배선을 둘러칠 수 없기 때문에 외부 접속 단자가 되는 돌기 전극(4)의 레이 아웃의 자유도가 저하된다는 문제점이 있다.
본 발명은 상기한 점에 비추어서 이루어진 것으로서 반도체 장치의 제조 효율 및 신뢰성의 향상을 도모하는 반도체 장치의 제조 방법 및 반도체 장치 제조용 금형 및 반도체 장치를 제공하는 것을 목적으로 한다.
또 본 발명은 반도체 장치의 단자 레이 아웃의 자유도를 높이는 동시에 신뢰성의 향상을 도모하는 반도체 장치 및 그 제조 방법 및 그 실장 구조를 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제1 실시예인 반도체 장치의 제조 방법의 수지 밀봉 공정, 및 본 발명의 제1 실시예인 반도체 장치 제조용 금형을 설명하기 위한 도면이고, 도 1a ∼도 1c는 종래의 반도체 장치 및 그 제조 방법의 일례를 설명하기 위한 도면.
도 2는 본 발명의 제1 실시예인 반도체 장치의 제조 방법의 수지 밀봉 공정을 설명하기 위한 도면.
도 3은 본 발명의 제1 실시예인 반도체 장치의 제조 방법의 수지 밀봉 공정을 설명하기 위한 도면.
도 4는 본 발명의 제1 실시예인 반도체 장치의 제조 방법의 수지 밀봉 공정을 설명하기 위한 도면.
도 5는 본 발명의 제1 실시예인 반도체 장치의 제조 방법의 수지 밀봉 공정을 설명하기 위한 도면.
도 6은 본 발명의 제1 실시예인 반도체 장치의 제조 방법의 돌기 전극 노출 공정을 설명하기 위한 도면으로서, 도 6a는 수지 밀봉 공정 종료 직후의 기판을 나타내고, 도 6b는 도 6a의 화살표(A)로 나타낸 부분을 확대하여 나타낸 도면.
도 7은 본 발명의 제1 실시예인 반도체 장치의 제조 방법의 돌기 전극 노출 공정을 설명하기 위한 도면으로서, 도 7a는 필름을 박리하고 있는 상태의 기판을 나타내고, 도 7b는 도 7a의 화살표(B)로 나타낸 부분을 확대하여 나타낸 도면.
도 8은 본 발명의 제1 실시예인 반도체 장치의 제조 방법 중 분리 공정을 설명하기 위한 도면.
도 9는 본 발명의 제1 실시예인 반도체 장치를 설명하기 위한도면.
도 10은 본 발명의 제2 실시예인 반도체 장치의 제조 방법 및 본 발명의 제2 실시예인 반도체 장치 제조용 금형을 설명하기 위한 도면.
도 11은 본 발명의 제3 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 12는 본 발명의 제4 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 13은 본 발명의 제5 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 14는 본 발명의 제5 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 15는 밀봉 수지로서 시트상 수지를 사용한 예를 나타낸 도면.
도 16은 밀봉 수지의 공급 수단으로서 본딩을 사용한 예를 나타낸 도면.
도 17는 밀봉 수지를 필름측에 설치한 예를 나타낸 도면.
도 18은 본 발명의 제6 실시예인 반도체 장치의 제조 방법을 설명하기 위한도면.
도 19는 본 발명의 제7 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면으로서, 도 19a는 수지 밀봉 공정 종료 직후의 기판을 나타내고, 도 19b는 도 19a의 화살표(C)로 나타낸 부분을 확대하여 나타낸 도면.
도 20은 본 발명의 제7 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면으로서, 도 19a는 필름을 박리하고 있는 상태의 기판을 나타내고, 도 20b는 도 20a의 화살표(D)로 나타낸 부분을 확대하여 나타낸 도면.
도 21은 본 발명의 제7 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 22는 본 발명의 제3 실시예인 반도체 장치 제조용 금형을 설명하기 위한 도면.
도 23은 본 발명의 제4 실시예인 반도체 장치의 제조용 금형을 설명하기 위한 도면.
도 24는 본 발명의 제5 실시예인 반도체 장치의 제조용 금형을 설명하기 위한 도면.
도 25는 본 발명의 제6 실시예인 반도체 장치의 제조용 금형을 설명하기 위한 도면.
도 26은 본 발명의 제2 실시예인 반도체 장치를 설명하기 위한 도면.
도 27은 본 발명의 제3 실시예인 반도체 장치를 설명하기 위한 도면.
도 28은 본 발명의 제8 실시예인 반도체 장치의 제조 방법을 설명하기 위한도면.
도 29는 본 발명의 제9 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 30은 본 발명의 제10 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 31은 본 발명의 제11 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 32는 본 발명의 제12 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 33은 본 발명의 제12 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 34는 본 발명의 제13 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 35는 본 발명의 제14 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 36은 본 발명의 제15 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 37은 본 발명의 제16 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 38은 본 발명의 제17 실시예인 반도체 장치의 제조 방법을 설명하기 위한도면.
도 39는 본 발명의 제18 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 40은 도 39에서 사용되는 기판을 확대하여 나타낸 도면.
도 41은 본 발명의 제19 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 42는 본 발명의 제20 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 43은 본 발명의 제21 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 44는 본 발명의 제22 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 45는 본 발명의 제23 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 46은 위치 맞춤 홈이 형성된 반도체 장치를 나타낸 사시도.
도 47은 본 발명의 제24 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 48은 본 발명의 제25 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 49는 본 발명의 제26 실시예인 반도체 장치의 제조 방법을 설명하기 위한도면.
도 50은 본 발명의 제27 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 51은 통상의 범프 구조를 설명하기 위한 도면.
도 52는 본 발명의 제1 실시예인 반도체 장치의 실장 방법을 설명하기 위한 도면.
도 53은 본 발명의 제2 실시예인 반도체 장치의 실장 방법을 설명하기 위한 도면.
도 54는 본 발명의 제3 실시예인 반도체 장치의 실장 방법을 설명하기 위한 도면.
도 55는 본 발명의 제4 실시예인 반도체 장치의 실장 방법을 설명하기 위한 도면.
도 56은 본 발명의 제5 실시예인 반도체 장치의 실장 방법을 설명하기 위한 도면.
도 57은 본 발명의 제6 실시예인 반도체 장치의 실장 방법을 설명하기 위한 도면.
도 58는 본 발명의 제7 실시예인 반도체 장치의 실장 방법을 설명하기 위한 도면.
도 59는 본 발명의 제28 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 60은 본 발명의 제29 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 61은 본 발명의 제29 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 62는 본 발명의 제29 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 3).
도 63은 본 발명의 제4 실시예인 반도체 장치를 설명하기 위한 도면.
도 64는 본 발명의 제8 실시예인 반도체 장치의 실장 방법을 설명하기 위한 도면.
도 65는 본 발명의 제9 실시예인 반도체 장치의 실장 방법을 설명하기 위한 도면.
도 66은 본 발명의 제10 실시예인 반도체 장치의 실장 방법을 설명하기 위한 도면.
도 67은 본 발명의 제11 실시예인 반도체 장치의 실장 방법을 설명하기 위한 도면.
도 68은 다른 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 69는 다른 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 70은 다른 반도체 장치의 제조 방법을 설명하기 위한 도면(그 3).
도 71은 다른 반도체 장치의 구성을 설명하기 위한 위한 도면.
도 72는 다른 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 73은 다른 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 74는 다른 반도체 장치의 제조 방법을 설명하기 위한 도면(그 3).
도 75는 다른 반도체 장치의 제조 방법을 설명하기 위한 도면(그 4).
도 76은 본 발명의 제6 실시예에 의한 반도체 장치용 금형의 변형예를 나타낸 도면.
도 77은 본 발명의 제6 실시예에 의한 반도체 장치용 금형의 변형예를 나타낸 도면.
도 78은 본 발명의 제30 실시예인 반도체 장치를 설명하기 위한 도면.
도 79는 본 발명의 제30 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 80은 본 발명의 제30 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 81은 본 발명의 제31 실시예인 반도체 장치를 설명하기 위한 도면.
도 82는 본 발명의 제31 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 83은 본 발명의 제31 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 84는 본 발명의 제32 실시예인 반도체 장치를 설명하기 위한 도면.
도 85는 본 발명의 제33 실시예인 반도체 장치를 설명하기 위한 도면.
도 86은 본 발명의 제34 실시예인 반도체 장치를 설명하기 위한 도면.
도 87은 잉여 수지 제거 기구를 설명하기 위한 도면.
도 88은 본 발명의 제35 실시예인 반도체 장치를 설명하기 위한 도면.
도 89는 본 발명의 제35 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 90은 본 발명의 제35 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 91은 본 발명의 제36 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 92는 본 발명의 제37 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 93은 본 발명의 제38 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 94는 본 발명의 제39 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 95는 본 발명의 제40 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 96은 본 발명의 제41 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 97은 본 발명의 제42 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 98은 본 발명의 제43 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 99는 본 발명의 제44 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 100은 본 발명의 제45 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 101은 본 발명의 제46 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 102는 본 발명의 제47 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 103은 배선 기판의 다른 실시예를 나타낸 도면(그 1).
도 104는 배선 기판의 다른 실시예를 나타낸 도면(그 2).
도 105은 배선 기판의 다른 실시예를 나타낸 도면(그 3).
도 106은 배선 기판의 다른 실시예를 나타낸 도면(그 4).
도 107은 배선 기판의 다른 실시예를 나타낸 도면(그 5).
도 108은 배선 기판의 다른 실시예를 나타낸 도면(그 6).
도 109은 배선 기판의 다른 실시예를 나타낸 도면(그 7).
도 110은 도 106에 나타낸 배선 기판의 변형예를 설명하기 위한 도면.
도 111은 본 발명의 제48 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 112는 본 발명의 제48 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 113은 본 발명의 제48 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면(그 2).
도 114는 본 발명의 제49 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 115는 본 발명의 제50 실시예인 반도체 장치 및 그 제조 방법을 설명하기 위한 도면.
도 116은 본 발명의 제51 내지 제53 실시예인 반도체 장치를 설명하기 위한 도면.
도 117은 메카니컬 범프를 적용한 각종 반도체 장치를 설명하기 위한 도면.
도 118은 본 발명의 제54 실시예인 반도체 장치를 설명하기 위한 도면.
도 119는 본 발명의 제54 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 120은 본 발명의 제54 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 121은 본 발명의 제54 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 3).
도 122는 본 발명의 제54 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 4).
도 123은 본 발명의 제55 실시예인 반도체 장치를 설명하기 위한 도면.
도 124는 본 발명의 제56 실시예인 반도체 장치를 설명하기 위한 도면.
도 125는 본 발명의 제57 실시예인 반도체 장치를 설명하기 위한 도면.
도 126은 본 발명의 제55 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 127은 본 발명의 제55 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 128은 본 발명의 제54 실시예인 반도체 장치의 실장 구조를 설명하기 위한 도면.
도 129는 본 발명의 제55 실시예인 반도체 장치의 실장 구조를 설명하기 위한 도면.
도 130은 본 발명의 제56 실시예인 반도체 장치의 실장 구조를 설명하기 위한 도면.
도 131은 본 발명의 제57 실시예인 반도체 장치의 실장 구조를 설명하기 위한 도면.
도 132는 본 발명의 제58 실시예인 반도체 장치의 실장 구조를 설명하기 위한 도면.
도 133은 본 발명의 제59 실시예인 반도체 장치의 실장 구조를 설명하기 위한 도면.
도 134는 본 발명의 제60 실시예인 반도체 장치의 실장 구조를 설명하기 위한 도면.
도 135는 본 발명의 제57 실시예인 반도체 장치를 설명하기 위한 도면.
도 136은 본 발명의 제56 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 137은 본 발명의 제56 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 138은 본 발명의 제56 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 3).
도 139는 본 발명의 제56 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 4).
도 140은 본 발명의 제56 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 5).
도 141은 본 발명의 제56 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 6).
도 142는 본 발명의 제59 실시예인 반도체 장치를 설명하기 위한 도면.
도 143은 본 발명의 제60 실시예인 반도체 장치를 설명하기 위한 도면.
도 144는 본 발명의 제61 실시예인 반도체 장치를 설명하기 위한 도면.
도 145는 본 발명의 제62 실시예인 반도체 장치를 설명하기 위한 도면.
도 146은 본 발명의 제63 실시예인 반도체 장치를 설명하기 위한 도면.
도 147은 본 발명의 제64 실시예인 반도체 장치를 설명하기 위한 도면.
도 148은 본 발명의 제57 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 149는 본 발명의 제65 실시예인 반도체 장치를 설명하기 위한 도면.
도 150은 본 발명의 제58 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 151은 본 발명의 제58 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 152는 본 발명의 제66 실시예인 반도체 장치를 설명하기 위한 도면.
도 153은 본 발명의 제59 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 154는 본 발명의 제67 실시예인 반도체 장치를 설명하기 위한 도면.
제155는 본 발명의 제60 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 156은 본 발명의 제60 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 157은 본 발명의 제60 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 3).
도 158은 본 발명의 제68 실시예인 반도체 장치를 설명하기 위한 도면.
도 159는 본 발명의 제61 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 160은 본 발명의 제69 실시예인 반도체 장치를 설명하기 위한 도면.
도 161은 본 발명의 제62 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 162는 본 발명의 제62 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 163은 본 발명의 제62 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 3).
도 164는 본 발명의 제70 실시예인 반도체 장치를 설명하기 위한 도면.
도 165는 본 발명의 제63 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
도 166은 본 발명의 제71 실시예인 반도체 장치를 설명하기 위한 도면.
도 167은 본 발명의 제64 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 168은 본 발명의 제64 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 169는 본 발명의 제64 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 3).
도 170은 본 발명의 제64 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 4).
도 171은 본 발명의 제64 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 5).
도 172는 본 발명의 제72 실시예인 반도체 장치를 설명하기 위한 도면.
도 173은 본 발명의 제65 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 1).
도 174는 본 발명의 제65 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 2).
도 175는 본 발명의 제65 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면(그 3).
도 176은 본 발명의 제73 실시예인 반도체 장치를 설명하기 위한 도면.
도 177은 본 발명의 제66 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.
상기한 과제는 하기의 수단을 강구함으로써 해결할 수 있다.
본 발명에 의한 반도체 장치의 제조 방법에서는 돌기 전극이 형성된 복수의 반도체 소자가 형성된 기판을 금형 내에 장착하고, 이어서 상기 돌기 전극의 형성 위치에 밀봉 수지를 공급하여 상기 돌기 전극 및 상기 기판을 상기 밀봉 수지로 밀봉하여 수지층을 형성하는 수지 밀봉 공정과, 상기 돌기 전극의 적어도 선단부를 상기 수지층으로 부터 노출시키는 돌기 전극 노출 공정과, 상기 기판을 상기 수지층과 함께 절단하여 각각 반도체 소자로 분리하는 분리 공정을 구비하는 것을 특징으로 한다.
이 구성에 의하면, 수지 밀봉 공정을 실시함으로써, 유연하여 핸들링이나 테스트가 곤란한 돌기 전극은 수지층에 의해서 밀봉된 상태가 된다. 이 수지층은 표면 보호 및 반도체 소자의 전극과 돌기 전극의 접합부에서 발생하는 응력을 완화하는 기능을 발휘한다. 이어서 돌기 전극 노출 공정에서는 돌기 전극의 적어도 선단부를 수지층으로부터 노출시키는 처리가 행해진다. 따라서 돌기 전극 노출 공정이 종료된 상태에서 돌기 전극은 외부의 회로 기판등과 전기적으로 접속 가능한 상태가 된다. 이어서 실시되는 분리 공정에서는 수지층이 형성된 기판을 수지층과 함께 절단하여 각각의 반도체 소자로 분리한다. 이것에 의해서 각각의 반도체 장치가 완성된다. 따라서 수지층이 수지 밀봉 공정에서 형성되기 때문에, 반도체 장치를 실장할 때에 언더필 수지를 충전 처리할 필요가 없게 되어 실장 처리를 용이하게 할 수 있다. 또 수지층이 되는 밀봉 수지는 반도체 장치와 실장 기판 사이의 좁은 장소가 아닌 기판의 돌기 전극의 형성면에 공급되어 금형에 의해서 몰드 성형 되므로, 돌기 전극의 형성면의 전면에 확실히 수지층을 형성할 수 있다. 따라서 수지층은 모든 돌기 전극에 대해서 보호 기능을 발휘하기 때문에 가열시에 있어서, 돌기 전극과 실장기판의 전극의 접합부, 및 돌기 전극과 반도체 소자 전극의 접합부에서의 파괴를 확실히 방지 할 수 있어 신뢰성을 향상시킬 수 있다.
또 상기 구성에 있어서, 본 발명에서는 상기 수지 밀봉 공정에서 사용되는 밀봉 수지는 밀봉 처리 후에 있어서의 상기 수지층의 높이가 상기 돌기 전극의 높이와 대략 같은 높이가 되는 량으로 계량할 수도 있다. 이 구성에 의하면, 밀봉 수지를 밀봉처리 한후의 수지층의 높이가 돌기 전극의 높이와 대략 동일한 높이가 되는 량으로 계량함으로써, 수지 밀봉 공정에서 금형으로부터 잉여 수지가 유출된 다던지, 역으로 밀봉 수지가 적어 돌기 전극을 확실히 밀봉할 수 없게되는 문제점을 방지 할 수 있다.
상기 구성의 반도체 장치의 제조 방법에서 상기 수지 밀봉 공정에서 상기 돌기 전극과 상기 금형의 사이에 필름을 설치하고, 상기 금형이 상기 필름을 거쳐서 상기 밀봉 수지와 접촉하도록 구성할 수도 있다. 이 구성에 의하면, 돌기 전극과 금형 사이에 필름을 설치하고, 금형이 필름을 거쳐서 밀봉 수지와 접하도록 구성함으로써, 수지층이 금형에 직접 접촉되지 않기 때문에 이형성(離型性)을 향상시킬 수 있는 동시에, 이형제 없이 밀착성이 높은 고신뢰성 수지의 사용이 가능하게 된다. 또 수지층이 필름에 접착함으로써 필름을 캐리어로서 사용함이 가능하여, 반도체 장치의 제조 자동화에 기여할 수 있다.
상기 구성의 반도체 장치의 제조 방법에서 상기 수지 밀봉 공정에 사용되는 금형을 승강 가능한 상형과, 고정된 제1 하형 반체와 상기 제1 하형 반체에 대해서 승강 가능한 구성으로 된 제2 하형 반체로 되는 하형에 의해서 구성하는 동시에, 수지 밀봉 공정이 상기 돌기 전극이 형성된 복수의 반도체 소자가 형성된 기판을 상기 제1 및 제2 하형 반체가 협동하여 형성하는 캐비티내에 장착하는 동시에 상기 밀봉 수지를 상기 캐비티 내에 설치하는 기판 장착 공정과, 상기 상형을 상기 제2 하형 반체와 상기 밀봉 수지를 가압하는 방향으로 이동시킴으로써 상기 밀봉 수지를 가열, 용융, 압축하여 상기 돌기 전극을 밀봉하는 수지층을 형성하는 수지층 형성 공정과, 우선 상형을 제1 하형 반체에 대해서 분리하는 방향으로 이동하여 상기 상형을 상기 수지층으로부터 이간시키고, 이어서 제2 하형 반체를 제1 하형 반체에 대해서 승강시키도록 함으로써 상기 수지층이 형성된 기판을 상기 금형으로부터 이형시키는 이형 공정을 갖도록 할 수 있다.
이 구성에 의하면, 수지층이 수지층 형성 공정에서 금형을 이용하여 가열, 용융, 압축형성되므로 수지층을 기판 전체에 걸쳐서 확실히 형성할 수 있다. 이것에 의해서 기판에 형성되어 있는 다수의 돌기 전극 전체에 대해서, 돌기 전극을 밀봉하는 상태로 수지층을 형성할 수 있다. 또 금형을 구성하는 하형은 고정된 제1 하형 반체와, 이 제1 하형 반체에 대해서 승강 가능한 구성으로 된 제2 하형 반체에 의해서 구성되어 있으므로, 제1 하형 반체에 대해서 제2 하형 반체를 이동시킴으로써, 이형 기능을 갖게 할 수 있어, 수지층이 형성된 기판을 용이하게 금형으로부터 꺼낼수 있다.
또 상기 구성의 반도체 장치의 제조 방법에서 상기 수지 밀봉 공정에서 사용되는 금형에 잉여 수지제거 기구를 설비하고, 이 잉여 수지 제거 기구에 의해서 잉여 수지를 제거하는 동시에 상기 금형내에 있어서의 밀봉 수지의 압력을 제어할수도 있다. 금형에 잉여 수지를 제거하면서 밀봉 수지의 압력을 제어하는 잉여 수지 제거 기구를 설비함으로써 밀봉 수지의 계량을 용이하게 할 수 있는 동시에. 항상 적정한 수지량으로 돌기 전극의 밀봉 처리를 행할 수 있다. 또 금형내에서의 밀봉 수지의 압력을 제어할 수 있기 때문에 성형시의 밀봉 수지의 압력을 균일화할수 있어 보이드의 발생을 방지할 수 있다.
또 상기 구성의 반도체 장치의 제조 방법에 있어서, 상기 수지 밀봉 공정에서 밀봉 수지로서 시트상 수지를 사용하도록 할 수도 있다. 밀봉 수지로서 시트상 수지를 사용함으로써 확실하게 기판 전체에 수지층을 형성할 수 있다. 또 기판 중앙에 밀봉 수지를 배치한 경우에 필요한 중앙으로부터 단부를 향해서 수지가 흐르는 시간을 단축할 수 있기 때문에 수지 밀봉 공정시간 단축을 도모할 수 있다.
또 상기 반도체 장치의 제조 방법에서 상기 밀봉 수지를 상기 밀봉 수지 공정의 실시전에 미리 상기 필름에 설치하도록 할 수도 있다. 이것에 의해서 필름의 장착 작업과 밀봉 수지의 충전 작업을 일괄적으로 행할수 있기 때문에 작업의 효율화를 도모할 수 있다.
또 상기 밀봉 수지를 상기 필름에 복수개 이간 설치해 두고, 상기 필름을 이동시킴으로써 연속적으로 상기 수지 밀봉 공정을 실시할 수 있도록 할 수도 있다. 이것에 의해서 수지 밀봉 공정의 자동화를 도모할 수 있고, 반도체 장치의 제조 효율을 향상시킬 수 있다.
또 상기 수지 밀봉 공정에서 상기 금형으로 상기 기판을 장착하기 전에 보강판을 장착해 두도록 할 수 도 있다. 이것에 의해서 수지 밀봉시에 인가되는 열이나 응력에 의해서 기판이 변형되는 것을 방지할 수 있는 동시에, 기판이 갖는 고유의 휨을 교정할 수 있으므로 제조되는 반도체 장치의 수율을 향상시킬 수 있다.
또 상기 보강판으로서 방열성이 양호한 재료를 선정하도록 구성할 수도 있다. 이것에 의해서 보강판을 방열판으로서도 기능시킬 수 있어, 제조되는 반도체 장치의 방열 특성을 향상시킬 수 있다.
또 상기 반도체 장치의 제조 방법에서 상기 돌기 전극 노출 공정에서 상기 수지층으로 덮은 돌기 전극의 적어도 선단부를 상기 수지층으로부터 노출시키기 위해서 레이저 광 조사, 엑시머 레이저, 에칭, 기계 연마 및 블래스트 중 적어도 한가지 수단을 사용할 수 있다. 수지층으로 덮인 돌기 전극의 선단부를 노출시키는 수단으로서 레이저 광 조사 또는 엑시머 레이저를 사용한 경우에는 용이하고 또 정밀도 좋게 돌기 전극의 선단부를 노출시킬 수 있다. 또 에칭, 기계 연마 또는 블래스트를 사용한 경우에는 저가로 돌기 전극의 선단부를 노출시킬 수 있다.
또 상기 수지 밀봉 공정에서 사용되는 상기 필름의 재질로서 탄성 변형 가능한 재질을 선정하고, 상기 금형을 사용하여 상기 수지층을 형성할 때에 상기 돌기 전극의 선단부를 상기 필름으로 밀려 들어 가게 함과 동시에, 상기 돌기 전극 노츨 공정에서 상기 필름을 상기 수지층으로부터 박리시킴으로써 상기 돌기 전극의 선단부를 상기 수지층으로부터 노출시키도록 할수 도 있다. 필름의 재질로서 탄성 변형 가능한 재질을 선정하고, 금형을 사용하여 수지층을 형성할 때에 돌기 전극의 선단부를 이 필름으로 밀려 들어 가게 함으로써, 돌기 전극의 선단부는 수지층에 밀봉되지 않는 상태로 할 수 있다. 따라서 단순히 필름을 수지층으로부터 박리하는 작업만으로, 돌기 전극의 선단부를 수지층으로부터 노출시킬 수 있다. 따라서 수지층의 형성후에 수지층에 대해서 돌기 전극의 선단을 노출시키기 위한 가공 처리를 간단화할 수 있어, 돌기 전극 노출 공정의 간단화를 도모할 수 있다.
또 상기 반도체 장치의 제조 방법에 있어서, 상기 수지 밀봉 공정에서 사용되고 있는 밀봉 수지로서 다른 특성을 갖는 복수의 밀봉 수지를 사용하는 것을 특징으로 하는 것이다. 수지 밀봉 공정에서 사용되는 밀봉 수지로서 다른 특성을 갖는 복수의 밀봉 수지를 사용함으로써, 예를 들어 다른 수지를 적층한 경우에는 외측에 위치하는 수지로 경질 수지를 사용하고, 또 내측에 위치하는 수지로 연질 수지를 사용하는 것도 가능하다. 또 반도체 소자의 외주 위치에 경질 수지를 설치하고, 이 경질 수지로 둘러 쌓여지는 부분에 연질 수지를 설치하는 것도 가능하게 된다. 따라서 경질 수지에 의해서 반도체 소자의 보호를 도모할 수 있는 동시에 연질 수지에 의해서 돌기 전극에 인가되는 응력의 완화를 도모할 수 있다.
또 상기 수지 밀봉 공정에서 미리 상기 밀봉 수지를 상기 보강판에 설치해둘 수도 있다. 또 상기 보강판에 금형으로 장착한 상태에서 기판을 향해 뻗어 있는 프레임부를 형성함으로써 요(凹)부를 형성하고, 상기 수지 밀봉 공정의 실시시에 상기 보강판으로 형성된 요부를 수지 밀봉용의 캐비티로서 사용하여 상기 기판에 수지층을 형성할 수도 있다. 이와같이 수지 밀봉 공정에서 미리 밀봉 수지를 보강판에 설치해 둠으로써 또 보강판에 형성된 요부를 캐비티로서 사용함으로써, 보강판을 금형의 일부로서 사용하는 것도 가능하고, 밀봉 수지가 직접 금형에 접촉되는 위치를 적게 또는 전혀 없게할 수 있기 때문에, 종래에서는 필요로된 금형에 부착된 불필요 수지의 제거 작업이 불필요 하게 되어, 수지 밀봉 공정에 있어서의 작업의 간단화를 도모할 수 있다.
또 상기 반도체 장치의 제조 방법에 있어서, 상기 수지 밀봉 공정에서 상기 돌기 전극이 형성된 상기 기판의 표면에 제1 수지층을 형성한 후에 또는 동시에 상기 기판의 배면을 덮도록 제2 수지층을 형성하는 것을 특징으로 하는 것이다. 수지 밀봉 공정에서 돌기 전극이 형성된 기판의 표면에 제1 수지층을 형성한 후(또는 동시)에 이 기판의 배면을 덮도록 제2 수지층을 형성함으로써, 제조 되는 반도체 장치의 밸런스를 양호하게 할 수 있다. 즉 반도체 소자와 밀봉 수지는 열팽창 계수가 다르기 때문에 반도체 소자의 표면에만(돌기 전극이 형성된 면) 밀봉 수지를 설치한 구성에서는 반도체 소자의 상면과 배면에 있어서 열팽창차가 발생하여, 반도체 소자에 휨이 발생할 우려가 있다. 따라서 본 청구항과 같이 반도체 소자의 표면 및 배면을 동시에 밀봉 수지로 덮음으로써 반도체 소자의 표면 및 배면의 상태를 균일화할 수 있고, 반도체 장치의 밸런스를 양호하게 할 수 있다. 이것에 의해서 열인가시에 반도체 장치에 휨이 발생하는 것을 방지할 수 있다. 또 반도체 소자의 하면에 설치하는 밀봉 수지와, 반도체 소자와 상면에 설치하는 밀봉 수지를 다른 특성을 갖는 수지를 선정하는 것도 가능하다. 예를 들어 돌기 전극이 형성된 표면에 설치되는 밀봉 수지로서는 돌기 전극에 인가 되는 응력을 완화할 수 있는 특성을 갖는 것을 선정할 수 있고, 또 배면에 설치되는 밀봉 수지로서는 반도체 소자에 외력이 인가된 경우에 이 외력에 의해서 반도체 소자를 보호할 수 있는 경질 재질의 것을 선정하는 것도 가능하다.
또 상기 수지 밀봉 공정에서 상기 필름으로서 상기 돌기 전극과 대향하는 위치에 철(凸)부가 형성된 것을 사용하고, 상기 철부를 상기 돌기 전극에 압압한 상태에서 상기 수지층을 형성할 수 있다. 이것에 의해서 철부가 돌기 전극으로 압압되어 있는 범위에서는 밀봉 수지가 돌기 전극에 부착되지 않기 때문에 필름을 제거한 시점에서 돌기 전극의 일부(철부가 압압되어 있는 부분)는 수지층으로부터 노출한다. 따라서 용이하고 또 확실하게 돌기 전극의 일부를 수지층으로부터 노출 시킬수 있다.
또 상기 돌기 전극 노출 공정에서 상기 돌기 전극의 적어도 선단부를 상기수지층으로부터 노출시킨 후에 상기 돌기 전극의 선단부에 외부 접속용 돌기 전극을 형성하는 외부 접속용 돌기 전극 형성 공정을 실시할 수도 있다. 이것에 의해서 제조 되는 반도체 장치를 실장 기판에 실장할 때의 실장성을 향상시킬 수 있다. 즉 돌기 전극은 반도체 소자에 형성된 전극상에 형성되는 것이므로 필연적으로 그 형상은 작아진다. 따라서 이 작은 돌기 전극을 실장 기판에 전기적으로 접속하는 외부 접속 단자로서 사용하는 구성에서는 실장 기판과 돌기 전극이 확실하게 접속되지 않을 우려가 있다. 따라서 외부 접속용 돌기 전극은 반도체 소자에 형성 되어 있는 돌기 전극과 별체이므로 자유롭게 설계가 가능하여, 실장 기판의 구성에 적응시킬 수 있다. 따라서 반도체 소자에 형성되어 있는 작은 형상의 돌기 전극의 선단부에 외부 접속용 전극을 형성함으로써, 반도체 장치와 실장 기판의 실장성을 향상시킬 수 있다.
또 상기 외부 접속용 돌기 전극 형성 공정에서 상기 돌기 전극과 상기 외부 접속용 돌기 전극을 응력 완화 기능을 갖는 접합재를 사용하여 접합시킬 수도 있다. 따라서 외부 접속용 돌기 전극에 외력이 인가되어 응력이 발생해도 이 응력은 외부 접속용 돌기 전극과 돌기 전극의 사이에 개재하는 접합재에 의해서 응력이 완화되어, 돌기 전극에 전달되는 것을 방지 할 수 있다. 이것에 의해서 외부 응력에 의해서 반도체 소자에 손상이 발생하는 것을 방지할 수 있어, 반도체 장치의 신뢰성을 향상시킬 수 있다.
또 상기 반도체 장치의 제조 방법에서 상기 수지 밀봉 공정을 실시하기 전에 미리 상기 기판의 상기 분리 공정에서 절단되는 위치에 절단 위치 홈을 형성해 두고, 상기 분리 공정에서 상기 밀봉 수지가 충전된 상기 절단 위치 홈의 형성 위치에서 상기 기판을 절단할 수도 있다. 이것에 의해서 기판 및 밀봉 수지에 크랙이 발생하는 것을 방지할 수 있다. 즉 가령 본 청구항에 의한 절단 위치홈을형성하지 않은 구성을 상정하면, 분리 공정에서는 표면에 비교적 얇은 막상의 수지층이 형성된 기판을 절단하는 것으로 된다. 따라서 이 절단 방법에서는 밀봉 수지에 크랙이 발생할 우려가 있다. 또 기판에 있어서는 절단 위치에는 큰 응력이 인가되기 때문에 이 응력에 의해서 기판에 크랙이 발생할 우려가 있다. 따라서 절단 위치홈을 형성함으로써 이 절단 위치 홈에는 수지 밀봉 공정에서 밀봉 수지가 충전된다. 그리고 분리 공정에서는 이 밀봉 수지가 충전된 절단 위치 홈에서 기판 및 밀봉 수지는 절단 된다. 이 경우에 절단 위치 홈내에서는 밀봉 수지의 두께가 크기 때문에 절단 처리에 의해서 밀봉 수지에 크랙이 발생하지 않는다. 또 밀봉 수지는 기판에 대해서 경도가 작은 응력을 흡수 할 수 있는 작용이 있기 때문에, 절단처리에 의해서 발생하는 응력이 밀봉 수지에 흡수되어 약화된 상태에서 기판에 인가되기 때문에, 기판에 크랙이 발생하는 것도 방지할 수 있다.
또 상기 수지 밀봉 공정을 실시하기 전에 미리 상기 기판의 상기 분리 공정에서 절단되는 위치를 사이에 두고 적어도 한쌍의 응력 완화홈을 형성해 두고, 상기 분리 공정에서 상기 한쌍의 응력 완화 홈사이 위치에서 절단할 수 있다. 수지 밀봉 공정을 실시하기 전에 미리 기판의 분리 공정에서 절단되는 위치를 사이에 두고 적어도 한쌍의 응력 완화 홈을 형성해 두고 분리공정에서 한쌍의 응력 완화홈 사이의 위치에서 기판을 절단함으로써 절단시에 발생하는 응력이 응력 환화 홈보다외측 위치(이 위치에 돌기 전극, 전자 회로가 형성된다)에 영향을 미치는 것을 방지할 수 있다. 즉 절단 위치에서 응력이 발생하고 기판 및 수지층에 크랙이 발생해도, 이 절단 위치를 사이에 두고 설치되어 있는 응력 완화홈(밀봉 수지가 충전되어 있다.)에 의해서 절단 위치에서 발생하느 응력은 흡수된다. 따라서 절단 위치에서 발생하는 응력이 응력 완화홈에서 외측 위치에 영향을 미치지 않고, 따라서 돌기 전극 및 전자 회로등이 형성되어 있는 영역에 크랙이 발생하는 것을 방지 할 수 있다.
또 상기 반도체 장치의 제조 방법에서는 돌기 전극을 갖는 복수의 반도체 소자가 형성된 기판을 절단함으로써 각각의 반도체 소자로 분리하는 제1 분리 공정과, 분리된 상기 반도체 소자를 베이스재에 정렬시켜 탑재한 후에 상기 탑재된 반도체 소자를 상기 밀봉 수지로 밀봉하여 수지층을 형성하는 수지 밀봉 공정과, 상기 돌기 전극의 적어도 선단부를 상기 수지층으로부터 노출 시키는 돌기 전극 노출 공정과, 인접하는 상기 반도체 소자 사이 위치에서 상기 베이스재와 함께 상기 수지층을 절단함으로써 상기 수지층이 형성된 반도체 소자를 각각 분리하는 제2 분리 공정을 구비하는 것으로 할 수 있다. 우선 제1 분리 공정에서 복수의 반도체 소자가 형성된 기판을 절단함으로써 각각의 반도체 소자로 분리한다. 또 수지 밀봉 공정에서 분리된 반도체 소자를 베이스재에 정렬시켜 탑재한다. 이 때 다른 종류의 반도체 소자를 베이스재에 탑재하는 것이 가능하다. 그리고 베이스재에 탑재된 반도체 소자를 상기 밀봉 수지로 밀봉하여 수지층을 형성하고, 이어서 돌기 전극 노출 공정에서는 돌기 전극의 적어도 선단부를 수지층으로부터 노출시킨다. 그리고제2 분리 공정에서 인접하는 반도체 소자 사이 위치에서 베이스재와 함께 수지층을 절단한다. 이와같이 분리된 반도체 소자를 베이스재에 탑재하고, 수지 밀봉을 행한 후에 재차 제2 분리공정에서 분리함으로써, 다른 반도체 소자를 동일 밀봉 수지 내에 설치한 반도체 장치를 제조할 수 있다. 또 제2 분리 공정에서는 청구항 28과 동일하게 절단시에 발생하는 응력에 의해서 기판 및 수지층에 크랙이 발생하는 것을 방지할 수 있다.
또 상기 반도체 장치의 제조 방법에서는 외부와 접속되는 외부 접속 전극이 표면에 형성된 복수의 반도체 소자가 형성된 기판을 금형내에 장착하고, 이어서 상기 표면에 밀봉 수지를 공급하여 상기 외부 접속 전극 및 상기 기판을 상기 밀봉 수지로 밀봉하고 수지층을 형성하는 수지 밀봉 공정과, 상기 외부 접속 전극이 형성된 위치에서 상기 기판을 상기 수지층과 함께 절단하여 각각의 반도체 소자로 분리하는 분리 공정을 구비하도록 할수도 있다. 수지 밀봉 공정에서 외부 접속 전극이 표면에 형성된 복수의 반도체 소자가 형성된 기판의 표면에 수지층을 형성함으로써 외부 접속 전극이 수지층으로 덮힌 상태가 된다. 그리고 이어서 실시되는 분리 공정에서 외부 접속 전극이 형성된 위치에서 기판을 수지층과 함께 절단하여 각각의 반도체 소자로 분리한다. 따라서 외부 접속 전극은 분리 위치에서 기판과 수지층의 계면에서 외부로 노출된 상태가 된다. 따라서 이 반도체 장치 측부로 노출된 외부 접속 전극에 의해서 반도체 장치를 실장 기판에 전기적으로 접속하는 것이 가능하게 된다. 또 단순히 수지층이 형성된 기판을 외부 접속 전극이 형성된 위치에서 절단하는 것만으로 단자부를 수지층으로부터 외부로 노출시킬 수 있어, 매우용이하게 반도체 장치를 제조할 수 있다.
또 상기 분리 공정 실시전에는 상기 외부 접속 전극이 상기 기판에 형성된 인접하는 반도체 소자 사이에서 공유화 되어 있도록 할 수도 있다. 이것에 의해서 1회의 절단 처리를 행함으로써 인접하는 2개의 반도체 장치에서 각각 외부 접속 전극을 외부로 노출시킬 수 있다. 따라서 반도체 장치의 제조를 효율 좋게 행할 수 있다. 또 기판에 불필요 부분이 발생하는 것을 억제할 수 있기 때문에 기판의 효율적인 이용을 도모할 수 있다.
또 상기 반도체 장치의 제조 방법에서 적어도 상기 수지 밀봉 공정의 실시후에 또 상기 분리 공정을 실시하기 전에 상기 수지층 또는 상기 기판의 배면에 위치 맞춤 홈을 형성할 수도 있다. 이 위치 맞춤 홈을 형성함으로써 예를 들어 제조된 반도체 장치에 대해서 실험 처리를 행할 경우에, 이 위치 맞춤 홈을 기준으로서 시험 장치에 반도체 장치를 장착할 수 있다. 또 분리 공정을 실시하기 전에 위치 맞춤 홈을 형성함으로써 복수의 반도체 장치에 대해서 일괄적으로 위치 맞춤 홈을 형성할 수 있어, 위치 맞춤 홈의 형성 효율을 향상시킬 수 있다.
또 상기 위치 맞춤홈은 상기 수지층 또는 상기 기판의 배면에 하프 스크라이브(half scribe)를 행함으로써 형성되도록 할 수도 있다. 이것에 의해서 분리 공정에서 일반적으로 사용하는 스크라이빙 기술을 이용하여 위치 맞춤 홈을 형성할 수 있기 때문에 용이하고 또 정밀도 좋게 위치 맞춤홈을 형성할 수 있다.
또 상기 반도체 장치의 제조 방법에 있어서, 상기 수지 밀봉 공정에서 상기 필름으로서 상기 돌기 전극과 간섭이 없는 위치에 철부 또는 요부가 형성된 것을사용하고, 상기 수지 밀봉 공정의 종료후에 상기 철부 또는 요부에 의해서 상기 수지층상에 형성되는 요철을 위치 맞춤부로서 사용할 수도 있다. 이것에 의해서 수지 밀봉 공정에서 수지층에 철부 또는 요부가 형성된다. 이 수지층상에 형성되는 요철은 제조되는 반도체 장치의 위치 맞춤부로서 이용할 수 있다. 따라서 예를 들어 반도체 장치에 대해 시험 처리를 행할 경우에 이 철부 또는 요부를 기준으로서 시험장치에 반도체 장치를 장착하는 것이 가능하게 된다.
또 상기 반도체 장치의 제조 방법에서 상기 수지 밀봉 공정의 종료후에 위치 맞춤 기준으로서 사용되는 위치 맞춤용 돌기 전극의 형성 위치에 있어서의 밀봉 수지를 가공하고, 상기 위치 맞춤용 돌기 전극과 다른 돌기 전극을 식벽하도록 할수도 있다. 이것에 의해서 이 위치 맞춤용 돌기 전극을 기준으로서 시험 장치에 반도체 장치를 장착하는 것이 가능하다. 또 위치 맞춤용 돌기 전극을 식별화하기 위한 수지 밀봉 가공은 예를 들어 돌기 전극 노출 공정에서 사용하는 엑시머 레이저, 에칭, 기계 연마 또는 블래스트 등을 사용할 수 있고, 이 가공에 의해서 반도체 장치의 제조 설비가 크게 변경되도록 하는 것은 아니다.
본 발명에 의한 반도체 장치 제조용 금형은 승강 가능한 상형과, 기판의 형상에 대응하고 있여 고정된 제1 하형 반체와 상기 제1 하형 반체를 둘러 싸도록 설치되는 동시에 상기 제1 하형 반체에 대해서 승강 가능한 제2 하형 반체가 되는 하형으로 구성되고, 상기 상형과 하형이 협동하여 수지 충전이 행해진는 캐비티를 형성하는 구성으로 한 것을 특징으로 하는 것이다. 금형을 구성하는 하형은 고정된 제1 하형 반체와, 이 제1 하형 반체에 대해서 승강 가능한 구성으로 된 제2 하형반체에 의해서 구성되어 있기 때문에 제1 하형 반체에 대해서 제2 하형 반체를 이동시킴으로써, 기판을 금형으로부터 이형시킬 때에 이형 기능을 갖게 할 수 있고, 따라서 수지층이 형성된 기판을 용이하게 금형으로부터 꺼낼 수 있다.
또 상기 반도체 장치 제조용 금형에 있어서, 수지 성형시에 잉여 수지의 제거 처리를 동시에 행함과 함께 상기 밀봉 수지의 압력을 제어하는 잉여 수지 제거 기구를 설비할 수도 있다. 이 잉여 수지 제거 기구를 설비함으로써 밀봉 수지의 계량을 용이하게 할 수 있는 동시에 항상 적정한 수지량으로 돌기 전극의 밀봉 처리를 행할 수 있다. 또 금형내의 밀봉 수지의 압력을 제어할 수 있기 때문에 성형시의 밀봉 수지의 압력을 균일화 할수 있어 보이드의 발생을 방지할 수 있다.
또 상기 제1 하형 반체의 상기 기판이 재치되는 부위에 상기 기판을 상기 제1 하형 반체에 고정·이형시키는 고정·이형 기구를 설비할 수도 있다. 고정·이형 기구를 흡착 동작 시킨때에는 기판은 제1 하형 반체에 고정되기 때문에 수지 밀봉 처리에 있어서 기판에 휨등의 변형이 발생하는 것을방지 할 수 있는 동시에 기판이 갖는 고유의 휨을 교정 할 수 있다. 또 고정·이형 기구를 이형 동작시킨 때에는 기판은 제1 하형 반체로부터 이형 방향으로 가압 되기 때문에, 기판의 금형으로 부터의 이형성을 향상시킬 수 있다.
또 상기 고정·이형 기구를 상기 제1 하형 반체의 상기 기판이 재치되는 부위에 설치된 다공질 부재와, 상기 다공질 부재에 대해 기체의 흡인 처리 및 기체의 공급 처리를 행하느 흡배기 장치에 의해서 구성할 수도 있다. 다공질 부재는 흡배기 장치로부터 기체가 공급됨으로써 기판을 향해서 기체를 분사한다. 따라서 기판을 금형으로부터 이형시키는 때에 다공질 부재로부터 기판을 향해서 기체를 분사함으로써 기판의 금형으로부터의 이형성을 향상시킬 수 있다. 또 흡배기 장치가 흡인 처리를 행함으로써 기판은 다공질 부재를 향해 흡인된다. 따라서 수지 밀봉 공정에 있어서, 기판에 휨등의 변형이 발생 하는 것을 방지할 수 있는 동시에 기판이 갖는 고유의 휨을 교정할 수 있다. 또 다공질 부재는 제1 하형 반체의 기판이 재치되는 부위에 설치되어 있기 때문에 수지 밀봉 공정에 있어서, 밀봉 수지의 충전 처리가 행해져도 다공질 부재는 기판으로 덮인 상태가 되어 있기 때문에, 밀봉 수지가 다공질 부재로 침입하지는 않는다. 또 이형시에는 기판의 배면이 직접 이형 방향으로 가압되기 때문에 이형성을 향상시킬 수 있다.
또 상기 캐비티를 형성한 상태에서 상기 제1 하형 반체의 상부 면적 보다도 제2 하형 반체로 둘러 쌓여지는 면적이 넓어지는 부분을 갖는 구성으로 할 수도 있다. 이것에 의해서 이형성을 향상할 수 있는 동시에 단차부의 형상을 사각형상으로 함으로써 단차부의 형성을 용이하게 행할 수 있다.
또 본 발명에 의한 반도체 장치는 적어도 표면 상에 돌기 전극이 직접 형성되어 되는 반도체 소자와 상기 반도체 소자의 표면 상에 형성되어 있고, 상기 돌기 전극의 선단부를 남기고, 상기 돌기 전극을 밀봉하는 수지층을 구비하는 것을 특징으로 하는 것이다. 선단부를 남겨 남기고 돌기 전극을 밀봉하는 수지층이 반도체 소자로 형성되어 있기 때문에 수지층에 반도체 소자, 돌기 전극, 실장 기판 및 이들이 접속시키는 접합 부위를 보호하는 기능을 갖도록 할 수 있고, 또 수지층은 실장처리전에 이미 반도체 장치로 형성되어 있기 때문에 반도체 장치를 실장할 때에종래와 같이 언더필 수지를 충전 처리할 필요가 없게 되고, 이것에 의해서 실장처리를 용이하게 할 수 있다.
또 상기 반도체 장치에 있어서, 상기 반도체 소자의 상기 돌기 전극이 형성되는 표면에 대해서 반대측이 되는 배면에 방열부재를 설치한 구성으로 할수도 있다. 반도체 소자에 방열부재를 설치함으로써, 반도체 장치의 방열 특성을 향상시킬수 있는 동시에 반도체 장치의 강도를 향상 시킬 수 있다.
또 본 발명에 의한 반도체 장치는 외부 단자와 전기적으로 접속되는 외부 접속 전극이 표면에 형성된 반도체 소자와, 상기 외부 접속 전극을 덮도록 상기 반도체 소자의 표면에 형성된 수지층을 구비하고, 상기 반도체 소자와 상기 수지층의 계면에 있어서, 상기 외부 접속 전극이 측방향으로 향해 노출된 구성으로 한 것을 특징으로 하는 것이다. 이것에 의해서 돌기 전극을 형성하지 않고, 외부 접속 전극을 사용하여 반도체 장치를 실장하는 것이 가능하다. 이와같이 돌기 전극을 형성하지 않기 때문에 반도체 장치의 구성을 간단화할 수 있어 비용 저감을 도모할 수 있다. 또 외부 접속 전극은 반도체 장치의 측부로 노출한 구성이므로, 반도체 장치를 실장기판에 대해서 세워 설치한 상태로 실장하는 것이 가능하여 반도체 장치의 실장 밀도를 향상시킬 수 있다.
또 상기 반도체 장치에 있어서, 상기 수지층을 다른 복수의 수지로 구성할 수 있다. 수지 밀봉 공정에서 사용되는 밀봉 수지로서 다른 특성을 갖는 복수의 밀봉 수지를 사용함으로써 예를 들어 다른 수지를 적층한 경우에는 외측에 위치하는 수지로 경질 수지를 사용하고, 또 내측에 위치하는 수지로 연질 수지를 사용하는 것이 가능하다. 또 반도체 소자의 외주 위치에 경질 수지를 설치하고, 이 경질 수지로 둘러 쌓여지는 부분에 연질 수지를 설치하는 것도 가능하게 된다. 따라서 경질 수지에 의해서 반도체 소자의 보호를 도모할 수 있는 동시에 연질 수지에 의해서 돌기 전극에 인가 되는 응력의 완화를 도모할 수 있다.
또 본 발명에 의한 반도체 장치는 적어도 표면 상에 돌기 전극이 직접 형성되어 되는 반도체 소자와 상기 반도체 소자의 표면 상에 형성되어 있고, 상기 돌기 전극의 선단부를 남기고 상기 돌기 전극을 밀봉하는 제1 수지층과 적어도 상기 반도체 소자의 배면을 덮도록 설치된 제2 수지층을 구비하는 것을 특징으로 하는 것이다. 수지 밀봉 공정에서 돌기 전극이 설치된 기판의 표면에 제1 수지층을 형성한 후(또는 동시에)에 이 기판의 배면을 덮도록 제2 수지층을 형성함으로써 제조 되는 반도체 장치의 밸런스를 양호하게 할 수 있다. 즉 반도체 소자와 밀봉 수지는 열팽창율이 다르기 때문에 반도체 소자의 표면(돌기 전극이 형성된 면)에만 밀봉 수지를 설치한 구성에서는 반도체 소자의 상면과 배면에 있어서, 열팽창차가 발생하여, 반도체 소자에 휨이 발생할 우려가 있다. 따라서 본 청구항과 같이 반도체 소자의 표면 및 배면을 동시에 밀봉 수지로 덮음으로써 반도체 소자의 표면 및 배면의 상태를 균일화할 수 있어 반도체 장치의 밸런스를 양호하게 할 수 있다. 이것에 의해서 열인가시에 있어서 반도체 장치에 휨이 발생하는 것을 방지 할 수 있다. 또 반도체 소자의 하면에 설치하는 밀봉 수지와 반도체 소자의 상면에 설치하는 밀봉 수지를 다른 특성을 갖는 수지를 선정하는 것도 가능하다. 예를 들어 돌기 전극이 형성된 표면에 설치되는 밀봉 수지로서는 돌기 전극에 인가되는 응력을 완화할 수 있는 특성의 것을 선정할 수 있고, 또 배면에 설치되는 밀봉 수지로서는 반도체 소자에 외력이 인가된 경우에 이 외력으로 부터 반도체 소자를 보호할 수 있느 경질 재질의 것을 선정할 수도 있게 된다.
또 본 발명에 의한 반도체 장치는 적어도 표면에 돌기 전극이 직접 형성되어 되는 반도체 소자와 상기 반도체 소자와, 상기 반도체 소자의 표면 상에 형성 되어 있고, 상기 돌기 전극의 선단부를 남기고, 상기 돌기 전극을 밀봉하는 수지층과 수지층으로부터 노출한 상기 돌기 전극의 선단부에 형성된 외부 접속용 돌기 전극을 구비하는 것을 특징으로 하는 것이다. 돌기 전극 노출 공정에서 돌기 전극의 적어 도 선단부를 수지층으로부터 노출시킨 후에 돌기 전극의 선단부에 외부 접속용 돌기 전극을 형성하는 외부 접속용 돌기 전극 형성 공정을 실시 함으로써 제조되는 반도체 장치를 실장 기판에 실장할 때의 실장성을 향상시킬 수 있다. 즉 돌기 전극은 반도체 소자에 형성된 전극상에 형성된 것이므로, 필연적으로 그 형상은 적어진다. 그러나 이 작은 돌기 전극을 실장 기판에 전기적으로 접속하는 외부 접속 단자로서 사용하는 구성에서는 실장 기판과 돌기 전극이 확실하게 접속되지 않을 우려가 있다. 따라서 외부 접속용 돌기 전극은 반도체 소자에 형성되어 있는 돌기 전극과 별체 이기 때문에 자유로이 설계할 수 있고, 실장 기판의 구성에 적응시킬 수 있다. 따라서 반도체 소자에 형성되어 있는 작은 형상의 돌기 전극의 선단부에 외부 접속용 돌기 전극을 형성함으로써 반도체 장치와 실장 기판의 실장성을 향상시킬 수 있다.
또 본 발명에 의한 반도체 장치의 실장 방법은 상기 반도체 장치를 실장 기판에 대해서 입설 상태에서 실장하는 것을 특징으로 하는 것이다. 이것에 의해서 반도체 장치의 실장 밀도를 향상시킬 수 있다.
상기 실장 방법에서 상기 반도체 장치를 복수 병렬 상태로 실장하는 동시에 인접하는 상기 반도체 장치 끼리를 접착체에 의해서 접합할 수도 있다. 또 상기 반도체 장치를 복수 병렬 상태로 실장하는 동시에 상기 복수의 반도체 장치를 지지부재를 사용하여 입설 상태로 지지하는 것을 특징으로 하는 것이다. 이것에 의해서 복수의 반도체 장치를 유니트화 하여 조작하는 것이 가능하고 따라서 실장시에도 유니트 단위로 실장 기판에 실장 처리를 행할 수 있어 실장 효율의 향상을 도모할 수 있다.
또 본 발명에 의한 반도체 장치의 실장 방법에서는 상기 반도체 장치를 인터포저 기판을 거쳐서 실장 기판에 실장할 수도 있다. 인터포저 기판이 개재되는 구성으로 되므로 반도체 장치를 실장 기판에 실장하는 자유도를 향상시킬 수 있다. 즉 예를 들어 인터포저 기판으로서 다층 배선 기판을 사용함으로써 인터포저 기판내에서 배선을 둘러 치는 것을 행할 수 있어, 반도체 장치의 전극(돌기 전극, 외부 접속 전극)과 실장 기판측의 전극의 정합성을 용이하게 도모할 수 있다.
또 이상 구성의 본 발명은 후술하는 제1 실시예 내지 제29 실시예(도 1 내지 도 77)에 대응한다.
다음에 설명하는 본 발명은 후술하는 제30 내지 제53 실시예(도 1 내지 도 117e)에 대응한다.
본 발명에 의한 반도체 장치의 제조 방법은 적어도 가요성 기재에 반도체 소자 및 리드가 설치된 구성의 배선 기판을 금형내에 장착하고, 이어서 상기 반도체 소자의 설치 위치에 밀봉 수지를 공급하여 상기 반도체 소자를 수지 밀봉 공정과, 상기 배선 기판에 형성된 리드와 전기적으로 접속하도록 돌기 전극을 형성하는 돌기 전극 형성 공정을 갖는 반도체 장치의 제조 방법에 있어서, 상기 반도체 소자를 수지 밀봉하는 수단으로서 압축 성형법을 사용하는 것을 특징으로 하는 것이다. 수지 밀봉 공정에서는 배선 기판은 금형내에 장착되고, 반도체 소자는 밀봉 수지에 의해서 수지 밀봉된다. 또 돌기 전극 형성 공정에서는 배선 기판에 형성된 리드와 전기적으로 접속하도록 돌기 전극이 형성된다. 이때 수지 밀봉 공정에서 반도체 소자를 수지 밀봉하는 수단으로서 압축 성형법을 사용하고 있다. 밀봉 수지를 압축 형성법을 사용하여 형성함으로써 반도체 소자와 배선 기판 사이에 형성되는 좁은 간극 부분에도 확실하게 수지를 충전할 수 있다. 또 압축 성형법에서는 성형 압력이 낮아도 되므로 수지 성형시에 배선 기판에 변형이 발생하거나 또 반도체 소자와 배선 기판의 전기적 접속 부위(예를 들어 TAB 접속, 또는 와이어 접속된다)에 부하가 인가되는 것을 방지 할 수 있다. 이것에 의해서 수지 밀봉 공정에서 반도체 소자와 배선 기판의 접속이 절단되는 것을 방지할 수 있다.
또 상기 반도체 장치의 제조 방법에서 상기 배선 기판을 형성할 때 상기 반도체 소자를 수납하는 캐비티부가 형성된 프레임체를 설치 하도록 구성할 수도 있다. 반도체 소자를 수납하는 캐비티부가 형성된 프레임체를 배선 기판에 설치함으로써 프레임체에 의해서 가요성을 갖는 배선 기판을 지지할 수 있는 동시에 반도체 소자를 프레임체에 의해서 보호할 수 있다.
또 상기 반도체 장치의 제조 방법에서 상기 수지 밀봉 공정에서 상기 금형의 상기 배선 기판과 대향하는 위치에 상기 밀봉 수지에 대한 이형성이 양호한 필름을 설치하고 상기 금형이 상기 필름을 거쳐서 상기 밀봉 수지와 접촉하도록 구성할 수도 있다. 또 상기 반도체 장치의 제조 방법에서 상기 수지 밀봉 공정 또는 청구항 9기재의 발명에 의하면,
연장부의 선단부에 반도체 소자와 접속되는 접속 전극을 형성해 두고 절곡 공정의 실시후에 반도체 소자와 접속 전극을 접속하는 소자 접속 공정을 행함으로써 연장부의 절곡시에 있어서는 반도체 소자와 접속 전극은 접속 되어 있지 않는 상태이므로 반도체 소자와 접속 전극의 전기적 접속의 신뢰성을 향상시킬 수 있다.
즉 절곡 공정전에 반도체 소자와 접속 전극을 접속해 두면, 연장부의 절곡시에 반도체 소자와 접속 전극의 접속 위치에 부하(절곡 처리에 의해서 발생하는 부하)가 인가될 우려가 있다. 이 부하가 큰 경우에는 반도체 소자와 접속 전극의 접속이 절단될 우려가 있다. 그러나 절곡 공정의 실시후에 소자 접속 공정을 행함으로써 절곡시에 발생하는 부하가 문제가 되지 않고 따라서 반도체 소자와 접속 전극의 전기적 접속의 신뢰성을 향상시킬 수 있다.
상기 금형의 상기 배선 기판과 대향하는 위치에 상기 밀봉 수지에 대한 이형성이 양호한 판상부재를 설치하고, 상기 금형이 상기 판상 부재를 거쳐서 상기 밀봉 수지와 접촉하도록 구성할 수도 있다. 밀봉 수지가 금형에 직접 접촉되지 않기 때문에 이형성을 향상시킬 수 있고, 또 이형제 없이 밀착성이 높은 고신뢰성 수지의 사용이 가능하다.
또 상기 반도체 장치의 제조 방법에서 상기 판상 부재로서 방열성이 양호한 재료를 선정한 구성으로도 할 수 있다. 판상 부재로서 방열성이 양호한 재료를 선정함으로써 반도체 소자에서 발생하는 방열판으로서 기능하는 판상 부재를 거쳐서 방열되므로 제조 되는 반도체 장치의 방열 특성을 향상시킬 수 있다.
또 상기 반도체 장치의 제조 방법에서 상기 수지 밀봉 공정에서 사용되는 금형에 잉여 수지를 제거하는 동시에 상기 금형내에 있어서의 밀봉 수지의 압력을 제어하는 잉여 수지 제거 기구를 설비한 구성으로 할 수도 있다. 수지 밀봉 공정에서 사용되는 금형에 잉여 수지를 제거하는 동시에 금형내의 밀봉 수지의 압력을 제어하는 잉여 수지 제거 기구를 설비함으로써 밀봉 수지의 계량을 용이하게 할 수 있는 동시에 항상 적정한 수지량으로 돌기 전극의 밀봉처리를 행할 수 있다. 또 금형내에 있어서의 밀봉 수지의 압력을 제어할 수 있기 때문에 성형시의 밀봉 수지의 압력을 균일화할 수 있어 보이드의 발생을 방지할 수 있다.
또 상기 반도체 장치의 제조 방법에 있어서, 상기 배선 기판에 상기 반도체 소자의 형성 위치보다 측방으로 길게 뻗은 연장부를 형성하고, 상기 수지 밀봉 공정의 종료후 상기 돌기 전극 형성 공정의 실시전에 상기 연장부를 절곡하는 절곡 공정을 실시하고, 상기 돌기 전극 형성 공정에 있어서, 절곡된 상기 연장부에 상기 돌기 전극을 형성하도록 구성할 수도 있다. 또 상기 반도체 장치의 제조 방법에서 상기 배선 기판에 상기 반도체 소자의 형성 위치보다 측방으로 길게 연장된 연장부를 형성하고, 상기 수지 밀봉 공정의 실시전에 상기 연장부를 절곡하는 절곡 공정을 실시하고, 상기 절곡 공정을 실시한 후에 상기 수지 밀봉 공정과 상기 돌기 전극 형성 공정을 실시하는 구성으로할 수 도 있다. 돌기 전극의 형성 영역을 넓게 취할 수 있고 따라서 돌기 전극의 배선 피치를 넓게 설정한다던지 또 돌기 전극의 설치수를 많게 하는 것이 가능하게 된다. 이 때에 절곡 공정의 실시는 수지 밀봉 공정전에도 또 후에도 상관 없다.
또 상기 반도체 장치의 제조 방법에서 상기 연장부의 선단부에 상기 반도체 소자와 접속되는 접속 전극을 형성해 두고, 상기 절곡 공정의 실시후에 상기 반도체 소자와 상기 접속 전극을 접속하는 소자 접속 공정을 행하는 구성으로 할수도 있다. 이것에 의해서 연장부의 절곡시에는 반도체 소자와 접속 전극은 접속되지 않는 상태이므로 반도체 소자와 접속 전극의 신뢰성을 향상시킬 수 있다.
또 상기 반도체 장치의 제조 방법에서, 상기 접속 전극을 지그재그(zigzag)상으로 설치하는 동시에 각부를 곡선상으로 형성한 구성으로 할 수도 있다. 접속 전극을 지그재그 상으로 형성함으로써 각 접속 전극의 면적을 넓게할수 있으므로 반도체 소자의 전기적 접속 처리를 간단화 할 수 있다. 또 접속 전극의 각부를 곡선상으로 형성함으로써 예를 들어 반도체 소자와 접속 전극의 접속에 와이어 본딩법을 이용한 경우에는 본딩기구(초음파 용접기구)가 맞닿을 때에 발생하는 응력을 분산하는 것이 가능하게 되고 따라서 반도체 소자와 접속 전극의 전기적 접속 처리를 확실하게 행할 수 있다.
또 본 발명에 의한 반도체 장치는 반도체 소자와 외부 접속 단자로서 기능하는 돌기 전극과 가요성 기재상에 상기 반도체 소자에 일단이 접속되는 동시에 타단부가 상기 돌기 전극에 접속되는 리드가 형성된 배선 기판과, 상기 반도체 소자를밀봉하는 밀봉 수지를 구비한 반도체 장치에 있어서, 상기 배선 기판에 상기 반도체 소자의 형성 위치 보다 측방으로 길게 연장하는 동시에 절곡된 연장부를 형성하고, 상기 연장부에 상기 돌기 전극이 형성되어 있는 것을 특징으로 하는 반도체 장치이다. 돌기 전극의 형성 영역을 넓게 취할수 있기 때문에, 돌기 전극의 형성 피치를 넓게 설정하거나 또 돌기 전극의 형성수를 많게 하는 것이 가능하게 된다. 이 때 절곡 공정의 실시는 수지 밀봉 공정전에도 또 후에서도 상관없다.
또 상기 반도체 장치에서 상기 배선 기판을 지지함과 동시에 상기 반도체 장치를 수납하는 캐비티부가 형성된 프레임체가 설비되어 있는 구성으로 할 수 있다. 반도체 소자를 수납하는 캐비티부가 형성된 프레임체를 배선 기판에 설치함으로써 프레임체에 의해서 가요성을 갖는 배선 기판을 지지할 수 있는 동시에 반도체 소자를 프레임체에 의해서 보호 할 수 있다.
또 상기 반도체 장치에 있어서, 상기 돌기 전극은 상기 리드를 소성 변형함으로써 형성된 메카니컬 범프 구성으로 할 수도 있다. 돌기 전극을 리드를 소성변형함으로써 형성되는 메카니컬 범프로 구성한 것에 의해서 리드를 성형함으로써 범프가 형성되기 때문에 별개로 범프용의 볼(ball)재를 필요로 하지는 않는다. 또 메카니컬 범프는 리드를 소성 변형하는 간단한 처리이기 때문에 저비용으로 또 용이하게 돌기 전극을 형성하는 것이 가능하다.
다음에 설명하는 본 발명의 구성은 후술하는 제54 실시예 내지 제73 실시예(도 118a 내지 도 177)에 대응한다.
본 발명에 의한 반도체 장치는 단수 또는 복수의 반도체 소자와 상기 반도체소자의 일부 또는 전부를 밀봉하는 밀봉 수지와 상기 밀봉 수지 내에 설치되고 상기 반도체 소자와 전기적으로 접속하는 동시에 그 일부가 적어도 상기 밀봉 수지의 측면으로 노출하여 외부 접속 단자를 형성하는 전극판을 구비하는 것을 특징으로 하는 것이다. 이 구성에 의하면 반도체 소자를 보호하는 밀봉 수지내에는 전극판이 존재하고 이 전극판은 밀봉 수지를 보강하는 기능을 거둘수 있기 때문에 반도체 소자의 보호를 더 확실하게 할 수 있고, 따라서 반도체 장치의 신뢰성을 향상시킬 수 있다. 또 전극판은 반도체 소자와 외부 접속단자의 사이에 위치하는 것이므로, 반도체 소자에 직접 외부 접속 단자를 접속하는 구성과 달리 전극판에 의해서 반도체 소자와 외부 접속단자의 사이에서 배선을 둘러 칠수 있게 된다. 따라서 전극판을 구비함으로써 반도체 장치의 단자 레이 아웃의 자유도를 높일 수 있다. 또 전극판은 도전성 금속으로 되고, 밀봉 수지보다도 열전도성이 양호하기 때문에 반도체 소자에서 발생한 열은 전극판을 거쳐서 외부로 방열된다. 따라서 반도체 소자에서 발생한 열을 효율 좋게 방열할 수 있다. 또 전극판의 외부 접속 단자는 밀봉 수지의 측면으로 노출한 구성으로 되어 있으므로 반도체 장치를 실장 기판에 실장한 후에도 이 외부 접속 단자를 사용하여 반도체 소자의 동작 시험을 행하는 것도 가능하다.
또 상기 반도체 장치에서 상기 반도체 소자와 상기 전극판을 플립칩 접합한 구성으로 할수 있다. 이것에 의해서 작은 스페이스내에서 확실하게 반도체 소자와 전극판을 접합할 수 있어, 반도체 장치의 소형화를 도모할 수 있다. 또 접합부에 있어서의 배선 길이가 짧기 때문에 임피던스를 저감할 수 있는 동시에 다핀화에도대응할 수 있다.
또 상기 반도체 장치에 있어서, 상기 전극판을 상기 밀봉 수지의 측면에 더하여 저면에도 노출 시켜 외부 접속 단자를 형성하도록 구성할 수도 있다. 이것에 의해서 측면뿐만 아니라 저면에서도 실장을 행할 수 있게 된다. 따라서 반도체 장치를 실장할 때에 실장 구조의 자유도를 향상시킬 수 있고, 따라서 예를 들어 작은 스페이스화를 도모할 수 있는 실장 형태인 페이스 다운 본딩(face down bonding)에도 대응하는 것이 가능하다.
또 상기 반도체 장치에 있어서 상기 전극판에 돌출 형성된 돌출단을 설비하는 동시에 상기 돌출 단자를 상기 밀봉 수지의 저면으로 노출시켜 외부 접속 단자를 형성하는 구성으로 할수도 있다. 이것에 의해서 실장시에 확실히 외부 접속 단자를 실장 기판에 접속할 수 있다. 또 전극판의 외부 접속단자 이외의 부분은 밀봉 수지에 매설된 구성으로 되어 있으므로 인접하는 외부 단자는 이 밀봉 수지에 의해서 절연된다. 이 때문에 실장시에 때납에 의해서 인접하는 외부 접속 단자 사이에 단락이 발생하는 것은 아니어서 실장시의 신뢰성을 향상시킬 수 있다.
또 상기 반도체 장치에 있어서, 상기 돌출 단자는 상기 전극판을 소성 가공함으로써 상기 전극판에 일체적으로 형성할 수도 있다. 돌출 단자를 전극판을 소성 가공함으로써 전극판에 일체적으로 형성함으로써 돌출단자를 별도 부재에 의해서 형성하는 구성에 비해서 부품수의 감소를 도모할 수 있는 동시에 용이하게 형상할 수 있다.
또 상기 반도체 장치에 있어서, 상기 돌출 단자는 상기 전극판에 형성한 돌기 전극으로 할 수도 있다. 이것에 의해서 반도체 장치를 BGA(Ball Grid Array)와 같이 취급할 수 있어, 실장성을 향상시킬 수 있다.
또 상기 반도체 장치에 있어서, 상기 반도체 소자의 일부를 상기 밀봉 수지에서 노출시킨 구성으로도 할 수 있다. 또 상기 반도체 장치에 있어서, 상기 밀봉 수지의 상기 반도체 소자에 근접하는 위치에 방열 부재를 설치한 구성으로 할 수도 있다. 반도체 소자의 일부를 밀봉 수지에서 노출 시킨 구성으로 함으로써, 또는 밀봉 수지의 반도체 소자에 근접하는 위치에 방열 부재를 설치함으로써 반도체 소자에서 발생하는 열을 효율 좋게 방열할 수 있다.
또 본 발명에 의한 반도체 장치의 제조 방법은 금속 기판에 대해서 패턴 성형 처리를 행함으로써 전극판을 형성하는 전극판 형성 공정과 상기 전극판에 반도체 소자를 탑재하여 전기적으로 접속하는 칩 탑재 공정과 상기 반도체 소자 및 상기 전극판을 밀봉하는 밀봉 수지를 형성하는 밀봉 수지 형성 공정과, 각각의 반도체 장치의 경계 위치에서 상기 밀봉 수지 및 상기 전극판을 절단함으로써 각각의 반도체 장치를 끊어 내는 절단 공정을 갖는 것을 특징으로 하는 것이다. 전극판 형성 공정에서 금속 기판에 대해서 패턴 성형 처리를 행함으로써 전극판을 형성하고 이어서 칩 탑재 공정에서 전극판에 반조체 소자를 탑재하여 전기적으로 접속한다. 이 때 패턴 성형 처리에 있어서, 임의의 배선 패턴을 선정할 수 있기 때문에 전극판에 의해서 배선의 둘러침을 행하는 것이 가능하고, 이것에 의해서 전극판에 형성되는 외부 접속 단자의 단자 레이아웃에 자유도를 갖게할 수 있다. 또 밀봉 수지 형성 공정에서 밀봉 수지를 형성함으로써, 반도체 소자 및 전극판은 밀봉 수지로 밀봉된다. 따라서 반도체 소자 및 전극판은 밀봉 수지에 의해서 보호되고 따라서 반도체 장치의 신뢰성을 향상시킬 수 있다. 이어서 실시되는 절단 공정에서 각각의 반도체 장치의 경계 위치에서 밀봉 수지 및 전극판을 절단함으로써 각각의 반도체 장치가 형성된다. 따라서 전극판은 절단 위치에 노출되어 이 노출 부분을 외부 접속 단자로서 사용할 수 있다.
상기 반도체 장치의 제조 방법에서 상기 전극판 형성 공정에서 실시하는 패턴 성형 처리는 에칭 법 도는 프레스 가공법을 사용하여 행할수 있다. 전극판 형성 공정에서 실시하는 패턴 성형 처리로서 반도체 장치의 리드 프레임 형성법으로서 일반적으로 사용되고 있는 에칭법 또는 프레스 가공법을 적용함으로써 전극판을 형성함에는 리드 프레임 형성법을 이용이 가능하게 된다. 따라서 설비의 증가를 수반하지 않고 전극판 형성 공정을 실시할 수 있다.
상기 반도체 장치의 제조 방법에서 상기 칩 탑재 공정에서 상기 반도체 소자를 상기 전극판에 탑재하는 수단으로서 플립칩 접합법을 이용한 구성으로 할 수도 있다. 이것에 의해서 작은 스페이스내에서 확실하게 반도체 소자와 전극판을 접합할 수 있어, 반도체 장치의 소형화를 도모할 수 있다. 또 접합부에 있어서의 배선 길이가 짧기 때문에 임피던스르 저감하는 동시에 다핀화에도 대응할 수 있다.
상기 반도체 장치의 제조 방법에서 상기 칩 탑재 공정을 실시하기 전에 상기 반도체 소자를 방열 부재상에 위치 맞춤 부착하는 칩 부착 공정을 실시하고, 상기 칩 탑재 공정에서 상기 방열 부재에 부착된 상태에서 상기 반도체 소자를 상기 전극판에 탑재하는 구성으로 할 수 있다. 칩 탑재 공정을 실시하기 전에 반도체 소자를 방열 부재상에 위치 맞춤 부착하는 칩 부착 공정을 실시함으로써, 칩 탑재 공정에서는 방열 부재에 위치 맞춤된 상태에서 반도체 소자를 전극판에 탑재한다. 따라서 칩 탑재 공정에 있어서 각각의 반도체 소자의 위치 맞춤을 행할 필요가 없게 되고, 형상이 큰 방열 부재와 전극판을 위치 맞춤하면 되기 때문에 위치 맞춤 처리를 용이화할 수 있다.
상기 반도체 장치의 제조 방법에 있어서, 상기 전극판 형성 공정에서 상기 전극판에서 돌출하는 돌출 단자를 형성하는 동시에 상기 밀봉 수지 형성 공정에서 상기 돌출 단자가 상기 밀봉 수지로부터 노출 하도록 상기 밀봉 수지를 형성하는 구성으로 할 수 있다. 또 청구항 13기재의 발명에 의하면, 전극판 형성 공정에 있어서 전극판에서 돌출하는 돌출 단자를 형성함으로써 돌출 단자부의 형성을 전극판의 형성과 동시 또 일괄적으로 행할 수 있기 때문에 반도체 장치의 제조 공정의 간단화를 도모할 수 있다. 또 밀봉 수지 형성 공정에서 이 돌출 단자가 밀봉 수지로부터 노출하도록 밀봉 수지를 형성함으로써 실장시에 확실하게 외부 접속 단자를 실장 기판에 접속할수 있는 동시에 인접하는 외부 접속 단자 사이에서 단락이 발생하는 것을 방지할 수 있다.
또 본 발명에 의한 반도체 장치의 실장 구조는 상기 반도체 장치를 실장 기판에 실장하는 반도체 장치의 실장 구조에 있어서, 상기 반도체 장치가 장착 되는 장착부와 상기 밀봉 수지의 측면에 노출된 외부 접속 단자와 접속하도록 설비된 리드부를 갖는 소켓을 사용하고, 상기 반도체 장치를 상기 소켓에 장착하여 상기 리드부와 상기 외부 접속 단자를 접속한 후에 상기 리드부를 상기 실장기판에 접합시킨 것을 특징으로 하는 것이다. 소켓을 사용하여 반도체 장치를 실장 기판에 접합하기 때문에 반도체 장치의 장탈착을 용이하게 할 수 있고, 예를 들어 지지 보수 등에 있어서 반도체 장치를 교환할 필요가 발생하는 경우에도 용이하게 교환 처리를 행할 수 있다. 또 소켓에 설비된 리드부는 통상 반도체 장치가 장착 되는 장착부의 측부에 설치되어 있고, 또 반도체 장치의 외부 접속 단자는 밀봉 수지의 측면으로 노출한 구성이다. 이 때문에 장착 상태에서 리드브와 외부 접속 단자는 대향하기 때문에 리드부를 둘러치지 않고 리드부와 외부 접속 단자의 접속을 행할 수 있고 따라서 소켓 구조의 간단화를 도모할 수 있다.
또 본 발명에 의한 반도체 장치의 실장 구조는 상기 반도체 장치를 실장 기판에 실장하는 반도체 장치의 실장 구조에 있어서 상기 외부 단자를 형성하는 상기 돌출 단자에 범프를 설치하고 상기 범프를 거쳐서 상기 반도체 장치를 상기 실장 기판에 접합시키는 것을 특징으로 하는 것이다. 외부 단자를 형성하는 돌출 단자에 범프를 설치하고 이 범프를 거쳐서 반도체 장치를 실장 기판에 접합 시키는 구조로 함으로써 반도체 장치를 BGA(Ball Grid Array)와 동일하게 실장할 수 있어, 실장성의 향상 및 다핀화로의 대응을 도모할 수 있다.
또 본 발명에 의한 반도체 장치의 실장구조는 상기 외부 접속 단자의 형성 위치에 대응한 위치에 설치한 가요 가능한 접속핀과 상기 접속핀을 위치 맞춤 부재에 의해서 구성되는 실장부재를 사용하고 상기 접속핀의 상단부를 상기 반도체 장치의 외부 접속 단자에 접합하는 동시에 하단부를 상기 실장 기판에 접합하는 것을 특징으로 하는 것이다. 접속핀의 상단부를 반도체 장치의 외부 접속 단자에 접합하는 동시에 하단부를 실장 기판에 접합함으로써 외부 접속 단자와 실장기판의 사이에는 접속핀이 개재된 구성으로 된다. 이 접속핀은 가요 가능한 구성이므로 예를 들어 가열시등에 반도체 장치측과 실장 기판측에서 열팽창율차에 기인하여 응력이 발생해도 이 응력은 접속핀이 가요함으로써 흡수된다. 따라서 응력이 인가되어도 외부 접속 단자와 실장 기판의 접속을 확실하게 유지할 수 있어, 실장의 신뢰성을 향상시킬 수 있다. 또 접속 핀은 위치 맞춤 부재에 의해서 외부 접속 단자의 형성 위치에 대응한 위치에 위치 맞춤되어 있으므로 실장시에 있어서 각각의 접속핀과 외부 접속 단자 또는 실장 기판의 위치 맞춤 처리를 행할 필요가 없어 실장 작업을 용이하게 할 수 있다.
또 본 발명에 의한 반도체 장치는 적어도 표면 상에 돌기 전극이 직접 형성되어 되는 반도체 소자와, 상기 반도체 소자의 표면 상에 형성되는 동시에 상기 돌기 전극의 선단부를 남기고 상기 돌기 전극을 밀봉하는 수지층을 구비하는 반도체 장치 본체와 상기 반도체 장치 본체가 장착되는 동시에 상기 반도체 장치 본체가 접속되는 배선 패턴이 베이스부재 상에 형성된 인터포저(interposer)와, 접착성 및 압압 방향에 대한 도전성을 갖고 있고, 상기 반도체 장치 본체와 상기 인터포저의 사이에 삽입되어 설치되고, 상기 반도체 장치 본체를 상기 인터포저에 접착 고정하는 동시에 압압함으로써 상기 반도체 장치 본체와 상기 인터포저를 전기적으로 접속하는 이방성 도전막과 상기 베이스부재가 형성된 구멍을 거쳐서 상기 배선 패턴과 접속되는 동시에, 상기 반도체 장치 본체의 탑재면과 반대측 면에 설치되는 외부 접속 단자를 구비하는 것을 특징으로 한다. 반도체 장치 본체는 반도체 소자의표면 상에 돌기 전극의 선단부를 남기고 수지층이 형성되어 있기 때문에 이 수지층이 반도체 소자 및 돌기 전극을 보호하는 동시에 언더필 수지로서도 기능하게 된다. 또 인터포저는 반도체 장치 본체가 장착되는 동시에 이 반도체 장치 본체가 접속되는 배선 패턴이 베이스 부재상에 형성된 구성이므로 베이스 부재상에 있어서 임의의 배선 패턴을 형성할 수 있다. 이 배선 패턴에는, 베이스부재에 형성된 구멍을 거쳐서 외부 접속 단자가 접속된다. 이 때 상기한 바와같이 배선 패턴을 임의로 설정할 수 있기 때문에 배선 패턴을 둘러 침으로써 반도체 장치 본체에 설비된 돌기 전극의 형성 위치에 관계 없이 외부 접속 단자의 위치를 설정할 수 있다. 따라서 외부 접속 단자의 단자 레이 아웃의 자유도를 높일 수 있다. 또 이방성 도전막은 접착성 및 압압 방향에 대한 도전성을 갖고 있기 때문에 이 이방성 도전막을 사용하여 반도체 장치 본체와 인터포저를 접합할 수 있다. 이 때 이방성 도전막이 갖는 접착성에 의해서 반도체 장치 본체와 인터포저는 기계적으로 접합되고, 또 이방성 도전막이 갖는 이방성 도전성에 의해서 반도체 장치 본체와 인터포저는 전기적으로 접합(접속)된다. 이와같이 이방성 도전막은 접착성 및 도전성 쌍방의 특성을 갖고 있기 때문에 각 기능을 별개의 부재에 의해서 행하는 구성에 비해서 부품수 및 조립 공정수의 저감을 도모할 수 있다. 또 이방성 도전막은 가요성을 갖고, 또 반도체 장치 본체와 인터포저 사이에 삽입되어 설치되므로 이 이방성 도전막은 완충막으로서 기능한다. 따라서 이방성 도전막에 의해서 반도체 장치 본체와 인터포저 사이에 발생하는 응력을 완화할 수 있다.
상기 반도체 장치에 있어서, 상기 반도체 장치 본체에 형성된 상기 돌기 전극의 형성 피치와, 상기 인터포저에 설치된 상기 외부 접속 단자의 형성 피치를 동일 피치로 한 구성으로 할 수 있다. 반도체 장치 본체에 형성된 돌기 전극의 형성 피치와 인터포저에 형성된 외부 접속 단자의 형성 피치를 동일 피치로 함으로써, 인터포저의 형상을 작게할 수 있어, 반도체 장치의 소형화를 도모할 수 있다.
또 상기 반도체 장치에 있어서 상기 반도체 장치 본체에 형성된 상기 돌기 전극의 형성 피치에 대해서 상기 인터포저에 형성된 상기 외부 접속 단자의 형성 피치를 크게 설정한 구성으로 할 수 있다. 이것에 의해서 인터포저 상의 배선 패턴의 둘러침의 자유도를 더 향상시킬 수 있다.
또 상기 반도체 장치에 있어서, 상기 인터포저 상에 상기 돌기 전극과 대향하는 위치에 구멍을 갖는 절연부재를 설치한 구성으로 할 수 있다. 이것에 의해서 반도체 장치 본체를 인터포저에 장착할때에 인가되는 압압력은 이 구멍의 형성 위치에 집중하기 때문에 구멍내의 도전율은 향상하고 따라서 반도체 장치 본체와 인터포저의 전기적 접속을 확실히 할 수 있다.
또 상기 반도체 장치에 있어서, 상기 인터포저로서 TAB(Tape Automated Bonding)테이프를 이용한 구성으로 할 수도 있다. 이것에 의해서 TAB 테이프는 반도체 장치의 구성 부품으로서 저가로 공급되고 있기 때문에 인터포저로서 TAB 테이프를 이용함으로써 반도체 장치의 비용 절감을 도모할 수 있다.
또 본 발명에 의한 반도체 장치의 제조 방법은 반도체 소자의 적어도 표면 상에 돌기 전극을 직접 형성하는 동시에, 상기 반도체 소자의 표면 상에 상기 돌기 전극의 선단부를 남기고 수지층을 형성하여 반도체 장치 본체를 형성하는 반도체장치 본체 형성 공정과, 베이스 부재상에 상기 반도체 장치 본체가 접속 되는 배선 패턴을 형성하는 동시에 상기 베이스부재의 상기 돌기 전극 형성 위치에 대응하는 위치에 구멍을 형성하여 인터포저를 형성하는 인터포저 형성 공정과, 상기 반도체 장치 본체와 상기 인터포저를 접착성 및 압압 방향에 대한 도전성을 갖는 이방성 도전막을 거쳐서 접합하고, 상기 반도체 장치 본체를 상기 인터포저에 접착 고정하는 동시에 압압함으로써 상기 반도체 장치 본체와 상기 인터포저를 전기적으로 접속하는 접합 공정과, 상기 반도체 장치 본체의 탑재면과 반대측의 면에 상기 베이스 부재에 형성된 구멍을 거쳐서 상기 배선 패턴과 접속 되도록 외부 접속 단자를 형성하는 외부 접속 단자 형성 공정을 구비하는 것을 특징으로 하는 것이다. 반도체 장치 본체는 반도체 소자의 표면 상에 돌기 전극의 선단부를 남기고 수지층이 형성되어 있기 때문에 이 수지층이 반도체 소자 및 돌기 전극을 보호하는 동시에 언더필 수지로서도 기능하게 된다. 또 인터포저는 반도체 장치 본체가 장착되는 동시에 이 반도체 장치 본체가 접속되는 배선 패턴이 베이스부재상에 형성된 구성이기 때문에 베이스 부재상에 있어서 임의의 배선 패턴을 형성할 수 있다. 이 배선 패턴에는 베이스 부재에 형성된 구멍을 거쳐서 외부 접속 단자가 접속된다. 이 때 상기한 바와같이 배선 패턴을 임의로 설정할 수 있기 때문에 배선 패턴을 둘러침으로써 반도체 장치 본체에 설비된 돌기 전극의 형성 위치에 불구하고 외부 접속 단자의 위치를 설정할 수 있다. 따라서 외부 접속 단자의 단자 레이 아웃의 자유도를 높일 수 있다. 또 이방성 도전막은 접착성 및 압압 방향에 대한 도전성을 갖고 있으므로 이 이방성 도전막을 사용하여 반도체 장치와 인터포저를 접합할 수 있다. 이때 이방성 도전막이 갖는 접착성에 의해서 반도체 장치 본체와 인터포저는 기계적으로 접합되고, 또 이방성 도전막이 갖는 이방성 도전성에 의해서 반도체 장치 본체와 인터포저는 전기적으로 접합(접속)된다. 이와같이 이방성 도전막은 접착성 및 도전성의 쌍방의 특성을 갖고 있기 때문에, 각 기능을 별개의 부재에 의해서 행하는 구성에 비해서 부품수 및 조립 공정수의 저감을 도모할 수 있다. 또 이방성 도전막은 가요성을 갖고, 반도체 장치 본체와 인터포저의 사이에 삽입 설치되어 있기 때문에 이 이방성 도전막은 완충막으로서 기능한다. 따라서 이방성 도전막에 의해서 반도체 장치 본체와 인터포저의 사이에 발생하는 응력을 완화할 수 있다.
또 본 발명에 의한 반도체 장치는 적어도 표면 상에 돌기 전극이 직접 형성되어 되는 반도체 소자와 상기 반도체 소자의 표면 상에 형성되는 동시에 상기 돌기 전극의 선단부를 남기고 상기 돌기 전극을 밀봉하는 수지층을 구비하는 반도체 장치와, 상기 반도체 장치 본체가 장착되는 동시에 상기 반도체 장치가 접속 되는 배선 패턴이 베이스 부재상에 형성된 인터포저와, 상기 반도체 장치 본체와 상기 인터포저의 사이에 삽입 설치되고, 상기 반도체 장치 본체를 상기 인터포저에 접착 고정하는 접착제와, 상기 반도체 장치 본체와 인터포저를 전기적으로 접속하는 도전성 부재와, 상기 베이스 부재에 형성된 구멍을 거쳐서 상기 배선 패턴과 접속되어 있는 동시에 상기 반도체 장치 본체의 탑재면과 반대측 면에 형성되는 외부 접속 단자를 구비하는 것을 특징으로 하는 것이다. 반도체 장치 본체는 반도체 소자의 표면 상에 돌기 전극의 선단부를 남기고 수지층이 형성되어 있기 때문에 이 수지층이 반도체 소자 및 돌기 전극을 보호하는 동시에 언더필 수지로서도 기능하게 된다. 또 인터포저는 반도체 장치 본체가 장착되는 동시에 이 반도체 장치 본체가 접속 되는 배선 패턴이 베이스 부재상에 형성된 구성이기 때문에 베이스 부재상에서 임의의 배선 패턴을 형성할 수 있다. 이 배선 패턴은 베이스 부재에 형성된 구명을 거쳐서 외부 접속 단자가 접속된다. 이 때 상기와 같이 배선 패턴을 임으로 설정할수 있기 때문에 배선 패턴을 둘러침으로써 반도체 장치 본체에 설비된 돌기 전극의 형성 위치에 불구하고 외부 접속 단자의 위치를 설정할 수 있다. 따라서 외부 접속 단자의 단자 레이아웃의 자유도를 높일 수 있다. 또 접착제는 반도체 장치 본체와 인터포저를 기계적으로 접합하고, 또 도전성 부재는 반도체 장치 본체와 인터포저를 전기적으로 접합(접속)한다. 이와 같이 반도체 장치 본체와 인터포저를 접합하는 때 행해지는 기계적 접합과 전기적 접합을 별개의 부재에 의해서 행함으로써 각 기능(기계적 접합 기능, 전기적 접합 기능)에 최적한 부재를 선정할 수 있다. 이것에 의해서 반도체 장치 본체와 인터포저의 기계적 접합 및 전기적 접합을 동시에 확실하게 행하는 것이 가능하여, 반도체 장치의 신뢰성을 향상시킬 수 있다.
또 접착제는 고화된 상태에서도 소정의 가요성을 갖고, 또 반도체 장치 본체와 인터포저의 사이에 삽입되어 설치되므로 이 접착제는 완충막으로서 기능한다. 따라서 접착제에 의해서 반도체 장치 본체와 인터포저 사이에 발생하는 응력을 완화할 수 있다.
상기 반도체 장치에 있어서, 상기 도전성 부재는 도전성 페이스트로 할 수있다. 이것에 의해서 간단히 도전성 페이스트를 반도체 소자의 돌기 전극 또는 인터포저의 배선 패턴에 도포하는 것만으로 도전성 부재의 설치를 행할 수 있기 때문에 반도체 장치의 조립 작업의 용이화를 도모할 수 있다. 또 도전성 페이스트의 도포 방법으로서는 주지의 기술인 전사법이나 인쇄법을 이용할 수 있어, 효율 좋게 도전성 부재의 설치 작업을 행할 수 있다.
또 상기 반도체 장치에 있어서, 상기 도전성 부재는 스터드 범프(stud bump)로 구성할 수 있다. 도전성 부재를 스터드 범프에 의해서 구성함으로써 반도체 소자의 돌기 전극과 인터포저의 배선 패턴은 스터드 범프를 거쳐서 접합되도록 되어, 전기적 접속을 확실하게 행할 수 있다.
또 상기 반도체 장치에 있어서, 상기 도전성 부재는 상기 배선 패턴과 일체적으로 형성되는 동시에 상기 접착제의 설치 위치를 우회하여 상기 돌기 전극에 접속하는 플라잉리드로 할 수 있다. 도전성 부재를 배선 패턴과 일체적으로 형성되는 동시에 접착제의 설치 위치를 우회하여 돌기 전극에 접속하는 플라잉 리드로 구성함으로써 플라잉 리드와 돌기 전극의 접속 위치에 있어서는 접착제가 개재하지 않기 때문에 플라잉 리드와 돌기 전극의 전기적 접속의 신뢰성을 향상시킬 수 있다. 또 플라잉 리드는 탄성을 갖고 있기 때문에, 접속시에 플라잉 리드는 탄성력을 갖고 돌기 전극에 압접된다. 이것에 의해서도 플라잉 리드와 돌기 전극의 전기적 접속의 신뢰성을 향상시킬 수 있다.
또 상기 반도체 장치에 있어서 적어도 상기 돌기 전극과 상기 플라잉 리드의 접속 위치를 수지 밀봉하는 구성으로 할 수 있다. 이것에 의해서 외력 인가등에의해서 플라잉 리드가 변형되는 것을 방지 할 수 있어, 반도체 장치의 신뢰성을 향상기킬 수 있다.
또 상기 반도체 장치에 있어서 상기 도전성 부재는 상기 돌기 전극의 형성 위치에 대응한 위치에 설치되고 그 상단부를 상기 반도체 장치의 돌기 전극에 접합하는 동시에 하단부를 상기 외부 접속 단자에 접합하는 접속핀과, 상기 접속 핀을 위치 맞춤하는 위치 맞춤부재로 구성할 수 있다. 접속핀의 상단부를 반도체 장치 본체의 돌기 전극에 접합하는 동시에 하단부를 인터포저에 설비한 외부 접속 단자에 접합함으로써 돌기 전극과 외부 접속 단자의 사이에는 접속핀이 개재된 구성으로 된다. 이 접속핀은 가요 가능한 구성이므로 예를 들어 가열시 등에 반도체 장치 본체와 인터포저의 사이에 열팽창률차에 기인하여 응력이 발생해도 이 응력은 접속 핀이 가요함으로써 흡수된다. 따라서 응력이 인가되어도 외부 접속 단자와 돌기 전극의 접속을 확실하게 유지할 수 있다. 또 접속핀은 위치 맞춤 부재에 의해서 돌기 전극의 형성 위치에 대응한 위치에 위치 맞춤되어 있기 때문에 실장시에 있어서 각각의 접속핀과 돌기 전극 또는 외부 접속 단자의 위치 맞춤 처리를 행할 필요가 없이 실장 작업을 용이하게 행할 수 있다.
또 상기 반도체 장치에 있어서, 상기 위치 맞춤 부재는 가요성 부재에 의해서 형성할 수 있다. 이것에 의해서 상기와 같이 접속 핀이 가요해도 위치 맞춤 부재는 이것에 추종하여 가요하기 때문에 반도체 장치 본체와 인터포저의 사이에 발생하는 응력을 위치 맞춤 부재에 의해서도 흡수할 수 있다.
또 본 발명에 의한 반도체 장치의 제조 방법은 반도체 소자의 적어도 표면상에 돌기 전극을 직접 형성하는 동시에 상기 반도체 소자의 표면 상에 상기 돌기 전극의 선단부를 남기고 수지층을 형성하여 반도체 장치 본체를 형성하는 반도체 장치 본체 형성 공정과, 베이스부재상에 상기 반도체 장치 본체가 접속되는 배선 패턴을 형성하는 동시에 상기 베이스 부재의 상기 돌기 전극 형성 위치에 대응하는 위치에 구멍을 형성하여 인터포저를 형성하는 인터포저 형성 공정과, 상기 반도체 장치 본체 또는 상기 인터포저의 적어도 한쪽에 도전성 부재를 설치하는 도전성 부재 설치 공정과, 상기 반도체 장치 본체와 상기 인터포저를 접착제를 거쳐서 접합하는 동시에 상기 도전성 부재에 의해서 상기 반도체 장치 본체와 상기 인터포저를 전기적으로 접속하는 접합 공정과, 상기 반도체 장치 본체의 탑재면과 반대측 면에 상기 베이스 부재로 형성된 구멍을 거쳐서 상기 배선 패턴과 접속되도록 외부 접속 단자를 형성하는 외부 접속 단자 형성 공정을 구비하는 것을 특징으로 한다. 반도체 장치 본체는 반도체 소자의 표면 상에 돌기 전극의 선단부를 남기고, 수지층이 형성되어 있으므로 이 수지층이 반도체 소자 및 돌기 전극을 보호하는 동시에 언더필 수지로서도 기능하게 된다. 또 인터포저는 반도체 장치 본체가 장착되는 동시에 이 반도체 장치 본체가 접속되는 배선 패턴이 베이스 부재상에 형성된 구성이므로 베이스 부재상에 있어서 임의의 배선 패턴을 형성할 수 있다. 이 배선 패턴에는 베이스 부재에 형성된 구멍을 거쳐서 외부 접속 단자가 접속된다. 이때 상기한 바와같이 배선 패턴을 임의로 설정할 수 있기 때문에 배선 패턴을 둘러침으로써 반도체 장치 본체에 설비된 돌기 전극의 형성 위치에 관계없이 외부 접속 단자의 위치를 설정할 수 있다. 따라서 외부 접속 단자의 단자 레이 아웃의 자유도를 높일수 있다. 또 접착제는 반도체 장치 본체와 인터포저를 기계적으로 접합하고, 또 도전성 부재는 반도체 장치 본체와 인터포저를 전기적으로 접합(접속)한다. 이와같이 반도체 장치 본체와 인터포저를 접합할 때에 행해지는 기계적 접합과 전기적 접합을 별개의 부재에 의해서 행함으로써 각 기능(기계적 접합 기능, 전기적 접합 기능)에 최적인 부재를 선정할 수 있다. 이것에 의해서 반도체 장치 본체와 인터포저의 기계적 접합 및 전기적 접합을 동시에 확실히 행할 수 있게 되어 반도체 장치의 신뢰성을 향상시킬 수 있다. 또 접착제는 고화된 상태에 있어서도 소정의 가요성을 갖고, 또 반도체 장치 본체와 인터포저 사이에 삽입되어 설치되므로 이 접착제는 완충막으로서 기능한다. 따라서 접착제에 의해서 반도체 장치 본체와 인터포저의 사이에 발생하는 응력을 완화할 수 있다.
실시예
다음에 본 발명의 실시 형태에 대해서 도면과 함께 설명한다.
도 1 내지 도 8은 본 발명의 제1 실시예인 반도체 장치의 제조 방법을 제조 수순에 따라서 나타내고 있고, 또 도 9는 본 발명의 제1 실시예인 반도체 장치의 제조 방법에 의해서 제조 되는 반도체 장치(10)를 나타내고 있다.
우선 도 9a 및 도 9b를 이용하여 도 1 내지 도 8에 나타낸 제조 방법에 의해서 제조되는 본 발명의 제1 실시예가 되는 반도체 장치(10)에 대해서 설명한다. 반도체 장치(10)는 대략 반도체 소자(11), 돌기 전극으로 되는 범프(12) 및 수지층(13)등으로 되는 매우 간단한 구성으로 되어 있다.
반도체 소자(11)(반도체 칩)는 반도체 기판에 전자 회로가 형성된 것이고,그 실장측의 면에는 다수의 범프(12)가 설치되어 있다. 범프(12)는 예를 들어 땜납 볼을 전사법을 이용하여 설치된 구성으로 되어 있고, 외부 접속 전극으로서 기능하는 것이다. 본 실시예에서는 범프(12)는 반도체 소자(11)에 형성되어 있는 전극 패드(도시하지 않음)에 직접 설치된 구성으로 되어 있다.
또 수지층(반점으로 나타냄)은 예를 들어 폴리 이미드, 에폭시(PPS, PEK, PES, 및 내열성 액정 수지등의 열가소성 수지)등의 열가소성 수지로 되고, 반도체 소자(11)의 범프 형성 측면의 전면에 걸쳐서 형성되어 있다. 따라서 반도체 소자(11)에 설치되어 있는 범프(12)는 이 수지층(13)에 의해서 밀봉된 상태이나 범프(12)이 선단부는 수지층(13)으로부터 노출하도록 구성되어 있다. 즉 수지층(13)은 선단부를 남기고 범프(12)를 밀봉하도록 반도체 소자(11)에 형성되어 있다.
상기 구성으로 된 반도체 장치(10)는 그 전체적인 크기가 대략 반도체칩(11)의 크기와 같고, 소위 칩사이즈 패키지 구조가 된다. 따라서 반도체 장치(10)는 최근에 특히 요구 되고 있는 소형화의 요구에 충분히 대응할 수 있다.
또 상기한 바와같이 반도체 장치(10)는 반도체 소자(11) 상에 수지층(13)이 형성된 구성으로 되어 있고, 또 이 수지층(13)은 선단부를 남기고 범프(12)를 밀봉한 구조로 되어 있다. 이 때문에 수지층(13)에 의해서 정교한 범프(12)가 지지되어 있고, 따라서 이 수지층(13)은 종래 사용되고 있는 언더필 수지(6)(도 78 참조)와 동일한 기능을 거둘수 있다.
즉 수지층(13)에 의해서 반도체 소자(11), 범프(12), 실장 기판(14), 범프(12)와 접속 전극(15)의 접합 부위, 및 범프(12)와 반도체 소자(11)의 접합 부위의 파괴를 방지할 수 있다.
도 9b는 반도체 장치(10)를 실장 기판(14)에 실장하는 방법을 설명하기 위한 도면이다. 반도체 장치(10)를 실장 기판(14)에 실장함에는 실장 기판(14)에 형성되어 있는 접속 전극(15)과 범프(12)를 위치 맞춤한 후에 실장을 행한다.
이 때 실장 처리전에 있어서, 반도체 장치(10)에는 수지층(13)이 미리 반도체 소자(11)에 형성된 구성으로 되어 있다. 따라서 반도체 장치(10)를 실장 기판(14)에 실장 처리하는 때, 언더필 수지를 반도체 소자(11)와 실장 기판(14) 사이에 충전 처리할 필요가 없어 지고, 이것에 의해서 실장 처리를 용이하게 할 수 있다.
또 반도체 장치(10)를 실장 기판(14)에 실장할 때 땜납 범프(12)를 접속 전극(15)에 접합하기 위해서 가열 처리를 행하나, 반도체 소자(11)에 설치된 범프(12)는 수지층(13)에 의해서 지지되어 있기 때문에 반도체 소자(11)와 실장 기판(14) 사이에 열팽창차가 발생해도 확실하게 실장처리를 행할 수 있다.
또 반도체 장치(10)를 실장 기판(14)에 실장한 후에 열이 인가된 경우에도, 반도체 소자(11)와 실장 기판(14)의 열팽창차가 발생해도, 수지층(13)에 의해서 범프(12)가 지지되어 있기 때문에 범프(12)와 접속 전극(15) 사이에 박리가 발생하지는 않는다. 따라서 반도체 장치(10)의 실장에서의 신뢰성을 향상시킬 수 있다.
이어서 상기 구성으로 된 반도체 장치(10)의 제조 방법(제1 실시예에 의한 제조 방법)에 대해서 도 1 내지 도 8을 이용하여 설명한다.
반도체 장치(10)는 대략, 반도체 소자 형성 공정, 범프(12) 형성 공정, 수지밀봉 공정, 돌기 전극 노출 공정, 및 분리 공정등을 실시함으로써 형성된다. 이 각 공정 중, 반도체 소자 형성 공정은 기판에 대해 엑시머 레이저 기술등을 이용하여 회로 형성을 행하는 공정이고, 또 범프 형성 공정은 전사법등을 이용하여 회로 형성된 반도체 소자(11) 상에 범프(12)를 형성하는 구성이다.
이 반도체 소자 형성 공정 및 범프 형성 공정은 주지의 기술을 이용하여 실시되는 것이고, 본원 발명의 요부는 수지 밀봉 공정 이후이기 때문에 이하의 설명에서는 수지 밀봉 공정 이후의 각 공정에 대해서만 설명하기로 한다.
도 1 내지 도 5는 수지 밀봉 공정을 나타내고 있다.
수지 밀봉 공정은 기판 장착 공정, 수지층 형성 공정, 및 이형 공정으로 더 세분화 된다. 수지 밀봉 공정이 개시되면, 우선 도 1에 나타낸 바와같이 반도체 소자 형성 공정 및 범프 형성 공정을 거침으로써 다수의 반도체 소자(11)가 형성된 기판(16)(웨이퍼)을 반도체 장치 제조용 금형(20)에 장착한다.
여기서 본 발명의 제1 실시예가 되는 반도체 장치 제조용 금형(20)(이하 간단히 금형(20)이라 함)의 구조에 대해서 설명한다.
금형(20)은 대략 상형(21)과 하형(22)으로 구성되어 있다. 이 상형(21) 및 하형(22)에는 동시에 도시하지 않은 히터가 내설되어 있고, 후술하는 밀봉 수지(35)를 가열 용융할 수 있는 구성으로 되어 있다.
상형(21)은 도시하지 않은 승강장치에 의해서 도면 중 화살표(Z1, Z2) 방향으로 승강 동작하는 구성으로 되어 있다. 또 상형(21)의 하면은 캐비티 면(21a)으로 되어 있고, 이 캐비티 면(21a)은 평탄면으로 되어 있다. 따라서 상형(21)의 형상은 매우 간단한 형상으로 되어 있어 저가로 상형(21)을 제조할 수 있다.
한편 하형(22)은 제1 하형 반체(23)와 제2 하형 반체(24)로 구성되어 있다. 제1 하형 반체(23)는 상기한 기판(16)의 형상에 대응한 형상으로 되어 있고, 구체적으로는 기판(16)의 직경 칫수보다 약간 큰 직경 칫수로 설정되어 있다. 기판(16)은 이 제1 하형 반체(23)의 상면에 형성된 캐비티 면(25)에 장착된다. 본 실시예에서는 이 제1 하형 반체(23)는 고정된 구성으로 되어 있다.
또 제2 하형 반체(24)는 제1 하형 반체(23)를 둘러 싸도록 대략 환상 형상으로 되어 있다. 이 제2 하형 반체(24)는 도시하지 않은 승강장치에 의해서 제1 하형 반체(23)에 대해서 도면중 화살표(Z1, Z2) 방향으로 승강 동작하는 구성으로 되어 있다. 또 제2 하형 반체(24) 내주벽은 캐비티 면(26)으로 되어 있고, 이 캐비티 면(26)의 상부 소정 범위에는 이형성을 향상시키는 면에 경사면(27)이 형성되어 있다.
수지 밀봉 공정의 개시 직후의 상태에서는 도 1에 나타낸 바와같이 제2 하형 반체(24)는 제1 하형 반체(23)에 대해서 Z2 방향으로 상향 이동한 상태로 되어 있고 따라서 상기한 기판(16)은 제1 및 제2의 하형 반체(23, 24)가 협동하여 형성하는 요부(캐비티) 내에 장착된다. 이때 기판(16)은 범프(12)가 형성된 면이 상측이 되도록 장착되고, 따라서 장착 상태에 있어서 기판(16)에 형성된 범프(12)는 상형(21)과 대향한 상태로 되어 있다.
상기한 바와같이 하형(22)에 기판(16)을 장착하면, 이어서 상형(21)의 하부에 필름(30)을 꾸부러짐 없는 상태로 설치하는 동시에 기판(16)의 범프(12) 위에밀봉 수지(35)를 재치한다.
필름(30)은 예를 들어 폴리 이미드, 염화비닐, PC, Pet, 정분해성 수지, 합성지등의 종이, 금속박, 또는 이들의 복합재를 사용하는 것이 가능하고, 후술하는 수지 성형시에 인가되는 열에 의해서 열화하지 않는 재료가 선정되어 있다. 또 본 실시예에서 사용되는 필름(30)은 상기한 내열성에 더하여 소정의 탄성을 갖는 재료가 선정되어 있다. 여기서 말하는 소정의 탄성이라함은 후술하는 밀봉시에 있어서, 범프(12)의 선단부가 필름(30) 내로 밀려 들어가는 것이 가능한 정도의 탄성을 말한다.
한편 밀봉 수지(35)는 예를 들어 폴리 이미드, 에폭시(PPS, PEEK, PES 및 내열성 액정 수지등의 열가소성 수지)등의 수지이고, 본 실시예에 있어서는 이 수지를 원주형상으로 형성한 구성의 것을 사용하고 있다. 또 밀봉 수지(35)의 재치 위치는 도 2(하형(22)의 평면도임)에 나타낸 바와 같이 기판(16)의 대략 중앙 위치에 선정되어 있다. 이상은 기판 장착 공정의 처리이다.
또 상기한 기판 장착 공정에서, 필름(30)을 설치하는 타이밍은 하형(22)에 기판(16)을 장착한 후에 한정되는 것은 아니고, 하형(22)에 기판(16)을 장착하기 전에 미리 필름(30)을 설치해 놓는 구성으로 해도 좋다.
상기한 바와같이 기판 장착 공정이 종료하면, 이어서 수지층 형성 공정이 실시 된다. 수지층 형성 공정이 개시되면, 금형(20)에 의한 가열에 의해서 밀봉 수지(35)가 용융하는 온도 까지 승온된 것을 확인한 후에(또 밀봉 수지(35)의 높이 가 충분히 작은 경우에는 확인할 필요가 없음), 상형(21)이 Z1 방향으로 가동된다.
상형(21)이 Z1 방향으로 가동함으로써 우선 상형(21)이 제2 하형 반체(24)의 상면과 맞닿는다. 이 때 상기한 바와 같이 상형(21)의 하부에는 필름(30)이 설치되어 있기 때문에 상형(21)이 제2 하형 반체(24)와 맞닿는 시점에서 도 3에 나타낸 바와같이 필름(30)은 상형(21)과 제2 하형 반체(24)의 사이에 클램프된 상태가 된다. 이 시점에서 금형(20)내에는 상기한 각 캐비티 면(24a, 25, 26)에 의해서 둘러 싸여진 캐비티(28)가 형성된다.
또 밀봉 수지(35)는 Z1 방향으로 움직이는 상형(21)에 의해서 필름(30)을 거쳐서 압축 가압되고 또 밀봉 수지(35)가 용융할 수 있는 온도까지 승온되어 있기 때문에 동도면에 나타낸 바와 같이 밀봉 수지(35)는 기판(16) 상에 어느 정도 넓은 상태가 된다.
상형(21)이 제2 하형 반체(24)와 맞닿으면 그 후에는 상형(21) 및 제2 하형반체(24)는 필름(30)을 클램프한 상태를 유지하면서 일체적으로 Z1 방향으로 하향 이동을 행한다. 즉 상형(21) 및 제2 하형 반체(24)는 동시에 Z1 방향으로 가동하다.
이것에 대해서 하형(22)을 구성하는 제1 하형 반체(23)는 고정된 상태를 유지하기 때문에 캐비티(28)의 용적은 상형(21) 및 제2 하형 반체(2)의 Z1방향의 움직임에 따라 감소하고 따라서 밀봉 수지(35)는 캐비티(28) 내에서 압축되면서 수지 성형되게 된다(이 수지 성형법을 압축 성형법이라 함).
구체적으로는 기판(16)의 중앙에 탑재된 밀봉 수지(35)는 가열에 의해서 연화되어 있고, 또 상형(21)의 하향 이동에 의해서 압축 되기 때문에 밀봉 수지(35)는 상형(21)에 의해서 눌려 넓혀져 중앙 위치에서 외주를 향해서 진행해 간다. 이것에 의해서 기판(16)에 설치 되어 있는 범프(12)는 중앙 위치로부터 순차 외측을 향해서 밀봉 수지(35)로 밀봉되어 간다.
이 때 상형(21) 및 하형 반체(24)의 가동 속도가 빠르면 압축 성형에 의한 압축압이 높아져, 범프(12)에 손상이 발생함이 생각되고, 또 상형(21) 및 제2 하형 반체(24)의 가동 속도가 지연되면 제조 효율등의 저하가 발생한다. 따라서 상형(21) 및 제2 하형 반체(24)의 가동 속도는 상기한 상반하는 문제점이 동시에 발생하지 않는 가동 속도로 선정되어 있다.
상기한 상형(21) 및 제2 하형 반체(24)의 하향 이동은 클램프된 필름(30)이 기판(16)에 형성된 범프(12)에 압접되는 상태가 될 때까지 행해진다. 또 필름(30)이 범프(12)에 압접된 상태에서 밀봉 수지는 기판(16)에 형성된 모든 범프(12) 및 기판(16)을 밀봉하도록 구성되어 있다. 도 4는 수지층 형성 공정이 종료된 상태를 나타내고 있다. 수지층 형성 공정이 종료한 상태에서는 필름(30)이 기판(16)을 향해 압접 되어 있기 때문에 범프(12)의 선단부는 필름(30)으로 밀려 들어가는 상태가 된다. 또 밀봉 수지가(35)가 기판(16)의 전면에 설치됨으로써 범프(12)를 밀봉하는 수지층(13)이 형성된다.
또 밀봉 수지(35)의 수지량은 미리 계량되어 있고, 도 4에 나타낸 수지층 형성 공정이 종료한 시점에서 수지층(13)의 높이가 범프(12)의 높이와 대략 동일하게 되도록 설정되어 있다. 이와같이 밀봉 수지(35)의 수지량을 미리 과부족이 없는 적정략으로 계량하여 둠으로써 수지층 형성 공정에 있어서 금형(20)으로부터 잉여의 수지(35)가 유출하거나 역으로 수지(35)가 작아 범프(12) 및 기판(16)을 확실하게 밀봉할수 없게 되는 문제점을 방지할 수 있다.
수지층 형성 공정이 종료하면 이어서 이형 공정이 실시된다. 이 이형 공정에서는 우선 상형(21)을 Z2 방향으로 이동시킨다. 이 때 수지층(13)이 제2 하형 반체(24)로 형성된 경사부(27)와 맞닿는 위치는 고착된 상태로 되어 있기 때문에 기판(16) 및 수지층(13)은 하형(22)에 지지된 상태로 되어 있다. 이 때문에 상형(21)을 Z2 방향으로 이동시킨 경우에 상형(21)만이 필름(30)으로부터 이탈하여 상향 이동하게 된다.
이어서 제2 하형 반체(24)를 제1 하형 반체(23)에 대해서 Z1방향으로 약간량 가동시킨다. 도 5의 중심선에서 좌측은 상형(21)이 상향 이동하고, 또 제2 하형 반체(24)는 약간량 Z1 방향으로 이동시킨 상태를 나타내고 있다. 이와같이 제2 하형 반체(24)를 제1 하형 반체(23)에 대해서 Z1 방향으로 가동시킴으로써 상기한 경사부(27)와 수지층(13)을 이간시킬 수 있다.
이와같이 경사부(27)와 수지층(13)이 이간하면, 이어서 제2 하형 반체(24)는 Z2 방향으로 가동을 개시한다. 이것에 의해서 제2 하형 반체(24)의 상면은 필름(30)과 맞닿는 동시에 경사부(27)는 수지층(13)의 측벽과 맞닿고 따라서 제2 하형 반체(24)의 상향 이동에 따라서 기판(16)을 Z2 방향을 향해서 이동 가압한다.
필름(30)은 수지층(13)과 고착된 상태를 유지하고 있기 때문에 필름(30)이 가동 가압됨으로써 수지층(13)이 형성된 기판(16)은 제1 하형 반체(23)로부터 이탈한다. 이것에 의해서 도 5의 중심선으로부터 우측에 나타낸 바와 같이 수지층(13)이 형성된 기판(16)이 금형(20)으로부터 이형된다.
또 도 5에 나타낸 예에서는 제1 하형 반체(23)와 수지층(13)이 고착된 부분이 존재하나 이 고착 영역은 좁기 때문에 고착력이 약하고, 따라서 제2 하형 반체(24)가 Z2 방향으로 이동함으로써 수지층(13)이 형성된 기판(16)을 제1 하형 반체(23)로부터 확실하게 이형시킬 수 있다.
상기한 바와 같이 본 실시예에 의한 수지 밀봉 공정에서는 수지층(13)은 수지층 형성 공정에 있어서 금형(20)을 이용하여 압축 성형된다. 또 수지층(13)으로 되는 밀봉 수지(35)는 종래(도 78 참조)와 같이 반도체 장치(1)와 실장 기판(5) 사이의 좁은 장소에 충전되지 않아 기판(16)의 범프(12)가 설치된 면상에 재치되어 몰드 성형된다.
이 때문에 수지층(13)을 기판(16)의 범프(12)가 형성되어 있는 면전체에 걸쳐서 확실하게 형성할 수 있고, 또 대략 범프(12)의 높이와 같은 좁은 부분에 확실하게 수지층(13)을 형성하는 것이 가능하게 된다. 이것에 의해서 기판(16)에 형성되어 있는 모든 범프(12)는 수지층(13)에 의해서 확실히 밀봉되므로 수지층(13)에 의해서 모든 범프(12)를 확실하게 지지하는 것이 가능하게 된다. 따라서 도 9를 사용하여 설명한 가열시에 있어서 범프(12)와 실장 기판(14)의 접합부에 있어서의 파괴를 확실하게 방지할 수 있어, 반도체 장치(10)의 신뢰성을 향상시킬 수 있다.
또 상기한 바와같이 금형(20)을 구성하는 하형(22)은 고정된 제1 하형 반체(23)와 이 제1 하형 반체(23)에 대해서 승강 가능한 구성으로 된 제2 하형 반체(24)에 의해서 구성되어 있다. 이 때문에 수지층(13)을 형성한 후에 제1 하형반체(23)에 대해서 제2 하형 반체(24)를 승강 동작 시킴으로써 금형(20)에 이형기능을 갖게할 수 있어, 수지층(13)이 형성된 기판(16)을 용이하게 금형(20)으로부터 꺼낼 수 있다.
상기한 수지 밀봉 공정이 종료하면, 이어서 돌기 전극 노출 공정이 실시된다. 도 6 및 도 7은 돌기 전극 노출 공정을 나타내고 있다. 수지 밀봉 공정이 종료한 시점에서는 도 6에 나타낸 바와 같이 필름(30)은 수지층(13)과 고착한 상태로 되어 있다. 또 필름(30)은 탄성 가능한 재료에 의해서 구성되어 있으므로 수지층(13)이 형성된 상태에서 범프(12)의 선단부는 필름(30)으로 밀려 들어간 상태로 되어 있다. 즉 범프(12)의 선단부는 수지층(13)으로 덮여져 있지 않는 상태로 되어 있다(이 상태를 도 6(b)에 확대하여 나타냄).
본 실시예에 의한 돌기 전극 노출 공정에서는 도 7(a)에 나타낸 바와같이 수지층(13)에 고착된 필름(30)을 수지층(13)으로 부터 박리하는 처리를 행한다. 이와같이 필름(30)을 수지층(13)으로부터 박리함으로써 도 7(b)에 확대하여 나타낸 바와 같이 필름(30)으로 밀려 들어간 상태로 되어 있는 범프(12)의 선단부는 수지층(13)으로부터 노출하게 된다. 따라서 이 노출된 범프(12)의 선단부를 이용하여 실장처리를 행하는 것이 가능하게 된다.
이와같이 본 실시예에 의한 돌기 전극 노출 공정은 단지 필름(30)을 수지층(13)으로부터 박리하는 것만의 간단한 처리이다. 이 때문에 용이하고 또 효율 좋게 돌기 전극 노출 처리를 행할 수 있다.
또 상기한 바와 같이 필름(30)을 금형(20)에 장착할 때, 필름(30)은 꾸부러짐이 없도록 설치되어 있고, 또 상형(21) 캐비티 면(24a)은 평탄한 형상으로 되어 있다. 또 필름(30)은 균일한 품질을 갖고 있고 그 전면에서 균일한 탄성 특성을 갖고 있다. 따라서 수지 밀봉 공정에서 범프(12)가 필름(30)으로 밀려 들어 갈 때 그 밀려 들어가는 량은 균일하게 된다.
이것에 의해서 돌기 전극 노출 공정에서 필름(30)을 수지층(13)으로부터 박리한 때 수지층(13)으로부터 노출하는 범프(12)의 노출량은 균일하게 되고, 반도체 장치(10)의 품질의 일정화 및 실장시에 있어서의 접속 전극(15)의 접합성의 균일화를 도모할 수 있다.
또 상기한 설명에서는 돌기 전극 노출 공정에서 필름(30)을 수지층(13)으로부터 박리한 때, 수지층으로터 완전히 범프(12)가 노출하는 구성을 나타내나, 필름(30)을 박리한 상태에서 범프(12)의 선단이 매우 얇긴 하나 수지막(밀봉 수지(35))으로 덮인 구성으로 해도 좋고, 이 구성으로 함으로써, 수지막은 유연한 성질을 갖는 범프(12)의 상단부를 보호하기 때문에 범프(12)가 외기와 접촉함으로써 산화가 발생하는 등의 열화를 방지할 수 있다.
또 범프(13)를 실장 기판에 실장할 때는 이 수지막은 불필요하게 되므로 제거할 필요가 있다. 이 수지막을 제거하는 타이밍은 실장 기판에 실장하기 전이면 어느 타이밍에서 행해도 좋다.
상기한 돌기 전극 노출 공정이 종료하면 이어서 분리 공정이 실시된다.
도 8은 분리 공정을 나타내고 있다. 동 도면에 나타낸 바와 같이 분리 공정에서는 기판(16)을 반도체 소자(11) 마다 다이서(Dicer)(29)를 이용하여수지층(13)과 함께 절단한다. 이것에 의해서 앞에 설명한 도 9에 나타내는 반도체 장치(10)가 제조된다.
또 다이서(29)를 이용한 다이싱 처리는 반도체 장치의 제조 공정에서 일반적으로 채용되고 있는 것이고, 특히 곤란함을 수반하는 것은 아니다. 또 기판(16)에는 수지층(13)이 형성되어 있으나 다이서(29)는 수지층(13)도 충분히 절단할 수 있는 능력을 갖고 있다.
이어서 도 10을 이용하여 본 발명의 제2 실시예인 반도체 장치의 제조 방법 및 본 발명의 제2 실시예인 반도체 장치 제조용 금형(20A)(이하 간단히 금형(20A)이라함)에 대해서 설명한다. 또 도 10에 있어서 우선 도 1 내지 도 9를 사용하여 설명한 제1 실시예에 의한 구성과 동일한 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
우선 본 실시예에 의한 금형(20A)에 대해서 설명한다.
본 실시예에 의한 금형(20A)도 대략, 상형(21)과 하형(22A)으로 구성되어 있다. 상형(21) 및 하형(22A)을 구성하는 제1 하형 반체(23)는 제1 실시예로 나타낸 것과 동일한 구성으로 되어 있다. 그러나 본 실시예에서는 제2 하형 반체(24A)에 잉여 수지를 제거하는 잉여 수지 제거기구(40)를 구비한 것을 특징으로 하는 것이다.
잉여 수지 제거 기구(40)는 대략 개구부(41), 포트부(42) 및 압력 제어 로드(43)등으로 구성되어 있다. 개구부(41)는 제2 하형 반체(24A)로 구성된 경사부(27)의 일부에 형성된 개구이고, 이 개구부(41)는 포트부(42)와 연통한 구성으로되어 있다.
포트부(42)는 실린더 구조를 갖고 있고, 이 포트부(42)의 내부에는 피스톤 구조로 된 압력 제어 로드(43)가 슬라이딩 가능하게 장착되어 있다. 이 압력 제어 로드(43)는 도시하지 않은 구동 기구에 접속되어 있고, 도면중 화살표(Z1, Z2) 방향으로 제2 하형 반체(24A)에 대해서 승강 동작 가능한 구성으로 되어 있다.
이어서 상기 구성으로 된 잉여 수지 제거 기구(40)를 구비한 금형(20A)을 사용하여 실시된다. 본 발명의 제2 실시예에 의한 반도체 장치의 제조 방법에 대해서 설명한다. 또 제2 실시예에서는 반도체 제조 공정 중 수지 밀봉공정에 특징을 갖기 때문에 이 수지 밀봉 공정에 대해서만 설명한다.
본 실시예에 의한 수지 밀봉 공정이 개시되면 기판 장착 공정이 실시된다. 기판 장착 공정에서는 도 10a에 나타낸 바와같이 기판(16)을 금형(20A)에 장착한다.
동 도면에 나타낸 바와 같이 수지 밀봉 공정의 개시 직후의 상태에서는 제2 하형 반체(24A)는 제1 하형 반체(23)에 대해서 Z2 방향으로 가동한 상태로 되어 있고, 또 잉여 수지 제거 기구(40)를 구성하는 압력 제어 로드(43)는 Z2 방향의 정위치로이동한 상태로 되어 있다.
상기한 바와 같이 하형(22A)에 기판(16)을 장착하면, 이어서 상형(21)의 부분(24a)에 필름(30)을 설치하는 동시에 기판(16) 또는 기판(16)의 범프(12) 상에 밀봉 수지(35)를 재치한다.
상기한 기판 장착 공정이 종료하면 이어서 수지층 형성 공정이 실시된다.수지층 형성 공정이 개시되면 상형(21)은 Z1방향으로 가동 되고, 이것에 의해서 도 10b에 나타낸 바와 같이 상형(21)과 제2 하형 반체(24A)는 맞닿아 필름(30)은 클램프된 상태가 된다.
이 시점에서 금형(20A) 내에는 각 캐비티 면(24a, 25, 26)에 의해서 둘러 싸여진 캐비티 면(28)이 형성되나 상기한 잉여 수지 제거 기구(40)를 형성하는 개구부(41)는 이 캐비티(28)에 개구된 상태로 되어 있다.
상형(21)이 제2 하형 반체(24A)와 맞닿으면 그 후에는 상형(21) 및 제2 하형 반체(24A)는 필름(30)을 클램프한 상태를 유지하면서 일체적으로 Z1 방향으로 가동을 행한다. 이것에 의해서 수지(35)는 캐비티(28) 내에서 압축되면서 수지 형성된다.
이 때 범프(12)에 대한 손상의 발생을 방지하고, 또 캐비티(28)의 전 영역에 적정하게 수지(35)를 충전하기 위해서는 상형(21) 및 제2 하형 반체(24A)의 Z1 방향 속도를 적정한 가동 속도로 선정할 필요가 있음은 전술한 바와 같다. 상형(21) 및 제2 하형 반체(24A)의 Z1 방향 속도를 적정화 하는 것은 환언하면 캐비티(28)내에 있어서의 수지(35)의 압축 압력을 적정화하는 것과 등가이다.
본 실시예에서는 금형(20A)에 잉여 수지 제거 기구(40)를 구비함으로써 상형(21) 및 제2 하형 반체(24A)의 Z1 방향 속도에 더하여 압력 제어 로드(43)를 구동함으로써도 수지(35)의 압축 압력을 제어할 수 있는 구성으로 되어 있다. 따라서 압력 제어 로드(43)가 Z2 방향으로 작용하는 힘을 작게 함으로써 캐비티(28)내에 있어서의 밀봉 수지(35)의 압력은 낮아지고, 또 압력 제어 로드(43)가 Z2 방향으로 작용하는 힘을 크게 함으로써 캐비티(28) 내의 밀봉 수지(35)의 압력은 높아진다.
예를 들어 밀봉 수지(35)의 수지량이 형성하도록 하는 수지층(13)의 용량 보다도 많고, 잉여 수지에 의해서 캐비티(28)내의 압력이 상승한 경우에는 적정한 수지 형성이 행해지지 않게 될 우려가 있으나 이와 같은 경우에는 도 10c에 나타낸 바와 같이 잉여 수지 제거 기구(40)의 압력 제어 로드(43)를 Z1 방향으로 하향 이동시킴으로써 잉여 수지를 개구부(41)를 거쳐서 포트부(42) 내에서 제거할 수 있다
따라서 잉여 수지 제거 기구(40)를 구비함으로써 수지층(13)의 형성시에 잉여 수지의 제거 처리를 동시에 행할 수 있어, 항상 미리 정해진 압축력으로 수지 성형하는 것이 가능하게 되고, 수지층(13)의 형성을 적정하게 행할 수 있다. 잉여 수지가 금형(20A)으로부터 누설하는 것을 방지할 수 있는 동시에 밀봉 수지(35)의 계량 정밀도는 제1 시시예에 비해서 낮게해도 상관없기 때문에 밀봉 수지(35)의 계량의 용이화를 도모할 수 있다.
수지층 형성 공정이 종료하여 수지층(13)이 형성되면, 이어서 이형 공정이 실시된다. 이 이형 공정에 있어서의 금형(20A)의 동작은 기본적으로는 제1 실시예와 동일하다. 즉 먼저 상형(21)을 Z2 방향으로 가동시키는 동시에 제2 하형 반체(24A)를 제1 하형 반체(23)에 대해서 Z1 방향으로 약간량 가동시킨다.
도 10d의 중심선에서 좌측은 상형(21)이 Z2 방향으로 가동하고, 또 제2 하형 반체(24A)가 약간량 Z1방향으로 가동된 상태를 나타내고 있다. 이와같이 제2 하형 반체(24A)를 제1 하형 반체(23)에 대해서 Z1 방향으로 가동시킴으로써 상기한 경사부(27)와 수지층(13)을 이간시킬 수 있다.
또 본 실시예의 경우에는 잉여 수지 제거 기구(40)를 구비함으로써 개구부(41)의 형성 위치의 잉여 수지를 제거함으로써 버(Burr)가 발생할 우려가 있으나, 이 버(burr)도 제2 하형 반체(24A)가 Z1 방향으로 가동함으로써 제거할 수 있다.
이와같이 경사부(27)와 수지층(13)이 이간하면 이어서 제2 하형 반체(24A)는 Z2 방향으로 가동을 개시하고 이것에 의해서 제2 하형 반체(24A)의 상면은 필름(30)에 맞닿는 동시에 경사부(27)는 재차 수지층(13)과 맞닿고, 기판(16)은 금형(20A)으로부터 이간하는 방향으로 이동 가압된다. 이것에 의해서 도 10d의 중심선에서 우측에 나타낸 바와 같이 수지층(13)이 형성된 기판(16)은 금형(20A)으로부터 이형된다.
또 본 실시예에 의한 제조 방법에서는 수지 형성시에 있어서 캐비티(28)내의 압력을 미리 정한 압력으로 제어할 수 있기 때문에 수지(35) 내에 공기가 잔류하여 수지층(13)에 기포(보이드)가 발생하는 것을 방지할 수 있다. 이제 가령 수지층(13)에 기포가 발생한 경우를 상정하면, 가열 처리시에 이 기포가 팽창하여 수지층(13)에 크랙등의 손상이 발생할 우려가 있다.
그런데 상기한 바와같이 잉여 수지 제거 기구(40)를 구비함으로써 수지층(13)에 기포가 발생하는 것을 방지할 수 있기 때문에 가열시에 수지층(13)에 손상이 발생할 우려가 없어 반도체 장치(10)의 신뢰성을 향상시킬 수 있다.
이어서 본 발명의 제3 및 제4 실시예에 의한 반도체 장치의 제조 방법에 대해서 설명한다.
도 11은 본 발명의 제3 실시예에 의한 반도체 장치의 제조 방법을 나타내고 있고 또 도 12는 본 발명의 제4 실시예에 의한 반도체 장치의 제조방법을 나타내고 있다. 또 도 11에 있어서 도 1 내지 도 9를 이용하여 설명한 제1 실시예에 의한 구성과 동일한 구성에 대해서는 동일한 부호를 붙이고 그 설명을 생략하고, 또 도 12에 있어서, 도 10을 이용하여 설명한 제2 실시예에 의한 구성과 동일 구성에 대해서 는 동일 부호를 붙이고 그 설명은 생략한다.
제3 및 제4 실시예에 의한 제조 방법은 필름(30)을 사용하지 않고 수지층(13)을 형성한 것을 특징으로 하고 있는 것이다. 이 때문에 도 11a 및 도 12a에 나타낸 바와같이 상기한 제1 및 제2 실시예와 달리 기판 장착 공정에 있어서는 상형(21)의 부분(24a)에 필름(30)은 설치되지 않는다.
따라서 기판 장착 공정에 이어 실시되는 수지층 형성 공정에서는 도 11b, 도 11c 및 도 12b, 도 12c에 나타낸 바와 같이 상형(21)이 직접 밀봉 수지(35)를 압압하여 압축 성형을 행하게 된다. 그런데 상형(21)의 캐비티면(24a)은 평탄면으로 되어 있으므로 양호한 상태에서 수지층(13)의 성형 처리를 행할 수 있다. 또 박리 공정에 있어서의 처리는 상기한 제1 또는 제2 실시예의 처리와 동일하기 때문에 그 설명은 생략한다.
상기한 바와 같이 필름(30)을 설치하지 않는 구성이어도 수지층(13)을 형성할 수 있다. 단 제3 및 제4 실시예에 의한 제조 방법에서는 필름(30)을 구비하지 않기 때문에 수지층(13)이 형성된 상태에서 범프(12)는 완전히 수지층(13)에 매설된 상태가 된다.
이 때문에 수지 밀봉 공정을 종료한 후에 실시되는 돌기 전극 노출 공정에서 범프(12)의 선단부만을 노출 시키기 위한 처리가 별도로 필요하게 된다. 또 이 범프(12)의 선단부만을 노출 시키기 위한 처리에 대해서는 설명의 편의상 후술한다.
이어서 본 발명의 제5 실시예인 반도체 장치의 제조 방법을 설명한다.
도 13 및 도 14는 본 발명의 제5 실시예인 반도체 장치의 제조방법을 나타내고 있다. 또 도 13 및 도 14에 있어서 도 1 내지 도 9를 사용하여 설명한 제1 실시예에 의한 구성과 동일한 구성에 대해서는 동일한 부호를 붙이고 그 설명은 생략한다.
본 실시예에 의한 제조 방법에서는 기판 장착 공정에서 금형(20)에 기판(16)을 장착하기 전에 도 13a에 나타낸 바와 같이 제1 하형 반체(23)에 보강판(50)을 장착해 두는 것을 특징으로 하는 것이다. 이 보강판(50)은 소정의 기계적 강도 및 방열성을 갖는 재료가 선정되어 있고, 구체적으로는 예를 들어 알루미늄제의 판제에 의해서 구성되어 있다. 또 보강판(50)의 직경 칫수는 기판(16)의 직경 칫수 보다 약간 크도록 설정되어 있다. 또 이 보강판(50)의 표면에는 열경화성의 접착제(도시하지 않음)가 도포되어 있다.
상기 구성으로 된 보강판(50)의 금형으로의 장착은 단지 제1 하형 반체(23) 상에 보강판(50)을 재치만 하는 작업이기 때문에, 매우 용이하게 행할 수 있어, 보강판(50)을 설비해도 수지 밀봉 공정이 번거롭게 되지 않는다.
이어서 수지 밀봉 공정에 있어서의 보강판(50)의 기능에 대해서 설명한다.
기판 장착 공정이 종료하여 수지층 형성 공정이 개시되면, 상기한 바와같이 상형(21) 및 제2 하형 반체(24)가 Z1 방향으로 가동하고, 밀봉 수지(35)에 의한 범프(12)의 밀봉 처리가 개시된다. 이 때 금형(20)은 밀봉 수지(35)가 용융할 수 있는 정도의 온도까지 승온 되어 있다. 또 상기한 열경화성의 접착제는 비교적 낮은 온도에서 열경화하는 재질로 선정되어 있다. 따라서 수지층 형성 공정이 개시후 비교적 단시간에 보강판(50)은 기판(16)에 접착되어 일체화 된다. 또 보강판(50)은 미리 기판(16)에 접착해 놓는 구성으로 해도 좋다.
그런데 도 13b, 13c에 나타낸 바와 같이, 본 실시예에 있어서도 수지층(13)의 형성은 압축성형법을 사용하여 행해진다. 이 압축 성형법에 의해서 수지층(13)을 형성하는 방법에서는 상형(21)에 의해서 밀봉 수지(35) 및 용융된 수지(35)를 압압하기 위해서 기판(16)에는 큰 압력이 작용한다.
또 수지층(13)을 형성하기 위해서 밀봉 수지(35)를 용융시킬 필요가 있고, 이 때문에 금형(20)에는 히터가 조립된다. 이 히터가 발생하는 열은 금형(20) 내에 장착된 기판(16)에도 인가 된다. 따라서 기판(16)은 상기한 압축 성형에 의한 압력 및 히터가 발생하는 열에 의해서 구부러질 가능성이 있다. 따라서 본 실시예에서는 기판 장착 공정에 있어서 기판(16)을 금형(20)에 장착하기 전에 보강판(50)을 장착해 두고, 이 보강판(50)을 기판(16)에 접합하는 구성으로 되어 있으므로 수지층 형성 공정에서 기판(16)은 보강판(50)에 의해서 보강된 구성으로 되어 있다. 이 때문에 압축 성형에 의한 압력이나 히터에 의한 열이 기판(16)에 인가 되어도 기판(16)이 변형되는 것을 방지할 수 있고, 따라서 제조되는 반도체 장치의 수율을향상시킬 수 있다.
도 14는 수지층(13)의 형성이 종료하고, 금형(20)으로부터 이형된 상태의 기판(16)을 나타내고 있다. 동도면에 나타낸 바와 같이 기판(16)을 금형(20)으로부터 이형한 상태에서, 보강판(50)은 기판(16)에 접착된 상태를 유지하고 있다. 그리고 수지층 형성 공정이 종료한 후에 실시되는 분리 공정(도 8 참조)에서 이 보강판(50)도 함께 다이서(29)로 절단된다.
이것에 의해서 각각의 반도체 장치에도 보강판(50)이 설치된 구성으로 된다. 또 상기한 바와 같이 보강판(50)은 방열성이 양호한 재료가 선정되어 있기 때문에 각각의 반도체 장치로 분리 된 후에, 보강판(50)은 방열판으로서 기능하게 된다. 이 때문에 본실시예에 의한 제조 방법에 의해서 제조 되는 반도체 장치의 방열 특성을 향상시킬 수 있다.
도 15 내지 도 17은 상기한 각 실시예의 변형예를 나타내고 있다. 또 각 도면에서 도 1 내지 도 9를 사용하여 설명한 제1 실시예에 의한 구성과 동일한 구성에 대해서는 동일 부호를 붙이고 그 설명은 생략한다.
상기한 각 실시예에 있어서는 밀봉 수지로서 밀봉 수지(35)를 사용하고, 이것을 금형(20, 20A)에 장착된 기판(16) 상에 탑재하여 수지 밀봉을 행하는 구성으로 되어 있다. 도 15 내지 도 17에 나타낸 변형예는 밀봉 수지의 다른 공급 상태를 나타낸 것이다.
도 15에 나타낸 예에서는 밀봉 수지로서 시트상 수지(51)를 사용한 것을 특징으로 하는 것이다. 이와같이 시트상 수지(51)를 사용함으로써 확실하게기판(16)의 전체에 수지층(13)을 형성할 수 있다.
또 기판(16)의 중앙에 밀봉 수지(35)를 배치하는 경우에는 용융된 수지가 중앙으로부터 단부를 향해 흘러야 하므로 성형 시간을 길게 해야한다. 이것에 대해서 시트상 수지(51)는 기판(16)의 상부를 덮도록 설치되기 때문에 용융된 수지는 흐르지 않고 직접 하부에 위치하는 범프(12)를 밀봉하게 된다. 이 때문에 수지 밀봉 처리에 필요한 시간을 단축할 수 있기 때문에 수지 밀봉 공정의 시간 단축을 도모할 수 있다.
또 도 16에 나타낸 예에서는 밀봉 수지로서 액상 수지(52)를 사용한 것을 특징으로 하는 것이다. 액상 수지(52)는 유동성이 높기 때문에 단시간에 확실하게 범프(12)를 밀봉할 수 있다.
또 도 17에 나타낸 예에서는 수지 밀봉 공정의 실시전에 미리 밀봉 수지(35A)를 필름(30)에 접착제(53)를 이용하여 설치해 두는 것을 특징으로 하는 것이다. 또 밀봉 수지(35A)를 용융한 후에 필름(30)에 이 밀봉 수지(35A)를 설치하고 그후에 고화시킴으로써 필름(30)에 밀봉 수지(35A)를 설치한 구성으로 해도 좋다.
이와같이 밀봉 수지(35A)를 기판(16) 상이 아닌 필름(30)에 설치해 둠으로써 기판 장착 공정에서 필름(30)의 장착 작업과 밀봉 수지(35A)의 장전 작업을 일괄적으로 행할 수 있어, 기판 장착 작업의 효율화를 도모할 수 있다.
이어서 본 발명의 제6 실시예인 반도체 장치의 제조 방법에 대해서 설명한다. 도 18은 제6 실시예인 제조 방법에 있어서의 수지 밀봉 공정을 나타내고 있다. 또 도 18에 있어서 도 1 내지 도 9를 사용하여 설명한 제1 실시예에 의한 구성과 동일한 구성에 대해서는 동일한 부호를 붙이고 설명은 생략한다.
우선 도 17을 이용하여 수지 밀봉 공정의 실시전에 미리 밀봉 수지(35A)를 필름(30)에 1개만 설치한 방법에 대해서 설명한다. 이에 대하여 본 실시에에서는 밀봉 수지(35A)를 필름(30)에 소정의 간격을 두고 다수 연속적으로 설치한 것을 특징으로 하는 것이다. 또 필름(30)은 도시하지 않은 반송 장치에 의해서 도면중 화살표 방향으로 반송되는 구성으로 되어 있다.
도 18a에 있어서 금형(20)에서 좌측에 위치하는 것은 수지층(13)이 형성된 기판(16)이고, 수지층(13)이 필름(30)에 고착함으로써 기판(16)도 필름(30)에 장착된 상태로 되어 있다. 또 금형(20)의 내부에 위치하는 밀봉 수지(35A)는 금회 수지 밀봉 처리가 행해지는 것이다. 또 금형(20)에서 우측에 위치하는 밀봉 수지(35A)는 다음회의 수지 밀봉 처리에 사용되는 것이다.
도 18a에 나타낸 상태는 기판 장착 공정이 종료한 상태를 나타내고 있고, 이미 기판(16)은 금형(20)에 장착된 상태로 되어 있다. 또 본 실시예에서는 기판(16)을 장착하기 전에 보강판(50)을 장착하는 방법을 예로 들고 있다.
기판 장착 공정이 종료하고 수지 밀봉 공정이 개시되면 도 18b에 나타낸 바와같이 상형(21) 및 제2 하형 반체(24)는 Z1방향으로 가동하고, 밀봉 수지(35A)에 의해서 범프(12)를 밀봉하는 처리가 행해진다. 그리고 상형(21) 및 제2 하형 반체(24)가 Z1 방향으로 가동함으로써 도 18c에 나타낸 바와 같이 기판(16) 상에 수지층(13)이 형성된다.
수지 밀봉 공정이 종료하면 앞의 도 5를 사용하여 설명한 것과 동일하게 이형 공정이 실시되고, 수지층(13)이 형성된 기판(16)은 금형(20)으로부터 이형된다. 이때 상기한 바와 같이 수지층(13)이 필름(30)에 고착함으로써 기판(16)도 필름(30)에 장착된 상태로 되어 있다.
상기한 바와 같이 수지 밀봉 공정이 종료하면 이어서 필름(30)의 반송 장치가 기동하고, 필름(30)은 다음의 밀봉 수지(35A)가 금형(20)에 장착되는 위치까지 반송된다. 또 이 필름(30)에 의한 반송 작업과 동시에 금형(20)에 대해서 보강판(50) 및 기판(16)(수지층(13)이 형성되어 있지 않는 것)이 금형(20)에 장착되고(즉 기판 장착 공정을 실시함), 이것에 의해서 재차 도 18a에 나타낸 상태가 된다. 이후 상기한 처리를 반복 실시한다.
상기한 바와같이 본 실시예에 의한 방법에 의하면 밀봉 수지(35A)를 수지 밀봉 처리시에 방해가 없는 정도의 간격으로 이간 설치해 두고 수지 밀봉 처리가 종료한 시점에서 필름(30)을 이동시켜 다음에 수지 밀봉을 행하는 밀봉 수지(35A)를 금형(20)에 자동 장착함으로써 연속적으로 수지 밀봉 공정을 실시하는 것이 가능하게 되고 따라서 반도체 장치의 제조 효율을 향상시킬 수 있다.
이어서 본 발명의 제7 실시예인 반도체 장치의 제조 방법을 설명한다.
도 19 내지 도 21은 제7 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또 도 19 내지 도 21에 있어서, 도 1 내지 도 9를 이용하여 설명한 제1 실시예에 의한 구성과 동일한 구성에 대해서는 동일한 부호를 붙이고 그 설명은 생략 한다.
상기한 제1 실시예에 의한 제조 방법에서는 필름(30)으로서 탄성 변형이 가능한 재료의 것을 선정하고, 따라서 수지 밀봉 공정에 있어서의 압축 성형시에 범프(12)의 선단부를 필름(30)으로 밀려 들어 가게 함으로써 돌기 전극 노출 공정에서 필름(30)을 수지층(13)으로부터 박리하는 것만으로 범프(12)의 선단부를 노출 시키는 구성으로 되어 있다. 그러나 범프(12)의 선단부가 적정량만 밀려 가도록 탄성을 갖는 필름(30)의 선정은 곤란하다. 또 도 18에 나타낸 바와 같이 필름(30)을 반송용의 캐리어로서도 사용한 경우에는 탄성 변형이 가능한 필름(30)에서는 반송시에 신축되어 버리고, 기판(16) 및 밀봉 수지(35A)의 반송 처리를 적정하게 행하지 못할 우려가 있다.
따라서 이와같은 문제점을 해결하기 위해서는 탄성 변형을 일으키지 않거나 또는 탄성 변형을 거의 일으키지 않는 (이하 "탄성 변형 없음"으로 기재함) 필름(30A)을 사용할 필요성이 생긴다. 본 실시예에서는 필름(30A)으로서 탄성 변형 없는 재질이 선정되어 있다. 그런데 필름(30A)으로서 탄성 변형 없는 재질을 사용해도 수지 밀봉 공정에서 행해지는 처리는 도 1 내지 도 5에서 설명한 것과 동일하게 실시할 수 있다.
도 19 내지 도 21은 본 실시예에 있어서의 돌기 전극 노출 공정을 나타내고 있다. 수지 밀봉 공정이 종료한 시점에서는 도 19에 나타낸 바와 같이 필름(30A)은 수지층(13)과 고착된 상태로 되어 있다. 그런데 필름(30A)은 탄성 변형이 없는 재료로 구성되어 있기 때문에 수지층(13)이 형성된 상태에서 범프(12)는 필름(30)으로 밀려 들어 간 상태로는 되지 않고, 따라서 범프(12)는 수지층(13)에 그 전체가 밀봉된 상태로 되어 있다(이 상태를 도 19b에 확대하여 나타냄)
이 상태에서 도 20a 에 나타낸 바와같이 수지층(13)에 고착된 필름(30A)을 수지층(13)으로부터 박리하는 처리를 행한다. 그런데 필름(30A)을 수지층(13)으로부터 박리해도 도 20b에 확대하여 나타낸 바와 같이 범프(12)는 그 전체가 수지층(13)으로 밀봉된 상태를 유지한다.
또 이 도 20b에 나타낸 범프(12)의 전체가 수지층(13)으로 밀봉된 상태는 앞의 도 11 및 도 12를 사용하여 설명한 필름(30, 30A)을 사용하지 않는 수지 밀봉 공정을 실시한 경우에도 발생한다.
이와 같이 범프(12)의 전체가 수지층(13)으로 밀봉된 상태에서는 이것을 분리 처리하고 반도체 장치를 형성해도 실장 기판(14)과의 전기적 접속을 행하지 않는다. 따라서 범프(12)의 선단부를 수지층(13)으로부터 노출시키기 위한 처리가 필요가 있게 된다. 도 21a는 범프(12)의 선단부를 수지층(13)으로부터 노출시키기 위한 방법을 나타내고 있다.
본 실시예에서는 도 21a에 나타낸 바와 같이 범프(12)의 선단부를 수지층(13)으로 부터 노출 시키는 수단으로 레이저 조사 장치(60)를 이용하고 있다. 레이저 조사 장치(60)로서는 예를 들어 수지에 대한 가공성이 양호한 탄산 가스 레이저의 사용이 고려되고 있다.
또 레이저 조사 장치(60)에 의한 수지층(13)의 절삭 깊이는 레이저 조사 장치(60)의 에너지를 적의 설정함으로써 조정할 수 있다. 따라서 수지층(13)으로부터 노출시키는 범프(12)의 선단량을 정밀도 좋게 설정할 수 있다.
도 21a에 나타낸 바와 같이 레이저 조사 장치(60)를 이용하여 레이저 광을 수지층(13) 상에서 조작시킴으로써 모든 범프(12)의 선단부를 수지층(13)으로부터 노출시킬 수 있다. 도 21b는 레이저 가공 처리가 종료하고 수지층(13)으로 부터 범프(12)의 선단부가 노출된 상태를 나타내고 있다.
이와같이 범프(12)의 선단부를 수지층으로부터 노출시키는 처리를 행함으로써 필름(30A)으로서 탄성 변형 없는 재질의 것을 사용해도 또 도 11 및 도 12를 사용하여 설명한 필름(30, 30A)을 사용하지 않은 수지 밀봉 공정을 실시한 경우에도 실장 기판(14)에 대해 적정하게 실장 처리를 행할 수 있는 반도체 장치를 제조할 수 있다.
또 범프(12)의 선단부를 수지층(13)으로부터 노출시킨 처리는 레이저 조사에 한정되는 것은 아니고, 기타 엑시머 레이저, 에칭, 기계 연마 및 블래스트등의 이용이 고려된다. 이 경우에 엑시머 레이저를 사용한 경우에는 용이하게 또 정밀도 좋게 돌기 전극의 선단부를 노출시킬 수 있다. 또 에칭, 기계연마 또는 블래스트를 이용한 경우에는 저가로 돌기 전극의 선단부를 노출시킬 수 있다.
이어서 본 발명에 의한 반도체 장치 제조용 금형의 다른 실시예에 대해서 도 22 내지 도 25를 사용하여 설명한다.
도 22는 본 발명의 제3 실시예인 반도체 장치 제조용 금형(20C)(이하 금형(20C)라 함)을 나타내고 있다. 또 이하 설명하는 도 22내지 도 25에 있어서 도 1에 나타낸 제1 실시예에 의한 금형(20)과 동일한 구성에 대해서는 동일한 부호를 붙이고 그 설명을 생략한다.
본 실시예에 의한 반도체 장치 제조용 금형(20C)는 제1 하형 반체(23C)의 기판(16)이 재치되는 부위에 이 기판(16)을 제1 하형 반체(23C)에 고정 또는 이형 시키는 고정·이형기구(70)를 설비한 것을 특징으로 하는 것이다. 이 고정·이형기구(70)는 대략 다공질 부재(71), 급배기 장치(72) 및 배관(73)으로 구성되어 있다.
다공질 부재(71)는 예를 들어 다공질 세라믹 또는 다공질 금속, 다공질 수지 등에 의해서 구성되어 있고, 그 내부를 기체(예를 들어 공기)가 통과할 수 있는 구성으로 되어 있다.
또 다공질 부재(71)의 하부에는 배관(73)이 형성되어 있고, 이 배관(73)은 집합된 후에 급배기 장치(72)에 접속된 구성으로 되어 있다. 급배기 장치(72)는 예를 들어 컴프레서 또는 부하 발생 장치이고, 배관(73)에 대해서 압축 공기를 공급하는 압송 모드와, 배관(73)에 대해서 흡인 처리를 행하는 흡인 모드로 절환 처리를 행하는 구성으로 되어 있다.
따라서 급배기 장치(72)가 압송 모드로 됨으로써 압축 공기는 배관(73)을 거쳐서 다공질 부재(71)로 공급되어, 다공질 부재(71)에서 외부로 분사된다. 이때 제1 하형 반체(23C)에 기판(16)이 재치되어 있는 경우에는 기판(16)은 이탈 방향으로 가압되게 된다. 이 상태는 도 22에서 중심선에서 우측에 도시되는 상태이고, 이하 이 상태를 이형 상태라 한다.
한편 급배기 장치(72)가 흡인 모드로 됨으로써 급배기 장치(72)는 배관(73)을 거쳐서 흡인 처리를 행한다. 따라서 이 흡인 처리에 의해서 발생하는 부압은 다공질 부재(71)의 이하가 된다. 이때 제1 하형 반체(23C)에 기판(16)이 재치되어있는 경우에는 기판(16)은 다공질 부재(71)를 향해서 흡인되게 된다. 이 상태는 도 22에 중심선에서 좌측에 도시되어 있는 상태이고, 이하의 상태를 고정상태라 한다.
상기한 바와 같이 금형(20C)에 고정·이형기구(70)를 설비함으로써 고정상태에서는 기판(16)은 제1 하형 반체(23C)에 고정되기 때문에 수지 밀봉 처리에서 기판(16)에 휨 등이 변형이 발생하는 것을 방지할 수 있다. 또 기판(16)이 갖는 고유의 휨을 교정할 수도 있다. 또 이형 상태가 되어 있는 때에는 기판(16)은 제1 하형 반체(22C)로 부터 이탈 가압되므로 기판(16)의 금형(20C)로부터의 이형성을 향상시킬 수 있다.
도 23은 본 발명의 제4 실시예인 반도체 장치 제조용 금형(20D)(이하 금형(20D)이라 함)을 나타내고 있다.
상기한 제1 실시예에 의한 금형(20)에서는 제1 하형 반체(23)가 고정되어 있고, 제2 하형 반체(24)가 제1 하형 반체(23)에 대해서 승강 동작하는 구성으로 되어 있다. 이것에 대해서 본 실시예에 의한 금형(20D)은 제2 하형 반체(24D)가 고정되어 있고, 제1 하형 반체(23D)가 제2 하형 반체(24D)에 대해서 승강동작하는 구성을 한 것을 특징으로 하는 것이다.
본 실시예와 같이 제1 하형 반체(23D)가 제2 하형 반체(24D)에 대해서 승강 동작하는 구성으로도 이형 공정에서 확실하게 수지층(13)이 형성된 기판(16)을 금형(20)으로부터 이형시킬 수 있다. 또 도 23에 있어서, 중심선 에서 좌측에 나타낸 것이 제1 하형 반체(23D)가 상향 이동한 상태이고, 또 중심선에서 우측에 나타낸 것이 하형 반체(23D)가 하향 이동한 상태를 나타낸 것이다.
도 24는 본 발명의 제5 실시예인 반도체 장치 제조용 금형(20E)(이하 금형(20E)이라 함)을 나타내고 있다.
상기한 제1 실시예에 의한 금형(20)에서는 제2 하형 반체(24)의 내주측 벽에는 경사부(27)를 형성함으로써 이형성을 향상시키는 구성으로 되어 있다. 이것에 대해서 본 실시예에 의한 금형(20E)은 캐비티(28)를 형성한 상태에서 제1 하형 반체(23)의 상부의 면적 보다도 제2 하형 반체(24E)로 둘러 싸인 면적이 넓어지는 부분을 갖는 구성으로 함으로써 제2 하형 반체(24E)가 제1 하형 반체(23)와 접하는 부위에 사각형상의 단차부(74)가 형성된 구성으로 되어 있다.
상기한 바와같이 제2 하형 반체(24E)에 단차부(74)를 형성해도 이형성을 향상시킬 수 있고, 또 단차부(74)의 형상이 대략 사각형상이므로 단차부(74)의 형상을 용이하게 행할 수 있다.
또 도 24에 있어서 중심선에서 좌측에 나타낸 상태는 수지층으로부터 이탈하기 위해서 제2 하형 반체(24E)가 수지 밀봉 위치에서 하향 이동된 상태이고, 또 중심선에서 우측에 나타낸 것은 제2 하형 반체(24E)가 상향 이동하여 수지층(13)이 형성된 기판(16)이 금형(20E)으로부터 이형된 상태이다.
도 25는 본 발명의 제6 실시예인 반도체 장치 제조용 금형(20F)(이하 금형(20F)이라함)을 나타내고 있다.
본 실시예에 의한 금형(20F)은 상형(21F), 하형(22F)(제1 하형 반체(23F), 제2 하형 반체(24F))의 수지층(13)과의 접촉면에 부착 처리막(75)을 형성한 것을특징으로 하는 것이다. 이 부착 처리막(75)은 수지층(13)이 되는 수지와 부착하지 않는 재료가 선정 되어 있으므로 이형시에 용이하게 수지층(13)이 형성된 기판(16)을 금형(20F)으로부터 이형 시킬 수 있다.
도 76 및 도 77은 제6 실시예의 변형예를 나타내고 있다. 도 76은 제1 하형 반체(23) 상면의 면적에 대해서 기판(16)의 면적이 작은 경우 제1 하형 반체(23)의 상면에 필름(30D)을 설치한 것이다. 이것에 의해서 밀봉 수지(35)와 제1 하형 반체(23)가 직접 접촉하는 면적을 작게 할 수 있어, 이형성을 향상 시킬수 있다.
또 본 실시예에 있어서, 앞에 도 22를 이용하여 설명한 바와같은 흡인처리를 행하는 경우에는 미리 필름(30D)의 필요 개소에 작은 구멍(진공용 구멍)을 형성해 두면 좋다.
또 도 77은 제1 하형 반체(23)의 상면의 면적과 기판(16)의 면적이 대략 동일하게 된 구성을 나타내고 있다. 상기한 각 실시예에서는 제1 하형 반체(23)의 상면의 면적에 대해서 기판(16)의 면적이 작은 구성으로 되어 있으므로 수지 밀봉 처리가 행해지면 수지층(13)이 기판(16)의 측부 위치(측면부)에도 설치된 구성으로 되어 있다.
이것에 대해서 제1 하형 반체(23)의 상면의 면적과 기판(16)의 면적을 대략 같게 함으로써 수지층(13)은 기판(16)의 상면에만 형성되는 구성이 된다. 이와같이 기판(16)의 사용형태에 따라서 수지층(13)을 기판(16)의 상면에만 또는 상면부에 더하여 측면부를 포함하는 범위로 선택적으로 설치하는 것이 가능하게 된다.
또 도 77의 구성에서는 이형성을 향상시키는 기구로서는 상형(21)에 대해서는 필름(30)을 사용하고, 또 하형(22)에 대해서는 불착처리막(75)(도 25 참조)을 사용한다.
이어서 본 발명의 제2 및 제3 실시예인 반도체 장치에 대해서 설명한다.
도 26은 본 발명의 제2 실시예인 반도체 장치(10A)를 나타내고 있고, 또 도 27은 본 발명의 제3 실시예인 반도체 장치(10B)를 나타내고 있다. 또 도 26 및 도 27에 있어서, 도 9에 나타낸 제1 실시예에 의한 반도체 장치(10)와 대응하는 구성에 대해서는 동일한 부호를 붙이고 설명한다.
제2 실시예에 의한 반도체 장치(10A)는 스테이지 부(80)에 복수의 반도체 소자(11)를 탑재한 모듈화된 구성으로 되어 있다. 또 수지층(13)은 선단부를 남기고 범프(12)를 밀봉하는 동시에 각 반도체 소자(11)의 측부 까지도 밀봉한 구성으로 되어 있다. 또 스테이지 부재(80)는 방열성이 양호한 재료(예를 들어 동 또는 알루미늄)로 형성 되어 있다.
상기한 구성으로 된 반도체 장치(10A)는 스테이지 부재(80)로서 방열성이 양호한 재료를 사용하고 있기 때문에, 복수의 반도체 소자(11)를 탑재해도 높은 방열성을 유지할 수 있다.
또 제3 실시예에 의한 반도체 장치(10B)는 도 26에 나타낸 반도체 장치(10A)에 있어서 스테이지 부재(80)의 외주 측부에 댐부(81)를 형성한 것을 특징으로 하는 것이다. 이 댐부(81)의 스테이지 부재(80)의 소자 탑재면으로부터의 높이(H2)(또27중 화살표로 나타냄)는 반도체 소자(11)의 소자 탑재면으로부터의 높이(H1)(도면중 화살표로 나타냄)보다 높도록 구성 되어 있다.
또 댐부(81)의 스테이지 부재(80)의 소자 탑재면에서의 높이(H2)는 반도체 소자(11)의 소자 탑재면에서 범프(12)의 선단부까지의 높이(H3)(도면중 화살표로 나타냄)보다 소정량 낮도록 구성되어 있다.
상기한 구성으로 함으로써 댐부(81)와 스테이지 부재(80)로 구성되는 요부 내에 수지층(13)을 형성하기 위해서 수지를 충전하면 댐부(81)의 상단까지 수지를 충전한 시점에서 범프(12)의 선단부를 남기고 범프(12)를 밀봉할 수 있다. 따라서 범프(12)의 선단부를 노출시킨 상태의 수지층(13)을 용이하게 형성할 수 있다.
또 상기한 제2 및 제3 실시예에 의한 반도체 장치(10A, 10B)에 있어서 수지층(13)의 상면에 추가 배선을 형성함으로써 복수의 반도체 소자(11)를 그 추가 배선에 의해서 상호 접속하여 기능화시킬 수 있다.
이어서 본 발명의 제8 실시예에 대해서 설명한다. 도 28은 제8 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이고, 수지 밀봉 공정이 종료한 상태의 기판(16)을 나타낸다. 또 도 28a는 기판(16)의 전체 도면이고, 도 28b는 기판(16)의 부분 확대도이다. 또 도 28에 있어서, 도 28에 있어서 도 1 내지 도 9를 사용하여 설명한 제1 실시예에 의한 구성과 동일한 구성에 대해서는 동일한 부호를 붙이고 그 설명을 생략한다.
상기한 제1 실시예에 의한 반도체 장치의 제조 방법에서는 수지층(13)을 한 종류의 밀봉 수지(35)에 의해서 형성한 구성으로 했다. 그런데 이 수지층(13)으로는 각종 기능이 요구되고 있고, 예를 들어 기판(16)을 보호하는 점에서 수지층(13)은 경질 수지 쪽이 바람직하고, 또 실장시 등에 있어서 범프(12)에 인가되는 응력을 완화하는 점에서는 수지층(13)은 연질 수지 쪽이 바람직하다. 그런데 이들의 요구를 한종류의 수지로 전부 만족시키는 것은 실제로는 불가능하다.
여기서 본 실시예에서는 수지 밀봉 공정에서 사용되는 밀봉 수지로서 다른 특성을 갖는 복수의 밀봉 수지를 사용하고 따라서 복수(본 실시예에서는 2종)의 수지층(13A, 13B)을 형성하는 것을 특징으로 하는 것이다. 도 28에 나타낸 예에서는 수지층(13A)과 수지층(13B)를 겹쳐 쌓아 적층한 구조를 나타내고 있다.
이와 같이 복수의 수지층(13A, 13B)을 형성하는 데는 수지 밀봉 공정에 앞서 금형내에 수지층(13A)이 되는 밀봉 수지를 충전하여 수지층(13A)을 형성하고, 다음에 금형내에 수지층(13B)이 되는 밀봉 수지를 충전하여 수지층(13B)을 형성한다. 또는 미리 수지층(13A)로 되는 밀봉 수지의 상부에 수지층(13B)으로 되는 밀봉 수지를 적층한 구조의 밀봉 수지를 작성하여 두고, 1회 수지 밀봉 처리로 수지층(13A) 및 수지층(13B)을 일괄적으로 형성하는 방법을 사용해도 좋다.
본 실시예와같이 복수의 수지층(13A, 13B)를 기판(16)에 적층함으로써 예를들어 외측에 위치하는 수지층(13B)로서 경질 수지를 사용하고 또 내측에 위치하는 수지층(13A)로서 연질 수지를 사용하는 것이 가능하게 된다. 이 구성으로 한 경우에 기판(16)은 경질 수지로 되는 수지층(13B)에 의해서 확실하게 보호되는 구성으로 되고, 또 실장시 등에 범프(12)에 인가되는 응력은 연질 수지로 되는 수지층(13A)에 의해서 흡수할 수 있다. 따라서 본 실시예에 의한 제조 방법에서 제조 되는 반도체 장치의 신뢰성을 향상시킬 수 있다.
이어서 본 발명의 제9 실시예에 대해서 설명한다.
도 9는 제9 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또 도 29에 있어서 도 1 내지 도 9를 이용하여 설명한 제 1실시예에 의한 구성과 동일한 구성에 대해서는 동일 부호를 붙이고 그 설명은 생략한다.
본 실시예에서도 상기한 제8 실시예와 동일하게 수지 밀봉 공정에서 사용되는 밀봉 수지로서 다른 특성을 갖는 복수(본 실시예에서는 2종)의 밀봉 수지를 사용한 것을 특징으로 하고 있다. 그런데 상기한 제8 실시예에서는 서로 다른 수지층(13A, 13B)을 적층한 구조이나 본 실시예에서는 수지층(13B)을 기판(16)의 외주 위치에 설치하고, 이 수지층(13B)으로 둘러 쌓이는 부분에 수지층(13A)을 설치한 구조로 한 것을 특징으로 하고 있다(도 29c 참조). 이하 본 실시예에 있어서의 반도체 장치의 제조 방법에 대해서 설명한다.
도 29a는 본 실시예에 의한 반도체 장치의 제조 방법의 수지 밀봉 공정을 나타내고 있다. 본 실시예에 의한 수지 밀봉 공정에서 사용되는 금형(20G)은 제1 실시예에서 도 1을 이용하여 설명한 금형(20)의 구조에 대해서 상하가 반대로 된 구조를 갖고 있으나 설명의 편의상 금형(20G)의 각 구성은 제1 실시예에서 설명한 금형(20)과 대응한 부호 및 명칭으로 나타내고 있다. 또 본 실시예에서는 상기한 제5 실시예와 동일하게 보강판(50)을 갖는 구조로 되어 있다.
보강판(50)은 제1 하형 반체(23)에 장착되어 있고, 또 보강판(50)의 하면(기판(16)과 대향하는 면)에는 수지층(13A)이 되는 밀봉 수지(35A) 및 수지층(13B)으로 되는 밀봉 수지(35B)가 미리 설치되어 있다. 이 수지층(13B)이 되는 밀봉 수지(35B)는 보강판(50)의 외주 위치에 설치되어 있고, 또 수지층(13A)이 되는 밀봉 수지(35A)는 밀봉 수지(35B)로 둘러 쌓여지도록 그 내부에 설치되어 있다. 또 범프(12)가 형성된 기판(16)은 필름(30)을 거쳐서 상형(21) 상에 재치되어 있다.
상기한 바와같이 기판(16) 및 밀봉 수지(35A, 35B)가 설치된 보강판(50)이 금형(20G) 내에 장착되면 제1 하형 반체(23)는 상형(21)을 향해서 이동하고, 따라서 밀봉 수지(35A, 35B)의 압축 성형이 실시되고, 수지층(13A, 13B)이 형성된다. 이때 상기한 바와같이 밀봉 수지(35B)는 보강판(50)의 외주 위치에 설치되고, 또 밀봉 수지(35A)는 밀봉 수지(35B)로 둘러 쌓여지도록 설치되어 있기 때문에 수지 성형된 상태에서 수지층(13B)는 기판(16)의 외주 위치에 형성되고 또 수지층(13A)은 밀봉 수지(35B)로 둘러 쌓여지도록 형성된다.
상기한 수지 밀봉 공정이 종료하면 도 29b에 나타낸 바와 같이 돌기 전극 노출 공정이 실시되어 필름(30)이 제거 되고, 이것에 의해서 도 29c에 나타낸 반도체 장치(10C)가 형성된다.
상기한 제조 방법에 의하면, 예를 들어 기판(16)(반도체 소자)이 외주 위치에 설치되는 수지층(13B)으로서 경질 수지를 선정하고 이 수지층(13B)으로 둘러 쌓여지는 수지층(13A)으로서 연질 수지를 선정하는 것이 가능하게 된다. 따라서 본 실시예에 의해서 제조 되는 반도체 장치(10C)는 그 외주 측부가 경질 수지로 되는 수지층(13B)으로 둘러 쌓여진 구성으로 되므로 기판(16)이 보강판(50) 및 그 수지층(13B)에 의해서 확실하게 보호된 구조로 된다. 따라서 반도체 장치(10C)의 신뢰성을 향상시킬 수 있다.
또 수지층(13B)의 내측에 위치하는 수지층(13A)는 연질 수지로 형성되어 있기 때문에 범프(12)에 대해서 실장시등에 응력이 인가되어도, 이 응력은 연질 수지로 되는 수지층(13A)에서 흡수되기 때문에 범프(12)에 인가되는 응력의 완화를 도모할 수 있다. 따라서 이것에 의해서도 반도체 장치(10C)의 신뢰성을 향상시킬 수 있다.
이어서 본 발명의 제10 및 제11 실시예에 대해서 설명한다.
도 30은 제10 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이고, 또 도 31은 제11 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또 도 30 및 도 31에 있어서 도 1 내지 도 9를 이용하여 설명한 제1 실시예 및 도 29를 이용하여 설명한 제9 실시예에 의한 구성과 동일한 구성에 대해서는 동일한 부호를 붙이고 그 설명은 생략하기로 한다.
도 30에 나타낸 제10 실시예에 의한 제조 방법에서는 상기한 제9실시예와 동일하게 수지 밀봉 공정에 있어서 미리 밀봉 수지(35)를 보강판(50)에 설치해 두는 것을 특징으로 하는 것이다. 또 도 31에 나타낸 제11 실시예에 의한 제조 방법에서는 보강판(50A)에 프레임부(54)를 일체적으로 설비하는 동시에 이 보강판(50A)에 미리 밀봉 수지(35)를 설치해 두는 것을 특징으로 하는 것이다.
이와 같이 수지 밀봉 공정에서 미리 밀봉 수지(35)를 보강판(50, 50A)에 설치해 둠으로써 보강판(50, 50A)을 금형(20G)의 일부로서 사용하는 것이 가능하다. 구체적으로는 보강판(50, 50A)을 제1 하형 반체(23)의 일부로서 사용할 수도 있다.
이것에 의해서 밀봉 수지(35)가 직접 제1 하형 반체(23)(금형(20G))에 접촉되는 면적을 적게 할 수 있고, 종래에 의하면 필요로한 금형에 부착한 불필요 수지의 제거 작업을 없앨 수 있어 수지 밀봉 공정에서의 작업의 간단화를 도모할 수 있다.
특히 제11 실시예에 의한 제조 방법에서는 보강판(50A)에 프레임부(54)를 설비함으로써 보강판(50A)의 기판(16)과 대향하는 위치에는 요부(55)가 형성되고, 이 요부(55)를 캐비티로서 사용하는 것이 가능하게 된다. 도 30에 나타낸 평판상의 보강판(50)을 사용한 구성에서는 밀봉 수지(35)는 제2 하형 반체(24)에 접촉되어 이 접촉 부분에 있어서의 불필요 수지 제거 작업이 필요하게 된다.
그런데, 도 31에 나타낸 제11 실시예에서는 밀봉 수지(35)가 금형(20G)에 전혀 접촉되지 않는 구성으로 할 수 있어 금형(20G)에 부착된 불필요 수지의 제거 작업을 필요 없게 된다.
또 상기한 제10 및 제11 실시예에 있어서, 보강판(50, 50A)을 방열성이 양호한 재료로 형성함으로써 반도체 장치(10D, 10E)의 방열 특성을 향상시킬 수 있다. 또 도 30b는 제10 실시예에 의한 제조 방법으로 제조되는 반도체 장치(10D)를 나타내고 있고, 도 31b는 제11 실시예에 의한 제조 방법으로 제조되는 반도체 장치(10E)를 나타내고 있다.
이어서 본 발명의 제12 실시예에 대해서 설명한다.
도 32 및 도 33은 제12 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또 도 32 및 도 33에 있어서 도 1 내지 도 9를 이용하여 설명한 제1 실시예와 동일한 구성에 대해서 동일한 부호를 붙이고 설명은 생략 한다.
본 실시예에 의한 제조 방법은 수지 밀봉 공정에서 우선 상기한 각 실시예와동일하게 범프(12)가 형성된 기판(16)의 표면에 수지층(13)(제1 수지층)을 형성한 후 기판(16)의 배면에 제2 수지층(17)을 형성하는 것을 특징으로 하는 것이다. 이하 도 32 및 도 33을 이용하여 본 실시예에 있어서의 구체적인 수지 밀봉 처리에 대해서 설명한다.
도 32a∼도 32b는 기판(16)의 범프(12)가 형성되고 표면에 제1 수지층(13)을 압축 성형하는 공정을 나타내고 있다. 이 도 32a∼32b에 나타낸 처리는 제1 실시예에 있어서 도 1∼도 4를 이용하여 설명한 처리와 모두 동일한 처리이다. 이 때문에 제1 수지층(13)의 형성 처리에 대해서 설명은 생략한다.
도 32a∼도 32b의 처리를 실시함으로써, 기판(16)의 표면(범프 형성면)에 제1 수지층(13)이 형성되면 기판(16)을 금형(20)으로부터 꺼내 상하를 역으로 재차 금형(20)에 장착한다. 즉 기판(16)의 범프(12)가 형성된 면이 제1 하형 반체(23)와 대향하도록 기판(16)을 금형(20)에 장착한다. 그리고 도 33d에 나타낸 바와 같이 제1 하형 반체(23) 상에 탑재된 기판(16)의 상면에 제2 밀봉 수지(36)를 재치한다.
이어서 도 33e에 나타낸 바와 같이 상형(21) 및 제2 하형 반체(24)를 하향 이동시킴으로써 제2 밀봉 수지(36)를 압축 성형한다. 따라서 도 33f에 나타낸 바와 같이 기판(16)의 배면측에도 제2 수지층(17)이 형성된다.
도 33g는 본 실시예의 제조 방법에 의해서 제조된 반도체 장치(10E)를 나타내고 있다. 동 도면에 나타낸 바와 같이 반도체 장치(10E)는 범프(12)가 형성된 기판(16)(반도체 소자)의 표면에 제1 수지층(13)이 압축 성형되는 동시에 기판(16)의 배면에는 제2 수지층(17)이 압축 성형된 구성으로 되어 있다.
상기한 바와같이 수지 밀봉 공정에서 범프(12)가 설치된 기판(16)의 표면에 제1 수지층(13)을 형성한 후에 이 기판(16)의 배면을 덮도록 제2 수지층((17)을 형성함으로써 제조되는 반도체 장치(10E)의 밸런스를 양호하게 할 수 있다.
즉 기판(16)(반도체 소자)와 밀봉 수지는 열팽창율이 다르기 때문에 기판(16)의 표면(범프(12) 형성된 면)에만 제1 수지층(13)을 설치한 구성에서는 기판(16)의 표면과 배면에서 열팽창차가 발생하여 기판(16)에 휨이 발생할 우려가 있다.
그런제 본 실시예의 제조 방법과 같이 기판(16)의 표면 및 배면을 동시에 수지층(13, 17)으로 덮음으로써 기판(16)의 표면 및 배면의 상태를 균일화 할 수 있어, 반도체 장치(10E)의 밸런스를 양호하게 할 수 있다. 이것에 의해서 열인가시 등에서 반도체 장치(10E)에 휨이 발생하는 것을 방지할 수 있다.
또 본 실시예에 의한 제조 방법에서는 기판(16)의 표면에 설치하는 제1 수지층(13)과 기판(16)의 배면에 설치하는 제2 수지층(17)을 다른 특성을 갖는 수지로 선정하는 것도 가능하다. 예를 들어 제1 수지층(13)으로서 연질의 수지를 선정함으로써 범프(12)에 인가되는 응력을 완화할 수 있다.
또 배면에 설치되는 제2 수지층(17)으로서 경질의 수지를 선정함으로써 외력이 인가된 경우에 기판(16)을 확실하게 보호할 수 있다. 또 제2 수지층(17)으로서 방열 특성이 양호한 수지를 선정함으로써 반도체 장치(10E)의 방열 특성을 향상시킬 수 있다.
이어서 본 발명의 제13 실시예에 대해서 설명한다.
도 34는 제10 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또 도 34에 있어서, 도 1내지 도 9를 이용하여 설명한 제1 실시예 및 도 32, 도 33을 이용하여 설명한 제12 실시예와 동일 구성에 대해서 동일 부호를 붙이고 그 설명은 생략 한다.
본 실시예에 있어서의 제조 방법에서도 기판(16)의 표면에 제1 수지층(13)을 형성하는 동시에 기판(16)의 배면에 제2 수지층(17)을 형성한다. 그런데 도 32 및 도 33을 이용하여 설명한 제12 실시예에 의한 제조 방법에서는 우선 도 32a∼도 32c의 공정을 실시함으로써 제1 수지층(13)을 형성하고 다음에 제1 수지층(13)이 형성된 기판(16)을 금형(20)으로부터 꺼내 상하를 역으로 하고, 그 후에 도 33d∼도 33f의 공정을 실시함으로써 제2 수지 밀봉 장치를 형성했다. 이 때문에 제12 실시예에 의한 제조 방법에서는 2회의 압축 성형 처리를 필요로하여 반도체 장치(10E)의 제조 효율율이 양호한 것은 말할 나위도 없다.
여기서 본 실시예에 의한 제조 방법에서는 1회의 압축 성형으로 제1 및 제2 수지층(13, 17)을 동시에 형성할 수 있도록 한 것을 특징으로 하는 것이다. 이 때문에 본 실시예에서는 수지 밀봉 공정에서 기판(16)을 금형(20)에 장착할 경우 도 34a에 나타낸 바와같이 , 우선 제2 밀봉 수지(36)를 금형(20)에 장착한 후에 기판(16)을 제2 밀봉 수지(16)에 재치되도록 장착하고, 또 그 상부에 제1 밀봉 수지(35)를 설치하는 구성으로 했다. 이 때 제2 밀봉 수지(36)는 기판(16)의 배면측과 맞닿고 또 제1 밀봉 수지(35)는 기판(16)의 범프(12)가 형성되어 있는 표면 상에 재치되도록 되어 있다.
도 34b는 압축 성형을 실시하고 있는 상태를 나타내고 있다. 동도면에 나타낸 바와 같이 기판(16)은 제1 밀봉 수지(35)와 제2 밀봉 수지(36)에 끼워진 상태이므로 기판(16)의 표면 및 배면에 동시에 밀봉 수지(35, 36)를 압축 성형할 수 있다. 또 도 34c는 압축 성형이 종료하여 기판(16)의 표면에 제1 수지층(13)이 또 기판(16)의 배면에 제2 수지층(17)이 형성된 상태를 나타내고 있다.
또 도 34d는 본 실시예에 의한 제조 방법에 의해서 제조된 반도체 장치이고, 그 구성은 제12 실시예에서 제조된 반도체 장치(10E)와 동일 구성이다(본 실시예에 의한 제조 방법에 의해서 제조된 반도체 장치도 부호 10E로 나타냄). 상기한 바와같이 본 실시예에 의한 제조 방법에서는 제12 실시예의 제조 방법과 같이 기판(16)을 상하 역으로 하는 작업은 불필요하게 되어 제1 수지층(13)과 제2 수지층(17)을 1회의 압축 성형처리에 의해서 일괄적으로 형성할 수 있으므로 반도체 장치(10E)의 제조 효율을 향상시킬 수 있다.
이어서 본 발명의 제14 실시예에 대해서 설명한다.
도 35는 제14 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또 도 35에 있어서 도 1 내지 도 9를 이용하여 설명한 제1 실시예와 동일 구성에 대해서는 동일한 부호를 붙이고 그 설명을 생략한다.
상기한 각 실시예에서는 돌기 전극으로서 구상 범프를 예로 들어 설명했으나, 본 실시예에서는 돌기 전극으로서 스트레이트 범프(18)를 사용한 것을 특징으 하는 것이다. 이 스트레이트 범프(18)는 원주상을 이루고 있고, 예를 들어 도금법을 이하여 형성된다. 이와같이 스트레이트 범프(18)는 원주 형상을 갖고 있기 때문에 그 선단부는 면적이 구형상으로 된 범프(12)에 비해서 넓어져 있다.
본 실시예와 같이 돌기 전극의 구조는 스트레이트 범프(18)로서 수지 밀봉 공정 및 돌기 전극 노출 공정은 상기한 각 실시에와 동일한 처리에 의해서 행할 수 있다. 도 35a, 도 35b는 수지 밀봉 공정에 있어서 스트레이트 범프(18)가 형성된 기판(16)을 금형(20)(도시하지 않음)에 장착한 상태를 나타내고 있다. 또 도 35b는 도 35a의 부분 확대도이다. 이 장착 상태에 있어서, 스트레이트 범프(18)의 선단부에 필름(30A)이 장착된다.
이 필름(30A)는 도 19에 나타낸 것과 동일 구성이고 용이하게 탄성 변형이 없는 구성으로 되어 있다. 이 상태의 기판(16)에 대해서 수지 밀봉 처리가 실시됨으로써 필름(30A)과 기판(16)의 표면 사이에는 수지층(13)이 압축 성형된다.
수지 밀봉 공정이 종료하면 도 35c에 나타낸 바와 같이 수지층(13)에 고착된 필름(30A)을 수지층(13)(반점으로 나타냄)으로부터 박리처리를 한다. 그러나 필름(30A)을 수지층(13)으로부터 박리해도 도 35d에 확대하여 나타낸 바와같이 스트레이트 범프(18)는 그 선단부를 제외하고 수지층(13)에 매설된 상태를 유지한다.
그런데 도 19 내지 도 21을 이용하여 설명한 제7 실시예에서는 범프(12)가 구상형상으로 되어 있으므로 그 전체가 수지층(13)에 밀봉된 상태에서는 수지층(13)으로부터 노출하는 면적이 적고, 따라서 도 21에 나타낸 바와같은 범프(12)를 수지층(13)에서 노출시키는 처리가 행해지고 있다.
이것에 대해서 본 실시예에서는 원주형상을 갖는 스트레이트 범프(18)를 사용하기 때문에 수지층(13)으로부터 노출된 선단부의 면적이 넓어져 있다. 따라서 도 35d에 나타낸 바와 같이 단지 필름(30A)을 수지층(13)으로부터 박리된 상태그대로도 충분히 전기적인 접속을 행할 수 있다. 따라서 구성의 범프(12)를 사용한 경우에는 필요로 되는 범프(12)를 수지층(13)에서 노출시키는 처리를 필요로 하지 않아, 반도체 장치의 제조 공정의 간단화를 도모할 수 있다.
또 본 실시예에 있어서, 전기적인 접속성을 향상시킬 필요가 있는 경우에는 스트레이트 범프(18)를 수지층(13)으로부터 노출시키는 처리를 실시해도 좋다. 이하의 설명에서 단지 범프(12)라하는 경우에는 구상 형성의 범프(12)와 스트레이트 범프(18)를 총칭하는 것으로, 개별로 설명할 필요가 있는 경우에는 구상 범프(12), 스트레이트 범프(18)로 나누어 칭한다.
이어서 본 발명의 제15 실시예에 대해서 설명한다.
도 36은 본 발명의 제15 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또 도 36에 있어서 도 1 내지 도 9를 사용하여 설명한 제1 실시예 및 도 35를 사용하여 설명한 제14 실시예와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명은 생략한다.
본 실시예에 의한 제조 방법에서는 돌기 전극 노출 공정을 실시함으로써 범프(12)의 적어도 선단부를 수지층(13)으로부터 노출시킨 후에 이 범프(12)(본 실시예에서는 스트레이트 범프(18)를 사용하고 있음)의 선단부에도 또 하나의 범프인 외부 접속용 돌기 전극(90)(이하 외부 접속용 범프라함)을 형성하는 것을 특징으로 한다.
이 외부 접속용 범프(90)는 외부 접속용 돌기 전극 형성 공정을 실시함으로써 형성된다. 이 외부 접속용 돌기 전극 형성 공정은 일반적으로 실시되고 있는 범프형성 기술을 적용할 수 있고, 전사법, 도금법, 또는 딤플 플레이트법(dimple plate) 등을 적용할 수 있다. 그리고 돌기 전극 노출 공정을 실시한 후에 이 외부 접속용 돌기 전극 형성 공정을 실시함으로써 스트레이트 범프(18)의 선단부에는 외부 접속용 범프(90)가 형성된다.
본 실시예와 같이 돌기 전극 노출 공정을 실시한 후에 외부 접속용 돌기 전극 형성 공정을 실시하고, 스트레이트 범프(18)의 선단부에 외부 접속용 범프(90)를 형성함으로써 반도체 장치를 실장기판에 실장하는 때의 실장성을 향상시킬 수 있다.
즉 범프(12)는 기판(16)(반도체 소자)에 형성된 전극상에 형성된 것이므로, 필연적으로 그 형상은 작아진다. 따라서 이 작은 범프(12)를 실장기판에 전기적으로 접속하는 외부 접속 단자로서 사용한 경우에는 실장 기판과 범프(12)가 확실하게 접속되지 않을 우려가 있다.
그러나 본 실시예에 설비되는 외부 접속용 범프(90)는 기판(16)에 형성되어 있는 범프(12)와 별체이기 때문에 기판(16) 및 범프(12)에 영향을 주지 않고 자유롭게 설계가 가능하고(단 범프(12)와 전기적으로 접속시킬 필요가 있음), 실장 기판의 구성에 적응시킬 수 있다. 따라서 범프(12)의 선단부에 외부 접속용 범프(90)를 설치함으로써 외부 접속용 범프(90)가 설비된 반도체 장치와 실장기판의 실장성을 향상시킬 수 있다.
이어서 본 발명의 제16 실시예에 대해서 설명한다.
도 37은 제16 실시예에 의한 반도체 장치의 제조 방법을 설명하는 도면이다. 또 도 37에 있어서, 도 1 내지 도 9를 사용하여 설명한 제1 실시예 및 도 36을 사용하여 설명한 제15 실시예와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예에서는 외부 접속용 범프(90)를 형성하는 외부 접속용 돌기 전극 형성 공정에서 범프(12)와 외부 접속용 돌기 전극을 응력 완화 기능을 갖는 접합재(91)(이하 응력 완화 접합재라 함)를 사용하여 접합시키는 것을 특징으로 하는 것이다. 또 본 실시예에서는 외부 접속용 돌기 전극으로서 전극(92)을 사용하고 있는 것을 특징으로 하고 있다.
응력 완화 접합재(91)는 예를 들어 실장시에 인가되는 온도보다도 높은 융점을 갖는 납땜을 적용할 수 있다. 또 폴전극(pole electrode)(92)으로서는 예를 들어 팔라듐의 와이어를 사용할 수 있다. 범프(12)와 폴전극(92)은 응력 완화 접합재(91)에 의해서 접합된다. 또 땜납은 비교적 연질의 금속이므로 범프(12)와 폴전극(92)의 접합 위치에 있어서는 응력 완화 접합재(91)를 구성하는 땜납이 변형함으로써 폴전극(92)에 인가된 응력을 흡수할 수 있다.
본 실시예에 의하면 범프(12)와 폴전극(92)은 응력 완화 기능을 갖는 응력 완화 접합재(91)에 의해서 접합되므로 폴전극(92)에 외력이 인가되어 응력이 발생해도 이 응력은 응력 완화 접합재(91)에 의해서 응력 완화되어, 범프(12)에 전달되는 것을 방지할 수 있다. 이것에 의해서 외부 응력에 의해서 기판(16)(반도체 소자)에 손상이 발생하는 것을 방지할 수 있고 따라서 제조되는 반도체 장치의 신뢰성으 향상시킬 수 있다.
또 외부 접속용 돌기 전극으로서 폴전극(92)을 사용함으로써 구상의 전극에 비해서 외부 접속 단자(실장 기판측 또는 시험 장치측의 외부 접속 단자)의 접속 상태를 양호하게 할 수 있다. 이것은 구상 전극에서는 접속 면적이 작아지는 것에 대해서 폴전극(92)에서는 접속 면적을 넓게 할 수 있기 때문이다.
또 구상 전극은 그 형상이 어렵고 높이(직경)에 산포가 발생하기 쉽고 와이어상의 폴전극(92)에서는 동일 길이의 것을 정밀도 좋게 얻을 수 있어 산포의 발생을 방지할 수 있다. 또 폴전극(92)은 탄성적으로 좌굴 변형 가능하므로 폴전극(92) 자체에도 응력 완화 기능을 갖고 있다. 따라서 외력 입력시에 있어서의 응력의 완화를 더 확실하게 행할 수 있다.
이어서 본 발명의 제17 실시예에 대해서 설명한다.
도 38은 제17 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또 도 38에 있어서 도 1 내지 도 9를 이용하여 설명한 제1 실시예와 동일한 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
상기한 제1 실시예에서는 범프(12)를 수지층(13)으로부터 노출시키기위한 필름(30)으로서 탄성 가능한 재질을 선정하고, 필름(30)을 범프(12)에 설치한 시점에서 범프(12)의 선단부가 필름(30)으로 밀려 들어가도록 하여 도 7에 나타낸 바와 같이 필름(30)을 박리한 시점에서 범프(12)의 선단부가 수지층(13)으로부터 노출하도록 했다. 그러나 이 제1 실시예의 방법에서는 수지층(13)으로부터 노출되는 범프(12)의 선단부의 면적이 적어지고, 실장기판의 전기적 접속성이 저하할 우려가 있다.
한편 상기한 제7 실시예에서는 필름(30A)으로서 경질 재질을 선정하고, 필름(30A)을 박리한 시점에서는 범프(12)의 선단부의 수지층(13)으로부터 노출되지 않는 상태로 하고, 범프(12)의 선단부를 수지층(13)으로부터 노출시키는 데는 도 21에 나타낸 바와 같이 레이저 조사 장치(60)등을 사용하여 노출시키는 방법을 사용했다. 그런데 제7 실시예의 방법에서는 범프(12)를 수지층(13)으로 부터 노출시키기 위해서 대규모의 설비가 필요하게 된다.
그래서 본 실시예에서는 도 38a에 나타낸 바와 같이 수지 밀봉 공정에서 필름(30B)으로서 경질 재료를 선정하는 동시에 이 필름(30B)의 범프(12)와 대향하는 위치에 철부(19)가 형성된 것을 사용하는 것을 특징으로 한다. 이하 이 철부(19)가 형성된 필름(30B)을 사용한 수지 밀봉 공정에 대해서 설명한다. 또 도 38에 있어서 금형의 도시는 생략하고 있다.
도 38b는 기판(16), 밀봉 수지(35), 및 필름(30B)을 금형에 장착한 상태를 나타내고 있다. 이 상태에서 필름(30B)에 형성된 철부(19)는 기판(16)에 형성된 범프(12)와 대향하도록 위치 맞춤 되어 있다. 또 필름(30B)은 경질 수지 재료로 형성되어 있고, 철부(19)는 비교적 연질인 수지재료에 의해서 형성되어 있다. 즉 본 실시예에서는 필름(30B)과 철부(19)는 별도 재료로 구성되어 있다(또 동일 재료에 의한 일체화된 구성으로해도 좋음).
도 38c는 밀봉 수지(35)에 대해서 압축 성형 처리가 행해지고 있는 상태를나타내고 있다. 이 압축 성형 처리시에 필름(30B)에 형성된 철부(19)는 범프(12)에 압압된 상태로 되어 있다. 따라서 철부(19)가 범프(12)를 압압하고 있는 영역에 대해서는 범프(12)에 밀봉 수지(35)가 부착되지는 않는다. 또 철부(19)는 연질 수지로 구성되어 있기 때문에 철부(19)가 가요변형함으로써 범프(12)와 철부(19)의 접촉면적이 넓어져 있다.
도 38d는 돌기 전극 노출 공정을 나타내고 있고 기판(16)으로 부터 필름(30B)이 제거된 상태를 나타내고 있다. 상기한 바와 같이 철부(19)가 범프(12)를 압압하고 있는 영역에 있어서는 범프(12)에 밀봉 수지(35가 부착되지 않기 때문에 필름(30B)이 제거된 상태에 있어서, 이 영역은 수지층(13)으로부터 노출된 상태로 된다. 또 본 실시예에서 범프(12)가 수지층(13)으로부터 노출되는 면적이 상기한 제1 실시예의 방법에 비해서 넓게 되어 있다.
따라서 본 실시예에 의한 제조 방법에 의하면 대규모의 설비를 사용하지 않고 용이하고 또 확실하게 범프(12)를 수지층(13)으로부터 노출 시킬 수 있다. 또 수지층(13)으로부터 노출된 범프(12)의 면적이 넓기 때문에 예를 들어 도 38e에 나타낸 바와 같이 범프(12)의 선단부에 외부 접속용 범프(90)를 설비하는 경우에도 확실하게 범프(12)와 외부 접속용 범프(90)를 접합할 수 있다.
이어서 본 발명의 제18 실시예에 대해서 설명한다.
도 39 및 도 40은 제18 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또 도 39 및 도 40에 있어서 도 1 내지 도 9를 사용하여 설명한 제1 실시예와 동일한 구성에 대해서는 동일 부호를 붙이고 설명을 생략한다.
본 실시예에서는 기판(16)에 형성되는 범프(12A)의 형성 방법 및 그 구조에 특징을 갖는 것이다. 이 범프(12A)는 기판(16)의 표면에 설비된 접속 전극(98)위에 형성된다. 범프(12A)를 형성하는 데는 우선 접속 전극(98)의 상부에 코어(99)(반점으로 나타냄)를 형성한다. 이 코어부(99)는 탄성을 갖는 수지(예를 들어 폴리이미드등)로 형성되어 있다.
코어(99)를 접속 전극(98) 상에 형성하는 구체적인 방법으로서는 먼저 기판(16)의 전면에 코어부(99)가 되는 수지(감광성 폴리이미드)를 소정 두께로 되도록 스핀코트하고 이어서 포토리소그라피 기술을 이용하여 접속전극(98) 이외의 위치에 수지를 제거한다. 이것에 의해서 접속 전극(98)상에 코어부(99)가 형성된다.
이어서 이 코어부(99)의 표면 전체를 덮도록 도전막(100)이 형성된다. 이 도전막(100)은 도금법 또는 스퍼터링법등의 박막형성 기술을 이용하여 형성되고, 그 기판측 단부는 접속전극(98)과 전기적을 접속된다. 도전막(100)의 재질로서는 어느 정도 탄성을 갖는 동시에 전기적 저항이 낮은 금속이 선정되어 있다. 이상의 처리를 실시함으로써 범프(12A)는 형성된다. 또 도면중 102는 절연막이다.
상기한 설명으로부터 명백한 바와같이 범프(12A)는 코어부(99)의 표면에 도전막(100)이 형성된 구성으로 되어 있다. 상기한 바와 같이 코어부(99)는 탄성을 갖고 있고, 또 도전막(100)도 어느 정도 탄성을 갖는 재료로 형성되어 있으므로 예를 들어 실장시등에 있어서 범프(12)에 외력이 작용하여 응력이 발생해도 이 응력은 코어부(99) 및 도전막(100)이 탄성 변형함으로써 흡수된다. 따라서 이 응력이기판(16)에 인가되는 것을 방지할 수 있어, 기판(16)에 손상이 발생하는 것을 억제 할 수 있다.
여기서 범프(12A)의 수지층(13)에 대한 높이에 대해서 설명한다. 도 39a는 범프(12A)의 선단부가 수지층(13)보다도 돌출된 구성을 나타내고 있다. 이 구성에서는 범프(12A)는 수지층(13)보다 넓게 노출되어 있기 때문에 외부 접속용 범프(90)를 설비한 경우에는 범프(12A)와 외부 접속용 범프(90)의 접속 면적은 넓어, 확실하게 범프(12A)와 외부 접속용 범프(90)를 접합할 수 있다.
또 도 39b는 범프(12A)의 선단부와 수지층(13)의 표면이 동일면으로 된 구성을 나타내고 있다. 이 구성을 갖는 반도체 장치는 LCC(Leadless Chip Carrier)구조의 반도체 장치로서 사용하는 것이 가능하여 실장 밀도의 향상을 도모할 수 있다.
또 도 39c는 범프(12A)의 선단부가 수지층(13)의 표면보다도 낮은 위치에 있는 구성을 나타내고 있다. 따라서 수지층(13)에는 범프(12A)를 노출하기 위한 요부(101)가 형성되어 있다. 이 구성에서는 외부 접속용 범프(90)를 설비한 경우에는 요부(101)가 외부 접속용 범프(90)의 위치 맞춤을 행하는 기능을 거두기 위해서는 도 39a에 나타낸 구성에 비해서 범프(12A)와 외부 접속용 범프(90)의 위치 맞춤 처리를 용이하게 행할 수 있다.
한편 본 실시예에서는 도 40에 나타낸 바와같이 기판(16)(반도체 소자)에 설비된 전극 패드(97)와 범프(12A)가 형성되는 접속 전극(98)이 이간된 구성으로 되어 있어 전극 패드(97)와 접속 전극(98)은 인출 배선(96)으로 접속된 구성으로 되어 있다.
도 39에 나타낸 바와 같이, 범프(12A)의 선단부에 외부 접속용 범프(90)를 설치하는 구성에서는, 실장성의 향상을 도모하는 면에서 일반적으로 외부 접속용 범프(90)는 범프(12A)보다 크게 설정된다. 따라서, 범프(12A)의 인접하는 피치간 거리가 작은 경우에는, 인접 배치되는 외부 접속용 범프(90)끼리가 접촉할 우려가 있다.
그래서, 도 40에 나타낸 예에서는, 전극 패드(97)와 접속 전극(98)을 인출하고 배선(96)을 이용하여 접속함으로써, 범프(12A)가 형성되는 접속 전극(98)의 피치를 크게 하고 있다. 이에 의해, 인접하는 외부 접속용 범프(90) 사이에서 간섭이 발생함을 회피할 수 있다.
이어서, 본 발명의 제19 실시예에 대해서 설명한다.
도 41은, 제19 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또한, 도 41에서, 도 1 내지 도 9를 이용하여 설명한 제1 실시예와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예에 의한 제조 방법에서는, 도 41a에 나타낸 바와 같이, 수지 밀봉 공정을 실시하기 전에, 후에 실시되는 분리 공정에서 기판(16)이 절단되는 위치(도면 중, 점선 X로 표시. 이하 절단 위치라 함)에 비교적 폭이 넓은 절단 위치 홈(105)을 형성하여 둔다. 이 절단 위치 홈(105)의 폭 치수는, 적어도 후술하는 다이서(29)의 폭 치수보다 크게 설정되어 있다.
또한, 이어서 실시되는 수지 밀봉 공정에서는, 수지층(13)을 형성함과 동시에, 이 절단 위치 홈(105)내에도 밀봉 수지(35)를 충전하여 절단 위치 수지층(106)을 형성한다. 그리고, 수지 밀봉 공정 종료후에 실시되는 분리 공정에서, 도 41b에 나타낸 바와 같이, 절단 위치 수지층(106)이 충전된 절단 위치 홈(105)내의 절단 위치(X)에서 기판(16)을 다이서(29)를 이용하여 절단한다. 이에 의해, 도 41c에 나타낸 바와 같이, 기판(16)이 절단된다.
상기한 본 실시예에 의한 제조 방법에 의하면, 분리 공정에서 기판(16) 및 수지층(13)에 크랙이 발생함을 방지할 수 있다. 이하, 이 이유에 대해서 설명한다.
이제, 만일 절단 위치 홈(105)을 형성하지 않은 구성을 상정하면, 분리 공정에서는 표면에 비교적 얇은 막 형상의 수지층(13)이 형성된 기판(16)을 절단하게 된다. 다이서(29)를 이용한 절단 처리는, 매우 큰 응력이 기판(16)에 인가된다. 이 때문에, 이 절단 방법에서는 얇은 수지층(13)이 기판(16)으로부터 박리되거나 수지층(13) 및 기판(16)에 크랙이 발생할 우려가 있다.
이에 대해 본 실시예의 제조 방법에서는, 절단 위치(X)에 폭이 넓은 절단 위치 홈(105)을 형성함으로써, 분리 공정에서는 절단 위치 수지층(106)이 형성된 절단 위치 홈(105)내에서 절단 처리가 행해지게 된다. 이 때, 절단 위치 수지층(106)의 두께는, 다른 부분에 형성된 수지층(13)의 두께에 비하여 두껍게 되어 있고, 그 기계적 강도는 강하게 되어 있다. 또한, 절단 위치 수지층(106)은 기판(16)에 비하여 가요성을 갖고 있으므로 발생하는 응력을 흡수하는 기능을 갖는다.
따라서, 절단 처리에 의해 발생하는 응력은 절단 위치 수지층(106)에 흡수되어 약해진 상태로 기판(16)에 인가되므로, 수지층(13) 및 기판(16)에 크랙이 발생함을 방지할 수 있어, 반도체 장치의 제조 수율을 높일 수 있다.
또한, 도 41c에 나타낸 바와 같이, 분리 공정이 종료한 시점에서, 기판(16)의 측면에는 절단 위치 수지층(106)이 노출되는 구성으로 된다. 따라서, 기판(16)의 측부는 절단 위치 수지층(106)에 의해 보호된 구성으로 되고, 외부 환경의 영향을 기판(16)이 직접 받는 것을 억제할 수 있다.
또한, 반도체 장치의 반송 처리에는 핸들링 장치가 이용되지만, 이 핸들링 장치가 절단 위치 수지층(106)이 노출된 부분을 파지하도록 구성함도 가능하게 되어, 핸들링 장치에 의해 기판(16)이 손상됨을 방지할 수도 있다.
이어서, 본 발명의 제20 실시예에 대해서 설명한다.
도 42는, 제20 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또한, 도 42에서, 도 1 내지 도 9를 이용하여 설명한 제1 실시예 및 도 41을 이용하여 설명한 제19 실시예와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
상기한 제19 실시예에 의한 제조 방법에서는, 절단 위치(X)에 절단 위치 홈(105)을 형성한 구성으로 하였지만, 본 실시예에 의한 제조 방법에서는, 도 42a에 나타낸 바와 같이, 기판(16)이 절단되는 절단 위치(X)를 사이에 두고 한쌍의 응력 완화 홈(110a, 110b)을 형성한 것을 특징으로 하는 것이다. 따라서, 분리 공정에서는, 한쌍의 응력 완화 홈(110a, 110b) 사이 위치에서 기판(16)이 절단되게 된다.
또한, 응력 완화 홈(110a, 110b)을 형성함으로써, 수지 밀봉 공정에서는, 도 42b에 나타낸 바와 같이, 응력 완화 홈(110a, 110b)의 내부에는 응력 완화 수지층(111a, 111b)이 형성된다. 이 응력 완화 수지층(111a, 111b)은, 다른 부분에 형성되는 수지층(13)의 두께에 비해서 두껍게 되어 있고, 그 기계적 강도는 강하게 되어 있다. 또한, 응력 완화 수지층(111a, 111b)은 기판에 비해 가요성을 갖고 있으므로, 발생하는 응력을 흡수하는 기능을 갖는다.
상기 구성에서, 분리 공정에서 한쌍의 응력 완화 홈(110a, 110b) 사이 위치에서 기판(16)을 절단하면, 응력 완화 홈(110a, 110b) 사이에 위치하는 기판(16)(이하, 이 부분을 기판 절단부(16a)라 함)에는 큰 응력이 인가된다. 따라서, 기판 절단부(16a) 및 그 상부에 형성된 수지층(13)에는 크랙이 발생할 가능성이 있다.
그런데, 이 기판 절단부(16a)의 형성 위치에는 범프(12) 및 전자 회로 등의 중요한 구성 요소가 형성되어 있지 않으므로, 크랙이 발생하여도 문제가 되지 않는다.
한편, 기판 절단부(16a)를 절단함으로써 발생하는 응력은, 옆으로 향하여 전달되지만, 기판 절단부(16a)의 양측부에는 응력 완화 수지층(111a, 111b)이 충전된 응력 완화 홈(110a, 110b)이 형성되어 있으므로, 절단시에 발생하는 응력은 응력 완화 홈(110a, 110b)에서 흡수된다.
따라서, 기판 절단부(16a)에서 발생하는 응력이 응력 완화 홈(110a, 110b)의 형성 위치에서 바깥 측(기판(16)의 전자 회로가 형성되어 있는 측)에 영향을 미치지 않고, 범프(12) 및 전자 회로 등이 형성되어 있는 영역에 크랙이 발생함을 방지할 수 있다. 또한, 도 42c는 분리 공정이 종료한 상태를 나타내고 있다.
이어서, 본 발명의 제21 실시예에 대해서 설명한다.
도 43은, 제21 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또한, 도 43에서, 도 1 내지 도 9를 이용하여 설명한 제1 실시예 및 도 41을 이용하여 설명한 제19 실시예와 동일 구성에 대해서는 동일 부호를 붙여 그 설명을 생략한다.
본 실시예에 의한 제조 방법에서는, 수지 밀봉 공정을 실시하기 전에, 제1 분리 공정을 실시함으로써 기판(16)을 각각의 반도체 소자(112)로 분리한다. 이 각각의 반도체 소자(112)에는, 범프(12) 및 전자 회로(도시하지 않음)가 형성되어 있다.
이 제1 분리 공정이 종료하면, 이어서 수지 밀봉 공정이 실시된다. 이 수지 밀봉 공정에서는, 도 43a에 나타낸 바와 같이, 제1 분리 공정에서 분리된 반도체 소자(112)를 베이스재로 되는 필름 부재(113)에 정렬시켜 탑재한다. 이 때, 반도체 소자(112)는 접착제를 이용하여 필름 부재(113)에 탑재된다. 또한, 도 43a에 나타낸 바와 같이, 인접하는 반도체 소자(112)의 사이에는 간극부(114)가 형성되도록 정렬된다.
상기와 같이 필름 부재(113)상에 반도체 소자(112)가 탑재되면, 수지의 압축 성형 처리가 행해지고, 각 반도체 소자(112)의 표면에는 수지층(13)이 형성됨과 동시에, 간극부(114)에는 절단 위치 수지층(106)이 형성된다. 이어서, 범프(12)의적어도 선단부를 수지층(13)으로부터 노출시키는 돌기 전극 노출 공정이 실시된다. 도 43b는, 이상의 각 처리가 종료한 상태를 나타내고 있다.
이상의 처리가 종료하면, 이어서 제2 분리 공정이 실시된다. 이 제2 분리 공정에서는, 인접하는 반도체 소자(112)의 사이 위치, 즉 절단 위치 수지층(106)이 형성되어 있는 위치에서 절단 처리가 행해져, 필름 부재(113)와 함께 절단 위치 수지층(106)이 절단된다. 이에 의해, 도 43c에 나타낸 바와 같이, 수지층(13)이 형성된 반도체 소자(112)는 분리되고, 이어서 도 43d에 나타낸 바와 같이 필름 부재(113)가 제거된다.
상기한 본 실시예의 제조 방법에서는, 제1 분리 공정에서 미리 기판(16)을 절단함으로써 각각의 반도체 소자(112)로 분리하므로, 수지 밀봉 공정에서 반도체 소자(112)를 필름 부재(113)에 탑재할 때, 다른 종류의 반도체 소자(112)를 베이스재에 탑재할 수 있게 된다.
따라서, 동일 수지층(13)내에 복수의 반도체 소자를 설치하는 경우, 다른 종류 및 특성의 반도체 소자(112)를 조합하여 설치할 수 있게 되어, 설계 자유도를 향상시킬 수 있다. 또한, 본 실시예에서도, 도 41을 이용하여 설명한 제19 실시예의 효과를 얻을 수 있음은 물론이다.
이어서, 본 발명의 제22 실시예에 대해서 설명한다.
도 44는, 제22 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또한, 도 44에서, 도 43을 이용하여 설명한 제21 실시예와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예에 의한 제조 방법은, 도 43을 이용하여 설명한 제21 실시예와 대략 동일하지만, 제21 실시예에서는 수지 밀봉 공정에서 베이스재로서 필름 부재(113)을 이용한 것에 대해, 본 실시예에서는 방열판(115)을 베이스재로서 이용한 점에서 차이를 갖는 것이다.
따라서, 수지 밀봉 공정에서는, 반도체 소자(112)가 이 방열판(115) 위에 탑재되고, 또한, 제2 분리 공정에는 방열판(115)은 절단 위치 수지층(106)과 함께 절단된다. 그런데, 제21 실시예에서는, 제2 분리 공정의 종료후에 필름 부재(113)를 제거하지만, 본 실시예에서는 제2 분리 공정이 종료한 후에 방열판(115)을 제거하는 처리는 하지 않는 구성으로 하였다. 이에 의해, 제조되는 반도체 장치에는 방열판(115)이 잔존하는 구성으로 되고, 따라서 반도체 장치의 방열 특성을 향상시킬 수 있다.
이어서, 본 발명의 제23 실시예에 대해서 설명한다.
도 45 및 도 46은, 제23 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또한, 도 45 및 도 46에서, 도 1 내지 도 9를 이용하여 설명한 제1 실시예와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예에 의한 제조 방법에서는, 적어도 수지 밀봉 공정의 실시후에, 또 분리 공정을 실시하기 전에, 도 46에 나타낸 바와 같이, 수지층(13)에 위치 결정 홈(120)을 형성함을 특징으로 하는 것이다.
이와 같이, 수지층(13)에 위치 결정 홈(120)을 형성함으로써, 예를 들어 제조된 반도체 장치(10F)에 대해 시험 처리를 행할 때, 그 위치 결정 홈(120)을 기준으로 하여 시험 장치에 장착할 수 있다. 또한, 분리 공정을 실시하기 전에 위치 결정 홈(120)을 형성함으로써, 복수의 반도체 장치(10F)에 대하여 일괄적으로 위치 결정 홈(120)을 형성할 수 있어, 위치 결정 홈(120)의 형성 효율을 향상시킬 수 있다.
이 위치 결정 홈(120)을 형성함에는, 예를 들어 도 45에 나타낸 바와 같이, 다이저(29)를 이용하여 수지층(13)에 하프 스크라이브를 행함으로써 형성할 수 있다. 이와 같이, 하프 스크라이브(half scribe)를 행하여 위치 결정 홈(120)을 형성함으로써, 분리 공정에서 일반적으로 사용하는 스크라이빙 기술을 이용하여 위치 결정 홈(120)을 형성할 수 있으므로, 용이하고도 정확도 좋게 위치 결정 홈을 형성할 수 있다.
이어서, 본 발명의 제24 실시예에 대해서 설명한다.
도 47은, 제24 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또한, 도 47에서, 도 1 내지 도 9를 이용하여 설명한 제1 실시예와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예에 의한 제조 방법에서는, 적어도 수지 밀봉 공정의 실시후에, 또 분리 공정을 실시하기 전에, 도 47에 나타낸 바와 같이, 기판(16)의 배면에 위치 결정 홈(1201)을 형성함을 특징으로 한다. 또, 도 47b는 도 47a의 부분 확대도이다.
이와 같이, 기판(16)의 배면에 위치 결정 홈(121)을 형성함으로써, 제23 실시예와 마찬가지로 위치 결정 홈(121)을 기준으로 하여 반도체 장치의 위치 결정을행할 수 있다. 특히, 반도체 장치를 실장할 때의 위치 결정은, 범프(12)가 실장 기판측을 향하고 있으므로, 수지층(13)에 위치 결정 홈(120)을 형성하여도, 이를 상부로부터 인식할 수는 없다.
그런데, 본 실시예와 같이 기판(16)의 배면에 위치 결정 홈(121)을 형성하여 둠으로써, 반도체 장치의 실장시에 있어서도 위치 결정 홈(121)을 인식할 수 있어, 정확도가 높은 실장 처리를 행할 수 있게 된다. 또한, 위치 결정 홈(121)의 형성은, 제23 실시예와 마찬가지로 다이서(29)를 이용하여 기판(16)의 배면에 하프 스크라이브를 행함으로써 형성할 수 있다.
이어서, 본 발명의 제25 실시예 및 제26 실시예에 대해서 설명한다.
도 48은 제25 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이고, 또 도 49는 제26 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또한, 도 48 및 도 49에서, 도 1 내지 도 9를 이용하여 설명한 제1 실시예와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
제25 실시예에 의한 제조 방법은, 상기한 제23 및 제24 실시예와 마찬가지로, 위치 결정 홈(122)을 형성하는 점에 특징을 갖는다. 도 48c는, 본 실시예에 의해 수지층(13)에 형성된 위치 결정 홈(122)을 나타내고 있다.
위치 결정 홈(122)을 형성함에는, 먼저 도 48a에 나타낸 바와 같이, 수지 밀봉 공정에서 필름(30C)으로서 범프(12)와 간섭이 없는 위치에 철부(凸部)(31)가 형성된 것을 이용한다. 도 48b는, 수지 밀봉 공정에서, 철부(31)를 갖는 필름(30C)이 기판(16)과 대향 배치된 상태를 나타내고 있다. 동 도면에 나타낸 바와 같이,철부(31)는 범프(12)와 대향하지 않는 위치에 위치하고 있다. 따라서, 수지 밀봉 공정의 종료후, 이 철부(31)에 의해 수지층(13)에는 위치 결정 홈(122)이 형성된다.
한편, 제26 실시예에 의한 제조 방법은, 수지층(13)에 위치 결정 돌기(123)을 형성하는 점에 특징을 갖는다. 도 49c는, 본 실시예에 의해 수지층(13)에 형성된 위치 결정 돌기(123)를 나타내고 있다.
위치 결정 돌기(123)를 형성함에는, 먼저 도 49a에 나타낸 바와 같이, 수지 밀봉 공정에서 필름(30C)으로서 범프(12)와 간섭하지 않는 위치에 요부(凹部)(32)가 형성된 것을 이용한다. 도 49b는, 수지 밀봉 공정에서, 요부(32)를 갖는 필름(30C)이 기판(16)과 대향 배치된 상태를 나타내고 있다. 동 도면에 나타낸 바와 같이, 요부(32)는 범프(12)와 대향하지 않는 위치에 위치하고 있다. 따라서, 수지 밀봉 공정의 종료 후, 이 요부(32)에 의해 수지층(13)에는 위치 결정 돌기(123)가 형성된다.
상기한 제25 실시예 및 제26 실시예에 의하면, 수지 밀봉 공정에서 범프(12)와 간섭하지 않는 위치에 철부(31) 또는 요부(32)가 형성된 필름(30C)을 이용함으로써, 수지층(13)에 위치 결정의 기준이 되는 위치 결정 홈(122) 또는 위치 결정 돌기(123)를 형성할 수 있다. 따라서, 예를 들어 반도체 장치에 대한 시험 또는 실장 처리를 행할 때, 이 위치 결정 홈(122) 또는 위치 결정 돌기(123)를 기준으로 하여 위치 결정 처리를 행할 수 있게 되어, 위치 결정 처리의 간단화를 도모할 수 있다.
이어서, 본 발명의 제27 실시예에 대해서 설명한다.
도 50은, 제27 실시예에 의한 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 또한, 도 50에서, 도 1 내지 도 9를 이용하여 설명한 제1 실시예와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예에 의한 제조 방법에서는, 복수 설치되는 범프(12) 내, 위치 결정의 기준으로 되는 범프(12)(이하, 이 범프(12)를 위치 결정용 범프(12B)라 함)를 설정하여 두고, 수지 밀봉 공정의 종료 후, 이 위치 결정용 범프(12B)의 형성 위치에서의 수지층(13)을 가공함으로써, 통상의 범프(12)와 위치 결정용 범프(12B)을 식별하도록 한 것을 특징으로 한 것이다. 또한, 위치 결정용 범프(12B) 자체의 구성은, 통상의 범프(12)와 동일 구성이다.
도 50a는. 수지 밀봉 공정 및 돌기 전극 노출 공정이 종료한 상태의 기판(16)을 나타내고 있다. 이 상태에서는, 수지층(13)은 기판(16) 위에 균일 막두께로 형성되어 있어서, 범프(12)와 위치 결정용 범프(12B)를 식별할 수 없다.
그래서, 본 실시예에서는, 도 50b에 나타낸 바와 같이, 위치 결정용 범프(12B)의 근방 위치에서의 수지층(13)의 막두께를 얇게 하는 가공을 행하였다. 이에 의해, 통상의 범프(12)와 위치 결정용 범프(12B)를 식별할 수 있게 된다. 또한, 위치 결정용 범프(12B)를 식별화하기 위한 수지 가공은, 예를 들어 상기한 돌기 전극 노출 공정에서 이용하는 엑시머 레이저, 에칭, 기계 연마 또는 블래스트 등을 이용할 수 있어서, 수지 가공을 행함으로써 반도체 장치의 제조 설비가 크게 변동되지는 않는다.
여기서, 범프(12)와 위치 결정용 범프(12B)를 식별하는 방법에 대해서 설명한다. 도 50c는 위치 결정용 범프(12B)를 확대하여 나타낸 도면이고, 또한, 도 50d는 위치 결정용 범프(12B)를 상부에서 본 도면이다. 한편, 도 51a는, 통상의 범프(12)를 확대하여 나타낸 도면이고, 또한, 도 51b는 통상의 범프(12)를 상부에서 본 도면이다.
상기한 바와 같이, 위치 결정용 범프(12B)는 통상의 범프(12)와 동일 구성이므로, 각 범프(12, 12B)의 구성만으로는 식별할 수 없다. 그런데, 각 범프(12, 12B)는 구형상 또는 럭비공 형상을 하고 있으므로, 수지층(13)에 매설되어 있는 깊이에 의해 상부에서 본 직경 치수가 변화한다.
즉, 통상의 범프(12)는 수지층(13)에 깊게 매설되어 노출되어 있는 면적이 작으므로, 도 51b에 나타낸 바와 같이 상부에서 본 직경 치수(L2)는 작게 된다. 이에 대해, 위치 결정용 범프(12B)는 상기한 수지 가공을 행함으로써 수지층(13)으로부터 크게 노출되어 있고, 따라서 도 50d에 나타낸 바와 같이 상부에서 본 직경 치수(L1)는 크게 되어 있다(L1 > L2).
따라서, 상부에서 본 각 범프(12, 12B)의 직경 치수를 검출함으로써, 통상의 범프(12)와 위치 결정용 범프(12B)를 식별할 수 있다. 이에 의해, 위치 결정용 범프(12B)를 기준으로 하여 반도체 장치의 위치 결정 처리를 행할 수 있게 된다.
이어서, 상기한 각 실시예에 의해 제조되는 반도체 장치의 실장 방법에 대해서 설명한다.,
도 52는 제1 실시예인 실장 방법을 나타내고 있다. 도 52a는 상기한 제1 실시예에 의한 제조 방법에 의해 제조된 반도체 장치(10)의 실장 방법을 나타내고 있고, 땜납 등의 접합재(125)를 이용하여 범프(12)를 실장 기판(14)에 접합하는 구조로 하고 있다. 또한, 도 52b는, 상기한 제14 실시예에 의한 제조 방법에 의해 제조된 반도체 장치(10G)의 실장 방법을 나타내고 있고, 땜납 등의 접합재(125)를 이용하여 스트레이트 범프(18)를 실장 기판(14)에 접합하는 구조로 하고 있다. 또한, 도 52c는, 상기한 제15 실시예에 의한 제조 방법에 의해 제조된 반도체 장치(10H)의 실장 방법을 나타내고 있고, 범프(12)의 선단부에 설치된 외부 접속용 범프(90)에 의해 실장 기판(14)에 접합하는 구조로 하고 있다.
도 53은 제2 실시예인 실장 방법을 나타내고 있다. 동 도면에 나타낸 실장 방법은, 반도체 장치(10)를 실장 기판(14)에 실장한 후, 언더필 수지(126)를 설치함을 특징으로 하는 것이다. 도 53a는 반도체 장치(10)에 형성된 범프(12)를 직접 실장 기판(14)에 접합한 후에 언더필 수지(126)을 설치한 구성이고, 또 도 53b는 범프(12)를 접합재(125)를 통하여 실장 기판(14)에 접합한 후에 언더필 수지(126)를 설치한 구성이다.
상기한 바와 같이, 상기한 각 실시예에 의해 제조되는 반도체 장치(10, 10A ~ 10H)는, 기판(16)의 표면에 수지층(13, 13A, 13B)이 형성되어 있으므로, 기판(16)의 보호는 이 수지층(13, 13A, 13B)에 의해 확실하게 행해지고 있다.
그런데, 범프(12, 18, 90)가 실장 기판(14)과 접합되는 부위에서, 각 범프(12, 18, 90)는 노출되어 있어 산화될 우려가 있다. 또한, 실장 기판(14)과 기판(16)의 열팽창률에 큰 차이가 있는 경우에는, 각 범프(12, 18, 90)와 실장 기판(14)의 접합 위치에 큰 응력이 인가될 우려가 있다. 따라서, 상기한 접합 위치에 발생하는 산화 방지 및 응력 완화를 위해, 언더필 수지(126)를 설치하는 구성으로 하여도 된다,.
도 54는 제3 실시예인 실장 방법을 나타내고 있다(외부 접속용 범프(90)를 갖는 반도체 장치(10H)를 예로 들고 있다). 본 실시예에 의한 실장 방법에서는, 실장시에 방열핀(127, 128)을 반도체 장치(10H)에 설치한 것을 특징으로 하는 것이다.
도 54a는, 1개의 반도체 장치(10H)에 대해 방열핀(127)을 설치한 구성이고, 또 도 54b는 복수(도면에서는 2개)의 반도체 장치(10H)에 대해 방열핀(128)을 설치한 구성이다. 또한, 반도체 장치(10H)의 실장 기판(14)으로의 실장 수단은, 방열핀(127, 128)에 반도체 장치(10H)를 고정한 위에 실장 기판(14)에 실장하여도, 또 반도체 장치(10H)를 실장 기판(14)에 실장한 후에 방열핀(127, 128)을 고정하여도 된다.
도 55는 제4 실시예인 실장 방법을 나타내고 있다. 본 실시예에서는 복수의 반도체 장치(10)를 인터포저 기판(130)을 이용하여 실장 기판(14)에 실장하는 방법을 채용하고 있다. 반도체 장치(10)는 범프(12)에 의해 인터포저 기판(130)에 접합되어 있고, 또 각 인터포저 기판(130)은 기판 접합용 범프(129)에 의해 각각 전기적으로 접속된 구성으로 되어 있다. 이 때문에, 인터포저 기판(130)은, 그 상면 및 하면에 각각 접속 전극(130a, 130b)이 형성되어 있고, 이 각 접속 전극(130a, 130b)은 내부 배선(130c)에 의해 접속된 구성으로 되어 있다.
본 실시예의 실장 방법에 의하면, 반도체 장치(10)를 복수개 적층 상태로 설치할 수 있으므로, 실장 기판(14)의 단위 면적에서의 반도체 장치(10)의 실장 밀도를 향상시킬 수 있다. 특히, 본 실시예의 구성은, 반도체 장치(10)가 메모리인 경우에 유효하다.
도 56은 제5 실시예인 실장 방법을 나타내고 있다. 본 실시예에서는, 먼저 도 26을 이용하여 설명한 제2 실시예에 의한 반도체 장치(10A)를 인터포저 기판(131)에 탑재한 후에, 이 인터포저 기판(131)을 실장 기판(14)에 실장하는 방법을 나타내고 있다. 본 실시예에서 이용하고 있는 인터포저 기판(131)은 다층 배선 기판이고, 그 상면에 반도체 장치(10A)가 접속되는 상부 전극이 형성됨과 동시에, 하면에는 실장 기판(14)과 접합하기 위한 실장용 범프(136)가 설치되어 있다.
또한, 도 57은 제6 실시예인 실장 방법을 나타내고 있다. 본 실시예에서는, 제2 실시예에 의한 반도체 장치(10A)를 제1 인터포저 기판(131)에 탑재하고, 이를 또 다른 전자 부품(135)과 함께 제2 인터포저 기판(132)에 탑재한 후에, 이 제2 인터포저 기판(132)을 실장 기판(14)에 실장하는 방법을 나타내고 있다. 제2 인터포저 기판(132)도 다층 배선 기판이고, 그 상면에 제1 인터포저 기판(131) 및 전자 부품(135)이 접속되는 상부 전극이 형성됨과 동시에, 하면에는 실장 기판(14)과 접합하기 위한 실장용 범프(137)가 설치되어 있다.
또한, 도 58은 제7 실시예인 실장 방법을 나타내고 있다. 도 57에 나타낸 제6 실시예인 실장 방법에서는, 제2 인터포저 기판(132)의 상면에만 반도체 장치(10A)가 탑재된 제1 인터포저 기판(131) 및 전자 부품(135)을 설치하고, 하면에는 실장용 범프(137)를 설치한 구성으로 되어 있다.
이에 대해, 본 실시예에서는 제2 인터포저 기판(133)의 상면 및 하면의 쌍방에 반도체 장치(10A)가 탑재된 제1 인터포저 기판(131) 및 전자 부품(135)을 설치한 것이다. 또한, 외부와의 전기적인 접속은, 제2 인터포저 기판(133)의 측단부(도면 중, 좌단부)에 형성된 커트 엣지 커넥터(138)에 의해 행하는 구성으로 되어 있다.
도 55 내지 도 58을 이용하여 설명한 각 실장 방법에서는, 반도체 장치(10, 10A)와 실장 기판(14)(또는 커트 엣지 커넥터(138)가 접속되는 커넥터) 사이에 인터포저 기판(131 ~ 133)이 개재되는 구성으로 된다. 이 인터포저 기판(131 ~ 133)은 다층 배선 기판이므로, 기판내에서의 배선의 둘러치기를 용이하면서 자유도를 갖고 행할 수 있어, 반도체 장치(10, 10A)의 범프(12)(외부 접속용 범프(90))와 실장 기판(14)(또는 커넥터)측의 전극과의 정합성(整合性)을 용이하게 도모할 수 있다.
이어서, 본 발명의 제28 실시예인 반도체 장치의 제조 방법 및 본 발명의 제4 실시예인 반도체 장치에 대해서 설명한다.
먼저, 도 63을 이용하여 본 발명의 제4 실시예인 반도체 장치(10J)에 대해서 설명한다. 또, 도 63에서, 도 9를 이용하여 설명한 제1 실시예에 의한 반도체 장치(10)와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다. 본 실시예에 의한 반도체 장치(10J)는, 대략, 기판(16)(반도체 소자), 수지층(13) 및 외부 접속 전극(140) 등에 의해 구성되어 있다. 기판(16)은 반도체 소자로서 기능하는것이고, 그 표면에는 전자 회로와 함께 외부 단자와 전기적으로 접속되는 외부 접속 전극(140)이 형성되어 있다. 또한, 수지층(13)은 기판(16)의 표면을 덮도록 형성되어 있고, 따라서 외부 접속 전극(140)도 수지층(13)으로 밀봉된 구성으로 되어 있다.
그런데, 본 실시예에 의한 반도체 장치(10J)는, 이 외부 접속 전극(140)이 기판(16)과 수지층(13)과의 계면에서 외부 접속 전극(140)이 측방으로 향하여 노출된 구성으로 되어 있음을 특징으로 하고 있다. 즉, 반도체 장치(10J)는 범프를 갖고 있지 않고, 범프 대신에 반도체 장치(10J)의 측부에서 노출된 외부 접속 전극(140)에 의해 실장 기판 등과 전기적으로 접속되는 구성으로 되어 있다.
이와 같이, 본 실시예에 의한 반도체 장치(10J)는 범프를 형성하지 않고 외부 접속 전극(140)을 이용하여 반도체 장치(10J)를 실장할 수 있게 되므로, 반도체 장치(10J)의 구성 및 제조 공정의 간단화를 도모할 수 있어, 원가 저감 및 제조 효율의 향상을 도모할 수 있다. 또한, 외부 접속 전극(140)은 반도체 장치(10J)의 측부에 노출된 구성이므로, 후에 상술하는 바와 같이 반도체 장치(10J)를 실장 기판(14)에 대해 세워 설치한 상태로 실장할 수 있게 된다.
이어서, 본 발명의 제28 실시예인 반도체 장치의 제조 방법에 대해서 설명한다. 제28 실시예에 의한 제조 방법은, 도 63에 나타낸 반도체 장치(10J)를 제조하는 방법이다.
본 실시예에 의한 반도체 장치의 제조 방법에서는, 범프 형성 공정은 실시하지 않고, 반도체 소자 형성 공정을 실시한 후에 바로 수지 밀봉 공정이 실시된다.반도체 소자 형성 공정에서는, 기판(16)의 표면에 소정의 전자 회로가 형성됨과 동시에, 먼저 도 40을 이용하여 설명한 바와 같이 인출 배선(96) 및 접속 전극(98) 등이 형성된다. 그리고, 이 반도체 소자 형성 공정에서, 접속 전극(98)의 상부에 외부 접속 전극(140)이 형성된다.
도 59는, 반도체 소자 형성 공정이 종료한 상태의 기판(16)을 나타내고 있다. 이 도면에 나타낸 바와 같이, 본 실시예에서는 외부 접속 전극(140)의 형성 위치는, 1개의 반도체 소자에 상당하는 직사각형 영역(도면 중, 실선으로 둘러싼 영역)의 한 변에 모아서 설치되어 있다.
상기 기판 형성 공정이 종료하면, 이어서 수지 밀봉 공정이 실시된다. 이 수지 밀봉 공정에서, 기판(16)은 금형에 장착되어 수지층(13)의 압축 성형이 행해진다. 또한, 수지 밀봉 공정은 상기한 제1 실시예와 같은 처리를 행하므로, 그 설명은 생략한다.
수지 밀봉 공정이 종료함으로써, 기판(16)의 전면에 수지층(13)이 형성된다. 따라서, 기판 형성 공정에서 형성된 인출 배선(96) 및 접속 전극(98) 등도 수지층(13)에 밀봉된 구성으로 된다. 이와 같이 수지 밀봉 공정이 종료하면, 본 실시예에서는 범프가 형성되어 있지 않으므로, 돌기 전극 노출 공정을 행함이 없이 분리 공정이 실시된다.
본 실시예에서는, 이 분리 공정에서 외부 접속 전극(140)이 형성된 위치에서 기판(16)을 절단하는 것을 특징으로 한다. 도 59에서, 점선으로 나타내는 위치가 기판(16)의 절단 위치이다. 이 절단 위치에서 기판(16)을 수지층(13)과 함께 절단함으로써, 외부 접속 전극(140)은 그 일부가 절단되고, 따라서 외부 접속 전극(140)이 기판(16)과 수지층(13)의 계면에서 외부 접속 전극(140)이 측방으로 향하여 노출된 구성의 반도체 장치(10J)가 제조된다.
상기한 바와 같이, 본 실시예에 의한 제조 방법에 의하면, 상기한 각 실시예에서 필요한 범프 형성 공정 및 돌기 전극 노출 공정이 불필요하게 되고, 또 단지 수지층(13)이 형성된 기판(16)을 외부 접속 전극(140)이 형성된 위치에서 절단하는 것만으로 이 외부 접속 전극(140)을 수지층(13)으로부터 외부로 노출시킬 수 있어, 용이하게 반도체 장치(10J)를 제조할 수 있다.
이어서, 본 발명의 제29 실시예인 반도체 장치의 제조 방법에 대해서 도 60 내지 도 62를 이용하여 설명한다. 제29 실시예에 의한 제조 방법도, 도 63에 나타낸 반도체 장치(10J)를 제조하는 방법이다. 또한, 도 60 내지 도 62에서, 도 59에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
상기한 바와 같이, 도 59를 이용하여 설명한 제28 실시예에 의한 제조 방법에서는, 용이하게 반도체 장치(10J)를 제조할 수 있다. 그런데, 제28 실시예에 의한 제조 방법에서는, 분리 공정에서 도 59에 점선으로 나타내는 위치와, 실선으로 나타내는 위치의 2개 장소에서 절단 처리를 행하여야 하고, 또한, 도면 중 화살표 W로 나타내는 부분은 불필요한 부분으로 되어 있다(이 불필요한 부분은 제거되어 있다). 따라서, 제28 실시예에 의한 제조 방법에서는, 분리 공정에서의 절단 효율이 나쁘고, 또 기판(16)의 유효 이용이라는 면에서도 불리하였다.
이에 대해, 본 실시예에서는 먼저 설명한 제28 실시예에 비하여 분리 공정의간략화 및 기판(16)의 유효 이용을 도모한 것이다. 이하, 본 실시예에 의한 제조 방법에 대해서 설명한다.
도 60은, 본 실시예에서 반도체 소자 형성 공정이 종료한 상태의 기판(16)을 나타내고 있다. 도 60a는 기판(16)의 전체를 나타내는 도면이고, 또 도 60b는 기판(16)에 형성된 복수의 반도체 소자내, 도 60a에 부호 11a, 11b로 나타내는 반도체 소자를 확대하여 나타내고 있다.
도 60b에 나타낸 바와 같이, 본 실시예에서도 외부 접속 전극(140)의 형성 위치는, 직사각형으로 된 반도체 소자(11a, 11b)의 한 변에 모아서 설치되어 있지만, 본 실시예에서는 외부 접속 전극(140)이 인접하는 반도체 소자(11a, 11b) 사이에 공유화 되어 있음을 특징으로 하고 있다.
상기 기판 형성 공정이 종료하면, 이어서 수지 밀봉 공정이 실시되고, 도 61에 나타낸 바와 같이 기판(16)의 표면에 수지층(13)이 형성된다. 따라서, 기판 형성 공정에서 형성된 인출 배선(96) 및 접속 전극(98) 등도 수지층(13)으로 밀봉된 구성으로 된다.
수지 밀봉 공정이 종료하면, 이어서 분리 공정이 실시되고, 외부 접속 전극(140)이 형성된 위치에서 기판(16)을 절단한다. 도 61b에서, 점선으로 나타내는 위치가 기판(16)의 절단 위치이다.
이 절단 위치에서 기판(16)을 수지층(13)과 함께 절단함으로써 외부 접속 전극(140)은 그 대략 중앙 위치에서 절단 되고, 도 62에 나타낸 바와 같이, 외부 접속전극(140)이 기판(16)과 수지층(13)의 계면에서 외부 접속 전극(140)이 측방으로향하여 노출된 구성의 반도체 장치(10J)가 제조된다.
이 때, 상기한 바와 같이 본 실시예에서는, 인접하는 반도체 소자(11a, 11b) 사이에서 외부 접속 전극(140)이 공유화되어 있다. 이 때문에, 1회의 절단 처리를 행함으로써 인접하는 2개의 반도체 소자(11a, 11b)에서 각각 외부 접속 전극(140)을 외부로 노출시킬 수 있다.
따라서, 반도체 장치(10J)의 제조 효율을 높일 수 있고, 또 본 실시예의 제조 방법에 의하면, 도 59에 화살표 W로 나타낸 불필요한 부분이 발생하지 않아, 기판(16)의 효율적인 이용을 도모할 수 있다.
이어서, 본 발명의 제8 내지 제11 실시예인 반도체 장치의 실장 방법에 대해서 설명한다. 또한, 제8 내지 제11 실시예에 의한 반도체 장치의 실장 방법은, 도 63에 나타낸 반도체 장치(10J)를 실장 기판(14)에 실장하는 방법이다.
도 64는, 본 발명의 제8 실시예인 반도체 장치(10J)의 실장 방법을 나타내고 있다. 본 실시예에 의한 실장 방법은, 단일의 반도체 장치(10J)를 실장 기판(14)에 실장하는 것이다.
상기한 바와 같이, 반도체 장치(10J)는 그 측부에 외부 접속 전극(140)이 노출된 구성이다. 이 때문에, 이 외부 접속 전극(140)이 노출된 측면(141)을 실장 기판(14)과 대향하도록 실장함으로써, 반도체 장치(10J)를 실장 기판(14)에 대해 세워 설치한 상태로 실장할 수 있게 된다.
도 64a에 나타낸 예에서는, 땜납 등의 접합재(142)를 이용하여 외부 접속 전극(140)과 실장 기판(14)을 접합하고, 이에 의해 반도체 장치(10J)를 실장기판(14)에 대해 세워 설치한 상태로 실장한 것이다. 또한, 도 64b에 나타낸 예에서는, 외부 접속 전극(140)에 미리 외부 접속용 범프(143)를 설치하여 두고, 이 외부 접속용 범프(143)를 실장 기판(14)에 접합함으로써, 반도체 장치(10J)를 실장 기판(14)에 대해 세워 설치한 상태로 실장한 것이다.
상기한 바와 같이, 반도체 장치(10J)를 실장 기판(14)에 대해 세워 설치한 상태로 실장함으로써, 반도체 장치(10J)를 눕힌 상태로 실장 기판(14)에 실장하는 구성에 비하여 반도체 장치(10J)의 실장 면적을 작게 할 수 있고, 따라서 반도체 장치(10J)의 실장 밀도를 향상시킬 수 있다.
도 65 및 도 66는, 본 발명의 제9 및 제10 실시예인 반도체 장치(10J)의 실장 방법을 나타내고 있다. 각 실시예에 의한 실장 방법은, 복수(본 실시예에서는 4개)의 반도체 장치(10J)를 실장 기판(14)에 실장하는 것이다.
도 65에 나타내는 제9 실시예에서는, 반도체 장치(10J)를 복수개 세워 설치함과 동시에 이를 병렬 상태로 실장하고, 또 인접하는 반도체 장치(10J)를 접착제(144)에 의해 접합함을 특징으로 하는 것이다. 이 인접하는 반도체 장치(10J) 사이의 접착은, 본 실시예에서는 실장 기판(14)에 접합하기 전에 행하는 구성으로 하고 있지만, 반도체 장치(10J)를 실장 기판(14)에 접합할 때에 맞추어 반도체 장치(10J) 사이의 접착 처리를 행하는 구성으로 하여도 된다.
또한, 반도체 장치(10J)와 실장 기판(14)의 접합은, 도 64b와 마찬가지로, 외부 접속 전극(140)에 미리 외부 접속용 범프(143)을 설치하여 두고, 이 외부 접속용 범프(143)를 실장 기판(14)에 접합함으로써 실장하는 방법을 이용하고 있다.그런데, 반도체 장치(10J)와 실장 기판(14)의 접합은, 도 64a에 나타낸 접합재(142)를 이용하는 방법을 채용하여도 된다.
한편, 도 66에 나타내는 제10 실시예에서는, 반도체 장치(10J)를 복수개 세워 설치함과 동시에 이를 병렬 상태로 실장하고, 또 인접하는 반도체 장치(10J)를지지 부재(145)를 이용하여 세워 설치한 상태로 지지함을 특징으로 하는 것이다. 또한, 본 실시예에서의 반도체 장치(10J)와 실장 기판(14)의 접합은, 제9 실시예에 의한 실장 방법과 마찬가지로, 외부 접속용 범프(143)를 이용하는 방법을 채용하고 있다.
지지 부재(145)는 방열성이 양호한 금속에 의해 구성되어 있고, 인접하는 반도체 장치(10J)를 격리하는 격벽(146)이 형성되어 있다. 각 반도체 장치(10J)는 한쌍의 격벽(146) 사이에 접착제를 이용하여 접착시키고, 이에 의해 반도체 장치(10J)는 지지 부재(145)에 고정된다.
또한, 반도체 장치(10J)를 지지 부재(145)에 고정하는 수단은 접착에 한정되는 것이 아니고, 예를 들어 접착제를 이용하지 않고 한쌍의 격벽(146)이 반도체 장치(10J)를 협지함으로써 고정하는 구성으로 하여도 된다.
상기한 제9 및 제10 실시예에 의한 반도체 장치(10J)의 실장 방법에 의하면, 복수의 반도체 장치(10J)를 유니트화하여 취급할 수 있게 된다. 따라서 실장시에 있어서 복수의 반도체 장치(10J)를 일괄적으로 유니트 단위로 실장 기판(14)에 실장 처리를 할 수 있게 되고, 이에 의해 반도체 장치(10J)의 실장 효율을 향상시킬 수 있다.
도 67은, 본 발명의 제11 실시예인 반도체 장치(10J)의 실장 방법을 나타내고 있다. 본 실시예에 의한 실장 방법에서는, 복수(본 실시예에서는 4개)의 반도체 장치(10J)를 인터포저 기판(147)을 통하여 실장 기판(14)에 실장함을 특징으로 하는 것이다.
본 실시예에서는, 먼저 도 65를 이용하여 설명한 제9 실시예에 의한 실장 방법을 적용한 복수의 반도체 장치(10J)를 인터포저 기판(147)에 탑재한 후에, 이 인터포저 기판(147)을 실장 기판(14)에 실장하는 방법을 나타내고 있다. 본 실시예에서 이용하고 있는 인터포저 기판(147)은 다층 배선 기판이고, 그 상면에 각 반도체 장치(10J)가 접속되는 상부 전극(148)이 형성됨과 동시에, 하면에 형성된 하부 전극(149)은 실장 기판(14)과 접합하기 위한 실장용 범프(136)가 설치되어 있다. 또한, 상부 전극(148)과 하부 전극(149)은, 인터포저 기판(147)의 내부에 형성된 내부 배선(150)에 의해 접속되어 있다.
본 실시예에 의한 실장 방법에 의하면, 반도체 장치(10J)와 실장 기판(14)의 사이에 인터포저 기판(147)이 개재하는 구성으로 되므로, 반도체 장치(10J)를 실장 기판(14)에 실장하는 자유도를 향상시킬 수 있다.
이어서, 상기한 각 반도체 장치(10, 10A ~ 10J)와 다른 타 반도체 장치(160)의 구성 및 그 제조 방법에 대해 설명한다. 도 68 및 도 69는 반도체 장치(160)의 제조 방법을 설명하기 위한 도면이고, 또 도 70은 반도체 장치(160)의 구성을 나타내는 도면이다.
도 70에 나타낸 바와 같이, 반도체 장치(160)는 대략, 복수의 반도체소자(161), 인터포저 기판(162), 외부 접속용 범프(163) 및 수지층(164) 등에 의해 구성되어 있다.
복수의 반도체 소자(161)는, 전자 부품(165)과 함께 인터포저 기판(162)의 상면에 탑재되어 있다. 인터포저 기판(162)의 상면에는 상부 전극(166)이 형성되어 있고, 이 상부 전극(166)과 반도체 소자(161)는 와이어(168)를 이용하여 접속되어 있다.
또한, 인터포저 기판(162)의 하면에는 하부 전극(167)이 형성되어 있고, 이 하부 전극(167)에는 외부 접속용 범프(163)가 접속되어 있다. 이 인터포저 기판(162)에는 관통홀(169)이 형성되어 있고, 이 관통홀(169)에 의해 상부 전극(166)과 하부 전극(167)은 전기적으로 접속되어 있다. 이에 의해, 반도체 소자(161)와 외부 접속용 범프(163)는 전기적으로 접속된 구성으로 된다. 또한, 수지층(164)은 상기한 압축 성형 기술을 이용하여 형성되어 있고, 인터포저 기판(162)의 상면을 덮도록 형성되어 있다.
이와 같이, 반도체 소자(161)를 와이어(168)를 이용하여 외부(인터포저 기판(162))에 전기적으로 접속하는 구성의 반도체 장치(160)에 있어서도, 압축 성형 기술을 이용하여 수지층(164)을 형성할 수 있게 된다.
한편, 상기 구성으로 된 반도체 장치(160)를 제조함에는, 도 68에 나타낸 바와 같이, 먼저 인터포저 기판(162)의 상면에 반도체 소자(161)를 접착제를 이용하여 탑재한다. 이때 필요하다면, 부설되는 전자 부품(165)도 맞추어 탑재한다. 이어서, 인터포저 기판(162)의 상면에 형성되어 있는 상부 전극(166)과 반도체소자(161)의 상부에 형성되어 있는 범프 사이에 와이어 본딩을 실시하여 와이어(168)를 설치한다. 다음에, 인터포저 기판(162)의 하면에 형성된 하부 전극(167)에, 예를 들어 전사법 등을 이용하여 외부 접속용 범프(163)를 설치한다.
상기와 같이 인터포저 기판(162)에 반도체 소자(161), 외부 접속용 범프(163) 및 와이어(168)가 설치되면, 이 인터포저 기판(162)은 수지 밀봉용 금형에 장착되고, 압축 성형법을 이용하여 인터포저 기판(162)의 표면에 수지층(164)이 형성된다. 도 69는, 표면에 수지층(164)이 형성된 인터포저 기판(162)를 나타내고 있다. 이어서, 이 인터포저 기판(162)을 도 69에서 점선으로 나타내는 소정 절단 위치에서 절단함으로써, 도 70에 나타내는 반도체 장치(160)가 형성된다.
또한, 도 71 내지 도 75도 상기한 각 반도체 장치(10, 10A ~ 10J)와 다른 타 반도체 장치(170, 170A)의 구성 및 그 제조 방법을 설명하기 위한 도면이다. 도 71은 반도체 장치(170)의 구성을 설명하기 위한 도면이고, 도 72 및 도 73은 반도체 장치(170)의 제조 방법을 설명하기 위한 도면이다. 또한, 도 74는 반도체 장치(170A)의 구성을 설명하기 위한 도면이고, 도 75는 반도체 장치(170A)의 제조 방법을 설명하기 위한 도면이다.
반도체 장치(170)는, 대략 반도체 소자(171), 수지 패키지(172) 및 금속막(173)으로 된 극히 간단한 구성으로 되어 있다. 반도체 소자(171)는, 그 상면에 복수의 전극 패드(174)가 형성되어 있다. 또한, 수지 패키지(172)는, 예를 들어 에폭시 수지를 상기한 압축 성형 기술을 이용하여 성형한 구성으로 되어 있다. 이 수지 패키지(172)의 실장면(175)에는, 수지 돌기(177)가 일체로 형성되어있다.
또한, 금속막(173)은, 수지 패키지(172)에 형성된 수지 돌기(177)를 덮도록 형성되어 있다. 이 금속막(173)과 상기한 전극 패드(174) 사이에는 와이어(173)가 설치되어 있고, 이 와이어(178)에 의해 금속막(173)과 반도체 소자(171)는 전기적으로 접속된 구성으로 되어 있다.
상기 구성으로 된 반도체 장치(170)는, 종래의 SSOP와 같은 인너 리드나 아우터 리드가 불필요하게 되고, 인너 리드로부터 아우터 리드로의 감아치기 위한 면적이나, 아우터 리드 자신의 면적이 불필요하게 되어, 반도체 장치(170)의 소형화를 도모할 수 있다.
또한, 종래의 BGA와 같은 땜납 볼을 형성하기 위한 탑재 기판을 이용할 필요가 없게 되므로, 반도체 장치(170)의 원가 저감을 도모할 수 있다. 또한, 수지 돌기(177) 및 금속막(173)은, 협동하여 BGA 형의 반도체 장치의 땜납 범프와 동등한 기능을 가지므로, 실장성을 향상시킬 수 있다.
다음에, 반도체 장치(170)의 제조 방법에 대해서 도 72 및 도 73을 이용하여 설명한다. 반도체 장치(170)를 제조함에는, 도 72에 나타내는 리드 프레임(180)을 준비한다. 이 리드 프레임(180)은, 예를 들어 구리(Cu)에 의해 형성되어 있고, 상기한 수지 돌기(177)의 형성 위치에 대응하는 위치에, 수지 돌기(177)의 형상에 대응한 요부(凹部)(181)가 형성되어 있다. 또한, 이 요부(181)의 표면에는, 금속막(173)이 형성되어 있다.
상기 구성으로 된 리드 프레임(180)에는, 먼저 반도체 소자(171)가 탑재된다. 반도체 소자(171)가 리드 프레임(180)에 탑재되고, 이어서 리드 프레임(180)은 와이어 본딩 장치에 장착되고, 반도체 소자(171)에 형성된 전극 패드(174)와, 리드 프레임(180)에 형성되어 있는 금속막(173) 사이에 와이어(178)가 설치된다. 이에 의해, 반도체 소자(171)와 금속막(173)은 전기적으로 접속된 구성으로 된다. 도 72는, 이상 설명한 처리가 종료된 상태를 나타내고 있다.
상기한 와이어(178)의 설치 처리가 종료하면, 이어서 리드 프레임(180) 상에 반도체 소자(171)를 밀봉하도록 수지 패키지(172)를 형성한다. 본 실시예에서는, 수지 패키지(172)를 압축 성형에 의해 형성하고 있다. 도 73은, 수지 패키지(172)가 형성된 리드 프레임(180)을 나타내고 있다.
상기한 수지 패키지(172)의 형성 처리가 종료하면, 도 73에 점선으로 나타내는 위치에서 절단 처리가 행해짐과 동시에, 수지 패키지(172)를 리드 프레임(180)으로부터 분리하여 반도체 장치(171)를 형성하는 분리 공정이 실시된다. 이 분리 공정은, 리드 프레임(180)을 에칭액에 침지시켜 용해함으로써 행해진다. 이 분리 공정에서 이용되는 에칭액은, 리드 프레임(180)만을 용해하고, 금속막(173)은 용해하지 않는 성질을 갖는 에칭액을 선정하고 있다.
따라서, 리드 프레임(180)이 완전히 용해됨으로써, 수지 패키지(172)는 리드 프레임(180)으로부터 분리된다. 이때, 금속막(173)은 수지 돌기(177)에 설치된 상태로 되므로, 도 71에 나타내는 반도체 장치(171)가 형성된다. 이와 같이, 리드 프레임(180)을 용해함으로써 수지 패키지(172)를 리드 프레임(180)으로부터 분리하는 방법을 이용함으로써, 리드 프레임(180)으로부터의 수지 패키지(172)의 분리 처리를 확실하면서 용이하게 행할 수 있어, 수율의 향상을 도모할 수 있다.
한편, 도 74에 나타내는 반도체 장치(170A)는, 하나의 수지 패키지(172)내에 복수의 반도체 소자(171)를 설치한 구성으로 한 것이다. 이와 같이, 하나의 수지 패키지(172)내에 복수의 반도체 소자(171)를 설치함으로써, 반도체 장치(170A)의 다기능화를 도모할 수 있다. 또한, 이 반도체 장치(170A)의 제조 방법은, 도 72 및 도 73을 이용하여 설명한 제조 방법과 대략 동일하고, 도 75b에 나타내는 절단 위치가 다른 정도의 차이가 있다. 이 때문에, 반도체 장치(170A)의 제조 방법에 의한 상세한 설명은 생략하기로 한다.
도 78 내지 도 80은 본 발명의 제30 실시예인 반도체 장치 및 그 제조 방법을 나타내고 있다. 먼저, 도 78을 이용하여 본 발명의 제30 실시예인 반도체 장치(210)에 대해서 설명한다. 또한, 이하 설명하는 각 실시예에서는, T-BGA(Tape-Ball Grid Array) 구조의 반도체 장치를 예로 들어 본 발명을 설명하지만, 다른 BGA 구조의 반도체 장치에서도 본 발명을 적용할 수 있다.
반도체 장치(210)는 대략 반도체 소자(211), 배선 기판(212), 프레임체(213), 돌기 전극(214) 및 밀봉 수지(215) 등에 의해 구성되어 있다.
반도체 소자(211)는 소위 기본 칩이고, 그 하면에는 복수의 범프 전극(216)이 형성되어 있다. 이 반도체 소자(211)는, 플립 칩 본딩 됨으로써 배선 기판(212)에 전기적으로 또 기계적으로 접속되어 있다.
배선 기판(212)은, 베이스 필름(217)(가요성 기재), 리드(218) 및 절연막(219)(솔더 레지스트) 등에 의해 구성되어 있다. 베이스 필름(217)은 예를들어, 폴리이미드 등의 가요성을 갖는 절연성 필름이고, 이 베이스 필름(217)에는 예를 들어, 동박(銅箔) 등의 도전성 금속막에 의해 소정 패턴의 리드(218)가 형성되어 있다.
또한, 베이스 필름(217)은 리드(218) 및 절연막(219)에 비하여 그 두께가 크고, 또 기계적 강도도 높게 설정되어 있다. 따라서, 리드(218) 및 절연막(219)은 베이스 필름(217)에 지지된 구성으로 되어 있다. 또한, 상기와 같이 베이스 필름(217)은 가요성을 갖고 있고, 또한 리드(218) 및 절연막(219)은 막두께가 얇으므로, 배선 기판(212)은 절곡 가능한 구성으로 되어 있다. 또한, 이 베이스 필름(217)의 대략 중앙 위치에는, 반도체 소자(211)를 장착하기 위한 장착 구멍(217a)이 형성되어 있다.
한편, 리드(218)는 반도체 소자(211)에 설치된 범프 전극(216)의 수에 대응하여 복수개 형성되어 있고, 인너 리드부(220) 및 아우터 리드부(221)를 일체로 형성한 구성으로 되어 있다. 인너 리드부(220)는 리드(218)의 내측에 위치하는 부분이고, 반도체 소자(211)의 범프 전극(216)이 접합되는 부위이다. 또한, 아우터 리드부(221)는 인너 리드부(220)에 대해 외주에 위치하는 부분이고, 돌기 전극(214)이 접속되는 부분이다.
또한, 절연막(219)은 폴리이미드 등의 절연성 수지막이고, 돌기 전극(214)의 형성 위치에는 접속 구멍(219a)이 형성되어 있다. 이 접속 구멍을 통하여 리드(218)와 돌기 전극(214)은 전기적으로 접속되는 구성으로 되어 있다. 이 절연막(219)에 의해 리드(218)가 보호되는 구성으로 되어 있다.
한편, 프레임체(213)는 예를 들어, 구리 또는 알루미늄 등이 금속 재료에 의해 형성되어 있다. 이 프레임체(213)의 중앙부에는, 상기 베이스 필름(217)에 형성된 장착 구멍(217a)과 대향하도록 구성된 캐비티(223)가 형성되어 있다. 본 실시예에서는, 캐비티(223)는 프레임체(213)를 상하로 관통한 구멍으로서 구성되어 있다. 또한, 이 프레임체(213)는 평면으로 본 상태에서 직사각형으로 되어 있고, 따라서 캐비티(223)가 형성됨으로써 프레임체(213)는 직사각형 상자 형상을 갖는 구조로 된다.
상기한 배선 기판(212)은 상기 구성으로 된 프레임체(213)의 하면에 접착제(222)에 의해 접합되고, 이에 의해 가요성을 갖는 배선 기판(212)은 프레임체(213)에고정된 구성으로 된다. 또한, 배선 기판(212)이 프레임체(213)에 설치된 상태에서, 상기한 리드(218)의 인너 리드부(220)는 캐비티(223)내로 뻗어 나오도록 구성되어 있다. 반도체 소자(211)는, 이 캐비티(223)내로 뻗어 나온 인너 리드부(220)에 플립 칩 접합되고, 따라서 반도체 소자(211)는 캐비티(223)내에 위치한 구성으로 된다.
또한, 리드(218)의 아우터 리드부(221)는 프레임체(213)의 하면측에 위치하도록 설치되어 있고, 이 아우터 리드부(221)에는 돌기 전극(214)이 설치된다. 본 실시예에서는, 돌기 전극(214)으로서 땜납 범프를 이용하고 있고, 이 돌기 전극(214)은 땜납 보올을 절연막(219)에 형성된 접속 구멍(219a)을 통하여 아우터 리드부(221)에 접합함으로써 형성된다.
이 때, 상기한 바와 같이 돌기 전극(214)이 형성되는 아우터 리드부(221)는프레임체(213)의 하면측에 위치하고 있고, 가요성을 갖는 배선 기판(212)을 이용하여도 아우터 리드부(221)는 프레임체(213)에 의해 가요 변형이 규제되고 있다. 따라서, 가요성을 갖는 배선 기판(212)을 이용하여도, 형성될 돌기 전극(214)의 위치에 편차가 발생하지는 않아, 실장성을 향상시킬 수 있다.
또한, 반도체 소자(211)가 장착된 캐비티(223)내에는 밀봉 수지(215)가 설치되어 있다, 이 밀봉 수지(215)는, 후술하는 바와 같이 압축 성형법을 이용하여 형성된다. 캐비티(223)내에 밀봉 수지(215)를 설치함으로써, 반도체 소자(211), 범프 전극(216) 및 리드(218)의 인너 리드부(220)는 수지 밀봉된 구성으로 되므로, 반도체 소자(211) 및 리드(218)의 인너 리드부(220)를 확실하게 보호할 수 있다.
이어서, 상기 구성으로 된 반도체 장치(210)의 제조 방법(제30 실시예에 의한 제조 방법)에 대해서, 도 79를 이용하여 설명한다.
반도체 장치(210)은, 대략 반도체 소자(211)를 형성하는 반도체 소자 형성 공정, 배선 기판(212)을 형성하는 배선 기판 형성 공정, 돌기 전극(214)을 형성하는 돌기 전극 형성 공정, 반도체 소자(211)를 배선 기판(212)에 탑재하는 소자 탑재 공정, 밀봉 수지(215)에 의해 반도체 소자(211) 등을 수지 밀봉하는 수지 밀봉 공정, 각종 신뢰성 시험을 행하는 시험 공정 등의 여러 가지 공정을 실시함으로써 제조된다.
이 각 공정내, 반도체 소자 형성 공정, 배선 기판 형성 공정, 돌기 전극 형성 공정, 소자 탑재 공정 및 시험 공정은, 주지의 기술을 이용하여 실시되는 것이고, 본원 발명의 요부는 수지 밀봉 공정 이후이므로, 이하의 설명에서는 수지 밀봉공정만에 대해서 설명한다.
도 79는 수지 밀봉 공정의 제30 실시예를 나타내고 있다.
수지 밀봉 공정이 개시되면, 먼저 도 79에 나타낸 바와 같이, 반도체 소자 형성 공정, 배선 기판 형성 공정 및 소자 탑재 공정 등을 거침으로써 반도체 소자(211)가 탑재된 배선 기판(212)을 반도체 장치 제조용 금형(224)(이하, 단순히 금형이라 함)에 장착한다.
여기서, 금형(224)의 구조에 대해서 설명한다. 금형(224)은, 대략 상형(225)과 하형(226)으로 구성되어 있다. 이 상형(225) 및 하형(226)에는, 함께 도시하지 않은 히터가 내부에 설치되어 있고, 후술하는 성형전 상태의 밀봉 수지(성형 전의 밀봉 수지를 특히 부호 227을 붙여 나타낸다)를 가열 용융하는 구성으로 되어 있다.
상형(225)은, 도시하지 않은 승강 장치에 의해 도면 중 화살표(Z1, Z2) 방향으로 승강 동작하는 구성으로 되어 있다. 또한, 상형(225)의 하면은 캐비티면(225a)으로 되어 있고, 이 캐비티면(225a)은 평탄면으로 되어 있다. 따라서, 상형(225)의 형상은 극히 간단한 형상으로 되어 있어, 저렴한 가격으로 상형(225)을 제조할 수 있다.
한편, 하형(226)은 제1 하형 반체(228)와 제2 하형 반체(229)로 되고, 제1 하형 반체(228)는 제2 하형 반체(229)의 내부에 설치된 구성으로 되어 있다. 이 제1 및 제2 하형 반체(228, 229)는, 각각 도시하지 않은 승강 기구에 의해 화살표(Z1, Z2) 방향으로 독립하여 이동 가능한 구성으로 되어 있다.
또한, 본 실시예에서는, 제1 하형 반체(228)의 상면에 형성된 캐비티면(230)에 수지 필름(231)이 설치되고, 이 수지 필름(231)의 상부에 밀봉 수지(227)가 재치되어 수지 밀봉 처리가 행해진다. 여기서 이용하는 수지 필름(231)은, 예를 들어 폴리이미드, 염화 비닐, PC, Pet, 정분해성 수지를 이용할 수 있고, 후술하는 수지 성형 시에 인가되는 열에 의해 열화하지 않는 재료가 선정되어 있다.
수지 밀봉 공정에서는, 먼저 반도체 소자(211)가 탑재된 배선 기판(212)을 금형(224)에 장착한다. 구체적으로는, 상형(225)과 제2 하형 반체(229)를 이간시켜, 양자 사이에 배선 기판(212)을 장착한다. 이어서, 상형(225)과 제2 하형 반체(229)가 근접하도록 이동시켜, 상형(225)과 제2 하형 반체(229)에 의해 배선 기판(212)을 협지한다. 도 79는, 상형(225)과 제2 하형 반체(229) 사이에 배선 기판(212)을 협지시킴으로써, 배선 기판(212)이 금형(224)에 장착된 상태를 나타내고 있다.
또한, 제1 하형 반체(228) 상에 재치된 밀봉 수지(227)은, 예를 들어 폴리이미드, 에폭시 (PPS, PEEK, PES 및 내열성 액정 수지 등의 열가요성 수지) 등의 수지이고, 본 실시예에서는 이 수지를 원주 형상으로 성형한 구성의 것을 이용하고 있다. 또한, 수지 밀봉(227)의 재치 위치는, 배선 기판(212)에 탑재된 반도체 소자(211)와 대향하도록, 제1 하형 반체(228)의 대략 중앙 위치에 선정되어 있다.
상기와 같이 배선 기판(212)이 금형(224)에 장착되면, 이어서 밀봉 수지(227)의 압축 성형 처리가 실시된다. 압축 성형 처리가 개시되면, 금형(224)에 의한 가열에 의해 밀봉 수지(227)가 용융되는 온도까지 승온된 것을 확인하고,제1 하형 반체(228)가 Z2 방향으로 상승된다.
제1 하형 반체(228)를 Z2 방향으로 상승시킴으로써 과열되어 용융된 밀봉 수지(227)도 상승하여, 곧 밀봉 수지(227)는 배선 기판(212)에 도달한다. 그리고, 또 제1 하형 반체(228)가 상승함으로써 밀봉 수지(227)는 압축되어, 인너 리드부(220)와 반도체 소자(211)의 이간 부분 등으로부터 캐비티(223)내에 밀봉 수지(227)가 진입한다.
이 때, 상기와 같이 밀봉 수지(227)는 제1 하형 반체(228)로 눌름으로써 압축되어 있고, 이 압축률을 갖고 밀봉 수지(227)는 캐비티(223)내로 진행한다. 상기 수지 밀봉 처리를 행함으로써, 도 78에 나타낸 바와 같이, 캐비티(223)내 및 반도체 소자(211)의 상부에 밀봉 수지(215)가 형성되고, 이에 의해 반도체 소자(211), 범프 전극(216) 및 인너 리드부(220)는 밀봉 수지(215)에 의해 보호되는 상태로 된다.
상기와 같이, 본 실시예의 수지 밀봉 공정에서는, 밀봉 수지(227)는 금형(224) 내에서 압축되면서 수지 성형된다(이 수지 성형법을 압축 성형법이라 함), 이와 같이 밀봉 수지(227)를 압축 성형법을 이용하여 성형함으로써, 반도체 소자(211)와 배선 기판(212) 사이에 형성되는 좁은 극간 부분에도 확실하게 수지를 충전할 수 있다.
또한, 압축 성형법에서는 성형 압력이 낮아도 되므로, 수지 성형시에 배선 기판(224)에 변형이 생기거나, 또는 반도체 소자(211)와 배선 기판(212)의 전기적 접속 부위(즉, 범프 전극(216)과 인너 리드부(220)의 접속 위치)에 부하가 인가되는 것을 방지할 수 있다. 이에 의해, 수지 밀봉 공정에서, 반도체 소자(211)와 배선 기판(212)의 접속이 절단됨을 방지할 수 있어, 신뢰성이 높은 수지 밀봉 처리를 행할 수 있다.
또한, 상기 수지 밀봉 공정을 실시할 때, 제1 하형 반체(228)의 가동 속도가 빠르면 압축 성형에 의한 성형 압력이 급격히 증대하고, 범프 전극(216)과 인너 리드부(220)의 접속 위치 등에 손상이 발생할 우려가 있다. 또한, 제1 하형 반체(228)의 가동 속도가 느리면, 성형 압력이 낮아짐으로써 밀봉 수지(215)가 장전되지 않은 곳이 발생하거나, 또는 수지 밀봉에 시간이 걸리므로 제조 효율이 저하할 것으로 생각된다. 그래서, 제1 하형 반체(228)의 이동 속도는, 상기한 상반되는 문제점이 함께 발생하지 않은 적정한 속도로 선정되어 있다.
상기와 같이 밀봉 수지(215)가 형성되면, 이어서 배선 기판(212)을 금형(224)으로부터 꺼내는 처리가 실시된다. 배선 기판(212)을 금형(224)으로부터 꺼내는데는, 먼저, 제1 하형 반체(228)를 Z1 방향으로 하강시킨다. 이 때, 제1 하형 반체(228)의 캐비티면(230) 에는 이형성(離型性)이 양호한 수지 필름(231)이 설치되어 있으므로, 제1 하형 반체(228)는 밀봉 수지(215)로부터 용이하게 이간된다.
상기와 같이 제1 하형 반체(228)가 밀봉 수지(215)로부터 이간되면, 이어서 상형(225)과 제2 하형 반체(229)는 서로 이간되는 방향으로 이동하고, 이에 의해 배선 기판(212)을 금형(224)으로부터 꺼내는 것이 가능해진다. 또한, 제1 하형 반체(228)를 이동시키는 시기와, 제2 하형 반체(229) 및 상형(225)을 이동시키는 시기를 같은 시기로 하여도 특별한 문제가 발생하지는 않는다.
상기와 같이 배선 기판(212)을 금형(224)으로부터 꺼내면, 이어서 배선 기판(212)에 돌기 전극(214)이 형성된다. 이 돌기 전극(214)의 형성 방법은 여러 가지이지만, 본 실시예에서는 땜납 보올을 미리 제조하여 두고, 이 땜납 보올을 배선 기판(212)에 형성되어 있는 접속 구멍(219a)에 전사한 후 과열 처리하여 리드(218)에 접합시키는 전사법이 이용되고 있다. 상기한 일련의 제조 방법을 거침으로써, 도 78에 나타내는 반도체 장치가 제조된다.
한편, 도 80은 도 78에 나타낸 반도체 장치(210)를 제조할 때에 실시되는 수지 밀봉 공정의 제31 실시예를 나타내고 있다. 도 80에서, 도 79에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 78에 나타낸 수지 밀봉 공정에서는, 이형성을 향상시키기 위한 수지 필름(231)은, 제1 하형 반체(228)의 캐비티면(230)에만 설치된 구성으로 되어 있다. 그런데, 도 79에 나타낸 바와 같이, 상형(225)의 캐비티면(225a)도 밀봉 수지(215)와 접촉하는 부위를 갖고 있다.
이 때문에, 본 실시예에 의한 수지 밀봉 공정에서는, 상형(225)의 캐비티면(225a)에도 이형성이 양호한 수지 필름(232)을 설치한 것을 특징으로 하는 것이다. 이 수지 필름(232)의 재질은, 상기한 수지 필름(231)의 재질과 같으면 된다. 또한, 수지 필름(232)을 설치함에는, 배선 기판(212)을 금형(224)에 장착하기 전에, 미리 수지 필름(232)을 상형(225)의 캐비티면(225a)에 설치하여 두고, 그 위에 배선 기판(212)을 상형(225)과 제2 하형 반체(229)에 의해 협지시킨다.
이와 같이, 수지 필름(232)을 설치함에는 특별한 처리가 늘어나지 않고, 또밀봉 수지(215)가 형성되어 배선 기판(212)을 금형(224)으로부터 이형시킬 때에는, 밀봉 수지(215)를 상형(225)의 캐비티면(225a)으로부터 용이하게 이간시킬 수 있다.
이어서, 본 발명의 제31 실시예인 반도체 장치에 대해 설명한다.
도 81은 본 발명의 제31 실시예인 반도체 장치(210A)를 나타내고 있다. 또한, 도 81에서 도 78에 나타낸 제30 실시예에 의한 반도체 장치(10)와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예에 의한 반도체 장치(210A)는, 밀봉 수지(215)의 실장측면(도면 중 하면)에 방열판(233)을 설치한 것을 특징으로 하는 것이다. 이 방열판(233)은, 예를 들어 알루미늄 등의 방열 특성이 양호한 금속에 의해 형성되어 있다. 이와 같이, 반도체 소자(211)를 밀봉하는 밀봉 수지(215)에 방열판(233)을 설치함으로써, 반도체 소자(211)에서 발생한 열을 방열판(233)을 통하여 효율 좋게 방열시킨다. 따라서, 반도체 소자(211)의 온도 상승을 억제할 수 있어, 반도체 장치(210A)의 작동시에 있어서의 신뢰성을 향상시킬 수 있다.
또한, 본 실시예에 의한 반도체 장치(210A)는, 상기한 제30 실시예에 의한 반도체 장치(210)에 대해, 배선 기판(212)의 설치 방향이 상하 역으로 되어 있다. 즉, 최하층에 베이스 필름(217)이 설치되고, 그 위에 리드(218), 절연막(219)이 순차 적층된 구성으로 되어 있다.
따라서, 절연막(219)을 접착제(222)에 의해 프레임체(213)에 접합시켜 두고, 또 돌기 전극(214)이 설치되는 접속 구멍(217b)은 베이스 필름(217)에 형성되어 있다. 이와 같이, 배선 기판(212)의 설치 방향은, 접속 구멍(217b, 219a)의 형성 위치를 적절히 선정함으로써, 베이스 필름(217)을 상측으로 하여도, 역으로 절연막(219)을 상측하여도 상관없다.
도 82 내지 도 83은, 도 81에 나타낸 반도체 장치(210A)의 제조 공정내, 수지 밀봉 공정을 설명하기 위한 도면이다. 또한, 도 82 및 도 83에서, 도 79 및 도 80에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 82에 나타내는 수지 밀봉 공정에서는, 도 79에 나타낸 수지 필름(231) 대신, 방열판(233)을 제1 하형 반체(228)의 캐비티면(230) 위에 설치한 것을 특징으로 하는 것이다. 따라서, 밀봉 수지(227)는 방열판(233) 상부에 재치되어 있다. 또한, 방열판(233)의 크기는 캐비티면(230)의 크기에 비하여 약간 작게 설정되어 있으므로, 방열판(233)을 설치함으로써 제1 하형 반체(228)의 이동이 저해되지는 않는다.
상기와 같이 방열판(233)이 설치된 금형(224)을 이용한 밀봉 수지(227)의 압축 성형 처리는, 기본적으로는 도 79를 이용하여 설명한 압축 성형 처리와 마찬가지이다. 단, 밀봉 수지(227)는 제1 하형 반체(228)의 승강에 따라 이동하는 방열판(233)에 눌려 압축 성형된다.
이 때, 방열판(233)과 밀봉 수지(227)의 이형성은 양호하지는 않고, 또 방열판(233)은 단지 금속제의 제1 하형 반체(228)에 재치될 뿐이므로, 밀봉 수지(215)의 성형 후에 제1 하형 반체(228)를 하강시키면, 방열판(233)은 밀봉 수지(215)에부착한 상태로 된다. 즉, 수지 밀봉 공정을 실시함으로써, 방열판(233)을 밀봉 수지(215)에 설치하는 처리를 동시에 행할 수 있고, 따라서 방열판(233)을 갖는 반도체 장치(210A)를 용이하게 제조할 수 있다.
도 83에 나타내는 수지 밀봉 공정에서는, 방열판(233)을 제1 하형 반체(228)의 캐비티면(230) 위에 설치함과 동시에, 도 80에 나타낸 것과 마찬가지로 상형(225)의 캐비티면(225a)에 이형성이 양호한 수지 필름(232)을 설치한 것을 특징으로 하는 것이다.
따라서, 본 실시예의 수지 밀봉 공정에 의해서도 방열판(233)을 갖는 반도체 장치(210A)를 용이하게 제조할 수 있고, 또 밀봉 수지(215)를 상형(225)의 캐비티면(225a)으로부터 용이하게 이간시킬 수 있다.
이어서, 본 발명의 제32 실시예인 반도체 장치에 대해서 설명한다.
도 84는 본 발명의 제32 실시예인 반도체 장치(210B)를 나타내고 있다. 또한, 도 84에서 도 78에 나타낸 제30 실시예에 의한 반도체 장치(210)과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예에 의한 반도체 장치(210B)는, 제31 실시예에 의한 반도체 장치(210A)와 마찬가지로 밀봉 수지(215)의 실장 측면(도면 중 하면)에 제1 방열판(233)을 설치함과 동시에, 프레임체(213)의 상면측에 제2 방열판(234)을 설치한 것을 특징으로 하는 것이다. 이 제2 방열판(234)도 제1 방열판(233)과 마찬가지로, 예를 들어 알루미늄 등의 방열 특성이 양호한 금속에 의해 형성되어 있다.
이와 같이, 반도체 소자(211)를 끼우고 그 상부 및 하부에 각각 방열판(233,234)을 설치함으로써, 반도체 소자(211)에서 발생한 열을 보다 효율적으로 방열할 수 있어, 반도체 장치(210B)의 신뢰성을 향상시킬 수 있다. 또한, 제2 방열판(234)이 설치되는 프레임체(213)의 재료를 방열성이 양호한 재질로 선정하여 둠으로써, 더욱 반도체 장치(210B)의 방열성을 향상시킬 수 있다.
한편, 본 실시예에 의한 반도체 장치(210B)에서는, 반도체 소자(211)와 배선 기판(212)을 전기적으로 접속하는 수단으로서 와이어(235)를 이용하고 있다. 이 때문에, 반도체 소자(211)와 배선 기판(212)을 접속하는 방법으로서는, 먼저 제2 방열판(234)을 프레임체(213)의 상면에 예를 들어, 접착제(도시하지 않음)를 이용하여 접합하고, 프레임체(213)에 형성된 캐비티(223)에 제2 방열판(234)에 의한 저부가 형성된 구성으로 한다.
이어서, 이 캐비티(223)내의 제2 방열판(234)에 접착제(236)를 이용하여 반도체 소자(211)를 접착함과 동시에, 프레임체(213)의 도면 중 하면에 배선 기판(212)을 접착한다. 그리고, 프레임체(213)에 제2 방열판(234) 및 배선 기판(212)이 설치된 후에, 배선 기판(212)의 리드(218)와 반도체 소자(211)의 사이에 와이어 본딩법을 이용하여 와이어(235)를 설치한다.
그리고, 이 와이어 본딩 처리가 종료하면, 상기한 실시예와 마찬가지로 압축 성형법에 의해 밀봉 수지(215)를 형성한다. 이 압축 성형시, 상기한 바와 같이, 반도체 소자(211) 및 프레임체(213)의 상부에 방열판(234)이 설치되어 있으므로, 밀봉 수지(215)가 직접 상형(225)과 접촉하지 아니하므로 이형성을 향상시킬 수 있다.
또한, 상기한 실시예에서의 방열판(234)은, 반도체 소자(211)가 그다지 발열하지 않는 경우에는, 반도시 방열성이 높은 재료를 선정할 필요는 없고, 방열성이 낮은 재료를 사용하여도 된다.
이어서, 본 발명의 제33 실시예인 반도체 장치에 대해서 설명한다.
도 85는 본 발명의 제33 실시예인 반도체 장치(210C)를 나타내고 있다. 또한, 도 85에서 도 84에 나타낸 제32 실시예에 의한 반도체 장치(210B)와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예에 의한 반도체 장치(210C)에 설치된 프레임체(213A)는, 도 84를 이용하여 설명한 반도체 장치(210B)에서의 제2 방열판(234)과 프레임체(213)를 일체화한 구성으로 되어 있다. 따라서, 프레임체(213A)에 형성되는 캐비티(223A)는, 저부(237)를 갖는 유저(有低) 형상으로 되어 있다.
또한, 반도체 소자(211)는 이 저부(237)에 접착제(236)를 이용하여 고정되고, 또 배선 기판(212)은 프레임체(213A)의 도면 중 하면에 설치된다. 따라서, 본 실시예의 구성에서도 반도체 소자(211)와 배선 기판(212)의 와이어 본딩이 가능해진다.
상기한 본 실시예에 의한 반도체 장치(210C)의 구성에서는, 제32 실시예에 의한 반도체 장치(210B)에 비하여 부품수 및 제조 공정이 절감되므로, 반도체 장치(210C)의 원가 절감을 도모할 수 있다. 또한, 본 실시예의 구성의 반도체 장치(210C)에서도, 밀봉 수지(215)의 형성 방법으로서 압축 성형법을 이용할 수 있다.
이어서, 본 발명의 제34 실시예인 반도체 장치에 대해서 설명한다.
도 86은 본 발명의 제34 실시예인 반도체 장치(10D)를 나타내고 있다. 또, 도 86에서 도 84에 나타낸 제32 실시예에 의한 반도체 장치(210B)와 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예에 의한 반도체 장치(210D)는, 반도체 소자(211)를 배선 기판(212A)의 상부에 탑재하는 구성으로 함으로써, 돌기 전극(214)을 반도체 소자(211)의 설치 위치의 바로 아래 위치에도 형성한 것을 특징으로 한다. 이 때문에, 본 실시예에 의한 배선 기판(212A)은, 상기한 각 실시예에 의한 반도체 장치(210 ~ 210C)와 달리, 장착 구멍(217a)은 형성되어 있지 않다.
본 실시예와 같이 배선 기판(212A)의 상부에 반도체 소자(211)를 탑재하고, 반도체 소자(211)의 바로 아래 위치에도 돌기 전극(214)을 형성함으로써, 돌기 전극(214)의 형성 위치에 자유도를 갖게 할 수 있고, 또 반도체 소자(211)의 소형화를 도모할 수 있다. 또한, 본 실시예의 구성의 반도체 장치(210D)에서도, 밀봉 수지(215)의 형성 방법으로서 압축 성형법을 이용할 수 있다.
이어서, 도 87을 이용하여 수지 밀봉 공정의 다른 실시예에 대해서 설명한다. 또, 도 87에서, 먼저 도 79를 이용하여 설명한 금형(224)과 동일 구성에 대해서는, 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예에서 이용하는 금형(224A)도 대략 상형(225)과 하형(226A)에 의해 구성되어 있다. 단, 본 실시예에서 이용하는 금형(224A)은, 복수(본 실시예에서는 2개)의 밀봉 수지(215)를 일괄적으로 형성할 수 있는, 소위 다연(多連) 처리 가능한 구성의 금형이다.
상형(225)은 도 79에서 나타낸 금형(224)에 설치되어 있는 것과 대략 동일 구성으로 되어 있다. 그런데, 상기와 같이 본 실시예에 의한 금형(224A)은 다연 처리 가능한 구성이므로, 그 형상은 크게 형성되어 있다. 또한, 하형(226A)은 제1 및 제2 하형 반체(228, 229A)로 구성 되어 있고, 제2 하형 반체(229A)의 내부에는 2개의 제1 하형 반체(228)가 설치된 구성으로 되어 있다.
또 본 실시예에서는, 제2 하형 반체(229A)의 중앙 위치에 잉여 수지를 제거하는 잉여 수지 제거 기구(240)가 설치되어 있다. 이 잉여 수지 제거 기구(240)는, 대략 개구부(241), 포트부(242) 및 압력 제어 로드(243) 등에 의해 구성되어 있다. 개구부(241)는 제2 하형 반체(229A)에 형성된 벽부(238)의 상부에 형성된 개구이고, 이 개구부(241)는 포트부(242)와 연통된 구성으로 되어 있다.
포트부(242)는 실린더 구조를 갖고 있고, 이 포트부(242)의 내부에는 피스톤 구조로 된 압력 제어 로드(243)가 접동 가능하게 장착되어 있다. 이 압력 제어 로드(243)는, 도시하지 않은 구동 기구에 접속되어 있고, 도면 중 화살표(Z1, Z2) 방향으로 제2 하형 반체(229A)에 대해 승강 동작 가능한 구성으로 되어 있다.
이어서, 상기 구성으로 된 잉여 수지 제거 기구(240)를 구비한 금형(224A)을 이용한 수지 밀봉 공정에 대해서 설명한다.
본 실시예에 의한 수지 밀봉 공정이 개시되면, 먼저, 기판 장착 공정이 실시된다. 기판 장착 공정에서는, 배선 기판(212)을 금형(224A)에 장착한다. 수지 밀봉 공정의 개시 직후의 상태에서는, 하형(226A)은 상형(225)에 대해 Z1 방향으로하강한 상태로 되어 있고, 또 잉여 수지 제거 기구(240)를 구성하는 압력 제어 로드(243)는 상승 한도로 이동한 상태로 되어 있다.
이 상태의 금형(224A)에 대해, 먼저 각 제1 하형 반체(228)의 상부에 수지 필름(231)을 설치한 후에 밀봉 수지(227)를 재치한다. 이어서, 제2 하형 반체(229A)의 상부에 배선 기판(212)을 탑재한 후에, 상형(225) 및 하형(226A)을 서로가 근접하도록 이동시키고, 배선 기판(212)을 상형(225)과 하형(226A)의 사이에 클램프한다. 도 87은, 배선 기판(212)을 상형(225)과 하형(226A)의 사이에 클램프한 상태를 나타내고 있다. 이 시점에서, 금형(224A)내의 제1 하형 반체(228)의 상부에는 캐비티부(239)(공간부)가 형성되지만, 상기한 잉여 수지 제거 기구(240)를 구성하는 포트부(242)는 개구부(241)를 통하여 캐비티부(239)에 연통한 구성으로 되어 있다.
상기와 같이, 배선 기판(212)을 상형(225)과 하형(226A) 사이에 클램프하면, 각 제1 하형 반체(228)는 Z2 방향으로 상승을 개시한다. 이에 의해, 밀봉 수지(227)는 캐비티부(239)내에서 압축되면서 수지 성형된다. 이 때, 반도체 소자(211)를 확실히 수지 밀봉하기 위해서는, 제1 하형 반체(228)의 이동 속도를 적정한 속도로 설정할 필요가 있다. 제1 하형 반체(228)의 이동 속도를 적정화하는 것은, 환언하면 캐비티부(239)내에서의 밀봉 수지(227)의 압축 압력을 적정화하는 것과 등가이다.
본 실시예에서는, 금형(224A)에 잉여 수지 제거 기구(240)를 설치함으로써, 제1 하형 반체(228)의 이동 속도에 더하여, 압력 제어 로드(243)를 상하 구동함에의해서도 밀봉 수지(227)의 압축 압력을 제어하는 구성으로 되어 있다. 구제적으로는, 압력 제어 로드(243)를 하강시킴으로써 캐비티부(239)내에서의 밀봉 수지(227)의 압력은 낮아지고, 또 압력 제어 로드(243)를 상승시킴으로써 캐비티부(239)내에서의 밀봉 수지(227)의 압력은 높아진다.
예를 들어, 밀봉 수지(227)의 수지량이 형성되도록 하는 밀봉 수지(215)의 용적보다도 많고, 잉여 수지에 의해 캐비티부(239)내의 압력이 상승한 경우에는, 적정한 수지 성형이 행해지지 않을 우려가 있다. 따라서, 이와 같은 경우에는 잉여 수지 제거 기구(240)의 압력 제어 로드(243)를 Z1 방향으로 하강시킴으로써, 잉여 수지를 개구부(241)를 통하여 포트부(242)내에서 제거한다. 이에 의해, 잉여 수지가 발생하였다 해도, 캐비티부(239)내의 압력을 저하시킬 수 있다.
이와 같이, 잉여 수지 제거 기구(240)를 설치함으로써, 밀봉 수지(227)의 성형시에 잉여 수지의 제거 처리를 동시에 행할 수 있어, 항상 적정한 압축력으로 수지 성형할 수 있게 되어, 밀봉 수지(215)의 성형 처리를 양호하게 행할 수 있다. 또한, 잉여 수지가 금형(224A)으로부터 누설됨을 방지할 수 있음과 동시에, 밀봉 수지(227)의 계량 정확도는 상기한 각 실시예에 비하여 낮아져도 상관 없으므로 밀봉 수지(227)의 계량의 용이화를 도모할 수 있다.
또한, 밀봉 수지(215)가 형성되면, 이어서 이형 공정이 실시되어, 밀봉 수지(215)가 형성된 배선 기판(212)은 금형(224A)으로부터 이형된다.
상기한 바와 같이,, 본 실시예에 의한 수지 밀봉 공정에 의하면, 수지 성형시에 있어서 캐비티부(239)내의 압력을 최적 압력으로 제어할 수 있으므로, 밀봉수지(215)내에 공기가 잔류하여 기포(보이드)가 발생함을 방지할 수 있다.
이제, 만일 밀봉 수지(215)에 기포가 발생한 경우를 상정하면, 수지 밀봉 공정 후에 가열 처리가 행해진 경우, 이 기포가 팽창하여 밀봉 수지(215)에 크랙 등이 손상이 발생할 우려가 있다. 그런데, 상기한 바와 같이 잉여 수지 제거 기구(240)를 설치함으로써, 밀봉 수지(215)에 기포가 발생함을 방지할 수 있으므로, 가열시에 밀봉 수지(215)에 손상이 발생할 우려가 없고, 따라서 반도체 장치의 신뢰성을 높일 수 있다.
이어서, 본 발명의 제35 실시예 내지 제47 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다. 또한, 도 88 내지 도 102에 있어서, 도 78 및 도 79에 나타낸 제30 실시예에 의한 반도체 장치(210)의 구성과 대응하는 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 88은 본 발명의 제35 실시예인 반도체 장치(210E)를 나타내고 있고, 도 89 및 도 90은 반도체 장치(210)의 제조 방법을 나타내고 있다. 제35 실시예에 의한 반도체 장치(210E)는, 배선 기판(245)에 반도체 소자(211)의 옆쪽에 길게 뻗어 나온 연출부(延出部)(246)를 형성하고(도 89a 참조), 이 연출부(246)를 프레임체(213)를 따라서 절곡함으로써 프레임체(213A)의 상면측으로 인출함과 동시에, 프레임체(213)의 상면에 위치하는 연출부(246)에 돌기 전극(214)을 형성한 것을 특징으로 한다.
본 실시예에서 이용하는 배선 기판(245)은, 제30 실시예에 의한 반도체 장치(210)에 이용한 배선 기판(212)과 마찬가지로, 베이스 필름(217), 리드(218)및 절연막(219)에 의해 구성되어 있다. 그런데, 본 실시예에 의한 배선 기판(245)은, 베이스 필름(217)의 재질이 제30 실시예에 이용되고 있는 베이스 필름의 재질에 비하여 보다 가요 변형되기 쉬운 재질이 선정되어 있다.
또한, 배선 기판(245)의 프레임체(213)의 하면과 대향하는 부분은, 제30 실시예와 마찬가지로 접착제(222)를 이용하여 프레임체(213)에 고정되고, 연출부(246)는 제2 접착제(247)에 의해 프레임체(213)의 상면에 고정된다. 따라서, 연출부(246)를 프레임체(213)의 상면으로 뽑아낸 구성으로 하여도, 연출부(246)가 프레임체(213)로부터 벗겨지지는 않는다.
상기 구성으로 된 반도체 장치(210E)에 의하면, 돌기 전극(214)은 프레임체(213)의 상면측에 설치되는 구성으로 되고, 또 프레임체(213)의 상면은 방열판(233) 등의 다른 구성물은 설치되지 않으므로, 돌기 전극(214)의 형성 위치를 자유도를 갖게 설정할 수 있다. 또한, 돌기 전극(214)이 프레임체(213)의 아래면 측에 설치되는 제30 실시예의 반도체 장치(210)에 비하여, 장치 형상의 소형화를 도모할 수 있다.
이어서, 상기 구성으로 된 반도체 장치(210E)의 제조 방법에 대해서 설명한다. 반도체 장치(210)을 제조함에는, 먼저 도 89a 및 도 103에 나타낸 바와 같은 배선 기판(245)를 작성한다. 이 배선 기판(245)은, 반도체 소자(211)가 탑재되는 직사각형 형상의 기부(251)의 외주 4변에 연출부(246)가 형성된 구성으로 되어 있다.
또한, 기부(251)의 중앙 위치에는 반도체 소자(211)가 장착되는 장착구멍(248)(도 103에 나타낸다)이 형성되어 있고, 이 장착 구멍(248)의 외주연 위치로부터 연출부(246)의 돌기 전극(214)이 형성되는 위치에 형성된 랜드부(249)까지의 사이에 리드(218)가 형성되어 있다. 또한, 연출부(246)의 형상은, 절곡시에 인접하는 연출부(246)끼리가 결합하지 않도록 대형(台形) 형상으로 되어 있다.
또한, 리드(218)는 절연막(219)에 의해 보호되어 있지만(도 90e 참조), 랜드부(249)의 형성 위치, 즉, 돌기 전극(214)의 형성 위치는 절연막(219)은 제거되고 리드(218)가 노출된 구성으로 되어 있다. 또한, 도 103은, 도 89a에 나타내는 배선 기판(245)을 확대하여 나타낸 도면이다.
상기 구성으로 된 배선 기판(245)의 상면측에는, 반도체 소자(211)가 플립 칩 접합됨과 동시에, 프레임체(213)가 접착제(222)를 이용하여 접합된다. 이 때, 본 실시예에서 이용하는 프레임체(213)는, 상기한 바와 같이 연출부(246)가 그 외주에 설치되므로, 제30 실시에에서 이용한 프레임체(213)에 비하여 작은 형상으로 되어 있다. 또한, 도 89a는, 반도체 소자(211)가 탑재된 상태의 배선 기판(245)을 나타내고 있다.
이어서, 도 89a, 도 89b에 나타낸 바와 같이, 반도체 소자(211) 및 프레임체(213)가 설치된 배선 기판(245)을 금형(224)에 장착한다. 본 실시예에서 이용하고 있는 금형(224B)은, 상형(225A)에 반도체 소자(211) 및 프레임체(213)를 수납하는 캐비티(250)이 형성되어 있다.
배선 기판(245)이 금형(224B)에 장착되면, 도 89c에 나타낸 바와 같이, 방열판(233)을 통하여 그 상부에 밀봉 수지(227)가 재치된 제1 하형 반체(228)는 상승하고, 밀봉 수지(227)는 압축 성형된다. 이에 의해, 도 89d에 나타낸 바와 같이, 반도체 소자(211) 및 배선 기판(245)의 하면 소정 범위는 밀봉 수지(215)에 의해 밀봉된 구성으로 된다. 또한, 동시에 방열판은 밀봉 수지(215)에 접합된 구성으로 된다.
상기와 같이 배선 기판(245)에 밀봉 수지(215)가 형성되면, 배선 기판(245)은 금형(224B)로부터 이형된다,. 도 90e는, 금형(224B)으로부터 이형된 배선 기판(245)을 나타내고 있다. 동 도면에 나타내는 바와 같이, 배선 기판(224)은, 반도체 소자(211)가 탑재된 기부(251)에서 옆쪽으로 길게 뻗어 나온 연출부(246)가 형성된 구성으로 되어 있다. 이 이형 직후의 상태에서는, 기부(251) 및 연출부(246)는 면일치 상태로 되어 있다. 본 실시예에서는, 이 연출부(246)의 상면에는 제2 접착제(247)가 도포된다.
상기와 같이, 배선 기판(245)에 형성된 연출부(246)의 상면에 제2 접착제(247)가 도포되면, 이어서 연출부(246)를 절곡하는 절곡 공정이 실시된다. 절곡 공정에서는, 도 90f에 나타낸 바와 같이, 연출부(246)를 동 도면 중 화살표로 표시하는 방향으로 절곡 처리를 행하여, 이 절곡된 연출부(246)를 제2 접착제(247)에 의해 프레임체(213)의 상면에 접착한다.
도 90g는, 절곡 공정이 종료한 상태의 배선 기판(245)을 나타내고 있다. 동 도면에 나타낸 바와 같이, 연출부(246)를 절곡 형성하여 프레임체(213)의 상면에 인출하는 구성으로 함으로써, 돌기 전극(214)의 형성 위치인 랜드부(249)의 형성 위치는, 프레임체(213)의 상부에 위치하게 된다.
이어서, 돌기 전극 형성 공정이 실시되고, 상기한 프레임체(213)의 상부에 위치하는 랜드부(249)에, 예를 들어 전사법을 이용하여 돌기 전극(214)이 형성되고, 도 88에 나타내는 반도체 장치(210E)가 형성된다. 상기한 바와 같이, 본 실시예에 의한 반도체 장치(210E)의 제조 방법도 제30 실시에에서 설명한 제조 방법과 마찬가지로 압축 성형을 이용하여 밀봉 수지(215)의 형성을 행할 수 있으므로, 신뢰성이 높은 반도체 장치(210E)를 제조할 수 있다. 또한, 연출부(246)를 프레임체(213)의 상면에 인출하는 처리도, 단지 연출부(246)를 절곡 형성하기만 하므로, 용이하게 행할 수 있다.
이어서, 본 발명의 제36 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다. 도 91은 본 발명의 제36 실시예인 반도체 장치(210F) 및 그 제조 방법을 설명하기 위한 도면이다. 또한, 도 91에서, 도 88 내지 도 90에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 91d는 본 발명의 제36 실시예인 반도체 장치(210F)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210F)는 상기한 제35 실시예에 의한 반도체 장치(210E)와 동일 구성으로 되어 있다.
그러나, 그 제조 방법에서 도 91a, 도 91b에 나타낸 바와 같이, 제2 접착제(247)를 배선 기판(245)이 아니라 프레임체(213)에 도포하여 둔 점에서 다르다. 이와 같이 제2 접착제(247)의 도포 위치는 제35 실시예에서 나타낸 바와 같이 배선 기판(245)에 행하여도 또 본 실시예와 같이 프레임체(213)에 도포하여도 관계없다.
이어서, 본 발명의 제37 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다.
도 92는 본 발명의 제37 실시예인 반도체 장치(210G) 및 그 제조 방법을 설명하기 위한 도면이다.
또, 도 92에서 도 88 내지 도 90에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 92d는, 본 발명의 제37 실시예인 반도체 장치(210G)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210G)는, 상기한 제35 및 제36 실시예에 의한 반도체 장치(210E, 210F)에 대해, 배선 기판(245)의 배치가 상하 역의 구성으로 되어 있는 점에서 상위한 구성으로 되어 있다.
즉, 도 92a에 나타낸 바와 같이, 배선 기판(245)은, 하층 측으로부터 베이스 필름(217), 리드(218), 절연막(219)이 순차 적층된 구성으로 되어 있다. 따라서, 절곡 형성을 행하는 연출부(246)가 프레임체(213)의 상부에 위치한 때, 돌기 전극(214)을 리드(218)와 접속시키기 위한 접속 구멍(217b)은, 베이스 필름(217)에 형성되어 있다.
본 실시예와 같이, 제35 및 제36 실시예에 의한 반도체 장치(210E, 210F)에 대해서 배선 기판(245)이 상하 역으로 설치된 구성으로 하여도, 제35 및 제36 실시예에 의한 반도체 장치(210E, 210F)와 같은 효과를 갖는 반도체 장치(210G)를 실현할 수 있다. 또한, 본 실시예의 구성에서는, 절연막(219)은 반드시 형성할 필요는 없고, 프레임체(213) 및 각 접착제(222, 247)의 재질을 전기적으로 절연성을 갖는재질로 함으로써, 절연막(219)을 필요로 하지 않을 수 있다. 이 경우, 배선 기판(245)의 원가 절감을 도모할 수 있다.
이어서, 본 발명의 제38 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다. 도 93은 본 발명의 제38 실시예인 반도체 장치(210H) 및 그 제조 방법을 설명하기 위한 도면이다. 또한, 도 93에서, 도 88 내지 도 90에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 93d는, 본 발명의 제38 실시예인 반도체 장치(210H)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210H)는, 상기한 제35 내지 제37 실시예에 의한 반도체 장치(210E, 210F, 210G)에서는 연출부(246)를 프레임체(213)의 상면측으로 절곡하고 있음에 대해, 연출부(246)를 방열판(233)측으로 절곡한 것을 특징으로 하는 것이다. 도 93a에 나타낸 바와 같이, 본 실시예에서 이용하는 배선 기판(245)은, 상층측으로부터 베이스 필름(217), 리드(218), 절연막(219)이 순차로 적층된 구성으로 되어 있다. 따라서, 연출부(246)를 방열판(233)측으로 절곡 형성한 경우, 베이스 필름(217)이 반도체 장치(210H)의 하면으로 노출되고, 절연막(219)이 방열판(233)과 대향한 상태로 된다. 이 때문에, 베이스 필름(217)에는 돌기 전극(214)과 리드(218)를 접속하기 위한 접속 구멍(217b)이 형성되어 있다. 또한, 연출부(246)를 방열판(233)에 고정하기 위해, 절연막(219)에는 제2 접착제(247)가 도포되어 있다.
상기한 바와 같이 접속 구멍(217b) 및 제2 접착제(247)가 설치된 배선 기판(245)은, 연출부(246)가 도 93b에 화살표로 나타낸 바와 같이 방열판(233)측으로 절곡된다. 이에 의해, 연출부(246)는 제2 접착제(247)에 의해 방열판(233)에 고정됨과 동시에, 접촉 구멍(217b)은 하방으로 개구된 상태로 된다. 이어서, 접속 구멍(217b)에 전사법 등을 이용하여 리드(218)와 전기적으로 접속된 상태의 돌기 전극(214)을 형성한다. 이에 의해, 도 93d에 나타내는 반도체 장치(210H)가 제조된다.
상기 제조 방법에 의해 제조되는 반도체 장치(210H)는, 연출부(246)가 방열판(233)의 하부에 위치하는 구성으로 되므로, 반도체 소자(211)가 외부에 노출된 상태로 된다. 이 때문에, 반도체 소자(211)에서 발생하는 열을 효율 좋게 방열할 수 있게 되어, 반도체 장치(210H)의 방열 특성을 향상시킬 수 있다.
또한, 본 실시예에 의한 반도체 장치(210H)에서도, 연출부(246)가 절곡되고, 이 절곡 부분에 돌기 전극(214)이 형성되므로, 반도체 장치(210H)의 소형화를 도모할 수 있다.
이어서, 본 발명의 제39 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다. 도 94는 본 발명의 제39 실시예인 반도체 장치(210I) 및 그 제조 방법을 설명하기 위한 도면이다. 또한, 도 94에서, 도 88 내지 도 90에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 94d는 본 발명의 제39 실시예인 반도체 장치(210I)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210I)는, 상기한 제38 실시예에 의한 반도체 장치(210H)와 동일 구성으로 되어 있다. 그런데, 그 제조 방법에 있어서, 도 94a, 도 94b에 나타낸 바와 같이, 제2 접착제(247)를 배선 기판(245)이 아니고,방열판(233)에 도포하여 두는 점에서 상위하다. 이와 같이, 제2 접착제(247)의 도포 위치는, 제38 실시예에서 나타낸 바와 같이 배선 기판(245)에 행하여도, 또 본 실시예와 같이 방열판(233)에 도포하여도 상관 없다.
이어서, 본 발명의 제40 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다. 도 95는 본 발명의 제40 실시예인 반도체 장치(210J) 및 그 제조 방법을 설명하기 위한 도면이다. 또한, 도 95에서, 도 88 내지 도 90 및 도 94에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 95d는, 본 발명의 제40 실시예인 반도체 장치(210J)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210J)는, 먼저 도 94를 이용하여 설명한 반도체 장치(210I)에 방열핀(252)을 설치한 구조를 갖는 것을 특징으로 하는 것이다. 이 방열핀(252)은, 예를 들어 접착제 등을 이용하여 반도체 소자(211) 및 프레임체(213)의 상면에 고정된 구성으로 되어 있다.
상기한 바와 같이, 본 실시예에 의한 반도체 장치(210J)는 도 94에 나타낸 반도체 장치(210J)와 같은 배선 기판 구조를 갖고 있으므로, 본 실시예에서도 연출부(246)는 반도체 소자(211)의 하부에 설치된 방열판(233)측으로 절곡된 구성으로 되어 있다. 이아 같이 연출부(246)를 방열판(233)측으로 절곡함으로써, 반도체 소자(211)의 상면은 노출된 상태로 되어 있다.
따라서, 반도체 소자(211)의 노출 부분에 방열핀(252)을 설치함으로써, 도 94에 나타낸 반도체 소자(211)의 상면을 노출시킨 구성에 비해, 반도체 소자(211)에서 발생한 열을 보다 효율 좋게 방열시킬 수 있다.
또한, 반도체 소자(211)의 상면이 방열핀(252)에 의해 덮여지므로, 방열핀(252)은 반도체 소자(211)를 보호하는 보호 부재로서도 기능한다. 따라서, 방열핀(252)을 설치함으로써, 반도체 장치(210J)의 신뢰성을 향상시킬 수 있다.
이어서, 본 발명의 제41 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다. 도 96은 본 발명의 제41 실시예인 반도체 장치(210K) 및 그 제조 방법을 설명하기 위한 도면이다. 또한, 도 96에서, 도 84 및 도 88 내지 도 90에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 96d는, 본 발명의 제41 실시예인 반도체 장치(210K)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210K)는, 앞서 도 84를 이용하여 설명한 제32 실시예에 의한 반도체 장치(210B)와 유사한 구조를 갖고 있고, 구체적으로는, 프레임체(213)의 상면측에 제2 방열판(234)을 설치한 것을 특징으로 한 것이다. 이 제2 방열판(234)도 제1 방열판(233)과 마찬가지로, 예를 들어 알루미늄 등의 방열 특성이 양호한 금속에 의해 형성되어 있다.
이와 같이, 반도체 소자(211)를 끼워 그 상부 및 하부에 각각 방열판(223, 234)을 설치함으로써, 반도체 소자(211)에서 발생한 열을 보다 효율적으로 방열할 수 있어, 반도체 장치(210K)의 신뢰성을 향상시킬 수 있다.
이어서, 반도체 장치(210K)의 제조 방법에 대해서 설명한다. 본 실시예에 의한 반도체 장치(210K)에서는, 반도체 소자(211)와 배선 기판(245)을 전기적으로 접속하는 수단으로서 와이어(35)를 이용하고 있다. 이 때문에, 반도체 소자(211)와 배선 기판(245)을 와이어 접속하기 위해, 먼저 제2 방열판(234)을프레임체(213)의 상면에 예를 들어, 접착제(도시하지 않음)를 이용하여 접합하여 일체화하고, 프레임체(213)에 형성된 캐비티(223)에 제2 방열판(234)에 의해 저부가 형성된 구성으로 한다.
이어서, 이 캐비티(223)내의 제2 방열판(234)에 접착제(236)를 이용하여 반도체 소자(211)를 접착함과 동시에, 프레임체(213)의 도면 중 하면에 배선 기판(245)을 접착한다. 그리고, 프레임체(213)에 제2 방열판(234) 및 배선 기판(245)이 설치한 후에, 배선 기판(245)의 리드(218)와 반도체 소자(211)의 사이에 와이어 본딩법을 이용하여 와이어(235)를 설치한다.
그리고, 이 와이어 본딩 처리가 종료하면, 상기한 실시예와 마찬가지로 압축 성형법에 의해 밀봉 수지(215)를 형성한다. 이 압축 성형시, 상기한 바와 같이, 반도체 소자(211) 및 프레임체(213)의 상부에 방열판(234)이 설치되어 있으므로, 밀봉 수지(215)가 직접 상형(225)과 접촉하지는 않고, 따라서 이형성을 향상시킬 수 있다. 도 96a는, 상기한 바와 같이 하여 방열판(234), 와이어(235) 및 밀봉 수지(215)가 설치된 배선 기판(245)을 나타내고 있다. 또한, 본 실시예에서는 방열판(234)을 이용한 구성으로 하였지만, 방열판(234) 대신 방열 특성이 낮은 판재를 이용하는 것도 가능하다.
이어서, 도 96b, 도 96c에 나타낸 바와 같이, 배선 기판(245)에 형성된 연출부(246)를 상기한 방열판(234)측으로 절곡하고, 제2 접착제(247)를 이용하여 방열판(234)에 고정한다. 그 후에, 돌기 전극(214)을 연출부(246)에 노출된 상태의 랜드부(249)에 전사법 등을 이용하여 설치함으로써, 도 96d에 나타내는 반도체장치(210K)가 제조된다.
이어서, 본 발명의 제42 및 제43 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다. 도 97은 본 발명의 제42 실시예인 반도체 장치(210L) 및 그 제조 방법을 설명하기 위한 도면이고, 또 도 98은 본 발명의 제43 실시예인 반도체 장치(210M) 및 그 제조 방법을 설명하기 위한 도면이다. 또한, 도 97 및 도 98에서, 도 88 내지 도 90 및 도 96에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 97d는, 본 발명의 제42 실시예인 반도체 장치(210L)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210L)는, 상기한 제41 실시예인 반도체 장치(210K)와 마찬가지로, 프레임체(213)의 상면측에 제2 방열판(234)를 설치한 구성으로 되어 있다. 그런데, 본 실시예에 의한 반도체 장치(210L)는, 제41 실시예인 반도체 장치(210K)에 대해, 배선 기판(245)의 배선이 상하 역의 구성으로 되어 있다.
즉, 도 97a에 나타낸 바와 같이, 배선 기판(245)은, 하층측으로부터 베이스 필름(217), 리드(218), 절연막(219)이 순차로 적층된 구성으로 되어 있다. 이와 같이, 제41 실시예인 반도체 장치(210K)에 대해 배선 기판(245)이 상하 역으로 배치된 구성으로 하여도, 제41 실시예인 반도체 장치(210K)와 같은 효과를 갖는 반도체 장치(210L)를 실현할 수 있다.
또한, 본 실시예의 구성에서는, 연출부(246)는 제2 방열판(234)측으로 향하여 상측으로 절곡되는 구성으로 되어 있다. 또한, 본 실시예의 구성에서는, 절연막(219)은 반드시 형성할 필요는 없고, 프레임체(213) 및 각 접착제(222, 247)의재질을 전기적으로 절연성을 갖는 재질로 함으로써, 절연막(219)을 필요로 하지 않을 수 있다.
도 98d는, 본 발명의 제43 실시예인 반도체 장치(210M)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210M)도, 상기한 제41 실시예인 반도체 장치(210K)와 마찬가지로, 프레임체(213)의 상면측에 제2 방열판(234)을 설치한 구성으로 되어 있다. 그런데, 본 실시예에 의한 반도체 장치(210M)에서는, 상기한 제41 및 제42 실시예에 의한 반도체 장치(210K, 210L)에서는 연출부(246)를 제2 방열판(234)측으로 절곡하고 있음에 대해서, 연출부(246)를 방열판(233)측으로 절곡한 것을 특징으로 하는 것이다. 또한, 연출부(246)를 절곡하여 방열판(233)에 접착하는 방법은, 앞에서 도 93을 이용하여 설명한 제38 실시예에 의한 반도체 장치(210H)와 같으므로, 그 설명은 생략한다.
본 실시예에 의한 반도체 장치(210M)에 의하면, 연출부(246)가 방열판(233)의 하부에 위치하는 구성으로 되므로, 제2 방열판(234)이 외부로 노출된 상태로 된다. 이 때문에, 반도체 소자(211)에서 발생하는 열을 제2 방열판(234)을 통하여 효율 좋게 방열할 수 있게 되고, 따라서 반도체 장치(210M)의 방열 특성을 향상시킬 수 있다. 또한, 본 실시예에 의한 반도체 장치(210M)에 있어서도, 연출부(246)가 절곡되고, 이 절곡 부분에 돌기 전극(214)이 형성되므로, 반도체 장치(210M)의 소형화를 도모할 수 있다.
이어서, 본 발명의 제44 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다. 도 99는 본 발명의 제44 실시예인 반도체 장치(210N) 및 그 제조 방법을 설명하기 위한 도면이다. 또한, 도 99에서, 도 37 및 도 88 내지 도 90에서 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 99d는, 본 발명의 제44 실시예인 반도체 장치(210N)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210N)에 설치되는 프레임체(213A)는, 도 96을 이용하여 설명한 반도체 장치(210K)에서의 제2 방열판(234)과 프레임체(213)를 일체화한 구성으로 되어 있다. 따라서, 프레임체(213A)에 형성되는 캐비티(223A)는, 저부(237)를 갖는 유저 형상으로 되어 있다.
반도체 소자(211)는 저부(237)에 접착제(236)를 이용하여 고정되고, 또 배선 기판(212)은 프레임체(213A)의 도면 중 하면에 설치된다. 따라서, 본 실시예의 구성에서도 반도체 소자(211)와 배선 기판(245)의 와이어 본딩이 가능하게 된다. 또한, 본 실시예에 의한 반도체 장치(210N)의 구성에서는, 제41 실시예에 의한 반도체 장치(210K)에 비하여 부품수 및 제조 공정이 삭감되므로, 반도체 장치(210N)의 원가 절감을 도모할 수 있다.
이어서, 반도체 장치(210N)의 제조 방법에 대해서 설명한다. 본 실시예에 의한 반도체 장치(210N)에서도, 반도체 소자(211)와 배선 기판(245)을 전기적으로 접속하는 수단으로서 와이어(235)을 이용하고 있다. 이 때문에, 먼저 프레임체(213A)에 형성되어 있는 저부(237)에 접착제(236)를 이용하여 반도체 소자(211)를 접착함과 동시에 프레임체(213A)의 도면 중 하면에 배선 기판(245)을 접착하고, 그 후에 배선 기판(245)의 리드(218)와 반도체 소자(211)의 사이에 와이어 본딩법을 이용하여 와이어(235)를 설치한다.
이 와이어 본딩 처리가 종료하면, 상기한 각 실시예와 마찬가지로 압축 성형법에 의해 밀봉 수지(215)를 형성한다. 이 압축 성형시, 프레임체(213A)는 저부(237)가 형성됨으로써 면일치 상태로 되어 있고, 밀봉 수지(215)가 직접 상형(225)과 접촉하지 않고, 따라서 이 형성을 향상시킬 수 있다. 도 99a는, 상기와 같이 하여 방열판(234), 와이어(235) 및 밀봉 수지(215)가 설치된 배선 기판(245)을 나타내고 있다.
이어서, 도 96b, 도 96c에 나타낸 바와 같이, 배선 기판(245)에 형성된 연출부(246)를 프레임체(213A)의 상면측으로 절곡하고, 제2 접착제(247)를 이용하여 방열판(234)에 고정한다. 그 후에, 돌기 전극(214)을 연출부(246)에 노출된 상태의 랜드부(249)에 전사법을 이용하여 설치함으로써, 도 99d에 나타내는 반도체 장치(210N)가 제조된다.
이어서, 본 발명의 제45 및 제46 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다. 도 100은 본 발명의 제45 실시예인 반도체 장치(210P) 및 그 제조 방법을 설명하기 위한 도면이고, 또 도 101은 본 발명의 제46 실시예인 반도체 장치(210Q) 및 그 제조 방법을 설명하기 위한 도면이다. 또, 도 100 및 도 101에서, 도 88 내지 도 90 및 도 99에서 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 100d는, 본 발명의 제45 실시예인 반도체 장치(210P)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210P)는, 상기한 제44 실시예인 반도체 장치(210N)와 마찬가지로, 프레임체(213A)에 저부(237)가 일체적으로 형성된 구성으로 되어있다. 그런데, 본 실시예에 의한 반도체 장치(210P)는, 제44 실시예인 반도체 장치(210N)에 대해, 배선 기판(245)의 배선이 상하 역의 구성으로 되어 있다.
즉, 도 100a에 나타낸 바와 같이, 배선 기판(245)은, 하층측으로부터 베이스 필름(217), 리드(218), 절연막(219)이 순차로 적층된 구성으로 되어 있다. 이와 같이, 제44 실시예인 반도체 장치(210N)에 대해 배선 기판(245)이 상하 역으로 배치된 구성으로 하여도, 제44 실시예인 반도체 장치(210N)과 같은 효과를 갖는 반도체 장치(210P)를 실현할 수 있다.
또한, 본 실시예의 구성에서는, 연출부(246)는 프레임체(213A)의 상면측으로 향하여 상측으로 절곡되는 구성으로 되어 있다. 또한, 본 실시예의 구성에서는, 절연막(219)은 반드시 형성할 필요는 없고, 프레임체(213A) 및 각 접착제(222, 247)의 재질을 전기적으로 절연성을 갖는 재질로 함으로써, 절연막(219)을 필요로 하지 않을 수 있다.
도 101d는, 본 발명의 제46 실시예인 반도체 장치(210Q)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210Q)도, 상기한 제44 실시예인 반도체 장치(210N)와 마찬가지로, 프레임체(213A)에 저부(237)가 일체적으로 형성된 구성으로 되어 있다. 그런데, 본 실시예에 의한 반도체 장치(210Q)에서는, 상기한 제44 및 제45 실시예에 의한 반도체 장치(210N, 210P)에서는 연출부(246)를 프레임체(213A)의 상면 측으로 절곡한 것에 대해, 연출부(246)를 방열판(233)측으로 절곡한 것을 특징으로 한다. 또, 연출부(246)를 절곡하여 방열판(233)에 접착하는 방법은, 앞서 도 93을 이용하여 설명한 제38 실시예에 의한 반도체 장치(210H)와 같은 것이므로, 그설명은 생략한다.
본 실시예에 의한 반도체 장치(210Q)에 의하면, 연출부(246)가 방열판(233)의 하부에 위치하고, 이 위치에 돌기 전극(214)이 형성되므로, 반도체 장치(210Q)의 소형화를 도모할 수 있다. 또한, 프레임체(213A)의 상부에는 어떠한 구성물도 설치되지 않으므로, 프레임체(213A)의 재질을 방열성이 양호한 것으로 선정함으로써, 반도체 소자(211)에서 발생하는 열을 제2 방열판(234)을 통하여 효율 좋게 방열할 수 있게 되고, 따라서 반도체 장치(210M)의 방열 특성을 향상시킬 수 있다.
이어서, 본 발명의 제47 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다. 도 102는 본 발명의 제47 실시예인 반도체 장치(210R) 및 그 제조 방법을 설명하기 위한 도면이다. 또, 도 102에서 도 88 내지 도 90 및 도 99에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 102f는, 본 발명의 제47 실시예인 반도체 장치(210R)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210R)에 설치되는 프레임체(213A)는, 도 99를 이용하여 설명한 반도체 장치(210N)와 동일 구성을 갖고 있다. 즉, 프레임체(213A)는 일체적으로 형성된 저부(237)를 갖는 구성으로 되어 있다.
그런데, 본 실시예에서 이용되고 있는 배선 기판(245A)은, 도 89a 및 도 103에 나타낸 배선 기판(245)과 다르고, 기부(251A)에 반도체 소자(211)를 장착하기 위한 장착 구멍(248)은 형성되지 않는다. 그래서, 본 실시예에 의한 반도체 장치(210R)에 이용하는 배선 기판(245A)을 도 106에서 확대하여 나타낸다.
동 도면에서 나타낸 바와 같이, 후에 돌기 전극(214)이 설치되는랜드부(249)는 배선 기판(245A)의 기부(251A)에 형성되어 있고, 기부(251A)의 외주 4변에 연출 형성된 각 연출부의 외측 연부에는 반도체 소자(211)와 와이어 본딩되는 접속 전극(253)이 형성되어 있다. 이 접속 전극(253)과 랜드부(249)는, 연출부(246) 및 기부(251)에 형성된 리드(218)에 의해 전기적으로 접속되어 있다.
상기 구성으로 된 배선 기판(245A)은, 도 102a에 나타낸 바와 같이, 기부(251A)가 프레임체(213A)의 저부(237) 위에 위치 결정되고, 접착제(도시하지 않음) 등을 이용하여 그 저부(237)에 고정된다. 이 상태에서, 연출부(246)는 프레임체(213A)의 외부로부터 외측으로 연장된 상태로 되어 있다. 또한, 프레임체(213A)에 형성된 캐비티(223A)의 내부에는 반도체 소자(211)가 접착제(236)에 의해 탑재되어 있고, 또 프레임체(213A)의 하면에는, 연출부(246)를 프레임체(213A)에 고정하기 위한 접착제(247A)가 도포되어 있다.
상기와 같이 배선 기판(245A)의 기부(251A)가 프레임체(213A)의 저부(237)에 고정되면, 본 실시예에서는 상기한 각 실시예와 달리 수지 밀봉 공정을 실시하지는 않고, 먼저 연출부(246)를 절곡 형성하는 절곡 공정을 실시한다. 구체적으로는, 도 102b에 화살표로 나타낸 바와 같이 연출부(246)를 절곡하여, 연출부(246)를 접착제(247A)에 의해 프레임체(213A)에 고정한다.
상기 절곡 공정을 행함으로써, 도 102c에 나타낸 바와 같이, 연출부(246)에형성되어 있는 접속 전극(253)과 반도체 소자(211)는 근접한 상태로 된다. 이 상태에서, 와이어 본딩법을 이용하여 접속 전극(253)과 반도체 소자(211)의 사이에 와이어(235)를 설치한다. 도 102d는 접속 전극(253)과 반도체 소자(211) 사이에와이어(235)가 설치된 상태를 나타내고 있다.
본 실시예에서는, 상기한 연출부(246)를 절곡하는 절곡 공정 및 와이어(235)를 설치하는 와이어 본딩 공정이 종료한 후, 수지 밀봉 공정을 실시하여 밀봉 수지(215)를 형성하는 구성으로 하고 있다. 도 102e는 밀봉 수지(215)가 형성된 배선 기판(245A)을 나타내고 있다. 이 수지 밀봉 공정은, 상기한 금형(224)을 이용하여 행할 수 있고, 따라서 압축 성형법에 의해 밀봉 수지(215)가 형성된다. 또한 본 실시예에서는, 밀봉 수지(215)의 형성과 동시에 방열판(233)을 설치하는 방법이 이용되고 있다(도 82 참조).
상기와 같이 밀봉 수지(215)가 형성되면, 이어서 랜드부(249)에 예를 들어 전사법을 이용하여 돌기 전극(214)이 형성되고, 도 102f에 나타내는 반도체 장치(210R)가 제조된다. 이와 같이, 제조된 반도체 장치(210R)는, 돌기 전극(214)이 형성되는 위치가 프레임체(213A)의 저부(237)측이고, 이 위치에는 캐비티(223A)는 형성되지 않으므로, 저부(237)의 전 영역을 돌기 전극(214)의 형성 영역으로 할 수 있다. 이 때문에, 돌기 전극(214)의 형성 피치를 넓게 설정하거나, 돌기 전극(214)의 형성수를 많게 할 수 있게 된다.
이어서, 상기한 각 실시예에 의한 반도체 장치(210E ~ 210R)에 이용되는 배선 기판(245)의 다른 실시예에 대해서 도 104 내지 도 110을 이용하여 설명한다. 또한, 도 104 내지 도 110에서, 앞서 도 103을 이용하여 설명한 배선 기판(245)의 구성과 대응하는 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 104에 나타내는 배선 기판(245B)은, 반도체 소자(211)가 플립 칩 접합되는 형(이하, TAB 형이라 한다)의 배선 기판이다. 따라서, 인너 리드부(220)는 장착 구멍(248)의 내부에 돌출된 구성으로 되어 있다.
본 실시예에 의한 배선 기판(245B)은, 절곡 공정에서 절곡되는 부위의 베이스 필름(217)을 제거한 것을 특징으로 하는 것이다. 베이스 필름(217)을 제거함으로써, 리드(218)는 노출된 상태로 되어 강도가 약해지므로, 이 베이스 필름(217)의 제거 위치에는 굽어지기 쉬운 솔더 레지스트(254)가 설치되어 있다.
상기 구성으로 된 배선 기판(245B)에 의하면, 절곡 위치에서 배선 기판(245B)의 팽창의 발생을 방지할 수 있고, 배선 기판(245B)과 프레임체(213, 213A), 방열판(233, 234) 등과의 밀착성을 향상시킬 수 있다. 따라서, 배선 기판(245B)이 프레임체(213, 213A), 방열판(233, 234) 등으로부터 박리됨을 방지할 수 있으므로, 반도체 장치(210E ~ 210R)의 신뢰성을 향상시킬 수 있다. 또한, 상기와 같이 배선 기판(245B)이 프레임체(213, 213A), 방열판(233, 234) 등과 밀착된 상태로 됨으로써, 반도체 장치(210E ~ 210R)의 소형화를 도모할 수 있다.
또한, 도 105에 나타내는 배선 기판(245C)은, 반도체 소자(211)가 리드(218)와 와이어 본딩법으로 접합되는 형(이하, 와이어 접속형이라 함)의 배선 기판인 것을 특징으로 한다. 따라서, 도 103 및 도 104에 나타낸 TAB 형의 배선 기판(245, 245A)과 다르고, 인너 리드부(220)는 장착 구멍(248)의 내부에 돌출하지 않는다. 또한, 도 106에 나타내는 배선 기판(245A)은, 앞서 설명하였으므로, 여기서의 설명은 생략한다.
또한, 도 107에 나타내는 배선 기판(245D)은 TAB 형의 배선 기판이고, 본 실시예에서는, 각 연출부(246A)의 형상을 삼각형으로 한 것을 특징으로 한 것이다. 이와 같이, 연출부(246A)를 삼각형 형상으로 함으로써, 패드부(249)를 삼각형을 구성하는 경사변을 따라서 설치할 수 있게 된다.
이에 의해, 인접하는 패드부(249)의 (즉, 돌기 전극(214)의) 설치 피치를 넓게 할 수 있어 패드부(249)의 형성을 용이하게 할 수 있음과 동시에, 반도체 소자(211)가 고밀도화하여 돌기 전극(214)의수가 증대하여도, 이에 충분히 대응할 수 있다. 또, 도 107에 나타내는 실시예에서는, 연출부(246A)의 형상을 삼각형으로 한 예를 나타냈으나 연출부(246A)의 형상은 삼각형에 한정되지는 않고, 패드부(249)의 설치 피치를 넓게 할 수 있는 형상이라면, 다른 형상이라도 된다.
또한, 도 108에 나타내는 배선 기판(245E)은 TAB 형 배선 기판이고, 연출부(246A)의 형상을 삼각형으로 함과 동시에, 베이스 필름(217)이 절곡되는 부위를 제거한 것을 특징으로 하는 것이다. 본 실시예에 의한 배선 기판(245E)에 의하면, 배선 기판(245E)이 프레임체(213, 213A), 방열판(233, 234) 등으로부터 박리됨을 방지할 수 있으므로 장치의 소형화 및 신뢰성의 향상을 도모할 수 있고, 또, 패드부(249)의 형성의 용이화 및 반도체 소자(211)의 고밀도화에 대응할 수 있다. 또, 본 실시예에서도, 베이스 필름(217)의 제거 위치에는 리드(218)를 보호하기 위한 솔더 레지스트(254)가 설치되어 있다.
또한, 도 109에 나타내는 배선 기판(245F, 245G, 245H)는 TAB 형의 배선 기판이고, 베이스 필름(217)(도면 중, 반점으로 나타낸다)에 접속 구멍을 형성함으로써 랜드부(249)를 형성한 것을 특징으로 하는 것이다. 도 109a에 나타내는 배선기판(245F)은 연출부(246)와 기부(251)가 일체적으로 된 구성이고, 또 도 109b에 나타내는 배선 기판(245G)은 절곡되는 부분의 베이스 필름(217)을 제거하여 솔더 레지스트(254)를 설치한 것이고, 또한 도 109c에 나타내는 배선 기판(245H)는 기부(251A)에 랜드부(249)를 형성한 것이다.
본 실시예에 의한 배선 기판(245F, 245G)는, 앞서 설명한 반도체 장치(210G(도 92 참조), 210H(도 93 참조), 210I(도 94 참조), 210J(도 95 참조), 210L(도 97 참조), 210M(도 98 참조), 210P(도 100 참조), 210Q(도 101 참조))에 적용할 수 있다. 또한, 본 실시예에 의한 배선 기판(245H)은 앞서 설명한 반도체 장치(210R)(도 102 참조)에 적용할 수 있다.
또한, 도 109는 앞서 도 106을 이용하여 설명한 배선 기판(245A)의 변형예인 배선 기판(245I)을 나타내고 있고, 구체적으로는 접속 전극(253)(도면 중 반점으로 나타낸다)의 형성 부분을 확대하여 나타내고 있다.
본 실시에에 의한 배선 기판(245I)에서는, 지그재그 형상으로 되도록 접속 전극(253)을 형성함과 동시에, 각 접속 전극(253)의 각부(角部)(253a)가 곡선 형상을 갖도록 형성한 것을 특징으로 하는 것이다. 접속 전극(253)을 지그재그 형상으로 함으로써, 각 접속 전극(253)의 면적을 넓게 할 수 있으므로, 반도체 소자(211) 사이에 와이어(235)를 설치할 때에 와이어 본딩 처리(전기적 접속 처리)를 간단화할 수 있다.
또한, 접속 전극(253)의 각부(253a)를 곡선상으로 형성함으로써, 예를 들어 반도체 소자(211)와 접속 전극(253)을 와이어 본딩할 때, 와이어(235)와 접속전극(253)의 접합에 이용하는 본딩 기구(초음파 용접 기구)가 맞닿은 때에 발생하는 응력을 분산시킬 수 있게 되고, 따라서 와이어(235)와 접속 전극(253)의 전기적 접속 처리를 확실하게 행할 수 있다.
이어서, 본 발명의 제48 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 도 111 내지 도 113을 이용하여 설명한다. 또한, 도 111 내지 도 113에서, 도 88 내지 도 90에 나타낸 제35 실시에에 의한 반도체 장치(210E)의 구성과 대응하는 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 111은 본 발명의 제48 실시예인 반도체 장치(210S)를 나타내고 있고, 도 112 및 도 113은 반도체 장치(210S)의 제조 방법을 나타내고 있다. 본 실시예에 의한 반도체 장치(210S)는, 돌기 전극으로 하여 소위 메카니컬 범프(255)를 이용한 것을 특징으로 한다. 메카니컬 범프(255)는, 배선 기판(245J)에 형성되어 있는 리드(218)를 소성 가공함으로써 배선 기판(245J)의 표면으로부터 돌출시켜, 이에 의해 돌기 전극을 형성한 구성으로 되어 있다.
상기한 바와 같이 메카니컬 범프(255)는 리드(218)를 소성 가공함으로써 형성되므로, 돌기 전극을 메카니컬 범프(255)에 의해 구성함으로써, 상기한 각 실시예에서 설명한 바와 같이 전사법을 이용한 경우에 필요하게 되는 보올재를 필요로 하지 않을 수 있고, 따라서 부품수의 삭감 및 제조 공정의 간단화를 도모할 수 있다. 또, 소성 가공 방법으로서는, 예를 들어 리드(218)를 펀치 등으로 프레스 가공하는 것만으로 간단하게 처리되므로, 저원가이면서 용이하게 메카니컬 범프(255)(돌기 전극)을 형성할 수 있게 된다.
다음에, 반도체 장치(210S)의 제조 방법에 대해서 설명한다. 도 112a는, 메카니컬 범프(255)가 형성된 배선 기판(245J)에 수지 밀봉 공정을 실시한 상태를 나타내고 있다. 동 도면에 나타내 바와 같이, 본 실시예에서 메카니컬 범프(255)는 배선 기판(245J)의 연출부(246)에 형성되어 있다.
여기서, 도 112a에서의 화살표(A)로 나타내는 부분(메카니컬 범프(255)의 형성 부분)을 도 112b ~ 도 112d에 확대하여 나타낸다. 각 도면에 나타내는 바와 같이, 메카니컬 범프(255)의 구성은 여러 가지 상태로 할 수 있다. 이하, 각각의 구성에 대해서 설명한다.
도 112b에 나타내는 메카니컬 범프(255A)는, 리드(218)를 절연막(219)과 일체적으로 프레스 가공(소성 가공)함으로써, 베이스 필름(217)에 형성된 접속 구멍(217b)으로부터 돌출시키고, 또한 리드(218) 및 절연막(219)이 돌출됨으로써 그 배면측에 형성되는 요부(凹部)내에 코어(256)를 설치한 것을 특징으로 하는 것이다. 이 코어(256)는, 메카니컬 범프(255A)의 배면측에 형성되는 요부에 대응한 형상으로 되어 있다.
상기 구성의 메카니컬 범프(255A)는, 리드(218)를 절연막(219)과 함께 프레스 가공하므로, 절연막(219)의 제거 처리가 불필요하고, 따라서 메카니컬 범프(255A)의 형성 공정을 간단화할 수 있다. 또한, 메카니컬 범프(255A)의 배면측에 필연적으로 형성되는 요부에는 코어(256)가 설치되므로, 반도체 장치(210S)를 실장할 때에 메카니컬 범프(255A)가 눌린 경우에 있어서도, 메카니컬 범프(255A)가 변형되지는 않는다.
도 112c에 나타내는 구성에서는, 절연막(219)을 제거한 후에 리드(218)를 프레스 가공(소성 가공)함으로써 메카니컬 범프(255B)가 형성된다. 또한, 본 실시예에서도 메카니컬 범프(255B)의 배면측에 형성되는 요부 내에는 코어(256)가 설치된다.
상기 구성의 메카니컬 범프(255B)는, 리드(218)만을 프레스 가공하므로, 절연막(219)과 함께 리드(218)를 가공하는 도 112b의 구성에 비해 메카니컬 범프(255B)의 형상을 정확도 좋게 형성할 수 있다. 즉, 절연막(219)의 두께에 분산이 있으면 형성되는 메카니컬 범프(255B)의 형상에 이것이 영향이 있는 것으로 생각되지만, 본 실시예의 구성에서는 절연막(219)의 두께가 영향이 없고, 따라서 정확도가 높은 메카니컬 범프(255B)를 형성할 수 있다.
도 112d에 나타내는 구성은, 상기한 도 112b에 나타내는 구성에서, 코어(256)를 이용하지 않고, 제2 접착제(247)를 메카니컬 범프(255C)의 배면측에 형성되는 요부내에 충전한 구성으로 한 것을 특징으로 한다.
상기한 바와 같이, 제2 접착제(247)은 연출부(246)를 프레임체(213)등에 고정하는 기능을 갖는 것이지만, 이 제2 접착제(247)는 고화됨으로써 소정의 경도를 갖게 된다. 이 때문에, 제2 접착제(247)를 상기한 요부에 충전함으로써, 제2 접착제(247)에 코어(256)와 동등한 기능을 갖도록 할 수 있다.
이와 같이, 제2 접착제(247)를 코어(256)로서 이용함으로써, 도 112b, 도 112c에 나타내는 구성에 비하여 부품수를 삭감할 수 있음과 동시에, 메카니컬 범프(255C)의 형성 공정의 간단화를 도모할 수 있다.
상기 각 형성 방법의 어느 것을 이용하여 배선 기판(245J)에 메카니컬 범프(255)가 형성되면, 이 배선 기판(245J)에 반도체 소자(211)가 플립 칩 접합되고, 이어서 압축 성형법을 이용하여 수지 밀봉 공정이 실시되고, 도 112a에 나타내는 상태로 된다. 이어서, 도 113에 나타낸 바와 같이 절곡 공정이 실시되고, 연출부(246)는 프레임체(213)의 상면측으로 절곡되고, 제2 접착제(247)에 의해 프레임체(213)에 고정된다. 이에 의해, 도 111에 나타내는 반도체 장치(210S)가 제조된다.
도 114는, 본 발명의 제49 실시예인 반도체 장치(210T) 및 그 제조 방법을 나타내고 있다. 앞서 도 111 내지 도 113을 이용하여 설명한 반도체 장치(210S) 및 그 제조 방법에서는, 반도체 소자(211)와 배선 기판(245J)의 접속 방법으로서, 플립 칩 접합을 이용하였다.
이에 대하여 본 실시예에서는, 도 114에 나타낸 바와 같이, 반도체 소자(211)와 배선 기판(245J)을 와이어(235)에 의해 접속한 것을 특징으로 한다. 이와 같이, 메카니컬 범프(255)를 이용한 구성이어도, 반도체 소자(211)와 배선 기판(245J)의 접속은, TAB법 또는 와이어 본딩법의 어느 것도 이용할 수 있다. 또, 본 실시예는, 도 111 내지 도 113을 이용하여 설명한 반도체 장치(210S) 및 그 제조 방법에 대해, 반도체 소자(211)와 배선 기판(245J)의 접속 구조가 다를 뿐, 다른 구성 및 제조 방법은 동일하므로 그 설명은 생략한다.
이어서, 본 발명의 제50 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다. 도 115는 본 발명의 제50 실시예인 반도체 장치(210U) 및 그 제조방법을 설명하기 위한 도면이다. 또, 도 115에서 도 102 및 도 111 내지 도 112에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 115f는, 본 발명의 제50 실시예인 반도체 장치(210U)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210U)에 설치되는 프레임체(213A)는, 도 102를 이용하여 설명한 반도체 장치(210R)와 동일 구성을 갖고 있다. 즉, 프레임체(213A)는 일체적으로 형성된 저부(237)를 갖는 구성으로 되어 있다. 또, 본 실시예에서 이용되고 있는 배선 기판(245K)은, 기부(251A)에 돌기 전극(255)이 형성된 구성으로 되어 있다.
상기 구성으로 된 배선 기판(245K)은, 도 115a에 나타낸 바와 같이, 기부(251A)가 프레임체(213A)의 저부(237) 위에 위치 결정되고, 도면 중 배선 기판(245K)의 하면에 설치되어 있는 제2 접착제(247)를 이용하여 그 저부(237)에 고정된다. 이 상태에서, 연출부(246)는 프레임체(213A)의 외주에서 외측으로 연장된 상태로 되어 있다. 또한, 프레임체(213A)에 형성된 캐비티(223A)의 내부에는, 반도체 소자(211)가 접착제(236)에 의해 탑재되어 있다.
상기와 같이 배선 기판(245A)의 기부(251A)가 프레임체(213A)의 저부(237)에 고정되면, 수지 밀봉 공정을 실시하지 않고, 도 115b, 도 115c에 나타낸 바와 같이, 연출부(246)를 절곡하고, 접착제(247A)에 의해 연출부(246)를 프레임체(213A)에 고정한다. 이어서, 와이어 본딩법을 이용하여 접속 전극(253)과 반도체 소자(211) 사이에 와이어(235)를 설치한다. 도 115d는 접속 전극(253)과 반도체 소자(211) 사이에 와이어(235)가 설치된 상태를 나타내고 있다.
상기한 바와 같이 와이어(235)가 설치되면, 이어서 수지 밀봉 공정이 실시된다. 도 115e는 배선 기판(245K)이 금형(224C)에 장착된 상태를 나타내고 있다. 본 실시예에서는, 수지 밀봉 공정의 실시 전에 배선 기판(245K)에 메카니컬 범프(255)가 형성되어 있으므로, 금형(224C)의 상형(225B)에는 메카니컬 범프(255)가 삽입되는 삽입 구멍(257)이 형성되어 있다.
또한, 본 실시예에서도, 밀봉 수지(215)의 형성에는 압축 성형법이 이용되고 있다. 또한, 본 실시예에서는, 밀봉 수지(215)의 형성과 동시에 방열판(233)을 설치하는 방법이 이용되고 있다. 그리고, 밀봉 수지(215)가 형성됨으로써, 도 115f에 나타내는 반도체 장치(210U)가 제조된다.
상기와 같이 제조된 반도체 장치(210U)는, 도 102에 나타낸 반도체 장치(210R)와 마찬가지로, 메카니컬 범프(255)가 형성되는 위치는 프레임체(213A)의 저부(237)측으로 되고, 이 위치에는 캐비티(223A)는 형성되지 않으므로, 저부(237)의 전 영역을 메카니컬 범프(255)의 형성 영역으로 할 수 있다. 이 때문에, 메카니컬 범프(255)의 설치 피치를 넓게 설정하거나, 메카니컬 범프(255)의 설치수를 많게 할 수 있게 된다.
도 116은, 메카니컬 범프(255)를 적용한 각종 반도체 장치를 나타내는 도면이다. 도 116a는, 앞서 도 81을 이용하여 설명한 제31 실시예에 의한 반도체 장치(10A)에서, 돌기 전극으로서 메카니컬 범프(255)를 이용한 구성의 반도체 장치(210V)이다. 또한, 도 116b는, 앞서 도 84를 이용하여 설명한 제32 실시예에 의한 반도체 장치(10B)에서, 돌기 전극으로서 메카니컬 범프(255)를 이용한 구성의반도체 장치(210W)이다. 또한, 도 116c는, 앞서 도 9를 이용하여 설명한 제34 실시예에 의한 반도체 장치(210D)에서, 돌기 전극으로서 메카니컬 범프(255)를 이용한 구성의 반도체 장치(210X)이다.
각 도면에 나타낸 바와 같이, 연출부(246)를 절곡 형성하지 않은 반도체 장치(210V ~ 210X)에서도, 돌기 전극으로서 메카니컬 범프(255)를 적용할 수 있다. 또한, 도 116에 나타낸 각 반도체 장치(210V ~ 210X)에서, 메카니컬 범프(255) 이외의 구성은, 상기한 반도체 장치(210A, 210B, 210D)와 동일하므로, 그 설명에 대해서는 생략한다.
이어서, 본 발명의 제51 실시예에 의한 반도체 장치 및 그 제조 방법에 대해서 설명한다. 도 117은 본 발명의 제51 실시예인 반도체 장치(210Y) 및 그 제조 방법을 설명하기 위한 도면이다. 또한, 도 117에서 도 115에 나타낸 구성과 동일 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다.
도 117e는, 본 발명의 제51 실시예인 반도체 장치(210Y)를 나타내고 있다. 본 실시예에 의한 반도체 장치(210Y)는, 상기한 각 실시예에 대해, 프레임체(213, 213A)를 설치하지 않은 구성으로 한 것을 특징을 한 것이다. 따라서, 반도체 소자(211)는, 밀봉 수지(215)만에 의해 지지된 구성으로 되어 있다. 이와 같이, 프레임체(213, 213A)를 제거하고, 밀봉 수지(215)만에 의해 반도체 소자(211)를 지지하는 구성으로 함으로써, 반도체 장치(210Y)의 소형화를 더욱 진척시킬 수 있음과 동시에, 부품수가 삭감됨으로써 원가 절감 및 조립 작업의 단순화를 도모할 수 있다.
이어서, 상기 구성으로 된 반도체 장치(210Y)의 제조 방법에 대해서 설명한다. 또한, 이하의 설명에서는 돌기 전극으로서 메카니컬 범프(255)를 이용하고 있는 것을 예를 들어 설명하였지만, 메카니컬 범프 이외의 돌기 전극이 적용된 반도체 장치에 대해서도, 이하의 설명에 의한 제조 방법은 적용할 수 있다.
도 117a는, 미리 메카니컬 범프(255)가 형성됨과 동시에, 반도체 소자(211)가 탑재된 배선 기판(246L)을 금형(224C)에 장착한 상태를 나타내고 있다. 본 실시예에서는, 반도체 소자(211)와 배선 기판(246L)은 와이어(235)를 이용하여 전기적으로 접속되어 있다. 또한, 본 실시예에서 이용하는 금형(224C)는, 도 115e에서 나타낸 것과 마찬가지로, 상형(225B)에 메카니컬 범프(255)가 삽입되는 삽입 구멍(257)이 형성되어 있다.
배선 기판(246L)이 금형(224C)에 장착되면, 상형(225B)과 하형(226)은 근접하도록 이동하고, 도 117b에 나타내는 바와 같이, 배선 기판(246L)은 상형(225B)과 하형(226) 사이에 클램프 된 상태로 된다.
이어서, 도 117c에 나타낸 바와 같이 제1 하형 반체(228)는 상승하고, 밀봉 수지(227)는 소정 압축 압력을 갖고 반도체 소자(211), 와이어(235) 등을 밀봉 해나간다. 즉, 본 실시예에서도, 밀봉 수지(215)의 형성에는 압축 성형법이 이용되고 있다. 또한, 본 실시예에서는, 제1 하형 반체(228)의 상부에 방열판(233)이 재치된 상태로 수지 밀봉 처리가 행해지는 구성으로 되어 있으므로, 밀봉 수지(215)의 형성과 동시에 방열판(233)을 설치할 수 있다.
도 117d는, 상기와 같이 밀봉 수지(215)가 형성된 배선 기판(245L)을금형(224C)로부터 이형시킨 상태를 나타내고 있다. 이 상태에서는, 배선 기판(245L)은 형성된 밀봉 수지(215)의 측부에서 연장된 불필요한 연출부(258)가 형성된 상태로 되어 있다. 이 불필요한 연출부(258)는, 이형 처리가 행해진 후에 절단 제거되고, 이에 의해 도 117e에 나타내는 반도체 장치(210Y)가 제조된다.
도 118은 본 발명의 제54 실시예인 반도체 장치(310A)를 나타내고 있다. 도 118a는 반도체 장치(310A)의 단면도이고, 또 도 118b는 반도체 장치(310A)의 측면도이다.
본 실시예에 의한 반도체 장치(310A)는, 대략 반도체 소자(312), 전극판(314A), 밀봉 수지(316A) 및 돌출 단자(318)로 된 매우 간단한 구성으로 되어 있다. 반도체 소자(312)(반도체 칩)은, 반도체 기판에 전자 회로가 형성된 것이고, 그 실장면 측에는 복수의 범프 전극(322)이 형성되어 있다. 이 범프 전극(322)은, 예를 들어 땜납 보올을 전사법을 이용하여 설치한 구성으로 되어 있고, 전극판(314A)에 플립 칩 접합에 의해 접합되어 있다. 그 외, 리플로우(reflow) 등도 이용할 수 있다.
이와 같이, 반도체 소자(312)와 전극판(314)을 플립 칩 접합함으로써, 와이어를 이용하여 접속하는 구성에 비하여 접합에 요하는 공간을 작게할 수 있어, 반도체 장치(310A)의 소형화를 도모할 수 있다. 또한, 접합 부분에서의 배선 길이를 짧게 할 수 있으므로, 임피던스를 절감할 수 있어 전기적 특성의 향상을 도모할 수 있다. 또한, 인접하는 범프 전극(322) 사이의 피치를 좁은 피치화 할 수 있으므로, 다피치화에도 대응할 수 있다.
또한, 상기 전극판(314A)은 소위 인터포저로서 기능하는 것이고, 예를 들어 동합금 등의 도전성 금속에 의해 형성되어 있다. 이 전극판(314)은, 도 119a에 나타낸 바와 같이, 소정 패턴 형상을 갖는 복수의 금속판 패턴(326)에 의해 구성되어 있다(또한, 후술하는 바와 같이, 도 119a는 리드 프레임 상태의 전극판(314)을 나타내고 있다).
이 금속판 패턴(326)은, 도면 중 하면에 반도체 소자(312)의 범프 전극(322)이 접합됨과 동시에, 도면 중 상면인 반도체 소자(312)의 설치면과 다른 면에 돌출 단자(318)가 접합된다. 따라서, 금속판 패턴(326)은, 범프 전극(322)과 돌출 단자(318)를 전기적으로 접속하는 기능을 갖는다. 또한, 도 118b에 나타내는 바와 같이, 금속판 패턴(326)의 단부는 밀봉 수지(316A)의 측면으로부터 노출되어, 측부 단자(320)를 형성하고 있다.
돌출 단자(318)는, 예를 들어 땜납으로 된 보올 범프(돌기 전극)이고, 상기와 같이 전극판(314)에 접합되어 있다. 이 돌출 단자(318)는, 금속판 패턴(326)을 통하여 대응하는 패턴 전극(322)에 전기적으로 접속된다.
밀봉 수지(316A)는, 반도체 소자(312), 전극판(314) 및 돌출 단자(318)의 일부를 밀봉하도록 형성되어 있다. 이 밀봉 수지(316A)는, 예를 들어 폴리이미드, 에폭시 등의 절연성을 갖는 수지이고, 반도체 소자(312)를 덮어 보호하기에 족한 최소의 크기로 형성되어 있다. 이에 의해, 반도체 장치(310A)의 소형화를 도모할 수 있다.
또한, 밀봉 수지(316A)를 형성한 상태에서, 반도체 소자(312)의 배면(326)은밀봉 수지(316A)로부터 노출되도록 구성되어 있다. 반도체 소자(312)의 배면(328)은 전자 회로 등은 형성되어 있지 않고 비교적 강도가 높은 부위이므로, 배면(328)을 밀봉 수지(316A)로부터 노출시켜도 특별한 불편함은 생기지 않는다. 또한, 오히려 배면(328)을 밀봉 수지(316A)로부터 노출시킴으로써, 반도체 소자(312)에서 발생한 열은 이 배면(328)으로부터 외부에 방열시키므로, 반도체 장치(310A)의 방열 효율을 향상시킬 수 있다.
또한, 상기와 같이, 밀봉 수지(316A)를 형성한 상태에서, 전극판(314)의 단부는 밀봉 수지(316A)의 측면으로부터 노출되어 측부 단자(320)를 형성하고 있다. 이와 같이, 측부 단자(320)가 밀봉 수지(316A)의 측면으로부터 노출되는 구성으로 함으로써, 측부 단자(320)를 돌출 단자(318)와 함께 다른 기판 또는 장치와 접속하는 외부 접속 단자로서 이용할 수 있게 된다.
도 128은, 본 발명의 제54 실시예인 반도체 장치의 실장 구조를 나타내고 있고, 상기한 구성의 반도체 장치(310A)를 실장 기판(332)에 실장한 상태를 나타내고 있다. 동 도면에 나타낸 바와 같이, 실장 상태에서는 돌출 단자(318)는 밀봉 수지(316A)의 저면과 실장 기판(332)의 사이에 위치하게 되어, 외부로부터 관찰되거나 또는 프로브 등의 테스트 지그를 접속할 수는 없다.
그런데, 반도체 장치(310A)에서는, 측부 단자(320)를 밀봉 수지(316A)의 측면으로부터 노출시킨 구성으로 하고 있으므로, 반도체 장치(312)를 실장 기판(332)에 실장한 후에 있어서도, 이 측부 단자(320)를 이용하여 반도체 장치(310A)의 동작 시험을 행할 수 있게 된다. 따라서, 불량 반도체 장치의 발견을 용이하게 행할수 있고, 실장시에서의 수율 향상 및 신뢰성 향상을 도모할 수 있다.
다시 도 118로 돌아가서, 반도체 장치(310A)의 설명을 계속한다.
상기한 밀봉 수지(316A)는, 반도체 소자(312)를 덮을 뿐 아니라, 전극판(314)의 돌출 단자(318)가 접합된 면에도 형성되어 있다. 이 때문에, 돌출 단자(318)는 밀봉 수지(316A)에 의해 지지하는 기능을 갖는다. 따라서, 외력 인가 등에 의해 돌출 단자(318)가 반도체 장치(310A)로부터 이탈함을 방지할 수 있다. 또한, 밀봉 수지(316A)는 절연성을 갖고 있으므로, 돌출 단자(318)의 설치 밀도가 높은 경우(즉, 좁은 피치화한 경우)이어도, 실장시에 인접하는 돌출 단자(318) 사이에서 단락이 발생함을 방지할 수 있다.
또한, 돌출 단자(318)는, 밀봉 수지(316A)가 형성된 상태에 있어서, 밀봉 수지(316A)로부터 돌출되도록 구성되어 있다. 이 때문에, 실장시에 확실하게 돌출 단자(318)를 실장 기판(332)에 접속할 수 있고, 또 도 128에 나타낸 바와 같이 반도체 장치(310A)를 BGA(Ball Grid Array)와 같이 취급할 수 있어, 실장성의 향상을 도모할 수 있다.
여기서, 반도체 장치(310A)에 설치된 전극판(314A)에 주목한다.
상기와 같이 전극판(314A)은 금속판이므로, 이 전극판(314A)을 반도체 소자(312)를 보호하는 밀봉 수지(316A)내에 설치함으로써, 전극판을 밀봉 수지(316A)를 보강하는 보강재로서 기능하게 할 수 있다. 이에 의해, 반도체 소자(312)의 보호를 보다 확실하게 행할 수 있다. 따라서, 반도체 장치(310A)의 신뢰성을 향상시킬 수 있다. 또한, 전극판(314A)은, 외부 접속단으로서 기능하는돌출 단자(318) 및 측부 단자(320)와, 반도체 소자(312) 사이에 위치하는 것이다. 이 때문에, 종래와 같이 반도체 소자에 직접 외부 접속단을 접속하는 구성과 달리, 반도체 장치(310A)의 내부에서 전극판(314A)에 의해 반도체 소자(312)와 돌출 단자(318), 측부 단자(320) 사이에 배선을 감아칠 수 있게 된다. 따라서, 전극판(314)을 설치함으로써, 반도체 장치(312) 및 외부 접속 단자(돌출 단자(318), 측부 단자(320))의 단자 레이아웃의 자유도를 높일 수 있다.
또한, 전극판(314A)은 도전성 금속으로 되고, 일반적으로 도전성 금속(본 실시예의 경우는 동합금)은 밀봉 수지(316A)보다도 열전도성이 양호하므로, 반도체 소자(312)에서 발생한 열은 전극판(314A)을 통하여 외부로 방열된다. 따라서, 반도체 소자(312)에서 발생한 열을 효율 좋게 방열할 수 있어, 반도체 소자(312)의 안정된 동작을 담보할 수 있다.
이어서, 상기 구성으로 된 반도체 장치(310A)의 제조 방법에 대해서 설명한다.
도 119 내지 도 122는, 반도체 장치(310A)의 제조 방법을 설명하기 위한 도면이다. 또, 도 119 내지 도 122에 있어서, 도 118에 나타낸 구성과 대응하는 구성에 대해서는 동일 부호를 붙이고 설명한다.
본 실시예에 의한 제조 방법은, 전극판 형성 공정, 칩 탑재 공정, 돌출 단자 형성 공정, 밀봉 수지 형성 공정, 절단 공정을 갖고 있다. 전극판 형성 공정에서는, 예를 들어 리드 프레임 재료인 동합금(예를 들어, Cu-Ni-Sn계)으로 된 금속 기판에 대해, 패턴 성형 처리를 행함으로써 복수의 전극판(314)을 구비한 리드 프레임(324A)을 형성한다. 이 전극판 형성 공정에서 실시되는 패턴 성형 처리는, 에칭법 또는 프레스 가공법을 이용하여 행해진다.
이 에칭법 및 프레스 가공법은, 일반 반도체 장치의 제조 공정에서, 리드 프레임 형성법으로서 일반적으로 이용되고 있는 방법이다. 따라서, 에칭법 또는 프레스 가공법을 적용함으로써, 설비의 증가를 수반하지 않고 리드 프레임(324A)을 형성할 수 있다.
도 119a는, 리드 프레임(324A)의 일부를 확대한 도면이고, 4개의 전극판(314A)이 나타나 있다. 본 실시예에 의한 제조 방법에서는, 다수개를 취한 구성으로 되어 있으므로, 따라서 동 도면에 나타낸 바와 같이 리드 프레임(324A)에는 복수의 전극판(314A)이 형성되어 있다.
이 전극판(314A)은, 상기한 바와 같이 복수의 금속판 패턴(326)에 의해 구성되어 있다. 이 금속판 패턴(326)은, 상기 패턴 성형 처리에서 임의의 배선 패턴으로 설정할 수 있으므로, 전극판(314A)에 의해 배선의 감아치기를 행할 수 있게 되고, 이에 의해 전극판(314A)에 형성되는 외부 접속 단자의 단자 레이아웃에 자유도를 갖게 할 수 있다.
한편, 도 119b는, 상기한 전극판(314A)(리드 프레임(324A))에 탑재되는 반도체 소자(312)(312A ~ 312C)를 나타내고 있다. 본 실시예에서는, 하나의 전극판(314A)에 3개의 반도체 소자(312A ~ 312C)를 탑재하는 구성으로 되어 있다. 또한, 각 반도체 소자(312A ~ 312C)에는, 각각 전극판(314A)과 전기적으로 접속하기 위한 범프 전극(322)이 형성되어 있다.
동 도면에 나타낸 바와 같이, 반도체 소자(312A ~ 312C)의 크기는, 반드시 동일할 필요는 없다. 또한, 각 전극판(314A)에 형성된 금속판 패턴(326)은, 각 반도체 장치(312A ~ 312C)에 형성된 범프 전극(322)의 형성 위치와 대응하도록 구성되어 있다.
상기한 전극판 형성 공정이 종료하면, 이어서 칩 탑재 공정이 실시된다. 이 칩 탑재 공정에서는, 전극판(314A)에 반도체 소자(312A ~ 312C)를 탑재하여 전기적으로 접속하는 처리가 행해진다. 도 120a, 도 120b는, 반도체 소자(312A ~ 312C)가 전극판(314A)에 탑재된 상태를 나타내고 있다.
본 실시예에서는, 반도체 소자(312A ~ 312C)를 전극판(314A)에 접합하는 수단으로서, 직접 범프 전극(322)을 전극판(314A)에 접합하는 플립 칩 접합법이 채용되고 있다. 이 플립 칩 접합을 이용함으로써, 상기한 바와 같이 반도체 소자(312A ~ 312C)와 전극판(314A)의 접합 영역의 작은 공간화를 도모할 수 있음과 동시에, 접속 임피던스의 절감을 도모할 수 있다.
상기한 칩 탑재 공정이 종료하면, 이어서 돌출 단자 형성 공정이 실시된다. 이 돌출 단자 형성 공정은, 전극판(314A)을 구성하는 금속판 패턴(326)의 소정 위치에 돌출 단자(318)를 형성한다. 돌출 단자(318)는 땜납 보올에 의해 구성되어 있고, 예를 들어 전사법을 이용하여 금속판 패턴(326)에 접합된다. 도 121은, 돌출 단자(318)가 형성된 전극판(314A)을 나타내고 있다. 이 돌출 단자(318)는, 상기와 같이 금속판 패턴(326)의 배선 패턴을 적정하게 선정함으로써, 매트릭스 형상으로 형성되어 있다.
상기한 돌출 단자 형성 공정이 종료하면, 이어서 밀봉 수지 형성 공정이 실시된다. 이 밀봉 수지 형성 공정에서는, 반도체 소자(312)(312A ~ 312C) 및 돌출 단자(318)가 형성된 리드 프레임(324A)을 금형에 장착하고, 압축 성형법을 이용하여 밀봉 수지(316A)를 형성한다. 밀봉 수지(316A)를 형성함으로써, 반도체 소자(312) 및 전극판(314A)는 밀봉 수지(316A)로 밀봉된다. 따라서, 반도체 소자(312) 및 전극판(314A)은 밀봉 수지(316A)에 의해 보호되고, 따라서 반도체 장치(310A)의 신뢰성을 향상시킬 수 있다.
도 122는, 밀봉 수지(316A)가 형성된 리드 프레임(324A)를 나타내고 있다. 동 도면에 나타내는 바와 같이, 밀봉 수지(316A)가 형성된 상태에 있어서, 반도체 소자(312)(312A ~ 312C)는 그 배면(328)을 밀봉 수지(316A)로부터 노출되어 있고, 또 돌출 단자(318)는 그 선단 소정 부분이 밀봉 수지(316A)로부터 돌출되도록 구성되어 있다. 이와 같이, 반도체 소자(312)의 배면(328)을 밀봉 수지(316A)로부터 노출시킴으로써 방열 효율을 향상시킬 수 있음과 동시에, 돌출 단자(318)의 선단부를 밀봉 수지(316A)로부터 돌출시킴으로써, 실장성의 향상을 도모할 수 있다.
상기한 밀봉 수지 형성 공정이 종료하면, 이어서 절단 공정이 실시된다. 이 절단 공정에서는, 다수개를 취하기 위해 복수개가 일괄적으로 형성된 반도체 장치의 각 경계 위치(도 122에서 A-A로 나타낸 점선 위치)에서, 밀봉 수지(316A) 및 리드 프레임(324A)(전극판(314A))을 절단한다. 이에 의해, 도 118에 나타낸 반도체 장치(310A)가 형성된다.
상기와 같이, 밀봉 수지(316A)와 함께 리드 프레임(324A)(전극판(314A))을절단함으로써, 전극판(314A)의 절단 위치는 밀봉 수지(316A)의 측면에 반드시 노출되어 측부 단자(320)를 형성한다. 따라서, 이 측부 단자(320)를 외부 접속 단자로서 이용할 수 있다.
이어서, 제55 실시예에 의한 반도체 장치(310B)에 대해서 설명한다.
도 123은, 제55 실시예에 의한 반도체 장치(310B)를 설명하기 위한 도면이고, 도 123a는 반도체 장치(310B)의 단면을, 도 123b는 반도체 장치(310B)의 저면을 각각 나타내고 있다. 또한, 도 123에서, 도 118을 이용하여 설명한 제54 실시예에 의한 반도체 장치(310A)와 동일 구성에 대해서는, 동일 부호를 붙이고 그 설명을 생략한다. 또한, 이하 설명하는 각 실시예에서도 마찬가지로 한다.
상기한 제54 실시예에 의한 반도체 장치(310A)는, 전극판(314A)에 돌출 단자(318)를 형성하고, 이 돌출 단자(318)를 밀봉 수지(316A)로부터 노출시키는 구성으로 하였다. 이에 대해, 본 실시예에 의한 반도체 장치(310B)는, 돌출 단자(318)를 설치하지 않고, 전극판(314A)을 직접 밀봉 수지(316B)로부터 노출시키는 것을 특징으로 한다.
본 실시예에 의한 반도체 장치(310B)는, 돌출 단자(318)가 설치되어 있지 안니하므로, 부품수의 삭감 및 제조 공정의 간단화를 도모할 수 있다. 또한, 전극판(314A)은, 밀봉 수지(316B)의 측면에 더하여 저면에서도 노출되어 외부 접속 단자를 형성하므로, 측면 및 저면의 쌍방에서 실장을 행할 수 있다.
도 130은, 반도체 장치(310B)를 실장 기판(332)에 실장한 구조를 나타내고 있다. 동 도면에 나타낸 바와 같이, 반도체 장치(310B)는 실장 기판(332)에땜납(336)을 이용하여 페이스 다운 실장되어 있다. 이 때, 땜납(336)은, 전극판(314A)의 저면부만이 아니고, 측부 단자(320)에도 감아져 납땜 부착되어 있다.
또한, 본 실시예에 의한 반도체 장치(310B)는, 후술하는 제56 실시예에 의한 반도체 장치(310C)와 마찬가지로 측부 단자(320)만을 이용하여 실장할 수도 있고, 따라서 실장 구조의 자유도를 향상시킬 수 있다.
이어서, 제56 실시예에 의한 반도체 장치(310C)에 대해서 설명한다.
도 124는, 제56 실시예에 의한 반도체 장치(310C)를 설명하기 위한 도면이고, 도 124a는 반도체 장치(310C)의 단면을, 도 124b는 반도체 장치(310C)의 상면을 각각 나타내고 있다.
상기한 제55 실시예에 의한 반도체 장치(310B)는, 전극판(314A)의 저면 및 측단부를 함께 직접 밀봉 수지(316B)로부터 노출시킨 구성으로 하고 있지만, 본 실시예에 의한 반도체 장치(310C)는, 전극판(314A)의 측단부만을 밀봉 수지(316C)로부터 노출시켜 측부 단자(320)를 형성한 것을 특징으로 한다.
본 실시예에 의한 반도체 장치(310C)에서는, 전극판(314A)이 측부 단자(320)를 남겨 밀봉 수지(316C)에 매설된 구성으로 되어 있으므로, 열응력이나 외력에 의해 전극판(314A)이 밀봉 수지(316C)로부터 박리됨으로 방지할 수 있어, 반도체 장치(310C)의 신뢰성을 향상시킬 수 있다.
이어서, 제57 실시예에 의한 반도체 장치(310D)에 대해서 설명한다.
도 125는, 제57 실시예에 의한 반도체 장치(310D)를 설명하기 위한 도면이고, 도 125a는 반도체 장치(310D)의 단면을, 도 125b는 반도체 장치(310D)의 상면을, 도 125c는 반도체 장치(310D)의 저면을 각각 나타내고 있다.
본 실시예에 의한 반도체 장치(310D)는, 전극판(314B)에 돌기상 단자(330)(돌출 단자)를 형성한 것을 특징으로 한다. 이 돌기상 단자(330)는 전극판(314B)을 소성 가공(예를 들어, 프레스 가공) 하여 형성되어 있고, 따라서 돌기상 단자(330)와 전극판(314B)은 일체적인 구성으로 되어 있다. 또한, 이 대신, 도전성의 별도 물체를 부착하는 구성으로 하여도 된다.
또한, 돌기상 단자(330)의 형성 처리는, 상기한 전극판 형성 공정에서 일괄적으로 형성할 수 있다. 이 때문에, 돌기상 단자(330)를 형성함으로써 제조 공정이 복잡해지지는 않고, 또 돌기상 단자(330)를 별도 부재에 의해 형성하는 구성에 비해서 부품수의 삭감을 도모할 수 있다.
상기 구성으로 된 돌기상 단자(330)는, 도 125a, 도 125b에 나타낸 바와 같이, 밀봉 수지(316D)의 저면으로부터 노출되도록 구성되어 있다. 이와 같이, 돌기상 단자(330)를 밀봉 수지(316D)의 저면으로부터 노출시킴으로써, 돌기상 단자(330)를 외부 접속 단자로서 기능하게 할 수 있다.
도 134는, 상기한 반도체 장치(310D)를 실장 기판(332)에 실장한 상태를 나타내고 있다. 동 도면에 나타낸 바와 같이, 반도체 장치(310D)는 땜납(354)을 이용하여 실장 기판(332)에 실장되지만, 이 때 돌기상 단자(330)는 밀봉 수지(316D)의 저면 및 측면에 노출된 구성으로 되어 있으므로, 땜납(354)과의 접합 면적을 크게 할 수 있고, 따라서 확실하게 돌기상 단자(330)을 실장 기판(332)에 접속할 수있다.
또한, 돌기상 단자(330) 및 측부 단자(320)를 제외하고, 전극판(314B)은 밀봉 수지(316D)에 매설된 구성으로 되므로, 인접하는 돌기상 단자(330)는 밀봉 수지(316D)에 의해 절연된다. 이 때문에, 실장시에 땜납(354)에 의해 인접하는 돌기상 단자(330) 사이에 단락이 발생하지는 않아, 실장의 신뢰성을 향상시킬 수 있다.
도 126 및 도 127은, 제55 실시예에 의한 반도체 장치의 제조 방법을 나타내고 있고, 상기한 반도체 장치(310D)의 제조 방법을 나타내고 있다.
또한, 본 실시예에 의한 제조 방법은, 도 119 내지 도 122를 이용하여 설명한 제54 실시예에 의한 제조 방법에 대해, 전극판 형성 공정, 밀봉 수지 형성 공정 및 절단 공정만이 다르고 타 공정은 동일하므로, 이하의 설명에서는 전극판 형성 공정에 대해서만 설명하기로 한다.
본 실시예에 의한 전극판 형성 공정에서는, 전극판(314B)을 갖는 리드 프레임(324B)을 형성할 때, 돌기상 단자(330)도 일괄적으로 소성 가공된다. 이와 같이, 전극판(314B)을 형성하기 위해 행해지는 절단 가공과, 돌기상 단자(330)를 형성하기 위해 행해지는 소성 가공을 일괄적으로 실시함은, 리드 플레임(324B)를 형성하는 금형의 구성을 적절히 설정하여 용이하게 실시할 수 있다.
도 126은, 전극판 형성 공정이 실시됨으로써 형성된 리드 프레임(324B)을 나타내고 있다. 동 도면에서, 해칭으로 나타내는 부분이 돌기상 단자(330)이고, 이 돌기상 단자(330)는 전극판(314B)에 대해 돌출된 형상을 갖고 있다. 이와 같이,본 실시예에 의하면, 돌기상 단자(330)의 형성을 전극판(314B)의 형성과 동시이면서 일괄적으로 행할 수 있으므로, 반도체 장치(310D)의 제조 공정의 간단화를 도모할 수 있다.
또한, 도 127에 나타낸 바와 같이, 밀봉 수지 형성 공정에서는 돌기상 단자(330)가 밀봉 수지(316D)로부터 노출되도록 밀봉 수지(316D)를 형성한다. 이와 같이, 돌기상 단자(330)를 밀봉 수지(316D)로부터 노출시킴에는, 밀봉 수지 형성 공정에서 이용하는 금형의 캐비티면을 돌기상 단자(330)에 맞닿게 한 상태로 함으로써 용이하게 실현할 수 있다.
또한, 절단 공정에서의 절단 위치는, 도 127에서 A-A로 나타내는 점선 위치로 되어 있고, 돌기상 단자(330)의 측면이 밀봉 수지(316D)로부터 노출되도록 선정되어 있다. 따라서, 도 134에 나타낸 바와 같이, 실장시에 있어서 땜납(354)은 돌기상 단자(330)의 측면까지도 감겨, 확실한 납땜을 행할 수 있다.
이어서, 상기한 각 실시예에 의한 반도체 장치(310A ~ 310D)를 실장 기판(332)에 실장하는 실장 구조에 대해서 설명한다.
도 128 내지 도 134는, 제54 내지 제60 실시예인 반도체 장치(310A ~ 310D)의 실장 구조를 나타내고 있다. 또, 도 128에 나타내는 반도체 장치(310A)를 실장하는 제54 실시예에 의한 실장 구조, 도 130에 나타내는 반도체 장치(310B)를 실장하는 제56 실시예에 의한 실장 구조 및 도 134에 나타내는 반도체 장치(310D)를 실장하는 제60 실시예에 의한 실장 구조에 대해서는 이미 설명하였으므로, 여기서의 설명은 생략한다.
도 129는, 제55 실시예에 의한 반도체 장치의 실장 구조를 나타내고 있다.
본 실시예에 의한 실장 구조는, 제54 실시예에 의한 반도체 장치(310A)를 예로 든 것이고, 외부 단자를 형성하는 돌기 단자(318)에 실장용 범프(334)를 설치하고, 이 실장용 범프(334)를 통하여 반도체 장치(310A)를 실장 기판(332)에 접합시킨 것을 특징으로 하는 것이다.
이와 같이, 실장용 범프(334)를 통하여 반도체 장치(310A)를 실장 기판(332)에 접합시키는 구조로 함으로써, 반도체 장치(310A)를 BGA(Ball Grid Array)와 같이 실장할 수 있어, 실장성의 향상 및 다피치화에의 대응을 도모할 수 있다.
또한, 돌기 단자(318)는 전극판(314A)에 형성되는 것이므로, 그 체적을 크게함에는 한계가 있지만, 실장용 범프(334)의 체적은 임의로 설정할 수 있다. 따라서, 인접하는 실장용 범프(334) 사이에 단락이 발생하지 않는 범위에서 실장용 범프(334)의 체적을 최대로 함으로써, 반도체 장치(310A)와 실장 기판(332)의 접합력을 증대시킬 수 있고, 이에 의해 실장의 신뢰성을 향상시킬 수 있다. 또한, 본 실시예에 의한 실장 구조는, 다른 실시예에 의한 반도체 장치(310A, 310B, 310D)에 대해서도 적용할 수 있다.
도 131은, 제57 실시예에 의한 반도체 장치의 실장 구조를 나타내고 있다.
본 실시예에 의한 실장 구조는, 제55 실시예에 의한 반도체 장치(310B)를 예로 든 것이고, 실장 부재(338)를 이용하여 반도체 장치(310B)를 실장 기판(332)에 접합시킨 것을 특징으로 하는 것이다.
실장 부재(338)는, 접속핀(340)과 위치 결정 부재(342)에 의해 구성되어 있다. 접속핀(340)은, 예를 들어 가요 가능한 도전성 금속 재료(예를 들어, 도전성을 갖는 스프링재)로 되고, 전극판(314A)의 외부 접속 단자로서 기능하는 위치와 대응한 위치에 설치되어 있다. 또한, 위치 결정 부재(342)는 실리콘 고무 등의 가요성 및 절연성을 갖는 재료에 의해 형성되어 있고, 접속핀(340)을 상기의 소정 위치에 위치 결정하는 기능을 갖는 것이다.
상기 구성으로 된 실장 부재(338)는, 실장된 상태에 있어서, 접속핀(340)의 상단부가 반도체 장치(310B)의 전극판(314A)에 접합(예를 들어, 납땜 접합)하고, 또 접속핀(340)의 하단부는 실장 기판(332)에 접합된다.
따라서, 본 실시예에 의한 실장 구조에서는, 외부 접속 단자와 실장 기판의 사이에는 접속핀이 개재된 구조로 된다. 접속핀(340)은, 상기와 같이 가요 가능한 구성이므로, 예를 들어 가열시 등에 반도체 장치(310B)와 실장 기판(332)의 사이에서 열팽창률 차에 기인한 응력이 발생하여도, 이 응력은 접속핀(340)이 가요됨으로써 흡수된다. 또한, 가요 가능하지 않은 핀의 경우에는, 위치 결정 부재(342)에 의해 응력을 흡수할 수 있다.
따라서, 상기 응력이 인가되어도 반도체 장치(310B)와 실장 기판(332)의 접합 상태를 확실히 유지할 수 있어, 실장의 신뢰성을 향상시킬 수 있다. 이 때, 접속핀(340)을 지지하는 위치 결정 부재(342)도 가요성을 갖는 구성으로 되어 있으므로, 접속핀(340)의 가요 변형을 저지하지는 않고, 응력의 흡수를 확실하게 할 수 있다.
또한, 접속핀(340)은 위치 결정 부재(342)에 의해 위치 결정되어 있으므로,실장시에 있어서 각각의 접속핀(340)과 반도체 장치(310B)(전극판(314A)), 또는 각각의 접속핀(340)과 실장 기판(332)의 위치 결정 처리를 행할 필요는 없어, 실장 작업의 용이화를 도모할 수 있다. 또한, 본 실시예에 의한 실장 구조는, 다른 실시예에 의한 반도체 장치(310A, 310B, 310D)에 대해서도 적용할 수 있다.
도 132는, 제58 실시예에 의한 반도체 장치의 실장 구조를 나타내고 있다.
본 실시예에 의한 실장 구조는, 제56 실시예에 의한 반도체 장치(310C)를 예로 든 것이고, 소켓(344)을 이용하여 반도체 장치(310C)를 실장 기판(332)에 실장한 것을 특징으로 하는 것이다.
소켓(344)은, 반도체 장치(310C)가 장착되는 장착부(346)와, 밀봉 수지(316C)의 측면에 노출된 측부 단자(320)와 접속하도록 설치된 리드부(348)를 갖는 구성으로 되어 있다. 그리고, 반도체 장치(310C)를 장착부(346)에 장착하고, 리드부(348)의 상부와 반도체 장치(310C)의 측부 단자(320)를 전기적으로 접속한 후에, 리드부(348)의 하부를 실장 기판(332)에 접합(예를 들어, 납땜 접합)한다. 이에 의해, 반도체 장치(310C)는 소켓(344)을 통하여 실장 기판(332)에 실장된다.
이와 같이, 소켓(344)을 이용하여 반도체 장치(310C)를 실장 기판(332)에 실장하는 구조로 함으로써, 실장 기판(332)에 대한 반도체 장치(310C)의 탈장착은, 단지 소켓(344)에 대해 반도체 장치(310C)를 탈장착하면 되므로, 반도체 장치(310C)의 탈장착을 용이하게 할 수 있게 된다. 이 때문에, 예를 들어 유지 보수 등에 있어서 반도체 장치(310C)를 교환할 필요가 생긴 경우에도, 용이하게 교환 처리를 할 수 있다.
또한, 소켓(344)에 설치된 리드부(348)는, 장착부(346)의 측부에 설치되어 있고, 또 반도체 장치(310C)의 측부 단자(320)는 밀봉 수지(316C)의 측면에 노출된 구성이다. 이 때문에, 반도체 장치(310C)를 장착부(346)에 장착한 상태에 있어서 리드부(348)와 측부 단자(320)는 대향하므로, 리드부(348)를 감아치지 않고 리드부(348)와 반도체 장치(310C)의 접속을 할 수 있고, 따라서 소켓(344) 구조의 간단화를 도모할 수 있다.
도 133은, 제59 실시예에 의한 반도체 장치의 실장 구조를 나타내고 있다.
본 실시예에 의한 실장 구조는, 상기한 제58 실시예에 의한 실장 구조와 마찬가지로 리드부(350)를 이용하여 반도체 장치(310C)를 실장 기판(332)에 장착하는 것이지만, 장착부(346) 대신 다이 스테이지(352)를 이용한 것을 특징으로 한 것이다.
본 실시예에 의한 소켓(351)은 리드 프레임 재료에 의해 일체적으로 형성된 리드부(350)와 다이 스테이지(352)에 의해 구성되어 있다. 다이 스테이지(352)는 반도체 장치(310C)를 장착하는 부분이고, 그 외주 위치에 복수의 리드부(350)가 형성되어 있다. 이 리드부(350)는, 그 반도체 장치(310C)와 대향하는 부분의 일부가 직각 상방으로 절곡되고, 측부 단자(320)와 전기적으로 접속되도록 구성되어 있다.
상기 구성으로 된 소켓(351)을 이용하여도, 제58 실시예에 의한 실장 구조와 마찬가지로 반도체 장치(310C)의 탈장착을 용이하게 할 수 있게 된다. 또한, 소켓(351)을 구성하는 리드부(350)와 다이 스테이지(352)는 일체적인 구성이므로, 부품수의 삭감을 도모할 수 있음과 동시에 용이하게 소켓(351)을 제조할 수 있다.
이어서, 제58 실시예인 반도체 장치(310E)에 대해서 설명한다.
도 135는, 제58 실시예인 반도체 장치(310E)의 단면도이다. 본 실시예에 의한 반도체 장치(310E)는, 상기한 제54 실시예에 의한 반도체 장치(310A)에 대해, 그 상면에 방열판(356)(방열 부재)를 설치한 것을 특징으로 한다.
방열판(356)은, 예를 들어 알루미늄판 등의 열전도율이 양호하고, 또 경량의 재질이 선정되어 있다. 이 방열판(356)은, 열전도성이 높은 접착제를 이용하여 반도체 소자(312) 및 밀봉 수지(316A)에 접착되어 있다. 이와 같이, 밀봉 수지(316A)의 반도체 소자(312)에 근접한 위치에 방열판(356)을 설치함으로써, 반도체 소자(312)에서 발생하는 열을 효율 좋게 방열 할 수 있다.
특히, 본 실시예에서는 반도체 소자(312)의 배면(328)은 밀봉 수지(316A)로부터 노출된 구성으로 되어 있고, 방열판(356)은 이 노출된 배면(328)에 직접 장착된 구성으로 되어 있다. 따라서, 방열판(356)과 반도체 소자(312)의 사이에, 열전도성이 불량한 밀봉 수지(316A)가 개재되지 않으므로, 방열 특성을 더욱 양호하게 할 수 있다.
이어서, 상기 구성으로 된 반도체 장치(310E)의 제조 방법(제56 실시예에 의한 제조 방법)에 대해서 설명한다.
도 136 내지 도 141은, 반도체 장치(310E)의 제조 방법을 설명하기 위한 도면이다. 또, 도 136 내지 도 141에 있어서, 제54 실시예에 의한 제조 방법의 설명에 이용한 도 119 내지 도 122에서 나타낸 구성과 대응하는 것에 대해서는 동일 부호를 붙이고, 또 그 설명은 생략한다.
본 실시예에 의한 제조 방법은, 제54 실시예에 의한 제조 방법에 대해, 적어도 칩 탑재 공정을 실시하기 전에, 반도체 소자(312)를 방열판(356) 위에 위치 결정하여 부착하는 칩 부착 공정을 실시함을 특징으로 한다. 또, 전극판 형성 공정, 칩 탑재 공정, 돌출 단자 형성 공정, 밀봉 수지 형성 공정 및 절단 공정은, 기본적으로는 제54 실시예와 같은 처리가 행해진다.
도 136은, 전극판 형성 공정을 실시하여 형성된 리드 프레임(324A)의 일부를 확대한 도면이고, 도면 중 점선으로 둘러싼 영역이 1개의 반도체 장치(310E)에 대응하는 영역이다(이하, 이 영역을 접합 영역(358)이라 한다).
또한, 도 137은 칩 부착 공정을 설명하기 위한 도면이다. 칩 부착 공정에서는, 상기한 접합 영역(358)과 동일 면적을 갖는 방열판(356)을 형성하여 두고, 이 방열판(356) 위에 반도체 소자(312)(312A ~ 312C)를 전극판(314A)으로의 설치 위치와 대응하는 위치에 위치 결정하여 접착 한다. 이에 의해, 각 반도체 소자(312)(312A ~ 312C)는, 전극판(314A)으로의 설치 위치에 고정되고, 또 3개의 반도체 소자(312A ~ 312C)를 일괄적으로 취급할 수 있게 된다.
또한, 도 137에 나타낸 예에서는, 각 방열판(356)은 접합 영역(358)에 대응한 크기로 분리하여 별개의 구성으로 되어 있지만, 도 138에 나타낸 바와 같이, 연결부(360)에 의해 각 방열판(356)을 리드 프레임(324A)의 각 접합 영역(358)의 형성 위치와 대응하도록 연결한 구성으로 하여도 된다.
상기한 칩 부착 공정이 종료하면, 이어서 칩 탑재 공정 및 돌출 단자 형성 공정이 실시된다. 도 139 및 도 140은, 칩 탑재 공정 및 돌출 단자 형성 공정이종료한 상태의 리드 프레임(324A)을 나타내고 있다. 도 139는, 방열판(356)이 리드 프레임(324A)에 부착된 일부를 확대하여 나타낸 도면이고, 또 도 140은 그 전체를 나타낸 도면이다.
칩 탑재 공정에서는, 반도체 소자(312)(312A ~ 312C)가 부착된 방열판(356)을 리드 프레임(324A)에 설치함으로써, 전극판(314A)에 반도체 소자(312A ~ 312C)를 탑재하여 전기적으로 접속하는 처리가 행해진다. 상기한 바와 같이, 본 실시예에서는 칩 탑재 공정을 실시하기 전에, 반도체 소자(312)(312A ~ 312C)를 방열판(356) 위에 위치 결정하여 부착되는 칩 부착 공정이 실시되어 있다. 따라서, 칩 탑재 공정에서는, 방열판(356)을 리드 프레임(324A)의 접합 영역(358)에 위치 결정하여 부착함으로써, 복수의 반도체 소자(312)(312A ~ 312C)를 일괄적으로 전극판(314)에 탑재할 수 있다.
이에 의해, 칩 탑재 공정에서는 각각의 반도체 소자(312)(312A ~ 312C)의 위치 결정을 행할 필요가 없어지고, 단지 형상이 큰 방열판(356)과 전극판(314)(리드 프레임(324A))을 위치 결정하면 되므로, 위치 결정 처리를 용이화 할 수 있다.
또한, 도 138에 나타낸, 연결부(360)에 의해 복수의 방열판(356)이 접합 영역(358)에 대응하여 설치된 것을 이용함으로써, 또 다수개의 반도체 소자(312)를 일괄적으로 전극판(314)(리드 프레임(324A))에 위치 결정하여 탑재할 수 있어, 위치 결정 처리가 더욱 용이화하여 반도체 장치(310E)의 제조 효율을 향상시킬 수 있다.
상기한 칩 탑재 공정 및 돌출 단자 형성 공정이 종료하면, 이어서 밀봉 수지형성 공정이 실시된다. 이 밀봉 수지 형성 공정에서는, 반도체 소자(312)(312A ~ 312C) 및 돌기 단자(318)가 형성된 리드 프레임(324A)을 금형에 장착하고, 압축 성형법을 이용하여 밀봉 수지(316A)를 형성한다. 이 때, 본 실시예에서는, 각 전극판(314A)에는 방열판(356)이 설치된 상태로 되어 있으므로, 이 방열판(356)을 하형의 일부로서 이용할 수 있다.
도 141은, 밀봉 수지(316A)가 형성된 리드 프레임(324A)을 나타내고 있다. 동 도면에 나타낸 바와 같이, 밀봉 수지(316A)는 방열판(356)보다 내측에 형성되므로, 이형시에서의 이형성을 향상시킬 수 있다. 그리고, 상기한 밀봉 수지 형성 공정이 종료하면, 이어서 절단 공정이 실시되고, 도 141에 A-A로 나타내는 점선 위치에서 절단 처리가 행해짐으로써, 도 135에 나타내는 반도체 장치(310E)가 형성된다.
이어서, 제59 실시예인 반도체 장치(310F)에 대해서 설명한다.
도 142는, 제59 실시예인 반도체 장치(310F)의 단면도이고, 본 실시예에 의한 반도체 장치(310F)는, 상기한 제58 실시예에 의한 반도체 장치(310E)에 대해, 방열판(356)의 상부에 더 방열핀(362)을 설치한 것을 특징으로 하는 것이다. 방열핀(362)은 다수의 핀부(361)를 설치함으로써, 그 방열 면적이 넓게 되어 있다. 또한, 방열핀(362)은, 열전도성이 양호한 접착제에 의해 방열판(356)의 상부에 접착되어 있다. 따라서, 방열핀(362)을 핀 형상의 방열판(356)에 설치함으로써 방열 효율은 더욱 향상되어, 반도체 소자(312)를 보다 효율적으로 냉각할 수 있다.
이어서, 제60 내지 제63 실시예에 의한 반도체 장치(310G ~ 360J)에 대해서설명한다. 이 각 반도체 장치(310G ~ 310J)는, 함께 방열판(356)을 설치함으로써, 반도체 소자(312)로부터 발생하는 열을 효율 좋게 방열하도록 구성한 것을 특징으로 하는 것이다.
도 143은, 제60 실시예인 반도체 장치(310G)를 나타내고 있다. 본 실시예에 의한 반도체 장치(310G)는, 상기한 제55 실시예에 의한 반도체 장치(310B)(도 123 참조)에 방열판(356)을 설치한 구성으로 되어 있다. 도 144는, 제61 실시예인 반도체 장치(310H)를 나타내고 있다. 본 실시예에 의한 반도체 장치(310H)는, 상기한 제57 실시예에 의한 실장 구조에서 이용한 실장 부재(338)를 갖고 있고(도 131 참조), 또, 반도체 소자(312)의 상부에 방열판(356)을 설치한 구성으로 되어 있다.
또한, 도 145는, 제62 실시예인 반도체 장치(310I)를 나타내고 있다. 본 실시예에 의한 반도체 장치(310C)(도 124 참조)에 방열판(356)을 설치한 구성으로 되어 있다. 또한, 도 146은, 제63 실시예인 반도체 장치(310J)를 나타내고 있다. 본 실시예에 의한 반도체 장치(310J)는, 상기한 제57 실시예에 의한 반도체 장치(310D)(도 125 참조)에 방열판(356)을 설치한 구성으로 되어 있다. 이와 같이, 각 반도체 장치(310G ~ 310J)에 각각 방열판(356)을 설치함으로써, 방열 효율의 향상을 도모할 수 있다.
이어서, 제64 실시예인 반도체 장치(310K)에 대해서 설명한다.
도 147은 제64 실시예에 의한 반도체 장치(310K)를 설명하기 위한 도면이고, 도 147a는 반도체 장치(310K)의 단면을, 도 147b는 반도체 장치(310K)의 저면을 각각 나타내고 있다. 본 실시예에 의한 반도체 장치(310K)는, 대략 반도체장치(310), 인터포저(372A). 이방성 도전막(374) 및 외부 접속 단자(376) 등에 의해 구성되어 있다.
반도체 장치 본체(370)는, 반도체 소자(378), 돌기 전극(380) 및 수지층(382) 등에 의해 구성되어 있다. 반도체 소자(378)(반도체 칩)은, 반도체 기판에 전자 회로가 형성된 것이고, 그 실장측 면에는 다수의 돌기 전극(380)이 형성되어 있다. 돌기 전극(380)은, 예를 들어 땜납 보올을 전사법을 이용하여 설치된 구성으로 되어 있고, 외부 접속 전극으로서 기능하는 것이다.
또한, 수지층(382)(반점으로 나타낸다)은, 예를 들어 폴리이미드, 에폭시(PPS, PEK, PES 및 내열성 액정 수지 등의 열가요성 수지) 등의 열가소성 수지로 되고, 반도체 소자(378)의 범프 형성 측면의 전면에 걸쳐 형성되어 있다. 따라서, 반도체 소자(378)에 설치되어 있는 돌기 전극(380)은, 이 수지층(382)에 의해 밀봉된 상태로 되지만, 돌기 전극(380)의 선단부는 수지층(382)으로부터 노출되도록 구성되어 있다. 즉, 수지층(382)은, 선단부를 남기고 돌기 전극(380)을 밀봉하도록 반도체 소자(378)에 형성되어 있다.
상기 구성으로 된 반도체 장치 본체(370)는, 그 전체적인 크기가 대략 반도체 소자(378)의 크기와 같은, 소위 칩 사이즈 패키지 구조로 된다. 또한, 상기한 바와 같이 반도체 장치 본체(370)는, 반도체 소자(378) 상에 수지층(382)이 형성된 구성으로 되어 있고, 또 이 수지층(382)은 선단부를 남기고 돌기 전극(380)을 밀봉한 구조로 되어 있다. 이 때문에, 수지층(382)에 의해 델리케이트한 돌기 전극(380)은 지지되고, 따라서 이 수지층(382)은 언더필 수지(306)와 같은 기능을갖게 된다.
또한, 인터포저(372A)는 반도체 장치 본체(370)와 외부 접속 단자(376)를 전기적으로 접속하는 중간 부재로서 기능하는 것이고, 배선 패턴(384A)과 베이스 부재(386A)에 의해 구성되어 있다. 본 실시예에서는, 인터포저(372A)로서 TAB(Tape Automated Bonding) 테이프를 이용한 것을 특징으로 하고 있다. 이와 같이, 인터 포저(372A)로서 TAB 테이프를 이용함으로써, 일반적으로 TAB 테이프는 반도체 장치의 구성 부품으로서 저렴한 가격으로 공급되고 있으므로, 반도체 장치(310K)의 원가 절감을 도모할 수 있다.
인터 포저(372A)를 구성하는 배선 패턴(384A)은. 예를 들어 구리를 프린트 배선한 구서으로 되어 있다. 베이스 부재(386A)는 예를 들어 폴리이미드계의 절연성 수지로 되고, 반도체 장치 본체(370)에 형성된 돌기 전극(380)의 형성 위치와 대응하는 위치에는 구멍(388)이 관통 형성되어 있다.
또한, 이방성 도전막(374)은, 접착성을 갖는 가요성 수지 내에 도전성 필러를 혼입한 것이다. 따라서, 이방성 도전막(374)은 접착성과 누르는 방향에 대한 도전성을 함께 갖는 것이다. 이 이방성 도전막(374)은, 도시된 바와 같이, 반도체 장치 본체(370)와 인터포저(372A) 사이에 끼워진다.
이에 의해, 반도체 장치 본체(370)와 인터 포저(372A)는, 이방성 도전막(374)이 갖는 접착성에 의해 접착된다. 또한, 이 접착시에 있어서 반도체 장치 본체(370)는 인터 포저(372A)를 향하여 눌리므로, 반도체 장치 본체(370)와 인터 포저(372A)는, 이방성 도전막(374)에 의해 전기적으로 접속된다.
또한, 외부 접속 단자(376)는 땜납 보올로 되고, 베이스 부재(336A)에 형성된 구멍(388)을 통하여 배선 패턴(384A)과 접속된다. 이 외부 접속 단자(388)는, 반도체 장치 본체(370)의 탑재의 장애가 되지 않도록, 반도체 장치 본체(370)의 탑재면과 반대측 면에 설치된다.
또한, 본 실시예에 의한 반도체 장치(310K)는, 반도체 장치 본체(370)에 형성된 돌기 전극(380)의 형성 피치와, 인터 포저(372A)에 설치된 외부 접속 단자(376)의 형성 피치가 동일 피치로 되도록 구성되어 있다. 이에 따라, 이방성 도전막(374) 및 인터 포저(372A)의 평면으로 본 때의 면적은, 반도체 장치 본체(370)의 평면으로 본 때의 면적과 대략 같도록 구성되어 있다.
상기와 같이, 반도체 장치 본체(370)에 형성된 돌기 전극(380)의 형성 피치와, 인터 포저(372A)에 설치된 외부 접속 단자(374) 및 인터 포저(372A)의 형상을 작게 할 수 있어, 반도체 장치(310K)의 소형화를 도모할 수 있다.
그런데, 상기한 인터 포저(372A)는, 배선 패턴(384A)이 베이스 부재(386A) 위에 형성된 구성이므로, 이 베이스 부재(386A) 위에서 임의의 배선 패턴을 형성할 수 있다. 즉, 베이스 부재(386A) 위에서, 배선 패턴(384A)을 감아칠 수 있게 된다.
이와 같이, 베이스 부재(386A) 위에서 배선 패턴(384A)을 감아침으로써, 반도체 장치 본체(370)에 설치된 돌기 전극(380)의 형성 위치에 구애되지 않고 외부 접속 단자(376)의 형성 위치를 설정할 수 있다. 따라서, 외부 접속 단자(376)의 단자 레이아웃을 설정함에 있어서, 그 자유도를 높일 수 있으므로, 반도체 장치 본체(370)의 설계 및 반도체 장치(310K)가 실장되는 실장 기판의 배선 설계를 용이화 할 수 있다.
또한, 상기한 바와 같이, 이방성 도전막(374)은 접착성 및 누르는 방향에 대한 도전성을 갖고 있으므로, 이 이방성 도전막(374)을 이용하여 반도체 장치 본체(370)와 인터 포저(372A)를 접합할 수 있다. 이 때, 이방성 도전막(374)이 갖는 접착성에 의해 반도체 장치 본체(370)와 인터 포저(372A)는 기계적으로 접합되고, 또 이방성 도전막(374)이 갖는 이방성 도전성에 의해 반도체 장치 본체(370)와 인터 포저(372A)는 전기적으로 접합(접속)된다.
이와 같이, 이방성 도전막(374)은 접착성 및 도전성 쌍방의 특성을 갖고 있으므로, 각 기능을 별개의 부재에 의해 행하는 구성에 비해 부품수 및 조립 공수의 절감을 도모할 수 있다.
또한, 이방성 도전막(374)은 가요성을 갖고, 또 반도체 장치 본체(370)와 인터 포저(372A)의 사이에 끼워져 있으므로, 이 이방성 도전막(374)을 완충막으로서 기능시킬 수 있다. 따라서, 반도체 장치 본체(370)와 인터 포저(372A) 사이에서 발생하는 응력(예를 들어, 열응력 등)을 이방성 도전막(374)에 의해 완화할 수 있어, 반도체 장치(310K)의 신뢰성을 향상시킬 수 있다.
이어서, 상기 구성으로 된 반도체 장치(310K)의 제조 방법에 대해서 설명한다.
도 148은, 반도체 장치(310K)의 제조 방법(제57 실시에에 의한 제조 방법)을 나타내고 있다. 동 도면에 나타낸 바와 같이, 반도체 장치(310K)를 제조함에는,미리 별도 공정에 있어서 반도체 장치 본체(370), 이방성 도전막(374) 및 인터 포저(372A)를 형성하여 둔다. 그리고, 도시된 바와 같이 반도체 장치 본체(370)와 인터 포저(372A)의 위치 결정을 행한 후에, 반도체 장치 본체(370)와 인터 포저(372A)의 사이에 이방성 도전막(374)을 끼우고, 반도체 장치 본체(370)를 인터 포저(372A)를 향하여 누른다.
이에 의해, 상기와 같이 이방성 도전막(374)이 갖는 접착성에 의해 반도체 장치 본체(370)와 인터 포저(372A)는 기계적으로 접합됨과 동시에, 이방성 도전막(374)이 갖는 이방성 도전성에 의해 반도체 장치 본체(370)와 인터 포저(372A)는 전기적으로 접합된다. 따라서, 본 실시예의 제조 방법에 의하면, 반도체 장치 본체(370)와 인터 포저(372A)의 기계적인 접합 처리 및 전기적 접합 처리를 일괄적으로 행할 수 있으므로, 반도체 장치(310K)의 제조 공정을 간단화 할 수 있다.
상기와 같이 반도체 장치 본체(370)와 인터 포저(372A)의 접합 처리가 종료하면, 이어서 땜납 보올로 된 외부 접속 단자(376)를 전사법에 의해 인터 포저(372A)에 접합한다. 이 때, 외부 접속 단자(376)의 전사는 가열 분위기 중에서 행하므로, 외부 접속 단자(376)는 용융되어 구멍(388)내에 진입하여 인터 포저(372A)의 배선 패턴(384A)과 전기적으로 접속한다.
이 때, 상기와 같이 외부 접속 단자(376)는 인터 포저(372A)에 형성된 구멍(388)내에 진입하므로, 외부 접속 단자(376)와 인터 포저(372A)의 접합력이 강해진다. 따라서, 외부 접속 단자(376)가 인터 포저(372A)로부터 이탈하는 것을 방지할 수 있어, 반도체 장치(310K)의 신뢰성을 향상시킬 수 있다.
이어서, 제65 실시예인 반도체 장치(310L)에 대해서 설명한다.
도 149는, 제65 실시예에 의한 반도체 장치(310L)의 요부를 확대하여 나타낸 도면이다. 또한, 도 149에서, 도 147을 이용하여 설명한 제64 실시예에 의한 반도체 장치(310K)의 구성과 대응하는 구성에 대해서는, 동일 부호를 붙이고 그 설명을 생략한다.
본 실시예에 의한 반도체 장치(310L)는, 인터 포저(372A) 위에 소정의 두께를 갖는 절연 부재(394)를 설치한 것을 특징으로 하는 것이다. 이 절연 부재(394)는 예를 들어 폴리이미드계의 절연 수지이고, 반도체 장치 본체(370)에 설치된 돌기 전극(380)의 형성 위치와 대응하는 위치에는 접속 구멍(396)이 형성되어 있다.
상기 구성으로 된 반도체 장치(310L)에 의하면, 반도체 장치 본체(370)를 인터 포저(372A)에 장착할 때, 반도체 장치 본체(370)를 인터 포저(372A)로 향하여 누르면, 이 누르는 힘에 의해 이방성 도전막(374)은 변형 가압된다. 이 때, 특히 접속 구멍(396)의 형성 위치에서는, 이방성 도전막(374)은 좁은 접속 구멍(396)내로 들어가고, 따라서 접속 구멍(396)내의 내압은 높아진다.
이와 같이, 접속 구멍9396)내에서의 이방성 도전막(374)의 압력이 집중적으로 높아지므로, 이방성 도전막(374)내에 혼입되어 있는 도전성 필러의 밀도도 높아진다. 따라서, 이방성 도전막(374)의 접속 구멍(396)내에서의 도전율을 향상시키고, 따라서 반도체 장치 본체(370)와 인터 포저(372A)의 전기적인 접속을 확실히 행할 수 있다.
도 150 및 도 151은, 반도체 장치(310L)의 제조 방법(제58 실시예에 의한 제조 방법)을 나타내고 있다. 또한, 도 150 및 도 151에 있어서, 제57 실시예에 의한 제조 방법을 설명하기 위해 이용한 도 148에 나타낸 구성과 대응하는 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다. 또한, 이하의 제조 방법에서는, 반도체 장치(310L)를 다수개 취하는 방법에 대해서 설명한다.
반도체 장치(310L)를 제조함에는, 미리 별도 공정에서 반도체 장치 본체(370)가 복수개 형성된 웨이퍼(390), 이방성 도전막(374) 및 인터 포저(372A)가 복수개 형성된 TAB 테이프(392)를 형성하여 둔다.
이 TAB 테이프(392)를 형성할 때, 그 상면(웨이퍼(390)가 장착되는 면)의 반도체 장치 본체(370)와 대향하는 위치에 절연 부재(394)를 형성한다. 이 절연 부재(394)는, 예를 들어 포토 레지스트의 형성 기술을 이용하여 형성할 수 있다. 또한, 이 절연 부재(394)를 형성할 때, 돌기 전극(380)의 형성 위치와 대응하는 위치에 접속 구멍(396)을 형성하여 둔다.
그리고, 도 150에 나타낸 바와 같이, 돌기 전극(380)과 접속 구멍(396)의 위치 결정을 행하고, 웨이퍼(390)와 TAB 테이프(392) 사이에 이방성 도전막(374)을 끼우고, 웨이퍼(390)를 TAB 테이프(392)로 향하여 누른다.
이에 의해, 상기와 같이 이방성 도전막(374)이 갖는 접착성에 의해 웨이퍼(390)와 TAB 테이프(392)는 기계적으로 접합됨과 동시에, 이방성 도전막(374)이 갖는 이방성 도전성에 의해 돌기 전극(380)은 배선 패턴(384A)에 전기적으로 접합된다. 이 때, 상기한 바와 같이 접속 구멍(396)내에서는 이방성 도전막(374)의 도전성이 향상되므로, 돌기 전극(380)과 배선 패턴(384A)의 전기적 접속을 확실하게 할 수 있다.
도 151은, 웨이퍼(390)와 TAB 테이프(392)가 접합된 상태를 나타내고 있다. 이와 같이, 웨이퍼(390)와 TAB 테이프(392)의 접합 처리가 종료하면, 이어서 도 151에 A-A로 나타내는 점선 위치에서 절단 처리가 행해진다. 이에 의해, 각각의 반도체 장치 본체(370) 및 인터 포저(372A)가 형성되어, 도 149에서 나타내는 반도체 장치(310L)가 형성된다.
따라서, 본 실시예의 제조 방법에 의하면, 반도체 장치 본체(370)와 인터 포저(372A)의 기계적 접합 처리 및 전기적 접합 처리를 일괄적으로 행할 수 있으므로, 반도체 장치(310L)의 제조 공정을 간단화할 수 있다. 또한, 본 실시예에서는 소위 다수개를 취할 수 있으므로, 반도체 장치(310L)의 제조 효율을 향상시킬 수 있다.
또한, 일반적으로 이방성 도전막(374)을 이용한 전기적 접속 구조에서는, 전기적 접속의 수율이 저하함이 문제로 되지만, 본 실시예에서는 반도체 장치 본체(370)(돌기 전극(380))와 대향하는 위치에 접속 구멍(396)이 형성된 절연 부재(394)를 설치함으로써, 돌기 전극(380)과 배선 패턴(384A)의 전기적 접속을 확실하게 행할 수 있다. 따라서, 반도체 장치(310L)의 신뢰성을 향상시킬 수 있다.
이어서, 제66 실시예인 반도체 장치(310M)에 대해서 설명한다.
도 152는, 제66 실시예인 반도체 장치(310M)을 나타내고 있고, 도 152a는 반도체 장치(310M)의 단면을, 도 152b는 반도체 장치(310M)의 저면을 나타내고 있다.또한, 도 152에서, 도 147을 이용하여 설명한 제64 실시예에 의한 반도체 장치(310K)의 구성과 대응하는 구성에 대해서는, 동일 부호를 붙이고 그 설명을 생략한다.
상기한 제64 실시예에 의한 반도체 장치(310K)에서는, 소형화를 도모하기 위해 반도체 장치 본체(370)에 형성된 돌기 전극(380)의 형성 피치와, 인터 포저(372A)에 형성된 외부 접속 단자(376)의 형성 피치를 동일 피치가 되도록 구성하였다.
이에 대해, 본 실시예에 의한 반도체 장치(310M)는, 반도체 장치 본체(370)에 형성된 돌기 전극(380)의 형성 피치에 대해, 인터 포저(372B)에 형성된 외부 접속 단자(376)의 형성 피치를 크게 설정한 것을 특징으로 하는 것이다. 이에 따라서, 인터 포저(372B)의 면적은 반도체 장치 본체(370)의 면적에 대해 넓게 되어 있다.
이와 같이, 돌기 전극(380)의 형성 피치에 대해 외부 접속 단자(376)의 형성 피치를 크게 설정함으로써, 인터 포저(372B)상에서의 배선 패턴(384B)의 감아치기 자유도를 더욱 향상시킬 수 있다. 구체적으로는, 도 152b에 나타낸 바와 같이, 돌기 전극(380)이 형성되는 접속 구멍(396)의 형성 위치와 외부 접속 단자(376)의 형성 위치를 이간시켜, 이 접속 구멍(396)과 외부 접속 단자(376)를 배선 패턴(384B)에 접속할 수 있게 된다.
이에 의해, 외부 접속 단자(376)의 단자 레이아웃의 자유도가 향상되어 단자 설계의 용이화를 도모할 수 있다. 또한, 반도체 장치 본체(370)의 고밀도화에 의해 돌기 전극(380)의 전극간 피치가 좁은 피치화하여도, 돌기 전극(380)과 외부 접속 단자(376)의 형성 위치를 다르게 할 수 있으므로, 상기 좁은 피치화에 용이하게 대응할 수 있다.
도 153은, 상기한 반도체 장치(310M)의 제조 방법(제59 실시예에 의한 제조 방법)을 나타내는 도면이다. 또한, 동 도면에서는, 다수개 취하는 방법이 아니고, 각각 반도체 장치(310M)를 형성하는 방법을 예로 들어 나타내고 있다.
본 실시예에 의한 반도체 장치(310M)의 제조 방법에서는, 미리 별도 공정에서 반도체 장치 본체(370), 이방성 도전성막(374) 및 인터 포저(372B)를 형성하여 둔다. 그리고, 돌기 전극(380)과 접속 구멍(396)의 위치 결정을 행하고, 반도체 장치 본체(370)와 인터 포저(372B)의 사이에 이방성 도전막(374)을 끼워, 반도체 장치 본체(370)를 인터 포저(372B)를 향하여 누른다.
이에 의해, 이방성 도전막(374)이 갖는 접착성에 의해 반도체 장치 본체(370)와 인터 포저(372B)는 기계적으로 접합됨과 동시에, 이방성 도전막(374)이 갖는 이방성 도전성에 의해 반도체 장치 본체(370)와 인터 포저(372B)는 전기적으로 접합된다. 이에 의해, 도 152에 나타내는 반도체 장치(310M)가 형성된다.
따라서, 본 실시예의 제조 방법에 의해서도, 반도체 장치 본체(370)와 인터 포저(372B)의 기계적 접합 처리 및 전기적 접합 처리를 일괄적으로 행할 수 있으므로, 반도체 장치(310M)의 제조 공정을 간단화할 수 있다.
이어서, 제67 실시예인 반도체 장치(310N)에 대해서 설명한다.
도 154는, 제67 실시예인 반도체 장치(310N)를 나타나는 단면도이다. 또한,도 154에서, 도 147을 이용하여 설명한 제64 실시예에 의한 반도체 장치(310K)의 구성과 대응하는 구성에 대해서는, 동일 부호를 붙이고 그 설명을 생략한다.
상기한 제64 실시예에 의한 반도체 장치(310K)는, 반도체 장치 본체(370)와 인터 포저(372A)를 접합함에 이방성 도전성막(374)을 이용하여, 반도체 장치 본체(370)와 인터 포저(372A)를 전기적 및 기계적으로 일괄적으로 접합하는 구성으로 되어 있다.
이에 대해, 본 실시예에 의한 반도체 장치(310N)는, 이방성 도전성막(374) 대신 접착제(398)와 도전성 페이스트(3100)(도전성 부재)를 설치한 것을 특징으로 하는 것이다.
접착제(398)는, 예를 들어 폴리이미드계의 절연성 수지이고, 경화한 후에 있어서도 소정의 가요성을 갖는 재질로 선정되어 있다. 이 접착제(398)는, 반도체 장치 본체(370)와 인터 포저(372A) 사이에 끼워지고, 이 반도체 장치 본체(370)와 인터 포저(372A)를 접착 고정하는 기능을 갖는다. 또한, 접착제(398)의 돌기 전극(380)의 형성 위치에 대응하는 위치에는 통공(3102)이 형성되어 있다.
한편, 도전성 페이스트(3100)는 소정의 점성을 갖고 있고, 따라서 상기 통공(3102)내에도 들어가는 구성으로 되어 있다. 이 도전성 페이스트(3100)는, 통공(3102)내에 끼워짐으로써, 반도체 장치 본체(370)와 인터 포저(372A)를 전기적으로 접속하는 기능을 갖는다. 구체적으로는, 도전성 페이스트(3100)에 의해 돌기 전극(380)과 배선 패턴(384A)이 전기적으로 접속되고, 이에 의해 반도체 장치 본체(370)와 인터 포저(372A)는 전기적으로 접속된다.
상기와 같이, 본 실시예에 의한 반도체 장치(310N)에서는, 접착제(398)가 반도체 장치 본체(370)와 인터 포저(372A)를 기계적으로 접합하고, 또 도전성 페이스트(3100)가 반도체 장치 본체(370)와 인터 포저(372A)를 전기적으로 접합(접속)한다. 이와 같이, 반도체 장치 본체(370)와 인터 포저(372B)를 접합할 때 행해지는 기계적 접합과 전기적 접합을 별개의 부재(접착제(398), 도전성 페이스트(3100))에 의해 행함으로써, 각 기능(기계적 접합 기능, 전기적 접합 기능)에 최적인 부재를 선정할 수 있다. 이에 의해, 반도체 장치 본체(370)와 인터 포저(372A)의 기계적 접합 및 전기적 접합을 함께 확실히 행할 수 있게 되어, 반도체 장치(310N)의 신뢰성을 향상시킬 수 있다.
또한, 접착제(398)는 고화된 상태에서도 소정의 가요성을 갖고, 또 반도체 장치 본체(370)와 인터 포저(372A) 사이에 끼워지므로, 이 접착제(398)는 완충막으로서 기능한다. 따라서, 접착제(398)에 의해, 반도체 장치 본체(370)와 인터 포저(372A) 사이에서 발생하는 응력을 완화시킬 수 있다. 또한, 본 실시예에 의한 반도체 장치(310N)는 돌기 전극(380)의 형성 피치와 외부 접속 단자(376)의 형성 피치가 같게 설정된 구성이므로, 반도체 장치(310N)의 소형화를 도모할 수 있다.
도 155 내지 도 157은, 반도체 장치(310N)의 제조 방법(제60 실시예에 의한 제조 방법)을 나타내고 있다. 또한, 도 155 내지 도 157에서, 제58 실시예에 의한 제조 방법을 설명하는데 이용한 도 150 및 도 151에 나타낸 구성과 대응하는 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다. 또한, 이하의 제조 방법에서는, 반도체 장치(310N)를 다수개 취하는 방법에 대해서 설명한다.
반도체 장치(310N)를 제조함에는, 미리 별도 공정에서 반도체 장치 본체(370)가 복수개 형성된 웨이퍼(390), 접착제(398) 및 인터 포저(372B)가 복수개 형성된 TAB 테이프(392)를 형성하여 둔다.
이 반도체 장치(370)를 형성할 때, 복수 형성되어 있는 돌기 전극(380)에는 각각 도전성 페이스트(3100)가 도포되어 있다. 또한, 접착제(398)의 돌기 전극(380)의 형성 위치와 대응하는 위치에는, 통공(3102)이 미리 뚫어 설치되어 있다. 또한, TAB 테이프(392)를 형성할 때, 그 상면(웨이퍼(390)가 장착되는 면)의 반도체 장치 본체(370)와 대향하는 위치에 절연 부재(394)를 형성한다.
이 절연 부재(394)는, 예를 들어 포토 레지스트의 형성 기술을 이용하여 형성할 수 있다. 또한, 이 절연 부재(394)를 형성할 때, 돌기 전극(380)의 형성 위치와 대응하는 위치에 접속 구멍(396)을 형성하여 둔다.
그리고, 돌기 전극(380)과 접속 구멍(396)의 위치 결정을 행하고, 웨이퍼(390)와 TAB 테이프(392)의 사이에 접착제(398)를 끼워 넣고, 웨이퍼(390)를 TAB 테이프(392)에 접착 고정한다. 이에 의해, 접착제(398)에 의해 웨이퍼(390)와 TAB 테이프(392)는 기계적 접합됨과 동시에, 도전성 페이스트(3100)는 통공(3102) 및 접속 구멍(396) 내에 들어가, 돌기 전극(380)과 배선 패턴(384A)은 전기적으로 접합된다. 도 156은, 웨이퍼(390)와 TAB 테이프(392)가 접합된 상태를 나타내고 있다.
이와 같이, 웨이퍼(390)와 TAB 테이프(392)의 접합 처리가 종료하면, 이어서 도 156에 A-A로 나타내는 점선 위치에서 절단 처리가 행해진다. 이에 의해, 각각의 반도체 장치 본체(370) 및 인터 포저(372B)가 형성되어, 도 154에 나타내는 반도체 장치(310N)가 형성된다(도 154에 나타내는 반도체 장치(310N)는, 절연 부재(394)가 설치되어 있지 않은 구성을 나타내고 있다).
또한, 상기한 제조 방법에서는, 반도체 장치(310N)를 다수개 취하는 방법에 대해서 설명했지만, 도 157에 나타낸 바와 같이, 각각의 반도체 장치(310N)를 제조할 수도 있다.
이어서, 제68 실시예인 반도체 장치(310P)에 대해서 설명한다.
도 158은, 제68 실시예에 의한 반도체 장치(310P)를 나타내는 단면도이다. 또, 도 158에서, 도 154를 이용하여 설명한 제67 실시예에 의한 반도체 장치(310N)의 구성과 대응하는 구성에 대해서는, 동일 부호를 붙이고 그 설명을 생략한다.
상기한 제67 실시예에 의한 반도체 장치(310N)에서는, 소형화를 도모하기 위해 반도체 장치 본체(370)에 형성된 돌기 전극(380)의 형성 피치와, 인터 포저(372A)에 형성된 외부 접속 단자(376)의 형성 피치를 동일 피치로 되도록 구성하고 있다.
이에 대해, 본 실시예에 의한 반도체 장치(310P)는, 반도체 장치 본체(370)에 형성된 돌기 전극(380)의 형성 피치에 대해, 인터 포저(372B)에 형성된 외부 접속 단자(376)의 형성 피치를 크게 설정한 것을 특징으로 한다. 이에 따라, 인터 포저(372B)의 면적은 반도체 장치 본체(370)의 면적에 대해 넓게 되어 있다.
이와 같이, 돌기 전극(380)의 형성 피치에 대해 외부 접속 단자(376)의 형성 피치를 크게 설정함으로써, 인터 포저(372B) 상에서의 배선 패턴(384B)의 감아치기자유도를 더욱 향상시킬 수 있다. 이에 의해, 외부 접속 단자(376)의 단자 레이아웃의 자유도가 향상되어 단자 설계의 용이화를 도모할 수 있음과 동시에, 돌기 전극(380)의 전극 사이 피치가 좁은 피치화하여도 이에 용이하게 대응할 수 있다.
도 159는, 상기한 반도체 장치(310P)의 제조 방법(제61 실시예에 의한 제조 방법)을 나타낸 도면이다. 또한, 동 도면에서는, 다수개 취하는 방법이 아니고, 각각 반도체 장치(310P)를 형성하는 방법을 예로 들어 나타내고 있다.
본 실시예에 의한 반도체 장치(310P)의 제조 방법에서도, 미리 별도 공정에서 반도체 장치 본체(370), 접착재(398) 및 인터 포저(372B)를 형성하여 둔다. 또한, 반도체 장치(370)를 형성할 때, 복수 형성되어 있는 돌기 전극(380)에는 각각 도전성 페이스트(3100)를 도포하여 둔다. 또한, 접착제(398)의 돌기 전극(380)의 형성 위치와 대응하는 위치에는, 통공(3102)을 미리 뚫어 설치하여 둔다. 또한, 절연 부재(394)의 돌기 전극(380)의 형성 위치와 대응하는 위치에는, 접속 구멍(396)을 형성하여 둔다.
그리고, 돌기 전극(380)과 접속 구멍(396)의 위치 결정을 행한 뒤에, 반도체 장치 본체(370)와 인터 포저(372B) 사이에 접착제(398)를 넣고, 반도체 장치 본체(370)를 인터 포저(372B)에 접착 고정한다. 이에 의해, 접착제(398)에 의해 반도체 장치 본체(370)와 인터 포저(372B)는 기계적으로 접합됨과 동시에, 도전성 페이스트(3100)는 통공(3102) 및 접속 구멍(396)내에 들어가, 돌기 전극(380)과 배선 패턴(384A)은 전기적으로 접합된다. 이상의 처리를 실시함으로써, 도 158에 나타내는 반도체 장치(310P)가 형성된다.
이어서, 제69 실시예인 반도체 장치(310Q)에 대해서 설명한다.
도 160은, 제69 실시예인 반도체 장치(310Q)를 나타내는 단면도이다. 또, 도 160에서, 도 154를 이용하여 설명한 제67 실시예에 의한 반도체 장치(310N)의 구성과 대응하는 구성에 대해서는, 동일 부호를 붙이고 그 설명을 생략한다.
상기한 제67 실시예에 의한 반도체 장치(310N)는, 도전성 부재로서 도전성 페이스트(3100)를 이용하여, 이 도전성 페이스트(3100)에 의해 반도체 장치 본체(370)와 인터 포저(372A)를 전기적으로 접합(접속)하는 구성으로 되어 있다. 이에 대해, 본 실시예에 의한 반도체 장치(310Q)는, 도전성 페이스트(3100) 대신 스터드 범프(3104)(도전성 부재)를 설치한 것을 특징으로 하는 것이다.
스터드 범프(3104)는, 인터 포저(372A)에 형성된 배선 패턴(384A) 위의 소정 위치(돌기 전극(380)과 대응하는 위치)에 설치되어 있다. 또한, 이 스터드 범프(3104)는 와이어 본딩 기술을 이용하여 형성된다. 구체적으로는, 와이어 본딩 장치를 이용하여, 먼저 캐필러리로부터 연장한 금선의 선단부에 금 보올을 형성하고, 이어서 이 금 보올을 배선 패턴(384A)의 상기 소정 위치에 누른다.
이어서, 캐필러리를 초음파 진동시켜 금 보올을 배선 패턴(384A)에 초음파 용접한다. 그 후, 금선을 클램프한 뒤에 캐필러리를 상승시켜 금선을 절단한다. 이상의 처리를 행함으로써, 배선 패턴(384A) 위에 스터드 범프(3104)가 형성된다. 이 스터드 범프(3104)는, 통공(3102)을 통하여 돌기 전극(380)에 접속되고, 이에 의해 반도체 장치 본체(370)와 인터 포저(372A)를 전기적으로 접속하는 기능을 갖는다.
상기와 같이, 본 실시예에 의한 반도체 장치(310Q)에서는, 접착제(398)가 반도체 장치 본체(370)와 인터 포저(372A)를 기계적으로 접합하고, 또 스터드 범프(3104)가 반도체 장치 본체(370)와 인터 포저(372A)를 전기적으로 접합(접속)한다. 이와 같이, 기계적 접합과 전기적 접합을 별개의 부재(접착제(398), 스터드 범프(3104))에 의해 행함으로써, 반도체 장치 본체(370)와 인터 포저(372A)의 기계적 접합 및 전기적 접합을 동시에 확실히 행할 수 있게 되어, 반도체 장치(310Q)의 신뢰성을 향상시킬 수 있다.
또한, 접속 상태에서, 스터드 범프(3104)는 돌기 전극(380)에 파고 들어간 상태로 접속되므로, 스터드 범프(3104)와 돌기 전극(380)의 전기적 접속을 확실하게 할 수 있다. 또, 본 실시예에 의한 반도체 장치(310Q)는 돌기 전극(380)의 형성 피치와 외부 접속 단자(376)의 형성 피치가 같게 설정된 구성이므로, 반도체 장치(310Q)의 소형화를 도모할 수 있다.
도 161 내지 도 163은, 반도체 장치(310Q)의 제조 방법(제62 실시예에 의한 제조 방법)을 나타내고 있다. 또, 도 161 내지 도 163에서, 제60 실시예에 의한 제조 방법을 설명하기 위해 이용한 도 155 내지 도 157에 나타낸 구성과 대응하는 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다. 또, 이하의 제조 방법에서는, 반도체 장치(310Q)를 다수개 취하는 방법에 대해서 설명한다.
반도체 장치(310Q)를 제조함에는, 미리 별도 공정에서 반도체 장치 본체(370)가 복수개 형성된 웨이퍼(390), 접착제(398) 및 인터 포저(372B)가 복수개 형성된 TAB 테이프(392)를 형성하여 둔다.
이 TAB 테이프(392)를 형성할 때, 그 상면(웨이퍼(390)가 장착된 면)의 반도체 장치 본체(370)와 대향하는 위치에 절연 부재(394)를 형성한다. 또한, 절연 부재(394)를 형성할 때, 돌기 전극(380)의 형성 위치와 대응하는 위치에 접속 구멍(396)을 형성하고, 또 접속 구멍(396)의 내부의 배선 패턴(384A) 위에 스터드 범프(3104)를 형성한다.
그리고, 돌기 전극(380)과 접속 구멍(396)의 위치 결정을 행한 뒤에, 웨이퍼(390)와 TAB 테이프(392)의 사이에 접착제(398)를 넣고, 웨이퍼(390)를 TAB 테이프(392)에 누르면서 접착 고정한다. 이에 의해, 접착제(398)에 의해 웨이퍼(390)와 TAB 테이프(392)는 기계적으로 접합됨과 동시에, 스터드 범프(3104)는 통공(3102) 및 접속 구멍(396)을 통하여 돌기 전극(380)에 파고 들어간 상태로 되고, 따라서 돌기 전극(380)과 배선 패턴(384A)는 스터드 범프(3104)에 전기적으로 접합된다. 도 162는, 웨이퍼(390)와 TAB 테이프(392)가 접합된 상태를 나타내고 있다.
이와 같이, 웨이퍼(390)와 TAB 테이프(392)의 접합 처리가 종료하면, 이어서 도 162에 A-A로 나타내는 점선 위치에서 절단 처리를 행한다. 이에 의해, 각각의 반도체 장치 본체(370) 및 인터 포저(372B)가 형성되고, 도 160에 나타내는 반도체 장치(310Q)가 형성된다.(도 160에 나타내는 반도체 장치(310N)는, 절연 부재(394)가 설치되어 있지 않는 구성을 나타내고 있다).
또한, 상기한 제조 방법에서는, 반도체 장치(310Q)를 다수개 취하는 방법에 대해서 설명했지만, 도 163에 나타낸 바와 같이, 각각 반도체 장치(310Q)를 제조할수 있다.
이어서, 제70 실시예인 반도체 장치(310R)에 대해서 설명한다.
도 164는, 제70 실시예에 의한 반도체 장치(310R)를 나타내는 단면도이다. 또, 도 164에서, 도 160을 이용하여 설명한 제69 실시예에 의한 반도체 장치(310Q)의 구성과 대응하는 구성에 대해서는, 동일 부호를 붙이고 그 설명을 생략한다.
상기한 제69 실시예에 의한 반도체 장치(310Q)에서는, 소형화를 도모하기 위해 반도체 장치 본체(370)에 형성된 돌기 전극(380)의 형성 피치와, 인터 포저(372A)에 형성된 외부 접속 단자(376)의 형성 피치를 동일 피치로 되도록 구성하였다.
이에 대해, 본 실시예에 의한 반도체 장치(310R)는, 반도체 장치 본체(370)에 형성된 돌기 전극(380)의 형성 피치에 대해, 인터 포저(372B)에 형성된 외부 접속 단자(376)의 형성 피치를 크게 설정한 것을 특징으로 하는 것이다. 이에 따라, 인터 포저(372B)의 면적은 반도체 장치 본체(370)의 면적에 대해 넓게 되어 있다.
이와 같이, 돌기 전극(380)의 형성 피치에 대해 외부 접속 단자(376)의 형성 피치를 크게 설정함으로써, 인터 포저(372B) 위에서의 배선 패턴(384B)의 감아치기 자유도를 더욱 향상시킬 수 있다. 이에 의해, 외부 접속 단자(376)의 단자 레이아웃의 자유도가 향상되어 단자 설계의 용이화를 도모할 수 있음과 동시에, 돌기 전극(380)의 전극간 피치가 좁은 피치화하여도 이에 용이하게 대응할 수 있다.
도 165는, 상기한 반도체 장치(310Q)의 제조 방법(제63 실시예에 의한 제조 방법)을 나타내는 도면이다. 또한, 동 도면에서는, 다수개 취하는 방법은 아니고,각각 반도체 장치(310Q)를 형성하는 방법을 예로 들어 나타내고 있다.
본 실시예에 의한 반도체 장치(310Q)의 제조 방법에서도, 미리 별도 공정에서 반도체 장치 본체(370), 접착제(398) 및 인터 포저(372B)를 형성하여 둔다. 이 때, 접착제(398)의 돌기 전극(380)의 형성 위치와 대응하는 위치에는, 통공(3102)을 미리 뚫어 설치하여 둔다. 또한, 인터 포저(372B)에 절연 부재(394)를 형성함과 동시에, 절연 부재(394)의 돌기 전극(380)의 형성 위치와 대응하는 위치에 접속 구멍(396)을 형성하여 둔다. 또한, 접속 구멍(396)내에 노출된 배선 패턴(384A)에는, 상기한 와이어 본딩 기술을 이용하여 스터드 범프(3104)를 형성하여 둔다.
그리고, 돌기 전극(380)과 접속 구멍(396)의 위치 결정을 행한 뒤에, 반도체 장치 본체(370)와 인터 포저(372B)의 사이에 접착제(398)를 넣고, 반도체 장치 본체(370)를 인터 포저(372B)에 누르면서 접착 고정한다. 이에 의해, 접착제(398)에 의해 반도체 장치 본체(370)와 인터 포저(372B)는 기계적으로 접합됨과 동시에, 스터드 범프(3104)는 통공(3102) 및 접속 구멍(396)을 통하여 돌기 전극(380)에 파고 들어간 상태로 된다. 이상의 처리를 행함으로써, 돌기 전극(380)과 배선 패턴(384A)은 스터드 범프(3104)로 전기적으로 접합되고, 따라서 도 164에 나타내는 반도체 장치(310R)가 형성된다.
이어서, 제71 실시예인 반도체 장치(310S)에 대해서 설명한다.
도 166은, 제71 실시예인 반도체 장치(310S)를 나타내는 단면도이다. 또, 도 166에서, 도 154를 이용하여 설명한 제67 실시예에 의한 반도체 장치(310N)의 구성과 대응하는 구성에 대해서는, 동일 부호를 붙이고 그 설명을 생략한다.
상기한 제67 내지 제70 실시예에 의한 반도체 장치(310N ~ 310R)은, 도전성 부재로서 도전성 페이스트(3100) 또는 스터드 범프(3104)를 이용하고, 이 도전성 페이스트(3100) 또는 스터드 범프(3104)에 의해 반도체 장치 본체(370)와 인터 포저(372A)를 전기적으로 접합(접속)하는 구성으로 되어 있다. 이에 대해, 본 실시예에 의한 반도체 장치(310S)는, 상기 도전성 페이스트(3100) 또는 스터드 범프(3104) 대신 플라잉 리드(3106)(도전성 부재)를 설치한 것을 특징으로 하는 것이다.
플라잉 리드(3106)는, 인터 포저(372C)에 형성된 배선 패턴(384C)과 일체적으로 형성되어 있고, 인터 포저(372C)의 외주연부에서 경사 상방향(반도체 장치 본체(370)을 향하는 방향)으로 연장된 구성으로 되어 있다. 또한, 이 플라잉 리드(3106)의 형성 위치는, 돌기 전극(380)의 형성 위치와 대응하도록 설정되어 있다.
플라잉 리드(3106)를 형성함에는, 미리 형성된 인터 포저(372C)의 플라잉 리드(3106)의 형성 부분에 대응하는 베이스 부재(386C)를 드라이 에칭 등에 의해 제거하고, 이에 의해 단체로 되어 배선 패턴(337C)을 상기한 경사 상방향으로 향하여 절곡 형성한다. 이에 의해, 인터 포저(372C)의 외주연부 위치에 플라잉 리드(3106)가 형성된다.
이 플라잉 리드(3106)는, 접착제(398)의 설정 위치를 우회하여 돌기 전극(380)에 접속하고, 이에 의해 반도체 장치 본체(370)와 인터 포저(372A)를 전기적으로 접속하는 기능을 갖는다. 또한, 돌기 전극(380)과 플라잉 리드(3106)의접속 위치는, 커버 수지(3108)에 의해 수지 밀봉되어 있다. 이에 의해, 외력 인가 등에 의해 플라잉 리드(3106)가 변형됨을 방지할 수 있어, 반도체 장치(310S)의 신뢰성을 향상시킬 수 있다.
상기와 같이, 본 실시예에 의한 반도체 장치(310S)에서는, 접착제(398)가 반도체 장치 본체(370)와 인터 포저(372C)를 기계적으로 접합하고, 또 스터드 범프(3104)가 반도체 장치 본체(370)와 인터 포저(372C)를 전기적으로 접합(접속)한다. 이와 같이, 기계적 결합과 전기적 결합을 별개의 부재(접착제(398), 플라잉 리드(3106))에 의해 행함으로써, 반도체 장치 본체(370)와 인터 포저(372A)의 기계적 접합 및 전기적 접합을 함께 확실하게 행할 수 있게 되어, 반도체 장치(310Q)의 신뢰성을 향상시킬 수 있다.
또한, 플라잉 리드(3106)와 돌기 전극(380)의 접속 위치에 있어서는 절연성을 갖는 접착제(398)가 개재하지 않으므로, 플라잉 리드(3106)와 돌기 전극(380)의 전기적 접속의 신뢰성을 향상시킬 수 있다. 또한, 플라잉 리드(3106)는 스프링 특성을 갖고 있으므로, 접속시에 플라잉 리드(3106)는 스프링력을 가져 돌기 전극(380)에 압접된다. 따라서, 이에 의해서도 플라잉 리드(3106)와 돌기 전극(380)의 전기적 접속의 신뢰성을 향상시킬 수 있다.
도 167 내지 도 171은, 반도체 장치(310S)의 제조 방법(제64 실시예에 의한 제조 방법)을 나타내고 있다. 또한, 도 167 내지 도 171에 있어서, 제60 실시예에 의한 제조 방법을 설명하기 위해 이용한 도 155 내지 도 157에 나타낸 구성과 대응하는 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다. 또한, 이하의 제조 방법에서는, 반도체 장치(310S)를 다수개 취하는 방법에 대해서 설명한다.
반도체 장치(310S)를 제조함에는, 도 167에 나타낸 바와 같이, 미리 별도 공정에서 반도체 장치 본체(370)가 복수개 형성된 웨이퍼(390), 접착제(398) 및 인터 포저(372C)를 형성하여 둔다. 또한, 이 인터 포저(372C)를 형성할 때, 상기한 형성 방법에 의해 플라잉 리드(3106)를 형성하여 둔다.
그리고, 돌기 전극(380)과 플라잉 리드(3106)의 위치 결정을 행한 뒤에, 웨이퍼(390)와 각 인터 포저(372C)의 사이에 접착제(398)를 넣고, 각 인터 포저(372C)를 웨이퍼(390)에 누르면서 접착 고정한다. 이에 의해, 도 168에 나타낸 바와 같이, 접착제(398)에 의해 웨이퍼(390)와 인터 포저(372C)는 기계적으로 접합된다. 또한, 플라잉 리드(3106)는 돌기 전극(380)에 눌려짐으로써 발생하는 스프링력에 의해 돌기 전극(380)에 압접되고, 따라서 돌기 전극(380)과 플라잉 리드(3106)는 확실하게 전기적 접합이 행해진다.
상기와 같이, 접착제(398)에 의해 웨이퍼(390)와 인터 포저(372C)가 기계적으로 접합되고, 또 돌기 전극(380)과 플라잉 리드(3106)가 전기적으로 접속되면, 이어서 적어도 돌기 전극(380)과 플라잉 리드(3106)의 접속 위치를 포함하는 웨이퍼(390)와 인터 포저(372C) 사이에 커버 수지(3108)가 형성된다. 이 커버 수지(3108)는, 포팅(potting)에 의해 형성하거나, 몰드 성형에 의해 형성하는 구성으로 하여도 된다. 도 168은, 커버 수지(3108)가 형성된 상태를 나타내고 있다.
이와 같이, 커버 수지(3108)의 형성 처리가 종료하면, 이어서 도 169에 A-A로 나타내는 점선 위치에서 절단 처리가 행해진다. 이에 의해 도 166에 나타내는반도체 장치(310S)가 형성된다. 또, 상기한 제조 방법에서는, 반도체 장치(310Q)를 다수개 취하는 방법에 대해서 설명했지만, 도 170 및 도 171에 나타낸 바와 같이, 반도체 장치(310S)를 각각 제조하는 것도 가능하다.
이어서, 제72 실시예인 반도체 장치(310T)에 대해서 설명한다.
도 172a는, 제72 실시예인 반도체 장치(310T)를 나타내는 단면도이다. 또한, 도 172에서, 도 154를 이용하여 설명한 제67 실시예에 의한 반도체 장치(310N)의 구성과 대응하는 구성에 대해서는, 동일 부호를 붙이고 그 설명을 생략한다. 상기한 제67 내지 제71 실시예에 의한 반도체 장치(310N ~ 310S)는, 도전성 부재로서 도전성 페이스트(3100), 스터드 범프(3104) 또는 플라잉 리드(3106)를 이용하고, 이 도전성 페이스트(3100), 스터드 범프(3104) 또는 플라잉 리드(3106)에 의해 반도체 장치 본체(370)와 인터 포저(372A, 372B)를 전기적으로 접합(접속)하는 구성으로 되어 있다.
이에 대해, 본 실시예에 의한 반도체 장치(310U)는, 상기 도전성 페이스트(3100) 또는 스터드 범프(3104) 대신, 인터 포저(372D)에 도전성 부재로서, 접속핀(3110)과 위치 결정 부재(3112)를 짜넣은 구성으로 한 것을 특징으로 하는 것이다.
본 실시예에 의한 인터 포저(372D)는, 대략 접속핀(3110), 위치 결정 부재(3112), 접착제(3114) 및 베이스 부재(3116) 등에 의해 구성되어 있다. 접속핀(3110)은, 돌기 전극(380)의 형성 위치에 대응한 위치에 형성되고, 조립된 상태에 있어서, 그 상단부를 돌기 전극(380)에 접합함과 동시에, 하단부를 외부 접속단자(376)에 접합한다. 또한, 위치 결정 부재(3112)는, 이 접속핀(3110)을 돌기 전극(380)의 형성 위치에 위치 결정하는 기능을 갖는 것이고, 실리콘 고무 등의 가요성 재료에 의해 형성되어 있다.
상기와 같이, 접속핀(3110)을 지지한 위치 결정 부재(3112)는, 접착제(3114)에 의해 베이스 부재(3116)에 접착 고정된다. 이 때, 베이스 부재(3116)의 돌기 전극(380)의 형성 위치와 대향하는 위치에는 구멍(388)을 통하여 외부 접속 단자(376)와 접속된다. 도 172b는, 접속핀(3110)과 외부 접속 단자(376)의 접속 위치를 확대하여 나타내고 있다. 동 도면에 나타낸 바와 같이, 접속핀(3110)은 외부 접속 단자(376)내에 파고 들어간 상태로 접속되어 있고, 따라서 확실하게 전기적으로 접속되어 있다.
상기 구성으로 된 반도체 장치(310T)에서는, 접속핀(3110)의 상단부를 돌기 전극(380)에 접합함과 동시에 하단부를 외부 접속 단자(376)에 접합하고 있으므로, 돌기 전극(380)과 외부 접속 단자(376) 사이에 접속핀(3110)이 개재된 구성으로 된다.
이 접속핀(3110)은 가요 가능한 구성이므로, 예를 들어 가열시 등에 반도체 장치 본체(370)와 인터 포저(372D)의 사이에 열팽창률 차이에 기인하여 응력이 발생하여도, 이 응력은 접속핀(3110)이 가요됨으로써 흡수된다. 따라서, 응력이 인가되어도 외부 접속 단자(376)와 돌기 전극(380)의 접속을 확실하게 유지할 수 있다.
또한, 접속핀(3110)은 위치 결정 부재에 의해 돌기 전극(380)의 형성 위치에대응한 위치에 위치 결정되어 있다. 이 때문에, 실장시에 있어서 각각의 접속핀(3110)과 돌기 전극(380) 또는 외부 접속 단자(376)의 위치 결정 처리를 행할 필요는 없어, 실장 작업을 용이하게 행할 수 있다.
또한, 위치 결정 부재(3112)는 가요성 부재에 의해 형성되어 있으므로, 상기와 같이 접속핀(3110)이 가요되어도, 위치 결정 부재(3112)는 이에 추종하여 가요되므로, 반도체 장치 본체(370)와 인터 포저(372D)의 사이에 발생하는 응력을 위치 결정 부재(3112)에 의해서도 흡수할 수 있다.
도 173 내지 도 175는, 반도체 장치(310T)의 제조 방법(제65 실시예에 의한 제조 방법)을 나타내고 있다. 또, 도 173 내지 도 175에 있어서, 제60 실시예에 의한 제조 방법을 설명하는데 이용한 도 155 내지 도 157에 나타낸 구성과 대응하는 구성에 대해서는 동일 부호를 붙이고 그 설명을 생략한다. 또, 이하의 제조 방법에서는, 반도체 장치(310T)를 다수개 취하는 방법에 대해서 설명한다.
반도체 장치(310S)를 제조함에는, 도 173에 나타낸 바와 같이, 미리 별도 공정에서 반도체 장치 본체(370)가 복수개 형성된 웨이퍼(390), 접속핀(3110)을 지지한 위치 결정 부재(3112), 접착제(3114) 및 베이스 부재(3116)를 형성하여 둔다. 접착제(3114) 및 베이스 부재(3116)의 돌기 전극(380)의 형성 위치와 대응하는 위치에는, 구멍(388) 및 통공(3102)을 형성하여 둔다.
그리고, 돌기 전극(380)과 위치 결정핀(3110)의 위치 결정을 행한 뒤에, 웨이퍼(390)를 인터 포저(372D)(접속핀(3110), 위치 결정 부재(3112), 접착제(3114), 베이스 부재(3116))에 가열하면서 누른다. 이에 의해, 도 174에 나타낸 바와 같이, 접속핀(3110)의 상단부는 돌기 전극(380)내에 감입되고, 또 하단부는 외부 접속 단자(376)에 감입된다. 따라서, 돌기 전극(380)과 외부 접속 단자(376)는 접속핀(3110)을 통하여 전기적으로 접속된다.
이와 같이, 돌기 전극(380)과 외부 접속 단자(376)의 접속 처리가 종료하면, 이어서 도 174에서 A-A로 나타내는 점선 위치에서 절단 처리가 행해져, 이에 의해 도 172a에 나타내는 반도체 장치(310T)가 형성된다. 또, 상기한 제조 방법에서는, 반도체 장치(310T)를 다수개 취하는 방법에 대해서 설명했지만, 도 175에 나타낸 바와 같이, 반도체 장치(310T)를 각각 제조하는 것도 가능하다.
이어서, 제73 실시예인 반도체 장치(310U)에 대해서 설명한다.
도 176은, 제73 실시예에 의한 반도체 장치(310U)를 나타내는 단면도이다. 또, 도 176에서, 도 172를 이용하여 설명한 제72 실시예에 의한 반도체 장치(310T)의 구성과 대응하는 구성에 대해서는, 동일 부호를 붙이고 그 설명을 생략한다.
상기한 제72 실시에에 의한 반도체 장치(310T)에서는, 소형화를 도모하기 위해 반도체 장치 본체(370)에 형성된 돌기 전극(380)의 형성 피치와, 인터 포저(372D)에 형성된 접속핀(3110)의 형성 피치를 동일 피치로 되도록 구성하였다.
이에 대해, 본 실시예에 의한 반도체 장치(310U)는, 반도체 장치 본체(370)에 형성된 돌기 전극(380)의 형성 피치에 대해, 인터 포저(372B)에 형성된 외부 접속 단자(376)의 형성 피치를 크게 설정한 것을 특징으로 한 것이다. 이에 따라서, 인터 포저(372B)의 면적은 반도체 장치 본체(370)의 면적에 대해 넓게 되어 있다.
이와 같이, 돌기 전극(380)의 형성 피치에 대해 외부 접속 단자(376)의 형성피치를 크게 설정함으로써, 인터 포저(372B) 위에서의 배선 패턴(384B)의 감아치기 자유도를 더욱 향상시킬 수 있다. 이에 의해, 외부 접속 단자(376)의 단자 레이아웃의 자유도가 향상되어 단자 설계의 용이화를 도모할 수 있음과 동시에, 돌기 전극(380)(접속핀(3110))의 전극간 피치가 좁은 피치화하여도 이에 용이하게 대응할 수 있다.
도 177은, 상기한 반도체 장치(310T)의 제조 방법(제66 실시예에 의한 제조 방법)을 나타내는 도면이다. 또, 동 도면에서는, 다수개 취하는 방법은 아니고, 각각 반도체 장치(310T)를 형성하는 방법을 예로 들어 나타내고 있다.
본 실시예에 의한 반도체 장치(310T)의 제조 방법에서는, 미리 별도 공정에서 반도체 장치 본체(370), 접속핀(3110)을 지지한 위치 결정 부재(3112), 접착제(3114) 및 인터 포저(372B)를 형성하여 둔다. 이 때, 접착제(3114)의 돌기 전극(380)의 형성 위치에 대응하는 위치에는, 통공(3102)을 미리 뚫어 설치하여 둔다.
그리고, 돌기 전극(380)과 위치 결정핀(3112) 및 위치 결정핀(3112)과 접속 구멍(396)의 위치 결정을 행한 뒤에, 반도체 장치 본체(370)를 인터 포저(372B)에 가열하면서 누른다. 이에 의해, 접속핀(3110) 상단부는 돌기 전극(380)내에 감입하고, 또 하단부는 외부 접속 단자(376)에 감입되어, 따라서 돌기 전극(380)과 외부 접속 단자(376)는 접속핀(3110)을 통하여 전기적으로 접속된다. 이상의 처리를 행함으로써, 도 176에 나타내는 반도체 장치(310U)가 형성된다.
이상, 본 발명의 실시예를 설명하였다. 본 발명은 상기 실시예에 한정되지않고, 그외의 실시예, 변형예 등을 포함하는 것이다.
상기한 바와 같이, 본 발명에 따르면, 반도체 장치의 제조 효율 및 신뢰성이 향상된 반도체 장치의 제조 방법 및 반도체 장치가 제공된다.
또한, 본 발명에 따르면, 반도체 장치의 단자 레이 아웃의 자유도를 높이는 동시에 신뢰성의 향상을 도모하는 반도체 장치와 그 제조 방법 및 그 실장 구조가 제공된다.

Claims (6)

  1. 돌기 전극이 배치된 복수의 반도체 소자가 형성된 기판을 금형 내에 장착하고, 이어서 상기 돌기 전극의 배치 위치에 밀봉 수지를 공급하여 상기 돌기 전극 및 상기 기판을 상기 밀봉 수지로 밀봉하여 수지층을 형성하는 수지 밀봉 공정과,
    상기 돌기 전극의 적어도 선단부를 상기 수지층으로부터 노출시키는 돌기 전극 노출 공정과,
    상기 기판을 상기 수지층과 함께 절단하여 개개의 반도체 소자로 분리하는 분리 공정을 구비하고,
    상기 수지 밀봉 공정에서 사용되는 금형을,
    제1 금형과, 이 제1 금형에 대향하는 제2 금형으로 구성함과 동시에,
    상기 수지 밀봉 공정이,
    돌기 전극이 배치된 복수의 반도체 소자가 형성된 기판을 상기 제1 금형 또는 제2 금형에 장착함과 동시에, 상기 밀봉 수지를 상기 제1 금형 또는 제2 금형에 배치하는 기판 장착 공정과,
    상기 제1 금형과 상기 제2 금형을 가까워지도록 이동시킴으로써 상기 밀봉 수지를 가열, 용융, 압축하여, 상기 돌기 전극을 밀봉하는 수지층을 형성하는 수지층 형성 공정과,
    상기 제1 금형과 상기 제2 금형이 떨어지도록 이동시켜서 상기 제1 금형 또는 상기 제2 금형을 상기 수지층으로부터 이간시켜, 상기 수지층이 형성된 기판을상기 금형으로부터 이형(離型)시키는 이형 공정을 갖고,
    상기 수지 밀봉 공정에서, 상기 돌기 전극과 상기 제1 금형 또는 상기 제2 금형 사이에 필름을 배치하여, 상기 금형이 상기 필름을 통하여 상기 밀봉 수지와 접촉하도록 구성하고,
    상기 필름의 재질로서 탄성 변형가능한 재질을 선정(選定)하여, 상기 수지층을 형성할 때에 상기 돌기 전극의 선단부를 상기 필름으로 밀려 들어 가게 함과 동시에,
    상기 돌기 전극 노출 공정에서 상기 필름을 상기 수지층으로부터 박리시킴으로써, 상기 돌기 전극의 선단부를 상기 수지층으로부터 돌출시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 수지 밀봉 공정에서 사용되는 밀봉 수지는, 밀봉 처리 후의 상기 수지층의 높이가 상기 돌기 전극의 높이와 대랴 같은 높이로 되는 양으로 계량되어 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 밀봉 공정에서 사용되는 금형에 잉여 수지 제거 기구를 설치하고, 상기 잉여 수지 제거 기구에 의해서 잉여 수지를 제거하는 동시에 상기 금형 내에서의 밀봉 수지의 압력을 제어하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 수지 밀봉 공정에서, 밀봉 수지로서 시트 형상의 수지를 사용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 수지 밀봉 공정에서 상기 돌기 전극이 배치된 상기 기판의 표면에 제1 수지층을 형성한 후 또는 그와 동시에, 상기 기판의 배면(背面)을 덮도록 제2 수지층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 돌기 전극 노출 공정에서 상기 돌기 전극의 적어도 선단부를 상기 수지층으로부터 노출시킨 후에,
    상기 돌기 전극의 선단부에 외부 접속용 돌기 전극을 형성하는 외부 접속용 돌기 전극 형성 공정을 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2003-7015884A 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치 KR100469516B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPJP-P-1996-00183844 1996-07-12
JP18384496 1996-07-12
JPJP-P-1996-00276634 1996-10-18
JP8276634A JPH10125705A (ja) 1996-10-18 1996-10-18 半導体装置の製造方法及び半導体装置
JPJP-P-1997-00010683 1997-01-23
JP09010683A JP3137322B2 (ja) 1996-07-12 1997-01-23 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JPJP-P-1997-00181132 1997-07-07
JP9181132A JPH1126642A (ja) 1997-07-07 1997-07-07 半導体装置及びその製造方法及びその実装構造
PCT/JP1997/002405 WO1998002919A1 (fr) 1996-07-12 1997-07-10 Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7008494A Division KR100418743B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치

Publications (2)

Publication Number Publication Date
KR20030097909A true KR20030097909A (ko) 2003-12-31
KR100469516B1 KR100469516B1 (ko) 2005-02-02

Family

ID=27455434

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020017010285A KR100357278B1 (ko) 1996-07-12 1997-07-10 반도체 장치
KR10-2002-7008494A KR100418743B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치
KR10-2003-7015884A KR100469516B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치
KR10-2001-7010597A KR100373554B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법, 반도체 장치 및 그 실장 구조
KR10-2003-7008937A KR100484962B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치
KR1019980701863A KR19990063586A (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치 제조용 금형 및 반도체 장치 및 그 실장방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020017010285A KR100357278B1 (ko) 1996-07-12 1997-07-10 반도체 장치
KR10-2002-7008494A KR100418743B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR10-2001-7010597A KR100373554B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법, 반도체 장치 및 그 실장 구조
KR10-2003-7008937A KR100484962B1 (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치
KR1019980701863A KR19990063586A (ko) 1996-07-12 1997-07-10 반도체 장치의 제조 방법 및 반도체 장치 제조용 금형 및 반도체 장치 및 그 실장방법

Country Status (7)

Country Link
US (2) US20010003049A1 (ko)
EP (4) EP1189271A3 (ko)
KR (6) KR100357278B1 (ko)
CN (3) CN1110846C (ko)
DE (1) DE69730940T2 (ko)
TW (1) TW360961B (ko)
WO (1) WO1998002919A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755354B1 (ko) * 2005-08-03 2007-09-04 세이코 엡슨 가부시키가이샤 반도체 장치
US7576424B2 (en) 2005-08-03 2009-08-18 Seiko Epson Corporation Semiconductor device

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6574603B1 (en) 1997-09-26 2003-06-03 Gilbarco Inc. In-vehicle ordering
US6429528B1 (en) 1998-02-27 2002-08-06 Micron Technology, Inc. Multichip semiconductor package
US6323062B1 (en) 1998-04-27 2001-11-27 Alpha Metals, Inc. Wafer coating method for flip chips
US6265776B1 (en) 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
EP0971401B1 (en) 1998-07-10 2010-06-09 Apic Yamada Corporation Method of manufacturing semiconductor devices and a resin molding machine therefor
JP3577419B2 (ja) 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
JP3530761B2 (ja) * 1999-01-18 2004-05-24 新光電気工業株式会社 半導体装置
KR100687548B1 (ko) 1999-01-27 2007-02-27 신꼬오덴기 고교 가부시키가이샤 반도체 웨이퍼 제조 방법, 반도체 장치 제조 방법 및 칩 사이즈의 반도체 웨이퍼 패키지 제조 방법
JP2000243876A (ja) * 1999-02-23 2000-09-08 Fujitsu Ltd 半導体装置とその製造方法
SG92685A1 (en) * 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
JP3128548B2 (ja) * 1999-03-11 2001-01-29 沖電気工業株式会社 半導体装置および半導体装置の製造方法
WO2000059033A1 (en) 1999-03-25 2000-10-05 Seiko Epson Corporation Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3423245B2 (ja) * 1999-04-09 2003-07-07 沖電気工業株式会社 半導体装置及びその実装方法
JP3455762B2 (ja) * 1999-11-11 2003-10-14 カシオ計算機株式会社 半導体装置およびその製造方法
JP2001144197A (ja) 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
US6864574B1 (en) * 1999-11-29 2005-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor package
JP2001168117A (ja) * 1999-12-06 2001-06-22 Idemitsu Petrochem Co Ltd 半導体素子の封止用離型フィルム及びそれを用いる半導体素子の封止方法
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
TW517263B (en) * 2000-03-29 2003-01-11 Nitto Denko Corp Semiconductor device and process for producing the same, and tablet comprising epoxy resin composition
US6603191B2 (en) 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP3610887B2 (ja) * 2000-07-03 2005-01-19 富士通株式会社 ウエハレベル半導体装置の製造方法及び半導体装置
JP3848080B2 (ja) 2000-12-19 2006-11-22 富士通株式会社 半導体装置の製造方法
JP3619773B2 (ja) 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3859457B2 (ja) * 2001-03-27 2006-12-20 沖電気工業株式会社 半導体装置の製造方法
JP2002299378A (ja) * 2001-03-30 2002-10-11 Lintec Corp 導電体付接着シート、半導体装置製造方法および半導体装置
CN1383197A (zh) 2001-04-25 2002-12-04 松下电器产业株式会社 半导体装置的制造方法及半导体装置
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
EP1289010A1 (en) * 2001-08-29 2003-03-05 United Test Center Inc. Semiconductor device without use of chip carrier and method of making the same
JP4620303B2 (ja) * 2001-09-20 2011-01-26 株式会社東海理化電機製作所 半導体装置及びその製造方法
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
DE10156386B4 (de) * 2001-11-16 2007-08-09 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterchips
US6870276B1 (en) 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates
JP3791458B2 (ja) * 2002-05-23 2006-06-28 旭硝子株式会社 離型フィルム
JP4268389B2 (ja) 2002-09-06 2009-05-27 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び装置
EP1398834A3 (de) * 2002-09-12 2006-03-22 Infineon Technologies AG Elektronisches Bauteil mit Spannungsversorgungsstruktur und Verfahren zu dessen Herstellung
US7132756B2 (en) 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US6882050B2 (en) * 2002-11-01 2005-04-19 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing same
KR100546372B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 웨이퍼 레벨 칩 사이즈 패키지의 제조방법
TWI224374B (en) * 2003-09-26 2004-11-21 Advanced Semiconductor Eng Method for forming a backside encapsulating layer on flip-chip type wafer
TWI359069B (en) * 2004-11-02 2012-03-01 Apic Yamada Corp Resin molding equipment and resin molding method
CN102306635B (zh) * 2004-11-16 2015-09-09 罗姆股份有限公司 半导体装置及半导体装置的制造方法
JP2006253430A (ja) * 2005-03-11 2006-09-21 Renesas Technology Corp 半導体装置およびその製造方法
US20060289966A1 (en) * 2005-06-22 2006-12-28 Dani Ashay A Silicon wafer with non-soluble protective coating
TW200721426A (en) * 2005-07-25 2007-06-01 Koninkl Philips Electronics Nv Air cavity package for flip-chip
CN101310380B (zh) 2005-11-15 2011-02-09 日本电气株式会社 半导体封装、电子部件、以及电子设备
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
US7598881B2 (en) * 2006-10-18 2009-10-06 Elesys North America, Inc. Sensor and circuit configuration for occupant detection
WO2008050635A1 (fr) * 2006-10-19 2008-05-02 Panasonic Corporation Structure de montage d'élément semiconducteur et procédé de montage d'élément semiconducteur
JP2008211125A (ja) * 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
US7615860B2 (en) * 2007-04-19 2009-11-10 Advanced Flexible Circuits Co., Ltd. Rigid-flex printed circuit board with weakening structure
US7869225B2 (en) 2007-04-30 2011-01-11 Freescale Semiconductor, Inc. Shielding structures for signal paths in electronic devices
JP4582467B2 (ja) 2008-06-10 2010-11-17 新東工業株式会社 半導体ウエハの保護膜の形成装置
NL2002240C2 (nl) 2008-11-21 2010-05-25 Fico Bv Inrichting en werkwijze voor het tenminste gedeeltelijk omhullen van een gesloten vlakke drager met elektronische componenten.
JP5352220B2 (ja) * 2008-12-17 2013-11-27 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7932613B2 (en) 2009-03-27 2011-04-26 Globalfoundries Inc. Interconnect structure for a semiconductor device
CN101924055A (zh) * 2009-06-15 2010-12-22 日东电工株式会社 半导体背面用切割带集成膜
US8319339B2 (en) * 2009-07-10 2012-11-27 Stmicroelectronics (Tours) Sas Surface-mounted silicon chip
EP2339627A1 (en) * 2009-12-24 2011-06-29 Imec Window interposed die packaging
JP5229292B2 (ja) * 2010-10-01 2013-07-03 第一精工株式会社 樹脂封止装置および樹脂封止方法
US8623763B2 (en) * 2011-06-01 2014-01-07 Texas Instruments Incorporated Protective layer for protecting TSV tips during thermo-compressive bonding
US8592970B2 (en) * 2011-06-27 2013-11-26 International Business Machines Corporation Multichip electronic packages and methods of manufacture
JP5752002B2 (ja) * 2011-10-04 2015-07-22 株式会社アドバンテスト 試験用キャリア
KR101301524B1 (ko) * 2011-11-21 2013-09-04 가부시키가이샤 메이키 세이사쿠쇼 적층 방법 및 적층 장치
JP5283242B2 (ja) * 2011-11-21 2013-09-04 株式会社名機製作所 積層方法および積層装置
JP6039198B2 (ja) * 2012-03-07 2016-12-07 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法及び樹脂封止電子部品の製造装置
US9337405B2 (en) * 2012-08-31 2016-05-10 Nichia Corporation Light emitting device and method for manufacturing the same
RU2515844C1 (ru) * 2012-11-27 2014-05-20 Открытое акционерное общество Научно-производственное объединение "Искра" Способ сборки формующего блока пресс-формы для изготовления подвижного соединения
JP2014150213A (ja) * 2013-02-04 2014-08-21 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
JP5934138B2 (ja) * 2013-04-12 2016-06-15 Ｔｏｗａ株式会社 電子部品の圧縮樹脂封止方法及び圧縮樹脂封止装置
KR101480782B1 (ko) * 2013-06-19 2015-01-14 대덕지디에스 주식회사 기판 추락방지 클램프
CN104249235B (zh) * 2013-06-26 2016-12-28 州巧科技股份有限公司 框体的制作方法
DE102013212393A1 (de) * 2013-06-27 2014-12-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
JP6270571B2 (ja) * 2014-03-19 2018-01-31 Ｔｏｗａ株式会社 シート樹脂の供給方法と半導体封止方法及び半導体封止装置
KR102483237B1 (ko) * 2014-12-10 2022-12-30 가부시키가이샤 니콘 기판 겹침 장치 및 기판 겹침 방법
CN104916351B (zh) * 2015-06-23 2017-03-08 广州聚达光电有限公司 一种柔性透明导电薄膜及其制备方法
KR20170033191A (ko) * 2015-09-16 2017-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
US20190055396A1 (en) * 2015-11-04 2019-02-21 Lintec Corporation Curable resin film and first protective film forming sheet
JP6654861B2 (ja) * 2015-11-09 2020-02-26 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
JP6506680B2 (ja) * 2015-11-09 2019-04-24 Ｔｏｗａ株式会社 樹脂封止装置及び樹脂封止方法
JP6254299B2 (ja) * 2016-01-31 2017-12-27 新電元工業株式会社 半導体モジュール
KR101707767B1 (ko) * 2016-03-15 2017-02-16 주식회사 참테크 칩 스케일 패키지의 성형방법
FR3051971B1 (fr) * 2016-05-30 2019-12-13 Soitec Procede de fabrication d'une structure semi-conductrice comprenant un interposeur
JP6774865B2 (ja) * 2016-12-13 2020-10-28 アピックヤマダ株式会社 枠体治具、樹脂供給治具及びその計量方法、モールド樹脂の計量装置及び方法、樹脂供給装置、樹脂供給計量装置及び方法、並びに樹脂モールド装置及び方法
JP6826060B2 (ja) * 2017-03-30 2021-02-03 芝浦メカトロニクス株式会社 圧着装置
TWI642158B (zh) * 2017-07-21 2018-11-21 致伸科技股份有限公司 指紋感測晶片封裝結構
CN108109949B (zh) * 2017-12-22 2019-07-05 华中科技大学 一种芯片的封装方法及封装结构
JP6845822B2 (ja) * 2018-03-13 2021-03-24 Ｔｏｗａ株式会社 樹脂成形装置および樹脂成形品の製造方法
CN110323169B (zh) * 2018-03-28 2021-12-21 奇景光电股份有限公司 成型装置与方法
KR20200026678A (ko) * 2019-06-20 2020-03-11 엘지전자 주식회사 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
JP7433020B2 (ja) 2019-11-07 2024-02-19 ローム株式会社 チップ部品およびその製造方法
JP7203778B2 (ja) * 2020-01-21 2023-01-13 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法
US11264310B2 (en) * 2020-06-04 2022-03-01 Texas Instruments Incorporated Spring bar leadframe, method and packaged electronic device with zero draft angle

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3024323A (en) * 1960-05-19 1962-03-06 Gen Motors Corp Inverted loud speaker
US3667479A (en) * 1970-01-19 1972-06-06 Brown & Williamson Tobacco Cigarette with modified paper wrapper
US3771219A (en) * 1970-02-05 1973-11-13 Sharp Kk Method for manufacturing semiconductor device
US3722515A (en) * 1972-03-13 1973-03-27 Brown & Williamson Tobacco Cigarette with modified paper wrapper
CA1003122A (en) * 1973-04-30 1977-01-04 Lewis H. Trevail Method of making multiple isolated semiconductor chip units
US3902504A (en) * 1973-09-26 1975-09-02 Olin Corp Engineered cigarette
US4027383A (en) * 1974-01-24 1977-06-07 Massachusetts Institute Of Technology Integrated circuit packaging
US3911932A (en) * 1974-07-31 1975-10-14 Philip Morris Inc Control of smoking delivery through cigarette paper porosity
US3978578A (en) * 1974-08-29 1976-09-07 Fairchild Camera And Instrument Corporation Method for packaging semiconductor devices
JPS5445570A (en) * 1977-09-19 1979-04-10 Matsushita Electric Ind Co Ltd Manufacture for semiconductor element
US4172907A (en) * 1977-12-29 1979-10-30 Honeywell Information Systems Inc. Method of protecting bumped semiconductor chips
JPS54111281A (en) * 1978-02-20 1979-08-31 Mitsubishi Electric Corp Resin seal forming mold of semiconductor device
FI70366C (fi) * 1981-03-06 1986-09-19 British American Tobacco Co Tobaksprodukt
JPS5839414A (ja) * 1981-09-03 1983-03-08 Koji Mitsuo 成形物の離型法
FR2524707B1 (fr) * 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
JPS59225534A (ja) * 1983-06-06 1984-12-18 Mitsubishi Electric Corp 半導体装置の樹脂封止成形方法
JPS60130129A (ja) * 1983-12-16 1985-07-11 Nec Corp 絶縁型半導体素子の樹脂封止方法
JPS61253826A (ja) * 1985-05-07 1986-11-11 Hitachi Ltd 半導体装置およびその製造方法
JPS6248050A (ja) * 1985-08-28 1987-03-02 Seiei Kosan Kk 半導体デバイス等のパツケ−ジング方法
IT1201836B (it) * 1986-07-17 1989-02-02 Sgs Microelettronica Spa Dispositivo a semiconduttore montato in un contenitore segmentato altamente flessibile e fornite di dissipatore termico
MY101701A (en) * 1986-12-23 1991-12-31 Nitto Electric Ind Co Mold-releasing sheet and method for applying mold- releasing agent onto mold surface using said sheet.
US4779631A (en) * 1987-03-06 1988-10-25 Kimberly-Clark Corporation Wrappers for specialty smoking devices
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
JPS6437854A (en) * 1987-08-03 1989-02-08 Kyushu Nippon Electric Manufacture of lead frame for semiconductor device
US5028986A (en) * 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US4833568A (en) * 1988-01-29 1989-05-23 Berhold G Mark Three-dimensional circuit component assembly and method corresponding thereto
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
JPH0740496B2 (ja) * 1989-03-01 1995-05-01 シャープ株式会社 電極上への導電性粒子の配置方法
US4967262A (en) * 1989-11-06 1990-10-30 Micron Technology, Inc. Gull-wing zig-zag inline lead package having end-of-package anchoring pins
US5053357A (en) * 1989-12-27 1991-10-01 Motorola, Inc. Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon
JP2830351B2 (ja) * 1990-04-12 1998-12-02 カシオ計算機株式会社 半導体装置の接続方法
US5139969A (en) * 1990-05-30 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of making resin molded semiconductor device
US5200798A (en) * 1990-07-23 1993-04-06 Hitachi, Ltd. Method of position detection and the method and apparatus of printing patterns by use of the position detection method
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JP2875380B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
US5272114A (en) * 1990-12-10 1993-12-21 Amoco Corporation Method for cleaving a semiconductor crystal body
US5136969A (en) * 1991-01-25 1992-08-11 Cups, Inc. Modularized machine for reconditioning pipelines
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
JPH0520921A (ja) * 1991-06-20 1993-01-29 Matsushita Electric Ind Co Ltd 導電性ペーストおよびこれを用いた実装基板
JP2701589B2 (ja) * 1991-06-26 1998-01-21 日本電気株式会社 半導体装置及びその製造方法
JP3128878B2 (ja) * 1991-08-23 2001-01-29 ソニー株式会社 半導体装置
JPH07105420B2 (ja) * 1991-08-26 1995-11-13 ヒューズ・エアクラフト・カンパニー 成形された接点をもった電気接続
JPH0574932A (ja) * 1991-09-17 1993-03-26 Fujitsu Ltd 半導体ウエハのダイシング方法
JP2509027B2 (ja) * 1991-10-16 1996-06-19 三菱電機株式会社 半導体装置
US5219796A (en) * 1991-11-04 1993-06-15 Xerox Corporation Method of fabricating image sensor dies and the like for use in assembling arrays
US5258577A (en) * 1991-11-22 1993-11-02 Clements James R Die mounting with uniaxial conductive adhesive
JPH05175280A (ja) * 1991-12-20 1993-07-13 Rohm Co Ltd 半導体装置の実装構造および実装方法
JPH05175396A (ja) * 1991-12-26 1993-07-13 Fujitsu Ltd リードフレーム及びモールド方法
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5229916A (en) * 1992-03-04 1993-07-20 International Business Machines Corporation Chip edge interconnect overlay element
US5340640A (en) * 1992-03-25 1994-08-23 Molex Incorporated Conductive ink for use with printed circuit modules
US5337216A (en) * 1992-05-18 1994-08-09 Square D Company Multichip semiconductor small outline integrated circuit package structure
FR2691836B1 (fr) * 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
JPH0629165A (ja) * 1992-07-08 1994-02-04 Nankai Rubber Kk 電解コンデンサ用ゴム封口体の製造方法
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
US5692525A (en) * 1992-09-11 1997-12-02 Philip Morris Incorporated Cigarette for electrical smoking system
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
MX9305603A (es) * 1992-09-14 1994-05-31 Pierre Badehi Metodo y aparato para producir dispositivos de circuito integrado.
JP3366355B2 (ja) * 1992-11-12 2003-01-14 三菱電機株式会社 半導体装置の製造方法
JP2776457B2 (ja) * 1992-12-29 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスのクラックストップ形成方法及び半導体デバイス
US5288943A (en) * 1993-01-27 1994-02-22 The Whitaker Corporation Method of providing bends in electrical leads, and articles made thereby
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
JPH06318609A (ja) * 1993-05-07 1994-11-15 Toshiba Corp 樹脂封止型半導体装置およびその製造方法
JP2994171B2 (ja) * 1993-05-11 1999-12-27 株式会社東芝 半導体装置の製造方法および封止用部材の製造方法
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
KR0152901B1 (ko) * 1993-06-23 1998-10-01 문정환 플라스틱 반도체 패키지 및 그 제조방법
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
KR970002140B1 (ko) * 1993-12-27 1997-02-24 엘지반도체 주식회사 반도체 소자, 패키지 방법, 및 리드테이프
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JPH07326850A (ja) * 1994-05-31 1995-12-12 Fujitsu Ltd 半導体素子の封止構造及び半導体素子の封止方法
US5448511A (en) * 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
US5766972A (en) * 1994-06-02 1998-06-16 Mitsubishi Denki Kabushiki Kaisha Method of making resin encapsulated semiconductor device with bump electrodes
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5517754A (en) * 1994-06-02 1996-05-21 International Business Machines Corporation Fabrication processes for monolithic electronic modules
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
NL9401104A (nl) * 1994-07-01 1996-02-01 Fico Bv Werkwijze, drager en matrijsdelen voor het omhullen van een chip.
JP3377616B2 (ja) * 1994-09-01 2003-02-17 三菱樹脂株式会社 Ｉｃカード用カード基材の製造方法及び製造用金型
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
DE69530037T2 (de) * 1994-09-22 2003-10-16 Nec Electronics Corp Automatische Bandmontage für Halbleiteranordnung
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JP3400877B2 (ja) * 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
KR100349896B1 (ko) * 1994-12-28 2002-12-26 삼성에스디아이 주식회사 집적회로칩의실장구조체및그실장방법
KR100342039B1 (ko) * 1994-12-29 2002-10-25 삼성에스디아이 주식회사 전기적접촉구조의형성방법
US5790380A (en) * 1995-12-15 1998-08-04 International Business Machines Corporation Method for fabricating a multiple chip module using orthogonal reorientation of connection planes
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
US5891795A (en) * 1996-03-18 1999-04-06 Motorola, Inc. High density interconnect substrate
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JPH10163368A (ja) * 1996-12-02 1998-06-19 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US6289898B1 (en) * 1999-07-28 2001-09-18 Philip Morris Incorporated Smoking article wrapper with improved filler

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755354B1 (ko) * 2005-08-03 2007-09-04 세이코 엡슨 가부시키가이샤 반도체 장치
US7576424B2 (en) 2005-08-03 2009-08-18 Seiko Epson Corporation Semiconductor device

Also Published As

Publication number Publication date
EP1189270A3 (en) 2003-07-16
KR20040004482A (ko) 2004-01-13
EP0853337A1 (en) 1998-07-15
CN1198839A (zh) 1998-11-11
KR100418743B1 (ko) 2004-02-18
CN1110846C (zh) 2003-06-04
DE69730940D1 (de) 2004-11-04
CN1420538A (zh) 2003-05-28
WO1998002919A1 (fr) 1998-01-22
US20020030258A1 (en) 2002-03-14
EP0853337B1 (en) 2004-09-29
EP1271640A2 (en) 2003-01-02
KR19990063586A (ko) 1999-07-26
CN100428449C (zh) 2008-10-22
US20010003049A1 (en) 2001-06-07
EP1271640A3 (en) 2003-07-16
KR100469516B1 (ko) 2005-02-02
KR100484962B1 (ko) 2005-04-25
EP1189270A2 (en) 2002-03-20
CN1420555A (zh) 2003-05-28
EP1189271A2 (en) 2002-03-20
TW360961B (en) 1999-06-11
EP1189271A3 (en) 2003-07-16
DE69730940T2 (de) 2005-03-10
EP0853337A4 (en) 2000-02-16
KR100357278B1 (ko) 2002-10-19
KR100373554B1 (ko) 2003-02-26

Similar Documents

Publication Publication Date Title
KR100469516B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6881611B1 (en) Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
JP3137322B2 (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
JP5732286B2 (ja) 半導体装置の製造方法
KR100362763B1 (ko) 반도체 장치 및 그 제조 방법
US6521480B1 (en) Method for making a semiconductor chip package
US7520052B2 (en) Method of manufacturing a semiconductor device
JP4708401B2 (ja) 半導体チップの順応性インターフェースを形成する方法
JP3751587B2 (ja) 半導体装置の製造方法
JP3173459B2 (ja) 半導体装置の製造方法
US8434664B2 (en) Micro-ball loading device and loading method
JP3397743B2 (ja) 半導体装置
JP5795411B2 (ja) 半導体装置
JP2004335603A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP3404438B2 (ja) 半導体装置及びその製造方法
JP2003179184A (ja) 半導体装置及びその製造方法
JP2003031737A (ja) 半導体装置及びその製造方法
WO2008097964A1 (en) Micro-ball loading device and loading method
JP2003188315A (ja) 半導体装置及びその製造方法
JP2007306037A (ja) 半導体装置の製造方法
JP2004119558A (ja) 半導体装置の製造方法
JP2006287252A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 13

EXPY Expiration of term