JP2006287252A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006287252A JP2006287252A JP2006156286A JP2006156286A JP2006287252A JP 2006287252 A JP2006287252 A JP 2006287252A JP 2006156286 A JP2006156286 A JP 2006156286A JP 2006156286 A JP2006156286 A JP 2006156286A JP 2006287252 A JP2006287252 A JP 2006287252A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- chip
- wiring film
- molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】ICチップ1,基板2等の半導体部品を、支持フレーム5他を用いて固定支持する。これをレジン14で封止した構成とする。成形金型16他は、分割部品60、ゴム系樹脂硬化物付きの突起部22を具備した構造、あるいは、電極表面66に離型剤を付着させた離型材付き基板71を用いる。レジン封止することで、信頼性が向上する。放熱効率の高いパッケージが得られる。多ピン化にも容易に対応可能。成形工程の自動化,省人化が容易であるため、生産効率の向上,安定生産が可能。低価格で高信頼のレジン封止型BGAパッケージが得られる。本発明の成形金型構造であれば、ボイド、基板電極表面のレジンバリ発生を防止できる。
【選択図】図1
Description
Claims (10)
- 半導体装置の製造方法であって、
絶縁性基材で形成される配線フィルムを金属材料からなるフレームで固定する工程と、
前記配線フィルムに半導体チップを搭載し、前記配線フィルムと前記半導体チップとを電気的に接続する工程と、
金型を用いて前記半導体チップを樹脂封止する工程と、
を有し、
前記樹脂封止工程では、前記半導体チップ及び前記配線フィルムは前記金型に挟まれることなく、前記一のフレームを前記金型で固定することにより所定の位置に支持された前記複数の半導体チップを一括して樹脂封止することを特徴とする半導体装置の製造方法。 - 半導体装置の製造方法であって、
絶縁性基材で形成される配線フィルムを金属材料からなるフレームで固定する工程と、
前記配線フィルムに半導体チップを搭載し、前記配線フィルムと前記半導体チップとを電気的に接続する工程と、
金型を用いて前記半導体チップを樹脂封止する工程と、
を有し、
前記樹脂封止工程では、前記一のフレームのみを前記金型で固定することにより所定の位置に支持された前記複数の半導体チップを一括して樹脂封止することを特徴とする半導体装置の製造方法。 - 請求項1又は2記載の半導体装置の製造方法であって、
さらに、前記複数の半導体チップを支持するフレームから半導体チップを個別化する工程を有することを特徴とする半導体装置の製造方法。 - 請求項1乃至3のいずれかに記載の半導体装置の製造方法であって、
前記樹脂封止工程では、トランスファーモールドにより樹脂封止することを特徴とする半導体装置の製造方法。 - 請求項1乃至4のいずれかに記載の半導体装置の製造方法であって、
前記配線フィルムに前記半導体チップを搭載する工程では、
前記配線フィルムと前記半導体チップとの間に絶縁性挿入物を設けることを特徴とする半導体装置の製造方法。 - 請求項1乃至5のいずれかに記載の半導体装置の製造方法であって、
前記フレームの材料は、Fe-Ni合金であることを特徴とする半導体装置の製造方法。 - 請求項1乃至5のいずれかに記載の半導体装置の製造方法であって、
前記フレームの材料は、Cu合金であることを特徴とする半導体装置の製造方法。 - 請求項1乃至7のいずれかに記載の半導体装置の製造方法であって、
さらに、前記樹脂封止された半導体チップにバンプを形成する工程を有することを特徴とする半導体装置の製造方法。 - 請求項1乃至7のいずれかに記載の半導体装置の製造方法であって、
前記配線フィルムはその第一の面及びその裏面に形成された配線パターンを有し、前記配線フィルムの両面では電気的に接続されており、
前記配線フィルムの第一の面に前記半導体チップを搭載し、前記半導体チップを搭載した面の裏面にバンプを形成することを特徴とする半導体装置の製造方法。 - 請求項1乃至10のいずれかに記載の半導体装置の製造方法であって、
前記配線フィルムと前記半導体チップとはワイヤボンディングにより電気的に接続することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006156286A JP4065889B2 (ja) | 1994-02-10 | 2006-06-05 | Bgaパッケージ構造を有する半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1610594 | 1994-02-10 | ||
JP2006156286A JP4065889B2 (ja) | 1994-02-10 | 2006-06-05 | Bgaパッケージ構造を有する半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003005231A Division JP3839408B2 (ja) | 1994-02-10 | 2003-01-14 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007219819A Division JP4313407B2 (ja) | 1994-02-10 | 2007-08-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006287252A true JP2006287252A (ja) | 2006-10-19 |
JP4065889B2 JP4065889B2 (ja) | 2008-03-26 |
Family
ID=37408734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006156286A Expired - Lifetime JP4065889B2 (ja) | 1994-02-10 | 2006-06-05 | Bgaパッケージ構造を有する半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4065889B2 (ja) |
-
2006
- 2006-06-05 JP JP2006156286A patent/JP4065889B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP4065889B2 (ja) | 2008-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0169187B1 (ko) | 반도체장치 및 그 제조방법 | |
US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
JP2000323623A (ja) | 半導体装置 | |
US20020027266A1 (en) | Semiconductor device and a method of manufacturing the same | |
US5981873A (en) | Printed circuit board for ball grid array semiconductor package | |
JP3173459B2 (ja) | 半導体装置の製造方法 | |
JP2002110718A (ja) | 半導体装置の製造方法 | |
JPH11354572A (ja) | 半導体チップパッケ―ジ及びその製造方法 | |
JP3404438B2 (ja) | 半導体装置及びその製造方法 | |
US6861294B2 (en) | Semiconductor devices and methods of making the devices | |
JP3839408B2 (ja) | 半導体装置及びその製造方法 | |
JP4313407B2 (ja) | 半導体装置の製造方法 | |
JP2010165777A (ja) | 半導体装置及びその製造方法 | |
JP4065889B2 (ja) | Bgaパッケージ構造を有する半導体装置の製造方法 | |
US20010042912A1 (en) | Dual-die integrated circuit package | |
JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
JP3976311B2 (ja) | リードフレームの製造方法 | |
JP2555931B2 (ja) | 半導体装置の製造方法 | |
JP4688647B2 (ja) | 半導体装置とその製造方法 | |
JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JPH10112519A (ja) | 熱放散手段を有する集積回路装置及びその製造方法 | |
JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140111 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |