JP2004119558A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004119558A
JP2004119558A JP2002278746A JP2002278746A JP2004119558A JP 2004119558 A JP2004119558 A JP 2004119558A JP 2002278746 A JP2002278746 A JP 2002278746A JP 2002278746 A JP2002278746 A JP 2002278746A JP 2004119558 A JP2004119558 A JP 2004119558A
Authority
JP
Japan
Prior art keywords
resin
wiring board
semiconductor wafer
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002278746A
Other languages
English (en)
Inventor
Tomohiro Tamaoki
玉置　友博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002278746A priority Critical patent/JP2004119558A/ja
Publication of JP2004119558A publication Critical patent/JP2004119558A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】ＳＢＢ（スタッドバンプ）方式のＣＳＰ組立において、チップと配線基板間への樹脂の注入工程が低効率で、かつ、樹脂注入のスペースが必要なため、チップサイズより配線基板（キャリア）サイズを大きくする必要があり、ＲＣＳＰ（リアルチップサイズパッケージ）を実現できなかった。
【解決手段】貫通孔を有する配線基板と、バンプ形成した半導体ウェハーを直接接着し、真空状態で配線基板の貫通孔から樹脂を注入し、半導体ウェハーと配線基板との隙間に充填する。この発明により、樹脂注入の工程時間が短縮し、かつ、チップとキャリアのサイズが同一のＲＣＳＰ（リアルチップサイズパッケージ）が実現できる。
【選択図】　図４

Description

【０００１】
【発明の属する技術分野】
本発明はチップサイズとキャリアサイズが同一であるＲＣＳＰ（リアルチップサイズパッケージ）もしくは、ＤＳ（ダイサイズ）ＢＧＡと呼ばれる半導体装置の組立に関するものである。
【０００２】
【従来の技術】
高密度実装により、超小型の携帯電子機器を実現する半導体装置にＣＳＰ（チップサイズパッケージ）がある。しかし、携帯電子機器のさらなるサイズダウンにより、チップサイズとキャリアサイズが同一である、ＲＣＳＰ（リアルチップサイズパッケージ）の需要が高まっている。
【０００３】
従来のＣＳＰ組立方法は、一例として特許文献１（半導体装置およびその製造方法）があげられる。従来の一般的な組立方法を、図６〜図１０を用いて説明する。
【０００４】
図６のように、半導体ウェハー１の外部電極２に突起電極３を形成する。
【０００５】
図７のように、半導体ウェハー１の個々のチップ１０（ダイ）の突起電極３に導電性接着剤４を塗布する。
【０００６】
図８のように、チップ１０個片を、突起電極３と配線基板６上の配線パターン７を位置合わせして接着する。
【０００７】
図９のように、各チップ１０の側面から樹脂８を注入し、チップ１０と配線基板６との隙間１１に充填し、充填後の樹脂８を硬化させ、接合が完了する。このとき、気泡のない気密性の高い樹脂充填を実現するために、配線基板６を加熱、および傾斜させる。
【０００８】
最後に、図１０のように、配線基板６を切断し、単体の半導体装置９に切り分け、ＣＳＰの組立が完了する。
【０００９】
しかしながら、従来の工程には、樹脂の封入を各チップ１つ１つに対して行うため、樹脂注入の工程に時間を要するという課題があった。また、樹脂注入時、注入治具を、隣接するチップ間に挿入するため、チップ間に一定のスペースが必要となり、チップサイズよりキャリアサイズが大きく、真のＲＣＳＰにならないという課題があった。
【００１０】
【特許文献１】
特開平０８−３３５５９３号公報
【００１１】
【発明が解決しようとする課題】
樹脂の注入を各チップ１つ１つに対して行わず、樹脂注入をウェハー単位で一括で行い、樹脂注入の工程時間を短縮することが課題である。また、チップサイズよりキャリアサイズが大きい従来構造を、チップとキャリアのサイズが同一のＲＣＳＰ（リアルチップサイズパッケージ）に改良することが課題である。
【００１２】
【課題を解決するための手段】
前記課題を解決するため本発明における半導体装置の製造方法は下記の工程とした。
【００１３】
半導体ウェハーの外部電極に突起電極を形成し、前記突起電極に導電性接着剤を塗布する工程、貫通孔を有する配線基板と前記半導体ウェハーを向かい合わせ、前記突起電極と前記配線基板上の配線パターンに接合する工程、前記貫通孔から樹脂を流し入れ、前記半導体ウェハーと前記配線基板との隙間に充填する工程、前記半導体ウェハーと、前記樹脂、および前記配線基板に対して垂直に切断し、単体の半導体装置に切り分ける工程からなることを特徴としている。
【００１４】
また請求項２記載の半導体装置の製造方法は、前記貫通孔から前記樹脂を注入し、前記半導体ウェハーと前記配線基板との隙間に充填する工程を、真空中あるいは低気圧状態で行うことを特徴としている。
【００１５】
【発明の実施の形態】
本発明における実施形態を、図１から図５を用いて説明する。
【００１６】
図１のように、半導体ウェハー１の外部電極２に突起電極３を形成する。アルミパッド上に金バンプを形成する代表的な方法として、ＳＢＢ（スタッドバンプ）方式がある。
【００１７】
図２のように、ウェハー１を切断しないままの状態で、突起電極３に導電性接着剤４を塗布する。このとき、金バンプの形成面が下方になるようにウェハーを反転し、導電性ペースト槽に金バンプ先端部分を浸漬し、ウェハー全面の金バンプに、導電性接着材を転写するという方法を、通常用いる。
【００１８】
図３のように、貫通孔５を有する配線基板６と半導体ウェハー１を向かい合わせ、突起電極３を、配線基板６上の配線パターン７に接着する。配線基板６は、通常セラミックキャリアを用い、貫通孔５は、配線基板６の中央部に１箇所設ける。ただし、ウェハーのサイズ、樹脂の粘度などに応じて、貫通孔５の位置、数は変更する。
【００１９】
図４のように、半導体ウェハー１と配線基板６の上下を反転させ、貫通孔５を上方に向け、樹脂注入装置１２を具備する真空装置１３の内部に設置する。真空装置内の気圧を、真空あるいは低気圧状態に設定し、樹脂注入装置１２を貫通孔５に位置合わせし、樹脂８を注入する。配線基板６の中央部の貫通孔５に注入された樹脂８は、外気が真空あるいは低気圧状態であるため、半導体ウェハー１と配線基板６の端部まで速やかに広がる。そのため、樹脂８は、半導体ウェハー１と配線基板６との隙間１１に充填する。充填完了後、樹脂８を熱硬化させる。
【００２０】
最後に、図５のように、半導体ウェハー１、樹脂８、配線基板６を、ダイシング装置を用いて垂直に切断し、単体の半導体装置９に切り分け、組立が完了する。
【００２１】
【発明の効果】
この発明によれば、樹脂注入をウェハー単位で一括で行うため、樹脂注入の工程時間の短縮が可能となる。また、チップとキャリアのサイズが同一のＲＣＳＰ（リアルチップサイズパッケージ）構造の実現が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置の製造方法の各工程を示す断面図
【図２】本発明の一実施形態の半導体装置の製造方法の各工程を示す断面図
【図３】本発明の一実施形態の半導体装置の製造方法の各工程を示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法の各工程を示す断面図
【図５】本発明の一実施形態の半導体装置の製造方法の各工程を示す断面図
【図６】従来の半導体装置の製造方法の各工程を示す断面図
【図７】従来の半導体装置の製造方法の各工程を示す断面図
【図８】従来の半導体装置の製造方法の各工程を示す断面図
【図９】従来の半導体装置の製造方法の各工程を示す断面図
【図１０】従来の半導体装置の製造方法の各工程を示す断面図
【符号の説明】
１　半導体ウェハー
２　外部電極
３　突起電極
４　導電性接着剤
５　貫通孔
６　配線基板
７　配線パターン
８　樹脂
９　半導体装置
１０　チップ
１１　隙間
１２　樹脂注入装置
１３　真空装置

Claims (2)

  1. 半導体ウェハーの外部電極に突起電極を形成する工程、前記突起電極に導電性接着剤を塗布する工程、貫通孔を有する配線基板と前記半導体ウェハーを向かい合わせ、前記突起電極と前記配線基板上の配線パターンに接合する工程、前記貫通孔から樹脂を注入し、前記半導体ウェハーと前記配線基板との隙間に充填する工程、前記半導体ウェハーと、前記樹脂、および前記配線基板に対して垂直に切断し、単体の半導体装置に切り分ける工程からなることを特徴とする半導体装置の製造方法。
  2. 前記貫通孔から前記樹脂を注入し、前記半導体ウェハーと前記配線基板との隙間に充填する工程を、真空中あるいは低気圧状態で行うことを特徴とする半導体装置の製造方法。
JP2002278746A 2002-09-25 2002-09-25 半導体装置の製造方法 Pending JP2004119558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002278746A JP2004119558A (ja) 2002-09-25 2002-09-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002278746A JP2004119558A (ja) 2002-09-25 2002-09-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004119558A true JP2004119558A (ja) 2004-04-15

Family

ID=32273942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002278746A Pending JP2004119558A (ja) 2002-09-25 2002-09-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004119558A (ja)

Similar Documents

Publication Publication Date Title
JP3277996B2 (ja) 回路装置、その製造方法
JP2004031607A (ja) 半導体装置及びその製造方法
JP4595265B2 (ja) 半導体装置の製造方法
JP2006128610A (ja) ランドグリッドアレイモジュール及びその製作方法
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2003197655A (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JP2004165283A (ja) 半導体装置
JP2003017517A (ja) 混成集積回路装置およびその製造方法
JPH08153830A (ja) 半導体装置およびその製造方法
JP2000082714A (ja) 電子部品および電子部品の製造方法
JP2000294578A (ja) 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法
JP2012069690A (ja) Ｂｇａ半導体パッケージおよびその製造方法
JP2010050262A (ja) 半導体装置及びその製造方法
JP2000124164A (ja) 半導体装置の製造方法及び実装方法
JPH08139129A (ja) 半導体装置及び半導体装置の製造方法
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JP2004119558A (ja) 半導体装置の製造方法
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
KR20090071681A (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
JPH05235091A (ja) フィルムキャリア半導体装置
JP2002368030A (ja) 樹脂封止型半導体装置及びその製造方法
JPH08153738A (ja) 半導体装置の製造方法
JP2000183081A (ja) 半導体装置の製造方法および製造装置
JP2000277564A (ja) 半導体装置及びその製造方法
JP2005217295A (ja) 半導体装置の製造方法