CN108109949A - 一种芯片的封装方法及封装结构 - Google Patents

一种芯片的封装方法及封装结构 Download PDF

Info

Publication number
CN108109949A
CN108109949A CN201711400343.7A CN201711400343A CN108109949A CN 108109949 A CN108109949 A CN 108109949A CN 201711400343 A CN201711400343 A CN 201711400343A CN 108109949 A CN108109949 A CN 108109949A
Authority
CN
China
Prior art keywords
chip
substrate
interposer substrate
packaged
metal ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711400343.7A
Other languages
English (en)
Other versions
CN108109949B (zh
Inventor
童浩
戴帆
戴一帆
缪向水
程晓敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201711400343.7A priority Critical patent/CN108109949B/zh
Publication of CN108109949A publication Critical patent/CN108109949A/zh
Application granted granted Critical
Publication of CN108109949B publication Critical patent/CN108109949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4922—Bases or plates or solder therefor having a heterogeneous or anisotropic structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种芯片的封装方法及封装结构，其中该封装方法包括：在转接基板的上表面上预留出与待封装芯片的内部管脚相对应的凸点；在该待封装芯片的内部管脚上植入第一金属球；PCB基板设置有焊盘，在转接基板的下表面上植入第二金属球，焊盘与第二金属球相对应；在转接基板与PCB基板之间还设置有压力导电膜；接着，将待封装芯片置于转接基板的上表面上，将PCB基板置于转接基板的下方，对该待封装芯片施加机械压力，实现封装。本发明通过对封装方法的整体工艺流程、相应封装结构中的各个细微结构设置等进行改进，能够有效解决回流焊接封装中存在的翘曲的问题，避免焊接故障的出现，减少对温度的敏感性，且封装芯片可拆卸、更换。

Description

一种芯片的封装方法及封装结构
技术领域
本发明属于微纳米电子技术领域，更具体地，涉及一种芯片的封装方法及封装结构，尤其适用于多引脚芯片的封装。
背景技术
封装技术是一种利用绝缘材料将集成电路打包的技术。芯片封装是芯片与其他电路连接必不可少的。随着半导体技术的发展，芯片晶体管集成规模的增加，芯片封装的I/O引脚也增加到几百根，甚至达到几千根。芯片封装的结构和方法将决定芯片使用过程中对环境的稳定性以及与其他电路连接的好坏，影响到芯片的性能。比如所有手机、电脑的CPU和存储器芯片都是利用封装技术连接到主板上，不合适的封装结构可能会导致CPU发热时封装连接点的断裂，对温度耐性差；特别是对于存储器，随着集成电路上可容纳的元器件的数目的增加，存储器的容量也会遵循摩尔定律，约每隔18-24个月便会增加一倍，存储器引脚数量的增加情况反映芯片引脚的增加情况。计算机中的存储器封装时，大容量的存储器I/O接口密度大，封装结构方法不恰当时，PCB基板精确度达不到要求，则不能保证正确的电气连接。因此，对于多引脚芯片的封装结构方法的研究有重要现实意义。
目前主要的芯片封装技术包括DIP、QFP/PFP、QFN、PGA、BGA、SFF、TCP等等。其中适用于对高密度、多引脚芯片的封装主要有BGA封装和TCP封装。BGA是将待封装芯片植球焊接到转接基板上，再将转接基板植球焊接到PCB基板上，这种封装在回流焊接的过程中，较大的塑料封装容易产生翘曲，严重可能导致连接断接。转接基板和PCB基板热膨胀系数(CTE)不匹配，会导致在使用过程中对温度敏感、焊点疲劳、失效，中国发明专利“一种芯片倒装BGA封装方法”(公开号103441085A，公开日2013.12.11)中所述的一种倒装BGA封装方法可以有效封装多引脚芯片，但仍然存在芯片、转接基板、PCB基板CTE不匹配和封装翘曲等问题，并且芯片难以拆卸，返修困难。TCP封装是利用各向异性导电膜连接芯片与PCB基板，各向异性导电膜在膜厚方向具有导电性、在膜面方向具有绝缘性，热压后上下电极相连。这种封装适用于芯片引脚与PCB基板焊盘完全对应，当芯片引脚密度大于PCB基板的精确度时，此方法不合适。中国发明专利“芯片封装的导电垫结构”(公开号100342532，公开日2007.10.10)中所述的一种利用各向异性导电膜封装的结构，通过各向异性的条状凸助之间的高低差实现导电，这种封装结构加工困难，当PCB精确度达不到要求时，仍然难以封装高密度多引脚芯片。上述两种封装方法在使用过程芯片难拆卸，返修困难。
因此，目前迫切地需要一种能够封装高密度多引脚芯片的方法。
发明内容
针对现有技术的以上缺陷或改进需求，本发明的目的在于提供一种多引脚芯片封装方法，其中通过对封装方法的整体工艺流程、相应封装结构中的各个细微结构设置等进行改进，设置具有特定上表面和下表面结构的转接基板，与待封装芯片及PCB基板相配合，可采用施加机械压力的方式实现电气连接，与现有技术相比能够有效解决回流焊接封装中存在的翘曲的问题，避免焊接故障的出现，减少对温度的敏感性，且封装芯片可拆卸、更换。
为实现上述目的，按照本发明的一个方面，提供了一种芯片的封装方法，其特征在于，包括以下步骤：
(1)预准备步骤：
在转接基板的上表面上预留出凸点，所述凸点与待封装芯片的内部管脚相对应；在该待封装芯片的内部管脚上植入第一金属球，用于使所述转接基板上的所述凸点、以及与该凸点相对应的所述待封装芯片的内部管脚两者通过所述第一金属球相连；
PCB基板设置有焊盘，在所述转接基板的下表面上植入第二金属球，所述焊盘与所述第二金属球相对应；在所述转接基板与所述PCB基板之间还设置有压力导电膜，该压力导电膜用于连接所述转接基板上的第二金属球与所述PCB基板上的焊盘，从而使所述转接基板和所述PCB基板实现电气连接；
(2)组合封装步骤：
将所述待封装芯片置于所述转接基板的上表面上，将所述PCB基板置于所述转接基板的下方；接着，对该待封装芯片施加机械压力，提供所述待封装芯片与所述转接基板之间、所述转接基板与所述压力导电膜之间的作用力，实现封装；
优选的，所述压力导电膜还可用各向异性导电膜替换。
作为本发明的进一步优选，在所述步骤(1)中，所述转接基板的四周还设置有导框，该导框用于固定所述待封装芯片与所述转接基板两者的相对位置，使所述转接基板上的所述凸点、以及与该凸点相对应的所述待封装芯片的内部管脚两者一一对齐。
作为本发明的进一步优选，所述待封装芯片为存储芯片、数字电路芯片、模拟电路芯片、MEMS芯片、微波射频芯片、A/D芯片或D/A芯片；优选的，所述待封装芯片其引脚数量不低于1000根，优选的，该待封装芯片的芯片大小不低于3英寸；所述存储芯片优选为以下任意一种：DRAM、SRAM、NOR Flash、NAND Flash、相变存储器、阻变存储器、磁存储器、3D NAND、3D Xpoint、以及3D RRAM。
作为本发明的进一步优选，所述步骤(2)中，所述施加机械压力是利用重力传动、弹簧片传动或液压传动的方式。
作为本发明的进一步优选，所述转接基板为陶瓷基板、炭纤维基板或有机基板。
作为本发明的进一步优选，所述步骤(1)中，在所述转接基板的下表面上植入所述第二金属球，具体是利用BGA封装技术，在该转接基板的下表面上植入锡球，接着加热将该锡球融化，并通过氮气气流将融化的锡球吹出劈刀状，冷却后即完成了所述第二金属球的植入；
优选的，当所述待封装芯片的内部管脚表面层为Al时，是先在该表面层上镀上NiPdAu或者NiAu，再植入所述第一金属球。
作为本发明的进一步优选，所述压力导电膜内含纵向金属丝、且压力下导通，横向绝缘且不导电；优选的，该压力导电膜正常工作时，其纵向电阻率为1.5～10.0μΩ·cm，频带宽度超过GHz；
所述各向异性导电膜能承载2000mA级的电流，且电阻小于200Ω，更优选小于50Ω。
作为本发明的进一步优选，所述转接基板上的凸点与所述待封装芯片的内部管脚一一对应，该转接基板上的凸点与该待封装芯片的内部管脚通过所述第一金属球一一对应相连；所述转接基板上的所述第二金属球与所述PCB基板上的所述焊盘一一对应。
作为本发明的进一步优选，所述PCB基板上还设置有选择控制电路，该电路由多路模拟开关组成，这多路模拟开关的输出端或输入端与该PCB基板上的各个焊盘分别电连接，这多路模拟开关的输入端或输出端则与测试仪器相连，该测试仪器用于提供测试信号或进行检测；在该电路的一端上还设置有地址总线，该地址总线用于与单片机微控器相连，以该单片机微控器作为主控计算机选择地址。
按照本发明的另一方面，本发明提供了一种芯片的封装结构，其特征在于，自上而下包括待封装芯片、转接基板、压力导电膜和PCB基板，其中，
所述转接基板的上表面上预留有凸点，所述凸点与所述待封装芯片的内部管脚相对应；在该待封装芯片的内部管脚上植入有第一金属球，所述第一金属球用于将所述转接基板上的所述凸点与该凸点相对应的所述待封装芯片的内部管脚相连接；
所述PCB基板上设置有焊盘，在所述转接基板的下表面上植入有第二金属球，所述焊盘与所述第二金属球相对应；所述压力导电膜设置在所述转接基板与所述PCB基板之间，该压力导电膜用于连接所述转接基板上的第二金属球与所述PCB基板上的焊盘，从而使所述转接基板和所述PCB基板实现电气连接；
优选的，所述待封装芯片上还施加有机械压力，所述压力导电膜还可用各向异性导电膜替换。
通过本发明所构思的以上技术方案，与现有技术相比，利用具有特定上表面和下表面结构的转接基板，以及两层金属球的结构设置,与待封装芯片及PCB基板相配合，实现了芯片-转接基板-压力导电膜-PCB基板的四层封装结构(即，利用本发明的封装方法得到的相应封装结构)：PCB基板位于底层，压力导电膜位于PCB基板焊盘(PAD)的正上方，转接基板位于压力导电膜上方，转接基板下方的金属焊球(即第二金属球)与PCB基板的焊盘一一对应；待封装的芯片位于转接基板正上方，其下方的PAD(即芯片的内部管脚)上植入的金属焊球(即第一金属球)与转接基板上方的凸点(Bump)一一对应。当然，转接基板下方的金属焊球与PCB基板的焊盘、芯片其下表面的PAD上植入的金属焊球与转接基板上表面上的Bump，除了一一对应(即完全对应)的设置方式外，转接基板上的凸点的数量可以大于等于待封装芯片的内部管脚的数量；PCB基板上的焊盘数量大于等于转接基板的下表面上植入的第二金属球的数量，超出的部分悬空即可。
本发明所能取得的有益效果具体如下：
1、本发明尤其适用于高密度多引脚芯片(例如引脚数量超过1000的多引脚芯片，如引脚数量超过10000的多引脚芯片)，通过转接基板的转接作用，使得连接到PCB基板引脚间距增大，能有效封装高密度多引脚芯片，克服现有PCB精度低、无法达到需求要求等的问题。当然，对于高密度少引脚、低密度多引脚的情况，即对于现有PCB封装工艺要求能够实现的封装，也可采用本发明中的封装方法，可以减少所使用的PCB板的层数等。
2、本发明可在待封装的芯片上方采用机械按压方式施加压力，通过压力导电膜，实现基板与PCB基板的电气连接，没有封装的回流焊接过程，不会出现焊接故障，减少对温度的敏感性，并能解决封装中的翘曲问题。
3、芯片与转接基板通过机械接触实现连接，通过转接基板周围的导框对齐，通过施加机械压力固定。这种机械接触式连接能减少对温度的敏感性，并且封装芯片可拆卸、更换。
综上，本发明中的封装方法及封装结构通过机械压力实现芯片与PCB基板的电气连接，能将芯片封装到PCB基板上，有效降低芯片封装对温度和湿度敏感性问题，解决因PCB基板精确度不够而不能封装的问题，该封装方法及封装结构综合了BGA(焊球阵列封装)封装和TCP(带载封装)封装，尤其适用于高密度多引脚芯片，可有效选通高密度多引脚芯片，并且在测试中可实现多引脚芯片更换。
附图说明
图1是本发明封装结构图。
图2是32Mbits相变存储阵列芯片和引脚局部放大图。
图3是相变存储阵列封装过程中植球图。
图4是32Mbits相变存储阵列芯片封装后测试I-V曲线图。
图中各附图标记的含义如下：1为机械压力示意，2为芯片，3为转接基板，4为导框，5为压力导电膜，6为PCB基板。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例1
为了满足对高密度多引脚芯片的测试需求，本发明的一种封装方法可以很好的将高密度多引脚芯片的引脚引到测试PCB基板上，并有效减小因芯片与测试PCB基板CTE不匹配带来的影响，将高密度多引脚的芯片引脚准确的引到测试PCB基板上进行测试。
多引脚芯片有存储芯片、数字电路芯片、模拟电路芯片、MEMS芯片、微波射频芯片、A/D、D/A芯片等，对于此类多引脚芯片的封装方法类似，并都可以利用本发明提供的封装方法封装。存储芯片引脚增长速率能很好表征芯片引脚的增长速率，因此为了更进一步的说明本发明实施提供的一种多引脚芯片的封装，现以32Mbits相变存储阵列芯片的封装为例。
如图2所示，为32Mbits相变存储阵列芯片，相变存储阵列所用到的存储材料是硫系化合物，采用交叉点阵结构，字线与位线交叉部位为相变存储单元，字线、位线末端为方形的金属PAD，其中相变存储阵列的字线在上下两端交错分布，即相邻的两列PAD实际在相变存储阵列中隔一列。同理位线分布在左右两端。每两个PAD之间的间隔为80um，PAD的大小是100um2。相变存储阵列测试是先将相变存储阵列芯片封装后接到测试PCB上，PCB上的测试模块包括外围译码电路和控制电路。按照一般的封装工艺，普遍是先将相变存储阵列芯片封装到管壳中，然后将管壳和做好的测试PCB基板用焊锡焊接起来。32Mbits相变存储阵列芯片的PAD个数为11596个，因此，需要有11596根封装线将相变存储阵列芯片与管壳相连，一方面对管壳的要求特别高，需要有11596个引脚的管壳，另一方面，当引脚数量越多时，线与线之间越容易交叉短接。其次，将封装后的相变存储阵列芯片往PCB测试板回流焊接时，须要将焊锡加热到183摄氏度以上，而在这个温度下塑封IC时，封装材料(引线框架、相变存储阵列芯片、粘接剂、模塑料)之间的热膨胀系数(CTE)不匹配更易产生局部热应力，而使封装产生表面翘曲。过度翘曲不仅使塑封后续制程，如切筋/成形等难度加大，在成品塑封IC时，SMT组装时不良率增高，并易产生相变存储阵列芯片及封装裂纹等严重器件失效。如果强行将翘曲的封装相变存储阵列芯片焊接到PCB上，也会导致相变存储阵列芯片与管壳间的连线断裂。而且，PCB精度低，市面上PCB制造商能做出的最小引线宽度在70um左右。以华中科技大学缪向水教授课题组研发制作的32Mbits相变存储阵列芯片为例，其PAD大小100um2，PAD之间的间隔为80um(即相邻两个PAD中心之间的距离)，在所设计的阵列的结构上，不能达到PCB基板上的精度要求。因此不能直接将32Mbits相变存储阵列芯片直接通过封装到管壳封装到PCB上。
为了解决这个问题，可以在32Mbits相变存储阵列芯片与PCB基板之间加一个转接Si基板和压力导电膜，转接Si基板将32Mbits相变存储阵列芯片的PAD引出，通过压力导电膜与测试PCB基板相连，起到一个缓冲转接的作用。具体基板加工方案如下：
相变存储阵列芯片的PAD间距为80um，间距小，因此普通的引线焊接即使加上了基板转接仍然达不到需要的精度，因此这里我们利用SBB激光植球技术，在相变存储阵列芯片的PAD上植入金属焊球。SBB激光烧球，是高温将直径80um的锡球融化，通过氮气气流将融化的锡球吹出劈刀，冷却后实现植球。Au焊盘上图例如图3所示。
所述的相变存储阵列的PAD表面层为Au，则无需UBM(凸块底部金属化)，但也要做表面处理(例如，加强钝化层、铺重布线层、表面平坦化等)便于植球，如果PAD表面为Al，需要在PAD表面镀上一层NiPdAu或者NiAu，锡与Al不浸润。然后基板上表面预留出与Bump完全对应的PAD，下表面植球solder ball，与相变存储阵列芯片外部的测试板通过solder ball相连接。其作用是将相变存储阵列芯片的引脚引出。植球后的转接基板通过压力导电膜与PCB测试基板直接相连。转接基板下边面植球与PCB测试基板的焊盘一一对应，施加压力时，转接基板与PCB测试基板实现电气连接。由于通过了基板的转接作用，下表面的锡球数量与上表面预留出的Bump相同，但密度远低于上表面，这样使基板下表面锡球的精度达到PCB基板的要求。然后将将植球后的相变存储阵列芯片机械按压在基板上，通过物理压力实现相变存储阵列芯片与转接基板、转接基板与压力导电膜和PCB测试基板的电气连接。之所以在相变存储阵列芯片与基板相连时通过机械压力来连接，是由于利用焊锡焊接是在高温的环境下，而相变存储阵列芯片与转接基板、转接基板和PCB测试基板的热膨胀系数(CTE)不匹配，会产生相变存储阵列芯片翘曲现象。这样做解决了相变存储阵列芯片与转接Si基板由于CTE失配而对温度敏感的问题。当然，若压力导电膜需要持续导通则需要持续施加压力，当撤去压力时该压力导电膜将不导通，因此使用本发明中的封装方法和封装结构时，若需要更换芯片，仅需撤去压力更换芯片即可；此外，各向异性导电膜相似的，也需要施加压力来导通，当压力撤去时也能实现不导通。
所述的32Mbits相变存储阵列芯片封装完成后的测试结果如图4所示，所述的32Mbits相变存储阵列芯片的相变单元初始电阻大小为850K，在4.8V时发生相变，电阻跳变到85K。即封装后的32Mbits相变存储阵列测试为通路，并且可实现读写操作。
如图1所示，本发明的封装方法还可使用导框4，该导框可固定压力导电膜和转接基板，使多引脚芯片与转接基板对齐
另外，PCB基板还可包括选择电路和控制电路，选择电路由多路模拟开关组成，多路模拟开关输出/输入端与测试PCB基板的焊盘相连，输入/输出端与测试仪器相连，提供测试信号，一端的地址总线与单片机微控器相连，通过主控计算机选择地址。
本发明中使用到的原材料，如压力导电膜、各向异性导电膜等均可采用市售商品；各向异性导电膜可以为薄片或粘结膜状各向异性导电膜(ACF)，也可以为膏状各向异性导电胶(ACP)。压力导电膜内含纵向金属丝、压力下导通，横向绝缘、不导电，其正常工作时，内部纵向金属丝接触上下电极，实现导通。本发明可通过BGA封装技术实现植球，植球过程中的参数设置、操作步骤等，如锡球融化所需的温度等参数，均可参考现有技术，如“杨兵,刘颖.BGA封装技术[J].电子与封装,2003,3(4):6-13”。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种芯片的封装方法，其特征在于，包括以下步骤：
(1)预准备步骤：
在转接基板的上表面上预留出凸点，所述凸点与待封装芯片的内部管脚相对应；在该待封装芯片的内部管脚上植入第一金属球，用于使所述转接基板上的所述凸点、以及与该凸点相对应的所述待封装芯片的内部管脚两者通过所述第一金属球相连；
PCB基板设置有焊盘，在所述转接基板的下表面上植入第二金属球，所述焊盘与所述第二金属球相对应；在所述转接基板与所述PCB基板之间还设置有压力导电膜，该压力导电膜用于连接所述转接基板上的第二金属球与所述PCB基板上的焊盘，从而使所述转接基板和所述PCB基板实现电气连接；
(2)组合封装步骤：
将所述待封装芯片置于所述转接基板的上表面上，将所述PCB基板置于所述转接基板的下方；接着，对该待封装芯片施加机械压力，提供所述待封装芯片与所述转接基板之间、所述转接基板与所述压力导电膜之间的作用力，实现封装；
优选的，所述压力导电膜还可用各向异性导电膜替换。
2.如权利要求1所述芯片的封装方法，其特征在于，在所述步骤(1)中，所述转接基板的四周还设置有导框，该导框用于固定所述待封装芯片与所述转接基板两者的相对位置，使所述转接基板上的所述凸点、以及与该凸点相对应的所述待封装芯片的内部管脚两者一一对齐。
3.如权利要求1所述芯片的封装方法，其特征在于，所述待封装芯片为存储芯片、数字电路芯片、模拟电路芯片、MEMS芯片、微波射频芯片、A/D芯片或D/A芯片；优选的，所述待封装芯片其引脚数量不低于1000根，优选的，该待封装芯片的芯片大小不低于3英寸；所述存储芯片优选为以下任意一种：DRAM、SRAM、NOR Flash、NAND Flash、相变存储器、阻变存储器、磁存储器、3D NAND、3D Xpoint、以及3D RRAM。
4.如权利要求1所述芯片的封装方法，其特征在于，所述步骤(2)中，所述施加机械压力是利用重力传动、弹簧片传动或液压传动的方式。
5.如权利要求1所述芯片的封装方法，其特征在于，所述转接基板为陶瓷基板、炭纤维基板或有机基板。
6.如权利要求1所述芯片的封装方法，其特征在于，所述步骤(1)中，在所述转接基板的下表面上植入所述第二金属球，具体是利用BGA封装技术，在该转接基板的下表面上植入锡球，接着加热将该锡球融化，并通过氮气气流将融化的锡球吹出劈刀状，冷却后即完成了所述第二金属球的植入；
优选的，当所述待封装芯片的内部管脚表面层为Al时，是先在该表面层上镀上NiPdAu或者NiAu，再植入所述第一金属球。
7.如权利要求1所述芯片的封装方法，其特征在于，所述压力导电膜内含纵向金属丝、且压力下导通，横向绝缘且不导电；优选的，该压力导电膜正常工作时，其纵向电阻率为1.5～10.0μΩ·cm，频带宽度超过GHz；
所述各向异性导电膜能承载2000mA级的电流，且电阻小于200Ω，更优选小于50Ω。
8.如权利要求1所述芯片的封装方法，其特征在于，所述转接基板上的凸点与所述待封装芯片的内部管脚一一对应，该转接基板上的凸点与该待封装芯片的内部管脚通过所述第一金属球一一对应相连；所述转接基板上的所述第二金属球与所述PCB基板上的所述焊盘一一对应。
9.如权利要求1所述芯片的封装方法，其特征在于，所述PCB基板上还设置有选择控制电路，该电路由多路模拟开关组成，这多路模拟开关的输出端或输入端与该PCB基板上的各个焊盘分别电连接，这多路模拟开关的输入端或输出端则与测试仪器相连，该测试仪器用于提供测试信号或进行检测；在该电路的一端上还设置有地址总线，该地址总线用于与单片机微控器相连，以该单片机微控器作为主控计算机选择地址。
10.一种芯片的封装结构，其特征在于，自上而下包括待封装芯片、转接基板、压力导电膜和PCB基板，其中，
所述转接基板的上表面上预留有凸点，所述凸点与所述待封装芯片的内部管脚相对应；在该待封装芯片的内部管脚上植入有第一金属球，所述第一金属球用于将所述转接基板上的所述凸点与该凸点相对应的所述待封装芯片的内部管脚相连接；
所述PCB基板上设置有焊盘，在所述转接基板的下表面上植入有第二金属球，所述焊盘与所述第二金属球相对应；所述压力导电膜设置在所述转接基板与所述PCB基板之间，该压力导电膜用于连接所述转接基板上的第二金属球与所述PCB基板上的焊盘，从而使所述转接基板和所述PCB基板实现电气连接；
优选的，所述待封装芯片上还施加有机械压力，所述压力导电膜还可用各向异性导电膜替换。
CN201711400343.7A 2017-12-22 2017-12-22 一种芯片的封装方法及封装结构 Active CN108109949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711400343.7A CN108109949B (zh) 2017-12-22 2017-12-22 一种芯片的封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711400343.7A CN108109949B (zh) 2017-12-22 2017-12-22 一种芯片的封装方法及封装结构

Publications (2)

Publication Number Publication Date
CN108109949A true CN108109949A (zh) 2018-06-01
CN108109949B CN108109949B (zh) 2019-07-05

Family

ID=62211700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711400343.7A Active CN108109949B (zh) 2017-12-22 2017-12-22 一种芯片的封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN108109949B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109740267A (zh) * 2019-01-07 2019-05-10 郑州云海信息技术有限公司 一种pcb板中cpu的设计图编辑方法及相关装置
CN109753731A (zh) * 2019-01-07 2019-05-14 郑州云海信息技术有限公司 一种pcb板中cpu的设计图编辑方法及相关装置
CN113855032A (zh) * 2021-09-13 2021-12-31 江西脑虎科技有限公司 一种脑电极器件的制备方法及脑电极器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030057540A1 (en) * 2001-09-26 2003-03-27 Wen-Lo Shieh Combination-type 3D stacked IC package
CN1420555A (zh) * 1996-07-12 2003-05-28 富士通株式会社 半导体装置及半导体装置的制造方法
US6720644B2 (en) * 2000-10-10 2004-04-13 Sony Corporation Semiconductor device using interposer substrate and manufacturing method therefor
CN101853817A (zh) * 2009-04-03 2010-10-06 日月光半导体制造股份有限公司 封装结构及其制造方法
CN103780803A (zh) * 2012-10-23 2014-05-07 鸿富锦精密工业（深圳）有限公司 取像模组
US8749072B2 (en) * 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1420555A (zh) * 1996-07-12 2003-05-28 富士通株式会社 半导体装置及半导体装置的制造方法
US6720644B2 (en) * 2000-10-10 2004-04-13 Sony Corporation Semiconductor device using interposer substrate and manufacturing method therefor
US20030057540A1 (en) * 2001-09-26 2003-03-27 Wen-Lo Shieh Combination-type 3D stacked IC package
CN101853817A (zh) * 2009-04-03 2010-10-06 日月光半导体制造股份有限公司 封装结构及其制造方法
US8749072B2 (en) * 2012-02-24 2014-06-10 Broadcom Corporation Semiconductor package with integrated selectively conductive film interposer
CN103780803A (zh) * 2012-10-23 2014-05-07 鸿富锦精密工业（深圳）有限公司 取像模组

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109740267A (zh) * 2019-01-07 2019-05-10 郑州云海信息技术有限公司 一种pcb板中cpu的设计图编辑方法及相关装置
CN109753731A (zh) * 2019-01-07 2019-05-14 郑州云海信息技术有限公司 一种pcb板中cpu的设计图编辑方法及相关装置
CN109753731B (zh) * 2019-01-07 2022-02-18 郑州云海信息技术有限公司 一种pcb板中cpu的设计图编辑方法及相关装置
CN109740267B (zh) * 2019-01-07 2022-02-18 郑州云海信息技术有限公司 一种pcb板中cpu的设计图编辑方法及相关装置
CN113855032A (zh) * 2021-09-13 2021-12-31 江西脑虎科技有限公司 一种脑电极器件的制备方法及脑电极器件

Also Published As

Publication number Publication date
CN108109949B (zh) 2019-07-05

Similar Documents

Publication Publication Date Title
US7317249B2 (en) Microelectronic package having stacked semiconductor devices and a process for its fabrication
US7285855B2 (en) Packaged device and method of forming same
US5831441A (en) Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
US8404497B2 (en) Semiconductor device and method of manufacturing the same
CN108109949B (zh) 一种芯片的封装方法及封装结构
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
KR20050030865A (ko) 반도체장치의 제조방법
US6879047B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
JP3897596B2 (ja) 半導体装置と配線基板との実装体
CN107785344A (zh) 电子封装件及其制法
CN108269792A (zh) 瀑布引线键合
EP0721209A2 (en) Method of testing semiconductor devices and conductive adhesive thereby used
US7179682B2 (en) Packaged device and method of forming same
WO2012171320A1 (zh) 一种新的接触式智能卡的封装方法
CN109037164A (zh) 半导体封装结构及其制作方法
CN104465583A (zh) 球栅阵列封装件及将其安装在基板上的方法
CN108336053A (zh) 封装器件和封装器件的制造方法
JP3370842B2 (ja) 半導体装置の実装構造
TWI288463B (en) Semiconductor package substrate and semiconductor package having the substrate
US8823407B2 (en) Test assembly for verifying heat spreader grounding in a production test
JP2004186629A (ja) 半導体装置およびその製造方法
CN217507302U (zh) 半导体封装装置
CN211125640U (zh) 一种封装结构、封装模块及计算机设备
TW516199B (en) Chip scale package structure and the fabrication method thereof
CN101355071A (zh) 导线架式的半导体封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant