CN104465394A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN104465394A
CN104465394A CN201410553428.9A CN201410553428A CN104465394A CN 104465394 A CN104465394 A CN 104465394A CN 201410553428 A CN201410553428 A CN 201410553428A CN 104465394 A CN104465394 A CN 104465394A
Authority
CN
China
Prior art keywords
film
oxygen
semiconductor layer
thin
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410553428.9A
Other languages
English (en)
Other versions
CN104465394B (zh
Inventor
山崎舜平
秋元健吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN104465394A publication Critical patent/CN104465394A/zh
Application granted granted Critical
Publication of CN104465394B publication Critical patent/CN104465394B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

半导体装置及半导体装置的制造方法。当采用由金属材料构成的源电极及漏电极与氧化物半导体膜直接接触的薄膜晶体管的结构时，接触电阻会增高。接触电阻增高的原因之一是：在源电极及漏电极与氧化物半导体膜的接触面上形成肖特基结。本发明的技术要点是：在氧化物半导体膜与源电极及漏电极之间设置氧缺少氧化物半导体层，该氧缺少氧化物半导体层包含其尺寸为1nm至10nm以下的晶粒，并且其载流子浓度高于用作沟道形成区域的氧化物半导体膜。

Description

半导体装置及半导体装置的制造方法
本申请是申请日为2009年8月31日、申请号为“200910168689.8”、发明名称为“半导体装置及半导体装置的制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种具有由将氧化物半导体膜用于沟道形成区域的薄膜晶体管(以下,称为TFT)构成的电路的半导体装置及其制造方法。例如，本发明涉及将以液晶显示面板为代表的电光装置及具有有机发光元件的发光显示装置作为部件而安装的电子设备。
另外，在本说明书中的半导体装置是指通过利用半导体特性而能够工作的所有装置，因此电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
近年来，对在配置为矩阵状的每个显示像素中设置由TFT构成的开关元件的有源矩阵型显示装置(液晶显示装置、发光显示装置、电泳式显示装置)正在积极地进行研究开发。由于有源矩阵型显示装置在各个像素(或每个点)中设置开关元件，与单纯矩阵方式相比，在增加像素密度的情况下能够以低电压进行驱动而具有优势。
另外，将氧化物半导体膜用于沟道形成区域来形成薄膜晶体管(TFT)等，并将其应用于电子装置或光装置的技术受到关注。例如，可以举出将氧化锌(ZnO)用作氧化物半导体膜的TFT、或使用InGaO3(ZnO)m的TFT。在专利文献1和专利文献2中公开有如下技术：将使用这些氧化物半导体膜的TFT形成在具有透光性的衬底上，并将其应用于图像显示装置的开关元件等。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
对将氧化物半导体膜用于沟道形成区域的薄膜晶体管要求工作速度快、制造工序相对简单，并且具有充分的可靠性。
在形成薄膜晶体管时，作为源电极和漏电极使用低电阻的金属材料。尤其是，在制造进行大面积显示的显示装置时，起因于布线电阻的信号迟延问题较为明显。所以，优选使用电阻值低的金属材料作为布线或电极的材料。当采用由电阻值低的金属材料构成的源电极和漏电极与氧化物半导体膜直接接触的薄膜晶体管的结构时，有可能导致接触电阻增大。以下原因是导致接触电阻增大的要因之一：在源电极和漏电极与氧化物半导体膜的接触面上形成肖特基结。
再加上，在源电极和漏电极与氧化物半导体膜直接接触的部分中形成电容，并且频率特性(称为f特性)降低，有可能妨碍薄膜晶体管的高速工作。
发明内容
本发明的目的之一在于提供一种在使用含有铟(In)、镓(Ga)、及锌(Zn)的氧化物半导体膜的薄膜晶体管中，减少了源电极或漏电极的接触电阻的薄膜晶体管及其制造方法。
此外，本发明的目的之一还在于提高使用含有In、Ga及Zn的氧化物半导体膜的薄膜晶体管的工作特性或可靠性。
另外，本发明的目的之一还在于降低使用含有In、Ga及Zn的氧化物半导体膜的薄膜晶体管的电特性的不均匀性。尤其是，在液晶显示装置中，各元件间的不均匀性较大的情况下，有可能发生起因于该TFT特性的不均匀性的显示不均匀。
此外，在包括发光元件的显示装置中，当以向像素电极流过一定的电流的方式设置的TFT(配置在驱动电路或像素中的向发光元件供给电流的TFT)的导通电流(Ion)的不均匀性较大时，有可能引起在显示画面中的亮度的不均匀。
鉴于上述问题，本发明的目的在于解决上述问题中的至少一个。
本发明的实施方式之一的要点在于提供一种特地设置有包含晶粒的氧化物半导体层作为源区或漏区的薄膜晶体管。作为半导体层使用氧过剩氧化物半导体层，作为源区及漏区使用氧缺少氧化物半导体层。该源区及漏区的氧缺少氧化物半导体层中存在着直径为1nm至10nm，典型为2nm至4nm左右的晶粒。
作为半导体层、源区及漏区，可以使用包含In、Ga以及Zn的氧化物半导体膜。另外，可以使用钨、钼、钛、镍或铝代替In、Ga以及Zn中的任何一种。
在本说明书中，将使用含有In、Ga及Zn的氧化物半导体膜形成的半导体层也称为“IGZO半导体层”。
另外，源电极层与IGZO半导体层需要欧姆接触，并需要尽可能地降低该接触电阻。与此相同，漏电极层与IGZO半导体层需要欧姆接触，并需要尽可能地降低该接触电阻。
由此，通过在源电极层和漏电极层与IGZO半导体层之间意图性地设置其载流子浓度高于IGZO半导体层的源区及漏区来形成欧姆接触。
本说明书所公开的发明的实施方式之一的结构是：一种半导体装置，包括：绝缘表面上的栅电极；所述栅电极上的栅极绝缘层；所述栅极绝缘层上的半导体层；所述半导体层上的源区及漏区；以及所述源区及漏区上的金属层，其中，所述半导体层是包含铟、镓以及锌的氧化物半导体层，所述源区及漏区的氧浓度低于所述半导体层的氧浓度，并且所述源区及漏区包含其尺寸为1nm以上10nm以下的晶粒，并且，所述金属层是源电极层及漏电极层。
在上述结构中，源区及漏区是包含铟、镓以及锌的氧化物层，并在与半导体层的成膜条件不同的成膜条件下而形成。所述源区及漏区的成膜条件为在刚成膜之后包含其尺寸为1nm以上10nm以下的晶粒的条件。
通过特地设置包含晶粒的氧缺少氧化物半导体层作为源区或漏区，得到作为金属层的源电极层或漏电极层与IGZO膜间的良好结而也在热方面上使其工作比肖特基结稳定。另外，为了供给沟道的载流子(源极一侧)，稳定地吸收沟道的载流子(漏极一侧)，或者避免在源区或漏区与源电极层(或漏电极层)间的界面具有电阻成分而特地设置包含晶粒的源区或漏区是重要的。另外，为了即使漏极电压高也保持高迁移率而实现低电阻化是重要的。
在玻璃衬底上通过DC溅射法形成400nm的IGZO膜，然后进行XRD(X射线分析)测定。成膜条件为：压力0.4Pa；电力500W；成膜温度为室温；氩气流量10sccm；氧气流量5sccm；使用In2O3:Ga2O3:ZnO＝1：1：1的靶材。注意，有意使用上述比例的靶材，以获得非晶IGZO膜。
图38示出上述XRD测定的曲线。在图38中，刚成膜之后的曲线相当于as-depo。另外，在图38中，为了方便起见，作为对比同时示出在成膜后进行了氮气氛及350℃的温度下的1小时的热处理后的曲线、在成膜后进行了氮气氛及500℃的温度下的1小时的热处理后的曲线、在成膜后进行了氮气氛及600℃的温度下的1小时的热处理后的曲线以及在成膜后进行了氮气氛及700℃的温度下的1小时的热处理后的曲线。
在进行了700℃的热处理后的样品中，在30°至35°的范围内及55°至60°的范围内明确观察到表示结晶的峰值。另外，对于形成400nm的IGZO膜并进行了氮气氛及700℃的温度下的1小时的热处理后的样品，通过FIB(Focused Ion beam，即聚焦离子束)切出其端面，并且利用高分辨透射电子显微镜(日本日立制造所制造的型号H9000-NAR，TEM)在加速电压为300kV的条件下观察其截面。图49示出在放大率为50万倍的条件下观察截面的结果，其中观察到晶粒。另外，利用扫描透射电子显微镜(日本日立制造所制造的型号HD-2700，STEM)在加速电压为200kV的条件下观察其截面，图50示出在放大率为600万倍的条件下观察截面的结果。在图50中，明确地观察到晶格像，而与通过XRD测定观察到表示结晶的峰值的结果相应。
另外，对于通过DC溅射法形成在玻璃衬底上的50nm厚的IGZO膜，通过FIB切出其端面，并且利用高分辨透射电子显微镜(日本日立制造所制造的型号H9000-NAR，TEM)在加速电压为300kV的条件下观察其截面，以观察晶粒是否存在、晶粒尺寸、晶粒的分布状态。
分别准备如下样品1及2观察其断面：使用In2O3:Ga2O3:ZnO＝1：1：1的靶材，在成膜条件为压力0.4Pa、电力500W、成膜温度为室温、氩气流量5sccm、氧气流量45sccm的氧过多条件下通过溅射成膜的样品1；在仅引入流量40sccm的氩气而不引入氧气，其他条件与样品1相同的氧缺少条件下通过溅射成膜的样品2。注意，这里示出不引入氧的条件作为氧缺少条件，但是对氧缺少条件没有特别的限制，即使例如在氧气流量比氩气流量为1：2的情况下也称为氧缺少条件。
图39是在放大率为50万倍的条件下观察样品1的结果，而图40是在放大率为50万倍的条件下观察样品2的结果。在样品1中不能观察到IGZO膜中的晶粒，但是在样品2中观察到分散在IGZO膜中的直径为1nm至10nm，典型为2nm至4nm左右的晶粒。样品2的晶粒尺寸比进行了700℃的温度下的热处理的样品的截面观察图，即图49中的晶粒尺寸小。根据其结果可知，尽管有意使用In2O3:Ga2O3:ZnO＝1：1：1的靶材以获得非晶IGZO膜，但是获得了在刚成膜之后包含晶粒的IGZO膜。
另外，分别准备如下样品3及4观察其断面：在采用样品1的成膜条件后还进行了氮气氛及350℃的温度下的1小时的热处理的样品3；在采用样品2的成膜条件后还进行了氮气氛及350℃的温度下的1小时的热处理的样品4。
图41是在放大率为50万倍的条件下观察样品3的结果，而图42是在放大率为50万倍的条件下观察样品4的结果。另外，在样品3中不能观察到IGZO膜中的晶粒，但是在样品4中观察到分散在IGZO膜中的直径为1nm至10nm，典型为2nm至4nm左右的晶粒。
另外，在对样品1至4进行XRD测定的情况下，其结果是，与图38所示的as-depo及进行了氮气氛及350℃的温度下的1小时的热处理后的样品同样，在样品1至4的每一个中不能观察到明确表示结晶的峰值。
如上所述，在以氧过多条件为溅射成膜条件的样品1的TEM图像中不能观察到晶粒而在以氧缺少条件为溅射成膜条件的样品2的TEM图像中观察到晶粒的原因是如下所述的。
在以氧缺少条件为溅射成膜条件的样品2中，本来在溅射靶材受到Ar冲击时晶化的化学计量比的粒子受到Ar离子的等离子体能量，该粒子在飞扬(从靶材到衬底)时晶化或者生长。因此，在成膜过程的膜中的晶粒中还观察到角部。另外，还观察到如下倾向：在进行350℃的温度下的热处理时，与晶粒周围的非晶成分的氧之间起反应，从而如图42所示，晶界比图40模糊，即不清楚。晶粒的结晶有序性扩展到非晶成分的周围。
因此，在氧缺少条件下形成氧浓度更低的IGZO膜，而以更高浓度的载流子区域构成N+型。
根据上述晶粒的生成过程，通过适当地调整靶材的成分比、成膜压力(0.1Pa至2.0Pa)、电力(250W至3000W，8英寸φ)、温度(室温至100℃)以及反应性溅射的成膜条件等，而能够在1nm至10nm范围内调整晶粒的密度或直径尺寸。
另一方面，在以氧过多条件为溅射成膜条件的样品1中，即使要通过使溅射靶材受到冲击而在飞扬时利用等离子体能量引起结晶生长，也因为同时存在着过多的氧，所以各元素与氧之间的反应强，不能引起IGZO的结晶生长机理，从而在衬底上形成玻璃状(非晶状)的所有成分。
当然，通过调整溅射成膜的氧的混入程度，而调整氧缺少条件与氧过多条件的中间条件的工艺。
至于溅射法，因为对靶材用Ar离子施加强能量，所以本来在形成的IGZO膜中存在着较强应变能。进行200℃至600℃，典型为300℃至500℃的温度下的热处理，以释放该应变能。通过进行该热处理，进行原子级的再排列。由于通过进行该热处理而释放阻碍载流子迁移的应变能，所以成膜和热处理(包括光退火)是重要的。注意，200℃至600℃的温度下的热处理不产生如超过700℃的温度下的热处理那样的根据原子大迁移的单晶生长。
在700℃以上的加热温度的条件下，明确地观察到结晶生长，并且如图38所示那样观察到XRD测定中的结晶峰值。另一方面，在氧缺少条件及氧过多条件下，如图38所示，都不能观察到XRD测定中的结晶峰值。这个理由大概是因为结晶成分或其结晶程度少、晶粒尺寸小等，但是实际上不清楚。
图43及图44是进一步放大了图40及图42中观察到的晶粒的图。图43示出氧缺少条件下的样品2的截面TEM图像(800万倍)，而图44示出氧缺少条件下的进行了热处理后的样品4的截面TEM图像(800万倍)。在图43及图44中，都观察到晶粒中的清楚的晶格像，并明确地观察到三层结构的单晶。
图45至48是进一步放大了图39及图41的图。图45示出氧过多条件下的样品1的截面TEM图像(200万倍)，而图47示出800万倍的图像。图46示出氧过多条件下的进行了热处理后的样品3的截面TEM图像(200万倍)，而图48示出800万倍的图像。在图45至图48中，都不能观察到晶粒。
另外，可以形成具有多层结构的源区或漏区。通过使用包含晶粒的氧化物半导体层作为第一层，并使用包含Ti、W、Mo、Ni的氧化物半导体层作为第二层，而得到源区或漏区与源电极层及漏电极层间的欧姆接触。
本说明书所公开的其他结构是：一种半导体装置，包括：绝缘表面上的栅电极；所述栅电极上的栅极绝缘层；所述栅极绝缘层上的半导体层；所述半导体层上的第一源区及漏区；所述第一源区及漏区上的第二源区及漏区；以及所述第二源区及漏区上的金属层，其中，所述半导体层是包含铟、镓以及锌的氧化物半导体层，所述第一源区及漏区的氧浓度低于所述半导体层的氧浓度，并且所述源区及漏区包含其尺寸为1nm以上10nm以下的晶粒，所述第二源区及漏区包含W、Mo、Ti、Ni或Al，并且所述第二源区及漏区的氧浓度低于所述半导体层的氧浓度，并且，所述金属层是源电极层及漏电极层。
在上述结构中，所述第一源区及漏区是包含铟、镓以及锌的氧化物层。另外，所述第二源区及漏区是包含铟、镓以及锌的氧化物层。
本发明的实施方式之一是不局限于底栅结构，而可以应用于顶栅型薄膜晶体管。本说明书所公开的另一结构是：一种半导体装置，包括：绝缘表面上的金属层；所述金属层上的源区及漏区；所述源区及漏区上的半导体层；所述半导体层上的栅极绝缘层；以及所述栅极绝缘层上的栅电极，其中，所述半导体层是包含铟、镓以及锌的氧化物半导体层，所述源区及漏区是其氧浓度低于所述半导体层的氧浓度的氧化物半导体层，并包含其尺寸为1nm以上10nm以下的晶粒，并且，所述金属层是源电极层及漏电极层。
另外，将氧化物半导体膜用于沟道形成区域的薄膜晶体管具有氧化物半导体膜界面的不稳定性等可靠性方面的问题。其实，从来没讨论过使用IGZO的薄膜晶体管中的界面特性的问题。另外，可靠性方面上不稳定的原因不清楚。鉴于该问题，本发明的目的之一在于在使用包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜的薄膜晶体管中得到优良的界面特性而避免水分等杂质的混入。另外，在接触氧化物半导体膜的栅极绝缘层包含氢的情况下，会导致栅极绝缘层中的氢扩散并与氧化物半导体膜中的氧起反应而成为H2O成分。另外，在栅极绝缘层的氧浓度低的情况下，会导致氧化物半导体膜中的氧浓度的降低。鉴于该问题，本发明的目的之一在于提供一种在使用包含铟(In)、镓(Ga)以及锌(Zn)的氧化物半导体膜的薄膜晶体管中沟道形成区域包含多量的氧的结构。
另外，本发明的实施方式之一是：一种半导体装置的制造方法，其中能够不接触空气地连续形成栅极绝缘层、半导体层、源区或漏区、源电极层或漏电极层，上述制造方法包括如下步骤：在绝缘表面上形成栅电极；通过溅射法不接触空气地层叠所述栅电极上的栅极绝缘层及该栅极绝缘层上的半导体层；在所述半导体层上形成源区及漏区；以及在所述源区及漏区上形成金属层，其中，所述半导体层是包含铟、镓以及锌的氧化物半导体层，所述源区及漏区的氧浓度低于所述半导体层的氧浓度，并且所述源区及漏区包含其尺寸为1nm以上10nm以下的晶粒，并且，所述金属层是源电极层及漏电极层。
通过至少连续形成栅极绝缘层及半导体层，能够减轻因为空气中的杂质的尘土混入界面中而导致的缺陷。另外，通过连续形成栅极绝缘层及半导体层，能够得到优良的界面特性而避免水分等杂质的混入。
栅极绝缘层、半导体层、源区及漏区、源电极层及漏电极层可以通过溅射法而形成。
另外，在上述制造方法中，所述源区及漏区是包含铟、镓以及锌的氧化物层，并通过溅射法不接触空气地层叠在所述半导体层上。
如上所述，通过利用溅射法连续成膜，能够提高生产率并使薄膜界面的可靠性稳定。另外，通过在氧气氛中形成栅极绝缘层及半导体层以使它们包含多量的氧，能够减轻元件退化导致的可靠性降低或薄膜晶体管特性向常开启一侧的偏移。
另外，在上述制造方法中，优选对栅极绝缘层表面进行氧自由基处理。因此，在栅极绝缘层与半导体层的界面具有氧浓度的峰值，并且栅极绝缘层的氧浓度具有浓度梯度，该氧浓度越接近栅极绝缘层与半导体层的界面越增高。
通过对栅极绝缘层进行氧自由基处理，将氧自由基引入栅极绝缘层中而使与氧过剩氧化物半导体层间的界面附近的栅极绝缘层包含比块状GI过多的氧。
通过进行氧自由基处理，能够改善栅极绝缘层与氧化物半导体层的界面附近，而形成具有氧过剩区域的栅极绝缘层。
具有氧过剩区域的栅极绝缘层和氧过剩氧化物半导体层很好搭配，从而能够得到优良的界面特性。
另外，优选进行连续成膜，以层叠具有氧过剩区域的栅极绝缘层和氧过剩氧化物半导体层。
既可利用包含氧的气体通过等离子体产生装置供给氧自由基，又可通过臭氧产生装置供给氧自由基。通过将所供给的氧自由基或氧照射到薄膜，能够对薄膜进行表面改质。
另外，也可以进行氩和氧的自由基处理，而不局限于氧自由基处理。氩和氧的自由基处理是指通过引入氩气和氧气而产生等离子体以对薄膜进行表面改质的处理。
通过施加电场而产生放电等离子体的反应空间中的Ar原子(Ar)被放电等离子体中的电子(e)激发或电离而成为氩自由基(Ar*)、氩离子(Ar+)或电子(e)。氩自由基(Ar*)处于能量高的准稳定状态，并与其周围的同种或异种原子起反应而使该原子激发或电离以回到稳定状态时像雪崩那样起反应。此时，若在其周围存在着氧，则使氧原子(O)激发或电离而成为氧自由基(O*)、氧离子(O+)或氧(O)。该氧自由基(O*)与被处理物的薄膜表面的材料起反应来进行表面改质，并且与表面上的有机物起反应来去除有机物，以进行等离子体处理。另外，与反应性气体的自由基相比，惰性气体的自由基在长时间维持准稳定状态，从而通常使用惰性气体以产生等离子体。
另外，最优选地是，利用硅靶材通过引入Ar气体和氧气的溅射法形成包含多量的氧的绝缘层作为栅极绝缘层。另一方面，在通过利用TEOS气体等的等离子体CVD法(PCVD法)形成栅极绝缘层的情况下，若栅极绝缘层包含的氢与氧化物半导体层的氧起反应则容易形成H2O或OH而成为载流子扼杀剂的阻碍原因，这会导致可靠性的退化。就是说，在通过PCVD法形成包含氢的绝缘膜作为栅极绝缘层的情况下，栅极绝缘层的氢有时会与氧过剩氧化物半导体层的氧起反应，从而这不是优选的。因此，关于栅极绝缘层的氢浓度，优选将通过SIMS(二次离子质谱)分析而得到的浓度峰值设定为2×1019cm-3以下。另外，图3示出对氧浓度低的栅极绝缘层进行氧自由基处理的比较例，但是在此情况下会导致氧过剩氧化物半导体层的氧的吸收，从而这不是优选的。
因此，如图1A所示的氧浓度分布那样，通过对栅极绝缘层一侧的界面进行氧自由基处理而掺杂氧，然后形成IGZO膜后进行热处理(200℃至600℃)。图1A是热处理前的栅极绝缘层与半导体层的界面附近的氧浓度的示意图。另外，图1B是热处理后的栅极绝缘层与半导体层的界面附近的氧浓度的示意图。
通过进行热处理而将图1A所示的状态改变为图1B所示的状态，起到将栅极绝缘层中的过多的氧漂移到IGZO膜一侧并防止将IGZO膜的氧漂移到GI一侧的效果。通过对栅极绝缘层表面进行氧自由基处理，能够实现界面的稳定化。通过明确可靠性方面的不稳定的原因之一在于栅极绝缘层与IGZO膜的界面，而对栅极绝缘层进行改质处理而不对IGZO膜进行改质处理，然后进行热处理，以实现可靠性的稳定化。
另外，也可以在对栅极绝缘层表面进行等离子体处理而使它SiN化后进行氧自由基处理，以减少扩散到IGZO膜中的栅极绝缘层所包含的氢。作为使表面SiN化的等离子体处理，可以举出如下方法：通过微波得到等离子体的激发而利用氮自由基(有时包含NH自由基)使栅极绝缘层表面氮化的方法；在氮气氛中进行反溅射(reversesputtering)的方法；等等。另外，图2示出在使表面SiN化后进行了氧自由基处理的栅极绝缘层与半导体层的界面附近的氧浓度的示意图。
注意，图1至图3只是用来简单地描述本发明的实施方式之一的概念的示意图，当然对其没有特别的限制。
在对栅极绝缘层进行氧自由基处理的情况下，本发明的实施方式之一是：一种薄膜晶体管，包括：栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的氧化物半导体层；氧化物半导体层上的包含其尺寸为1nm以上10nm以下的晶粒的源区及漏区；源区及漏区上的源电极层及漏电极层，其中在栅极绝缘层与氧化物半导体层的界面具有氧浓度的峰值，并且栅极绝缘层的氧浓度具有浓度梯度，该氧浓度越接近栅极绝缘层与氧化物半导体层的界面越增高。
另外，在对栅极绝缘层进行氧自由基处理的情况下，本发明的实施方式之一是：一种薄膜晶体管，包括：栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的氧化物半导体层；氧化物半导体层上的包含其尺寸为1nm以上10nm以下的晶粒的源区及漏区；源区及漏区上的源电极层及漏电极层，其中在栅极绝缘层与氧化物半导体层的界面具有氧浓度的峰值，并且栅极绝缘层及氧化物半导体层的氧浓度具有浓度梯度，该氧浓度越接近栅极绝缘层与氧化物半导体层的界面越增高。
在上述结构中，氧化物半导体层的氧浓度高于包含其尺寸为1nm以上10nm以下的晶粒的源区及漏区的氧浓度。通过使用氧过剩氧化物半导体层作为氧化物半导体层，并使用氧缺少氧化物半导体层作为包含其尺寸为1nm以上10nm以下的晶粒的源区及漏区，可以使源区及漏区的载流子浓度高于氧化物半导体层。
另外，优选使用钛膜作为源电极层和漏电极层。例如，当使用钛膜、铝膜、钛膜的叠层时，电阻低且在铝膜中不容易产生小丘。
根据本发明的实施方式之一，可以得到一种光电流少，寄生电容小并且开关比高的薄膜晶体管，而可以制造具有良好的动态特性的薄膜晶体管。所以，可以提供具有高电特性且可靠性高的薄膜晶体管的半导体装置。
附图说明
图1A和1B是热处理前后的栅极绝缘层与半导体层的界面附近的氧浓度的示意图；
图2A和2B是被氮化的栅极绝缘层与半导体层的界面附近的氧浓度的示意图；
图3是栅极绝缘层与半导体层的界面附近的氧浓度的示意图(比较例)；
图4是说明本发明的实施方式之一的半导体装置的图；
图5A至5D是说明本发明的实施方式之一的半导体装置的图；
图6A和6B是说明本发明的实施方式之一的半导体装置的图；
图7A至7G是说明本发明的实施方式之一的半导体装置的制造方法的图；
图8A至8D是说明本发明的实施方式之一的半导体装置的制造方法的图；
图9A和9B是说明本发明的实施方式之一的半导体装置的图；
图10A和10B是说明本发明的实施方式之一的半导体装置的图；
图11A和11B是说明本发明的实施方式之一的半导体装置的图；
图12是说明本发明的实施方式之一的半导体装置的图；
图13A和13B是说明本发明的实施方式之一的半导体装置的图；
图14A至14D是说明本发明的实施方式之一的半导体装置的制造方法的图；
图15是说明本发明的实施方式之一的半导体装置的图；
图16A和16B是说明半导体装置的框图的图；
图17是说明信号线驱动电路的结构的图；
图18是说明信号线驱动电路的工作的时序图；
图19是说明信号线驱动电路的工作的时序图；
图20是说明移位寄存器的结构的图；
图21是说明图20所示的触发器的连接结构的图；
图22是多室制造装置的俯视示意图；
图23A和23B是说明本发明的实施方式之一的半导体装置的图；
图24A至24C是说明本发明的实施方式之一的半导体装置的图；
图25是说明本发明的实施方式之一的半导体装置的图；
图26A和26B是说明本发明的实施方式之一的半导体装置的图；
图27是说明本发明的实施方式之一的半导体装置的图；
图28A至28C是说明本发明的实施方式之一的半导体装置的图；
图29A和29B是说明本发明的实施方式之一的半导体装置的图；
图30是说明本发明的实施方式之一的半导体装置的图；
图31A和31B是说明电子纸的使用方式的例子的图；
图32是示出电子书籍的一个例子的外观图；
图33A和33B是示出电视装置及数码相框的例子的外观图；
图34A和34B是示出游戏机的例子的外观图；
图35是示出移动电话的一个例子的外观图；
图36是说明本发明的实施方式之一的半导体装置的图；
图37是说明本发明的实施方式之一的半导体装置的图；
图38是示出XRD测定的结果的图；
图39是示出氧过多条件下的样品1的截面TEM图像(放大率为50万倍)的图；
图40是示出氧缺少条件下的样品2的截面TEM图像(放大率为50万倍)的图；
图41是示出在氧过多条件下还进行了热处理的样品3的截面TEM图像(放大率为50万倍)的图；
图42是示出在氧缺少条件下还进行了热处理的样品4的截面TEM图像(放大率为50万倍)的图；
图43是示出氧缺少条件下的样品2的截面TEM图像(放大率为800万倍)的图；
图44是示出氧缺少条件下的样品4的截面TEM图像(放大率为800万倍)的图；
图45是示出氧过多条件下的样品1的截面TEM图像(放大率为200万倍)的图；
图46是示出在氧过多条件下还进行了热处理的样品3的截面TEM图像(放大率为200万倍)的图；
图47是示出氧过多条件下的样品1的截面TEM图像(放大率为800万倍)的图；
图48是示出在氧过多条件下还进行了热处理的样品3的截面TEM图像(放大率为800万倍)的图；
图49是示出进行了700℃的温度下的热处理的样品的截面TEM图像(放大率为50万倍)的图；
图50是示出进行了700℃的温度下的热处理的样品的STEM图像(放大率为600万倍)的图。
本发明的选择图为图4
具体实施方式
下面，参照附图对本发明的实施方式进行详细说明。但是，本发明不局限于以下的说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是，其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在以下说明的本发明的结构中，不同附图中使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。
实施方式1
在本实施方式中，使用图5A至8D对薄膜晶体管及其制造工序进行说明。
在图5A至5D及图6A和6B中示出本实施方式的底栅结构的薄膜晶体管170a、170b、以及170c。图5A为平面图，图5B是沿着图5A中的线A1-A2的截面图。图5C为平面图，图5D是沿着图5C中的线B1-B2的截面图。图6A为平面图，图6B是沿着图6A中的线C1-C2的截面图。
在图5A至5D中，设置有在衬底100上具有栅电极层101、栅极绝缘层102、半导体层103、源区或漏区104a、104b、源电极层或漏电极层105a、105b的薄膜晶体管170a。
对栅极绝缘层102的表面进行氧自由基处理。因此，在栅极绝缘层102与半导体层103的界面具有氧浓度的峰值，并且栅极绝缘层102的氧浓度具有浓度梯度，该氧浓度越接近栅极绝缘层102与半导体层103的界面越增高。
使用包含In、Ga以及Zn的氧过剩氧化物半导体层作为半导体层103，并且在源电极层或漏电极层105a及105b与IGZO半导体层的半导体层103间有意设置由氧缺少氧化物半导体层构成的源区或漏区104a及104b，以实现欧姆接触。另外，作为半导体层103、源区或漏区104a及104b，也可以使用钨、钼、钛、镍、铝代替In、Ga以及Zn中的任何一个。
作为源区或漏区104a及104b，使用包含In、Ga以及Zn且包含晶粒的氧缺少氧化物半导体膜。
设定沟道用IGZO的载流子浓度范围，以不使薄膜晶体管处于常开启状态。因此，通过将具有上述载流子浓度范围的IGZO膜用作半导体层的沟道，能够获得可靠性高的薄膜晶体管。
另外，源区或漏区也可以具有叠层结构。在层叠源区及漏区的情况下，只要将载流子浓度范围设定为载流子浓度向源电极层及漏电极层一侧增高，即可。通过使源区及漏区包含杂质元素，能够形成载流子浓度高的源区及漏区。
图5A、5B的薄膜晶体管170a是使用不同掩模对源区或漏区104a、104b与源电极层或漏电极层105a、105b进行蚀刻加工的例子，源区或漏区104a、104b与源电极层或漏电极层105a、105b的形状不同。
图5C、5D的薄膜晶体管170b是使用相同掩模对源区或漏区104a、104b与源电极层或漏电极层105a、105b进行蚀刻加工的例子，源区或漏区104a、104b与源电极层或漏电极层105a、105b的形状相同。
另外，图5A、5B、5C、5D的薄膜晶体管170a、170b是在半导体层103上，源电极层或漏电极层105a、105b的端部与源区或漏区104a、104b的端部不一致，而露出有源区或漏区104a、104b的一部分的例子。
另一方面，图6A、6B的薄膜晶体管170c是使用相同掩模对半导体层103和源区或漏区104a、104b进行蚀刻加工的例子，从而半导体层103与源区或漏区104a、104b的端部一致。另外，图6A、6B的薄膜晶体管170c是在半导体层103上，源电极层或漏电极层105a、105b的端部与源区或漏区104a、104b的端部也一致的例子。
此外，图15示出源电极层或漏电极层为叠层结构的薄膜晶体管171d。薄膜晶体管171d包括源电极层或漏电极层105a1、105a2、105a3的叠层、以及源电极层或漏电极层105b1、105b2、105b3的叠层。例如，可以使用钛膜作为源电极层或漏电极层105a1、105b1，使用铝膜作为105a2、105b2，并使用钛膜作为105a3、105b3。
在薄膜晶体管171d中，将源电极层或漏电极层105a1、105b1用作蚀刻停止层，利用湿蚀刻形成源电极层或漏电极层105a2、105a3、105b2、105b3。使用与上述湿蚀刻相同的掩模，利用干蚀刻形成源电极层或漏电极层105a1、105b1、源区或漏区104a、104b、半导体层103。
因此，源电极层或漏电极层105a1与源区或漏区104a的端部、源电极层或漏电极层105b1与源区或漏区104b的端部分别一致，并且与源电极层105a1、105b1相比，源电极层或漏电极层105a2、105a3、源电极层或漏电极层105b2、105b3的端部缩退。
由此，当用于源电极层和漏电极层的导电膜、以及源区或漏区和半导体层在蚀刻工序中选择比低时，层叠用作蚀刻停止层的导电膜并在其他的蚀刻条件下进行多次蚀刻工序即可。
图4示出薄膜晶体管170d的例子，其中栅电极层101大于半导体层103、源区或漏区104a及104b、源电极层或漏电极层105a及105b，并且在栅电极层101上形成有半导体层103、源区或漏区104a及104b、源电极层或漏电极层105a及105b。另外，在薄膜晶体管170d上形成有绝缘膜107a及107b作为保护膜。
使用图7A至7G说明图5A、5B的薄膜晶体管170a的制造方法。
在衬底100上形成栅电极层101、栅极绝缘层102、以及半导体膜111(参照图7A)。衬底100除了可以使用通过熔化方法或浮法(floatmethod)制造的无碱玻璃衬底如钡硼硅酸盐玻璃、硼硅酸铝玻璃、或铝硅酸盐玻璃等、及陶瓷衬底之外,还可以使用具有可承受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底的表面上设置绝缘膜的衬底。衬底100的尺寸可以采用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或2850mm×3050mm等。
另外，还可以在衬底100上形成绝缘膜作为基底膜。至于基底膜，可以利用溅射法等由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层来形成即可。
栅电极层101使用钛、钼、铬、钽、钨、铝等的金属材料或其合金材料形成。栅电极层101可以通过利用溅射法或真空蒸镀法在衬底100上形成导电膜，并在该导电膜上利用光刻技术或喷墨法形成掩模，并使用该掩模对导电膜进行蚀刻而形成。另外，可以利用喷墨法喷射银、金、铜等的导电纳米膏并进行焙烧来形成栅电极层101。另外，作为用来提高栅电极层101的黏附性以及防止向衬底或基底膜的扩散的阻挡层金属，可以将上述金属材料的氮化物膜设置在衬底100和栅电极层101之间。另外，栅电极层101可以是单层结构或叠层结构，例如可以从衬底100一侧使用钼膜和铝膜的叠层、钼膜和铝和钕的合金膜的叠层、钛膜和铝膜的叠层、钛膜、铝膜以及钛膜的叠层等。
注意，因为在栅电极层101上形成半导体膜或布线，为了防止断裂优选对其进行加工以使其端部形成为锥形。
栅极绝缘层102以及半导体膜111可以在不暴露于空气的条件下连续地形成。当连续地形成时，可以在不被空气成分或悬浮于空气中的杂质元素污染的状态下形成各个叠层界面。
在有源矩阵型的显示装置中，构成电路的薄膜晶体管的电特性重要，显示装置的性能取决于该电特性。尤其是，在薄膜晶体管的电特性之中阈值电压(Vth)重要。即使在场效应迁移率高的情况下，当阈值电压值高、或阈值电压值为负时，作为电路的控制也很困难。在薄膜晶体管的阈值电压值高并且阈值电压的绝对值大的情况下，驱动电压低的情况下薄膜晶体管不能起到开关功能，有可能成为负载。另外，当阈值电压值为负时，即使在栅极电压为0V的情况下，在源电极和漏电极之间也有电流产生，容易变成所谓的常开启状态。
在采用n沟道型的薄膜晶体管的情况下，优选的是，只有对栅电压施加正的电压才形成沟道，而产生漏极电流的晶体管。只有提高驱动电压才形成沟道的晶体管、或即使在负的电压状态下也能形成沟道而产生漏极电流的晶体管不适合于用于电路的薄膜晶体管。
所以，优选的是，以使用含有In、Ga、以及Zn的氧化物半导体膜的薄膜晶体管的栅极电压尽可能地近于0V的正的阈值电压形成沟道。
氧化物半导体层的界面，即氧化物半导体层和栅极绝缘层的界面对薄膜晶体管的阈值电压值产生大的影响。
从而，通过在清洁的状态下形成这些界面，可以提高薄膜晶体管的电特性并防止制造工序的复杂化，而实现具备量产性和高性能的双方的薄膜晶体管。
尤其是，当在氧化物半导体层和栅极绝缘层之间的界面中存在有空气中的水分时，这会导致薄膜晶体管的电特性的恶化、阈值电压的不均匀、容易成为常开启等。通过连续形成氧化物半导体层和栅极绝缘层，可以去除这些氢化合物。
另外，栅极绝缘层102表面进行氧自由基处理，以将栅极绝缘层102表面改质为氧过剩区域。
作为对栅极绝缘层102表面的氧自由基处理，可以进行反溅射处理等的等离子体处理。反溅射处理是指不对靶材一侧施加电压，在氧或氧及氩气氛中对衬底一侧施加电压而形成等离子体以对衬底表面进行改质处理的等离子体处理方法。另外，也可以对栅极绝缘层进行氮化处理，只要在氮气氛中进行反溅射处理等的等离子体处理，即可。
因此，通过利用氧自由基对栅极绝缘层102表面进行改质，并在减压下使用溅射法不暴露于空气并连续地形成栅极绝缘层102和半导体膜111，可以实现具有良好的界面、漏电流低、并电流驱动能力高的薄膜晶体管。
另外，优选在氧气氛下(或氧90％以上、稀有气体(氩、氦等)10％以下)形成栅极绝缘层102和为包含In、Ga、及Zn的氧化物半导体膜的半导体膜111。
如上所述通过使用溅射法连续地形成膜，提高生产性并薄膜界面的可靠性稳定。另外，通过在氧气氛下形成栅极绝缘层和半导体层并使其包含多的氧，可以减轻因恶化而导致的可靠性的降低且薄膜晶体管的常开启。
栅极绝缘层102可以通过溅射法并使用氧化硅膜、氮化硅膜、氧氮化硅膜、或者氮氧化硅膜来形成。图6A、6B所示的薄膜晶体管170c是层叠栅极绝缘层102的例子。
栅极绝缘层102可以通过依次层叠氮化硅膜或氮氧化硅膜以及氧化硅膜或氧氮化硅膜来形成。注意，可以不使栅极绝缘层具有两层结构，而从衬底一侧依次层叠氮化硅膜或氮氧化硅膜、氧化硅膜或氧氮化硅膜、氮化硅膜或氮氧化硅膜的三层来形成栅极绝缘层。此外，可以使用氧化硅膜、氮化硅膜、氧氮化硅膜、或者氮氧化硅膜的单层来形成栅极绝缘层。
此外，也可以通过溅射法在栅电极层101上形成氮化硅膜并通过溅射法在氮化硅膜上层叠氧化硅膜作为栅极绝缘层102。
在此，氧氮化硅膜是指在其组成中氧含量多于氮含量的。此外，氮氧化硅膜是指在其组成中氮含量多于氧含量的。
此外，作为栅极绝缘层102，也可以使用铝、钇或铪的氧化物、氮化物、氧氮化物、氮氧化物中的一种或者包含至少其中两种以上的化合物的化合物。
此外，也可以使栅极绝缘层102包含氯、氟等卤素。将栅极绝缘层102中的卤素的浓度设定为在浓度峰值上为1×1015atoms/cm3以上且1×1020atoms/cm3以下即可。
在本实施方式中，使用Si单晶靶材并使用氩气和氧气通过溅射形成栅极绝缘层102，以尽量减少栅极绝缘层102中的氢。防止该栅极绝缘层102中的氢扩散并与半导体膜111中的过剩的氧起反应而成为H2O成分是极为重要的。通过连续成膜而避免水分附着于栅极绝缘层102与半导体膜111的界面也是重要的。因此，优选地是，通过利用低温泵等对处理室内进行真空排气，而在极限压力为1×10-7至1×10-10Torr(大约1×10-5Pa至1×10-8Pa)的超高真空区域，即所谓的UHV区域中进行溅射。另外，当不使栅极绝缘层102与半导体膜111的界面接触空气地连续层叠时，对栅极绝缘层102的表面进行氧自由基处理以使其表面变成氧过剩区域是在形成氧供给源的方面上有效的，该氧供给源用来当在之后步骤中进行用来提高可靠性的热处理时将半导体膜111界面改质。
另外，通过对栅极绝缘层102进行氧自由基处理以形成氧过剩区域，将半导体膜111的表面的氧浓度设定为高于栅极绝缘层102内部的氧浓度。与没进行氧自由基处理的情况相比，进行了氧自由基处理的情况下的栅极绝缘层102与半导体膜111的界面的氧浓度变高。
若对栅极绝缘层102进行氧自由基处理后层叠半导体膜111，并且进行热处理，则半导体膜111的栅极绝缘层102一侧的氧浓度也变高。
形成包含In、Ga及Zn的氧化物半导体膜作为半导体膜111。例如，使用溅射法形成厚度是50nm的含有In、Ga及Zn的氧化物半导体膜作为半导体膜111。作为具体条件例，举出：可以使用直径是8英寸的包含In、Ga及Zn的氧化物半导体靶材，将衬底和靶材之间的距离设定为170mm，将压力设定为0.4Pa，将直流(DC)电源设定为0.5kW，并且在氩或氧气氛下形成膜。另外，当使用脉冲直流(DC)时，可以减少碎屑，并且膜厚分布也均匀，所以这是优选的。
可以使用包含In、Ga以及Zn的氧化物半导体靶材在稀有气体气氛中或氧气氛中形成半导体膜111。这里，为了使IGZO膜尽量包含多量的氧，通过使用包含In、Ga以及Zn的氧化物半导体作为靶材在只有氧的气氛中或在氧为90％以上且氩为10％以下的气氛中进行脉冲DC溅射法的溅射，形成氧过剩的IGZO膜。
如上所述，不接触空气地连续形成氧过剩的栅极绝缘层102和氧过剩的半导体膜111，由于它们都是氧过剩的膜而能够使其界面状态稳定，提高TFT的可靠性。在形成IGZO膜之前衬底接触空气的情况下，水分等附着，而影响到界面状态，这会导致阈值不均匀、电特性退化、成为常开启TFT等。水分是氢化合物，从而通过不接触空气地连续成膜，可以防止界面上存在着氢化合物。因此，通过连续成膜，能够降低阈值的不均匀性，防止电特性的退化，减少TFT向常开启一侧的偏移，优选避免TFT向常开启一侧的偏移。
接着，使用113并通过蚀刻来加工半导体膜111，而形成半导体层112(参照图7B)。通过光刻技术或液滴喷射法形成掩模113，并且使用该掩模113对半导体膜111进行蚀刻，来可以形成半导体层112。
通过将半导体层112的端部蚀刻为锥形，可以防止因水平差形状导致的布线的破裂。
接着，在栅极绝缘层102、半导体层112上形成包含In、Ga以及Zn的氧缺少氧化物半导体膜的半导体膜114(参照图7C)。在半导体膜114上形成掩模116。通过光刻技术或喷墨法形成掩模116。使用掩模116对半导体膜114进行蚀刻来进行加工，而形成半导体膜115(参照图7D)。将半导体膜115的厚度设定为2nm至100nm(优选的是20nm至50nm)即可。半导体膜114优选在稀有气体(优选的是氩)气氛下形成。
另外，可以将如柠檬酸或草酸等的有机酸用作蚀刻剂，来进行半导体膜111或半导体膜115等的IGZO半导体膜的蚀刻。例如，对于50nm的半导体膜111，可以使用ITO-07N(日本关东化学株式会社)进行150秒的蚀刻加工。
在半导体膜115上形成导电膜117(参照图7E)。
优选使用铝、铜或添加有硅、钛、钕、钪、钼等耐热性提高元素或小丘防止元素的铝合金的单层或者叠层形成导电膜117。另外，也可以采用如下叠层结构：使用钛、钽、钼、钨或这些元素的氮化物形成接触于具有n型导电类型的半导体膜一侧的膜，并且在其上形成铝或铝合金。进而，也可以采用使用钛、钽、钼、钨或这些元素的氮化物夹住铝或铝合金的上面及下面的结构。在此，作为导电膜117，使用钛膜、铝膜及钛膜的叠层导电膜。
当使用钛膜、铝膜及钛膜的叠层时，电阻低且在铝膜中不容易产生小丘。
通过溅射法、真空蒸镀法形成导电膜117。另外，也可以通过使用银、金、铜等的导电纳米膏，并利用丝网印刷法、喷墨法等来进行喷射并焙烧来形成导电膜117。
接着，在导电膜117上形成掩模118。通过使用掩模118对导电膜117进行蚀刻和分离，来形成源电极层或漏电极层105a、105b(参照图7F)。因为当如本实施方式的图7A至7G所示对导电膜117进行湿蚀刻时，导电膜117被各向同性地蚀刻，所以源电极层或漏电极层105a、105b的端部与掩模118的端部不一致而缩退。接着，使用掩模118对具有n型导电类型的半导体膜115进行蚀刻，来形成源区或漏区104a、104b(参照图7G)。注意，根据蚀刻条件，在半导体膜115的蚀刻工序中，半导体层112的露出区域的一部分也被蚀刻，而成为半导体层103。因此，源区或漏区104a、104b之间的半导体层103的沟道区域如图7G所示那样成为膜厚薄的区域。IGZO半导体层的半导体层103中，其膜厚薄的区域的厚度为2nm以上200nm以下，优选为20nm以上150nm以下。
源电极层或漏电极层105a、105b的端部和源区或漏区104a、104b的端部不一致而离开，在源电极层或漏电极层105a、105b的端部的外侧形成有源区或漏区104a、104b的端部。
然后，去除掩模118。通过上述工序，可以形成薄膜晶体管170a。
接着，图8A至8D表示图5C、5D所示的薄膜晶体管170b的制造工序。
图8A表示在图7B的工序中去除掩模113的状态。在半导体层112上依次层叠半导体膜114和导电膜121(参照图8B)。在此情况下，可以通过溅射法不暴露于空气并连续地形成半导体膜114和导电膜121。
在半导体膜114和导电膜121上形成掩模122，并且使用掩模122对导电膜121进行湿蚀刻而加工，而形成源电极层或漏电极层105a、105b(参照图8C)。
接着，对半导体膜114进行干蚀刻而加工，来形成源区或漏区104a、104b(参照图8D)。在相同的工序中，半导体层112的一部分也被蚀刻，而成为半导体层103。如图8A至8D所示，当作为用来形成源区或漏区104a、104b的蚀刻和用来形成源电极层或漏电极层105a、105b的蚀刻使用相同掩模时，可以减少掩模数目，因此可以实现工序的简略化和低成本化。
与薄膜晶体管170d同样，也可以在薄膜晶体管170a、170b以及170c上形成绝缘膜作为保护膜。保护膜可以与栅极绝缘层同样地形成。保护膜是用来防止浮游在空气中的有机物、金属物、水蒸气等的污染杂质的侵入的，优选地是致密的膜。例如，作为保护膜，在薄膜晶体管170a、170b、170c以及170d上形成氧化膜(氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜)与氮化膜(氮化硅膜、氮氧化硅膜、氮化铝膜、氮氧化铝膜)的叠层。氧化硅膜可以通过使用硅靶材在氮及氩气氛中的DC溅射法而形成，氮化铝膜和氧氮化铝膜可以通过使用氮化铝靶材的RF溅射法而形成，并且氧化铝膜可以通过使用氧化铝靶材的RF溅射法而形成。另外，也可以在形成保护膜前进行真空焙烧。
另外，优选在形成半导体层103及源区或漏区104a及104b等的氧化物半导体膜之后对它们进行加热处理。只要是成膜后的工序，就可以在任何工序中进行加热处理，例如可以在刚成膜之后，在形成导电膜117之后，或者在形成保护膜之后等进行加热处理。另外，也可以以另一加热处理兼作上述加热处理。加热温度可以为200℃以上600℃以下，优选为300℃以上500℃以下。如图6A和6B所示，在通过连续形成半导体层103、源区或漏区104a及104b的情况下，也可以在层叠它们之后进行加热处理。也可以对半导体层103、源区或漏区104a及104b分别以不同的步骤进行加热处理。
通过源电极层或漏电极层105a、105b的端部和源区或漏区104a、104b的端部不一致而成为离开的形状，源电极层或漏电极层105a、105b的端部离开，而可以防止源电极层或漏电极层105a、105b之间的漏电流、短路。因此，可以制造可靠性高且耐压高的薄膜晶体管。
另外，也可以如图6A、6B的薄膜晶体管170c那样采用使源区或漏区104a、104b的端部和源电极及漏电极的端部一致的形状。当使用干蚀刻进行用于形成源电极层或漏电极层105a、105b的蚀刻及用于形成源区或漏区104a、104b的蚀刻时，可以形成为如图6A、6B的薄膜晶体管171c那样的形状。另外，通过以源电极及漏电极为掩模对具有n型导电类型的半导体膜115进行蚀刻而形成源区或漏区104a、104b，也可以形成为如图6A、6B的薄膜晶体管170c那样的形状。
在本实施方式中，通过作为薄膜晶体管采用栅电极层、栅极绝缘层、半导体层(包含In、Ga以及Zn的氧过剩氧化物半导体层)、源区或漏区(包含In、Ga以及Zn的氧缺少氧化物半导体层)、源电极层和漏电极层的叠层结构，并对栅极绝缘层表面进行氧自由基处理而进行改质，能够在半导体层的厚度薄的情况下抑制寄生电容。即使厚度薄，也因为相对于栅极绝缘层的比例充分而能够十分抑制寄生电容。
根据本实施方式可以得到光电流少、寄生电容小、开关比高的薄膜晶体管，而可以制造具有良好的工作特性的薄膜晶体管。因此，可以提供具有电特性高并可靠性高的薄膜晶体管的半导体装置。
实施方式2
本实施方式是多栅结构的薄膜晶体管的例子。从而，除了栅电极层以外可以与实施方式1同样，因此省略与实施方式1相同的部分、具有与实施方式1同样的功能的部分及工序的重复说明。
在本实施方式中，使用图9A和9B至图11A和11B说明用于半导体装置的薄膜晶体管。
图9A是表示薄膜晶体管171a的平面图，而图9B相当于沿线E1-E2的薄膜晶体管171a的截面图。
如图9A、9B所示，在衬底150上设置有包括栅电极层151a、151b、栅极绝缘层152、半导体层153a、153b、源区或漏区154a、154b、154c、源电极层或漏电极层155a、155b的多栅结构的薄膜晶体管171a。
半导体层153a、153b是包含In、Ga及Zn的氧过剩氧化物半导体层，而源区或漏区154a、154b、154c是包含In、Ga及Zn的氧缺少氧化物半导体层。源区或漏区154a、154b、154c的载流子浓度高于半导体层153a、153b的载流子浓度。
具有氧过剩区域的栅极绝缘层152与氧过剩氧化物半导体层的半导体层153a、153b的搭配良好，从而能够得到良好的界面特性。
在形成栅极绝缘层152之后，对栅极绝缘层152表面进行氧自由基处理以形成氧过剩区域。另外，栅极绝缘层152及半导体层153a、153b是连续成膜的。
源区及漏区154a、154b及154c的氧缺少氧化物半导体层包含其尺寸为1nm以上10nm以下的晶粒，其载流子浓度高于半导体层153a及153b。
半导体层153a的一侧和半导体层153b的一侧隔着源区或漏区154c而彼此电连接，并且半导体层153a的另一侧隔着源区或漏区154a电连接到源电极层或漏电极层155a，半导体层153b的另一侧隔着源区或漏区154b电连接到源电极层或漏电极层155b。
图10A及10B表示另一结构的多栅结构的薄膜晶体管171b。图10A是表示薄膜晶体管171b的平面图，而图10B相当于沿图10A中的线F1-F2的薄膜晶体管171b的截面图。图10A及10B的薄膜晶体管171b中，在源区或漏区154c上设置使用与源电极层或漏电极层155a、155b相同工序形成的布线层156，并且半导体层153a和半导体层153b通过源区或漏区154c和布线层156电连接。
图11A及11B表示另一结构的多栅结构的薄膜晶体管171c。图11A是表示薄膜晶体管171c的平面图，而图11B相当于沿图11A中的线G1-G2的薄膜晶体管171c的截面图。图11A及11B中的薄膜晶体管171c是形成半导体层153a和半导体层153b作为连续的一层半导体层153的例子。半导体层153设置得隔着栅极绝缘层152跨越栅电极层151a、151b。
如上所述，在多栅结构的薄膜晶体管中，既可以连续地设置形成在各栅电极层上的半导体层，又可以隔着源区或漏区及布线层等电连接多个半导体层地设置此。
多栅结构的薄膜晶体管的截止电流少，因此包括这种薄膜晶体管的半导体装置可以赋予高电特性及高可靠性。
在本实施方式中，作为多栅极结构示出具有两个栅电极层的双栅极结构的例子，但是本发明也可以应用于具有更多栅电极层的三栅极结构等。
在本实施方式中，通过作为薄膜晶体管采用栅电极层、栅极绝缘层、半导体层(氧过剩氧化物半导体层)、源区或漏区(氧缺少氧化物半导体层)、源电极层和漏电极层的叠层结构，并使用在氧缺少氧化物半导体层中含有晶粒的载流子浓度高的源区或漏区，能够在半导体层的厚度薄的情况下抑制寄生电容。即使厚度薄，也因为相对于栅极绝缘层的比例充分而能够十分抑制寄生电容。
根据本实施方式可以得到光电流少、寄生电容小、开关比高的薄膜晶体管，而可以制造具有良好的工作特性的薄膜晶体管。因此，可以提供具有电特性高并可靠性高的薄膜晶体管的半导体装置。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式3
本实施方式是在薄膜晶体管中设置多层结构的源区或漏区的例子。从而，其他工序可以与实施方式1或实施方式2同样的进行，因此省略与实施方式1或实施方式2相同的部分、具有同样的功能的部分及工序的重复说明。
在本实施方式中，使用图12说明用于半导体装置的薄膜晶体管173。
如图12所示，在衬底100上设置有包括栅电极层101、半导体层103、第二源区或漏区的源区或漏区106a、106b、第一源区或漏区的源区或漏区104a、104b、源电极层或漏电极层105a、105b的薄膜晶体管173。
在本实施方式的薄膜晶体管173中，在源区或漏区104a、104b与源电极层或漏电极层105a、105b之间分别设置有源区或漏区106a、106b作为第二源区或漏区。
半导体层103是包含In、Ga及Zn的氧过剩氧化物半导体层，源区或漏区104a、104b、106a、106b是包含In、Ga及Zn的氧缺少氧化物半导体层。
设置在源区或漏区104a、104b与源电极层或漏电极层105a、105b之间的源区或漏区106a、106b包含杂质元素。
作为源区或漏区106a、106b所包含的杂质元素，例如可以使用铟、镓、锌、镁、铝、钛、铁、锡、钙、钪、钇、锆、铪、硼、铊、锗、铅等。通过使源区或漏区包含这些杂质元素(如镁、铝、钛等)，能够起到氧阻挡效果等，并且能够通过成膜后的加热处理等而将半导体层的氧浓度设定为最佳范围。在本实施方式中，作为源区或漏区106a、106b，使用包含钛的包含In、Ga以及Zn的氧缺少氧化物半导体层。
通过设置包含钛的氧缺少氧化物半导体层作为源区或漏区106a、106b，能够在源区或漏区106a、106b上直接形成铝膜并在其上形成钛膜作为源电极层及漏电极层。
具有多层源区或漏区的薄膜晶体管能够进行更高速度的工作，因此包括这种薄膜晶体管的半导体装置可以赋予高电特性及高可靠性。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式4
本实施方式是与实施方式1中的薄膜晶体管的形状及制造方法的一部分不同的例子。从而，除此以外的结构可以与实施方式1同样，因此省略与实施方式1相同的部分、具有与实施方式1同样的功能的部分及工序的重复说明。
在本实施方式中，使用图13A至图14D说明用于显示装置的薄膜晶体管174及其制造工序。图13A相当于薄膜晶体管174的平面图，而图13B及图14A至14D相当于沿图13A中的线D1-D2的薄膜晶体管及其制造工序的截面图。
如图13A、13B所示，在衬底100上设置有包括栅电极层101、半导体层103、源区或漏区104a、104b、源电极层或漏电极层105a、105b的薄膜晶体管174。
半导体层103是包含In、Ga及Zn的氧过剩氧化物半导体层，源区或漏区104a、104b是包含In、Ga及Zn的氧缺少氧化物半导体层。源区或漏区104a、104b的载流子浓度比半导体层103高。
在形成栅极绝缘层102之后，对栅极绝缘层102表面进行氧自由基处理以形成氧过剩区域。另外，栅极绝缘层102及半导体层103是连续成膜的。
具有氧过剩区域的栅极绝缘层102与氧过剩氧化物半导体层的半导体层103的搭配良好，从而能够得到良好的界面特性。
源区及漏区104a、104b的氧缺少氧化物半导体层包含其尺寸为1nm以上10nm以下的晶粒，其载流子浓度高于半导体层103。
半导体层103隔着源区或漏区104a电连接到源电极层或漏电极层105a，并且隔着源区或漏区104b电连接到源电极层或漏电极层105b。
使用图14A至14D说明薄膜晶体管174的制造工序。在衬底100上形成栅电极层101。接着，在栅电极层101上形成栅极绝缘层102，并对栅极绝缘层102表面进行氧自由基处理，然后依次形成包含In、Ga及Zn的氧过剩氧化物半导体膜的半导体膜131、包含In、Ga及Zn的氧缺少氧化物半导体膜的半导体膜132、导电膜133(参照图14A)。
可以不暴露于空气并连续地形成栅极绝缘层102、包含In、Ga及Zn的氧过剩氧化物半导体膜的半导体膜131、包含In、Ga及Zn的氧缺少氧化物半导体膜的半导体膜132、导电膜133。因为通过不暴露于空气并连续地形成膜，可以在不被空气成分或悬浮于空气中的杂质元素污染的状态下形成各个叠层界面，所以可以降低薄膜晶体管的特性不均匀性。
在本实施方式中，表示使用多级灰度掩模进行曝光以形成掩模135的例子。形成抗蚀剂以形成掩模135。作为抗蚀剂，可以使用正性抗蚀剂或负性抗蚀剂。在此，使用正性抗蚀剂进行表示。
接着，作为光掩模使用多级灰度掩模，并且对抗蚀剂照射光，而对抗蚀剂进行曝光。
多级灰度掩模指的是可以进行三级的曝光以获得曝光部分、中间曝光部分以及未曝光部分的掩模，并且通过一次的曝光及显影工序，可以形成具有多个(典型地具有两个)厚度区域的抗蚀剂掩模。因此，通过使用多级灰度掩模，可以缩减光掩模的数目。
作为多级灰度掩模的代表例，具有灰色调掩模以及半色调掩模。
灰色调掩模由透光衬底、形成在其上的遮光部及衍射光栅构成。在遮光部中，光透过率为0％。另一方面，衍射光栅可以通过将狭缝、点、网眼等的光透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光透过率。注意，可以使用具有周期性的狭缝、点、网眼以及具有非周期性的狭缝、点、网眼的双方作为衍射光栅。
作为透光衬底，可以使用石英等的透光衬底。遮光部及衍射光栅可以使用铬或氧化铬等的吸收光的遮光材料形成。
在对灰色调掩模照射曝光光线的情况下，在遮光部中，光透过率为0％，而在没设置有遮光部及衍射光栅的区域中，光透过率为100％。另外，在衍射光栅中，可以以10％至70％的范围内调整光透过率。通过调整衍射光栅的狭缝、点或网眼的间隔及栅距，可以调整衍射光栅中的光透过率。
半色调掩模由透光衬底、形成在其上的半透过部以及遮光部构成。作为半透过部，可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部可以使用铬或氧化铬等的吸收光的遮光材料形成。
在对半色调掩模照射曝光光线的情况下，在遮光部中，光透过率为0％，而在没设置有遮光部及半透过部的区域中，光透过率为100％。另外，在半透过部中，可以以10％至70％的范围内调整光透过率。半透过部中的光透过率可以根据半透过部的材料调整。
通过使用多级灰度掩模来进行曝光之后进行显影，如图14B所示可以形成具有膜厚不同的区域的掩模135。
接着，使用掩模135对半导体膜131、具有n型导电类型的半导体膜132、导电膜133进行蚀刻并进行分离。其结果是，可以形成半导体膜136、具有n型导电类型的半导体膜137及导电膜138(参照图14B)。
接着，对掩模135进行灰化。其结果，掩模的面积缩小并且其厚度减薄。此时，膜厚薄的区域的掩模的抗蚀剂(重叠于栅电极层101的一部分的区域)被去掉，而可以形成被分离的掩模139(参照图14C)。
使用掩模139对导电膜138进行蚀刻，而形成源电极层或漏电极层105a、105b。因为当如本实施方式所示对导电膜138进行湿蚀刻，导电膜138各向同性地被蚀刻，所以掩模139的端部和源电极层或漏电极层105a、105b的端部不一致而其进一步缩退，而在源电极层或漏电极层105a、105b的外侧突出具有n型导电类型的半导体膜137及半导体膜136。接着，使用掩模139对具有n型导电类型的半导体膜137及半导体膜136进行蚀刻，而形成源区或漏区104a、104b、半导体层103(参照图14D)。另外，只对半导体层103的一部分进行蚀刻，而形成具有凹部的半导体层。
可以以同一工序形成源区或漏区104a、104b和半导体层103的凹部，半导体层103的端部的一部分如上所述那样被蚀刻而露出。然后，去除掩模139。
通过上述工序，可以制造如图13A、13B所示的薄膜晶体管174。
如本实施方式所示，通过利用使用多级灰度掩模形成的具有多个(典型的是两个)厚度的抗蚀剂掩模，可以缩减抗蚀剂掩模数，因此可以实现工序的简化和低成本化。
本实施方式可以与其他实施方式适当地组合来实施。
实施方式5
在本实施方式中，以下说明在半导体装置的一个例子的显示装置中，在同一衬底上至少制造驱动电路的一部分和配置在像素部中的薄膜晶体管的例子。
根据实施方式1至4中的任何一个，形成配置在像素部中的薄膜晶体管。此外，因为实施方式1至4中的任何一个所示的薄膜晶体管是n沟道型TFT，所以将可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管相同的衬底上。
图16A示出半导体装置的一个例子的有源矩阵型液晶显示装置的框图的一例。图16A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及控制对被选择了的像素的视频信号输入的信号线驱动电路5303。
像素部5301通过从信号线驱动电路5303在列方向上延伸地配置的多个信号线S1-Sm(未图示)与信号线驱动电路5303连接，并且通过从扫描线驱动电路5302在行方向上延伸地配置的多个扫描线G1-Gn(未图示)与扫描线驱动电路5302连接，并具有对应于信号线S1-Sm以及扫描线G1-Gn配置为矩阵形的多个像素(未图示)。并且，各个像素与信号线Sj(信号线S1-Sm中任一)、扫描线Gi(扫描线G1-Gn中任一)连接。
此外，实施方式1至4中的任何一个所示的薄膜晶体管是n沟道型TFT，参照图17说明由n沟道型TFT构成的信号线驱动电路。
图17所示的信号线驱动电路包括：驱动器IC5601；开关群5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关群5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。而且，开关群5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关群5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线。例如，第J行的布线5621_J(布线5621_1至5621_M中任一个)分别通过开关群5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1。
注意，对第一布线5611、第二布线5612、第三布线5613分别输入信号。
注意，驱动器IC5601优选形成在单晶衬底上。再者，开关群5602_1至5602_M优选形成在与像素部相同的衬底上。因此，优选通过FPC等连接驱动器IC5601和开关群5602_1至5602_M。
接着，参照图18的时序图说明图17所示的信号线驱动电路的工作。注意，图18的时序图示出选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图17的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图18相同的工作。
注意，图18的时序图示出第J列布线5621_J分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1的情况。
注意，图18的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通/截止的时序5703a、第二薄膜晶体管5603b的导通/截止的时序5703b、第三薄膜晶体管5603c的导通/截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
注意，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，对布线5621_1至布线5621_M分别输入不同的视频信号。例如，在第一子选择期间T1中输入到布线5621_J的视频信号输入到信号线Sj-1，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj，在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj+1。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-1、Data_j、Data_j+1。
如图18所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，而第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，图17的信号线驱动电路通过将一个栅极选择期间分割为三个来可以在一个栅极选择期间中将视频信号从一个布线5621输入到三个信号线。因此，图17的信号线驱动电路可以将形成驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，图17的信号线驱动电路可以提高可靠性、成品率等。
注意，只要能够如图17所示，将一个栅极选择期间分割为多个子选择期间，并在各子选择期间中从某一个布线向多个信号线分别输入视频信号，就对于薄膜晶体管的配置、数量及驱动方法等没有限制。
例如，当在三个以上的子选择期间的每一个期间中从一个布线将视频信号分别输入到三个以上的信号线时，追加薄膜晶体管及用于控制薄膜晶体管的布线，即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，一个子选择期间变短。因此，一个栅极选择期间优选分割为两个或三个子选择期间。
作为另一个例子，也可以如图19的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。再者，图19的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通/截止的时序5803a、第二薄膜晶体管5603b的导通/截止的时序5803b、第三薄膜晶体管5603c的导通/截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图19所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-1、信号线Sj、信号线Sj+1。在第一子选择期间T1中，第一薄膜晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，因为应用图19的时序图的图17的信号线驱动电路可以通过在子选择期间之前提供预充电选择期间来对信号线进行预充电，所以可以高速地进行对像素的视频信号的写入。注意，在图19中，使用相同的附图标记来表示与图18相同的部分，而省略对于相同的部分或具有相同的功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转移器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线连接到一条线用的像素的晶体管的栅电极。而且，由于需要将一条线用的像素的晶体管一齐导通，因此使用能够产生大电流的缓冲器。
参照图20和图21说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图20示出移位寄存器的电路结构。图20所示的移位寄存器由多个触发器(触发器5701_1至5701_n)构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图20的移位寄存器的连接关系。在图20的移位寄存器的第i级触发器5701_i(触发器5701_1至5701_n中任一个)中，图21所示的第一布线5501连接到第七布线5717_i-1，图21所示的第二布线5502连接到第七布线5717_i+1，图21所示的第三布线5503连接到第七布线5717_i，并且图21所示的第六布线5506连接到第五布线5715。
此外，在奇数级的触发器中图21所示的第四布线5504连接到第二布线5712，在偶数级的触发器中其连接到第三布线5713，并且图21所示的第五布线5505连接到第四布线5714。
但是，第一级触发器5701_1的图21所示的第一布线5501连接到第一布线5711，而第n级触发器5701_n的图21所示的第二布线5502连接到第六布线5716。
注意，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，图21示出图20所示的触发器的详细结构。图21所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。注意，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且当栅极-源极间电压(Vgs)超过阈值电压(Vth)时它们成为导通状态。
接着，下面示出图20所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接于第五布线5505，第三薄膜晶体管5573的第二电极连接于第二薄膜晶体管5572的栅电极，并且第三薄膜晶体管5573的栅电极连接于第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。
注意，以第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接部分为节点5543。再者，以第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极及第八薄膜晶体管5578的第二电极的连接部分为节点5544。
注意，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称为第一电源线、第二电源线。
此外，也可以仅使用实施方式1至4中的任何一个所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。因为实施方式1至4中的任何一个所示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。另外，由于实施方式1至4中的任何一个所示的n沟道型TFT利用包含铟、镓和锌的氧缺少氧化物半导体层的源区或漏区减少寄生电容，因此频率特性(称为f特性)高。例如，由于可以使使用实施方式1至4中的任何一个所示的n沟道型TFT的扫描线驱动电路进行高速工作，因此可以提高帧频率或实现黑屏插入等。
再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用于驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用于驱动奇数行的扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。
此外，在制造半导体装置的一个例子的有源矩阵型发光显示装置的情况下，因为至少在一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图16B示出有源矩阵型发光显示装置的框图的一例。
图16B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素的视频信号的输入的信号线驱动电路5403。
在输入到图16B所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素处于发光或非发光状态。因此，可以采用区域灰度法或时间灰度法进行灰度级显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素，来进行灰度级显示。此外，时间灰度法是一种驱动法，其中通过控制像素发光的期间，来进行灰度显示。
因为发光元件的响应速度比液晶元件等高，所以与液晶元件相比适合于时间灰度法。在具体地采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过将一个帧期间分割为多个子帧期间，可以利用视频信号控制在一个帧期间中像素实际上发光的期间的总长度，并可以显示灰度级。
注意，在图16B所示的发光显示装置中示出一种例子，其中当在一个像素中配置两个TFT，即开关TFT和电流控制TFT时，使用第一扫描线驱动电路5402生成输入到开关TFT的栅极布线的第一扫描线的信号，而使用第二扫描线驱动电路5404生成输入到电流控制TFT的栅极布线的第二扫描线的信号。但是，也可以使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据开关元件所具有的各晶体管的数量，可能会在各像素中设置多个用来控制开关元件的工作的第一扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个第一扫描线的所有信号，又可以使用多个扫描线驱动电路生成输入到多个第一扫描线的所有信号。
此外，在发光显示装置中也可以将能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管相同的衬底上。另外，也可以仅使用实施方式1至4中的任何一个所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路除了液晶显示装置及发光显示装置以外还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：与纸相同的易读性、耗电量比其他的显示装置小、可形成为薄且轻的形状。
作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分散有多个包含具有正电荷的第一粒子和具有负电荷的第二粒子的微囊，并且通过对微囊施加电场使微囊中的粒子互相向相反方向移动，以仅显示集合在一方的粒子的颜色。注意，第一粒子或第二粒子包含染料，且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包含无色)。
像这样，电泳显示器是利用所谓的介电电泳效应的显示器。在该介电电泳效应中，介电常数高的物质移动到高电场区。电泳显示器不需要液晶显示装置所需的偏振片和对置衬底，从而可以使其厚度和重量减少一半。
将在溶剂中分散有上述微囊的溶液称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个上述微囊以使微囊夹在两个电极之间，而完成有源矩阵型显示装置，并且当对微囊施加电场时可以进行显示。例如，可以使用根据实施方式1至4中的任何一个所示的薄膜晶体管而获得的有源矩阵衬底。
此外，作为微囊中的第一粒子及第二粒子，采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的组合材料即可。
通过上述步骤，能够制造作为半导体装置的可靠性高的显示装置。
本实施方式可以与其他实施方式所示的结构适当地组合而实施。
实施方式6
在此，表示至少不使栅极绝缘层和氧过剩氧化物半导体层的叠层接触于空气地进行连续成膜的反交错型薄膜晶体管的制造例子。在此，表示直至进行连续成膜的工序的工序，而作为后面的工序根据实施方式1至4中的任一个制造薄膜晶体管即可。
在本说明书中，连续成膜是指如下状态：在从利用溅射法进行的第一成膜工序到利用溅射法进行的第二成膜工序的一系列工序中，放置有被处理衬底的气氛不接触于空气等的污染气氛而一直控制为真空或惰性气体气氛(氮气氛或稀有气体气氛)。通过进行连续成膜，可以避免水分等再附着于清净化的被处理衬底上而进行成膜。
在相同处理室内进行从第一成膜工序到第二成膜工序的一系列工序的状态包括在本说明书中的连续成膜的范围内。
另外，当在不同处理室内进行从第一成膜工序到第二成膜工序的一系列工序时，在结束第一成膜工序之后，不接触于空气地在处理室之间进行衬底搬运，然后进行第二成膜，这个状态也包括在本说明书中的连续成膜的范围内。
注意，在第一成膜工序和第二成膜工序之间具有衬底搬运工序、对准工序、缓冷工序或者加热或冷却衬底以将其设定为第二工序所需要的温度的工序等的状态也包括在本说明书中的连续成膜的范围内。
但是在第一成膜工序和第二成膜工序之间具有清洗工序、湿蚀刻、抗蚀剂形成等的使用液体的工序的情况不包括在本说明书中的连续成膜的范围内。
在不暴露于空气地进行连续成膜的情况下，优选使用如图22所示那样的多室型制造装置。
在制造装置的中央部中设置有具有搬运衬底的搬运机构(典型的是搬运机械81)的搬运室80，并且搬运室80通过闸阀83联结有卡匣(cassette)室82，该卡匣室82设置收纳有搬入及搬出到搬运室80内的多个衬底的卡匣盒(cassette case)。
另外，搬运室80通过闸阀84至88分别连接到多个处理室。在此，表示五个处理室连接到上面形状是六角形的搬运室80的例子。另外，通过改变搬运室的上面形状，可以改变能够连接的处理室数。例如采用四角形则可以连接三个处理室，而采用八角形则可以连接七个处理室。
在五个处理室中，将至少一个处理室设定为进行溅射的溅射处理室。至少在溅射处理室的处理室内部中，设置有溅射靶材、用于对靶材进行溅射的电力施加机构、气体导入单元、将衬底保持在预定位置的衬底支架等。另外，在溅射处理室中设置有控制处理室内的压力的压力控制单元以将溅射处理室内处于减压状态。
溅射法包括如下方法：作为溅射电源使用高频电源的RF溅射法、DC溅射法以及以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于形成绝缘膜，而DC溅射法主要用于形成金属膜。
另外，也有可以设置材料不同的多个靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同的材料膜，又可以在同一处理室中同时对多种材料进行放电而进行成膜。
另外，也有使用磁控管溅射法的溅射装置和使用ECR溅射法的溅射装置：在使用磁控管溅射法的溅射装置中，在处理室内部具备磁铁机构；而在使用ECR溅射法的溅射装置中，不使用辉光放电而利用使用微波产生的等离子体。
作为溅射处理室，适当地使用上述多样的溅射法。
另外，作为成膜方法具有反应溅射法、偏压溅射法：在反应溅射法中，当进行成膜时使靶材物质和溅射气体成分起化学反应而形成这些化合物薄膜；而在偏压溅射法中，当进行成膜时对衬底也施加电压。
另外，将在五个处理室中的其他处理室之一设定为在进行溅射之前进行衬底的预热等的加热处理室、在进行溅射之后冷却衬底的冷却处理室或进行等离子体处理的处理室。
接着，说明制造装置的工作的一例。
将容纳有使被成膜面朝向下面的衬底94的衬底卡匣设置在卡匣室82，并利用设置在卡匣室82中的真空排气单元使卡匣室处于减压状态。注意，预先对各处理室及搬运室80的内部利用设置在它们中的真空排气单元进行减压。通过上述步骤，当在各处理室之间搬运衬底时可以不接触空气地维持清洁的状态。
注意，在使被成膜面朝向下面的衬底94上预先至少设置有栅电极。也可以在栅电极与衬底之间设置基底绝缘膜。例如，作为基底绝缘膜，没有特别的限制，但是可以使用通过溅射法而获得的氮化硅膜、氮氧化硅膜等。在作为衬底94使用包含碱金属的玻璃衬底的情况下，基底绝缘膜具有如下作用：抑制因钠等的可动离子从衬底侵入到其上的半导体区域中而使TFT的电特性变化。
在此，使用通过等离子体CVD法形成覆盖栅电极的氮化硅膜，以形成第一层的栅极绝缘层的衬底。通过等离子体CVD法形成的氮化硅膜致密，并通过将它用作第一层的栅极绝缘层可以抑制针孔等的产生。注意，虽然在此示出栅极绝缘层是叠层的例子，但是不局限于此而也可以采用单层或三层以上的叠层。
接着，开启闸阀83并利用搬运机械81从卡匣抽出第一个衬底94，开启闸阀84并将第一个衬底94搬运到第一处理室89中，并且关闭闸阀84。在第一处理室89中，利用加热器或灯加热对衬底进行加热来去除附着在衬底94上的水分等。特别是，因为当栅极绝缘层包含水分时，有TFT的电特性变化的忧虑，所以进行溅射成膜之前的加热是有效的。注意，当在卡匣室82中设置衬底的阶段中充分地去除水分时，不需要进行该加热处理。
此外，也可以在第一处理室89中设置等离子体处理单元，并对第一层的栅极绝缘层的表面进行等离子体处理。另外，还可以在卡匣室82中设置加热单元并在卡匣室82中进行加热以去除水分。
接着，开启闸阀84并利用搬运机械81将衬底搬运到搬运室80，开启闸阀85将衬底搬运到第二处理室90中，并且关闭闸阀85。
在此，作为第二处理室90，采用使用RF磁控溅射法的溅射处理室。
在第二处理室90中，形成氮化硅膜(SiNx膜)作为第一层栅极绝缘层。
在形成SiNx膜之后，开启闸阀85以利用搬运机械81不接触空气地将衬底搬运到搬运室80，然后开启闸阀86以将衬底搬运到第三处理室91内，并且关闭闸阀86。
这里，第三处理室91是利用RF磁控溅射法的溅射处理室。
在第三处理室91中，形成用作第二层的栅极绝缘层的氧化硅膜(SiOx膜)。作为栅极绝缘层，除了氧化硅膜之外，还可以使用氧化铝膜(Al2O3膜)、氧化镁膜(MgOx膜)、氮化铝膜(AlNx膜)、氧化钇膜(YOx膜)等。
使用Si单晶靶材并使用氩气和氧气通过溅射形成栅极绝缘层，以尽量减少栅极绝缘层中的氢。防止该栅极绝缘层中的氢扩散并与IGZO膜中的过剩的氧起反应而成为H2O成分是极为重要的。通过连续成膜而避免水分附着于栅极绝缘层与IGZO膜的界面也是重要的。因此，优选地是，通过利用低温泵等对处理室内进行真空排气，而在极限压力为1×10-7至1×10-10Torr(大约1×10-5Pa至1×10-8Pa)的超高真空区域，即所谓的UHV区域中进行溅射。另外，当不使栅极绝缘层与IGZO膜的界面接触空气地连续层叠时，对栅极绝缘层的表面进行氧自由基处理以使其表面变成氧过剩区域是在形成氧供给源的方面上有效的，该氧供给源用来当在之后步骤中进行用来提高可靠性的热处理时将IGZO膜界面改质。
另外，通过对栅极绝缘层进行氧自由基处理以形成氧过剩区域，将IGZO膜一侧的表面的氧浓度设定为高于栅极绝缘层内部的氧浓度。与没进行氧自由基处理的情况相比，进行了氧自由基处理的情况下的栅极绝缘层与IGZO膜的界面的氧浓度变高。
若对栅极绝缘层进行氧自由基处理后层叠IGZO膜，并且进行热处理，则IGZO膜的栅极绝缘层一侧的氧浓度也变高。
此外，也可以对栅极绝缘层中添加少量的例如氟、氯等的卤素来将钠等的可动离子固定化。作为其方法，在处理室中引入包含卤素的气体进行溅射。但是，在引入包含卤素元素的气体的情况下，处理室的排气单元需要设置有除害装置。优选将使栅极绝缘层包含的卤素元素的浓度设定为如下浓度：通过使用SIMS(二次离子质谱分析法)的分析而可以得到的浓度峰值在1×1015cm－3以上且1×1020cm－3以下的范围内。
在形成SiOx膜之后，以不接触空气的方式开启闸阀86并利用搬运机械81将衬底搬运到搬运室80，开启闸阀87并将衬底搬运到第四处理室92中，并且关闭闸阀87。
在此，作为第四处理室92，采用使用DC磁控溅射法的溅射处理室。在第四处理室92中，对栅极绝缘层表面进行氧自由基处理，形成氧过剩氧化物半导体层(形成IGZO膜)作为半导体层，并形成氧缺少氧化物半导体层作为源区及漏区。
作为对栅极绝缘层表面的氧自由基处理，可以进行反溅射(reverse sputtering)处理等的等离子体处理。反溅射处理是指不对靶材一侧施加电压地在氧或氧及氩气氛中对衬底一侧施加电压而形成等离子体以对衬底表面进行改质处理的方法。另外，也可以对栅极绝缘层进行氮化处理，只要在氮气氛中进行反溅射处理等的等离子体处理，即可。
包含In、Ga及Zn的氧化物半导体膜(IGZO膜)作为半导体层。可以在稀有气氛下或氧气氛下使用包含In、Ga及Zn的氧化物半导体靶材进行成膜。在此，为了使IGZO膜包含极多的氧，在只有氧的气氛下，或在氧为90％以上且Ar为10％以下的气氛下作为靶材使用包含In、Ga及Zn的氧化物半导体，并进行采用脉冲DC溅射法的溅射，来形成具有过量的氧的IGZO膜。
如上所述，通过以不接触空气的方式连续形成具有过量的氧的SiOx膜和具有过量的氧的IGZO膜，因为其彼此是具有过量的氧的膜所以可以使其界面状态稳定，并提高TFT的可靠性。当在形成IGZO膜之前衬底接触于空气时，水分等附着在衬底上并对界面状态造成坏影响，因此有引起阈值电压的不均匀性、电特性退化、成为常开启状态的TFT等的忧虑。水分是氢化合物，而通过以不接触于空气的方式进行连续成膜，可以防止氢化合物存在于界面中。从而，通过进行连续成膜，可以减少阈值电压的不均匀性，防止电特性的退化，并且减少TFT移动到常开启一侧的状态，优选避免该移动。
此外，也可以通过在第三处理室91的溅射处理室中设置人工石英的靶材和包含In、Ga及Zn的氧化物半导体靶材的双方，并使用挡板按顺序层叠而进行连续形成，在相同的处理室中进行层叠。在靶材和衬底之间设置挡板，打开进行成膜的靶材的挡板，而关闭不进行成膜的靶材的挡板。在相同的处理室中进行层叠的优点是可减少所使用的处理室数并可以防止当在不同的处理室之间搬运衬底时微粒等附着在衬底上。
在不使用灰色调掩模的工序中，在此通过卡匣室从制造装置搬出衬底并使用光刻技术对具有过量的氧的IGZO膜进行蚀刻加工。但是在使用灰色调掩模的工序中，继续进行以下所示的连续成膜。
接着，在第四处理室92中，在只有稀有气体的气氛中进行脉冲DC溅射法的溅射，以接触氧过剩的IGZO膜上地形成氧缺少的IGZO膜。该氧缺少的IGZO膜的氧浓度低于氧过剩的IGZO膜。该氧缺少的IGZO膜用作源区或漏区。
接着，开启闸阀87并利用搬运机械81不接触空气地将衬底搬运到搬运室80，开启闸阀88将衬底搬运到第五处理室93中，并且关闭闸阀88。
在此，作为第五处理室93，采用使用DC磁控溅射法的溅射处理室。在第五处理室93中，形成成为源电极层或漏电极层的金属多层膜(导电膜)。在第五处理室93的溅射处理室中设置钛靶材和铝靶材的双方，并使用挡板按顺序层叠进行连续成膜来在同一个处理室中进行层叠。在此，在钛膜上层叠铝膜，而且在铝膜上层叠钛膜。
如上所述，在使用灰色调掩模的情况下，可以不接触于空气地连续形成具有过量的氧的SiOx膜、具有过量的氧的IGZO膜、缺少氧的IGZO膜和金属多层膜。特别是，可以将具有过量的氧的IGZO膜的界面状态更稳定化，提高TFT的可靠性。在IGZO膜的形成前后衬底接触于空气的情况下，水分等附着在衬底上，对界面状态造成坏影响，并且有引起阈值的不均匀，电特性的退化，成为常开启的TFT的状态等的忧虑。因为水分是氢化合物，所以通过不接触于空气地连续形成，可以防止氢化合物存在于IGZO膜的界面。从而，通过连续形成四个膜，可以减少阈值的不均匀性，防止电特性的退化，并且减少TFT移动到常开启一侧的状态，优选避免该移动。
另外，通过不接触于空气地连续形成氧缺少IGZO膜和成为源电极层及漏电极层的金属多层膜，在氧缺少IGZO膜和金属多层膜之间可以实现良好的界面状态，而可以降低接触电阻。
另外，通过在第三处理室91的溅射处理室内设置人工石英靶和含有In、Ga及Zn的氧化物半导体靶的双方，可以使用挡板依次转换引入的气体而连续地形成三个层从而在同一处理室内进行叠层。在相同的处理室中进行层叠的优点是可以减少所使用的处理室数并可以防止当在不同的处理室之间搬运衬底时附着在衬底上的微粒等。
在反复进行上述工序对卡匣盒内的衬底进行成膜处理，而结束多个衬底的处理之后，将真空状态的卡匣室暴露于空气并取出衬底及卡匣。
另外，在第一处理室89中可以进行具有过量的氧的IGZO膜及缺少氧的IGZO膜的形成之后的加热处理，具体而言可以进行200℃至600℃的加热处理，优选的是300℃至500℃的加热处理。通过进行该加热处理，可以提高反交错型薄膜晶体管的电特性。该加热处理只要在具有过量的氧的IGZO膜及缺少氧的IGZO膜的成膜之后进行，则没有特别的限制，例如可以在刚形成具有过量的氧的IGZO膜及缺少氧的IGZO膜之后或在刚形成金属多层膜之后进行该加热处理。
接着，使用灰色调掩模对各叠层膜进行蚀刻加工。即可以使用干蚀刻、湿蚀刻进行形成，又可以在多次蚀刻中分别选择性地进行蚀刻。
在通过蚀刻加工形成半导体层、源区、漏区、源电极层及漏电极层之后，也可以在形成保护膜之前进行真空烘烤。
在以下的工序中，根据上述实施方式1至实施方式4中的任何一个可以制造反交错型薄膜晶体管。
虽然在此以多室方式的制造装置为例子进行说明，但是也可以使用串联联结溅射处理室的串列方式的制造装置来不接触于空气地进行连续成膜。
此外，图22所示的装置中采用将被成膜面朝向下面，即采用所谓的朝下方式的处理室，但是也可以采用将衬底竖为垂直的纵向安装方式的处理室。纵向安装方式的处理室具有其占地面积比朝下方式的处理室小的优点，并且当使用因衬底的自重而会弯曲的大面积的衬底时是有效。
实施方式7
通过制造薄膜晶体管并将该薄膜晶体管用于像素部及驱动电路，来可以制造具有显示功能的半导体装置(也称为显示装置)。此外，可以将薄膜晶体管的驱动电路的一部分或整体一体形成在与像素部相同的衬底上，来形成系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范围内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence；电致发光)、有机EL等。此外，也可以应用电子墨水等的对比度因电作用而变化的显示介质。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，本发明涉及一种元件衬底，该元件衬底相当于制造该显示装置的过程中的显示元件完成之前的一个方式，并且它在多个各像素中分别具备用于将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，而可以采用各种方式。
注意，本说明书中的显示装置是指图像显示装置、显示装置、或光源(包括照明装置)。另外，显示装置还包括安装有连接器诸如FPC(Flexible Printed Circuit；柔性印刷电路)、TAB(Tape AutomatedBonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板固定到TAB带或TCP端部的模块；通过COG(Chip On Glass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
在本实施方式中，示出液晶显示装置的例子作为半导体装置。
图23A和23B示出应用本发明的一个方式的有源矩阵型液晶显示装置。图23A是液晶显示装置的平面图，而图23B是沿着图23A中的V-X的截面图。用于半导体装置的薄膜晶体管201可以与实施方式2所示的薄膜晶体管同样地制造，并且它是包括被进行了氧自由基处理的栅极绝缘层上的氧过剩氧化物半导体层及氧缺少氧化物半导体层的可靠性高的薄膜晶体管。此外，也可以应用实施方式1、实施方式3或实施方式4所示的薄膜晶体管作为本实施方式的薄膜晶体管201。
图23A所示的本实施方式的液晶显示装置包括源极布线层202、多栅极结构的反交错薄膜晶体管201、栅极布线层203、电容布线层204。
另外，在图23B中，在本实施方式的液晶显示装置中具有液晶显示元件260，并且衬底200和衬底266中间夹着液晶层262彼此对置。该衬底200设置有多栅极结构的薄膜晶体管201、绝缘层211、绝缘层212、绝缘层213、用于显示元件的电极层255、用作取向膜的绝缘层261、偏振片268。并且该衬底266设置有用作取向膜的绝缘层263、用于显示元件的电极层265、用作彩色滤光片的着色层264、偏振片267。
另外，还可以使用不使用取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将使用混合有5重量％以上的手性试剂的液晶组成物用于液晶层262。包含显示为蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理从而视角依赖小。
另外，虽然图23A和23B示出应用透过型液晶显示装置的例子，但是也可以应用反射型液晶显示装置或半透过型液晶显示装置。
另外，虽然在图23A和23B的液晶显示装置中示出在衬底266的外侧(可见一侧)设置偏振片267，并在内侧依次设置着色层264、用于显示元件的电极层265的例子，但是也可以在衬底266的内侧设置偏振片267。另外，偏振片和着色层的叠层结构也不局限于图23A和23B所示的结构，只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑矩阵的遮光膜。
另外，在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层211、212及213)覆盖通过实施方式1可得到的薄膜晶体管，以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。注意，因为保护膜用于防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。使用溅射法并利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧化氮铝膜或氮氧化铝膜的单层或叠层而形成保护膜，即可。在本实施方式中，示出通过溅射法形成保护膜的例子，但是没有特别的限制，而可以使用各种方法形成保护膜。
形成绝缘层211作为保护膜的第一层。绝缘层211起到防止铝膜的小丘的作用。在此，使用溅射法形成氧化硅膜作为绝缘层211。
另外，形成绝缘层212作为保护膜的第二层。在此，使用溅射法形成氮化硅膜作为绝缘层212。当使用氮化硅膜作为保护膜的一个层时，可以抑制钠等的可动离子侵入到半导体区域中而使TFT的电特性变化。
另外，也可以在形成保护膜之后进行对IGZO半导体层的退火(300℃至400℃)。
另外，形成绝缘层213作为平坦化绝缘膜。作为绝缘层213，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、环氧等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷基树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。硅氧烷基树脂除了氢之外还可以具有氟、烷基或芳基中的至少一种作为取代基。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层213。
另外，硅氧烷基树脂相当于以硅氧烷基材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷基树脂除了氢以外，还可以具有氟、烷基或芳香烃中的至少一种作为取代基。
对绝缘层213的形成方法没有特别的限制，可以根据其材料利用溅射法、SOG法、旋转涂敷、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂、幕涂、刮刀涂布等来形成。在使用材料液形成绝缘层213的情况下，也可以在进行焙烧的工序中同时进行对IGZO半导体层的退火(300℃至400℃)。通过兼作绝缘层213的焙烧工序和对IGZO半导体层的退火，可以有效地制造半导体装置。
作为用作像素电极层的电极层255、265，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成电极层255、265。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
通过上述工序，可以制造可靠性高的液晶显示装置作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式8
在本实施方式中，作为半导体装置示出电子纸的例子。
在图30中，作为半导体装置的例子示出有源矩阵型电子纸。可以与实施方式2所示的薄膜晶体管同样地制造用于半导体装置的薄膜晶体管581，并且该薄膜晶体管581是包括被进行了氧自由基处理的栅极绝缘层上的氧过剩氧化物半导体层及作为源区及漏区的氧缺少氧化物半导体层的可靠性高的薄膜晶体管。此外，也可以应用实施方式1、实施方式3或实施方式4所示的薄膜晶体管作为本实施方式的薄膜晶体管581。
图30的电子纸是采用扭转球显示方式的显示装置的例子。扭转球显示方式是指一种方法，其中将分别着色为白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以执行显示。
密封在衬底580与衬底596之间的薄膜晶体管581是多栅极结构的反交错型薄膜晶体管，并且在形成于绝缘层583、584及585中的开口中通过源电极层或漏电极层接触于第一电极层587并与它电连接。在第一电极层587和设置于衬底596的第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a和白色区590b，其周围包括充满了液体的空洞594，并且球形粒子589的周围充满有树脂等的填充材料595(参照图30)。
此外，还可以使用电泳元件代替扭转球。使用直径为10μm至20μm左右的微囊，该微囊中封入有透明液体和带正电的白色微粒和带负电的黑色微粒。对于设置在第一电极层和第二电极层之间的微囊，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒移动到相反方向，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般地称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯。此外，耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不向显示部供应电源，也能够保持显示过一次的图像，因此，即使从电波发射源离开具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)，也能够储存显示过的图像。
通过上述工序，可以制造作为半导体装置的可靠性高的电子纸。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式9
在本实施方式中，示出发光显示装置的例子作为半导体装置。在此，示出利用电致发光的发光元件作为显示装置所具有的显示元件。利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者称为有机EL元件，而后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。然后，由于这些载流子(电子和空穴)重新结合，发光有机化合物形成激发态，并且当该激发态恢复到基态时，得到发光。根据这种机理，该发光元件称为电流激励型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有利用电介质层夹住发光层并还利用电极夹住该发光层的结构，且其发光机理是利用金属离子的内层电子跃迁的定域型发光。注意，在此使用有机EL元件作为发光元件而进行说明。
在图26A和26B中，示出有源矩阵型发光显示装置作为半导体装置的例子。图26A是发光显示装置的平面图，而图26B是沿着图26A中的线Y-Z的截面图。注意，图27示出图26A和26B所示的发光显示装置的等效电路。
可以与实施方式1及实施方式2所示的薄膜晶体管同样地制造用于半导体装置的薄膜晶体管301、302，并且该薄膜晶体管301、302是包括被进行了氧自由基处理的栅极绝缘层上的氧过剩氧化物半导体层及作为源区及漏区的氧缺少氧化物半导体层的可靠性高的薄膜晶体管。此外，也可以应用实施方式3或实施方式4所示的薄膜晶体管作为本实施方式的薄膜晶体管301、302。
图26A及图27所示的本实施方式的发光显示装置包括多栅极结构的薄膜晶体管301、发光元件303、电容元件304、源极布线层305、栅极布线层306、电源线307。薄膜晶体管301、302是n沟道型薄膜晶体管。
此外，在图26B中，本实施方式的发光显示装置包括衬底300、薄膜晶体管302、绝缘层311、绝缘层312、绝缘层313、分隔壁321以及用于发光元件303的第一电极层320、电场发光层322、第二电极层323。
优选使用丙烯、聚酰亚胺、聚酰胺等的有机树脂、或硅氧烷形成绝缘层313。
在本实施方式中，因为像素的薄膜晶体管302是n型，所以优选使用阴极作为像素电极层的第一电极层320。具体而言，作为阴极，可以使用功函数小的材料例如Ca、Al、CaF、MgAg、AlLi等。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁321。特别优选的是，使用感光材料，在第一电极层320上形成开口部，并将其开口部的侧壁形成为具有连续的曲率而成的倾斜面。
电场发光层322既可以由单层构成，又可以由多个层的叠层构成。
覆盖电场发光层322地形成用作阳极的第二电极层323。利用在实施方式7中作为像素电极层列举的使用具有透光性的导电材料的透光导电膜，而可以形成第二电极层323。除了上述透光导电膜之外，还可以使用氮化钛膜或钛膜。通过重叠第一电极层320、电场发光层322和第二电极层323，形成有发光元件303。然后，也可以在第二电极层323及分隔壁321上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件303中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
再者，在实际上，优选当完成图26B的状态之后，使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固性树脂薄膜等)及覆盖材料进行封装(密封)以进一步防止发光元件暴露于空气中。
接着，参照图28A至28C说明发光元件的结构。在此，以驱动TFT是n型的情况为例子来说明像素的截面结构。与实施方式1所示的薄膜晶体管同样地制造用于图28A、28B和28C的半导体装置的驱动TFT7001、7011、7021，并且这些TFT是包括被进行了氧自由基处理的栅极绝缘层上的氧过剩氧化物半导体层及作为源区及漏区的氧缺少氧化物半导体层的可靠性高的薄膜晶体管。此外，也可以应用实施方式2、实施方式3或实施方式4所示的薄膜晶体管用作TFT7001、7011、7021。
发光元件的阳极及阴极中之至少一方是透明以向外部发光，即可。而且，有如下结构的发光元件，即在衬底上形成薄膜晶体管及发光元件，并从与衬底相反的面向外部发光的顶部发射、从衬底一侧向外部发光的底部发射、以及从衬底一侧及与衬底相反的面向外部发光的双面发射。像素结构可以应用于任何发射结构的发光元件。
参照图28A说明顶部发射结构的发光元件。
在图28A中示出当驱动TFT7001是n型，且从发光元件7002发射的光穿过阳极7005一侧时的像素的截面图。在图28A中，发光元件7002的阴极7003和驱动TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。作为阴极7003，只要是功函数小且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、CaF、MgAg、AlLi等。而且，发光层7004可以由单层或多层的叠层构成。在由多层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不需要设置上述的所有层。使用透过光的具有透光性的导电材料形成阳极7005，也可以使用具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
使用阴极7003及阳极7005夹住发光层7004的区域相当于发光元件7002。在图28A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图28B说明底部发射结构的发光元件。图28B示出在驱动TFT7011是n型，且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图28B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。注意，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用于反射光或进行遮光的屏蔽膜7016。与图28A的情况同样地，阴极7013只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，也可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图28A同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图28A同样地使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图28B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图28C说明双面发射结构的发光元件。在图28C中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，而在阴极7023上按顺序层叠有发光层7024、阳极7025。与图28A的情况同样地，作为阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度。例如，可以将膜厚度为20nm的Al用作阴极7023。而且，与图28A同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图28A同样地使用具有透过光的透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图28C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧。
注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
注意，本实施方式所示的半导体装置不局限于图28A至28C所示的结构而可以根据本发明的技术思想进行各种变形。
通过上述工序，可以制造可靠性高的发光显示装置作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式10
接着，下面示出半导体装置的一个方式的显示面板的结构。在本实施方式中，说明具有液晶元件作为显示元件的液晶显示装置的一个方式的液晶显示面板(也称为液晶面板)、包括发光元件作为显示元件的半导体装置的一个方式的发光显示面板(也称为发光面板)。
参照图29A和29B说明相当于半导体装置的一个方式的发光显示面板的外观及截面。图29A是一种面板的俯视图，其中利用密封材料在第一衬底与第二衬底之间密封包括被进行了氧自由基处理的栅极绝缘层上的氧过剩氧化物半导体层及作为源区及漏区的氧缺少氧化物半导体层的可靠性高的薄膜晶体管及发光元件。图29B相当于沿着图29A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图29B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
薄膜晶体管4509、4510相当于包括被进行了氧自由基处理的栅极绝缘层上的氧过剩氧化物半导体层及作为源区及漏区的氧缺少氧化物半导体层的可靠性高的薄膜晶体管，并可以应用实施方式1、实施方式2、实施方式3或实施方式4所示的薄膜晶体管。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。注意，发光元件4511的结构不局限于本实施方式所示的结构。可以根据从发光元件4511发光的方向等适当地改变发光元件4511的结构。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中，连接端子4515由与第二电极层4512相同的导电膜形成，并且布线4516由与发光元件4511所具有的第一电极层4517相同导电膜形成。
连接端子4515通过各向异性导电膜4519与FPC4518a所具有的端子电连接。
位于从发光元件4511取出光的方向的第二衬底4506需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯薄膜等的具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固性树脂或热固性树脂。可以使用PVC(聚氯乙烯)、丙烯、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，作为填料4507使用氮。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的处理。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路安装。此外，也可以另行仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分而安装。本实施方式不局限于图29A及29B的结构。
接着，参照图24A至24C说明相当于本发明的半导体装置的一个方式的液晶显示面板的外观及截面。图24A、24B是一种面板的俯视图，其中利用密封材料4005将包括被进行了氧自由基处理的栅极绝缘层上的氧过剩氧化物半导体层及作为源区及漏区的氧缺少氧化物半导体层的可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在与第二衬底4006之间。图24C相当于沿着图24A、24B的M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在与第一衬底4001上的由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。
注意，对于另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图24A是通过COG方法安装信号线驱动电路4003的例子，而图24B是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图24B中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。
薄膜晶体管4010、4011相当于包括被进行了氧自由基处理的栅极绝缘层上的氧过剩氧化物半导体层及作为源区及漏区的氧缺少氧化物半导体层的可靠性高的薄膜晶体管，并可以应用实施方式1、2、3或4所示的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。注意，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，且隔着绝缘层4032、4033夹有液晶层4008。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯树脂薄膜。此外，还可以使用具有将铝箔夹在PVF薄膜及聚酯薄膜之间的结构的薄膜。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔物，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。注意，还可以使用球状间隔物。
另外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中，连接端子4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且布线4016由与薄膜晶体管4010、4011的栅电极层相同的导电膜形成。
连接端子4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图24A至24C中示出另行形成信号线驱动电路4003并将它安装在第一衬底4001上的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图25示出使用应用本发明的一个方式制造的TFT衬底2600来构成液晶显示模块作为半导体装置的一例。
图25是液晶显示模块的一例，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、扩散板2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，且其中组装有控制电路及电源电路等的外部电路。此外，可以以在偏振片和液晶层之间具有相位差板的状态层叠。
作为液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向构型；Patterned Vertical Alignment)模式、ASM(轴对称排列微胞；AxiallySymmetric aligned Micro-cell)模式、OCB(光学补偿弯曲；OpticalCompensated Birefringence)模式、FLC(铁电性液晶；FerroelectricLiquid Crystal)模式、AFLC(反铁电性液晶；AntiFerroelectricLiquid Crystal)模式等。
通过上述工序，可以制造作为半导体装置的可靠性高的显示面板。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式11
根据本发明的一个方式的半导体装置可以应用于电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、电车等的交通工具的车厢广告、信用卡等的各种卡片中的显示等。图31A和31B以及图32示出电子设备的一例。
图31A示出使用电子纸制造的招贴2631。在广告介质是纸印刷物的情况下用手进行广告的交换，但是如果使用应用本发明的一个方式的电子纸，则在短时间内能够改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。注意，招贴也可以采用以无线的方式收发信息的结构。
此外，图31B示出电车等的交通工具的车厢广告2632。在广告介质是纸印刷物的情况下用手进行广告的交换，但是如果使用应用本发明的一个方式的电子纸，则在短时间内不需要许多人手地改变广告的显示内容。此外，显示不会打乱而可以得到稳定的图像。注意，车厢广告也可以采用以无线的方式收发信息的结构。
另外，图32示出电子书籍2700的一例。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，且可以以该轴部2711为轴进行开闭工作。通过这种结构，可以进行如纸的书籍那样的工作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连续的画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图32中的显示部2705)中可以显示文章，而在左边的显示部(图32中的显示部2707)中可以显示图像。
此外，在图32中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，也可以采用在与框体的显示部相同的面具备键盘及定位装置等的结构。另外，也可以采用在框体的背面及侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。再者，电子书籍2700也可以具有电子词典的功能。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
实施方式12
根据本发明的一个方式的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机或数码摄像机等的影像拍摄装置、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图33A示出电视装置9600的一例。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示图像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
注意，电视装置9600采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图33B示出数码相框9700的一例。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
注意，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。这种结构也可以组装到与显示部相同的面，但是通过将它设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录介质插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数码相框9700既可以采用以无线的方式收发信息的结构，又可以以无线的方式提取所希望的图像数据并进行显示的结构。
图34A示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图31A所示的便携式游戏机还具备扬声器部9884、记录媒体插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(即，具有测定如下因素的功能的器件：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用如下结构即可：至少具备根据本发明的一个方式的半导体装置。因此，可以采用适当地设置有其它附属设备的结构。图34A所示的便携式游戏机具有如下功能：读出存储在记录介质中的程序或数据并将它显示在显示部上；以及通过与其他便携式游戏机进行无线通信而共享信息。注意，图34A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图34B示出大型游戏机的一种的自动赌博机9900的一例。在自动赌博机9900的框体9901中安装有显示部9903。另外，自动赌博机9900还具备如起动手柄或停止开关等的操作单元、投币孔、扬声器等。当然，自动赌博机9900的结构不局限于此，只要采用如下结构即可：至少具备根据本发明的一个方式的半导体装置。因此，可以采用适当地设置有其它附属设备的结构。
图35示出移动电话机1000的一例。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
图35所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来进行打电话或电子邮件的输入的操作。
显示部1002的屏幕主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式的两个模式混合的显示与输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在屏幕上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的屏幕的大多部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，判断移动电话机1000的方向(移动电话机1000处于垂直或水平的状态时变为竖向方式或横向方式)，而可以对显示部1002的屏幕显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换屏幕模式。此外，还可以根据显示在显示部1002上的图像种类切换屏幕模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将屏幕模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将屏幕模式切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也可以以将屏幕模式从输入模式切换成显示模式的方式进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，来拍摄掌纹、指纹等，而可以进行个人识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源，也可以拍摄手指静脉、手掌静脉等。
实施方式13
在本实施方式中，示出薄膜晶体管为沟道保护型薄膜晶体管的例子。因此，除此以外的部分与实施方式1或实施方式2同样，而省略与实施方式1或实施方式2相同的部分或具有与实施方式1或实施方式2相同的功能的部分及工序的重复说明。
下面，参照图36说明用于半导体装置的薄膜晶体管175。
如图36所示，在衬底100上设置有薄膜晶体管175，该薄膜晶体管175包括栅电极层101、栅极绝缘层102、半导体层103、沟道保护层108、源区或漏区104a及104b、源电极层或漏电极层105a及105b。
在本实施方式的薄膜晶体管175中，在半导体层103的沟道形成区域上设置有沟道保护层108。因为沟道保护层108用作沟道截断环，所以半导体层103不被蚀刻。还可以不接触空气地连续形成栅极绝缘层102、半导体层103以及沟道保护层108。通过不接触空气地连续形成所层叠的薄膜，可以提高生产率。
作为沟道保护层108，可以使用无机材料(氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氮化铝、氧氮化铝、氮氧化铝等)。作为制造方法，可以采用溅射法。
半导体层103是包含In、Ga及Zn的氧过剩氧化物半导体层，源区或漏区104a、104b是包含In、Ga及Zn的氧缺少氧化物半导体层。
在本发明的实施方式之一中，不特别局限于对栅极绝缘层102进行氧自由基处理，从而在本实施方式中示出不进行氧自由基处理的例子。注意，在进行氧自由基处理的情况下，在形成栅极绝缘层102之后对栅极绝缘层表面进行氧自由基处理以形成氧过剩区域。另外，连续形成栅极绝缘层102及半导体层103。
源区及漏区104a、104b的氧缺少氧化物半导体层包含其尺寸为1nm以上10nm以下的晶粒，其载流子浓度高于半导体层103。
在本实施方式中，通过作为薄膜晶体管采用栅电极层、栅极绝缘层、半导体层(氧过剩氧化物半导体层)、源区或漏区(氧缺少氧化物半导体层)、源电极层和漏电极层的叠层结构，并使用在氧缺少氧化物半导体层中含有晶粒的载流子浓度高的源区或漏区，能够在半导体层的厚度薄的情况下抑制寄生电容。即使厚度薄，也因为相对于栅极绝缘层的比例充分而能够十分抑制寄生电容。
根据本实施方式可以得到光电流少、寄生电容小、开关比高的薄膜晶体管，而可以制造具有良好的工作特性的薄膜晶体管。因此，可以提供具有电特性高并可靠性高的薄膜晶体管的半导体装置。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式14
在本实施方式中，示出本发明的实施方式之一的薄膜晶体管为顶栅极型薄膜晶体管的例子。因此，除此以外的部分与实施方式1或实施方式2同样，而省略与实施方式1或实施方式2相同的部分或具有与实施方式1或实施方式2相同的功能的部分及工序的重复说明。
下面，参照图37说明用于半导体装置的薄膜晶体管176。
如图37所示，在衬底100上设置有薄膜晶体管176，该薄膜晶体管176包括源电极层或漏电极层105a及105b、源区或漏区104a及104b、半导体层103、栅极绝缘层102、栅电极层101。
半导体层103是包含In、Ga及Zn的氧过剩氧化物半导体层，源区或漏区104a、104b是包含In、Ga及Zn的氧缺少氧化物半导体层。
在形成半导体层103之后，优选对半导体层103表面进行氧自由基处理以形成氧过剩区域。另外，连续形成半导体层103和栅极绝缘层102。
在本实施方式中，在半导体层103上层叠通过溅射法形成的氧化硅膜及通过等离子体CVD法形成的氮化硅膜作为栅极绝缘层102。
具有氧过剩区域的栅极绝缘层和氧过剩氧化物半导体层很好搭配，从而能够得到优良的界面特性。
源区及漏区104a、104b的氧缺少氧化物半导体层包含其尺寸为1nm以上10nm以下的晶粒，其载流子浓度高于半导体层103。
在本实施方式中，通过作为薄膜晶体管采用栅电极层、栅极绝缘层、半导体层(氧过剩氧化物半导体层)、源区或漏区(氧缺少氧化物半导体层)、源电极层和漏电极层的叠层结构，并使用在氧缺少氧化物半导体层中含有晶粒的载流子浓度高的源区或漏区，能够在半导体层的厚度薄的情况下抑制寄生电容。即使厚度薄，也因为相对于栅极绝缘层的比例充分而能够十分抑制寄生电容。
根据本实施方式可以得到光电流少、寄生电容小、开关比高的薄膜晶体管，而可以制造具有良好的工作特性的薄膜晶体管。因此，可以提供具有电特性高并可靠性高的薄膜晶体管的半导体装置。
本实施方式可以与其他实施方式适当地组合而实施。
本说明书根据2008年9月1日在日本专利局受理的日本专利申请编号2008-224024而制造，所申请内容包括在本说明书中。

Claims (22)

1.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成包含氧化物的栅极绝缘层；
在所述栅极绝缘层的表面上进行第一氧自由基处理；
在所述第一氧自由基处理之后在所述栅极绝缘层上形成氧化物半导体层；
在所述氧化物半导体层的表面上进行第二氧自由基处理；以及
在所述第二氧自由基处理之后在所述氧化物半导体层上形成绝缘膜。
2.根据权利要求1所述的半导体装置的制造方法，进一步包括以下步骤：
在所述氧化物半导体层上形成源区和漏区；以及
在所述源区和漏区上形成源电极层和漏电极层，
其中，所述栅极绝缘层和所述氧化物半导体层在不暴露于空气的条件下连续地形成。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述绝缘膜包括包含氧化物的第一层和包含氮化物的第二层。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述第一氧自由基处理采用臭氧进行。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述第二氧自由基处理采用臭氧进行。
6.根据权利要求2所述的半导体装置的制造方法，其特征在于，所述栅极绝缘层、所述氧化物半导体层、所述源区和漏区、以及所述源电极层和漏电极层采用溅射方法形成。
7.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述氧化物半导体层包含铟、镓以及锌。
8.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成包含氧化物的栅极绝缘层；
在所述栅极绝缘层的表面上进行氧自由基处理；
在所述氧自由基处理之后在所述栅极绝缘层上形成氧化物半导体层；以及
在所述氧化物半导体层上形成绝缘膜。
9.根据权利要求8所述的半导体装置的制造方法，进一步包括以下步骤：
在所述氧化物半导体层上形成源区和漏区；以及
在所述源区和漏区上形成源电极层和漏电极层，
其中，所述栅极绝缘层和所述氧化物半导体层在不暴露于空气的条件下连续地形成。
10.根据权利要求8所述的半导体装置的制造方法，其特征在于，所述绝缘膜包括包含氧化物的第一层和包含氮化物的第二层。
11.根据权利要求8所述的半导体装置的制造方法，其特征在于，所述氧自由基处理采用臭氧进行。
12.根据权利要求8所述的半导体装置的制造方法，其特征在于，所述氧化物半导体层包含铟、镓以及锌。
13.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成氧化物半导体层；
在所述氧化物半导体层的表面上进行氧自由基处理；
在所述氧自由基处理之后在所述氧化物半导体层上形成绝缘膜。
14.根据权利要求13所述的半导体装置的制造方法，进一步包括以下步骤：
在所述氧化物半导体层上形成源区和漏区；以及
在所述源区和漏区上形成源电极层和漏电极层，
其中，所述栅极绝缘层和所述氧化物半导体层在不暴露于空气的条件下连续地形成。
15.根据权利要求13所述的半导体装置的制造方法，其特征在于，所述绝缘膜包括包含氧化物的第一层和包含氮化物的第二层。
16.根据权利要求13所述的半导体装置的制造方法，其特征在于，所述氧自由基处理采用臭氧进行。
17.根据权利要求13所述的半导体装置的制造方法，其特征在于，所述氧化物半导体层包含铟、镓以及锌。
18.根据权利要求13所述的半导体装置的制造方法，其特征在于，所述栅极绝缘层包括选自由氧化硅、氧化铝、氧化镁、氮化铝、以及氧化钇构成的材料。
19.根据权利要求13所述的半导体装置的制造方法，其特征在于，所述栅极绝缘层包括硅和氧。
20.根据权利要求13所述的半导体装置的制造方法，其特征在于，所述栅极绝缘层中的氢浓度为2×1019cm-3以下。
21.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成包含氧化物的绝缘层；
将氧添加到所述绝缘层以增加所述绝缘层中的氧浓度；
在添加氧之后在所述绝缘层上形成氧化物半导体层；
对所述氧化物半导体层加热使得包含在所述绝缘层中的氧提供给所述氧化物半导体层。
22.根据权利要求21所述的半导体装置的制造方法，其特征在于，所述的添加氧的步骤是采用氧自由基处理进行的。
CN201410553428.9A 2008-09-01 2009-08-31 半导体装置及半导体装置的制造方法 Active CN104465394B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008224024 2008-09-01
JP2008-224024 2008-09-01
CN200910168689.8A CN101882630B (zh) 2008-09-01 2009-08-31 半导体装置及半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200910168689.8A Division CN101882630B (zh) 2008-09-01 2009-08-31 半导体装置及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN104465394A true CN104465394A (zh) 2015-03-25
CN104465394B CN104465394B (zh) 2018-05-22

Family

ID=41396440

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410553428.9A Active CN104465394B (zh) 2008-09-01 2009-08-31 半导体装置及半导体装置的制造方法
CN200910168689.8A Active CN101882630B (zh) 2008-09-01 2009-08-31 半导体装置及半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200910168689.8A Active CN101882630B (zh) 2008-09-01 2009-08-31 半导体装置及半导体装置的制造方法

Country Status (6)

Country Link
US (3) US9082857B2 (zh)
EP (1) EP2159845B1 (zh)
JP (10) JP5520547B2 (zh)
KR (5) KR20100027067A (zh)
CN (2) CN104465394B (zh)
TW (3) TWI575757B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786322A (zh) * 2018-12-29 2019-05-21 惠科股份有限公司 显示面板的制造方法及其光罩
CN110808289A (zh) * 2019-09-30 2020-02-18 北京大学深圳研究生院 一种顶栅肖特基氧化物薄膜晶体管及制备方法

Families Citing this family (225)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010029859A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102881696A (zh) 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI487104B (zh) 2008-11-07 2015-06-01 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI616707B (zh) 2008-11-28 2018-03-01 半導體能源研究所股份有限公司 液晶顯示裝置
KR101719350B1 (ko) * 2008-12-25 2017-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR102159147B1 (ko) * 2009-03-12 2020-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
CN102473728B (zh) 2009-06-30 2014-11-26 株式会社半导体能源研究所 半导体装置的制造方法
KR101968855B1 (ko) 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
CN102460713B (zh) 2009-06-30 2016-12-07 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102216028B1 (ko) 2009-07-10 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101642620B1 (ko) 2009-07-10 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101820176B1 (ko) 2009-07-10 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101291434B1 (ko) 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103489871B (zh) 2009-07-31 2016-03-23 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101967480B1 (ko) 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8772627B2 (en) * 2009-08-07 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
CN105679834A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
KR101730347B1 (ko) 2009-09-16 2017-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101342179B1 (ko) * 2009-09-24 2013-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR102054650B1 (ko) * 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
WO2011037008A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film and method for manufacturing semiconductor device
KR20120084751A (ko) * 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
SG178056A1 (en) 2009-10-08 2012-03-29 Semiconductor Energy Lab Oxide semiconductor layer and semiconductor device
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101959693B1 (ko) 2009-10-09 2019-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
SG178057A1 (en) * 2009-10-16 2012-03-29 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101875794B1 (ko) * 2009-10-21 2018-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
KR20120102653A (ko) * 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011052382A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101629194B1 (ko) 2009-10-30 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
WO2011055645A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102598282B (zh) * 2009-11-06 2015-09-23 株式会社半导体能源研究所 半导体装置及其制造方法
KR101763126B1 (ko) 2009-11-06 2017-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101931206B1 (ko) 2009-11-13 2018-12-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101370301B1 (ko) 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
KR101523358B1 (ko) 2009-12-04 2015-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011068028A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
KR102241766B1 (ko) 2009-12-04 2021-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102903758B (zh) 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR20120130763A (ko) 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011105198A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011105183A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus
WO2011105184A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011118509A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
KR101351219B1 (ko) * 2010-04-06 2014-01-13 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그 제조 방법
KR20150088324A (ko) * 2010-04-23 2015-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN104851810B (zh) * 2010-04-23 2018-08-28 株式会社半导体能源研究所 半导体装置的制造方法
KR20130045418A (ko) 2010-04-23 2013-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101636008B1 (ko) 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101808198B1 (ko) 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20130077839A (ko) 2010-05-21 2013-07-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR101938726B1 (ko) * 2010-06-11 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011158704A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011158703A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9437454B2 (en) * 2010-06-29 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
CN102959713B (zh) * 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
KR102479939B1 (ko) * 2010-07-02 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8785241B2 (en) 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102143469B1 (ko) * 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5585339B2 (ja) 2010-07-30 2014-09-10 ソニー株式会社 固体撮像装置及びその駆動方法並びに電子機器
TWI621184B (zh) * 2010-08-16 2018-04-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
US8450123B2 (en) * 2010-08-27 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Oxygen diffusion evaluation method of oxide film stacked body
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2012029612A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20140054465A (ko) * 2010-09-15 2014-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
US8546892B2 (en) * 2010-10-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5647860B2 (ja) * 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8816425B2 (en) * 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103500712B (zh) 2010-12-03 2016-05-25 株式会社半导体能源研究所 半导体装置
JP5241967B2 (ja) * 2010-12-08 2013-07-17 シャープ株式会社 半導体装置および表示装置
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
TWI401797B (zh) 2010-12-28 2013-07-11 Ind Tech Res Inst 主動元件陣列以及有機發光二極體畫素陣列的製作方法
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI416737B (zh) 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
TWI570809B (zh) 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI657580B (zh) * 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8669552B2 (en) 2011-03-02 2014-03-11 Applied Materials, Inc. Offset electrode TFT structure
US9646829B2 (en) * 2011-03-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5429718B2 (ja) 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
US8809854B2 (en) * 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9331206B2 (en) * 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9117920B2 (en) * 2011-05-19 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using oxide semiconductor
WO2012169449A1 (en) 2011-06-08 2012-12-13 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing sputtering target, and method for forming thin film
US9112036B2 (en) * 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9318506B2 (en) 2011-07-08 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
KR20140051753A (ko) * 2011-08-26 2014-05-02 파나소닉 주식회사 박막 트랜지스터 어레이의 제조 방법, 박막 트랜지스터 어레이 및 표시 장치
WO2013039126A1 (en) * 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9177872B2 (en) 2011-09-16 2015-11-03 Micron Technology, Inc. Memory cells, semiconductor devices, systems including such cells, and methods of fabrication
CN103843145B (zh) 2011-09-29 2017-03-29 株式会社半导体能源研究所 半导体装置
KR20140074384A (ko) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
WO2013061895A1 (en) 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
US9076871B2 (en) * 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI581431B (zh) * 2012-01-26 2017-05-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI562361B (en) * 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102479944B1 (ko) 2012-04-13 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR101987985B1 (ko) * 2012-05-21 2019-10-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN104508548B (zh) 2012-07-20 2017-11-07 株式会社半导体能源研究所 显示装置
TW201405828A (zh) * 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9508806B2 (en) * 2012-09-28 2016-11-29 Sony Corporation Electronic device, image display device and sensor, and method for manufacturing electronic device
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
KR101728289B1 (ko) 2012-11-08 2017-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막
WO2014103914A1 (ja) * 2012-12-28 2014-07-03 シャープ株式会社 液晶表示装置およびその駆動方法
KR20230023050A (ko) * 2012-12-28 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20140087693A (ko) * 2012-12-31 2014-07-09 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN103094353B (zh) * 2013-01-23 2016-06-29 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置及一种制造方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6376788B2 (ja) 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI631711B (zh) 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
WO2014196107A1 (ja) * 2013-06-04 2014-12-11 パナソニック株式会社 薄膜トランジスタ素子とその製造方法及び表示装置
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
JP6217196B2 (ja) * 2013-07-11 2017-10-25 三菱電機株式会社 半導体材料、薄膜トランジスタ、および薄膜トランジスタの製造方法
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG11201606536XA (en) * 2014-03-18 2016-09-29 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
KR102239840B1 (ko) 2014-04-28 2021-04-14 삼성디스플레이 주식회사 표시장치 및 그 제조방법
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
WO2015181679A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN104701383B (zh) * 2015-03-24 2018-09-11 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其制作方法、显示装置
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
JP2016225615A (ja) * 2015-05-26 2016-12-28 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
JP2016225505A (ja) * 2015-06-01 2016-12-28 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
CN105161494A (zh) * 2015-06-19 2015-12-16 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板
CN105140271B (zh) * 2015-07-16 2019-03-26 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制造方法及显示装置
JP6430349B2 (ja) * 2015-09-04 2018-11-28 株式会社東芝 位置補正用試料、質量分析装置、および質量分析方法
US10381600B2 (en) * 2015-09-10 2019-08-13 Sharp Kabushiki Kaisha Organic electroluminescence device, illumination device, and display device
US10826021B2 (en) 2015-09-10 2020-11-03 Sharp Kabushiki Kaisha Organic electroluminescence device including a plurality of unit regions each including a light emitting area and a transmissive area
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
JP6128247B2 (ja) 2016-03-10 2017-05-17 信越化学工業株式会社 有機ケイ素化合物、並びにそれを用いたゴム用配合剤およびゴム組成物
US9634036B1 (en) * 2016-03-11 2017-04-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Metal oxide thin-film transistor, method of fabricating the same, and array substrate
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
TWI720097B (zh) 2016-07-11 2021-03-01 日商半導體能源硏究所股份有限公司 濺射靶材及濺射靶材的製造方法
US10205008B2 (en) 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
EP3516453A4 (en) * 2016-09-21 2020-05-06 Boe Technology Group Co. Ltd. THIN FILM TRANSISTOR, DISPLAY SUBSTRATE AND DISPLAY PANEL INCLUDING SAME, AND MANUFACTURING METHOD THEREOF
KR102605247B1 (ko) 2016-11-03 2023-11-27 삼성디스플레이 주식회사 표시 장치
US10692994B2 (en) 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2018168984A1 (ja) * 2017-03-17 2018-09-20 シャープ株式会社 アクティブマトリクス基板および表示装置
WO2018181296A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 チャネルエッチ型薄膜トランジスタの製造方法
US10347662B2 (en) * 2017-05-19 2019-07-09 Shenzhen China Star Optoelectronics Technology Co., Ltd Array substrate, manufacturing method thereof, and display panel
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR20220066173A (ko) 2017-08-31 2022-05-23 마이크론 테크놀로지, 인크 반도체 장치, 하이브리드 트랜지스터 및 관련 방법
KR102333036B1 (ko) 2017-08-31 2021-12-02 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
WO2019048968A1 (ja) 2017-09-05 2019-03-14 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR102485169B1 (ko) * 2017-09-08 2023-01-09 삼성디스플레이 주식회사 표시 장치, 이의 제조 방법, 및 전극 형성 방법
US11049887B2 (en) 2017-11-10 2021-06-29 Applied Materials, Inc. Layer stack for display applications
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
WO2019111105A1 (ja) 2017-12-06 2019-06-13 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
KR102583621B1 (ko) * 2017-12-08 2023-09-26 엘지디스플레이 주식회사 표시장치 및 그 제조방법
US20220178692A1 (en) * 2017-12-21 2022-06-09 Mindmaze Holding Sa System, method and apparatus of a motion sensing stack with a camera system
US10319749B1 (en) * 2017-12-28 2019-06-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, fabricating method for the same and display device
WO2019135137A1 (ja) * 2018-01-05 2019-07-11 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
KR20200138224A (ko) 2018-03-02 2020-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102550633B1 (ko) * 2018-05-04 2023-07-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
US10515905B1 (en) * 2018-06-18 2019-12-24 Raytheon Company Semiconductor device with anti-deflection layers
CN109494257B (zh) * 2018-10-26 2021-01-01 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置
JP7162509B2 (ja) 2018-11-30 2022-10-28 大和ハウス工業株式会社 壁構造
TWI694521B (zh) * 2019-03-22 2020-05-21 友達光電股份有限公司 半導體結構及其製作方法
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
US11961719B2 (en) 2020-06-25 2024-04-16 Hitachi High-Tech Corporation Vacuum processing method
CN114268753A (zh) * 2021-12-22 2022-04-01 上海韦尔半导体股份有限公司 一种高转换增益的图像传感器像素结构
JP2023140644A (ja) * 2022-03-23 2023-10-05 キオクシア株式会社 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091268A (ja) * 2001-09-19 2003-03-28 Matsushita Electric Ind Co Ltd 液晶駆動電源発生回路
CN1795547A (zh) * 2003-05-26 2006-06-28 大见忠弘 P－沟道功率mis场效应晶体管和开关电路
US20080038882A1 (en) * 2006-08-09 2008-02-14 Kazushige Takechi Thin-film device and method of fabricating the same

Family Cites Families (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
EP0459763B1 (en) 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JP2652267B2 (ja) 1990-10-29 1997-09-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP3071851B2 (ja) 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JP3483581B2 (ja) 1991-08-26 2004-01-06 株式会社半導体エネルギー研究所 半導体装置
JP3187086B2 (ja) 1991-08-26 2001-07-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06224219A (ja) 1993-01-25 1994-08-12 Fujitsu Ltd 薄膜トランジスタの製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4566294B2 (ja) * 1997-06-06 2010-10-20 株式会社半導体エネルギー研究所 連続粒界結晶シリコン膜、半導体装置
KR100301803B1 (ko) 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000232170A (ja) 1999-02-10 2000-08-22 Toshiba Microelectronics Corp 半導体装置およびその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001217428A (ja) 2000-01-25 2001-08-10 Samsung Electronics Co Ltd 低温多結晶シリコン形薄膜トランジスタ−及びその製造方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4630420B2 (ja) 2000-05-23 2011-02-09 ティーピーオー ホンコン ホールディング リミテッド パターン形成方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6537667B2 (en) * 2000-11-21 2003-03-25 Nissan Chemical Industries, Ltd. Electro-conductive oxide particle and process for its production
JP3366626B2 (ja) 2001-02-09 2003-01-14 株式会社半導体エネルギー研究所 薄膜トランジスタ及びアクティブマトリクス型表示装置の作製方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6882398B2 (en) * 2001-04-17 2005-04-19 Nec Lcd Technologies, Ltd. Liquid-crystal display device and method of fabricating same
JP2003043462A (ja) 2001-07-30 2003-02-13 Nec Corp 液晶表示装置及びその製造方法
JP2003037268A (ja) 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4162447B2 (ja) * 2001-09-28 2008-10-08 三洋電機株式会社 光起電力素子及び光起電力装置
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3939140B2 (ja) 2001-12-03 2007-07-04 株式会社日立製作所 液晶表示装置
KR100444603B1 (ko) 2001-12-22 2004-08-16 주식회사 하이닉스반도체 탄탈륨 펜타 옥사이드-알루미늄 옥사이드 유전체막 제조방법 및 이를 적용한 반도체 소자
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
JP5036173B2 (ja) 2004-11-26 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) * 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7566971B2 (en) * 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4842017B2 (ja) 2005-05-30 2011-12-21 株式会社半導体エネルギー研究所 半導体装置
EP1899902B1 (en) 2005-05-30 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP5024582B2 (ja) * 2005-08-09 2012-09-12 島根県 酸化物半導体電極、その作製方法およびこれを備えた色素増感太陽電池
KR101298940B1 (ko) * 2005-08-23 2013-08-22 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101283444B (zh) * 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007273709A (ja) 2006-03-31 2007-10-18 Nec Corp 薄膜トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5235333B2 (ja) 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2007138937A1 (en) 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5099739B2 (ja) 2006-10-12 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US8784700B2 (en) 2006-12-13 2014-07-22 Idemitsu Kosan Co., Ltd. Sputtering target and oxide semiconductor film
JP5237557B2 (ja) * 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及びその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
TWI453915B (zh) 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US7955992B2 (en) * 2008-08-08 2011-06-07 Redlen Technologies, Inc. Method of passivating and encapsulating CdTe and CZT segmented detectors
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091268A (ja) * 2001-09-19 2003-03-28 Matsushita Electric Ind Co Ltd 液晶駆動電源発生回路
CN1795547A (zh) * 2003-05-26 2006-06-28 大见忠弘 P－沟道功率mis场效应晶体管和开关电路
US20080038882A1 (en) * 2006-08-09 2008-02-14 Kazushige Takechi Thin-film device and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786322A (zh) * 2018-12-29 2019-05-21 惠科股份有限公司 显示面板的制造方法及其光罩
CN109786322B (zh) * 2018-12-29 2021-09-14 惠科股份有限公司 显示面板的制造方法及其光罩
CN110808289A (zh) * 2019-09-30 2020-02-18 北京大学深圳研究生院 一种顶栅肖特基氧化物薄膜晶体管及制备方法

Also Published As

Publication number Publication date
KR101898439B1 (ko) 2018-09-14
JP6806812B2 (ja) 2021-01-06
JP2014143438A (ja) 2014-08-07
JP6229036B2 (ja) 2017-11-08
JP5520547B2 (ja) 2014-06-11
TW201029184A (en) 2010-08-01
TWI606594B (zh) 2017-11-21
TWI495109B (zh) 2015-08-01
JP6033907B2 (ja) 2016-11-30
CN101882630B (zh) 2014-11-26
US20100051949A1 (en) 2010-03-04
US20160268437A1 (en) 2016-09-15
JP2019071461A (ja) 2019-05-09
JP5629732B2 (ja) 2014-11-26
JP6466542B2 (ja) 2019-02-06
TWI575757B (zh) 2017-03-21
TW201532283A (zh) 2015-08-16
JP2010080952A (ja) 2010-04-08
US20150303280A1 (en) 2015-10-22
JP2022003691A (ja) 2022-01-11
US9082857B2 (en) 2015-07-14
KR20100027067A (ko) 2010-03-10
JP2012252344A (ja) 2012-12-20
JP2017085101A (ja) 2017-05-18
KR20170016409A (ko) 2017-02-13
US10128381B2 (en) 2018-11-13
CN104465394B (zh) 2018-05-22
TW201714312A (zh) 2017-04-16
KR20170136465A (ko) 2017-12-11
KR20140125325A (ko) 2014-10-28
KR20160077026A (ko) 2016-07-01
EP2159845B1 (en) 2013-05-29
CN101882630A (zh) 2010-11-10
JP2015149489A (ja) 2015-08-20
US9397194B2 (en) 2016-07-19
JP2014170937A (ja) 2014-09-18
JP2018037669A (ja) 2018-03-08
EP2159845A1 (en) 2010-03-03
JP2020205447A (ja) 2020-12-24

Similar Documents

Publication Publication Date Title
CN101882630B (zh) 半导体装置及半导体装置的制造方法
CN102842585B (zh) 半导体装置以及半导体装置的制造方法
JP6510611B2 (ja) 液晶表示装置
CN102569189B (zh) 半导体装置的制造方法
CN101645462B (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant