TWI635493B - 非揮發性栓鎖電路及邏輯電路及使用其之半導體裝置 - Google Patents

非揮發性栓鎖電路及邏輯電路及使用其之半導體裝置 Download PDF

Info

Publication number
TWI635493B
TWI635493B TW106118898A TW106118898A TWI635493B TW I635493 B TWI635493 B TW I635493B TW 106118898 A TW106118898 A TW 106118898A TW 106118898 A TW106118898 A TW 106118898A TW I635493 B TWI635493 B TW I635493B
Authority
TW
Taiwan
Prior art keywords
transistor
oxide semiconductor
circuit
electrode
insulating layer
Prior art date
Application number
TW106118898A
Other languages
English (en)
Other versions
TW201810279A (zh
Inventor
加藤清
小山潤
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201810279A publication Critical patent/TW201810279A/zh
Application granted granted Critical
Publication of TWI635493B publication Critical patent/TWI635493B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H03K3/356173—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit with synchronous operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

為了提供新穎的非揮發性栓鎖電路及使用該非揮發性栓鎖電路的半導體裝置，非揮發性栓鎖電路包括一栓鎖部，具有第一元件的輸出電連接至第二元件的輸入，且該第二元件的輸出電連接至該第一元件的輸入的迴路結構；以及一資料保存部，用於保存該栓鎖部的資料。在該資料保存部中，用於形成通道形成區之使用氧化物半導體作為半導體材料的電晶體被用作開關元件。此外，包括電連接至該電晶體之源極電極或汲極電極的反相器。使用該電晶體，保存在該栓鎖部中的資料可被寫入該反相器的閘極電容器或單獨設置的電容器。

Description

非揮發性栓鎖電路及邏輯電路及使用其之半導體裝置
此處所揭示之本發明關於一非揮發性邏輯電路，其中即使在關閉電力之後，儲存資料的邏輯狀態不會消失；以及使用該非揮發性邏輯電路的半導體裝置。特別是，此處所揭示之本發明關於非揮發性栓鎖電路以及使用該非揮發性栓鎖電路的半導體裝置。
已提出其中集成非揮發邏輯之一積體電路，其中即使在關閉電力之後，資料不會消失的"非揮發"特徵係應用於邏輯電路。例如，提出使用鐵電元件的非揮發性栓鎖電路作為非揮發邏輯。(見專利文獻1)。
[參考文獻] [專利文獻]
[專利文獻1]PCT國際公開申請案號第2003/044953號
然而，使用鐵電元件的非揮發性栓鎖電路具有關於重寫次數之可靠性及電壓降低的問題。此外，鐵電元件由施加至該元件的電場極化，且由剩餘極化儲存資料。然而，當該剩餘極化係小時，可能引起下列問題：變異影響變大，需要高準確度讀取電路。
有鑑於上述問題，本發明之一實施例的目的為提供新穎的非揮發性栓鎖電路以及使用該非揮發性栓鎖電路的半導體裝置。
依據本發明之一實施例的非揮發性栓鎖電路包括栓鎖部，具有其中第一元件的輸出電連接至第二元件的輸入，且該第二元件的輸出電連接至該第一元件的輸入之迴路結構；以及資料保存部，用於保存該栓鎖部的資料。在該資料保存部中，用於形成通道形成區之使用氧化物半導體作為半導體材料的電晶體被用作開關元件。此外，包括電連接至該電晶體之源極電極或汲極電極的反相器。使用該電晶體，保存在該栓鎖部中的資料可被寫入該反相器的閘極電容器或單獨製備的電容器。此外，使用該電晶體，寫入該反相器之閘極電容器或單獨製備之電容器的資料可被保存。
換句話說，依據本發明之一實施例的非揮發性栓鎖電路包括栓鎖部和用於保存該栓鎖部之資料的資料保存部。該資料保存部包括電晶體和反相器。該電晶體之通道形成 區包括氧化物半導體層。該電晶體之源極電極和汲極電極之其中一者電連接至供應有輸出信號的導線，該電晶體之源極電極和汲極電極之其中另一者電連接至該反相器之輸入，且該反相器之輸出電連接至供應有輸入信號的導線。
在上述非揮發性栓鎖電路中，除了電晶體和反相器之外，該資料保存部可包括電容器。該電容器可被用於寫入和保存保存在該栓鎖部中的資料。該電容器之電極的其中之一可藉由電連接至該電晶體之源極電極和汲極電極之其中另一者而被使用。
在上述非揮發性栓鎖電路中，該栓鎖部包括第一元件和第二元件，以及具有其中該第一元件之輸出電連接至該第二元件之輸入，且該第二元件之輸出電連接至該第一元件之輸入的迴路結構。此外，該第一元件之輸入電連接至供應有輸入信號的導線，且該第一元件之輸出電連接至供應有輸出信號的導線。例如，反相器可被用於該第一元件和該第二元件之各者。或者，例如，NAND可被用於該第一元件，且時鐘反相器可被用於該第二元件。
在上述非揮發性栓鎖電路中，該電晶體具有將保存在該栓鎖部中的資料寫入該資料保存部中的該反相器的閘極電容器或單獨製備的電容器。此外，該電晶體具有保存寫入至該資料保存部中的該反相器的閘極電容器或單獨製備的電容器的資料。
在上述非揮發性栓鎖電路中，使用包含將氧化物半導體層(其以氧化物半導體材料形成)用於通道形成區之電 晶體，可獲得下列特性(即使在，例如，元件之通道寬度W為1×104μm及通道長度L為3μm的情況中)：在正常溫度下的關閉狀態電流為少於或等於1×10-13A；以及次臨界擺幅(S值)為大約0.1V/dec.(閘極絕緣膜：100nm厚度)。因此，漏電流，即，在閘極和源極電極之間的電壓大約為0的狀態的關閉狀態電流遠小於使用矽之電晶體的關閉狀態電流。因而，使用包含氧化物半導體層用於通道形成區之電晶體，其作用為開關元件，資料儲存部之電容器中累積的電荷，即使在電源電壓停止供應至栓鎖電路之後，仍可被保持儲存而沒有任何改變。換句話說，寫入資料保存部的資料可被繼續保持而沒有任何改變。而且，在電源電壓再次開始供應至栓鎖電路之後，可讀取保存在資料保存部中的資料。因而，可將邏輯狀態回復至停止供應電源電壓之前的邏輯狀態。此外，在溫度特性中，即使在高溫，關閉狀態電流可為足夠低且導通狀態電流可為足夠高。例如，因為電晶體之VG-ID特性，在與關閉狀態電流、導通狀態電流、遷移率和S值具有低溫度相依性的-25℃至150℃的範圍中獲得資料。本發明之一實施例係提供一非揮發性栓鎖電路，其具有寬操作溫度範圍，且即使在高溫可穩定地操作，以及在其中即使在電源關閉之後儲存資料之邏輯狀態亦不消失。
在上述非揮發性栓鎖電路中，可藉由使用該非揮發性栓鎖電路提供各種邏輯電路。此外，可提供使用該邏輯電路之各種半導體裝置。例如，在該邏輯電路之複數個區塊 電路中，可以停止供應電源電壓至一或複數個未使用的區塊電路。使用該非揮發性栓鎖電路，該區塊電路的邏輯狀態可被保持儲存，即使在停止供應電源電壓至該區塊電路之後。而且，已儲存之邏輯狀態在再次開始供應電源電壓至該區塊電路之後可被讀取。因而，可回復該邏輯狀態至停止供應電源電壓之前的邏輯狀態。
在上述非揮發性栓鎖電路中，作為氧化物半導體層，可使用下列任何材料：In-Ga-Zn-O基材料；In-Sn-O基材料；In-Sn-Zn-O基材料；In-Al-Zn-O基材料；Sn-Ga-Zn-O基材料；Al-Ga-Zn-O基材料；Sn-Al-Zn-O基材料；In-Zn-O基材料；Sn-Zn-O基材料；Al-Zn-O基材料；In-O基材料；Sn-O基材料；及Zn-O基材料。此外，該氧化物半導體層可包含銦、鎵、和鋅。而且，氧化物半導體層中的氫濃度可被設定為少於或等於5×1019/cm3，較佳為少於或等於5×1018/cm3，更佳為少於或等於5×1017/cm3，再更佳為少於或等於1×1016/cm3，且甚至更佳為少於1×1016/cm3。此外，氧化物半導體層中的載子濃度可被設定為少於1×1014/cm3，較佳為少於1×1012/cm3，更佳為少於1×1011/cm3。此外，電晶體之在正常溫度的關閉狀態電流可被設定為少於或等於1×10-13A。
在上述非揮發性栓鎖電路中，使用氧化物半導體的電晶體可為底閘型、頂閘型、底部接觸型、或頂部接觸型。底閘電晶體包括至少一閘極電極在絕緣表面之上；閘極絕 緣膜在該閘極電極之上；以及一氧化物半導體層以成為通道形成區在該閘極電極之上，而其間夾有該閘極絕緣膜。頂閘電晶體包括至少一氧化物半導體層以成為通道形成區在絕緣表面之上；閘極絕緣膜在該氧化物半導體層之上；以及一閘極電極在該氧化物半導體層之上，而該閘極絕緣膜夾於其間。底部接觸電晶體包括一氧化物半導體層以成為通道形成區在源極電極和汲極電極之上。頂部接觸電晶體包括源極電極和汲極電極在將成為通道形成區之氧化物半導體層之上。
應注意在此說明書中，於描述元件之間的具體關係時，「之上」及「之下」的詞並不一定表示「正上方」及「正下方」。例如，「閘極電極在閘極絕緣層之上」的描述可表示在該閘極絕緣層和該閘極電極之間有額外元件的情形。「之上」及「之下」的詞僅用於方便描述且可互換，除非另有規定。
在此說明書中，「電極」或「導線」的詞並不限於元件的功用。例如，可使用「電極」作為部分的「導線」，且可使用「導線」作為部分的「電極」。此外，「電極」或「導線」的詞亦可表示例如複數的「電極」和「導線」的組合。
應注意「源極」和「汲極」的功能在採用不同極性之電晶體的情況中，或在電路操作中改變電流流動方向的情況中，可對調。因此，「源極」和「汲極」之詞在此說明書中可彼此替換。
應注意在此說明書中，「電連接」之詞包括元件經由具有電功能之物體連接的狀況。具有電功能之物體並沒有特別限制，只要可在經由該物體連接的元件之間傳送以及接收電信號。
具有電功能之物體的範例為例如電晶體、電阻器、電感器、電容器之開關元件，以及具有各種功能的元件以及電極和導線。
依據本發明之一實施例，利用使用用於形成通道形成區之氧化物半導體作為半導體材料的電晶體，其作用為資料保存部的開關元件，可實現一非揮發性栓鎖電路，其具有寬操作溫度範圍，且即使在高溫可穩定地操作，以及在其中即使在電源關閉之後儲存資料之邏輯狀態亦不消失，或一設置有資料保存部的栓鎖電路，其更新週期係足夠長。因為資料寫入係藉由開關該電晶體而實現，重寫之次數大致上並沒有限制。此外，寫入電壓幾乎同等於電晶體之臨界電壓；因此，可在低電壓操作該電晶體。例如，操作電壓可被設定至大約1V或更低。此外，因為累積在資料儲存部之電容器中的電荷可被繼續保持而無任何改變，變異的影響很小且相較於使用剩餘極化當作資料的情況，資料可被輕易地讀取。
藉由使用非揮發性栓鎖電路可提供各種邏輯電路。例如，在使用非揮發性栓鎖電路之邏輯電路中，可藉由關閉未使用之區塊的電源來降低功率消耗。此外，因為即使當關閉電源，邏輯狀態仍被儲存，系統可高速且低功率地開 始(當電源導通時)或終止(當電源關閉時)。
100‧‧‧基板
102‧‧‧保護層
104‧‧‧半導體區
106‧‧‧元件絕緣絕緣層
108a‧‧‧閘極絕緣層
110a‧‧‧閘極電極
112‧‧‧絕緣層
114‧‧‧雜質區
116‧‧‧通道形成區
118‧‧‧側壁絕緣層
120‧‧‧高集中雜質區
122‧‧‧金屬層
124‧‧‧金屬化合物區
126‧‧‧層間絕緣層
128‧‧‧層間絕緣層
130a‧‧‧汲極電極
130b‧‧‧汲極電極
130c‧‧‧電極
132‧‧‧絕緣層
134‧‧‧導電層
136a‧‧‧電極
136b‧‧‧電極
136c‧‧‧電極
136d‧‧‧閘極電極
138‧‧‧閘極絕緣層
140‧‧‧氧化物半導體層
142a‧‧‧源極或汲極電極
142b‧‧‧源極或汲極電極
144‧‧‧保護絕緣層
146‧‧‧層間絕緣層
148‧‧‧導電層
150a‧‧‧電極
150b‧‧‧電極
150c‧‧‧電極
150d‧‧‧電極
150e‧‧‧電極
152‧‧‧絕緣層
154a‧‧‧電極
154b‧‧‧電極
154c‧‧‧電極
154d‧‧‧電極
301‧‧‧主體
302‧‧‧外殼
303‧‧‧顯示部
304‧‧‧鍵盤
311‧‧‧主體
312‧‧‧電筆
313‧‧‧顯示部
314‧‧‧操作鍵
315‧‧‧外部介面
320‧‧‧電子書閱讀器
321‧‧‧外殼
323‧‧‧外殼
325‧‧‧顯示部
327‧‧‧顯示部
331‧‧‧電源按鈕
333‧‧‧操作鍵
335‧‧‧揚聲器
337‧‧‧樞紐
340‧‧‧外殼
341‧‧‧外殼
342‧‧‧顯示面板
343‧‧‧揚聲器
344‧‧‧麥克風
345‧‧‧操作鍵
346‧‧‧指向裝置
347‧‧‧相機鏡頭
348‧‧‧外部連接端子
349‧‧‧太陽能電池
350‧‧‧外部記憶體插槽
361‧‧‧主體
363‧‧‧接目鏡部
364‧‧‧操作開關
365‧‧‧顯示部B
366‧‧‧電池
367‧‧‧顯示部A
370‧‧‧電視機
371‧‧‧外殼
373‧‧‧顯示部
375‧‧‧腳座
377‧‧‧顯示部
379‧‧‧操作鍵
380‧‧‧遙控器
400‧‧‧栓鎖電路
400a‧‧‧栓鎖電路
400b‧‧‧栓鎖電路
401‧‧‧資料保存部
402‧‧‧電晶體
403‧‧‧反向器
404‧‧‧電容器
405‧‧‧開關器
411‧‧‧栓鎖部
412‧‧‧第一元件
413‧‧‧第二元件
414‧‧‧導線
415‧‧‧導線
420‧‧‧電晶體
421‧‧‧電晶體
431‧‧‧開關器
432‧‧‧開關器
50as1‧‧‧n通道電晶體
502‧‧‧n通道電晶體
503‧‧‧p通道電晶體
504‧‧‧p通道電晶體
505‧‧‧p通道電晶體
506‧‧‧p通道電晶體
圖1A和1B說明非揮發性栓鎖電路之組態的範例。
圖2A和2B說明部份非揮發性栓鎖電路之組態的範例。
圖3A和3B為說明非揮發性栓鎖電路之元件的範例的橫截面圖及平面圖。
圖4A至4H說明非揮發性栓鎖電路之元件之製造方法的範例。
圖5A至5G說明非揮發性栓鎖電路之元件之製造方法的範例。
圖6A至6D說明非揮發性栓鎖電路之元件之製造方法的範例。
圖7說明使用氧化物半導體之反交錯電晶體的橫截面結構。
圖8為沿著圖7中A-A’區段之能帶圖(示意圖)。
圖9A說明施加正電位(+VG)至閘極(G1)的狀態，及圖9B說明施加負電位(-VG)至閘極(G1)的狀態。
圖10說明真空度和金屬之功函數(φM)之間的關係，以及真空度和氧化物半導體之電子親和力(χ)之間的關係。
圖11說明在矽(Si)中熱載子注入所需之能量。
圖12說明在In-Ga-Zn-O-基氧化物半導體(IGZO)中熱載子注入所需之能量
圖13說明在碳化矽(4H-SiC)中熱載子注入所需之能量。
圖14顯示關於短通道效應之裝置模擬的結果。
圖15顯示關於短通道效應之裝置模擬的結果。
圖16顯示C-V特性。
圖17顯示VG和(1/C)2之間的關係。
圖18A和18B說明非揮發性栓鎖電路之組態的範例。
圖19A說明非揮發性栓鎖電路之組態的範例，以及圖19B說明該非揮發性栓鎖電路之操作的範例。
圖20A說明非揮發性栓鎖電路之組態的範例，以及圖20B說明該非揮發性栓鎖電路之操作的範例。
圖21A說明非揮發性栓鎖電路之組態的範例，以及圖21B說明該非揮發性栓鎖電路之操作的範例。
圖22說明非揮發性栓鎖電路之組態的範例。
圖23A至23F說明使用非揮發性栓鎖電路之半導體裝置的範例。
圖24說明非揮發性栓鎖電路之組態的範例。
圖25A和25B顯示評估非揮發性栓鎖電路之結果的範例。
以下，將參照圖示說明本發明之實施例及範例。然而，本發明並不侷限於以下的說明。熟習此技藝者將可輕易瞭解到，可在沒有偏離本發明之精神及範圍下以各種方式改變模式和細節。因此，本發明不應受限於下面實施例和範例。在參照圖式描述本發明之結構時，標示相同元件之參考標號係用於不同的圖式中。
應注意在某些例子中為了簡便，將放大實施例之圖示中層的大小、厚度和各結構之區域。因此，本發明之實施例並不侷限於此比例。
應注意在此說明書中，使用例如「第一」、「第二」和「第三」之序數詞來辨識元件，該等詞並不使用數字表示地限制該等元件。
[實施例1]
在此實施例中，將參照圖1A和1B、圖2A和2B、圖3A和3B、圖4A至4H、圖5A至5G、圖6A至6D、圖7、圖8、圖9A和9B、圖10、圖11、圖12、圖13、圖14、圖15、圖16及圖17說明為此處所揭示之發明之實施例的非揮發性栓鎖電路之組態和操作的範例，包括在該非揮發性栓鎖電路中之元件的製造方法等。
<非揮發性栓鎖電路之組態及操作>
圖1A顯示非揮發性栓鎖電路400之組態，其包括栓鎖部411和資料保存部401用於保存該栓鎖部之資料。圖 1B顯示資料保存部401之組態。
圖1A中之非揮發性栓鎖電路400包括具有迴路結構之栓鎖部411以及用於保存該栓鎖部之資料的資料保存部401。在具有迴路結構之栓鎖部411中，第一元件(D1)412之輸出電連接於第二元件(D2)413之輸入，且第二元件(D2)413之輸出電連接於第一元件(D1)412之輸入。
第一元件(D1)412之輸入電連接於供應有栓鎖電路之輸入信號的導線414。第一元件(D1)412之輸出電連接於供應有栓鎖電路之輸出信號的導線415。
當第一元件(D1)412有複數個輸入時，該等輸入之其中一者可電連接於供應有栓鎖電路之輸入信號的導線414。當第二元件(D2)413有複數個輸入時，該等輸入之其中一者可電連接於第一元件(D1)412之輸出。
作為第一元件(D1)412，可使用將輸入信號反相，將得到的信號作為輸出的元件。例如，作為第一元件(D1)412，可使用反相器、NAND、NOR、時鐘反相器或之類。作為第二元件(D2)413，可使用將輸入信號反相，將得到的信號作為輸出的元件。例如，作為第二元件(D2)413，可使用反相器、NAND、NOR、時鐘反相器或之類。
在資料保存部401中，使用用於形成通道形成區之氧化物半導體作為半導體材料的電晶體402被用作開關元件。該電晶體402之源極電極和汲極電極之其中一者電連 接於供應有輸出信號的導線415。此外，資料保存部401包括電容器404和反相器403，其各者電連接於電晶體402之源極電極和汲極電極之其中另一者。換句話說，電容器404之電極之其中一者和反相器403之輸入(輸入端子)各電連接於電晶體402之源極電極和汲極電極之其中另一者。電容器404之電極之其中一者和反相器403之輸入，各電連接於電晶體402之源極電極和汲極電極之其中另一者的節點被稱為節點S。電容器404之另一電極供應有電位Vc。
此外，反相器403之輸出電連接於供應有輸入信號的導線414。反相器403包括電晶體420和電晶體421。電晶體420之源極電極電連接於高位準電源電壓VDD。電晶體421之源極電極電連接於低位準電源電壓VSS。
反相器403之組態並不侷限於圖1B中所示，且可包括，例如，圖2A中所示之n通道電晶體420和n通道電晶體421。或者，該輸出可設置有緩衝器。又或者，可使用感測放大器電路取代反相器403。例如，可使用圖2B所示之差動放大器類型感測放大器電路。圖2B所示之差動放大器類型感測放大器電路包括n通道電晶體421、n通道電晶體501、n通道電晶體502、p通道電晶體503、p通道電晶體504、p通道電晶體505、和p通道電晶體506。在各情況中，輸入(輸入端子)處於浮動狀態(高阻抗狀態)係重要的。
使用氧化物半導體之電晶體402具有將保存在栓鎖部 411中之資料寫入資料保存部401中之電容器404和反相器403的閘極電容器的功能。此外，電晶體402具有保存已寫入資料保存部401中之電容器404和反相器403的閘極電容器的資料的功能。
將說明保存在栓鎖部411中之資料寫入資料保存部401之寫入操作，以及該資料的保存、讀取、和重寫操作。首先，藉由施加導通電晶體402之電位至電晶體402之閘極電極來導通電晶體402。因而，保存在栓鎖部中的資料，即，供應有輸出信號的導線415之電位被施加於電容器404之電極之其中一者以及反相器403之輸入端子。因此，將依照導線415之電位的電荷累積於電容器404之電極之其中一者以及反相器403之閘極電容器中(此操作對應於寫入)。之後，以將電晶體402之閘極電極的電位設定為關閉電晶體402之電位來關閉電晶體402。因而，累積於電容器404之電極之其中一者以及反相器403之閘極電容器中的電荷被保存(保存)。藉由讀取電容器404之電極之其中一者的電位以及反相器403之輸入端子的電位，可讀取資料(此操作對應於讀取)。資料的重寫可以相同於資料之寫入和保存的方式實施。
作為包含在電晶體402中之氧化物半導體層，可使用下列任何材料：In-Ga-Zn-O基材料；In-Sn-O基材料；In-Sn-Zn-O基材料；In-Al-Zn-O基材料；Sn-Ga-Zn-O基材料；Al-Ga-Zn-O基材料；Sn-Al-Zn-O基材料；In-Zn-O基材料；Sn-Zn-O基材料；Al-Zn-O基材料；In-O基材 料；Sn-O基材料；以及Zn-O基材料。
此處，該氧化物半導體層較佳為藉由充分去除例如氫氣之雜質而高度純化的氧化物半導體層。具體地，氧化物半導體層中的氫濃度可被設定為少於或等於5×1019/cm3，較佳為少於或等於5×1018/cm3更佳為少於或等於5×1017/cm3，再更佳為少於或等於1×1016/cm3，且甚至更佳為少於1×1016/cm3。此外，氧化物半導體層中的載子濃度可被設定為少於1×1014/cm3，較佳為少於1×1012/cm3，更佳為少於1×1011/cm3。在藉由充分降低氫濃度而高度純化的氧化物半導體層中，載子濃度係足夠低的，相較於一般矽晶圓(添加少量例如磷或硼之雜質元素的矽晶圓)中的載子濃度(大約為1×1014/cm3)。
以此方式，藉由使用以充分降低氫濃度而高度純化的氧化物半導體且使其成為具有極低載子濃度之i型氧化物半導體或實質上i型氧化物半導體，可獲得具有極佳關閉狀態電流特性的電晶體402。例如，即使在元件之通道寬度W為1×104μm及通道長度L為3μm的情況中，當施加至汲極電極的汲極電壓VD為+1V或+10V且施加至閘極電極之閘極電壓VG在-5V至-20V之範圍時，在正常溫度的關閉狀態電流少於或等於1×10-13A。此外，在溫度特性中，可獲得即使在高溫，關閉狀態電流可為足夠低且導通狀態電流可為足夠高之電晶體。例如，因為電晶體402之VG-ID特性，在與關閉狀態電流、導通狀態電流、遷移率和S值具有低溫度相依性的-25℃至150℃ 的範圍中獲得資料。應注意氧化物半導體層中的上述氫濃度由SIMS(二次離子質譜儀)所測量。
應注意包含在氧化物半導體層中的氧化物半導體並沒有特別限制，只要其具有非單晶結構。可採用各種結構，例如非晶結構、微晶(奈米微晶等)結構、多晶結構、非晶材料包含微晶或多晶之結構、或形成微晶或多晶於非晶結構之表面的結構。
以此方式，藉由將使用以充分降低氫濃度而高度純化的氧化物半導體且使其成為具有極低載子濃度之i型氧化物半導體或實質上i型氧化物半導體之電晶體402作為開關元件，累積在資料保存部401中之電容器404及反相器403的閘極電容器中的電荷可被繼續保持達極長的一段時間，即使在停止施加電源電壓至栓鎖電路400之後。換句話說，寫入資料保存部401的資料可被繼續保持達極長的一段時間。此外，再次開始施加電源電壓至栓鎖電路400之後，可讀取保存在資料保存部401中的資料。因而，可回復該邏輯狀態至停止供應電源電壓之前的邏輯狀態。以此方式，藉由將使用以充分降低氫濃度而高度純化的氧化物半導體且使其成為具有極低載子濃度之i型氧化物半導體或實質上i型氧化物半導體之電晶體402作為開關元件，可實現一新穎的非揮發性栓鎖電路，其具有寬操作溫度範圍，且即使在高溫可穩定地操作，以及在其中即使在電源關閉之後儲存資料之邏輯狀態亦不消失。
在非揮發性栓鎖電路400之元件中，可使用除了氧化 物半導體之外的材料作為用於除了電晶體402以外之元件的半導體材料。作為氧化物半導體之外的材料，可使用單晶矽、結晶矽等。例如，可將電晶體402以外的元件設置於包含半導體材料之基板上。作為包含半導體材料之基板，可使用矽晶圓、SOI(絕緣層上矽晶)基板、絕緣表面上之矽膜、或之類。使用氧化物半導體之外的材料，可實現高速操作。
此外，在非揮發性栓鎖電路400之元件中，亦可使用氧化物半導體作為半導體材料來形成電晶體402以外的元件。
<非揮發性栓鎖電路之元件的平面結構和橫截面結構>
圖3A和3B顯示非揮發性栓鎖電路之電晶體402以及電晶體402以外的元件的結構範例。此處，作為電晶體402以外的元件，說明包括在資料保存部401之反相器403中的電晶體421作為範例。電晶體402以外的元件可具有相同於相同或相似於電晶體421之結構的結構。可使用用於形成電晶體402的膜或用於形成電晶體402以外之元件的膜來形成例如電容器404之元件。圖3A顯示橫截面，圖3B顯示平面。此處，圖3A對應於圖3B之區段A1-A2和B1-B2。如圖3A和3B中所示，將使用氧化物半導體以外材料的電晶體421設置於下部，將使用氧化物半導體的電晶體402設置於上部。
電晶體421包括設置於包含半導體材料之基板100中 的通道形成區116；其間夾有通道形成區116而形成的雜質區114和高濃度區120(雜質區114和高濃度區120的組合可簡稱為雜質區)；閘極絕緣層108a於通道形成區116之上；閘極電極110a於閘極絕緣層108a之上；源極或汲極電極130a電連接於雜質區114；以及源極或汲極電極130b電連接於雜質區114。
此處，側壁絕緣層118形成於閘極電極110a之側上。而且，當從平面來看，高濃度區120形成於基板100之不與側壁絕緣層118重疊的區域中，且金屬化合物區124存在於高濃度區120之上。此外，元件隔離絕緣層106形成於基板100之上以圍繞電晶體421，且形成層間絕緣層126和層間絕緣層128以覆蓋電晶體421。源極或汲極電極130a和源極或汲極電極130b係經由形成在層間絕緣層126和層間絕緣層128中的開孔電連接於金屬化合物區124。換句話說，源極或汲極電極130a和源極或汲極電極130b經由金屬化合物區124電連接於高濃度區120和雜質區114。此外，以相同於源極或汲極電極130a和源極或汲極電極130b之設置方法來設置的電極130c係電連接於閘極電極110a。
電晶體402包括閘極電極136d於層間絕緣層128之上；閘極絕緣層138於閘極電極136d之上；氧化物半導體層140於閘極絕緣層138之上；以及源極或汲極電極142a和源極或汲極電極142b，其在氧化物半導體層140之上且電連接氧化物半導體層140。
此處，形成閘極電極136d以被嵌入至層間絕緣層128之上的絕緣層132中。此外，相同於閘極電極136d，形成電極136a、電極136b、和電極136c分別與源極或汲極電極130a、源極或汲極電極130b、和電極130c接觸。
形成保護絕緣層144於電晶體402之上以與部份的氧化物半導體層140接處。形成層間絕緣層146於保護絕緣層144之上。此處，保護絕緣層144和層間絕緣層146設置有到達源極或汲極電極142a和源極或汲極電極142b的開孔。電極150d和電極150e經由該等開孔與源極或汲極電極142a和源極或汲極電極142b接觸。在形成電極150d和電極150e的同時，形成電極150a、電極150b、和電極150c，其經由閘極絕緣層138、保護絕緣層144、和層間絕緣層146中的開孔分別與電極136a、電極136b、和電極136c接觸。
此處，氧化物半導體層140較佳為藉由充分去除例如氫氣之雜質而高度純化的氧化物半導體層。具體地，氧化物半導體層140中的氫濃度可被設定為少於或等於5×1019/cm3，較佳為少於或等於5×1018/cm3更佳為少於或等於5×1017/cm3，再更佳為少於或等於1×1016/cm3，且甚至更佳為少於1×1016/cm3。此外，氧化物半導體層140中的載子濃度可被設定為少於1×1014/cm3，較佳為少於1×1012/cm3，更佳為少於1×1011/cm3。在藉由充分降低氫濃度而高度純化的氧化物半導體層140中，載子濃度係足夠低的，相較於一般矽晶圓(添加少量例如磷或硼之 雜質元素的矽晶圓)中的載子濃度(大約為1×1014/cm3)。以此方式，藉由使用以充分降低氫濃度而高度純化的氧化物半導體且使其成為具有極低載子濃度之i型氧化物半導體或實質上i型氧化物半導體，可獲得具有極佳關閉狀態電流特性的電晶體402。例如，即使在元件之通道寬度W為1×104μm及通道長度L為3μm的情況中，當施加至汲極電極的汲極電壓VD為+1V或+10V且施加至閘極電極之閘極電壓VG在-5V至-20V之範圍時，在正常溫度的關閉狀態電流少於或等於1×10-13A。應注意氧化物半導體層中的上述氫濃度由SIMS(二次離子質譜儀)所測量。
形成絕緣層152於層間絕緣層146之上。形成電極154a、電極154b、電極154c、及電極154d以被嵌入至層間絕緣層152中。此處，電極154a係與電極150a接觸，電極154b係與電極150b接觸、電極154c係與電極150c和電極150d接觸，且電極154d係與電極150e接觸。
意即，在圖3A和3B之非揮發性栓鎖電路的元件中，電晶體421之閘極電極110a係經由電極130c、電極136c、電極150c、電極154c、和電極150d電連接於電晶體402之源極或汲極電極142a。
<非揮發性栓鎖電路之元件的製造方法>
接著，將說明非揮發性栓鎖電路之元件的製造方法的範例。首先，將參照圖4A至4H說明在下部中的電晶體 421的製造方法，然後參照圖5A至5G和圖6A至6D說明在上部中的電晶體402的製造方法。
<在下部之電晶體的製造方法>
首先，製備包含半導體材料的基板100(見圖4A)。矽、碳矽等的單晶半導體基板；微晶半導體基板；矽鍺等的化合物半導體基板；SOI基板、或之類可被用作包含半導體材料的基板100。此處，說明使用單晶矽基板作為包含半導體材料之基板100的情況範例。應注意，通常，「SOI基板」的詞表示具有矽半導體層於其絕緣表面之上的基板。在此說明書中，「SOI基板」的詞亦表示具有使用矽以外的材料的半導體層於其絕緣表面之上的基板。即，包含於「SOI基板」中的半導體層並不侷限於矽半導體層。「SOI基板」的範例包括具有半導體層於其絕緣基板之上的基板，例如玻璃基板，在該半導體層和該絕緣基板之間有一絕緣層。
形成作為用於形成元件隔離絕緣層之遮罩的保護層102於基板100之上(見圖4A)。例如，可使用氧化矽、氮化矽、氧化氮化矽等的絕緣層作為保護層102。應注意在此步驟之前和之後，可將傳遞n型導電性之雜質元素或傳遞p型導電性之雜質元素加入基板100以控制電晶體的臨界電壓。作為傳遞n型導電性之雜質，當包含在基板100中的半導體材料為矽時，可使用例如磷、砷、或之類。作為傳遞p型導電性之雜質，可使用例如硼、鋁、 鎵、或之類。
接著，使用上述保護層102作為遮罩，以蝕刻來移除在未被保護層102(暴露區)覆蓋之區域中的部份基板100。因此，形成隔離的半導體區104(見圖4B)。作為蝕刻，較佳實施乾蝕刻，但亦可實施濕蝕刻。可依據將被蝕刻之層的材料來適當地選擇蝕刻氣體和蝕刻劑。
接著，形成絕緣層以覆蓋半導體區104及選擇性移除與半導體區104重疊的絕緣層區域，使得形成元件隔離絕緣層106(見圖4B)。使用氧化矽、氮化矽、氧化氮化矽或之類來形成絕緣層。移除絕緣層的方法包括蝕刻、拋光，例如CMP等，且任一方法係可實施的。應注意在形成半導體區104之後，或在形成元件絕緣絕緣層106之後，移除保護層102。
接著，形成絕緣層於半導體區104之上，以及形成包含導電材料之層於該絕緣層之上。
因為絕緣層稍後將作為閘極絕緣層，絕緣層較佳具有單層結構或以CVD、濺鍍法等形成之使用包含氧化矽，氧化氮化矽，氮化矽，氧化鉿，氧化鋁，氧化鉭等的膜的堆疊結構。或者，可藉由高密度電漿處理或熱氧化處理，氧化或氮化半導體區104之表面來形成絕緣層。例如，可使用例如He、Ar、Kr或Xe的稀有氣體以及氧、氧化氮、氨、氮、氫的混合氣體來實施高密度電漿處理。絕緣層的厚度並無特別限制；例如，絕緣層的厚度可在1nm至100nm之範圍內。
可使用金屬材料，例如鋁、銅、鈦、鉭或鎢，來形成包含導電材料之層。或者，可使用半導體材料，例如包含導電材料的多晶矽，來形成包含導電材料之層。形成包含導電材料之層的方法並無特別限制；可採用各種膜形成方法，例如蒸發法、CVD法、濺鍍法和旋轉塗佈法。應注意在此實施例中，說明使用金屬材料形成包含導電材料之層的情況的範例。
在那之後，選擇性蝕刻絕緣層和包含導電材料之層，藉以形成閘極絕緣層108a及閘極電極110a(見圖4C)。
接著，形成覆蓋閘極電極110a的絕緣層112(見圖4C)。然後，將磷(P)、砷(As)等添加到半導體區104，形成具有淺接面深度的雜質區114(見圖4C)。應注意，此處添加磷或砷以形成n通道電晶體；然而，在形成p通道電晶體的情況中可添加例如硼(B)或鋁(Al)的雜質。藉由形成雜質區114，通道形成區116形成於閘極絕緣層108a之下的半導體區104中(見圖4C)。此處，可適當地設定添加雜質的濃度；當半導體元素之大小極度縮減時，較佳為增加濃度。此處，採用在絕緣層112形成之後形成雜質區114之步驟；或者，在形成雜質區114之後形成絕緣層112。
接著，形成側壁絕緣層118(見圖4D)。當形成絕緣層以覆蓋絕緣層112，然後接受高度各向異性蝕刻時，可以自我對準方式形成側壁絕緣層118。此時，較佳為部分蝕刻絕緣層112，使得閘極電極110a之頂表面和雜質區 114之頂表面被暴露。
然後，形成絕緣層以覆蓋閘極電極110a、雜質區114、側壁絕緣層118等。接著，將磷(P)、砷(As)等添加到與雜質區114接觸之區域，藉此形成高濃度雜質區120。在那之後，移除絕緣層，且形成金屬層122以覆蓋閘極電極110a、側壁絕緣層118、高濃度雜質區120等(見圖4E)。可採用例如真空蒸發法、濺鍍法和旋轉塗佈法之各種膜形成方法來形成金屬層122。較佳是使用金屬材料形成金屬層122，該金屬材料與包含在半導體區104中的半導體材料起反應而成為具有低電阻的金屬化合物。此種金屬材料的範例包括鈦、鉭、鎢、鎳、鈷和鉑金。
接著，實施熱處理，使得金屬層122與半導體材料起反應。因此，形成與高濃度雜質區120接觸的金屬化合物區124(見圖4F)。應注意當使用多晶矽等形成閘極電極110a時，在閘極電極110a與金屬層122接觸之區域中亦形成金屬化合物區。
例如，可採用閃光燈之照射作為熱處理。當然，可使用其他熱處理，為了改善金屬化合物之形成中的化學反應的可控性，較佳地使用可在極短時間達成熱處理的方法。應注意藉由金屬材料與半導體材料之反應形成金屬化合物區且具有充分高導電性。金屬化合物區之形成能充分降低電阻和改善元素特性。應注意在形成金屬化合物區124之後，移除金屬層122。
接著，形成層間絕緣層126及層間絕緣層128以覆蓋在上述步驟中形成的元件(見圖4G)。可使用無機絕緣材料，例如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁和氧化鉭，形成層間絕緣層126和層間絕緣層128。此外，可使用有機絕緣材料，例如聚醯亞胺和丙烯酸來形成層間絕緣層126和層間絕緣層128。應注意此處採用層間絕緣層126和層間絕緣層128之兩層結構；然而，層間絕緣層的結構並不侷限於此。在形成層間絕緣層128之後，較佳藉由CMP、蝕刻等平坦化層間絕緣層128之表面。
然後，在層間絕緣層中形成到達金屬化合物區124的開孔，且在開孔中形成源極或汲極電極130a和源極或汲極電極130b(見圖4H)。例如，以下列方式形成源極或汲極電極130a和源極或汲極電極130b：藉由PVD法、CVD法等在包含開孔的區域中形成導電層，然後，藉由蝕刻或CMP等部分地移除該導電層。
應注意在藉由移除部分導電層來形成源極或汲極電極130a和源極或汲極電極130b的情況中，較佳係將其表面處理成平坦的。例如，當在包含開孔的區域中形成薄鈦膜或薄氮化鈦膜，然後形成鎢膜以被嵌入於開孔中時，移除過量的鎢、鈦、氮化鈦等且可藉由隨後之CMP改善表面之平坦。當以此方式平坦化包含源極或汲極電極130a和源極或汲極電極130b之表面時，可在稍後的步驟中形成適當的電極、導線、絕緣層、半導體層等。
應注意此處僅顯示與金屬化合物區124接觸的源極或 汲極電極130a和源極或汲極電極130b；然而，亦可在此步驟中形成與閘極電極110a接觸的電極等(例如圖3A中的電極130c)。用於源極或汲極電極130a和源極或汲極電極130b的材料並沒有特別的限制，可使用各種導電材料。例如，可使用導電材料，例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹和鈧。
經由上述步驟，形成使用包含半導體材料之基板100的電晶體421。應注意在上述步驟之後，可進一步形成導線、絕緣層等。當導線具有包含層間絕緣層及導電層之堆疊結構的多層結構時，可提供高度集成的半導體裝置。
<在上部之電晶體的製造方法>
接著，參照圖5A至5G和圖6A至6D說明在層間絕緣層128之上的電晶體402的製造步驟。
應注意圖5A至5G和圖6A至6D說明在層間絕緣層128之上的電極、電晶體402、和之類的製造步驟；因此，省略位在電晶體402之下的電晶體421和之類。
首先，形成絕緣層132於層間絕緣層128、源極或汲極電極130a及源極或汲極電極130b、和電極130c之上(見圖5A)。可藉由PVD法、CVD法等形成絕緣層132。可使用無機絕緣材料，例如氧化矽、氮氧化矽、氮化矽、氧化鉿、氧化鋁、和氧化鉭，形成絕緣層132。
接著，在絕緣層132中形成到達源極或汲極電極130a、源極或汲極電極130b、和電極130c之開孔。此時 在稍後將形成閘極電極136d之區域中亦形成開孔。然後，形成導電層134以被嵌入至該等開孔中(見圖5B)。可使用遮罩以例如蝕刻之方法形成該等開孔。可使用光罩以例如曝光之方法形成遮罩。可使用濕蝕刻或乾蝕刻作為蝕刻；基於精細圖案化，乾蝕刻係較佳的。可以例如PVD法或CVD法之膜形成方法來形成導電層134。可使用導電材料，例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、和鈧，或任何此等材料之合金或化合物(例如，氮化物)來形成導電層134。
更具體地，可採用一方法，例如，其中在包含該等開孔之區域中以PVD法形成薄鈦膜以及以CVD法形成薄氮化鈦膜，然後形成鎢膜以被嵌入至該等開孔中。此處，以PVD法形成的鈦膜具有在與絕緣層132之界面減少氧化物膜以降低接觸電阻具有較低電極(此處為源極或汲極電極130a、源極或汲極電極130b、和電極130c等)的功能。在形成鈦膜之後形成的氮化鈦膜具有防止導電材料擴散的屏障功能。在形成鈦、氮化鈦等之屏障膜之後可以電鍍法形成銅膜。
在形成導電層134之後，藉由蝕刻或CMP等移除部分的導電層134，使得暴露絕緣層132，且形成電極136a、電極136b、電極136c和閘極電極136d(見圖5C)。應注意當藉由移除部分的導電層134來形成電極136a、電極136b、電極136c和閘極電極136d時，較佳實施該處理以使表面被平坦化。當絕緣層132、電極136a、 電極136b、電極136c和閘極電極136d的表面被以此方式處理成平坦時，可在稍後的步驟中形成適當的電極、導線、絕緣層、半導體層等。
接著，形成閘極絕緣層138以覆蓋絕緣層132、電極136a、電極136b、電極136c及閘極電極136d(見圖5D)。可藉由CVD法，濺鍍法等形成閘極絕緣層138。較佳使用氧化矽、氮化矽、氮氧化矽、氧化氮化矽、氧化鋁、氧化鉿、氧化鉭等來形成閘極絕緣層138。應注意閘極絕緣層138具有單層結構或堆疊結構。例如，可使用矽烷(SiH4)、氧氣、和氮氣作為來源氣體，藉由電漿CVD法使用氮氧化矽形成閘極絕緣層138。閘極絕緣層138的厚度並沒有特別的限制；閘極絕緣層138可具有例如10nm至500nm的厚度。在採用堆疊結構之情況中，例如，閘極絕緣層138較佳具有厚度在50nm至200nm之間的第一閘極絕緣層，和厚度在5nm至300nm之間的第二閘極絕緣層於該第一閘極絕緣層之上的堆疊。
應注意藉由移除雜質成為本質或實質上本質之氧化物半導體(高度純化氧化物半導體)係易受界面位準和界面電荷之影響；因此，當將此氧化物半導體用於氧化物半導體層時，與該閘極絕緣層之界面係重要的。換句話說，換句話說，與高純度氧化物半導體層接觸的閘極絕緣層138需要具有高品質。
例如，以使用微波(2.45GHz)之高密度電漿CVD法來形成閘極絕緣層138係較佳的，因為閘極絕緣層138 可為緊密且具有耐高壓和高品質。當高純度氧化物半導體層和高品質閘極絕緣層彼此緊密接觸時，可減少界面位準且可獲得優良界面特性。
當然，即使當使用高純度氧化物半導體層時，只要可以形成高品質絕緣層作為閘極絕緣層，可採用其他例如濺鍍法或電漿CVD法之方法。而且，亦可使用絕緣層，其品質和界面特性藉由在形成該絕緣層之後實施的熱處理而被改善。在任何情況中，具有如同閘極絕緣層138之優良膜品質且可減少和氧化物半導體層之間的界面位準密度以形成優良界面的絕緣層，被形成作為閘極絕緣層138。
在85℃、以2×106V/cm、長達12小時的閘極偏壓溫度應力測試(BT測試)中，若添加雜質至氧化物半導體，雜質和氧化物半導體之主要元件之間的鍵結藉由強電場(B：偏壓)和高溫(T：溫度)被切斷，因此產生導致臨界電壓(Vth)飄移的懸空鍵。
相反的，當將氧化物半導體的雜質，特別是氫氣或水，減少至最小量且使氧化物半導體層和閘極絕緣層之間的界面特性如上述般良好時，可獲得接受BT測試時仍穩定的電晶體。
接著，形成氧化物半導體層以覆蓋閘極絕緣層138，且以使用遮罩之例如蝕刻之方法來處理，使得形成島形氧化物半導體層140(見圖5E)。
作為氧化物半導體層，較佳使用In-Ga-Zn-O基氧化物半導體層、In-Sn-Zn-O基氧化物半導體層、In-Al-Zn-O 基氧化物半導體層、Sn-Ga-Zn-O基氧化物半導體層、Al-Ga-Zn-O基氧化物半導體層、Sn-Al-Zn-O基氧化物半導體層、In-Zn-O基氧化物半導體層、Sn-Zn-O基氧化物半導體層、Al-Zn-O基氧化物半導體層、In-O基氧化物半導體層、Sn-O基氧化物半導體層、或Zn-O基氧化物半導體層。在此實施例中，作為氧化物半導體層，使用In-Ga-Zn-O基金屬氧化物靶材以濺鍍法形成非晶氧化物半導體層。應注意因為添加矽到非晶氧化物半導體層可抑制非晶氧化物半導體層的結晶化，因此可使用包含在2wt%至10wt%的SiO2的靶材來形成氧化半導體層。
作為用於以濺鍍法形成氧化物半導體層的靶材，可使用例如包含氧化鋅作為其主要成分之金屬氧化物靶材。而且，可使用例如包含In、Ga和Zn(其組成比例為In2O3：Ga2O3：ZnO=1：1：1(摩爾比))的金屬氧化物靶材。此外，作為包含In、Ga和Zn的金屬氧化物靶材，亦可使用具有In2O3：Ga2O3：ZnO=1：1：2(摩爾比)或In2O3：Ga2O3：ZnO=1：1：4(摩爾比)之組成比例的靶材。金屬氧化物靶材的填充率為90%至100%，較佳為大於或等於95%(例如99.9%)。藉由使用具有高填充率的金屬氧化物靶材來形成緊密的氧化物半導體層。
形成氧化物半導體層的氛圍較佳為稀有氣體(典型為氬氣)氛圍、氧氣氛圍、或包含稀有氣體(典型為氬氣)和氧氣的混合氛圍。具體地，較佳使用高純度氣體，例 如，從中移除例如氫氣、水氣、羥基或氫化物的雜質至濃度約百萬分之幾或更少(較佳為數十億分之幾或更少)。
在形成氧化物半導體層時，基板被保持於維持在已降低之壓力的處理室中，且基板溫度被設定為在100℃和600℃之間，且較佳在200℃和400℃之間。當加熱基板時形成該氧化物半導體層，使得可減少包含在氧化物半導體層中的雜質濃度。而且，減少因為濺鍍造成的損害。然後，將其中移除氫氣和水氣的濺鍍氣體導入處理室，同時移除殘留在處理室中的濕氣，且使用金屬氧化物作為靶材來形成氧化物半導體層。為了移除殘留在處理室中的濕氣，較佳使用吸附真空泵。例如，可使用低溫泵、離子泵或鈦昇華泵。抽空單元可為設置有冷凝捕集器的渦輪泵。在使用低溫泵抽空的膜形成室中，移除氫原子、包含氫原子的化合物，例如水(H2O)(較佳的亦有包含碳原子的化合物)等，從而可減少包含於形成於膜形成室中的氧化物半導體層中的雜質濃度。
可在例如以下條件形成氧化物半導體層：基板和靶材之間的距離為100mm；壓力為0.6Pa；直流(DC)電源為0.5kW；且氛圍係氧氣氛圍(氧氣流量比為100%)。應注意較佳係使用脈衝直流(DC)電源，因為可減少灰塵且可均勻化厚度分佈。該氧化物半導體層的厚度較佳為2nm至200nm，較佳為5nm至30nm。應注意因為適當厚度係依據氧化物半導體材料而不同，因此依據使用的材料適當設定厚度。
應注意在以濺鍍法形成該氧化物半導體層之前，較佳係以反向濺鍍移除附著在閘極絕緣層138表面的灰塵，該反向濺鍍中導入氬氣氣體且產生電漿。此處該反向濺鍍為實施離子撞擊表面使得表面被修正的方法，與一般藉由離子撞擊濺鍍靶材之濺鍍相反。用於使離子撞擊表面的實施方法之範例為，其中在氬氣氛圍下，施加高頻電壓至表面使得在基板附近產生電漿的方法。應注意可使用氮氣氛圍、氦氣氛圍、氧氣氛圍等替代氬氣氛圍。
作為氧化物半導體層的蝕刻方法，可採用乾蝕刻或濕蝕刻。當然，亦可使用乾蝕刻和濕蝕刻的組合。依據該材料適當設定蝕刻條件(例如蝕刻氣體、蝕刻劑、蝕刻時間和溫度)，使得可將該氧化物半導體層蝕刻為想要的形狀。
用於乾蝕刻之蝕刻氣體的範例為包含氯(以氯為基質的氣體，例如氯氣(Cl2)、氯化硼(BCl3)、四氯化矽(SiCl4)或四氯化碳(CCl4))的氣體。此外，可使用包含氟的氣體(以氟為基質的氣體，例如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)或三氟甲烷(CHF3))；溴化氫(HBr)；氧氣(O2)；加入稀有氣體例如氦氣(He)或氬氣(Ar)的任何這些氣體等。
可採用平行板RIE(反應性離子蝕刻)或ICP(電感式耦合電漿)蝕刻作為乾蝕刻。為了將氧化物半導體層蝕刻成想要的形狀，適當設定蝕刻條件(施加於線圈狀電極的電量、施加於基板側上電極的電量、基板側上電極的溫 度等)。
可使用磷酸、醋酸和硝酸等的混合溶液，氨氧化混合物(氨、水和雙氧水的混合)或之類作為用於濕蝕刻的蝕刻劑。亦可使用例如ITO07N(由KANTO CHEMICAL CO.,INC.所生產)之蝕刻劑。
接著，在該氧化物半導體層上較佳實施第一熱處理。可以第一熱處理將氧化物半導體層脫水或脫氫。第一熱處理的溫度在300℃和750℃之間，較佳為高於或等於400℃且低於基板的應變點。例如，導入基板於使用電阻加熱元件等的電爐中，在氮氣氛圍中於450℃將該氧化物半導體層140實施熱處理一小時。在該處理期間，該氧化物半導體層140並不暴露於空氣中以防止水和氫氣的進入。
熱處理設備並不侷限於電爐，且可為使用由例如加熱氣體等之媒介所提供的熱傳導或熱輻射來加熱物體的設備。例如，可使用快速熱退火(RTA)設備，例如氣體快速熱退火(GRTA)設備或燈快速熱退火(LRTA)設備。LRTA設備係以發射自燈(例如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈)的光輻射(電磁波)來加熱物體的設備。GRTA設備係使用高溫氣體實施熱處理的設備。使用即使在熱處理期間，亦不與物體產生反應的惰性氣體，例如氮氣或稀有氣體，例如氬氣。
例如，作為第一熱處理，可實施GRTA處理如下。將基板放置於已被加熱到650℃至700℃高溫的惰性氣體中，加熱數分鐘，然後將基板從惰性氣體中取出。GRTA 處理在短時間內致能高溫熱處理。此外，即使在超過基板的應變點的溫度，可採用GRTA處理，因為其為短時間熱處理。
應注意較佳係在包含氮氣或稀有氣體(例如氦氣、氖氣或氬氣等)作為其主成分的氛圍，且該氛圍不包含水、氫氣等的氛圍下實施第一熱處理。例如，導入熱處理設備之氮氣或稀有氣體(例如氦氣、氖氣或氬氣)的純度為大於或等於6N(99.9999%)，較佳為大於或等於7N(99.99999%)(即，雜質濃度少於或等於1ppm，較佳為少於或等於0.1ppm)。
在第一熱處理中使用電爐的情況中，當處理溫度下降時，可改變氛圍。例如，在熱處理期間使用惰性氣體(例如氮氣)或稀有氣體(例如氦氣、氖氣或氬氣等)，且當處理溫度下降時，氛圍轉變為包含氧氣的氛圍。作為包含氧氣的氛圍，可使用氧氣氣體或氧氣和氮氣之混合氣體。在採用包含氧氣的氛圍的情況中，較佳為該氛圍不包含水、氫氣等。或者，使用的氧氣氣體或氮氣的純度較佳為大於或等於6N(99.9999%)，更佳為大於或等於7N(99.99999%)(即，雜質濃度少於或等於1ppm，較佳為少於或等於0.1ppm)。
在某些情況中，依據第一熱處理的條件或氧化物半導體層的材料，結晶化該氧化物半導體層為微晶或多晶。例如，在某些情況中，該氧化物半導體層成為具有結晶度90%以上、或80%以上的微晶氧化物半導體層。此外，在 某些情況中，依據第一熱處理的條件或氧化物半導體層的材料，該氧化物半導體層成為不包含結晶元件的非晶氧化物半導體層。
此外，在某些情況中，該氧化物半導體層成為其中將微晶部分(具有1nm至20nm的晶粒直徑，典型為2nm至4nm)混合入非晶氧化物半導體的氧化物半導體層(例如，該氧化物半導體層的表面)。
該氧化物半導體層的電特性藉由在非晶半導體中對準微晶而改變。例如，當使用In-Ga-Zn-O基金屬氧化物靶材形成氧化物半導體層時，該氧化物半導體層的電特性可藉由形成微晶部份而改變，該微晶部份具有電各向異性的In2Ga2ZnO7的晶粒係對準的。
更具體地，例如，當配置該等晶粒使得In2Ga2ZnO7之c軸垂直於該氧化物半導體層的表面時，可改善平行於該氧化物半導體層之表面方向中的導電性，且可改善垂直於該氧化物半導體層之表面方向中的絕緣性質。此外，此種微晶部份具有抑制雜質，例如水和氫氣，進入該氧化物半導體層的功能。
應注意可藉由以GRTA處理加熱該氧化物半導體層的表面而形成包含微晶部份的氧化物半導體層。此外，可藉由使用其中Zn之量小於In或Ga之量的濺鍍靶材以更佳的方式形成該氧化物半導體層。
可在尚未被處理成島形氧化物半導體層140的氧化物半導體層上實施用於氧化物半導體層140的第一熱處理。 在此情況中，在第一熱處理之後，從加熱設備中取出基板，然後實施微影步驟。
應注意上述熱處理亦可稱為脫水或脫氫處理，因為其具有將該氧化物半導體層140脫水或脫氫的效果。可在例如形成氧化物半導體層之後、在氧化物半導體層140之上堆疊源極或汲極電極之後、或在源極或汲極電極之上形成保護絕緣層之後，實施此脫水或脫氫處理。可以進行一次或複數次的此脫水或脫氫處理。
接著，形成源極或汲極電極142a及源極或汲極電極142b以與氧化物半導體層140接觸(見圖5F)。藉由形成導電層以覆蓋氧化物半導體層140，然後選擇性地蝕刻，來形成源極或汲極電極142a及源極或汲極電極142b。
可藉由PVD(物理氣相沉積)法，例如濺鍍法或CVD(化學氣相沉積)法(例如電漿CVD法)，來形成導電層。作為導電層之材料，可使用選自鋁、鉻、銅、鉭、鈦、鉬及鎢的元素；及包括任何這些元素作為成份的合金等。而且，可使用選自錳、鎂、鋯、鈹和釷的一或多個材料替代上述材料。亦可使用與選自鈦、鉭、鎢、鉬、鉻、釹和鈧的一或多個元素組合的鋁。該導電層可具有單層結構或包含二或多層的堆疊結構。例如，該導電層可具有包含矽的鋁膜的單層結構，其中鈦膜堆疊於鋁膜上的兩層結構，或其中依鈦膜、鋁膜和鈦膜之順序堆疊的三層結構。或者，可使用In-Ga-Zn-O基氧化物導電膜、In-Sn-O 基氧化物導電膜、In-Sn-Zn-O基氧化物導電膜、In-Al-Zn-O基氧化物導電膜、Sn-Ga-Zn-O基氧化物導電膜、Al-Ga-Zn-O基氧化物導電膜、Sn-Al-Zn-O基氧化物導電膜、In-Zn-O基氧化物導電膜、Sn-Zn-O基氧化物導電膜、Al-Zn-O基氧化物導電膜、In-O基氧化物導電膜、Sn-O基氧化物導電膜、或Zn-O基氧化物導電膜。在此情況中，相較於用於氧化物半導體層140的材料，較佳使用高導電率或低電阻率的材料。載子濃度之增加可增加氧化物導電膜的導電性。氫濃度之增加可增加氧化物導電膜中的載子濃度。此外，氧不足之增加會增加氧化物導電膜中的載子濃度。
此處，較佳使用紫外線、KrF雷射光或ArF雷射光於形成用於蝕刻之遮罩的曝光。
電晶體的通道長度(L)取決於源極或汲極電極142a之下邊緣部份和源極或汲極電極142b之下邊緣部份之間的距離。應注意在實施曝光使得該通道長度(L)短於25nm的情況中，以數奈米至數十奈米之極短波長的極紫外線實施用於形成遮罩的曝光。使用極紫外線之曝光的解析度為高，且焦點深度為大。因此，可設計一遮罩使得將於稍後形成之電晶體的通道長度(L)為少於25nm，即，在10nm至1000nm的範圍中，且可高速操作該電路。而且，關閉狀態電流極低，其防止功率消耗的增加。
適當調整導電層和氧化物半導體層140之材料和蝕刻條件，使得當蝕刻該導電層時，該氧化物半導體層140不 被移除。應注意在某些情況中，依據材料和蝕刻條件，在蝕刻步驟中部份蝕刻氧化物半導體層140，且因此具有凹槽部分(低陷部分)。
可將氧化物導電層形成在氧化物半導體層140及源極或汲極電極142a之間，和在氧化物半導體層140及源極或汲極電極142b之間。可連續形成氧化物導電層和用於形成源極或汲極電極142a和源極或汲極電極142b的導電層。該氧化物導電層可作用為源極區域或汲極區域。藉由設置此氧化物導電層，可降低源極區域或汲極區域之電阻，使得高速操作該電晶體。
為了減少在微影步驟中的光罩數目和步驟，可使用以多段式調整光罩(multi-tone mask)形成的抗蝕遮罩實施蝕刻步驟，使得具有複數強度，該多段式調整光罩係曝光遮罩(light-exposure rmask)，經由該光罩傳輸光。使用多段式調整光罩形成的抗蝕遮罩具有複數厚度(具有階梯形狀)，且可進一步藉由灰化來改變形狀；因此，在複數蝕刻步驟中可使用該抗蝕遮罩以處理不同的圖案。即，可使用多段式調整光罩形成對應於至少兩種不同圖案的抗蝕遮罩。因此，因此，可減少曝光遮罩的數目，亦可減少對應的微影步驟的數目，藉以實現製程的簡化。
應注意在上述步驟之後，較佳使用例如N2O、N2或Ar的氣體實施電漿處理。此電漿處理移除附著於該氧化物半導體層的曝光表面的水。可以使用氧氣和氬氣的混合氣體來實施電漿處理。
接著，形成保護絕緣層144以與部分氧化物半導體層140接觸，而不暴露於空氣中(見圖5G)。
可以例如濺鍍法之方法適當地形成保護絕緣層144，使用該方法讓例如水或氫氣的雜質不會混入保護絕緣層144。保護絕緣層144具有至少1nm之厚度。可使用氧化矽、氮化矽、氮氧化矽、氧化氮化矽或之類形成保護絕緣層144。保護絕緣層144具有單層結構或堆疊結構。形成保護絕緣層144時之基板溫度較佳為室溫至300℃之間。用於形成保護絕緣層144之氛圍較佳為稀有氣體(典型為氬氣)氛圍、氧氣氛圍或稀有氣體(典型為氬氣)和氧氣的混合氛圍。
若保護絕緣層144中包含氫氣，氫氣可能進入氧化物半導體層或將氧化物半導體層中之氧氣抽出，藉此可能降低氧化物半導體層之反向通道的電阻，且可形成寄生通道。因此，重要的是當形成保護絕緣層144時，不使用氫氣，使得保護絕緣層144儘可能少的包含氫氣。
而且，當移除殘留在處理室中的水時，形成保護絕緣層144係較佳的，這是為了在氧化物半導體層140和保護絕緣層144不包含氫氣、羥基或水氣。
為了移除殘留在處理室中的濕氣，較佳使用吸附真空泵。例如，可使用低溫泵、離子泵或鈦昇華泵。抽空單元可為設置有冷凝捕集器的渦輪泵。在膜形成室中，其使用低溫泵抽空，移除氫原子、包含氫原子的化合物，例如水(H2O)(較佳的亦有包含碳原子的化合物)等；因此， 可減少包含於形成於膜形成室中的保護絕緣層144中的雜質濃度。
作為形成保護絕緣層144的濺鍍氣體，較佳為使用其中將例如氫氣、水、羥基和氫化物的雜質移除至濃度大約百萬分之幾(較佳為數十億分之幾)的高純度氣體。
接著，較佳係在惰性氣體氛圍或氧氣氣體氛圍中(較佳於200℃至400℃，例如250℃至350℃)下實施第二熱處理。例如，在氮氣氛圍下於250℃實施第二熱處理一小時。該第二熱處理可減少電晶體在電特性中的變異。
此外，可於100℃至200℃在空氣氛圍中實施熱處理一小時至30小時。可以固定的加熱溫度實施熱處理；或者，可重複實施複數次下列之加熱溫度的變化：加熱溫度自室溫增加到100℃至200℃，然後降低至室溫。可在減壓下於形成保護絕緣層之前實施此熱處理。可在減壓下縮短熱處理的時間。可實施此熱處理替代第二熱處理或在第二熱處理之前或之後實施。
接著，形成層間絕緣層146於保護絕緣層144之上(見圖6A)。可以PVD法、CVD法等形成層間絕緣層146。可使用無機絕緣材料，例如氧化矽、氧化氮化矽、氮化矽、氧化鉿、氧化鋁和氧化鉭，形成層間絕緣層146。在形成層間絕緣層146之後，較佳係藉由CMP、蝕刻等使層間絕緣層146的表面平坦。
接著，在層間絕緣層146、保護絕緣層144和閘極絕緣層138中形成到達電極136a、電極136b、電極136c、 源極或汲極電極142a及源極或汲極電極142b的開孔然後，形成導電層148以被嵌入於開孔中(見圖6B)。可藉由使用遮罩的蝕刻形成該等開孔。可使用光罩以例如曝光之方法形成遮罩。可使用濕蝕刻或乾蝕刻作為蝕刻；基於精細圖案化，乾蝕刻係較佳的。可以膜形成方法，例如PVD法或CVD法，形成導電層148。可使用例如導電材料，例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、和鈧；以及任何此等材料之合金或化合物(例如，氮化物)來形成導電層148。
具體地，可採用，例如，其中在包含開孔之區域中以PVD法形成薄鈦膜、及以CVD法形成薄氮化鈦膜、然後形成鎢膜以被嵌入至該等開孔中之方法。此處，以PVD法形成的鈦膜具有在與層間絕緣層146之界面減少氧化物膜以降低接觸電阻具有較低電極(此處為電極136a、電極136b、電極136c、源極或汲極電極142a和源極或汲極電極142b)之功能。在形成鈦膜之後形成的氮化鈦膜具有防止導電材料擴散的屏障功能在形成鈦、氮化鈦等之屏障膜之後可以電鍍法形成銅膜。
在形成導電層148之後，藉由蝕刻或CMP移除部分的導電層148，使得暴露層間絕緣層146，且形成電極150a、電極150b、電極150c、電極150d和電極150e(見圖6C)。應注意當藉由移除部分的導電層148來形成電極150a、電極150b、電極150c、電極150d和電極150e時，表面被處理成平坦的係較佳的。當以此方式平坦化層 間絕緣層146、電極150a、電極150b、電極150c、電極150d和電極150e之表面時，可在之後的步驟中形成適當的電極、導、絕緣層、半導體層等。
然後，形成絕緣層152，且在絕緣層152中形成到達電極150a、電極150b、電極150c、電極150d和電極150e的開孔。在形成導電層以被嵌入至該等開孔中之後，藉由蝕刻或CMP移除部分的導電層。因此，暴露絕緣層152，且形成電極154a、電極154b、電極154c和電極154d(見圖6D)。此步驟相同於形成電極150a等的步驟；因此省略詳細描述。
在以上述方法形成電晶體402的情況中，氧化物半導體層140中的氫濃度為5×1019atoms/cm3或更少，且電晶體402之關閉狀態電流為1×10-13A或更少。藉由施用如上述充份降低氫濃而高度純化的氧化物半導體層140，可獲得具有優良特性的電晶體402。而且，可製造半導體裝置，其具有優良特性且包括使用氧化物半導體以外的材料所形成之電晶體421在下部，和使用氧化物半導體所形成之電晶體402在上部。
應注意給定碳化矽(例如，4H-SiC)作為半導體材料，其可媲美氧化物半導體。氧化物半導體和4H-SiC具有一些相同點。載子密度為其中一項。依據Fermi-Dirac分佈，氧化物半導體中之少數載子密度被估算為大約10-7/cm3。少數載子密度的這個值係極小，相似於4H-SiC之少數載子密度的值，6.7×10-11/cm3。當比較氧化物半導 體之少數載子密度和矽之本質載子密度(大約1.4×1010/cm3)時，可充份了解氧化物半導體之少數載子密度係顯著的低。
此外，氧化物半導體的能帶隙為3.0eV至3.5eV，且4H-SiC的能帶隙為3.26eV。因此，氧化物半導體和碳化矽之相同處為它們都是寬帶隙半導體。
另一方面，氧化物半導體和碳化矽之間有一主要差異，即，處理溫度。因為在使用碳化矽之半導體處理中通常需要1500℃至2000℃之加熱溫度，形成碳化矽和使用碳化矽以外的半導體材料所形成的半導體元件的堆疊係困難的。這是因為在高溫會損壞半導體基板、半導體元件等。同時，可以在300℃至500℃(玻璃轉化溫度或更低，高至大約700℃)的加熱溫度形成氧化物半導體；因此，使用氧化物半導體以外之半導體材料形成積體電路，然後形成包含氧化物半導體之半導體元件係可能的
此外，與碳化矽相反，氧化物半導體係有優勢的，因為可使用低耐熱性基板，例如玻璃基板。而且，氧化物半導體並不需要接受高溫熱處理，使得與碳化矽相比可充分降低能源成本，其為另一優勢。
雖然已進行了許多氧化物半導體之特質，例如能態密度(DOS)的研究，但他們不包括充分地降低自身DOS的想法。依據本發明所揭示之一實施例，藉由移除可能影響DOS的水或氫氣來形成高純度氧化物半導體。這是基於充分地減少自身DOS的想法。此高純度氧化物半導體 可製造非常優良之工業產品。
此外，亦可藉由供應氧氣至由氧空缺所產生之金屬懸空鍵且降低由氧空缺所造成之DOS，來形成更高純度(i型)氧化物半導體。例如，形成包含過量氧氣的氧化物膜與通道形成區緊密接觸，然後自該氧化膜供應氧氣至通道形成區，使得由氧空缺所造成之DOS可被降低。
氧化物半導體之惡化被認為是歸因於由於過量氫氣之導電帶下、由於氧氣不足導致之深能階或之類的0.1eV至0.2eV之能階。完全地移除氫氣且充分地供應氧氣以消除此缺陷可為正確的技術思考。
氧化物半導體一般被認為是n型半導體；然而，依據所揭示之本發明的實施例，藉由移除雜質(例如，水或氫氣)實現i型半導體。在此範疇中，可以說所揭示之本發明的實施例包括新穎的技術特徵，因為其與例如添加雜質的矽的i型半導體不相同。
<使用氧化物半導體之電晶體的導電機制>
將參考圖7、圖8、圖9A和9B、以及圖10說明使用氧化物半導體之電晶體的導電機制。應注意下列說明係基於易於了解之理想情況的假設，並不一定反應真實情況。亦應注意下列說明僅為考慮因素，並不影響發明的有效性。
圖7為使用氧化物半導體之反交錯電晶體(薄膜電晶體)的橫截面圖。設置氧化物半導體層(OS)於閘極電 極(GE1)之上，且有閘極絕緣層(GI)夾於其間，且設置源極電極(S)和汲極電極(D)於該氧化物半導體層之上。設置絕緣層以覆蓋源極電極(S)和汲極電極(D)。
圖8為圖7中區段A-A'的能帶圖(示意圖)。在圖8中，黑色圓圈(●)和白色圓圈(○)分別表示電子和電洞且具有電荷(-q,+q)。使用施加至汲極電極的正電壓(VD>0)，虛線顯示沒有電壓施加至閘極電極(VG=0)的情況，且實線顯示正電壓施加至閘極電極(VG>0)的情況。在不施加電壓至閘極電極的情況中，因為高電位障壁而不自電極注入載子(電子)至氧化物半導體側，使得電流不流動，其為關閉狀態。另一方面，當施加正電壓至閘極電極時，減少電位障壁，且因此電流流動，其為導通狀態。
圖9A和9B為沿著圖7中橫截面區段B-B'的能帶圖(示意圖)。圖9A說明施加正電壓(VG>0)至閘極電極(GE1)的狀態，即，載子(電子)在源極電極和汲極電極之間流動的倒通狀態。圖9B說明施加負電壓(VG<0)至閘極電極(GE1)的狀態，即，關閉狀態(少數載子不流動)。
圖10說明真空度和金屬的功函數(φM)之間的關係，以及真空度和氧化物半導體的電子親和力(χ)之間的關係。
在正常溫度，金屬中的電子係衰退的，且費米能階 (Fermi level)位於導電帶。
同時，傳統氧化物半導體為n型，且該費米能階(EF)與在能帶中心的本質費米能階(Ei)相差甚遠，且位於靠近導電帶。應注意已知氧化物半導體中的部份氫氣為施體，其為使氧化物半導體成為n型氧化物半導體的因素之一。
相反的，依據此處所揭示之本發明的實施例的氧化物半導體為以下列方式成為本質(i型)或接近本質的氧化物半導體：為了高純化，自氧化物半導體移除產生n型氧化物半導體之起因的氫氣，使得氧化物半導體盡可能少的包括除了氧化物半導體之主要成分之外的元素(雜質元素)。
即，此處所揭示之本發明之一實施例的技術特徵為藉由盡可能多的移除雜質(例如，氫氣和水)，而非藉由加入雜質元素，使氧化物半導體成為或成為接近高度純化的i型(本質)半導體。因此，該費米能階(EF)可媲美本質費米能階(Ei)。
假設氧化物半導體的能隙(Eg)為3.15eV，且其電子親和力(χ)假設為4.3eV。包含於源極電極和汲極電極中的鈦(Ti)的功函數實質上等於氧化物半導體的電子親和力(χ)。在此情況中，在金屬和氧化物半導體之間的界面處不形成電子的蕭特基屏障(Shottky barrier)。
在此時，如圖9A中所示，電子在閘極絕緣層和高純度氧化物半導體之間的界面附近游移(就能量而言，氧化 物半導體為穩定的底部部分)。
如圖9B所示，當施加負電位至閘極電極(GE1)時，係少數載子的電洞實質上並不存在。因此，電流值實質上係接近零。
於是，氧化物半導體層藉由被高度純化而成為本質(i型半導體)或實質上本質，使得盡可能少的包含除了其主要成份之外的元素(即，雜質元素)。因此，在氧化物半導體和閘極絕緣層之間的界面的特性變得重要。出於這個原因，閘極絕緣層需要形成與氧化物半導體之良好的界面。具體地，較佳使用下列絕緣層，例如：使用以在VHF能帶至微波能帶之範圍中的電源頻率所產生的高密度電漿以CVD法形成絕緣層，或以濺鍍法形成絕緣層。
當氧化物半導體和閘極絕緣層之間的界面係良好製造且該氧化物半導體被高度純化時，在電晶體具有1×104μm之通道寬度W和3μm之通道長度L的情況中，可實現10-13A或更低之關閉狀態電流以及0.1V/dec的次臨界擺幅(S值)(閘極絕緣層：100nm厚)。
當如上所述高度純化氧化物半導體，使得盡可能少的包含除了其主要成份之外的元素(即，雜質元素)時，電晶體可以有利的方式操作。
<使用氧化物半導體的電晶體之電阻對熱載子衰退>
接著，參考圖11、圖12、和圖13說明包含氧化物半導體的電晶體之電阻對熱載子衰退。應注意下列說明係 基於易於了解之理想情況的假設，並不一定反應真實情況。亦應注意下列說明僅為考慮因素。
熱載子衰退的主因為通道熱電子注入(CHE注入)以及汲極雪崩熱載子注入(DAHC注入)。應注意為了簡化，以下僅考慮電子。
CHE注入指的是將半導體層中獲得高於閘極絕緣層之障壁的能量的電子注入閘極絕緣層等的現象。電子藉由以低電場加速而獲得能量。
DAHC注入指的是將由以高電場加速之電子的碰撞所產生的電子注入閘極絕緣層等的現象。DAHC注入和CHE注入之間的差異係他們是否涉及因碰撞電離而造成的雪崩崩潰。應注意DAHC注入需要具有高於半導體之能隙的動能的電子。
圖11說明自矽(Si)的能帶結構測量的各熱載子注入所需的能量，圖12說明自In-Ga-Zn-O基氧化物半導體(IGZO)的能帶結構測量的各熱載子注入所需的能量。圖11和圖12之各者中的左邊部分顯示CHE注入，圖11和圖12之各者中的右邊部分顯示DAHC注入。
關於矽，DAHC注入造成的衰退較CHE注入造成的衰退嚴重。這是因為無碰撞而被加速的載子(即，電子)在矽中非常少，而矽具有窄能隙且其中易發生雪崩崩潰。雪崩崩潰增加可跨越閘極絕緣層之障壁的電子數目，且DAHC注入的機率易變得比CHE注入的機率高。
關於In-Ga-Zn-O基氧化物半導體，CHE注入所需之 能量與在矽之情況中所需的能量並沒有很大差異，且CHE注入的機率仍然很低。此外，由於寬能隙，DAHC注入所需之能量實質上等於CHE注入所需之能量。
換句話說，CHE注入和DAHC注入兩者的機率是低的，且對熱載子衰退的電阻高於對矽的電阻。
In-Ga-Zn-O基氧化物半導體has a slightly higher threshold and can be said to have an advantage.
同時，In-Ga-Zn-O基氧化物半導體的能隙可媲美作為具有高耐受電壓之材料而引起注意的碳化矽(SiC)的能隙。圖13說明關於4H-SiC之各熱載子注入所需的能量。關於CHE注入，In-Ga-Zn-O基氧化物半導體具有稍微較高的臨界值且可被認為具有優勢。
如上所述，可見In-Ga-Zn-O基氧化物半導體具有顯著較高之對熱載子衰退的電阻，及較矽高的對源極-汲極崩潰的電阻。亦可說可獲得媲美碳化矽之耐受電壓的耐受電壓。
<使用氧化物半導體之電晶體中的短通道效應>
接著，參考圖14和圖15說明使用氧化物半導體之電晶體中的短通道效應。應注意下列說明係基於易於了解之理想情況的假設，並不一定反應真實情況。亦應注意下列說明僅為考慮因素。
短通道效應指的是電特性的衰退，其在電晶體的微型化(通道長度(L)的減少)變得明顯。短通道效應肇因 於源極上的汲極的影響。短通道效應的具體範例為臨界值的減少及次臨界擺幅(S值)的增加、漏電流的增加之類。
此處，由裝置模擬來檢驗可抑制短通道效應的結構。具體地，準備四種模型，各具有不同載子濃度及不同氧化物半導體層之厚度，檢驗通道長度(L)和臨界電壓(Vth)之間的關係。作為模型，採用底閘極電晶體，在其各者中，氧化物半導體層具有1.7×10-8/cm3或1.0×1015/cm3的載子濃度，和具有1μm或30nm之厚度的氧化物半導體層。應注意將In-Ga-Zn-O基氧化物半導體用於氧化物半導體層，且使用厚度為100nm的氮氧化矽膜作為閘極絕緣層。假設，在氧化物半導體中，能隙為3.15eV，電子親和力為4.3eV，相對介電係數為15且電子遷移率為10cm2/Vs。假設氮氧化矽膜的相對介電係數為4.0。使用由Silvaco Inc.生產的裝置模擬軟體"ATLAS"來實施該計算。
應注意頂閘極電晶體和底閘極電晶體之間的計算結果並沒有很大差異。
圖14和圖15顯示計算結果。圖14顯示載子濃度為1.7×10-8/cm3的情況且圖15顯示載子濃度為1.0×1015/cm3的情況。圖14和圖15之各者顯示，當使用通道長度(L)為10μm的電晶體作為參考且通道長度(L)在10μm至1μm之間變化時，臨界電壓(Vth)的偏移量(△Vth)。如圖14中所示，在氧化物半導體中的 載子濃度為1.7×10-8/cm3且氧化物半導體層的厚度為1μm的情況中，臨界電壓的偏移量(△Vth)為-3.6V。並且，如圖14中所示，在氧化物半導體中的載子濃度為1.7×10-8/cm3且氧化物半導體層的厚度為30nm的情況中，臨界電壓的偏移量(△Vth)為-0.2V。此外，如圖15中所示，在氧化物半導體中的載子濃度為1.0×1015/cm3且氧化物半導體層的厚度為1μm的情況中，臨界電壓的偏移量(△Vth)為-3.6V。並且，如圖15中所示，在氧化物半導體中的載子濃度為1.0×1015/cm3且氧化物半導體層的厚度為30nm的情況中，臨界電壓的偏移量(△Vth)為-0.2V。此結果顯示在使用氧化物半導體的電晶體中，可藉由減少氧化物半導體層的厚度來抑制短通道效應。例如，在通道長度(L)大約為1μm的情況中，即使有具有足夠高載子濃度的氧化物半導體層，可理解當氧化物半導體層的厚度被設定為大約30nm時，可充分地抑制短通道效應。
<載子濃度>
依據此處所揭示之本發明的技術想法係藉由充分地降低氧化物半導體層的載子濃度，而使氧化物半導體層盡可能的接近本質(i型)氧化物半導體層。將參考圖16和圖17說明用於計算載子濃度的方法以及實際測量的載子濃度。
首先，簡單說明用於計算載子濃度的方法。載子濃度 可以製造MOS電容器且評估MOS電容器之C-V測量(C-V特性)的結果之方式計算。
更具體地，可以下列方式計算載子濃度Nd：藉由繪製MOS電容器之閘極電壓VG和電容C之間的關係獲得C-V特性；閘極電壓VG和(1/C)2之間的關係圖係從C-V特性獲得；發現圖表之弱反轉區中的(1/C)2的微分值；且在公式1代入該微分值。應注意公式1中的e、ε0、和ε分別代表基本電荷、真空介電係數、和氧化物半導體的相對介電係數。
接著，說明以上述方法實質測量到的載子濃度。用於測量的樣本(MOS電容器)係以下述方法形成：在玻璃基板上形成鈦膜至300nm的厚度；在該鈦膜上形成氮化鈦膜至100nm的厚度；在該氮化鈦膜上形成使用In-Ga-Zn-O基氧化物半導體的氧化物半導體層至2μm的厚度；在該氧化物半導體層上形成氮氧化矽膜至300nm的厚度；以及在該氮氧化矽膜上形成銀膜至300nm的厚度。應注意使用包含In、Ga、和Zn(In：Ga：Zn=1：1：0.5[原子比])的金屬氧化物靶材，以濺鍍法來形成氧化物半導體層。此外，形成氧化物半導體層的氛圍係氬氣和氧氣的混合氛圍(具有流量比為Ar：O2=30 (sccm)：15(sccm))。
圖16和圖17分別說明C-V特性以及VG和(1/C)2之間的關係。使用公式1，自圖17之圖表的弱反轉區中的微分值(1/C)2計算所得之載子濃度為6.0×1010/cm3。
於是，藉由使用i型或實質上i型氧化物半導體(例如，有低於1×1012/cm3，較佳為低於或等於1×1011/cm3的載子濃度)，可獲得具有優良關閉狀態電流特性的電晶體。
使用依據此實施例之非揮發性栓鎖電路和使用用於形成通道形成區之氧化物半導體作為半導體材料的電晶體，其作用為資料保存部的開關元件，可實現一非揮發性栓鎖電路，其具有寬操作溫度範圍，且即使在高溫可穩定地操作，以及在其中即使在電源關閉之後儲存資料之邏輯狀態亦不消失，或一設置有資料保存部的栓鎖電路，其更新週期係足夠長。因為資料寫入係藉由開關該電晶體而實現，重寫之次數大致上並沒有限制。此外，寫入電壓幾乎同等於電晶體之臨界電壓；因此，可在低電壓操作該電晶體。例如，操作電壓可被設定至大約1V或更低。此外，因為累積在資料儲存部之電容器中的電荷可被繼續保持而無任何改變，變異的影響很小且資料可被輕易地讀取。
例如，可藉由關閉未使用之區塊的電源來降低功率消耗。此外，因為即使當關閉電源時，邏輯狀態仍被儲存，系統可高速且低功率地開始(當電源導通時)或終止(當 電源關閉時)。
此實施例中所述之結構、方法等可適當地與其他實施例中所述之任何結構、方法等組合。
[實施例2]
在此實施例中，將參考圖18A和18B說明為此處所揭示之發明之實施例的非揮發性栓鎖電路之另一範例，其不同於圖1A和1B中之範例。圖18A顯示非揮發性栓鎖電路400之組態，其包括栓鎖部411和資料保存部401用於保存該栓鎖部之資料。圖18B顯示資料保存部401之組態。
圖18A和18B顯示一範例，其中資料保存部401之組態不同於圖1A和1B中資料保存部的組態。具體地，此實施例中不設置資料保存部401的電容器(圖1A和1B中的電容器404)。其他組態係與圖1A和1B之組態相同；因此，省略其說明。電晶體402之結構相似於實施例1之結構。
在資料保存部401中，使用用於形成通道形成區之氧化物半導體作為半導體材料的電晶體402被用作開關元件。此外，資料保存部401包括反相器403，其電連接於該電晶體402之源極電極和汲極電極之其中另一者。
電晶體402之源極電極和汲極電極之其中一者電連接於供應有輸出信號之導線415。此外，反相器403之輸出電連接於供應有輸入信號之導線414。反相器403包括電 晶體420和電晶體421。電晶體420之源極電極電連接於高位準電源電壓VDD。電晶體421之源極電極電連接於低位準電源電壓VSS。
此實施例中的組態不包括連接至節點S的電容器。在此情況中，累積電荷於包括在反相器403中之電晶體的閘極電容器中。此處，較佳使包括在反相器403中之電晶體421的閘極電容器大於在反相器403中之電晶體420的閘極電容器。可依據通道長度L、通道寬度W、閘極絕緣膜的膜厚度、介電係數或之類控制閘極電容器的大小。因此，增加電晶體420和電晶體421之閘極電容器之中，形成在VSS和節點S之間的電容器比例。因而，電晶體420和電晶體421之閘極電極的電位很難被VDD之變異所影響，其係較佳的。
反相器403之組態並不侷限於圖18B中所示，且可包括，例如，圖2A中所示之n通道電晶體。或者，該輸出可設置有緩衝器。又或者，可使用感測放大器電路取代反相器403。例如，可使用圖2B所示之差動放大器類型感測放大器電路。在各情況中，輸入端子處於浮動狀態(高阻抗狀態)係重要的。此外，在圖2A之電路中，輸入且累積電荷於電晶體421之閘極電容器中，且在圖2B之電路中，輸入且累積電荷於電晶體421之閘極電容器中。因為圖2A和2B之電路中的閘極電容器主要形成於VSS和節點S之間，輸入端子的電位很難被VDD之變異所影響，其係較佳的。
使用氧化物半導體之電晶體402具有將保存在栓鎖部411之資料寫入資料保存部401中的反相器403的閘極電容器的功能。此外，電晶體402具有保存已寫入資料保存部401中的反相器403的閘極電容器的資料的功能。
將說明保存在栓鎖部411中之資料寫入資料保存部401之寫入操作，以及該資料的保存、讀取、和重寫操作。首先，藉由將導通電晶體402之電位供應至電晶體402之閘極電極來導通電晶體402。因而，保存在栓鎖部中的資料，即，供應有輸出信號的導線415之電位被施加於反相器403之輸入端子。因此，將依照導線415之電位的電荷累積於反相器403之閘極電容器中(此操作對應於寫入)。之後，以將電晶體402之閘極電極的電位設定為關閉電晶體402之電位來關閉電晶體402。因而，累積於反相器403之閘極電容器中的電荷被保存(保存)。藉由讀取反相器403之輸入端子的電位，可讀取資料(此操作對應於讀取)。資料的重寫可以相同於資料之寫入和保存的方式實施。
使用依據此實施例的非揮發性栓鎖電路和使用用於形成通道形成區之氧化物半導體作為半導體材料的電晶體，其作用為資料保存部的開關元件，可實現一非揮發性栓鎖電路，其具有寬操作溫度範圍，且即使在高溫可穩定地操作，以及在其中即使在電源關閉之後儲存資料之邏輯狀態亦不消失，或一設置有資料保存部的栓鎖電路，其更新週期係足夠長。因為資料寫入係藉由開關該電晶體而實現， 重寫之次數大致上並沒有限制。此外，寫入電壓幾乎同等於電晶體之臨界電壓；因此，可在低電壓操作該電晶體。例如，操作電壓可被設定至大約1V或更低。此外，因為累積在資料儲存部之電容器中的電荷可被繼續保持而無任何改變，變異的影響很小且資料可被輕易地讀取。
藉由使用非揮發性栓鎖電路可提供各種邏輯電路。例如，可藉由關閉未使用之區塊的電源來降低功率消耗。此外，因為即使當關閉電源，邏輯狀態仍被儲存，系統可高速且低功率地開始(當電源導通時)或終止(當電源關閉時)。
此實施例可與本說明書中之任何其他實施例自由地結合。
[實施例3]
在此實施例中，將參考圖19A和19B及圖1A和1B說明此處所揭示之本發明之一實施例的非揮發性栓鎖電路的組態和操作。
圖19A說明非揮發性栓鎖電路400的組態，其包括栓鎖部411和用於保存栓鎖部之資料的資料保存部401。圖19B說明非揮發性栓鎖電路400之時序圖的範例。
圖19A為具體說明圖1A中栓鎖部411之組態的範例。圖19A為圖1A中栓鎖部411之組態的範例，其中將反相器用於第一元件和第二元件之各者。電晶體402之結構相似於實施例1之結構。
栓鎖部411包括反相器412和反相器413。栓鎖部411具有具有其中反相器412之輸出電連接至反相器413之輸入，且反相器413之輸出電連接至反相器412之輸入的迴路結構。此外，栓鎖部411包括開關器431和開關器432，且反相器413之輸出經由開關器432電連接至反相器412之輸入。
反相器412之輸入經由開關器431電連接於供應有栓鎖電路之輸入信號的導線414。反相器412之輸出電連接於供應有栓鎖電路之輸出信號的導線415。
在資料保存部401中，使用用於形成通道形成區之氧化物半導體作為半導體材料的電晶體402被用作開關元件。此外，資料保存部401包括電容器404和反相器403，其該等各電連接於電晶體402之源極電極和汲極電極之其中另一者。
電晶體402之源極電極和汲極電極之其中一者電連接於供應有輸出信號之導線415。此外，反相器403之輸出經由開關器405電連接於供應有輸入信號之導線414。
使用氧化物半導體的電晶體402具有將保存在栓鎖部411的資料寫入資料保存部401中的電容器404和反相器403的閘極電容器的功能。此外，電晶體402具有保存已寫入資料保存部401中的電容器404和反相器403的閘極電容器中的資料的功能。
導線414供應有來自前一階段之電路的輸入信號IN的電位。次一階段的電路供應有導線415的電位作為輸出 信號OUT。開關器431供應有時脈信號Φ1的電位。當時脈信號Φ1供應有高位準電位，導通開關器431。開關器432供應有時脈信號Φ2的電位。當時脈信號Φ2供應有高位準電位，導通開關器432。電晶體402的閘極供應有控制信號ST的電位。當控制信號ST供應有高位準電位，控制信號ST具有導通電晶體402的電位。開關器405供應有控制信號LD的電位。當控制信號LD供應有高位準電位，控制信號LD具有導通開關器405的電位。在一般操作週期中，時脈信號Φ2具有時脈信號Φ1的反向信號。此處，顯示當控制信號和時脈信號的電位係在高位準時，導通電晶體和開關器的範例。
資料保存部401之反相器403以及栓鎖部411之反相器412和反相器413之各者供應有高位準電源電壓VDD和低位準電源電壓VSS。
接著，圖19B說明在非揮發性栓鎖電路400處於操作狀態(操作週期)之週期和在非揮發性栓鎖電路400處於停止狀態(非操作週期)之週期中，輸入信號IN、輸出信號OUT、控制信號ST、控制信號LD、時脈信號Φ1、和時脈信號Φ2之電位的時序圖的範例。此外，圖19B說明資料保存部401之節點S和電源電壓VDD的的電位。節點S表示電容器404之電極之其中一者的電位和反相器403之輸入端子的電位。應注意電容器404之其他電極供應有固定電位，例如，接地電位。
在圖19B中，週期a、週期b、週期d、和週期e各 為操作週期，週期c為非操作週期。週期a和週期e各為正常操作週期，時脈信號Φ1和時脈信號Φ2各交替地供應有高位準電位或低位準電位。週期b為在非操作週期之前的準備週期。週期b亦被稱為下降週期。週期d為在導通電源電壓VDD之後直到正常操作週期開始之前的準備週期。週期d亦被稱為上升週期。
當在正常操作週期(週期a)中時脈信號Φ1供應有高位準電位及時脈信號Φ2供應有低位準電位時，關閉開關器432且切斷反相器迴路，並導通開關器431；因此，輸入信號的電位被輸入至反相器412。輸入信號的電位被反相器412反向且被供應至次一階段的電路作為輸出信號OUT。當時脈信號Φ1供應有高位準電位時，若輸入信號的電位係高位準，可獲得具有低位準電位的輸出信號。當時脈信號Φ1供應有高位準電位時，若輸入信號的電位係低位準，可獲得具有高位準電位的輸出信號。當時脈信號Φ1供應有低位準電位且時脈信號Φ2供應有高位準電位時，關閉開關器431，及導通開關器432並形成反相器迴路；因此，保存輸出信號OUT的電位(鎖存資料)。在正常操作週期，控制信號ST並未供應有導通電晶體402的電位。節點S具有已被保存之電位。此處，節點S之電位被設定在未定義之值。
接著，當在非操作週期之前的準備週期(週期b)中控制信號ST供應有導通電晶體402的電位時，導通電晶體402且節點S供應有輸出信號的電位(此操作對應於寫 入)。當輸出信號之電位係高位準時，節點S之電位係高位準。之後，藉由將關閉電晶體402之電位供應給控制信號ST來關閉電晶體402；因此，節點S的電位變成浮動狀態。因此，寫入節點S的電位被保存而無任何改變(保存)。應注意時脈信號Φ2和時脈信號Φ1在週期a終止時具有電位係足夠的。或者，在週期終止時的資料可藉由將時脈信號Φ2之電位固定至高位準且將時脈信號Φ1之電位固定至低位準而被鎖存。控制信號ST在週期b已開始之後可供應有導通電晶體402的電位，或在週期b開始的同時供應有導通電晶體402的電位。
接著，在非操作週期(週期c)中，停止供應電源且降低電源電壓VDD的電位。時脈信號Φ1、時脈信號Φ2、輸入信號IN、和輸出信號OUT的電位可為在VDD和VSS之間的任何值。在此期間，控制信號ST和控制信號LD的電位各被保持在低位準。例如，該等電位各被保持在接地電位。在非操作週期(週期c)中，節點S的電位處於浮動狀態；因此，累積在節點S中的電荷被保存而無任何改變(保存)。應注意當降低電源電壓VDD時，節點S的電位在某些情況中會因與電源電位的電容耦合而或多或少改變。當然，當再次供應電源電壓VDD時，節點S的電位被回復至原始電位，因為累積在節點S中的電荷被保存。
接著，在導通電源電壓VDD之後直到正常操作週期開始之前的準備週期(週期d)中，當控制信號LD供應 有以時脈信號Φ2和時脈信號Φ1之各電位固定在低位準而導通開關器405的電位時，導通開關器405，且將保存在節點S的電位(其被反相器403反向)供應至栓鎖部411。然後，在控制信號LD供應有導通開關器405之電位之後，時脈信號Φ2和時脈信號Φ1之各者供應有在週期a之終止的電位。因而，週期d的邏輯狀態可被回復至在非操作週期之前的邏輯狀態。控制信號LD的電位在週期d終止之前可被設定至低位準，或可保存導通開關器405的電位直到週期d之終止。
接著，在正常操作週期(週期e)中，時脈信號Φ1和時脈信號Φ2交替地供應有高位準電位或低位準電位以成為正常操作狀態。在正常操作週期(週期e)開始時，時脈信號Φ1和時脈信號Φ2之操作可自相同於之前的正常操作週期(週期a)之終止時的電位開始，或自週期a之終止的電位的次一狀態開始。
在控制信號ST接著供應有導通電晶體402的電位的時點可寫入節點S的電位。因此，節點S的電位被保持而無任何改變直到控制信號ST接著供應有導通電晶體402的電位的時點。
應注意在週期d中，電容器404之另一電極的電位Vc可為VDD和VSS之間的值。因而，節點S供應有加上電位Vc的電位，使得可更穩定地實施讀取操作。
使用依據此實施例之非揮發性栓鎖電路和使用用於形成通道形成區之氧化物半導體作為半導體材料的電晶體， 其作用為資料保存部的開關元件，可實現一非揮發性栓鎖電路，其具有寬操作溫度範圍，且即使在高溫可穩定地操作，以及在其中即使在電源關閉之後儲存資料之邏輯狀態亦不消失，或一設置有資料保存部的栓鎖電路，其更新週期係足夠長。因為資料寫入係藉由開關該電晶體而實現，重寫之次數大致上並沒有限制。此外，寫入電壓幾乎同等於電晶體之臨界電壓；因此，可在低電壓操作該電晶體。例如，操作電壓可被設定至大約1V或更低。此外，因為累積在資料儲存部之電容器中的電荷可被繼續保持而無任何改變，變異的影響很小且資料可被輕易地讀取。
藉由使用非揮發性栓鎖電路可提供各種邏輯電路。例如，可藉由關閉未使用之區塊的電源來降低功率消耗。此外，因為即使當關閉電源，邏輯狀態仍被儲存，系統可高速且低功率地開始(當電源導通時)或終止(當電源關閉時)。
此實施例可與本說明書中之任何其他實施例自由地結合。
[實施例4]
在此實施例中，將參考圖20A和20B及圖18A和18B說明此處所揭示之本發明之一實施例的非揮發性栓鎖電路的組態和操作，該非揮發性栓鎖電路不同於圖19A和19B中的範例。圖20A說明非揮發性栓鎖電路400之組態，其包括栓鎖部411和用於保存栓鎖部之資料的資料保 存部401。圖20B說明非揮發性栓鎖電路400之時序圖的範例。
圖20A和20B說明一範例，其中資料保存部401之組態不同於圖19A和19B之組態。具體地，在此範例中未設置資料保存部401的電容器(圖19A和19B中的電容器404)。其他組態相同於圖19A和19B之組態；因此，省略其說明。
圖20A為具體說明圖18A中的栓鎖部411之組態的範例。圖20A為圖18A中的栓鎖部411之組態的範例，其中將反相器用於第一元件和第二元件之各者。參考圖18A和18B說明資料保存部401之組態。電晶體402之結構相似於實施例1之結構。
在資料保存部401中，使用用於形成通道形成區之氧化物半導體作為半導體材料的電晶體402被用作開關元件。此外，資料保存部401包括反相器403，其電連接於電晶體402之源極電極和汲極電極之其中另一者。
電晶體402之源極電極和汲極電極之其中一者電連接於供應有輸出信號之導線415。此外，反相器403之輸出經由開關器405電連接於供應有輸入信號之導線414。圖18B說明反相器403之組態，反相器403包括電晶體420和電晶體421。電晶體420之源極電極電連接於高位準電源電壓VDD。電晶體421之源極電極電連接於低位準電源電壓VSS。
此實施例中的組態不包括連接至節點S的電容器。在 此情況中，累積電荷於包括在反相器403中之電晶體的閘極電容器中。此處，較佳使包括在反相器403中之電晶體421的閘極電容器大於在反相器403中之電晶體420的閘極電容器。可依據通道長度L、通道寬度W、閘極絕緣膜的膜厚度、介電係數或之類控制閘極電容器的大小。因此，反相器403之輸入電容器的電容器元件主要形成在VSS和節點S之間。因而，輸入端子的電位很難被VDD之變異所影響，其係較佳的。
反相器403之組態並不侷限於圖18B中所示，且可包括，例如，圖2A中所示之n通道電晶體。或者，該輸出可設置有緩衝器。又或者，可使用感測放大器電路取代反相器403。例如，可使用圖2B所示之差動放大器類型感測放大器電路。在各情況中，輸入端子處於浮動狀態(高阻抗狀態)係重要的。此外，累積圖2A之電路的輸入的電荷於電晶體421之閘極電容器中，且累積圖2B之電路的輸入的電荷於電晶體421之閘極電容器中。因為圖2A和2B之電路中的閘極電容器主要形成於VSS和節點S之間，輸入端子的電位很難被VDD之變異所影響，其係較佳的。
使用氧化物半導體的電晶體402具有將保存在栓鎖部411的資料寫入反相器403的閘極電容器的功能。此外，電晶體402具有保存已寫入反相器403的閘極電容器的資料的功能。
圖20B說明非揮發性栓鎖電路400之時序圖的範例。 圖20B中的時序圖幾乎相同於圖19B中的時序；因此，省略其說明。
使用依據此實施例之非揮發性栓鎖電路和使用用於形成通道形成區之氧化物半導體作為半導體材料的電晶體，其作用為資料保存部的開關元件，可實現一非揮發性栓鎖電路，其具有寬操作溫度範圍，且即使在高溫可穩定地操作，以及在其中即使在電源關閉之後儲存資料之邏輯狀態亦不消失，或一設置有資料保存部的栓鎖電路，其更新週期係足夠長。因為資料寫入係藉由開關該電晶體而實現，重寫之次數大致上並沒有限制。此外，寫入電壓幾乎同等於電晶體之臨界電壓；因此，可在低電壓操作該電晶體。例如，操作電壓可被設定至大約1V或更低。此外，因為累積在資料儲存部之電容器中的電荷可被繼續保持而無任何改變，變異的影響很小且資料可被輕易地讀取。
藉由使用非揮發性栓鎖電路可提供各種邏輯電路。例如，可藉由關閉未使用之區塊的電源來降低功率消耗。此外，因為即使當關閉電源，邏輯狀態仍被儲存，系統可高速且低功率地開始(當電源導通時)或終止(當電源關閉時)。
此實施例可與本說明書中之任何其他實施例自由地結合。
[實施例5]
在此實施例中，將參考圖21A和21B說明此處所揭 示之本發明之一實施例的非揮發性栓鎖電路的組態和操作的另一範例，該非揮發性栓鎖電路不同於圖19A和19B中的範例。圖21A說明非揮發性栓鎖電路400之組態。非揮發性栓鎖電路400之組態相似於圖19A之組態。圖21B說明非揮發性栓鎖電路400之時序圖的範例。
在圖21B所示之時序圖中，在再次供應電源電壓VDD之後的週期d中，控制信號ST供應有導通電晶體402的電位。控制信號ST具有高位準電位之上升時點可為任何時點，只要其在控制信號LD自高位準電位下降之時點之後。此外，控制信號ST下降至低位準電位的時點可為任何時點，只要其在時脈信號Φ1和時脈信號Φ2之電位相同於週期a終止時之電位的週期。在週期d中，控制信號ST供應有導通電晶體402的電位，使得節點S之電位可被更新。
在圖21B之時序圖中，控制信號ST之時點以外的時點相同於圖19B中所示；因此，省略其說明。
使用依據此實施例之非揮發性栓鎖電路和使用用於形成通道形成區之氧化物半導體作為半導體材料的電晶體，其作用為資料保存部的開關元件，可實現一非揮發性栓鎖電路，其具有寬操作溫度範圍，且即使在高溫可穩定地操作，以及在其中即使在電源關閉之後儲存資料之邏輯狀態亦不消失，或一設置有資料保存部的栓鎖電路，其更新週期係足夠長。因為資料寫入係藉由開關該電晶體而實現，重寫之次數大致上並沒有限制。此外，寫入電壓幾乎同等 於電晶體之臨界電壓；因此，可在低電壓操作該電晶體。例如，操作電壓可被設定至大約1V或更低。此外，因為累積在資料儲存部之電容器中的電荷可被繼續保持而無任何改變，變異的影響很小且資料可被輕易地讀取。
藉由使用非揮發性栓鎖電路可提供各種邏輯電路。例如，可藉由關閉未使用之區塊的電源來降低功率消耗。此外，因為即使當關閉電源，邏輯狀態仍被儲存，系統可高速且低功率地開始(當電源導通時)或終止(當電源關閉時)。
此實施例可與本說明書中之任何其他實施例自由地結合。
[實施例6]
在此實施例中，參考圖22說明之組態的範例，該邏輯電路包括為此處所揭示之本發明之各實施例之複數個非揮發性栓鎖電路。
圖22說明邏輯電路之組態，該邏輯電路包括兩個非揮發性栓鎖電路400，其各者包括栓鎖部411和用於保存栓鎖部之資料的資料保存部401。
資料保存部401之組態相同於圖1A或圖18A中之組態。栓鎖部411之組態為一範例，其中在圖1A或圖18A之栓鎖部411之組態中，NAND被用於第一元件，時鐘反相器被用於第二元件。
栓鎖部411包括NAND 412和時鐘反相器413。栓鎖 部411具有NAND 412之輸出電連接於時鐘反相器413之輸入，且時鐘反相器413之輸出電連接於NAND 412之輸入的迴路結構。此外，栓鎖部411包括類比開關器431。
NAND 412之一輸入經由類比開關器431電連接於供應有栓鎖電路之輸入信號400的導線414。NAND 412之輸出電連接於供應有栓鎖電路之輸出信號400的導線415。NAND 412之其他輸入電連接於供應有信號RSTB之導線。
圖22之邏輯電路包括非揮發性栓鎖電路400a和非揮發性栓鎖電路400b作為上述非揮發性栓鎖電路400。非揮發性栓鎖電路400a電連接於供應有來自之前階段之電路的輸入信號之電位的導線414。供應有非揮發性栓鎖電路400a之輸出信號的電位的導線415電連接於供應有非揮發性栓鎖電路400b之輸入信號的電位的導線414。非揮發性栓鎖電路400b電連接於供應有次一階段之電路的輸出信號的電位的導線415。在非揮發性栓鎖電路400a中，類比開關器431供應有時脈信號Φ1和時脈信號Φ1之反向信號，時鐘反相器413供應有時脈信號Φ2和時脈信號Φ2之反相器信號。在非揮發性栓鎖電路400b中，類比開關器431供應有時脈信號Φ2和時脈信號Φ2之反向信號，時鐘反相器413供應有時脈信號Φ1和時脈信號Φ1之反相器信號。
使用依據此實施例之非揮發性栓鎖電路和使用用於形成通道形成區之氧化物半導體作為半導體材料的電晶體， 其作用為資料保存部的開關元件，可實現一非揮發性栓鎖電路，其具有寬操作溫度範圍，且即使在高溫可穩定地操作，以及在其中即使在電源關閉之後儲存資料之邏輯狀態亦不消失，或一設置有資料保存部的栓鎖電路，其更新週期係足夠長。因為資料寫入係藉由開關該電晶體而實現，重寫之次數大致上並沒有限制。此外，寫入電壓幾乎同等於電晶體之臨界電壓；因此，可在低電壓操作該電晶體。例如，操作電壓可被設定至大約1V或更低。此外，因為累積在資料儲存部之電容器中的電荷可被繼續保持而無任何改變，變異的影響很小且資料可被輕易地讀取。
藉由使用非揮發性栓鎖電路可提供各種邏輯電路。例如，可藉由關閉未使用之區塊的電源來降低功率消耗。此外，因為即使當關閉電源，邏輯狀態仍被儲存，系統可高速且低功率地開始(當電源導通時)或終止(當電源關閉時)。
此實施例可與本說明書中之任何其他實施例自由地結合。
[實施例7]
在此實施例中，參考圖23A至23F說明其上安裝有使用依據任何上述實施例之非揮發性栓鎖電路之半導體裝置的電子裝置的範例。其上安裝有使用依據任何上述實施例之非揮發性栓鎖電路之半導體裝置的電子裝置具有傳統技術沒有的優良特性。因此，可提供具有使用該非揮發性 栓鎖電路之半導體裝置的新穎結構的電子裝置。應注意將使用依據任何上述實施例之非揮發性栓鎖電路之半導體裝置集成及安裝於將被安裝在電子裝置上之電路板或之類。
圖23A顯示包括使用依據任何上述實施例之非揮發性栓鎖電路之半導體裝置的膝上型個人電腦。該膝上型個人電腦包括主體301、外殼302、顯示部303、鍵盤304等。藉由將依據此處所揭示之本發明的半導體裝置應用於膝上型個人電腦，可提供具有優良效能的膝上型個人電腦。
圖23B顯示包括使用依據任何上述實施例之非揮發性栓鎖電路之半導體裝置的個人數位助理(PDA)。主體311包括顯示部313、外部介面315、操作鍵314等。此外，提供電筆312作為用於操作的配件。藉由將依據此處所揭示之本發明的半導體裝置應用於個人數位助理(PDA)，可提供具有優良效能的個人數位助理(PDA)。
圖23C顯示電子書閱讀器320作為包括使用依據任何上述實施例之非揮發性栓鎖電路之半導體裝置之電子紙的範例。電子書閱讀器320包括兩個外殼：外殼321和外殼323。外殼321藉由樞紐337與外殼323結合，使得電子書閱讀器320可使用樞紐337作為轉軸來打開和關閉。此結構允許電子書閱讀器320與紙質圖書的使用相同。
外殼321包括顯示部325，外殼323包括顯示部327。顯示部325及顯示部327可顯示連續影像或不同的 影像。用於顯示不同影像的結構允許文字被顯示於右邊的顯示部上(圖23C中的顯示部325)，以及影像被顯示於左邊的顯示部上(圖23C中的顯示部327)。
圖23C顯示外殼321包括操作部等的情況的範例。例如，外殼321包括電源按鈕331、操作鍵333、揚聲器335等。操作鍵333允許翻頁。應注意在其上設置有顯示部的外殼的表面上亦可設置鍵盤、指向裝置等。進一步，外部連接端子(耳機端子、USB端子、可連接至各種例如AC轉接器及USB線等之電線的端子)、記錄媒體插入部等可被設置於外殼的背面或側面上。電子書閱讀器320亦可作用為電子字典。
此外，電子書閱讀器320可具有能無線傳送及接收資訊的結構。經由無線通訊，可自電子書伺服器購買和下載想要的書籍資料等。
應注意可將電子紙用於各種領域中，只要能顯示資料。例如，可將電子紙應用於海報、交通工具(例如火車)中的廣告及例如信用卡的各種卡等等，和電子書閱讀器。藉由將依據此處所揭示之本發明的半導體裝置應用於電子紙，可提供具有優良效能的電子紙。
圖23D顯示包括使用依據任何上述實施例之非揮發性栓鎖電路之半導體裝置的行動電話。該行動電話包括兩個外殼：外殼340及外殼341。外殼341包括顯示面板342、揚聲器343、麥克風344、指向裝置346、相機鏡頭347、外部連接端子348等。外殼340包括用於行動電話 充電的太陽能電池349、外部記憶體插槽350等。外殼341中內建天線。
顯示面板342包括觸控面板。被顯示為影像之複數操作鍵345以虛線示於圖23D中。應注意該行動電話包括用於將輸出自太陽能電池349的電壓增加至各電路所需之電壓的升壓電路。除了上述結構之外，該行動電話亦可內建有非接觸IC晶片、小型記錄裝置等。
顯示面板342的顯示方向依據應用模式而適當地改變。此外，相機鏡頭347被設置於與顯示面板342相同的表面上，使得該行動電話可被用作視訊電話。揚聲器343和麥克風344可被用於視訊電話通話、記錄、及播放聲音等，以及語音通話。此外，在圖23D中顯示為打開的外殼340和341可藉由滑動而彼此重疊。因此，該行動電話可具有適合攜帶使用的適當尺寸。
外部連接端子348可連接至AC轉接器及例如USB線之各種電線，其致能該行動電話的充電以及資料通訊。此外，可藉由插入記錄媒體到外部記憶體插槽350，儲存和移除大量資料。除了上述功能之外，可提供紅外線通訊功能、電視接收功能等。藉由將依據此處所揭示之本發明的半導體裝置應用於行動電話，可提供具有優良效能的行動電話。
圖23E顯示包括使用依據任何上述實施例之非揮發性栓鎖電路之半導體裝置的數位相機。該數位相機包括主體361、顯示部A 367、接目鏡部363、操作開關364、顯示 部B 365、電池366等。藉由將依據此處所揭示之本發明的半導體裝置應用於數位相機，可提供具有優良效能的數位相機。
圖23F顯示包括使用依據任何上述實施例之非揮發性栓鎖電路之半導體裝置的電視機。電視機370包含設置有顯示部373的外殼371。可顯示影像於顯示部373上。此處，以腳座375支撐外殼371。
可藉由包含在外殼371中的操作開關或分別提供之遙控器380操作電視機370。可藉由包含在遙控器380中的操作鍵379控制頻道和音量，且因此可控制顯示於顯示部373的影像。此外，遙控器380可設置有顯示部377，用於顯示輸出自遙控器380的資料。
應注意電視機370較佳包含有接收器、數據機等。使用該接收器，可接收一般電視節目。此外，當電視機370經由數據機以有線或無線連接至通訊網路時，可執行單向(自傳送器至接收器)或雙向(傳送器與接收器之間，或接收器之間)的資訊通訊。藉由將依據此處所揭示之本發明的半導體裝置應用於電視機，可提供具有優良效能的電視機。
此實施例中描述的結構、方法及之類可與其他實施例中所述之任何結構、方法及之類做適當結合。
[範例1]
在此範例中，顯示為此處所揭示之本發明之一實施例 的非揮發性栓鎖電路之操作的評估結果。
圖24說明用於評估之非揮發性栓鎖電路的組態。圖24中的非揮發性栓鎖電路400包括栓鎖部411和用於保存栓鎖部之資料的資料保存部401。
栓鎖部411包括反相器412、反相器413、包含電晶體之開關器431、及包含電晶體之開關器432。
資料保存部401包括使用用於形成通道形成區之氧化物半導體作為半導體材料的電晶體402、電容器404、反相器403、和包括電晶體之開關器405。應注意節點S顯示電容器404之電極之其中一者和反相器403之輸入端子的電位。
依據圖5A至5G及圖6A至6D之製造方法形成電晶體402，且使用具有與圖6D之結構相同之結構的電晶體。電晶體402為使用通道長度L為3μm且通道寬度W為5μm的高度純化氧化物半導體的電晶體。
反相器412、反相器413、反相器403、包括電晶體之開關器431、包括電晶體之開關器432和包括電晶體之開關器405之各者以使用矽之電晶體形成。
導線414供應有來自之前階段之電路的輸入信號IN之電位。次一階段之電路供應有導線415之電位作為輸出信號OUT。開關器431供應有時脈信號Φ1之電位。開關器432供應有時脈信號Φ2之電位。電晶體402的閘極供應有控制信號ST之電位。開關器405供應有控制信號LD之電位。
圖25A和25B顯示非揮發性栓鎖電路400之評估結果。圖25A顯示以示波器在寫入操作時測量電源電壓VDD、輸入信號IN、控制信號ST、和輸出信號OUT之電位的結果。圖25B顯示以示波器在讀取操作時測量電源電壓VDD、輸入信號IN、控制信號LD、和輸出信號OUT之電位的結果。應注意在非揮發性栓鎖電路400之評估中，在電源供應時，電源電壓VDD被設定至5V且電源電壓VSS被設定至0V。
首先，輸出信號OUT之電位被寫入節點S且被保存於其中(見圖25A)。在寫入時，輸出信號OUT之電位被設定至5V，輸入信號IN之電位被設定至0V。藉由供應導通電晶體402之電位(此處，為5V的電位)給控制信號ST來導通電晶體402，然後節點S供應有輸出信號OUT之電位(此處，為5V的電位)(此操作對應於寫入)。導通電晶體402之週期被設定至200微秒。
之後，藉由供應關閉電晶體402之電位(此處，為0V的電位)至控制信號ST來關閉電晶體402，然後使節點S之電位成為浮動狀態(保存)。
在寫入和保存操作期間，控制信號LD供應有關閉開關器405之電位(此處，為0V的電位)。
應注意在寫入和保存操作期間，信號Φ2和信號Φ1之電位被保存在寫入操作之前的電位(此處，信號Φ2被保存在低位準電位(0V)且信號Φ1被保存在高位準電位(5V))。
接著，停止電源供應(亦稱為關閉電源)，且將非揮發性栓鎖電路400留在正常溫度10分鐘。在停止供應電源時(亦稱為非操作週期)，降低電源電壓VDD之電位。在此期間，控制信號ST和控制信號LD之電位各被保存在0V之電位。
之後，再此開始電源供應(亦稱為開啟電源)，且電源電壓VDD之電位被設定至5V。
接著，實施讀取節點S之電位的操作(見圖25B)。在讀取時，信號Φ2和信號Φ1之電位各被設定至低位準(0V)，且關閉開關器432和開關器431。在此狀態中，控制信號LD供應有導通開關器405之電位(此處，為5V的電位)，且導通開關器405。當導通開關器405時，輸入5V的電位作為輸出信號OUT(讀取)。
輸出信號OUT之電位對應於節點S之電位，其經由反相器403和反相器412被輸出。因此，依據圖25B，可確定：即使在停止供應電源之後，保存在停止供應電源之前被寫入至節點S的電位而無任何改變，因此輸出該電位作為輸出信號OUT之電位。即，確定的是，再次開始供應電源之後立即，非揮發性栓鎖電路400可回復該邏輯狀態至停止電源供應之前的邏輯狀態。
本申請案係以於2009年11月20日向日本專利局申請之日本專利申請案第2009-265738號為基礎，藉由參照納入該申請案之全部內容。

Claims (10)

  1. 一種包括電路的半導體裝置，該電路包含：第一部分，其包含第一邏輯閘和第二邏輯閘，其中該第一邏輯閘之第一端子電連接至該第二邏輯閘之第二端子且該第二邏輯閘之第一端子電連接至該第一邏輯閘之第二端子；以及第二部分，其包含：第一電晶體，該第一電晶體之源極和汲極之其中一者電連接至該第一部分；以及電容器，該電容器之第一電極電連接至該第一電晶體之該源極和該汲極之該其中一者，其中該第一電晶體之通道形成區包括氧化物半導體。
  2. 如申請專利範圍第1項之半導體裝置，其中該第二部分更包含反相器，其電連接至該第一電晶體之該源極和該汲極之該其中一者及該電容器之該第一電極。
  3. 如申請專利範圍第1項之半導體裝置，其中該第一電晶體之該源極和該汲極之該其中一者電連接至該第一部分之該第一邏輯閘之該第二端子及該第二邏輯閘之該第一端子，且其中該第一電晶體之該源極和該汲極之其中另一者電連接至該第一邏輯閘之該第一端子及該第二邏輯閘之該第二端子。
  4. 一種包括電路的半導體裝置，該電路包含：第一部分，其包含第一邏輯閘和第二邏輯閘，其中該第一邏輯閘之第一端子電連接至該第二邏輯閘之第二端子，且該第二邏輯閘之第一端子電連接至該第一邏輯閘之第二端子；以及第二部分，其包含：第一電晶體，該第一電晶體之源極和汲極之其中一者透過開關電連接至該第一部分；以及電容器，該電容器之第一電極電連接至該第一電晶體之該源極和該汲極之該其中一者及該開關之第一端子，其中該第一電晶體之通道形成區包括氧化物半導體。
  5. 如申請專利範圍第4項之半導體裝置，其中該第二部分更包含反相器，其電連接至該開關之該第一端子、該第一電晶體之該源極和該汲極之該其中一者、及該電容器之該第一電極。
  6. 如申請專利範圍第4項之半導體裝置，其中該開關之第二端子電連接至該第一部分之該第一邏輯閘之該第二端子及該第二邏輯閘之該第一端子，且其中該第一電晶體之該源極和該汲極之其中另一者電連接至該第一邏輯閘之該第一端子及該第二邏輯閘之該第二端子。
  7. 如申請專利範圍第4項之半導體裝置，其中該開關為第二電晶體。
  8. 如申請專利範圍第1或4項之半導體裝置，其中該第二部分被配置成保存資料於該第一部分中。
  9. 如申請專利範圍第1或4項之半導體裝置，其中該氧化物半導體包含銦、鎵、和鋅。
  10. 如申請專利範圍第1或4項之半導體裝置，其中該第一邏輯閘為第一反相器，且該第二邏輯閘為第二反相器。
TW106118898A 2009-11-20 2010-11-15 非揮發性栓鎖電路及邏輯電路及使用其之半導體裝置 TWI635493B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-265738 2009-11-20
JP2009265738 2009-11-20

Publications (2)

Publication Number Publication Date
TW201810279A TW201810279A (zh) 2018-03-16
TWI635493B true TWI635493B (zh) 2018-09-11

Family

ID=44059556

Family Applications (4)

Application Number Title Priority Date Filing Date
TW105103566A TWI607444B (zh) 2009-11-20 2010-11-15 非揮發性栓鎖電路及邏輯電路及使用其之半導體裝置
TW103140252A TWI532046B (zh) 2009-11-20 2010-11-15 非揮發性栓鎖電路及邏輯電路及使用其之半導體裝置
TW099139211A TWI521514B (zh) 2009-11-20 2010-11-15 非揮發性栓鎖電路及邏輯電路及使用其之半導體裝置
TW106118898A TWI635493B (zh) 2009-11-20 2010-11-15 非揮發性栓鎖電路及邏輯電路及使用其之半導體裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW105103566A TWI607444B (zh) 2009-11-20 2010-11-15 非揮發性栓鎖電路及邏輯電路及使用其之半導體裝置
TW103140252A TWI532046B (zh) 2009-11-20 2010-11-15 非揮發性栓鎖電路及邏輯電路及使用其之半導體裝置
TW099139211A TWI521514B (zh) 2009-11-20 2010-11-15 非揮發性栓鎖電路及邏輯電路及使用其之半導體裝置

Country Status (8)

Country Link
US (4) US8410838B2 (zh)
EP (2) EP2887395B1 (zh)
JP (9) JP5651439B2 (zh)
KR (3) KR101700154B1 (zh)
CN (2) CN104332177B (zh)
MY (1) MY166309A (zh)
TW (4) TWI607444B (zh)
WO (1) WO2011062075A1 (zh)

Families Citing this family (157)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101669476B1 (ko) * 2009-10-30 2016-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101700154B1 (ko) * 2009-11-20 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로와 회로
KR101506304B1 (ko) 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101481398B1 (ko) * 2009-12-11 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로 및 cpu
KR101770976B1 (ko) * 2009-12-11 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
WO2011074408A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Non-volatile latch circuit and logic circuit, and semiconductor device using the same
KR101913111B1 (ko) 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011077908A1 (en) * 2009-12-23 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
CN102742001B (zh) 2010-02-05 2017-03-22 株式会社半导体能源研究所 半导体装置
CN102725842B (zh) 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
WO2011096264A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
DE112011100841B4 (de) 2010-03-08 2021-11-25 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8416622B2 (en) 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
CN103003934B (zh) 2010-07-16 2015-07-01 株式会社半导体能源研究所 半导体器件
KR101853516B1 (ko) 2010-07-27 2018-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI524347B (zh) 2010-08-06 2016-03-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
US8508276B2 (en) 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US8339837B2 (en) 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP2013009285A (ja) 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
KR101851817B1 (ko) 2010-09-03 2018-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
JP2012079399A (ja) 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP5827520B2 (ja) * 2010-09-13 2015-12-02 株式会社半導体エネルギー研究所 半導体記憶装置
TWI608486B (zh) 2010-09-13 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
TWI590249B (zh) * 2010-12-03 2017-07-01 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
US8686415B2 (en) 2010-12-17 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
JP5859839B2 (ja) 2011-01-14 2016-02-16 株式会社半導体エネルギー研究所 記憶素子の駆動方法、及び、記憶素子
TWI657565B (zh) 2011-01-14 2019-04-21 日商半導體能源研究所股份有限公司 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
JP5879165B2 (ja) * 2011-03-30 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
TWI567735B (zh) 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
JP5883699B2 (ja) * 2011-04-13 2016-03-15 株式会社半導体エネルギー研究所 プログラマブルｌｓｉ
JP6001900B2 (ja) 2011-04-21 2016-10-05 株式会社半導体エネルギー研究所 信号処理回路
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
US8681533B2 (en) * 2011-04-28 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Memory circuit, signal processing circuit, and electronic device
US8446171B2 (en) 2011-04-29 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing unit
KR101874144B1 (ko) 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI568181B (zh) 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
JP5886127B2 (ja) * 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
JP5886128B2 (ja) 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
WO2012157472A1 (en) 2011-05-13 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102093909B1 (ko) 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
US8837203B2 (en) 2011-05-19 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
TWI570730B (zh) 2011-05-20 2017-02-11 半導體能源研究所股份有限公司 半導體裝置
WO2012161059A1 (en) 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP5951351B2 (ja) 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
TWI559683B (zh) 2011-05-20 2016-11-21 半導體能源研究所股份有限公司 半導體積體電路
US9467047B2 (en) * 2011-05-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. DC-DC converter, power source circuit, and semiconductor device
JP6012263B2 (ja) 2011-06-09 2016-10-25 株式会社半導体エネルギー研究所 半導体記憶装置
CN103597545B (zh) 2011-06-09 2016-10-19 株式会社半导体能源研究所 高速缓冲存储器及其驱动方法
US8804405B2 (en) * 2011-06-16 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8982607B2 (en) * 2011-09-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
JP6099368B2 (ja) 2011-11-25 2017-03-22 株式会社半導体エネルギー研究所 記憶装置
TWI639150B (zh) 2011-11-30 2018-10-21 日商半導體能源研究所股份有限公司 半導體顯示裝置
US8981367B2 (en) * 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9257422B2 (en) 2011-12-06 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving signal processing circuit
JP2013168926A (ja) 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 回路、センサ回路及びセンサ回路を用いた半導体装置
JP2014063557A (ja) 2012-02-24 2014-04-10 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9287370B2 (en) 2012-03-02 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Memory device comprising a transistor including an oxide semiconductor and semiconductor device including the same
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US8754693B2 (en) 2012-03-05 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Latch circuit and semiconductor device
US9087573B2 (en) 2012-03-13 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method thereof
US9058892B2 (en) * 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
JP6004697B2 (ja) * 2012-03-27 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
US9324449B2 (en) * 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
US9030232B2 (en) * 2012-04-13 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Isolator circuit and semiconductor device
JP6126419B2 (ja) 2012-04-30 2017-05-10 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP2013250965A (ja) 2012-05-02 2013-12-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
JP6227890B2 (ja) * 2012-05-02 2017-11-08 株式会社半導体エネルギー研究所 信号処理回路および制御回路
JP6174899B2 (ja) 2012-05-11 2017-08-02 株式会社半導体エネルギー研究所 半導体装置
KR102087443B1 (ko) 2012-05-11 2020-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
JP6050721B2 (ja) * 2012-05-25 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US9571103B2 (en) 2012-05-25 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Lookup table and programmable logic device including lookup table
JP6250955B2 (ja) 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9343120B2 (en) 2012-06-01 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. High speed processing unit with non-volatile register
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
US9083327B2 (en) * 2012-07-06 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR102178068B1 (ko) 2012-11-06 2020-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
JP5807076B2 (ja) 2013-01-24 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
JP6000863B2 (ja) * 2013-01-24 2016-10-05 株式会社半導体エネルギー研究所 半導体装置、及びその駆動方法
KR102112367B1 (ko) 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014195241A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP6298662B2 (ja) 2013-03-14 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
JP2014199709A (ja) * 2013-03-14 2014-10-23 株式会社半導体エネルギー研究所 記憶装置、半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
US9294075B2 (en) 2013-03-14 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6130175B2 (ja) * 2013-03-15 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
WO2014157019A1 (en) * 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6316630B2 (ja) 2013-03-26 2018-04-25 株式会社半導体エネルギー研究所 半導体装置
US9112460B2 (en) 2013-04-05 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
JP6333028B2 (ja) * 2013-04-19 2018-05-30 株式会社半導体エネルギー研究所 記憶装置及び半導体装置
JP6396671B2 (ja) 2013-04-26 2018-09-26 株式会社半導体エネルギー研究所 半導体装置
DE102013008310B4 (de) 2013-05-15 2017-05-04 Pelletron Corp. Autonom arbeitender mobiler Sichter mit nachgeschalteter Abfüllanlage von Gebinden
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
WO2015030150A1 (en) * 2013-08-30 2015-03-05 Semiconductor Energy Laboratory Co., Ltd. Storage circuit and semiconductor device
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI640014B (zh) 2013-09-11 2018-11-01 半導體能源研究所股份有限公司 記憶體裝置、半導體裝置及電子裝置
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9300292B2 (en) 2014-01-10 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Circuit including transistor
JP6521643B2 (ja) 2014-01-24 2019-05-29 株式会社半導体エネルギー研究所 半導体装置
KR102329066B1 (ko) 2014-02-28 2021-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법, 및 전자 기기
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
SG11201606647PA (en) * 2014-03-14 2016-09-29 Semiconductor Energy Lab Co Ltd Circuit system
TWI646782B (zh) * 2014-04-11 2019-01-01 日商半導體能源研究所股份有限公司 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置
JP6538426B2 (ja) 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2016015475A (ja) 2014-06-13 2016-01-28 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP2016111677A (ja) 2014-09-26 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、無線センサ、及び電子機器
DE112015004644T5 (de) 2014-10-10 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Logikschaltung, Verarbeitungseinheit, elektronisches Bauelement und elektronische Vorrichtung
JP6615565B2 (ja) 2014-10-24 2019-12-04 株式会社半導体エネルギー研究所 半導体装置
US9479147B2 (en) * 2014-11-03 2016-10-25 Arm Limited Synchroniser flip-flop
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US10141453B2 (en) * 2014-12-25 2018-11-27 Sharp Kabushiki Kaisha Semiconductor device
CN104536207A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 一种显示基板及显示装置
JP6904682B2 (ja) 2015-10-23 2021-07-21 株式会社半導体エネルギー研究所 半導体装置および電子機器
US9553087B1 (en) 2015-11-02 2017-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US10362114B2 (en) * 2015-12-14 2019-07-23 Afero, Inc. Internet of things (IoT) apparatus and method for coin operated devices
US10177142B2 (en) * 2015-12-25 2019-01-08 Semiconductor Energy Laboratory Co., Ltd. Circuit, logic circuit, processor, electronic component, and electronic device
US10334196B2 (en) 2016-01-25 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI584290B (zh) * 2016-02-04 2017-05-21 新唐科技股份有限公司 非依電性記憶體裝置及其操作方法
KR20180123547A (ko) 2016-03-18 2018-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
KR102295315B1 (ko) 2016-04-15 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
TWI724231B (zh) 2016-09-09 2021-04-11 日商半導體能源硏究所股份有限公司 記憶體裝置及其工作方法、半導體裝置、電子構件以及電子裝置
JP6645940B2 (ja) * 2016-09-20 2020-02-14 キオクシア株式会社 不揮発性半導体記憶装置
US9992442B2 (en) * 2016-10-13 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Decoder, receiver, and electronic device
CN108307131B (zh) 2016-12-27 2021-08-03 株式会社半导体能源研究所 摄像装置及电子设备
US10423203B2 (en) * 2016-12-28 2019-09-24 Intel Corporation Flip-flop circuit with low-leakage transistors
US9966128B1 (en) * 2017-03-20 2018-05-08 Globalfoundries Inc. Storage structure with non-volatile storage capability and a method of operating the same
CN107180619B (zh) * 2017-07-26 2021-01-26 京东方科技集团股份有限公司 锁存器及其驱动方法、源极驱动电路及显示装置
KR102379707B1 (ko) * 2017-09-13 2022-03-28 삼성전자주식회사 반도체 소자
TWI640996B (zh) 2017-12-21 2018-11-11 新唐科技股份有限公司 記憶體電路及其測試方法
US11520020B2 (en) * 2017-12-29 2022-12-06 Sony Semiconductor Solutions Corporation Electronic device and method
JP7256189B2 (ja) * 2018-08-09 2023-04-11 株式会社半導体エネルギー研究所 半導体装置
CN113196546A (zh) 2018-12-20 2021-07-30 株式会社半导体能源研究所 半导体装置及电池组
CN112054783A (zh) * 2019-06-06 2020-12-08 中国科学院苏州纳米技术与纳米仿生研究所 触发器及具有扫描端的触发器
CN112802520B (zh) * 2021-01-28 2022-05-06 中国科学院微电子研究所 一种sram存储单元及存储器
US11508755B2 (en) * 2021-02-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked ferroelectric structure
DE112021007228T5 (de) * 2021-03-08 2024-01-11 Microchip Technology Incorporated Selektiv kreuzgekoppelte wechselrichter und zugehörige vorrichtungen, systeme und verfahren
CN113972220B (zh) * 2021-09-27 2024-03-15 沈阳工业大学 高集成中央双向肖特基结型单管反相器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7400320B2 (en) * 1998-12-21 2008-07-15 Sony Corporation Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
US20090002590A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW200912832A (en) * 2007-08-03 2009-03-16 Sony Corp Semiconductor device, its manufacturing method and display apparatus
US20090108256A1 (en) * 2007-10-31 2009-04-30 Sang-Ki Kwak Thin-film transistor substrate and method of manufacturing the same

Family Cites Families (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711526A (en) 1980-06-25 1982-01-21 Nec Corp Latch circuit
US4510584A (en) * 1982-12-29 1985-04-09 Mostek Corporation MOS Random access memory cell with nonvolatile storage
JPS6025269A (ja) 1983-07-21 1985-02-08 Hitachi Ltd 半導体記憶素子
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07147530A (ja) 1993-11-24 1995-06-06 Mitsubishi Electric Corp ラッチ回路及びマスタースレーブ型フリップフロップ回路
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
KR0171984B1 (ko) 1995-12-11 1999-03-30 김주용 박막 트랜지스터의 자기 정렬 노광 방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5945726A (en) * 1996-12-16 1999-08-31 Micron Technology, Inc. Lateral bipolar transistor
JPH10239400A (ja) 1997-02-28 1998-09-11 Hitachi Ltd 論理ゲート回路およびスキャン機能付きラッチ回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000077982A (ja) * 1998-08-27 2000-03-14 Kobe Steel Ltd 半導体集積回路
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3955409B2 (ja) * 1999-03-17 2007-08-08 株式会社ルネサステクノロジ 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002109875A (ja) * 2000-09-29 2002-04-12 Nec Corp 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法
US6570801B2 (en) * 2000-10-27 2003-05-27 Kabushiki Kaisha Toshiba Semiconductor memory having refresh function
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6492854B1 (en) * 2001-08-30 2002-12-10 Hewlett Packard Company Power efficient and high performance flip-flop
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
DE60232907D1 (zh) 2001-11-19 2009-08-20 Rohm Co Ltd
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3940014B2 (ja) 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
WO2003085741A1 (fr) * 2002-04-10 2003-10-16 Matsushita Electric Industrial Co., Ltd. Bascule bistable non volatile
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3692450B2 (ja) 2002-12-25 2005-09-07 松下電器産業株式会社 不揮発性ラッチ回路及びその駆動方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100615085B1 (ko) 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
US6972986B2 (en) 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US7064973B2 (en) 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005323295A (ja) * 2004-05-11 2005-11-17 Asahi Kasei Microsystems Kk ラッチ回路及びフリップフロップ回路
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4904671B2 (ja) 2004-06-24 2012-03-28 日本電気株式会社 半導体装置、その製造方法及び電子機器
JP2006050208A (ja) 2004-08-04 2006-02-16 Denso Corp 電源瞬断対応論理回路
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7427776B2 (en) 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN100541803C (zh) 2004-11-11 2009-09-16 株式会社半导体能源研究所 半导体器件
KR101150994B1 (ko) 2004-11-11 2012-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
US7915619B2 (en) 2005-12-22 2011-03-29 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
US8212238B2 (en) 2005-12-27 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
ITMI20060011A1 (it) * 2006-01-04 2007-07-05 Leopoldo Matteo Bazzicalupo Dispositivo asciugacapelli
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5084160B2 (ja) * 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
US7405606B2 (en) * 2006-04-03 2008-07-29 Intellectual Ventures Fund 27 Llc D flip-flop
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100763913B1 (ko) 2006-04-27 2007-10-05 삼성전자주식회사 박막 트랜지스터의 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2009528670A (ja) 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
DE102006036165B3 (de) 2006-08-01 2008-06-26 Nec Europe Ltd. Verfahren zur Etablierung eines geheimen Schlüssels zwischen zwei Knoten in einem Kommunikationsnetzwerk
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4954639B2 (ja) 2006-08-25 2012-06-20 パナソニック株式会社 ラッチ回路及びこれを備えた半導体集積回路
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5030561B2 (ja) * 2006-11-29 2012-09-19 クリナップ株式会社 ミラーキャビネット
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4297159B2 (ja) 2006-12-08 2009-07-15 ソニー株式会社 フリップフロップおよび半導体集積回路
EP2096188B1 (en) 2006-12-13 2014-01-29 Idemitsu Kosan Co., Ltd. Sputtering target
JP5244327B2 (ja) * 2007-03-05 2013-07-24 出光興産株式会社 スパッタリングターゲット
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5508662B2 (ja) * 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008136505A1 (ja) 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5522889B2 (ja) * 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
JP5542297B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101415561B1 (ko) 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101344483B1 (ko) * 2007-06-27 2013-12-24 삼성전자주식회사 박막 트랜지스터
JP5170706B2 (ja) 2007-08-31 2013-03-27 国立大学法人東京工業大学 スピン注入磁化反転ｍｔｊを用いた不揮発性ｓｒａｍ／ラッチ回路
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5140459B2 (ja) 2008-02-28 2013-02-06 ローム株式会社 不揮発性記憶ゲートおよびその動作方法、および不揮発性記憶ゲート組込み型論理回路およびその動作方法
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
US8085076B2 (en) * 2008-07-03 2011-12-27 Broadcom Corporation Data retention flip flop for low power applications
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR20230135155A (ko) * 2009-10-16 2023-09-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103794612B (zh) 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
SG10201406869QA (en) 2009-10-29 2014-12-30 Semiconductor Energy Lab Semiconductor device
KR101700154B1 (ko) * 2009-11-20 2017-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로와 회로
KR101481398B1 (ko) * 2009-12-11 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 래치 회로 및 cpu

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400320B2 (en) * 1998-12-21 2008-07-15 Sony Corporation Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US20090002590A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW200912832A (en) * 2007-08-03 2009-03-16 Sony Corp Semiconductor device, its manufacturing method and display apparatus
US20090108256A1 (en) * 2007-10-31 2009-04-30 Sang-Ki Kwak Thin-film transistor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
JP6669816B2 (ja) 2020-03-18
KR101754704B1 (ko) 2017-07-06
JP2016167820A (ja) 2016-09-15
KR20120096514A (ko) 2012-08-30
JP6907362B2 (ja) 2021-07-21
EP2502272B1 (en) 2015-04-15
KR101700154B1 (ko) 2017-01-26
US20150022251A1 (en) 2015-01-22
US8410838B2 (en) 2013-04-02
EP2887395B1 (en) 2019-05-08
US20160226471A1 (en) 2016-08-04
CN102668077B (zh) 2015-05-13
KR20140145627A (ko) 2014-12-23
TW201140592A (en) 2011-11-16
EP2502272A1 (en) 2012-09-26
JP2014123966A (ja) 2014-07-03
US9350334B2 (en) 2016-05-24
JP2022176218A (ja) 2022-11-25
KR20170078845A (ko) 2017-07-07
JP5116901B1 (ja) 2013-01-09
KR101823861B1 (ko) 2018-01-31
JP2018026575A (ja) 2018-02-15
TW201508752A (zh) 2015-03-01
EP2887395A1 (en) 2015-06-24
WO2011062075A1 (en) 2011-05-26
TWI607444B (zh) 2017-12-01
JP2019004153A (ja) 2019-01-10
CN104332177A (zh) 2015-02-04
TWI521514B (zh) 2016-02-11
JP5651439B2 (ja) 2015-01-14
JP2020107895A (ja) 2020-07-09
MY166309A (en) 2018-06-25
US20130222033A1 (en) 2013-08-29
JP2011129896A (ja) 2011-06-30
US8860485B2 (en) 2014-10-14
CN104332177B (zh) 2018-05-08
EP2502272A4 (en) 2014-03-19
JP6220413B2 (ja) 2017-10-25
US10505520B2 (en) 2019-12-10
TW201618109A (zh) 2016-05-16
JP6377824B2 (ja) 2018-08-22
TW201810279A (zh) 2018-03-16
US20110121878A1 (en) 2011-05-26
CN102668077A (zh) 2012-09-12
TWI532046B (zh) 2016-05-01
JP2021170653A (ja) 2021-10-28
JP2013021700A (ja) 2013-01-31

Similar Documents

Publication Publication Date Title
TWI635493B (zh) 非揮發性栓鎖電路及邏輯電路及使用其之半導體裝置
TWI664630B (zh) 非揮發性閂鎖電路及邏輯電路及使用其之半導體裝置
TWI629870B (zh) 非依電性閂鎖電路及邏輯電路，及使用非依電性閂鎖電路之半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees