CN104332177A - 非易失性锁存电路和逻辑电路,以及使用其的半导体器件 - Google Patents

非易失性锁存电路和逻辑电路,以及使用其的半导体器件 Download PDF

Info

Publication number
CN104332177A
CN104332177A CN201410541227.7A CN201410541227A CN104332177A CN 104332177 A CN104332177 A CN 104332177A CN 201410541227 A CN201410541227 A CN 201410541227A CN 104332177 A CN104332177 A CN 104332177A
Authority
CN
China
Prior art keywords
transistor
oxide semiconductor
electrode
current potential
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410541227.7A
Other languages
English (en)
Other versions
CN104332177B (zh
Inventor
加藤清
小山润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN104332177A publication Critical patent/CN104332177A/zh
Application granted granted Critical
Publication of CN104332177B publication Critical patent/CN104332177B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H03K3/356173—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit with synchronous operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Abstract

非易失性锁存电路和逻辑电路以及使用其的半导体器件。非易失性锁存电路包括：具有环形结构的锁存部分，其中第一元件的输出电连接至第二元件的输入，且第二元件的输出电连接至第一元件的输入；以及用于保持该锁存部分的数据的数据保持部分。在数据保持部分中，使用用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管作为开关元件。此外，包括了电连接至晶体管的源电极或漏电极的反相器。使用该晶体管，被保持在锁存部分中的数据可被写入反相器的栅极电容器或被独立提供的电容器。

Description

非易失性锁存电路和逻辑电路,以及使用其的半导体器件
本申请是申请日为2010年10月29日、申请号为“201080052404.5”、发明名称为“非易失性锁存电路和逻辑电路，以及使用其的半导体器件”的发明专利申请的分案申请。
技术领域
此处公开的本发明涉及其中即使在电源关闭后存储数据的逻辑状态也不被擦除的非易失性逻辑电路，以及使用该非易失性逻辑电路的半导体器件。特定地，此处公开的本发明涉及非易失性锁存电路以及使用该非易失性锁存电路的半导体器件。
背景技术
已经提出了其中集成有非易失性逻辑的集成电路，其中，向逻辑电路施加了“非易失性”特征，有此特征后，即使电源被关闭时数据也不被擦除。例如，使用铁电元件的非易失性锁存电路已经被提出作为非易失性逻辑(见专利文献1)。
[参考文献]
[专利文献]
PCT国际公开No.2003/044953
发明内容
然而，使用铁电元件的非易失性锁存电路在重新写入次数和电压减少的可靠性方面有问题。此外，铁电元件由施加至元件的电场所极化，且通过剩余极化来存储数据。然而，当剩余极化较小时，可产生如下问题：变化的影响变得较大，且需要高准确度的读取电路。
鉴于上述问题，本发明的实施例的目的在于提供新颖的非易失性锁存电路以及使用该非易失性锁存电路的半导体器件。
根据本发明的一个实施例的非易失性锁存电路包括：具有环形结构的锁存部分，其中第一元件的输出电连接至第二元件的输入，且第二元件的输出电连接至第一元件的输入；以及用于保持该锁存部分的数据的数据保持部分。在数据保持部分中，使用用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管作为开关元件。此外，数据保持部分包括反相器，其电连接至晶体管的源电极或漏电极。使用该晶体管，被保持在锁存部分中的数据可被写入反相器的栅极电容器或被分开制备的电容器。进一步，使用该晶体管，可保持被写入反相器的栅极电容器或被分开制备的电容器中的数据。
换言之，根据本发明的一个实施例的非易失性锁存电路包括锁存部分和用于保持锁存部分的数据的数据保持部分。数据保持部分包括晶体管和反相器。晶体管的沟道形成区包括氧化物半导体层。晶体管的源电极和漏电极中的一个电连接至被提供有输出信号的引线，晶体管的源电极和漏电极中的另一个电连接至反相器的输入，且反相器的输出电连接至被提供有输入信号的引线。
在上述非易失性锁存电路中，数据保持部分除了晶体管和反相器之外，可包括电容器。可使用该电容器用于写入和保持在锁存部分中所保持的数据。电容器的电极中的一个可被使用为电连接至晶体管的源电极和漏电极中另的一个。
在上述非易失性锁存电路中，锁存部分包括第一元件和第二元件，且具有环形结构，其中第一元件的输出电连接至第二元件的输入，且第二元件的输出电连接至第一元件的输入。此外，第一元件的输入电连接至被提供有输入信号的引线，且第一元件的输出电连接至被提供有输出信号的引线。例如，反相器可用于第一元件和第二元件的每一个。可选地，例如，NAND可用于第一元件，且钟控反相器可用于第二元件。
在上述非易失性锁存电路中，晶体管具有将保持在锁存部分中的数据写入数据保持部分中的反相器的栅极电容器或被分开制备的电容器中的功能。此外，晶体管具有保持被写入数据保持部分中的反相器的栅极电容器或被分开制备的电容器中的数据的功能。
在上述非易失性锁存电路中，使用包含用于沟道形成区的氧化物半导体层(用氧化物半导体材料形成)的晶体管，即使在例如元件沟道宽度W为1×104μm且沟道长度L为3μm的情况下，可获得如下特性：常温下截止态电流为小于或等于1×10–13A；且子阈值摆幅(S值)为约0.1V/dec.(栅绝缘膜：100nm厚度)。因此，漏电流，即，在其中栅和漏电极之间的电压为约0的状态的截止态电流，远小于使用硅的晶体管的漏电流。相应地，使用包含用于沟道形成区的氧化物半导体层的晶体管，其用作开关元件，即使在对于锁存电路的电源电压的供给被停止之后，数据存储部分的电容器中累积的电荷也可没有任何变化地保持存储。换言之，可没有任何变化地保持被写入数据保持部分中的数据。另外，在对锁存电路的电源电压的供给再被开始之后，可读取被保持在数据保持部分中的数据。相应地，逻辑状态可被恢复为电源电压的供给停止之前的逻辑状态。进一步，在温度特性中，即使在高温下，截止态电流可足够低且导通状态电流可足够高。例如，在–25℃到150℃范围内获取数据作为晶体管的VG-ID特性，其截止态电流、导通状态电流、迁移率、以及S值具有低的温度依赖性。以此方式，本发明的实施例提供具有宽操作温度范围且即使在高温也可稳定地操作的非易失性锁存电路，且其中即使在电源被关闭之后存储数据的逻辑状态也不被擦除。
在上述非易失性锁存电路中，可通过使用该非易失性锁存电路而提供各种逻辑电路。此外，可提供使用该逻辑电路的各种半导体器件。例如，在逻辑电路的多个电路块中，可停止对于一个或多个未被使用的电路块的电源电压的供给。使用该非易失性锁存电路，即使在对于电路块的电源电压的供给被停止之后，电路块的逻辑状态可被保持存储。另外，在对于电路块的电源电压的供给再启动后，该被存储的逻辑状态可被读取。相应地，可将逻辑状态恢复为电源电压的供给停止之前的逻辑状态。
在上述非易失性锁存电路中，可使用下述材料中的任意作为氧化物半导体层：In-Ga-Zn-O基材料；In-Sn-O基材料；In-Sn-Zn-O基材料；In-Al-Zn-O基材料；Sn-Ga-Zn-O基材料；Al-Ga-Zn-O基材料；Sn-Al-Zn-O基材料；In-Zn-O基金属氧化物；Sn-Zn-O基材料；Al-Zn-O基材料；In-O基材料；Sn-O基材料；以及Zn-O基材料。此外，该氧化物半导体层可包括铟、镓以及锌。另外，氧化物半导体层中的氢浓度可被设置为小于或等于5×1019/cm3，优选地小于或等于5×1018/cm3，更优选地小于或等于5×1017/cm3，进一步优选地，小于或等于1×1016/cm3，且甚至更优选地，小于1×1016/cm3。进一步，氧化物半导体层中的载流子浓度可被设置为小于1×1014/cm3，优选地，小于1×1012/cm3，更优选地，小于1×1011/cm3。进一步，晶体管的常温下截止态电流可被设置为小于或等于1×10–13A。
在上述非易失性锁存电路中，使用氧化物半导体的晶体管可以是底栅型、顶栅型、底接触型、或顶接触型。底栅晶体管至少包括：位于绝缘表面上的栅电极；位于栅电极上的栅绝缘膜；以及位于栅电极上的将成为沟道形成区的氧化物半导体层，栅绝缘膜夹在二者之间。顶栅晶体管一个包括：位于绝缘表面上将成为沟道形成区的氧化物半导体层；位于该氧化物半导体层上的栅绝缘膜；以及位于氧化物半导体层上的栅电极，栅绝缘膜夹在二者之间。底接触晶体管包括位于源电极和漏电极上的将成为沟道形成区的氧化物半导体层。顶接触晶体管包括位于将成为沟道形成区的氧化物半导体层上的源电极和漏电极。
注意在本说明书等中，诸如“之上”和“之下”之类的术语并不必须分别表示在组件之间的物理关系的描述中的“直接地之上”和“直接地之下”。例如，表达“位于栅绝缘层之上的栅电极”可意味着这样的情况：栅绝缘层和栅电极之间有附加组件。术语“之上”和“之上”仅被用于解释的便利，且它们可被互换，除非有其他规定。
在本说明书等中，术语“电极”或“引线”不限制组件的功能。例如，可使用“电极”作为部分的“引线”，且可使用“引线”作为部分的“电极”。此外，例如，术语“电极”或“引线”还可表示多个“电极”和“引线”的组合。
注意，在采用不同极性的晶体管的情况下，或在电路操作中电流方向改变的情况下，“源极”和“漏极”的功能可变换。因此，在本说明书中，术语“源极”和“漏极”可彼此替代。
注意，在本说明书中，术语“电连接”包括组件通过具有任何电功能的物体连接的情况。只要可在通过该物体连接的组件之间发射和接收电信号，对具有任何电功能的物体就没有具体限制。
具有任何电功能的物体的示例是诸如晶体管之类的开关元件、电阻器、电感器、电容器、以及具有各种功能的元件以及电极和引线。
根据本发明的实施例，使用将氧化物半导体用作用于形成沟道形成区的半导体材料的晶体管(其用作数据保持部分的开关元件)，可实现具有宽温度范围并即使在高温也可稳定操作且其中即使在电源被关闭之后存储数据的逻辑状态也不被擦除的非易失性锁存电路、或被提供有其中刷新时间段足够长的数据保持部分的锁存电路。由于通过晶体管的开关而执行数据写入，重新写入的次数基本不受限制。此外，写入电压基本等于晶体管的阈值电压；因此，晶体管可在低电压操作。例如，操作电压可设定为约1V或更小。进一步，由于数据存储部分的晶体管中累积的电荷可被没有变化地保持，与使用剩余极化作为数据的情况相比较，变化的影响较小且数据可被轻易地读取。
通过使用该非易失性锁存电路可提供各种逻辑电路。例如，在使用该非易失性锁存电路的逻辑电路中，可通过关闭未使用的块的电源减少功耗。此外，由于即使当电源被关闭时逻辑状态被存储，可以以高速度和低功耗，当电源被打开时启动系统、或当电源被关闭时中止系统。
附图简述
图1A和1B示出非易失性锁存电路的设置的示例。
图2A和2B示出非易失性锁存电路的部件的设置的示例。
图3A和3B是示出了非易失性锁存电路的元件的示例的截面图和平面图。
图4A到4H示出用于制造非易失性锁存电路的元件的方法的示例。
图5A到5G示出用于制造非易失性锁存电路的元件的方法的示例。
图6A到6D示出用于制造非易失性锁存电路的元件的方法的示例。
图7示出使用氧化物半导体的倒交错晶体管的截面图结构的示例。
图8是沿图7中的A-A’截面的能带图(示意图)。
图9A示出正电位(+VG)被施加到栅极(G1)的状态，而图9B示出负电位(-VG)被施加到栅极(G1)的状态。
图10示出真空能级和金属的功函数(φM)之间、以及真空能级和氧化物半导体的电子亲和力(χ)之间的关系。
图11示出在硅(Si)中热载流子注入所需的能量。
图12示出在In-Ga-Zn-O基氧化物半导体(IGZO)中热载流子注入所需的能量。
图13示出在金刚砂(4H-SiC)中热载流子注入所需的能量。
图14示出关于短沟道效应的设备模拟的结果。
图15示出关于短沟道效应的设备模拟的结果。
图16示出C-V特性。
图17示出VG和(1/C)2之间的关系。
图18A和18B示出非易失性锁存电路的设置的示例。
图19A示出非易失性锁存电路的设置的示例，且图19B示出非易失性锁存电路的操作的示例。
图20A示出非易失性锁存电路的设置的示例，且图20B示出非易失性锁存电路的操作的示例。
图21A示出非易失性锁存电路的设置的示例，且图21B示出非易失性锁存电路的操作的示例。
图22示出非易失性锁存电路的设置的示例。
图23A到23F示出使用非易失性锁存电路的半导体器件的示例。
图24示出非易失性锁存电路的设置的示例。
图25A和25B示出评估非易失性锁存电路的结果的示例。
附图标记解释
100:衬底,102:保护层,104:半导体区,106:元件隔离绝缘层,108a:栅绝缘层,110a:栅电极,112:绝缘层,114:杂质区,116:沟道形成区,118:侧壁绝缘层,120:高浓度杂质区,122:金属层,124:金属化合物区,126:层间绝缘层,128:层间绝缘层,130a:漏电极,130b:漏电极,130c:电极,132:绝缘层,134:导电层,136a:电极,136b:电极,136c:电极,136d:栅电极,138:栅绝缘层,140:氧化物半导体层,142a:漏电极,142b:漏电极,144:保护绝缘层,146:层间绝缘层,148:导电层,150a:电极,150b:电极,150c:电极,150d:电极,150e:电极,152:绝缘层,154a:电极,154b:电极,154c:电极,154d:电极,301:主体,302:外壳,303:显示部分,304:键盘,311:主体,312:指示笔,313:显示部分,314:操作键,315:外部接口,320:电子书阅读器,321:外壳,323:外壳,325:显示部分,327:显示部分,331:电源按钮,333:操作键,335:扬声器,337:铰链,340:外壳,341:外壳,342:显示面板,343:扬声器,344:话筒,345:操作键,346:指向设备,347:摄像头透镜,348:外部连接端子,349:太阳能电池,350:外部存储器槽,361:主体,363:目镜部分,364:操作开关,365:显示部分B,366:电池,367:显示部分A,370:电视机,371:外壳,373:显示部分,375:支架,377:显示部分,379:操作键,380:遥控器,400:锁存电路,400a:锁存电路,400b:锁存电路,401:数据保持部分,402:晶体管,403:反相器,404:电容器,405:开关,411:锁存部分,412:第一元件,413:第二元件,414:引线,415:引线,420:晶体管,421:晶体管,431:开关,432:开关,501:n沟道晶体管,502:n沟道晶体管,503:p沟道晶体管,504:p沟道晶体管,505:p沟道晶体管,506:p沟道晶体管。
用于实现本发明的最佳模式
在下文中，参考附图而描述本发明的实施例和示例。然而，本发明不限于以下描述。本领域技术人员容易理解，实施方式和细节可以各种方式变化，只要不背离本发明的范围和精神即可。因此，本发明不应被解释为限于以下诸实施例和示例的描述。在参考附图描述本发明的结构中，在不同附图中使用表示相同组件的附图标记。
注意，在一些情况下为了简单起见，实施例中的附图等所示的尺寸、层的厚度、和每一结构的区域等被放大。因此，本发明的实施例不限于这种缩放比例。
要注意，为了避免组件之间的混淆使用诸如“第一”、“第二”和“第三”的具有序数的术语，这些术语并不在数量上限制组件。
[实施例1]
在这个实施例中，将参考图1A和1B、图2A和2B、图3A和3B、图4A到4H、图5A到5G、图6A到6D、图7、图8、图9A和9B、图10、图11、图12、图13、图14、图15、图16、以及图17而描述作为此处公开的本发明的实施例的非易失性锁存电路的设置和操作的示例、用于制造该非易失性锁存电路中所包括的元件的方法等。
<非易失性锁存电路的设置和操作>
图1A示出包含锁存部分411和用于保持锁存部分的数据的数据保持部分401的非易失性锁存电路400的设置。图1B示出数据保持部分401的设置。
图1A中的非易失性锁存电路400包括具有环形结构的锁存部分411和用于保持锁存部分的数据的数据保持部分401。在具有环形结构的锁存部分411中，第一元件(D1)412的输出电连接至第二元件(D2)413的输入，且第二元件(D2)413的输出电连接至第一元件(D1)412的输入。
第一元件(D1)412的输入电连接至被提供有该锁存电路的输入信号的引线414。第一元件(D1)412的输出电连接至被提供有该锁存电路的输出信号的引线415。
当有多个第一元件(D1)412输入时，其中一个输入可电连接至被提供有该锁存电路的输入信号的引线414。当有多个第二元件(D2)413输入时，其中一个输入可电连接至第一元件(D1)412的输出。
可使用其中被输入的信号被反相且所获得的信号用作输出的元件作为第一元件(D1)412。例如，可使用反相器、NAND、NOR、或钟控反相器作为第一元件(D1)412。可使用其中被输入的信号被反相且所获得的信号用作输出的元件作为第二元件(D2)413。例如，可使用反相器、NAND、NOR、或钟控反相器作为第二元件(D2)413。
在数据保持部分401中，使用用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管402作为开关元件。晶体管402的源电极和漏电极其中之一电连接至被提供有输出信号的引线415。此外，数据保持部分401包括电容器404和反相器403，其各自电连接至晶体管402的源电极和漏电极中的另一个。换言之，电容器404的电极中的一个和反相器403的输入(输入端子)分别电连接至晶体管402的源电极和漏电极中的另一个。电容器404的电极之一和反相器403的输入分别电连接至晶体管402的源电极和漏电极中的另一个的节点被称为节点S。电容器404的另一个电极被提供有电位Vc。
此外，反相器403的输出电连接至被提供有输入信号的引线414。反相器403包括晶体管420和晶体管421。晶体管420的源电极电连接至高电平电源电压VDD。晶体管421的源电极电连接至低电平电源电压VSS。
反相器403的设置不限于图1B中所示，且可包括，例如，如图2A中所示的n-沟道晶体管420和n-沟道晶体管421。可选地，输出可被提供有缓冲器。进一步可选地，可使用读出放大器电路替代反相器403。例如，可使用如图2B中所示的差分放大器类型的读出放大器电路。如图2B中所示的差分放大器类型读出放大器电路包括n-沟道晶体管421、n-沟道晶体管501、n-沟道晶体管502、、p-沟道晶体管503、p-沟道晶体管504、p-沟道晶体管505、以及p-沟道晶体管506。不管哪一种情况，重要的是输入(输入端子)处于浮动状态(高阻抗状态)。
使用氧化物半导体的晶体管402具有将锁存部分411中所保持的数据写入数据保持部分401中的电容器404和反相器403的栅极电容器的功能。此外，晶体管402具有保持被写入数据保持部分401中的电容器404和反相器403的栅极电容器的数据的功能。
将描述将锁存部分411中所保持的数据写入数据保持部分401的写入操作、以及数据的保持、读取以及重新写入操作。首先，通过对晶体管402的栅电极提供晶体管402被导通的电位而导通晶体管402。相应地，被保持在锁存部分中的数据，即，被提供有输出信号的引线415的电位被提供给电容器404的电极中的一个以及反相器403的输入端子。作为结果，与引线415的电位一致的电荷被累积在电容器404的电极中的一个中，以及反相器403的栅极电容器中(这个操作对应于写入)。此后，晶体管402被以如此方式关闭：晶体管402的栅电极的电位被设置为晶体管402被关闭的电位。相应地，累积于电容器404的电极中的一个中，以及反相器403的栅极电容器中的电荷被保持(保持)。可通过读取电容器404的其中一个电极的电位和反相器403的输入端子的电位来读取数据(这个操作对应于读取)。数据的重写可以类似于数据的写入和保持的方式进行。
可使用下述材料中的任意作为包括在晶体管402中的氧化物半导体层：In-Ga-Zn-O-基材料；In-Sn-O基材料；In-Sn-Zn-O基材料；In-Al-Zn-O基材料；Sn-Ga-Zn-O基材料；Al-Ga-Zn-O基材料；Sn-Al-Zn-O基材料；In-Zn-O基金属氧化物；Sn-Zn-O基材料；Al-Zn-O基材料；In-O基材料；Sn-O基材料；以及Zn-O基材料。
此处，氧化物半导体层优选地是通过充分移除诸如氢之类的杂质而被高度提纯的氧化物半导体层。特定地，氧化物半导体层中的氢浓度可被设置为小于或等于5×1019/cm3，优选地小于或等于5×1018/cm3，更优选地小于或等于5×1017/cm3，进一步优选地，小于或等于1×1016/cm3，且甚至更优选地，小于1×1016/cm3。进一步，氧化物半导体层中的载流子浓度可被设置为小于1×1014/cm3，优选地，小于1×1012/cm3，更优选地，小于1×1011/cm3。在通过充分地降低氢浓度而被高度纯化的氧化物半导体层140中，当与一般硅晶片(向其添加了微量的诸如磷或硼之类的杂质元素的硅晶片)中的载流子浓度(大约为1×1014/cm3)相比较时其载流子浓度足够低。
以此方式，通过使用通过充分地降低氢浓度而被高度提纯并被制成具有极低载流子浓度的i-型氧化物半导体或基本为i-型氧化物半导体的氧化物半导体，可获得具有极其良好的截止态电流特性的晶体管402。例如，即使在沟道宽度W是1×104μm且沟道长度L是3μm的元件的情况下，当被施加给漏电极的漏电压VD是+1V或+10V且施加给栅电极的栅电压VG范围在-5V到-20V范围内时，常温截止态电流是小于或等于1×10–13A。进一步，在温度特性中，可获得即使在高温时截止态电流可足够低且导通状态电流可足够高的晶体管。例如，在–25℃到150℃范围内获取数据作为晶体管的VG-ID特性，其截止态电流、导通状态电流、迁移率、以及S值具有低的温度依赖性。。注意，氧化物半导体层中的上述氢浓度是通过SIMS(二次离子质谱法)测量的。
注意，在氧化物半导体层中所包括的氧化物半导体并不被特定地限制，只要是非单晶结构即可。可采用各种结构，诸如非晶结构、微晶(纳米晶等)结构、多晶结构、其中在非晶材料中包括微晶或多晶的结构、或其中在非晶结构的表面处形成微晶或多晶的结构。
以此方式，通过使用用通过充分减少氢浓度被被制成i-型氧化物半导体或具有极低载流子浓度的基本i-型氧化物半导体的氧化物半导体的作为开关元件的晶体管402，即使在对于锁存电路400的电源电压的供给被停止之后，在数据保持部分401中的电容器404和反相器403的栅极电容器中累积的电荷可被持续保持达极长时间。换言之，被写入数据保持部分401中的数据可被保持达极长时间。此外，在对于锁存电路400的电源电压的供给再被开始之后，可读取被保持在数据保持部分401中的数据。相应地，逻辑状态可恢复为电源电压的供给停止之前的逻辑状态。以此方式，通过使用用通过充分减少氢浓度被被制成i-型氧化物半导体或具有极低载流子浓度的基本i-型氧化物半导体的氧化物半导体的作为开关元件的晶体管402，可实现新颖的非易失性锁存电路，其具有较宽的操作温度范围且即使在高温也可稳定地操作，且其中即使在电源被关闭之后存储数据的逻辑状态也不被擦除。
在非易失性锁存电路400的元件中，可使用氧化物半导体之外的材料作为晶体管402之外的元件的半导体材料。可使用单晶硅、晶体硅等作为除了氧化物半导体之外的材料。例如，可在包含半导体材料的衬底上提供晶体管402之外的元件。可使用硅晶片、SOI(绝缘体上硅)衬底、在绝缘表面上的硅膜等作为包含半导体材料的衬底。使用除了氧化物半导体之外的材料，可实现高速操作。
进一步，在非易失性锁存电路400的元件中，使用氧化物半导体作为半导体材料也可形成晶体管402之外的元件。
<非易失性锁存电路的元件的平面结构和截面结构>
图3A和3B示出非易失性锁存电路的晶体管402和晶体管402之外的元件的结构的示例。此处，作为晶体管402之外的元件，描述了数据保持部分401的反相器403中所包括的晶体管421作为示例。晶体管402之外的元件可具有与晶体管421的结构一样或类似的结构。诸如电容器404之类的元件可使用用于形成晶体管402的膜或用于形成晶体管402之外的元件的膜而形成。图3A示出截面，且图3B示出平面图。此处，图3A对应于图3B中所示的截面A1-A2和B1-B2。如图3A和3B所示，在下部中提供使用氧化物半导体以外的材料的晶体管421、且在上部中提供使用氧化物半导体的晶体管402。
晶体管421包括提供在包含半导体材料的衬底100中的沟道形成区116；杂质区114和高浓度区120(杂质区114和高浓度区120的组合可简单地称为杂质区)，其形成为沟道形成区116夹在其之间；位于沟道形成区116上的栅绝缘层108a；位于栅绝缘层108a上的栅电极110a；电连接到杂质区114的源或漏电极130a；以及电连接到杂质区114的源或漏电极130b。
此处，侧壁绝缘层118形成在栅电极110a侧边上。另外，从平面上看，高浓度区120被形成衬底100的在不与侧壁绝缘层118交迭的区域中，且金属化合物区124位于高浓度区120上。进一步，在衬底100上形成元件隔离绝缘层106以围绕晶体管421，且形成层间绝缘层126和层间绝缘层128以覆盖晶体管421。源或漏电极130a和源或漏电极130b通过在层间绝缘层126和层间绝缘层128中形成的开口电连接至金属化合物区124。换言之，源或漏电极130a和源或漏电极130b通过金属化合物区124电连接至高浓度区120和杂质区114。进一步，以与源或漏电极130a和源或漏电极130b类似方式而被提供的电极130c电连接至栅电极110。
晶体管402包括位于层间绝缘层128上的栅电极136d；位于栅电极136d上的栅绝缘层138；位于栅绝缘层138上的氧化物半导体层140；以及位于氧化物半导体层140上且电连接到氧化物半导体层140的源电极或漏电极142a和源电极或漏电极142b。
此处，形成栅电极136d以使其被嵌入在位于层间绝缘层128上的绝缘层132中。进一步，类似于栅电极136d，形成电极136a、136b、以及电极136c以和源或漏电极130a、源或漏电极130b、以及电极130c分别相接触。
保护绝缘层144形成在晶体管402上，从而与氧化物半导体层140的一部分接触。在保护绝缘层144上形成层间绝缘层146。此处，保护绝缘层144和层间绝缘层146被提供有达到源或漏电极142a和源或漏电极142b的开口。电极150d和电极150e通过此开口与源电极或漏电极142a、以及源电极或漏电极142b接触。在电极150d和150e形成的同时，电极150a、电极150b、以及电极150c被形成为分别通过在栅绝缘层138、保护绝缘层144、以及层间绝缘层146中的开口与电极136a、电极136b、以及电极136c接触。
此处，氧化物半导体层140优选地是通过充分移除诸如氢之类的杂质而被高度提纯的氧化物半导体层。特定地，氧化物半导体层140中的氢浓度可被设置为小于或等于5×1019/cm3，优选地小于或等于5×1018/cm3，更优选地小于或等于5×1017/cm3，进一步优选地，小于或等于1×1016/cm3，且甚至更优选地，小于1×1016/cm3。进一步，氧化物半导体层140中的载流子浓度可被设置为小于1×1014/cm3，优选地，小于1×1012/cm3，更优选地，小于1×1011/cm3。在通过充分地降低氢浓度而被高度提纯的氧化物半导体层140中，当与一般硅晶片(向其添加了微量的诸如磷或硼之类的杂质元素的硅晶片)中的载流子浓度(大约为1×1014/cm3)相比较时其载流子浓度足够低。以此方式，通过使用通过充分地降低氢浓度而被高度提纯并被制成具有极低载流子浓度的i-型氧化物半导体或基本为i-型氧化物半导体的氧化物半导体，可获得具有极其良好的截止态电流特性的晶体管402。例如，即使在沟道宽度W是1×104μm且沟道长度L是3μm的元件的情况下，当被施加给漏电极的漏电压是+1V或+10V且施加给栅电极的栅电压范围在-5V到-20V范围内时，在常温时的截止态电流是小于或等于1×10–13A。注意，氧化物半导体层中的氢浓度通过SIMS(二次离子质谱法)来测量。
在层间绝缘层146上形成绝缘层152。形成电极154a、电极154b、以及电极154c从而其被嵌在层间绝缘层152中。此处，电极154a与电极150a相接触、电极154b与电极150b相接触、电极154c与电极150c相接触、且电极154d与电极150d相接触。
即，在图3A和3B中的非易失性锁存电路的元件中，晶体管421的栅电极110a通过电极130c、电极136c、电极150c、电极154c、以及电极150d电连接至晶体管402的源或漏电极142a。
<用于制造非易失性锁存电路的元件的方法>
接着，将描述用于制造非易失性锁存电路的元件的方法的示例。首先，在下文中将参考图4A至4H来描述用于制造位于下部中的晶体管421的方法，并且随后将参考图5A至5G以及图6A至6D来描述用于制造位于上部中的晶体管402的方法。
<用于制造下部中的晶体管的方法>
首先，制备包含半导体材料的衬底100(参见图4A)。可使用硅、碳化硅等的单晶半导体衬底；微晶半导体衬底；硅锗等的化合物半导体衬底；SOI衬底等作为包含半导体材料的衬底100。此处，描述了使用单晶硅衬底作为包含半导体材料的衬底100的情况。注意，一般，术语“SOI衬底”指的是在其绝缘表面上具有硅半导体层的衬底。在本文说明书等中，术语“SOI衬底”还表示一种衬底，其具有在其绝缘表面上的使用除硅以外材料的半导体层。即，“SOI衬底”中所包括的半导体层不限于硅半导体层。SOI衬底的示例包括在其诸如玻璃之类的绝缘衬底上具有半导体层、在半导体层和绝缘衬底之间有绝缘层的衬底。
用于形成元件隔离绝缘层的掩模的保护层102被形成于衬底100之上(见图4A)。氧化硅、氮化硅、氮氧化硅等的绝缘层可被用作保护层102。注意，在该步骤之前和之后，可将赋予n型导电性的杂质元素或者赋予p型导电性的杂质元素添加到衬底100以控制晶体管的阈值电压。当衬底100中所包含的半导体材料是硅时，可使用例如磷、砷等作为赋予n-型导电率的杂质。例如，可使用硼、铝、镓等作为赋予p-型导电率的杂质。
接着，利用上述保护层102作为掩模，通过蚀刻来移除衬底100的不被覆盖保护层102的区域(暴露区域)的部分。由此，形成孤立的半导体区104(参见图4B)。优选地执行干法蚀刻作为蚀刻，不过可执行湿法蚀刻。可根据要蚀刻的层的材料来适当地选择蚀刻气体和蚀刻剂。
接着，形成绝缘层从而覆盖半导体区104，且选择性地移除与半导体区104交迭的绝缘层的区，从而形成元件隔离绝缘层106(见图4B)。使用氧化硅、氮化硅、氮氧化硅等形成绝缘层。用于移除绝缘层的方法包括蚀刻、诸如CMP之类的抛光、等，且这些的任意都适用。注意，在形成半导体区104之后或形成元件隔离绝缘层106之后，移除保护层102。
接着，在半导体区104上形成绝缘层，并且在绝缘层上形成包含导电材料的层。
由于绝缘层后来用作栅绝缘层，因此绝缘层优选具有使用通过CVD法、溅射法等所形成的包含氧化硅、氮氧化硅、氮化硅、氧化铪、氧化铝、氧化钽等的膜的单层结构或层叠结构。可选地，绝缘层可通过经高密度等离子体处理或热氧化处理来氧化或氮化半导体区104的表面而被形成。可使用例如诸如He、Ar、Kr、或Xe之类的稀有气体以及诸如氧、氧化氮、氨、氮、氢之类的气体的混合气体执行高密度等离子体处理。对绝缘层的厚度没有具体限制；例如，绝缘层的厚度可以在大于或等于1nm且小于或等于100nm的范围内。
可使用诸如铝、铜、钛、钽或钨之类的金属材料形成含有导电材料的层。可选地，含有导电材料的层可使用诸如含有导电材料的多晶硅的半导体材料而被形成。对用于形成包含导电材料的层的方法没有具体限制，可采用各种膜形成方法，诸如蒸镀法、CVD法、溅射法、和旋涂法。注意在这个实施例中，描述了使用金属材料形成含有导电材料的层的情况。
此后，选择性地蚀刻绝缘层以及包含导电材料的层，从而形成栅绝缘层108a和栅电极110a(参见图4C)。
接着，形成覆盖栅电极110a的绝缘层112(参见图4C)。然后，通过将磷(P)、砷(As)等添加到半导体区104来形成具有浅结深度的杂质区114(参见图4C)。注意，此处添加了磷或砷以形成n沟道晶体管；然而，在形成p沟道晶体管的情况下，可添加诸如硼(B)或铝(Al)之类的杂质元素。在形成杂质区114的情况下，在栅绝缘层108a下方的半导体区104中形成沟道形成区116(参见图4C)。在此，可适当地设置所添加杂质的浓度；优选的，在半导体元件的尺寸极大地减小时增加该浓度。在此采用其中在形成绝缘层112之后形成杂质区114的步骤；替换地，可在形成杂质区114之后形成绝缘层112。
接着，形成侧壁绝缘层118(参见图4D)。当绝缘层被形成为覆盖绝缘层112、并且随后进行高度各向异性的蚀刻时，侧壁绝缘层118可以自对准方式形成。此时，优选的，部分地蚀刻绝缘层112，以使暴露出栅电极110a的顶面和杂质区114的顶面。
接着，绝缘层被形成为覆盖栅电极110a、杂质区114、侧壁绝缘层118等。接着，磷(P)、砷(As)等被添加到与杂质区114接触的区域，从而形成高浓度杂质区120。此后，去除绝缘层，并且金属层122被形成为覆盖栅电极110a、侧壁绝缘层118、高浓度杂质区120等(参见图4E)。可采用诸如真空蒸镀法、溅射法、或旋涂法之类的各种膜形成方法来形成金属层122。优选使用与半导体区104中所包括的半导体材料反应以成为低电阻金属化合物的金属材料来形成金属层122。这种金属材料的示例是钛、钽、钨、镍、钴、以及铂。
接着，进行热处理以使金属层122与半导体材料反应。由此，形成与高浓度杂质区120接触的金属化合物区124(参见图4F)。注意，当使用多晶硅等来形成栅电极110a时，同样在栅电极110a的与金属层122相接触的区域中形成金属化合物区。
例如，可采用闪光灯的照射来作为热处理。尽管不用说可使用另一种热处理方法，优选地使用通过该方法可实现极短时间的热处理的方法，从而改进金属化合物的形成中的化学反应的可控制性。注意，金属化合物区通过金属材料和半导体材料反应而形成，并且具有足够高的导电性。形成金属化合物区可适当地减小电阻，并且改进元件特性。注意，在形成金属化合物区124之后去除金属层122。
然后，形成层间绝缘层126和层间绝缘层128以覆盖在以上步骤中形成的组件(参见图4G)。可使用诸如氧化硅、氮氧化硅、氮化硅、氧化铪、氧化铝、或氧化钽之类无机绝缘材料来形成层间绝缘层126和层间绝缘层128。此外，还可使用诸如聚酰亚胺或丙烯酸之类的有机绝缘材料来形成层间绝缘层126和层间绝缘层128。注意，在此采用层间绝缘层126和层间绝缘层128的双层结构；然而，层间绝缘层的结构不限于该结构。在形成层间绝缘层128之后，优选通过CMP、蚀刻等来平面化层间绝缘层128的表面。
然后，在层间绝缘层中形成到达金属化合物区124的开口，并且在这些开口中形成源或漏电极130a以及源或漏电极130b(参见图4H)。源或漏电极130a和源或漏电极130b可以例如在包括开口的区域中通过PVD法、CVD法等形成导电层、并且随后通过蚀刻、CMP等来去除导电层的一部分的方式形成。
注意，在通过去除导电层的一部分来形成源或漏电极130a和源或漏电极130b的情况下，优选执行该工艺以使表面平面化。例如，当在包括开口的区域中形成钛薄膜或氮化钛薄膜、并且随后钨膜被形成为嵌入开口时，去除过量的钨、钛、氮化钛等，并且可通过后续的CMP来改进薄膜的平面度。当包括源或漏电极130a和源或漏电极130b的表面以此方式平面化时，可在后来的步骤中顺利地形成电极、引线、绝缘层、半导体层等。
注意，在此仅示出与金属化合物区124接触的源或漏电极130a和源或漏电极130b；然而，也可在该步骤中形成与栅电极110a(例如，图3A中的电极130c)等接触的电极。对于源或漏电极130a和源和漏电极130b所用的材料没有特殊限制，各种导电材料都可被使用。例如，可使用诸如钼、钛、铬、钽、钨、铝、铜、钕、或钪之类的导电材料。
通过以上步骤，形成使用包含半导体材料的衬底100的晶体管421。注意，也可在以上步骤之后形成电极、引线、绝缘层等。当引线具有包括层间绝缘层和导电层的层叠结构的多层结构时，可提供高度集成的半导体器件。
<用于制造上部中的晶体管的方法>
接着，将参考图5A至5G以及图6A至6D来描述用于制造层间绝缘层128之上的晶体管402的步骤。注意，图5A至5G以及图6A至6D示出用于制造层间绝缘层128上的电极、晶体管402等的步骤；因此，省略置于晶体管402下的晶体管421等。
首先，在层间绝缘层128、源或漏电极130a、源或漏电极130b、以及电极130c上形成绝缘层132(见图5A)。绝缘层132可通过PVD法、CVD法等形成。可使用诸如氧化硅、氮氧化硅、氮化硅、氧化铪、氧化铝、或氧化钽之类无机绝缘材料来形成绝缘层132。
接着，在绝缘层132中形成达到源或漏电极130a、源或漏电极130b、以及电极130c的开口。此时，同样在后来要形成栅电极136d的区域中形成开口。然后，导电层134被形成为嵌入这些开口(参见图5B)。这些开口可通过诸如使用掩模的蚀刻之类的方法来形成。该掩模可通过诸如使用光掩模的曝光之类的方法来形成。湿法蚀刻或干法蚀刻可被用作该蚀刻；干法蚀刻优选在微型制造方面使用。可通过诸如PVD法或CVD法之类的膜形成方法来形成导电层134。例如，可使用诸如钼、钛、铬、钽、钨、铝、铜、钕、或钪、或者这些材料中的任一种的合金或化合物(例如，氮化物)之类的导电材料来形成导电层134。
更具体地，可能采用例如其中在包括开口的区域中通过PVD法形成钛薄膜且通过CVD法形成氮化钛薄膜、并且随后钨膜被形成为嵌入开口的方法。在此，通过PVD法形成的钛膜具有在与绝缘层132的界面处减小氧化膜以减小与下电极(在此，源或漏电极130a、源或漏电极130b、电极130c等)的接触电阻的功能。在形成钛膜之后形成的氮化钛膜具有防止导电材料扩散的阻挡功能。在形成钛、氮化钛等的阻挡膜之后，可通过电镀法形成铜膜。
在形成导电层134之后，通过蚀刻、CMP等去除导电层134的一部分，从而露出绝缘层132，并且形成电极136a、电极136b、电极136c、以及栅电极136d(参见图5C)。注意，当通过去除导电层134的一部分来形成电极136a、电极136b、电极136c、以及栅电极136d时，优选执行该工艺以使这些表面平面化。当绝缘层132，电极136a、电极136b、电极136c、以及栅电极136d以此方式平面化时，可在后来的步骤中顺利地形成电极、引线、绝缘层、半导体层等。
接着，栅绝缘层138被形成为覆盖绝缘层132，电极136a、电极136b、电极136c、以及栅电极136d(参见图5D)。栅绝缘层138可通过CVD法、溅射法等形成。优选使用氧化硅、氮化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽等来形成栅绝缘层138。注意，栅绝缘层138可具有单层结构或层叠结构。例如，通过使用硅烷(SiH4)、氧气、以及氮气作为源气的等离子体CVD法，可使用氧氮化硅来形成栅绝缘层138。对栅绝缘层138的厚度没有具体限制；例如，栅绝缘层138的厚度可以是大于或等于10nm且小于或等于500nm。在采用层叠结构的情况下，例如，栅绝缘层138优选是具有厚度为大于或等于50nm且小于或等于200nm的第一栅绝缘层、以及在第一栅绝缘层上的具有厚度为大于或等于5nm且小于或等于300nm的第二栅绝缘层的叠层。
注意，通过去除杂质而变成本征或基本本征的氧化物半导体(高度提纯的氧化物半导体)相当易受界面能级和界面电荷的影响；因此，当这种氧化物半导体用于氧化物半导体层时，与栅绝缘层的界面是重要的。换句话说，与高度提纯的氧化物半导体层接触的栅绝缘层138需要具有高质量。
例如，优选通过使用微波(2.45GHz)的高密度等离子体CVD法来形成栅绝缘层138，因为栅绝缘层138可以是致密的并且具有高耐压和高质量。当高度提纯的氧化物半导体层和高质量的栅绝缘层彼此紧密地接触时，可降低界面能级，并且可获取良好的界面特性。
毋庸赘言，即使当使用高度纯化的氧化物半导体层时，也可采用诸如溅射法或等离子体CVD法之类的另一种方法，只要可形成高质量的绝缘层作为栅绝缘层即可。此外，有可能使用其质量和界面特性通过在形成绝缘层之后进行的热处理而得以改进的绝缘层。在任何情况下，形成绝缘层作为绝缘层138，此绝缘层具有作为绝缘层138的良好的膜质量，且可减小与氧化物半导体层的界面能级密度以形成优良界面。
在85℃以及2×106V/cm下的12小时的栅极偏压温度应力测试(BT测试)中，如果将杂质添加到氧化物半导体，则通过高电场(B：偏压)和高温(T：温度)来切断杂质和氧化物半导体的主要组分之间的键，并且所生成的悬空键导致阈值电压(Vth)的偏移。
相反，当如上所述氧化物半导体的杂质(尤其是氢和水)减小到最小值、且使氧化物半导体和栅绝缘层之间的界面特性成为良好时，可获取通过BT测试而稳定的晶体管。
接着，氧化物半导体层在栅绝缘层138上形成，并且通过诸如使用掩模的蚀刻之类的方法来处理，从而形成岛状氧化物半导体层140(参见图5E)。
作为氧化物半导体层，优选使用In-Ga-Zn-O基氧化物半导体层、In-Sn-Zn-O基氧化物半导体层、In-Al-Zn-O基氧化物半导体层、Sn-Ga-Zn-O基氧化物半导体层、Al-Ga-Zn-O基氧化物半导体层、Sn-Al-Zn-O基氧化物半导体层、In-Zn-O基氧化物半导体层、Sn-Zn-O基氧化物半导体层、Al-Zn-O基氧化物半导体层、In-O基氧化物半导体层、Sn-O基氧化物半导体层、或Zn-O基氧化物半导体层。在本实施例中，通过使用用In-Ga-Zn-O基金属氧化物靶的溅射法来形成非晶氧化物半导体层作为该氧化物半导体层。注意，由于可通过将硅添加到非晶氧化物半导体层来抑制非晶氧化物半导体层的结晶，因此例如可使用包含大于或等于2wt％且小于或等于10wt％的SiO2的靶来形成氧化物半导体层。
例如，可使用包含氧化锌作为其主要组分的金属氧化物靶来作为用于通过溅射法形成氧化物半导体层的靶。此外，例如，可使用包含In、Ga以及Zn的金属半导体靶(In2O3:Ga2O3:ZnO的组分比＝1:1:1[摩尔比])。此外，也可使用具有组分比In2O3:Ga2O3:ZnO＝1:1:2(摩尔比)的靶、或者具有组分比In2O3:Ga2O3:ZnO＝1:1:4(摩尔比)的靶来作为包含In、Ga、以及Zn的金属氧化物靶。金属氧化物靶的填充率为大于或等于90％且小于或等于100％，优选为大于或等于95％(例如，99.9％)。通过使用具有高填充率的金属氧化物靶来形成致密的氧化物半导体层。
其中形成氧化物半导体层的气氛优选是稀有气体(通常是氩)气氛、氧气氛、或者包含稀有气体(通常是氩)和氧的混合气氛。具体地，优选使用例如将诸如氢、水、羟基、或氢化物之类的杂质去除到几ppm或更低(优选，几ppb或更低)的浓度的高纯度气体。
在形成氧化物半导体层时，将衬底保持在维持在减小的压力的处理室中，并且衬底温度被设定为大于或等于100℃且小于或等于600℃，优选为大于或等于200℃且小于或等于400℃。氧化物半导体层在加热衬底时形成，从而可降低氧化物半导体层中的杂质浓度。此外，减少因溅射造成的损坏。然后，在去除处理室中剩余的水分时将去除了氢和水的溅射气体引入处理室，并且使用金属氧化物作为靶来形成该氧化物半导体层。优选使用捕集真空泵来去除处理室中剩余的水分。例如，可使用低温泵、离子泵、或钛升华泵。排气单元可以是设置有冷阱的涡轮泵。在用低温泵排空的成膜腔室中，去除氢原子、诸如水(H2O)之类的包含氢原子的化合物(并且还更优选包含碳原子的化合物)等，由此可降低在成膜腔室中形成的氧化物半导体层中所包含的杂质的浓度。
氧化物半导体层可在以下条件下形成，例如：衬底和靶之间的距离是100mm，压力是0.6Pa，直流(DC)电源是0.5kW，且气氛是氧气(氧的流速的比例是100％)。注意，优选地使用脉冲直流(DC)电源，因为可减少灰尘且厚度是均匀的。氧化物半导体层的厚度为大于或等于2nm且小于或等于200nm、优选为大于或等于5nm且小于或等于30nm。注意，由于适当的厚度根据氧化物半导体材料而不同，厚度根据要使用的材料适当地设置。
注意，在通过溅射法形成氧化物半导体层之前，优选地通过引入氩气并生成等离子体的反溅射来去除栅绝缘层138的表面上的灰尘。在此，不同于离子与溅射靶碰撞的正常溅射，反溅射是离子与要处理的表面碰撞以使该表面改性的方法。用于使离子与要处理的表面碰撞的方法的示例是其中将高频电压施加到将要在氩气氛中被处理的表面、从而在衬底附近生成等离子体的方法。注意，可使用氮、氦、氧等气氛来代替氩气氛。
可采用干法蚀刻或湿法蚀刻作为氧化物半导体层的蚀刻方法。毋庸赘言，干法蚀刻和湿法蚀刻可组合使用。蚀刻条件(例如，蚀刻气体或蚀刻剂、蚀刻时间、以及温度)根据材料适当地设定，从而可将氧化物半导体层蚀刻成期望形状。
用于干法蚀刻的蚀刻气体的示例是含氯气体(诸如氯气(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)、或四氯化碳(CCl4)之类的氯基气体)。另外，可使用含氟气体(诸如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3)之类的氟基气体)；溴化氢(HBr)；氧气(O2)、添加了诸如氦(He)或氩(Ar)之类的稀有气体的这些气体中的任一种等。
可使用平行板RIE(反应离子蚀刻)法或ICP(感应耦合等离子体)蚀刻法作为干法蚀刻法。为了将氧化物半导体层蚀刻成期望形状，适当地设置蚀刻条件(例如，施加到线圈状(coiled)电极的电功率量、施加到衬底侧上的电极的电功率量、以及衬底侧上的电极温度)。
可使用磷酸、醋酸、以及硝酸的混合溶液、氨双氧水混合物(氨、双氧水、水的混合物)等作为用于湿法蚀刻所使用的蚀刻剂。还可使用诸如ITO07N(由KANTO化学公司(KANTO CHEMICAL CO.,INC.)生产)之类的蚀刻剂。
然后，优选对氧化物半导体层进行第一热处理。可通过第一热处理来对氧化物半导体层进行脱水或脱氢。第一热处理的温度是大于等于300小于等于750℃，优选地高于或等于400℃且低于衬底的应变点。例如，衬底被引入其中使用电阻加热元件等的电炉，并且氧化物半导体层140在450℃下在氮气氛下进行热处理达1小时。氧化物半导体层140在热处理期间不暴露于空气，从而可防止水和氢进入。
热处理装置不限于电炉，并且可以是用于通过来自诸如经加热气体之类的介质的热传导或热辐射对将要被处理的物体加热的装置。例如，可使用诸如气体快速热退火(GRTA)装置或灯快速热退火(LRTA)装置之类的快速热退火(RTA)装置。LRTA装置是用于通过从诸如卤素灯、卤化金属灯、氙弧灯、碳弧灯、高压钠灯、或高压汞灯之类的灯发射的光(电磁波)辐射来对要处理对象加热的装置。GRTA装置是用于使用高温气体来进行热处理的装置。可使用不与将被通过热处理进行处理的物体反应的惰性气体(例如，氮或诸如氩之类的稀有气体)作为该气体。
例如，作为第一热处理，GRTA工艺可如下地进行。将衬底放在已加热到650℃至700℃高温的惰性气体中，加热几分钟，并从惰性气体中取出。GRTA工艺实现短时间的高温热处理。此外，即使当温度超过衬底的应变点时也可采用GRTA工艺，因为它是短时间的热处理。
注意，第一热处理优选在包含氮气或稀有气体(例如，氦、氖、或氩)作为其主要成分且不包含水、氢等的气氛下进行。例如，被引入热处理装置的氮气、或者诸如氦气、氖气、或氩气之类的稀有气体的纯度大于或等于6N(99.9999％)、优选大于或等于7N(99.99999％)(即，杂质浓度小于或等于1ppm、优选小于或等于0.1ppm)。
在第一热处理中使用电炉的情况下，当第一热处理温度下降时气氛可被改变。例如，在热处理过程中使用诸如氮之类的惰性气体或诸如氦、氖或氩之类的稀有气体作为气氛，且当热处理温度下降时气氛被转换为含氧的气氛。可使用氧气或氧气与氮气的混合气体作为含氧的气氛。在采用含氧的气氛的情况下，优选的是该气氛不含水、氢等。可选地，所使用的氧气或氮的纯度优选地为大于或等于6N(99.9999％)，更优选地，大于或等于7N(99.99999％)(即，杂质浓度小于或等于1ppm，优选地，小于或等于0.1ppm)。
在一些情况下，取决于第一热处理的条件或氧化物半导体层的材料，氧化物半导体层可被结晶为微晶或多晶。例如，在一些情况下，氧化物半导体层变成结晶度为90％或更大、或者80％或更大的微晶氧化物半导体层。进一步，在一些情况下，取决于第一热处理的条件和氧化物半导体的材料，氧化物半导体层变为不含结晶组分的非晶氧化物半导体膜。
此外，在一些情况下，氧化物半导体层变成其中将微晶(其颗粒尺寸为大于等于1nm小于等于20nm、通常为大于等于2nm小于等于4nm)混合到非晶氧化物半导体(例如，氧化物半导体层的表面)中的层。
可通过在非晶半导体中对齐微晶来改变氧化物半导体层的电特性。例如，当通过In-Ga-Zn-O基金属氧化物靶形成氧化物半导体层时，可通过形成其中使具有电各向异性的In2Ga2ZnO7的晶粒对齐的微晶部分来改变氧化物半导体层的电特性。
更具体地，例如，当晶粒被排列成In2Ga2ZnO7的c轴与氧化物半导体层的表面垂直时，可改进在与氧化物半导体层的表面平行的方向上的导电性，并且可改进在与氧化物半导体层的表面垂直的方向上的绝缘性质。此外，这种微晶部分具有抑制诸如水或氢之类的杂质进入氧化物半导体层的功能。
注意，可通过GRTA工艺对氧化物半导体层的表面加热来形成包括微晶部分的氧化物半导体层。此外，氧化物半导体层可以更优选的方式通过使用其中Zn的量小于In或Ga的量的溅射靶来形成。
可对尚未处理成岛状氧化物半导体层140的氧化物半导体层进行氧化物半导体层140的第一热处理。在此情况下，在第一热处理之后，从加热装置中取出衬底，并且执行光刻步骤。
注意，上述热处理可因其对氧化物半导体层140的脱水或脱氢效果而被称为脱水处理、脱氢处理等。例如，可在形成氧化物半导体层之后、在氧化物半导体层140上堆叠源电极或漏电极之后、或者在源电极或漏电极上形成保护绝缘层之后进行这种脱水处理或脱氢处理。这种脱水处理或脱氢处理可进行一次或多次。
接着，源或漏电极142a、以及源或漏电极142b被形成为与氧化物半导体层140接触(参见图5F)。源或漏电极142a和源或漏电极142b可用如下方式形成：形成导电层以覆盖氧化物半导体层140，并且随后选择性地蚀刻导电层。
导电层可通过诸如溅射法之类的PVD(物理气相沉积)法、或者诸如等离子体CVD法之类的CVD(化学气相沉积)法形成。作为导电层的材料，可使用：从铝、铬、铜、钽、钛、钼、及钨中选出的元素；含有任何这些元素作为组分的合金等。此外，可使用从锰、镁、锆、铍、以及钍中选择的一种或多种材料替代上述材料。还有可能使用与从钛、钽、钨、钼、铬、钕、以及钪中选择的一种或多种元素组合的铝。导电层可具有单层结构、或者包含两层或更多层的层叠结构。例如，导电层可具有含硅的铝膜的单层结构、其中在铝膜上堆叠钛膜的双层结构、或者其中钛膜、铝膜、以及钛膜按该次序堆叠的三层结构。可选地，可使用In-Ga-Zn-O-基氧化物导电膜、In-Sn-O-基氧化物导电膜、In-Sn-Zn-O-基氧化物导电膜、In-Al-Zn-O基氧化物导电膜、Sn-Ga-Zn-O-基氧化物导电膜、Al-Ga-Zn-O-基氧化物导电膜、Sn-Al-Zn-O基氧化物导电膜、In-Zn-O-基氧化物导电膜、Sn-Zn-O-基氧化物导电膜、Al-Zn-O-基氧化物导电膜、In-O-基氧化物导电膜、Sn-O-基氧化物导电膜、或Zn-O-基氧化物导电膜。在那个情况下，与氧化物半导体层140的材料相比，优选地使用其导电率较高或其电阻率较低的材料。通过载流子浓度的增加可增加氧化物导电膜的导电率。通过氢浓度的增加可增加氧化物导电膜的载流子浓度。进一步，通过缺氧的增加可增加氧化物导电膜的载流子浓度。
在此，紫外光、KrF激光、或ArF激光优选用于在形成用于蚀刻的掩模时的曝光。
晶体管的沟道长度(L)由源或漏电极142a的下端部与源或漏电极142b的下端部之间的距离来确定。注意，在执行曝光以使沟道长度(L)小于25nm的情况下，用其波长极短(几纳米至几十纳米)的远紫外线来进行用于形成掩模的曝光。用远紫外线曝光的分辨率较高，并且聚焦的深度较大。出于这些原因，可能设计掩模，以使之后要形成的晶体管的沟道长度(L)小于25nm，即，在大于等于10nm小于等于1000nm范围内，且电路可在更高速度操作。此外，截止态电流极低，这防止功耗增加。
适当地调节导电层和氧化物半导体层140的材料和蚀刻条件，从而在蚀刻导电层时不去除氧化物半导体层140。注意，在一些情况下，氧化物半导体层140根据材料和蚀刻条件在蚀刻步骤中部分地蚀刻，并且由此具有凹槽部分(凹陷部分)。
可在氧化物半导体层140与源或漏电极142a之间、或者在氧化物半导体层140与源或漏电极142b之间形成氧化物导电层。可连续地形成用于形成源或漏电极142a和源或漏电极142b的氧化物导电层和导电层。氧化物导电层可用作源或漏区。通过提供这种氧化物导电层，可减小源区或漏区的电阻，从而晶体管可以高速操作。
为了减少所使用的掩模的数量和减少步骤的数量，蚀刻步骤可使用通过使用多色调掩模而形成的抗蚀剂掩模来执行，该多色调掩模是透射光以使其具有多个强度的曝光掩模。通过使用多色调掩模而形成的抗蚀剂掩模具有多个厚度(具有阶梯式的形状)，并且还可通过灰化来改变形状；因此，抗蚀剂掩模可在用于处理成不同图案的多个蚀刻步骤中使用。即，可通过使用多色调掩模来形成与至少两种不同的图案相对应的抗蚀剂掩模。由此，可减少曝光掩模的数量，并且还可减少相应的光刻步骤的数量，由此可简化工艺。
注意，优选在以上步骤之后通过使用诸如N2O、N2、或Ar之类的气体来进行等离子体处理。该等离子体处理去除了附着到氧化物半导体层的露出表面的水等。可使用氧气和氩气的混合气体来进行等离子体处理。
接着，保护绝缘层144被形成为与氧化物半导体层140的一部分接触，而不暴露于空气(参见图5G)。
保护绝缘层144可适当地通过诸如防止水和氢之类的杂质混合到保护绝缘层144的溅射法之类的方法形成。保护绝缘层144的厚度为至少1nm。可使用氧化硅、氮化硅、氧氮化硅、氮氧化硅等来形成保护绝缘层144。保护绝缘层144可具有单层结构或层叠结构。在形成保护绝缘层144时的衬底温度优选地处于大于等于室温小于等于300℃范围内。用于形成保护绝缘层144的气氛优选是稀有气体(通常是氩气)气氛、氧气气氛、或者包含稀有气体(通常是氩气)和氧气的混合气氛。
如果保护绝缘层144中含氢，则氢可进入氧化物半导体层或提取氧化物半导体层中的氧，由此可减小背沟道侧上的氧化物半导体层的电阻，并且可形成寄生沟道。因此，重要的是在形成保护绝缘层144时不使用氢以使氧化物绝缘层144包含尽可能少的氢。
此外，为了在氧化物半导体层140和保护绝缘层144中不包含氢、羟基、或水分，优选在去除留在处理室中的水时形成保护绝缘层144。
优选使用捕集真空泵来去除处理室中剩余的水分。例如，优选地使用低温泵、离子泵、或钛升华泵。排气单元可以是设置有冷阱的涡轮泵。在用低温泵排空的成膜腔室中，例如，去除氢原子、以及诸如水(H2O)之类的包含氢原子的化合物；由此，可降低在成膜腔室中形成的保护绝缘层144中所包含的杂质的浓度。
作为在形成保护绝缘层144是所使用的溅射气体，优选使用从中将诸如氢、水、羟基、或氢化物之类的杂质去除到几ppm或更少(优选，几ppb或更少)的浓度的高纯度气体。
接着，优选在惰性气体气氛或氧气氛下(优选地，在大于或等于200℃且小于或等于400℃下，例如，在大于或等于250℃且小于或等于350℃下)进行第二热处理。例如，在氮气氛下、在250℃下执行一小时的第二热处理。第二热处理可减少晶体管的电特性的变化。
此外，可在空气中，在大于等于100℃小于等于200℃范围内进行热处理达1小时至30小时。该热处理可在固定加热温度下进行；可选地，加热温度的以下改变可重复进行多次：加热温度从室温上升到大于等于100℃小于等于200℃范围内的温度，并且随后下降到室温。在形成保护绝缘层之前，该热处理可在减小的压力下进行。在减小的压力下，可缩短热处理时间。该热处理可代替第二热处理来进行，或者可在第二热处理之前或之后进行。
接着，在保护绝缘层144上形成层间绝缘层146(参见图6A)。层间绝缘层146可通过PVD法、CVD法等形成。可使用诸如氧化硅、氮氧化硅、氮化硅、氧化铪、氧化铝、或氧化钽之类无机绝缘材料来形成层间绝缘层146。在形成层间绝缘层146之后，优选通过CMP、蚀刻之类的方法来平面化层间绝缘层146的表面。
接着，在层间绝缘层146、保护绝缘层144、以及栅绝缘层138中形成达到电极136a、电极136b、电极136c、源或漏电极142a、源或漏电极142b的开口。然后，导电层148被形成为嵌入这些开口(参见图6B)。这些开口可通过诸如使用掩模的蚀刻之类的方法来形成。该掩模可通过诸如使用光掩模的曝光之类的方法来形成。湿法蚀刻或干法蚀刻可被用作该蚀刻；干法蚀刻优选在微型制造方面使用。可通过诸如PVD法或CVD法之类的膜形成方法来形成导电层148。例如，可使用诸如钼、钛、铬、钽、钨、铝、铜、钕、或钪、或者这些材料中的任一种的合金或化合物(例如，氮化物)之类的导电材料来形成导电层148。
具体地，可能采用例如一种方法，其中在包括开口的区域中通过PVD法形成钛薄膜且通过CVD法形成氮化钛薄膜、并且随后钨膜被形成为嵌入开口。在此，通过PVD法形成的钛膜具有在与绝缘层146的界面处减小氧化膜以减小与下电极(在此，电极136a、电极136b、电极136c、源或漏电极142a和源或漏电极142b等)的接触电阻的功能。在形成钛膜之后形成的氮化钛膜具有防止导电材料扩散的阻挡功能。在形成钛、氮化钛等的阻挡膜之后，可通过电镀法形成铜膜。
在形成导电层148之后，通过蚀刻、CMP之类的方法去除导电层148的一部分，从而露出层间绝缘层146，并且形成电极150a、电极150b、电极150c、电极150d和电极150e(参见图6C)。注意，当通过去除导电层148的一部分来形成电极150a、电极150b、电极150c、电极150d、以及电极150e时，优选执行该工艺以使这些表面平面化。当层间绝缘层146，电极150a、电极150b、电极150c、电极150d、以及电极150e的表面以此方式平面化时，可在后来的步骤中顺利地形成电极、引线、绝缘层、半导体层等。
然后，形成绝缘层152，且在绝缘层152中形成达到电极150a、电极150b、电极150c、电极150d、以及电极150e的开口。在导电层被形成为嵌入开口之后，通过诸如蚀刻、CMP之类的方法来去除导电层的一部分。因此，露出绝缘层152，并且形成电极154a、电极154b、电极154c和电极154d(参见图6D)。该步骤类似于形成电极150a等的步骤；因此，省略详细描述。
在晶体管402通过上述方法形成的情况下，氧化物半导体层140的氢浓度是5×1019atoms/cm3或更少，而晶体管402的截止状态电流是1×10-13A或更少。如上所述，可通过应用通过充分减少氢浓度而被高度提纯的氧化物半导体层140来获取具有良好特性的晶体管402。此外，有可能制造具有优良的特性、且包括下部中的使用除氧化物半导体以外的材料形成的晶体管421、以及上部中的使用氧化物半导体形成的晶体管402的半导体器件。
注意，给出碳化硅(例如，4H-SiC)作为可与氧化物半导体比拟的半导体材料。氧化物半导体和4H-SiC具有一些共性。载流子密度是这些共性之一。根据费米-狄拉克分布，氧化物半导体的少数载流子的密度被估计为约10–7/cm3。少数载流子密度的该值极小，与4H-SiC中的类似，为6.7×10-11/cm3。当氧化物半导体的少数载流子密度与硅的本征载流子密度(约1.4×1010/cm3)比较时，可容易地理解氧化物半导体的少数载流子密度相当地低。
此外，氧化物半导体的能带隙为3.0eV至3.5eV，而4H-SiC的能带隙为3.26eV。由此，氧化物半导体和碳化硅的相似之处在于，它们都是宽带隙半导体。
另一方面，氧化物半导体和碳化硅之间存在一主要的差异，即，处理温度。由于在使用碳化硅的半导体工艺中一般需要在1500℃至2000℃下的热处理，从而难以形成碳化硅、以及使用除碳化硅以外的半导体材料形成的半导体元件的叠层。这是因为在如此高温下损坏了半导体衬底、半导体元件等。同时，氧化物半导体可通过在300℃至500℃(小于或等于玻璃转变温度，其高达700℃)的热处理来形成；因此，有可能通过使用除氧化物半导体层以外的半导体材料来形成集成电路，并且随后形成包括氧化物半导体的半导体元件。
另外，与碳化硅相比，氧化物半导体是有利的，因为可使用诸如玻璃衬底之类的低耐热性衬底。此外，氧化物半导体不需要在高温下经受热处理，从而与碳化硅相比可充分地降低能量成本，这是另一优点。
虽然对诸如状态密度(DOS)之类的氧化物半导体性质已进行了大量研究，但是它们不包括充分减小DOS本身的思路。根据此处公开的发明的一个实施例，通过去除可影响DOS的水或氢来形成高度提纯的氧化物半导体。这是基于充分减小DOS本身的思路。这种高度提纯的氧化物半导体允许制造非常优良的工业产品。
此外，还有可能通过将氧供应到通过氧空位而生成的金属的悬空键、以及减小因氧空位造成的DOS来形成更加高度提纯(i型)的氧化物半导体。例如，包含过量氧的氧化膜被形成为与沟道形成区紧密接触，并且随后将氧从氧化膜供应到沟道形成区，从而可减小因氧空位造成的DOS。
据称，氧化物半导体中的缺陷归因于因过量的氢造成导带下0.1eV至0.2eV的能级、因缺氧造成的深能级等。作为技术思想，彻底地去除氢、以及充分地供应氧用于消除这种缺陷可能是正确的。
氧化物半导体一般被认为是n型半导体；然而，根据此处公开的发明的一个实施例，i型半导体通过去除杂质(尤其是水和氢)来实现。在这个方面，可以说，此处公开的发明的一个实施例包括新颖的技术思想，因为它与诸如添加有杂质的硅之类的i型半导体不同。
<使用氧化物半导体的晶体管的导电机制>
将参考图7、图8、图9A和9B、以及图10来描述使用氧化物半导体的晶体管的导电机制。注意以下描述是基于易于理解的理想情况的假设，且下述描述并不必然地反映理想情况。还应注意，以下描述只是一种考虑，而不影响本发明的有效性。
图7是使用氧化物半导体的倒交错晶体管(薄膜晶体管)的截面图。氧化物半导体层(OS)隔着栅绝缘层(GI)设置在栅电极(GE1)上，并且源电极(S)和漏电极(D)设置在该氧化物半导体层上。提供绝缘层来覆盖源电极(S)和漏电极(D)。
图8是图7中的A-A’截面的能带图(示意图)。在图8中，黑色圆圈(●)和白色圆圈(○)分别表示电子和空穴且具有电荷(-q,+q)。正电压(VD>0)施加给漏电极时，虚线示出没有电压施加至栅电极(VG＝0)的情况而实线示出正电压施加至栅电极(VG>0)的情况。在没有电压施加至栅电极的情况下，由于高电位势垒，载流子(电子)未从电极注入氧化物半导体侧，从而电流不流动，这意味着截止状态。另一方面，当向栅电极施加正电压时，电位垒势被降低，且由此电流流动，这意味着导通状态。
图9A和9B是沿图7中的截面B-B'的能带图(示意图)。图9A示出向栅极(GE1)施加正电压(VG>0)的状态，即，载流子(电子)在源电极和漏电极之间流动的导通状态。图9B示出向栅电极(GE1)施加负电压(VG<0)的状态，即，截止状态(其中少数载流子不流动)。
图10示出真空能级和金属的功函数(φM)之间、以及真空能级和氧化物半导体的电子亲和力(χ)之间的关系。
在常温时，金属中的电子被简并，且费米能级位于导带中。
同时，常规的氧化物半导体是n型，并且费米能级(EF)远离带隙中心的本征费米能级(Ei)并位于导带附近。已知氢的部分是氧化物半导体中的施主，并且是使氧化物半导体成为n型氧化物半导体的一个因素。
相反，根据此处所揭示发明的实施例的氧化物半导体是以以下方式成为本征(i型)或接近本征的氧化物半导体：为了高度提纯，从氧化物半导体去除作为产生n型氧化物半导体的原因的氢，从而氧化物半导体包括尽可能少的除作为氧化物半导体的主要组分之外的元素(杂质元素)。
即，此处公开的发明的一个实施例的特征在于，不是通过添加杂质元素而是通过尽可能消除诸如氢和水之类的杂质来使得氧化物半导体成为或接近高度提纯的i型(本征)半导体。由此，费米能级(EF)可与本征费米能级(Ei)相当。
可以说，氧化物半导体的带隙(Eg)为3.15eV，其电子亲和力(χ)为4.3eV。源电极和漏电极中所包含的钛(Ti)的功函数基本上等于氧化物半导体的电子亲和力(χ)。在此情况下，在金属和氧化物半导体之间的界面处不形成对电子的肖特基势垒。
此时，如图9A所示，电子在栅绝缘层和高度提纯的氧化物半导体之间的界面附近(其中氧化物半导体在能量方面是稳定的底部)行进。
如图9B所示，当向栅电极(GE1)供应负电位时，作为少数载流子的空穴基本上不存在。因此，电流值基本上接近于0。
以此方式，通过高度提纯以尽可能少地包含除其主要元素以外的元素(即，杂质元素)，氧化物半导体变成本征的(i型半导体)或基本本征的。因此，氧化物半导体和栅绝缘层之间的界面的特性变得重要。为此，栅绝缘层需要形成良好的与氧化物半导体的界面。具体地，优选使用以下绝缘层，例如：通过使用用在VHF带至微波带的范围内的电源频率生成的高密度等离子体的CVD法而形成的绝缘层，或者通过溅射法而形成的绝缘层。
当氧化物半导体和栅绝缘层之间的界面在高度提纯氧化物半导体时变为良好时，在晶体管具有1×104μm的沟道宽度W和3μm的沟道长度L的情况下，例如，有可能实现小于或等于10-13A的截止电流、以及0.1V/dec.的子阈值摆动(S值)(栅绝缘层：100nm厚)。
当如上所述高度提纯氧化物半导体层以尽可能少地包含除其主要组分以外的元素(即，杂质元素)时，薄膜晶体管可以良好的方式操作。
<使用氧化物半导体的晶体管对于热载流子衰减的抵抗>
接着，将参考图11、图12、以及图13而描述使用氧化物半导体的晶体管对于热载流子衰减的抵抗。注意以下描述是基于易于理解的理想情况的假设，且下述描述并不必然地反映理想情况。还要注意以下描述仅是一种考虑。
热载流子衰减的主要原因是沟道热电子注入(CHE注入)以及漏极雪崩热载流子注入(DAHC注入)。注意，以下为简洁起见仅考虑电子。
CHE注入是指其中具有高于半导体层中的栅绝缘层的势垒的获得能量的电子被注入栅绝缘层等中的现象。电子通过低电场而被加速从而获得能量。
DAHC注入是指其中由高电场加速的电子的碰撞而产生的电子被注入栅绝缘层等中的现象。DAHC注入和CHE注入之间的差异在于它们是否涉及由碰撞电离引起的雪崩击穿。注意，DAHC注入需要具有高于半导体带隙的动能的电子。
图11示出从硅(Si)的能带结构估计出来的每一个热载流子注入所需要的能量，且图12示出从In-Ga-Zn-O基氧化物半导体(IGZO)的能带结构估计出来的每一个热载流子注入所需要的能量。图11和图12的每一个的左边示出CHE注入，且图11和图12的每一个的右边示出DAHC注入。
关于硅，DAHC注入所引起的衰减比CHE注入引起的衰减更严重。这是源于这样的事实：在硅中被加速而无碰撞的载流子(电子)非常少而硅具有窄的能带且雪崩击穿易于在其中发生。雪崩击穿增加了能越过栅绝缘层的势垒的电子的数量，且DAHC注入的可能性易于变得高于CHE注入的可能性。
关于In-Ga-Zn-O基氧化物半导体，CHE注入所需要的能量与硅的情况下所需要的能量差异不大，且CHE注入的可能性仍然是低的。此外，由于较宽的带隙，DAHC注入所需要的能量基本等于CHE注入所需要的能量。
换言之，CHE注入和DAHC注入的可能性较低，且对于热载流子衰减的抵抗高于硅的情况。
其间，In-Ga-Zn-O基氧化物半导体的带隙能相比碳化硅(SiC)(其作为具有高耐受电压的材料而引人注意)的带隙。图13示出关于4H-SiC的每一个热载流子注入所需的能量。关于CHE注入，In-Ga-Zn-O基氧化物半导体具有略高的阈值且可被认为具有优势。
如上所述，可见In-Ga-Zn-O基氧化物半导体相比硅具有显著更高的对于热载流子衰减的抵抗和对于源极-漏极击穿的更高的抵抗。可以认为可获得能相比氮化硅的耐受电压的耐受电压。
<使用氧化物半导体的晶体管中的短沟道效应>
接着，将参考图14和图15而描述使用氧化物半导体的晶体管中的短沟道效应。注意，以下描述基于容易理解的理想情形的假设，并且不一定反映真实情形。还要注意以下描述仅是一种考虑。
短沟道效应是指随着晶体管的小型化(沟道长度(L)减少)而变得明显的电特性的衰减。短沟道效应源自漏极对源极的影响。短沟道效应的特定示例是阈值电压的减少、子阈值摆动(S值)的增加、漏电流的增加等。
此处，通过设备模拟而检验能抑制短沟道效应的结构。特定地，制备了四种模型，每一个具有不同的载流子浓度和不同的氧化物半导体层的厚度，检查了沟道长度(L)和阈值电压(Vth)之间的关系。采用底栅晶体管作为模型，在每一个底栅晶体管中，氧化物半导体具有1.7×10-8/cm3或1.0×1015/cm3的载流子浓度且氧化物半导体层具有1μm或30nm的厚度。注意，为氧化物半导体层使用In-Ga-Zn-O基氧化物半导体，且使用具有100nm厚度的氧氮化硅膜作为栅绝缘层。假设，在氧化物半导体中，带隙是3.15eV，电子亲和力是4.3eV，相对电容率是15，且电子迁移率为10cm2/Vs。氧氮化硅膜的相对电容率被假设为4.0。使用由Silvaco有限公司生产的设备模拟软件“ATLAS”进行计算。
注意，在顶栅晶体管和底栅晶体管之间的计算结果没有很大差异。
图14和图15示出计算结果。图14示出其中载流子浓度为1.7×10-8/cm3的情况，图15示出其中载流子浓度为1.0×1015/cm3的情况。图14和图15每一个示出当使用其沟道长度(L)为10μm的晶体管作为参考时阈值电压(Vth)的变化量(△Vth)且沟道长度(L)从10μm变化到1μm。如图14中所示，在其中氧化物半导体中的载流子浓度为1.7×10–8/cm3且氧化物半导体层的厚度为1μm的情况下，阈值电压的变化量(△Vth)为–3.6V。另外，如图14中所示，在其中氧化物半导体中的载流子浓度为1.7×10–8/cm3且氧化物半导体层的厚度为30nm的情况下，阈值电压的变化量(△Vth)为-0.2V。此外，如图15中所示，在其中氧化物半导体中的载流子浓度为1.0×1015/cm3且氧化物半导体层的厚度为1μm的情况下，阈值电压的变化量(△Vth)为–3.6V。另外，如图15中所示，在其中氧化物半导体中的载流子浓度为1.0×1015/cm3且氧化物半导体层的厚度为30nm的情况下，阈值电压的变化量(△Vth)为-0.2V。结果显示，通过减少氧化物半导体层的厚度，在使用氧化物半导体的晶体管中可抑制短沟道效应。例如，在沟道长度(L)为约1μm的情况下，即使是足有足够高的载流子浓度的氧化物半导体层，可理解的是，当氧化物半导体层的厚度被设置为约30nm时，可充分抑制短沟道效应。
<载流子浓度>
根据此处公开的发明的技术理念是通过充分地减少氧化物半导体层中的载流子浓度，制成尽可能接近于本征(i-型)氧化物半导体层的氧化物半导体层。将参考图16和图17而描述用于计算载流子浓度的方法以及实际测得的载流子浓度。
首先，简要地说明用于计算载流子浓度的方法。可以制造MOS电容器并估算该MOS电容器的C-V测量结果(C-V特性)的方式来计算载流子浓度。
更具体地，以如下方式计算载流子浓度Nd：通过绘制MOS电容器的栅电压VG和电容C之间的关系获得C-V特性；从该C-V特性中获得栅电压VG和(1/C)2之间的关系的图；在图的弱反型区中找到(1/C)2的微分值；且该微分值被代入公式1。注意，公式1中的e、ε0、以及ε分别代表氧化物半导体的基本电荷、真空电容率、以及相对电容率。
接着，描述了用上述方法实际测得的载流子浓度。如下地形成样本(MOS电容器)用于测量：在玻璃衬底上形成具有300nm厚度的钛膜；在钛膜上形成具有100nm厚度的氮化钛膜；在该氮化钛膜上形成2μm厚度的使用In-Ga-Zn-O-基氧化物半导体的氧化物半导体层；在氧化物半导体层上形成厚度300nm的氧氮化硅膜，且在该氧氮化硅膜上形成厚度300nm的银膜。注意，用溅射法使用包含In、Ga、和Zn(In:Ga:Zn＝1:1:0.5[原子％])的金属氧化物靶形成氧化物半导体层。进一步，氧化物半导体层是在氩和氧的混合气氛(流量比为Ar:O2＝30(sccm):15(sccm))中形成的。
图16和图17分别示出C-V特性和VG与(1/C)2之间的关系。从图17的图的弱反型区中的(1/C)2的微分值使用公式1计算出的载流子浓度是6.0×1010/cm3。
以此方式，通过使用i-型或基本i-型氧化物半导体(如，具有小于的载流子浓度1×1012/cm3，优选地，小于或等于1×1011/cm3)，可获得具有良好截止态电流特性的晶体管。
使用根据这个实施例的非易失性锁存电路和用将氧化物半导体用作用于形成沟道形成区的半导体材料的晶体管(其用作数据保持部分的开关元件)，可实现具有较宽温度范围并即使在高温也可稳定操作且其中即使在电源被关闭之后存储数据的逻辑状态也不被擦除的非易失性锁存电路、或被提供有其中刷新时间段足够长的数据保持部分的锁存电路。由于通过晶体管的开关而执行数据写入，写入的次数基本不受限制。此外，写入电压几乎等于晶体管的阈值电压；因此，晶体管可在低电压操作。例如，操作电压可设定为1V或更小。进一步，由于在数据存储部分中的电容器中累积的电荷可被没有任何变化地保持，变化的影响较小且数据被轻易地被读取。
通过使用该非易失性锁存电路可提供各种逻辑电路。例如，通过关闭未被使用的块的电源可减少功耗。此外，由于即使当电源被关闭时逻辑状态被存储，能够以高速度和低功耗，当电源被打开时启动系统、或当电源被关闭时中止系统。
本实施例中描述的结构、方法等可与其他实施例中描述的任一结构、方法等适当地组合。
[实施例2]
在这个实施例中，将参考图18A和18B而描述，不同于图1A和1B中的示例的，作为此处公开的本发明的实施例的非易失性锁存电路的设置的另一个示例。图18A示出包含锁存部分411和用于保持锁存部分的数据的数据保持部分401的非易失性锁存电路400的设置。图18B示出数据保持部分401的设置。
图18A和18B示出不同于如图1A和1B的数据保持部分401的设置的示例。特定地，在这个示例中没有提供数据保持部分401的电容器(图1A和1B中的电容器404)。其他设置与图1A和1B中的一样；因此，省略了其中的描述。晶体管402的结构与实施例1中的结构类似。
在数据保持部分401中，使用用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管402作为开关元件。此外，数据保持部分401包括电连接至晶体管402的源电极和漏电极中的另一个的反相器403。
晶体管402的源电极和漏电极的其中之一电连接至被提供有输出信号的引线415。此外，反相器403的输出电连接至被提供有输入信号的引线414。反相器403包括晶体管420和晶体管421。晶体管420的源电极电连接至高电平电源电压VDD。晶体管421的源电极电连接至低电平电源电压VSS。
这个实施例中的设置不包含连接至节点S的电容器。在这个情况下，电荷被累积在被包括于反相器403中的晶体管的栅极电容器中。此处，在被包括于反相器403中的晶体管421的栅极电容器可优选地被制为大于被包括在反相器403中的晶体管420的栅极电容器。可根据晶体管的沟道长度L、沟道宽度W、栅绝缘膜的膜厚度、电容率等来控制栅极电容器的尺寸。以此方式，可增加在VSS和晶体管420和晶体管421的栅极电容器中的节点S之间形成的电容器的速率。相应地，晶体管420和晶体管421的栅电极的电位几乎不受VDD的变化的影响，这是优选的。
反相器403的设置不限于图18B中所示，且可包括，例如，如图2A中所示的n-沟道晶体管。可选地，输出可被提供有缓冲器。进一步可选地，可使用读出放大器电路替代反相器403。例如，可使用如图2B中所示的差分放大器类型的读出放大器电路。不管哪一种情况，重要的是输入端子处于浮动状态(高阻抗状态)。进一步，在图2A的电路中，电荷被输入并累积在晶体管421的栅极电容器中，且在图2B的电路中，电荷被输入并被累积在晶体管421的栅极电容器中。由于图2A和2B中的电路的栅极电容器主要被形成在VSS和节点S之间，输入端子的电位几乎不受VDD的变化的影响，这是优选的。
使用氧化物半导体的晶体管402具有将锁存部分411中所保持的数据写入数据保持部分401中反相器403的栅极电容器的功能。此外，晶体管402具有保持被写入数据保持部分401中反相器403的栅极电容器的数据的功能。
将描述将锁存部分411中所保持的数据写入数据保持部分401的写入操作、以及数据的保持、读取以及重新写入操作。首先，通过对晶体管402的栅电极提供晶体管402被导通的电位而导通晶体管402。相应地，被保持在锁存部分中的数据，即，被提供有输出信号的引线415的电位被提供给反相器403的输入端子。作为结果，与引线415的电位一致的电荷被累积在反相器403的栅极电容器中(这个操作对应于写入)。此后，晶体管402被以如此方式关闭：晶体管402的栅电极的电位被设置为晶体管402被关闭的电位。相应地，累积在反相器403的栅极电容器中的电荷被保持(保持)。可通过读取反相器403的输入端子的电位而读取数据(这个操作对应于读取)。数据的重写可以类似于数据的写入和保持的方式进行。
使用根据这个实施例的非易失性锁存电路和用将氧化物半导体用作用于形成沟道形成区的半导体材料的晶体管(其用作数据保持部分的开关元件)，可实现具有较宽温度范围并即使在高温也可稳定操作且其中即使在电源被关闭之后存储数据的逻辑状态也不被擦除的非易失性锁存电路、或被提供有其中刷新时间段足够长的数据保持部分的锁存电路。由于通过晶体管的开关而执行数据写入，写入的次数基本不受限制。此外，写入电压几乎等于晶体管的阈值电压；因此，晶体管可在低电压操作。例如，操作电压可设定为1V或更小。进一步，由于在数据存储部分中的电容器中累积的电荷可被没有任何变化地保持，变化的影响较小且数据被轻易地被读取。
通过使用该非易失性锁存电路可提供各种逻辑电路。例如，通过关闭未被使用的块的电源可减少功耗。此外，由于即使当电源被关闭时逻辑状态被存储，可以高速度和低功耗，当电源被打开时启动系统、或当电源被关闭时中止系统。
本实施例模式能自由地与任何其它实施例结合。
[实施例3]
在这个实施例中，将参考图19A和19B以及图1A和1B而描述作为此处公开的本发明的实施例的非易失性锁存电路的设置和操作的示例。
图19A示出包含锁存部分411和用于保持锁存部分的数据的数据保持部分401的非易失性锁存电路400的设置。图19B示出非易失性锁存电路400的时序图的示例。
图19A示出其中图1A中的锁存电路411的设置被具体示出的示例。图19A示出图1A中的锁存部分411的设置的示例，其中为第一元件和第二元件中的每一个而使用反相器。晶体管402的结构与实施例1中的结构类似。
锁存部分411包括反相器412和反相器413。锁存部分411具有环状结构，其中反相器412的输出电连接至反相器413的输入，且反相器413的输出电连接至反相器412的输入。此外，锁存部分411包括开关431和开关432，且反相器413的输出经由开关432电连接至反相器412的输入。
反相器412的输入经由开关431电连接至被提供有锁存电路的输入信号的引线414。反相器412的输出电连接至被提供有该锁存电路的输出信号的引线415。
在数据保持部分401中，使用用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管402作为开关元件。此外，数据保持部分401包括每一个电连接至晶体管402的源电极和漏电极中的另一个的电容器404和反相器403。
晶体管402的源电极和漏电极之一电连接至被提供有输出信号的引线415。此外，反相器403的输出经由开关405电连接至被提供有输入信号的引线414。
使用氧化物半导体的晶体管402具有将锁存部分411中所保持的数据写入数据保持部分401中的电容器404和反相器403的栅极电容器的功能。此外，晶体管402具有保持被写入数据保持部分401中的电容器404和反相器403的栅电容器的数据的功能。
引线414被提供有来自在前级的电路的输入信号IN的电位。后续级的电路被提供有作为输出信号OUT的引线415的电位。开关431被提供有时钟信号φ1的电位。当时钟信号φ1被提供有高电平电位时，开关431被打开。开关432被提供有时钟信号φ2的电位。当时钟信号φ2被提供有高电平电位时，开关432被打开。晶体管402的栅极被提供有控制信号ST的电位。当控制信号ST被提供有高电平电位时，控制信号ST具有晶体管402被导通的电位。开关405被提供有控制信号LD的电位。当控制信号LD被提供有高电平电位时，控制信号LD具有开关405被打开的电位。在正常操作时间段内，时钟信号φ2具有时钟信号φ1的反相信号。此处，示出其中当控制信号和时钟信号的电位处于高电平时晶体管和开关被打开的示例。
数据保持部分401的反相器403和锁存部分411的反相器412和反相器413中的每一个被提供有高电平电源电压VDD和低电平电源电压VSS。
接着，图19B示出在非易失性锁存电路400处于操作状态的时间段内(操作时间段)和在非易失性锁存电路400处于停止状态的时间段内(非操作时间段)的输入信号IN、输出信号OUT、控制信号ST、控制信号LD、时钟信号φ1、以及时钟信号φ1的电位的时序图的示例。此外，图19B示出数据保持部分401的节点S的电位和电源电压VDD。节点S示出电容器404的其中一个电极的电位和反相器403的输入端子的电位。注意，电容器404的另一个电极被提供有固定电位，例如，接地电位。
在图19B中，时间段a、时间段b、时间段d、时间段e每一个是操作时间段，且时间段c是非操作时间段。时间段a和时间段e每一个是正常的操作时间段，且时钟信号φ1和时钟信号φ2每一个被交替地提供高电平电位和低电平电位。时间段b是非操作时间段之前的准备时间段。时间段b也被称为下降时间段。时间段d是在电源电压VDD被打开直到正常操作时间段开始的准备时间段。时间段d也被称为上升时间段。
当在正常操作时间段(时间段a)中时钟信号φ1被提供有高电平电位且时钟信号φ2被提供有低电平电位时，开关432被关闭且反相器环被切断，且开关431被打开；因此，输入信号的电位被输入至反相器412。输入信号的电位被反相器412反相并被作为输出信号OUT提供至后续级的电路。如果当时钟信号φ1被提供高电平电位时输入信号的电位是高电平，可获得具有低电平电位的输出信号。如果当时钟信号φ1被提供高电平电位时输入信号的电位是低电平，可获得具有高电平电位的输出信号。当时钟信号φ1被提供有低电平电位且时钟信号φ2被提供有高电平电位时，开关431被关闭，且开关432被打开且形成反相器环；因此，输出信号OUT的电位被保持(数据被锁存)。在正常操作时间段中，控制信号ST没有被提供有导通晶体管402的电位。节点S具有被保持的电位。此处，节点S的电位被设置为未定义的值。
接着，在非操作时间段之前的准备时间段(时间段b)中，当控制信号ST被提供有导通晶体管402的电位时，晶体管402被导通且节点S被提供有输出信号的电位(这个操作对应于写入)。当输出信号的电位是高电平时，节点S的电位是高电平。此后，通过为控制信号ST提供截止晶体管402的电位而截止晶体管402；因此，节点S的电位成为浮动状态。作为结果，被写入节点S的电位被没有任何变化地保持(保持)。注意，在时间段a的终止，时钟信号φ2和时钟信号φ1具有电位是足够的。可选地，在时间段a的终止的数据可通过将时钟信号φ2的电位固定为高电平且将时钟信号φ1的电位固定为低电平而被锁存。控制信号ST可被提供有在时间段b开始之后导通晶体管402的电位或被提供有在时间段b开始的同时导通晶体管402的电位。
接着，在非操作时间段(时间段c)中，停止电源的提供且电源电压VDD的电位被降低。时钟信号φ1、时钟信号φ1、输入信号IN、以及输出信号OUT的电位可取VDD和VSS之间的任意值。在这个时间中，控制信号ST和控制信号LD的电位各自被保持为低电位。例如，电位各自被保持在地电位。在非操作时间段(时间段c)中，节点S的电位处于浮动状态；因此，可没有任何变化地保持累积在节点S中的电荷(保持)。注意，当电源电压VDD被降低时，在一些情况下，或多或少地由于与电源电位耦合的电容的影响，节点S的电位变化。毋庸赘言，当电源电压VDD被再次提供时，由于累积在节点S中的电荷被保持，节点S的电位恢复到原始电位。
接着，在电源电压VDD被打开直到正常操作时间段开始的准备时间段(时间段d)中，当控制信号LD被提供有开关405被打开的电位且时钟信号φ2和时钟信号φ1的电位每一个被固定在低电位时，开关405被打开，且节点S中所保持的电位(其由反相器403所反相)，被施加至锁存部分411。然后，在控制信号LD被提供有开关405被打开的电位之后，时钟信号φ2和时钟信号φ1每一个被提供在时间段a的终止处的电位。相应地，时间段d的逻辑状态可恢复为非操作时间段之前的逻辑状态。控制信号LD的电位可在时间段d的终止之前被设置为低电平，或者打开开关405的电位可被保持直到时间段d的终止。
接着，在正常操作时间段(时间段e)中，时钟信号φ1和时钟信号φ2被交替地提供高电平电位或低电平电位，成为正常操作状态。在正常操作时间段(时间段e)的开始时，时钟信号φ1和时钟信号φ2的操作可从与前一个正常操作时间段(时间段a)的终止时相同的电位开始，或者从时间段a的终止的电位的后一个状态开始。
在控制信号ST被接着提供导通晶体管402的电位时，节点S的电位可被重新写入。因此，节点S的电位可被没有任何变化地保持，直到控制信号ST被接着提供导通晶体管402的电位。
注意，在时间段d中，电容器404的其他电极的电位Vc可以是在VDD和VSS之间的值。相应地，节点S被提供有添加了电位Vc的电位，从而读取操作可被更稳定地执行。
使用根据这个实施例的非易失性锁存电路和用将氧化物半导体用作用于形成沟道形成区的半导体材料的晶体管(其用作数据保持部分的开关元件)，可实现具有较宽温度范围并即使在高温也可稳定操作且其中即使在电源被关闭之后存储数据的逻辑状态也不被擦除的非易失性锁存电路、或被提供有其中刷新时间段足够长的数据保持部分的锁存电路。由于通过晶体管的开关而执行数据写入，写入的次数基本不受限制。此外，写入电压几乎等于晶体管的阈值电压；因此，晶体管可在低电压操作。例如，操作电压可设定为1V或更小。进一步，由于在数据存储部分中的电容器中累积的电荷可被没有任何变化地保持，变化的影响较小且数据被轻易地被读取。
通过使用该非易失性锁存电路可提供各种逻辑电路。例如，通过关闭未被使用的块的电源可减少功耗。此外，由于即使当电源被关闭时逻辑状态被存储，可以高速度和低功耗，当电源被打开时启动系统、或当电源被关闭时中止系统。
本实施例模式能自由地与任何其它实施例结合。
[实施例4]
在这个实施例中，将参考图20A和20B和图18A和18B而描述，不同于图19A和19B中的示例的，作为此处公开的本发明的实施例的非易失性锁存电路的设置和操作的另一个示例。图20A示出包含锁存部分411和用于保持锁存部分的数据的数据保持部分401的非易失性锁存电路400的设置。图20B示出非易失性锁存电路400的时序图的示例。
图20A和20B示出不同于如图19A和19B的数据保持部分401的设置的示例。特定地，在这个示例中没有提供数据保持部分401的电容器(图19A和19B中的电容器404)。其他设置与图19A和19B中的一样；因此，省略了其中的描述。
图20A示出其中图18A中的锁存电路411的设置被具体示出的示例。图20A示出图18A中的锁存部分411的设置的示例，其中为第一元件和第二元件中的每一个而使用反相器。参考图18A和18B而描述数据保持部分401的设置。晶体管402的结构与实施例1中的类似。
在数据保持部分401中，使用用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管402作为开关元件。此外，数据保持部分401包括电连接至晶体管402的源电极和漏电极中的另一个的反相器403。
晶体管402的源电极和漏电极其中之一电连接至被提供有输出信号的引线415。此外，反相器403的输出经由开关405电连接至被提供有输入信号的引线414。反相器43的设置被图示于图18B中，且反相器403包括晶体管420和晶体管421。晶体管420的源电极电连接至高电平电源电压VDD。晶体管421的源电极电连接至低电平电源电压VSS。
这个实施例中的设置不包含连接节点S的电容器。在这个情况下，电荷被累积在被包括于反相器403中的晶体管的栅极电容器中。此处，被包括于反相器403中的晶体管421的栅极电容器可优选地被制为大于被包括在反相器403中的晶体管420的栅极电容器。可根据晶体管的沟道长度L、沟道宽度W、栅绝缘膜的膜厚度、电容率等来控制栅极电容器的尺寸。以此方式，反相器403的输入电容器的电容器组件主要被形成于VSS和节点S之间。相应地，输入端子的电位几乎不受VDD的变化的影响，这是优选的。
反相器403的设置不限于图18B中所示，且可包括，例如，如图2A中所示的n-沟道晶体管。可选地，输出可被提供有缓冲器。进一步可选地，可使用读出放大器电路替代反相器403。例如，可使用如图2B中所示的差分放大器类型的读出放大器电路。不管哪一种情况，重要的是输入端子处于浮动状态(高阻抗状态)。进一步，图2A中的电路的输入的电荷被累积在晶体管421的栅极电容器中，且图2B中的电路的输入的电荷被累积在晶体管421的栅极电容器中。由于图2A和2B中的电路的栅极电容器主要被形成在VSS和节点S之间，输入端子的电位几乎不受VDD的变化的影响，这是优选的。
使用氧化物半导体的晶体管402具有将锁存部分411中所保持的数据写入反相器403的栅极电容器的功能。此外，晶体管402具有保持被写入反相器403的栅极电容器的数据的功能。
图20B示出非易失性锁存电路400的时序图的示例。图20B中的时序图几乎类似于图19B中的时序图；因此，省略了其中的描述。
使用根据这个实施例的非易失性锁存电路和用将氧化物半导体用作用于形成沟道形成区的半导体材料的晶体管(其用作数据保持部分的开关元件)，可实现具有较宽温度范围并即使在高温也可稳定操作且其中即使在电源被关闭之后存储数据的逻辑状态也不被擦除的非易失性锁存电路、或被提供有其中刷新时间段足够长的数据保持部分的锁存电路。
由于通过晶体管的开关而执行数据写入，写入的次数基本不受限制。此外，写入电压几乎等于晶体管的阈值电压；因此，晶体管可在低电压操作。例如，操作电压可设定为1V或更小。进一步，由于在数据存储部分中的电容器中累积的电荷可被没有任何变化地保持，变化的影响较小且数据被轻易地被读取。
通过使用该非易失性锁存电路可提供各种逻辑电路。例如，通过关闭未被使用的块的电源可减少功耗。此外，由于即使当电源被关闭时逻辑状态被存储，可以高速度和低功耗，当电源被打开时启动系统、或当电源被关闭时中止系统。
本实施例模式能自由地与任何其它实施例结合。
[实施例5]
在这个实施例中，将参考图21A和21B而描述，不同于图19A和19B中的示例的，作为此处公开的本发明的实施例的非易失性锁存电路的设置和操作的另一个示例。图21A示出非易失性锁存电路400的设置。该非易失性锁存电路400的设置类似于图19A中的设置。图21B示出非易失性锁存电路400的时序图的示例。
在图21B中所示的时序图中，在电源电压VDD再次被施加之后的时间段d中，控制信号ST被提供导通晶体管402的电位。控制信号ST具有高电平电位的上升时序可以是在控制信号LD从高电平电位下降的时序后的任何时间。此外，控制信号ST下降至低电平电位的时序可以是在时钟信号φ1和时钟信号φ2的电位在在时间段a的终止处的电位一样的时间段中的任何时间。在时间段d中，控制信号ST被提供有导通晶体管402的电位，从而节点S的电位可被刷新。
在图21B的时序图中，除了控制信号ST的时序之外的其他时序类似于图19B中所示的时序；因此，省略了其中的描述。
使用根据这个实施例的非易失性锁存电路和用将氧化物半导体用作用于形成沟道形成区的半导体材料的晶体管(其用作数据保持部分的开关元件)，可实现具有较宽温度范围并即使在高温也可稳定操作且其中即使在电源被关闭之后存储数据的逻辑状态也不被擦除的非易失性锁存电路、或被提供有其中刷新时间段足够长的数据保持部分的锁存电路。由于通过晶体管的开关而执行数据写入，写入的次数基本不受限制。此外，写入电压几乎等于晶体管的阈值电压；因此，晶体管可在低电压操作。例如，操作电压可设定为1V或更小。进一步，由于在数据存储部分中的电容器中累积的电荷可被没有任何变化地保持，变化的影响较小且数据被轻易地被读取。
通过使用该非易失性锁存电路可提供各种逻辑电路。例如，通过关闭未被使用的块的电源可减少功耗。此外，由于即使当电源被关闭时逻辑状态被存储，可以高速度和低功耗，当电源被打开时启动系统、或当电源被关闭时中止系统。
本实施例模式能自由地与任何其它实施例结合。
[实施例6]
在这个实施例中，将参考图22而描述包括每一个都作为此处公开的本发明的实施例的多个非易失性锁存电路的逻辑电路的设置的示例。
图22示出逻辑电路的设置，该逻辑电路包含两个非易失性锁存电路400，每一个非易失性锁存电路400包括锁存部分411和用于保持锁存部分的数据的数据保持部分401。
数据保持部分401的设置类似于图1A或图18A中的设置。在图1A或图18A的锁存部分411的设置中，锁存部分411的设置是其中NAND被用于第一元件且钟控反相器被用于第二元件的示例。
锁存部分411包括NAND412和钟控反相器413。锁存部分411具有环状结构，其中NAND412的输出电连接至钟控反相器413的输入，且钟控反相器413的输出电连接至NAND412的输入。此外，锁存部分411包括模拟开关431。
NAND412的一个输入经由模拟开关431电连接至被提供有锁存电路400的输入信号的引线414。NAND412的输出电连接至被提供有该锁存电路400的输出信号的引线415。NAND412的另一个输入电连接至被提供有信号RSTB的引线。
图22中的逻辑电路包括如上述非易失性锁存电路400的非易失性锁存电路400a和非易失性锁存电路400b。非易失性锁存电路400a电连接至被提供有来自在前级电路的输入信号的电位的引线414。被提供有非易失性锁存电路400a的输出信号的电位的引线415电连接至被提供有非易失性锁存电路400b的输入信号的电位的引线414。非易失性锁存电路400b电连接至被提供有后面的级的电路的输出信号的电位的引线415。在非易失性锁存电路400a中，模拟开关431被提供有时钟信号φ1和时钟信号φ1的反相信号，且钟控反相器413被提供有时钟信号φ2和时钟信号φ2的反相信号。在非易失性锁存电路400b中，模拟开关431被提供有时钟信号φ2和时钟信号φ2的反相信号，且钟控反相器413被提供有时钟信号φ1和时钟信号φ1的反相信号。
使用根据这个实施例的非易失性锁存电路和用将氧化物半导体用作用于形成沟道形成区的半导体材料的晶体管(其用作数据保持部分的开关元件)，可实现具有较宽温度范围并即使在高温也可稳定操作且其中即使在电源被关闭之后存储数据的逻辑状态也不被擦除的非易失性锁存电路、或被提供有其中刷新时间段足够长的数据保持部分的锁存电路。由于通过晶体管的开关而执行数据写入，写入的次数基本不受限制。此外，写入电压几乎等于晶体管的阈值电压；因此，晶体管可在低电压操作。例如，操作电压可设定为1V或更小。进一步，由于在数据存储部分中的电容器中累积的电荷可被没有任何变化地保持，变化的影响较小且数据被轻易地被读取。
通过使用该非易失性锁存电路可提供各种逻辑电路。例如，通过关闭未被使用的块的电源可减少功耗。此外，由于即使当电源被关闭时逻辑状态被存储，可以高速度和低功耗，当电源被打开时启动系统、或当电源被关闭时中止系统。
本实施例模式能自由地与任何其它实施例结合。
[实施例7]
在这个实施例中，将参考图23A到23F而描述在其上安装了使用根据上述实施例的任意的非易失性锁存电路的半导体器件的电器设备的示例。在其上安装了使用根据上述实施例的任意的非易失性锁存电路的半导体器件的电器设备具有在传统技术中不能显现的良好的特性。因此，可能提供具有使用非易失性锁存电路的半导体器件的新颖结构的电子设备。注意，使用根据上述实施例的任意的非易失性锁存电路的半导体器件被集成并安装在要被安装到电子设备上的电路板等上。
图23A示出包括使用根据上述实施例中的任意的非易失性锁存电路的半导体器件的膝上型个人计算机。膝上型个人计算机包括主体301、外壳302、显示部分303、键盘304等。通过将根据此处公开的本发明的半导体器件应用至膝上型个人计算机，可提供具有良好性能的膝上型个人计算机。
图23B示出包括使用根据上述实施例中的任意的非易失性锁存电路的半导体器件的便携式数字助理(PDA)。主体311包括显示部分313、外部接口315、操作键314等。此外，指示笔312被提供作为用于操作的附件。通过将根据此处公开的本发明的半导体器件应用至便携式数字助理(PDA)，可提供具有良好性能的便携式数字助理(PDA)。
图23C示出电子书阅读器320作为包括使用根据以上实施例的任意的非易失性锁存电路的半导体器件的电子纸的示例。电子书阅读器320包括两个外壳：外壳321和外壳323。外壳321通过铰链337与外壳323组合，从而可以铰链337为轴来打开和关闭电子书阅读器320。这种结构允许电子书阅读器320被用作纸书。
外壳321包括显示部分325，而外壳323包括显示部分327。显示部分325和显示部分327可显示连续图像或不同图像。用于显示不同图像的结构允许文本在右显示部分(图23C中的显示部分325)上显示、并且允许图像在左显示部分(图23C中的显示部分327)上显示。
图23C示出外壳321包括操作部分等的情况的示例。例如，外壳321包括电源按钮331、操作键333、扬声器335等。操作键333允许翻页。注意，还可在设置有显示部分的外壳的表面上设置键盘、定点设备等。此外，外部连接端子(耳机端子、USB端子、可连接到诸如AC适配器和USB电缆之类的各种电缆的端子等)、记录介质插入部分等可设置在外壳的背面或侧面上。电子书阅读器320还可用作电子词典。
另外，电子书阅读器320可具有能够无线地发送和接收数据的结构。通过无线通信，可从电子书服务器购买和下载想要的图书数据等。
注意，可在任何领域中使用电子纸，只要显示数据即可。例如，可将电子纸应用于海报、诸如火车等车辆中的广告、诸如信用卡之类的各种卡、以及电子书阅读器。通过将根据此处公开的本发明的半导体器件应用至电子纸，可提供具有良好性能的电子纸。
图23D示出包括使用根据上述实施例中的任意的非易失性锁存电路的半导体器件的手机。该手机包括两个外壳：外壳340和外壳341。外壳341包括显示面板342、扬声器343、话筒344、指向设备346、摄像机透镜347、外部连接端子348等。外壳340包括用于对该手机充电的太阳能电池349、外部存储槽350等。天线被嵌入外壳341中。
显示面板342包括触摸面板。在图23D中，用虚线示出被显示为图像的多个操作键345。注意，该手机包括用于将从太阳能电池349输出的电压增加到每一个电路所需的电压的升压电路。除了以上结构以外，非接触式IC芯片、小的记录设备等可被嵌入该手机中。
显示面板342的显示取向根据应用模式而适当地变化。此外，相机镜头347设置在与显示面板342相同的表面上，从而该手机可被用作视频电话。可将扬声器343和话筒344用作视频电话呼叫、录音、和播放声音等、还有语音呼叫。此外，在图23D中被示为打开的外壳340和341可通过滑动彼此重叠。由此，该手机可处于便携使用的合适尺寸。
外部连接端子348可连接到AC适配器、以及诸如USB电缆之类的各种电缆，该外部连接端子348允许对手机的充电、以及数据通信。另外，可通过将记录介质插入外部存储器槽350来保存和移动更大量的数据。除了以上功能以外，可提供红外通信功能、电视接收功能等。通过将根据此处公开的本发明的半导体器件应用至手机，可提供具有良好性能的手机。
图23E示出包括使用根据上述实施例中的任意的非易失性锁存电路的半导体器件的数码相机。该数码相机包括主体361、显示部分A 367、目镜部分363、操作开关364、显示部分B 365、电池366等。通过将根据此处公开的本发明的半导体器件应用至数码相机，可提供具有良好性能的数码相机。
图23F示出包括使用根据上述实施例中的任意的非易失性锁存电路的半导体器件的电视机。电视机370包括设置有显示部分373的外壳371。可在显示部分373上显示图像。这里，外壳371由支架375支承。
可通过外壳370中所包括的操作开关、或者通过单独提供的遥控器380来操作电视机370。可通过遥控器380中所包括的操作键379来控制频道和音量，并且由此可控制显示部分373上所显示的图像。此外，遥控器380可设置有用于显示从遥控器380输出的数据的显示部分377。
注意，电视机370优选包括接收器、调制解调器等。利用该接收器，可接收一般的电视广播。此外，当电视机370经由调制解调器通过有线或无线连接而连接到通信网络时，可进行单向(从发射器到接收器)或双向(在发射器与接收器之间、接收器之间等)数据通信。通过将根据此处公开的本发明的半导体器件应用至电视机，可提供具有良好性能的电视机。
本实施例中描述的结构、方法等可与其他实施例中描述的任一结构、方法等适当地组合。
[示例1]
在这个示例中，示出评估作为本发明的实施例的非易失性锁存电路的操作的结果。
被用于评估的非易失性锁存电路的设置被图示在图24中。图24中的非易失性锁存电路400包括锁存部分411和用于保持锁存部分的数据的数据保持部分401。
锁存部分411包括反相器412、反相器413、包括晶体管的开关431、以及包括晶体管的开关432。
数据保持部分401包括使用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管402、电容器404、反相器403、以及包括晶体管的开关405。注意，节点S示出电容器404的一个电极和反相器403的输入端子的电位。
根据图5A到5G和图6A到6D的制造方法形成晶体管402，且使用具有与图6D的结构相类似的结构的晶体管。晶体管402是使用被高度提纯的氧化物半导体的晶体管，其沟道长度L为3μm且沟道宽度W为5μm。
反相器412、反相器413、反相器403、包括晶体管的开关431、包括晶体管的开关432、以及包括晶体管的开关405每一个用使用硅的晶体管形成。
引线414被提供有来自在前级的电路的输入信号IN的电位。后续级的电路被提供有作为输出信号OUT的引线415的电位。开关431被提供有时钟信号φ1的电位。开关432被提供有时钟信号φ2的电位。晶体管402的栅极被提供有控制信号ST的电位。开关405被提供有控制信号LD的电位。
图25A和25B示出非易失性锁存电路400的评估结果。图25A示出在写入操作时用示波器测量电源电压VDD、输入信号IN、控制信号ST、输出信号OUT的电位的结果。图25B示出在读取操作时用示波器测量电源电压VDD、输入信号IN、控制信号LD、输出信号OUT的电位的结果。注意，在非易失性锁存电路400的评估中，在电源处，电源电压VDD被设置为5V且电源电压VSS被设置为0V。
首先，此处输出信号OUT的电位被写入节点S且被保持(见图25A)。在写入时，输出信号OUT的电位被设置为5V，且输入信号IN的电位被设置为0V。通过为控制信号ST提供导通晶体管402的电位(此处，5V电位)而导通晶体管402，且然后节点S被提供有输出信号OUT的电位(此处，5V电位)(这个操作对应于写入)。其中导通晶体管402的时间段被设置为200微秒。
此后，通过为控制信号ST提供截止晶体管402的电位(此处，0V电位)而截止晶体管402，且然后节点S的电位成为浮动状态(保持)。
在写入和保持操作中，控制信号LD被提供关闭开关405的电位(此处，0V电位)。
注意，在写入和保持操作中，信号φ2和信号φ1的电位被保持在写入操作之前的电位(此处，信号φ2被保持在低电平电位(0V)且信号φ1被保持在高电平电位(5V))。
接着，停止电源的供给(也被称为关闭电源)，且非易失性锁存电路400被留在常温下达10分钟。在电源供给停止时(也被称为非操作时间段)，电源电压VDD的电位被降低。在这个时间中，控制信号ST和控制信号LD的电位每一个可被保持在0V电位。
此后，再次开始电源供给(也被称为打开电源)，且电源电压VDD的电位被设置在5V。
接着，进行读取节点S的电位的操作(见图25B)。在读取时，信号φ2和信号φ1的电位每一个被设置在低电平(0V)，且开关432和开关431被关闭。在这个状态中，控制信号LD被提供有打开开关405的电位(此处，5V电位)，且开关405被打开。当开关405被打开时，5V电位被输出作为输出信号OUT(读取)。
输出信号OUT的电位对应于被经由反相器403和反相器413输出的节点S的电位。因此，根据图25B，可确认在电源供应停止之前被写入节点S的电位，即使在电源供应停止之后也被没有任何变化地保持，且因此该电位被输出作为输出信号OUT的电位。即，确认了，在电源供给再次开始即刻之后，非易失性锁存电路400能将逻辑状态恢复到电源供给停止之前的逻辑状态。
本申请基于2009年11月20日向日本专利局提交的日本专利申请号2009-265738，该申请的全部内容通过引用结合于此。

Claims (8)

1.一种电路，包括：
第一元件；
第二元件；
第一晶体管；
第二晶体管；以及
电容器，
其中，所述第一元件的输出电连接到所述第二元件的输入，且所述第二元件的输出电连接到所述第一晶体管的输入，以及
其中，所述第一元件的所述输入电连接到被配置为提供有输入信号的第一引线，且所述第一元件的所述输出电连接到被配置为提供有输出信号的第二引线，
其中，所述第一晶体管的沟道形成区包括氧化物半导体层，以及
其中，所述第一晶体管的源极和漏极中的一个电连接到所述第二引线，
其中，所述第一晶体管的所述源极和漏极中的另一个电连接到所述电容器的电极之一以及第二晶体管的栅极，以及
其中，所述第二晶体管的源极和漏极中的一个电连接到所述第一引线。
2.如权利要求1所述的电路，其特征在于，所述氧化物半导体层包括铟、镓和锌。
3.如权利要求1所述的电路，其特征在于，所述第一晶体管控制数据写入所述电容器。
4.如权利要求1所述的电路，其特征在于，所述第一晶体管具有保持所述电容器中的数据的功能。
5.如权利要求1所述的电路，其特征在于，所述第一元件是NAND，且所述第二元件是钟控反相器。
6.如权利要求1所述的电路，其特征在于，还包括所述第一元件与所述第一引线之间的开关。
7.如权利要求1所述的电路，其特征在于，还包括所述第二元件与所述第一引线之间的开关。
8.如权利要求1所述的电路，其特征在于，还包括所述第二晶体管的所述源极和漏极中的所述一个与所述第一引线之间的开关。
CN201410541227.7A 2009-11-20 2010-10-29 非易失性锁存电路和逻辑电路，以及使用其的半导体器件 Active CN104332177B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-265738 2009-11-20
JP2009265738 2009-11-20
CN201080052404.5A CN102668077B (zh) 2009-11-20 2010-10-29 非易失性锁存电路和逻辑电路,以及使用其的半导体器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080052404.5A Division CN102668077B (zh) 2009-11-20 2010-10-29 非易失性锁存电路和逻辑电路,以及使用其的半导体器件

Publications (2)

Publication Number Publication Date
CN104332177A true CN104332177A (zh) 2015-02-04
CN104332177B CN104332177B (zh) 2018-05-08

Family

ID=44059556

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410541227.7A Active CN104332177B (zh) 2009-11-20 2010-10-29 非易失性锁存电路和逻辑电路，以及使用其的半导体器件
CN201080052404.5A Expired - Fee Related CN102668077B (zh) 2009-11-20 2010-10-29 非易失性锁存电路和逻辑电路,以及使用其的半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201080052404.5A Expired - Fee Related CN102668077B (zh) 2009-11-20 2010-10-29 非易失性锁存电路和逻辑电路,以及使用其的半导体器件

Country Status (8)

Country Link
US (4) US8410838B2 (zh)
EP (2) EP2502272B1 (zh)
JP (9) JP5651439B2 (zh)
KR (3) KR101823861B1 (zh)
CN (2) CN104332177B (zh)
MY (1) MY166309A (zh)
TW (4) TWI532046B (zh)
WO (1) WO2011062075A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494251A (zh) * 2017-09-13 2019-03-19 三星电子株式会社 半导体器件
CN113972220A (zh) * 2021-09-27 2022-01-25 沈阳工业大学 高集成中央双向肖特基结型单管反相器及其制造方法

Families Citing this family (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101499494B1 (ko) 2009-10-30 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
MY166309A (en) * 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
CN103426935A (zh) 2009-11-27 2013-12-04 株式会社半导体能源研究所 半导体装置和及其制造方法
CN104658598B (zh) 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu
CN104600105B (zh) * 2009-12-11 2018-05-08 株式会社半导体能源研究所 半导体装置
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
CN102652356B (zh) 2009-12-18 2016-02-17 株式会社半导体能源研究所 半导体装置
WO2011074408A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Non-volatile latch circuit and logic circuit, and semiconductor device using the same
CN102652396B (zh) * 2009-12-23 2015-12-16 株式会社半导体能源研究所 半导体装置
WO2011096264A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR102094131B1 (ko) 2010-02-05 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 구동하는 방법
WO2011096270A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101862823B1 (ko) 2010-02-05 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
CN106449649B (zh) 2010-03-08 2019-09-27 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8416622B2 (en) 2010-05-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor
KR101850567B1 (ko) 2010-07-16 2018-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101853516B1 (ko) 2010-07-27 2018-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8582348B2 (en) 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US8508276B2 (en) 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
US8339837B2 (en) 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP5727892B2 (ja) 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
JP2013009285A (ja) 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
WO2012029637A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2012079399A (ja) 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP5827520B2 (ja) * 2010-09-13 2015-12-02 株式会社半導体エネルギー研究所 半導体記憶装置
TWI608486B (zh) 2010-09-13 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
TWI590249B (zh) * 2010-12-03 2017-07-01 半導體能源研究所股份有限公司 積體電路，其驅動方法，及半導體裝置
US8686415B2 (en) 2010-12-17 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9048142B2 (en) 2010-12-28 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
JP5859839B2 (ja) 2011-01-14 2016-02-16 株式会社半導体エネルギー研究所 記憶素子の駆動方法、及び、記憶素子
TWI657565B (zh) 2011-01-14 2019-04-21 日商半導體能源研究所股份有限公司 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
JP5839474B2 (ja) 2011-03-24 2016-01-06 株式会社半導体エネルギー研究所 信号処理回路
JP5879165B2 (ja) 2011-03-30 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
TWI567735B (zh) * 2011-03-31 2017-01-21 半導體能源研究所股份有限公司 記憶體電路，記憶體單元，及訊號處理電路
JP5883699B2 (ja) * 2011-04-13 2016-03-15 株式会社半導体エネルギー研究所 プログラマブルｌｓｉ
US8854867B2 (en) 2011-04-13 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method of the memory device
JP6001900B2 (ja) 2011-04-21 2016-10-05 株式会社半導体エネルギー研究所 信号処理回路
US10079053B2 (en) 2011-04-22 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Memory element and memory device
US8681533B2 (en) * 2011-04-28 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Memory circuit, signal processing circuit, and electronic device
US8446171B2 (en) 2011-04-29 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing unit
KR101874144B1 (ko) 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI568181B (zh) 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
WO2012157472A1 (en) 2011-05-13 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5886127B2 (ja) * 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
JP5886128B2 (ja) 2011-05-13 2016-03-16 株式会社半導体エネルギー研究所 半導体装置
KR102093909B1 (ko) 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
US8837203B2 (en) 2011-05-19 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
TWI559683B (zh) 2011-05-20 2016-11-21 半導體能源研究所股份有限公司 半導體積體電路
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
US9336845B2 (en) 2011-05-20 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Register circuit including a volatile memory and a nonvolatile memory
JP5951351B2 (ja) 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
WO2012161059A1 (en) 2011-05-20 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9467047B2 (en) * 2011-05-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. DC-DC converter, power source circuit, and semiconductor device
JP6012263B2 (ja) 2011-06-09 2016-10-25 株式会社半導体エネルギー研究所 半導体記憶装置
KR101933741B1 (ko) 2011-06-09 2018-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 캐시 메모리 및 캐시 메모리의 구동 방법
US8804405B2 (en) * 2011-06-16 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US8982607B2 (en) * 2011-09-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Memory element and signal processing circuit
JP6099368B2 (ja) 2011-11-25 2017-03-22 株式会社半導体エネルギー研究所 記憶装置
TWI591611B (zh) 2011-11-30 2017-07-11 半導體能源研究所股份有限公司 半導體顯示裝置
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9257422B2 (en) 2011-12-06 2016-02-09 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit and method for driving signal processing circuit
US8836555B2 (en) 2012-01-18 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Circuit, sensor circuit, and semiconductor device using the sensor circuit
JP2014063557A (ja) 2012-02-24 2014-04-10 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9287370B2 (en) 2012-03-02 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Memory device comprising a transistor including an oxide semiconductor and semiconductor device including the same
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US8754693B2 (en) 2012-03-05 2014-06-17 Semiconductor Energy Laboratory Co., Ltd. Latch circuit and semiconductor device
US9087573B2 (en) 2012-03-13 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Memory device and driving method thereof
US9058892B2 (en) * 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
JP6004697B2 (ja) * 2012-03-27 2016-10-12 株式会社半導体エネルギー研究所 半導体装置
US9324449B2 (en) * 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
US9030232B2 (en) * 2012-04-13 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Isolator circuit and semiconductor device
JP6126419B2 (ja) 2012-04-30 2017-05-10 株式会社半導体エネルギー研究所 半導体装置、電子機器
JP6227890B2 (ja) * 2012-05-02 2017-11-08 株式会社半導体エネルギー研究所 信号処理回路および制御回路
JP2013250965A (ja) 2012-05-02 2013-12-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその駆動方法
KR102087443B1 (ko) 2012-05-11 2020-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
US9001549B2 (en) 2012-05-11 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6250955B2 (ja) * 2012-05-25 2017-12-20 株式会社半導体エネルギー研究所 半導体装置の駆動方法
JP6050721B2 (ja) * 2012-05-25 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US9571103B2 (en) * 2012-05-25 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Lookup table and programmable logic device including lookup table
JP6108960B2 (ja) 2012-06-01 2017-04-05 株式会社半導体エネルギー研究所 半導体装置、処理装置
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
US9083327B2 (en) * 2012-07-06 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR102178068B1 (ko) 2012-11-06 2020-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
JP5807076B2 (ja) 2013-01-24 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
JP6000863B2 (ja) * 2013-01-24 2016-10-05 株式会社半導体エネルギー研究所 半導体装置、及びその駆動方法
KR102112367B1 (ko) 2013-02-12 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014195243A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014195241A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9294075B2 (en) 2013-03-14 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6298662B2 (ja) 2013-03-14 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
US9612795B2 (en) 2013-03-14 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Data processing device, data processing method, and computer program
JP2014199709A (ja) * 2013-03-14 2014-10-23 株式会社半導体エネルギー研究所 記憶装置、半導体装置
JP6130175B2 (ja) * 2013-03-15 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6316630B2 (ja) 2013-03-26 2018-04-25 株式会社半導体エネルギー研究所 半導体装置
US9112460B2 (en) 2013-04-05 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
JP6333028B2 (ja) * 2013-04-19 2018-05-30 株式会社半導体エネルギー研究所 記憶装置及び半導体装置
JP6396671B2 (ja) 2013-04-26 2018-09-26 株式会社半導体エネルギー研究所 半導体装置
DE102013008310B4 (de) 2013-05-15 2017-05-04 Pelletron Corp. Autonom arbeitender mobiler Sichter mit nachgeschalteter Abfüllanlage von Gebinden
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
WO2015030150A1 (en) 2013-08-30 2015-03-05 Semiconductor Energy Laboratory Co., Ltd. Storage circuit and semiconductor device
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI640014B (zh) 2013-09-11 2018-11-01 半導體能源研究所股份有限公司 記憶體裝置、半導體裝置及電子裝置
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9300292B2 (en) 2014-01-10 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Circuit including transistor
JP6521643B2 (ja) 2014-01-24 2019-05-29 株式会社半導体エネルギー研究所 半導体装置
JP6542542B2 (ja) 2014-02-28 2019-07-10 株式会社半導体エネルギー研究所 半導体装置
JP6442321B2 (ja) 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
KR102367921B1 (ko) * 2014-03-14 2022-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 시스템
TWI646782B (zh) * 2014-04-11 2019-01-01 日商半導體能源研究所股份有限公司 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置
JP6538426B2 (ja) 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP2016015475A (ja) 2014-06-13 2016-01-28 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP2016111677A (ja) 2014-09-26 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、無線センサ、及び電子機器
KR102433326B1 (ko) 2014-10-10 2022-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로, 처리 유닛, 전자 부품, 및 전자 기기
JP6615565B2 (ja) 2014-10-24 2019-12-04 株式会社半導体エネルギー研究所 半導体装置
US9479147B2 (en) * 2014-11-03 2016-10-25 Arm Limited Synchroniser flip-flop
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
WO2016104253A1 (ja) * 2014-12-25 2016-06-30 シャープ株式会社 半導体装置
CN104536207A (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 一种显示基板及显示装置
WO2017068491A1 (en) 2015-10-23 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9553087B1 (en) 2015-11-02 2017-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US10362114B2 (en) * 2015-12-14 2019-07-23 Afero, Inc. Internet of things (IoT) apparatus and method for coin operated devices
US10177142B2 (en) * 2015-12-25 2019-01-08 Semiconductor Energy Laboratory Co., Ltd. Circuit, logic circuit, processor, electronic component, and electronic device
US10334196B2 (en) 2016-01-25 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI584290B (zh) * 2016-02-04 2017-05-21 新唐科技股份有限公司 非依電性記憶體裝置及其操作方法
JP7007257B2 (ja) 2016-03-18 2022-01-24 株式会社半導体エネルギー研究所 撮像装置、モジュール、および電子機器
WO2017178923A1 (en) 2016-04-15 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US10008502B2 (en) 2016-05-04 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Memory device
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
TWI724231B (zh) 2016-09-09 2021-04-11 日商半導體能源硏究所股份有限公司 記憶體裝置及其工作方法、半導體裝置、電子構件以及電子裝置
JP6645940B2 (ja) * 2016-09-20 2020-02-14 キオクシア株式会社 不揮発性半導体記憶装置
JP6985092B2 (ja) * 2016-10-13 2021-12-22 株式会社半導体エネルギー研究所 デコーダ、受信装置および電子機器
CN113660439A (zh) 2016-12-27 2021-11-16 株式会社半导体能源研究所 摄像装置及电子设备
US10423203B2 (en) * 2016-12-28 2019-09-24 Intel Corporation Flip-flop circuit with low-leakage transistors
US9966128B1 (en) * 2017-03-20 2018-05-08 Globalfoundries Inc. Storage structure with non-volatile storage capability and a method of operating the same
CN107180619B (zh) * 2017-07-26 2021-01-26 京东方科技集团股份有限公司 锁存器及其驱动方法、源极驱动电路及显示装置
TWI640996B (zh) * 2017-12-21 2018-11-11 新唐科技股份有限公司 記憶體電路及其測試方法
CN109996015B (zh) * 2017-12-29 2022-04-08 索尼半导体解决方案公司 电子器件和方法
US20210226063A1 (en) * 2018-08-09 2021-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN112054783A (zh) * 2019-06-06 2020-12-08 中国科学院苏州纳米技术与纳米仿生研究所 触发器及具有扫描端的触发器
CN112802520B (zh) * 2021-01-28 2022-05-06 中国科学院微电子研究所 一种sram存储单元及存储器
US11508755B2 (en) * 2021-02-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked ferroelectric structure
CN116997965A (zh) 2021-03-08 2023-11-03 微芯片技术股份有限公司 选择性交叉耦合反相器以及相关设备、系统和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
CN1351349A (zh) * 2000-10-27 2002-05-29 株式会社东芝 半导体存储器
JP2007194594A (ja) * 2005-12-19 2007-08-02 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
CN101310371A (zh) * 2006-02-15 2008-11-19 日本财团法人高知县产业振兴中心 半导体器件及其制造方法
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス

Family Cites Families (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5711526A (en) 1980-06-25 1982-01-21 Nec Corp Latch circuit
US4510584A (en) * 1982-12-29 1985-04-09 Mostek Corporation MOS Random access memory cell with nonvolatile storage
JPS6025269A (ja) * 1983-07-21 1985-02-08 Hitachi Ltd 半導体記憶素子
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07147530A (ja) 1993-11-24 1995-06-06 Mitsubishi Electric Corp ラッチ回路及びマスタースレーブ型フリップフロップ回路
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
KR0171984B1 (ko) 1995-12-11 1999-03-30 김주용 박막 트랜지스터의 자기 정렬 노광 방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5945726A (en) * 1996-12-16 1999-08-31 Micron Technology, Inc. Lateral bipolar transistor
JPH10239400A (ja) 1997-02-28 1998-09-11 Hitachi Ltd 論理ゲート回路およびスキャン機能付きラッチ回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000077982A (ja) * 1998-08-27 2000-03-14 Kobe Steel Ltd 半導体集積回路
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW461180B (en) * 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP3955409B2 (ja) 1999-03-17 2007-08-08 株式会社ルネサステクノロジ 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002109875A (ja) * 2000-09-29 2002-04-12 Nec Corp 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6492854B1 (en) * 2001-08-30 2002-12-10 Hewlett Packard Company Power efficient and high performance flip-flop
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003044953A1 (fr) 2001-11-19 2003-05-30 Rohm Co., Ltd. Appareil de maintien de donnees et procede de lecture de donnees
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3940014B2 (ja) 2002-03-29 2007-07-04 富士通株式会社 半導体集積回路、無線タグ、および非接触型ｉｃカード
WO2003085741A1 (fr) * 2002-04-10 2003-10-16 Matsushita Electric Industrial Co., Ltd. Bascule bistable non volatile
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
AU2003289062A1 (en) 2002-12-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Non-volatile latch circuit and method for driving same
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100615085B1 (ko) 2004-01-12 2006-08-22 삼성전자주식회사 노드 콘택 구조체들, 이를 채택하는 반도체소자들, 이를채택하는 에스램 셀들 및 이를 제조하는 방법들
US7064973B2 (en) * 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
US6972986B2 (en) 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP2005323295A (ja) * 2004-05-11 2005-11-17 Asahi Kasei Microsystems Kk ラッチ回路及びフリップフロップ回路
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4904671B2 (ja) 2004-06-24 2012-03-28 日本電気株式会社 半導体装置、その製造方法及び電子機器
JP2006050208A (ja) 2004-08-04 2006-02-16 Denso Corp 電源瞬断対応論理回路
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7427776B2 (en) * 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
EP2381476B1 (en) 2004-11-11 2017-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for the manufacture of a semiconductor device
CN100541803C (zh) 2004-11-11 2009-09-16 株式会社半导体能源研究所 半导体器件
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US7915619B2 (en) 2005-12-22 2011-03-29 Showa Denko K.K. Light-emitting diode and method for fabrication thereof
US8212238B2 (en) 2005-12-27 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
ITMI20060011A1 (it) * 2006-01-04 2007-07-05 Leopoldo Matteo Bazzicalupo Dispositivo asciugacapelli
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5084160B2 (ja) * 2006-03-20 2012-11-28 キヤノン株式会社 薄膜トランジスタ及び表示装置
US7405606B2 (en) * 2006-04-03 2008-07-29 Intellectual Ventures Fund 27 Llc D flip-flop
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100763913B1 (ko) 2006-04-27 2007-10-05 삼성전자주식회사 박막 트랜지스터의 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
DE102006036165B3 (de) 2006-08-01 2008-06-26 Nec Europe Ltd. Verfahren zur Etablierung eines geheimen Schlüssels zwischen zwei Knoten in einem Kommunikationsnetzwerk
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4954639B2 (ja) 2006-08-25 2012-06-20 パナソニック株式会社 ラッチ回路及びこれを備えた半導体集積回路
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5030561B2 (ja) * 2006-11-29 2012-09-19 クリナップ株式会社 ミラーキャビネット
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4297159B2 (ja) * 2006-12-08 2009-07-15 ソニー株式会社 フリップフロップおよび半導体集積回路
JP5244327B2 (ja) * 2007-03-05 2013-07-24 出光興産株式会社 スパッタリングターゲット
WO2008072486A1 (ja) 2006-12-13 2008-06-19 Idemitsu Kosan Co., Ltd. スパッタリングターゲット及び酸化物半導体膜
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5508662B2 (ja) * 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JPWO2008136505A1 (ja) 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5522889B2 (ja) * 2007-05-11 2014-06-18 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ−Ｓｎ系酸化物焼結体、及び物理成膜用ターゲット
JP5542297B2 (ja) * 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101415561B1 (ko) 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101344483B1 (ko) 2007-06-27 2013-12-24 삼성전자주식회사 박막 트랜지스터
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2009037115A (ja) * 2007-08-03 2009-02-19 Sony Corp 半導体装置およびその製造方法、並びに表示装置
JP5170706B2 (ja) * 2007-08-31 2013-03-27 国立大学法人東京工業大学 スピン注入磁化反転ｍｔｊを用いた不揮発性ｓｒａｍ／ラッチ回路
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101392276B1 (ko) * 2007-10-31 2014-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5140459B2 (ja) 2008-02-28 2013-02-06 ローム株式会社 不揮発性記憶ゲートおよびその動作方法、および不揮発性記憶ゲート組込み型論理回路およびその動作方法
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
US8085076B2 (en) * 2008-07-03 2011-12-27 Broadcom Corporation Data retention flip flop for low power applications
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102235725B1 (ko) * 2009-10-16 2021-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011048929A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102598246B (zh) 2009-10-29 2016-03-16 株式会社半导体能源研究所 半导体器件
MY166309A (en) * 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
CN104658598B (zh) * 2009-12-11 2017-08-11 株式会社半导体能源研究所 半导体器件、逻辑电路和cpu

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110392A (ja) * 1991-10-16 1993-04-30 Hitachi Ltd 状態保持回路を具備する集積回路
CN1351349A (zh) * 2000-10-27 2002-05-29 株式会社东芝 半导体存储器
JP2007194594A (ja) * 2005-12-19 2007-08-02 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
CN101310371A (zh) * 2006-02-15 2008-11-19 日本财团法人高知县产业振兴中心 半导体器件及其制造方法
JP2009167087A (ja) * 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494251A (zh) * 2017-09-13 2019-03-19 三星电子株式会社 半导体器件
CN109494251B (zh) * 2017-09-13 2023-11-28 三星电子株式会社 半导体器件
CN113972220A (zh) * 2021-09-27 2022-01-25 沈阳工业大学 高集成中央双向肖特基结型单管反相器及其制造方法
CN113972220B (zh) * 2021-09-27 2024-03-15 沈阳工业大学 高集成中央双向肖特基结型单管反相器及其制造方法

Also Published As

Publication number Publication date
JP2021170653A (ja) 2021-10-28
US9350334B2 (en) 2016-05-24
US20150022251A1 (en) 2015-01-22
KR101754704B1 (ko) 2017-07-06
US8410838B2 (en) 2013-04-02
TWI635493B (zh) 2018-09-11
CN102668077B (zh) 2015-05-13
CN102668077A (zh) 2012-09-12
KR20120096514A (ko) 2012-08-30
EP2502272A4 (en) 2014-03-19
US8860485B2 (en) 2014-10-14
US20160226471A1 (en) 2016-08-04
US20130222033A1 (en) 2013-08-29
KR101700154B1 (ko) 2017-01-26
TWI521514B (zh) 2016-02-11
JP2016167820A (ja) 2016-09-15
JP6669816B2 (ja) 2020-03-18
EP2502272B1 (en) 2015-04-15
CN104332177B (zh) 2018-05-08
JP2022176218A (ja) 2022-11-25
TW201508752A (zh) 2015-03-01
EP2887395A1 (en) 2015-06-24
JP2018026575A (ja) 2018-02-15
KR20140145627A (ko) 2014-12-23
EP2887395B1 (en) 2019-05-08
JP6377824B2 (ja) 2018-08-22
KR101823861B1 (ko) 2018-01-31
JP5116901B1 (ja) 2013-01-09
JP2020107895A (ja) 2020-07-09
JP6220413B2 (ja) 2017-10-25
JP2014123966A (ja) 2014-07-03
EP2502272A1 (en) 2012-09-26
JP2011129896A (ja) 2011-06-30
TW201618109A (zh) 2016-05-16
JP5651439B2 (ja) 2015-01-14
WO2011062075A1 (en) 2011-05-26
US20110121878A1 (en) 2011-05-26
JP6907362B2 (ja) 2021-07-21
US10505520B2 (en) 2019-12-10
TW201140592A (en) 2011-11-16
TWI607444B (zh) 2017-12-01
JP2013021700A (ja) 2013-01-31
TW201810279A (zh) 2018-03-16
TWI532046B (zh) 2016-05-01
MY166309A (en) 2018-06-25
JP2019004153A (ja) 2019-01-10
KR20170078845A (ko) 2017-07-07

Similar Documents

Publication Publication Date Title
CN102668077B (zh) 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
CN102598247B (zh) 半导体器件
CN102668377B (zh) 非易失性锁存电路和逻辑电路以及使用它们的半导体器件
CN102714180B (zh) 非易失性锁存电路和逻辑电路以及使用它们的半导体器件
CN102598246B (zh) 半导体器件
CN102598266B (zh) 半导体装置
CN102598249B (zh) 半导体装置
TWI574388B (zh) 半導體裝置
CN102668063B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant