KR102087443B1 - 반도체 장치 및 그 구동 방법 - Google Patents

반도체 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102087443B1
KR102087443B1 KR1020130051102A KR20130051102A KR102087443B1 KR 102087443 B1 KR102087443 B1 KR 102087443B1 KR 1020130051102 A KR1020130051102 A KR 1020130051102A KR 20130051102 A KR20130051102 A KR 20130051102A KR 102087443 B1 KR102087443 B1 KR 102087443B1
Authority
KR
South Korea
Prior art keywords
transistor
data holding
electrically connected
delete delete
memory
Prior art date
Application number
KR1020130051102A
Other languages
English (en)
Other versions
KR20130126494A (ko
Inventor
다츠야 오누키
와타루 우에스기
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20130126494A publication Critical patent/KR20130126494A/ko
Application granted granted Critical
Publication of KR102087443B1 publication Critical patent/KR102087443B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

본 발명은 고속 동작이 가능하고 소비 전력을 저감시킬 수 있는 휘발성 메모리를 갖는 반도체 장치를 제공한다.
예를 들어, 제 1 데이터 유지부 및 제 2 데이터 유지부가 제공된 SRAM과, 제 3 데이터 유지부 및 제 4 데이터 유지부가 제공된 비휘발성 메모리를 갖고, 제 1 데이터 유지부는 트랜지스터를 통하여 제 4 데이터 유지부에 전기적으로 접속되고, 제 2 데이터 유지부는 트랜지스터를 통하여 제 3 데이터 유지부에 전기적으로 접속되고, SRAM가 데이터를 유지하는 기간에는 상기 트랜지스터를 온 상태로 하여, SRAM과 비휘발성 메모리의 양쪽 모두에서 데이터를 유지하고, 전력 공급을 정지하기 전에 상기 트랜지스터를 오프 상태로 하여 데이터를 비휘발화한다.

Description

반도체 장치 및 그 구동 방법{SEMICONDUCTOR DEVICE AND DRIVING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치와 그 구동 방법에 관한 것이다. 본 명세서에서 반도체 장치란, 반도체 소자 자체 또는 반도체 소자를 포함한 것을 말하며 이러한 반도체 소자로서 트랜지스터를 예로 들 수 있다. 따라서, 액정 표시 장치나 기억 장치 등도 반도체 장치의 범주에 포함된다.
휘발성 메모리의 일종으로서 SRAM(Static Random Access Memory)가 널리 알려져 있다. 또한, 예를 들어 특허문헌 1에는 SRAM의 데이터를 외부의 문맥 유지부에 유지시킴으로써 소비 전력을 저감시키고 기동 시간의 단축을 도모할 수 있는 반도체 집적 회로가 개시(開示)되어 있다.
한편, 근년에 들어 반도체 특성을 나타내는 금속 산화물(이하, 산화물 반도체라고 부름)이 주목을 받고 있다. 산화물 반도체는 트랜지스터에 적용될 수 있다(특허문헌 2 및 특허문헌 3 참조).
일본국 특개2007-108402호 공보 일본국 특개2007-123861호 공보 일본국 특개2007-096055호 공보
본 발명의 일 형태는 오프 전류가 작은 트랜지스터에 전기적으로 접속된 데이터 유지부와, 상기 데이터 유지부에 전기적으로 접속된 휘발성 메모리(예를 들어 SRAM)를 갖는 기억 장치(반도체 장치)를 제공하는 것을 과제로 한다.
또한, 본 발명의 일 형태는 상기 기억 장치(반도체 장치)의 구동 방법으로, 상기 기억 장치(반도체 장치)가 갖는 휘발성 메모리(예를 들어 SRAM)를 고속으로 동작시킬 수 있는 구동 방법을 제공하는 것을 과제로 한다. 또한, 본 발명의 일 형태는 상기 기억 장치(반도체 장치)의 구동 방법으로, 전력의 공급이 정지되기 직전에 수행하는 유지 동작시의 소비 전력이 저감된 구동 방법을 제공하는 것을 과제로 한다.
본 발명의 일 형태는 휘발성 메모리의 데이터 유지부가 트랜지스터를 통하여 비휘발성 메모리의 데이터 유지부에 전기적으로 접속된 반도체 장치이다. 이와 같은 반도체 장치를 구동함에 있어서, 휘발성 메모리에 데이터를 기록할 때는 상기 트랜지스터를 오프 상태로 한다. 이로써 휘발성 메모리에 대한 기록 동작을 고속으로 수행할 수 있다. 또한, 휘발성 메모리가 데이터를 유지하는 기간에는 상기 트랜지스터를 온 상태로 하여 휘발성 메모리와 비휘발성 메모리 양쪽 모두에서 데이터를 유지하고, 전력의 공급을 정지하기 전에 상기 트랜지스터를 오프 상태로 하여 데이터를 비휘발화한다. 전력을 공급할지 여부는 소자마다 또는 블록마다 선택한다.
본 발명의 일 형태는 제 1 데이터 유지부 및 제 2 데이터 유지부가 제공된 제 1 메모리와, 제 3 데이터 유지부 및 제 4 데이터 유지부가 제공된 제 2 메모리를 갖고, 상기 제 1 데이터 유지부는 제 1 트랜지스터를 통하여 비트선에 전기적으로 접속되고, 상기 제 2 데이터 유지부는 제 2 트랜지스터를 통하여 반전 비트선에 전기적으로 접속되고, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터에는 제 1 워드선이 전기적으로 접속되고, 상기 제 3 데이터 유지부는 제 3 트랜지스터를 통하여 상기 제 2 데이터 유지부에 전기적으로 접속되고, 상기 제 4 데이터 유지부는 제 4 트랜지스터를 통하여 상기 제 1 데이터 유지부에 전기적으로 접속되고, 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터에는 제 2 워드선이 전기적으로 접속되고, 상기 제 3 데이터 유지부 및 상기 제 4 데이터 유지부는 각각 다른 2개의 커패시터의 한쪽 전극에 전기적으로 접속되고, 상기 2개의 커패시터의 다른 쪽 전극은 저전위 전원선에 전기적으로 접속되어 있는 기억 소자를 갖고, 복수의 상기 기억 소자가 매트릭스 형태로 배치되고, 상기 제 1 메모리로의 전력의 공급이 정지되기 직전에 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터를 오프 상태로 하는 수단을 갖는 것을 특징으로 하는 반도체 장치이다.
본 발명의 일 형태는 상기 반도체 장치의 구동 방법으로, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터를 온 상태로 하는 것과 동시에 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터를 오프 상태로 하고, 상기 제 1 데이터 유지부 및 상기 제 2 데이터 유지부에 상기 비트선 및 상기 반전 비트선으로부터의 데이터를 기억하고, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터를 오프 상태로 하는 것과 동시에 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터를 온 상태로 하고, 상기 제 1 데이터 유지부 및 상기 제 2 데이터 유지부의 데이터를 상기 제 4 데이터 유지부 및 상기 제 3 데이터 유지부에 기억시키는 반도체 장치의 구동 방법이다.
오프 전류가 작은 트랜지스터에 접속된 데이터 유지부와, 상기 데이터 유지부에 접속된 휘발성 메모리를 갖는 기억 장치(반도체 장치)를 실현할 수 있다.
상기 기억 장치(반도체 장치)를 고속으로 동작시킬 수 있다. 또한, 상기 기억 장치(반도체 장치)에서 휘발성 메모리로의 전력의 공급이 정지되기 직전에 수행하는 유지 동작시의 소비 전력을 저감시킬 수 있다.
도 1은 본 발명의 일 형태인 반도체 장치에 대하여 설명하기 위한 블록도.
도 2는 본 발명의 일 형태인 반도체 장치에 대하여 설명하기 위한 회로도.
도 3a 및 도 3b는 본 발명의 일 형태인 반도체 장치에 대하여 설명하기 위한 단면도.
도 4는 본 발명의 일 형태인 반도체 장치에 대하여 설명하기 위한 단면도.
도 5는 본 발명의 일 형태인 반도체 장치에 대하여 설명하기 위한 회로도.
도 6은 본 발명의 일 형태인 반도체 장치에 대하여 설명하기 위한 회로도.
도 7a 내지 도 7f는 전자 기기의 일례를 도시한 도면.
이하에서 본 발명의 실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 아니하며 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있는 것은 당업자이면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 기재된 실시형태의 내용에 한정하여 해석되는 것은 아니다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태인 반도체 장치와 그 구동 방법에 대하여 설명한다.
도 1은 본 발명의 일 형태인 반도체 장치로서 기억 장치(100)를 도시한 것이다. 도 1에 도시된 기억 장치(100)는 기억 소자부(102), 제 1 구동 회로(104), 및 제 2 구동 회로(106)를 갖는다.
기억 소자부(102)에는 복수의 기억 소자(108)가 매트릭스 형태로 배치되어 있다. 도 1에 도시된 예에서는 기억 소자부(102)에 기억 소자(108)가 5행 6열로 배치되어 있다.
제 1 구동 회로(104) 및 제 2 구동 회로(106)는 기억 소자(108)로의 신호 공급을 제어하며 판독시에는 기억 소자(108)로부터의 신호를 취득한다. 예를 들어, 제 1 구동 회로(104)를 워드선 구동 회로로 하고 제 2 구동 회로(106)를 비트선 구동 회로로 한다. 다만, 이에 한정되지 않고 제 1 구동 회로(104)를 비트선 구동 회로로 하고 제 2 구동 회로(106)를 워드선 구동 회로로 하여도 좋다.
또한, 제 1 구동 회로(104) 및 제 2 구동 회로(106)는 각각 배선으로 기억 소자(108)에 전기적으로 접속되어 있다.
기억 소자(108)는 휘발성 메모리와 비휘발성 메모리를 갖는다. 도 2는 기억 소자(108)의 구체적인 회로 구성의 일례를 도시한 것이다. 도 2에 도시된 기억 소자(108)는 제 1 기억 회로(110)와 제 2 기억 회로(112)를 갖는다.
제 1 기억 회로(110)는 제 1 트랜지스터(114), 제 2 트랜지스터(116), 제 3 트랜지스터(118), 제 4 트랜지스터(120), 제 5 트랜지스터(122), 제 6 트랜지스터(124)를 갖는다.
우선, 제 1 기억 회로(110)의 구성에 대하여 설명한다. 제 1 트랜지스터(114)의 소스 및 드레인 중 한쪽은 제 1 단자(130)에 전기적으로 접속되고, 제 1 트랜지스터(114)의 게이트는 제 2 단자(132)에 전기적으로 접속되어 있다. 제 2 트랜지스터(116)의 소스 및 드레인 중 한쪽은 고전위 전원선 Vdd에 전기적으로 접속되고, 제 2 트랜지스터(116)의 소스 및 드레인 중 다른 쪽은 제 1 트랜지스터(114)의 소스 및 드레인 중 다른 쪽과, 제 3 트랜지스터(118)의 소스 및 드레인 중 한쪽과, 제 1 데이터 유지부(140)에 전기적으로 접속되어 있다. 제 3 트랜지스터(118)의 소스 및 드레인 중 다른 쪽은 저전위 전원선 Vss에 전기적으로 접속되어 있다. 제 2 트랜지스터(116)의 게이트와 제 3 트랜지스터(118)의 게이트는 제 2 데이터 유지부(142)에 전기적으로 접속되어 있다.
그리고, 제 4 트랜지스터(120)의 소스 및 드레인 중 한쪽은 제 3 단자(134)에 전기적으로 접속되고, 제 4 트랜지스터(120)의 게이트는 제 4 단자(136)에 전기적으로 접속되어 있다. 제 5 트랜지스터(122)의 소스 및 드레인 중 한쪽은 고전위 전원선 Vdd에 전기적으로 접속되고, 제 5 트랜지스터(122)의 소스 및 드레인 중 다른 쪽은 제 4 트랜지스터(120)의 소스 및 드레인 중 다른 쪽과, 제 6 트랜지스터(124)의 소스 및 드레인 중 한쪽과, 제 2 데이터 유지부(142)에 전기적으로 접속되어 있다. 제 6 트랜지스터(124)의 소스 및 드레인 중 다른 쪽은 저전위 전원선 Vss에 전기적으로 접속되어 있다. 제 5 트랜지스터(122)의 게이트와 제 6 트랜지스터(124)의 게이트는 제 1 데이터 유지부(140)에 전기적으로 접속되어 있다.
제 1 트랜지스터(114), 제 3 트랜지스터(118), 제 4 트랜지스터(120), 및 제 6 트랜지스터(124)는 n채널형 트랜지스터이다.
제 2 트랜지스터(116) 및 제 5 트랜지스터(122)는 p채널형 트랜지스터이다.
제 1 단자(130)는 비트선에 전기적으로 접속되어 있다. 제 2 단자(132)는 제 1 워드선에 전기적으로 접속되어 있다. 제 3 단자(134)는 반전 비트선에 전기적으로 접속되어 있다. 제 4 단자(136)는 제 1 워드선에 전기적으로 접속되어 있다.
상술한 바와 같은 구성을 가짐으로써 제 1 기억 회로(110)는 SRAM를 구성하고 있다. 즉, 제 1 기억 회로(110)는 휘발성 메모리이다. 본 발명의 일 형태인 기억 장치(100)에서는 제 1 기억 회로(110)에 제공된 제 1 데이터 유지부(140) 및 제 2 데이터 유지부(142)가 제 2 기억 회로(112)에 전기적으로 접속되어 있다.
제 2 기억 회로(112)는 제 7 트랜지스터(126)와 제 8 트랜지스터(128)를 갖는다.
다음에, 제 2 기억 회로(112)의 구성에 대하여 설명한다. 제 7 트랜지스터(126)의 소스 및 드레인 중 한쪽은 제 2 데이터 유지부(142)에 전기적으로 접속되고, 제 7 트랜지스터(126)의 소스 및 드레인 중 다른 쪽은 제 1 커패시터(148)의 한쪽 전극에 전기적으로 접속되어 있다. 제 1 커패시터(148)의 다른 쪽 전극에는 저전위 전원선 Vss가 전기적으로 접속되어 있다. 제 8 트랜지스터(128)의 소스 및 드레인 중 한쪽은 제 1 데이터 유지부(140)에 전기적으로 접속되고, 제 8 트랜지스터(128)의 소스 및 드레인 중 다른 쪽은 제 2 커패시터(150)의 한쪽 전극에 전기적으로 접속되어 있다. 제 2 커패시터(150)의 다른 쪽 전극에는 저전위 전원선 Vss가 전기적으로 접속되어 있다. 제 7 트랜지스터(126)의 게이트와 제 8 트랜지스터(128)의 게이트는 제 5 단자(138)에 전기적으로 접속되어 있다.
제 5 단자(138)는 제 2 워드선에 전기적으로 접속되어 있다. 또한, 제 1 워드선과 제 2 워드선은 한쪽의 동작에 따라 다른 쪽의 신호가 제어되는 구성이어도 좋고 각각 독립적으로 제어되는 구성이어도 좋다.
제 7 트랜지스터(126)와 제 8 트랜지스터(128)는 오프 전류가 작은 트랜지스터이다. 또한, 도 2에 예로서 도시된 구성에 있어서 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)를 n채널형 트랜지스터로 하였지만 이에 한정되지 않는다.
제 7 트랜지스터(126)와 제 1 커패시터(148)의 한쪽 전극 사이에는 제 3 데이터 유지부(144)가 형성되어 있다. 제 8 트랜지스터(128)와 제 2 커패시터(150)의 한쪽 전극 사이에는 제 4 데이터 유지부(146)가 형성되어 있다. 제 7 트랜지스터(126)와 제 8 트랜지스터(128)의 오프 전류가 작기 때문에 제 3 데이터 유지부(144) 및 제 4 데이터 유지부(146)의 전하는 장시간에 걸쳐 유지된다. 즉, 제 2 기억 회로(112)는 비휘발성 메모리이다.
제 7 트랜지스터(126)와 제 8 트랜지스터(128)에서는 채널 폭 1μm당 오프 전류가 10aA(1×10-17A) 이하이면 좋다. 오프 전류가 작은 트랜지스터의 채널 폭 1μm당 오프 전류는 1aA(1×10-18A) 이하인 것이 바람직하고, 10zA(1×10-20A) 이하인 것이 더 바람직하고, 1zA(1×10-21A) 이하인 것이 더욱 바람직하고, 100yA(1×10-22A) 이하인 것이 가장 바람직하다.
상술한 바와 같이, 제 1 기억 회로(110)는 휘발성 메모리이고, 제 2 기억 회로(112)는 비휘발성 메모리이고, 제 1 기억 회로(110)의 데이터 유지부인 제 1 데이터 유지부(140) 및 제 2 데이터 유지부(142)는 오프 전류가 작은 트랜지스터를 통하여 제 2 기억 회로(112)의 데이터 유지부인 제 3 데이터 유지부(144) 및 제 4 데이터 유지부(146)에 전기적으로 접속되어 있다. 따라서, 오프 전류가 작은 트랜지스터의 게이트 전위를 제어함으로써 제 1 기억 회로(110)의 데이터를 제 2 기억 회로(112)의 데이터 유지부에도 유지시킬 수 있다.
이와 같이 도 2에 도시된 기억 소자(108)는 휘발성 메모리의 데이터를 비휘발성 메모리에 유지시킬 수 있다.
또한, 제 1 기억 회로(110)는 SRAM를 구성하기 때문에 고속 동작이 요구된다. 한편, 제 2 기억 회로(112)에서는 전력의 공급이 정지된 후에 장기간에 걸쳐 데이터를 유지하는 것이 요구된다. 이와 같은 구성은 제 1 기억 회로(110)를 고속 동작이 가능한 트랜지스터를 사용하여 형성하고, 제 2 기억 회로(112)를 오프 전류가 작은 트랜지스터를 사용하여 형성함으로써 실현할 수 있다. 예를 들어, 제 1 기억 회로(110)를 단결정 실리콘 기판에 형성하고, 제 2 기억 회로(112)를 산화물 반도체를 사용하여 형성하면 좋다. 이와 같은 구성의 일례에 대해서는 실시형태 2에 기재한다. 다만, 본 발명의 일 형태는 상술한 구성에 한정되지 않는다.
본 발명의 일 형태인 기억 장치(100)에 있어서, 제 1 트랜지스터(114) 및 제 4 트랜지스터(120)를 온 상태로 하여 휘발성 메모리인 제 1 기억 회로(110)의 데이터 유지부에 데이터를 기록할 때 제 2 기억 회로(112)에 포함된 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)가 온 상태인 경우, 제 1 기억 회로(110)의 데이터 유지부(제 1 데이터 유지부(140) 및 제 2 데이터 유지부(142))가 소정의 전위를 유지하기 위해서는 제 2 기억 회로(112)에 포함된 제 1 커패시터(148) 및 제 2 커패시터(150)에 전하를 축적할 필요가 있다. 따라서, 제 1 기억 회로(110)의 데이터 유지부에 데이터를 기록할 때 제 7 트랜지스터(126)와 제 8 트랜지스터(128)가 온 상태이면 기억 소자(108)의 고속 동작이 저해된다. 또한, 제 2 기억 회로(112)를 단결정 실리콘 기판에 형성한 경우, 오프 전류를 충분히 작게 하기가 어렵고 제 2 기억 회로(112)에 장기간에 걸쳐 기억 내용을 유지하는 것이 어려워진다.
그래서, 본 발명의 일 형태인 반도체 장치에서는 제 1 기억 회로(110)의 데이터 유지부(휘발성 메모리)에 데이터를 기록할 때 제 1 기억 회로(110)의 데이터 유지부와 제 2 기억 회로(112)의 데이터 유지부 사이에 배치된 트랜지스터(즉, 제 7 트랜지스터(126) 및 제 8 트랜지스터(128))를 오프 상태로 해둔다. 이로써 기억 소자(108)의 고속 동작을 실현한다. 또한, 제 1 기억 회로(110)의 데이터 유지부에 데이터를 기록하지 않을 때, 및 데이터 유지부로부터 데이터를 판독하지 않을 때(즉, 제 1 트랜지스터(114) 및 제 4 트랜지스터(120)가 오프 상태일 때)에는 제 1 기억 회로(110)의 데이터 유지부와 제 2 기억 회로(112)의 데이터 유지부 사이에 배치된 트랜지스터를 온 상태로 한다.
기억 소자(108)의 휘발성 메모리에 데이터를 기록할 때의 구체적인 동작을 이하에 기재한다. 우선, 온 상태인 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)를 오프 상태로 한다. 다음에, 제 1 트랜지스터(114) 및 제 4 트랜지스터(120)를 온 상태로 하여 제 1 기억 회로(110)의 데이터 유지부(제 1 데이터 유지부(140) 및 제 2 데이터 유지부(142))에 소정의 전위를 공급한 후, 제 1 트랜지스터(114) 및 제 4 트랜지스터(120)를 오프 상태로 한다. 그 후, 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)를 온 상태로 한다. 이로써 제 2 기억 회로(112)의 데이터 유지부에는 제 1 기억 회로(110)의 데이터 유지부에 유지된 데이터에 대응하는 데이터가 유지된다.
또한, 상술한 바와 같이, 기억 장치(100)의 고속 동작에는, 적어도 제 1 기억 회로(110)의 데이터 유지부에 데이터를 기록하기 위하여 제 1 트랜지스터(114) 및 제 4 트랜지스터(120)를 온 상태로 할 때 제 2 기억 회로(112)에 포함된 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)를 오프 상태로 할 필요가 있다. 다만, 제 1 기억 회로(110)의 데이터 유지부로부터 데이터를 판독하기 위하여 제 1 트랜지스터(114) 및 제 4 트랜지스터(120)를 온 상태로 할 때는 제 2 기억 회로(112)에 포함된 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)는 오프 상태로 하여도 좋고 온 상태로 하여도 좋다.
또한, 제 1 트랜지스터(114) 및 제 4 트랜지스터(120)가 오프 상태인 기간(데이터의 유지 기간)에는 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)를 온 상태로 하여 제 1 기억 회로(110) 및 제 2 기억 회로(112) 양쪽 모두에 데이터를 유지시킨다.
또한, 기억 소자(108)로의 전력의 공급을 정지하는 경우에는 기억 소자(108)로의 전력의 공급이 정지되기 직전에 제 1 기억 회로(110)의 데이터 유지부와 제 2 기억 회로(112)의 데이터 유지부 사이에 배치된 트랜지스터(즉, 제 7 트랜지스터(126) 및 제 8 트랜지스터(128))를 오프 상태로 하여 제 2 기억 회로(112)에 유지된 데이터를 비휘발화한다. 휘발성 메모리로의 전력의 공급이 정지되기 직전에 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)를 오프 상태로 하는 수단은 제 1 구동 회로(104) 및 제 2 구동 회로(106)에 탑재되어도 좋고 이들 구동 회로를 제어하는 다른 제어 회로에 제공되어도 좋다.
또한, 여기서 제 1 기억 회로(110)의 데이터 유지부와 제 2 기억 회로(112)의 데이터 유지부 사이에 배치된 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)를 온 상태 또는 오프 상태로 할지 여부는 기억 소자마다 결정되어도 좋고 기억 소자부(102)를 몇 개로 구분한 블록마다 결정되어도 좋다.
본 발명의 일 형태인 기억 장치(100)에서는 제 1 기억 회로(110)에 데이터를 기록할 때 제 1 기억 회로(110)의 데이터 유지부와 제 2 기억 회로(112)의 데이터 유지부 사이에 배치된 트랜지스터를 오프 상태로 하기 때문에 제 2 기억 회로(112)에 포함된 제 1 커패시터(148) 및 제 2 커패시터(150)에 전하를 축적함이 없이 제 1 기억 회로(110)에 데이터를 기록할 수 있게 되므로 기억 소자(108)를 고속으로 동작시킬 수 있다.
또한, 본 발명의 일 형태인 기억 장치(100)에서는, 기억 장치(100)로의 전력의 공급을 정지(기억 장치(100)의 전원을 차단)하기 전에 기억 장치(100)에 포함된 모든 기억 소자(108)에서 제 1 기억 회로(110)의 데이터 유지부와 제 2 기억 회로(112)의 데이터 유지부 사이에 배치된 트랜지스터를 오프 상태로 하여 데이터를 비휘발화한다. 여기서, 마지막에 데이터를 재기록한 기억 소자(108)에 관해서는 휘발성 메모리에 기록한 데이터를 비휘발성 메모리에도 유지시키기 위한 시간을 고려하여, 제 1 기억 회로(110)의 데이터 유지부와 제 2 기억 회로(112)의 데이터 유지부 사이에 배치된 트랜지스터를 오프 상태로 하는 타이밍을 나머지 기억 소자(108)보다 나중으로 하는 것이 바람직하다. 바꿔 말하면, 기억 장치(100)의 전원이 차단되기 직전에는 마지막에 데이터를 재기록한 기억 소자(108)에 포함된 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)만을 온 상태로 하고 나머지 기억 소자(108)에 포함된 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)를 오프 상태로 하는 것이 바람직하다. 또한, 이 때 마지막에 데이터를 재기록한 기억 소자(108)의 어드레스를 외부 메모리에 기억시켜 두면 나머지 기억 소자(108)로 공급되는 전력을 먼저 정지할 수 있게 되어 바람직하다.
다만, 본 발명의 일 형태인 반도체 장치의 구동 방법은 상술한 설명에 한정되는 것은 아니다.
상술한 바와 같이 하여 기억 장치(100)를 고속으로 동작시킬 수 있다. 또한, 데이터의 유지를 일부의 기억 소자에서만 수행하기 때문에 소비 전력을 억제할 수 있다.
또한, 본 실시형태에서는 휘발성 메모리로서 SRAM를 사용하였지만 이에 한정되지 않고 다른 휘발성 메모리를 사용하여도 좋다.
본 실시형태에 기재된 구성, 방법 등은 다른 실시형태에 기재된 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 2)
본 실시형태에서는 상술한 기억 장치(100)에 적용될 수 있는 기억 소자의 도 2와는 다른 회로 구성의 예에 대하여 도면을 참조하여 설명한다. 다만, 본 실시형태는 많은 부분이 실시형태 1과 공통되는 구성을 가지므로 실시형태 1과 동일한 부분 또는 같은 기능을 갖는 부분에 대한 반복 설명은 생략한다.
도 5는 기억 장치(100)에 적용될 수 있는 기억 소자(182)의 구성예이다. 도 5에 도시된 기억 소자(182)는 제 1 기억 회로(110)와 제 2 기억 회로(180)를 갖는다.
도 5에 도시된 기억 소자(182)에 있어서 제 1 기억 회로(110)는 도 2에 도시된 기억 소자(108)의 제 1 기억 회로(110)와 같은 구성을 가질 수 있다.
제 2 기억 회로(180)는 도 2에 도시된 제 7 트랜지스터(126)와 제 8 트랜지스터(128)에 더하여 제 9 트랜지스터(160), 제 10 트랜지스터(162), 제 11 트랜지스터(164), 제 12 트랜지스터(166)를 갖는다.
제 2 기억 회로(180)의 구성에 대하여 설명한다. 제 7 트랜지스터(126)의 소스 및 드레인 중 한쪽은 제 2 데이터 유지부(142)에 전기적으로 접속되고, 제 7 트랜지스터(126)의 소스 및 드레인 중 다른 쪽은 제 9 트랜지스터(160)의 게이트와 제 1 커패시터(148)의 한쪽 전극에 전기적으로 접속되어 있다. 제 1 커패시터(148)의 다른 쪽 전극은 제 9 트랜지스터(160)의 소스 및 드레인 중 한쪽과 저전위 전원선 Vss에 전기적으로 접속되어 있다. 제 9 트랜지스터(160)의 소스 및 드레인 중 다른 쪽은 제 10 트랜지스터(162)의 소스 및 드레인 중 한쪽에 전기적으로 접속되어 있다. 제 10 트랜지스터(162)의 게이트는 제 8 단자(172)에 전기적으로 접속되고, 제 10 트랜지스터(162)의 소스 및 드레인 중 다른 쪽은 제 6 단자(168)에 전기적으로 접속되어 있다.
또한, 제 8 트랜지스터(128)의 소스 및 드레인 중 한쪽은 제 1 데이터 유지부(140)에 전기적으로 접속되고, 제 8 트랜지스터(128)의 소스 및 드레인 중 다른 쪽은 제 11 트랜지스터(164)의 게이트와 제 2 커패시터(150)의 한쪽 전극에 전기적으로 접속되어 있다. 제 7 트랜지스터(126)의 게이트와 제 8 트랜지스터(128)의 게이트는 제 5 단자(138)에 전기적으로 접속되어 있다. 제 2 커패시터(150)의 다른 쪽 전극은 제 11 트랜지스터(164)의 소스 및 드레인 중 한쪽과 저전위 전원선 Vss에 전기적으로 접속되어 있다. 제 11 트랜지스터(164)의 소스 및 드레인 중 다른 쪽은 제 12 트랜지스터(166)의 소스 및 드레인 중 한쪽에 전기적으로 접속되어 있다. 제 12 트랜지스터(166)의 게이트는 제 9 단자(174)에 전기적으로 접속되고, 제 12 트랜지스터(166)의 소스 및 드레인 중 다른 쪽은 제 7 단자(170)에 전기적으로 접속되어 있다.
제 1 기억 회로(110)의 제 2 단자(132) 및 제 4 단자(136)는 각각 제 1 워드선에 전기적으로 접속되어 있다. 제 2 기억 회로(180)의 제 5 단자(138)는 제 2 워드선에 전기적으로 접속되어 있다. 제 8 단자(172) 및 제 9 단자(174)는 각각 제 3 워드선에 전기적으로 접속되어 있다. 제 1 워드선, 제 2 워드선, 및 제 3 워드선은 각각 이들 중 하나의 동작에 따라 다른 하나의 신호가 제어되는 구성이어도 좋고 각각 독립적으로 제어되는 구성이어도 좋다. 또한, 제 1 워드선과 제 3 워드선을 공통의 워드선으로 하여도 좋다.
또한, 도 5에 도시된 제 1 기억 회로(110)의 제 1 단자(130)는 제 1 비트선에 전기적으로 접속되고 제 3 단자(134)는 제 1 반전 비트선에 전기적으로 접속되어 있다. 그리고, 제 6 단자(168)는 제 2 비트선에 전기적으로 접속되고 제 7 단자(170)는 제 2 반전 비트선에 전기적으로 접속되어 있다. 또한, 제 1 비트선과 제 2 비트선을 공통의 비트선으로 하여도 좋고 제 1 반전 비트선과 제 2 반전 비트선을 공통의 비트선으로 하여도 좋다.
제 7 트랜지스터(126)와 제 8 트랜지스터(128)는 오프 전류가 작은 트랜지스터이다.
제 9 트랜지스터(160) 및 제 10 트랜지스터(162)는 제 3 데이터 유지부(144)에 유지된 데이터의 판독 회로로서 기능한다. 또한, 제 11 트랜지스터(164) 및 제 12 트랜지스터(166)는 제 4 데이터 유지부(146)에 유지된 데이터의 판독 회로로서 기능한다. 따라서, 제 9 트랜지스터(160), 제 10 트랜지스터(162), 제 11 트랜지스터(164), 및 제 12 트랜지스터(166)로서는 고속 동작이 가능한 트랜지스터를 적용하는 것이 바람직하다.
예를 들어, 제 9 트랜지스터(160) 내지 제 12 트랜지스터(166)를 제 1 기억 회로(110)에 포함된 트랜지스터와 동일한 반도체 재료를 사용하여 형성하고, 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)를 산화물 반도체를 사용하여 형성하는 것이 바람직하다. 이 경우, 제 9 트랜지스터(160) 내지 제 12 트랜지스터(166)는 제 1 기억 회로(110)와 동일한 공정으로 제작되는 것이 바람직하다. 예를 들어, 단결정 실리콘 기판에 제 1 기억 회로(110)와, 제 9 트랜지스터(160) 내지 제 12 트랜지스터(166)를 형성하면 좋다.
또한, 도 5에서는 제 2 기억 회로(180)에 포함된 트랜지스터(제 7 트랜지스터(126) 내지 제 12 트랜지스터(166))가 모두 n채널형 트랜지스터인 경우를 예로서 도시하였지만 이에 한정되지 않는다.
제 2 기억 회로(180)에 유지된 데이터의 판독 동작에 대하여 설명한다. 여기서는 제 3 데이터 유지부(144)에 유지된 데이터를 판독하는 경우를 예로 들어 설명한다. 다만, 제 4 데이터 유지부(146)에 유지된 데이터도 마찬가지로 판독할 수 있다. 또한, 제 3 데이터 유지부(144)에 유지된 데이터의 판독과 제 4 데이터 유지부(146)에 유지된 데이터의 판독은 동시에 수행될 수 있다.
우선, 제 6 단자(168)에 프리 차지 전위를 공급하여 프리 차지를 수행한다. 프리 차지 전위는 저전위 전원선 Vss의 전위보다 큰 전위로 한다. 예를 들어, 고전위 전원선 Vdd의 전위로 하면 좋다.
제 6 단자(168)로의 프리 차지 전위의 공급을 정지한 후, 제 10 트랜지스터(162)를 온 상태로 한다. 여기서, 제 3 데이터 유지부(144)에 유지된 데이터가 고전위(High 또는 H)인 경우에는 제 9 트랜지스터(160)와 제 10 트랜지스터(162)가 둘 다 온 상태가 되므로 제 6 단자(168)에 프리 차지된 전위는 저하되어 저전위 전원선 Vss의 전위가 된다. 한편, 제 3 데이터 유지부(144)에 유지된 데이터가 저전위(Low 또는 L)인 경우에는 제 9 트랜지스터(160)가 오프 상태이기 때문에 제 10 트랜지스터(162)를 온 상태로 한 후에도 제 6 단자(168)의 전위는 프리 차지 전위로 유지된다. 따라서, 제 6 단자(168)의 전위에 따라 제 3 데이터 유지부(144)에 유지된 데이터를 판별할 수 있다.
도 2에 도시된 기억 소자(108)와 같이 제 2 기억 회로(112)에 판독 회로를 제공하지 않는 구성으로 하는 경우에는 제 2 기억 회로(112)에 유지된 데이터를 제 1 기억 회로(110)를 통하여 판독할 필요가 있다. 기억 소자(108)로의 전력 공급을 다시 시작하여 데이터를 판독하는 경우에는 예를 들어, 우선 제 1 트랜지스터(114) 및 제 4 트랜지스터(120)를 오프 상태로 한 채 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)를 온 상태로 하여 제 2 기억 회로(112)에 유지된 데이터를 제 1 기억 회로(110)로 복귀시킨다. 데이터 복귀 후에는 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)를 다시 오프 상태로 하여도 좋고 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)를 온 상태로 유지하여도 좋다. 그 후, 제 1 기억 회로(110)의 고전위 전원선 Vdd 및 저전위 전원선 Vss에 전력을 공급하고, 또 제 1 트랜지스터(114) 및 제 4 트랜지스터(120)를 온 상태로 함으로써 제 2 기억 회로(112)에 유지된 데이터에 따른 전위를 제 1 단자(130) 및 제 3 단자(134)로부터 판독할 수 있다.
도 5에 도시된 구성에서는 제 2 기억 회로(180)에 판독 회로로서 기능하는 제 9 트랜지스터(160) 내지 제 12 트랜지스터(166)를 제공함으로써 제 2 기억 회로(180)에 유지된 데이터를 직접 판독할 수 있게 되므로 제 2 기억 회로(180)에 유지된 데이터를 더 고속으로 판독할 수 있다.
또한, 제 2 기억 회로(180)에 유지된 데이터를 판독 회로에 의하여 직접 판독할 수 있기 때문에 제 2 기억 회로(180)에 유지된 데이터를 제 1 기억 회로(110)로 복귀시키지 않은 상태(제 2 기억 회로(180)가 데이터를 유지한 상태)에서 제 1 기억 회로(110)에 새로운 데이터를 기록하는 것도 가능하다. 즉, 휘발성 메모리와 비휘발성 메모리가 각각 다른 데이터를 유지할 수 있어, 1셀당 비트수를 2비트로 증가시킬 수 있다.
또한, 도 5에서는 제 3 데이터 유지부(144)에 유지된 데이터를 판독하기 위한 제 9 트랜지스터 및 제 10 트랜지스터로 구성된 판독 회로와, 제 4 데이터 유지부(146)에 유지된 데이터를 판독하기 위한 제 11 트랜지스터 및 제 12 트랜지스터로 구성된 판독 회로의 2개의 판독 회로를 제공하는 경우를 도시한 것이지만, 본 발명의 일 형태는 이에 한정되지 않는다. 도 5에 도시된 구성에서는 제 3 데이터 유지부(144)와 제 4 데이터 유지부(146)에는 서로 반전된 데이터가 유지되기 때문에 판독 회로를 이들 중 하나의 데이터 유지부에만 제공하여도 좋다. 다만, 제 3 데이터 유지부(144)와 제 4 데이터 유지부(146)에 유지된 데이터를 높은 신뢰성으로 판독하기 위해서는 각 데이터 유지부에 판독 회로가 제공되는 것이 바람직하다.
도 6은 도 5에 도시된 기억 소자(182)의 변형예를 도시한 것이다. 도 6에 도시된 기억 소자(186)는 제 1 기억 회로(110)와 제 2 기억 회로(184)를 갖는다.
도 6에 도시된 제 2 기억 회로(184)에서 제 7 트랜지스터(126)의 게이트는 제 10 단자(176)에 전기적으로 접속되고, 제 8 트랜지스터(128)의 게이트는 제 11 단자(178)에 전기적으로 접속되어 있다. 제 10 단자(176) 및 제 11 단자(178)는 각각 제 2 워드선에 전기적으로 접속되어 있다. 이 외의 구성은 도 5와 마찬가지이므로 자세한 설명을 생략한다.
도 6에 도시된 기억 소자(186)에서는 제 7 트랜지스터(126)의 게이트와 제 8 트랜지스터(128)의 게이트가 각각 다른 단자에 전기적으로 접속되기 때문에 각 트랜지스터를 독립적으로 동작시킬 수 있다. 따라서, 제 3 데이터 유지부(144)와 제 4 데이터 유지부(146)에 유지되는 데이터는 서로 반전된 데이터일 필요는 없다. 따라서, 도 6에 도시된 구성으로 함으로써 1셀당 비트수를 증가시킬 수 있게 된다.
본 실시형태에 기재된 구성, 방법 등은 다른 실시형태에 기재된 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태인 반도체 장치의 구조의 일례에 대하여 설명한다.
우선, 본 발명의 일 형태인 반도체 장치에 적용될 수 있는 오프 전류가 작은 트랜지스터의 구조의 일례에 대하여 도 3a 및 도 3b에 도시된 단면 모식도를 참조하여 설명한다. 또한, 도 3a 및 도 3b에 도시된 각 구성 요소는 실제 척도와는 다른 경우가 있다.
도 3a에 도시된 트랜지스터는 반도체층(204), 절연층(210), 도전층(212), 절연층(214a) 및 절연층(214b), 절연층(216), 도전층(218a) 및 도전층(218b), 절연층(220)을 갖는다.
반도체층(204)은 절연층(202)을 개재(介在)하여 소자 피(被)형성층(200) 위에 제공되어 있다. 또한, 이에 한정되지 않고 소자 피형성층(200) 위에 반도체층(204)이 직접 제공되어 있어도 좋다.
반도체층(204)은 도펀트가 첨가된 영역(206a) 및 영역(206b)을 갖고 영역(206a)과 영역(206b) 사이에 채널 형성 영역(208)을 갖는다.
절연층(210)은 반도체층(204)의 일부 위에 제공되어 있다.
도전층(212)은 절연층(210)을 개재하여 반도체층(204)에 중첩하여 제공되어 있다.
절연층(214a) 및 절연층(214b)은 도전층(212) 측면에 접하여 제공된 사이드 월 절연층이다.
절연층(216)은 도전층(212) 위에 제공되어 있다.
도전층(218a)은 영역(206a)에 접하여 제공되고 도전층(218b)은 영역(206b)에 접하여 제공되어 있다. 도전층(218a)은 절연층(214a) 측면에도 접하여 제공되어 있다. 도전층(218b)은 절연층(214b) 측면에도 접하여 제공되어 있다.
절연층(220)은 도전층(218a) 및 도전층(218b) 위에 제공되어 있다.
도전층(218a) 및 도전층(218b)과 절연층(220)은 예를 들어, CMP(Chemical Mechanical Polishing) 처리나 에칭 처리를 수행함으로써 형성된다.
또한, 도 3b에 도시된 트랜지스터는 도전층(252), 절연층(254), 절연층(256), 반도체층(258), 도전층(260a) 및 도전층(260b), 도전층(262a) 및 도전층(262b), 절연층(264)을 갖는다.
도전층(252)은 소자 피형성층(250) 위에 제공되어 있다.
절연층(254)은 소자 피형성층(250) 위에 제공되어 있다. 도전층(252) 및 절연층(254)의 표면은 평탄한 것이 바람직하다.
도전층(252) 및 절연층(254)은 예를 들어, CMP 처리나 에칭 처리를 수행함으로써 형성된다.
절연층(256)은 도전층(252) 및 절연층(254) 위에 제공되어 있다.
반도체층(258)은 절연층(256)을 개재하여 도전층(252)에 중첩하여 제공되어 있다.
도전층(260a) 및 도전층(260b)은 반도체층(258)에 접하여 제공되어 있다. 이 때 트랜지스터의 채널 길이에 상당하는 도전층(260a)과 도전층(260b)의 간격은 50nm 미만인 것이 바람직하다. 예를 들어, 전자 빔으로 노광하여 형성된 레지스트마스크를 이용하여 도전막의 일부를 에칭함으로써 도전층(260a)과 도전층(260b)의 간격을 50nm 미만으로 할 수 있다. 또한, 도전층(260a)과 도전층(260b)의 간격은 도 3b에 도시된 바와 같이 도전층(262a)과 도전층(262b)의 간격보다 짧은 것이 바람직하다.
도전층(262a)은 도전층(260a)의 일부 위에 접하여 제공되고, 도전층(262b)은 도전층(260b)의 일부 위에 접하여 제공되어 있다. 또한, 도전층(262a) 및 도전층(262b)의 단위 면적당 전기 저항은 도전층(260a) 및 도전층(260b)의 단위 면적당 전기 저항보다 낮은 것이 바람직하다.
절연층(264)은 반도체층(258) 위를 덮어 제공되어 있다.
다음에, 도 3a 및 도 3b에 도시된 각 구성 요소에 대하여 설명한다. 다만, 이들 구성 요소는 단층 구조이어도 좋고 복수의 층이 적층된 구조이어도 좋다.
절연층(202)은 하지층이다. 절연층(202)은 예를 들어, 산화 갈륨, 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화 질화 알루미늄, 질화 산화 알루미늄, 또는 산화 하프늄 등의 재료로 형성하면 좋다.
절연층(254)은 절연층(202)과 같은 재료로 형성하면 좋다.
반도체층(204) 및 반도체층(258)은 트랜지스터의 채널이 형성되는 층(채널 형성층)이다. 여기서, 도 3a에 도시된 반도체층(204) 및 도 3b에 도시된 반도체층(258)에 대하여 설명한다.
반도체층(204) 및 반도체층(258)으로서는 예를 들어, 산화물 반도체층을 사용할 수 있다.
산화물 반도체로서는 예를 들어, 인듐 및 갈륨 중 한쪽 또는 양쪽 모두와 아연을 포함한 금속 산화물, 또는 상기 금속 산화물에 포함되는 갈륨의 일부 또는 전부 대신에 다른 금속 원소를 포함한 금속 산화물 등을 들 수 있다.
상기 금속 산화물로서는 예를 들어, In계 금속 산화물, Zn계 금속 산화물, In-Zn계 금속 산화물, 또는 In-Ga-Zn계 금속 산화물 등을 사용할 수 있다. 또한, 상기 In-Ga-Zn계 금속 산화물에 포함되는 갈륨의 일부 또는 전부 대신에 다른 금속 원소를 포함한 금속 산화물을 사용하여도 좋다.
상기 다른 금속 원소로서는 예를 들어, 티타늄, 지르코늄, 하프늄, 게르마늄, 주석, 란탄, 세륨, 프라세오디뮴, 네오디뮴, 사마륨, 유로퓸, 가돌리늄, 테르븀, 디스프로슘, 홀뮴, 에르븀, 툴륨, 이테르븀, 및 루테튬 중 하나 또는 복수의 원소를 사용하면 좋다. 이들 금속 원소는 스테빌라이저로서의 기능을 갖는다. 또한, 이들 금속 원소의 첨가량은 금속 산화물이 반도체로서 기능할 수 있는 양으로 한다.
예를 들어, 상기 In-Ga-Zn계 금속 산화물에 포함되는 갈륨 전부를 대신하여 주석을 사용하면 In-Sn-Zn계 금속 산화물이 되고, 상기 In-Ga-Zn계 금속 산화물에 포함되는 갈륨의 일부를 대신하여 티타늄을 사용하면 In-Ti-Ga-Zn계 금속 산화물이 된다.
이하에서는 산화물 반도체층의 구조에 대하여 설명한다.
산화물 반도체층은 단결정 산화물 반도체층과 비단결정 산화물 반도체층으로 대별된다. 비단결정 산화물 반도체층이란, 비정질 산화물 반도체층, 미결정 산화물 반도체층, 다결정 산화물 반도체층, CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)막 등을 말한다.
비정질 산화물 반도체층은 막 내의 원자 배열이 불규칙하고, 결정 성분을 갖지 않는 산화물 반도체층이다. 미소 영역에도 결정부를 갖지 않고 막 전체가 완전한 비정질 구조인 산화물 반도체층이 전형이다.
미결정 산화물 반도체층은 예를 들어, 크기가 1nm 이상 10nm 미만인 미결정(나노 결정이라고도 함)을 포함한다. 따라서, 미결정 산화물 반도체층은 비정질 산화물 반도체층보다 원자 배열의 규칙성이 높다. 그러므로, 미결정 산화물 반도체층은 비정질 산화물 반도체층보다 결함 준위 밀도가 낮은 특징을 갖는다.
CAAC-OS막은 복수의 결정부를 갖는 산화물 반도체층의 하나이며 결정부의 대부분은 하나의 변이 100nm 미만인 입방체 내에 들어가는 크기이다. 따라서, CAAC-OS막에 포함되는 결정부는 하나의 변이 10nm 미만, 5nm 미만, 또는 3nm 미만인 입방체 내에 들어가는 크기인 경우가 있다. CAAC-OS막은 미결정 산화물 반도체층보다 결함 준위 밀도가 낮은 특징을 갖는다. 이하에서 CAAC-OS막에 대하여 자세히 설명한다.
CAAC-OS막을 투과형 전자 현미경(TEM: Transmission Electron Microscope)으로 관찰한 경우 결정부들끼리의 명확한 경계, 즉 결정 입계(그레인 바운더리라고도 함)는 확인되지 않는다. 그러므로, CAAC-OS막에서는 결정 입계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다.
CAAC-OS막을 시료 면에 대략 평행한 방향으로부터 TEM으로 관찰(단면 TEM 관찰)하면 결정부에서 금속 원자가 층상으로 배열되어 있는 것을 확인할 수 있다. 금속 원자의 각 층은 CAAC-OS막이 형성되는 면(피형성면이라고도 함) 또는 CAAC-OS막 상면의 요철이 반영된 형상을 갖고 CAAC-OS막의 피형성면 또는 상면에 평행하게 배열된다.
또한, 본 명세서에 있어서, '평행'이란, 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서, -5° 이상 5° 이하의 경우도 그 범주에 포함된다. 또한, '수직'이란, 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서, 85° 이상 95° 이하의 경우도 그 범주에 포함된다.
한편, CAAC-OS막을 시료면에 대략 수직인 방향으로부터 TEM으로 관찰(평면 TEM 관찰)하면 결정부에서 금속 원자가 삼각형 또는 육각형으로 배열되어 있는 것을 확인할 수 있다. 그러나, 다른 결정부들간에서 금속 원자의 배열에 규칙성은 없다.
단면 TEM 관찰과 평면 TEM 관찰로부터 CAAC-OS막의 결정부가 배향성을 가짐을 알 수 있다.
CAAC-OS막을 X선 회절(XRD: X-Ray Diffraction) 장치를 사용하여 구조 해석하면 예를 들어, InGaZnO4의 결정을 갖는 CAAC-OS막을 out-of-plane법에 의하여 해석한 경우에 회절각(2θ)이 31° 근방일 때 피크가 나타날 수 있다. 이 피크는 InGaZnO4의 결정의 (009)면에 귀속되기 때문에 CAAC-OS막의 결정이 c축 배향성을 갖고 c축이 피형성면 또는 상면에 대략 수직인 방향으로 배향되는 것을 확인할 수 있다.
한편, CAAC-OS막을 c축에 대략 수직인 방향으로부터 X선을 입사시키는 in-plane법에 의하여 해석하면 2θ가 56° 근방일 때 피크가 나타날 수 있다. 이 피크는 InGaZnO4의 결정의 (110)면에 귀속된다. InGaZnO4의 단결정 산화물 반도체층의 경우, 2θ를 56° 근방에 고정시키고 시료 면의 법선 벡터를 축(φ축)으로 하여 시료를 회전시키면서 분석(φ 스캔)하면 (110)면과 등가인 결정면에 귀속되는 피크가 6개 관찰된다. 이에 반하여 CAAC-OS막의 경우, 2θ를 56° 근방에 고정시켜 φ 스캔한 경우에도 명료한 피크가 나타나지 않는다.
상술한 것으로부터 CAAC-OS막에 있어서 다른 결정부들간에서는 a축 및 b축의 배향이 불규칙하지만 c축 배향성을 갖고 또 c축이 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향되는 것을 알 수 있다. 따라서, 상술한 단면 TEM 관찰로 확인된 층상으로 배열된 금속 원자의 각 층은 결정의 ab면에 평행한 면이다.
또한, 결정부는 CAAC-OS막을 성막하였을 때, 또는 가열 처리 등의 결정화 처리를 수행하였을 때 형성된다. 상술한 바와 같이 결정의 c축은 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 평행한 방향으로 배향된다. 따라서, 예를 들어 CAAC-OS막의 형상을 에칭 등에 의하여 변화시켰을 때 결정의 c축이 CAAC-OS막의 피형성면 또는 상면의 법선 벡터에 평행하게 되지 않는 경우도 있다.
또한, CAAC-OS막 내의 결정화도는 균일하지 않아도 좋다. 예를 들어, CAAC-OS막의 결정부가 CAAC-OS막의 상면 근방에서부터 결정을 성장시킴으로써 형성되는 경우, 상면 근방의 영역은 피형성면 근방의 영역보다 결정화도가 높게 될 수 있다. 또한, CAAC-OS막에 불순물을 첨가하는 경우에는 불순물이 첨가된 영역의 결정화도가 변화되어 부분적으로 결정화도가 다른 영역이 형성될 수도 있다.
또한, InGaZnO4의 결정을 갖는 CAAC-OS막의 out-of-plane법에 의한 해석에서는 31° 근방에 나타나는 2θ의 피크 외에 36° 근방에도 2θ의 피크가 나타날 수 있다. 36° 근방의 2θ의 피크는 ZnGa2O4의 결정의 (311)면에 귀속되기 때문에 이것은 InGaZnO4의 결정을 갖는 CAAC-OS막 내의 일부에 ZnGa2O4의 결정이 포함되어 있는 것을 의미한다. CAAC-OS막은 31° 근방에 2θ의 피크가 나타나고 36° 근방에 2θ의 피크가 나타나지 않는 것이 바람직하다.
또한, 본 명세서에 있어서, 삼방정 또는 능면체정은 육방정계에 포함된다.
CAAC-OS막이 사용된 트랜지스터는 가시광이나 자외광의 조사로 인한 전기 특성의 변동이 작다. 따라서, 상기 트랜지스터는 신뢰성이 높다.
또한, 산화물 반도체층은 예를 들어, 비정질 산화물 반도체층, 미결정 산화물 반도체층, CAAC-OS막 중 2종류 이상을 갖는 적층막이어도 좋다.
불순물 농도가 낮고 결함 준위 밀도가 낮은(산소 결손이 적은) 일을 고순도 진성 또는 실질적인 고순도 진성이라고 부른다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체는 캐리어 발생원이 적어 캐리어 밀도를 낮게 할 수 있는 경우가 있다. 따라서, 상기 산화물 반도체가 채널 형성 영역에 사용된 트랜지스터는 문턱 전압이 음이 되는 전기 특성(노멀리 온이라고도 함)을 갖게 되기 어려운 경우가 있다. 또한, 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체는 결함 준위 밀도가 낮기 때문에 트랩 준위 밀도도 낮게 되는 경우가 있다. 따라서, 상기 산화물 반도체가 채널 형성 영역에 사용된 트랜지스터는 전기 특성의 변동이 작고 신뢰성이 높은 트랜지스터가 될 수 있다. 또한, 산화물 반도체의 트랩 준위에 포획된 전하는 소실될 때까지 걸리는 시간이 길어 마치 고정 전하처럼 행동하는 경우가 있다. 그러므로, 트랩 준위 밀도가 높은 산화물 반도체가 채널 형성 영역에 사용된 트랜지스터는 전기 특성이 불안정하게 되는 경우가 있다.
또한, 반도체층(204) 및 반도체층(258)으로서 산화물 반도체층을 사용하는 경우, 탈수화·탈수소화를 수행하여 산화물 반도체층 내의 수소, 물, 수산기, 또는 수소화물(수소 화합물이라고도 함) 등 불순물을 제거하고， 또 산화물 반도체층에 산소를 공급하면 산화물 반도체층을 고순도화시킬 수 있어 바람직하다. 예를 들어, 산화물 반도체층과 접하는 층으로서 산소를 포함한 층을 형성하고 가열 처리를 수행함으로써 산화물 반도체층을 고순도화시킬 수 있다.
또한, 성막 직후의 산화물 반도체층은 화학량론적 조성보다 산소가 많은 과포화 상태인 것이 바람직하다. 예를 들어, 스퍼터링법으로 산화물 반도체층을 성막하는 경우, 성막 가스에서 산소가 차지하는 비율이 많은 조건으로 성막하는 것이 바람직하고, 산소 분위기(산소 가스 100%)에서 성막하는 것이 특히 바람직하다. 또한, 산화물 반도체층에 산소가 충분히 공급되어 산소 과포화 상태로 하기 위하여, 산화물 반도체층에 접하는 절연층(절연층(202), 절연층(210), 절연층(256), 및 절연층(264) 등)으로서 과잉 산소를 포함한 절연층(SiOx(x>2))을 형성하여도 좋다.
과잉 산소를 포함한 절연층은 PCVD법, 플라즈마 스퍼터링법, 또는 다른 스퍼터링법으로 성막 조건을 조정함으로써 막 내에 산소를 많이 포함시켜 형성한다. 또한, 더 많은 과잉 산소를 절연층에 포함시키고자 하는 경우에는 이온 주입법이나 이온 도핑법이나 플라즈마 처리에 의하여 산소를 첨가하면 좋다. 또한, 산화물 반도체층에 산소를 첨가하여도 좋다.
또한, 산화물 반도체층을 형성하는 데 사용하는 스퍼터링 장치에는 흡착형 진공 펌프를 사용하는 것이 바람직하다. 이것은 성막실 내의 잔류 수분이 적은 것이 바람직하기 때문이다. 또한, 스퍼터링 장치에 콜드 트랩이 제공되어 있어도 좋다.
또한, 산화물 반도체층에 대하여 바람직하게는 기판 온도 350℃ 이상 기판의 변형점 미만, 더 바람직하게는 350℃ 이상 450℃ 이하로 가열 처리를 수행하면 좋다. 또한, 나중의 공정에서 가열 처리를 수행하여도 좋다. 이 때 사용하는 가열 처리 장치에 특별한 한정은 없고 전기로를 사용하여도 좋고 GRTA(Gas Rapid Thermal Annealing) 장치 또는 LRTA(Lamp Rapid Thermal Annealing) 장치 등 RTA(Rapid Thermal Annealing) 장치를 사용하여도 좋다. 또한, 가열 처리를 여러 번 수행하여도 좋다.
또한, 상기 가열 처리를 수행한 후, 그 가열 온도를 유지하면서 또는 그 가열 온도에서부터 강온시키는 과정에서, 상기 가열 처리를 수행한 노(爐)와 동일한 노에 고순도 산소 가스, 고순도 N2O 가스, 또는 초건조(超乾燥) 에어(이슬점이 -40℃ 이하, 바람직하게는 -60℃ 이하의 분위기)를 도입하면 좋다. 이 때 산소 가스 또는 N2O 가스는 물 및 수소 등을 포함하지 않은 것이 바람직하다. 또한, 가열 처리 장치에 도입하는 산소 가스 또는 N2O 가스의 순도는 6N 이상이면 좋고 바람직하게는 7N 이상으로 한다. 즉, 산소 가스 또는 N2O 가스 내의 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하로 한다. 이 공정에 의하여 산화물 반도체층에 산소가 공급되어 산화물 반도체층 내의 산소 결함을 억제할 수 있다. 또한, 상기 고순도 산소 가스, 고순도 N2O 가스, 또는 초건조 에어의 도입은 상기 가열 처리시에 수행하여도 좋다.
고순도화된 산화물 반도체층의 수소 농도의 SIMS 측정값은 5×1019atoms/cm3 이하, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 5×1017atoms/cm3 이하로 하면 좋다.
고순도화된 산화물 반도체층을 사용하면, 전계 효과 트랜지스터의 산화물 반도체층의 캐리어 밀도를 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더 바람직하게는 1×1011/cm3 미만으로 할 수 있다. 이와 같이 캐리어 밀도를 작게 함으로써 전계 효과 트랜지스터의 채널 폭 1μm당 오프 전류를 10aA(1×10-17A) 이하, 바람직하게는 1aA(1×10-18A) 이하, 더 바람직하게는 10zA(1×10-20A) 이하, 더욱 바람직하게는 1zA(1×10-21A) 이하, 가장 바람직하게는 100yA(1×10-22A) 이하로 할 수 있다.
영역(206a) 및 영역(206b)에 포함되는 도펀트로서는 예를 들어, 원소 주기율표 제 13족 원소(예를 들어, 붕소 등), 제 15족 원소(예를 들어, 질소, 인, 및 비소 등), 및 희가스 원소(예를 들어, 헬륨, 아르곤, 및 크세논 등)를 들 수 있고, 이들 중 어느 하나 또는 복수를 적용할 수 있다.
절연층(210) 및 절연층(256)은 트랜지스터의 게이트 절연층으로서 기능한다. 절연층(210) 및 절연층(256)으로서는 예를 들어, 산화 갈륨, 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화 질화 알루미늄, 질화 산화 알루미늄, 또는 산화 하프늄 등의 재료를 포함한 층을 사용하면 좋다.
도전층(212) 및 도전층(252)은 트랜지스터의 게이트로서 기능한다. 도전층(212) 및 도전층(252)으로서는 예를 들어, 몰리브덴, 티타늄, 크롬, 탄탈, 마그네슘, 은, 텅스텐, 알루미늄, 구리, 네오디뮴, 또는 스칸듐 등의 금속 재료를 포함한 층을 사용하면 좋다.
절연층(214a), 절연층(214b), 및 절연층(216)으로서는 예를 들어, 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화 질화 알루미늄, 질화 산화 알루미늄, 또는 산화 하프늄 등의 재료를 포함한 층을 사용하면 좋다.
도전층(218a) 및 도전층(218b), 도전층(260a) 및 도전층(260b), 도전층(262a) 및 도전층(262b)은 트랜지스터의 소스 또는 드레인으로서 기능한다. 도전층(218a) 및 도전층(218b), 도전층(260a) 및 도전층(260b), 도전층(262a) 및 도전층(262b)으로서는 예를 들어, 몰리브덴, 티타늄, 크롬, 탄탈, 마그네슘, 은, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐, 또는 루테늄 등의 도전성 재료를 포함한 층을 사용하면 좋다.
절연층(220) 및 절연층(264)은 보호층으로서 기능한다. 절연층(220) 및 절연층(264)으로서는 예를 들어, 산화 실리콘, 질화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화 질화 알루미늄, 질화 산화 알루미늄, 또는 산화 하프늄 등의 재료를 포함한 층을 사용하면 좋다.
또한, 일례로서 도시된 도 3a의 트랜지스터를 사용한 경우의 반도체 장치의 구조의 일례에 대하여 도 4를 참조하여 설명한다. 도 4는 본 실시형태의 반도체 장치의 구조의 일례를 설명하기 위한 단면 모식도이다.
도 4에 도시된 반도체 장치는 채널 형성층인 단결정 실리콘층(308)을 포함한 트랜지스터(300)와, 절연층(312), 절연층(314), 및 절연층(316)을 개재하여 트랜지스터(300) 위에 적층되며 도 3a에 도시된 트랜지스터로 구성된 트랜지스터(302)를 갖는다. 또한, 트랜지스터(302)에 접하여 절연층(320)이 제공되어 있다.
단결정 실리콘층(308)은 절연층(306)(BOX층이라고도 함)을 개재하여 기판(304) 위에 제공되어 있다. 또한, 기판(304), 절연층(306), 및 단결정 실리콘층(308) 대신에 단결정 반도체 기판의 매립 절연 영역으로 둘러싸인 반도체 영역을 사용하여 트랜지스터(300)를 구성하여도 좋다.
절연층(312)은 보호층으로서 기능한다. 또한, 절연층(314)은 보호층으로서뿐만 아니라 평탄화층으로서도 기능한다. 또한, 절연층(316)은 하지층으로서 기능한다. 절연층(312), 절연층(314), 및 절연층(316)으로서는 절연층(202)과 같은 재료를 포함한 층을 사용하면 좋다.
트랜지스터(302)의 소스 또는 드레인으로서의 기능을 갖는 도전층(318)은 트랜지스터(300)의 게이트로서 기능하는 도전층(310)에 접속되어 있다. 또한, 도전층(318)과 도전층(310)은 복수의 도전층을 통하여 접속되어 있어도 좋다.
또한, 트랜지스터(302)를 오프 전류가 작은 상기 트랜지스터로 함으로써 메모리 셀의 데이터 유지 기간을 길게 할 수 있다.
또한, 트랜지스터(300)를 사용하여 CPU 및 신호 처리 회로 등 논리 회로(휘발성 기억 회로를 포함함)를 구성할 수 있다. 이로써 동작 속도를 빠르게 할 수 있다.
도 4에 도시된 트랜지스터(300)는 실시형태 1에서 설명한 도 2의 제 1 트랜지스터(114), 제 2 트랜지스터(116), 제 3 트랜지스터(118), 제 4 트랜지스터(120), 제 5 트랜지스터(122), 및 제 6 트랜지스터(124)에 상당한다. 도 4에 도시된 트랜지스터(302)는 실시형태 1에서 설명한 도 2의 제 7 트랜지스터(126) 및 제 8 트랜지스터(128)에 상당한다. 따라서, 도 4에 도시된 도전층(318)은 제 1 데이터 유지부(140) 또는 제 2 데이터 유지부(142)로서 기능한다.
본 실시형태에서 설명한 바와 같이 하여 오프 전류가 작은 트랜지스터를 제작할 수 있다. 다만, 오프 전류가 작은 트랜지스터는 본 실시형태에서 설명한 것에 한정되지 않는다. 필요한 시간 동안 데이터 유지부에 데이터를 유지할 수 있을 정도로 오프 전류가 작은 트랜지스터이면 좋고 특정 구성에 한정되는 것은 아니다. 예를 들어, 톱 게이트 톱 콘택트 구조의 트랜지스터를 사용하여도 좋다.
본 실시형태에 기재된 구성, 방법 등은 다른 실시형태에 기재된 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 발명의 일 형태에 따른 반도체 장치(기억 장치)는 표시 기기, 퍼스널 컴퓨터, 기록 매체를 구비한 화상 재생 장치(대표적으로는 DVD: Digital Versatile Disc 등의 기록 매체를 재생하고 그 화상을 표시할 수 있는 디스플레이를 갖는 장치) 등에 사용될 수 있다. 이 외에 본 발명의 일 형태에 따른 반도체 장치(기억 장치)가 사용될 수 있는 전자 기기로서 예를 들어, 휴대 전화, 게임기(휴대형 게임기를 포함함), 휴대 정보 단말, 전자 서적, 비디오 카메라, 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 이들 전자 기기의 구체적인 예를 도 7a 내지 도 7f에 도시하였다.
도 7a에 도시된 휴대형 게임기는 하우징(5001), 하우징(5002), 표시부(5003), 표시부(5004), 마이크로폰(5005), 스피커(5006), 조작 키(5007), 스타일러스(stylus)(5008) 등을 갖는다. 또한, 도 7a에 도시된 휴대형 게임기는 2개의 표시부(표시부(5003) 및 표시부(5004))를 갖지만, 휴대형 게임기가 갖는 표시부의 개수는 이에 한정되지 않는다.
도 7b에 도시된 휴대 정보 단말은 제 1 하우징(5601), 제 2 하우징(5602), 제 1 표시부(5603), 제 2 표시부(5604), 접속부(5605), 조작 키(5606) 등을 갖는다. 제 1 표시부(5603)는 제 1 하우징(5601)에 제공되어 있고, 제 2 표시부(5604)는 제 2 하우징(5602)에 제공되어 있다. 그리고, 제 1 하우징(5601)과 제 2 하우징(5602)은 접속부(5605)에 의하여 접속되어 있고, 제 1 하우징(5601)과 제 2 하우징(5602) 사이의 각도는, 접속부(5605)에 의하여 조정이 가능하다. 접속부(5605)에서의 제 1 하우징(5601)과 제 2 하우징(5602) 사이의 각도에 따라 제 1 표시부(5603)의 영상을 전환시키는 구성으로 하여도 좋다. 또한, 제 1 표시부(5603) 및 제 2 표시부(5604)의 적어도 한쪽에, 위치 입력 장치로서의 기능이 부가된 표시 장치를 사용하여도 좋다. 또한, 위치 입력 장치로서의 기능은 표시 장치에 터치 패널을 제공함으로써 부가할 수 있다. 또는, 위치 입력 장치로서의 기능은, 포토 센서라고도 불리는 광전 변환 소자를 표시 장치의 화소부에 제공함으로써도 부가할 수 있다.
도 7c에 도시된 노트북형 퍼스널 컴퓨터는 하우징(5401), 표시부(5402), 키보드(5403), 포인팅 디바이스(5404) 등을 갖는다.
도 7d에 도시된 전기 냉동 냉장고는 하우징(5301), 냉장실용 도어(5302), 냉동실용 도어(5303) 등을 갖는다.
도 7e에 도시된 비디오 카메라는 제 1 하우징(5801), 제 2 하우징(5802), 표시부(5803), 조작 키(5804), 렌즈(5805), 접속부(5806) 등을 갖는다. 조작 키(5804) 및 렌즈(5805)는 제 1 하우징(5801)에 제공되어 있고, 표시부(5803)는 제 2 하우징(5802)에 제공되어 있다. 그리고, 제 1 하우징(5801)과 제 2 하우징(5802)은 접속부(5806)에 의하여 접속되어 있고, 제 1 하우징(5801)과 제 2 하우징(5802) 사이의 각도는, 접속부(5806)에 의하여 조정이 가능하다. 접속부(5806)에서의 제 1 하우징(5801)과 제 2 하우징(5802) 사이의 각도에 따라 표시부(5803)의 영상을 전환시키는 구성으로 하여도 좋다.
도 7f에 도시된 일반 자동차는 차체(5101), 바퀴(5102), 계기판(dashboard)(5103), 전조등(5104) 등을 갖는다.
본 실시형태에 기재된 구성, 방법 등은 다른 실시형태에 기재된 구성, 방법 등과 적절히 조합하여 사용할 수 있다.
100: 기억 장치
102: 기억 소자부
104: 제 1 구동 회로
106: 제 2 구동 회로
108: 기억 소자
110: 제 1 기억 회로
112: 제 2 기억 회로
114: 제 1 트랜지스터
116: 제 2 트랜지스터
118: 제 3 트랜지스터
120: 제 4 트랜지스터
122: 제 5 트랜지스터
124: 제 6 트랜지스터
126: 제 7 트랜지스터
128: 제 8 트랜지스터
130: 제 1 단자
132: 제 2 단자
134: 제 3 단자
136: 제 4 단자
138: 제 5 단자
140: 제 1 데이터 유지부
142: 제 2 데이터 유지부
144: 제 3 데이터 유지부
146: 제 4 데이터 유지부
148: 제 1 커패시터
150: 제 2 커패시터
160: 제 9 트랜지스터
162: 제 10 트랜지스터
164: 제 11 트랜지스터
166: 제 12 트랜지스터
168: 제 6 단자
170: 제 7 단자
172: 제 8 단자
174: 제 9 단자
176: 제 10 단자
178: 제 11 단자
180: 제 2 기억 회로
182: 기억 소자
184: 제 2 기억 회로
186: 기억 소자
200: 소자 피형성층
202: 절연층
204: 반도체층
206a: 영역
206b: 영역
208: 채널 형성 영역
210: 절연층
212: 도전층
214a: 절연층
214b: 절연층
216: 절연층
218a: 도전층
218b: 도전층
220: 절연층
250: 소자 피형성층
252: 도전층
254: 절연층
256: 절연층
258: 반도체층
260a: 도전층
260b: 도전층
262a: 도전층
262b: 도전층
264: 절연층
300: 트랜지스터
302: 트랜지스터
304: 기판
306: 절연층
308: 단결정 실리콘층
310: 도전층
312: 절연층
314: 절연층
316: 절연층
318: 도전층
320: 절연층
5001: 하우징
5002: 하우징
5003: 표시부
5004: 표시부
5005: 마이크로폰
5006: 스피커
5007: 조작 키
5008: 스타일러스
5101: 차체
5102: 바퀴
5103: 계기판
5104: 전조등
5301: 하우징
5302: 냉장실용 도어
5303: 냉동실용 도어
5401: 하우징
5402: 표시부
5403: 키보드
5404: 포인팅 디바이스
5601: 하우징
5602: 하우징
5603: 표시부
5604: 표시부
5605: 접속부
5606: 조작 키
5801: 하우징
5802: 하우징
5803: 표시부
5804: 조작 키
5805: 렌즈
5806: 접속부

Claims (31)

  1. 매트릭스 형태로 배치된 복수의 메모리 소자를 포함하는 반도체 장치에 있어서,
    상기 복수의 메모리 소자 중 하나는
    제 1 데이터 유지부 및 제 2 데이터 유지부를 포함한 제 1 메모리와;
    제 3 데이터 유지부 및 제 4 데이터 유지부를 포함한 제 2 메모리를 포함하고,
    상기 제 1 데이터 유지부는 제 1 트랜지스터를 통하여 제 1 비트선에 전기적으로 접속되고,
    상기 제 2 데이터 유지부는 제 2 트랜지스터를 통하여 제 1 반전 비트선에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 게이트 및 상기 제 2 트랜지스터의 게이트는 제 1 워드선에 전기적으로 접속되고,
    상기 제 3 데이터 유지부는 제 3 트랜지스터를 통하여 상기 제 2 데이터 유지부에 전기적으로 접속되고,
    상기 제 4 데이터 유지부는 제 4 트랜지스터를 통하여 상기 제 1 데이터 유지부에 전기적으로 접속되고,
    상기 제 3 트랜지스터의 게이트 및 상기 제 4 트랜지스터의 게이트는 제 2 워드선에 전기적으로 접속되고,
    상기 제 3 데이터 유지부는 제 1 커패시터의 한쪽 전극 및 제 1 판독 회로에 전기적으로 접속되고,
    상기 제 4 데이터 유지부는 제 2 커패시터의 한쪽 전극 및 제 2 판독 회로에 전기적으로 접속되고,
    상기 제 1 커패시터의 다른 쪽 전극 및 상기 제 2 커패시터의 다른 쪽 전극은 전원선에 전기적으로 접속되고,
    상기 제 3 트랜지스터 및 상기 제 4 트랜지스터는 상기 제 1 데이터 유지부에 데이터를 기록할 때 오프 상태가 되고,
    상기 제 3 트랜지스터 및 상기 제 4 트랜지스터는 상기 제 1 메모리로의 전력 공급이 정지되기 직전에 오프 상태가 되는, 반도체 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 제 1 판독 회로는 제 5 트랜지스터 및 제 6 트랜지스터를 포함하고,
    상기 제 2 판독 회로는 제 7 트랜지스터 및 제 8 트랜지스터를 포함하고,
    상기 제 5 트랜지스터의 게이트는 상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 1 커패시터의 상기 한쪽 전극에 전기적으로 접속되고,
    상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 커패시터의 상기 다른 쪽 전극과, 상기 전원선에 전기적으로 접속되고,
    상기 제 5 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 상기 제 6 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 6 트랜지스터의 게이트는 제 3 워드선에 전기적으로 접속되고,
    상기 제 6 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 제 2 비트선에 전기적으로 접속되고,
    상기 제 7 트랜지스터의 게이트는 상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽과, 상기 제 2 커패시터의 상기 한쪽 전극에 전기적으로 접속되고,
    상기 제 7 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 커패시터의 상기 다른 쪽 전극과, 상기 전원선에 전기적으로 접속되고,
    상기 제 7 트랜지스터의 상기 소스 및 드레인 중 다른 쪽은 상기 제 8 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고,
    상기 제 8 트랜지스터의 게이트는 상기 제 3 워드선에 전기적으로 접속되고,
    상기 제 8 트랜지스터의 상기 소스 및 상기 드레인 중 다른 쪽은 제 2 반전 비트선에 전기적으로 접속되는, 반도체 장치.
  10. 제 1 항에 있어서,
    상기 제 3 트랜지스터 및 상기 제 4 트랜지스터 각각은 산화물 반도체를 포함하는, 반도체 장치.
  11. 제 1 항에 있어서,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 각각은 단결정 실리콘 기판을 포함하는, 반도체 장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 전자 기기에 있어서,
    제 1 항에 따른 반도체 장치를 포함하는, 전자 기기.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
KR1020130051102A 2012-05-11 2013-05-07 반도체 장치 및 그 구동 방법 KR102087443B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012109295 2012-05-11
JPJP-P-2012-109295 2012-05-11
JPJP-P-2013-010793 2013-01-24
JP2013010793 2013-01-24

Publications (2)

Publication Number Publication Date
KR20130126494A KR20130126494A (ko) 2013-11-20
KR102087443B1 true KR102087443B1 (ko) 2020-03-10

Family

ID=49548478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130051102A KR102087443B1 (ko) 2012-05-11 2013-05-07 반도체 장치 및 그 구동 방법

Country Status (3)

Country Link
US (2) US9299432B2 (ko)
JP (2) JP6109637B2 (ko)
KR (1) KR102087443B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6716829B2 (en) 2000-07-27 2004-04-06 Pharmacia Corporation Aldosterone antagonist and cyclooxygenase-2 inhibitor combination therapy to prevent or treat inflammation-related cardiovascular disorders
US9001549B2 (en) 2012-05-11 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014195241A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9607991B2 (en) 2013-09-05 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9245593B2 (en) 2013-10-16 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving arithmetic processing unit
KR102329066B1 (ko) * 2014-02-28 2021-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법, 및 전자 기기
KR102398965B1 (ko) 2014-03-20 2022-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
KR102581808B1 (ko) 2014-12-18 2023-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 센서 장치, 및 전자 기기
US9443564B2 (en) 2015-01-26 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
CN108140657A (zh) 2015-09-30 2018-06-08 株式会社半导体能源研究所 半导体装置及电子设备
US9984624B2 (en) * 2015-12-28 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, driver IC, and electronic device
TWI724231B (zh) 2016-09-09 2021-04-11 日商半導體能源硏究所股份有限公司 記憶體裝置及其工作方法、半導體裝置、電子構件以及電子裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040125644A1 (en) * 2002-12-31 2004-07-01 Katsuo Komatsuzaki Multiple bit memory cells and methods for reading non-volatile data
JP2011151796A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 記憶装置、半導体装置、及び電子機器

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4809225A (en) 1987-07-02 1989-02-28 Ramtron Corporation Memory cell with volatile and non-volatile portions having ferroelectric capacitors
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11261017A (ja) * 1998-03-16 1999-09-24 Fujitsu Ltd 半導体記憶装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7164608B2 (en) * 2004-07-28 2007-01-16 Aplus Flash Technology, Inc. NVRAM memory cell architecture that integrates conventional SRAM and flash cells
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007108402A (ja) 2005-10-13 2007-04-26 Kyocera Mita Corp 半導体集積回路
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
MY166309A (en) 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR101720072B1 (ko) 2009-12-11 2017-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
CN102668377B (zh) 2009-12-18 2015-04-08 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路以及使用它们的半导体器件
WO2011145468A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US9001549B2 (en) 2012-05-11 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040125644A1 (en) * 2002-12-31 2004-07-01 Katsuo Komatsuzaki Multiple bit memory cells and methods for reading non-volatile data
JP2011151796A (ja) * 2009-12-25 2011-08-04 Semiconductor Energy Lab Co Ltd 記憶装置、半導体装置、及び電子機器

Also Published As

Publication number Publication date
KR20130126494A (ko) 2013-11-20
US20160284407A1 (en) 2016-09-29
JP2017120682A (ja) 2017-07-06
JP6285589B2 (ja) 2018-02-28
US9299432B2 (en) 2016-03-29
JP2014160526A (ja) 2014-09-04
US20130301331A1 (en) 2013-11-14
JP6109637B2 (ja) 2017-04-05
US9640255B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
KR102087443B1 (ko) 반도체 장치 및 그 구동 방법
KR102246116B1 (ko) 기억 장치 및 반도체 장치
JP6293226B2 (ja) 半導体装置
US9076505B2 (en) Memory device
US8508967B2 (en) Semiconductor device and driving method of semiconductor device
JP2022009873A (ja) 半導体装置
US20170077101A1 (en) Semiconductor device and driving method thereof
US8582348B2 (en) Semiconductor device and method for driving semiconductor device
JP6174899B2 (ja) 半導体装置
US8654566B2 (en) Semiconductor device and driving method thereof
US8817516B2 (en) Memory circuit and semiconductor device
US9515094B2 (en) Storage device and semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant